JP2008263045A

JP2008263045A - パターン形成方法および電子素子の製造方法

Info

Publication number: JP2008263045A
Application number: JP2007104422A
Authority: JP
Inventors: Akihiro Nomoto; 章裕野元
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2007-04-12
Filing date: 2007-04-12
Publication date: 2008-10-30
Anticipated expiration: 2027-04-12
Also published as: JP5181515B2

Abstract

【課題】第１版上に溶媒を含まない均一な膜厚の薄膜を形成することが可能なパターン形成方法および電子素子の製造方法を提供する。
【解決手段】ＰＶＤ法、ＣＶＤ法またはＥＳＤ法により、第１版１０上に有機半導体膜Ａを形成する工程と、表面側に凹凸パターンを有する第２版２０を、第１版１０の有機半導体膜Ａの形成面側に押圧し、第２版２０の凸部２０ａの頂面に、有機半導体膜Ａの不要なパターンを転写して除去することで、第１版１０上に有機半導体パターンＡ’を形成する工程と、第１版１０の有機半導体パターンＡ’の形成面側を、被転写基板の表面に押圧することで、被転写基板の表面に有機半導体パターンＡ’を転写する工程とを有するパターン形成方法および電子素子の製造方法である。
【選択図】図１

Description

本発明は、パターン形成方法および電子素子の製造方法に関し、特には、有機半導体パターンおよび導電性パターンの形成方法およびこれを用いた薄膜トランジスタの製造方法に関する。

微細で精密なパターンをガラス基板やプラスチック基板などに効率的に低コストで形成するために、様々な方法が検討されている。例えば、表面が剥離性を有するシリコーンゴムにて被覆されたブランケットとよばれる第１版の表面に、インキ（樹脂）を全面塗布して薄膜を形成した後、表面側に凹凸パターンを有する第２版を、第１版の薄膜形成面側に押圧することで、第２版の凸部の頂面に上記薄膜の不要なパターンを転写して除去し、第１版の表面に残存した薄膜パターン（樹脂パターン）を被転写基板上に転写する印刷法が開示されている（例えば、特許文献１参照）。

特開平１１−５８９２１号公報

しかし、特許文献１に記載された印刷法では、第１版の表面が上述したシリコーンゴム等の撥液性を有する材質で形成されるため、塗布法によりインキを塗布した際、インキを構成する溶媒によっては撥液されてしまい、第１版上の薄膜を均一な膜厚で形成することが難しく、膜厚が面内でばらつき易い。このため、第１版の薄膜形成面側に第２版を押圧し、第２版の凸部の頂面に不要なパターンを転写して除去する際に、薄膜の膜厚のばらつきにより、位置精度よく不要なパターンの転写が行われず、薄膜パターンが位置精度よく形成されないだけでなく、薄膜パターンの膜厚もばらつくという問題がある。また、塗布法により形成された薄膜には溶媒が含まれるため、溶媒を揮発させる工程が必要となり、成膜プロセスに要する時間が長くなる、という問題がある。

上述したような課題を解決するために、本発明は、第１版上に溶媒を含まない均一な膜厚の薄膜を形成することが可能なパターン形成方法および電子素子の製造方法を提供することを目的とする。

上述したような目的を達成するために、本発明のパターン形成方法は、次のような工程を順次行うものである。まず、第１工程では、物理的気相成長（Physical Vapor Deposition（ＰＶＤ））法、化学的気相成長（Chemical Vapor Deposition（ＣＶＤ））法またはエレクトロスプレーデポジション（Electro Spray Deposition（ＥＳＤ））法により、第１版上に薄膜を形成する工程を行う。次に、第２工程では、表面側に凹凸パターンを有する第２版を、第１版の薄膜の形成面側に押圧し、第２版の凸部の頂面に、薄膜の第１のパターンを転写して除去することで、第１版上に上記第１のパターンを反転させた第２のパターンを形成する工程を行う。次いで、第３工程では、第１版の第２のパターンの形成面側を、被転写基板の表面に押圧することで、被転写基板の表面に第２のパターンを転写する工程を行う。

このようなパターン形成方法によれば、第１工程において、ＰＶＤ法、ＣＶＤ法またはＥＳＤ法により、第１版上に薄膜を形成することから、薄膜中に溶媒が含まれないため、塗布法により薄膜を形成する場合と比較して、第１版の表面が撥液性を有する場合であっても、均一な膜厚の薄膜を形成することが可能となる。これにより、第２版への薄膜の第１のパターンの転写が位置精度良く行われ、第１版上に第１のパターンを反転させた第２のパターンを位置精度良く形成することができるとともに、第２のパターンの膜厚のばらつきが防止される。また、上記手法により形成された薄膜は、膜中に溶媒が含まれないため、溶媒を揮発する工程を行わなくてもよいことから、成膜プロセスに要する時間を短縮することが可能となる。

また、本発明における電子素子の製造方法は、上述したパターン形成方法を電子素子の製造方法に適用したことを特徴としていることから、第１版上に第１のパターンを反転させた第２のパターンを位置精度良く形成することができるとともに、第２のパターンの膜厚のばらつきが防止される。また、溶媒を揮発する工程を行わなくてもよいことから、成膜プロセスに要する時間を短縮することが可能となる。

以上、説明したように、本発明のパターン形成方法およびこれを用いた電子素子の製造方法によれば、薄膜パターン（第２のパターン）を位置精度良く形成することができるとともに、薄膜パターンの膜厚のばらつきが防止され、プロセスに要する時間を短縮することが可能となる。したがって、電子素子の微細なパターンを形成することができ、電子素子の生産性を向上させることができる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。

本発明のパターン形成法に係わる第１の実施の形態の一例を、ボトムゲート・ボトムコンタクト型の薄膜トランジスタからなる電子素子の製造方法を例にとり、図１〜図２の製造工程断面図によって説明する。本実施形態においては、上記薄膜トランジスタの有機半導体層の形成に本発明のパターン形成方法を適用する。

図１（ａ）に示すように、ブランケットとなる第１版１０は、ガラス基板１１とガラス基板１１上に設けられた例えばポリジメチルシラン（ＰＤＭＳ）層１２とを備えた平版で構成されている。この第１版１０は、例えばスピンコート法により、ガラス基板１１上にＰＤＭＳを塗布した後、加熱処理を行うことでＰＤＭＳを硬化することで作製され、ＰＤＭＳ層１２は、表面側が平坦に設けられている。この第１版１０の表面側が凹凸形状を有することなく平坦に設けられることで、第１版１０上に形成される薄膜の膜厚の均一性が向上するだけでなく、異なる形状のパターンの印刷にもこの第１版１０を共通して用いることができる。

そして、本発明の特徴的な構成として、ＰＶＤ法、ＣＶＤ法またはＥＳＤ法により、第１版１０上に、薄膜を形成する。ここで、本発明でいう薄膜とは１μｍ以下の膜を指す。上述した成膜手法は、いずれも形成する薄膜中に溶媒が含まれないものである。このため、塗布法により薄膜を形成する場合と比較して、溶媒が第１版１０の表面で撥液されることがなく、均一な膜厚の薄膜が形成される。また、薄膜中に溶媒が含まれないため、溶媒を揮発する工程を行わなくてもよいことから、成膜プロセスに要する時間を短縮することが可能となる。また、上記第１版１０を薄膜を形成した状態で作り置きすることも可能である。

ここで、上記ＰＶＤ法とは、気相中で基体の表面に物理的現象により目的とする物質の薄膜を堆積する方法であり、スパッタリング法や真空蒸着法等がある。また、上記ＣＶＤ法とは、ガス同士を化学反応させて基体の表面に薄膜を形成する手法であり、常圧ＣＶＤ法、減圧ＣＶＤ法、プラズマ励起ＣＶＤ法がある。さらに、上記ＥＳＤ法とは、先端のとがったチューブに高電圧を加えることで電界集中により溶液をスプレーさせて基体の表面に堆積させる手法である。スプレーにより形成された液滴は非常に小さく、短時間のうちに溶媒が蒸発乾燥し、ナノパーティクルとして基体の表面に堆積される。これらは成膜する材料により、適宜選択して用いられることとする。

上述した中でも、特に上記ＰＶＤ法またはＣＶＤ法により薄膜を形成する場合には、溶媒に溶けない材料であっても第１版１０上に成膜することが可能である。ここで、一般的に有機半導体材料は、溶媒に溶けない材料の方が、トランジスタの半導体層として用いた場合の特性がよいため、上記ＰＶＤ法またはＣＶＤ法を用いて、第１版１０上に有機半導体膜を形成することで、トランジスタ特性に優れた半導体装置を形成することが可能となる。ここでは、図１（ｂ）に示すように、例えば真空蒸着法からなるＰＶＤ法により、第１版１０上に、例えばペンタセンからなる有機半導体の薄膜（有機半導体膜）Ａを形成することとする。

ペンタセンは溶媒への溶解性が悪く、塗布成膜は難しいが、優れたトランジスタ特性を示す材料である。このような塗布成膜が難しい材料としては、ペンタセンの他に、ナフタセン、テトラセンまたはα６Ｔ（α-sexithiophene）、また、塗布成膜でも真空蒸着法でも成膜可能な有機半導体材料としては、Ｔｉｐｓペンタセン（６，１３−bis(triisopropylsilylethynyl)pentacene）、ＰＣＢＭ（phenyl C61-butyric acid methyl ester）等が挙げられ、本発明に適用することが可能である。

なお、ここでは、真空蒸着法により、有機半導体材料を成膜することとしたが、有機半導体材料の成膜方法としては、上記真空蒸着法の他に、ＣＶＤ法が好適に用いられる。

次いで、図１（ｃ）に示すように、表面側に凹凸パターンを有する例えばガラス版からなる第２版２０を、上記第１版１０の有機半導体膜Ａの形成面側に押圧する。上記凹凸パターンは、凸パターンが後述する有機半導体パターンの反転パターンとなるように形成される。ここで、第２版２０の凹凸パターンを通常のフォトリソグラフィー技術を用いたエッチングにより形成することで、微細で精密な例えばラインアンドスペース（Ｌ／Ｓ）＝５μｍ以下の高精細な凹凸パターンを形成することができるため、好ましい。

ここで、上記第１版１０および第２版２０の表面の材質は、凸部２０ａの頂面の表面張力が、第１版１０の表面の表面張力よりも大きくなるように設定される。ここでは、上記第１版１０の表面にＰＤＭＳ、第２版２０の表面にガラスを用いたが、上述した表面張力の関係を満たすように、第１版１０および第２版２０の表面の材質を適宜設定することが好ましい。これにより、第１版１０の表面よりも、第２版２０の凸部２０ａの頂面の方が有機半導体膜Ａとの密着性が高くなる。

このため、上述したように、第２版２０を第１版１０の有機半導体膜Ａの形成面側に押圧することで、図１（ｄ）に示すように、凸部２０ａの頂面に有機半導体膜Ａ（前記図１（ｃ）参照）の不要なパターン（第１のパターン）が転写され、第１版１０上に有機半導体パターンＡ’（第２のパターン）が形成される。この際、上述したように、有機半導体膜Ａは均一な膜厚で形成されることから、第２版２０への不要なパターンの転写が位置精度良く行われ、第１版１０上に有機半導体パターンＡ’が位置精度良く形成される。また、有機半導体パターンＡ’の膜厚のばらつきも防止される。なお、凸部２０ａの頂面に転写された有機半導体膜Ａの不要なパターンは回収して再利用されることとする。

続いて、図２（ｅ）に示すように、第１版１０の有機半導体パターンＡ’の形成面側を、被転写基板３０の被転写面に押圧する。ここで、被転写基板３０は、不純物イオンがハイドープされたシリコン基板からなるゲート電極を兼ねた基板３１上に、ポリビニルフェノール（ＰＶＰ）からなるゲート絶縁膜３２を備えている。また、ゲート絶縁膜３２上には、例えば金（Ａｕ）からなるソース・ドレイン電極３３が設けられている。この場合には、ゲート絶縁膜３２の表面３２ａが被転写基板３０の被転写面となる。

ここで、第２版２０の凸部２０ａの頂面よりも被転写面となるゲート絶縁膜３２の表面３２ａが有機半導体パターンＡ’との密着性が高くなるように、ゲート絶縁膜３２は、第１版１０の表面側を構成するＰＤＭＳ層１２よりも表面張力が高い材質で構成される。これにより、上述したように、第１版１０の有機半導体パターンＡ’の形成面側を、被転写基板３０の被転写面に押圧することで、図２（ｆ）に示すように、有機半導体パターンＡ’がゲート絶縁膜３２の表面３２ａのソース・ドレイン電極３３間に転写される。これにより、この有機半導体パターンＡ’はチャネル層を構成する有機半導体層３４となる。

以上のようにして、基板（ゲート電極）３１上に、ゲート絶縁膜３２、ソース・ドレイン電極３３および有機半導体層３４がこの順に積層されたボトムゲート・ボトムトランジスタ型の薄膜トランジスタが製造される。

このようなパターン形成方法およびこれを用いた電子素子の製造方法によれば、真空蒸着法により、第１版１０上に有機半導体膜Ａを形成することで、均一な膜厚の有機半導体膜Ａを形成することが可能となる。これにより、第２版２０への不要なパターンの転写が位置精度よく行われ、第１版１０上に有機半導体パターンＡ’を位置精度良く形成することができるとともに、有機半導体パターンＡ’の膜厚のばらつきが防止される。したがって、Ｌ／Ｓ＝５μｍ以下の高精細なパターンを形成することができる。また、有機半導体膜Ａ中には溶媒が含まれないため、溶媒を揮発する工程を行わなくてもよいことから、成膜プロセスに要する時間を短縮することが可能となる。したがって、半導体装置の生産性を向上させることができる。

また、本実施形態の電子素子の製造方法によれば、真空蒸着法により有機半導体膜Ａを成膜することで、塗布成膜が困難なトランジスタ特性に優れた有機半導体材料を用いることができる。したがって、薄膜トランジスタの高性能化を図ることができる。

なお、ここでは、ボトムゲート・ボトムコンタクト型の薄膜トランジスタの例について説明したが、本発明は、トップゲート型等他のトランジスタ構造であっても適用可能である。また、本発明は、他の電子素子、例えば有機ＥＬ（Electro Luminescence)ディスプレイに用いられる有機ＥＬ層をパターン形成する場合にも適用可能である。この場合には、例えば真空蒸着法により、低分子系（分子量１０００以下）の有機ＥＬ材料を第１版１０上に成膜する。なお、一般的に、有機ＥＬ層は、塗布成膜が可能な高分子系の有機ＥＬ材料を用いるよりも、真空蒸着法により成膜した低分子系の有機ＥＬ材料を用いた方が、発光寿命が長いことから、本発明を有機ＥＬ層の形成に適用することで、長期信頼性の高い有機ＥＬディスプレイを製造することができる。

（第２実施形態）
本発明のパターン形成法に係わる第２の実施の形態の一例を、ボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法を例にとり、図３〜図４の製造工程断面図によって説明する。本実施形態においては、上記薄膜トランジスタのソース・ドレイン電極の形成に本発明のパターン形成方法を適用する。なお、第１実施形態と同様の構成については、同一の番号を付して説明する。

まず、図３（ａ）に示すように、例えば真空蒸着法により、ガラス基板１１上にＰＤＭＳ層１２を備えた第１版１０のＰＤＭＳ層１２上に、例えばＡｕからなる導電性の薄膜（導電性膜）Ｂを５０ｎｍの膜厚で形成する。この際、真空蒸着法により導電性膜Ｂを形成することから、溶媒を含まない均一な膜厚の導電性膜Ｂが形成される。

なお、ここでは、真空蒸着法により、上記導電性膜Ｂを形成したが、導電性材料の成膜方法としては、上記真空蒸着法の他に、スパッタリング法や、ＥＳＤ法が好適に用いられる。ただし、ＥＳＤ法を導電性材料の成膜法として用いる場合には、ポリ（３，４−エチレンジオキシチオフェン）／ポリ（４−スチレンスルホナート）［ＰＥＤＯＴ／ＰＳＳ］等の導電性有機材料を用いることとする。

次に、図３（ｂ）に示すように、表面側に凹凸パターンを有する例えばポリオレフィンからなる第２版２０を、上記第１版１０の導電性膜Ｂの形成面側に押圧する。ポリオレフィンはＰＤＭＳよりも表面張力の高い材質であり、Ａｕからなる導電性膜ＢはＰＤＭＳ層１２からなる第１版１０の表面よりもポリオレフィンからなる第２版２０の凸部２０ａの頂面の方が密着性が高い。上記凹凸パターンは、凸パターンが後述する導電性パターンの反転パターンとなるように形成される。これにより、図３（ｃ）に示すように、凸部２０ａの頂面に導電性膜Ｂ（前記図３（ｂ）参照）の不要なパターン（第１のパターン）が転写され、第１版１０上に導電性パターンＢ’（第２のパターン）が形成される。この際、上述したように、導電性膜Ｂは均一な膜厚で形成されることから、第２版２０への不要なパターンの転写が位置精度良く行われ、導電性パターンＢ’は位置精度良く形成される。また、導電性パターンＢ’の膜厚のばらつきも防止される。

続いて、図４（ｄ）に示すように、第１版１０の導電性パターンＢ’の形成面側を、被転写基板３０’の被転写面に押圧する。ここで、被転写基板３０’は、不純物イオンがハイドープされたシリコン基板からなるゲート電極を兼ねた基板３１上にＰＶＰからなるゲート絶縁膜３２を備えており、ゲート絶縁膜３２の表面３２ａが被転写面となる。これにより、図４（ｅ）に示すように、導電性パターンＢ’がゲート絶縁膜３２の表面３２ａに転写される。この導電性パターンＢ’は、ソース・ドレイン電極３３となる。

この後、図４（ｆ）に示すように、例えば第１実施形態と同様の方法により、導電性パターンＢ’からなるソース・ドレイン電極３３を覆う状態で、ゲート絶縁膜３２上に、例えばペンタセンからなる有機半導体層３４をパターン形成する。

このようなパターン形成方法および半導体装置の製造方法によれば、真空蒸着法により、第１版１０上に溶媒を含まない均一な膜厚の導電性膜Ｂを形成することから、第１実施形態と同様の効果を奏することができる。

（変形例１）
なお、上記第２実施形態では、第１版１０上に、Ａｕからなる単層の導電性膜Ｂを形成する例について説明したが、導電性膜の表面層が下層よりも接着性の高い材料で構成された積層膜であってもよい。

この場合には、図５（ａ）に示すように、例えば真空蒸着法により、第１版１０上に、例えば第１導電層Ｃ₁と第１導電層Ｃ₁よりも接着性の高い導電性材料からなる第２導電層Ｃ₂とがこの順に積層された導電性膜Ｃを形成する。ここでは、例えばＡｕ２０ｎｍとＡｕよりも接着性の高いチタン（Ｔｉ）５ｎｍをこの順に成膜する。これにより、溶媒を含まない均一な膜厚の導電性膜Ｃが形成される。ここで、導電性膜Ｃの表面層となる第２導電層Ｃ₂を、第１導電層Ｃ₁よりも接着性の高い導電性材料で構成することで、後工程で、第１版１０の導電性膜Ｃの形成面側に、第２版を押圧する際、上記第２導電層Ｃ₂が接着層として機能する。

なお、上述したように、第２導電層Ｃ₂としてＴｉ層を成膜する場合には、成膜後にアッシャー処理を行うことで、Ｔｉ層の表面が改質され、後述するガラスからなる第２版への第２導電層Ｃ₂の接着性が向上するため、好ましい。

なお、ここでは、導電性膜Ｃが２層構造である例について説明するが、導電性膜Ｃは３層構造以上の積層膜であってもよい。

次に、図５（ｂ）に示すように、表面側に凹凸パターンを有する例えばガラスからなる第２版２０を、上記第１版１０の導電性膜Ｃの形成面側に押圧することで、凸部２０ａの頂面に導電性膜Ｃの不要なパターン（第１のパターン）を転写する。この際、上述したように、導電性膜Ｃの表面層となる第２導電層Ｃ₂が接着層として機能することで、図５（ｃ）に示すように、第２版２０の表面の材質に関らず、導電性膜Ｃの不要なパターンが第２版２０の凸部２０ａの頂面に確実に転写される。これにより、第１版１０上に第１導電層Ｃ₁と第２導電層Ｃ₂とをこの順に積層してなる導電性パターンＣ’（第２のパターン）が形成される。

なお、不要なパターンが転写された状態の第２版２０を、このままの状態で、再度上記第１版１０の導電性膜Ｃの形成面側に押圧してもよい。この場合であっても、第２導電層Ｃ₂が接着層として機能することで、不要なパターンを転写して除去することができ、第２版２０を洗浄せずに、繰り返し利用することができる。

続いて、図６（ｄ）に示すように、第１版１０の導電性パターンＣ’の形成面側を、被転写基板３０’の被転写面となるゲート絶縁膜３２の表面３２ａに押圧することで、図６（ｅ）に示すように、被転写基板３０’のゲート絶縁膜３２の表面３２ａに、第２導電層Ｃ₂と第１導電層Ｃ₁とがこの順に積層された状態で導電性パターンＣ’が転写される。この際、第２導電層Ｃ₂が接着層として機能することで、ゲート絶縁膜３２の表面３２ａの材質に関らず、導電性パターンＣ’が確実に転写される。この導電性パターンＣ’はソース・ドレイン電極３３となる。

この後、図６（ｆ）に示すように、第２実施形態と同様に、導電性パターンＣ’からなるソース・ドレイン電極３３を覆う状態で、ゲート絶縁膜３２上に、例えばペンタセンからなる有機半導体層３４をパターン形成する。

このようなパターン形成方法および電子素子の製造方法であっても、真空蒸着法により、第１版１０上に溶媒を含まない均一な膜厚の導電性膜Ｃを形成することから、第１実施形態と同様の効果を奏することができる。

また、変形例１によれば、導電性膜Ｃの表面側が第１導電層Ｃ₁よりも接着性の高い第２導電層Ｃ₂で構成されていることから、第１版１０、第２版２０または被転写基板３０’の表面の材質に関らず、転写を行うことができる。

なお、上述した第２実施形態および変形例１では、ソース・ドレイン電極３３を形成する例について説明したが、例えば、絶縁性の基板上にゲート電極を形成する場合にも適用可能であり、上述したボトムゲート・ボトムコンタクト型のトランジスタ構造に限らず、他のトランジスタ構造の電極パターンを形成する場合にも適用可能である。さらには、薄膜トランジスタだけでなく、プリント配線板、ＲＦ−ＩＤタグ、様々なディスプレイ基板等他の電子素子の電極パターンの形成にも適用可能である。

また、第１実施形態において有機半導体パターンの形成方法、第２実施形態において導電性パターンの形成方法について説明したが、本発明は、絶縁性パターンの形成方法にも適用可能である。この場合には、第１版上への絶縁膜の成膜方法として、真空蒸着法、ＣＶＤ法が好適に用いられる。

本発明の電子素子の製造方法に係る第１実施形態を説明するための製造工程断面図（その１）である。本発明の電子素子の製造方法に係る第１実施形態を説明するための製造工程断面図（その２）である。本発明の電子素子の製造方法に係る第２実施形態を説明するための製造工程断面図（その１）である。本発明の電子素子の製造方法に係る第２実施形態を説明するための製造工程断面図（その２）である。本発明の電子素子の製造方法に係る第２実施形態の変形例１を説明するための製造工程断面図（その１）である。本発明の電子素子の製造方法に係る第２実施形態の変形例１を説明するための製造工程断面図（その２）である。

符号の説明

１０…第１版、２０…第２版、２０ａ…凸部、３０…被転写基板、３１…基板、３２…絶縁膜（ゲート絶縁膜）、３３…ソース・ドレイン電極、３４…有機半導体層、Ａ…有機半導体膜、Ａ’…有機半導体パターン（第２のパターン）、Ｂ，Ｃ…導電性膜、Ｃ₁…第１導電層、Ｃ₂…第２導電層、Ｂ’，Ｃ’…導電性パターン（第２のパターン）

Claims

物理的気相成長法、化学的気相成長法またはエレクトロスプレーデポジション法により、第１版上に薄膜を形成する第１工程と、
表面側に凹凸パターンを有する第２版を、前記第１版の前記薄膜の形成面側に押圧し、当該第２版の凸部の頂面に、前記薄膜の第１のパターンを転写して除去することで、前記第１版上に前記第１のパターンを反転させた第２のパターンを形成する第２工程と、
前記第１版の前記第２のパターンの形成面側を、被転写基板の表面に押圧することで、当該被転写基板の表面に前記第２のパターンを転写する第３工程とを有する
ことを特徴とするパターン形成方法。
請求項１記載のパターン形成方法において、
前記第１工程では、前記第１版上に有機半導体膜を形成し、
前記第２工程では、前記第１版上に有機半導体パターンを形成する
ことを特徴とするパターン形成方法。
請求項１記載のパターン形成方法において、
前記第１工程では、前記第１版上に導電性膜を形成する
前記第２工程では、前記第１版上に導電性パターンを形成する
ことを特徴とするパターン形成方法。
請求項３記載のパターン形成方法において、
前記導電性膜は、表面層が当該表面層の下層よりも接着性の高い導電性材料で構成された積層膜からなる
ことを特徴とするパターン形成方法。
物理的気相成長法、化学的気相成長法またはエレクトロスプレーデポジション法により、第１版上に薄膜を形成する第１工程と、
表面側に凹凸パターンを有する第２版を、前記第１版の前記薄膜の形成面側に押圧し、当該第２版の凸部の頂面に、前記薄膜の第１のパターンを転写して除去することで、前記第１版上に前記第１のパターンを反転させた第２のパターンを形成する第２工程と、
前記第１版の前記第２のパターンの形成面側を、被転写基板の表面に押圧することで、当該被転写基板の表面に前記第２のパターンを転写する第３工程とを有する
ことを特徴とする電子素子の製造方法。
請求項５記載の電子素子の製造方法において、
前記電子素子は、基板上に、ソース・ドレイン電極、ゲート絶縁膜およびゲート電極がこの順またはこれと逆の順に積層され、ソース・ドレイン電極の上層側または下層側に有機半導体層を備えた半導体装置であり、
前記有機半導体層を形成する工程では、
前記第１工程で、前記第１版上に有機半導体膜を形成し、
前記第２工程で、前記第１版上に有機半導体パターンを形成するとともに、
前記第３工程で、前記有機半導体パターンを転写する
ことを特徴とする電子素子の製造方法。