CN113314614A - 基于纳米压印法的氧化物薄膜晶体管器件及其制备方法 - Google Patents

基于纳米压印法的氧化物薄膜晶体管器件及其制备方法 Download PDF

Info

Publication number
CN113314614A
CN113314614A CN202110596614.0A CN202110596614A CN113314614A CN 113314614 A CN113314614 A CN 113314614A CN 202110596614 A CN202110596614 A CN 202110596614A CN 113314614 A CN113314614 A CN 113314614A
Authority
CN
China
Prior art keywords
insulating layer
thin film
nano
film transistor
imprinting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110596614.0A
Other languages
English (en)
Inventor
张磊
胡刚
魏佳邦
窦子凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202110596614.0A priority Critical patent/CN113314614A/zh
Publication of CN113314614A publication Critical patent/CN113314614A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供基于纳米压印法的氧化物薄膜晶体管器件及其制备方法，涉及电子器件技术领域，包括由下到上依次设置的衬底、栅电极、氧化物半导体层、和氧化物半导体层上的源电极和漏电极，栅电极与氧化物半导体层之间还设置有绝缘层，绝缘层的表面经过纳米软模板压印技术处理，氧化物半导体层与绝缘层表面匹配；本发明中薄膜的致密性高，成膜性更好，具有良好的绝缘性，同时薄膜晶体管器件的载流子迁移率、电流开关比和沟道层材料分子的取向性均得到了提高，从而薄膜晶体管器件的性能更佳。

Description

基于纳米压印法的氧化物薄膜晶体管器件及其制备方法
技术领域
本发明涉及电子器件技术领域，具体而言，涉及基于纳米压印法的氧化物薄膜晶体管器件及其制备方法。
背景技术
随着OLED以及超高清LCD面板的需求量与日增长，过去的非晶硅薄膜晶体管(a-SiTFT)很难满足大尺寸、可柔性以及超高清晰度面板需求，主要的原因是由于其载流子迁移率较低(<1cm2/V.s)。虽然低温多晶硅技术最先进，载流子迁移率最高(50-100cm2/V.s)，显示效果也最好，但是工艺复杂、良品率低、成本也最高，而氧化物半导体由于其稳定性好，透明度高，可弯曲，制备成本较低，因此受到了广泛的关注和追捧。除了在显示平板领域的应用，氧化物薄膜晶体管(Oxide Thin Film Transistors,Oxide-TFT)在柔性，可穿戴设备中也具有很大的潜在应用。
中国专利CN107403842A公开了一种基于复合绝缘层的氧化物薄膜晶体管器件及其制备方法，包括由下到上依次设置的衬底、栅电极、复合绝缘层、氧化物半导体层、和氧化物半导体层上的源电极和漏电极，复合绝缘层包括上下两层，下层为设置在栅电极上的氧化铝，上层为设置在氧化铝上的有机材料；解决了反应溅射氧化铝表面的粗糙度高以及出现针孔现象对IGZO薄膜晶体管性能的破坏；但是，此专利中的绝缘层为复合绝缘层，薄膜晶体管器件的载流子迁移率低，导致薄膜晶体管器件性能不佳，同时，在制备绝缘层时，此专利中采用的是反应溅射的方法，方法不够简便且成本较高。
发明内容
本发明提供了基于纳米压印法的氧化物薄膜晶体管器件及其制备方法，用以解决现有技术中存在的薄膜晶体管器件的载流子迁移率低，导致薄膜晶体管器件性能不佳及成本较高的问题。
为实现上述目的，本发明采用的技术方案如下：
基于纳米压印法的氧化物薄膜晶体管器件，包括由下到上依次设置的衬底、栅电极、氧化物半导体层、和氧化物半导体层上的源电极和漏电极，栅电极与氧化物半导体层之间还设置有绝缘层，绝缘层的表面经过纳米软模板压印技术处理，氧化物半导体层与绝缘层表面匹配。
基于纳米压印法的氧化物薄膜晶体管器件的制备方法，包括以下步骤：
步骤S1：将衬底洗净并干燥，使用洗涤剂、丙酮溶液、去离子水和异丙酮对衬底进行清洗，清洗后使用氮气吹干；
步骤S2：通过磁控溅射的方法在衬底的表面制备栅电极；
步骤S3：制备纳米压印软模板；
步骤S4：通过溶液法制备绝缘层；
步骤S5：对步骤S4制成的绝缘层进行纳米软模板压印技术处理；
步骤S6：采用直流磁控溅射IGTO陶瓷靶来制备氧化物半导体层；
步骤S7：将步骤S6处理后的器件放到金属真空腔中，通过真空蒸镀、磁控溅射、电子束蒸发、丝网印刷、喷涂中的任意一种方法制备源电极和漏电极，然后对其退火处理，退火温度不能超过200℃。
进一步地，步骤S3具体为：
步骤S31：将PDMS基料和PDMS固化剂按质量比10：1充分混合；
步骤S32：混合均匀后滴涂到图案化后的PMMA表面，放入65℃真空干燥箱中1h；
步骤S33：待其充分交联后,将PDMS从PMMA表面揭下，得到PDMS软模板。
进一步地，步骤S4具体为：
步骤S41：配制绝缘层材料溶液；
步骤S42：打开台式匀胶机以及无油静音真空泵，调节旋转时间以及旋转速度；
步骤S43：将衬底放置在旋转台上面，按下吸片按钮，将基片固定在旋转台上面，然后用吸管吸取适量的绝缘层材料溶液，再通过过滤头将溶液滴到基片表面，盖上盖子，然后设定所需要的转速以及时间，按下启动按钮；
步骤S44：旋涂结束后，将玻璃基片放置到培养皿中并送进烘箱中烘干，完成制备绝缘层。
进一步地，步骤S5具体为：
步骤S51：将步骤4制得后的绝缘层放入纳米压印机，并将PDMS软模板有光栅结构的一面覆盖到绝缘层表面；
步骤S52：排除空气后，在40bar的压力和180℃的温度下保持5min，然后冷却到135℃，保持10min，最后自然降至室温，制备成具有取向效果的绝缘层。
进一步地，步骤S6中制备IGTO薄膜的溅射功率为140～200W，Ar流量保持在40sccm，O2流量保持在5～10sccm，腔体压强保持在1～5mTorr。
与现有技术相比，本发明的有益效果是：
(1)本发明通过在薄膜晶体管制备过程中引入微接触纳米软模板压印技术处理绝缘层表面，处理后的绝缘层表面形成沿一定方向排列的沟道，再在其上制备氧化物半导体层，氧化物半导体分子也会沿沟道的方向有序排列，使得薄膜的致密性高，成膜性更好，具有良好的绝缘性，同时薄膜晶体管器件的载流子迁移率、电流开关比和沟道层材料分子的取向性均得到了提高，从而薄膜晶体管器件的性能更佳。
(2)本发明中通过溶液法制备绝缘层，材料含量丰富，来源广泛，成本低廉，技术简单，便于操作。
(3)本发明可以实现器件的柔性化，符合未来柔性化显示的趋势，适用于大规模商业化生产制造，适用性更强。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明的结构示意图；
图2为本发明的纳米压印模板与压印后模板沟道形状示意图；
图3为本发明的纳米压印过程示意图。
其中，附图标记为：
1-衬底；2-栅电极；3-绝缘层；4-氧化物半导体层；5-源电极；6-漏电极。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
实施例1
如图1至图3所示，基于纳米压印法的氧化物薄膜晶体管器件，包括由下到上依次设置的衬底1、栅电极2、氧化物半导体层4、和氧化物半导体层4上的源电极5和漏电极6，栅电极2与氧化物半导体层4之间还设置有绝缘层3，绝缘层3的表面经过纳米软模板压印技术处理，氧化物半导体层4与绝缘层3表面匹配。
衬底1为ITO玻璃衬底1、栅电极2为ITO(200nm)、绝缘层3为PVA(100nm)、氧化物半导体层4为IGTO(50nm)、源电极5和漏电极6为Al(50nm)。
基于纳米压印法的氧化物薄膜晶体管器件的制备方法，包括以下步骤：
步骤S1：将衬底1洗净并干燥，使用洗涤剂、丙酮溶液、去离子水和异丙酮对衬底1进行清洗，清洗后使用氮气吹干；
步骤S2：通过磁控溅射的方法在衬底1的表面制备氧化铟锡栅电极2；
步骤S3：制备纳米压印软模板；
步骤S31：将PDMS基料和PDMS固化剂按质量比10：1充分混合；
步骤S32：混合均匀后滴涂到图案化后的PMMA表面，放入65℃真空干燥箱中1h；
步骤S33：待其充分交联后,将PDMS从PMMA表面揭下，得到PDMS软模板。
步骤S4：通过溶液法制备PVA绝缘层3；
首先配制绝缘层3材料溶液PVA，浓度为50mg/ml，首先准备一个5ml干净的玻璃瓶子备用，玻璃瓶中放置一个磁转子。将实验称量专用的无尘纸放置在电子天平上，将电子天平调零，然后称取160mg的PVA粉末，倒入准备好的玻璃瓶中，接着用移液器移取4ml的苯甲醚加入到玻璃瓶中，配置成4％浓度的PVA溶液，最后将玻璃瓶的盖子盖紧，并且用封口胶封住；将油浴加热锅的温度设置为80℃，然后将玻璃瓶放置在仪器里搅拌，直到溶液中的PVA粉末充分溶解，最后再将溶解好的PVA溶液放置于恒温磁力搅拌器上继续搅拌12个小时以上备用，通过旋涂的方法将PVA绝缘层3材料均匀覆盖在在栅电极2的表面上，完成绝缘层3的制备。
步骤S5：对步骤S4制成的PVA绝缘层3进行纳米软模板压印技术处理；
步骤S51：将步骤4制得后的绝缘层3放入纳米压印机，并将PDMS软模板有光栅结构的一面覆盖到绝缘层3表面；
步骤S52：排除空气后，在40bar的压力和180℃的温度下保持5min，然后冷却到135℃，保持10min，最后自然降至室温，制备成具有取向效果的绝缘层3。
步骤S6：采用直流磁控溅射IGTO陶瓷靶来制备氧化物半导体层4；
将步骤5处理后的器件进行磁控溅射，IGTO薄膜的溅射功率为180W，Ar流量保持在40sccm，O2流量保持在10sccm，腔体压强保持在3mTorr。
步骤S7：将步骤S6处理后的器件放到金属真空腔中，采用直流磁控溅射Al靶来制备源电极5和漏电极6；制备Al电极薄膜的的溅射功率为180W，Ar流量保持在40sccm，O2流量保持在2sccm，腔体压强保持在3mTorr，溅射时间为600s，然后对其退火处理，退火温度不能超过200℃。
实施例2
如图1至图3所示，基于纳米压印法的氧化物薄膜晶体管器件，包括由下到上依次设置的衬底1、栅电极2、氧化物半导体层4、和氧化物半导体层4上的源电极5和漏电极6，栅电极2与氧化物半导体层4之间还设置有绝缘层3，绝缘层3的表面经过纳米软模板压印技术处理，氧化物半导体层4与绝缘层3表面匹配。
衬底1为ITO玻璃衬底1、栅电极2为ITO(200nm)、绝缘层3为PMMA(100nm)、氧化物半导体层4为IGTO(50nm)、源电极5和漏电极6为Ag(50nm)。
基于纳米压印法的氧化物薄膜晶体管器件的制备方法，包括以下步骤：
步骤S1：将衬底1洗净并干燥，使用洗涤剂、丙酮溶液、去离子水和异丙酮对衬底1进行清洗，清洗后使用氮气吹干；
步骤S2：通过磁控溅射的方法在衬底1的表面制备氧化铟锡栅电极2；
步骤S3：制备纳米压印软模板；
步骤S31：将PDMS基料和PDMS固化剂按质量比10：1充分混合；
步骤S32：混合均匀后滴涂到图案化后的PMMA表面，放入65℃真空干燥箱中1h；
步骤S33：待其充分交联后,将PDMS从PMMA表面揭下，得到PDMS软模板。
步骤S4：通过溶液法制备PMMA绝缘层3；
首先配制绝缘层3材料溶液PMMA，首先准备一个5ml干净的玻璃瓶子备用，玻璃瓶中放置一个磁转子。将实验称量专用的无尘纸放置在电子天平上，将电子天平调零，然后称取320mg的PMMA粉末，倒入准备好的玻璃瓶中，接着用移液器移取4ml的苯甲醚加入到玻璃瓶中，配置成8％浓度的PMMA溶液，最后将玻璃瓶的盖子盖紧，并且用封口胶封住，放置于磁力搅拌器上搅拌，直至溶液中看不到明显的颗粒，呈透明状，再通过旋涂的方法将绝缘层3材料均匀覆盖在在栅电极2的表面上，完成绝缘层3的制备。
步骤S5：对步骤S4制成的PVA绝缘层3进行纳米软模板压印技术处理；
步骤S51：将步骤4制得后的绝缘层3放入纳米压印机，并将PDMS软模板有光栅结构的一面覆盖到绝缘层3表面；
步骤S52：排除空气后，在40bar的压力和180℃的温度下保持5min，然后冷却到135℃，保持10min，最后自然降至室温，制备成具有取向效果的绝缘层3。
步骤S6：采用直流磁控溅射IGTO陶瓷靶来制备氧化物半导体层4；
将步骤5处理后的器件进行磁控溅射，IGTO薄膜的溅射功率为180W，Ar流量保持在40sccm，O2流量保持在10sccm，腔体压强保持在3mTorr。
步骤S7：将步骤S6处理后的器件放到金属真空腔中，采用真空蒸镀的方法制备源电极5和漏电极6；其中腔体压强为4mTorr，调节蒸镀速度为0.1nm/s。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.基于纳米压印法的氧化物薄膜晶体管器件，包括由下到上依次设置的衬底(1)、栅电极(2)、氧化物半导体层(4)、和氧化物半导体层(4)上的源电极(5)和漏电极(6)，其特征在于，所述栅电极(2)与氧化物半导体层(4)之间还设置有绝缘层(3)，所述绝缘层(3)的表面经过纳米软模板压印技术处理，所述氧化物半导体层(4)与绝缘层(3)表面匹配。
2.基于纳米压印法的氧化物薄膜晶体管器件的制备方法，其特征在于，包括以下步骤：
步骤S1：将衬底(1)洗净并干燥，使用洗涤剂、丙酮溶液、去离子水和异丙酮对衬底(1)进行清洗，清洗后使用氮气吹干；
步骤S2：通过磁控溅射的方法在所述衬底(1)的表面制备栅电极(2)；
步骤S3：制备纳米压印软模板；
步骤S4：通过溶液法制备绝缘层(3)；
步骤S5：对步骤S4制成的绝缘层(3)进行纳米软模板压印技术处理；
步骤S6：采用直流磁控溅射IGTO陶瓷靶来制备氧化物半导体层(4)；
步骤S7：将步骤S6处理后的器件放到金属真空腔中，通过真空蒸镀、磁控溅射、电子束蒸发、丝网印刷、喷涂中的任意一种方法制备源电极(5)和漏电极(6)，然后对其退火处理，退火温度不能超过200℃。
3.根据权利要求2所述的基于纳米压印法的氧化物薄膜晶体管器件的制备方法，其特征在于，所述步骤S3具体为：
步骤S31：将PDMS基料和PDMS固化剂按质量比10：1充分混合；
步骤S32：混合均匀后滴涂到图案化后的PMMA表面，放入65℃真空干燥箱中1h；
步骤S33：待其充分交联后，将PDMS从PMMA表面揭下，得到PDMS软模板。
4.根据权利要求2所述的基于纳米压印法的氧化物薄膜晶体管器件的制备方法，其特征在于，所述步骤S4具体为：
步骤S41：配制绝缘层(3)材料溶液；
步骤S42：打开台式匀胶机以及无油静音真空泵，调节旋转时间以及旋转速度；
步骤S43：将衬底(1)放置在旋转台上面，按下吸片按钮，将基片固定在旋转台上面，然后用吸管吸取适量的绝缘层(3)材料溶液，再通过过滤头将溶液滴到基片表面，盖上盖子，然后设定所需要的转速以及时间，按下启动按钮；
步骤S44：旋涂结束后，将玻璃基片放置到培养皿中并送进烘箱中烘干，完成制备绝缘层(3)。
5.根据权利要求3所述的基于纳米压印法的氧化物薄膜晶体管器件的制备方法，其特征在于，所述步骤S5具体为：
步骤S51：将步骤4制得后的绝缘层(3)放入纳米压印机，并将PDMS软模板有光栅结构的一面覆盖到绝缘层(3)表面；
步骤S52：排除空气后，在40bar的压力和180℃的温度下保持5min，然后冷却到135℃，保持10min，最后自然降至室温，制备成具有取向效果的绝缘层(3)。
6.根据权利要求2所述的基于纳米压印法的氧化物薄膜晶体管器件的制备方法，其特征在于，所述步骤S6中制备IGTO薄膜的溅射功率为140～200W，Ar流量保持在40sccm，O2流量保持在5～10sccm，腔体压强保持在1～5mTorr。
CN202110596614.0A 2021-05-28 2021-05-28 基于纳米压印法的氧化物薄膜晶体管器件及其制备方法 Pending CN113314614A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110596614.0A CN113314614A (zh) 2021-05-28 2021-05-28 基于纳米压印法的氧化物薄膜晶体管器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110596614.0A CN113314614A (zh) 2021-05-28 2021-05-28 基于纳米压印法的氧化物薄膜晶体管器件及其制备方法

Publications (1)

Publication Number Publication Date
CN113314614A true CN113314614A (zh) 2021-08-27

Family

ID=77376424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110596614.0A Pending CN113314614A (zh) 2021-05-28 2021-05-28 基于纳米压印法的氧化物薄膜晶体管器件及其制备方法

Country Status (1)

Country Link
CN (1) CN113314614A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113777079A (zh) * 2021-09-09 2021-12-10 北京化工大学 一种一体化表面等离子共振芯片及其制备方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073794A (ja) * 2004-09-02 2006-03-16 Victor Co Of Japan Ltd 電界効果トランジスタ及びその製造方法
WO2007114254A1 (ja) * 2006-03-29 2007-10-11 Pioneer Corporation 有機薄膜トランジスタ及びその製造方法
JP2008060233A (ja) * 2006-08-30 2008-03-13 Matsushita Electric Ind Co Ltd 有機トランジスタ及び有機トランジスタの製造方法
WO2010137838A2 (ko) * 2009-05-26 2010-12-02 연세대학교 산학협력단 액상 공정용 조성물 그리고 이를 이용한 전자 소자 및 그 제조 방법
JP2011249432A (ja) * 2010-05-24 2011-12-08 Japan Science & Technology Agency 強誘電体材料層の製造方法、薄膜トランジスタ及び圧電式インクジェットヘッド
JP2014022549A (ja) * 2012-07-18 2014-02-03 Japan Advanced Institute Of Science & Technology Hokuriku 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN104081510A (zh) * 2011-11-30 2014-10-01 株式会社理光 形成金属氧化物薄膜的涂布液、金属氧化物薄膜、场效应晶体管和制造场效应晶体管的方法
CN105161542A (zh) * 2015-08-06 2015-12-16 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法、液晶面板
CN107123671A (zh) * 2017-05-19 2017-09-01 电子科技大学 基于有机绝缘层的梯度掺杂igzo薄膜晶体管及其制备方法
CN107403842A (zh) * 2017-08-01 2017-11-28 电子科技大学 基于复合绝缘层的氧化物薄膜晶体管器件及其制备方法
CN108333658A (zh) * 2018-01-23 2018-07-27 中央民族大学 一种大面积制备纳米光栅的方法
US20190088758A1 (en) * 2017-09-07 2019-03-21 Industry-University Cooperation Foundation Hanyang University Thin film transistor including high-dielectric insulating thin film and method of fabricating the same
CN110277317A (zh) * 2019-06-04 2019-09-24 深圳市华星光电技术有限公司 底栅型薄膜晶体管的制备方法及底栅型薄膜晶体管
CN110556428A (zh) * 2018-06-01 2019-12-10 三星电子株式会社 薄膜晶体管及其制造方法及薄膜晶体管面板以及电子器件

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073794A (ja) * 2004-09-02 2006-03-16 Victor Co Of Japan Ltd 電界効果トランジスタ及びその製造方法
WO2007114254A1 (ja) * 2006-03-29 2007-10-11 Pioneer Corporation 有機薄膜トランジスタ及びその製造方法
JP2008060233A (ja) * 2006-08-30 2008-03-13 Matsushita Electric Ind Co Ltd 有機トランジスタ及び有機トランジスタの製造方法
WO2010137838A2 (ko) * 2009-05-26 2010-12-02 연세대학교 산학협력단 액상 공정용 조성물 그리고 이를 이용한 전자 소자 및 그 제조 방법
JP2011249432A (ja) * 2010-05-24 2011-12-08 Japan Science & Technology Agency 強誘電体材料層の製造方法、薄膜トランジスタ及び圧電式インクジェットヘッド
CN104081510A (zh) * 2011-11-30 2014-10-01 株式会社理光 形成金属氧化物薄膜的涂布液、金属氧化物薄膜、场效应晶体管和制造场效应晶体管的方法
JP2014022549A (ja) * 2012-07-18 2014-02-03 Japan Advanced Institute Of Science & Technology Hokuriku 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN105161542A (zh) * 2015-08-06 2015-12-16 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法、液晶面板
CN107123671A (zh) * 2017-05-19 2017-09-01 电子科技大学 基于有机绝缘层的梯度掺杂igzo薄膜晶体管及其制备方法
CN107403842A (zh) * 2017-08-01 2017-11-28 电子科技大学 基于复合绝缘层的氧化物薄膜晶体管器件及其制备方法
US20190088758A1 (en) * 2017-09-07 2019-03-21 Industry-University Cooperation Foundation Hanyang University Thin film transistor including high-dielectric insulating thin film and method of fabricating the same
CN108333658A (zh) * 2018-01-23 2018-07-27 中央民族大学 一种大面积制备纳米光栅的方法
CN110556428A (zh) * 2018-06-01 2019-12-10 三星电子株式会社 薄膜晶体管及其制造方法及薄膜晶体管面板以及电子器件
CN110277317A (zh) * 2019-06-04 2019-09-24 深圳市华星光电技术有限公司 底栅型薄膜晶体管的制备方法及底栅型薄膜晶体管

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
袁毅: "全透明a-IGZO薄膜晶体管的制备及其性能的研究", 《中国优秀硕士学位论文全文数据库》 *
赖宇明等: "《纳米材料概论及其标准化》", 31 October 2020, 冶金工业出版社 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113777079A (zh) * 2021-09-09 2021-12-10 北京化工大学 一种一体化表面等离子共振芯片及其制备方法

Similar Documents

Publication Publication Date Title
CN102157564B (zh) 顶栅金属氧化物薄膜晶体管的制备方法
CN107123671B (zh) 基于有机绝缘层的梯度掺杂igzo薄膜晶体管及其制备方法
JP3553410B2 (ja) 薄膜トランジスタのための多段階ｃｖｄ法
Akkerman et al. TIPS-pentacene crystalline thin film growth
US6869821B2 (en) Method for producing organic electronic devices on deposited dielectric materials
JP2004145333A5 (zh)
CN108026627A (zh) 用于有机发光二极管制造的阴影掩模
CN103098218A (zh) 沉积薄膜晶体管的方法与系统
CN103985764B (zh) 氧化物tft及其制备方法、阵列基板、显示器件
CN107403842B (zh) 基于复合绝缘层的氧化物薄膜晶体管器件及其制备方法
CN105742369A (zh) 一种新型底栅结构的柔性薄膜晶体管及其制备方法
CN105655359A (zh) Tft基板的制作方法
CN108101381A (zh) 一种铋基卤化物钙钛矿纳米片及其制备方法
CN113314614A (zh) 基于纳米压印法的氧化物薄膜晶体管器件及其制备方法
CN110416087A (zh) 具有钝化增强层的金属氧化物薄膜晶体管及其制作方法
CN108987283A (zh) 一种镓锡氧化物半导体薄膜晶体管及其制备方法和应用
WO2014206021A1 (zh) 一种薄膜晶体管、其制备方法及包含该薄膜晶体管的装置
WO2016086608A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
CN112652575B (zh) 一种薄膜晶体管阵列基板的制造方法
CN103274435B (zh) 一种氧化铝钛薄膜及其制备方法和应用
CN1331194C (zh) 一种具有金属上扩散层的金属诱导多晶硅薄膜制造方法
CN103177969A (zh) 一种金属氧化物薄膜晶体管的制备方法
TWI234304B (en) Process of increasing carrier mobility of organic semiconductor
CN108933079A (zh) 一种镓锡氧化物半导体薄膜及其制备方法和应用
CN108336024B (zh) 薄膜晶体管的制作方法、显示基板的制作方法及显示器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
AD01 Patent right deemed abandoned

Effective date of abandoning: 20231117