CN110277317A - 底栅型薄膜晶体管的制备方法及底栅型薄膜晶体管 - Google Patents
底栅型薄膜晶体管的制备方法及底栅型薄膜晶体管 Download PDFInfo
- Publication number
- CN110277317A CN110277317A CN201910479458.2A CN201910479458A CN110277317A CN 110277317 A CN110277317 A CN 110277317A CN 201910479458 A CN201910479458 A CN 201910479458A CN 110277317 A CN110277317 A CN 110277317A
- Authority
- CN
- China
- Prior art keywords
- layer
- film transistor
- thin film
- gate
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 title claims abstract description 38
- 238000002360 preparation method Methods 0.000 title claims abstract description 26
- 238000002161 passivation Methods 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 37
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 32
- 229910052802 copper Inorganic materials 0.000 claims description 32
- 239000010949 copper Substances 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000007789 gas Substances 0.000 claims description 14
- 230000003287 optical effect Effects 0.000 claims description 10
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 9
- WUUZKBJEUBFVMV-UHFFFAOYSA-N copper molybdenum Chemical compound [Cu].[Mo] WUUZKBJEUBFVMV-UHFFFAOYSA-N 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 4
- 229910002091 carbon monoxide Inorganic materials 0.000 claims description 3
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 claims description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 18
- 239000010409 thin film Substances 0.000 description 11
- -1 oxonium ion Chemical class 0.000 description 10
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 9
- 239000005751 Copper oxide Substances 0.000 description 7
- 229910000431 copper oxide Inorganic materials 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- 238000010079 rubber tapping Methods 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
一种底栅型薄膜晶体管的制备方法及底栅型薄膜晶体管，包括：在一基板上形成缓冲层，在所述缓冲层上形成底栅极；在所述缓冲层及所述底栅极上形成栅极绝缘层、有源层、源极和漏极；在所述栅极绝缘层上形成钝化层，在所述钝化层上形成第一过孔，所述第一过孔暴露所述漏极；将所述基板放入一腔体设备中，对所述基板加热到一定温度范围，并通入还原性气体；在所述钝化层的表面形成像素电极，所述像素电极通过所述第一过孔与所述漏极相接触。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种底栅型薄膜晶体管的制备方法及底栅型薄膜晶体管。
背景技术
在平面显示器件中，薄膜晶体管(Thin Film Transistor，TFT)一般是用作开关元件来控制像素的作业，或是用作驱动元件来驱动像素。氧化物半导体薄膜晶体管由于具有较高的电子迁移率，具有良好的应用发展前景。目前，采用铜制程的底栅型氧化物半导体薄膜晶体管的钝化层和栅极绝缘层为硅氧化物(SiOx)，SiOx使用SiH4/N2O在化学气相沉积设备中进行沉积，在成膜过程中产生的氧离子易导致铜制程中的铜被氧化成氧化铜。然而，氧化铜的导电性很差，附着在铜的表面会阻碍导电，造成铜的电阻值偏大。另外，面板行业普遍采用CF4/O2执行钝化层或栅极绝缘层开孔，电离后的氧离子进一步导致源漏极以及栅极与开孔处的金属铜被氧化成氧化铜,从而进一步影响源漏极以及栅极的导电性。
综上所述，现有的底栅型薄膜晶体管的制备方法及底栅型薄膜晶体管，采用铜制程制备源漏极和栅极时，钝化层和栅极绝缘层在成膜以及开孔过程中产生的氧离子，容易导致铜制程中的铜被氧化成氧化铜，使源漏极和栅极的导电性变差，进一步影响底栅型薄膜晶体管的性能。
发明内容
本发明提供一种底栅型薄膜晶体管的制备方法及底栅型薄膜晶体管，能够增强源漏极和栅极的导电性，以解决现有的底栅型薄膜晶体管的制备方法及底栅型薄膜晶体管，采用铜制程制备源漏极和栅极时，钝化层和栅极绝缘层在成膜以及开孔过程中产生的氧离子，容易导致铜制程中的铜被氧化成氧化铜，使源漏极和栅极的导电性变差，进一步影响底栅型薄膜晶体管的性能的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明提供一种底栅型薄膜晶体管的制备方法，所述方法包括：
S10，提供一基板，在所述基板上形成缓冲层，在所述缓冲层上沉积第一金属层，通过第一道光罩制程对所述第一金属层进行图案化处理，形成底栅极；
S20，在所述缓冲层及所述底栅极上沉积自下而上层叠设置的栅极绝缘层、氧化物半导体层以及第二金属层，通过第二道光罩制程对所述氧化物半导体层和所述第二金属层进行图案化处理，形成有源层以及位于所述有源层两端的源极和漏极；
S30，在所述栅极绝缘层上形成钝化层，所述钝化层完全覆盖所述有源层、所述源极以及所述漏极，通过第三道光罩制程对位于所述漏极上方的部分所述钝化层进行图案化处理，形成第一过孔；
S40，将所述基板放入一腔体设备中，对所述基板加热到一定温度范围，并通入还原性气体；
S50，在所述钝化层的表面形成像素电极，所述像素电极通过所述第一过孔与所述漏极相接触。
根据本发明一优选实施例，所述S10中，所述缓冲层的材料为硅氧化物，所述第一金属层的材料为铜或铜钼合金。
根据本发明一优选实施例，所述S20中，所述栅极绝缘层的材料为硅氧化物，所述氧化物半导体层的材料为IGZO、IGZTO以及IGTO中的任意一种，所述第二金属层的材料为铜或铜钼合金。
根据本发明一优选实施例，所述S20还包括：
S201，在所述缓冲层及所述底栅极上沉积自下而上层叠设置的栅极绝缘层、氧化物半导体层以及第二金属层；
S202，采用一半色调光罩对所述氧化物半导体层以及所述第二金属层进行第一次图案化处理，形成有源层及位于所述有源层上方的部分所述第二金属层；
S203，采用所述半色调光罩对部分所述第二金属层进行第二次图案化处理，形成位于所述有源层两端的源极和漏极。
根据本发明一优选实施例，所述S30中，所述钝化层的材料为硅氧化物，所述第一过孔暴露出所述漏极。
根据本发明一优选实施例，所述S40中，所述腔体设备为化学气相沉积设备或者其他具有底板加热功能的设备。
根据本发明一优选实施例，所述S40中，所述温度范围为200-300℃。
根据本发明一优选实施例，所述S40中，所述还原性气体为氢气或一氧化碳中的至少一种。
根据本发明一优选实施例，所述S40中，通入所述还原性气体后的设备腔室压强大于50毫托。
本发明还提供一种使用上述方法制备的底栅型薄膜晶体管，包括：
基板、缓冲层、底栅极、设于所述缓冲层上并覆盖所述底栅极的栅极绝缘层、有源层、位于所述有源层的两端的源极和漏极、钝化层以及设于所述钝化层上并经一过孔与所述漏极相接触的像素电极；
其中，所述缓冲层、所述栅极绝缘层以及所述钝化层的材料为硅氧化物，所述有源层的材料为IGZO、IGZTO以及IGTO中的任意一种，所述底栅极、所述源极以及所述漏极的材料为铜或铜钼合金。
本发明的有益效果为：本发明所提供的底栅型薄膜晶体管的制备方法及底栅型薄膜晶体管，在钝化层和栅极绝缘层成膜以及开孔之后，通入还原性气体与采用铜制程制备的源漏极或栅极反应，增强了源漏极或栅极的导电性，进一步增强了底栅型薄膜晶体管的性能。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明底栅型薄膜晶体管的制备方法流程图。
图2A-2E为图1所述底栅型薄膜晶体管的制备方法的结构示意图。
图3为本发明底栅型薄膜晶体管的结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
本发明针对现有的底栅型薄膜晶体管的制备方法及底栅型薄膜晶体管，采用铜制程制备源漏极和栅极时，钝化层和栅极绝缘层在成膜以及开孔过程中产生的氧离子，容易导致铜制程中的铜被氧化成氧化铜，使源漏极和栅极的导电性变差，进一步影响底栅型薄膜晶体管的性能的技术问题，本实施例能够解决该缺陷。
如图1所示，为本发明提供一种底栅型薄膜晶体管的制备方法流程图。所述方法包括：
S10，提供一基板21，在所述基板21上形成缓冲层22，在所述缓冲层22上沉积第一金属层，通过第一道光罩制程对所述第一金属层进行图案化处理，形成底栅极23。
具体的，所述S10还包括：
所述基板21优选为玻璃基板；首先使用纯水或热硫酸等清洗液将所述基板21洗净，在所述基板21上沉积第一层无机绝缘层薄膜，所述无机绝缘层薄膜通过化学气相沉积设备SiH4/N2O进行沉积，得到材料为硅氧化物SiOx的缓冲层22，在制备所述缓冲层22的过程中，产生了大量的氧离子。之后，采用溅射法在所述缓冲层22上制备一层金属薄膜，通过第一道光罩微影蚀刻制程来定义出栅极导体结构，用于制作所述底栅极23，所述第一金属层的材料选用铜或铜钼合金，如图2A所示。
S20，在所述缓冲层22及所述底栅极23上沉积自下而上层叠设置的栅极绝缘层24、氧化物半导体层以及第二金属层，通过第二道光罩制程对所述氧化物半导体层和所述第二金属层进行图案化处理，形成有源层25以及位于所述有源层两端的源极26和漏极27。
具体的，所述S20还包括：
在所述基板21上沉积第二层无机绝缘层薄膜，所述无机绝缘层薄膜通过化学气相沉积设备SiH4/N2O进行沉积，得到材料为硅氧化物SiOx的栅极绝缘层24，在制备所述栅极绝缘层24的过程中，产生了大量的氧离子。之后，使用气相沉积法在所述栅极绝缘层24的表面依次沉积氧化物半导体层和第二金属层。采用一半色调光罩对所述氧化物半导体层以及所述第二金属层进行第一次图案化处理，形成有源层25及位于所述有源层25上方的部分所述第二金属层，接着采用所述半色调光罩对部分所述第二金属层进行第二次图案化处理，形成位于所述有源层两端的源极26和漏极27以及两者之间的背沟道。
优选的，所述有源层25的材料为IGZO(铟镓锌氧化物)、IGZTO(铟镓锌锡氧化物)以及IGTO(铟镓锡氧化物)中的任意一种，以IGZO为例，其载流子迁移率是非晶硅的20-30倍，将其应用到平面显示器上，可以大大提高薄膜晶体管对像素电极的充放电速率，提高像素的响应速度，实现更快的刷新率，同时更快的响应也大大提高了像素的行扫描速率，使得超分辨率成为可能。
优选的，所述源极26以及所述漏极27的材料均为铜或铜钼合金，如图2B所示。
S30，在所述栅极绝缘层24上形成钝化层28，所述钝化层28完全覆盖所述有源层25、所述源极26以及所述漏极27，通过第三道光罩制程对位于所述漏极27上方的部分所述钝化层28进行图案化处理，形成第一过孔29。
具体的，所述S30还包括：
在所述栅极绝缘层24上沉积第三层无机绝缘层薄膜，所述无机绝缘层薄膜通过化学气相沉积设备SiH4/N2O进行沉积，得到材料为硅氧化物SiOx的钝化层28，在制备所述钝化层28的过程中，产生了大量的氧离子。之后，通过第三道光罩制程对位于所述漏极27上方的部分所述钝化层28进行图案化处理，形成第一过孔29，所述第一过孔29暴露出所述漏极27，如图2C所示。
S40，将所述基板21放入一腔体设备中，对所述基板21加热到一定温度范围，并通入还原性气体。
具体的，所述S40还包括：
由于一方面所述缓冲层22、所述栅极绝缘层24以及所述钝化层28在成膜过程中产生了大量的氧离子，另一方面，所述钝化层28在开孔过程中也产生的大量的氧离子；这些大量的氧离子会把所述底栅极23、所述源极26以及所述漏极27中的金属铜氧化成氧化铜，极大的影响了所述底栅极23、所述源极26以及所述漏极27的导电性。因此，需要将金属铜表面的氧化铜除去。
首先将所述基板21放入一腔体设备中，对所述基板21加热到一定温度范围，并通入还原性气体。所述腔体设备为化学气相沉积设备或者其他具有底板加热功能的设备，所述腔体设备可以不通电，也可以提供少量电源；所述温度范围为200-300℃。所述还原性气体为H2或CO中的至少一种，通入所述还原性气体后的设备腔室压强大于50毫托(mtorr)。其中，CO在加热情况下与CuO反应得到金属Cu和CO2；H2在加热情况下与CuO反应得到金属Cu和水蒸气。通过通入所述还原性气体，增强了所述源极26、所述漏极27以及所述底栅极23的导电性，进一步增强了底栅型薄膜晶体管的性能，如图2D所示。
S50，在所述钝化层28的表面形成像素电极210，所述像素电极210通过所述第一过孔29与所述漏极27相接触。
具体的，所述S50还包括：
在所述钝化层28的表面采用气相沉积法形成像素电极210，所述像素电极210的材料优选为ITO(氧化铟锡)，所述像素电极210通过所述第一过孔29与所述漏极27相接触，如图2E所示。
优选的，本发明提供的底栅型薄膜晶体管的制备方法也应用于刻蚀阻挡型的底栅型氧化物半导体薄膜晶体管中。
如图3所示，本发明还提供一种使用上述方法制备的底栅型薄膜晶体管。包括：基板31、缓冲层32、底栅极33、设于所述缓冲层32上并覆盖所述底栅极33的栅极绝缘层34、有源层35、位于所述有源层35的两端的源极36和漏极37、钝化层38以及设于所述钝化层38上并经一过孔与所述漏极37相接触的像素电极39；
其中，所述缓冲层32、所述栅极绝缘层34以及所述钝化层38的材料为硅氧化物，所述有源层35的材料为IGZO、IGZTO以及IGTO中的任意一种，所述底栅极33、所述源极36以及所述漏极37的材料为铜或铜钼合金。
使用上述方法制备的铜制程底栅型氧化物半导体薄膜晶体管，通入还原性气体与采用铜制程制备的源漏极或栅极反应，相比量产的铜制程底栅型氧化物半导体薄膜晶体管，电性可以得到较大改善，而且所述方法适用于大尺寸面板生产。
本发明的有益效果为：本发明所提供的底栅型薄膜晶体管的制备方法及底栅型薄膜晶体管，在钝化层和栅极绝缘层成膜以及开孔之后，通入还原性气体与采用铜制程制备的源漏极或栅极反应，增强了源漏极或栅极的导电性，进一步增强了底栅型薄膜晶体管的性能。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种底栅型薄膜晶体管的制备方法，其特征在于，所述方法包括：
S10，提供一基板，在所述基板上形成缓冲层，在所述缓冲层上沉积第一金属层，通过第一道光罩制程对所述第一金属层进行图案化处理，形成底栅极；
S20，在所述缓冲层及所述底栅极上沉积自下而上层叠设置的栅极绝缘层、氧化物半导体层以及第二金属层，通过第二道光罩制程对所述氧化物半导体层和所述第二金属层进行图案化处理，形成有源层以及位于所述有源层两端的源极和漏极；
S30，在所述栅极绝缘层上形成钝化层，所述钝化层完全覆盖所述有源层、所述源极以及所述漏极，通过第三道光罩制程对位于所述漏极上方的部分所述钝化层进行图案化处理，形成第一过孔；
S40，将所述基板放入一腔体设备中，对所述基板加热到一定温度范围，并通入还原性气体；
S50，在所述钝化层的表面形成像素电极，所述像素电极通过所述第一过孔与所述漏极相接触。
2.根据权利要求1所述的底栅型薄膜晶体管的制备方法，其特征在于，所述S10中，所述缓冲层的材料为硅氧化物，所述第一金属层的材料为铜或铜钼合金。
3.根据权利要求1所述的底栅型薄膜晶体管的制备方法，其特征在于，所述S20中，所述栅极绝缘层的材料为硅氧化物，所述氧化物半导体层的材料为IGZO、IGZTO以及IGTO中的任意一种，所述第二金属层的材料为铜或铜钼合金。
4.根据权利要求1所述的底栅型薄膜晶体管的制备方法，其特征在于，所述S20还包括：
S201，在所述缓冲层及所述底栅极上沉积自下而上层叠设置的栅极绝缘层、氧化物半导体层以及第二金属层；
S202，采用一半色调光罩对所述氧化物半导体层以及所述第二金属层进行第一次图案化处理，形成有源层及位于所述有源层上方的部分所述第二金属层；
S203，采用所述半色调光罩对部分所述第二金属层进行第二次图案化处理，形成位于所述有源层两端的源极和漏极。
5.根据权利要求1所述的底栅型薄膜晶体管的制备方法，其特征在于，所述S30中，所述钝化层的材料为硅氧化物，所述第一过孔暴露出所述漏极。
6.根据权利要求1所述的底栅型薄膜晶体管的制备方法，其特征在于，所述S40中，所述腔体设备为化学气相沉积设备或者其他具有底板加热功能的设备。
7.根据权利要求6所述的底栅型薄膜晶体管的制备方法，其特征在于，所述S40中，所述温度范围为200-300℃。
8.根据权利要求6所述的底栅型薄膜晶体管的制备方法，其特征在于，所述S40中，所述还原性气体为氢气或一氧化碳中的至少一种。
9.根据权利要求6所述的底栅型薄膜晶体管的制备方法，其特征在于，所述S40中，通入所述还原性气体后的设备腔室压强大于50毫托。
10.一种使用如权利要求1-9任意一项所述的制备方法制备的底栅型薄膜晶体管，其特征在于，包括：
基板；
缓冲层，设于所述基板上；
底栅极，设于所述缓冲层上；
栅极绝缘层，设于所述缓冲层上并覆盖所述底栅极；
有源层，设于所述栅极绝缘层上；
源极和漏极，设于所述有源层上并分别位于所述有源层的两端；
钝化层，设于所述栅极绝缘层上并覆盖所述有源层、所述源极及所述漏极：
像素电极，设于所述钝化层上并经一过孔与所述漏极相接触；
其中，所述缓冲层、所述栅极绝缘层以及所述钝化层的材料为硅氧化物，所述有源层的材料为IGZO、IGZTO以及IGTO中的任意一种，所述底栅极、所述源极以及所述漏极的材料为铜或铜钼合金。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910479458.2A CN110277317A (zh) | 2019-06-04 | 2019-06-04 | 底栅型薄膜晶体管的制备方法及底栅型薄膜晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910479458.2A CN110277317A (zh) | 2019-06-04 | 2019-06-04 | 底栅型薄膜晶体管的制备方法及底栅型薄膜晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110277317A true CN110277317A (zh) | 2019-09-24 |
Family
ID=67961865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910479458.2A Pending CN110277317A (zh) | 2019-06-04 | 2019-06-04 | 底栅型薄膜晶体管的制备方法及底栅型薄膜晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110277317A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113314614A (zh) * | 2021-05-28 | 2021-08-27 | 电子科技大学 | 基于纳米压印法的氧化物薄膜晶体管器件及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102044568A (zh) * | 2009-10-13 | 2011-05-04 | 三星移动显示器株式会社 | 薄膜晶体管及其制造方法 |
| CN102244005A (zh) * | 2010-05-12 | 2011-11-16 | 乐金显示有限公司 | 氧化物薄膜晶体管及其制造方法 |
| CN106972034A (zh) * | 2017-05-27 | 2017-07-21 | 福州京东方光电科技有限公司 | 一种薄膜晶体管及其制作方法、阵列基板 |
-
2019
- 2019-06-04 CN CN201910479458.2A patent/CN110277317A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102044568A (zh) * | 2009-10-13 | 2011-05-04 | 三星移动显示器株式会社 | 薄膜晶体管及其制造方法 |
| CN102244005A (zh) * | 2010-05-12 | 2011-11-16 | 乐金显示有限公司 | 氧化物薄膜晶体管及其制造方法 |
| CN106972034A (zh) * | 2017-05-27 | 2017-07-21 | 福州京东方光电科技有限公司 | 一种薄膜晶体管及其制作方法、阵列基板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113314614A (zh) * | 2021-05-28 | 2021-08-27 | 电子科技大学 | 基于纳米压印法的氧化物薄膜晶体管器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2018119927A1 (zh) | 一种薄膜晶体管的制作方法 | |
| TWI385760B (zh) | 製造陣列基板的方法 | |
| US9716108B2 (en) | Thin film transistor and fabrication method thereof, array substrate, and display device | |
| US9761616B2 (en) | Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device | |
| CN110867458B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及制作方法 | |
| US10236388B2 (en) | Dual gate oxide thin-film transistor and manufacturing method for the same | |
| CN104600083B (zh) | 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置 | |
| US10050151B2 (en) | Dual-gate TFT array substrate and manufacturing method thereof, and display device | |
| WO2016201609A1 (zh) | 金属氧化物薄膜晶体管、显示面板及两者的制备方法 | |
| US20160336458A1 (en) | Thin film transistor, method of fabricating the same, array substrate and display device | |
| CN108550625A (zh) | 一种薄膜晶体管及其制作方法 | |
| CN105226015A (zh) | 一种tft阵列基板及其制作方法 | |
| CN105374749B (zh) | 一种薄膜晶体管及其制造方法 | |
| CN105655291A (zh) | 一种阵列基板的制作方法、阵列基板和显示面板 | |
| CN105470312A (zh) | 低温多晶硅薄膜晶体管及其制造方法 | |
| WO2022267554A1 (zh) | 薄膜晶体管的制备方法及薄膜晶体管 | |
| KR101423907B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| CN110993610A (zh) | 阵列基板及其制备方法、显示面板 | |
| CN104241296A (zh) | 一种阵列基板及其制作方法和显示装置 | |
| CN107910301B (zh) | 显示基板的制作方法、显示基板及显示装置 | |
| CN108646487A (zh) | Ffs型阵列基板的制作方法及ffs型阵列基板 | |
| CN102629589B (zh) | 一种阵列基板及其制作方法和显示装置 | |
| CN107369719B (zh) | 一种氧化物薄膜晶体管纯铜复合结构源漏电极及其制备方法 | |
| CN108962919A (zh) | 阵列基板及其制作方法、显示面板 | |
| CN110277317A (zh) | 底栅型薄膜晶体管的制备方法及底栅型薄膜晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Applicant after: TCL China Star Optoelectronics Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Applicant before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190924 |