WO2011142089A1 - フレキシブル半導体装置およびその製造方法ならびに画像表示装置 - Google Patents

フレキシブル半導体装置およびその製造方法ならびに画像表示装置 Download PDF

Info

Publication number
WO2011142089A1
WO2011142089A1 PCT/JP2011/002368 JP2011002368W WO2011142089A1 WO 2011142089 A1 WO2011142089 A1 WO 2011142089A1 JP 2011002368 W JP2011002368 W JP 2011002368W WO 2011142089 A1 WO2011142089 A1 WO 2011142089A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor device
gap
electrode
drain electrode
Prior art date
Application number
PCT/JP2011/002368
Other languages
English (en)
French (fr)
Inventor
武 鈴木
平野　浩一
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2012514699A priority Critical patent/JPWO2011142089A1/ja
Priority to CN2011800043514A priority patent/CN102598231A/zh
Priority to US13/520,003 priority patent/US20120280229A1/en
Priority to EP11780349A priority patent/EP2571043A1/en
Publication of WO2011142089A1 publication Critical patent/WO2011142089A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Definitions

  • the present invention relates to a flexible semiconductor device having flexibility and a method for manufacturing the same. More specifically, the present invention relates to a flexible semiconductor device that can be used as a TFT and a method for manufacturing the same. Furthermore, the present invention relates to an image display device using such a flexible semiconductor device.
  • a display medium is formed using an element utilizing liquid crystal, organic EL (organic electroluminescence), electrophoresis, or the like.
  • a technique using an active drive element (TFT element) as an image drive element has become mainstream in order to ensure uniformity of screen brightness, screen rewrite speed, and the like.
  • TFT element active drive element
  • these TFT elements are formed on a substrate, and liquid crystal, organic EL elements, etc. are sealed.
  • a semiconductor such as a-Si (amorphous silicon) or p-Si (polysilicon) can be mainly used for the TFT element.
  • a TFT element is manufactured by multilayering these Si semiconductors (and a metal film if necessary) and sequentially forming source, drain and gate electrodes on the substrate.
  • a material that can withstand a high process temperature must be used as a substrate material. Therefore, in practice, it is necessary to use a substrate made of a material having excellent heat resistance, for example, a glass substrate. Although a quartz substrate can be used, it is expensive, and there is an economical problem in increasing the size of the display. Therefore, a glass substrate is generally used as the substrate on which the TFT element is formed.
  • the display is heavy, lacks flexibility, and may be broken by a drop impact.
  • These characteristics resulting from the formation of TFT elements on a glass substrate are undesirable in satisfying the need for an easy-to-use portable thin display accompanying the progress of computerization.
  • a flexible semiconductor device in which a TFT element is formed on a resin substrate ie, a plastic substrate
  • a resin substrate ie, a plastic substrate
  • Patent Document 2 after a TFT is manufactured on a support (for example, a glass substrate) by a process substantially similar to the conventional method, the TFT is peeled off from the glass substrate and transferred onto a resin substrate (that is, a plastic substrate).
  • a resin substrate that is, a plastic substrate
  • a TFT element is formed on a glass substrate, and the TFT element is adhered to the resin substrate through a sealing layer such as an acrylic resin, and then the glass substrate is peeled off, whereby the TFT element is formed on the resin substrate. Is being transcribed.
  • a peeling process of a support becomes a problem. That is, in the step of peeling the support from the resin substrate, for example, a treatment for reducing the adhesion between the support and the TFT is performed, or a release layer is formed between the support and the TFT, and this release layer is formed. It is necessary to perform a process for physically or chemically removing the material. Therefore, the manufacturing process of the flexible semiconductor device is complicated, and a problem of productivity may occur.
  • the position where the semiconductor layer is formed is important. If the accuracy is not good, the desired TFT performance cannot be obtained, and in terms of the production yield of the flexible semiconductor device. Problems arise.
  • a flexible semiconductor device is formed by laminating a plurality of layers, it is required to suppress misalignment of individual layers, and therefore, improvement in adhesion between layers is required. It is done.
  • the inventor of the present application tried to solve the problems of the flexible semiconductor device described above, instead of dealing with the extension of the prior art, in a new direction and to solve these problems.
  • the present invention has been made in view of such circumstances, and a main object thereof is to provide a method for manufacturing a flexible semiconductor device excellent in productivity, and accordingly, a high-performance flexible semiconductor device is provided. Is to provide.
  • a method for manufacturing a flexible semiconductor device comprising: Preparing a metal foil (A), Forming an insulating layer including a portion to be a gate insulating film on the metal foil (B), Forming a support substrate on the insulating layer (C); Etching a part of the metal foil to form a source electrode and a drain electrode from the metal foil (D), Forming a semiconductor layer in a gap located between the source electrode and the drain electrode using the source electrode and the drain electrode as a bank member (E), Step (F) of forming a resin film layer on the insulating layer so as to cover the semiconductor layer, the source electrode, and the drain electrode
  • a method for manufacturing a flexible semiconductor device is provided in which a part of the resin film layer is fitted into the gap between the source electrode and the drain electrode.
  • the manufacturing method of the present invention is to form a “gap” between a source electrode and a drain electrode, and to manufacture a flexible semiconductor device suitably using the gap. More specifically, a source electrode and a drain electrode arranged with a “gap” obtained by etching a metal foil are used as bank members, and a semiconductor layer is formed so as to fit in the gap.
  • the term “flexible” of “flexible semiconductor device” substantially means that the semiconductor device has flexibility to bend.
  • the “flexible semiconductor device” in the present invention can be referred to as a “flexible semiconductor device” or a “flexible semiconductor element” in view of its configuration.
  • the “bank member” used in this specification is derived from “bank”, but is substantially a member having a function of “positioning” the raw material / material of the semiconductor layer. I mean.
  • the “gap” in the bank member is provided by etching the metal foil with the intention of such “positioning”, and therefore is inevitably or accidentally formed due to the manufacturing process or the like. Note that it does not mean scratches, dents, or gaps.
  • the end surfaces facing each other with the “gap” between the surfaces formed by the source electrode and the drain electrode are formed as inclined surfaces.
  • the opposing end surfaces are inclined by performing photolithography and etching. More specifically, the end surfaces of the source electrode and the drain electrode are formed as inclined surfaces by wet etching so that the shape formed by the “gap” is a tapered shape.
  • the resin film is bonded onto the insulating layer, and at this time, a part of the resin film is fitted in the “gap”.
  • a part of the resin film layer precursor is “a source electrode and a drain electrode located on the support substrate. Bonding while pressing so as to be embedded in the “gap between”.
  • Such a resin film layer can be formed by a roll-to-roll method.
  • the gate electrode after the support substrate is removed, the gate electrode may be formed on the surface of the portion of the insulating layer that becomes the gate insulating film.
  • the gate electrode may be formed by patterning the metal base after the step (F).
  • a ceramic substrate or a metal substrate is used as the support substrate.
  • the semiconductor layer and / or the gate insulating film can be positively subjected to heat treatment.
  • the heat treatment can be performed on the semiconductor layer over the supporting substrate after the step (E).
  • the semiconductor layer is annealed by irradiating the semiconductor layer on the “supporting substrate made of a ceramic substrate or a metal substrate” with a laser.
  • the film quality or characteristics of the semiconductor layer can be changed, whereby the semiconductor characteristics can be improved (for example, the crystallinity of the semiconductor layer can be improved by “change in film quality”).
  • the term “annealing” substantially means, for example, heat treatment for the purpose of improving “crystal state”, “crystallinity” and / or “mobility” and stabilizing properties. is doing.
  • the gate insulating film is heat-treated after the step (B).
  • the insulating layer is annealed by irradiating the gate insulating film (insulating layer) with laser. Such treatment of the insulating layer may be performed between the step (D) and the step (E), but may be performed between the step (E) and the step (F).
  • the gate insulating film may be directly subjected to heat treatment (particularly annealing), or when the semiconductor layer is heated, the insulating film may be heated (particularly annealed) by heat generated in the semiconductor layer. Good. Furthermore, the insulating layer may be subjected to heat treatment between the steps (B) and (C), that is, the insulating layer on the metal foil may be directly heat-treated. .
  • the insulating layer including the gate insulating film is formed from an inorganic material.
  • an insulating layer including a gate insulating film may be formed by a sol-gel method, or an insulating layer may be formed by local anodization of a valve metal forming a metal foil.
  • the present invention also provides a flexible semiconductor device that can be obtained by the above manufacturing method.
  • a flexible semiconductor device of the present invention includes: Gate electrode, An insulating layer provided on the gate electrode and having a portion to be a gate insulating film; Comprising a source electrode and a drain electrode formed on an insulating layer and composed of a metal foil; There is a gap between the source electrode and the drain electrode, whereby the source electrode and the drain electrode arranged across the gap are bank members, The semiconductor layer is formed to fit in the gap, A resin film layer is formed on the insulating layer so as to cover the semiconductor layer, the source electrode, and the drain electrode, and the resin film layer is provided with a protrusion fitted in the gap.
  • One feature of the flexible semiconductor device of the present invention is that a gap is formed between the end face of the source electrode and the end face of the drain electrode, and the semiconductor layer is formed so as to be accommodated in the gap. (That is, the semiconductor layer is formed so as to fit between the source electrode and the drain electrode which are separated from each other).
  • the “bank member composed of the source electrode and the drain electrode arranged with a gap” is a member composed of an electrode element provided for the purpose of “positioning” of the material, as described above. It is a member composed of two types of electrode elements that function as “positioning” of the layer material.
  • the flexible semiconductor device of the present invention is configured by accommodating a semiconductor layer between two types of bank electrodes such as a source electrode and a drain electrode.
  • the “gap part” in such a bank member preferably has a taper shape, and the end surfaces facing each other across the gap are inclined surfaces among the surfaces formed by the source electrode and the drain electrode (more specifically, The gap itself is tapered, and as a result, the end surfaces of the source electrode and the drain electrode are inclined).
  • the resin film layer having flexibility is formed on the insulating layer so as to cover the semiconductor layer, the source electrode, and the drain electrode. And a protrusion fitted in the gap between the two. More specifically, the “projection part of the resin film layer” is complementarily fitted in the “gap”. In other words, the “projection on the resin film layer” and the “gap between the source electrode and the drain electrode” have complementary shapes, and the projection on the resin film layer has a gap (other than the filling region of the semiconductor layer). Of the gap).
  • the semiconductor layer in the flexible semiconductor device of the present invention may contain silicon, or may contain an oxide semiconductor (for example, ZnO or InGaZnO).
  • the gate insulating film is made of an inorganic material.
  • the insulating layer including the gate insulating film may be obtained by locally oxidizing the metal foil.
  • the metal foil may contain a valve metal, and the gate insulating film or the insulating layer may be an anodized film of the valve metal.
  • the gate insulating film or insulating layer is an oxide film obtained by a sol-gel method.
  • the present invention also provides an image display device using the flexible semiconductor device.
  • Such an image display device A flexible semiconductor device; and an image display unit composed of a plurality of pixels formed on the flexible semiconductor device, There is a gap between the source electrode and the drain electrode of the flexible semiconductor device, whereby the source electrode and the drain electrode arranged with the gap therebetween are bank members, A semiconductor layer of the flexible semiconductor device is formed in the gap, and a protrusion film fitted into the gap is provided in the resin film layer of the flexible semiconductor device.
  • the semiconductor layer can be suitably disposed due to the use of the source electrode and the drain electrode disposed with a gap as the bank member.
  • the semiconductor layer can be formed at a desired position relatively easily.
  • the semiconductor layer raw material is in the form of paste or liquid, the semiconductor raw material supplied to the “gap” is held without flowing out of the “gap”.
  • the formation of the semiconductor layer is assisted at the position “”.
  • the gap functions not only as a “positioning” bank but also for “storage”. It can also function as a bank.
  • the source electrode and drain electrode functioning as a positioning bank can be used as the “source electrode” and “drain electrode” of the TFT as they are as the constituent elements of the flexible semiconductor device. This means that it is not necessary to finally remove or peel off the bank member that has contributed favorably to semiconductor formation. Therefore, the TFT element can be manufactured by a simple process, and the productivity is improved. Can do.
  • the resin film layer is prevented from peeling off. An effect can be obtained. This is because the “projection on the resin film layer” and the “gap” are in a complementary fitting state, and due to such structural features, the adhesion of the resin film layer is improved. be able to. In other words, in the present invention, the adhesion of the laminated structure can be improved due to the “source and drain electrodes arranged with a gap” functioning as a bank member.
  • the improved adhesion of the laminated structure is a particularly advantageous effect when the flexible semiconductor is subjected to a bent state such as a roll-to-roll method. That is, even if it is a manufacturing condition which can induce peeling of such a laminated structure, since peeling will be prevented effectively, productivity can be improved also in that respect.
  • the obtained flexible semiconductor device has a firmly laminated structure, it is difficult to cause performance degradation due to “peeling”.
  • the flexible semiconductor device is often used by being bent, in the flexible semiconductor device of the present invention, it is caused by the “source electrode and drain electrode arranged with a gap” functioning as a bank member. Since peeling is suitably prevented, a flexible semiconductor device that is particularly resistant to bending is realized.
  • the gate insulating film and the support substrate are used while being a flexible semiconductor device.
  • the semiconductor layer can be heat-treated (particularly preferably annealed), and the characteristics thereof can be improved. That is, the performance of the obtained flexible semiconductor device can be effectively improved.
  • (A) is a perspective cross-sectional view schematically showing the configuration of the flexible semiconductor device 100 according to the embodiment of the present invention, and (b) is a top view for explaining the transistor structure around the gap 50.
  • (A)-(d) is process sectional drawing for demonstrating the manufacturing process of the flexible semiconductor device 100 which concerns on embodiment of this invention.
  • (A)-(c) is process sectional drawing for demonstrating the manufacturing process of the flexible semiconductor device 100 which concerns on embodiment of this invention.
  • FIG. 4C is a top view for explaining a transistor structure around the gap 50.
  • (A)-(d) is process sectional drawing for demonstrating the manufacturing process of the flexible semiconductor device 100 which concerns on embodiment of this invention of the mask aspect.
  • (A)-(c) is process sectional drawing for demonstrating the manufacturing process of the flexible semiconductor device 100 which concerns on embodiment of this invention of a mask aspect.
  • (A) And (b) is process sectional drawing for demonstrating the manufacturing process of the flexible semiconductor device 100 which concerns on embodiment of this invention of a mask aspect.
  • (A)-(d) is process sectional drawing for demonstrating the manufacturing process of flexible semiconductor device 100 'based on embodiment of this invention of a mask aspect.
  • (A)-(c) is process sectional drawing for demonstrating the manufacturing process of flexible semiconductor device 100 'which concerns on embodiment of this invention of the mask aspect.
  • (A) And (b) is process sectional drawing for demonstrating the manufacturing process of flexible semiconductor device 100 'which concerns on embodiment of this invention of a mask aspect.
  • the circuit diagram which shows the drive circuit 90 of the image display apparatus which concerns on embodiment of this invention.
  • (A) is sectional drawing which shows an example of the laminated structure 200 by which the drive circuit of the image display apparatus was comprised by the flexible semiconductor device 100
  • (b) is the laminated structure 200 in embodiment of this invention of a mask aspect.
  • FIG. 1 The top view which shows the layer 101 in the laminated structure 200, (b) is the top view which shows the layer 101 in the laminated structure 200 of a mask aspect (A) The top view which shows the layer 102 in the laminated structure 200, (b) The top view which shows the layer 102 in the laminated structure 200 of a mask aspect (A) The top view which shows the layer 103 in the laminated structure 200, (b) is the top view which shows the layer 103 in the laminated structure 200 of a mask aspect (A) The top view which shows the layer 104 in the laminated structure 200, (b) is the top view which shows the layer 104 in the laminated structure 200 of a mask aspect (A) The top view which shows the layer 105 in the laminated structure 200, (b) is the top view which shows the layer 105 in the laminated structure 200 of a mask aspect (A) Cross-sectional view of stacked structure 200 along line VII-VII, and (b) Cross-sectional view of stacked structure 200 along line X
  • the schematic diagram showing the aspect by which the flexible semiconductor device 100 is manufactured by the roll-to-roll method (A) Sectional drawing which expands and shows a part of laminated structure 110 wound up by the roller 230, and (b) is sectional drawing of the said laminated structure 110 in embodiment of this invention of a mask aspect.
  • Schematic diagram showing a product application example (TV image display unit) of a flexible semiconductor device Schematic diagram showing a product application example (image display part of a mobile phone) of a flexible semiconductor device
  • Schematic diagram showing an example of product application of a flexible semiconductor device image display part of a mobile personal computer or notebook personal computer
  • Schematic diagram showing an example of product application of a flexible semiconductor device image display section of a digital still camera
  • Schematic diagram showing a product application example of a flexible semiconductor device image display part of a camcorder
  • the “direction” (particularly “direction” in the manufacturing process of the present invention) described in the present specification is a direction based on the positional relationship between the insulating layer 10 and the semiconductor layer 20, and for convenience, the vertical direction in the figure. Will be explained. Basically, it corresponds to the vertical direction of each figure, the side on which the semiconductor layer 20 is formed with respect to the insulating layer 10 is “upward”, and the side on which the semiconductor layer 20 is not formed with respect to the insulating layer 10 Is “downward”.
  • FIG. 1A is a perspective view schematically showing the configuration of the flexible semiconductor device 100 of the present invention.
  • FIG. 1B is a diagram showing the relationship among the source 30 s, the channel 22 (20), and the drain 30 d of the flexible semiconductor device 100.
  • the flexible semiconductor device 100 is a flexible semiconductor device. As shown in the figure, the flexible semiconductor device 100 includes an insulating layer 10 having a portion to be a gate insulating film 10g, and a source electrode 30s and a drain electrode 30d formed of a metal foil 70. The source electrode 30 s and the drain electrode 30 d are formed on the insulating layer 10.
  • a gap 50 exists between the source electrode 30s and the drain electrode 30d.
  • the source electrode 30s and the drain electrode 30d arranged with the gap 50 therebetween function as a bank member. That is, the gap 50 functions as a positioning bank that determines the position where the semiconductor layer is formed when the semiconductor layer is formed. When the semiconductor raw material is liquid, the gap 50 also functions as a storage bank.
  • the semiconductor layer 20 is formed so as to fill at least a part of the gap 50.
  • the shape of the gap 50 can be seen through the semiconductor layer 20.
  • a resin film layer 60 is formed on the insulating layer 10 so as to cover the semiconductor layer 20, the source electrode 30s, and the drain electrode 30d.
  • the resin film layer 60 is represented by a dotted line (two-point difference line).
  • a part of the resin film layer 60 is a protrusion 65 that fits into the gap 50.
  • the “projection 65 of the resin film layer 60” and the “gap 50” are fitted to each other so as to have complementary shapes.
  • the protrusion 65 and the gap 50 are fitted to each other, whereby the degree of adhesion between the “resin film layer 60” and the “structure including the source electrode 30s and the drain electrode 30d” can be improved. That is, due to the gap 50, the adhesion of the laminated structure of the flexible semiconductor device 100 is improved.
  • the gate electrode 12 is formed at a position opposite to the semiconductor layer 20 with the insulating layer 10 interposed therebetween. In other words, the gate electrode 12 is provided on the surface of the insulating layer 10 which becomes the gate insulating film 10g.
  • the semiconductor layer 20 in the present embodiment is obtained by causing “gap” to function as a bank.
  • a semiconductor layer is formed in a gap region by using a thin film forming method or a printing method, a semiconductor material is deposited in the gap 50 regardless of a slight shift in raw material supply, and the deposit is used as a semiconductor layer. Therefore, the gap 50 can function as a positioning bank that determines the semiconductor layer formation position (see FIG. 4).
  • the semiconductor layer 20 is made of silicon (Si)
  • the liquid silicon is dropped into the gap 50 to form the semiconductor layer 20, but the gap 50 also plays a role of holding the liquid silicon. become.
  • the gap 50 can function not only as a “positioning element” for the semiconductor raw material but also as a “storage element” having an action of holding the semiconductor raw material. .
  • various materials can be used in addition to the above-described silicon (Si).
  • a semiconductor such as germanium (Ge) may be used, or oxidation may be performed.
  • a physical semiconductor may be used.
  • the oxide semiconductor include single oxides such as ZnO, SnO 2 , In 2 O 3 , and TiO 2 , and composite oxides such as InGaZnO, InSnO, InZnO, and ZnMgO.
  • a compound semiconductor for example, GaN, SiC, ZnSe, CdS, GaAs, etc.
  • organic semiconductors for example, pentacene, poly-3-hexylthiophene, porphyrin derivatives, copper phthalocyanine, C60
  • organic semiconductors for example, pentacene, poly-3-hexylthiophene, porphyrin derivatives, copper phthalocyanine, C60
  • the insulating layer 10 including the gate insulating film 10g in this embodiment is made of an inorganic material.
  • the gate insulating film 10g can be formed of a silicon oxide film (SiO 2 ) or a silicon nitride film. Note that the gate insulating film 10g can also be manufactured using a sol-gel method. Further, the gate insulating film 10g can be composed of an oxide film formed by anodizing the metal foil 70.
  • the structure around the gap 50 of the present embodiment When the structure around the gap 50 of the present embodiment is viewed from above, it can be represented as shown in FIG.
  • the semiconductor layer 20 On the gate insulating film 10g in the gap 50, the semiconductor layer 20 is formed.
  • the semiconductor layer 20 is in contact with the source electrode 30s and the drain electrode 30d.
  • the gate insulating film 10g and the gate electrode 12 are located on the lower surface (bottom surface) of the semiconductor layer 20, the gate insulating film 10g and the gate electrode 12 are located. Therefore, a portion of the semiconductor layer 20 located between the source electrode 30s and the drain electrode 30d becomes the channel region 22, and a transistor (thin film transistor: TFT) is constructed by these elements.
  • TFT thin film transistor
  • the resin film layer 60 of the present embodiment is made of a flexible resin material.
  • the resin film layer 60 can function as a support substrate for supporting the transistor structure including the semiconductor layer 20 and is made of a thermosetting resin material or a thermoplastic resin material having flexibility after curing.
  • resin materials include epoxy resins, polyimide (PI) resins, acrylic resins, polyethylene terephthalate (PET) resins, polyethylene naphthalate (PEN) resins, polyphenylene sulfide (PPS) resins, and polyphenylene ether (PPE) resins.
  • Fluororesins such as PTFE, liquid crystal polymers, and composites thereof.
  • the resin film layer 60 may be made of an organic-inorganic hybrid material containing polysiloxane or the like.
  • the resin material as described above is excellent in the property of dimensional stability and is preferable as the material for the flexible substrate in the present invention.
  • FIGS. 2 (a) to (d) and FIGS. 3 (a) to (c) a method of manufacturing the flexible semiconductor device 100 according to the present invention will be described.
  • 2A to 2D and FIGS. 3A to 3C are process cross-sectional views for explaining a method for manufacturing the flexible semiconductor device 100.
  • FIG. 1
  • the step (A) is carried out. That is, the metal foil 70 is prepared as shown in FIG.
  • the metal foil 70 of this embodiment may be made of, for example, a copper foil or an aluminum foil.
  • the thickness of the metal foil 70 is, for example, about 0.5 ⁇ m to 100 ⁇ m, preferably about 2 to 20 ⁇ m.
  • the insulating layer 10 is formed on the surface of the metal foil 70 as shown in FIG. 2B (the thickness of the insulating layer 10 may be about 30 nm to 2 ⁇ m).
  • the insulating layer 10 also includes a portion (10 g) that becomes a gate insulating film.
  • the insulating layer 10 may be silicon oxide, for example. In such a case, a silicon oxide thin film obtained by, for example, TEOS may be formed.
  • the insulating layer 10 having a portion that becomes a gate insulating film can be made of an inorganic material. That is, in a flexible semiconductor device using a resin base material as a supporting substrate, an organic insulating film can be used as a gate insulating film. However, in the present invention, a gate insulating film made of an inorganic material can be used. The transistor characteristics of the device 100 can be improved.
  • a gate insulating film made of an inorganic material has a higher withstand voltage and a higher dielectric constant than a gate insulating film made of an organic material even if it is thin.
  • the insulating layer 10 is formed on the surface of the metal foil 70, there are few process restrictions when the insulating layer 10 is manufactured. Therefore, in the present invention, a gate insulating film made of an inorganic material can be easily formed even when a gate insulating film of a flexible semiconductor device is manufactured. Further, even after the insulating layer 10 is formed on the metal foil 70, since the base is the metal foil 70, the insulating layer 10 can be annealed (heat treated) to improve the film quality.
  • the insulating layer 10 can be formed by locally anodizing the surface region of the metal foil 70 (insulating layer formed by local anodization). May be about 30 nm to 200 nm). Anodization of aluminum can be easily performed using various chemical conversion liquids, thereby forming a very thin and dense oxide film.
  • the chemical conversion solution a “mixed solution of tartaric acid aqueous solution and ethylene glycol” adjusted to have a pH near neutral with ammonia can be used.
  • the metal foil 70 that can form the insulating layer 10 by anodic oxidation is not limited to aluminum, but may be any metal that has good electrical conductivity and can easily form a dense oxide. Metal).
  • valve metal examples include at least one metal or alloy selected from the group consisting of aluminum, tantalum, niobium, titanium, hafnium, zirconium, molybdenum, and tungsten.
  • a metal or alloy selected from the group consisting of aluminum, tantalum, niobium, titanium, hafnium, zirconium, molybdenum, and tungsten.
  • the metal foil 70 is not limited to the valve metal (for example, aluminum), but may be any metal foil other than the valve metal as long as the metal surface is uniformly covered with an oxide film by oxidation. There may be.
  • the oxidation method of the metal foil 70 can use thermal oxidation (surface oxidation treatment by heating) or chemical oxidation (surface oxidation treatment by an oxidizing agent) instead of anodic oxidation.
  • the insulating layer 10 can be formed using a sol-gel method (the thickness of the insulating layer formed by the sol-gel method may be about 100 nm to 1 ⁇ m).
  • the insulating layer 10 is made of, for example, a silicon oxide film.
  • An example of a method for forming a silicon oxide film by a sol-gel method is as follows: a mixed solution of tetraethoxysilane (TEOS), methyltriethoxysilane (MTES), ethanol, and dilute hydrochloric acid (0.1 wt%) at room temperature for 2 hours.
  • the colloidal solution (sol) prepared by stirring can be uniformly coated on a metal foil by a spin coating method, followed by heat treatment at 300 ° C. for 15 minutes.
  • the sol-gel method has an advantage that not only a silicon oxide film but also a high dielectric constant gate insulating film such as a hafnium oxide film, an aluminum oxide film, or a titanium oxide film can be produced.
  • a support substrate 72 is formed on the insulating layer 10. That is, step (C) of the manufacturing method of the present invention is performed.
  • the support substrate 72 may be a ceramic substrate (for example, alumina (Al 2 O 3 ), zirconia (ZrO)), or a metal substrate (for example, a stainless substrate such as SUS304).
  • a resin base material may be used as the support substrate 72.
  • the support substrate 72 can be provided on the insulating layer 10 by attaching such a base material to the insulating layer 10 (using an adhesive as necessary).
  • step (D) of the manufacturing method of the present invention is performed.
  • the whole is held by the support substrate 72. In other words, even if the metal foil 70 is etched, the whole is not cut and broken.
  • the formation of the source electrode 30s and the drain electrode 30d can be performed, for example, by a combination of photolithography and etching.
  • the details are as follows. First, a photoresist material such as a dry film or a liquid type is formed on the entire surface of the metal foil 70. Next, pattern exposure and development are performed using a photomask having a pattern defining the shape and position of the source electrode 30s and the drain electrode 30d. Next, when the metal foil 70 is immersed in an etching solution using a photoresist having a pattern corresponding to the source electrode 30s and the drain electrode 30d as a mask, between the source electrode 30s and the drain electrode 30d and both electrodes (30s and 30d). A gap 50 located at is formed.
  • the “source electrode and drain electrode arranged with a gap” is completed.
  • an appropriate etchant can be selected and used depending on the type of metal foil. For example, when copper foil is used, a ferric chloride solution or a hydrogen peroxide / sulfuric acid solution can be used. In the case of an aluminum foil, a mixed solution of phosphoric acid, acetic acid and nitric acid can be used.
  • the end surface 50b that faces the gap 50 is an inclined surface.
  • the periphery of the gap 50 includes a bottom surface 50a, a wall surface 50b, and an upper surface 50c, and the wall surface 50b is inclined.
  • the angle ⁇ formed by the wall surface 50b and the upper surface 50c is an obtuse angle.
  • the angle ⁇ is about 100 ° to 170 °, preferably about 110 ° to 160 ° (see FIG. 2D).
  • the height / depth dimension h of the gap 50 as shown in FIG. 2D is preferably about 0.5 ⁇ m to 100 ⁇ m, more preferably about 2 ⁇ m to 20 ⁇ m.
  • the semiconductor layer 20 is formed in the gap 50 using the source electrode 30s and the drain electrode 30d as bank members. That is, the process (E) of the manufacturing method of the present invention is performed.
  • the “source electrode and drain electrode arranged with the gap 50 therebetween” function as a bank member for “positioning”, so that the semiconductor layer 20 can be suitably formed.
  • the semiconductor layer 20 is formed on the insulating layer 10 that becomes the bottom surface 50a around the gap 50 (the portion that becomes the gate insulating film 10g) (the thickness of the semiconductor layer 20 is about 30 nm to 1 ⁇ m. It is preferably about 50 nm to 300 nm). That is, the semiconductor layer 20 is formed so as to be accommodated in the gap 50.
  • a semiconductor layer is formed by a thin film formation method or a printing method
  • a provided semiconductor material is deposited in the gap 50, and the deposit can be used as a semiconductor layer. It will serve to determine the position (see FIG. 4). That is, the “source electrode and drain electrode arranged with the gap 50 therebetween” functions as a bank member for “positioning”.
  • the thin film forming method include vacuum deposition, sputtering, and plasma CVD.
  • the printing method include letterpress printing, gravure printing, screen printing, and ink jet.
  • the “source and drain electrodes arranged with the gap 50 therebetween” function as a “positioning” bank member and also as a “storage” bank member. Function.
  • the semiconductor layer 20 is formed as a silicon layer, as an example, a cyclic silane compound-containing solution (for example, a toluene solution of cyclopentasilane) is applied onto the bottom surface 50a of the gap 50 using a method such as inkjet, By performing heat treatment at 300 ° C., the semiconductor layer 20 made of amorphous silicon can be formed.
  • a cyclic silane compound-containing solution for example, a toluene solution of cyclopentasilane
  • the semiconductor layer 20 can be annealed.
  • the film quality of the semiconductor layer 20 can be improved or modified.
  • the support substrate 72 is a ceramic base material or a metal base material, it is excellent in heat resistance, so that there is substantially no problem even if a high temperature annealing treatment is performed. Even if the support substrate 72 is made of a resin base material, the support substrate 72 is finally removed. Therefore, even if the film quality of the support substrate 72 made of the resin base material is relatively deteriorated, the support substrate 72 If it functions as, it is possible to perform the annealing process of the semiconductor layer 20.
  • the semiconductor layer 20 made of amorphous silicon is formed in the gap 50, it can be changed to polycrystalline silicon (for example, average grain size: about several hundred nm to 2 ⁇ m) after the annealing treatment.
  • the semiconductor layer 20 is polycrystalline silicon, the crystallinity is improved by annealing treatment. Further, the mobility of the semiconductor layer 20 is improved due to the change in the film quality of the semiconductor layer 20, and the mobility is significantly different before and after the annealing process.
  • the mobility of a-Si is ⁇ 1.0 (cm 2 / Vs).
  • the mobility of ⁇ C-Si is about 3 (cm 2 / Vs), and the crystal grain size is 10 to 20 nm.
  • the mobility of pC—Si polycrystalline silicon is about 100 (cm 2 / Vs) or about 10 to 300 (cm 2 / Vs), and the crystal grain size is 50 nm to 0.2 ⁇ m.
  • the mobility of sC—Si is, for example, 600 (cm 2 / Vs) or more.
  • annealing treatment in addition to a method of heat-treating the entire metal foil 70 on which the semiconductor layer 20 is formed, a method of heating the semiconductor layer 20 by irradiating the gap 50 with laser light may be adopted. It can.
  • annealing is performed by irradiating laser light, for example, the following can be performed.
  • an excimer laser (XeCl) having a wavelength of 308 nm can be irradiated with 100 to 200 shots at an energy density of 50 mJ / cm 2 and a pulse width of 30 nanoseconds. Note that specific annealing conditions are appropriately determined by comprehensively considering various factors.
  • the heat treatment of the insulating layer 10 (particularly the gate insulating film 10g) may be performed. That is, the annealing process for the semiconductor layer 20 and the annealing process for the insulating layer 10 may be performed in the same process. Thereby, the film quality of the insulating layer 10 (especially the gate insulating film 10g) can also be changed. For example, when the semiconductor layer is heated, the gate insulating film 10g can also be heated due to the heat. When the insulating layer 10 is made of an oxide film (SiO 2 ) produced by thermal oxidation (wet oxidation) in water vapor, the insulating layer 10 is heated to reduce the electron trap level of the oxide film (SiO 2 ).
  • wet oxidation is preferable because it has good productivity because the oxidation rate is about 10 times higher than dry oxidation, but it tends to increase the number of electron trap levels.
  • dry oxidation although the generation of electron trap levels is small, the number of hole traps increases. Therefore, a gate oxide film with few electron traps and hole traps can be obtained with high productivity by heat-treating the oxide film formed by wet oxidation in an oxygen atmosphere.
  • a resin film layer 60 is formed as a step (F). That is, as shown in FIG. 3B, the resin film layer 60 is formed so as to cover the source / drain electrodes 30 s and 30 d and the semiconductor layer 20. Thereby, the film laminated body (flexible substrate structure) 110 is obtained.
  • the resin film layer 60 in forming the resin film layer 60, a part of the resin film 60 is inserted into the gap 50. That is, the resin film layer 60 is formed so that the gap 50 is filled with the resin film material. Thereby, the protrusion 65 fitted in the gap 50 in the resin film layer 60 is obtained. The protrusion 65 fits into the gap 50 as described above, thereby improving the adhesion between the resin film layer 60 and the transistor structure including the source / drain electrodes 30s and 30d.
  • the angle ⁇ (see FIG. 2D) of the facing surface that defines the gap 50 is an obtuse angle as in the present invention
  • the resin film 60 It is preferable because a part of the projection is easily inserted into the gap 50, and therefore, the fitting between the protrusion 65 and the gap 50 is easily formed.
  • the angle ⁇ is an obtuse angle
  • the function of the source / drain electrodes 30s and 30d as a bank member can be enhanced when the semiconductor layer 20 is formed, as compared with the case where the angle ⁇ is a right angle.
  • the range in which the angle ⁇ is obtuse can be expanded.
  • the alignment accuracy of the semiconductor layer 20 to be formed can be increased.
  • the formation method of the resin film layer 60 is not particularly limited. For example, a method of bonding and curing a semi-cured resin film on the insulating layer 10 (even if an adhesive material is applied to the bonding surface of the resin sheet) Or a method of applying a liquid resin on the insulating layer 10 by spin coating or the like and curing it.
  • the thickness of the formed resin film layer 60 is, for example, about 4 to 100 ⁇ m.
  • a part of the resin film can be provided to the “gap 50 between the source electrode and the drain electrode” by pressurizing the resin film at the time of bonding. A part of the film layer can be fitted into the gap 50.
  • a “resin film provided in advance with a convex portion having a shape substantially complementary to the shape of the gap 50” may be used as a resin film used for bonding.
  • the resin sheet portion thickness may be about 2 to 100 ⁇ m, and the adhesive material portion thickness may be about 3 to 20 ⁇ m.
  • the bonding conditions can be appropriately determined according to the curing characteristics of the resin film material and the adhesive material. For example, when using a resin film in which an epoxy resin is applied as an adhesive material (thickness: about 10 ⁇ m) to the bonding surface of a polyimide film (thickness: about 12.5 ⁇ m), first, a metal foil and a resin film are laminated. Then, it is heated to 60 ° C. and temporarily pressure-bonded under a pressure of 3 MPa. Then, the adhesive material is fully cured at 140 ° C. and 5 MPa for 1 hour.
  • the semiconductor layer 20 can be protected, and handling and conveyance of the next process (such as patterning processing of the metal foil 70) can be stably performed. .
  • the support substrate 72 is removed from the film laminate 110, and then the gate electrode 12 is formed on the surface of the gate insulating film 10g.
  • the flexible semiconductor device 100 according to the present invention can be obtained.
  • the gate electrode 12 can typically be formed from a metal paste (eg, Ag paste).
  • the formation of the gate electrode 12 can be performed by applying a metal paste by a printing method such as screen printing, gravure printing, or an ink jet method, or a thin film forming method such as vacuum deposition, sputtering, or plasma CVD, or It can be carried out by a plating method.
  • the support substrate 72 is made of a metal base material (or conductive material)
  • the gate electrode 12 can be formed also by patterning the metal base material.
  • a layer of a silane coupling agent having a high affinity for plastic is formed on the surface of a metal, or an epoxy resin having a large number of polar groups is used as an adhesive. A combination of specific materials is required, which narrows the room for material selection.
  • the above-mentioned problem of adhesion / peeling can be exacerbated as the device becomes larger in the future, and the roll-to-roll method in which the laminate is bent into a roll shape (In the roll-to-roll method, the magnitude of strain differs between the upper and lower surfaces of the laminate, and problems such as peeling at the interface with weak adhesive strength are likely to occur).
  • the protrusion 65 of the resin film layer 60 is fitted into the gap 50, whereby the resin film layer 60 and the "transistor structure including the source / drain electrodes 30s and 30d" Improved adhesion.
  • the size and quantity of the protrusions of the fitting structure are not particularly limited, and the larger the size and the larger the number, the higher the effect.
  • a fitting structure is separately formed in order to improve adhesiveness, the area of a portion where a transistor or wiring is formed is reduced, which is inconvenient.
  • the channel portion between the source / drain electrodes 30 (30s, 30d) in the gap 50 is used as a fitting structure, a fitting structure for improving the adhesiveness is not separately formed. Also good.
  • the size of the fitting structure in the present invention corresponds to the size of the transistor structure, for example, the bottom of the gap is 1 ⁇ m to 1 mm and the height is about 0.5 ⁇ m to 100 ⁇ m.
  • the surface density of the fitting structure is determined in accordance with the resolution and the screen size, for example, when used for an organic EL display.
  • the NTSC vertical and horizontal pixel count is 720 ⁇ 480
  • the Hula Hi-Vision vertical and horizontal pixel count is 1920.
  • the number is about 3460 pieces / square inch.
  • the present invention in an embodiment using a source / drain electrode having a gap as a mask
  • the bank member as in the present invention can be used as a “mask” for forming another electrode by photocuring. Specifically, light irradiation is performed using a “source / drain electrode having a gap” obtained by etching a metal foil as a mask, thereby partially curing the photocurable conductive paste layer.
  • a gate electrode can be formed. This is because in the design of flexible semiconductor devices in the prior art, there is a situation such as “it is necessary to consider the influence of the parasitic capacitance of the transistor, and it is desired to make the parasitic capacitance constant and minimal”. Is particularly advantageous.
  • the present invention in the mask mode will be described in detail below.
  • a method for manufacturing a flexible semiconductor device of the present invention according to an embodiment using a bank member as a “mask” Step of preparing metal foil (A) ', Step (B) ′ of forming an insulating layer including a portion to be a gate insulating film on a metal foil, A step of etching a part of the metal foil to form a source electrode and a drain electrode from the metal foil (C) ′, A step (D) ′ of forming a photocurable conductive paste layer by providing a photocurable conductive paste on the main surface of the insulating layer opposite to the side on which the semiconductor layer is formed; and Using the source electrode and the drain electrode as a mask, light is irradiated from the side where the source electrode and the drain electrode are formed, whereby a part of the photocurable conductive paste layer is cured to form a gate electrode.
  • Process (E) ' It is characterized by comprising.
  • One of the features of the manufacturing method of the present invention in the form of a mask is that light irradiation is performed using an electrode obtained by etching a metal foil as a mask, thereby partially curing the photocurable conductive paste layer. Forming another electrode. More specifically, light irradiation is performed using the source electrode and the drain electrode obtained by etching the metal foil as a mask, and thereby, the side of the main surface of the insulating layer opposite to the side on which the semiconductor layer is formed is formed. The photocurable conductive paste layer provided on the main surface is partially cured to form a gate electrode. As a result, the end face of the gate electrode coincides with the end face of the source electrode and the end face of the drain electrode in a self-aligning manner.
  • one end surface of the source electrode and one end surface of the gate electrode have a positional relationship aligned or aligned with each other, and one end surface of the drain electrode and the other end surface of the gate electrode are aligned or aligned with each other. It will have a positional relationship.
  • a semiconductor layer is formed on the main surface of the insulating layer so as to fit in the “gap” between the source electrode and the drain electrode.
  • the light irradiation step (E) ′ is performed after the semiconductor layer is formed, light irradiation is performed through the semiconductor layer. In other words, light is irradiated toward the source electrode and the drain electrode, and the irradiated light is transmitted through the “semiconductor layer formed between the source electrode and the drain electrode”, whereby the photocurable conductive paste layer is formed. Partially cure.
  • the source electrode and the drain electrode as bank members and to provide a semiconductor material in the gap between the source electrode and the drain electrode.
  • a support substrate is provided on the insulating layer, or a layer of such a support substrate is formed.
  • a part of the metal foil is etched to form a source electrode and a drain electrode from the metal foil.
  • photolithography and wet etching may be performed on the metal foil so that the end surfaces facing each other across the “gap” of the surfaces formed by the source electrode and the drain electrode are inclined surfaces.
  • the end surfaces of the source electrode and the drain electrode are inclined by wet etching so that the shape formed by the “gap” becomes a tapered shape.
  • the support substrate disposed and formed on the insulating layer a ceramic substrate or a metal substrate may be used.
  • the semiconductor layer and / or the gate insulating film can be positively subjected to heat treatment.
  • the heat treatment can be performed on the semiconductor layer over the supporting substrate.
  • the semiconductor layer is annealed by irradiating the semiconductor layer on the “support substrate made of a ceramic substrate or a metal substrate” with laser.
  • the film quality or characteristics of the semiconductor layer can be changed, whereby the semiconductor characteristics can be improved (for example, the crystallinity of the semiconductor layer can be improved by “change in film quality”). ).
  • the term “annealing” used here is substantially the same as heat treatment for the purpose of improving the crystallinity, crystallinity, and / or mobility, and stabilizing the characteristics. Meaning.
  • the heat treatment of the insulating layer the gate insulating film is subjected to heat treatment after the step (B) ′.
  • the insulating layer is annealed by irradiating the gate insulating film (insulating layer) with laser.
  • the gate insulating film may be directly subjected to heat treatment (particularly annealing treatment), or when the semiconductor layer is heated, the insulating film is heated by heat generated in the semiconductor layer ( In particular, annealing may be performed.
  • the manufacturing method of the present invention in a mask mode may further include a step of forming a resin film layer on the insulating layer so as to cover the semiconductor layer, the source electrode, and the drain electrode.
  • a resin film layer is formed by, for example, bonding a resin film on an insulating layer, and at this time, a part of the resin film is fitted in a “gap”.
  • a resin film layer precursor is used and bonded to a support substrate on which a source electrode / drain electrode is formed
  • a part of the resin film layer precursor is “a source electrode located on the support substrate and Bonding while pressing so as to be embedded in the “gap between the drain electrode”.
  • Such a resin film layer can be formed by a roll-to-roll method.
  • an insulating layer including a gate insulating film is formed from an inorganic material.
  • an insulating layer including a gate insulating film may be formed by a sol-gel method, or an insulating layer may be formed by local anodization of a valve metal forming a metal foil.
  • a flexible semiconductor device that can be obtained by the above manufacturing method is also provided.
  • the flexible semiconductor device of the present invention having such a mask aspect is as follows.
  • An insulating layer having a portion to be a gate insulating film, and a source electrode and a drain electrode formed on the insulating layer and made of metal foil;
  • a semiconductor layer is formed in the gap between the source electrode and the drain electrode, Of the main surface of the insulating layer, a gate electrode is formed on the main surface opposite to the side where the source electrode and the drain electrode are formed, One end face (or end part) of the source electrode and one end face (or end part) of the gate electrode are positioned in alignment with each other, and one end face (or end part) of the drain electrode and the gate electrode And the other end face (or end part) of each other are positioned in alignment with each other.
  • One of the features of the present invention in such a mask mode is that the end face of the gate electrode is formed in a self-aligned manner with respect to the end faces of both the source electrode and the drain electrode.
  • “formed in a self-aligned manner” means that the gate electrode and the source / drain electrodes are formed in a self-aligned manner. Without any special alignment measures for the electrode formation position, the "gate electrode” and the “source / drain electrode” necessarily have a desired relative positional relationship with the formation of these electrodes. Means an embodiment. More specifically, in the gate electrode and the source / drain electrodes formed so as to coincide in a self-aligned manner, one end face of the gate electrode and the end face of the source electrode are in the thickness direction of the flexible semiconductor device. And the other end face of the gate electrode and the end face of the drain electrode coincide in the thickness direction of the flexible semiconductor device.
  • B is opposed to each other, ““ the contact C between one end face of the drain electrode ”and“ insulating layer ”, and“ the contact between “the other end face of the gate electrode” and “insulating layer”. D ”are opposed to each other.
  • the “gap” between the source electrode and the drain electrode has a tapered shape, and therefore, the gap between the surfaces formed by the source electrode and the drain electrode.
  • the end surfaces facing each other are inclined surfaces (more specifically, the end surfaces of the source electrode and the drain electrode are inclined so that the gap has a tapered shape).
  • a resin film layer having flexibility is formed on the insulating layer so as to cover the semiconductor layer, the source electrode, and the drain electrode. And a protrusion fitted into the gap between the drain electrode and the drain electrode. More specifically, the “projection part of the resin film layer” is complementarily fitted in the “gap”. That is, the “projection part of the resin film layer” and the “gap between the source electrode and the drain electrode” have complementary shapes, and the projection part of the resin film layer has a gap (filling region of the semiconductor layer). Other gaps) are provided.
  • the semiconductor layer in the mask-type flexible semiconductor device may include silicon, or may include an oxide semiconductor (for example, ZnO or InGaZnO).
  • the gate insulating film is made of an inorganic material.
  • the insulating layer including the gate insulating film may be obtained by locally oxidizing the metal foil.
  • the metal foil may contain a valve metal, and the gate insulating film or the insulating layer may be an anodized film of the valve metal.
  • the gate insulating film or insulating layer is an oxide film obtained by a sol-gel method.
  • a further manufacturing method of the present invention relating to such a mask aspect is as follows: Step of preparing metal foil (A) ", Step (B) “of forming an insulating layer including a portion to be a gate insulating film on the metal foil A step (C) "of forming a photocurable conductive paste layer by providing a photocurable conductive paste on the main surface of the insulating layer opposite to the side on which the gate electrode is formed, A step of etching a part of the metal foil to form a gate electrode from the metal foil (D) ", and using the gate electrode as a mask, irradiating light from the side on which the gate electrode is formed; Step (E) of forming a source electrode and a drain electrode by curing a part of the photocurable conductive paste layer Comprising.
  • light irradiation is performed using a gate electrode obtained by etching a metal foil as a mask, whereby the photocurable conductive paste layer is partially cured to form a source electrode. And forming a drain electrode. More specifically, light irradiation is performed using the gate electrode obtained by etching the metal foil as a mask, and thereby the main surface of the insulating layer on the main surface opposite to the side on which the gate electrode is formed.
  • the provided photocurable conductive paste layer is partially cured to form a source electrode and a drain electrode. As a result, the end face of the source electrode and the end face of the drain electrode coincide with the end face of the gate electrode in a self-aligning manner.
  • This further manufacturing method of the present invention has substantially the same mode as the above-described manufacturing method using the source / drain electrodes as a mask.
  • a semiconductor layer is formed on the main surface of the insulating layer so as to fit in the gap between the source electrode and the drain electrode.
  • the electrode and the drain electrode can be used as a “bank member”, and a semiconductor material can be provided in the gap between the source electrode and the drain electrode that function as the bank member.
  • the method may further comprise a step of forming a resin film layer on the insulating layer so as to cover the layer, the source electrode, and the drain electrode, for example, by bonding the resin film on the insulating layer.
  • a part of the resin film is fitted into the “gap between the source electrode and the drain electrode”.
  • a resin film layer precursor is used and bonded to a support substrate on which a source electrode / drain electrode is formed
  • a part of the resin film layer precursor is “a source electrode located on the support substrate and Bonding while pressing so as to be embedded in the “gap between the drain electrode”.
  • Such a resin film layer can be formed by a roll-to-roll method.
  • a support substrate may be provided on the metal foil, or a layer of such a support substrate may be formed. In other words, the support substrate is disposed on the metal foil.
  • an insulating layer including a gate insulating film is formed from an inorganic material.
  • an insulating layer including a gate insulating film may be formed by a sol-gel method, or an insulating layer may be formed by local anodization of a valve metal forming a metal foil.
  • a flexible semiconductor device obtained by the manufacturing method using the gate electrode as a mask has the same characteristics as the above-described semiconductor device, and as a result, is similarly defined. That is, a flexible semiconductor device obtained by a manufacturing method using a gate electrode as a mask is An insulating layer having a portion to be a gate insulating film, and a source electrode and a drain electrode formed on the insulating layer and made of metal foil; A semiconductor layer is formed in the gap between the source electrode and the drain electrode, Of the main surface of the insulating layer, a gate electrode is formed on the main surface opposite to the side where the source electrode and the drain electrode are formed, One end surface of the source electrode and one end surface of the gate electrode are positioned in alignment with each other, and one end surface of the drain electrode and the other end surface of the gate electrode are positioned in alignment with each other (More specifically, “the source electrode and the drain electrode are formed so as to coincide with the gate electrode in a self-aligning manner”).
  • Examples of the effect of the present invention in the mask mode include a “self-alignment effect”. That is, in the manufacturing method of the present invention in the mask mode, the electrode obtained by etching the metal foil is used as a mask for forming another electrode by photocuring, so that the mutual positional relationship between these electrodes is necessarily desired. It will satisfy the relationship. In other words, in the present invention of the mask mode, the “gate electrode” and the “source electrode / drain electrode” have a desired relative positional relationship with the electrode formation without taking any special alignment measures with respect to the electrode formation position.
  • the electrode constituting the TFT is self-aligned (ie, “self-aligned”).
  • one end face of the gate electrode and the end face of the source electrode are aligned in the thickness direction of the flexible semiconductor device, and the other end face of the gate electrode and the end face of the drain electrode are the thickness of the flexible semiconductor device. Match in the vertical direction.
  • the end face of the gate electrode coincides with the end faces of both the source electrode and the drain electrode in a self-aligning manner, and the flexible semiconductor device has a self-aligned gate structure. ing. Therefore, in the present invention in the mask mode, the parasitic capacitance of the transistor formed in the overlap portion between the gate electrode and the drain electrode can be made constant and minimum.
  • the source electrode and the drain electrode in a mask mode, can be used as a “mask”, and the source electrode and the drain electrode arranged with a gap therebetween can also be used as a “bank member”. That is, the source electrode and the drain electrode can be used not only as a “mask” but also as a “bank member for forming a semiconductor layer” as described above.
  • Such an electrode can be finally used as a component of a flexible semiconductor device as a “source electrode” and a “drain electrode” of a TFT. This means that it is not necessary to finally remove or peel off the “bank member” that has contributed favorably to the semiconductor formation and the “mask” that has contributed to the electrode formation. Thus, productivity can be improved.
  • FIG. 5A is a perspective view schematically showing the configuration of the flexible semiconductor device 100 in a mask mode.
  • FIG. 5B is a schematic diagram showing the “self-aligned matching” mode, which is a feature of the mask mode.
  • FIG. 5C is a diagram showing the relationship among the source 30 s, the channel 22 (20), and the drain 30 d of the flexible semiconductor device 100.
  • the flexible semiconductor device 100 according to the present invention in the form of a mask is a flexible semiconductor device.
  • the flexible semiconductor device 100 includes an insulating layer 10 having a portion to be a gate insulating film 10g, and a source electrode 30s and a drain electrode 30d formed of a metal foil 70.
  • the source electrode 30 s and the drain electrode 30 d are formed on the insulating layer 10.
  • a gap 50 exists between the source electrode 30s and the drain electrode 30d.
  • the source electrode 30s and the drain electrode 30d arranged with the gap 50 interposed therebetween function as a “mask” and also function as a “bank member”. That is, “the source electrode 30s and the drain electrode 30d arranged with the gap 50 therebetween” contributes to the formation position of the gate electrode and functions as a positioning bank that determines the formation position of the semiconductor layer.
  • the semiconductor layer 20 is formed so as to fill at least a part of the gap 50.
  • the shape of the gap 50 can be seen through the semiconductor layer 20.
  • the gate electrode 12 is formed on the main surface a of the main surface of the insulating layer 10 opposite to the side where the source electrode 30s and the drain electrode 30d are formed. Is formed.
  • the end face 13 of the gate electrode 12 is formed so as to coincide with the end face 31s of the source electrode 30s and the end face 31d of the drain electrode 30d in a self-aligning manner. That is, in the flexible semiconductor device 100 of the present invention in the mask mode, the gate electrode 12, the source electrode 30s, and the drain electrode 30d are self-aligned because the gate electrode is used as a “mask” at the time of light irradiation.
  • the flexible semiconductor device 100 of the present invention in a mask form has a self-aligned gate structure. That is, one end face (end face on the source electrode 30 s side) 13 of the gate electrode 12 and the end face 31 s of the source electrode 30 s coincide with each other in the substrate thickness direction (Z), while the other end face of the gate electrode 12 ( The drain electrode 30d side end face) 13 and the drain electrode 30d end face 31d coincide with each other in the substrate thickness direction (Z). More specifically, as shown in FIG. 5 (b), "" the contact A between the one end face of the source electrode "and” the insulating layer 10 "and” the "one end face of the gate electrode” and "insulation".
  • a resin film layer (60) is formed on the insulating layer 10 so as to cover the semiconductor layer 20, the source electrode 30s, and the drain electrode 30d.
  • the resin film layer 60 is represented by a dotted line (two-point difference line) for easy understanding of the gap 50.
  • a part of the resin film layer 60 is a protrusion 65 that fits into the gap 50.
  • the “projection 65 of the resin film layer 60” and the “gap 50” are fitted and joined to each other so as to have complementary shapes.
  • the protrusion 65 and the gap 50 are fitted to each other, whereby the degree of adhesion between the “resin film layer 60” and the “structure including the source electrode 30s and the drain electrode 30d” can be improved. That is, due to the gap 50, the adhesion of the laminated structure of the flexible semiconductor device 100 is improved.
  • the semiconductor layer 20 in the mask mode is obtained by making the “gap 50” function as a bank.
  • the gap 50 functions as a “positioning bank” that determines the semiconductor layer formation position (see FIG. 4).
  • the semiconductor layer 20 is made of silicon (Si)
  • the liquid silicon is dropped into the gap 50 to form the semiconductor layer 20, but the gap 50 also plays a role of holding the liquid silicon. become.
  • the gap 50 not only functions as a “positioning bank” for the semiconductor raw material but also has a function of holding the semiconductor raw material “storage bank”. Can also function.
  • a semiconductor such as germanium (Ge) may be used, or an oxide.
  • a semiconductor may be used.
  • the oxide semiconductor include single oxides such as ZnO, SnO 2 , In 2 O 3 , and TiO 2 , and composite oxides such as InGaZnO, InSnO, InZnO, and ZnMgO.
  • a compound semiconductor for example, GaN, SiC, ZnSe, CdS, GaAs, etc.
  • organic semiconductors for example, pentacene, poly-3-hexylthiophene, porphyrin derivatives, copper phthalocyanine, C60, etc.
  • pentacene poly-3-hexylthiophene, porphyrin derivatives, copper phthalocyanine, C60, etc.
  • the insulating layer 10 including the gate insulating film 10g in the mask mode is made of an inorganic material.
  • the gate insulating film 10g can be formed of a silicon oxide film (SiO 2 ) or a silicon nitride film. Note that the gate insulating film 10g can also be manufactured using a sol-gel method. Further, the gate insulating film 10g can be composed of an oxide film formed by anodizing the metal foil 70.
  • the semiconductor layer 20 is formed on the gate insulating film 10g in the gap 50.
  • the semiconductor layer 20 is in contact with the source electrode 30s and the drain electrode 30d.
  • the gate insulating film 10g and the gate electrode 12 are located on the lower surface (bottom surface) of the semiconductor layer 20, the gate insulating film 10g and the gate electrode 12 are located. Therefore, a portion of the semiconductor layer 20 located between the source electrode 30s and the drain electrode 30d becomes the channel region 22, and a transistor (thin film transistor: TFT) is constructed by these elements.
  • TFT thin film transistor
  • the resin film layer 60 in the mask mode is made of a flexible resin material. More specifically, the resin film layer 60 can function as a support base material for supporting the transistor structure including the semiconductor layer 20, and is made of a thermosetting resin material or a thermoplastic resin material having flexibility after curing. It may be configured. Examples of such resin materials include epoxy resins, polyimide (PI) resins, acrylic resins, polyethylene terephthalate (PET) resins, polyethylene naphthalate (PEN) resins, polyphenylene sulfide (PPS) resins, and polyphenylene ether (PPE) resins. , Fluororesins such as PTFE, liquid crystal polymers, and composites thereof.
  • PI polyimide
  • PET polyethylene terephthalate
  • PEN polyethylene naphthalate
  • PPS polyphenylene sulfide
  • PPE polyphenylene ether
  • the resin film layer 60 may be made of an organic-inorganic hybrid material containing polysiloxane or the like.
  • the resin material as described above is excellent in the property of dimensional stability, and is preferable as a material for the flexible substrate in the flexible semiconductor device 100 of the present invention.
  • FIGS. 6 (a) to (d), FIGS. 7 (a) to (c) and FIGS. 8 (a) to (b) the manufacturing of the flexible semiconductor device 100 according to the present invention in the mask mode is performed.
  • a method will be described.
  • 6A to 6D, FIGS. 7A to 7C, and FIGS. 8A to 8B are process cross-sectional views for explaining a method for manufacturing the flexible semiconductor device 100.
  • step (A) ' is carried out. That is, as shown in FIG. 6A, a metal foil 70 is prepared.
  • the metal foil 70 in the mask mode may be made of, for example, copper foil or aluminum foil.
  • the thickness of the metal foil 70 is, for example, about 0.5 to 100 ⁇ m, preferably 2 to 20 ⁇ m.
  • the insulating layer 10 is formed on the surface of the metal foil 70 (the thickness of the insulating layer 10 may be about 30 nm to 2 ⁇ m).
  • the insulating layer 10 also includes a portion (10 g) that becomes a gate insulating film.
  • the insulating layer 10 may be silicon oxide, for example. In such a case, for example, a silicon oxide thin film obtained by TEOS or the like may be formed.
  • the insulating layer 10 having a portion that becomes a gate insulating film can be made of an inorganic material. That is, in a flexible semiconductor device using a resin base material as a supporting substrate, an organic insulating film can be used as a gate insulating film. However, in the present invention, a gate insulating film made of an inorganic material can be used. The transistor characteristics of the device 100 can be improved.
  • a gate insulating film made of an inorganic material has a higher withstand voltage and a higher dielectric constant than a gate insulating film made of an organic material even if it is thin.
  • the insulating layer 10 is formed on the surface of the metal foil 70, there are few process restrictions when the insulating layer 10 is manufactured. Therefore, in the present invention, a gate insulating film made of an inorganic material can be easily formed even when a gate insulating film of a flexible semiconductor device is manufactured. Further, even after the insulating layer 10 is formed on the metal foil 70, since the base is the metal foil 70, the insulating layer 10 can be annealed (heat treated) to improve the film quality.
  • the insulating layer 10 can be formed by locally anodizing the surface region of the metal foil 70 (insulating layer formed by local anodization). May be about 30 nm to 200 nm). Anodization of aluminum can be easily performed using various chemical conversion liquids, thereby forming a very thin and dense oxide film.
  • the chemical conversion solution a “mixed solution of tartaric acid aqueous solution and ethylene glycol” adjusted to have a pH near neutral with ammonia can be used.
  • the metal foil 70 that can form the insulating layer 10 by anodic oxidation is not limited to aluminum, but may be any metal that has good electrical conductivity and can easily form a dense oxide. Metal).
  • valve metal examples include at least one metal or alloy selected from the group consisting of aluminum, tantalum, niobium, titanium, hafnium, zirconium, molybdenum, and tungsten.
  • a metal or alloy selected from the group consisting of aluminum, tantalum, niobium, titanium, hafnium, zirconium, molybdenum, and tungsten.
  • the metal foil 70 is not limited to the valve metal (for example, aluminum), but may be any metal foil other than the valve metal as long as the metal surface is uniformly covered with an oxide film by oxidation. There may be.
  • the oxidation method of the metal foil 70 can use thermal oxidation (surface oxidation treatment by heating) or chemical oxidation (surface oxidation treatment by an oxidizing agent) instead of anodic oxidation.
  • the insulating layer 10 can be formed using a sol-gel method (the thickness of the insulating layer formed by the sol-gel method may be about 100 nm to 1 ⁇ m).
  • the insulating layer 10 is made of, for example, a silicon oxide film.
  • An example of a method for forming a silicon oxide film by a sol-gel method is as follows: a mixed solution of tetraethoxysilane (TEOS), methyltriethoxysilane (MTES), ethanol, and dilute hydrochloric acid (0.1 wt%) at room temperature for 2 hours.
  • the colloidal solution (sol) prepared by stirring can be uniformly coated on a metal foil by a spin coating method, followed by heat treatment at 300 ° C. for 15 minutes.
  • the sol-gel method has an advantage that not only a silicon oxide film but also a high dielectric constant gate insulating film such as a hafnium oxide film, an aluminum oxide film, or a titanium oxide film can be produced.
  • a support substrate 72 is formed on the insulating layer 10.
  • the support substrate 72 may be a ceramic substrate (for example, alumina (Al 2 O 3 ), zirconia (ZrO)), or a metal substrate (for example, a stainless substrate such as SUS304).
  • a resin base material may be used as the support substrate 72.
  • the support substrate 72 can be provided on the insulating layer 10 by attaching such a base material to the insulating layer 10 (using an adhesive as necessary).
  • the source electrode 30 s and the drain electrode 30 d are formed from the metal foil 70 by etching a part of the metal foil 70. That is, step (C) ′ of the mask mode manufacturing method is performed.
  • step (C) ′ of the mask mode manufacturing method is performed.
  • the metal foil 70 is etched, since the support substrate 72 is formed on one surface of the insulating layer 10, the whole is held by the support substrate 72. In other words, even if the metal foil 70 is etched, the whole is not cut and broken.
  • the formation of the source electrode 30s and the drain electrode 30d can be performed, for example, by a combination of photolithography and etching.
  • the details are as follows. First, a photoresist material such as a dry film or a liquid type is formed on the entire surface of the metal foil 70. Next, pattern exposure and development are performed using a photomask having a pattern defining the shape and position of the source electrode 30s and the drain electrode 30d. Next, when the metal foil 70 is immersed in an etching solution using a photoresist having a pattern corresponding to the source electrode 30s and the drain electrode 30d as a mask, between the source electrode 30s and the drain electrode 30d and both electrodes (30s and 30d). A gap 50 located at is formed.
  • the “source electrode and drain electrode arranged with a gap” is completed.
  • an appropriate etchant can be selected and used depending on the type of metal foil. For example, when copper foil is used, a ferric chloride solution or a hydrogen peroxide / sulfuric acid solution can be used. In the case of an aluminum foil, a mixed solution of phosphoric acid, acetic acid and nitric acid can be used.
  • the end surface 50b facing the gap 50 is an inclined surface.
  • the periphery of the gap 50 includes a bottom surface 50a, a wall surface 50b, and an upper surface 50c, and the wall surface 50b is inclined.
  • the bottom surface dimension w of the gap 50 as shown in FIG. 6D is preferably about 1 ⁇ m to 1 mm, more preferably about 10 ⁇ m to 300 ⁇ m.
  • the height h of the gap 50 as shown in FIG. 6D is preferably about 0.5 ⁇ m to 100 ⁇ m, more preferably about 2 ⁇ m to 20 ⁇ m.
  • the semiconductor layer 20 is formed in the gap 50 using the source electrode 30s and the drain electrode 30d as bank members (the thickness of the semiconductor layer 20 is about 30 nm to 1 ⁇ m). And preferably about 50 to 300 nm).
  • the “source electrode and drain electrode arranged with the gap 50 therebetween” function as a bank member for positioning the semiconductor raw material / material, so that the semiconductor layer 20 can be preferably formed. it can.
  • the semiconductor layer 20 is formed on the insulating layer 10 (the portion to be the gate insulating film 10g) to be the bottom surface 50a around the gap 50. In other words, the semiconductor layer 20 is formed so as to be accommodated in the gap 50.
  • a semiconductor layer is formed by a thin film formation method or a printing method
  • a provided semiconductor material is deposited in the gap 50, and the deposit can be used as a semiconductor layer. It will serve to determine the position (see FIG. 4). That is, the “source electrode and drain electrode arranged with the gap 50 therebetween” functions as a bank member for “positioning”.
  • the thin film forming method include vacuum deposition, sputtering, and plasma CVD.
  • the printing method include letterpress printing, gravure printing, screen printing, and ink jet.
  • the “source and drain electrodes arranged with the gap 50 therebetween” function as a “positioning” bank member and also as a “storage” bank member. Function.
  • the semiconductor layer 20 is formed as a silicon layer, as an example, a cyclic silane compound-containing solution (for example, a toluene solution of cyclopentasilane) is applied onto the bottom surface 50a of the gap 50 using a method such as inkjet, By performing heat treatment at 300 ° C., the semiconductor layer 20 made of amorphous silicon can be formed.
  • a cyclic silane compound-containing solution for example, a toluene solution of cyclopentasilane
  • the semiconductor layer 20 can be annealed.
  • the film quality of the semiconductor layer 20 can be improved or modified.
  • the support substrate 72 is a ceramic base material or a metal base material, it is excellent in heat resistance, so that there is substantially no problem even if a high temperature annealing treatment is performed. Even if the support substrate 72 is made of a resin base material, the support substrate 72 is finally removed. Therefore, even if the film quality of the support substrate 72 made of the resin base material is relatively deteriorated, the support substrate 72 If it functions as, it is possible to perform the annealing process of the semiconductor layer 20.
  • the semiconductor layer 20 made of amorphous silicon is formed in the gap 50, it can be changed to polycrystalline silicon (for example, average grain size: about several hundred nm to 2 ⁇ m) after the annealing treatment.
  • the semiconductor layer 20 is polycrystalline silicon, the crystallinity is improved by annealing treatment. Further, the mobility of the semiconductor layer 20 is improved due to the change in the film quality of the semiconductor layer 20, and the mobility is significantly different before and after the annealing process.
  • the mobility of a-Si is ⁇ 1.0 (cm 2 / Vs).
  • the mobility of ⁇ C-Si is about 3 (cm 2 / Vs), and the crystal grain size is 10 to 20 nm.
  • the mobility of pC—Si polycrystalline silicon is about 100 (cm 2 / Vs) or about 10 to 300 (cm 2 / Vs), and the crystal grain size is 50 nm to 0.2 ⁇ m.
  • the mobility of sC—Si is, for example, 600 (cm 2 / Vs) or more.
  • annealing treatment in addition to a method of heat-treating the entire metal foil 70 on which the semiconductor layer 20 is formed, a method of heating the semiconductor layer 20 by irradiating the gap 50 with laser light may be adopted. It can.
  • annealing is performed by irradiating laser light, for example, the following can be performed.
  • an excimer laser (XeCl) having a wavelength of 308 nm can be irradiated with 100 to 200 shots at an energy density of 50 mJ / cm 2 and a pulse width of 30 nanoseconds. Note that specific annealing conditions are appropriately determined by comprehensively considering various factors.
  • the heat treatment of the insulating layer 10 (particularly the gate insulating film 10g) may be performed. That is, the annealing process for the semiconductor layer 20 and the annealing process for the insulating layer 10 may be performed in the same process. Thereby, the film quality of the insulating layer 10 (especially the gate insulating film 10g) can also be changed. For example, when the semiconductor layer is heated, the gate insulating film 10g can also be heated due to the heat. When the insulating layer 10 is made of an oxide film (SiO 2 ) produced by thermal oxidation (wet oxidation) in water vapor, the insulating layer 10 is heated to reduce the electron trap level of the oxide film (SiO 2 ).
  • wet oxidation is preferable because it has good productivity because the oxidation rate is about 10 times higher than dry oxidation, but it tends to increase the number of electron trap levels.
  • dry oxidation although the generation of electron trap levels is small, the number of hole traps increases. Therefore, a gate oxide film with few electron traps and hole traps can be obtained with high productivity by heat-treating the oxide film formed by wet oxidation in an oxygen atmosphere.
  • the resin film layer 60 is formed. That is, as shown in FIG. 7B, a light-transmitting resin film layer 60 (for example, an ultraviolet-transmissive resin film layer) is formed so as to cover the source / drain electrodes 30s and 30d and the semiconductor layer 20. . Thereby, the film laminated body (flexible substrate structure) 110 is obtained.
  • a part of the resin film layer 60 is inserted into the gap 50. That is, the resin film layer 60 is formed so that the gap 50 is filled with the resin film material.
  • the protrusion 65 fitted in the gap 50 in the resin film layer 60 is obtained.
  • the protrusion 65 fits into the gap 50 as described above, thereby improving the adhesion between the resin film layer 60 and the transistor structure including the source / drain electrodes 30s and 30d.
  • the angle ⁇ (see FIG. 6D) of the facing surface that defines the gap 50 is an obtuse angle
  • a part of the resin film is in the gap 50 as compared with the case where the angle ⁇ is a right angle.
  • the angle ⁇ is an obtuse angle
  • the function of the source / drain electrodes 30s and 30d as a bank member can be enhanced when the semiconductor layer 20 is formed, as compared with the case where the angle ⁇ is a right angle.
  • the alignment accuracy of the formed semiconductor layer 20 can be increased.
  • the formation method of the resin film layer 60 is not particularly limited. For example, a method of bonding and curing a semi-cured resin film on the insulating layer 10 (even if an adhesive material is applied to the bonding surface of the resin sheet) Or a method of applying a liquid resin on the insulating layer 10 by spin coating or the like and curing it.
  • the thickness of the formed resin film layer 60 is, for example, about 4 to 100 ⁇ m.
  • a part of the resin film can be provided to the “gap 50 between the source electrode and the drain electrode” by pressurizing the resin film at the time of bonding. A part of the film layer can be fitted into the gap 50.
  • a “resin film provided in advance with a convex portion having a shape substantially complementary to the shape of the gap 50” may be used as a resin film used for bonding.
  • the resin sheet portion thickness may be about 2 to 100 ⁇ m, and the adhesive material portion thickness may be about 3 to 20 ⁇ m.
  • the bonding conditions can be appropriately determined according to the curing characteristics of the resin film material and the adhesive material. For example, when using a resin film in which an epoxy resin is applied as an adhesive material (thickness: about 10 ⁇ m) to the bonding surface of a polyimide film (thickness: about 12.5 ⁇ m), first, a metal foil and a resin film are laminated. Then, it is heated to 60 ° C. and temporarily pressure-bonded under a pressure of 3 MPa. Then, the adhesive material is fully cured at 140 ° C. and 5 MPa for 1 hour.
  • the semiconductor layer 20 can be protected, and handling and conveyance of the next process (such as patterning processing of the metal foil 70) can be stably performed. .
  • the support substrate 72 is removed from the film laminate 110.
  • the resin film layer 60 can serve as a support base material.
  • step (D) ' is performed. That is, as shown in FIG. 7C, the photocurable conductive paste layer 11 is formed by applying a photocurable conductive paste on the insulating layer 10 including the gate insulating film 10g. More specifically, a photocurable conductive paste is supplied to the main surface a on the opposite side of the main surface of the insulating layer 10 from the side on which the semiconductor layer 20 is formed. (The thickness of the conductive paste layer 11 may be about 50 nm to 20 ⁇ m).
  • the conductive paste used may be a conventional photo-curable paste, for example, an ultraviolet curable paste material (for example, Ag paste) can be used (specifically, “Ag paste” is about 10 nm to 20 ⁇ m). Ag particles, a resin capable of initiating photopolymerization such as epoxy acrylate resin, and a viscosity adjusting solvent such as ethyl cellulose (EC)).
  • the application of the conductive paste can be performed, for example, by printing the entire surface on the insulating layer 10.
  • the formation of the conductive paste layer 11 can also be performed by applying it around the gate insulating film 10g by using a printing method such as screen printing, gravure printing, or inkjet method.
  • step (E) ' is performed. Specifically, as shown in the drawing, light is irradiated from the side where the source electrode 30s and the drain electrode 30d are formed using the source electrode 30s and the drain electrode 30d as a mask.
  • the irradiation light 62 passes through the resin film layer 60 and hardens the conductive paste layer 11 in the channel portion through the space between the source electrode 30s and the drain electrode 30d.
  • the gate electrode 12 is formed by curing the conductive paste layer.
  • the irradiation light 62 light having a wavelength that transmits the resin film layer 60, the gate insulating film 10, and the semiconductor layer 20 and cures the conductive paste layer 11 is used.
  • the wavelength of the irradiation light can be selected so as to transmit the resin film layer, the gate insulating film, and the semiconductor layer and to cure the conductive paste.
  • the resin film layer 60 is made of acrylic resin (PMMA) or polycarbonate (PC)
  • the gate insulating film is made of silicon oxide
  • the semiconductor layer 20 is made of InGaZnO
  • light having a wavelength of about 436 nm Since so-called g-line) can be transmitted, the photocurable conductive paste layer 11 can be cured by irradiation with the light.
  • a part of the conductive paste layer 11 is cured using the source electrode 30s and the drain electrode 30d as a mask, so that the end face 31s of the source electrode 30s and the end face 13 of the gate electrode 12 are made to coincide.
  • the end face 31d of the drain electrode 30d and the end face 13 of the gate electrode 12 can be made to coincide with each other. That is, in this irradiation step, a self-aligned gate structure can be manufactured.
  • the end face 13 of the gate electrode 12 is aligned with the end faces (31s and 31d) of the source and drain electrodes in a self-aligned manner by irradiation with light 62 using the source and drain electrodes as a mask.
  • the hardened region of the conductive paste 11 is slightly expanded by the heat generated by the irradiation of the light 62, and the end face 13 of the gate electrode 12 and the end faces (31s and 31d) of the source / drain electrodes are strictly speaking. There may be cases where they do not match. However, in the present embodiment, it is assumed that it is formed so as to match in a self-aligned manner (including self-alignment) including a slight spread in the actual process.
  • the source / drain electrodes 30 s and 30 d functioning as a mask for the gate electrode 12 cause diffraction or scattering of the light 62, thereby causing a slight change in the cured region of the conductive paste 11.
  • the 12 end faces 13 may not exactly coincide with the end faces (31s and 31d) of the source / drain electrodes. Even in this case, it is assumed that it is formed so as to match in a self-aligned manner (including self-alignment) including an error in an actual process.
  • the “gap” has a forward taper shape that widens toward the light source side.
  • the “gap” having such a forward taper shape the following advantageous effects can be obtained. For example, as shown in FIG.
  • the gate A portion where the electrode 12 is formed is smaller than the semiconductor layer 20, and there may be a problem that a channel portion (formed corresponding to the gate electrode) is not formed on the entire surface of the semiconductor layer. In such a case, the resistance between the source electrode and the drain electrode when the transistor is turned on increases.
  • the semiconductor layer portion 20 and the gate electrode 12 coincide with each other, and such a problem cannot occur.
  • the flexible semiconductor device 100 according to the present invention in the mask mode can be obtained.
  • a resin film layer (not shown) may be formed on the insulating layer 10 so as to cover the gate electrode 12 thereafter.
  • the gate electrode 12 can be formed by curing a part of the conductive paste layer 11 using the source electrode 30s and the drain electrode 30d as a mask. Therefore, the positional relationship among the gate electrode 12, the source electrode 30s, and the drain electrode 30d can be automatically determined without using mask alignment that is likely to cause errors. With such a self-aligned gate structure, the overlap between the three electrodes can be made constant and minimal. As a result, the parasitic capacitance of the transistor formed in the overlap portion between the gate electrode 12 and the drain electrode 30d is made constant and Can be minimized. That is, according to the present invention in the mask mode, the image quality and its uniformity / reliability characteristics can be improved. In addition, since mask alignment becomes difficult as the area increases, the necessity for gate self-alignment increases.
  • the gate electrode is formed by the self-alignment method using the source electrode and the drain electrode as a mask, but in the opposite mode, the gate electrode is used as a mask.
  • the source electrode and the drain electrode can be formed by a self-alignment method.
  • FIGS. 10A to 10D, FIGS. 11A to 11C, and FIGS. 12A to 12B are process cross-sectional views for explaining a method of manufacturing the flexible semiconductor device 100 '.
  • a metal foil 70 is prepared. That is, the step (A) "of the manufacturing method of the present invention is performed.
  • the metal foil 70 may be made of, for example, a copper foil or an aluminum foil.
  • the step (B) As shown in FIG. 10B, the insulating layer 10 is formed on the surface of the metal foil 70.
  • the insulating layer 10 also includes a portion (10 g) that becomes a gate insulating film.
  • a photocurable conductive paste layer 11 is formed on the insulating layer 10 by applying a photocurable conductive paste. That is, the step (C) "is carried out. Specifically, a photocurable conductive paste is provided on the main surface b on the opposite side of the main surface of the insulating layer from the side on which the gate electrode is formed. A photocurable conductive paste layer 11 is formed, and then a support substrate 73 is formed on the conductive paste layer 11 as shown in Fig. 10D. However, as described above, a ceramic base material or a metal base material may be used as the support substrate 73.
  • the metal foil 70 is etched to form the gate electrode 12. Specifically, the metal foil 70 is subjected to photolithography and wet processing. Etching is performed to form the gate electrode 12. Then, as shown in FIG.11 (b), light (for example, UV light) 63 is irradiated from the gate electrode side. To implement. Specifically, as shown in the figure, the gate electrode 12 is used as a part of the mask, and light is irradiated from the side where the gate electrode 12 is formed toward the conductive paste layer 11. Thereby, the conductive paste layer 11 can be partially irradiated through the insulating layer 10, and the irradiated layer 11 can be cured. The cured portions become the source electrode 30s and the drain electrode 30d. As the irradiation light 63, light having a wavelength capable of transmitting the insulating layer 10 and curing the conductive paste layer 11 is used.
  • the irradiation light 63 light having a wavelength capable of transmitting the insulating layer 10 and curing the conductive paste
  • the end surface 13 of the gate electrode 12 and the end surface 31 s of the source electrode 30 s can be made to coincide with each other.
  • the end face 13 and the end face 31d of the drain electrode 30d can be matched. That is, in this irradiation step, a self-aligned gate structure can be manufactured. In this self-aligned gate structure, as described above, there is a possibility that a slight error may occur in matching between the end faces (13, 31s, 31d) due to light diffraction / scattering.
  • the support substrate 73 is removed.
  • the source electrode 30s and the drain electrode 30d are used as bank members, and between the electrodes (30s and 30d).
  • the semiconductor layer 20 is formed.
  • a resin film layer 60 covering the semiconductor layer 20 and the source / drain electrodes (30s, 30d) is formed. A part of the resin film layer 60 becomes a fitting portion 65 that enters the gap 50 between the source / drain electrodes (30s, 30d).
  • the flexible semiconductor device 100 ′ can be obtained through the above steps.
  • Such a manufacturing method can also form a self-aligned gate structure. That is, the source electrode 30 s and the drain electrode 30 d can be formed by partially curing the conductive paste layer 11 using a part of the gate electrode 12 as a mask. Therefore, the positional relationship among the gate electrode 12, the source electrode 30s, and the drain electrode 30d can be automatically determined without using mask alignment that is likely to cause errors.
  • a circuit 90 illustrated in FIG. 13 is a drive circuit mounted on an image display device (here, an organic EL display), and represents a configuration of one pixel of the image display device here.
  • Each pixel of the image display apparatus of this example is configured by a circuit of a combination of two transistors (100A, 100B) and one capacitor 85.
  • This drive circuit includes a switching transistor (hereinafter referred to as “Sw-Tr”) 100A and a driving transistor (hereinafter referred to as “Dr-Tr”) 100B.
  • Both transistors (100A , 100B) is composed of the flexible semiconductor device 100 of the present invention.
  • the capacitor 85 can be formed in part of the structure of the flexible semiconductor device 100.
  • the insulating layer 10 of this embodiment may be used as a dielectric layer of the capacitor 85.
  • the gate electrode of the Sw-Tr 100A is connected to the selection line 94.
  • One of the source electrode and the drain electrode of the Sw-Tr 100A is connected to the data line 92, and the other is connected to the gate electrode of the Dr-Tr 100B.
  • one of the source electrode and the drain electrode of the Dr-Tr 100B is connected to the power supply line 93, and the other is connected to the display unit (here, an organic EL element) 80.
  • the capacitor 85 is connected between the source electrode and the gate electrode of the Dr-Tr 100B.
  • the drive voltage is input from the data line 92 and is selected by the Sw-Tr 100A. Is accumulated. A voltage generated by the charge is applied to the gate electrode of the Dr-Tr 100B, and a drain current corresponding to the voltage is supplied to the display unit 80, thereby causing the display unit (organic EL element) 80 to emit light. ing.
  • FIGS. 14A and 14B show a laminated structure 200 in which a circuit 90 is constructed by the flexible semiconductor device 100 (100A, 100B) of this embodiment.
  • the flexible semiconductor device 100A is disposed on the upper side, and the flexible semiconductor device 100B is disposed on the lower side.
  • the drain electrode 30d of the flexible semiconductor device 100A is connected to the gate electrode 12 of the flexible semiconductor device 100B through a via 82.
  • the drain electrode 30 d of the flexible semiconductor device 100 ⁇ / b> A is connected to the upper electrode 85 a of the capacitor 85 through the via 82.
  • the dielectric layer of the capacitor 85 is the same layer 10 as the gate insulating film 10g of the flexible semiconductor device 100B.
  • the lower electrode 85a of the capacitor 85 is an electrode extending from the source electrode 30s of the flexible semiconductor device 100B.
  • the drain electrode 30d of the flexible semiconductor device 100B is connected to the wiring 84 via the via 82.
  • the protrusion 65A of the resin film 60A is inserted into the gap 50 of the flexible semiconductor device 100A.
  • the protrusion 65B of the resin film 60B is inserted into the gap 50 of the flexible semiconductor device 100B.
  • Each protrusion 65 (65A, 65B) also forms a gap 50 and a fitting structure. Therefore, in the configuration shown in this example, since the periphery of the channel portion of each flexible semiconductor device 100 (100A, 100B) is used as a fitting structure, it is not necessary to separately form a fitting structure for improving adhesiveness. It has the advantage of being good. As can be seen from FIG.
  • both the flexible semiconductor devices 100A and 100B have a self-aligned gate structure. That is, in the present invention in the mask mode, the end face 13 of the gate electrode 12 and the end face 31s of the source electrode 30s and the end face 31d of the drain electrode 30d coincide.
  • FIG. 15A (a) and (b) to FIG. 15E (a) and (b) are plan views schematically showing respective layers (101 to 105) of a laminated structure 200 of another example.
  • FIG. 16 (a) is a part (enlarged view) of a sectional view taken along line VII-VII in FIGS. 15A (a) to 15E (a), while FIGS. 15A (b) to 15E (b).
  • FIG. 6 is a part (enlarged view) of a sectional view taken along line XI-XI in FIG. FIG.
  • FIG. 17 (a) is a part (enlarged view) of a sectional view taken along line VIII-VIII in FIGS. 15A (a) to 15E (a), while FIG. FIG. 16B is a part (enlarged view) of a sectional view taken along line XII-XII in FIG. 15E (b).
  • the gate electrode 12 is disposed.
  • 15B (a) and (b) are provided with the source electrode 30s, the drain electrode 30d, and the semiconductor layer 20 located between them (30s, 30d).
  • a gate electrode 12 and a via 82 are arranged in the layer 103 shown in FIGS. 15C (a) and (b).
  • a layer 104 shown in FIGS. 15D (a) and 15 (b) is provided with a source electrode 30s, a drain electrode 30d, and a semiconductor layer 20 located between (30s, 30d) therebetween.
  • wirings 84 and vias 82 are arranged in the layer 101 shown in FIGS. 15A (a) and (b).
  • the protrusion 65A of the resin film 60A is fitted in the gap 50 of the flexible semiconductor device 100A, while the protrusion 65B of the resin film 60B is The flexible semiconductor device 100B is fitted in the gap 50.
  • the dielectric layer 10 of the capacitor 85 is a common layer with the gate insulating film 10g of the flexible semiconductor device 100B.
  • both the flexible semiconductor devices 100A and 100B have a self-aligned gate structure.
  • FIG. 18 is a cross-sectional view of an OLED (organic EL) image display device 300 in which three colors of R (red), G (green), and B (blue) are arranged in three pixels on the flexible semiconductor device of the present invention.
  • the semiconductor device only the resin film and the pixel electrode (cathode) are shown.
  • the light emitting layer 170 made of a light emitting material corresponding to each color is disposed on the pixel electrode 150 of each of the R, G, and B pixels.
  • a pixel restricting portion 160 is formed between adjacent pixels to prevent light emitting materials from being mixed and at the same time to facilitate positioning when arranging the EL material.
  • a transparent electrode layer (anode layer) 180 is formed on the upper surface of the light emitting layer 170 so as to cover the entire pixels.
  • the material used for the pixel electrode 150 may be a metal such as Cu.
  • the charge injection layer for improving the charge injection efficiency to the light emitting layer 170 and the light from the light emitting layer are reflected to increase the light extraction efficiency upward. Therefore, the surface may have a laminated structure with 0.1 ⁇ m of Al (for example, Al / Cu) as a reflective electrode.
  • the material used for the light-emitting layer 170 is not particularly limited.
  • a polyfluorene-based light-emitting material and a substance having a tree-like multi-branched structure use a heavy metal such as Ir or Pt at the center of a dendron skeleton of a so-called dendrimer.
  • a dendrimer-based light emitting material can be used.
  • the light emitting layer 170 may have a single layer structure, but in order to facilitate charge injection, MoO 3 is used as a hole injection layer and LiF is used as an electron injection layer, and a stacked structure such as an electron injection layer / light emitting layer / hole injection layer is used. It is good. ITO can be used for the transparent electrode 180 of the anode.
  • the pixel restricting portion 160 may be any insulating material, but for example, a photosensitive resin mainly composed of polyimide or SiN can be used.
  • the image display device may have a color filter as shown in FIG.
  • a flexible semiconductor device 100 a plurality of pixel electrodes 150 formed on the flexible semiconductor device 100, a light emitting layer 170 formed so as to entirely cover the pixel electrodes 150, and A transparent electrode layer 180 formed on the light emitting layer 170 and a color filter 190 formed on the transparent electrode layer 180 are provided.
  • the color filter 190 has a function of converting the light from the light emitting layer 170 into three colors of red, green, and blue, so that R (red) G (blue) B Three (blue) pixels can be configured. That is, in the image display device 300 shown in FIG.
  • each light emitting layer divided by the pixel restricting unit emits red, green, and blue separately, whereas in the image display device 300 ′ in FIG. 19,
  • the light emitted from the light emitting layer itself has no distinction of color (for example, it is white light), but the light passes through the color filter 190 to generate red, green, and blue light. Yes.
  • a flexible semiconductor device 100 including a pixel electrode 150 is prepared.
  • the pixel electrode 150 can be formed by patterning the metal foil (that is, the metal foil provided on the flexible film layer is partially removed through photolithography or the like).
  • the pixel electrode 150 can also be formed by applying a pixel electrode raw material to a predetermined location by a printing method or the like.
  • an “image display unit composed of a plurality of pixels” is formed on the flexible semiconductor device.
  • a plurality of pixel restricting portions 160 are formed on the flexible semiconductor device 100, and the regions partitioned by the plurality of pixel restricting portions 160 and the pixel electrodes 150 are formed.
  • a light emitting layer 170 is formed.
  • the pixel regulation layer 160 is formed so as to cover the entire pixel electrode with a photosensitive resin material mainly composed of polyimide to form a precursor layer 160 ′ of the pixel regulation part, and then the precursor layer 160 ′ is formed on the precursor layer 160 ′.
  • the light emitting layer 170 of a predetermined color is formed on a predetermined pixel electrode.
  • a method for forming the light-emitting layer 170 for example, a polyfluorene-based light-emitting material can be dissolved in xylene to form a 1% solution, which can be disposed on the pixel electrode by an ink-jet method.
  • the thickness of the light emitting layer 170 can be about 80 nm.
  • a transparent conductive layer 180 (for example, an ITO film) is formed so as to cover the light emitting layer 170.
  • the ITO film of the transparent conductive layer can be formed by sputtering.
  • the image display apparatus 300 having the structure shown in FIG. 20 (e) and FIG. 18 can be constructed through the above processes.
  • a manufacturing mode of the image display device 300 ′ having a color filter will be described.
  • Such a manufacturing mode is substantially the same as the above manufacturing method, although there are some differences.
  • the white light emitting layer 170 is formed in a solid film shape on the entire surface (see FIG. 21B).
  • the transparent electrode layer 180 is formed in the same manner as described above (see FIG. 21C).
  • the three colors R (red), G (green), and B (blue) of the color filter 190 are placed at desired pixel positions.
  • FIG. 21D the image display device 300 ′ can be completed.
  • FIG. 22 shows a mode in which the flexible semiconductor device 100 of this embodiment is manufactured by a roll-to-roll method.
  • a structure including a support substrate 72 on which a transistor (TFT) including the semiconductor layer 20 is formed (that is, in FIG. 3A or FIG. 7A).
  • the structure shown) is passed between the pair of rollers 220A and 220B together with the resin film 60.
  • a film laminate 110 (that is, the structure shown in FIG. 3B or FIG. 7B) in which the “support substrate 72 on which the transistor is formed” and the “resin film 60” are integrated is obtained. It is done.
  • a support substrate 72 (a structure shown in FIG. 3A or FIG. 7A) on which a transistor (TFT) is formed proceeds in the direction of an arrow 201.
  • the resin film 60 is unwound from the roller 210 (see arrow 215) and proceeds in the direction of the arrow 202 along the auxiliary roller 212.
  • the metal foil 70 and the resin film 60 are laminated and integrated between the heat and pressure rollers (220A, 220B) that rotate as indicated by an arrow 225.
  • a part (65) of the resin film 60 is inserted into the gap 50 to form a fitting structure.
  • the metal foil with a resin film (film laminate) 110 is wound around a roller 230 (see arrow 235).
  • the support substrate 72 is made of a metal material and the gate electrode 12 is manufactured by patterning the support substrate 72, the flexible semiconductor device 100 is completed through an etching process (not shown) for performing the patterning.
  • the roller 230 can be wound up.
  • FIGS. 23A and 23B show a cross section of a part 250 of the film laminate 110 wound around the roller 230.
  • FIG. As shown in the drawing, since the source / drain electrodes 30 are laminated on the inner side of the resin film 60, the source / drain electrodes 30 are compressed and the resin film 60 is pulled. As a result, the source / drain electrodes 30 and the resin film 60 have different strain magnitudes, and shear stress is generated at the interface, which causes peeling. In the case of a normal laminated structure, the occurrence of peeling is suppressed by the adhesive force between the source / drain electrodes 30 (patterned metal foil 70) and the resin film 60. However, according to the configuration of the present invention, since the fitting structure (50, 65) firmly holds the laminated structure in addition to the adhesive force, the adhesion is improved and the occurrence of peeling or the like is prevented or alleviated. be able to.
  • the metal foil 70 is unwound from an initial roller (not shown), and all (or part of) the steps shown in FIGS. 2 (a) to 3 (c) are performed on the roller, chamber, and etching. It is also possible to execute continuously using a tank or the like.
  • the semiconductor layer can be easily and effectively modified.
  • modification can be performed when the semiconductor layer 20 is made of an oxide semiconductor.
  • a crystalline oxide semiconductor such as ZnO contains many amorphous layers in the crystalline layer immediately after film formation by sputtering or the like, and thus does not exhibit characteristics as a semiconductor device. There are many.
  • the state shown in FIG. 3A or 7A that is, the state in which the gap 50 is filled with a semiconductor material (here, an oxide semiconductor) is a flexible state.
  • the annealing process and the laser irradiation process are performed. It can be executed without major restrictions. By performing such a process, the crystallinity of an oxide semiconductor such as ZnO can be improved, and as a result, semiconductor characteristics can be improved.
  • an amorphous oxide semiconductor such as InGaZnO can have an effect of improving semiconductor characteristics.
  • oxygen vacancies are repaired by laser irradiation in an oxygen atmosphere (for example, in the air) in a state where the gap 50 is filled with a semiconductor material (here, an amorphous oxide semiconductor).
  • a semiconductor material here, an amorphous oxide semiconductor
  • the conductivity of the oxide semiconductor It is also possible to control the conductivity of the oxide semiconductor.
  • oxygen vacancies When there are many oxygen vacancies in the oxide semiconductor, it means that there are a lot of transmission electrons (that is, the carrier concentration is high), and therefore the conductivity is high.
  • the oxide semiconductor Conductivity control can be performed. Note that even in H plasma (hydrogen plasma) treatment, a reducing atmosphere is formed, and oxygen vacancies can be easily generated in the oxide semiconductor.
  • the present invention described above includes the following aspects: 1st aspect: It is a flexible semiconductor device, Comprising: Gate electrode, An insulating layer provided on the gate electrode and having a portion to be a gate insulating film; and a source electrode and a drain electrode formed on the insulating layer and made of metal foil; There is a gap between the source electrode and the drain electrode, whereby the source electrode and the drain electrode arranged across the gap are bank members, A semiconductor layer is formed in the gap; A resin film layer is formed on the insulating layer so as to cover the semiconductor layer, the source electrode, and the drain electrode, and the resin film layer is provided with a protruding portion that fits into the gap.
  • Semiconductor device Comprising: Gate electrode, An insulating layer provided on the gate electrode and having a portion to be a gate insulating film; and a source electrode and a drain electrode formed on the insulating layer and made of metal foil; There is a gap between the source electrode and the drain electrode, whereby the source electrode and the drain electrode
  • Second aspect The flexible semiconductor device according to the first aspect, wherein, of the surfaces formed by the source electrode and the drain electrode, end surfaces facing each other with the gap therebetween form an inclined surface.
  • Sixth aspect The flexible semiconductor device according to the fifth aspect, wherein the oxide semiconductor is ZnO or InGaZnO.
  • the gate insulating film is formed of an inorganic material.
  • the metal foil includes a valve metal, and the gate insulating film is an anodic oxide film of the valve metal.
  • An image display device using the flexible semiconductor device according to any one of the first to eighth aspects The flexible semiconductor device; and an image display unit composed of a plurality of pixels formed on the flexible semiconductor device, There is a gap between the source electrode and the drain electrode of the flexible semiconductor device, whereby the source electrode and the drain electrode arranged across the gap are bank members, An image display device, wherein a semiconductor layer of the flexible semiconductor device is formed in the gap, and a protrusion fitted into the gap is provided in a resin film layer of the flexible semiconductor device.
  • the image display unit is A pixel electrode formed on the flexible semiconductor device; An image display device comprising: a light emitting layer formed on the pixel electrode; and a transparent electrode layer formed on the light emitting layer.
  • Eleventh aspect The image display apparatus according to the tenth aspect, wherein the light emitting layer is formed in a region partitioned by a pixel restricting portion.
  • Twelfth aspect The image display apparatus according to the tenth aspect, further comprising a color filter on the transparent electrode layer.
  • a method of manufacturing a flexible semiconductor device Preparing a metal foil (A), Forming an insulating layer including a portion to be a gate insulating film on the metal foil (B), Forming a support substrate on the insulating layer (C); Etching a part of the metal foil to form a source electrode and a drain electrode from the metal foil (D), A step (E) of forming a semiconductor layer in a gap located between the source electrode and the drain electrode using the source electrode and the drain electrode as a bank member; and the semiconductor layer, the source electrode, and the drain electrode Forming a resin film layer on the insulating layer so as to cover (F) Comprising In the step (F), a part of the resin film layer is fitted into the gap between the source electrode and the drain electrode.
  • step (D) photolithography and wet etching are performed on the metal foil to sandwich the gap among the surfaces formed by the source electrode and the drain electrode.
  • a method of manufacturing a flexible semiconductor device wherein the opposite end surfaces are inclined surfaces.
  • Fifteenth aspect A method for manufacturing a flexible semiconductor device according to the thirteenth or fourteenth aspect, wherein the step (F) is performed by a roll-to-roll method.
  • a method for manufacturing a flexible semiconductor device is performed using any one of the thirteenth to fifteenth aspects.
  • Seventeenth aspect A method of manufacturing a flexible semiconductor device according to any one of the thirteenth to sixteenth aspects, wherein a ceramic base or a metal base is used as the support substrate.
  • Eighteenth aspect A method for manufacturing a flexible semiconductor device according to any one of the thirteenth to seventeenth aspects, wherein the gate insulating film is formed by a sol-gel method in the step (B).
  • Nineteenth aspect The method for manufacturing a flexible semiconductor device according to the seventeenth aspect, wherein the gate insulating film is subjected to heat treatment after the step (B).
  • Twenty aspect A method for manufacturing a flexible semiconductor device according to the seventeenth or nineteenth aspect, wherein the semiconductor layer is subjected to heat treatment after the step (E).
  • a metal base material is used as the support substrate, and after the step (F), the metal base material is patterned to form a gate electrode.
  • a method for manufacturing a flexible semiconductor device Twenty-second aspect: a flexible semiconductor device, An insulating layer having a portion to be a gate insulating film; and a source electrode and a drain electrode formed on the insulating layer and made of metal foil.
  • a semiconductor layer is formed in a gap between the source electrode and the drain electrode;
  • a gate electrode is formed on the main surface opposite to the side on which the source electrode and the drain electrode are formed, One end face of the source electrode and one end face of the gate electrode are positioned in alignment with each other, and one end face of the drain electrode and the other end face of the gate electrode are aligned with each other.
  • a flexible semiconductor device is located. Twenty-third aspect: In the twenty-second aspect, the end face of the gate electrode is formed so as to coincide with the end faces of both the source electrode and the drain electrode in a self-aligning manner. Flexible semiconductor device.
  • Twenty-fourth aspect In the twenty-second aspect, a contact A between the one end face of the source electrode and the insulating layer, and a contact B between the one end face of the gate electrode and the insulating layer are mutually connected. As opposed to A flexible semiconductor device characterized in that a contact C between the one end face of the drain electrode and the insulating layer and a contact D between the other end face of the gate electrode and the insulating layer are opposed to each other. .
  • Twenty-fifth aspect In any one of the twenty-second to twenty-fourth aspects, among the surfaces formed by the source electrode and the drain electrode, end surfaces facing each other across the gap form an inclined surface. Flexible semiconductor device.
  • Twenty-sixth aspect In any one of the twenty-second to twenty-fifth aspects, a resin film layer is formed on the insulating layer so as to cover the semiconductor layer, the source electrode, and the drain electrode.
  • the flexible semiconductor device, wherein the projection of the film layer and the gap between the source electrode and the drain electrode have complementary shapes.
  • Twenty-seventh aspect The flexible semiconductor device according to any one of the twenty-second to twenty-sixth aspects, wherein the semiconductor layer includes silicon.
  • Twenty-eighth aspect The flexible semiconductor device according to any one of the twenty-second to twenty-sixth aspects, wherein the semiconductor layer includes an oxide semiconductor.
  • Twenty-ninth aspect The flexible semiconductor device according to the twenty-eighth aspect, wherein the oxide semiconductor is ZnO or InGaZnO.
  • the oxide semiconductor is ZnO or InGaZnO.
  • the gate insulating film is formed of an inorganic material.
  • Thirty-first aspect The flexible semiconductor according to any one of the twenty-second to twenty-ninth aspects, wherein the metal foil includes a valve metal, and the gate insulating film is an anodic oxide film of the valve metal. apparatus.
  • the flexible semiconductor device uses the flexible semiconductor device according to any one of the twenty-second to thirty-first aspects, The flexible semiconductor device; and an image display unit composed of a plurality of pixels formed on the flexible semiconductor device, In the flexible semiconductor device, one end face of the source electrode and one end face of the gate electrode are positioned in alignment with each other, and one end face of the drain electrode and the other end face of the gate electrode are mutually connected.
  • the image display apparatus according to the thirty-third aspect, wherein the light emitting layer is formed in a region partitioned by a pixel restricting portion.
  • a thirty-sixth aspect is a method of manufacturing a flexible semiconductor device, Step of preparing metal foil (A) ', Forming an insulating layer including a portion to be a gate insulating film on the metal foil (B) ′; Etching a part of the metal foil to form a source electrode and a drain electrode from the metal foil (C) ′, A step (D) ′ of forming a photocurable conductive paste layer by providing a photocurable conductive paste on the main surface of the insulating layer opposite to the side on which the semiconductor layer is formed; And using the source electrode and the drain electrode as a mask, irradiating light from the side on which the source electrode and the drain electrode are formed, thereby curing a part of the photocurable conductive paste layer.
  • Step (E) ′ for forming gate electrode A method for manufacturing a flexible semiconductor device, comprising: Thirty-seventh aspect: In the thirty-sixth aspect, after the step (C) ′, a semiconductor layer is formed on the main surface of the insulating layer so as to fit in the gap between the source electrode and the drain electrode. And In the step (E) ′, a part of the photocurable conductive paste layer is cured by transmitting the irradiated light through the semiconductor layer, and a method for manufacturing a flexible semiconductor device .
  • the source electrode and the drain electrode are used as bank members, and a semiconductor material is provided in a gap between the source electrode and the drain electrode.
  • a method for manufacturing a flexible semiconductor device characterized in that: Thirty-ninth aspect: In any one of the thirty-sixth to thirty-eight aspects, in step (C) ′, photolithography and wet etching are performed on the metal foil to form a surface formed by the source electrode and the drain electrode.
  • step (C) ′ photolithography and wet etching are performed on the metal foil to form a surface formed by the source electrode and the drain electrode.
  • a method for manufacturing a flexible semiconductor device characterized in that end surfaces facing each other are inclined surfaces.
  • a resin film layer is formed on the insulating layer so as to cover the semiconductor layer, the source electrode, and the drain electrode.
  • a method for manufacturing a flexible semiconductor device further comprising a step.
  • Forty-first aspect In the fortieth aspect, in the step of forming the resin film layer, a part of the resin film layer is fitted into a gap between the source electrode and the drain electrode.
  • a method for manufacturing a flexible semiconductor device Forty-second aspect: The method for producing a flexible semiconductor device according to the forty-first or forty-first aspect, wherein the step of forming the resin film layer is performed by a roll-to-roll method.
  • the gate insulating film is formed by a sol-gel method.
  • Forty-fourth aspect The method for manufacturing a flexible semiconductor device according to any one of the thirty-sixth to forty-third aspects, wherein heat treatment is performed on the gate insulating film after the step (B) ′.
  • the method includes a step of forming a support substrate on the insulating layer, and subjecting the semiconductor layer to a heat treatment
  • a method for manufacturing a flexible semiconductor device characterized in that: A forty-sixth aspect: a method of manufacturing a flexible semiconductor device, Step of preparing metal foil (A) ", Step (B) "of forming an insulating layer including a portion to be a gate insulating film on the metal foil Step (C) "of forming a photocurable conductive paste layer by providing a photocurable conductive paste on the main surface of the insulating layer opposite to the side on which the gate electrode is formed, Etching a part of the metal foil to form a gate electrode from the metal foil (D) " And using the gate electrode as a mask, irradiating light from the side where the gate electrode is formed, thereby curing a part of the photocurable conductive paste layer to
  • the source electrode and the drain electrode are used as bank members, and a semiconductor material is provided in a gap between the source electrode and the drain electrode.
  • a method for manufacturing a flexible semiconductor device which is characterized by the following.
  • a fifty-first aspect a method of manufacturing an image display device comprising the flexible semiconductor device according to any one of the first to eighth or 22-31 aspects, (I) providing the flexible semiconductor device provided with a pixel electrode; and (II) forming an image display unit composed of a plurality of pixels on the flexible semiconductor device. Manufacturing method.
  • 52nd aspect In the 51st aspect, in the step (II), a plurality of pixel restricting portions are formed, and the pixels are formed on the pixel electrodes in a region partitioned by the plurality of pixel restricting portions.
  • a method for manufacturing an image display device Fifty-third aspect: In the fifty-first aspect, in the step (II), a light emitting layer is formed on the pixel electrode so as to cover the pixel electrode, and a color filter is formed on the light emitting layer. A method for manufacturing an image display device.
  • an Ag paste is used as the photocurable conductive paste, but the present invention is not necessarily limited to such mode.
  • Cu particles can be used instead of Ag particles, an unsaturated polyester resin can be used as a photocurable resin, or butyl carbitol acetate (BCA) can also be used as a photocurable conductive paste.
  • BCA butyl carbitol acetate
  • the present invention in the above mask mode, as a specific example of the light to be irradiated, a mode in which light having a wavelength of about 436 nm (so-called g-line) is used (the resin film layer is made of acrylic resin (PMMA) or polycarbonate ( PC), the gate insulating film is made of silicon oxide, and the semiconductor layer is made of InGaZnO), the present invention is not necessarily limited to such an embodiment.
  • the wavelength of irradiation light can select the wavelength which can harden a photocurable paste, and the wavelength which permeate
  • transmission does not mean 100% transmission, but transmission to the extent that irradiation light sufficient to cure the photocurable paste reaches.
  • light having a wavelength of about 365 nm may be used.
  • each component of the flexible semiconductor device of the present invention is configured such that the flexible semiconductor device can be suitably used as a TFT (Thin Film Transistor).
  • TFT Thin Film Transistor
  • a zero potential is applied to the source electrode and a necessary voltage is applied to the drain electrode.
  • a semiconductor layer is formed between the source electrode and the drain electrode and is called a channel region.
  • the channel region is formed on the gate structure so as to be in contact with the gate insulating film.
  • the gate structure includes a gate insulating film and a gate electrode.
  • the electric resistance of the channel region can be changed, and as a result, the value of the current flowing between the source electrode and the drain electrode can be changed.
  • This is the basic operation of the TFT and the function of each component.
  • the resin film does not directly participate in the operation of the lower TFT, it plays a role of sealing and protecting each component of the TFT such as the source electrode, and mechanically holding each component of the TFT such as the source electrode. Due to the role of the support substrate and the flexibility of the resin film itself, the entire semiconductor device of the present invention is provided with flexibility to realize a flexible semiconductor device.
  • the manufacturing method of the present invention is excellent in productivity of flexible semiconductor devices.
  • the obtained flexible semiconductor device can be used for various image display units, and can also be used for electronic paper, digital paper, and the like.
  • it can be used in an image display unit of a digital still camera and a camcorder, an image display unit of electronic paper as shown in FIG.
  • the flexible semiconductor device obtained by the manufacturing method of the present invention is applicable to various uses (for example, RF-IDs, memories, MPUs, solar cells, sensors, etc.) that are currently being studied for printing electronics. be able to.
  • the present application includes Japanese Patent Application No. 2010-112317 (Application Date: May 14, 2010, Title of Invention: “Flexible Semiconductor Device and Method of Manufacturing the Same”) and Japanese Patent Application No. 2010-112319 (Application) Date: May 14, 2010, title of invention: “flexible semiconductor device and manufacturing method thereof”), claiming priority under the Paris Convention. All the contents disclosed in the application are incorporated herein by this reference.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　本発明ではフレキシブル半導体装置の製造方法が提供される。本発明の製造方法は、金属箔を用意する工程（Ａ）、金属箔に、ゲート絶縁膜となる部位を含む絶縁層を形成する工程（Ｂ）、絶縁層の上に、支持基板を形成する工程（Ｃ）、金属箔の一部をエッチングして、金属箔からソース電極およびドレイン電極を形成する工程（Ｄ）、ソース電極およびドレイン電極をバンク部材として用いて、ソース電極およびドレイン電極の間に位置する間隙に半導体層を形成する工程（Ｅ）、半導体層、ソース電極およびドレイン電極を覆うように、絶縁層の上に樹脂フィルム層を形成する工程（Ｆ）を含んで成る。工程（Ｆ）では、樹脂フィルム層の一部を、ソース電極およびドレイン電極の間に位置する間隙へと嵌合させる。

Description

フレキシブル半導体装置およびその製造方法ならびに画像表示装置
　本発明は、可撓性を有するフレキシブル半導体装置およびその製造方法に関する。より詳細には、本発明は、ＴＦＴとして用いることができるフレキシブル半導体装置およびその製造方法に関する。更には、本発明は、そのようなフレキシブル半導体装置を用いた画像表示装置にも関する。
　情報端末の普及に伴い、コンピュータ用のディスプレイとしてフラットパネルディスプレイに対するニーズが高まっている。また、更なる情報化の進展に伴い、従来、紙媒体で提供されていた情報が電子化される機会が増えている。特に昨今は薄くて軽い、手軽に持ち運びが可能なモバイル用表示媒体として、電子ペーパーあるいはデジタルペーパーへのニーズも高まりつつある（特許文献１など）。
　一般に、フラットパネルディスプレイにおいては、液晶、有機ＥＬ（有機エレクトロルミネッセンス）、電気泳動等を利用した素子を用いて表示媒体を形成している。かかる表示媒体では画面輝度の均一性や画面書き換え速度等を確保するために、画像駆動素子としてアクティブ駆動素子（ＴＦＴ素子）を用いる技術が主流になっている。例えば、通常のコンピュータディスプレイでは基板上にこれらＴＦＴ素子を形成し、液晶、有機ＥＬ素子等が封止されている。
　ここで、ＴＦＴ素子には主にａ－Ｓｉ（アモルファスシリコン）、ｐ－Ｓｉ（ポリシリコン）等の半導体を用いることができる。これらのＳｉ半導体（必要に応じて金属膜も）を多層化し、ソース、ドレイン、ゲート電極を基板上に順次形成していくことでＴＦＴ素子が製造される。
　このようなＳｉ材料を用いたＴＦＴ素子の形成には高い温度の工程が含まれるため、基板材料として高い工程温度に耐える材料を用いなければならないという制限が加わることになる。このため、実際上は基板として耐熱性に優れた材質から成るもの、例えばガラス基板を用いることが必要となる。なお、石英基板を用いることも可能であるが、高価であり、ディスプレイの大型化に際して経済的に問題がある。したがって、ＴＦＴ素子を形成する基板としては、一般にガラス基板が使用される。
　しかしながら、先に述べた薄型ディスプレイを、こうした従来知られたガラス基板を利用して構成した場合、そのディスプレイは重く、柔軟性に欠け、落下の衝撃で割れる可能性のある製品となってしまう。ガラス基板上にＴＦＴ素子を形成することに起因するこれらの特徴は、情報化の進展に伴う手軽な携帯用薄型ディスプレイへのニーズを満たすにあたり望ましくないものである。
　そこで、軽量で薄型なディスプレイへのニーズに対応させるべく、基板のフレキシブル化、軽量化などの観点から、ＴＦＴ素子を樹脂基板（即ち、プラスチック基板）上に形成する、フレキシブル半導体装置の開発が行われている。例えば、特許文献２には、ＴＦＴを従来と略同様なプロセスにより支持体（例えばガラス基板）上に作製した後、ＴＦＴをガラス基板から剥離して樹脂基板（即ち、プラスチック基板）上に転写する技術が開示されている。かかる技術では、まず、ガラス基板上にＴＦＴ素子を形成し、それをアクリル樹脂などの封止層を介して樹脂基板に接着し、その後、ガラス基板を剥離することによって、樹脂基板上にＴＦＴ素子を転写している。
　転写法を用いたフレキシブル半導体装置の製造では、支持体（例えばガラス基板）の剥離工程が問題となる。すなわち、樹脂基板から支持体を剥離する工程においては、例えば支持体とＴＦＴとの密着性を低下させる処理を行ったり、あるいは、支持体とＴＦＴとの間に剥離層を形成し、この剥離層を物理的または化学的に除去する処理を行ったりする必要などがある。それゆえ、フレキシブル半導体装置の製造において工程の煩雑さを招いており、生産性の問題が生じ得る。
特開２００７－６７２６３号公報 特開２００４－２９７０８４号公報
　フレキシブル半導体装置の製造においては、ＴＦＴを樹脂基板（プラスチック基板）に転写するのではなく、樹脂基板の上に直接形成する方法も提案されている。この場合、転写後の支持体（例えばガラス基板）の剥離工程が不要となるため、フレキシブル半導体装置を簡易に製造することができる。
　しかしながら、アクリル樹脂などの樹脂基板は耐熱性が低いため、ＴＦＴを形成するに際してプロセス温度を低く抑えなければならないという制約がある。そのため、樹脂基板に直接形成されたＴＦＴは、転写により形成されたＴＦＴに比べて性能が悪くなるという問題がある。
　例えば、移動度などの半導体特性を向上させるためには半導体材料に対して加熱処理を行うことが望ましいが、樹脂基板にＴＦＴを直接形成する場合、プロセス温度が制限されるため、そのような加熱処理を行うことが困難になる。また、ゲート電圧を下げるためにはゲート絶縁膜として有機絶縁膜よりも薄くても絶縁耐圧が高く、また、誘電率も高い無機酸化物を用いることが望ましいが、そのような無機酸化物は緻密でかつ化学的に安定であるため加工(例えばレーザー穴加工など)がしにくいといった生産技術上の問題については、改善の余地が大きい。特に、大画面用のフレキシブル半導体装置では、その問題がさらに顕著となる。
　更にいえば、フレキシブル半導体装置の製造においては、半導体層の形成位置は重要といえ、その精度が良くないと所望のＴＦＴ性能を得ることができず、ひいては、フレキシブル半導体装置の製造歩留まりの点で問題が生じてしまう。
　また、フレキシブル半導体装置というものは、複数の層が積層されて成るものであるために、個々の層が位置ずれを起こすことを抑制することが求められ、それゆえ、層間の密着性向上が求められる。
　本願発明者は、上述したフレキシブル半導体装置の課題に対して、従来技術の延長線上で対応するのではなく、新たな方向で対処し、それらの課題を解決するように試みた。本発明はかかる事情に鑑みてなされたものであり、その主な目的は、生産性に優れたフレキシブル半導体装置の製造方法を提供することであり、また、それに伴って高性能なフレキシブル半導体装置を提供することである。
　上記課題を解決するため、本発明では、
フレキシブル半導体装置の製造方法であって、
　金属箔を用意する工程（Ａ）、
　金属箔に、ゲート絶縁膜となる部位を含む絶縁層を形成する工程（Ｂ）、
　絶縁層の上に、支持基板を形成する工程（Ｃ）、
　金属箔の一部をエッチングして、金属箔からソース電極およびドレイン電極を形成する工程（Ｄ）、
　ソース電極およびドレイン電極をバンク部材として用いて、ソース電極およびドレイン電極の間に位置する間隙に半導体層を形成する工程（Ｅ）、
　半導体層、ソース電極およびドレイン電極を覆うように、絶縁層の上に樹脂フィルム層を形成する工程（Ｆ）
を含んで成り、工程（Ｆ）では、樹脂フィルム層の一部を、ソース電極およびドレイン電極の間の間隙へと嵌合させる、フレキシブル半導体装置の製造方法が提供される。
　本発明の製造方法は、ソース電極とドレイン電極との間に“間隙”を形成し、それを利用して好適にフレキシブル半導体装置を製造することである。より具体的には、金属箔のエッチングにより得られた“間隙”を挟んで配置されたソース電極およびドレイン電極をバンク部材として用い、その間隙に収まるように半導体層を形成する。
　本明細書で用いる“フレキシブル半導体装置”の「フレキシブル」という用語は、半導体装置が屈曲可能な可撓性を有していることを実質的に意味している。そして、本発明にいう“フレキシブル半導体装置”とは、その有する構成などに鑑みると、“フレキシブル半導体デバイス”あるいは“フレキシブル半導体素子”と称すことができるものである。
　また、本明細書で用いる「バンク部材」とは、“ｂａｎｋ（土手）”に由来して称するものであるが、半導体層の原料・材料の“位置決め”を行う機能を有する部材を実質的に意味している。そして、バンク部材における「間隙」は、そのような“位置決め”を意図して金属箔のエッチングにより設けられたものであり、それゆえ、製造過程などに起因して不可避的または偶発的に形成されたキズ・窪み・隙間などを意味していないことに留意されたい。
　ある好適な態様では、工程（Ｄ）において、ソース電極およびドレイン電極が成す面のうち“間隙”を挟んで対向する端面を傾斜面として形成する。例えば、フォトリソとエッチングとを実施することによって上記対向する端面を傾斜面とする。より具体的には、“間隙”が成す形状がテーパ形状となるようにソース電極およびドレイン電極の端面をウェットエッチングにより傾斜面として形成する。
　工程（Ｆ）の樹脂フィルム層の形成では、例えば樹脂フィルムを絶縁層上に貼り合わせることによって行っており、その際に樹脂フィルムの一部を“間隙”に嵌合させる。一例を挙げるとすると、樹脂フィルム層前駆体を用い、それを絶縁層が形成された支持基板に貼り合わせるに際して樹脂フィルム層前駆体の一部が「支持基板上に位置するソース電極とドレイン電極との間の間隙」に埋め込まれるように押圧しながら貼り合わせる。このような樹脂フィルム層の形成はロール・ツー・ロール工法によって行うことができる。
　ゲート電極の形成について言えば、支持基板を除去した後、絶縁層のうちゲート絶縁膜となる部位の表面にゲート電極を形成してよい。あるいは、支持基板として金属基材を用いた場合では、工程（Ｆ）の後に、その金属基材をパターニングすることによってゲート電極を形成してもよい。
　ある好適な態様では、支持基板としてセラミック基材または金属基材を用いる。かかる場合、半導体層および／またはゲート絶縁膜に加熱処理を積極的に施すことができる。半導体層の加熱処理についていえば、工程（Ｅ）の後において、支持基板の上の半導体層に対して加熱処理を施すことができる。好ましくは工程（Ｅ）と工程（Ｆ）との間において、「セラミック基材または金属基材から成る支持基板」の上の半導体層に対してレーザ照射することによって半導体層をアニール処理する。このような処理によって、半導体層の膜質または特性を変化させ、それによって、半導体特性の向上を図ることができる（例えば、“膜質の変化”によって、半導体層の結晶度の向上を図ることができる）。尚、本明細書で用いる「アニール処理」という用語は、例えば「結晶状態」、「結晶度」および／または「移動度」などの向上や特性安定化を目的とした加熱処理を実質的に意味している。また、絶縁層の加熱処理についていえば、工程（Ｂ）の後でゲート絶縁膜に加熱処理を施す。好ましくは、ゲート絶縁膜（絶縁層）に対してレーザ照射することによって絶縁層をアニール処理する。このような絶縁層の処理は、工程（Ｄ）と工程（Ｅ）との間に実施してもよいものの、工程（Ｅ）と工程（Ｆ）との間に実施してもよい。つまり、ゲート絶縁膜に対して直接的に加熱処理（特にアニール処理）を施してもよく、あるいは、半導体層の加熱に際して、半導体層に生じる熱によって絶縁膜を加熱（特にアニール処理）してもよい。更に言えば、工程（Ｂ）と工程（Ｃ）との間の後で絶縁層を加熱処理してもよく、つまり、金属箔上の絶縁層に対して直接的に加熱処理を施してもよい。
　別のある好適な形態では、工程（Ｂ）において、ゲート絶縁膜を含む絶縁層を無機材料から形成する。例えば、ゲート絶縁膜を含む絶縁層をゾルゲル法によって形成してよく、あるいは、金属箔を成す弁金属の局所的な陽極酸化によって絶縁層を形成してもよい。
　本発明では、上記製造方法によって得ることができるフレキシブル半導体装置も提供される。かかる本発明のフレキシブル半導体装置は、
　ゲート電極、
　ゲート電極上に設けられ、ゲート絶縁膜となる部位を有する絶縁層、
　絶縁層の上に形成され、金属箔から構成されたソース電極およびドレイン電極
を有して成り、
　ソース電極およびドレイン電極の間には間隙が存在し、それによって、かかる間隙を挟んで配置されたソース電極およびドレイン電極がバンク部材となっており、
　半導体層が間隙に収まるように形成されており、
　半導体層、ソース電極およびドレイン電極を覆うように樹脂フィルム層が絶縁層の上に形成され、その樹脂フィルム層には間隙に嵌合した突起部が設けられている。
　本発明のフレキシブル半導体装置の特徴の１つは、ソース電極の端面とドレイン電極の端面との間に間隙部が形成されており、その間隙部に収容されるように半導体層が形成されていることである（即ち、相互に離隔したソース電極とドレイン電極との間に収まるように半導体層が形成されている）。
　ここで、「間隙を挟んで配置されたソース電極およびドレイン電極から成るバンク部材」は、上述したように、材料の“位置決め”を意図して設けられた電極要素から成る部材であり、特に半導体層材料の“位置決め”として機能した２種類の電極要素から成る部材である。換言すれば、本発明のフレキシブル半導体装置は、ソース電極およびドレイン電極といった２種類のバンク電極間に半導体層が収容されて構成されたものである。かかるバンク部材における“間隙部”はテーパ形状を好ましくは有しており、ソース電極およびドレイン電極が成す面のうち間隙を挟んで対向する端面が傾斜面となっている（より具体的には、間隙自体がテーパ形状となっており、その結果、ソース電極およびドレイン電極の端面が傾斜している）。
　本発明のフレキシブル半導体装置では、半導体層、ソース電極およびドレイン電極を覆うように可撓性を有する樹脂フィルム層が絶縁層の上に形成されているが、樹脂フィルム層は「ソース電極とドレイン電極との間の間隙」に嵌合された突起部を有している。より具体的には、「樹脂フィルム層の突起部」が「間隙」に相補的に嵌合している。つまり、「樹脂フィルム層の突起部」と「ソース電極とドレイン電極との間の間隙」とは相補的な形状を有しており、樹脂フィルム層の突起部が間隙（半導体層の充填領域以外の間隙部）を満たすように設けられている。
　本発明のフレキシブル半導体装置における半導体層は、シリコンを含んで成っていてもよく、あるいは、酸化物半導体（例えばＺｎＯまたはＩｎＧａＺｎＯ）を含んで成っていてもよい。
　本発明のフレキシブル半導体装置では、ゲート絶縁膜が無機材料から構成されている。好ましくは、ゲート絶縁膜を含む絶縁層は、金属箔を局所的に酸化することで得られたものであってよい。かかる場合、金属箔が弁金属を含んで成り、ゲート絶縁膜ないしは絶縁層が、その弁金属の陽極酸化膜となっていてよい。別の態様では、ゲート絶縁膜ないしは絶縁層がゾルゲル法から得られる酸化膜となっている。
　本発明では、上記フレキシブル半導体装置を用いた画像表示装置も提供される。かかる画像表示装置は、
　フレキシブル半導体装置；および
　フレキシブル半導体装置上に形成されている複数の画素より構成された画像表示部
を有して成り、
　フレキシブル半導体装置のソース電極およびドレイン電極の間には間隙が存在し、それによって、間隙を挟んで配置されたソース電極およびドレイン電極がバンク部材となっており、
　間隙にはフレキシブル半導体装置の半導体層が形成され、フレキシブル半導体装置の樹脂フィルム層には間隙に嵌合した突起部が設けられていることを特徴としている。
　本発明の製造方法では、間隙を挟んで配置されたソース電極およびドレイン電極をバンク部材として用いることに起因して、半導体層を好適に配置することができる。特に、「間隙を挟んで配置されたソース電極およびドレイン電極」を“位置決め”用のバンク（ｂａｎｋ）として機能させるので、所望の位置に半導体層を比較的容易に形成することができる。具体的にいえば、（Ｉ）薄膜形成法や印刷法により半導体層を形成する場合、半導体材料が“間隙”に堆積することになり、その堆積物を半導体層として利用することができるので半導体層形成の位置決めが効果的に為される。また、（ＩＩ）半導体層原料がペースト状・液体状である場合では、“間隙”に供される半導体原料が“間隙”から外へと流れ出さずに保持されることになるので、“間隙”の位置において半導体層形成が助力される。ここで、（ＩＩ）についていえば、半導体層の形成に際して液状の半導体原料を“間隙”に溜めることができるので、間隙が“位置決め”用のバンクとして機能するだけでなく、“貯留”用のバンクとしても機能し得る。
　本発明の製造方法では、位置決めバンクとして機能したソース電極およびドレイン電極はそのままＴＦＴの“ソース電極”および“ドレイン電極”としてフレキシブル半導体装置の構成要素として利用することができる。これは、半導体形成に好適に寄与したバンク部材を最終的に除去ないしは剥離する必要がないことを意味しており、それゆえ、ＴＦＴ素子を簡便なプロセスで作製することができ、生産性が向上し得る。
　また、本発明の製造方法においては、そのようにバンク部材として機能したソース電極とドレイン電極との間の間隙に対して、樹脂フィルム層の一部を嵌り込ませるので、樹脂フィルム層の剥離防止効果を得ることができる。これは、「樹脂フィルム層の突起部」と「間隙」とが相補的に嵌合した状態となるからであり、そのような構造的特徴に起因して、樹脂フィルム層の密着性を向上させることができる。換言すれば、本発明では、バンク部材として機能する“間隙を挟んで配置されたソース電極およびドレイン電極”に起因して、積層構造の密着性の向上を図ることができる。
　「積層構造の向上した密着性」は、ロール・ツー・ロール工法などフレキシブル半導体が曲げた状態に付される場合に特に有利な効果となる。つまり、そのような積層構造の剥離を誘発し得る製造条件でもあっても、剥離が効果的に防止されることになるので、その点においても生産性が向上し得る。
　得られるフレキシブル半導体装置は、積層構造が強固に保持されているので、“剥離”に起因した性能低下などが引き起こされ難い。この点、フレキシブル半導体装置というものは、曲げて使用されることが多いものの、本発明のフレキシブル半導体装置においては、バンク部材として機能した“間隙を挟んで配置されたソース電極およびドレイン電極”に起因して剥離が好適に防止されているので、曲げに特に強いフレキシブル半導体装置が実現されている。
　更にいえば、本発明では、フレキシブル半導体装置でありながら、金属箔や支持基板（特にセラミック基材または金属基材などから成る支持基板）を利用していることに起因して、ゲート絶縁膜および／または半導体層を加熱処理（特に好ましくはアニール処理）することができ、それらの特性を向上させることができる。つまり、得られるフレキシブル半導体装置の性能を効果的に向上させることができる。
（ａ）は本発明の実施形態に係るフレキシブル半導体装置１００の構成を模式的に示す斜視断面図、（ｂ）は間隙５０周辺におけるトランジスタ構造を説明するための上面図 （ａ）～（ｄ）は、本発明の実施形態に係るフレキシブル半導体装置１００の製造工程を説明するための工程断面図 （ａ）～（ｃ）は、本発明の実施形態に係るフレキシブル半導体装置１００の製造工程を説明するための工程断面図 半導体層形成位置を定める位置決め用バンク部材として機能する“間隙”の態様を表した模式図 （ａ）はマスク態様の本発明の実施形態に係るフレキシブル半導体装置１００の構成を模式的に示す斜視断面図、（ｂ）マスク態様の本発明の特徴である“自己整合的に一致”の態様を示す模式図、（ｃ）は間隙５０周辺におけるトランジスタ構造を説明するための上面図 （ａ）～（ｄ）は、マスク態様の本発明の実施形態に係るフレキシブル半導体装置１００の製造工程を説明するための工程断面図 （ａ）～（ｃ）は、マスク態様の本発明の実施形態に係るフレキシブル半導体装置１００の製造工程を説明するための工程断面図 （ａ）および（ｂ）は、マスク態様の本発明の実施形態に係るフレキシブル半導体装置１００の製造工程を説明するための工程断面図 ソース電極およびドレイン電極の傾斜面が光照射時に供することになる利点を説明するための模式図（マスク態様の本発明） （ａ）～（ｄ）は、マスク態様の本発明の実施形態に係るフレキシブル半導体装置１００’の製造工程を説明するための工程断面図 （ａ）～（ｃ）は、マスク態様の本発明の実施形態に係るフレキシブル半導体装置１００’の製造工程を説明するための工程断面図 （ａ）および（ｂ）は、マスク態様の本発明の実施形態に係るフレキシブル半導体装置１００’の製造工程を説明するための工程断面図 本発明の実施形態に係る画像表示装置の駆動回路９０を示す回路図 （ａ）は、画像表示装置の駆動回路がフレキシブル半導体装置１００によって構成された積層構造体２００の一例を示す断面図、および（ｂ）はマスク態様の本発明の実施形態における積層構造体２００の一例を示す断面図 （ａ）積層構造体２００における層１０１を示す平面図、および（ｂ）はマスク態様の積層構造体２００における層１０１を示す平面図 （ａ）積層構造体２００における層１０２を示す平面図、および（ｂ）はマスク態様の積層構造体２００における層１０２を示す平面図 （ａ）積層構造体２００における層１０３を示す平面図、および（ｂ）はマスク態様の積層構造体２００における層１０３を示す平面図 （ａ）積層構造体２００における層１０４を示す平面図、および（ｂ）はマスク態様の積層構造体２００における層１０４を示す平面図 （ａ）積層構造体２００における層１０５を示す平面図、および（ｂ）はマスク態様の積層構造体２００における層１０５を示す平面図 （ａ）線VII－VIIに沿った積層構造体２００の断面図、および（ｂ）線XI－XIに沿った積層構造体２００の断面図 （ａ）線VIII－VIIIに沿った積層構造体２００の断面図、および（ｂ）線XII－XIIに沿った積層構造体２００の断面図 本発明の画像表示装置を模式的に表した断面図 カラーフィルターを備えた本発明の画像表示装置の態様を模式的に表した断面図 （ａ）～（ｅ）は、本発明の画素表示装置の製造工程を模式的に示す工程断面図 （ａ）～（ｄ）は、カラーフィルターを備えた本発明の画像表示装置の製造工程を模式的に示す工程断面図 フレキシブル半導体装置１００がロール・ツー・ロール工法で製造される態様を表した模式図 （ａ）ローラ２３０に巻き取られた積層構造体１１０の一部を拡大して示す断面図、および（ｂ）はマスク態様の本発明の実施形態における前記積層構造体１１０の断面図 フレキシブル半導体装置の製品適用例（テレビ画像表示部）を示した模式図 フレキシブル半導体装置の製品適用例（携帯電話の画像表示部）を示した模式図 フレキシブル半導体装置の製品適用例（モバイル・パソコンまたはノート・パソコンの画像表示部）を示した模式図 フレキシブル半導体装置の製品適用例（デジタルスチルカメラの画像表示部）を示した模式図 フレキシブル半導体装置の製品適用例（カムコーダーの画像表示部）を示した模式図 フレキシブル半導体装置の製品適用例（電子ペーパーの画像表示部）を表した模式図
　以下、図面を参照しながら、本発明の実施の形態を説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。また、各図における寸法関係（長さ、幅、厚さ等）は実際の寸法関係を反映するものではない。
　本明細書で説明される“方向”（特に本発明の製造工程における“方向”）は、絶縁層１０と半導体層２０との位置関係を基準とした方向であり、便宜上、図中の上下方向にて説明する。基本的には、各図の上下方向に対応しており、絶縁層１０を基準として半導体層２０が形成される側を「上方向」とし、絶縁層１０を基準として半導体層２０が形成されない側を「下方向」としている。
《間隙を有するソース・ドレイン電極をバンク部材として用いる態様の本発明》
　図１（ａ）及び（ｂ）を参照しながら、本発明の実施形態に係るフレキシブル半導体装置１００について説明する。図１（ａ）は、本発明のフレキシブル半導体装置１００の構成を模式的に示す斜視図である。また、図１（ｂ）は、フレキシブル半導体装置１００のソース３０ｓと、チャネル２２（２０）と、ドレイン３０ｄとの関係を示す図である。
　本実施形態に係るフレキシブル半導体装置１００は、可撓性を有する半導体装置である。図示するように、かかるフレキシブル半導体装置１００は、ゲート絶縁膜１０ｇとなる部位を有する絶縁層１０と、金属箔７０から構成されたソース電極３０ｓおよびドレイン電極３０ｄとから構成されている。ソース電極３０ｓおよびドレイン電極３０ｄは、絶縁層１０の上に形成されている。
　ソース電極３０ｓおよびドレイン電極３０ｄの間には、間隙５０が存在している。本実施形態の構成では、間隙５０を挟んで配置されたソース電極３０ｓおよびドレイン電極３０ｄは、バンク部材として機能する。つまり、間隙５０は、半導体層の形成時において、半導体層形成位置を定める位置決め用バンク（positioning bank）として機能する。そして、半導体原料が液体となる場合では、間隙５０が貯留用バンク（storage bank）としても機能する。
　図示するように、半導体層２０は間隙５０の少なくとも一部を埋めるように形成されている。図１（ａ）では、半導体層２０を透過させて、間隙５０の形状が見えるように表現している。そして、絶縁層１０の上には、半導体層２０、ソース電極３０ｓおよびドレイン電極３０ｄを覆うように、樹脂フィルム層６０が形成されている。ここでは、間隙５０を分かりやすく表すために、樹脂フィルム層６０は点線（二点差線）で表している。
　図示する態様から分かるように、樹脂フィルム層６０の一部は、間隙５０に嵌合する突起部６５となっている。特に、「樹脂フィルム層６０の突起部６５」と「間隙５０」とが相補的な形状を有するように互いに嵌合している。このように突起部６５と間隙５０とが互いに嵌合することによって、「樹脂フィルム層６０」と「ソース電極３０ｓおよびドレイン電極３０ｄを含む構造体」との密着度を向上させることができる。つまり、間隙５０に起因して、フレキシブル半導体装置１００の積層構造の密着性が向上している。
　尚、ゲート電極１２は、絶縁層１０を挟んで半導体層２０の反対側の位置に形成されている。言い換えると、絶縁層１０のうちゲート絶縁膜１０ｇとなる表面に、ゲート電極１２が設けられている。
　本実施形態における半導体層２０は、“間隙”をバンクとして機能させて得られるものである。例えば、薄膜形成法や印刷法を用いて間隙領域に半導体層を形成する場合、原料供給の多少のずれに依らず間隙５０に半導体材料が堆積することになり、その堆積物を半導体層として利用するので、間隙５０が半導体層形成位置を定める位置決め用バンクとして機能し得る（図４参照）。そして、例えば半導体層２０がシリコン（Ｓｉ）から構成されている場合では、液体シリコンを間隙５０に滴下して半導体層２０を形成することになるが、間隙５０が液体シリコンを留める役割も果たすことになる。つまり、半導体原料がペースト状・液体状である場合では、間隙５０は、半導体原料の“位置決め要素”として機能するだけでなく、半導体原料を保持する作用を有する“貯留要素”としても機能し得る。
　本実施形態における半導体層２０を構成する材料としては、上述したシリコン（Ｓｉ）の他、種々のものを使用することができ、例えば、ゲルマニウム（Ｇｅ）等の半導体を用いてもよいし、酸化物半導体を用いてもよい。酸化物半導体としては例えばＺｎＯ、ＳｎＯ２、Ｉｎ２Ｏ３、ＴｉＯ２などの単体の酸化物や、ＩｎＧａＺｎＯ、ＩｎＳｎＯ、ＩｎＺｎＯ、ＺｎＭｇＯなどの複合酸化物が挙げられる。あるいは、必要に応じて化合物半導体（例えば、ＧａＮ、ＳｉＣ、ＺｎＳｅ、ＣｄＳ、ＧａＡｓなど）を使用できる。更には、有機半導体（例えばペンタセン、ポリ３ヘキシルチオフェン、ポルフィリン誘導体、銅フタロシアニン、Ｃ６０）なども使用することができる。
　本実施形態におけるゲート絶縁膜１０ｇを含む絶縁層１０は、無機材料から構成されている。例えば、半導体層２０がシリコン（Ｓｉ）からなる場合、ゲート絶縁膜１０ｇは、シリコン酸化膜（ＳｉＯ２）、または、シリコン窒化膜から形成することができる。なお、ゲート絶縁膜１０ｇは、ゾルゲル法を用いて作製することも可能である。また、ゲート絶縁膜１０ｇは、金属箔７０を陽極酸化することによって形成された酸化膜から構成することも可能である。
　本実施形態の間隙５０周辺の構造を上方から見ると、図１（ｂ）に示すように表すことができる。間隙５０におけるゲート絶縁膜１０ｇの上には、半導体層２０が形成されている。その半導体層２０には、ソース電極３０ｓとドレイン電極３０ｄとが接触している。半導体層２０の下面（底面）には、ゲート絶縁膜１０ｇおよびゲート電極１２が位置している。したがって、半導体層２０のうちソース電極３０ｓとドレイン電極３０ｄとの間に位置する部位はチャネル領域２２となり、それらの要素によってトランジスタ（薄膜トランジスタ：ＴＦＴ）が構築されている。
　本実施形態の樹脂フィルム層６０は、可撓性を有する樹脂材料から構成されている。特に樹脂フィルム層６０は、半導体層２０を含むトランジスタ構造体を支持するための支持基材としても機能し得、硬化後に可撓性を有する熱硬化性樹脂材料や熱可塑性樹脂材料から構成されていていよい。そのような樹脂材料としては、例えば、エポキシ樹脂、ポリイミド（ＰＩ）樹脂、アクリル樹脂、ポリエチレンテレフタレート（ＰＥＴ）樹脂、ポリエチレンナフタレート（ＰＥＮ）樹脂、ポリフェニレンサルファイド（ＰＰＳ）樹脂、ポリフェニレンエーテル（ＰＰＥ）樹脂、ＰＴＦＥなどのフッ素系樹脂、液晶ポリマー、それらの複合物等を挙げることができる。別法にて、樹脂フィルム層６０はポリシロキサンなどを含有する有機無機ハイブリッド材料から構成されていてもよい。上記のような樹脂材料は寸法安定性の性質に優れており、本発明におけるフレキシブル基材の材料として好ましい。
　次に、図２（ａ）～（ｄ）および図３（ａ）～（ｃ）を参照して、本発明に係るフレキシブル半導体装置１００の製造方法について説明する。尚、図２（ａ）～（ｄ）および図３（ａ）～（ｃ）は、フレキシブル半導体装置１００の製造方法を説明するための工程断面図である。
　本発明の製造方法の製造方法の実施に際しては、まず、工程（Ａ）を実施する。つまり、図２（ａ）に示すように、金属箔７０を用意する。本実施形態の金属箔７０は、例えば、銅箔またはアルミ箔から構成されているものであってよい。金属箔７０の厚さは、例えば０．５μｍ～１００μｍ程度であり、好ましくは２～２０μｍ程度である。
　次に、工程（Ｂ）として、図２（ｂ）に示すように金属箔７０の表面に絶縁層１０を形成する（絶縁層１０の厚さは３０ｎｍ～２μｍ程度であってよい）。絶縁層１０には、ゲート絶縁膜となる部位（１０ｇ）も含まれている。絶縁層１０は、例えば、酸化シリコンであってよい。かかる場合、例えばＴＥＯＳなどによって得られる酸化シリコン薄膜を形成してよい。
　ゲート絶縁膜となる部位を有する絶縁層１０は、無機材料から構成することが可能である。すなわち、樹脂基材を支持基板として用いるフレキシブル半導体装置においては、ゲート絶縁膜として有機絶縁膜を使用することが考えられるものの、本発明では無機材料からなるゲート絶縁膜を用いることができ、フレキシブル半導体装置１００のトランジスタ特性を向上させることができる。
　なぜなら、無機材料からなるゲート絶縁膜は、有機材料からなるゲート絶縁膜と比較して、厚さが薄くても絶縁耐圧が高く、また、誘電率も高いからである。本発明に係るＴＦＴ構成では、金属箔７０の表面に絶縁層１０を形成するので、絶縁層１０を作製する際のプロセス上の制約が少ない。したがって、本発明では、フレキシブル半導体装置のゲート絶縁膜の作製であっても、無機材料からなるゲート絶縁膜を容易に形成することができる。また、金属箔７０の上に絶縁層１０を形成した後も、下地は金属箔７０であるので、その絶縁層１０をアニール処理（熱処理）して、膜質を向上させることも可能である。
　さらに、金属箔７０がアルミニウムから成る場合、その金属箔７０の表面領域を局所的に陽極酸化することによって、絶縁層１０を形成することも可能である（局所的な陽極酸化で形成する絶縁層の厚さは３０ｎｍ～２００ｎｍ程度であってよい）。アルミニウムの陽極酸化は、種々の化成液を用いて簡易に行うことができ、これにより、非常に薄い緻密な酸化被膜を形成することができる。例えば化成液としては、アンモニアで中性付近のｐＨになるように調整した「酒石酸水溶液とエチレングリコールとの混合溶液」を用いることができる。また、陽極酸化によって絶縁層１０を形成できる金属箔７０は、アルミニウムに限らず、良好な電気伝導性を有し、緻密な酸化物を容易に形成できる金属であればよく、例えば弁金属（バルブメタル）である。このような弁金属としては、例えば、アルミニウム、タンタル、ニオブ、チタン、ハフニウム、ジルコニウム、モリブデンおよびタングステンから成る群から選択される少なくとも１種以上の金属または合金を挙げることができる。ちなみに、陽極酸化を利用する場合、金属箔７０の表面が複雑な形状であっても表面に均一な厚みで酸化膜を形成することができるという利点がある。また、陽極酸化の場合では、酸化シリコン膜よりも高誘電率のゲート絶縁膜を作製することができるという利点もある。
　更にいえば、金属箔７０は弁金属（例えば、アルミニウム）に限らず、酸化によって金属表面が酸化被膜で一様に覆われるものであればよく、それゆえに、弁金属以外の金属から成るものであってもよい。その場合、金属箔７０の酸化方法は、陽極酸化に代えて、熱酸化（加熱による表面酸化処理）や化学酸化（酸化剤による表面酸化処理）を用いることができる。
　別法にて、絶縁層１０は、ゾルゲル法を用いて形成することも可能である（ゾルゲル法で形成する絶縁層の厚さは１００ｎｍ～１μｍ程度であってよい）。この場合、絶縁層１０は、例えば、酸化シリコン膜から構成されることになる。ゾルゲル法による酸化シリコン膜の作成方法の一例を挙げると、テトラ・エトキシ・シラン(ＴＥＯＳ)、メチル・トリエトキシシラン（ＭＴＥＳ）、エタノール、希塩酸（０．１ｗｔ％）の混合溶液を室温で２時間攪拌して調製したコロイド溶液(ゾル)を、金属箔上にスピンコート法にて均一に塗布して、３００℃にて１５分加熱処理をして作製することができる。ゾルゲル法によれば、シリコン酸化膜のみならずハフニウム酸化膜、アルミニウム酸化膜、チタン酸化膜など高誘電率のゲート絶縁膜を作製することができるという利点がある。
　次に、図２（ｃ）に示すように、絶縁層１０の上に支持基板７２を形成する。つまり、本発明の製造方法の工程（Ｃ）を実施する。支持基板７２は、セラミック基材（例えば、アルミナ（Ａｌ２Ｏ３）、ジルコニア（ＺｒＯ））、または、金属基材（例えば、ＳＵＳ３０４などのステンレス基板）であってよい。なお、支持基板７２として、樹脂基材を用いても構わない。一例を挙げるとすると、そのような基材を絶縁層１０に貼り合わせることによって（必要に応じて接着剤を用いて）、絶縁層１０の上に支持基板７２を供することができる。
　次に、図２（ｄ）に示すように、金属箔７０の一部をエッチングすることによって、金属箔７０からソース電極３０ｓおよびドレイン電極３０ｄを形成する。つまり、本発明の製造方法の工程（Ｄ）を実施する。ここで、金属箔７０のエッチングを行っても、絶縁層１０の片面に支持基板７２が形成されているので、支持基板７２によって全体は保持される。換言すると、金属箔７０のエッチングを行っても、全体が切れてバラバラになってしまうことはない。
　ソース電極３０ｓおよびドレイン電極３０ｄの形成は、例えば、フォトリソとエッチングの組合せによって行うことができる。詳述すると次のようになる。まず、ドライフィルムや液状タイプなどのフォトレジスト材料を金属箔７０全面に成膜する。次に、ソース電極３０ｓおよびドレイン電極３０ｄの形状および位置を規定するパターンの形成されたフォトマスクを用いてパターン露光、現像する。次いで、ソース電極３０ｓおよびドレイン電極３０ｄに対応するパターンを有するフォトレジストをマスクとして、金属箔７０をエッチング液に浸漬すると、ソース電極３０ｓおよびドレイン電極３０ｄ、ならびに、両電極（３０ｓ・３０ｄ）の間に位置する間隙５０が形成される。最後にフォトレジストを除去すれば「間隙を挟んで配置されたソース電極およびドレイン電極」が完成する。ここで、エッチング液は金属箔の種類に応じて適当なものを選択して用いることができる。一例を挙げると、銅箔を用いる場合は塩化第２鉄溶液や過酸化水素・硫酸溶液を用いることができる。アルミ箔の場合ではリン酸、酢酸、硝酸の混合溶液を用いることができる。
　本実施形態の構成では、ソース電極３０ｓおよびドレイン電極３０ｄの面のうち、間隙５０を挟んで対向する端面５０ｂが傾斜面となっている。換言すれば、図２（ｄ）に示すように、間隙５０の周辺は、底面５０ａと壁面５０ｂと上面５０ｃとからなり、壁面５０ｂが傾斜している。壁面５０ｂと上面５０ｃとのなす角度θは鈍角であり、例えば、角度θ＝１００°～１７０°程度であり、好ましくは１１０°～１６０°程度である（図２（ｄ）参照）。尚、図２（ｄ）に示すような間隙５０の底面寸法ｗは、好ましくは１μｍ～１ｍｍ程度であり、より好ましくは１０μｍ～３００μｍ程度である。また、図２（ｄ）に示すような間隙５０の高さ・深さ寸法ｈは、好ましくは０．５μｍ～１００μｍ程度、より好ましくは２μｍ～２０μｍ程度である。
　次に、図３（ａ）に示すように、ソース電極３０ｓおよびドレイン電極３０ｄをバンク部材として用いて、間隙５０に半導体層２０を形成する。つまり、本発明の製造方法の工程（Ｅ）を実施する。この工程（Ｅ）では、「間隙５０を挟んで配置されたソース電極およびドレイン電極」を“位置決め”用のバンク部材として機能させるので、半導体層２０を好適に形成することができる。
　具体的には、間隙５０の周辺における底面５０ａとなる絶縁層１０（ゲート絶縁膜１０ｇとなる部位）の上に半導体層２０を形成する（半導体層２０の厚さは３０ｎｍ～１μｍ程度であってよく、好ましくは５０ｎｍ～３００ｎｍ程度である）。つまり、間隙５０に収容されるように半導体層２０を形成する。
　例えば、薄膜形成法や印刷法によって半導体層を形成する場合、供される半導体材料が間隙５０に堆積し、その堆積物を半導体層として利用することができるので、間隙５０が、半導体層形成の位置を定める役割を果たすことになる（図４参照）。つまり、「間隙５０を挟んで配置されたソース電極およびドレイン電極」が“位置決め”用のバンク部材として機能する。薄膜形成法としては、例えば、真空蒸着、スパッタリング、プラズマＣＶＤなどを挙げることができる。また、印刷法としては、凸版印刷、グラビア印刷、スクリーン印刷、インクジェットなどを挙げることができる。
　また、半導体層２０を構成する材料が液体であって底面５０ａの上に液体材料を供給する場合では、その液体材料が間隙５０の外に流れ出さず、間隙５０の内にて保持されることになる。つまり、この場合では、間隙５０が、液体の半導体材料を保持する役割も果たすことになる。それゆえ、半導体材料が液体・ペースト状である場合では「間隙５０を挟んで配置されたソース電極およびドレイン電極」が“位置決め”用バンク部材として機能するとともに、“貯留”用のバンク部材としても機能する。
　半導体層の形成を具体的に例示する。半導体層２０をシリコン層として形成する場合、一例としては、環状シラン化合物含有溶液（例えばシクロペンタシランのトルエン溶液）をインクジェットなどの方法を用いて、間隙５０の底面５０ａの上に塗布し、次いで、３００℃で熱処理することによって、アモルファスシリコンからなる半導体層２０を形成することができる。
　半導体層を形成した直後は、金属箔７０の上に絶縁層１０を介して半導体層２０が設けられた状態であるので、半導体層２０をアニール処理することが可能である。半導体層２０をアニール処理することによって、半導体層２０の膜質を向上させたり、改質したりすることができる。特に、支持基板７２がセラミック基材や金属基材である場合には耐熱性に優れるので、高温のアニール処理をしても実質的に問題ない。また、支持基板７２が樹脂基材からなる場合でも、その支持基板７２は最終的に除去されるものであるので、樹脂基材からなる支持基板７２の膜質が比較的劣化したとしても、支持基板として機能するのであれば、半導体層２０のアニール処理を実行することは可能である。
　アモルファスシリコンからなる半導体層２０を間隙５０の中に形成した場合では、アニール処理後によって、多結晶シリコン（例えば、平均粒径：数百ｎｍ～２μｍ程度）に変化させることができる。また、半導体層２０が多結晶シリコンの場合では、アニール処理によってその結晶度が向上したりする。また、半導体層２０の膜質の変化によって、半導体層２０の移動度が向上し、アニールの処理前と処理後とでは移動度が顕著に大きく異なることになる。
　ここで、シリコン半導体の結晶粒径と移動度との関係を例示的に簡単に説明すると次の通りである。ａ－Ｓｉ（アモルファスシリコン）の移動度は、＜１．０（ｃｍ２／Ｖｓ）である。μＣ－Ｓｉ（微結晶シリコン）の移動度は、約３（ｃｍ２／Ｖｓ）であり、その結晶粒径は１０～２０ｎｍである。ｐＣ－Ｓｉ（多結晶シリコン）の移動度は、約１００（ｃｍ２／Ｖｓ）、または、１０～３００（ｃｍ２／Ｖｓ）程度であり、その結晶粒径は５０ｎｍ～０．２μｍである。したがって、アニール処理によって、ａ－Ｓｉ（アモルファスシリコン）から、μＣ－Ｓｉ（微結晶シリコン）またはｐＣ－Ｓｉ（多結晶シリコン）に膜質が変化すると、移動度は数倍以上（数倍、数十倍、数百倍など）に変化する。なお、ｓＣ－Ｓｉ（単結晶シリコン）の移動度は例えば６００（ｃｍ２／Ｖｓ）以上である。
　ここでのアニール処理としては、半導体層２０が形成された金属箔７０の全体を加熱処理する手法の他、間隙５０にレーザ光を照射して、半導体層２０を加熱する手法を採用することができる。レーザ光を照射してアニール処理をする場合には、例えば、次のようにすることができる。一例を挙げると、波長３０８ｎｍのエキシマレーザ（ＸｅＣｌ）を、エネルギー密度５０ｍＪ／ｃｍ２、パルス幅３０ナノ秒で１００～２００ショット照射することができる。なお、具体的なアニール処理の条件は、種々の因子を総合的に勘案して適宜決定される。
　半導体層２０の加熱処理に際して、絶縁層１０（特にゲート絶縁膜１０ｇ）の加熱処理を行ってもよい。つまり、半導体層２０のアニール処理と、絶縁層１０のアニール処理とを同一工程で実行してもよい。これにより、絶縁層１０（特にゲート絶縁膜１０ｇ）の膜質も変化させることができる。例えば、半導体層が加熱されると、その熱に起因してゲート絶縁膜１０ｇも加熱することができる。絶縁層１０が水蒸気中で熱酸化（ウエット酸化）によって作製した酸化膜（ＳｉＯ２）から成る場合、絶縁層１０が加熱されることによって、その酸化膜（ＳｉＯ２）の電子トラップ準位を減少させることができる。さらに説明をすると、ウエット酸化は、ドライ酸化よりも酸化速度が１０倍程度大きいので生産性が良く好ましいが、電子トラップ準位が多くなる傾向がある。一方、ドライ酸化は、電子トラップ準位の生成は少ないものの、ホールトラップが多くなる。そこで、ウエット酸化による酸化膜を酸素雰囲気中で加熱処理されることによって、電子トラップおよびホールトラップが共に少ないゲート酸化膜を生産性良く得ることができる。
　半導体層２０の形成（およびその加熱処理）に引き続いて、工程（Ｆ）として樹脂フィルム層６０を形成する。つまり、図３（ｂ）に示すように、ソース・ドレイン電極３０ｓ・３０ｄおよび半導体層２０を覆うように樹脂フィルム層６０を形成する。これにより、フィルム積層体（フレキシブル基板構造体）１１０が得られる。本発明では、この樹脂フィルム層６０の形成において、樹脂フィルム６０の一部を間隙５０に挿入させる。つまり、間隙部５０が樹脂フィルム材で充填されるように、樹脂フィルム層６０を形成する。これにより、樹脂フィルム層６０において間隙５０に嵌合される突起部６５が得られる。そして、このように突起部６５が間隙５０に嵌合することによって、樹脂フィルム層６０と、ソース・ドレイン電極３０ｓ・３０ｄを含むトランジスタ構造体との密着性が向上する。
　ここで、間隙５０を規定する対向面の角度θ（図２（ｄ）参照）が本願発明のように鈍角である場合では、例えば角度θが直角である場合と比較して、樹脂フィルム６０の一部が間隙５０内に挿入されやすくなり、それゆえに、突起部６５と間隙５０との嵌合が形成されやすくなるので好ましい。角度θが鈍角のときは、角度θが直角である場合と比べて、半導体層２０を形成する際に、ソース・ドレイン電極３０ｓ・３０ｄのバンク部材としての機能を高めることができる。すなわち、半導体材料を間隙５０内に滴下する際に、滴下装置の位置精度が悪い（又は、公差が大きい）ときでも、角度θを鈍角した構造の場合の方が受け止める範囲を広げることができるので、形成される半導体層２０の位置合わせ精度を高めることができる。
　樹脂フィルム層６０の形成方法は、特に限定されないが、例えば、半硬化の樹脂フィルムを絶縁層１０の上に貼り合わせて硬化させる方法（樹脂シートの貼り合わせ面に接着性材料を塗布してもよい。）や、液体の樹脂を絶縁層１０の上にスピンコートなどで塗布して硬化させる方法などを採用することができる。形成される樹脂フィルム層６０の厚さは、例えば４～１００μｍ程度である。半硬化の樹脂フィルムを貼り合わせる場合では、貼合せ時に樹脂フィルムを加圧することによって樹脂フィルムの一部を「ソース電極とドレイン電極との間の間隙５０」に供することができ、それによって、樹脂フィルム層の一部を間隙５０に嵌合させることができる。尚、貼合せに用いる樹脂フィルムとして、「間隙５０の形状と実質的に相補的な形状を有する凸部を予め備えた樹脂フィルム」を用いてもよい。
　樹脂シートの貼り合わせ面に接着性材料を塗布した場合では、樹脂シート部厚さが２～１００μｍ程度であってよく、接着性材料部厚さが３～２０μｍ程度であってよい。貼り合わせ条件は、樹脂フィルム材料、接着性材料の硬化特性に応じて適宜決定することができる。例えば、ポリイミド・フィルム（厚み：約１２．５μｍ）の貼り合わせ面にエポキシ樹脂を接着性材料として塗布（厚み：約１０μｍ）した樹脂フィルムを用いる場合は、まず、金属箔と樹脂フィルムとを積層して６０℃に加熱して、３ＭＰａに加圧した条件で仮圧着する。そして、１４０℃、５ＭＰａで１時間接着性材料を本硬化させる。
　このように樹脂フィルム層６０が形成されることによって、半導体層２０を保護することができるとともに、次工程（金属箔７０のパターニング処理など）のハンドリングや搬送を安定して行うことが可能となる。
　樹脂フィルム層６０が形成された後においては、フィルム積層体１１０から、支持基板７２を除去し、次いで、ゲート絶縁膜１０ｇの表面にゲート電極１２を形成する。以上の工程によって、本発明に係るフレキシブル半導体装置１００を得ることができる。
　ここで、図３（ｃ）に示した構造において支持基板７２を除去したとしても、今度は樹脂フィルム６０が支持基材としての役割を果たすことができる。ゲート電極１２は、典型的には、金属ペースト（例えば、Ａｇペースト）から形成することができる。なお、ゲート電極１２の形成は、スクリーン印刷、グラビア印刷、インクジェット法などの印刷法で金属ペーストを塗布して実行することができる他、真空蒸着、スパッタリング、プラズマＣＶＤなどの薄膜形成法、または、めっき法によって実行することができる。更には、支持基板７２が金属基材（または導電性材料）からなる場合、その金属基材をパターニングすることによっても、ゲート電極１２を形成することが可能である。
　ここで、樹脂基材を支持基板として用いるフレキシブル半導体装置においては、薄膜トランジスタなどの異種材料が積層されることになるので、層間界面における接着強度が相対的に小さく接着性が問題となる。特に、金属層と有機物層との界面では剥離等が生じ易い。一般的には、金属の表面にプラスティックとの親和性が高いシランカップリング剤の層を形成したり、接着剤に極性基を多く有するエポキシ樹脂を用いる一般に行われているものの、それらの手法では特定の材料の組合せが必要となり、材料選択の余地を狭めてしまうこととなる。材料組合せを制約のなかで、電気的な特性のみならず、製造プロセスでの耐熱性や、使用環境での対環境安定性を満足することはデバイス開発を益々困難なものとする。異種材料を積層したときに熱膨張のミスマッチにより界面にひずみが生ずることを考慮すると、あるいは、単位長さあたりのミスマッチが同じであっても積層体の面積が大きくなればそれだけ、ひずみの絶対値が大きくなることを考慮すると、上記の接着性・剥離の問題は、今後デバイスが大面積化すればするほど深刻化し得るといえ、また、積層体がロール状に曲げられるロール・ツー・ロール方式にて顕在化し得るといえる（ロール・ツー・ロール方式では、積層体上面と下面でひずみの大きさが異なり、接着強度の弱い界面での剥離等の課題を生じやすい）。この点、本発明のフレキシブル半導体装置１００では、樹脂フィルム層６０の突起部６５が間隙５０に嵌合することにより、樹脂フィルム層６０と「ソース・ドレイン電極３０ｓ・３０ｄを含むトランジスタ構造体」との密着性が向上する。
　嵌合構造を形成して異種材料界面の接着性を向上させる場合では、嵌合構造の突起の大きさや数量に特に限定はなく、大きさは大きいほど、また、数は多いほど効果は高い。その一方、接着性を向上させるために嵌合構造を別途形成すると、トランジスタや配線を形成する部分の面積が減少してしまい都合が悪くなる。本発明のフレキシブル半導体装置１００では、間隙５０におけるソース・ドレイン電極３０（３０ｓ、３０ｄ）間のチャネル部分を嵌合構造として用いるので、接着性を向上させるための嵌合構造を別途形成しなくてもよい。つまり、本発明では、嵌合構造の突起部６５（即ち、間隙５０）のサイズが大きければ大きいほど、また、その数が多ければ多いほど接着性・密着性を向上させることができる。本発明における嵌合構造の大きさは、トランジスタ構造体の大きさに対応して、例えば、間隙部の底面が１μｍ～１ｍｍ、高さが０．５μｍ～１００μｍ程度である。また、嵌合構造の面密度は、例えば有機ＥＬディスプレイに用いる場合では、解像度と画面サイズに対応して決定される。一例を挙げると、１００インチのテレビでＲＧＢ夫々に２トランジスタを形成した場合にはＮＴＳＣ(縦横の画素数が７２０×４８０)方式では約５８０個／平方インチ、フラハイビジョン（縦横の画素数が１９２０×１０８０）方式では約３４６０個／平方インチとなる。
《間隙を有するソース・ドレイン電極をマスクとして用いる態様の本発明》
　本発明におけるようなバンク部材は、光硬化による別の電極形成の“マスク”として用いることができる。具体的には、金属箔のエッチングにより得られた「間隙を有するソース・ドレイン電極」をマスクとして用いて光照射を実施し、それによって、光硬化性導電性ペースト層を部分的に硬化させてゲート電極を形成することができる。これは、従来技術におけるフレキシブル半導体装置の設計では「トランジスタの寄生容量の影響を考慮する必要があり、かかる寄生容量を一定かつ最小にすることが望まれている」といった事情があるので、その事情にとって特に有利となる。以下マスク態様の本発明について詳述する。
　バンク部材を“マスク”として用いる態様に係る本発明のフレキシブル半導体装置の製造方法は、
　金属箔を用意する工程（Ａ）’、
　金属箔に、ゲート絶縁膜となる部位を含む絶縁層を形成する工程（Ｂ）’、
　金属箔の一部をエッチングして、かかる金属箔からソース電極およびドレイン電極を形成する工程（Ｃ）’、
　絶縁層の主面のうち半導体層が形成される側と反対側の主面に、光硬化性の導電性ペーストを供して、光硬化性導電性ペースト層を形成する工程（Ｄ）’、ならびに
　ソース電極およびドレイン電極をマスクとして用いて、かかるソース電極およびドレイン電極が形成された側から光を照射し、それによって、光硬化性導電性ペースト層の一部を硬化させてゲート電極を形成する工程（Ｅ）’
を含んで成ることを特徴とする。
　マスク態様の本発明の製造方法の特徴の１つは、金属箔のエッチングにより得られる電極をマスクとして用いて光照射を実施し、それによって、光硬化性導電性ペースト層を部分的に硬化させて別の電極を形成することである。より具体的には、金属箔のエッチングにより得られるソース電極およびドレイン電極をマスクとして用いて光照射を実施し、それによって、絶縁層の主面のうち半導体層が形成される側と反対側の主面に設けられた光硬化性導電性ペースト層を部分的に硬化させてゲート電極を形成する。これによって、ゲート電極の端面がソース電極の端面およびドレイン電極の端面と自己整合的に一致するようになる。即ち、ソース電極の一方の端面とゲート電極の一方の端面とが相互に整合ないしは整列した位置関係を有すると共に、ドレイン電極の一方の端面とゲート電極の他方の端面とが相互に整合ないしは整列した位置関係を有することになる。
　かかる製造方法では、工程（Ｃ）’の後において、ソース電極とドレイン電極との間の“間隙”に収まるように絶縁層の主面上に半導体層を形成する。そして、半導体層の形成後に光照射の工程（Ｅ）’を実施する場合では、半導体層を介して光照射を行うことになる。つまり、ソース電極およびドレイン電極に向かって光を照射し、照射された光が「ソース電極とドレイン電極との間に形成された半導体層」を透過することによって、光硬化性導電性ペースト層を部分的に硬化させる。
　上述したように、半導体層の形成においては、ソース電極およびドレイン電極をバンク部材として用いて、かかるソース電極とドレイン電極との間の間隙に半導体材料を供することが好ましい。
　ある好適な態様では、工程（Ｃ）’に先立って、絶縁層上に支持基板を設けるか、あるいは、そのような支持基板の層を形成する。換言すれば、金属箔に形成された絶縁層に重なるように支持基板を配置・形成した後、金属箔の一部をエッチングして、かかる金属箔からソース電極およびドレイン電極を形成する。
　ソース電極およびドレイン電極の形成に際しては、ソース電極およびドレイン電極が成す面のうち“間隙”を挟んで対向する端面が傾斜面となるように、金属箔にフォトリソとウェットエッチングとを実施することが好ましい。より具体的には、“間隙”が成す形状がテーパ形状となるようにソース電極およびドレイン電極の端面をウェットエッチングにより傾斜面とする。
　絶縁層上に配置・形成される支持基板としては、セラミック基材または金属基材を用いてよい。かかる場合、半導体層および／またはゲート絶縁膜に加熱処理を積極的に施すことができる。半導体層の加熱処理についていえば、支持基板の上の半導体層に対して加熱処理を施すことができる。好ましくは「セラミック基材または金属基材から成る支持基板」の上の半導体層に対してレーザ照射することによって半導体層をアニール処理する。このような処理によって、半導体層の膜質または特性を変化させ、それによって、半導体特性の向上を図ることができる（例えば、“膜質の変化”によって、半導体層の結晶度の向上を図ることができる）。尚、ここで用いる「アニール処理」という用語は、上述したように、例えば「結晶状態」、「結晶度」および／または「移動度」などの向上や特性安定化を目的とした加熱処理を実質的に意味している。また、絶縁層の加熱処理についていえば、工程（Ｂ）’の後でゲート絶縁膜に加熱処理を施す。好ましくは、ゲート絶縁膜（絶縁層）に対してレーザ照射することによって絶縁層をアニール処理する。このような絶縁層の処理では、ゲート絶縁膜に対して直接的に加熱処理（特にアニール処理）を施してもよく、あるいは、半導体層の加熱に際して、半導体層に生じる熱によって絶縁膜を加熱（特にアニール処理）してもよい。
　マスク態様の本発明の製造方法は、半導体層、ソース電極およびドレイン電極を覆うように、絶縁層の上に樹脂フィルム層を形成する工程を更に含んで成り得る。かかる樹脂フィルム層の形成は、例えば樹脂フィルムを絶縁層上に貼り合わせることによって行っており、その際に樹脂フィルムの一部を“間隙”に嵌合させる。一例を挙げるとすると、樹脂フィルム層前駆体を用い、それをソース電極・ドレイン電極が形成された支持基板に貼り合わせるに際して樹脂フィルム層前駆体の一部が「支持基板上に位置するソース電極とドレイン電極との間の間隙」に埋め込まれるように押圧しながら貼り合わせる。このような樹脂フィルム層の形成はロール・ツー・ロール工法によって行うことができる。
　マスク態様の本発明に係る別のある好適な形態では、工程（Ｂ）’において、ゲート絶縁膜を含む絶縁層を無機材料から形成する。例えば、ゲート絶縁膜を含む絶縁層をゾルゲル法によって形成してよく、あるいは、金属箔を成す弁金属の局所的な陽極酸化によって絶縁層を形成してもよい。
　マスク態様では、上記製造方法によって得ることができるフレキシブル半導体装置も提供される。かかるマスク態様の本発明のフレキシブル半導体装置は、
　ゲート絶縁膜となる部位を有する絶縁層、および
　絶縁層の上に形成され、金属箔から構成されたソース電極およびドレイン電極
を有して成り、
　ソース電極およびドレイン電極の間の間隙には半導体層が形成されており、
　絶縁層の主面のうち、ソース電極およびドレイン電極が形成された側と反対側の主面にゲート電極が形成されており、
　ソース電極の一方の端面（又は端部）とゲート電極の一方の端面（又は端部）とが相互に整合して位置していると共に、ドレイン電極の一方の端面（又は端部）とゲート電極の他方の端面（又は端部）とが相互に整合して位置している。
　かかるマスク態様の本発明の特徴の１つは、ソース電極およびドレイン電極の双方の端面に対して、ゲート電極の端面が自己整合的に一致するように形成されていることである。
　本明細書において「自己整合的に一致するように形成されている」とは、ゲート電極とソース電極・ドレイン電極とがセルフアライン（self-align）方式で形成されていることを意味しており、電極の形成位置に対して特別な整合措置を取ることなく、これらの電極形成に伴って必然的に「ゲート電極」と「ソース電極・ドレイン電極」とが所望の相対的位置関係を有している態様を意味している。より具体的にいえば、自己整合的に一致するように形成されているゲート電極およびソース電極・ドレイン電極においては、ゲート電極の一方の端面とソース電極の端面とがフレキシブル半導体装置の厚さ方向にて一致していると共に、ゲート電極の他方の端面とドレイン電極の端面とがフレキシブル半導体装置の厚さ方向にて一致している。
　上記マスク態様の本発明のある好適な態様では、「“ソース電極の一方の端面”と“絶縁層”との接点Ａ」と「“ゲート電極の一方の端面”と“絶縁層”との接点Ｂ」とが相互に対向していると共に、「“ドレイン電極の一方の端面”と“絶縁層”との接点Ｃ」と、「“ゲート電極の他方の端面”と“絶縁層”との接点Ｄ」とが相互に対向している。
　マスク態様の本発明のフレキシブル半導体装置において、ソース電極とドレイン電極との間の“間隙部”はテーパ形状を有していることが好ましく、それゆえ、ソース電極およびドレイン電極が成す面のうち間隙を挟んで対向する端面が傾斜面となっている（より具体的には、間隙がテーパ形状となるようにソース電極およびドレイン電極の端面が傾斜している）。
　マスク態様の本発明のフレキシブル半導体装置において、半導体層、ソース電極およびドレイン電極を覆うように可撓性を有する樹脂フィルム層が絶縁層の上に形成されているが、樹脂フィルム層は「ソース電極とドレイン電極との間の間隙」に嵌合された突起部を有している。より具体的には、「樹脂フィルム層の突起部」が「間隙」に相補的に嵌合している。つまり、「樹脂フィルム層の突起部」と「ソース電極とドレイン電極との間の間隙」とは互いに相補的な形状を有しており、樹脂フィルム層の突起部が間隙（半導体層の充填領域以外の間隙部）を満たすように設けられている。
　マスク態様のフレキシブル半導体装置における半導体層は、シリコンを含んで成っていてもよく、あるいは、酸化物半導体（例えばＺｎＯまたはＩｎＧａＺｎＯ）を含んで成っていてもよい。
　マスク態様の本発明のフレキシブル半導体装置において、ゲート絶縁膜が無機材料から構成されている。好ましくは、ゲート絶縁膜を含む絶縁層は、金属箔を局所的に酸化することで得られたものであってよい。かかる場合、金属箔が弁金属を含んで成り、ゲート絶縁膜ないしは絶縁層が、その弁金属の陽極酸化膜となっていてよい。別の態様では、ゲート絶縁膜ないしは絶縁層がゾルゲル法から得られる酸化膜となっている。
　マスク態様の本発明の特徴に基づくことによって更なる本発明の製造方法が提供される。具体的には、『金属箔のエッチングにより得られる電極をマスクとして用いて光照射を実施することによって、光硬化性導電性ペースト層を部分的に硬化させて別の電極を形成する』といった本発明の本質的な特徴に基づいて、更なる製造方法が提供される。かかるマスク態様に係る更なる本発明の製造方法は、
　金属箔を用意する工程（Ａ）”、
　金属箔に、ゲート絶縁膜となる部位を含む絶縁層を形成する工程（Ｂ）”、
　絶縁層の主面のうちゲート電極が形成される側と反対側の主面に、光硬化性の導電性ペーストを供して、光硬化性導電性ペースト層を形成する工程（Ｃ）”、
　金属箔の一部をエッチングして、該金属箔からゲート電極を形成する工程（Ｄ）”、および
　ゲート電極をマスクとして用いて、ゲート電極が形成された側から光を照射し、それによって、光硬化性導電性ペースト層の一部を硬化させてソース電極およびドレイン電極を形成する工程（Ｅ）”
を含んで成る。
　かかるマスク態様の本発明の製造方法は、金属箔のエッチングにより得られるゲート電極をマスクとして用いて光照射を実施し、それによって、光硬化性導電性ペースト層を部分的に硬化させてソース電極およびドレイン電極を形成することである。より具体的には、金属箔のエッチングにより得られるゲート電極をマスクとして用いて光照射を実施し、それによって、絶縁層の主面のうちゲート電極が形成される側と反対側の主面に設けられた光硬化性導電性ペースト層を部分的に硬化させてソース電極およびドレイン電極を形成する。これによって、ソース電極の端面およびドレイン電極の端面がゲート電極の端面と自己整合的に一致することになる。
　この更なる本発明の製造方法は、上述したソース電極・ドレイン電極をマスクとして用いる製造方法と実質的に同様の態様を有している。例えば、工程（Ｅ）”の後においては、ソース電極とドレイン電極との間の間隙に収まるように絶縁層の主面上に半導体層を形成することになるが、かかる半導体層の形成においてソース電極およびドレイン電極を“バンク部材”として用いることができ、バンク部材として機能するソース電極とドレイン電極との間の間隙に半導体材料を供することができる。また、かかる本発明の製造方法は、半導体層、ソース電極およびドレイン電極を覆うように、絶縁層の上に樹脂フィルム層を形成する工程を更に含んで成り得る。この樹脂フィルム層の形成は、例えば樹脂フィルムを絶縁層上に貼り合わせることによって行い、その際に樹脂フィルムの一部を「ソース電極とドレイン電極との間の間隙」に嵌合させる。一例を挙げるとすると、樹脂フィルム層前駆体を用い、それをソース電極・ドレイン電極が形成された支持基板に貼り合わせるに際して樹脂フィルム層前駆体の一部が「支持基板上に位置するソース電極とドレイン電極との間の間隙」に埋め込まれるように押圧しながら貼り合わせる。このような樹脂フィルム層の形成はロール・ツー・ロール工法によって行うことができる。更には、工程（Ｄ）”に先立って、金属箔に支持基板を設けてよく、あるいは、そのような支持基板の層を形成してよい。換言すれば、金属箔に対して支持基板を配置・形成した後、金属箔の一部をエッチングして、かかる金属箔からゲート電極を形成する。支持基板としては、セラミック基材または金属基材を用いてよい。半導体層および／またはゲート絶縁膜には加熱処理（より好ましくはアニール処理）を施してもよい。マスク態様に係る更なる本発明の製造方法の工程（Ｂ）”では、ゲート絶縁膜を含む絶縁層を無機材料から形成してよい。例えば、ゲート絶縁膜を含む絶縁層をゾルゲル法によって形成してよく、あるいは、金属箔を成す弁金属の局所的な陽極酸化によって絶縁層を形成してもよい。
　このようにゲート電極をマスクとして用いる製造方法で得られるフレキシブル半導体装置は、上述の半導体装置と同様の特徴を有しており、その結果、同様に規定される。つまり、ゲート電極をマスクとして用いる製造方法により得られるフレキシブル半導体装置は、
　ゲート絶縁膜となる部位を有する絶縁層、および
　絶縁層の上に形成され、金属箔から構成されたソース電極およびドレイン電極
を有して成り、
　ソース電極およびドレイン電極の間の間隙には半導体層が形成されており、
　絶縁層の主面のうち、ソース電極およびドレイン電極が形成された側と反対側の主面にゲート電極が形成されており、
　ソース電極の一方の端面とゲート電極の一方の端面とが相互に整合して位置していると共に、ドレイン電極の一方の端面とゲート電極の他方の端面とが相互に整合して位置している（より具体的には「ソース電極・ドレイン電極がゲート電極と自己整合的に一致するように形成されている」）。
マスク態様の本発明の効果としては「セルフアライン効果」を挙げることができる。つまり、マスク態様の本発明の製造方法では、金属箔のエッチングにより得られた電極を、光硬化による別の電極形成のマスクとして用いるので、それらの電極の相互の位置関係が必然的に所望の関係を満たすことになる。つまり、マスク態様の本発明では、電極の形成位置に対して特別な整合措置を取ることなく、電極形成に伴って「ゲート電極」と「ソース電極・ドレイン電極」とが所望の相対的位置関係を満たすことになり、ＴＦＴを構成する電極がセルフアライン（即ち「自己整合」）することになる。より具体的には、ゲート電極の一方の端面とソース電極の端面とがフレキシブル半導体装置の厚さ方向にて一致すると共に、ゲート電極の他方の端面とドレイン電極の端面とがフレキシブル半導体装置の厚さ方向にて一致する。換言すれば、マスク態様の本発明においてはゲート電極の端面が自己整合的にソース電極・ドレイン電極の双方の端面と一致するようになっており、フレキシブル半導体装置がセルフアラインのゲート構造を有している。従って、マスク態様の本発明では、ゲート電極とドレイン電極とのオーバーラップ部に形成されるトランジスタの寄生容量を一定かつ最小にすることができる。
　特にマスク態様の本発明では、ソース電極およびドレイン電極を“マスク”として用いると共に、間隙を挟んで配置されたソース電極およびドレイン電極を“バンク部材”として用いることもできる。つまり、ソース電極およびドレイン電極を“マスク”として用いるだけでなく、上述したように“半導体層形成のバンク部材”としても用いることができる。そして、そのような電極は、最終的には、ＴＦＴの“ソース電極”および“ドレイン電極”としてフレキシブル半導体装置の構成要素として利用することができる。これは、半導体形成に好適に寄与した“バンク部材”および電極形成に寄与した“マスク”を最終的に除去ないしは剥離する必要がないことを意味しており、それゆえ、ＴＦＴ素子を簡便なプロセスで作製することができ、生産性が向上し得る。
　次に、図５（ａ）～（ｃ）を参照しながら、マスク態様の本発明のフレキシブル半導体装置１００に係る実施形態について詳細に説明する。図５（ａ）は、マスク態様のフレキシブル半導体装置１００の構成を模式的に示す斜視図である。図５（ｂ）は、マスク態様の特徴である“自己整合的一致”の態様を示す模式図である。また、図５（ｃ）は、フレキシブル半導体装置１００のソース３０ｓと、チャネル２２（２０）と、ドレイン３０ｄとの関係を示す図である。
　マスク態様の本発明に係るフレキシブル半導体装置１００は、可撓性を有する半導体装置である。図示するように、かかるフレキシブル半導体装置１００は、ゲート絶縁膜１０ｇとなる部位を有する絶縁層１０と、金属箔７０から構成されたソース電極３０ｓおよびドレイン電極３０ｄとから構成されている。ソース電極３０ｓおよびドレイン電極３０ｄは、絶縁層１０の上に形成されている。
　ソース電極３０ｓおよびドレイン電極３０ｄの間には、間隙５０が存在している。本実施形態の構成では、間隙５０を挟んで配置されたソース電極３０ｓおよびドレイン電極３０ｄは“マスク”として機能すると共に、“バンク部材”としても機能する。つまり、「間隙５０を挟んで配置されたソース電極３０ｓおよびドレイン電極３０ｄ」は、ゲート電極の形成位置に寄与すると共に、半導体層の形成位置を定める位置決め用バンクとして機能する。
　図示するように、半導体層２０は間隙５０の少なくとも一部を埋めるように形成されている。図５（ａ）では、半導体層２０を透過させて、間隙５０の形状が見えるように表現している。
　マスク態様の本発明に係るフレキシブル半導体装置１００の構成においては、絶縁層１０の主面のうち、ソース電極３０ｓおよびドレイン電極３０ｄが形成された側と反対側の主面ａに、ゲート電極１２が形成されている。そして、ソース電極３０ｓの端面３１ｓおよびドレイン電極３０ｄの端面３１ｄに対して、ゲート電極１２の端面１３は自己整合的に一致するように形成されている。すなわち、マスク態様の本発明のフレキシブル半導体装置１００では、ゲート電極が光照射時の“マスク”として用いられたことに起因して、ゲート電極１２と、ソース電極３０ｓ及びドレイン電極３０ｄとが、セルフアライン（自己整合）方式で形成されている。これは、マスク態様の本発明のフレキシブル半導体装置１００がセルフアラインのゲート構造を有していることを意味している。つまり、ゲート電極１２の一方の端面（ソース電極３０ｓ側の端面）１３と、ソース電極３０ｓの端面３１ｓとは、基板厚さ方向（Ｚ）で一致し、一方、ゲート電極１２の他方の端面（ドレイン電極３０ｄ側の端面）１３と、ドレイン電極３０ｄの端面３１ｄとは基板厚さ方向（Ｚ）で一致している。より具体的にいうと、図５（ｂ）に示すように、「“ソース電極の一方の端面”と“絶縁層１０”との接点Ａ」と「“ゲート電極の一方の端面”と“絶縁層１０”との接点Ｂ」とが相互に対向していると共に、「“ドレイン電極の一方の端面”と“絶縁層１０”との接点Ｃ」と、「“ゲート電極の他方の端面”と“絶縁層１０”との接点Ｄ」とが相互に対向している。
　絶縁層１０の上には、半導体層２０、ソース電極３０ｓおよびドレイン電極３０ｄを覆うように、樹脂フィルム層（６０）が形成されている。図５（ａ）では、間隙５０を分かりやすく表すために、樹脂フィルム層６０は点線（二点差線）で表している。図示する態様から分かるように、樹脂フィルム層６０の一部は、間隙５０に嵌合する突起部６５となっている。特に、「樹脂フィルム層６０の突起部６５」と「間隙５０」とが相補的な形状を有するように互いに嵌合・接合している。このように突起部６５と間隙５０とが互いに嵌合することによって、「樹脂フィルム層６０」と「ソース電極３０ｓおよびドレイン電極３０ｄを含む構造体」との密着度を向上させることができる。つまり、間隙５０に起因して、フレキシブル半導体装置１００の積層構造の密着性が向上している。
　マスク態様における半導体層２０は、“間隙５０”をバンクとして機能させて得られるものである。例えば、薄膜形成法や印刷法を用いて間隙領域に半導体層を形成する場合、原料供給の多少のずれに依らず間隙５０に半導体材料が堆積することになり、その堆積物を半導体層として利用するので、間隙５０が半導体層形成位置を定める“位置決め用バンク（positioning bank）”として機能する（図４参照）。そして、例えば半導体層２０がシリコン（Ｓｉ）から構成されている場合では、液体シリコンを間隙５０に滴下して半導体層２０を形成することになるが、間隙５０が液体シリコンを留める役割も果たすことになる。つまり、半導体原料がペースト状・液体状である場合では、間隙５０は、半導体原料の“位置決め用バンク”として機能するだけでなく、半導体原料を保持する作用を有する“貯留用バンク(storage bank)”としても機能し得る。
　マスク態様における半導体層２０を構成する材料としては、上述したシリコン（Ｓｉ）の他、種々のものを使用することができ、例えば、ゲルマニウム（Ｇｅ）等の半導体を用いてもよいし、酸化物半導体を用いてもよい。酸化物半導体としては例えばＺｎＯ、ＳｎＯ２、Ｉｎ２Ｏ３、ＴｉＯ２などの単体の酸化物や、ＩｎＧａＺｎＯ、ＩｎＳｎＯ、ＩｎＺｎＯ、ＺｎＭｇＯなどの複合酸化物が挙げられる。あるいは、必要に応じて化合物半導体（例えば、ＧａＮ、ＳｉＣ、ＺｎＳｅ、ＣｄＳ、ＧａＡｓなど）を使用できる。更には、有機半導体（例えばペンタセン、ポリ３ヘキシルチオフェン、ポルフィリン誘導体、銅フタロシアニン、Ｃ６０など）なども使用することができる。
　マスク態様におけるゲート絶縁膜１０ｇを含む絶縁層１０は、無機材料から構成されている。例えば、半導体層２０がシリコン（Ｓｉ）からなる場合、ゲート絶縁膜１０ｇは、シリコン酸化膜（ＳｉＯ２）、または、シリコン窒化膜から形成することができる。なお、ゲート絶縁膜１０ｇは、ゾルゲル法を用いて作製することも可能である。また、ゲート絶縁膜１０ｇは、金属箔７０を陽極酸化することによって形成された酸化膜から構成することも可能である。
　マスク態様における間隙５０周辺の構造を上方から見ると、図５（ｃ）に示すように表すことができる。間隙５０におけるゲート絶縁膜１０ｇの上には、半導体層２０が形成されている。その半導体層２０には、ソース電極３０ｓとドレイン電極３０ｄとが接触している。半導体層２０の下面（底面）には、ゲート絶縁膜１０ｇおよびゲート電極１２が位置している。したがって、半導体層２０のうちソース電極３０ｓとドレイン電極３０ｄとの間に位置する部位はチャネル領域２２となり、それらの要素によってトランジスタ（薄膜トランジスタ：ＴＦＴ）が構築される。ここでマスク態様の本発明では、ソース電極３０ｓの端面３１ｓおよびドレイン電極３０ｄの端面３１ｄと、ゲート電極の端面（図５（ｃ）では図示せず）とは、一致するように形成されている。
　マスク態様における樹脂フィルム層６０は、可撓性を有する樹脂材料から構成されている。さらに説明すると、樹脂フィルム層６０は、半導体層２０を含むトランジスタ構造体を支持するための支持基材としても機能し得、硬化後に可撓性を有する熱硬化性樹脂材料や熱可塑性樹脂材料から構成されていてよい。そのような樹脂材料としては、例えば、エポキシ樹脂、ポリイミド（ＰＩ）樹脂、アクリル樹脂、ポリエチレンテレフタレート（ＰＥＴ）樹脂、ポリエチレンナフタレート（ＰＥＮ）樹脂、ポリフェニレンサルファイド（ＰＰＳ）樹脂、ポリフェニレンエーテル（ＰＰＥ）樹脂、ＰＴＦＥなどのフッ素系樹脂、液晶ポリマー、それらの複合物等を挙げることができる。別法にて、樹脂フィルム層６０はポリシロキサンなどを含有する有機無機ハイブリッド材料から構成されていてもよい。上記のような樹脂材料は寸法安定性の性質に優れており、本発明のフレキシブル半導体装置１００におけるフレキシブル基材の材料として好ましい。
　次に、図６（ａ）～（ｄ）、図７（ａ）～（ｃ）および図８（ａ）～（ｂ）を参照して、マスク態様の本発明に係るフレキシブル半導体装置１００の製造方法について説明する。尚、図６（ａ）～（ｄ）、図７（ａ）～（ｃ）および図８（ａ）～（ｂ）は、フレキシブル半導体装置１００の製造方法を説明するための工程断面図である。
　マスク態様の本発明の製造方法の実施に際しては、まず、工程（Ａ）’を実施する。つまり、図６（ａ）に示すように、金属箔７０を用意する。マスク態様における金属箔７０は、例えば、銅箔またはアルミ箔から構成されているものであってよい。金属箔７０の厚さは、例えば０．５～１００μｍ程度であり、好ましくは２～２０μｍである。
　次に、工程（Ｂ）’として、図６（ｂ）に示すように、金属箔７０の表面に絶縁層１０を形成する（絶縁層１０の厚さは３０ｎｍ～２μｍ程度であってよい）。絶縁層１０には、ゲート絶縁膜となる部位（１０ｇ）も含まれている。絶縁層１０は、例えば、酸化シリコンであってよい。かかる場合、例えば、ＴＥＯＳなどによって得られる酸化シリコン薄膜を形成してもよい。
　ゲート絶縁膜となる部位を有する絶縁層１０は、無機材料から構成することが可能である。すなわち、樹脂基材を支持基板として用いるフレキシブル半導体装置においては、ゲート絶縁膜として有機絶縁膜を使用することが考えられるものの、本発明では無機材料からなるゲート絶縁膜を用いることができ、フレキシブル半導体装置１００のトランジスタ特性を向上させることができる。
　なぜなら、無機材料からなるゲート絶縁膜は、有機材料からなるゲート絶縁膜と比較して、厚さが薄くても絶縁耐圧が高く、また、誘電率も高いからである。本発明に係るＴＦＴ構成では、金属箔７０の表面に絶縁層１０を形成するので、絶縁層１０を作製する際のプロセス上の制約が少ない。したがって、本発明では、フレキシブル半導体装置のゲート絶縁膜の作製であっても、無機材料からなるゲート絶縁膜を容易に形成することができる。また、金属箔７０の上に絶縁層１０を形成した後も、下地は金属箔７０であるので、その絶縁層１０をアニール処理（熱処理）して、膜質を向上させることも可能である。
　さらに、金属箔７０がアルミニウムから成る場合、その金属箔７０の表面領域を局所的に陽極酸化することによって、絶縁層１０を形成することも可能である（局所的な陽極酸化で形成する絶縁層の厚さは３０ｎｍ～２００ｎｍ程度であってよい）。アルミニウムの陽極酸化は、種々の化成液を用いて簡易に行うことができ、これにより、非常に薄い緻密な酸化被膜を形成することができる。例えば化成液としては、アンモニアで中性付近のｐＨになるように調整した「酒石酸水溶液とエチレングリコールとの混合溶液」を用いることができる。また、陽極酸化によって絶縁層１０を形成できる金属箔７０は、アルミニウムに限らず、良好な電気伝導性を有し、緻密な酸化物を容易に形成できる金属であればよく、例えば弁金属（バルブメタル）である。このような弁金属としては、例えば、アルミニウム、タンタル、ニオブ、チタン、ハフニウム、ジルコニウム、モリブデンおよびタングステンから成る群から選択される少なくとも１種以上の金属または合金を挙げることができる。ちなみに、陽極酸化を利用する場合、金属箔７０の表面が複雑な形状であっても表面に均一な厚みで酸化膜を形成することができるという利点がある。また、陽極酸化の場合では、酸化シリコン膜よりも高誘電率のゲート絶縁膜を作製することができるという利点もある。
　更にいえば、金属箔７０は弁金属（例えば、アルミニウム）に限らず、酸化によって金属表面が酸化被膜で一様に覆われるものであればよく、それゆえに、弁金属以外の金属から成るものであってもよい。その場合、金属箔７０の酸化方法は、陽極酸化に代えて、熱酸化（加熱による表面酸化処理）や化学酸化（酸化剤による表面酸化処理）を用いることができる。
　別法にて、絶縁層１０は、ゾルゲル法を用いて形成することも可能である（ゾルゲル法で形成する絶縁層の厚さは１００ｎｍ～１μｍ程度であってよい）。この場合、絶縁層１０は、例えば、酸化シリコン膜から構成されることになる。ゾルゲル法による酸化シリコン膜の作成方法の一例を挙げると、テトラ・エトキシ・シラン(ＴＥＯＳ)、メチル・トリエトキシシラン（ＭＴＥＳ）、エタノール、希塩酸（０．１ｗｔ％）の混合溶液を室温で２時間攪拌して調製したコロイド溶液(ゾル)を、金属箔上にスピンコート法にて均一に塗布して、３００℃にて１５分加熱処理をして作製することができる。ゾルゲル法によれば、シリコン酸化膜のみならずハフニウム酸化膜、アルミニウム酸化膜、チタン酸化膜など高誘電率のゲート絶縁膜を作製することができるという利点がある。
　次に、図６（ｃ）に示すように、絶縁層１０の上に支持基板７２を形成する。支持基板７２は、セラミック基材（例えば、アルミナ（Ａｌ２Ｏ３）、ジルコニア（ＺｒＯ））、または、金属基材（例えば、ＳＵＳ３０４などのステンレス基板）であってよい。なお、支持基板７２として、樹脂基材を用いても構わない。一例を挙げるとすると、そのような基材を絶縁層１０に貼り合わせることによって（必要に応じて接着剤を用いて）、絶縁層１０の上に支持基板７２を供することができる。
　次に、図６（ｄ）に示すように、金属箔７０の一部をエッチングすることによって、金属箔７０からソース電極３０ｓおよびドレイン電極３０ｄを形成する。つまり、マスク態様の製造方法の工程（Ｃ）’を実施する。ここで、金属箔７０のエッチングを行っても、絶縁層１０の片面に支持基板７２が形成されているので、支持基板７２によって全体は保持される。換言すると、金属箔７０のエッチングを行っても、全体が切れてバラバラになってしまうことはない。
　ソース電極３０ｓおよびドレイン電極３０ｄの形成は、例えば、フォトリソとエッチングの組合せによって行うことができる。詳述すると次のようになる。まず、ドライフィルムや液状タイプなどのフォトレジスト材料を金属箔７０全面に成膜する。次に、ソース電極３０ｓおよびドレイン電極３０ｄの形状および位置を規定するパターンの形成されたフォトマスクを用いてパターン露光、現像する。次いで、ソース電極３０ｓおよびドレイン電極３０ｄに対応するパターンを有するフォトレジストをマスクとして、金属箔７０をエッチング液に浸漬すると、ソース電極３０ｓおよびドレイン電極３０ｄ、ならびに、両電極（３０ｓ・３０ｄ）の間に位置する間隙５０が形成される。最後にフォトレジストを除去されば「間隙を挟んで配置されたソース電極およびドレイン電極」が完成する。ここで、エッチング液は金属箔の種類に応じて適当なものを選択して用いることができる。一例を挙げると、銅箔を用いる場合は塩化第２鉄溶液や過酸化水素・硫酸溶液を用いることができる。アルミ箔の場合ではリン酸、酢酸、硝酸の混合溶液を用いることができる。
　マスク態様において、ソース電極３０ｓおよびドレイン電極３０ｄの面のうち、間隙５０を挟んで対向する端面５０ｂが傾斜面となっている。換言すれば、図６（ｄ）に示すように、間隙５０の周辺は、底面５０ａと壁面５０ｂと上面５０ｃとからなり、壁面５０ｂが傾斜している。壁面５０ｂと上面５０ｃとのなす角度θは鈍角であり、例えば、角度θ＝１００°～１７０°であり、好ましくは１１０°～１６０°程度である（図６（ｄ）参照）。尚、図６（ｄ）に示すような間隙５０の底面寸法ｗは、好ましくは１μｍ～１ｍｍ程度であり、より好ましくは１０μｍ～３００μｍ程度である。また、図６（ｄ）に示すような間隙５０の高さ・深さ寸法ｈは、好ましくは０．５μｍ～１００μｍ程度、より好ましくは２μｍ～２０μｍ程度である。
　次に、図７（ａ）に示すように、ソース電極３０ｓおよびドレイン電極３０ｄをバンク部材として用いて、間隙５０に半導体層２０を形成する（半導体層２０の厚さは３０ｎｍ～１μｍ程度であってよく、好ましくは５０ｎｍ～３００ｎｍ程度である）。この半導体層の形成工程では、「間隙５０を挟んで配置されたソース電極およびドレイン電極」を、半導体原料・材料の位置決め用のバンク部材として機能させるので、半導体層２０を好適に形成することができる。
　具体的には、間隙５０の周辺における底面５０ａとなる絶縁層１０（ゲート絶縁膜１０ｇとなる部位）の上に半導体層２０を形成する。別の表現を用いれば間隙５０に収容されるように半導体層２０を形成する。
　例えば、薄膜形成法や印刷法によって半導体層を形成する場合、供される半導体材料が間隙５０に堆積し、その堆積物を半導体層として利用することができるので、間隙５０が、半導体層形成の位置を定める役割を果たすことになる（図４参照）。つまり、「間隙５０を挟んで配置されたソース電極およびドレイン電極」が“位置決め”用のバンク部材として機能する。薄膜形成法としては、例えば、真空蒸着、スパッタリング、プラズマＣＶＤなどを挙げることができる。また、印刷法としては、凸版印刷、グラビア印刷、スクリーン印刷、インクジェットなどを挙げることができる。
　また、半導体層２０を構成する材料が液体であって底面５０ａの上に液体材料を供給する場合では、その液体材料が間隙５０の外に流れ出さず、間隙５０の内にて保持されることになる。つまり、この場合では、間隙５０が、液体の半導体材料を保持する役割も果たすことになる。それゆえ、半導体材料が液体・ペースト状である場合では「間隙５０を挟んで配置されたソース電極およびドレイン電極」が“位置決め”用バンク部材として機能するとともに、“貯留”用のバンク部材としても機能する。
　半導体層の形成を具体的に例示する。半導体層２０をシリコン層として形成する場合、一例としては、環状シラン化合物含有溶液（例えばシクロペンタシランのトルエン溶液）をインクジェットなどの方法を用いて、間隙５０の底面５０ａの上に塗布し、次いで、３００℃で熱処理することによって、アモルファスシリコンからなる半導体層２０を形成することができる。
　半導体層を形成した直後は、金属箔７０の上に絶縁層１０を介して半導体層２０が設けられた状態であるので、半導体層２０をアニール処理することが可能である。半導体層２０をアニール処理することによって、半導体層２０の膜質を向上させたり、改質したりすることができる。特に、支持基板７２がセラミック基材や金属基材である場合には耐熱性に優れるので、高温のアニール処理をしても実質的に問題ない。また、支持基板７２が樹脂基材からなる場合でも、その支持基板７２は最終的に除去されるものであるので、樹脂基材からなる支持基板７２の膜質が比較的劣化したとしても、支持基板として機能するのであれば、半導体層２０のアニール処理を実行することは可能である。
　アモルファスシリコンからなる半導体層２０を間隙５０の中に形成した場合では、アニール処理後によって、多結晶シリコン（例えば、平均粒径：数百ｎｍ～２μｍ程度）に変化させることができる。また、半導体層２０が多結晶シリコンの場合では、アニール処理によってその結晶度が向上したりする。また、半導体層２０の膜質の変化によって、半導体層２０の移動度が向上し、アニールの処理前と処理後とでは移動度が顕著に大きく異なることになる。
　ここで、シリコン半導体の結晶粒径と移動度との関係を例示的に簡単に説明すると次の通りである。ａ－Ｓｉ（アモルファスシリコン）の移動度は、＜１．０（ｃｍ２／Ｖｓ）である。μＣ－Ｓｉ（微結晶シリコン）の移動度は、約３（ｃｍ２／Ｖｓ）であり、その結晶粒径は１０～２０ｎｍである。ｐＣ－Ｓｉ（多結晶シリコン）の移動度は、約１００（ｃｍ２／Ｖｓ）、または、１０～３００（ｃｍ２／Ｖｓ）程度であり、その結晶粒径は５０ｎｍ～０．２μｍである。したがって、アニール処理によって、ａ－Ｓｉ（アモルファスシリコン）から、μＣ－Ｓｉ（微結晶シリコン）またはｐＣ－Ｓｉ（多結晶シリコン）に膜質が変化すると、移動度は数倍以上（数倍、数十倍、数百倍など）に変化する。なお、ｓＣ－Ｓｉ（単結晶シリコン）の移動度は例えば６００（ｃｍ２／Ｖｓ）以上である。
　ここでのアニール処理としては、半導体層２０が形成された金属箔７０の全体を加熱処理する手法の他、間隙５０にレーザ光を照射して、半導体層２０を加熱する手法を採用することができる。レーザ光を照射してアニール処理をする場合には、例えば、次のようにすることができる。一例を挙げると、波長３０８ｎｍのエキシマレーザ（ＸｅＣｌ）を、エネルギー密度５０ｍＪ／ｃｍ２、パルス幅３０ナノ秒で１００～２００ショット照射することができる。なお、具体的なアニール処理の条件は、種々の因子を総合的に勘案して適宜決定される。
　半導体層２０の加熱処理に際して、絶縁層１０（特にゲート絶縁膜１０ｇ）の加熱処理を行ってもよい。つまり、半導体層２０のアニール処理と、絶縁層１０のアニール処理とを同一工程で実行してもよい。これにより、絶縁層１０（特にゲート絶縁膜１０ｇ）の膜質も変化させることができる。例えば、半導体層が加熱されると、その熱に起因してゲート絶縁膜１０ｇも加熱することができる。絶縁層１０が水蒸気中で熱酸化（ウエット酸化）によって作製した酸化膜（ＳｉＯ２）から成る場合、絶縁層１０が加熱されることによって、その酸化膜（ＳｉＯ２）の電子トラップ準位を減少させることができる。さらに説明をすると、ウエット酸化は、ドライ酸化よりも酸化速度が１０倍程度大きいので生産性が良く好ましいが、電子トラップ準位が多くなる傾向がある。一方、ドライ酸化は、電子トラップ準位の生成は少ないものの、ホールトラップが多くなる。そこで、ウエット酸化による酸化膜を酸素雰囲気中で加熱処理されることによって、電子トラップおよびホールトラップが共に少ないゲート酸化膜を生産性良く得ることができる。
　半導体層２０の形成（およびその加熱処理）に引き続いて、樹脂フィルム層６０を形成する。つまり、図７（ｂ）に示すように、ソース・ドレイン電極３０ｓ・３０ｄおよび半導体層２０を覆うように、透光性の樹脂フィルム層６０（例えば、紫外線透過型の樹脂フィルム層）を形成する。これにより、フィルム積層体（フレキシブル基板構造体）１１０が得られる。本発明では、この樹脂フィルム層６０の形成において、樹脂フィルム層６０の一部を間隙５０に挿入させる。つまり、間隙部５０が樹脂フィルム材で充填されるように、樹脂フィルム層６０を形成する。これにより、樹脂フィルム層６０において間隙５０に嵌合される突起部６５が得られる。そして、このように突起部６５が間隙５０に嵌合することによって、樹脂フィルム層６０と、ソース・ドレイン電極３０ｓ・３０ｄを含むトランジスタ構造体との密着性が向上する。
　ここで、間隙５０を規定する対向面の角度θ（図６（ｄ）参照）が鈍角であると、例えば角度θが直角である場合と比較して、樹脂フィルムの一部が間隙５０内に挿入されやすくなり、それゆえに、突起部６５と間隙５０との嵌合が形成されやすくなるので好ましい。角度θが鈍角のときは、角度θが直角である場合と比べて、半導体層２０を形成する際に、ソース・ドレイン電極３０ｓ・３０ｄのバンク部材としての機能を高めることができる。すなわち、半導体材料を間隙５０内に滴下する際に、滴下装置の位置精度が悪い（又は、公差が大きい）ときでも、角度θを鈍角にした構造の場合の方が受け止める範囲を広げることができるので、形成される半導体層２０の位置合わせ精度を高めることができる。
　樹脂フィルム層６０の形成方法は、特に限定されないが、例えば、半硬化の樹脂フィルムを絶縁層１０の上に貼り合わせて硬化させる方法（樹脂シートの貼り合わせ面に接着性材料を塗布してもよい。）や、液状の樹脂を絶縁層１０の上にスピンコートなどで塗布して硬化させる方法などを採用することができる。形成される樹脂フィルム層６０の厚さは、例えば４～１００μｍ程度である。半硬化の樹脂フィルムを貼り合わせる場合では、貼合せ時に樹脂フィルムを加圧することによって樹脂フィルムの一部を「ソース電極とドレイン電極との間の間隙５０」に供することができ、それによって、樹脂フィルム層の一部を間隙５０に嵌合させることができる。尚、貼合せに用いる樹脂フィルムとして、「間隙５０の形状と実質的に相補的な形状を有する凸部を予め備えた樹脂フィルム」を用いてもよい。
　樹脂シートの貼り合わせ面に接着性材料を塗布した場合では、樹脂シート部厚さが２～１００μｍ程度であってよく、接着性材料部厚さが３～２０μｍ程度であってよい。貼り合わせ条件は、樹脂フィルム材料、接着性材料の硬化特性に応じて適宜決定することができる。例えば、ポリイミド・フィルム（厚み：約１２．５μｍ）の貼り合わせ面にエポキシ樹脂を接着性材料として塗布（厚み：約１０μｍ）した樹脂フィルムを用いる場合は、まず、金属箔と樹脂フィルムとを積層して６０℃に加熱して、３ＭＰａに加圧した条件で仮圧着する。そして、１４０℃、５ＭＰａで１時間接着性材料を本硬化させる。
　このように樹脂フィルム層６０が形成されることによって、半導体層２０を保護することができるとともに、次工程（金属箔７０のパターニング処理など）のハンドリングや搬送を安定して行うことが可能となる。
　樹脂フィルム層６０が形成された後においては、フィルム積層体１１０から、支持基板７２を除去する。ここで、図７（ｂ）に示した構造において支持基板７２を除去したとしても、樹脂フィルム層６０が支持基材としての役割を果たすことができる。
　支持基板７２の除去に引き続いて、工程（Ｄ）’を実施する。つまり、図７（ｃ）に示すように、ゲート絶縁膜１０ｇを含む絶縁層１０の上に、光硬化性の導電性ペーストを付与して、光硬化性導電性ペースト層１１を形成する。より具体的には、絶縁層１０の主面のうち半導体層２０が形成される側と反対側の主面ａに、光硬化性の導電性ペーストを供給して、光硬化性導電性ペースト層を形成する（導電性ペースト層１１の厚さは５０ｎｍ～２０μｍ程度であってよい）。用いる導電性ペーストは、常套の光硬化性ペーストを用いてもよく、例えば紫外線硬化型のペースト材料（例えば、Ａｇペースト）を用いることができる（具体的には“Ａｇペースト”は１０ｎｍから２０ｕｍ程度のＡｇ粒子、エポキシアクリレート樹脂などの光重合開始可能な樹脂およびエチルセルロース（ＥＣ）などの粘度調整のための溶剤を含んで成る）。導電性ペーストの付与は、例えば、絶縁層１０の上に全面印刷することによって行うことができる。なお、導電性ペースト層１１の形成は、例えば、スクリーン印刷、グラビア印刷、インクジェット法などの印刷法を用いて、ゲート絶縁膜１０ｇの周囲に塗布して実行することもできる。
　次に、図８（ａ）に示すように、樹脂フィルム層６０側（図示した基板構造体の裏面側）から光（例えば、ＵＶ光）６２を照射する。つまり、工程（Ｅ）’を実施する。具体的には、図示するように、ソース電極３０ｓおよびドレイン電極３０ｄをマスクとして用いて、ソース電極３０ｓおよびドレイン電極３０ｄが形成された側から光を照射する。照射光６２は、樹脂フィルム層６０を透過し、ソース電極３０ｓおよびドレイン電極３０ｄとの間を介して、チャネル部分の導電性ペースト層１１を硬化させる。かかる導電性ペースト層の硬化によってゲート電極１２が形成される。照射光６２としては、樹脂フィルム層６０、ゲート絶縁膜１０および半導体層２０を透過して、導電性ペースト層１１を硬化させる波長の光を用いる。照射光の波長は樹脂フィルム層、ゲート絶縁膜および半導体層を透過して、かつ、導電ペーストを硬化させる波長を選択することができる。一例を挙げるとすると、樹脂フィルム層６０がアクリル樹脂（ＰＭＭＡ）またはポリカーボネート（ＰＣ）から成り、ゲート絶縁膜がシリコン酸化物から成り、半導体層２０がＩｎＧａＺｎＯから成る場合では、波長約４３６ｎｍの光（いわゆるｇ線）を透過させることができるので、その光の照射によって光硬化性の導電性ペースト層１１を硬化させることができる。
　かかる光照射の工程では、ソース電極３０ｓおよびドレイン電極３０ｄをマスクとして、導電性ペースト層１１の一部を硬化させるので、ソース電極３０ｓの端面３１ｓと、ゲート電極１２の端面１３とを一致させることができると共に、ドレイン電極３０ｄの端面３１ｄとゲート電極１２の端面１３とを一致させることができる。すなわち、この照射工程で、セルフアラインのゲート構造を作製することができる。
　上述したように、ソース電極・ドレイン電極をマスクとして用いた光６２の照射によって、ゲート電極１２の端面１３をソース・ドレイン電極の端面（３１ｓ・３１ｄ）と自己整合的に一致させている。しかしながら、現実の製造プロセスにおいては、光６２の照射による熱によって、導電性ペースト１１の硬化領域が若干広がり、ゲート電極１２の端面１３がソース・ドレイン電極の端面（３１ｓ・３１ｄ）と厳密には一致しない場合もあり得る。ただし、本実施形態では、現実プロセスにおけるその若干の広がりを含めて、自己整合的に一致するように形成されている（セルフアラインで形成されている）ものとする。あるいは、光６２の照射時に、ゲート電極１２のマスクとして機能するソース・ドレイン電極３０ｓ・３０ｄよって光６２の回折または散乱が生じて、導電性ペースト１１の硬化領域に若干変化が生じて、ゲート電極１２の端面１３がソース・ドレイン電極の端面（３１ｓ・３１ｄ）と厳密には一致しない場合もあり得る。この場合であっても、現実プロセスにおける誤差を含めて、自己整合的に一致するように形成されている（セルフアラインで形成されている）ものとする。
　マスク態様では、ソース電極およびドレイン電極が成す面のうち“間隙”を挟んで対向する端面が傾斜した面となっていることに起因して、工程（Ｅ）’の光硬化時に利点が供される。特に本発明では“間隙”が光源側に向かって広がる順テーパ形状を有しているが、そのような順テーパ形状の“間隙”ゆえに、次のような有利な効果が奏される。例えば、図９（ａ）に示すように“間隙”が逆テーパ形状の場合（即ち間隙が光源側に向かって狭まる形状を有している場合）、露光時の光が垂直に入射すると、ゲート電極１２の形成部分は半導体層２０よりも小さくなり、（ゲート電極に対応して形成される）チャネル部が半導体層の全面に形成されない不具合が生じ得る。かかる場合、トランジスタをＯＮした場合のソース電極－ドレイン電極間の抵抗が大きくなってしまうことになる。この点、本発明のように“間隙”が順テーパ形状の場合（図９（ｂ））では、半導体層部分２０とゲート電極１２は一致することになり、そのような不具合は生じ得ない。しかしながら、これは“間隙”が鉛直形状の場合（図９（ｃ））であっても同様である。ここで、露光に用いる光が基板から少しずれて入射する場合を想定すると、“間隙”が鉛直形状の場合（図９（ｃ））では入射光の一部がソース電極・ドレイン電極の陰になってしまい入射光の一部が電極に遮られてゲート電極１２が半導体層部分２０よりも小さくなってしまうという不具合が生じるものの、順テーパー形状の場合（図９（ｂ））では入射光が少しずれたとしても影が生じないため半導体層部分２０とゲート電極１２とは一致しており前記不具合は生じ得ない。以上より、本発明のような順テーパ形状の“間隙”は、工程（Ｅ）’の光硬化時に有利な効果を奏することを理解できるであろう。
　光照射に引き続いて、図８（ｂ）に示すように、導電性ペースト層１１の未硬化部分を除去する。以上の工程によって、マスク態様の本発明に係るフレキシブル半導体装置１００を得ることができる。なお、マスク態様においては、この後、ゲート電極１２を覆うように絶縁層１０の上に樹脂フィルム層（図示せず）を形成してもよい。
　このような発明に従えば、ソース電極３０ｓおよびドレイン電極３０ｄをマスクとして用い、導電性ペースト層１１の一部を硬化させて、ゲート電極１２を形成することができる。それゆえに、ゲート電極１２、ソース電極３０ｓ、ドレイン電極３０ｄの位置関係を、誤差の生じやすいマスク合わせを用いることなく自動的に決定することができる。かかるセルフアラインのゲート構造によって、三つの電極間の重なりを一定かつ最小にすることができ、その結果、ゲート電極１２とドレイン電極３０ｄとのオーバーラップ部に形成されるトランジスタの寄生容量を一定かつ最小にすることができる。つまり、マスク態様の本発明では、画質およびその均一性・信頼性の特性を向上させることができる。なお、大面積になるほどマスク合わせは困難となるため、ゲート・セルフアラインの必要性は高まる。
　上述のマスク態様に係る本発明の製造方法ではソース電極およびドレイン電極をマスクとして用いてゲート電極をセルフアライン方式で形成する製造方法であったが、その逆の態様で、ゲート電極をマスクとして用いてソース電極およびドレイン電極をセルフアライン方式で形成することもできる。以下、かかる製造方法について図１０（ａ）～（ｄ）、図１１（ａ）～（ｃ）および図１２（ａ）～（ｂ）を参照して説明する。図１０（ａ）～（ｄ）、図１１（ａ）～（ｃ）および図１２（ａ）～（ｂ）は、フレキシブル半導体装置１００’の製造方法を説明するための工程断面図である。
　まず、図１０（ａ）に示すように、金属箔７０を用意する。つまり、本発明の製造方法の工程（Ａ）”を実施する。金属箔７０は、例えば、銅箔またはアルミ箔から構成されているものであってよい。次に、工程（Ｂ）”として、図１０（ｂ）に示すように、金属箔７０の表面に絶縁層１０を形成する。絶縁層１０には、ゲート絶縁膜となる部位（１０ｇ）も含まれている。
　次いで、図１０（ｃ）に示すように、絶縁層１０の上に、光硬化性の導電性ペーストを付与して光硬化性導電性ペースト層１１を形成する。つまり、工程（Ｃ）”を実施する。具体的には、絶縁層の主面のうちゲート電極が形成される側と反対側の主面ｂに、光硬化性の導電性ペーストを供して、光硬化性導電性ペースト層１１を形成する。その後、図１０（ｄ）に示すように、導電性ペースト層１１の上に、支持基板７３を形成する。支持基板７３は例えば樹脂基材であってよい。しかしながら、支持基板７３としては、前述したように、セラミック基材、または、金属基材を用いても構わない。
　次に、図１１（ａ）に示すように、工程（Ｄ）”として、金属箔７０をエッチングすることによって、ゲート電極１２を形成する。具体的には、金属箔７０に対してフォトリソとウェットエッチングとを実施することによって、ゲート電極１２を形成する。次いで、図１１（ｂ）に示すように、ゲート電極側から光（例えば、ＵＶ光）６３を照射する。つまり、工程（Ｅ）”を実施する。具体的には、図示するように、ゲート電極１２をマスクの一部として用いて、それが形成された側から導電性ペースト層１１に向かって光を照射する。これにより、絶縁層１０を介して導電性ペースト層１１を部分的に照射することができ、照射された層１１を硬化させることができる。硬化された部分はソース電極３０ｓおよびドレイン電極３０ｄとなる。照射光６３としては、絶縁層１０を透過して、導電性ペースト層１１を硬化させることができる波長の光を用いる。
　この工程では、ゲート電極１２をマスクの一部として、導電性ペースト層１１を硬化させるので、ゲート電極１２の端面１３とソース電極３０ｓの端面３１ｓとを一致させることができると共に、ゲート電極１２の端面１３とドレイン電極３０ｄの端面３１ｄとを一致させることができる。すなわち、この照射工程で、セルフアラインのゲート構造を作製することができる。なお、このセルフアラインのゲート構造においても、光の回折・散乱などによって端面（１３、３１ｓ、３１ｄ）同士の一致について若干の誤差が生じる可能性がある点は上述した通りである。
　次に、図１１（ｃ）に示すように、ゲート電極１２を覆うように、絶縁層１０の表面に樹脂フィルム層７４を形成した後、支持基板７３を取り除く。次いで、図１２（ａ）に示すように、導電性ペースト層１１の未硬化部分を除去した後、ソース電極３０ｓおよびドレイン電極３０ｄをバンク部材として用いて、両電極（３０ｓ・３０ｄ）の間に半導体層２０を形成する。その後、図１２（ｂ）に示すように、半導体層２０およびソース・ドレイン電極（３０ｓ・３０ｄ）を覆う樹脂フィルム層６０を形成する。かかる樹脂フィルム層６０の一部は、ソース・ドレイン電極（３０ｓ・３０ｄ）の間隙５０に入り込む嵌合部６５となる。以上のような工程を経ることによって、フレキシブル半導体装置１００’を得ることができる。
　このような製造方法によっても、セルフアラインのゲート構造を形成することができる。すなわち、ゲート電極１２の一部をマスクとして、導電性ペースト層１１を部分的に硬化させて、ソース電極３０ｓおよびドレイン電極３０ｄを形成することができる。したがって、ゲート電極１２、ソース電極３０ｓ、ドレイン電極３０ｄの位置関係を、誤差の生じやすいマスク合わせを用いることなく自動的に決定することができる。
《フレキシブル半導体装置が搭載される画像表示装置》
　図１３を参照して、本発明に係るフレキシブル半導体装置１００を画像表示装置に搭載する態様について説明する（ちなみに、フレキシブル半導体装置１００’を画像表示装置に搭載する態様であっても同様である）。図１３に示した回路９０は、画像表示装置（ここでは有機ＥＬディスプレイ）に搭載される駆動回路であり、ここでは画像表示装置の一画素の構成を表している。この例の画像表示装置の各画素は、２つのトランジスタ（１００Ａ、１００Ｂ）と、１つのコンデンサ８５との組み合わせの回路から構成されている。この駆動回路には、スイッチ用トランジスタ（以下、「Ｓｗ－Ｔｒ」と称する）１００Ａと、駆動用トランジスタ（以下、「Ｄｒ－Ｔｒ」と称する）１００Ｂとが含まれており、両方のトランジスタ（１００Ａ、１００Ｂ）とも、本発明のフレキシブル半導体装置１００から構成されている。なお、フレキシブル半導体装置１００の構造体の一部に、コンデンサ８５を形成することも可能である。その場合、本実施形態の絶縁層１０を、コンデンサ８５の誘電体層として利用してもよい。
　さらに説明すると、Ｓｗ－Ｔｒ１００Ａのゲート電極は、選択ライン９４に接続されている。また、Ｓｗ－Ｔｒ１００Ａのソース電極およびドレイン電極は、それぞれ、一方がデータライン９２に接続され、他方がＤｒ－Ｔｒ１００Ｂのゲート電極に接続されている。さらに、Ｄｒ－Ｔｒ１００Ｂのソース電極およびドレイン電極は、それぞれ、一方が電源ライン９３に接続され、他方が表示部（ここでは有機ＥＬ素子）８０に接続されている。なお、コンデンサ８５は、Ｄｒ－Ｔｒ１００Ｂのソース電極とゲート電極との間に接続されている。
　上記構成の画素回路において、選択ライン９４の作動時に、Ｓｗ－Ｔｒ１００Ａのスイッチがオンになると、駆動電圧がデータライン９２から入力され、それがＳｗ－Ｔｒ１００Ａによって選択されることにより、コンデンサ８５に電荷が蓄積される。そして、その電荷によって生じた電圧がＤｒ－Ｔｒ１００Ｂのゲート電極に印加され、その電圧に応じたドレイン電流が表示部８０に供給され、それによって表示部（有機ＥＬ素子）８０を発光させるようになっている。
　図１４（ａ）および（ｂ）は、本実施形態のフレキシブル半導体装置１００（１００Ａ、１００Ｂ）によって回路９０を構築した積層構造体２００を示している。
　図１４（ａ）および（ｂ）に示した積層構造体２００では、上部側にフレキシブル半導体装置１００Ａが配置されており、下部側にフレキシブル半導体装置１００Ｂが配置されている。フレキシブル半導体装置１００Ａのドレイン電極３０ｄは、ビア８２を介して、フレキシブル半導体装置１００Ｂのゲート電極１２に接続されている。また、フレキシブル半導体装置１００Ａのドレイン電極３０ｄは、ビア８２を介して、コンデンサ８５の上部電極８５ａに接続されている。ここで、コンデンサ８５の誘電層は、フレキシブル半導体装置１００Ｂのゲート絶縁膜１０ｇと同じ層１０である。また、コンデンサ８５の下部電極８５ａは、フレキシブル半導体装置１００Ｂのソース電極３０ｓから延びた電極である。なお、フレキシブル半導体装置１００Ｂのドレイン電極３０ｄは、ビア８２を介して、配線８４に接続されている。
　ここで、樹脂フィルム６０Ａの突起部６５Ａは、フレキシブル半導体装置１００Ａの間隙５０に挿入されている。一方、樹脂フィルム６０Ｂの突起部６５Ｂは、フレキシブル半導体装置１００Ｂの間隙５０に挿入されている。各突起部６５（６５Ａ、６５Ｂ）とも、間隙５０と嵌合構造を形成している。したがって、この例に示した構成では、各フレキシブル半導体装置１００（１００Ａ、１００Ｂ）のチャネル部分の周辺を嵌合構造として用いるので、接着性を向上させるための嵌合構造を別途形成しなくてもよいという利点を有する。尚、マスク態様の本発明の実態態様を示す図１４（ｂ）を参照すると分かるように、フレキシブル半導体装置１００Ａおよび１００Ｂはともに、セルフアラインのゲート構造を有している。すなわち、マスク態様の本発明では、ゲート電極１２の端面１３と、ソース電極３０ｓの端面３１ｓ・ドレイン電極３０ｄの端面３１ｄとが一致している。
　さらに、本実施形態のフレキシブル半導体装置１００（１００Ａ、１００Ｂ）によって回路９０を構築した積層構造体２００の他の例を示す。図１５Ａ（ａ）および（ｂ）～図１５Ｅ（ａ）および（ｂ）は、他の例の積層構造体２００の各層（１０１～１０５）を模式的に示した平面図である。図１６（ａ）は、図１５Ａ（ａ）～図１５Ｅ（ａ）における線VII－VIIに沿った断面図の一部（拡大図）である一方、図１５Ａ（ｂ）～図１５Ｅ（ｂ）における線ＸI－ＸIに沿った断面図の一部（拡大図）である。また、図１７（ａ）は、図１５Ａ（ａ）～図１５Ｅ（ａ）における線VIII－VIIIに沿った断面図の一部（拡大図）である一方、図１７（ｂ）は、図１５Ａ（ｂ）～図１５Ｅ（ｂ）における線ＸII－ＸIIに沿った断面図の一部（拡大図）である。
　図１５Ａ（ａ）および（ｂ）に示した層１０１には、ゲート電極１２が配置されている。また、図１５Ｂ（ａ）および（ｂ）に示した層１０２には、ソース電極３０ｓ、ドレイン電極３０ｄ、および、その間（３０ｓ、３０ｄ）に位置する半導体層２０が設けられている。図１５Ｃ（ａ）および（ｂ）に示した層１０３には、ゲート電極１２およびビア８２が配置されている。図１５Ｄ（ａ）および（ｂ）に示した層１０４には、ソース電極３０ｓ、ドレイン電極３０ｄ、および、その間（３０ｓ、３０ｄ）に位置する半導体層２０が設けられている。そして、図１５Ｅ（ａ）および（ｂ）に示した層１０５には、配線８４およびビア８２が配置されている。
　図１６（ａ）および（ｂ）に示されているように、樹脂フィルム６０Ａの突起部６５Ａは、フレキシブル半導体装置１００Ａの間隙５０で嵌合されており、一方、樹脂フィルム６０Ｂの突起部６５Ｂは、フレキシブル半導体装置１００Ｂの間隙５０で嵌合されている。また、図１４（ａ）および（ｂ）に示すように、コンデンサ８５の誘電体層１０は、フレキシブル半導体装置１００Ｂのゲート絶縁膜１０ｇと共通の層である。尚、マスク態様の本発明の実態態様を示す図１４（ｂ）および図１６（ｂ）を参照すると分かるように、フレキシブル半導体装置１００Ａおよび１００Ｂともに、セルフアラインのゲート構造を有している。
　次に、前記したトランジスタあるいはトランジスタより構成された回路上に画像表示部が形成される態様（特に、フレキシブル半導体装置上に形成される複数の画素より構成された画像表示部の態様）を説明する。
　図１８は本発明のフレキシブル半導体装置上にＲ(赤)Ｇ(緑)Ｂ(青)の３色を３つの画素に配置したＯＬＥＤ(有機ＥＬ)画像表示装置３００の断面図である。半導体装置では樹脂フィルムおよび画素電極(陰極)のみを図示している。かかる画像表示装置３００では、Ｒ，Ｇ，Ｂの各画素の画素電極１５０上にそれぞれの色に対応した発光材料から成る発光層１７０が配置されている。隣接する各画素の間には画素規制部１６０が形成されており、発光材料が混ざり合うのを防止すると同時にＥＬ材料配置の際の位置決めを容易にしている。発光層１７０の上面には各画素全体を覆うように透明電極層(陽極層)１８０が形成されている。
　画素電極１５０に用いる材料はＣｕなどの金属が挙げられるが、発光層１７０への電荷注入効率を向上させるための電荷注入層と発光層からの光を反射して上側への光取り出し効率を上げるために、表面を０．１ｕｍのＡｌとの積層構造として(例えばＡｌ／Ｃｕ)反射電極としてもよい。
　発光層１７０に用いる材料は特に限定は無いが、一例を挙げるとポリフルオレン系発光材料、樹木状多分岐構造を持つ物質はいわゆるデンドリマのデンドロン骨格の中心部にＩｒやＰｔ等の重金属を使用したデンドリマ系発光材料を用いることが出来る。発光層１７０は単層構造としてよいが、電荷注入を容易にするため正孔注入層としてＭｏＯ３や電子注入層としてＬｉＦを用いて電子注入層／発光層／正孔注入層のように積層構造としてもよい。陽極の透明電極１８０にはＩＴＯを用いることが出来る。
　画素規制部１６０は絶縁材料であればよいが、例えばポリイミドを主成分とする感光性樹脂やＳｉＮを用いることが出来る。
　尚、画像表示装置は、図１９に示すようなカラーフィルターを有する構成であってもかまわない。図示する画像表示装置３００’では、フレキシブル半導体装置１００、フレキシブル半導体装置１００上に形成されている複数の画素電極１５０、その画素電極１５０を全体的に覆うように形成されている発光層１７０、および、発光層１７０上に形成されている透明電極層１８０、更には、透明電極層１８０上に形成されているカラーフィルター１９０が設けられている。かかる画像表示装置３００’では、カラーフィルター１９０が発光層１７０からの光を赤・緑・青の３色に変換する機能を有しているので、それによって、Ｒ(赤)Ｇ(青)Ｂ(青)の３つの画素を構成することができる。つまり、図１８に示す画像表示装置３００では、画素規制部によって分けられた各発光層が別個に赤・緑・青の発光をするのに対して、図１９の画像表示装置３００’においては、発光層から発せられる光自体には色の区別はないものの（例えば白色の光となっており）、かかる光がカラーフィルター１９０を通過することによって赤・緑・青の光が生じるようになっている。
（画素表示装置の製造方法）
　次に、画素表示装置の製造方法について説明する。具体的には、図２０を参照して本態様のＯＬＥＤの製造方法について説明する。
　まず、図２０（ａ）に示すように、画素電極１５０を備えたフレキシブル半導体装置１００を用意する。具体的には、フレキシブル半導体装置１００の製造に際して金属箔をパターニングすることによって画素電極１５０を形成できる他（即ち、可撓性フィルム層上に設けられた金属箔をフォトリソグラフィなどを通じで部分的にエッチングして画素電極１５０を形成できる他）、印刷法などによって所定箇所に画素電極原料を塗布することを通じても画素電極１５０を形成できる。
　次いで、フレキシブル半導体装置の上に「複数の画素より構成されている画像表示部」を形成する。例えば、図２０（ｂ）～（ｄ）に示すように、フレキシブル半導体装置１００上に複数の画素規制部１６０を形成し、かかる複数の画素規制部１６０によって仕切られた領域かつ画素電極１５０上に発光層１７０を形成する。画素規制層１６０は、例えば、ポリイミドを主成分とする感光性樹脂材料で画素電極全体を覆うように形成して画素規制部の前駆体層１６０’を形成した後、かかる前駆体層１６０’に対してフォトリソグラフィを施すことによって形成してよい。所定の色の発光層１７０は所定の画素電極上に形成される。発光層１７０の形成方法としては、例えば、ポリフルオレン系の発光材料をキシレンに溶解して１％の溶液にし、インクジェット法を用いて画素電極上に配置することが出来る。たとえば、発光層１７０の厚みは約８０ｎｍとすることができる。
　次いで、発光層１７０を覆うように透明導電層１８０（たとえばＩＴＯ膜）を形成する。かかる透明導電層のＩＴＯ膜はスパッタ法により製膜することが出来る。
　以上のような工程を通じることによって、図２０（ｅ）および図１８に示される構造を備えた画像表示装置３００を構築することができる。
　代替的な態様としてカラーフィルターを備えた画像表示装置３００’の製造態様についても説明しておく。かかる製造態様は、部分的に違いはあるものの上記製造方法と実質的に同様である。具体的には、上述したように画素電極１５０を設けた後、（図２１（ａ）参照）、白色の発光層１７０を全面にベタ膜状に形成する（図２１（ｂ）参照）。次いで、透明電極層１８０の形成を上記と同様に実施した後（図２１（ｃ）参照）、カラーフィルター１９０のＲ(赤)Ｇ(緑)Ｂ(青)の３色を所望の画素位置に配置することによって（図２１（ｄ）参照）、画像表示装置３００’を完成することができる。
《ロール・ツー・ロール方式》
　本発明のフレキシブル半導体装置１００は、“フレキシブル”であるために、ロール・ツー・ロール方式によって作製することが可能である。図２２は、本実施形態のフレキシブル半導体装置１００がロール・ツー・ロール工法で作製される態様を表している。
　ロール・ツー・ロール工法では、図２２に示すように、半導体層２０を含むトランジスタ（ＴＦＴ）が形成されてなる支持基板７２を含む構造（すなわち、図３（ａ）または図７（ａ）に示した構造）が、樹脂フィルム６０とともに、一対のローラ２２０Ａ、２２０Ｂの間に通される。これにより、「トランジスタが形成された支持基板７２」と「樹脂フィルム６０」とが一体化されたフィルム積層体１１０（すなわち、図３（ｂ）または図７（ｂ）に示した構造）が得られる。
　さらに詳細に説明すると次の通りである。トランジスタ（ＴＦＴ）が形成されてなる支持基板７２（図３（ａ）または図７（ａ）に示した構造）は、矢印２０１の方向に進行していく。一方、樹脂フィルム６０は、ローラ２１０から巻き出されて（矢印２１５参照）、補助ローラ２１２に沿って、矢印２０２の方向に進行していく。そして、金属箔７０と樹脂フィルム６０とは、矢印２２５のように回転する加熱加圧ローラ（２２０Ａ，２２０Ｂ）の間で積層されて一体化される。
　この積層一体化工程では、樹脂フィルム６０の一部（６５）を間隙５０に挿入して嵌合構造の形成が行われる。積層一体化工程を経た後に、樹脂フィルム付の金属箔（フィルム積層体）１１０は、ローラ２３０に巻き取られる（矢印２３５参照）。なお、支持基板７２が金属材料からなり、支持基板７２をパターニングしてゲート電極１２を作製する場合には、当該パターニングを実行するエッチング工程（図示せず）を経て、フレキシブル半導体装置１００を完成させて、ローラ２３０に巻き取ることもできる。
　図２３（ａ）および（ｂ）に、ローラ２３０に巻き取られたフィルム積層体１１０の一部２５０の断面を示す。図示するように、ソース・ドレイン電極３０が、樹脂フィルム６０よりも内側に積層されているため、ソース・ドレイン電極３０は圧縮され、樹脂フィルム６０は引っ張られることになる。その結果、ソース・ドレイン電極３０と樹脂フィルム６０とではひずみの大きさが異なり、その界面にせん断応力が発生し剥離を誘発する原因となる。通常の積層構造の場合は、ソース・ドレイン電極３０（パターニングされた金属箔７０）と、樹脂フィルム６０の接着力によって剥離の発生を抑制している。しかしながら、本発明の構成によれば、接着力に加えて嵌合構造（５０、６５）が強固に積層構造を保持するため、密着性が向上しており、剥離等の発生を防止ないしは緩和することができる。
　なお、フィルム積層体１１０をローラ２３０で巻き取った後、別工程で、支持基板７２を除去して、ゲート電極１２を形成するような工程を採用することも可能である。また、金属箔７０を初期ローラ（図示せず）から巻き出し、図２（ａ）から図３（ｃ）に示す工程の全部（あるいは、その中の一部）などを、ローラ、チャンバ、エッチング槽などを用いて連続して実行することも可能である。
《半導体層の改質》
　上述したことであるが、本発明に従えば、半導体層の改質を容易かつ効果的に行うことができる。特に半導体層２０を酸化物半導体から構成した場合の改質を行うことができる。例えば、ＺｎＯなどの結晶性の酸化物半導体では、スパッタなどで成膜した直後には結晶層の中に多く非晶質層が含まれており、それによって、半導体デバイスとしての特性を示さない場合が多い。しかしながら、本発明では、図３（ａ）または図７（ａ）に示した状態、すなわち、間隙５０に半導体材料（ここでは、酸化物半導体）が充填された状態は、フレキシブルな状態でありながら、ソース・ドレイン電極３０（３０ｓ・３０ｄ）と絶縁層１０と半導体層２０とから構成された構造であるので（すなわち、残りは、支持基板７２であるので）、アニール工程や、レーザ照射工程を大きな制約なく実行することができる。そのような工程を実行することで、ＺｎＯなどの酸化物半導体の結晶性を向上させて、その結果、半導体特性を改善することができる。
　これにつき一例を挙げると、ＺｎＯをＲＦマグネトロンスパッタ法で、ＳｉＯ２（５０ｎｍ）、ＺｎＯ（５０ｎｍ）を順に成膜した場合では、エキシマレーザ照射前は半導体特性を示さない。一方、ＸｅＣｌエキシマレーザを照射すると、半導体動作をさせることが可能で、２０ｃｍ２／Ｖｓ程度の移動度を実現することが可能となる。
　加えて、ＩｎＧａＺｎＯなどのアモルファス酸化物半導体においても半導体特性を向上させる効果を得ることができる。アモルファス酸化物半導体の場合は、間隙５０に半導体材料（ここでは、アモルファス酸化物半導体）を充填した状態において、酸素雰囲気中（例えば、大気中）にてレーザ照射をすることによって、酸素欠損を修復することができ、その結果、移動度を向上させることができる。半導体としてＩｎＧａＺｎＯを用いて、ＴＦＴを作製した場合、レーザ照射前には非常に低かった移動度が、レーザ照射後には１０ｃｍ２／Ｖｓ程度に向上させることができる。
　また、酸化物半導体の導電率制御を実行することも可能である。酸化物半導体の酸素欠損が多いと、伝動電子が多いことを意味し（すなわち、キャリア濃度が多い）、それゆえ、導電率が高いことになる。酸素欠損を修復する（酸素を導入する）ためには、酸化物半導体を、高温で、酸素雰囲気に暴露することが好適である。なお、高温に代えて、レーザ、プラズマ、オゾン等の形態で酸化物半導体にエネルギーを加えてもよい。
　一つの例を挙げると、間隙５０に半導体材料（ここでは、酸化物半導体）を充填し（酸素欠損が多い状態）、次いで、酸素雰囲気でチャネル領域２２を選択的にレーザアニールすると、酸化物半導体の導電率制御を行うことができる。なお、Ｈプラズマ（水素プラズマ）処理でも還元雰囲気となり、酸化物半導体に酸素欠損を生じやすくすることができる。
《本発明の総括》
　なお、総括的に述べると、上述した本発明は、以下の態様を包含している：
第１の態様：フレキシブル半導体装置であって、
　ゲート電極、
　前記ゲート電極上に設けられ、ゲート絶縁膜となる部位を有する絶縁層、および
　前記絶縁層の上に形成され、金属箔から構成されたソース電極およびドレイン電極
を有して成り、
　前記ソース電極および前記ドレイン電極の間には間隙が存在し、それによって、該間隙を挟んで配置された前記ソース電極および前記ドレイン電極がバンク部材となっており、
　前記間隙に半導体層が形成されており、
　前記絶縁層の上には、前記半導体層、前記ソース電極および前記ドレイン電極を覆うように樹脂フィルム層が形成され、該樹脂フィルム層には前記間隙に嵌合した突起部が設けられているフレキシブル半導体装置。
第２の態様：前記第１の態様において、前記ソース電極および前記ドレイン電極が成す面のうち、前記間隙を挟んで対向する端面が傾斜面を成していることを特徴とするフレキシブル半導体装置。
第３の態様：前記第１または第２の態様において、前記樹脂フィルム層の前記突起部と、前記ソース電極および前記ドレイン電極の間の前記間隙とが、相補的な形状を有していることを特徴とするフレキシブル半導体装置。
第４の態様：前記第１～３の態様のいずれかにおいて、前記半導体層が、シリコンを含んで成ることを特徴とするフレキシブル半導体装置。
第５の態様：前記第１～３の態様のいずれかにおいて、前記半導体層が酸化物半導体を含んで成ることを特徴とするフレキシブル半導体装置。
第６の態様：前記第５の態様において、前記酸化物半導体がＺｎＯまたはＩｎＧａＺｎＯであることを特徴とするフレキシブル半導体装置。
第７の態様：前記第１～６の態様のいずれかにおいて、前記ゲート絶縁膜が無機材料から形成されていることを特徴とするフレキシブル半導体装置。
第８の態様：前記第１～６の態様のいずれかにおいて、前記金属箔が弁金属を含んで成り、前記ゲート絶縁膜が前記弁金属の陽極酸化膜であることを特徴とするフレキシブル半導体装置。
第９の態様：前記第１～８の態様のいずれかのフレキシブル半導体装置を用いた画像表示装置であって、
　前記フレキシブル半導体装置；および
　前記フレキシブル半導体装置上に形成されている複数の画素より構成された画像表示部
を有して成り、
　前記フレキシブル半導体装置のソース電極およびドレイン電極の間には間隙が存在し、それによって、該間隙を挟んで配置された前記ソース電極および前記ドレイン電極がバンク部材となっており、
　前記間隙には前記フレキシブル半導体装置の半導体層が形成されており、前記フレキシブル半導体装置の樹脂フィルム層には前記間隙に嵌合した突起部が設けられていることを特徴とする、画像表示装置。
第１０の態様：前記第９の態様において、
　前記画像表示部が、
　前記フレキシブル半導体装置上に形成されている画素電極；
　前記画素電極上に形成されている発光層；および
　前記発光層上に形成されている透明電極層
を有して成ることを特徴とする画像表示装置。
第１１の態様：前記第１０の態様において、前記発光層が、画素規制部によって仕切られた領域に形成されていることを特徴とする画像表示装置。
第１２の態様：前記第１０の態様において、前記透明電極層上にカラーフィルターを有して成ることを特徴とする画像表示装置。
第１３の態様：フレキシブル半導体装置の製造方法であって、
　金属箔を用意する工程（Ａ）、
　前記金属箔に、ゲート絶縁膜となる部位を含む絶縁層を形成する工程（Ｂ）、
　前記絶縁層の上に、支持基板を形成する工程（Ｃ）、
　前記金属箔の一部をエッチングして、該金属箔からソース電極およびドレイン電極を形成する工程（Ｄ）、
　前記ソース電極および前記ドレイン電極をバンク部材として用いて、該ソース電極および該ドレイン電極の間に位置する間隙に半導体層を形成する工程（Ｅ）、および
　前記半導体層、前記ソース電極および前記ドレイン電極を覆うように、前記絶縁層の上に樹脂フィルム層を形成する工程（Ｆ）
を含んで成り、
前記工程（Ｆ）では、前記樹脂フィルム層の一部を、前記ソース電極および前記ドレイン電極の間の前記間隙へと嵌合させる、フレキシブル半導体装置の製造方法。
第１４の態様：前記第１３の態様において、前記工程（Ｄ）では、金属箔に対してフォトリソとウェットエッチングとを実施して、前記ソース電極および前記ドレイン電極が成す面のうち前記間隙を挟んで対向する端面を傾斜面とすることを特徴とするフレキシブル半導体装置の製造方法。
第１５の態様：前記第１３または１４の態様において、前記工程（Ｆ）をロール・ツー・ロール工法により行うことを特徴とするフレキシブル半導体装置の製造方法。
第１６の態様：前記第１３～１５の態様のいずれかにおいて、前記支持基板を除去した後、前記絶縁層のうち前記ゲート絶縁膜となる部位の表面にゲート電極を形成することを特徴とするフレキシブル半導体装置の製造方法。
第１７の態様：前記第１３～１６の態様のいずれかにおいて、前記支持基板としてセラミック基材または金属基材を用いることを特徴とするフレキシブル半導体装置の製造方法。
第１８の態様：前記第１３～１７の態様のいずれかにおいて、前記工程（Ｂ）ではゾルゲル法によって前記ゲート絶縁膜を形成することを特徴とするフレキシブル半導体装置の製造方法。
第１９の態様：前記第１７の態様において、前記工程（Ｂ）の後、前記ゲート絶縁膜に加熱処理を施すことを特徴とするフレキシブル半導体装置の製造方法。
第２０の態様：前記第１７または１９の態様において、前記工程（Ｅ）の後、前記半導体層に加熱処理を施すことを特徴とするフレキシブル半導体装置の製造方法。
第２１の態様：前記第１３～１５の態様のいずれかにおいて、前記支持基板として金属基材を用い、前記工程（Ｆ）の後、前記金属基材をパターニングすることによってゲート電極を形成することを特徴とするフレキシブル半導体装置の製造方法。
第２２の態様：フレキシブル半導体装置であって、
　ゲート絶縁膜となる部位を有する絶縁層、および
　前記絶縁層の上に形成され、金属箔から構成されたソース電極およびドレイン電極
を有して成り、
　前記ソース電極および前記ドレイン電極の間の間隙には半導体層が形成されており、
　前記絶縁層の主面のうち、前記ソース電極および前記ドレイン電極が形成された側と反対側の主面にゲート電極が形成されており、
　前記ソース電極の一方の端面と前記ゲート電極の一方の端面とが相互に整合して位置していると共に、前記ドレイン電極の一方の端面と前記ゲート電極の他方の端面とが相互に整合して位置している、フレキシブル半導体装置。
第２３の態様：前記第２２の態様において、前記ソース電極および前記ドレイン電極の双方の前記端面に対して前記ゲート電極の前記端面が自己整合的に一致するように形成されていることを特徴とするフレキシブル半導体装置。
第２４の態様：前記第２２の態様において、前記ソース電極の前記一方の端面と前記絶縁層との接点Ａと、前記ゲート電極の前記一方の端面と前記絶縁層との接点Ｂとが相互に対向していると共に、
　前記ドレイン電極の前記一方の端面と前記絶縁層との接点Ｃと、前記ゲート電極の前記他方の端面と前記絶縁層との接点Ｄとが相互に対向していることを特徴とするフレキシブル半導体装置。
第２５の態様：前記第２２～２４の態様のいずれかにおいて、前記ソース電極および前記ドレイン電極が成す面のうち、前記間隙を挟んで対向する端面が傾斜面を成していることを特徴とするフレキシブル半導体装置。
第２６の態様：前記第２２～２５の態様のいずれかにおいて、前記絶縁層の上には、前記半導体層、前記ソース電極および前記ドレイン電極を覆うように樹脂フィルム層が形成されており
　前記樹脂フィルム層の突起部と、前記ソース電極および前記ドレイン電極の間の前記間隙とが、相補的な形状を有していることを特徴とする、フレキシブル半導体装置。
第２７の態様：前記第２２～２６の態様のいずれかにおいて、前記半導体層がシリコンを含んで成ることを特徴とするフレキシブル半導体装置。
第２８の態様：前記第２２～２６の態様のいずれかにおいて、前記半導体層が酸化物半導体を含んで成ることを特徴とするフレキシブル半導体装置。
第２９の態様：前記第２８の態様において、前記酸化物半導体がＺｎＯまたはＩｎＧａＺｎＯであることを特徴とするフレキシブル半導体装置。
第３０の態様：前記第２２～２９の態様のいずれかにおいて、前記ゲート絶縁膜が無機材料から形成されていることを特徴とするフレキシブル半導体装置。
第３１の態様：前記第２２～２９の態様のいずれかにおいて、前記金属箔が弁金属を含んで成り、前記ゲート絶縁膜が前記弁金属の陽極酸化膜であることを特徴とする、フレキシブル半導体装置。
第３２の態様：前記第２２～３１の態様のいずれかのフレキシブル半導体装置を用いた画像表示装置であって、
　前記フレキシブル半導体装置；および
　前記フレキシブル半導体装置上に形成されている複数の画素より構成された画像表示部
を有して成り、
　前記フレキシブル半導体装置では、ソース電極の一方の端面とゲート電極の一方の端面とが相互に整合して位置していると共に、前記ドレイン電極の一方の端面と前記ゲート電極の他方の端面とが相互に整合して位置していることを特徴とする、画像表示装置。
第３３の態様：前記第３２の態様において、
　前記画像表示部が、
　前記フレキシブル半導体装置上に形成されている画素電極；
　前記画素電極上に形成されている発光層；および
　前記発光層上に形成されている透明電極層
を有して成ることを特徴とする画像表示装置。
第３４の態様：前記第３３の態様において、前記発光層が、画素規制部によって仕切られた領域に形成されていることを特徴とする画像表示装置。
第３５の態様：前記第３３の態様において、前記透明電極層上にカラーフィルターを有して成ることを特徴とする画像表示装置。
第３６の態様：フレキシブル半導体装置の製造方法であって、
　金属箔を用意する工程（Ａ）’、
　前記金属箔に、ゲート絶縁膜となる部位を含む絶縁層を形成する工程（Ｂ）’、
　前記金属箔の一部をエッチングして、該金属箔からソース電極およびドレイン電極を形成する工程（Ｃ）’、
　前記絶縁層の主面のうち半導体層が形成される側と反対側の主面に、光硬化性の導電性ペーストを供して、光硬化性導電性ペースト層を形成する工程（Ｄ）’、ならびに
　前記ソース電極および前記ドレイン電極をマスクとして用いて、前記ソース電極および前記ドレイン電極が形成された側から光を照射し、それによって、前記光硬化性導電性ペースト層の一部を硬化させてゲート電極を形成する工程（Ｅ）’
を含んで成る、フレキシブル半導体装置の製造方法。
第３７の態様：前記第３６の態様において、前記工程（Ｃ）’の後では、前記ソース電極と前記ドレイン電極との間の間隙に収まるように前記絶縁層の主面上に半導体層を形成し、
　前記工程（Ｅ）’においては、前記照射された光が前記半導体層を透過することによって、前記光硬化性導電性ペースト層の一部が硬化することを特徴とする、フレキシブル半導体装置の製造方法。
第３８の態様：前記第３７の態様において、前記半導体層の形成においては、前記ソース電極および前記ドレイン電極をバンク部材として用いて、該ソース電極および該ドレイン電極の間の間隙に半導体材料を供することを特徴とする、フレキシブル半導体装置の製造方法。
第３９の態様：前記第３６～３８の態様のいずれかにおいて、前記工程（Ｃ）’では、金属箔に対してフォトリソとウェットエッチングとを実施して、前記ソース電極および前記ドレイン電極が成す面のうち、相互に対向する端面を傾斜面とすることを特徴とする、フレキシブル半導体装置の製造方法。
第４０の態様：前記第３７の態様に従属する前記第３８または３９の態様において、前記半導体層、前記ソース電極および前記ドレイン電極を覆うように、前記絶縁層の上に樹脂フィルム層を形成する工程を更に含んで成ることを特徴とする、フレキシブル半導体装置の製造方法。
第４１の態様：前記第４０の態様において、前記樹脂フィルム層を形成する工程では、前記樹脂フィルム層の一部を、前記ソース電極および前記ドレイン電極の間の間隙へと嵌合させることを特徴とする、フレキシブル半導体装置の製造方法。
第４２の態様：前記第４０または４１の態様において、前記樹脂フィルム層を形成する工程をロール・ツー・ロール工法により行うことを特徴とする、フレキシブル半導体装置の製造方法。
第４３の態様：前記第３６～４２の態様のいずれかにおいて、前記工程（Ｂ）’では、ゾルゲル法によって前記ゲート絶縁膜を形成することを特徴とする、フレキシブル半導体装置の製造方法。
第４４の態様：前記第３６～４３の態様のいずれかにおいて、前記工程（Ｂ）’の後、前記ゲート絶縁膜に加熱処理を施すことを特徴とする、フレキシブル半導体装置の製造方法。
第４５の態様：前記第３７の態様に従属する前記第３８～４４の態様のいずれかにおいて、前記絶縁層の上に支持基板を形成する工程を含んでなり、前記半導体層に加熱処理を施すことを特徴とする、フレキシブル半導体装置の製造方法。
第４６の態様：フレキシブル半導体装置の製造方法であって、
　金属箔を用意する工程（Ａ）”、
　前記金属箔に、ゲート絶縁膜となる部位を含む絶縁層を形成する工程（Ｂ）”、
　前記絶縁層の主面のうちゲート電極が形成される側と反対側の主面に、光硬化性の導電性ペーストを供して、光硬化性導電性ペースト層を形成する工程（Ｃ）”、
　前記金属箔の一部をエッチングして、該金属箔からゲート電極を形成する工程（Ｄ）”
および
　前記ゲート電極をマスクとして用いて、前記ゲート電極が形成された側から光を照射し、それによって、前記光硬化性導電性ペースト層の一部を硬化させてソース電極およびドレイン電極を形成する工程（Ｅ）”
を含んで成る、フレキシブル半導体装置の製造方法。
第４７の態様：前記第４６の態様において、前記工程（Ｅ）”の後では、前記ソース電極と前記ドレイン電極との間の間隙に収まるように前記絶縁膜の主面上に半導体層を形成し、
　前記半導体層の形成においては、前記ソース電極および前記ドレイン電極をバンク部材として用い、前記ソース電極および前記ドレイン電極の間の間隙に半導体材料を供することを特徴とする、フレキシブル半導体装置の製造方法。
第４８の態様：前記第４７の態様において、前記半導体層、前記ソース電極および前記ドレイン電極を覆うように、前記絶縁層の上に樹脂フィルム層を形成する工程を更に含んで成ることを特徴とする、フレキシブル半導体装置の製造方法。
第４９の態様：前記第４８の態様において、前記樹脂フィルム層を形成する工程では、前記樹脂フィルム層の一部を、前記ソース電極および前記ドレイン電極の間の前記間隙へと嵌合させることを特徴とする、フレキシブル半導体装置の製造方法。
第５０の態様：前記第４８または４９の態様において、前記樹脂フィルム層を形成する工程をロール・ツー・ロール工法により行うことを特徴とする、フレキシブル半導体装置の製造方法。
第５１の態様：前記第１～８または２２～３１の態様のいずれか１つのフレキシブル半導体装置を備えた画像表示装置の製造方法であって、
（Ｉ）画素電極を備えた前記フレキシブル半導体装置を供する工程；および
（ＩＩ）前記フレキシブル半導体装置上に、複数の画素より構成されている画像表示部を形成する工程
を含んで成る、画像表示装置の製造方法。
　第５２の態様：前記第５１の態様において、前記工程（ＩＩ）では、複数の画素規制部を形成し、該複数の画素規制部によって仕切られた領域の前記画素電極上に前記画素を形成することを特徴とする画像表示装置の製造方法。
　第５３の態様：前記第５１の態様において、前記工程（ＩＩ）において、前記画素電極を覆うように前記画素電極上に発光層を形成し、該発光層上にカラーフィルターを形成することを特徴とする画像表示装置の製造方法。
《本発明の変更態様》
　以上、本発明の好適な実施形態を中心に説明してきたが、本発明はこれに限定されず、種々の改変がなされ得ることを当業者は容易に理解されよう。
　例えば、上記マスク態様の本発明の説明では、光硬化性の導電性ペーストとして、Ａｇペーストを用いる態様を前提としたが、本発明は必ずしもかかる態様に限定されるわけではない。例示すれば、Ａｇ粒子に変えてＣｕ粒子を用いたり、光硬化樹脂として不飽和ポリエステル樹脂を用いたり、ブチル・カルビトール・アセテート（ＢＣＡ）なども光硬化性の導電性ペーストとして用いることができる。
　また、上記マスク態様の本発明の説明では、照射する光の具体例として、波長約４３６ｎｍの光（いわゆるｇ線）を用いる態様に言及したが（樹脂フィルム層がアクリル樹脂（ＰＭＭＡ）またはポリカーボネート（ＰＣ）から成り、ゲート絶縁膜がシリコン酸化物から成り、半導体層がＩｎＧａＺｎＯから成る場合）、本発明は必ずしもかかる態様に限定されるわけではない。照射光の波長は、光硬化性ペーストを硬化させることができる波長で、かつ、ゲート絶縁膜、半導体層および、樹脂フィルムを透過する波長を選択することができる。ここで透過とは１００％透過することを意味するのではなく、光硬化性ペーストを硬化させるのに充分な照射光が到達する程度に透過することを意味する。上記構成の変形例としては波長約３６５ｎｍの光（いわゆるｉ線）を用いてもよい。
　最後に、本発明のフレキシブル半導体装置の各構成要素の機能について念のため付言しておく。本発明のフレキシブル半導体装置の各構成要素は、フレキシブル半導体装置がＴＦＴ（薄膜トランジスタ）として好適に用いることができるように構成されている。当業者であればＴＦＴの動作原理と各構成要素の機能自体は理解できるものと考えられるが、本発明に関連していえば次のようになる。通常、ソース電極はゼロ電位、ドレイン電極には必要な電圧を印加する。ソース電極とドレイン電極の間には半導体層が形成され、チャネル領域と呼ばれる。チャネル領域はゲート絶縁膜と接するようにゲート構造体の上に形成されている。ここで、ゲート構造体はゲート絶縁膜とゲート電極より構成される。ゲート電極に電圧を印加するとチャネル領域の電気抵抗を変化させることができ、この結果、ソース電極とドレイン電極との間に流れる電流値を変化させることができる。これがＴＦＴの基本的な動作と各構成要素の働きである。なお、樹脂フィルムは上記下ＴＦＴの動作には直接関与しないが、ソース電極等のＴＦＴの各構成要素を封止して保護する役割、ソース電極等のＴＦＴの各構成要素を機械的に保持する支持基板の役割、そして、樹脂フィルム自体がもつ可撓性に起因して本願発明の半導体装置全体に可撓性を付与してフレキシブル半導体装置を実現する役割を担う。
　本発明の製造方法は、フレキシブル半導体装置の生産性に優れている。得られるフレキシブル半導体装置は、各種画像表示部に用いることができ、電子ペーパーやデジタルペーパー等にも用いることができる。例えば、図２４に示すようなテレビ画像表示部、図２５に示すような携帯電話の画像表示部、図２６に示すようなモバイル・パソコンまたはノート・パソコンの画像表示部、図２７および図２８に示すようデジタルスチルカメラおよびカムコーダーの画像表示部、ならびに、図２９に示すような電子ペーパーの画像表示部などに用いることができる。更には、本発明の製造方法で得られるフレキシブル半導体装置は、現在、印刷エレクトロニクスで適用が検討されている各種用途（例えば、ＲＦ－ＩＤ、メモリ、ＭＰＵ、太陽電池、センサなど）にも適応することができる。
関連出願の相互参照
　本出願は、日本国特許出願第２０１０－１１２３１７号（出願日：２０１０年５月１４日、発明の名称：「フレキシブル半導体装置およびその製造方法」）および日本国特許出願第２０１０－１１２３１９号（出願日：２０１０年５月１４日、発明の名称：「フレキシブル半導体装置およびその製造方法」）に基づくパリ条約上の優先権を主張する。当該出願に開示された内容は全て、この引用により、本明細書に含まれるものとする。
１０　絶縁層
１０ｇ　ゲート絶縁膜
１１　導電性ペースト
１２　ゲート電極
１３　ゲート電極の端面
２０　半導体層
２２　チャネル領域
３０ｓ　ソース電極
３０ｄ　ドレイン電極
３１ｓ　ソース電極の端面
３１ｄ　ドレイン電極の端面
５０　間隙（間隙部）
６０　樹脂フィルム
６２　照射光
６３　照射光
６５　突起部（嵌合部）
７０　金属箔
７２　支持基板
７３　支持基板
７４　樹脂フィルム
８０　表示部
８２　ビア
８４　配線
８５　コンデンサ
９０　駆動回路
９２　データライン
９４　選択ライン
１００　フレキシブル半導体装置
１１０　フィルム積層体（積層構造体）
１５０　画素電極
１６０　画素規制部
１６０’画素規制部の前駆体層
１６５　画素規制部の形成に用いるフォトマスク
１７０　発光層
１８０　透明電極層
１９０　カラーフィルター
２００　積層構造体
２１０　ローラ
２１２　補助ローラ
２１５　矢印
２２０　ローラ
２３０　ローラ
３００　画像表示装置
３００’　画像表示装置

Claims (18)

  1. フレキシブル半導体装置であって、
    　ゲート電極、
    　前記ゲート電極上に設けられ、ゲート絶縁膜となる部位を有する絶縁層、および
    　前記絶縁層の上に形成され、金属箔から構成されたソース電極およびドレイン電極
    を有して成り、
    　前記ソース電極および前記ドレイン電極の間には間隙が存在し、それによって、該間隙を挟んで配置された前記ソース電極および前記ドレイン電極がバンク部材となっており、
    　前記間隙に半導体層が形成されており、
    　前記絶縁層の上には、前記半導体層、前記ソース電極および前記ドレイン電極を覆うように樹脂フィルム層が形成され、該樹脂フィルム層には前記間隙に嵌合した突起部が設けられている、フレキシブル半導体装置。
  2. 　前記ソース電極および前記ドレイン電極が成す面のうち、前記間隙を挟んで対向する端面が傾斜面を成していることを特徴とする、請求項１に記載のフレキシブル半導体装置。
  3. 　前記樹脂フィルム層の前記突起部と、前記ソース電極および前記ドレイン電極の間の前記間隙とが、相補的な形状を有していることを特徴とする、請求項１に記載のフレキシブル半導体装置。
  4. 　前記半導体層が、シリコンを含んで成ることを特徴とする、請求項１に記載のフレキシブル半導体装置。
  5. 　前記半導体層が、酸化物半導体を含んで成ることを特徴とする、請求項１に記載のフレキシブル半導体装置。
  6. 　前記酸化物半導体がＺｎＯまたはＩｎＧａＺｎＯであることを特徴とする、請求項５に記載のフレキシブル半導体装置。
  7. 　前記ゲート絶縁膜が無機材料から形成されていることを特徴とする、請求項１に記載のフレキシブル半導体装置。
  8. 　前記金属箔が弁金属を含んで成り、
    　前記ゲート絶縁膜が、前記弁金属の陽極酸化膜であることを特徴とする、請求項１に記載のフレキシブル半導体装置。
  9. 　請求項１に記載のフレキシブル半導体装置を用いた画像表示装置であって、
    　前記フレキシブル半導体装置；および
    　前記フレキシブル半導体装置上に形成されている複数の画素より構成された画像表示部
    を有して成り、
    　前記フレキシブル半導体装置のソース電極およびドレイン電極の間には間隙が存在し、それによって、該間隙を挟んで配置された前記ソース電極および前記ドレイン電極がバンク部材となっており、
    　前記間隙には前記フレキシブル半導体装置の半導体層が形成され、前記フレキシブル半導体装置の樹脂フィルム層には前記間隙に嵌合した突起部が設けられていることを特徴とする、画像表示装置。
  10. フレキシブル半導体装置の製造方法であって、
    　金属箔を用意する工程（Ａ）、
    　前記金属箔に、ゲート絶縁膜となる部位を含む絶縁層を形成する工程（Ｂ）、
    　前記絶縁層の上に、支持基板を形成する工程（Ｃ）、
    　前記金属箔の一部をエッチングして、該金属箔からソース電極およびドレイン電極を形成する工程（Ｄ）、
    　前記ソース電極および前記ドレイン電極をバンク部材として用いて、該ソース電極および該ドレイン電極の間に位置する間隙に半導体層を形成する工程（Ｅ）、および
    　前記半導体層、前記ソース電極および前記ドレイン電極を覆うように、前記絶縁層の上に樹脂フィルム層を形成する工程（Ｆ）
    を含んで成り、
    前記工程（Ｆ）では、前記樹脂フィルム層の一部を、前記ソース電極および前記ドレイン電極の間の前記間隙へと嵌合させる、フレキシブル半導体装置の製造方法。
  11. 　前記工程（Ｄ）では、金属箔に対してフォトリソとウェットエッチングとを実施して、前記ソース電極および前記ドレイン電極が成す面のうち前記間隙を挟んで対向する端面を傾斜面とすることを特徴とする、請求項１０に記載のフレキシブル半導体装置の製造方法。
  12. 　前記工程（Ｆ）をロール・ツー・ロール工法により行うことを特徴とする、請求項１０に記載のフレキシブル半導体装置の製造方法。
  13. 　前記支持基板を除去した後、前記絶縁層のうち前記ゲート絶縁膜となる部位の表面に、ゲート電極を形成することを特徴とする、請求項１０に記載のフレキシブル半導体装置の製造方法。
  14. 　前記支持基板として、セラミック基材または金属基材を用いることを特徴とする、請求項１０に記載のフレキシブル半導体装置の製造方法。
  15. 　前記工程（Ｂ）では、ゾルゲル法によって前記ゲート絶縁膜を形成することを特徴とする、請求項１０に記載のフレキシブル半導体装置の製造方法。
  16. 　前記工程（Ｂ）の後、前記ゲート絶縁膜に加熱処理を施すことを特徴とする、請求項１４に記載のフレキシブル半導体装置の製造方法。
  17. 　前記工程（Ｅ）の後、前記半導体層に加熱処理を施すことを特徴とする、請求項１４に記載のフレキシブル半導体装置の製造方法。
  18. 　前記支持基板として金属基材を用い、
    　前記工程（Ｆ）の後、前記金属基材をパターニングすることによって、ゲート電極を形成することを特徴とする、請求項１０に記載のフレキシブル半導体装置の製造方法。
PCT/JP2011/002368 2010-05-14 2011-04-22 フレキシブル半導体装置およびその製造方法ならびに画像表示装置 WO2011142089A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012514699A JPWO2011142089A1 (ja) 2010-05-14 2011-04-22 フレキシブル半導体装置およびその製造方法ならびに画像表示装置
CN2011800043514A CN102598231A (zh) 2010-05-14 2011-04-22 柔性半导体装置及其制造方法以及图像显示装置
US13/520,003 US20120280229A1 (en) 2010-05-14 2011-04-22 Flexible semiconductor device, method for manufacturing the same and image display device
EP11780349A EP2571043A1 (en) 2010-05-14 2011-04-22 Flexible semiconductor device, manufacturing method for same, and image display device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010-112319 2010-05-14
JP2010-112317 2010-05-14
JP2010112319 2010-05-14
JP2010112317 2010-05-14

Publications (1)

Publication Number Publication Date
WO2011142089A1 true WO2011142089A1 (ja) 2011-11-17

Family

ID=44914149

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/002368 WO2011142089A1 (ja) 2010-05-14 2011-04-22 フレキシブル半導体装置およびその製造方法ならびに画像表示装置

Country Status (5)

Country Link
US (1) US20120280229A1 (ja)
EP (1) EP2571043A1 (ja)
JP (1) JPWO2011142089A1 (ja)
CN (1) CN102598231A (ja)
WO (1) WO2011142089A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014154714A (ja) * 2013-02-08 2014-08-25 Nippon Hoso Kyokai <Nhk> 有機電界発光素子、表示装置および有機電界発光素子の製造方法
WO2015073047A1 (en) * 2013-11-18 2015-05-21 Empire Technology Development Llc Flexible electronics device
US9559316B2 (en) 2013-12-02 2017-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
WO2017051730A1 (ja) * 2015-09-24 2017-03-30 富士フイルム株式会社 有機薄膜トランジスタおよび有機薄膜トランジスタの製造方法
JP2018078298A (ja) * 2012-01-18 2018-05-17 株式会社半導体エネルギー研究所 半導体装置
JP2019197218A (ja) * 2013-11-20 2019-11-14 株式会社Ｊｏｌｅｄ 表示装置
JP2022105315A (ja) * 2020-12-31 2022-07-13 エルジー ディスプレイ カンパニー リミテッド 重畳した画素駆動部を含む表示装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112014003928T5 (de) 2013-08-30 2016-05-12 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
KR102107456B1 (ko) * 2013-12-10 2020-05-08 삼성디스플레이 주식회사 플렉시블 표시 장치 및 이의 제조 방법
CN104392901B (zh) * 2014-10-28 2017-08-25 京东方科技集团股份有限公司 一种柔性衬底基板及其制作方法
US9893060B2 (en) * 2015-12-17 2018-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10586817B2 (en) 2016-03-24 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and separation apparatus
CN105789262A (zh) 2016-04-29 2016-07-20 京东方科技集团股份有限公司 一种柔性显示基板及其制备方法、柔性显示器件
US10185190B2 (en) 2016-05-11 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Display device, module, and electronic device
CN107526190A (zh) * 2016-06-22 2017-12-29 信利（惠州）智能显示有限公司 一种ltps的制备工艺
KR20230106750A (ko) 2016-07-29 2023-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기
TWI730017B (zh) 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
TW201808628A (zh) 2016-08-09 2018-03-16 Semiconductor Energy Lab 半導體裝置的製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297084A (ja) 1995-02-16 2004-10-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007067263A (ja) 2005-09-01 2007-03-15 Konica Minolta Holdings Inc 有機半導体材料、有機半導体膜、有機半導体デバイス及び有機薄膜トランジスタ
JP2008098550A (ja) * 2006-10-16 2008-04-24 Seiko Epson Corp 膜パターンの形成方法
JP2009272523A (ja) * 2008-05-09 2009-11-19 Konica Minolta Holdings Inc 薄膜トランジスタおよび薄膜トランジスタの製造方法
WO2010016207A1 (ja) * 2008-08-04 2010-02-11 パナソニック株式会社 フレキシブル半導体装置およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7019328B2 (en) * 2004-06-08 2006-03-28 Palo Alto Research Center Incorporated Printed transistors
KR101376896B1 (ko) * 2007-11-28 2014-03-20 파나소닉 주식회사 플렉시블 반도체장치의 제조방법 및 플렉시블 반도체장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297084A (ja) 1995-02-16 2004-10-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007067263A (ja) 2005-09-01 2007-03-15 Konica Minolta Holdings Inc 有機半導体材料、有機半導体膜、有機半導体デバイス及び有機薄膜トランジスタ
JP2008098550A (ja) * 2006-10-16 2008-04-24 Seiko Epson Corp 膜パターンの形成方法
JP2009272523A (ja) * 2008-05-09 2009-11-19 Konica Minolta Holdings Inc 薄膜トランジスタおよび薄膜トランジスタの製造方法
WO2010016207A1 (ja) * 2008-08-04 2010-02-11 パナソニック株式会社 フレキシブル半導体装置およびその製造方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018078298A (ja) * 2012-01-18 2018-05-17 株式会社半導体エネルギー研究所 半導体装置
US10483402B2 (en) 2012-01-18 2019-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014154714A (ja) * 2013-02-08 2014-08-25 Nippon Hoso Kyokai <Nhk> 有機電界発光素子、表示装置および有機電界発光素子の製造方法
WO2015073047A1 (en) * 2013-11-18 2015-05-21 Empire Technology Development Llc Flexible electronics device
JP2019197218A (ja) * 2013-11-20 2019-11-14 株式会社Ｊｏｌｅｄ 表示装置
US10872947B2 (en) 2013-12-02 2020-12-22 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US10854697B2 (en) 2013-12-02 2020-12-01 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US11672148B2 (en) 2013-12-02 2023-06-06 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US10312315B2 (en) 2013-12-02 2019-06-04 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US10355067B2 (en) 2013-12-02 2019-07-16 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP2017040923A (ja) * 2013-12-02 2017-02-23 株式会社半導体エネルギー研究所 表示装置の作製方法
US9559317B2 (en) 2013-12-02 2017-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US11004925B2 (en) 2013-12-02 2021-05-11 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US10763322B2 (en) 2013-12-02 2020-09-01 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US10879331B2 (en) 2013-12-02 2020-12-29 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US9559316B2 (en) 2013-12-02 2017-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
WO2017051730A1 (ja) * 2015-09-24 2017-03-30 富士フイルム株式会社 有機薄膜トランジスタおよび有機薄膜トランジスタの製造方法
US10699907B2 (en) 2015-09-24 2020-06-30 Fujifilm Corporation Organic thin film transistor and method for manufacturing organic thin film transistor
JPWO2017051730A1 (ja) * 2015-09-24 2018-07-26 富士フイルム株式会社 有機薄膜トランジスタおよび有機薄膜トランジスタの製造方法
JP2022105315A (ja) * 2020-12-31 2022-07-13 エルジー ディスプレイ カンパニー リミテッド 重畳した画素駆動部を含む表示装置
JP7250896B2 (ja) 2020-12-31 2023-04-03 エルジー ディスプレイ カンパニー リミテッド 重畳した画素駆動部を含む表示装置
JP7454723B2 (ja) 2020-12-31 2024-03-22 エルジー ディスプレイ カンパニー リミテッド 重畳した画素駆動部を含む表示装置

Also Published As

Publication number Publication date
CN102598231A (zh) 2012-07-18
JPWO2011142089A1 (ja) 2013-07-22
EP2571043A1 (en) 2013-03-20
US20120280229A1 (en) 2012-11-08

Similar Documents

Publication Publication Date Title
WO2011142089A1 (ja) フレキシブル半導体装置およびその製造方法ならびに画像表示装置
WO2011142088A1 (ja) フレキシブル半導体装置およびその製造方法ならびに画像表示装置
JP5906396B2 (ja) フレキシブル半導体装置及びその製造方法
TW594947B (en) Semiconductor device and method of manufacturing the same
KR101774278B1 (ko) 플렉서블 표시장치의 제조방법
JP4550944B2 (ja) フレキシブル半導体装置およびその製造方法
JP5689258B2 (ja) フレキシブルｔｆｔ基板の製造方法
KR100670984B1 (ko) 박막 회로 장치의 제조 방법
CN101840885A (zh) 电子器件的制造方法以及显示器
JP4491785B2 (ja) 電気光学装置の製造方法
CN107079543A (zh) 有机el显示单元及其制造方法以及电子设备
JP2009205941A (ja) 表示装置の製造方法、表示装置、照明装置の製造方法および照明装置
JP5842180B2 (ja) フレキシブル半導体装置及びその製造方法
WO2018163337A1 (ja) 可撓性表示パネル、可撓性表示装置及び可撓性表示パネルの製造方法
US8617943B2 (en) Method for making a semiconductor device on a flexible substrate
JP2010238873A (ja) フレキシブル半導体装置およびその製造方法
JP4619644B2 (ja) 薄膜素子の転写方法
JP2010062399A (ja) 半導体装置、半導体装置の製造方法、および電子機器
JP2006120726A (ja) 薄膜装置の製造方法、電気光学装置、及び電子機器
JP2010034217A (ja) 有機薄膜トランジスタの製造方法
JP4619645B2 (ja) 薄膜素子の転写方法
JP2013089753A (ja) 薄膜トランジスタ、薄膜トランジスタアレイ基板、フレキシブル表示素子、フレキシブル表示装置及び薄膜トランジスタアレイ基板の製造方法
JP3809833B2 (ja) 薄膜素子の転写方法
JP7464541B2 (ja) 表示バックプレート及びその製作方法、表示パネル及びその製作方法、表示装置
JP5581599B2 (ja) 薄膜装置、およびその製造方法、並びに電気光学装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180004351.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11780349

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012514699

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2011780349

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13520003

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE