JP5906396B2 - フレキシブル半導体装置及びその製造方法 - Google Patents

フレキシブル半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5906396B2
JP5906396B2 JP2012538899A JP2012538899A JP5906396B2 JP 5906396 B2 JP5906396 B2 JP 5906396B2 JP 2012538899 A JP2012538899 A JP 2012538899A JP 2012538899 A JP2012538899 A JP 2012538899A JP 5906396 B2 JP5906396 B2 JP 5906396B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
flexible
film
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012538899A
Other languages
English (en)
Other versions
JPWO2012127780A1 (ja
Inventor
武 鈴木
武 鈴木
平野　浩一
浩一 平野
忍 増田
忍 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2012127780A1 publication Critical patent/JPWO2012127780A1/ja
Application granted granted Critical
Publication of JP5906396B2 publication Critical patent/JP5906396B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、可撓性を有するフレキシブル半導体装置およびその製造方法に関する。より詳細には、本発明は、ＴＦＴとして用いることができるフレキシブル半導体装置およびその製造方法に関する。更には、本発明は、そのようなフレキシブル半導体装置を用いた画像表示装置およびその製造方法にも関する。
情報端末の普及に伴い、コンピュータ用のディスプレイとしてフラットパネルディスプレイに対するニーズが高まっている。また、更なる情報化の進展に伴い、従来、紙媒体で提供されていた情報が電子化される機会が増えている。特に昨今は薄くて軽い、手軽に持ち運びが可能なモバイル用表示媒体として、電子ペーパーあるいはデジタルペーパーへのニーズも高まりつつある（特許文献１など）。
一般に、フラットパネルディスプレイにおいては、液晶、有機ＥＬ（有機エレクトロルミネッセンス）、電気泳動等を利用した素子を用いて表示媒体を形成している。かかる表示媒体では画面輝度の均一性や画面書き換え速度等を確保するために、画像駆動素子としてアクティブ駆動素子（ＴＦＴ素子）を用いる技術が主流になっている。例えば、通常のコンピュータディスプレイでは基板上にこれらＴＦＴ素子を形成し、液晶、有機ＥＬ素子等が封止されている。
ここで、ＴＦＴ素子には主にａ−Ｓｉ（アモルファスシリコン）、ｐ−Ｓｉ（ポリシリコン）等の半導体を用いることができる。これらのＳｉ半導体や電極・配線に用いる金属材料を多層化し、ソース、ドレイン、ゲート電極を基板上に形成していくことでＴＦＴ素子が製造される。
特開２００７−６７２６３号公報
ディスプレイの大型化に伴って、ＴＦＴ素子を複数搭載したＴＦＴ基板も大型のものが要求されるが、基板が大型化すればするほど配線抵抗の増大による電圧降下が問題となる。これを回避するために配線の厚みを厚くしようとすると、通常のＴＦＴ素子基板作成に用いられる真空成膜プロセスでは、成膜時間が増大して生産性が悪くなり、製造コストが急激に増大するという課題が生ずる。
本願発明者は、上述したフレキシブル半導体装置の課題に対して、従来技術の延長線上で対応するのではなく、新たな方向で対処し、それらの課題を解決するように試みた。本発明はかかる事情に鑑みてなされたものであり、その主な目的は、生産性に優れたフレキシブル半導体装置の製造方法を提供することであり、また、それに伴って高性能なフレキシブル半導体装置を提供することである。更には、そのようなフレキシブル半導体装置に積層され構成される画像表示装置の製造方法を提供すること、および、それに伴って高性能な画像表示装置を提供することである。
上記課題を解決するため、本発明では、フレキシブル半導体装置であって、
ゲート電極；
ゲート電極上に形成されているゲート絶縁膜；
ゲート電極と対向するようにゲート絶縁膜上に形成されている半導体層；
半導体層と接して設けられているソース電極・ドレイン電極；
半導体層およびソース電極・ドレイン電極を覆うように形成されている可撓性フィルム層；ならびに
可撓性フィルム層上に形成されている第１の金属箔
を有して成り、
第１の金属箔の一部から配線が構成されており、また
可撓性フィルム層においては、その厚み方向に沿って複数のビアが延在しており、それら複数のビアのうちの少なくとも１つのビアが位置決めマーカー（位置合せマーカー）であることを特徴とする、フレキシブル半導体装置が提供される。
本明細書で用いる“フレキシブル半導体装置”の「フレキシブル」という用語は、半導体装置が屈曲可能な可撓性を有していることを実質的に意味している。そして、本発明にいう“フレキシブル半導体装置”とは、その有する構成などに鑑みると、“フレキシブル半導体デバイス”あるいは“フレキシブル半導体素子”と称すことができるものである。
また、本明細書で用いる“複数のビア”の「複数」とは、常套的なフレキシブル半導体装置（例えばＴＦＴ素子）において通常用いられるビア個数のことを実質的に指している。具体的な個数は、フレキシブル半導体装置（ＴＦＴ素子）のアプリケーションにより異なる。画像表示装置を例に取ると、一般的な画像表示装置の画素数は例えば７６８００（３２０×２４０）個〜約３５００万（８１９２×４３２０）個程度であるから、１画素にビアが２つの場合を考えると、ビアの個数は約１５万個〜７０００万個となる。
本発明のフレキシブル半導体装置の特徴の１つは、複数のビアのうちの少なくとも１つが位置決めマーカー（alignment marker）となっていることである。ここで、本発明にいう「位置決め」とは、フレキシブル半導体装置を構成する各種要素の相対的位置関係またはフレキシブル半導体装置に関連する各種要素の相対的位置関係についてのアライメント（位置合せ）のこと指している。
ある好適な態様では、フレキシブル半導体装置は、半導体層の下方に第２の金属箔を有すると共に、その第２の金属箔の上に絶縁層を有しており、それによって、ゲート電極が第２の金属箔の一部から構成されていると共に、ゲート絶縁膜が絶縁層の一部から構成されている。換言すれば、かかる態様のフレキシブル半導体装置は、
第２の金属箔；
第２の金属箔の上に形成されている絶縁層；
絶縁層の上に形成されている半導体層；
絶縁層上にて半導体層と接して設けられているソース電極・ドレイン電極；
半導体層およびソース電極・ドレイン電極を覆うように形成されている可撓性フィルム層；ならびに
可撓性フィルム層上に形成されている第１の金属箔
を有して成り、
第１の金属箔の一部から配線が構成され、絶縁層の一部からゲート絶縁膜が構成され、更に、第２の金属箔の一部からゲート電極が形成されており、また
可撓性フィルム層においては、その厚み方向に沿って複数のビアが延在しており、それら複数のビアのうちの少なくとも１つのビアが位置決めマーカー（位置合せマーカー）となっている。
ある好適な態様では、位置決めマーカーがビアの少なくとも２つから成るグループとして形成されている。つまり、少なくとも２つのビアから成る集合体が実質的な位置決めマーカーとして構成されている。
別のある好適な態様では、複数のビアの少なくとも１つが、その厚み方向にテーパ形状を有している。つまり、位置決めマーカーとしてのビアが、その厚み方向にテーパ形状を有している。
更に別のある好適な態様では、複数のビアの少なくとも１つが、可撓性フィルム層の一方の主面側から他方の主面側に至るまで延在している。具体的には、位置決めマーカーとしてのビアが、可撓性フィルム層の一方の主面側から他方の主面側にまで至るように当該フィルム層を貫通して延在している。
更に別の好適な態様では、少なくとも１つのビアが、金属を含有した導電性部材により構成されている。
このような位置決めマーカーとしてのビアを供えたフレキシブル半導体装置は、例えば、以下のように規定することができる：
ゲート電極；
ゲート電極上に形成されているゲート絶縁膜；
ゲート電極と対向するようにゲート絶縁膜上に形成されている半導体層；
半導体層と接して設けられているソース電極・ドレイン電極；
半導体層およびソース電極・ドレイン電極を覆うように形成されている可撓性フィルム層；ならびに
可撓性フィルム層上に形成されている第１の金属箔
を有して成り、
第１の金属箔の一部から配線が構成されており、また
可撓性フィルム層においては、その厚み方向に沿って複数のビアが延在しており、また、それら複数のビアのうちの少なくとも１つのビアの設置箇所では金属箔が除去されている。かかる規定の態様であっても、第２の金属箔が設けられる場合、フレキシブル半導体装置は半導体層の下方に第２の金属箔を有すると共に、その第２の金属箔の上に絶縁層を有して成り、それによって、ゲート電極が第２の金属箔の一部から構成されていると共に、ゲート絶縁膜が絶縁層の一部から構成されていることが好ましい。この第２の金属箔が設けられる態様におけるフレキシブル半導体装置は、
第２の金属箔；
第２の金属箔の上に形成されている絶縁層；
絶縁層の上に形成されている半導体層；
絶縁層上にて半導体層と接して設けられているソース電極・ドレイン電極；
半導体層およびソース電極・ドレイン電極を覆うように形成されている可撓性フィルム層；ならびに
可撓性フィルム層上に形成されている第１の金属箔
を有して成り、
第１の金属箔の一部から配線が構成され、絶縁層の一部からゲート絶縁膜が構成され、そして、第２の金属箔の一部からゲート電極が形成されており、また
可撓性フィルム層においては、その厚み方向に沿って複数のビアが延在しており、複数のビアのうちの少なくとも１つのビアの設置箇所では、第１の金属箔が除去されている。
本発明のフレキシブル基板のある態様では、金属箔は金属層を成している。つまり、本発明のフレキシブル半導体装置は下記のように規定されるものであってもよい：

フレキシブル半導体装置であって、
ゲート電極；
ゲート電極上に形成されているゲート絶縁膜；
ゲート電極と対向するようにゲート絶縁膜上に形成されている半導体層；
半導体層と接して設けられているソース電極・ドレイン電極；
半導体層およびソース電極・ドレイン電極を覆うように形成されている可撓性フィルム層；ならびに
可撓性フィルム層上に形成されている第１の金属層
を有して成り、
第１の金属層の一部から配線が構成されており、また
可撓性フィルム層においては、その厚み方向に沿って複数のビアが延在しており、その複数のビアのうちの少なくとも１つのビアが位置決めマーカーであることを特徴とする、フレキシブル半導体装置。

フレキシブル半導体装置であって、
ゲート電極；
ゲート電極上に形成されているゲート絶縁膜；
ゲート電極と対向するようにゲート絶縁膜上に形成されている半導体層；
半導体層と接して設けられているソース電極・ドレイン電極；
半導体層およびソース電極・ドレイン電極を覆うように形成されている可撓性フィルム層；ならびに
可撓性フィルム層上に形成されている第１の金属層
を有して成り、
第１の金属層の一部から配線が構成されており、また
可撓性フィルム層においては、その厚み方向に沿って複数のビアが延在しており、その複数のビアのうちの少なくとも１つのビアの設置箇所では、第１の金属層が除去されていることを特徴とする、フレキシブル半導体装置。

尚、付言しておくと、ゲート電極が構成される“第２の金属箔”についても、それが金属層を成しているものであってよい。
ある好適な態様では（特に、フレキシブル半導体装置を画像表示装置に用いる場合）、フレキシブル半導体装置上に画素電極が形成されている。かかる場合、可撓性フィルム層上に設けられた金属箔または金属層の一部から画素電極が構成されていることが好ましい。つまり、第１の金属箔または金属層の一部からは配線に加えて画素電極が構成されていてもよい。
本発明では、上記フレキシブル半導体装置の製造方法も提供される。かかる製造方法は、
ゲート電極を形成する工程；
ゲート電極に接するようにゲート絶縁膜を形成する工程；
ゲート電極と対向するようにゲート絶縁膜上に半導体層を形成する工程；
半導体層と接するようにソース電極・ドレイン電極を形成する工程；
半導体層およびソース電極・ドレイン電極を覆うように可撓性フィルム層を形成する工程；
可撓性フィルム層にビアを形成する工程；
可撓性フィルム層上に金属箔を積層することにより第１の金属層を形成し、それによって、半導体装置前駆体を得る工程；ならびに
第１の金属層を加工して該第１の金属層の一部から配線（配線層）を形成する工程
を含んで成り、
第１の金属層の加工に際しては、複数のビアのうちの少なくとも１つのビアを位置決めマーカー（位置合せマーカー）として用いることによって、配線を所定位置に形成する。
本発明の製造方法の特徴の１つは、半導体装置前駆体の複数のビアの少なくとも１つのビアを位置決めマーカーとして用いて金属層加工の位置合せを行うことである。これにより、可撓性フィルム層上の金属層の加工を所望箇所に位置ずれなく施すことができ、その結果、配線や画素電極を所定位置に精度良く形成することができる。具体的には、半導体装置上に各種機能層を積層させる場合、かかる機能層の積層に適した所定の位置に配線や画素電極を精度良く形成しておくことができる。
ここで、本明細書において「配線を所定位置に形成する」とは、当初意図された所望の位置に配線を形成することを意味している。より具体的には、「配線を所定位置に形成する」は、製造されるフレキシブル半導体装置の上に各種機能層を積層させる場合、かかる機能層の積層に適した位置に配線を形成すること意味している。１つ例示すれば、「配線を所定位置に形成する態様」として、各画素に配置されたトランジスタに電力を供給する電源ライン(配線)を、該トランジスタに対応する画素上であって、隣接画素に重ならない様な位置に形成する態様を挙げることができる。
好ましくは、第２の金属層としてゲート電極形成用の金属箔を供し、その第２の金属層の一方の主面上に絶縁層を形成してゲート絶縁膜を供する工程を更に含んで成る。かかる場合、第１の金属層を加工して第１の金属層の一部から配線を形成する一方、第２の金属層を加工して第２の金属層の一部からゲート電極を形成する。
ある好適な態様では、第１の金属層の一部から配線を形成する工程においては、
第１の金属層上にフォトレジスト膜を形成する工程；
フォトレジスト膜に対して露光および現像を行い、フォトレジスト膜の少なくとも一部を除去する工程；ならびに
少なくとも一部を除去されたフォトレジスト膜を介して第１の金属層にエッチングを施し、第１の金属層から配線を形成する工程
を実施する。かかる場合、フォトレジスト膜への露光に際しては、半導体装置前駆体のビアの少なくとも１つを位置決めマーカーとして用いることによってフォトレジスト膜の所定位置を露光する。かかる態様では、配線が所望の位置に形成されるように、フォトレジスト膜のダイレクト露光を好適に行うことができ、その結果、配線を所定位置に精度良く形成することができる。より具体的には、半導体装置上に各種機能層を積層させる場合、かかる機能層の積層に適した所定の位置に配線（および付加的には画素電極）を精度良く形成しておくことができる。それゆえ、かかる態様でいう「フォトレジスト膜の所定位置を露光する」とは、当初意図された所望の局所的なフォトレジスト領域に露光を施すことを意味している。より具体的には、「フォトレジスト膜の所定位置を露光する」なる表現は、機能層の積層に適した位置に配線が形成されるように局所的なフォトレジスト領域に露光を施すことを意味している。
ある好適な態様では、第２の金属層の一部からゲート電極を形成する工程においては、
第２の金属層の他方の主面上にフォトレジスト膜を形成する工程；
フォトレジスト膜に対して露光および現像を行い、フォトレジスト膜の少なくとも一部を除去する工程；ならびに
少なくとも一部を除去されたフォトレジスト膜を介して第２の金属層にエッチングを施し、第２の金属層からゲート電極を形成する工程
を実施し、また
第１の金属層にエッチングを施す工程と第２の金属層にエッチングを施す工程とを同一の工程で実施する。かかる態様では、ゲート電極が所望の位置に形成されるようにフォトレジスト膜のダイレクト露光を好適に行うことができ、その結果、ゲート電極を所定位置に精度良く形成することができる。つまり、フォトレジスト膜へのダイレクト露光時の位置合せに起因して、フレキシブル半導体装置のＴＦＴ構造体のチャネル部分に対してゲート電極を所定の位置に精度良く形成することができる。尚、かかる態様でいう「フォトレジスト膜の所定位置を露光する」とは、当初意図された所望の局所的なフォトレジスト領域に露光を施すことを意味している。より具体的には、「フォトレジスト膜の所定位置を露光する」なる表現は、フレキシブル半導体装置がＴＦＴとして機能することになる位置にゲート電極が形成されるように局所的なフォトレジスト領域に露光を施すことを意味している（例えば、チャネルと重なるようにずれなく対向する位置にゲート電極が形成されるように局所的なフォトレジスト領域に露光を施す）。
本発明に係るフレキシブル半導体装置の製造方法では、「フォトレジスト膜に対して露光および現像を行ってフォトレジスト膜の少なくとも一部を除去する工程」としては、フォトレジスト膜上にフォトマスクを配置し、フォトマスクが配置されたフォトレジスト膜に対して露光および現像を行い、それによって、フォトレジスト膜の少なくとも一部を除去する工程を実施してよい。かかる場合、「フォトレジスト膜への露光に際して位置決めマーカーを用いること」の代わりに、半導体装置前駆体のビアの少なくとも１つを位置決めマーカーとして用いてフォトマスクの位置合せを行うことが好ましい。これにより、フォトマスクを介した露光・現像をフォトレジスト膜の所望箇所に位置ずれなく施すことができ、その結果、配線・画素電極・ゲート電極などを所定位置に精度良く形成することができる。例えば配線の場合では、機能層の積層に適した所定の位置に配線を精度良く形成しておくことができる。
ある好適な態様では、金属層の加工、フォトレジスト膜への露光またはフォトマスクの配置に際しては、半導体装置前駆体にＸ線を照射することで得られるＸ線透過画像を利用し、かかるＸ線透過画像におけるビア対応ポイントを位置合せ基準として用いる。特に、少なくとも２つのビアから成るグループとして位置決めマーカーを用いることが好ましく、それゆえ、グループを成すビアについてのＸ線透過画像のビア対応ポイントを位置合せ基準として用いることが好ましい。
本発明では、上記フレキシブル半導体装置を用いた画像表示装置も提供される。かかる画像表示装置は、
フレキシブル半導体装置；および
フレキシブル半導体装置上に形成されている複数の画素より構成された画像表示部
を有して成り、
フレキシブル半導体装置の複数のビアのうちの少なくとも１つのビアが位置決めマーカー（位置合せマーカー）となっていることを特徴としている。
本発明の画像表示装置の特徴の１つは、フレキシブル半導体装置の複数のビアのうちの少なくとも１つのビアが位置決めマーカーとなっていることである。
ある好適な態様では、画像表示部が、
フレキシブル半導体装置上に形成されている画素電極；
画素電極上に形成されている発光層；および
発光層上に形成されている透明電極層
を有して成る。
かかる態様では、画素規制部によって仕切られた領域に発光層が形成されていてもよい。つまり、本発明に係る画像表示装置が、
フレキシブル半導体装置；
フレキシブル半導体装置上に形成されている画素電極；
画素電極上にあって、画素規制部によって仕切られた領域に形成されている複数の発光層；および
複数の発光層上に形成されている透明電極層
を有して成り、
フレキシブル半導体装置の複数のビアのうちの少なくとも１つのビアが位置決めマーカーとなっていてよい。
また、画像表示部は透明電極上にカラーフィルターを有して成るものであってもよい。つまり、本発明に係る画像表示装置が、
フレキシブル半導体装置；
フレキシブル半導体装置上に形成されている画素電極；
画素電極上に形成されている発光層；
発光層上に形成されている透明電極層；および
透明電極層上に形成されているカラーフィルター
を有して成り、
フレキシブル半導体装置の複数のビアのうちの少なくとも１つのビアが位置決めマーカーとなっていてもよい。
更に、本発明では、上記画像表示装置の製造方法も提供される。かかる製造方法は、
（Ｉ）画素電極を備えたフレキシブル半導体装置を供する工程；および
（ＩＩ）フレキシブル半導体装置上に、複数の画素より構成されている画像表示部を形成する工程
を含んで成り、
工程（ＩＩ）に際しては、フレキシブル半導体装置の複数のビアの少なくとも１つのビアを位置決めマーカー（位置合せマーカー）として用いることによって、画像表示部の形成につき位置合せを行うことを特徴とする。
本発明の画像表示装置の製造方法の特徴の１つは、フレキシブル半導体装置のビアの少なくとも１つを位置決めマーカーとして用いて画像表示部の形成につき位置合せを行うことである。例えば、工程（ＩＩ）において複数の画素規制部を形成し、その複数の画素規制部によって仕切られた領域の画素電極上に画素を形成する場合、フレキシブル半導体装置の複数のビアの少なくとも１つを位置決めマーカーとして用いて画素規制部の形成につき位置合せを行ってよい。かかる場合、画素規制部を形成するためのフォトマスクの位置合せを行うことができ、その結果、発光層を位置ずれなく形成することができる。換言すれば、画素（ＴＦＴを含む回路）に対して所定位置に精度良く発光層を形成することができる。また、工程（ＩＩ）において、画素電極を覆うように画素電極上に発光層を形成し、かかる発光層上にカラーフィルターを形成する場合では、フレキシブル半導体装置の複数のビアの少なくとも１つを位置決めマーカーとして用いてカラーフィルターの形成につき位置合せを行ってもよい。
本発明では、少なくとも１つのビアを位置決めマーカーとして用いるので、フレキシブル半導体装置の構成要素の相対的位置関係またはフレキシブル半導体装置を用いた画像表示装置の構成要素の相対的位置関係について好適にアライメントを図ることができる。例えば本発明ではフレキシブル半導体装置の所定位置に配線や画素電極を精度良く形成できる。従って、かかるフレキシブル半導体装置が画像表示装置に用いられる場合、画素電極や配線を画素に対して精度良く配置することができる。また、ゲート電極を金属層から形成する場合では、フレキシブル半導体装置のＴＦＴ構造体のチャネル部分に対して所定位置に精度良くゲート電極を形成することも可能である。更には、画像表示装置においては、画素規制部や発光層なども所定位置に精度良く形成することができるので、その結果、位置ずれの累積を効果的に防止することができる。
位置決めマーカーは、コンタクトビアなどのフレキシブル半導体装置で必要とされ得る要素の形成に合わせて容易に形成できるものであり、かつ、そのような位置決めマーカーに起因したアライメント向上によってフレキシブル半導体装置や画像表示装置の製造歩留まりが向上し得るので、本発明によって生産性が優れた製造方法が供される。また、本発明に係るフレキシブル半導体装置および画像表示装置は、かかる位置決めマーカーに起因して、各種要素が位置ずれを起こすことなく精度良く形成されている点で高性能なデバイスを構成しているといえる。
更には、本発明のフレキシブル半導体装置では配線が金属箔などの金属層から形成されたものであるので、配線厚さを任意に大きくすることができる。これにより、電気抵抗が低く、装置が大型化しても電圧降下の影響が小さいデバイスを実現できる。また、配線の電気抵抗が低いと、ＲＣ遅延が少なくなり、高速で動作する大型ディスプレイも実現可能となる。
図１（ａ）は、本発明のフレキシブル半導体装置を模式的に表した断面図を示しており、図１（ｂ）は、図１（ａ）のＩｂ−Ｉｂに沿った切り取った平面図である 図２は、本発明のフレキシブル半導体装置を模式的に表した断面図である。 図３（ａ）は、本発明のフレキシブル半導体装置を模式的に表した断面図を示しており、図３（ｂ）は、図３（ａ）のＩｂ−Ｉｂに沿った切り取った平面図である。 図４は、本発明のフレキシブル半導体装置を模式的に表した断面図である。。 図５は、ゲート電極とチャネルとの相対的位置関係を示す模式的断面図である。 図６（ａ）〜（ｅ）は、本発明のフレキシブル半導体装置の製造工程を模式的に示す工程断面図である。 図７（ａ）〜（ｄ）は、本発明のフレキシブル半導体装置の製造工程を模式的に示す工程断面図である。 図８（ａ）〜（ｃ）は、本発明のフレキシブル半導体装置の製造工程を模式的に示す工程断面図である。 図９は、本発明のフレキシブル半導体装置の製造工程を模式的に示す工程断面図である。 図１０は、ダイレクト露光を実施する態様を模式的に表した図である。 図１１（ａ）〜（ｃ）は、金属箔からゲート電極を形成する態様におけるフレキシブル半導体装置の製造工程を模式的に示す工程断面図である。 図１２（ａ）および（ｂ）は、金属箔からゲート電極を形成する態様におけるフレキシブル半導体装置の製造工程を模式的に示す工程断面図である。 図１３（ａ）および（ｂ）は、位置決めマーカーのＸ線透過画像を用いたフォトマスクの位置合せの態様を模式的に表した図である。 図１４（ａ）〜（ｃ）は、位置決めマーカーの配置態様を説明するための模式図である。 図１５は、グループとして形成された位置決めメーカーの態様を説明するための模式図である。 図１６（ａ）〜（ｃ）は、可視光を利用したフォトマスクの位置合せ態様を模式的に表した図である。 図１７は、本発明の画像表示装置の駆動回路を説明するための回路図である。 図１８は、図１７の駆動回路がフレキシブル半導体装置によって構成された一例を示す平面図である。 図１９は、本発明の画像表示装置を模式的に表した断面図を示している。 図２０は、カラーフィルターを備えた画像表示装置の態様を模式的に表した断面図である。 図２１（ａ）〜（ｅ）は、本発明の画素表示装置の製造工程を模式的に示す工程断面図である。 図２２（ａ）〜（ｄ）は、カラーフィルターを備えた画像表示装置の製造工程を模式的に示す工程断面図である。 図２３は、フレキシブル半導体装置の製品適用例（テレビ画像表示部）を示した模式図 図２４は、フレキシブル半導体装置の製品適用例（携帯電話の画像表示部）を示した模式図 図２５は、フレキシブル半導体装置の製品適用例（モバイル・パソコンまたはノート・パソコンの画像表示部）を示した模式図 図２６は、フレキシブル半導体装置の製品適用例（デジタルスチルカメラの画像表示部）を示した模式図 図２７は、フレキシブル半導体装置の製品適用例（カムコーダーの画像表示部）を示した模式図 図２８は、フレキシブル半導体装置の製品適用例（電子ペーパーの画像表示部）を表した模式図
５ 支持基板
１０ｇ ゲート電極
１２ フォトマスク
１５ 金属層または金属箔
２０ 絶縁層（絶縁膜）
２０ａ ゲート絶縁膜（ゲート絶縁層）
３０ 半導体層
４０ｓ，４０ｄ ソース電極・ドレイン電極
５０ 可撓性フィルム層
５０ａ，５０ｂ 可撓性フィルム層に形成された開口部
６０ ビア
６０ａ コンタクトビア（ビア）
６０ｂ 位置決めマーカー（ビア）
７０ 配線
８０ 表示部
８２ 配線
８５ コンデンサ
９０ 駆動回路
９２ データライン
９３ 電源ライン
９４ 選択ライン
１００,１００ａ，１００ｂ フレキシブル半導体装置
１００’ 半導体装置前駆体
１１０ Ｘ線透過画像
１２０ Ｘ線のビア透過ポイント
１５０ 画素電極
１６０ 画素規制部
１６０’画素規制部の前駆体層
１６５ 画素規制部の形成に用いるフォトマスク
１７０ 発光層
１８０ 透明電極層
１９０ カラーフィルター
２００ 画像表示装置
２００’ 画像表示装置
以下、図面を参照しながら、本発明の実施の形態を説明する。以下の図面では、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示している。また、各図における寸法関係（長さ、幅、厚さ等）は実際の寸法関係を反映するものではない。
本明細書で説明される“方向”は、ゲート電極１０ｇと半導体層３０との位置関係を基準とした方向であり、便宜上、図中の上下方向にて説明する。具体的には、各図の上下方向に対応しており、ゲート電極１０ｇを基準として半導体層３０が形成される側を「上方向」とし、ゲート電極１０ｇを基準として半導体層３０が形成されない側を「下方向」としている。
《フレキシブル半導体装置》
図１（ａ）及び（ｂ）を参照しながら、本発明の一実施形態に係るフレキシブル半導体装置１００について説明する。図１（ａ）は、フレキシブル半導体装置１００の断面構成を模式的に示す断面図であり、図１（ｂ）は、図１（ａ）のＩｂ−Ｉｂに沿った断面を示す平面図である。
本実施形態に係るフレキシブル半導体装置は、可撓性を有するフィルムを備えた装置である。図示するように、このフレキシブル半導体装置１００は、半導体構造部と、その半導体構造部を実質的に覆うように形成されたフィルム層５０とを有して成る。より具体的には、本発明のフレキシブル半導体装置１００は、ゲート電極１０ｇ、ゲート電極１０ｇの上に形成されているゲート絶縁膜２０ａ、ゲート絶縁膜２０ａの上に形成されている半導体層３０、半導体層３０と接して設けられているソース電極４０ｓおよびドレイン電極４０ｄ、半導体層３０およびソース電極・ドレイン電極（４０ｓ，４０ｄ）を覆うように形成されている可撓性フィルム層５０、可撓性フィルム層５０上に形成されている金属層１５を有している。本発明のフレキシブル半導体装置１００の配線７０は金属層１５の一部から構成されている。
本発明のフレキシブル半導体装置１００のフィルム層５０には、装置断面として見た場合、半導体構造部の上表面と半導体装置１００の上表面との間を貫通するような開口部５０ａと、絶縁層２０と半導体装置１００の上表面との間を貫通するような開口部５０ｂが形成されている。かかる開口部５０ａ，５０ｂには、導電部材が形成されている。開口部５０ａにおける導電部材は、半導体構造部に形成された層の回路と樹脂フィルム上に形成された回路とを電気的に接続するコンタクトビア６０ａとして機能する。一方、開口部５０ｂにおける導電部材は、導電性材料から形成されている点で開口部５０ａの場合と同様であるものの、後述するようにコンタクトビアとしてではなく位置決めマーカー６０ｂとして機能するものである。つまり、フレキシブル半導体装置１００の可撓性フィルム層５０においては、その厚み方向に沿って複数のビアが延在しているが、それら複数のビアのうちの少なくとも１つが位置決めマーカー（あるいは“位置合せマーカー”もしくは“アライメントマーク”）となっている。図１では“ビア６０ｂ”のみが位置決めマーカーを成している態様を示しているが、図２には、かかる位置決めマーカーとしてのビアが２つ（６０ｂ，６０ｂ’）設けられている態様が示されている。
フィルム層５０は、可撓性を有する樹脂材料から構成されていることが好ましい。つまり、可撓性フィルム層５０が樹脂フィルムとなっていることが好ましい。かかる樹脂フィルムは、半導体構造部（又はそれを含むＴＦＴ構造体）を支持するための支持基材であるともいえ、硬化後に可撓性を有する熱硬化性樹脂材料や熱可塑性樹脂材料から構成されていることが好ましい。また、本発明では、樹脂フィルムが開口部形成に適したものとなっていることが特に好ましい。具体的には、樹脂フィルムが、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリフェニレンサルファイド樹脂、ポリフェニレンエーテル樹脂、液晶ポリマーおよびポリテトラフルオロエチレンから成る群から選択される少なくとも１種以上の樹脂を含んで成ることが好ましい（一例を挙げると、樹脂フィルムがポリイミドフィルムであってよい）。このような樹脂材料は寸法安定性に優れているので、その点においても本発明に係るフレキシブル基材の材料として好ましいといえる。これらの樹脂フィルムにて開口部を形成するためには、炭酸ガスレーザやＹＡＧレーザなどを用いたレーザ加工を利用してよい。また、開口部形成にフォトリソグラフィーなどの技術を利用してもよく、かかる場合には樹脂フィルムとしてフォトリソグラフィーに特化した樹脂（例えば感光性樹脂などから成るフィルム）を用いることが好ましい。なお、無機高分子材料のシロキサンポリマーから成るフィルムも可撓性を有しており、かつ、開口部形成に適したものであるので、本発明の可撓性フィルム層５０として好適に用いることができる。
あくまでも例示にすぎないが、可撓性フィルム層の貼り合わせ面に接着性材料が設けられる態様を想定すると、可撓性フィルム層の厚さは約２μｍ〜約１００μｍ、接着性材料層の厚さは約３μｍ〜約２０μｍであってよい。
フレキシブル半導体装置１００における導電部材は、コンタクトビアとして機能するための導電性と位置決めマーカーとして機能するための視認性とを備えている。例えば、位置決めマーカーを（後述するように）Ｘ線を用いて利用する場合では、導電部材が金属を含んで成ることが好ましい。
可撓性フィルム層５０の開口部５０ａ，５０ｂの内部に形成されている導電部材（即ち、ビア６０ａ，６０ｂ）は、導電性ペースト材料から構成されることがコストや生産性の観点から好ましい。導電性ペースト材料としては、Ａｕ，Ａｇ，Ｃｕ、Ｐｔ，Ｐｄ，Ａｌおよび／またはＰｂなどの単体金属、それらの混合物又は合金やカーボンフィラーやカーボンナノチューブなどの導電フィラーを、エポキシ樹脂などの有機樹脂および/またはブチル・カルビトール・アセテート（ＢＣＡ）などの溶剤を含んで成るバインダーに対して分散させることによって得られるペースト材料を用いてよい。このような導電性ペースト材料が開口部５０ａ，５０ｂに充填されることを通じて導電部材（ビア６０ａ，６０ｂ）が得られることになる。
めっきによりＡｕ，Ａｇ，Ｃｕ、Ｎｉ、Ｃｏ，Ｃｒ，Ｍｎ、Ｆｅ，Ｒｕ，Ｒｈ，Ｐｄ，Ａｇ，Ｏｓ，Ｉｒおよび／またはＰｔなどの金属を開口部５０ａ，５０ｂに充填して導電部材（ビア６０ａ，６０ｂ）とすることも可能である。特にＣｕめっきは、比較的安価であり、Ｃｕの導電率が高いので好ましく、かつ、原子番号が大きいためＸ線による視認性の点でも好ましい。
フレキシブル半導体装置１００の半導体層３０を構成する材料としては種々のものを使用することができ、例えばシリコン（例えばＳｉ）やゲルマニウム（Ｇｅ）等の半導体を用いてもよいし、酸化物半導体を用いてもよい。酸化物半導体としては例えばＺｎＯ、ＳｎＯ２、Ｉｎ２Ｏ３および／またはＴｉＯ２などの単体の酸化物や、ＩｎＧａＺｎＯ、ＩｎＳｎＯ、ＩｎＺｎＯおよび／またはＺｎＭｇＯなどの複合酸化物が挙げられる。あるいは必要に応じて化合物半導体（例えば、ＧａＮ、ＳｉＣ、ＺｎＳｅ、ＣｄＳおよび／またはＧａＡｓなど）を使用できる。更には、有機半導体（例えばペンタセン、ポリ３ヘキシルチオフェン、ポルフィリン誘導体、銅フタロシアニンおよび／またはＣ６０など）を使用することもできる。
本発明のフレキシブル半導体装置１００では、半導体構造部がアニール処理を受けたものであることが好ましい。具体的には、レーザ照射などにより半導体層３０が加熱処理されたものであることが好ましく、それによって、半導体構造部の膜質が照射前と比較して変化したものであることが好ましい。一例では、照射前においてはアモルファスシリコンから成る半導体層であったものを、レーザ照射により多結晶シリコン（例えば、平均粒径：数百ｎｍ〜２μｍ程度）から成る半導体層へと変化させたものであってよい。また、半導体層３０が多結晶シリコンの場合には、レーザ照射によってその結晶度が向上し得る。更にいえば、半導体構造部の膜質の変化によって、半導体層３０の移動度が向上したものとなり、照射前と照射後とでは移動度が顕著に大きくなる場合もある。
上述の説明から分かるように、本明細書において「膜質」とは、半導体層の「結晶状態」、「結晶度」および／または「移動度」などの特性を実質的に意味している。従って、「膜質の変化」とは、半導体層に関する限り、「結晶状態」、「結晶度」および／または「移動度」などが変化・向上することを実質的に意味している。
ちなみに、シリコン半導体の代わりに酸化物半導体を用いた場合においても半導体特性を向上させることができる。例えば、ＺｎＯなどの結晶性の酸化物半導体では、スパッタなどで成膜した直後には結晶層の中に多く非晶質層が含まれている。それゆえ、ＺｎＯなどの結晶性の酸化物半導体は、半導体デバイスとしての特性を示さない場合が多いが、アニール処理が施されることによって、ＺｎＯなどの酸化物半導体の結晶性が向上して、その結果、半導体特性が改善され得る。
さらに詳述すると、上記のシリコン半導体の代わりに、ＺｎＯをＲＦマグネトロンスパッタ法でＺｎＯ（５０ｎｍ）、ＳｉＯ２（５０ｎｍ）を順に成膜した場合では、エキシマレーザ照射前にて移動度は約１ｃｍ２／Ｖｓ以下の低い値しか示さない。一方、ＸｅＣｌエキシマレーザを照射すると、半導体動作をさせることが可能で、２０ｃｍ２／Ｖｓ程度の移動度を実現することが可能となる。
加えて、ＩｎＧａＺｎＯなどのアモルファス酸化物半導体においても半導体特性を向上させる効果を得ることができる。アモルファス酸化物半導体の場合は、酸素雰囲気中（例えば、大気中）にてレーザ照射をすることによって、酸素欠損を修復することができ、その結果、移動度を向上させることができる。ゲート絶縁層２０としてＳｉＯ２やＡｌ２Ｏ３などからなる酸化膜を配置していた場合には、アモルファス酸化物半導体の酸素欠損は、開口部（５０ａ，５０ｂ）から絶縁層２０を介してアモルファス酸化物半導体に供給された酸素によって修復され得る。半導体としてＩｎＧａＺｎＯを用いて、ＴＦＴを作製した場合、レーザ照射前には約１ｃｍ２／Ｖｓ以下の低い値の移動度が、レーザ照射後には１０ｃｍ２／Ｖｓ程度に向上させることができる。
本発明のフレキシブル半導体装置１００では、半導体構造部が実質的に支持基板５によって支持されていてよい。支持基板５は、半導体構造部などのＴＦＴ構成要素を支持できるものであれば、特に制限はない。例えば、支持基板５として、ガラス基板および樹脂基板（例えば、ＰＥＴまたはＰＩから成る基板）などが用いられる。
支持基板５の上にはゲート電極１０ｇが形成されている。ゲート電極１０ｇの材質としては、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、白金（Ｐｔ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、亜鉛（Ｚｎ）、チタン（Ｔｉ）、タングステン（Ｗ）等の金属材料や、酸化スズ（ＳｎＯ２）、酸化インジウムスズ（ＩＴＯ）、フッ素含有酸化スズ（ＦＴＯ）、酸化ルテニウム（ＲｕＯ２）、酸化イリジウム（ＩｒＯ２）および／または酸化白金（ＰｔＯ２）などの導電性酸化物などを挙げることができる。一例を挙げるとすれば、Ａｇペーストからゲート電極１０ｇを形成してよい。かかるペースト材料を用いたゲート電極１０ｇの形成は、印刷法（例えばインクジェット印刷）によって行うことができる。
ゲート電極１０ｇ上にはゲート絶縁膜２０ａが形成されている。より具体的には、ゲート電極１０ｇを覆うように“ゲート絶縁膜２０ａを構成し得る絶縁層２０”が支持基板５上に形成されている。絶縁層２０の材料は、例えば、酸化シリコンや窒化シリコンなどの無機絶縁材料であってよい。しかしながら、これに限定されず、要求されるゲート絶縁膜の特性にあわせて、種々の好適な材料を採用してよい。例えば、ポリイミドなどの有機絶縁材料などを採用することも可能である。
本発明のフレキシブル半導体装置１００では、ソース電極４０ｓおよびドレイン電極４０ｄは半導体層３０に接触している。半導体層３０において、ソース電極４０ｓとドレイン電極４０ｄとに挟まれた間の領域がチャネル領域となる。ソース電極、ドレイン電極（４０ｓ、４０ｄ）の材質としては、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、白金（Ｐｔ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、亜鉛（Ｚｎ）、チタン（Ｔｉ）および／またはタングステン（Ｗ）等の金属材料や、酸化スズ（ＳｎＯ２）、酸化インジウムスズ（ＩＴＯ）、フッ素含有酸化スズ（ＦＴＯ）、酸化ルテニウム（ＲｕＯ２）、酸化イリジウム（ＩｒＯ２）および／または酸化白金（ＰｔＯ２）などの導電性酸化物などを挙げることができる。一例を挙げるとすれば、Ａｇペーストからソース電極およびドレイン電極（４０ｓ、４０ｄ）を形成してよい。かかるペースト材料を用いたソース電極およびドレイン電極（４０ｓ、４０ｄ）の形成は、印刷法（例えばインクジェット印刷）によって行うことができる。
本発明のフレキシブル半導体装置１００では、可撓性フィルム層５０上に金属層１５を有しており、その金属の少なくとも一部から配線７０が形成されている。金属層は金属箔から成るものが好ましい。かかる金属箔を構成する金属は、導電性を有し且つ融点が比較的高い金属が好ましく、例えば、銅（Ｃｕ、融点：１０８３℃）、ニッケル（Ｎｉ、融点：１４５３℃）、アルミニウム（Ａｌ、融点：６６０℃）、ステンレス（ＳＵＳ）などを使用することができる。
本発明のフレキシブル半導体装置１００では、図３および図４に示すように、ゲート電極１０ｇが金属層１０の一部から構成された態様であってもよい。特に、半導体層３０の下方に金属層１０およびその金属層１０上に形成されている絶縁層２０を有して成り、ゲート電極１０ｇが金属層１０の一部から構成されていると共に、ゲート絶縁膜２０ａが絶縁層２０の一部から構成されている態様が好ましい。また、かかる金属層１０は、上記の金属層１５と同様、金属箔から成るものが好ましく、導電性を有し且つ融点が比較的高い金属箔が好ましい（例えば、銅、ニッケル、アルミニウムおよび／またはステンレスから成る金属箔であってよい）。
ここで、ゲート電極１０ｇとチャネルとは同じ大きさで、かつ、重なるようにずれなく配置されていること好ましい。この理由について図５を参照しながら説明する。まず、ゲート電極１０ｇとチャネル３０ａがずれた場合とゲート電極１０ｇがチャネル３０ａよりも小さな場合とを考える（図５（ａ））。いずれの場合であってもチャネル３０ａの下側にゲート電極１０ｇのない部分が存在する。かかる場合、ゲート電極１０ｇに電圧を印加した時であっても、ゲート電極のない部分に電荷が誘起されない。電荷が誘起されないチャネル部分３０ａは導電率が小さいために、チャネルが充分に機能せずにドレイン電極から取り出される電流が小さくなってしまう。従って、チャネル部分全体がゲート電極に覆われていることが好ましい。
一方、ゲート電極１０ｇとチャネル３０ａがずれた場合およびゲート電極１０ｇをチャネル部分３０ａより大きく形成した場合（図５（ｂ））には、ゲート電極１０ｇがソース電極４０ｓ及び／又はドレイン電極４０ｄと重なる部分が存在する。この場合は、ゲート電極１０ｇとソース電極４０ｓの重なり部分に寄生容量が発生し、トランジスタの特性を劣化させてしまう。つまり、寄生容量が原因でトランジスタの出力信号がなまったり、また、必要とされる電流量が増加してしまい消費電力が増加してしまう、などの不具合が発生する。ゲート電極１０ｇとドレイン電極４０ｄの関係も同様である。従って、ゲート電極４０ｇとソース電極４０ｓとの重なり・オーバーラップが小さいことが好ましい。
以上のことから、一般的に良好なトランジスタ特性を得るためには、ゲート電極１０ｇとチャネル３０ａとは同じ大きさで、かつ、重なるようにずれなく対向して配置されていること好ましい（図５（ｃ）参照）。
《フレキシブル半導体装置の製造方法》
次に、図６〜１２を参照して、本発明に係るフレキシブル半導体装置１００の製造方法について説明する。図６（ａ）〜（ｅ）、図７（ａ）〜（ｄ）、図８（ａ）〜（ｃ）、図９、図１０、図１１（ａ）〜（ｃ）および図１２（ａ）および（ｂ）は、フレキシブル半導体装置１００の製造方法を説明するための工程断面図である。
本発明の製造方法の実施に際しては、まず、ゲート電極を形成する。例えば、支持基板上において、ゲート電極を形成してよい。ゲート電極形成後ではゲート絶縁層をゲート電極上に形成し、ゲート絶縁層上に半導体層を形成し、そして、半導体層と接するようにソース電極・ドレイン電極を形成する。
具体的には、まず、図６（ａ）に示すように、支持基板５として絶縁基板を用意する。例えば、ガラス基板を用意する。このような支持基板５の厚さは、例えば約３０μｍ〜約５ｍｍの範囲である。
次いで、図６（ｂ）に示すように、支持基板５上にゲート電極１０ｇを形成する。かかるゲート電極１０ｇの形成は、スクリーン印刷、グラビア印刷またはインクジェット法などの印刷法でＡｇペーストを塗布して実施することができる。形成するゲート電極１０ｇの厚さは、例えば約５０ｎｍ〜約５μｍであってよい。ゲート電極１０ｇは、スパッタ法などの真空成膜法で作成したＣｕなどのべた膜をフォトリソグラフィー・エッチング法で加工して形成してもよい。
次いで、図６（ｃ）に示すように、ゲート電極１０ｇを覆うように支持基板５上に絶縁層２０を形成する。絶縁層２０の形成には、例えばゾルゲル法で形成してよい。ゾルゲル法を実施する場合、具体的には、シロキサン骨格に有機分子を複合化した有機無機ハイブリッド材料を塗布（例えば、スピンコートなど）し、約３００℃〜約６００℃程度で焼成することによって絶縁層２０を得ることができる。絶縁層２０の厚さは、例えば、０．１μｍ〜１μｍ程度であってよい。
次いで、図６（ｄ）に示すように、絶縁層２０の上に半導体層３０を形成する。半導体層厚さは、例えば約５ｎｍ〜約９９０ｎｍ程度であってよい（ちなみに、図１に示すような半導体構造部としての厚さは、例えば約１０ｎｍ〜約１μｍ程度であってよい）。半導体層３０の形成は、例えば、真空蒸着、スパッタリングもしくはプラズマＣＶＤなどの薄膜形成法によって実施してもよいし、あるいは、凸版印刷、グラビア印刷、スクリーン印刷もしくはインクジェットなどの印刷法によって実施してもよい。一例として、半導体層３０がシリコン層の場合、環状シラン化合物含有溶液（例えばシクロペンタシランのトルエン溶液）をインクジェットなどの方法で、絶縁層２０の上の所定位置に塗布する。次いで、約３００℃で加熱処理すると、アモルファスシリコンを含んで成る半導体層３０を形成できる。
半導体層３０を形成したら、次に、図６（ｅ）に示すように、絶縁層２０上にてソース電極４０ｓおよびドレイン電極４０ｄを半導体層３０と接するように形成する。ソース電極およびドレイン電極の各厚さは、例えば約５０ｎｍ〜約５μｍであってよい。このようなソース電極４０ｓおよびドレイン電極４０ｄの形成は、スクリーン印刷、グラビア印刷またはインクジェット法などの印刷法でＡｇペーストを塗布して実施することができる。
ソース電極４０ｓおよびドレイン電極４０ｄの形成後においては、図７（ａ）に示すように、半導体層３０およびソース電極・ドレイン電極（４０ｓ，４０ｄ）を覆うように可撓性フィルム層５０を形成する。具体的には、まず、半硬化の樹脂フィルム（樹脂シートの貼り合せ面に接着性材料を塗布してもよい）を用意し、樹脂フィルムを半導体構造部が形成された支持基板に重ね合わせて仮接着する。仮接着の条件は半硬化の樹脂フィルムや接着性材料の種類により適宜選択できるが、たとえばポリイミド・フィルム（厚み：約１２．５μｍ）の貼り合わせ面にエポキシ樹脂を接着性材料として塗布（厚み：約１０μｍ）した樹脂フィルムを用いる場合は、支持基板と樹脂フィルムとを積層して約６０℃に加熱して、約３ＭＰａに加圧した条件で仮圧着できる。
形成される樹脂フィルム層５０の厚さは、例えば約４μｍ〜約１００μｍである。かかる樹脂フィルム３０の形成によって、半導体構造部が保護されるとともに、次工程（金属箔１０のパターニング処理など）のハンドリングや搬送を安定して行うことが可能となる。
次いで、図７（ｂ）および図７（ｃ）に示すように、可撓性フィルム層５０に開口部（５０ａ，５０ｂ）を形成した後、当該開口部に導電性材料を供給してビア（６０ａ，６０ｂ）を形成することによって、半導体装置前駆体１００’を得る。
樹脂フィルム層に設ける開口部（５０ａ，５０ｂ）はレーザ加工で形成することが出来る。加工に用いるレーザとしては、炭酸ガスレーザ、ＹＡＧレーザおよびエキシマレーザなどが挙げられる。レーザ条件は、一例を挙げるとエネルギー密度を約５０ｍＪ／ｃｍ２〜約５００ｍＪ／ｃｍ２とすることができる。
コンタクトビア用の開口部（５０ａ）は、樹脂フィルム層５０にレーザを照射し、半導体構造部に接続する回路の電極の表面を露出させるよう形成する。一方、位置決めマーカー用の開口部（５０ｂ）は絶縁層２０の上面を露出させるように形成する。レーザ照射につき、開口部（５０ａ，５０ｂ）の大きさ（直径）は、レーザ径を絞ることによって所望の大きさに設定することができる。この点、本発明では、レーザ照射によって形成される開口部サイズ（開口面の直径）が約５μｍ〜約８０μｍ程度であってよく、例えば、開口面が直径３０μｍ程度であってよい。ちなみに、レーザ径を絞るだけでなく、レーザビームにマスクをすることによっても所望のビーム径を得ることができる。
レーザ加工によって開口部（５０ａ，５０ｂ）を形成する場合、開口部の形状をテーパ状にすることができる（いわゆるすり鉢形状、あるいは、倒立した略円錐形にすることができる）。すなわち、開口部（５０ａ，５０ｂ）の壁面と樹脂フィルム層５０の上面とを鈍角（＞９０°）にすることができる。例えば、図７（ｂ）に示すようなテーパ角度αは、約１１０°〜約１６０°となり得る。これによって、開口部（５０ａ，５０ｂ）の壁面と樹脂フィルム５０の上面とが直角（＝９０°）に形成されている場合と比較して（例えば、ドリルなどの機械加工では、一般的に“およそ９０°”に形成され得る）、開口部（５０ａ，５０ｂ）に導電材料を充填する等の工程を容易に実施することができる。
開口部の形成方法（５０ａ，５０ｂ）はレーザ加工に限定されるものではなく、パンチング法または機械ドリル法などでもよい。また、感光性樹脂などから成るフィルムを用いる場合にはフォトリソグラフィーなどの技術を用いて開口部を形成することも出来る。
ビア（６０ａ，６０ｂ）の形成に際しては、開口部内（５０ａ，５０ｂ）において導電部材が形成される。導電部材が導電ペーストにより構成されている場合には、印刷法によって導電ペーストを開口部（５０ａ，５０ｂ）に充填して導電部材を形成できる。具体的には樹脂フィルム５０の表面に印刷マスクを配置してスキージにより導電ペーストを開口部（５０ａ，５０ｂ）に充填することができる。印刷マスクは樹脂フィルムの表面が導電ペーストで汚染されるのを防止するためのものであり、樹脂フィルムの開口部に対応した印刷マスク開口部が形成されている。かかるマスクの例としては、スクリーン版などのほか、樹脂フィルム表面にＰＥＴフィルムをあらかじめ張り合わせてマスクとしたものを挙げることができる。すなわち、樹脂フィルム表面にＰＥＴフィルムをあらかじめ張り合わせておいて、ＰＥＴフィルム上からレーザで開口部を形成すると、樹脂フィルムの開口部とマスク開口部が位置合せされたマスクが形成できる。ＰＥＴフィルムは導電部材を充填した後に剥離して除去する。
ビア（６０ａ，６０ｂ）形成後においては、図７（ｄ）に示すように、可撓性フィルム層５０上に金属層１５を形成する。具体的には、樹脂フィルム５０上に金属箔１５を重ね合わせて熱圧着することが好ましい。熱圧着の条件は半硬化の樹脂フィルムや接着性材料の種類により適宜選択できるが、例えば、ポリイミド・フィルム（厚み約１２．５μｍ）の貼り合わせ面にエポキシ樹脂を接着性材料として塗布（厚み約１０μｍ）した樹脂フィルムを用いる場合は、樹脂フィルム５０上に金属箔１５を積層して約１４０℃、約５ＭＰａで約１時間接着性材料を本硬化させてよい。導電部材がＣｕにより構成されている場合にはめっきにより金属層１５を形成することも出来る（この場合は金属箔を重ねて熱圧着する工程を省略できて生産効率が高まるので好ましい）。具体的には、無電解銅めっきでＣｕシード層を形成し、次に電気銅めっきで開口部をＣｕで充填してよい。一例を挙げると、無電解銅めっきは、硫酸銅水溶液にホルムアルデヒドを還元剤として添加した無電解めっき浴にサンプルを浸漬して行うことが出来る。電気めっきは、硫酸銅水溶液にサンプルを浸漬し、サンプルを陰極、含リン銅を陽極として行うことができる。硫酸銅水溶液にはポリエーテル化合物、有機硫黄系化合物および／またはアミン化合物などの添加剤を加え、電流３Ａ/ｄｍ２程度を流してめっきを行うことが出来る（尚、樹脂フィルムの上面の開口部５０ｂに対応する部分にレジストの開口部を合わせて形成してよい）。
可撓性フィルム層５０上に金属層１５を形成した後においては、金属層１５から配線７０を形成する。具体的には、まず図８（ａ）に示すように、金属層１５の上にフォトレジスト膜１１を形成する。次いで、図８（ａ）〜図８（ｂ）に示すように、フォトレジスト膜１１の上側にフォトマスク１２を配置する。そして、図８（ｂ）に示すように、フォトマスク１２を介してフォトレジスト膜１１を露光し、現像してフォトレジスト膜１１の不要部分を除去する（図８（ｃ）参照）。フォトマスク１２の配置は、樹脂フィルムに設けられた位置決めマーカー６０ｂと、フォトマスク１２に設けた位置決めマーカーに対応するパターンを重ね合わせて行う。例えば樹脂フィルムに設けられた位置決めマーカーの確認は、半導体装置前駆体１００’の下側からＸ線を照射して金属層１５の上側にて得られるＸ線透過画像を用いて行うことができる。軽い元素（原子番号の小さな元素）ほどＸ線をよく透過し、金属などの重い元素ほどＸ線を透過しにくい。したがって、金属層を透過する程度の強度のＸ線を照射すれば、透過画像において金属導電部材より形成された位置決めマーカー部分が樹脂フィルム部分に対して大きなコントラストで良好に視認されることになる。
露光・現像後においては、一部を除去されたフォトレジスト膜１１’を介して金属層１５にエッチングを施し、それによって、金属層１５から配線７０や（後述する）画素電極１５０などを形成する（図８（ｃ）〜図９参照）。エッチングの方法は金属層の種類に応じて適宜選択できる。例えば、金属層が銅箔の場合には塩化鉄水溶液に浸漬して行うことが出来る。また、ＲＩＥなどのドライエッチングの手法を用いても良い。
尚、現像で用いられる「一部を除去されたフォトレジスト１１’」は、上記のフォトマスクを用いる態様に代えてダイレクト露光を用いる態様でもって形成してもよい（図１０参照）。ダイレクト露光では、レーザ(例えば波長３５５ｎｍ)を局所的にフォトレジストの所望の位置（パターン）に照射して露光する。すなわち、フォトマスクを介さないでダイレクトにフォトレジストを露光する。レーザを照射する位置は、位置決めマーカー６０ｂを認識してこれを基準に決めることができ、位置決めマーカーの認識自体はフォトマスクを用いる態様と同様に行うことができる。換言すれば、ダイレクト露光の態様では、半導体装置前駆体のビアの少なくとも１つを位置決めマーカーとして用いることによって、フォトマスクを用いずにフォトレジスト膜の所望位置を直接的に露光することができる。
“フォトマスクを用いた露光”あるいは“ダイレクト露光”のいずれの場合であっても、位置決めマーカーの設置箇所の上に位置する金属層部分は除去することが好ましい。なぜなら、後述するように、半導体装置の上に機能層(例えば画像表示層)を位置合せして積層するときに可視光により位置決めマーカーを確認できるからである。可視光による位置合せは簡易である。
以上のような工程を通じることによって、図９および図１に示される構造を備えたフレキシブル半導体装置１００を構築することができる。図示される態様から分かるように（特に図９参照）、フレキシブル半導体装置１００では、配線７０や画素電極１５０が金属層１５の一部から構成されている。また、可撓性フィルム層５０においては、その厚み方向に沿って複数のビア（６０ａ，６０ｂ，・・・）が延在しており、かかる複数のビアのうちの少なくとも１つ（図９ではビア６０ｂ）が位置する箇所では、金属層が除去されている（図９に示すように、ビア６０ｂの上面が接する金属層部分（点線領域）が除去されている）。更には、図９に示すように、位置決めマーカーとしてのビア６０ｂは、コンタクトビア６０ａとは違って、可撓性フィルム層５０の一方の主面側から他方の主面側に至るまで延在している形態を有している。
本発明の製造方法では、樹脂フィルム層５０に設けられた開口部（５０ａ，５０ｂ）に金属などの導電性材料を充填して導電部材を構成する。したがって、コンタクトビアと位置決めマーカーとを実質的に同一工程で形成することが出来る。そして、本発明の位置決めマーカーを用いれば、Ｘ線透過画像により良好に視認でき、配線７０や画素電極１５０の設置につき“位置ずれ”が少ないＴＦＴを得ることが出来る。つまり、本発明では、“樹脂フィルムに形成した導電部材による位置決めマーカー”によって製造プロセス効率の向上を図ることができると共に、ＴＦＴ特性の向上をも図ることができるといえる。
尚、本発明のフレキシブル半導体装置の製造方法では、ゲート電極１０ｇを金属層１０の一部から構成することができる。かかる態様について説明しておく。まず、図６（ａ）の支持基板５の代わりに、金属箔１０を用いる。金属箔１０としては、例えば、銅箔を用いてよい。そのような金属箔１０は、市販のものを利用することができる。金属箔１０の厚さは、好ましくは約３μｍ〜約１００μｍの範囲、より好ましくは約４μｍ〜約２０μｍの範囲、更に好ましくは約８μｍ〜約１６μｍの範囲である。金属箔１０の表面には絶縁層２０を形成する。かかる絶縁層２０は、“弁金属の陽極酸化”によって形成してよいものの（特に弁金属から成る金属箔が用いられている場合）、別法で形成してもよい。例えばゾルゲル法で形成してよい。ゾルゲル法を実施する場合、具体的には、シロキサン骨格に有機分子を複合化した有機無機ハイブリッド材料を塗布（例えば、スピンコートなど）し、約３００℃〜約６００℃程度で焼成することによって絶縁層２０を得ることができる。絶縁層２０の厚さは、例えば、０．１μｍ〜１μｍ程度であってよい。以降の半導体層３０の形成、ソース電極・ドレイン電極（４０ｓ，４０ｄ）の形成および可撓性フィルム層５０の形成および配線７０の形成などは上述と同様である。実質的な相違点は、金属箔１０を加工してゲート電極を形成する点である。具体的には図１１に示すように、金属箔のゲート電極に対応する部分にフォトレジスト１１を形成する。好ましくは、図１１（ａ）に示すように、金属箔１０の下面の略全面にフォトレジスト膜１１を形成する。次いで、図１１（ｂ）に示すように、フォトレジスト膜１１の下側にフォトマスク１２を配置する。そして、図１１（ｃ）に示すように、フォトマスク１２を介してフォトレジスト膜１１を露光して、最後に現像して不要部分を除去する。フォトマスク１２の配置は、樹脂フィルムに設けられた位置決めマーカー６０ｂと、フォトマスク１２に設けた位置決めマーカーに対応するパターンを重ね合わせて行うことができる（図１１（ｂ）および（ｃ）参照）。例えば樹脂フィルムに設けられた位置決めマーカーの確認は、半導体装置前駆体１００’の上側からＸ線を照射して金属箔１０の下側にて得られるＸ線透過画像を用いて行うことができる。軽い元素（原子番号の小さな元素）ほどＸ線をよく透過し、金属などの重い元素ほどＸ線を透過しにくい。したがって、金属箔を透過する程度の強度のＸ線を照射すれば、透過画像において金属導電部材より形成された位置決めマーカー部分が樹脂フィルム部分に対して大きなコントラストで良好に視認されることになる。
露光・現像後においては、一部を除去されたフォトレジスト膜１１’を介して金属箔にエッチングを施し、それによって、金属箔１０からゲート電極１０ｇを形成する（図１２（ａ）および図１２（ｂ）参照）。エッチングの方法などは上述の配線７０の形成の場合と同様である。尚、金属箔１０に対するエッチングは、金属箔１５に対するエッチングと実質的に同時に行ってよい。つまり、「金属箔１５をエッチングして配線７０を形成する工程」と「金属箔１０をエッチングしてゲート電極１０ｇを形成する工程」とを実質的に同時に行ってよい。ちなみに、金属箔１０からゲート電極１０ｇを形成する態様であっても、ダイレクト露光を実施してよく、位置決めマーカー６０ｂを基準にしてレーザを局所的にフォトレジストの所望の位置に照射して露光してもよい（図１０参照）。
（位置決めマーカーおよびアライメントについて）
ここで、本発明の特徴部分であるアライメントと位置決めマーカーについて説明する。本発明では、フォトマスクの位置合せに際して、位置決めマーカーを利用したＸ線透過画像を用いることが好ましい。具体的には、図１３に示すように、Ｘ線を半導体装置前駆体１００’に照射することで得られるＸ線透過画像１１０を利用しており、かかるＸ線透過画像１１０におけるビア対応ポイント１２０（位置決めマーカー６０ｂ，６０ｂ’を含んだ前駆体領域にＸ線が照射されることで得られる“ビア位置に対応した画像ポイント”）を位置合せ基準として用いることが好ましい。
位置決めマーカーは、１回の露光範囲ごと、例えばフォトマスクごとに１セット（例えば２個（またはグループ）の位置決めマーカー）を配置してよい。すなわち、１トランジスタごとにフォトマスクを重ねる場合はトランジスタごとに位置決めマーカーを配置し（図１４（ａ））、複数のトランジスタをグループとしてフォトマスクを重ねる場合はグループごとに位置決めマーカーを配置する（図１４（ｂ））。ワーク内の全トランジスタを１つのフォトマスクで一度に露光・現像する場合には、ワークに１セットの位置決めマーカーを配置してもよい（図１４（ｃ））。
位置決めマーカーの配置場所は、特に制限はない。例えばフォトマスクの配置につき位置合わせを行う態様を例にとると、フォトマスクが長方形の場合は長方形の短辺の中央部に相当し得る箇所に位置決めマーカーを配置してよい。このように配置することでフォトマスクとワークとの位置ずれを最小限に抑制することが出来る（つまり、重ね合わせ精度を向上させることができる）。フォトマスクの配置の方法は、前述のように例えば２個の位置決めマークをＸ線透過画像により計測し、位置合せ範囲全体の重心を見つけて指定寸法と誤差を補正し、重心から設計値で振り分けすることによって行ってよい。
本発明の位置決めマーカーは、ビア１つが単独で位置決めマーカーとして機能することが出来るが、図１５（ａ）〜(ｄ)に示すように、複数のビアがグループとなり位置決めマーカーとして機能させても良い。すなわち、ビア４個がグループとなり正方形の位置決めマーカーを構成したり、ビア５個がグループとなり十字形の位置決めマーカーを構成してもよい。複数のビアのグループを全体として所望形状にして位置決めマーカーとして構成させると、コンタクトビアとの区別がし易く、画像認識が容易となるので好ましい。
尚、フォトマスクの位置合せに際しては、Ｘ線を利用するのではなく、可視光線を利用してもよい。具体的には、図１６に示すように、位置決めマーカー６０ｂの上側付近に位置する金属層１５およびフォトレジスト１１などを除去すると（図１６（ａ）および図１６（ｂ）参照）、上側から可視光を当てることによって、位置決めマーカー６０ｂの位置を把握することができる。従って、それを位置合せ基準として用いて、フォトマスク１２の位置合せ（図１６（ｃ））やダイレクト露光時の位置合せを実施することができる。
《画像表示装置》
次に以下においては、本発明に係るフレキシブル半導体装置を画像表示装置に搭載する態様について説明する。
（２Ｔｒ1Ｃ）
図１７は、画像表示装置の駆動回路９０を説明するための回路図である。図１８は、当該駆動回路が本実施形態のフレキシブル半導体装置１００によって構成された一例を示す平面図である。
図１７に示した回路９０は、画像表示装置（例えば有機ＥＬディスプレイ）に搭載される駆動回路であり、ここでは画像表示装置の一画素の構成を表している。この例の画像表示装置の各画素は、２つのトランジスタ（１００Ａ、１００Ｂ）と、１つのコンデンサ８５との組み合わせの回路から構成されている。この駆動回路には、スイッチ用トランジスタ（以下、「Ｓｗ−Ｔｒ」とも称する）１００Ａと、駆動用トランジスタ（以下、「Ｄｒ−Ｔｒ」とも称する）１００Ｂとが含まれている。両方のトランジスタ（１００Ａ、１００Ｂ）とも、本発明に係るフレキシブル半導体装置１００から構成されている。なお、フレキシブル半導体装置１００の構造体の一部に、コンデンサを形成することも可能である。さらに説明していくと、Ｓｗ−Ｔｒ１００Ａのゲート電極は、選択ライン９４に接続されている。また、Ｓｗ−Ｔｒ１００Ａのソース電極およびドレイン電極は、それぞれ、一方がデータライン９２に接続され、他方がＤｒ−Ｔｒ１００Ｂのゲート電極に接続されている。さらに、Ｄｒ−Ｔｒ１００Ｂのソース電極およびドレイン電極は、それぞれ、一方が電源ライン９３に接続され、他方が表示部（例えば有機ＥＬ素子）８０に接続されている。なお、コンデンサ８５は、Ｄｒ−Ｔｒ１００Ｂのソース電極とゲート電極との間に接続されている。
上記構成の画素回路において、選択ライン９４の作動時に、Ｓｗ−Ｔｒ１００Ａのスイッチがオンになると、駆動電圧がデータライン９２から入力される。そして、それがＳｗ−Ｔｒ１００Ａによって選択されることにより、Ｄｒ−Ｔｒ１００Ｂのゲート電極に電圧が印加される。その電圧に応じたドレイン電流が表示部８０に供給され、それによって表示部（有機ＥＬ素子）８０を発光させるようになっている。Ｄｒ−Ｔｒ１００Ｂのゲート電極に電圧が印加されると同時に、コンデンサ８５には電荷が蓄積される。この電荷はＳｗ−Ｔｒ１００Ａの選択が解除された後においても、一定時間にわたりＤｒ−Ｔｒ１００Ｂのゲート電極に電圧を印加し続ける役割（保持容量）を果たす。
図１８は、図１７に示した回路９０の一例が形成されたフレキシブル半導体装置の平面図である。図１８（ａ）は、樹脂フィルムの上面より見た平面図で、図１８（ｂ）は樹脂フィルム上の金属層と樹脂フィルムを取り去った状態の平面図で、図１８(ｃ)はさらに半導体構造部と導電部材と支持基板上の絶縁層とを取り去った状態の平面図である。
なお、図１７の回路９０に示すように、画像表示装置を駆動する駆動回路では容量を保持するコンデンサ８５が必要となる。図１８に示した構成では、基板構造体の一部にコンデンサが組み込まれているので、別途、基板構造体の外部にコンデンサを配置しなくてもよい。したがって、小型で高密度実装が可能な画像表示装置を実現することができる。
（画像表示装置の積層態様）
（画像表示装置の積層態様）
次に、前記したトランジスタあるいはトランジスタより構成された回路上に画像表示部が形成される態様（特に、フレキシブル半導体装置上に形成されている複数の画素より構成された画像表示部の態様）を説明する。
図１９は本発明のフレキシブル半導体装置上にＲ(赤)Ｇ(緑)Ｂ(青)の３色を３つの画素に配置したＯＬＥＤ(有機ＥＬ)画像表示装置２００の断面図である。半導体装置では樹脂フィルムと画素電極(陰極)と位置決めマーカーのみを図示している。Ｒ，Ｇ，Ｂの各画素の画素電極１５０上にはそれぞれの色に対応した発光材料から成る発光層１７０が配置されている。隣接する各画素の間には画素規制部１６０が形成されており、発光材料が混ざり合うのを防止すると同時にＥＬ材料配置の際の位置決めを容易にしている。発光層１７０の上面には各画素全体を覆うように透明電極層(陽極層)１８０が形成されている。
画素電極１５０に用いる材料は前述した様にＣｕなどの金属が挙げられる。発光層１７０への電荷注入効率を向上させるための電荷注入層と発光層からの光を反射して上側への光取り出し効率を上げるために、表面を０．１ｕｍのＡｌとの積層構造として(例えばＡｌ／Ｃｕ)反射電極としてもよい。
発光層１７０に用いる材料は特に限定は無いが、一例を挙げるとポリフルオレン系発光材料、樹木状多分岐構造を持つ物質はいわゆるデンドリマのデンドロン骨格の中心部にＩｒやＰｔ等の重金属を使用したデンドリマ系発光材料を用いることが出来る。発光層１７０は単層構造としてよいが、電荷注入を容易にするため正孔注入層としてＭｏＯ３や電子注入層としてＬｉＦを用いて電子注入層／発光層／正孔注入層のように積層構造としてもよい。陽極の透明電極にはＩＴＯを用いることが出来る。
画素規制部１６０は絶縁材料であればよいが、例えばポリイミドを主成分とする感光性樹脂やＳｉＮを用いることが出来る。
尚、画像表示装置は、図２０に示すようなカラーフィルターを有する構成であってもかまわない。図示する画像表示装置２００’では、フレキシブル半導体装置１００、フレキシブル半導体装置１００上に形成されている複数の画素電極１５０、その画素電極１５０を全体的に覆うように形成されている発光層１７０、および、発光層１７０上に形成されている透明電極層１８０、更には、透明電極層１８０上に形成されているカラーフィルター１９０が設けられている。かかる画像表示装置２００’では、カラーフィルター１９０が発光層１７０からの光を赤・緑・青の３色に変換する機能を有しているので、それによって、Ｒ(赤)Ｇ(青)Ｂ(青)の３つの画素を構成することができる。つまり、図１９に示す画像表示装置２００では、画素規制部によって分けられた各発光層が別個に赤・緑・青の発光をするのに対して、図２０の画像表示装置２００’においては、発光層から発せられる光自体には色の区別はないものの（例えば白色の光となっており）、かかる光がカラーフィルター１９０を通過することによって赤・緑・青の光が生じるようになっている。
（画素表示装置の製造方法）
次に、画素表示装置の製造方法について説明する。具体的には、図２１を参照して本態様のＯＬＥＤの製造方法について説明する。
まず、工程（Ｉ）を実施する。つまり、図２１（ａ）に示すように、画素電極１５０を備えたフレキシブル半導体装置１００を用意する。具体的には、上述の本発明のフレキシブル半導体装置の製造方法で得ることができる「画素電極１５０や配線７０を上面に備えたフレキシブル半導体装置１００」を用意する。
次いで、工程（ＩＩ）を実施する。つまり、フレキシブル半導体装置の上に「複数の画素より構成されている画像表示部」を形成する。例えば図２１（ｂ）〜（ｄ）に示すように、フレキシブル半導体装置１００上に複数の画素規制部１６０を形成し、かかる複数の画素規制部１６０によって仕切られた領域かつ画素電極１５０上に発光層１７０を形成する。画素規制層１６０は、例えば、ポリイミドを主成分とする感光性樹脂材料で画素電極全体を覆うように形成して画素規制部の前駆体層１６０’を形成した後、かかる前駆体層１６０’に対してフォトリソグラフィを施すことによって形成してよい。所定の色の発光層１７０は所定の画素電極上に形成される。発光層１７０の形成方法としては、例えば、ポリフルオレン系の発光材料をキシレンに溶解して１％の溶液にし、インクジェット法を用いて画素電極上に配置することが出来る。たとえば、発光層１７０の厚みは約８０ｎｍとすることができる。画素規制部の前駆体層１６０’につきフォトリソグラフィを行う際、および／または、発光層１７０の形成につきインクジェットにより発光材料を配置する際には、フレキシブル半導体装置１００の位置決めマーカー（６０ｂ，６０ｂ’）を用いることが好ましい。かかる位置決めマーカー（６０ｂ，６０ｂ’）を使用すると、画素表示装置の構成要素につき位置ずれの累積を効果的に防ぐことが出来るからである。このとき、位置決めマーカー上の金属層１５が除去されていると更に好ましい。可視光により位置決めマーカーを認識できるからである。位置決めマーカー上の金属層の除去は、金属層１５を加工してパターン形成する工程で同時に行なうことができるので工程数の増加は無い。
最後に、発光層１７０を覆うように透明導電層１８０（たとえばＩＴＯ膜）を形成する。かかる透明導電層のＩＴＯ膜はスパッタ法により製膜することが出来る。
以上のような工程を通じることによって、図２１（ｅ）および図２０に示される構造を備えた画像表示装置２００を構築することができる。
代替的な態様としてカラーフィルターを備えた画像表示装置２００’の製造態様についても説明しておく。かかる製造態様は、部分的に違いはあるものの上記製造方法と実質的に同様である。具体的には、上記の工程（Ｉ）を行った後（図２２（ａ）参照）、白色の発光層１７０を全面にベタ膜状に形成する（図２２（ｂ）参照）。次いで、透明電極層１８０の形成を上記と同様に実施した後（図２２（ｃ）参照）、カラーフィルター１９０のＲ(赤)Ｇ(緑)Ｂ(青)の３色を所望の画素位置に配置することによって（図２２（ｄ）参照）、画像表示装置２００’を完成することができる。ここで、カラーフィルター１９０を配置する際には、フレキシブル半導体装置１００の位置決めマーカー（６０ｂ，６０ｂ’）を用いることができる。かかる位置決めマーカー（６０ｂ，６０ｂ’）を使用すると、画素表示装置の構成要素につき位置ずれの累積を効果的に防ぐことが可能となる。このとき、位置決めマーカー上の金属箔が除去されていると好ましい。可視光により位置決めマーカーを認識できるからである。位置決めマーカー上の金属箔の除去は、金属箔を加工してパターン形成する工程で同時に行なうことができるので工程数の増加は無い。
以上、本発明の好適な実施形態を中心に説明してきたが、本発明はこれに限定されず、種々の改変がなされ得ることを当業者は容易に理解されよう。例えば、以下のような変更態様が考えられる。
● コンタクトビアと位置決めマーカーとは別個に構成される態様に限らず、コンタクトビアの一部を位置決めマーカーとして用いてもよい。

● 位置決めマーカーは、ビア形態を有するものに必ずしも限定されず、開口部を成す孔の内壁面に無電解メッキにより銅などの金属層が形成されたスルーホール形態であってもよい。

● フレキシブル半導体装置の可撓性フィルム層の形成は樹脂フィルムを貼り合わせる態様に必ずしも限定されず、半硬化の樹脂材料や感光性樹脂材料をスピンコートなどで塗布することを通じて可撓性フィルム層を形成する態様であってもよい。

● ディスプレイの構成によっては、ＴＦＴ素子は各画素に２個（第１および第２のＴＦＴ素子）だけでなく、それ以上設けられることもあるので、それに対応して本実施形態のフレキシブル半導体装置を改変することも可能である。

● 上記実施形態では、有機ＥＬディスプレイに搭載されるフレキシブル半導体装置について例示したが、無機ＥＬディスプレイに搭載してもよい。また、ＥＬディスプレイに限らず電子ペーパーであってもよい。更にいえば、ディスプレイに限らず、ＲＦＩＤなどの通信機器やメモリなどに搭載することも可能である。

● フレキシブル半導体装置を１デバイスに対応した形で作製するような態様を例示したが、それに限らず、複数のデバイスに対応した形で作製する手法を実行してもよい。そのような作製手法として、ロール・ツー・ロール製法を用いることができる。
本発明のフレキシブル半導体装置の製造方法は、フレキシブル半導体装置の生産性に優れている。得られるフレキシブル半導体装置は、各種画像表示部（即ち、画像表示装置）に用いることができ、電子ペーパーやデジタルペーパー等にも用いることができる。例えば、図２３に示すようなテレビ画像表示部、図２４に示すような携帯電話の画像表示部、図２５に示すようなモバイル・パソコンまたはノート・パソコンの画像表示部、図２６および図２７に示すようデジタルスチルカメラおよびカムコーダーの画像表示部、ならびに、図２８に示すような電子ペーパーの画像表示部などに用いることができる。更には、本発明の製造方法で得られるフレキシブル半導体装置は、現在、印刷エレクトロニクスで適用が検討されている各種用途（例えば、ＲＦ−ＩＤ、メモリ、ＭＰＵ、太陽電池およびセンサなど）にも適応することができる。
 関連出願の相互参照
本出願は、日本国特許出願第２０１１−６６１４３号（出願日：２０１１年０３月２４日、発明の名称：「フレキシブル半導体装置及びその製造方法並びにそれを用いた画像表示装置およびその製造方法」）に基づくパリ条約上の優先権を主張する。当該出願に開示された内容は全て、この引用により、本明細書に含まれるものとする。

Claims (26)

  1. フレキシブル半導体装置を製造するための方法であって、
    ゲート電極を形成する工程；
    前記ゲート電極に接してゲート絶縁膜を形成する工程；
    前記ゲート電極と対向するように前記ゲート絶縁膜上に半導体層を形成する工程；
    前記半導体層と接してソース電極・ドレイン電極を形成する工程；
    前記半導体層および前記ソース電極・ドレイン電極を覆うように可撓性フィルム層を形成する工程；
    前記可撓性フィルム層に複数のビアを形成する工程；
    前記可撓性フィルム層上に金属箔を積層することにより第１の金属層を形成し、それによって、半導体装置前駆体を得る工程；ならびに
    前記第１の金属層を加工して該第１の金属層の一部から配線を形成する工程
    を含んで成り、
    前記第１の金属層の加工に際しては、前記複数のビアのうちの少なくとも１つのビアを位置決めマーカーとして用いることによって、前記配線を所定位置に形成することを特徴とする、フレキシブル半導体装置の製造方法。
  2. 第２の金属層として前記ゲート電極形成用の金属箔を供し、該第２の金属層の一方の主面上に絶縁層を形成してゲート絶縁膜を供する工程を更に含んで成り、
    前記第１の金属層を加工して該第１の金属層の一部から前記配線を形成するのに対して、前記第２の金属層を加工して該第２の金属層の一部から前記ゲート電極を形成することを特徴とする、請求項１に記載のフレキシブル半導体装置の製造方法。
  3. 前記第１の金属層の一部から前記配線を形成する工程においては、
    前記第１の金属層上にフォトレジスト膜を形成する工程；
    前記フォトレジスト膜に対して露光および現像を行い、該フォトレジスト膜の少なくとも一部を除去する工程；ならびに
    前記少なくとも一部を除去された前記フォトレジスト膜を介して前記第１の金属層にエッチングを施し、該第１の金属層から配線を形成する工程
    を実施し、また
    前記フォトレジスト膜への露光に際しては、前記半導体装置前駆体の前記ビアの少なくとも１つを位置決めマーカーとして用いることによって、前記フォトレジスト膜の所定位置を露光することを特徴とする、請求項１または２に記載のフレキシブル半導体装置の製造方法。
  4. 前記第２の金属層の一部からゲート電極を形成する工程においては、
    前記第２の金属層の他方の主面上にフォトレジスト膜を形成する工程；
    前記第２の金属層の他方の主面上に形成されたフォトレジスト膜に対して露光および現像を行い、該第２の金属層の他方の主面上に形成されたフォトレジスト膜の少なくとも一部を除去する工程；ならびに
    前記少なくとも一部を除去された前記第２の金属層の他方の主面上に形成されたフォトレジスト膜を介して前記第２の金属層にエッチングを施し、該第２の金属層から前記ゲート電極を形成する工程
    を実施することを特徴とする、請求項２に従属する請求項３に記載のフレキシブル半導体装置の製造方法。
  5. 前記第１の金属層上に形成されたフォトレジスト膜に対して露光および現像を行って該第１の金属層上に形成されたフォトレジスト膜の少なくとも一部を除去する工程として、前記第１の金属層上に形成されたフォトレジスト膜上にフォトマスクを配置した後、該フォトマスクが配置された前記第１の金属層上に形成されたフォトレジスト膜に対して露光および現像を行い、該第１の金属層上に形成されたフォトレジスト膜の少なくとも一部を除去する工程を実施し、また、
    前記第１の金属層上に形成されたフォトレジスト膜への露光に際して前記位置決めマーカーを用いることの代わりに、前記フォトマスクの配置に際して、前記半導体装置前駆体の前記ビアの少なくとも１つを位置決めマーカーとして用いて前記フォトマスクの位置合せを行うことを特徴とする、請求項３または４に記載のフレキシブル半導体装置の製造方法。
  6. 前記ビアを形成する工程においては、前記可撓性フィルム層に開口部を形成した後、該開口部に金属を含有する導電性材料を供給してビアを形成することを特徴とする、請求項１〜５のいずれかに記載のフレキシブル半導体装置の製造方法。
  7. 前記金属層の加工、前記フォトレジスト膜への露光または前記フォトマスクの配置に際しては、Ｘ線を前記半導体装置前駆体に照射することで得られるＸ線透過画像を利用し、該Ｘ線透過画像におけるビア対応ポイントを位置合せ基準として用いることを特徴とする、請求項１〜６のいずれかに記載のフレキシブル半導体装置の製造方法。
  8. 前記位置決めマーカーを前記ビアの少なくとも２つから成るグループとして用いており、該グループを成すビアについての前記Ｘ線透過画像の前記ビア対応ポイントを前記位置合せ基準として用いることを特徴とする、請求項７に記載のフレキシブル半導体装置の製造方法。
  9. フレキシブル半導体装置であって、
    ゲート電極；
    前記ゲート電極上に形成されているゲート絶縁膜；
    前記ゲート電極と対向するように前記ゲート絶縁膜上に形成されている半導体層；
    前記半導体層と接して設けられているソース電極・ドレイン電極；
    前記半導体層および前記ソース電極・ドレイン電極を覆うように形成されている可撓性フィルム層；ならびに
    前記可撓性フィルム層上に形成されている第１の金属箔
    を有して成り、
    前記第１の金属箔の一部から配線が構成されており、また
    前記可撓性フィルム層においては、その厚み方向に沿って複数のビアが延在しており、該複数のビアのうちの少なくとも１つのビアが位置決めマーカーであることを特徴とする、フレキシブル半導体装置。
  10. 前記半導体層の下方に第２の金属箔および該第２の金属箔上に形成されている絶縁層を有して成り、前記ゲート電極が前記第２の金属箔の一部から構成されていると共に、前記ゲート絶縁膜が前記絶縁層の一部から構成されていることを特徴とする請求項９に記載のフレキシブル半導体装置。
  11. 前記位置決めマーカーが、前記ビアの少なくとも２つから成るグループとして形成されていることを特徴とする、請求項９または１０に記載のフレキシブル半導体装置。
  12. フレキシブル半導体装置であって、
    ゲート電極；
    前記ゲート電極上に形成されているゲート絶縁膜；
    前記ゲート電極と対向するように前記ゲート絶縁膜上に形成されている半導体層；
    前記半導体層と接して設けられているソース電極・ドレイン電極；
    前記半導体層および前記ソース電極・ドレイン電極を覆うように形成されている可撓性フィルム層；ならびに
    前記可撓性フィルム層上に形成されている第１の金属箔
    を有して成り、
    前記第１の金属箔の一部から配線が構成されており、また
    前記可撓性フィルム層においては、その厚み方向に沿って複数のビアが延在しており、該複数のビアのうちの少なくとも１つのビアの設置箇所では、前記第１の金属箔が除去されていることを特徴とする、フレキシブル半導体装置。
  13. 前記半導体層の下方に第２の金属箔および該第２の金属箔上に形成されている絶縁層を有して成り、前記ゲート電極が前記第２の金属箔の一部から構成されていると共に、前記ゲート絶縁膜が前記絶縁層の一部から構成されていることを特徴とする請求項１２に記載のフレキシブル半導体装置。
  14. 前記少なくとも１つのビアが、金属を含有した導電性部材により構成されていることを特徴とする、請求項９〜１３のいずれかに記載のフレキシブル半導体装置。
  15. 前記少なくとも１つのビアが、その厚み方向にテーパ形状を有していることを特徴とする、請求項９〜１４のいずれかに記載のフレキシブル半導体装置。
  16. 前記少なくとも１つのビアが、前記可撓性フィルム層の一方の主面側から他方の主面側に至るまで延在していることを特徴とする、請求項９〜１５のいずれかに記載のフレキシブル半導体装置。
  17. 前記第１の金属箔の一部から前記配線に加えて画素電極が構成されていることを特徴とする、請求項９〜１６のいずれかに記載のフレキシブル半導体装置。
  18. フレキシブル半導体装置であって、
    ゲート電極；
    前記ゲート電極上に形成されているゲート絶縁膜；
    前記ゲート電極と対向するように前記ゲート絶縁膜上に形成されている半導体層；
    前記半導体層と接して設けられているソース電極・ドレイン電極；
    前記半導体層および前記ソース電極・ドレイン電極を覆うように形成されている可撓性フィルム層；ならびに
    前記可撓性フィルム層上に形成されている第１の金属層
    を有して成り、
    前記第１の金属層の一部から配線が構成されており、また
    前記可撓性フィルム層においては、その厚み方向に沿って複数のビアが延在しており、該複数のビアのうちの少なくとも１つのビアが位置決めマーカーであることを特徴とする、フレキシブル半導体装置。
  19. フレキシブル半導体装置であって、
    ゲート電極；
    前記ゲート電極上に形成されているゲート絶縁膜；
    前記ゲート電極と対向するように前記ゲート絶縁膜上に形成されている半導体層；
    前記半導体層と接して設けられているソース電極・ドレイン電極；
    前記半導体層および前記ソース電極・ドレイン電極を覆うように形成されている可撓性フィルム層；ならびに
    前記可撓性フィルム層上に形成されている第１の金属層
    を有して成り、
    前記第１の金属層の一部から配線が構成されており、また
    前記可撓性フィルム層においては、その厚み方向に沿って複数のビアが延在しており、該複数のビアのうちの少なくとも１つのビアの設置箇所では、前記第１の金属層が除去されていることを特徴とする、フレキシブル半導体装置。
  20. 請求項９〜１９のいずれかに記載のフレキシブル半導体装置を用いた画像表示装置であって、
    前記フレキシブル半導体装置；および
    前記フレキシブル半導体装置上に形成されている複数の画素より構成される画像表示部
    を有して成り、
    前記フレキシブル半導体装置の前記複数のビアのうちの少なくとも１つのビアが位置決めマーカーであることを特徴とする、画像表示装置。
  21. 前記画像表示部が、
    前記フレキシブル半導体装置上に形成されている画素電極；
    前記画素電極上に形成されている発光層；および
    前記発光層上に形成されている透明電極層
    を有して成ることを特徴とする、請求項２０に記載の画像表示装置。
  22. 前記発光層が、画素規制部によって仕切られた領域に形成されていることを特徴とする、請求項２１に記載の画像表示装置。
  23. 前記透明電極層上にカラーフィルターを有して成ることを特徴とする、請求項２１に記載の画像表示装置。
  24. 請求項９〜１９のいずれかに記載のフレキシブル半導体装置を備えた画像表示装置の製造方法であって、
    （Ｉ）画素電極を備えた前記フレキシブル半導体装置を供する工程；および
    （ＩＩ）前記フレキシブル半導体装置上に、複数の画素より構成されている画像表示部を形成する工程
    を含んで成り、
    前記工程（ＩＩ）に際しては、前記フレキシブル半導体装置の前記複数のビアの少なくとも１つを位置決めマーカーとして用いることによって、前記画像表示部の形成につき位置合せを行うことを特徴とする、画像表示装置の製造方法。
  25. 前記工程（ＩＩ）において、複数の画素規制部を形成し、該複数の画素規制部によって仕切られた領域の前記画素電極上に前記画素を形成しており、該工程（ＩＩ）に際しては、前記フレキシブル半導体装置の前記複数のビアの少なくとも１つを位置決めマーカーとして用いることによって、前記画素規制部の形成につき位置合せを行うことを特徴とする、請求項２４に記載の画像表示装置の製造方法。
  26. 前記工程（ＩＩ）において、前記画素電極を覆うように前記画素電極上に発光層を形成し、該発光層上にカラーフィルターを形成しており、該工程（ＩＩ）に際しては、前記フレキシブル半導体装置の前記複数のビアの少なくとも１つを位置決めマーカーとして用いることによって、前記カラーフィルターの形成につき位置合せを行うことを特徴とする、請求項２４に記載の画像表示装置の製造方法。
JP2012538899A 2011-03-24 2012-02-21 フレキシブル半導体装置及びその製造方法 Active JP5906396B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011066143 2011-03-24
JP2011066143 2011-03-24
PCT/JP2012/001152 WO2012127780A1 (ja) 2011-03-24 2012-02-21 フレキシブル半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2012127780A1 JPWO2012127780A1 (ja) 2014-07-24
JP5906396B2 true JP5906396B2 (ja) 2016-04-20

Family

ID=46878963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012538899A Active JP5906396B2 (ja) 2011-03-24 2012-02-21 フレキシブル半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US8847229B2 (ja)
JP (1) JP5906396B2 (ja)
CN (1) CN102812541B (ja)
WO (1) WO2012127780A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8993387B2 (en) * 2011-03-24 2015-03-31 Panasonic Intellectual Property Management Co., Ltd. Flexible semiconductor device, method for manufacturing the same, image display device using the same and method for manufacturing the image display device
KR101922118B1 (ko) * 2012-08-27 2018-11-26 삼성전자주식회사 플렉서블 반도체소자 및 그 제조방법
US20140151095A1 (en) * 2012-12-05 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
KR102073791B1 (ko) * 2013-09-03 2020-02-05 삼성전자주식회사 가요성 전자 소자 및 그 제조 방법
JP2015052742A (ja) * 2013-09-09 2015-03-19 パナソニックＩｐマネジメント株式会社 画像表示装置およびその製造方法
CN105093615B (zh) * 2015-07-29 2018-01-26 合肥鑫晟光电科技有限公司 曲面显示面板及其制备方法、显示装置
KR102709646B1 (ko) * 2016-11-18 2024-09-27 삼성디스플레이 주식회사 표시 장치용 플렉서블 전극
EP3333897B1 (en) * 2016-12-06 2023-06-07 Infineon Technologies AG Method for manufacturing a iii-n semiconductor device with a through-substrate via
KR102385098B1 (ko) * 2017-05-16 2022-04-13 삼성디스플레이 주식회사 플렉서블 표시 장치 및 이의 제조 방법
EP3704737A4 (en) 2017-11-03 2021-07-07 INTEL Corporation TECHNIQUES FOR FORMING INTERCONNECTION HOLES AND OTHER INTERCONNECTIONS FOR INTEGRATED CIRCUIT STRUCTURES
US11018089B2 (en) 2019-01-08 2021-05-25 Innolux Corporation Display devices and methods for manufacturing the same
US11901397B2 (en) 2019-05-14 2024-02-13 Seoul Viosys Co., Ltd. LED chip having fan-out structure and manufacturing method of the same
US11756980B2 (en) * 2019-05-14 2023-09-12 Seoul Viosys Co., Ltd. LED chip package and manufacturing method of the same
US11855121B2 (en) 2019-05-14 2023-12-26 Seoul Viosys Co., Ltd. LED chip and manufacturing method of the same
EP3970203A4 (en) * 2019-05-14 2023-05-10 Seoul Viosys Co., Ltd LED CHIP PACKAGE AND METHOD OF MAKING IT
US11587914B2 (en) 2019-05-14 2023-02-21 Seoul Viosys Co., Ltd. LED chip and manufacturing method of the same
CN110414633B (zh) * 2019-07-04 2022-10-14 东南大学 用于手写字体识别的系统及识别方法
CN112310041B (zh) * 2019-07-29 2023-04-18 群创光电股份有限公司 电子装置及其制造方法
DE102019133955B4 (de) * 2019-12-11 2021-08-19 Lpkf Laser & Electronics Aktiengesellschaft Verfahren zur Herstellung einer Verbundstruktur aus mindestens einer leitfähigen Struktur
CN113748534B (zh) * 2020-03-27 2023-01-13 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN111755421A (zh) * 2020-06-29 2020-10-09 上海天马微电子有限公司 一种显示面板及其制备方法、显示装置
KR20220127410A (ko) * 2021-03-10 2022-09-20 삼성디스플레이 주식회사 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302881A (ja) * 1994-04-28 1995-11-14 Mitsubishi Electric Corp 半導体装置および故障解析マーク形成方法
JP2000305109A (ja) * 1999-04-16 2000-11-02 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置
US20040086172A1 (en) * 2002-11-06 2004-05-06 Guldi Richard L. Alignment mark for e-beam inspection of a semiconductor wafer
JP2005236186A (ja) * 2004-02-23 2005-09-02 Seiko Epson Corp 半導体装置とその製造方法並びに電子機器
JP2010003863A (ja) * 2008-06-20 2010-01-07 Furukawa Electric Co Ltd:The 電子部品の接続構造
JP2010145772A (ja) * 2008-12-19 2010-07-01 Sony Corp 表示装置および電子機器
JP2010238873A (ja) * 2009-03-31 2010-10-21 Panasonic Corp フレキシブル半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100715943B1 (ko) * 2001-01-29 2007-05-08 삼성전자주식회사 액정표시장치 및 그 제조방법
JP2007067263A (ja) 2005-09-01 2007-03-15 Konica Minolta Holdings Inc 有機半導体材料、有機半導体膜、有機半導体デバイス及び有機薄膜トランジスタ
JP4723675B2 (ja) * 2007-07-03 2011-07-13 パナソニック株式会社 半導体装置とその製造方法および画像表示装置
KR20100047851A (ko) * 2007-08-07 2010-05-10 파나소닉 주식회사 반도체 장치와 그 제조 방법 및 화상 표시 장치
JP4370366B2 (ja) * 2007-11-28 2009-11-25 パナソニック株式会社 フレキシブル半導体装置の製造方法およびフレキシブル半導体装置
JP2010039229A (ja) * 2008-08-06 2010-02-18 Hitachi Displays Ltd 表示装置
JP4679673B2 (ja) * 2008-09-18 2011-04-27 パナソニック株式会社 フレキシブル半導体装置の製造方法及びそれに使用される積層膜

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302881A (ja) * 1994-04-28 1995-11-14 Mitsubishi Electric Corp 半導体装置および故障解析マーク形成方法
JP2000305109A (ja) * 1999-04-16 2000-11-02 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置
US20040086172A1 (en) * 2002-11-06 2004-05-06 Guldi Richard L. Alignment mark for e-beam inspection of a semiconductor wafer
JP2005236186A (ja) * 2004-02-23 2005-09-02 Seiko Epson Corp 半導体装置とその製造方法並びに電子機器
JP2010003863A (ja) * 2008-06-20 2010-01-07 Furukawa Electric Co Ltd:The 電子部品の接続構造
JP2010145772A (ja) * 2008-12-19 2010-07-01 Sony Corp 表示装置および電子機器
JP2010238873A (ja) * 2009-03-31 2010-10-21 Panasonic Corp フレキシブル半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPWO2012127780A1 (ja) 2014-07-24
CN102812541B (zh) 2016-02-03
US20130161628A1 (en) 2013-06-27
US8847229B2 (en) 2014-09-30
WO2012127780A1 (ja) 2012-09-27
CN102812541A (zh) 2012-12-05

Similar Documents

Publication Publication Date Title
JP5906396B2 (ja) フレキシブル半導体装置及びその製造方法
JP4653860B2 (ja) フレキシブル半導体装置およびその製造方法
JP5842180B2 (ja) フレキシブル半導体装置及びその製造方法
JP4550944B2 (ja) フレキシブル半導体装置およびその製造方法
EP2571043A1 (en) Flexible semiconductor device, manufacturing method for same, and image display device
WO2011142088A1 (ja) フレキシブル半導体装置およびその製造方法ならびに画像表示装置
US20050285987A1 (en) Active matrix substrate and manufacturing method thereof, and electronic device
JP4733767B2 (ja) 半導体装置とその製造方法および画像表示装置
KR20100051628A (ko) 반도체 장치와 그 제조 방법 및 화상 표시 장치
WO2011142081A1 (ja) フレキシブル半導体装置およびその製造方法
JP2010238873A (ja) フレキシブル半導体装置およびその製造方法
CN114420711A (zh) 显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140905

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141008

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20141014

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20141015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160104

R151 Written notification of patent or utility model registration

Ref document number: 5906396

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151