JP4723675B2 - 半導体装置とその製造方法および画像表示装置 - Google Patents

半導体装置とその製造方法および画像表示装置 Download PDF

Info

Publication number
JP4723675B2
JP4723675B2 JP2009521522A JP2009521522A JP4723675B2 JP 4723675 B2 JP4723675 B2 JP 4723675B2 JP 2009521522 A JP2009521522 A JP 2009521522A JP 2009521522 A JP2009521522 A JP 2009521522A JP 4723675 B2 JP4723675 B2 JP 4723675B2
Authority
JP
Japan
Prior art keywords
semiconductor device
resin film
semiconductor
hole
organic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009521522A
Other languages
English (en)
Other versions
JPWO2009004793A1 (ja
Inventor
嘉久 山下
誠一 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009521522A priority Critical patent/JP4723675B2/ja
Publication of JPWO2009004793A1 publication Critical patent/JPWO2009004793A1/ja
Application granted granted Critical
Publication of JP4723675B2 publication Critical patent/JP4723675B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/125Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/491Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/20Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising organic-organic junctions, e.g. donor-acceptor junctions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、有機半導体を有する半導体装置とその製造方法およびそれを備えた画像表示装置、とりわけ樹脂フィルム上に形成された、有機半導体を有する半導体装置とその製造方法およびそれを備えた画像表示装置に関する。
情報端末の普及に伴い、コンピュータ用のディスプレイとして、より軽量なフラットパネルディスプレイに対するニーズが高まっている。また情報化の進展に伴い、従来、紙媒体で提供されていた情報が電子化される機会が増え、薄くて軽く、手軽に持ち運び可能なモバイル用表示媒体として、電子ペーパあるいはデジタルペーパへのニーズも高まりつつある(特許文献1など)。
一般に平板型(フラットパネル)ディスプレイ装置においては、液晶、有機EL(有機エレクトロルミネッセンス)、電気泳動等を利用した素子を用いて表示媒体を形成している。これらの表示媒体では画面輝度の均一性や画面書き換え速度等を確保するために、画像駆動素子としてアクティブ駆動素子(TFT素子)が主に用いられている。例えば、通常のコンピュータディスプレイではガラス基板上にこれらTFT素子を形成し、液晶、有機EL素子等が封止されている。
TFT素子には従来、主にa−Si(アモルファスシリコン)、p−Si(ポリシリコン)等のSi半導体が用いられている。これらSi半導体(必要に応じて金属膜も)を多層化し、ソース、ドレイン、ゲート電極を基板上に順次形成していくことでTFT素子が製造される。
Si半導体を用いたTFT素子の製造には以下に示す2つの問題がある。
1つは、スパッタリング等、真空チャンバーを要する真空系内での製造プロセスを何度も繰り返して各層を形成する必要があり、装置コスト、ランニングコストが非常に膨大なものとなっていた。例えば、各層の形成のために真空蒸着、ドープ、フォトリソグラフ、現像等の工程を何度も繰り返す必要があり、何十もの工程を経て素子を基板上に形成している。スイッチング動作の要となる半導体部分に関しても、p型、n型等、複数種類の半導体層を積層している。こうした従来のSi半導体による製造方法では、真空チャンバー等の製造装置の大幅な設計変更が必要とされる等の理由からディスプレイ画面の大型化のニーズに対応した設備の変更も容易ではない。
2つ目の問題は、使用する基材が耐熱性を有する材料に限られ、樹脂フィルム等の軽量で可撓性を有する基材が使用できないという問題である。
Si材料を用いたTFT素子の形成には例えば500〜1000℃と高い温度に加熱する工程が含まれるため、基板材料はこの高い工程温度でも使用できる材料に制限され、実際上はガラスを用いざるをえない。このため先に述べた電子ペーパあるいはデジタルペーパといった薄型ディスプレイを、Si半導体を用いたTFT素子を利用して構成した場合、ガラス基板のためにそのディスプレイは重く、柔軟性に欠け、落下等の衝撃で比較的容易に割れ等の破損が生じる。すなわち、ガラス基板上にTFT素子を形成して得られるディスプレイ装置では、携帯用薄型ディスプレイへのニーズを満たすことが困難である。
この問題を解決できる半導体材料として、近年精力的に研究が進められているのが有機半導体材である。有機半導体は、高い電荷輸送性を有する有機化合物であり、有機EL素子用の電荷輸送性材料のほか、有機レーザ発振素子や、有機薄膜トランジスタ素子(有機TFT素子)への応用が可能である。
有機半導体を用いた半導体装置(有機半導体デバイス)は、比較的低い温度で形成でき、従って基材(基板)に関する耐熱性の制限が緩和され、透明樹脂基板等のフレキシブル基材上にも例えばTFT素子を形成することが可能となる。また、その分子構造を適切に改良することによって、溶液化した有機半導体を得ることができ、この有機半導体溶液をインク化し、インクジェット方式を含む印刷法を用いることで、不活性雰囲気中等の真空を必要としない条件での製造も可能となる。
印刷方式を用いた印刷エレクトロニクス技術は、低温プロセスの実施(脱高温)、真空プロセスの緩和(脱真空などの利点に加え)、フォトリソグラフ工程を実施しないプロセス(脱フォトリソ)を行うことができる。
図15は、印刷方式を利用して製造する、有機半導体130を含む半導体デバイス(フレキシブル半導体デバイス)1000の構成を模式的に示す断面図である。半導体デバイス(半導体装置)1000は、樹脂基材(例えば、PET,PI)110の上に、印刷によって各層(120、130、140、150)が積層された構造を有している。図示した構成では、樹脂基板110の上に、順次、配線層120、有機半導体層130、絶縁膜140、配線層150が形成されている。具体的な構成は、適宜改変されるものの、有機半導体層130の周辺には、ソース電極120s、ドレイン電極120d、ゲート電極150gが配置され、有機TFTが構築される。
このように透明樹脂基板上にTFT素子を形成し、そのTFT素子により表示材料を駆動させることにより、ディスプレイを従来のものよりも軽く、柔軟性に富み、落としても割れない(もしくは非常に割れにくい)ディスプレイとすることができる。
特開2007−67263号公報
電子ペーパあるいはデジタルペーパといった薄型ディスプレイでは、より一層の小型軽量化へのニーズが高く、これを実現するためには、半導体装置1000の半導体素子をより高密度に形成する必要がある。
同様に、据え置き型の液晶や有機EL等の画像表示装置においても、大型化を行いながら軽量化、薄型化を行っていくことへの強いニーズ、あるいは従来と同じスペースで画素数を増加させる高品位化(高解像度化)への強いニーズがあり、これらに対応していくためにも半導体装置1000の半導体素子をより高密度に形成する必要がある。
しかし、半導体装置1000は、樹脂110の上に平面的な各層(120、130、140、150)を順次積層していく構造であるため、形成される半導体素子の集積密度の向上に限界がある。
そこで、本発明は樹脂フィルム基材の内部に半導体素子を形成することにより、より高密度に半導体素子を形成できる半導体装置およびその製造方法を提供することを目的とする。また、この樹脂フィルム基材の内部に半導体素子を形成した半導体装置を用いた画像形成装置を提供することも目的とする。
本発明の第1の態様は、スルーホールを有する樹脂フィルムと、前記スルーホールの内壁に配置されたゲート電極と、前記スルーホールの内部で前記ゲート電極を覆う絶縁層と、前記スルーホールの内部で前記絶縁層の上に配置された有機半導体と、該有機半導体と電気的に接続するソース電極およびドレイン電極とを含む半導体素子と、を有することを特徴とする半導体装置である。
本発明の第2の態様は、前記ソース電極が前記有機半導体の前記一方の端部全面と接触していることを特徴とする第1の態様に記載の半導体装置である。
本発明の第3の態様は、前記ドレイン電極が前記有機半導体の前記他方の端部全面と接触していることを特徴とする第1または第2の態様に記載の半導体装置である。
本発明の第4の態様は、前記有機半導体が前記ソース電極と前記ドレイン電極と前記絶縁層とによりシールされていることを特徴とする第1〜3の態様何れかに記載の半導体装置である。
本発明の第5の態様は、前記有機物半導体は中空部を有することを特徴とする第1〜4の態様何れかに記載の半導体装置である。
本発明の第6の態様は、前記有機半導体の前記中空部に絶縁材料が充填されていることを特徴とする第5の態様に記載の半導体装置である。
本発明の第7の態様は、前記ドレイン電極と前記ソース電極の少なくとも一方が、前記スルーホールの内部で前記化合物半導体と接触することを特徴とする第1〜6の態様何れかに記載の半導体装置である。
本発明の第8の態様は、前記樹脂フィルムが、第2スルーホールと該第2スルーホールに形成された導電性組成物とからなる第2ビアを有し、該第2ビアにより前記樹脂フィルムの一方の面に配置された配線と前記樹脂フィルムの他方の面に配置された配線とが電気的に接続されていることを特徴とする第1〜7の態様何れかに記載の半導体装置である。
本発明の第9の態様は、一方の面が第1接着層を介して前記樹脂フィルムの前記ソース電極側の表面と接触する第2樹脂フィルムと、該記第2樹脂フィルムに形成された第3スルーホールと該第3スルーホールに形成された導電性組成物とからなる第3ビアと、を有し、前記ソース電極が前記第3ビアを介して前記第2樹脂フィルムの他方の面に配置された配線と電気的に接続されていることを特徴とする第1〜8の態様何れかに記載の半導体装置である。
本発明の第10の態様は、前記ソース電極が前記第1接着層に埋設されていることを特徴とする第9の態様に記載の半導体装置である。
本発明の第11の態様は、一方の面が第2接着層を介して前記樹脂フィルムの前記ドレイン電極側の表面と接触する第3樹脂フィルムと、該記第3樹脂フィルムに形成された第4スルーホールと該第4スルーホールに形成された導電性組成物とからなる第4ビアと、を有し、前記ドレイン電極が前記第4ビアを介して前記第3樹脂フィルムの他方の面に配置された配線と電気的に接続されていることを特徴とする第1〜10の態様何れかに記載の半導体装置である。
本発明の第12の態様は、前記ドレイン電極が前記第2接着層に埋設されていることを特徴とする第11の態様に記載の半導体装置である。
本発明の第13の態様は、前記有機半導体が高分子有機半導体から成ることを特徴とする第1〜12の態様何れかに記載の半導体装置である。
本発明の第14の態様は、前記有機半導体が低分子有機半導体から成ることを特徴とする第1〜13の態様何れかに記載の半導体装置である。
本発明の第15の態様は、前記樹脂フィルムが、ポリイミド樹脂、ポリアミド樹脂、ポリエチレンナフタレート樹脂およびアラミド樹脂から成る群より選択される何れか一つであることを特徴とする第1〜14の態様何れかに記載の半導体装置である。
本発明の第16の態様は、前記ソース電極及び前記ドレイン電極が、貴金属であることを特徴とする第1〜15の態様何れかに記載の半導体装置である。
本発明の第17の態様は、発光素子を配列した表示部と、該表示部に用いられる前記発光素子を駆動する駆動回路層とを具備し、前記駆動回路層は、第1〜16の態様何れかに記載の半導体装置を含むことを特徴とする画像表示装置である。
本発明の第18の態様は、第1〜16の態様何れかに記載の半導体素子をON/OFFするスイッチングトランジスタとして用いたことを特徴とする第17の態様記載の画像表示装置である。
本発明の第19の態様は、第1〜16の態様何れかに記載の半導体素子を前記発光素子の発光を駆動するドライバトランジスタとして用いたことを特徴とする第17または第18の態様記載の画像表示装置である。
本発明の第20の態様は、前記発光素子が、有機エレクトロルミネッセンスであることを特徴とする第17〜19の態様何れかに記載の画像表示装置である。
本発明の第21の態様は、樹脂フィルムにスルーホールを形成する工程と、前記スルーホールの内壁にゲート電極を配置する工程と、前記スルーホールの内部で前記ゲート電極を覆う絶縁層を形成する工程と、前記スルーホールの内部で前記絶縁層の上に配置された有機半導体を形成する工程と、前記有機半導体と電気的に接続するソース電極およびドレイン電極を形成する工程と、を有することを特徴とする半導体装置の製造方法である。
本発明の第22の態様は、第1の別の樹脂フィルムに前記ソース電極を埋設する工程と、前記ソース電極を埋設した前記第1の別の樹脂フィルムを前記樹脂フィルム上に配置することにより前記ソース電極と前記有機半導体とを電気的に接続する工程と、を含むことを特徴とする第21の態様記載の半導体装置の製造方法である。
本発明の第22の態様は、第2の別の樹脂フィルムに前記ドレイン電極を埋設する工程と、前記ドレイン電極を埋設した前記第2の別の樹脂フィルムを前記樹脂フィルム上に配置することにより前記ドレイン電極と前記有機半導体とを電気的に接続する工程と、を含むことを特徴とする第21または22の態様記載の半導体装置の製造方法である。
樹脂フィルムに設けたスルーホールの内部にゲート電極、絶縁層、有機半導体を含む半導体素子を配置した半導体装置を用いることで集積密度の高い半導体装置およびその製造方法の提供が可能となる。併せてこの半導体装置を用いることで、薄型化等の小型化、軽量化を実現した画像表示装置の提供も可能となる。
本発明の実施形態1に係る半導体装置100の構成を模式的に示す断面図である。 本発明の実施形態1に係る半導体装置100に対応した回路要素を示す図である。 本発明の実施形態1に係る半導体装置101の構成を模式的に示す断面図である。 本発明の実施形態1に係る半導体装置101’の構成を模式的に示す断面図である。 本発明の実施形態1に係る半導体装置102の構成を模式的に示す断面図である。 本発明の実施形態1に係る半導体装置103の構成を模式的に示す断面図である。 本発明の実施形態1に係る半導体装置100の製造方法を示す断面図である。 本発明の実施形態1に係る半導体装置100の製造方法を示す断面図である。 本発明の実施形態2に係る半導体装置200の製造方法を示す断面図である。 本発明の実施形態2に係る半導体装置200の別の製造方法を示す断面図である。 本発明の実施形態3に係る半導体装置300の構成を模式的に示す断面図である。 本発明の実施形態4に係る画像表示装置500を模式的に示す斜視図である。 本発明の実施形態4にかかる半導体装置400の構成を模式的に示す断面図である。 半導体装置400の等価回路を示す図である。 従来の半導体装置1000の構成を模式的に示す断面図である。
以下、図面に基づいて本発明の実施形態を詳細に説明する。なお、以下の説明では、必要に応じて特定の方向や位置を示す用語(例えば、「上」、「下」、「右」、「左」及びそれらの用語を含む別の用語)を用いるが、それらの用語の使用は図面を参照した発明の理解を容易にするためであって、それらの用語の意味によって本発明の技術的範囲が限定されるものではない。また、複数の図面に表れる同一符号の部分は同一の部分又は部材を示す。
・実施形態1
図1は、本発明の実施形態1に係る半導体装置100の断面構成を模式的に示す部分断面図である。この実施形態1の半導体装置では、スルーホール15内に有機半導体部50を設けている。すなわち半導体装置100は、スルーホール15が形成されている樹脂フィルム(フレキシブル基材)10と、スルーホール15の壁面(内壁)17に形成された金属層20と、スルーホール15の内部において金属層20を覆うように形成された絶縁層30と、絶縁層30の上に形成された有機半導体部50とを備えている。そして有機半導体部50には、ソース電極40sとドレイン電極40dとが電気的に接続されている。
これにより、有機半導体部50、絶縁層30、金属層20、ソース電極40sおよびドレイン電極40dによって半導体素子(MOSFET)が形成されている。該半導体素子において、絶縁層30はゲート絶縁膜として機能し、金属層20はゲート電極として機能する。図1に示す実施形態では、金属層20は、樹脂フィルム10の表面(図1の樹脂フィルム10の上面10aと下面10b)にも延在して形成され、この延在した金属層20は、配線として使用される。この配線は、樹脂フィルム10の上面10aと下面10bの一方または両方に形成してもよい。
また、絶縁層30は図1に示すように金属層20の樹脂フィルム10の上面10a又は下面10bに延在する部分を覆ってもよい。
ドレイン電極40dとソース電極40sとは、それぞれ有機半導体部50の一方の端部(図1の実施形態では上方端部)と他方の端部(図1の実施形態では下方端部)に接して形成される。例えば貴金属等の金属から成るドレイン電極40dとソース電極40sは、有機半導体部50とオーミック接触(電気的に接続)する。これにより、半導体装置100において、図2に示すTFT素子が構成される。
このように、従来半導体素子(有機半導体素子)が形成されることがなかった基材(樹脂フィルム)10のスルーホール内にTFT等の半導体素子を形成している。このため半導体装置100は立体的にスペースを有効に活用できることから、高い密度で半導体素子を形成することが可能となる。
次に半導体装置100の作動原理を示す。
ゲート電極20に電圧を加えると,ゲート電極近傍の有機半導体部50内で加えた電圧の極性に反発する電荷のキャリアが追い払われ(空乏層が発生し)、さらに、ある一定以上の電圧を加えると、絶縁層30と有機半導体部50の界面にゲート電極に印加した電圧の極性に引き合う電荷のキャリアが誘起され蓄積される。このような状態でソース電極40sとドレイン電極40dとの間に電圧を加えると、上記界面に蓄積されたキャリアはソース電極―ドレイン電極間の電界によって移動してドレインに吸収され、ソース電極―ドレイン電極間を電流が流れることになる。
ゲート電極20に印加される電圧を制御して上記界面に蓄積されたキャリア量を変調することにより,ドレイン電極40dとソース電極40sの間を流れる電流量を変化させて、例えばスイッチング動作を行うことができる。
以下に、半導体装置100の各要素の詳細を説明する。
樹脂フィルム10は、例えば、ポリイミド樹脂(PI)、ポリアミド樹脂(PA)、ポリエチレンナフタレート樹脂(PEN)、またはアラミド樹脂から構成されており、これらの樹脂材料は、耐熱性、寸法安定性、ガスバリア性の性質に優れており、半導体装置100におけるフレシキブル基材(樹脂フィルム)10の材料として好ましい。樹脂フィルム10の厚さは、例えば、1〜25μmである。
樹脂フィルム10に形成されたスルーホール15は、例えば、レーザによって形成された断面円形(樹脂フィルム10の平面に平行な断面)の貫通孔である。スルーホール15の直径は、例えば、1〜25μmである。
スルーホール15の壁面17に形成される金属層20は、例えば銅メッキからなり、例えば、厚さが0.1〜18μmである。金属層20は好ましくはスルーホール15の壁面17全体を覆っているが、スルーホール15の壁面17の一部のみを覆ってもよい。また、上述のように金属層20は、樹脂フィルム10の上面10aの一部および/または樹脂フィルム10の下面10bの一部を覆うように形成してもよい。
金属層20を覆うように形成される絶縁層30は、例えば、PVA(Poly Vinyl alcohol)、PVP(Poly 4−Vinyl Phenol)、BCB(Benzocyclobutene)およびポリシラザンの塗布により形成されるSiOなどからなる。絶縁層30の厚さは、ゲート絶縁層として機能できる厚さであり、例えば50〜300nmである。
有機半導体部50は、スルーホール15の内部に充填され、絶縁層30と接触するように形成されている。絶縁層30と有機半導体部50との接触面積を大きくできることから、絶縁層30のうちスルーホール15の内部に位置する部分の表面(金属層20と接していない方の表面)全てを有機半導体部50で覆うのが好ましいが、一部分のみを有機半導体部50により覆ってもよい。
有機半導体部50を構成する有機半導体は種々のものを使用することが可能である。用いる有機半導体としては、移動度が高い材料が好ましく、例えば、ペンタセンを挙げることができる。有機半導体は大別すると、高分子材料(例えば、ポリチオフェン又はその誘導体)、低分子材料(例えば、ペンタセン、可溶化ペンタセン)、その他、ナノカーボン材料(例えば、カーボンナノチューブ、SiGeナノワイヤ、フラーレン、修飾フラーレン)、無機有機混合材料(例えば、(CNH)とSnIとの複合系)があり、何れも有機半導体部50に用いることができる。なお、有機半導体の他の例をさらに後述する。
図1に示すように有機半導体部50の一方の端部(図1では上方の端部)にオーミック接触するドレイン電極40dがゲート電極20と分離されるように配置される。有機半導体部50の他方の端部(図1では下方の端部)にオーミック接触するソース電極40sがゲート電極20と分離されるように配置される。
例えばソース電極40sとゲート電極40dがそれぞれ絶縁層30の角部(絶縁層30の基材20の上面aと平行に延在する部分とスルーホール15の壁面17に平行な部分とが交わる部分が形成する角部)で絶縁層30と密着する等により、有機半導体部50を覆うソース電極40sとゲート電極40dと絶縁層30とにより有機半導体部50をシールするのが好ましい。
この好ましい態様により従来の半導体装置1000に生じる以下の問題を解決できる。
すなわち、有機半導体は、無機半導体材料(例えば、ポリシリコンなど)と比較すると、低移動度であるのに加えて、空気ないし酸素雰囲気下ではその移動度は更に低下してしまう問題がある。したがって、印刷方式により有機半導体膜140を形成した後、酸素により有機半導体層140が劣化する場合があるという問題がある。
半導体装置100では、有機半導体部50をシールすることでスルーホール15内の有機半導体部50と酸素(又は空気)との接触を抑制でき、これにより、有機半導体部50を構成する有機半導体の経時劣化を抑制ないし緩和することが可能となる。
このように、ソース電極40sおよびドレイン電極40dを絶縁層30と密着させるだけで容易に、有機半導体部50と酸素との接触を抑制できるのも本発明に係る半導体装置100の極めて大きな利点の1つである。
なお、例えば金属層20がスルーホール15の壁面17の一部にしか配置されていない等により、絶縁層30が金属層20を介してスルーホール15の壁面17の一部しか覆っていない場合には、ソース電極40sとゲート電極40dと絶縁層30とスルーホール15の壁面17とにより、有機半導体部50をシールしてもよい。
また、図1に示すように、好ましくは有機半導体部50の一方の端部(図1では上方の端部)はその全面がドレイン電極40dとオーミック接触している。同様に、好ましくは有機半導体部50の他方の端部(図1では下方の端部)はその全面がソース電極40sとオーミック接触している。ソース電極40sと有機半導体部50との接触面積およびドレイン電極40dと有機半導体部50との接触面積が増加し、電気抵抗を低下させることが可能だからである。
ソース電極40sおよびドレイン電極40dは、有機半導体部50とオーミック接触が可能な例えば金(Au)のような貴金属の金属箔から構成されており、その厚さは、例えば、0.02〜3μmである。
上述のように半導体装置100においては、ゲート電極20、ソース電極40sおよびドレイン電極40dを全てメッキ等の金属箔により形成できる。
このことは、従来の半導体装置1000においてゲート電極、ソース電極、ドレイン電極を含む配線層120、150をインクジェット方式等の印刷方式を用いて形成することにより生じていた以下の問題を解消できることを意味する。
すなわち、従来の半導体装置1000では、通常の金属粒子を用いて配線層を形成すると、600〜1000℃と高い焼結温度が必要となり樹脂フィルム基材が使用できないという問題及びインクジェットノズルを詰まらせるという問題があり、インク溶液とナノオーダーに微細化した金属粒子(ナノペースト材料)との混合物を配線材料として用いている。
しかしナノペースト材料は極めて高価であること、さらにナノペースト材料から形成される配線は、ナノオーダーの金属粒子を焼結し形成するため、金属粒子表面の酸化膜等のため電気抵抗が大きいという問題が生じていた。
本実施形態にかかる半導体装置100では、ナノペースト材料を用いる必要がないことら、従来の半導体装置1000と比べゲート電極、ソース電極、ドレイン電極を含む配線を安価に構成でき、かつ電気抵抗を大きく減少させることが可能となる。
次に半導体装置100の変形例を示す。
図3は半導体装置100の第1の変形例である半導体装置101を示す断面図である。半導体装置101の有機半導体部50’は、その内部が中空となっている。このような中空構造は、例えば、有機半導体材料を溶媒に分散させてスルーホール15内に塗布した後、当該溶媒を消失(気化)させて、有機半導体材料をスルーホール15の壁面(絶縁層30の表面)に残すことによって形成できる。また、有機半導体材料をスルーホール15の壁面(絶縁層30の表面)に蒸着させることによっても形成できる。
このように有機半導体部50’が中空部を有する半導体装置101は、用いる有機半導体の量を低減できる等の効果および必要に応じこの中空部に他の材料を充填可能であるという効果を有する。
図4は、半導体装置101の変形例である半導体装置101’を示す断面図である。半導体装置101’では、半導体装置101と同じく内部に空間を有する有機半導体部50’が用いられている。そして、この空間が固形物により充填されている点が半導体装置110と異なる。
すなわち、半導体装置110’の有機半導体部50’は、図4に示すように例えば絶縁材料52のような他の材料が充填されている。例えば絶縁材料52を有機半導体部50’の内部に充填した場合,ソース電極40sとドレイン電極40d間の漏れ電流の防止効果を高めるといった格別の効果を有する。
図5は、半導体装置100の別の変形例である半導体装置102を示す断面図である。
半導体装置102の有機半導体部50’’の長さ(スルーホール15の貫通方向の長さ)は、スルーホール15の長さ(貫通方向の長さ)より短い。即ち、スルーホール15の長さ方向の一部のみが有機半導体部50’’により充填されている。そして、図5に示すようにソース電極40s’とドレイン電極40d’がスルーホール15の内部まで延在しており、この結果、ソース電極40s’とドレイン電極40d’はそれぞれ、スルーホール15の内部で有機半導体部50’’とオーミック接触している。
半導体装置102では、スルーホール15の長さを変えることなく、ソース電極40s’とドレイン電極40d’との間の距離を短くできるという利点を有する。
なお、有機半導体部50’’の一方の端部の面(端面)と絶縁層30の樹脂フィルム10の上面10aと平行に延在する部分(図5では絶縁層30は、上面10a側と下面10b側の両方に延在部を有するが、このどちらか一方)の表面とを同一平面(面一)となるようして、有機半導体部50’’の他方の端面のみがスルーホール15の内部に位置している半導体装置、すなわち、ソース電極40s’とドレイン電極40d’とのどちらか一方のみがスルーホール15の内部で有機半導体部50’’と接触している半導体装置も半導体装置102の技術的範囲に含まれる。
図6は、半導体装置100の別の変形例である半導体装置103を示す断面図である。半導体装置103の有機半導体部50’’’の両方の端部はそれぞれ凹部を有している。そして、ソース電極40s’’は有機半導体部50’’’一方の端部に設けられた凹部の内部まで延在しており、この一方の端部の凹部においてソース電極40s’’と有機半導体部50’’’とはオーミック接触している。同様に、ドレイン電極40d’’は有機半導体部50’’’他方の端部に設けられた凹部の内部まで延在しており、この他方の端部の凹部においてドレイン電極40d’’と有機半導体部50’’’とは接触している。
従って、ソース電極40s’’とドレイン電極40d’’とはそれぞれ、スルーホール15の内部で有機半導体部50’’’とオーミック接触している。
半導体装置103は、スルーホール15の長さを変えることなく、ソース電極40s’とドレイン電極40d’との間の距離を短くできるという半導体装置102と同じ利点に加えて、さらにスルーホール15の半径を大きくすることなく、ソース電極40s’’と有機半導体部50’’’との接触面積およびドレイン電極40d’’と有機半導体部50’’’との接触面積を増加することができるという利点を有する。
なお、有機半導体部50’’’がその端部の一方にのみ凹部を有し、従ってソース電極40s’’とドレイン電極40d’’のどちらか一方のみがスルーホール15の内部で有機半導体部50’’’と接触している半導体装置も半導体装置103の技術的範囲に含まれる。
また、実施形態1の変形例に用いる有機半導体部50’、50’’、50’’’を形成する有機半導体材料は有機半導体部50と同じである。同様にソース電極40s’、40s’’およびドレイン電極40d’、40d’’に用いる材料は、ソース電極40sおよびドレイン電極40dに用いる材料と同じである。
次に、図7(a)から図8(b)を参照しながら、実施形態1に係る半導体装置100の製造方法について説明する。
まず、図7(a)に示すように、樹脂フィルム10を用意する。樹脂フィルム10は、例えば、厚さ4μmのアラミド樹脂フィルムを用いてよい。また、他の樹脂フィルム(例えば、ポリイミド樹脂、ポリアミド樹脂、ポリエチレンナフタレート樹脂)を用いてもよい。
次に、図7(b)に示すように、樹脂フィルム10にスルーホール15を形成した後、スルーホール15の壁面に金属メッキを施す。また、必要に応じて樹脂フィルム10の上面10aおよび/または下面10bにも金属メッキを施す。その後、その金属メッキをパターニングして、金属層20を形成する。
スルーホール15は、例えばレーザを照射することによって形成する。あるいは、他の方法(例えば、エッチングなど)を用いてスルーホール15を形成してもよい。図7に示す実施形態では、樹脂フィルム10の上方から見たスルーホール15の形状は、円形であるが、他の形状(楕円形、長円形、矩形など)にすることも可能である。
金属層20は、例えば銅(Cu)から形成されており、金属層20は、例えばスルーホールメッキを利用して形成する。すなわち、樹脂フィルム10にスルーホール15を形成した後、銅によるスルーホールメッキを行って、スルーホール15の壁面に銅メッキ(銅箔)を形成する。銅箔の厚さは、例えば約5μmである。その後、樹脂フィルム10の上面10aおよび下面10bにある銅箔をパターニングして、図7(b)に示した金属層20を形成する。このパターニングは、銅箔をエッチングすることによって実行すればよい。この金属層20は、ゲート電極20として機能する。
次に、図7(c)に示すように、金属層20を覆うように絶縁層30を形成する。絶縁層30の形成は、例えば、絶縁材料を塗布することによって行うことができる。この絶縁層30は、ゲート絶縁膜として機能することになる。
絶縁層30を形成するための絶縁材料の具体的な塗布方法として、例えば、電着塗装法による電着塗膜の形成、スプレーコータを用いたスプレー法やインクジェット方式による塗膜の形成などが利用できる。なお、図7に示す実施形態では、金属層20をパターニング後に絶縁層30を形成しているが、金属層20をパターニングする前に絶縁層30をパターン形状に形成し、その絶縁層30をエッチングレジストとして金属層20をパターニングすることも可能である。この場合、絶縁層30を形成する方法は、ディップにより全面に形成した後にパターン形状に加工する方法が簡便である。
次に、図8(a)に示すように、スルーホール15の内部に有機半導体を含む材料を充填し、スルーホール15の内部に有機半導体部50を形成する。有機半導体部50の形成は、例えば印刷によって行うことができる。
さらに、図8(b)に示すように、有機半導体部50の上端にドレイン電極40dを形成し、下端にソース電極40sを形成して半導体装置100を得ることができる。ソース電極40sまたはドレイン電極40dは、スルーホール15内に有機半導体部50が充填された樹脂フィルム10の上(上面10a、下面10b)に、金属層を形成した後、その金属層をパターニングして、ソース電極40sまたはドレイン電極40dを得てもよい。ソース電極40sまたはドレイン電極40dは、金属層のパターニングによって形成する他、積層などによって形成することもできる。
このように半導体装置100では、スルーホール15の内部、すなわちスルーホール15の壁面に囲まれた部分にゲート電極20とゲート絶縁層30と有機半導体部50とが形成されることから、これらの要素を容易にかつ高精度に位置決めできる。
これにより半導体装置100では、インクジェット方式で、各層を形成する従来の半導体装置1000が有する以下の問題を生じない。
すなわち、インクジェット方式で各層を形成する場合、所望の位置に所望の層が形成されるように、液状の材料をバンクその他の部材により所定の位置に精度良く保持する必要があり、バンクその他の部材の形成、ならびに、位置合わせ精度の問題が発生する。加えて、インクジェットによる印刷により、基材の上に、ソース電極層、ドレイン電極層、有機半導体層、絶縁層、ゲート電極層等の各層を何層も積載して有機半導体デバイスを形成することに起因して、有機半導体デバイスの平坦性を確保するために、有機デバイスの厚みが増加するという問題がある。さらに、このように印刷で何層も積層すると、例えば位置合わせの精度等に起因して歩留まりが低下するという問題を生じる。歩留まりは、半導体装置1000が大型になるほど低下する傾向が強くなる。
とりわけ、半導体装置1000を有機ELディスプレイ等の画像表示装置に用いた場合、携帯電話レベル等に用いる小さい画面サイズであれば、印刷方式による上述した問題も甘受できる場合があるが、画面サイズが、大画面(例えば、1m級の超大画面)になれば、上述の印刷方式の問題は顕著なものとなっていた。
しかし、半導体装置においては、スルーホール15を所望の位置に形成することは、レーザ等を用いれば容易なことから、TFT等の半導体素子を容易にかつ正確に位置決めできるためこのような問題が生じない。
・実施形態2
図9は本発明の実施形態2に係る半導体装置200の製造方法を示す断面図である。図9(e)に示す半導体装置200は複数の有機半導体部50(または、トランジスタ構造(TFT))を有する半導体装置である。
以下に、図9(a)から(e)を参照しながら、半導体装置200の製造方法を説明する。
図9(a)に示すように、樹脂フィルム10を用意する。樹脂フィルム10は、実施形態1で示したものと同じである。
次に、図9(b)に示すように、樹脂フィルム10に複数のスルーホール15を形成した後、金属層20を形成する。金属層20は、樹脂フィルム10にスルーホールメッキを施した後、そのメッキにより形成された金属箔をパターニングにすることによって形成することができる。この金属箔のパターンニングにより、スルーホール15の壁面を覆う部分を有する金属層20と併せて樹脂フィルム10上に配線パターン25を形成することもできる。
このようにして配線パターン25を得る方法は、印刷方式で配線を形成する従来の方法と異なり、メッキ等の金属膜であり高価な金属ナノペーストを用いないため低コストで配線パターンを得ることができる。また、配線パターン25は銅配線であることから、金属ナノペーストによって作製された従来の配線パターンよりも顕著に電気抵抗の低い配線パターンを簡便に作製することができるという利点を有する。
次に、図9(c)に示すように、金属層20の上に絶縁層30を形成する。絶縁層30は、例えば、塗装法によって形成することができる。
次に、図9(d)に示すように、金属層20及び絶縁層30が内壁上に積層されたスルーホール15内に、有機半導体を含む材料を充填して、有機半導体部50を形成する。有機半導体が高分子有機半導体(例えば、ポリチオフェン又はその誘導体)の場合、印刷プロセスによって有機半導体部50を形成することが好ましい。また、有機半導体が低分子有機半導体(例えば、ペンタセン)の場合、蒸着プロセスによって有機半導体部50を形成することが好ましい。
その後、図9(e)に示すように、有機半導体部50に接触するようにソース電極40s、ドレイン電極40dを形成し、本実施形態にかかる半導体装置200が得られる。なお、例えば図9(b)からもわかるように、金属層20のパターン形状は、有機半導体部50にあわせて適時好適なものを決定することができる。
このように図9に示す製造方法を用いることにより複数の有機半導体部50を
効率的に形成することが可能となる。
なお、図9(e)に示すように、半導体装置200の複数のスルーホール15の一部(図9(e)の右側のスルーホール15)について、トランジスタを形成せずに(即ち、絶縁層30、有機半導体部50、ソース電極40sおよびドレイン電極40dを形成せずに)、金属層20をビア内部に導電性組成物として配置し、樹脂フィルム10の一方の面の配線と他方の面を電気的に接続する接続用スルーホール(ビア)として用いてもよい。
また、実施形態2にかかる半導体装置200は、詳細を図10(a)から(f)に示すように、銅箔を積層した樹脂フィルム10から製造することもできる。
まず、図10(a)に示すように、金属箔(ここでは銅箔)20Aが形成された樹脂フィルム10を用意する。次いで、図10(b)に示すように、銅箔20Aが積層されている樹脂フィルム10にスルーホール15を形成する。
次に、図10(c)に示すように、スルーホール15の内壁に、銅箔20Aと接続する金属箔(ここでは、銅箔)をメッキによって形成した後、銅箔20Aをパターニングして、金属層20を形成する。本実施形態では、スルーホール15の内壁を覆う部位を有する金属層20とともに、配線パターン25もこのパターニングによって形成する。
次に、図10(d)に示すように、金属層20を覆うように絶縁層30を形成する。その後、図10(e)に示すように、スルーホール15の内部に有機半導体部50を形成する。上述した他の実施形態の場合と同様に、有機半導体部50の形成は種々の手法のうち好適なものを適宜選択すればよく、例えば、塗布、印刷または注入によるものであってもよいし、蒸着によるものであってもよい。
・実施形態3
図11は本発明の実施形態3にかかる半導体装置300を示す断面図である。半導体装置300は、その基板構造が積層構造を有している。半導体装置300は、スルーホール15の内部に有機半導体部50が形成された樹脂フィルム10を含む基板構造60と、基板構造60を挟む上基板構造62と下基板構造64とから構成されている。このような構成を持つ半導体装置300は、積層法を用いて容易に作製することもできる。
基板構造体60は、実施形態1で示した半導体装置100からソース電極40sとドレイン電極40dを除いた構成を含んでおり、図8(a)、図9(d)、図10(e)に示した基板構造と同様である。なお、図11に示した基板(基板構造)60では、有機半導体部50が充填されたスルーホール15に加えて、スルーホール15Aも形成されている。スルーホール15Aの壁面に金属層20を有している。そして、スルーホール15Aと、この金属層20より成る導電性組成物とから、層間接続用のビア70を形成している。
半導体装置300の上基板構造62下面には接着層(または樹脂フィルム層)12(上基板構造62に含まれる)が形成されている。下基板構造64の上面にも接着層(または樹脂フィルム層)12(下基板構造64に含まれる)が形成されている。上基板構造62と下基板構造64の一方(図11では上基板構造62)の接着層12はソース電極40sを埋め込んで形成されており、また他方(図11では下基板構造64)の接着層12はドレイン電極40dを埋め込んで形成されている。そして、それぞれの接着層12を樹脂フィルム10と接着させることによってソース電極40sとドレイン電極40dとを有機半導体部50にオーミック接触させている。
このように半導体装置300は、接着層12を用いてソース電極40sおよびドレイン電極40dを有機半導体部50に接触させる構成を有していることから、基板構造60にソース電極40sおよびドレイン電極40dをパターニングする工程を省略することができる。すなわち、予めパターニングされたソース電極40sまたはドレイン電極40dを有する上基板構造62および下基板構造64を、基板構造60に積層するだけで、有機半導体部50に接触するソース電極40sまたはドレイン電極40dを形成することができる。
また、積層法を用いると、ソース電極40sまたはドレイン電極40dの有機半導体部50との接触面を貴金属メッキすることも簡便に行うことができる。
上基板構造62は上述の接着層12とソース電極40sに加えて、接着層12の上に配置された樹脂フィルム14と、該樹脂フィルム14に設けたビアホール(スルーホール)及びこのビアホールの内部に充填された導電性組成物から成るビア72と、前記樹脂フィルムの接着層12と反対側の表面に配置された配線22とを含む。
ソース電極40sは、上基板構造62の樹脂フィルム14に形成されたビア72を介して配線22に接続されている。
一方、下基板構造64は上述の接着層12とドレイン電極40dに加えて、接着層12の上(図13では接着層12の下側)に配置された樹脂フィルム14と、該樹脂フィルム14に設けたビアホール(スルーホール)及びこのビアホールの内部に充填された導電性組成物から成るビア72と、ビアホール(スルーホール)とその内部に配置された導電性組成物から成るビア74と、前記樹脂フィルムの接着層12と反対側の表面に配置された配線24とを含む。
ドレイン電極40dは、下基板構造64の樹脂フィルム14に形成されたビア72を介して配線24に接続されている。またビア74は、基板構造60の層間接続用スルーホール15Aに形成されたビア70(メッキスルーホール部)と電気的に接続されている。
半導体装置300では、樹脂フィルム10にスルーホール15が形成され、そのスルーホール15の壁面に金属層20と絶縁層30が積層して形成され、その絶縁層30の上に有機半導体部50が形成された基板構造60を上基板構造62と下基板構造64とで挟む層間接続構造を利用している。この結果、半導体装置の構造を簡単なものにすることができるとともに、その生産性を向上させることができる(即ち、高い生産性で半導体装置300を形成できる)。
また、スルーホール15内に有機半導体部50を形成するため、従来のインクジェットを用いる場合に必要なバンクを省略することができ、有機半導体部50の位置決め制御を容易に実行することができる。さらに、ソース電極40sとドレイン電極40dと絶縁層30とにより有機半導体部50をシールすることにより、有機半導体部50の酸素(又は空気)との接触を抑制することができ、有機半導体部50の経時劣化による移動度の低下を抑制ないし緩和することが可能となる。
加えて、スルーホール15内に有機半導体部50が形成されているので、図15に示したような積み上げ式の従来の半導体装置1000で生じる問題を回避することができる。すなわち、有機半導体部50の平担性の問題は、スルーホール15の壁面に沿って形成することにより解消することができ、また、位置精度の問題もスルーホール15内に形成することで解決することができる。
さらに、スルーホール15内に有機半導体部50が形成されていることにより、基板10の屈曲に対する応力の加わり方にムラが無く、すなわち、従来の半導体装置1000と比較して、引張り応力と圧縮応力とのムラを抑制することができる。
実施形態3に係る有機半導体部50を構成する有機半導体材料としては、上記説明と重複する内容もあるが、例えば、次のようなものを挙げることができる。(1)ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセンおよびそれらの誘導体からなる群から選択されるアセン分子材料、(2)フタロシアニン系化合物、アゾ系化合物およびペリレン系化合物からなる群から選択される顔料およびその誘導体、(3)ヒドラゾン化合物、トリフェニルメタン化合物、ジフェニルメタン化合物、スチルベン化合物、アリールビニル化合物、ピラゾリン化合物、トリフェニルアミン化合物およびトリアリールアミン化合物からなる群から選択される低分子化合物およびその誘導体、(4)ポリ−N−ビニルカルバゾール、ハロゲン化ポリ−N−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ピレンホルムアルデヒド樹脂およびエチルカルバゾールホルムアルデヒド樹脂からなる群から選択される高分子化合物である。あるいは、有機半導体材料は、フルオレノン系、ジフェノキノン系、ベンゾキノン系、インデノン系、ポルフィリン系、ポリチオフェン系およびポリフェニレン系化合物であってもよい。
また、本実施形態のゲート電極20、ソース電極40s、ドレイン電極40dは、例えば、クロム(Cr)、チタン(Ti)、銅(Cu)、アルミニウム(Al)、モリブデン(Mo)、タングステン(W)、ニッケル(Ni)、金(Au)、パラジウム(Pd)、白金(Pt)、銀(Ag)、錫(Sn)、導電性ポリアニリン、導電性ポリピロール、導電性ポリチアジル、および、導電性ポリマとこれらの組み合わせからなる群から選択された材料で構成することができる。なお、ソース電極40s、ドレイン電極40dは、Au層とCr層とからなる二層電極、または、Au層とPt層とからなる二層電極から構成してもよい。
・実施形態4
図12は本願発明にかかる画像表示装置(有機ELディスプレイ装置)500を示す切り取り斜視図である。画像表示装置500は、複数の発光素子56を規則的に配列した発光層600と、前記発光素子を駆動(ON/OFFの制御)するための半導体装置400が複数配置されている駆動回路層700と、駆動回路層700にデータライン92とスイッチングライン94を介して電流を供給するドライバ部800、850とを有している。
図13は半導体装置400を示す断面図である。
半導体装置400は、画像表示装置500の画素1つに対応する有機EL素子(発光素子)56を1つ有し、この発光素子56の発光を制御する発光素子制御装置である。以下に図13を参照しながら、半導体装置400について説明する。
半導体装置400は、実施形態1で半導体装置(有機半導体装置)100に含まれる半導体素子を2つ(半導体素子100A、100B)備えており、その等価回路は図14に示すとおりである。
2つの半導体素子100A、100Bのうち、一つは、スイッチングトランジスタ100Aで、もう一つはドライバトランジスタ100Bとなっている。また、半導体装素子100A、100Bは、補強フィルム86(例えば、PET、PENなどの樹脂フィルム)の上に配置されている。
本実施形態の半導体装素子100A、100Bは、有機EL素子56の下に形成されており、半導体素子100Bは、有機EL素子56に接続されている。なお、有機EL素子56の上には、有機EL素子56と電気的に接続する透明電極42が形成されている。加えて、その上には、保護フィルム(例えば、PET、PENなどの樹脂フィルム)84が形成されている。
図14に示した配線92は、データラインであり、図13には示されていないが、図13の半導体素子100Aのソース電極40sに接続されている配線22と電気的に繋がっている。半導体配線94は、選択ライン(スイッチングライン)であり、半導体素子100Aのゲート電極と電気的に繋がっている。
データライン92とスイッチングライン94の電流をドライバ部800、850で制御することで半導体素子100Aによりドライバトランジスタ100Bから有機EL素子56および透明電極42に流れる電流を制御し、発光素子56の発光を駆動する。すなわち、半導体素子100Aは、有機EL素子(発光素子)56のON/OFFを制御するスイッチングトランジスタとして用いられる。
画像表示装置500の構成によっては、トランジスタ等の半導体素子は各画素に2個(半導体素子100Aと半導体素子100Bが各1個)だけでなく、3個以上設けられることもあり、3個目あるいはそれ以上のトランジスタとして本実施形態の半導体装置100の半導体素子を設けることも可能である。
なお、半導体装置100に限らず、本明細書に記載した本願発明にかかる全ての半導体装置(例えば、半導体装置101、101’、102、103、200、300)の何れの半導体素子も半導体装置400の半導体素子(スイッチングトランジスタ100Aおよびドライバトランジスタ100B)として使用可能である。
また、半導体装置400に代えて駆動回路層700に半導体装置200または300を用いることも可能である。
なお、本発明の全ての半導体装置およびその半導体素子は、有機ELディスプレイに限らず、他の画像表示装置(例えば、液晶表示装置)に用いることもでき、また、電子ペーパにも用いることができる。加えて、本発明の全ての半導体装置およびその半導体素子は、現在、印刷エレクトロニクスで適用が検討されている各種用途(例えば、RF−ID、メモリ、MPU、太陽電池、センサなど)に適応することができる。
また、画像表示装置500は、上述の有機EL素子の代わりに液晶、プラズマ発光素子等の他の種類の発光素子を用いることにより有機ELディスプレイ装置以外の例えば液晶ディスプレイ装置、プラズマディスプレイ装置等の他の種類の画像表示装置として用いることが可能である。
以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。例えば、上記実施形態では、半導体装置100を1デバイスに対応した形で作製するような例を示したが、それに限らず、複数のデバイスに対応した形で作製する手法を実行してもよい。そのような作製手法として、ロール・ツー・ロール製法を用いることができる。また、本実施形態の構成による効果は、将来開発されると予想される高移動度の有機半導体材料を用いることにより、より顕著なものとして利用することができ、より大きな技術的価値を得ることができる。
本発明によれば、層間接続構造を利用した簡便な構造で集積密度に優れた半導体装置を提供することができる。
10 樹脂フィルム
12 接着層
14 樹脂フィルム
15,15A スルーホール
17 壁面
20 ゲート電極
22 配線
24 配線
25 配線パターン
30 絶縁層
40s,40s’,40s’’ ソース電極
40d,40d’,40d’’ ドレイン電極
42 透明電極
50,50’,50’’,50’’’ 有機半導体部
52 充填材料(絶縁材料)
56 有機EL素子
60 基板構造
62 上基板構造
64 下基板構造
70,72,74 ビア
86 補強フィルム
92,94 配線
100,101,101’,102,103,200,300,400 半導体装置
100A スイッチングトランジスタ
100B ドライバトランジスタ
500 画像表示装置

Claims (23)

  1. スルーホールを有する樹脂フィルムと、
    前記スルーホールの内壁に配置されたゲート電極と、
    前記スルーホールの内部で前記ゲート電極を覆う絶縁層と、
    前記スルーホールの内部で前記絶縁層の上に配置された有機半導体と、
    該有機半導体と電気的に接続するソース電極およびドレイン電極とを含む半導体素子と、
    を有することを特徴とする半導体装置。
  2. 前記ソース電極が前記有機半導体の前記一方の端部全面と接触していることを特徴とする請求項1に記載の半導体装置。
  3. 前記ドレイン電極が前記有機半導体の前記他方の端部全面と接触していることを特徴とする請求項1または2に記載の半導体装置。
  4. 前記有機半導体が前記ソース電極と前記ドレイン電極と前記絶縁層とによりシールされていることを特徴とする請求項1〜3の何れかに記載の半導体装置。
  5. 前記有機半導体が中空部を有することを特徴とする請求項1〜4の何れかに記載の半導体装置。
  6. 前記有機半導体の前記中空部に絶縁材料が充填されていることを特徴とする請求項5に記載の半導体装置。
  7. 前記ドレイン電極と前記ソース電極の少なくとも一方が、前記スルーホールの内部で前記有機半導体と接触することを特徴とする請求項1〜6の何れかに記載の半導体装置。
  8. 前記樹脂フィルムが、第2スルーホールと該第2スルーホールに形成された導電性組成物とからなる第2ビアを有し、該第2ビアにより前記樹脂フィルムの一方の面に配置された配線と前記樹脂フィルムの他方の面に配置された配線とが電気的に接続されていることを特徴とする請求項1〜7の何れかに記載の半導体装置。
  9. 一方の面が第1接着層を介して前記樹脂フィルムの前記ソース電極側の表面と接触する第2樹脂フィルムと、該記第2樹脂フィルムに形成された第3スルーホールと該第3スルーホールに形成された導電性組成物とからなる第3ビアと、を有し、前記ソース電極が前記第3ビアを介して前記第2樹脂フィルムの他方の面に配置された配線と電気的に接続されていることを特徴とする請求項1〜8の何れかに記載の半導体装置。
  10. 前記ソース電極が前記第1接着層に埋設されていることを特徴とする請求項9に記載の半導体装置。
  11. 一方の面が第2接着層を介して前記樹脂フィルムの前記ドレイン電極側の表面と接触する第3樹脂フィルムと、該記第3樹脂フィルムに形成された第4スルーホールと該第4スルーホールに形成された導電性組成物とからなる第4ビアと、を有し、
    前記ドレイン電極が前記第4ビアを介して前記第3樹脂フィルムの他方の面に配置された配線と電気的に接続されていることを特徴とする請求項1〜10の何れかに記載の半導体装置。
  12. 前記ドレイン電極が前記第2接着層に埋設されていることを特徴とする請求項11に記載の半導体装置。
  13. 前記有機半導体が高分子有機半導体から成ることを特徴とする請求項1〜12の何れかに記載の半導体装置。
  14. 前記有機半導体が低分子有機半導体から成ることを特徴とする請求項1〜13の何れかに記載の半導体装置。
  15. 前記樹脂フィルムが、ポリイミド樹脂、ポリアミド樹脂、ポリエチレンナフタレート樹脂およびアラミド樹脂から成る群より選択されるいずれか一つであることを特徴とする請求項1〜14の何れかに記載の半導体装置。
  16. 前記ソース電極及び前記ドレイン電極が、貴金属であることを特徴とする請求項1〜15の何れかに記載の半導体装置。
  17. 発光素子を配列した表示部と、該表示部に用いられる前記発光素子を駆動する駆動回路層とを具備し、前記駆動回路層は、請求項1〜16の何れかに記載の半導体装置を含むことを特徴とする画像表示装置。
  18. 請求項1〜16に何れかに記載の半導体素子をON/OFFするスイッチングトランジスタとして用いたことを特徴とする請求項17記載の画像表示装置。
  19. 請求項1〜16の何れかに記載の半導体素子を前記発光素子の発光を駆動するドライバトランジスタとして用いたことを特徴とする請求項17または18に記載の画像表示装置。
  20. 前記発光素子が、有機エレクトロルミネッセンスであることを特徴とする請求項17〜19の何れかに記載の画像表示装置。
  21. 樹脂フィルムにスルーホールを形成する工程と、
    前記スルーホールの内壁にゲート電極を配置する工程と、
    前記スルーホールの内部で前記ゲート電極を覆う絶縁層を形成する工程と、
    前記スルーホールの内部で前記絶縁層の上に配置された有機半導体を形成する工程と、
    前記有機半導体と電気的に接続するソース電極およびドレイン電極を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  22. 第1の別の樹脂フィルムに前記ソース電極を埋設する工程と、
    前記ソース電極を埋設した前記第1の別の樹脂フィルムを前記樹脂フィルム上に配置することにより前記ソース電極と前記有機半導体とを電気的に接続する工程と、
    を含むことを特徴とする請求項21に記載の半導体装置の製造方法。
  23. 第2の別の樹脂フィルムに前記ドレイン電極を埋設する工程と、前記ドレイン電極を埋設した前記第2の別の樹脂フィルムを前記樹脂フィルム上に配置することにより前記ドレイン電極と前記有機半導体とを電気的に接続する工程と、
    を含むことを特徴とする請求項21または22に記載の半導体装置の製造方法。
JP2009521522A 2007-07-03 2008-07-01 半導体装置とその製造方法および画像表示装置 Expired - Fee Related JP4723675B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009521522A JP4723675B2 (ja) 2007-07-03 2008-07-01 半導体装置とその製造方法および画像表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007174837 2007-07-03
JP2007174837 2007-07-03
PCT/JP2008/001724 WO2009004793A1 (ja) 2007-07-03 2008-07-01 半導体装置とその製造方法および画像表示装置
JP2009521522A JP4723675B2 (ja) 2007-07-03 2008-07-01 半導体装置とその製造方法および画像表示装置

Publications (2)

Publication Number Publication Date
JPWO2009004793A1 JPWO2009004793A1 (ja) 2010-08-26
JP4723675B2 true JP4723675B2 (ja) 2011-07-13

Family

ID=40225858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009521522A Expired - Fee Related JP4723675B2 (ja) 2007-07-03 2008-07-01 半導体装置とその製造方法および画像表示装置

Country Status (7)

Country Link
US (1) US8143617B2 (ja)
EP (1) EP2169721B1 (ja)
JP (1) JP4723675B2 (ja)
KR (1) KR101553414B1 (ja)
CN (1) CN101689566B (ja)
TW (1) TW200908339A (ja)
WO (1) WO2009004793A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040897A (ja) * 2008-08-07 2010-02-18 Sony Corp 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器
US8847229B2 (en) * 2011-03-24 2014-09-30 Panasonic Corporation Flexible semiconductor device, method for manufacturing the same, image display device using the same and method for manufacturing the image display device
US20140015405A1 (en) * 2012-07-12 2014-01-16 Elementech International Co., Ltd. Light emitting diode module
CN105379436B (zh) * 2013-05-08 2018-08-14 印可得株式会社 印刷电路板的制造方法及印刷电路板
JP6388450B2 (ja) * 2013-08-13 2018-09-12 太陽インキ製造株式会社 アルカリ現像型光硬化性熱硬化性樹脂組成物およびそれを用いたプリント配線板
US9166188B1 (en) * 2014-06-10 2015-10-20 Arolltech Co., Ltd. Organic light emitting diode device
JP6950747B2 (ja) * 2017-11-16 2021-10-13 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
WO2019098011A1 (ja) * 2017-11-16 2019-05-23 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086804A (ja) * 2001-09-07 2003-03-20 Seiko Epson Corp 有機半導体装置
JP2005503042A (ja) * 2001-08-27 2005-01-27 ハーン−マイトネル−インスチツート ベルリン ゲゼルシャフト ミット ベシュレンクテル ハフツング トランジスタ装置および該トランジスタ装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668391A (en) * 1995-08-02 1997-09-16 Lg Semicon Co., Ltd. Vertical thin film transistor
JP3736607B2 (ja) * 2000-01-21 2006-01-18 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4269134B2 (ja) * 2001-11-06 2009-05-27 セイコーエプソン株式会社 有機半導体装置
JP4878429B2 (ja) * 2002-07-22 2012-02-15 株式会社リコー 能動素子及びそれを有するel表示素子
WO2004034759A1 (ja) * 2002-10-08 2004-04-22 Dai Nippon Printing Co., Ltd. 部品内蔵配線板、部品内蔵配線板の製造方法
JP4104445B2 (ja) * 2002-12-12 2008-06-18 株式会社イデアルスター 線状のデバイス
EP1434282A3 (en) * 2002-12-26 2007-06-27 Konica Minolta Holdings, Inc. Protective layer for an organic thin-film transistor
DE10339529A1 (de) * 2003-08-21 2005-03-24 Hahn-Meitner-Institut Berlin Gmbh Vertikaler Nano-Transistor, Verfahren zu seiner Herstellung und Speicheranordnung
JP4762522B2 (ja) * 2003-10-28 2011-08-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100688768B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조 방법
JP2007067263A (ja) 2005-09-01 2007-03-15 Konica Minolta Holdings Inc 有機半導体材料、有機半導体膜、有機半導体デバイス及び有機薄膜トランジスタ
JP2007103584A (ja) * 2005-10-03 2007-04-19 Ricoh Co Ltd トランジスタ素子、表示装置およびこれらの製造方法
WO2007064334A1 (en) * 2005-12-02 2007-06-07 Advanced Micro Devices, Inc. Polymer-based transistor devices, methods, and systems

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005503042A (ja) * 2001-08-27 2005-01-27 ハーン−マイトネル−インスチツート ベルリン ゲゼルシャフト ミット ベシュレンクテル ハフツング トランジスタ装置および該トランジスタ装置の製造方法
JP2003086804A (ja) * 2001-09-07 2003-03-20 Seiko Epson Corp 有機半導体装置

Also Published As

Publication number Publication date
US20100181558A1 (en) 2010-07-22
KR20100037041A (ko) 2010-04-08
EP2169721B1 (en) 2019-09-04
JPWO2009004793A1 (ja) 2010-08-26
KR101553414B1 (ko) 2015-09-15
US8143617B2 (en) 2012-03-27
TW200908339A (en) 2009-02-16
EP2169721A4 (en) 2013-02-27
WO2009004793A1 (ja) 2009-01-08
CN101689566A (zh) 2010-03-31
EP2169721A1 (en) 2010-03-31
CN101689566B (zh) 2012-08-08

Similar Documents

Publication Publication Date Title
JP4733767B2 (ja) 半導体装置とその製造方法および画像表示装置
JP4723675B2 (ja) 半導体装置とその製造方法および画像表示装置
US7851281B2 (en) Manufacturing method of flexible semiconductor device and flexible semiconductor device
TWI381568B (zh) Method for forming semiconductor thin film and method for manufacturing thin film semiconductor device
JP4733768B2 (ja) 半導体装置とその製造方法および画像表示装置
US8242501B2 (en) Thin film transistor and electronic apparatus
JP4408903B2 (ja) トランジスタ、トランジスタ回路、電気光学装置および電子機器
JP2013105950A (ja) 半導体装置および電子機器
US9634271B2 (en) Semiconductor device, method of manufacturing the same, and electronic apparatus
JP2011023376A (ja) フレキシブル半導体装置およびその製造方法
JP5447996B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
JP2006261528A (ja) 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
JP2008186845A (ja) 論理素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110315

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110407

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4723675

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees