KR101553414B1 - 반도체 장치와 그 제조 방법 및 화상 표시 장치 - Google Patents

반도체 장치와 그 제조 방법 및 화상 표시 장치 Download PDF

Info

Publication number
KR101553414B1
KR101553414B1 KR1020097026492A KR20097026492A KR101553414B1 KR 101553414 B1 KR101553414 B1 KR 101553414B1 KR 1020097026492 A KR1020097026492 A KR 1020097026492A KR 20097026492 A KR20097026492 A KR 20097026492A KR 101553414 B1 KR101553414 B1 KR 101553414B1
Authority
KR
South Korea
Prior art keywords
resin film
organic semiconductor
hole
semiconductor device
source electrode
Prior art date
Application number
KR1020097026492A
Other languages
English (en)
Other versions
KR20100037041A (ko
Inventor
요시히사 야마시타
세이이치 나카타니
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20100037041A publication Critical patent/KR20100037041A/ko
Application granted granted Critical
Publication of KR101553414B1 publication Critical patent/KR101553414B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/20—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising organic-organic junctions, e.g. donor-acceptor junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

더욱 고밀도로 반도체 소자를 형성할 수 있는 반도체 장치 및 그 제조 방법을 제공한다. 아울러 이 반도체 장치를 이용한 화상 표시 장치의 제공도 한다. 스루홀을 갖는 수지 필름과, 상기 스루홀의 내벽에 배치된 게이트 전극과, 상기 스루홀의 내부에서 상기 게이트 전극을 피복하는 절연층과, 상기 스루홀의 내부에서 상기 절연층 상에 배치된 유기 반도체와, 상기 유기 반도체와 전기적으로 접속하는 소스 전극 및 드레인 전극을 포함하는 반도체 소자를 구비하는 반도체 장치이다.

Description

반도체 장치와 그 제조 방법 및 화상 표시 장치{SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND IMAGE DISPLAY DEVICE}
본 발명은, 유기(有機) 반도체를 갖는 반도체 장치와 그 제조 방법 및 그것을 구비한 화상(畵像) 표시 장치, 특히 수지(樹脂) 필름(film) 상에 형성된, 유기 반도체를 갖는 반도체 장치와 그 제조 방법 및 그것을 구비한 화상 표시 장치에 관한 것이다.
정보 단말의 보급에 수반하여, 컴퓨터용의 디스플레이로서, 더욱 경량인 평판 디스플레이에 대한 요구가 높아지고 있다. 또한, 정보화의 진전에 따라, 종래, 종이 매체로 제공되고 있었던 정보가 전자화되는 기회가 증가하여, 얇고 가벼운, 손쉽게 운반 가능한 모바일용 표시 매체로서, 전자 페이퍼 혹은 디지털 페이퍼의 요구도 높아지고 있다(특허 문헌 1 등).
일반적으로 평판형(플랫 패널(flat panel)) 디스플레이 장치에 있어서는, 액정, 유기 EL(유기 일렉트로루미네슨스(electroluminescence)), 전기 영동(泳動) 등을 이용한 소자를 이용해서 표시 매체를 형성하고 있다. 이것들의 표시 매체에서는 화면 휘도의 균일성이나 화면 재기록 속도 등을 확보하기 위해서, 화상 구동 소자로서 액티브 구동 소자(TFT 소자)가 주로 이용되고 있다. 예를 들면, 통상적인 컴 퓨터용 모니터에서는 유리 기판 상에 이것들 TFT 소자를 형성하고, 액정, 유기 EL 소자 등이 밀봉되어 있다.
TFT 소자에는 종래, 주로 a-Si(비결정 실리콘), P-Si(폴리 실리콘) 등의 Si 반도체가 이용되고 있다. 이것들 Si 반도체(필요에 따라서 금속 막(膜)과 함께)를 다층화하고, 소스, 드레인, 게이트 전극을 기판 상에 순차적으로 형성해 감으로써 TFT 소자가 제조된다.
Si 반도체를 이용한 TFT 소자의 제조에는 이하에 나타내는 2개의 문제가 있다. 1개는, 스퍼터링 등, 진공 챔버(vacuum chamber)를 필요로 하는 진공계 내에서의 제조 프로세스를 몇 번이나 반복해서 각 층을 형성할 필요가 있어, 장치 비용, 런닝 코스트(running cost)가 대단히 방대한 것으로 되고 있었다. 예를 들면, 각 층의 형성을 위해서 진공 증착, 도프(dope), 포토리소그래피, 현상(現像) 등의 공정을 몇 번이나 반복할 필요가 있어, 몇십 개의 공정을 경유해서 소자를 기판 상에 형성하고 있다. 스위칭 동작이 필요로 되는 반도체부분에 관해서도, p형, n형 등, 복수 종류의 반도체층을 적층하고 있다. 이러한 종래의 Si 반도체에 의한 제조 방법에서는, 진공 챔버 등의 제조 장치의 대폭적인 설계 변경이 필요로 되는 등의 이유로 디스플레이 화면의 대형화 요구에 대응한 설비의 변경도 용이하지 않다.
2번째의 문제는, 사용하는 기재(基材)가 내열성을 가진 재료로 한정되어, 수지 필름 등의 경량이고 가요성(可撓性)을 갖는 기재를 사용할 수 없다고 하는 문제이다.
Si 재료를 이용한 TFT 소자의 형성에는, 예를 들면 500∼1000℃로 높은 온도 로 가열하는 공정이 포함되기 때문에, 기판 재료는 이 높은 공정 온도에서도 사용할 수 있는 재료로 제한되어, 실제 상은 유리를 이용하지 않을 수 없다. 이것 때문에 먼저 설명한 전자 페이퍼 혹은 디지털 페이퍼라고 하는 박형(薄型) 디스플레이를, Si 반도체를 이용한 TFT 소자를 이용해서 구성하였을 경우, 유리 기판 때문에 그 디스플레이는 무겁고, 유연성이 결여되어, 낙하 등의 충격으로 비교적 용이하게 깨어지는 등의 파손이 생긴다. 즉, 유리 기판 상에 TFT 소자를 형성해서 얻어지는 디스플레이 장치에서는, 휴대용 박형 디스플레이에의 요구를 만족하는 것이 곤란하다.
이 문제를 해결할 수 있는 반도체 재료로서, 최근 정력적으로 연구가 진척되고 있는 것이 유기 반도체 재료이다. 유기 반도체는, 높은 전하(電荷) 수송성(輸送性)을 갖는 유기 화합물이며, 유기 EL 소자용의 전하 수송성 재료 이외에, 유기 레이저 발진(發振) 소자나, 유기 박막 트랜지스터 소자(유기 TFT 소자)에의 응용이 가능하다.
유기 반도체를 이용한 반도체 장치(유기 반도체 디바이스)는, 비교적 낮은 온도로 형성할 수 있고, 따라서 기재(기판)에 관한 내열성의 제한이 완화되어, 투명 수지 기판 등의 플렉시블 기재 상에도, 예를 들면 TFT 소자를 형성하는 것이 가능하게 된다. 또한, 그 분자 구조를 적절하게 개량함으로써, 용액화된 유기 반도체를 얻을 수 있고, 이 유기 반도체 용액을 잉크화하여, 잉크젯(ink jet) 방식을 포함하는 인쇄법을 이용함으로써, 불활성 분위기 중 등의 진공을 필요로 하지 않는 조건에서의 제조도 가능하게 된다.
인쇄 방식을 이용한 인쇄 일렉트로닉스 기술은, 저온 프로세스의 실시(탈 고온), 진공 프로세스의 완화(탈 진공 등의 이점에 더해), 포토리소그래피 공정을 실시하지 않는 프로세스(탈 포토리소)를 실행할 수 있다.
도 15는, 인쇄 방식을 이용해서 제조하는, 유기 반도체(130)를 포함하는 반도체 디바이스(플렉시블 반도체 디바이스)(1000)의 구성을 모식적으로 나타내는 단면도이다. 반도체 디바이스(반도체 장치)(1000)는, 수지 기재(예를 들면, PET, PI)(110) 위에, 인쇄에 의해 각 층(120, 130, 140, 150)이 적층된 구조를 가지고 있다. 도시한 구성에서는, 수지 기판(110) 위에, 순차적으로, 배선 층(120), 유기 반도체층(130), 절연 막(140), 배선 층(150)이 형성되어 있다. 구체적인 구성은, 적의(適宜) 개변(改變)되지만, 유기 반도체층(130)의 주변에는, 소스 전극(120s), 드레인 전극(120d), 게이트 전극(150g)이 배치되어, 유기 TFT가 구축된다.
이와 같이 투명 수지 기판 상에 TFT 소자를 형성하고, 그 TFT 소자에 의해 표시 재료를 구동시킴으로써, 디스플레이를 종래의 것보다도 가볍고, 유연성이 풍부하여, 떨어뜨려도 깨지지 않는(혹은 대단히 깨지기 어려운) 디스플레이로 만들 수 있다.
(특허 문헌 1)
일본국 특개2007-67263호 공보
(발명이 해결하려고 하는 과제)
전자 페이퍼 혹은 디지털 페이퍼라고 하는 박형 디스플레이에서는, 더한층 소형 경량화에의 요구가 높고, 이것을 실현하기 위해서는, 반도체 장치(1000)의 반도체 소자를 더욱 고밀도로 형성할 필요가 있다.
마찬가지로, 거치형의 액정이나 유기 EL 등의 화상 표시 장치에 있어서도, 대형화를 실행하면서 경량화, 박형화를 실행하여 가는 것에의 강한 요구, 혹은 종래와 동일한 공간에서 화소 수를 증가시키는 고품위화(고해상도화)에의 강한 요구가 있어, 이것들에 대응해 가기 위해서도 반도체 장치(1000)의 반도체 소자를 더욱 고밀도로 형성할 필요가 있다.
그러나, 반도체 장치(1000)는, 수지(110) 위에 평면적인 각 층(120, 130, 140, 150)을 순차적으로 적층해 가는 구조이기 때문에, 형성되는 반도체 소자의 집적(集積) 밀도의 향상에 한계가 있다.
그래서, 본 발명은 수지 필름 기재의 내부에 반도체 소자를 형성함으로써, 더욱 고밀도로 반도체 소자를 형성할 수 있는 반도체 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다. 또한, 이 수지 필름 기재의 내부에 반도체 소자를 형성한 반도체 장치를 이용한 화상 형성 장치를 제공하는 것도 목적으로 한다.
(과제를 해결하기 위한 수단)
본 발명의 제1의 특징은, 스루홀(through-hole)을 갖는 수지 필름과, 상기 스루홀의 내벽에 배치된 게이트 전극과, 상기 스루홀의 내부에서 상기 게이트 전극을 피복하는 절연층과, 상기 스루홀의 내부에서 상기 절연층 상에 배치된 유기 반도체와, 상기 유기 반도체와 전기적으로 접속하는 소스 전극 및 드레인 전극을 포함하는 반도체 소자를 구비하는 것을 특징으로 하는 반도체 장치이다.
본 발명의 제2의 특징은, 상기 소스 전극이 상기 유기 반도체의 상기 한쪽의 단부 전체 면과 접촉하고 있는 것을 특징으로 하는 제1의 특징에 기재한 반도체 장치이다.
본 발명의 제3의 특징은, 상기 드레인 전극이 상기 유기 반도체의 상기 다른 쪽 단부 전체 면과 접촉하고 있는 것을 특징으로 하는 제1 또는 제2의 특징에 기재한 반도체 장치이다.
본 발명의 제4의 특징은, 상기 유기 반도체가 상기 소스 전극과 상기 드레인 전극과 상기 절연층에 의해 밀봉되어 있는 것을 특징으로 하는 제1∼3의 특징의 어느 하나에 기재한 반도체 장치이다.
본 발명의 제5의 특징은, 상기 유기물 반도체는 중공부(中空部)를 갖는 것을 특징으로 하는 제1∼4의 특징의 어느 하나에 기재한 반도체 장치이다.
본 발명의 제6의 특징은, 상기 유기 반도체의 상기 중공부에 절연 재료가 충전되어 있는 것을 특징으로 하는 제5의 특징에 기재한 반도체 장치이다.
본 발명의 제7의 특징은, 상기 드레인 전극과 상기 소스 전극의 적어도 한 쪽이, 상기 스루홀의 내부에서 상기 화합물 반도체와 접촉하는 것을 특징으로 하는 제1∼6의 특징의 어느 하나에 기재한 반도체 장치이다.
본 발명의 제8의 특징은, 상기 수지 필름이, 제2스루홀과 상기 제2스루홀에 형성된 도전성 조성물로서 이루어지는 제2비어(via)를 갖추고, 상기 제2비어에 의해 상기 수지 필름의 한쪽 면에 배치된 배선과 상기 수지 필름의 다른 쪽 면에 배치된 배선이 전기적으로 접속되어 있는 것을 특징으로 하는 제1∼7의 특징의 어느 하나에 기재한 반도체 장치이다.
본 발명의 제9의 특징은, 한쪽 면이 제1접착층을 통해서 상기 수지 필름의 상기 소스 전극 측의 표면과 접촉하는 제2수지 필름과, 상기 제2수지 필름에 형성된 제3스루홀과 상기 제3스루홀에 형성된 도전성 조성물로서 이루어지는 제3비어를 갖추고, 상기 소스 전극이 상기 제3비어를 통해서 상기 제2수지 필름의 다른 쪽 면에 배치된 배선과 전기적으로 접속되어 있는 것을 특징으로 하는 제1∼8의 특징의 어느 하나에 기재한 반도체 장치이다.
본 발명의 제10의 특징은, 상기 소스 전극이 상기 제1접착층에 매설되어 있는 것을 특징으로 하는 제9의 특징에 기재한 반도체 장치이다.
본 발명의 제11의 특징은, 한쪽 면이 제2접착층을 통해서 상기 수지 필름의 상기 드레인 전극 측의 표면과 접촉하는 제3수지 필름과, 상기 제3수지 필름에 형성된 제4스루홀과 상기 제4스루홀에 형성된 도전성 조성물로서 이루어지는 제4비어를 갖추고, 상기 드레인 전극이 상기 제4비어를 통해서 상기 제3수지 필름의 다른 쪽 면에 배치된 배선과 전기적으로 접속되어 있는 것을 특징으로 하는 제1∼10의 특징의 어느 하나에 기재한 반도체 장치이다.
본 발명의 제12의 특징은, 상기 드레인 전극이 상기 제2접착층에 매설되어 있는 것을 특징으로 하는 제11의 특징에 기재한 반도체 장치이다.
본 발명의 제13의 특징은, 상기 유기 반도체가 고분자 유기 반도체로서 이루어지는 것을 특징으로 하는 제1∼12의 특징의 어느 하나에 기재한 반도체 장치이다.
본 발명의 제14의 특징은, 상기 유기 반도체가 저분자 유기 반도체로서 이루어지는 것을 특징으로 하는 제1∼13의 특징의 어느 하나에 기재한 반도체 장치이다.
본 발명의 제15의 특징은, 상기 수지 필름이, 폴리이미드 수지, 폴리아미드(polyamide) 수지, 폴리에틸렌 나프탈레이트 수지 및 아라미드 수지로서 이루어지는 군(群)으로부터 선택되는 어느 하나인 것을 특징으로 하는 제1∼14의 특징의 어느 하나에 기재한 반도체 장치이다.
본 발명의 제16의 특징은, 상기 소스 전극 및 상기 드레인 전극이, 귀금속인 것을 특징으로 하는 제1∼15의 특징의 어느 하나에 기재한 반도체 장치이다.
본 발명의 제17의 특징은, 발광 소자를 배열한 표시부와, 상기 표시부에 이용되는 상기 발광 소자를 구동하는 구동 회로층을 구비하고, 상기 구동 회로층은, 제1∼16의 특징의 어느 하나에 기재한 반도체 장치를 포함하는 것을 특징으로 하는 화상 표시 장치이다.
본 발명의 제18의 특징은, 제1∼16의 특징의 어느 하나에 기재한 반도체 소자를 온/오프(ON/OFF)하는 스위칭 트랜지스터로서 이용한 것을 특징으로 하는 제17의 특징에 기재한 화상 표시 장치이다.
본 발명의 제19의 특징은, 제1∼16의 특징의 어느 하나에 기재한 반도체 소자를 상기 발광 소자의 발광을 구동하는 드라이버 트랜지스터로서 이용한 것을 특징으로 하는 제17 또는 제18의 특징에 기재한 화상 표시 장치이다.
본 발명의 제20의 특징은, 상기 발광 소자가, 유기 일렉트로루미네슨스(electroluminescence)인 것을 특징으로 하는 제17∼19의 특징의 어느 하나에 기재한 화상 표시 장치이다.
본 발명의 제21의 특징은, 수지 필름에 스루홀을 형성하는 공정과, 상기 스루홀의 내벽에 게이트 전극을 배치하는 공정과, 상기 스루홀의 내부에서 상기 게이트 전극을 피복하는 절연층을 형성하는 공정과, 상기 스루홀의 내부에서 상기 절연층 상에 배치된 유기 반도체를 형성하는 공정과, 상기 유기 반도체와 전기적으로 접속하는 소스 전극 및 드레인 전극을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법이다.
본 발명의 제22의 특징은, 제1의 별도의 수지 필름에 상기 소스 전극을 매설하는 공정과, 상기 소스 전극을 매설한 상기 제1의 별도의 수지 필름을 상기 수지 필름 상에 배치함으로써 상기 소스 전극과 상기 유기 반도체를 전기적으로 접속하는 공정을 포함하는 것을 특징으로 하는 제21의 특징에 기재한 반도체 장치의 제조 방법이다.
본 발명의 제22의 특징은, 제2의 별도의 수지 필름에 상기 드레인 전극을 매설하는 공정과, 상기 드레인 전극을 매설한 상기 제2의 별도의 수지 필름을 상기 수지 필름 상에 배치함으로써 상기 드레인 전극과 상기 유기 반도체를 전기적으로 접속하는 공정을 포함하는 것을 특징으로 하는 제21 또는 22의 특징에 기재한 반도체 장치의 제조 방법이다.
(발명의 효과)
수지 필름에 설치한 스루홀의 내부에 게이트 전극, 절연층, 유기 반도체를 포함하는 반도체 소자를 배치한 반도체 장치를 이용함으로써 집적 밀도가 높은 반도체 장치 및 그 제조 방법의 제공이 가능하게 된다. 아울러 이 반도체 장치를 이용함으로써, 박형화 등의 소형화, 경량화를 실현한 화상 표시 장치의 제공도 가능하게 된다.
도 1은 본 발명의 제1실시형태에 관련하는 반도체 장치(100)의 구성을 모식적으로 나타내는 단면도.
도 2는 본 발명의 제1실시형태에 관련하는 반도체 장치(100)에 대응한 회로 요소를 나타내는 도면.
도 3은 본 발명의 제1실시형태에 관련하는 반도체 장치(101)의 구성을 모식적으로 나타내는 단면도.
도 4는 본 발명의 제1실시형태에 관련하는 반도체 장치(101')의 구성을 모식적으로 나타내는 단면도.
도 5는 본 발명의 제1실시형태에 관련하는 반도체 장치(102)의 구성을 모식적으로 나타내는 단면도.
도 6은 본 발명의 제1실시형태에 관련하는 반도체 장치(103)의 구성을 모식적으로 나타내는 단면도.
도 7은 본 발명의 제1실시형태에 관련하는 반도체 장치(100)의 제조 방법을 나타내는 단면도.
도 8은 본 발명의 제1실시형태에 관련하는 반도체 장치(100)의 제조 방법을 나타내는 단면도.
도 9는 본 발명의 제2실시형태에 관련하는 반도체 장치(200)의 제조 방법을 나타내는 단면도.
도 10은 본 발명의 제2실시형태에 관련하는 반도체 장치(200)의 다른 제조 방법을 나타내는 단면도.
도 11은 본 발명의 제3실시형태에 관련하는 반도체 장치(300)의 구성을 모식적으로 나타내는 단면도.
도 12는 본 발명의 제4실시형태에 관련하는 화상 표시 장치(500)를 모식적으로 나타내는 사시도.
도 13은 본 발명의 제4실시형태에 관련한 반도체 장치(400)의 구성을 모식적으로 나타내는 단면도.
도 14는 반도체 장치(400)의 등가 회로를 나타내는 도면.
도 15는 종래의 반도체 장치(1000)의 구성을 모식적으로 나타내는 단면도.
*도면의 주요 부분에 대한 부호의 설명
10: 수지 필름
12: 접착층
14: 수지 필름
15, 15A: 스루홀
17: 벽면
20: 게이트 전극
22: 배선
24: 배선
25: 배선 패턴
30: 절연층
40s, 40s', 40s": 소스 전극
40d, 40d', 40d": 드레인 전극
42: 투명 전극
50, 50', 50": 유기 반도체부
52: 충전 재료(절연 재료)
56: 유기 EL 소자
60: 기판 구조
62: 상기판 구조
64: 하기판 구조
70, 72, 74: 비어
86: 보강 필름
92, 94: 배선
100, 101, 101', 102, 103, 200, 300, 400: 반도체 장치
100A: 스위칭 트랜지스터
100B: 드라이버 트랜지스터
500: 화상 표시 장치
이하에, 도면에 근거해서 본 발명의 실시형태를 상세히 설명한다. 또한, 이하의 설명에서는, 필요에 따라서 특정한 방향이나 위치를 나타내는 용어(예를 들면, 「상」, 「하」, 「우」, 「좌」 및 그것들의 용어를 포함하는 다른 용어)를 이용하지만, 그것들의 용어의 사용은 도면을 참조한 발명의 이해를 용이하게 하기 위해서이며, 그것들의 용어의 의미에 의해 본 발명의 기술적 범위가 한정되는 것은 아니다. 또한, 복수의 도면에 나타나는 동일한 부호의 부분은 동일한 부분 또는 부재를 나타낸다.
(제1실시형태)
도 1은, 본 발명의 제1실시형태에 관련하는 반도체 장치(100)의 단면 구성을 모식적으로 나타내는 부분 단면도이다. 이 제1실시형태의 반도체 장치에서는, 스루홀(15) 내에 유기 반도체부(50)를 설치하고 있다. 즉, 반도체 장치(100)는, 스루홀(15)이 형성되어 있는 수지 필름(플렉시블 기재)(10)과, 스루홀(15)의 벽면(내벽)(17)에 형성된 금속층(20)과, 스루홀(15)의 내부에 있어서 금속층(20)을 피복하도록 형성된 절연층(30)과, 절연층(30) 위에 형성된 유기 반도체부(50)를 구비하고 있다. 그리고, 유기 반도체부(50)에는, 소스 전극(40s)과 드레인 전극(40d)이 전기적으로 접속되어 있다.
이것으로써, 유기 반도체부(50), 절연층(30), 금속층(20), 소스 전극(40s) 및 드레인 전극(40d)에 의해서 반도체 소자(MOSFET)가 형성되어 있다. 그 반도체 소자에 있어서, 절연층(30)은 게이트 절연 막(膜)으로서 기능을 하고, 금속층(20) 은 게이트 전극으로서 기능을 한다. 도 1에 나타내는 실시형태에서는, 금속층(20)은, 수지 필름(10)의 표면(도 1의 수지 필름(10)의 상면(10a)과 하면(10b))에도 연장해서 형성되어, 이 연장된 금속층(20)은, 배선으로서 사용된다. 이 배선은, 수지 필름(10)의 상면(10a)과 하면(10b)의 한쪽 또는 양쪽에 형성해도 좋다.
또한, 절연층(30)은 도 1에 나타낸 바와 같이 금속층(20)의 수지 필름(10)의 상면(10a) 또는 하면(10b)에 연장되는 부분을 피복해도 좋다.
드레인 전극(40d)과 소스 전극(40s)은, 각각 유기 반도체부(50)의 한쪽 단부(도 1의 실시형태에서는 위쪽 단부)와 다른 쪽 단부(도 1의 실시형태에서는 아래쪽 단부)에 접해서 형성된다. 예를 들면 귀금속 등의 금속으로 이루어지는 드레인 전극(40d)과 소스 전극(40s)은, 유기 반도체부(50)와 오믹 접촉(ohmic contact)(전기적으로 접속)한다. 이것에 의해, 반도체 장치(100)에 있어서, 도 2에 나타내는 TFT 소자가 구성된다.
이와 같이, 종래 반도체 소자(유기 반도체 소자)가 형성되지 않은 기재(수지 필름)(10)의 스루홀 내에 TFT 등의 반도체 소자를 형성하고 있다. 이것 때문에 반도체 장치(100)는 입체적으로 공간을 유효하게 활용할 수 있기 때문에, 고밀도로 반도체 소자를 형성하는 것이 가능하게 된다.
이어서 반도체 장치(100)의 작동 원리를 나타낸다.
게이트 전극(20)에 전압을 가하면, 게이트 전극 근방의 유기 반도체부(50) 내에서 가해진 전압의 극성에 반발하는 전하의 캐리어(carrier)가 쫓아 내지고(빈 층이 발생), 또한, 어떤 일정 이상의 전압을 가하면, 절연층(30)과 유기 반도체 부(50)의 계면(界面)에 게이트 전극에 인가한 전압의 극성에 서로 끌어당기는 전하의 캐리어가 유기(誘起)되어 축적된다. 이러한 상태에서 소스 전극(40s)과 드레인 전극(40d)과의 사이에 전압을 가하면, 상기 계면에 축적된 캐리어는 소스 전극-드레인 전극 간의 전계(電界)에 의해 이동해서 드레인에 흡수되어, 소스 전극-드레인 전극 간을 전류가 흐르게 된다.
게이트 전극(20)에 인가되는 전압을 제어해서 상기 계면에 축적된 캐리어 양을 변조함으로써, 드레인 전극(40d)과 소스 전극(40s)의 사이를 흐르는 전류량을 변화시켜서, 예를 들면 스위칭 동작을 실행할 수 있다.
이하에, 반도체 장치(100)의 각 요소의 상세를 설명한다.
수지 필름(10)은, 예를 들면, 폴리이미드 수지(PI), 폴리아미드 수지(PA), 폴리에틸렌 나프탈레이트 수지(PEN), 또는 아라미드 수지로서 구성되어 있으며, 이것들의 수지 재료는, 내열성, 치수 안정성, 가스 배리어(gas barrier)성의 성질에서 우수한 것으로 되어 있으며, 반도체 장치(100)에 있어서의 플렉시블 기재(flexible substrate)(수지 필름)(10)의 재료로서 바람직하다. 수지 필름(10)의 두께는, 예를 들면, 1∼25㎛이다.
수지 필름(10)에 형성된 스루홀(15)은, 예를 들면, 레이저에 의해서 형성된 단면(斷面)이 원형(수지 필름(10)의 평면에 평행한 단면)의 관통 구멍이다. 스루홀(15)의 직경은, 예를 들면, 1∼25㎛이다.
스루홀(15)의 벽면(17)에 형성되는 금속층(20)은, 예를 들면 구리 도금으로서 이루어지고, 예를 들면, 두께가 0.1∼18㎛이다. 금속층(20)은 바람직하게는 스 루홀(15)의 벽면(17) 전체를 피복하고 있지만, 스루홀(15)의 벽면(17)의 일부만을 피복해도 좋다. 또한, 상술한 바와 같이 금속층(20)은, 수지 필름(10)의 상면(10a)의 일부 및/또는 수지 필름(10)의 하면(10b)의 일부를 피복하도록 형성해도 좋다.
금속층(20)을 피복하도록 형성되는 절연층(30)은, 예를 들면, PVA(poly vinyl alcohol), PVP(poly 4-vinyl phenol), BCB(benzocyclobutene) 및 폴리실라잔(polysilazane)의 도포에 의해 형성되는 Si02 등으로서 이루어진다. 절연층(30)의 두께는, 게이트 절연층으로서 기능을 할 수 있는 두께이며, 예를 들면 50∼300nm이다.
유기 반도체부(50)는, 스루홀(15)의 내부에 충전되어, 절연층(30)과 접촉하도록 형성되어 있다. 절연층(30)과 유기 반도체부(50)와의 접촉 면적을 크게 할 수 있기 때문에, 절연층(30) 중 스루홀(15)의 내부에 위치하는 부분의 표면(금속층(20)과 접하지 않고 있는 쪽의 표면) 모두를 유기 반도체부(50)로 피복하는 것이 바람직하지만, 일부분만을 유기 반도체부(50)에 의해 피복해도 좋다.
유기 반도체부(50)를 구성하는 유기 반도체는 여러 가지의 것을 사용하는 것이 가능하다. 이용하는 유기 반도체로서는, 이동도(移動度)가 높은 재료가 바람직하고, 예를 들면, 펜타센(pentacene)을 들 수 있다. 유기 반도체는 대별하면, 고분자 재료(예를 들면, 폴리티오펜(polythiophene) 또는 그 유도체), 저분자 재료(예를 들면, 펜타센, 가용화 펜타센), 그 외, 나노(nano) 카본 재료(예를 들면, 카본 나노튜브, SiGe 나노와이어, 풀러렌(fullerene), 수식(修飾) 풀러렌), 무기 유기 혼합 재료(예를 들면, (C6H5C2H4NH3)과 SnI4와의 복합계)가 있으며, 모두 유기 반도체부(50)에 이용할 수 있다. 또한, 유기 반도체의 다른 예를 추가로 후술한다.
도 1에 나타낸 바와 같이 유기 반도체부(50)의 한쪽 단부(도 1에서는 위쪽의 단부)에 오믹 접촉하는 드레인 전극(40d)이 게이트 전극(20)과 분리되도록 배치된다. 유기 반도체부(50)의 다른 쪽 단부(도 1에서는 아래쪽의 단부)에 오믹 접촉하는 소스 전극(40s)이 게이트 전극(20)과 분리되도록 배치된다.
예를 들면 소스 전극(40s)과 게이트 전극(40d)이 각각 절연층(30)의 각부(角部)(절연층(30)의 기재(20)의 상면 a와 평행하게 연장되는 부분과 스루홀(15)의 벽면(17)에 평행한 부분이 교차하는 부분이 형성되는 각부)에서 절연층(30)과 밀착하는 등에 의해, 유기 반도체부(50)를 피복하는 소스 전극(40s)과 게이트 전극(4Od)과 절연층(30)에 의해 유기 반도체부(50)를 밀봉하는 것이 바람직하다.
이 바람직한 형태에 의해 종래의 반도체 장치(1000)에 생기는 이하의 문제를 해결할 수 있다.
즉, 유기 반도체는, 무기 반도체 재료(예를 들면, 폴리실리콘 등)와 비교하면, 저이동도인 것에 더해서, 공기 또는 산소 분위기 하에서는 그 이동도는 더욱 저하해버리는 문제가 있다. 따라서, 인쇄 방식에 의해 유기 반도체 막(140)을 형성한 후, 산소에 의해 유기 반도체층(140)이 열화(劣化)하는 경우가 있다고 하는 문제가 있다.
반도체 장치(100)에서는, 유기 반도체부(50)를 밀봉함으로써 스루홀(15) 내 의 유기 반도체부(50)와 산소(또는 공기)와의 접촉을 억제할 수 있고, 이것에 의해, 유기 반도체부(50)를 구성하는 유기 반도체의 경시(經時) 열화를 억제 또는 완화하는 것이 가능하게 된다.
이와 같이, 소스 전극(40s) 및 드레인 전극(40d)을 절연층(30)과 밀착시키는 것만으로 용이하게, 유기 반도체부(50)와 산소와의 접촉을 억제할 수 있는 것도 본 발명에 관련하는 반도체 장치(100)의 지극히 큰 이점의 하나이다.
또한, 예를 들면 금속층(20)이 스루홀(15)의 벽면(17)의 일부밖에 배치되지 않고 있는 등에 의해, 절연층(30)이 금속층(20)을 통해서 스루홀(15)의 벽면(17)의 일부밖에 피복하지 않고 있을 경우에는, 소스 전극(40s)과 게이트 전극(40d)과 절연층(30)과 스루홀(15)의 벽면(17)과에 의해, 유기 반도체부(50)를 밀봉해도 좋다.
또한, 도 1에 나타낸 바와 같이, 바람직하게는 유기 반도체부(50)의 한쪽 단부(도 1에서는 위쪽의 단부)는, 그 전체 면이 드레인 전극(40d)과 오믹 접촉하고 있다. 마찬가지로, 바람직하게는 유기 반도체부(50)의 다른 쪽 단부(도 1에서는 아래쪽의 단부)는, 그 전체 면이 소스 전극(40s)과 오믹 접촉하고 있다. 소스 전극(40s)과 유기 반도체부(50)와의 접촉 면적 및 드레인 전극(40d)과 유기 반도체부(50)와의 접촉 면적이 증가하여, 전기 저항을 저하시키는 것이 가능하기 때문이다.
소스 전극(40s) 및 드레인 전극(40d)은, 유기 반도체부(50)와 오믹 접촉이 가능한, 예를 들면 금(Au)과 같은 귀금속의 금속 박(箔)으로 구성되어 있으며, 그 두께는, 예를 들면, 0.02∼3㎛이다.
상기와 같이 반도체 장치(100)에 있어서는, 게이트 전극(20), 소스 전극(40s) 및 드레인 전극(40d)을 모두 도금 등의 금속 박에 의해 형성할 수 있다.
이것은, 종래의 반도체 장치(1000)에 있어서 게이트 전극, 소스 전극, 드레인 전극을 포함하는 배선 층(120, 150)을 잉크젯(ink jet) 방식 등의 인쇄 방식을 이용해서 형성함으로써 생기고 있었던 이하의 문제를 해소할 수 있는 것을 의미한다.
즉, 종래의 반도체 장치(1000)에서는, 통상적인 금속 입자를 이용해서 배선 층을 형성하면, 600∼1000℃로 높은 소결 온도가 필요하게 되어 수지 필름 기재를 사용할 수 없다고 하는 문제 및 잉크젯 노즐을 막히게 한다고 하는 문제가 있어, 잉크 용액과 나노 오더(nano order)로 미세화한 금속 입자(나노페이스트 재료)와의 혼합물을 배선 재료로서 이용하고 있다.
그러나, 나노페이스트 재료는 지극히 고가인 것, 더욱이 나노페이스트 재료로 형성되는 배선은, 나노 오더의 금속 입자를 소결해 형성하기 때문에, 금속 입자 표면의 산화 막 등 때문에 전기 저항이 크다고 하는 문제가 생기고 있었다.
본 실시형태에 관련한 반도체 장치(100)에서는, 나노페이스트 재료를 이용할 필요가 없는 것들, 종래의 반도체 장치(1000)와 비교해 게이트 전극, 소스 전극, 드레인 전극을 포함하는 배선을 염가로 구성할 수 있고, 또한 전기 저항을 크게 감소시키는 것이 가능하게 된다.
이어서 반도체 장치(100)의 변형 예를 나타낸다.
도 3은 반도체 장치(100)의 제1의 변형 예인 반도체 장치(101)를 나타내는 단면도이다. 반도체 장치(101)의 유기 반도체부(50')는, 그 내부가 중공(中空)으로 되어 있다. 이러한 중공 구조는, 예를 들면, 유기 반도체 재료를 용매로 분산시켜서 스루홀(15) 내에 도포한 후, 이 용매를 소실(消失)(기화)시켜서, 유기 반도체 재료를 스루홀(15)의 벽면(절연층(30)의 표면)에 남김으로써 형성할 수 있다. 또한, 유기 반도체 재료를 스루홀(15)의 벽면(절연층(30)의 표면)에 증착시키는 것에 의해서도 형성할 수 있다.
이와 같이 유기 반도체부(50')가 중공부를 갖는 반도체 장치(101)는, 이용하는 유기 반도체의 양을 저감할 수 있는 등의 효과 및 필요에 따라 이 중공부에 다른 재료를 충전 가능하다고 하는 효과를 갖는다.
도 4는, 반도체 장치(101)의 변형 예인 반도체 장치(101')를 나타내는 단면도이다. 반도체 장치(101')에서는, 반도체 장치(101)와 동일하게 내부에 공간을 갖는 유기 반도체부(50')가 이용되고 있다. 그리고, 이 공간이 고형물에 의해 충전되어 있는 점이 반도체 장치(110)와 상이하다.
즉, 반도체 장치(110')의 유기 반도체부(50')는, 도 4에 나타낸 바와 같이, 예를 들면 절연 재료(52)와 같은 다른 재료가 충전되어 있다. 예를 들면, 절연 재료(52)를 유기 반도체부(50')의 내부에 충전하였을 경우, 소스 전극(40s)과 드레인 전극(40d) 간의 누설 전류의 방지 효과를 높인다고 하는 각별한 효과를 갖는다.
도 5는, 반도체 장치(100)의 다른 변형 예인 반도체 장치(102)를 나타내는 단면도이다. 반도체 장치(102)의 유기 반도체부(50")의 길이(스루홀(15)의 관통 방향의 길이)는, 스루홀(15)의 길이(관통 방향의 길이)보다 짧다. 즉, 스루홀(15)의 길이 방향의 일부만이 유기 반도체부(50")에 의해 충전되어 있다. 그리고, 도 5에 나타낸 바와 같이, 소스 전극(40s')과 드레인 전극(40d')이 스루홀(15)의 내부까지 연장하고 있으며, 이 결과, 소스 전극(40s')과 드레인 전극(40d')은 각각, 스루홀(15)의 내부에서 유기 반도체부(50")와 오믹 접촉하고 있다.
반도체 장치(102)에서는, 스루홀(15)의 길이를 변경하는 일 없이, 소스 전극(40s')과 드레인 전극(40d')과의 사이의 거리를 짧게 할 수 있다고 하는 이점을 갖는다.
또한, 유기 반도체부(50")의 한쪽 단부의 면(단면(端面))과 절연층(30)의 수지 필름(10)의 상면(10a)과 평행하게 연장되는 부분(도 5에서는 절연층(30)은, 상면(10a) 측과 하면(10b) 측의 양쪽에 연장부를 갖지만, 이것의 어느 쪽인가 한쪽)의 표면을 동일 평면(한 면)이 되도록 해서, 유기 반도체부(50")의 다른 쪽의 단면만이 스루홀(15)의 내부에 위치하고 있는 반도체 장치, 즉, 소스 전극(40s')과 드레인 전극(40d')과의 어느 쪽인가 한쪽만이 스루홀(15)의 내부에서 유기 반도체부(50")와 접촉하고 있는 반도체 장치도 반도체 장치(102)의 기술적 범위에 포함된다.
도 6은, 반도체 장치(100)의 다른 변형 예인 반도체 장치(103)를 나타내는 단면도이다. 반도체 장치(103)의 유기 반도체부(50''')의 양쪽 단부는 각각 오목부를 갖고 있다. 그리고, 소스 전극(40s")은 유기 반도체부(50''')의 한쪽 단부에 구성된 오목부의 내부까지 연장하고 있고, 이 한쪽 단부의 오목부에 있어서 소스 전극(40s")과 유기 반도체부(50''')와는 오믹 접촉하고 있다. 마찬가지로, 드레인 전 극(40d")은 유기 반도체부(50''')의 다른 쪽 단부에 구성된 오목부의 내부까지 연장하고 있고, 이 다른 쪽 단부의 오목부에 있어서 드레인 전극(40d")과 유기 반도체부(50''')와는 접촉하고 있다.
따라서, 소스 전극(40s")과 드레인 전극(40d")과는 각각, 스루홀(15)의 내부에서 유기 반도체부(50''')와 오믹 접촉하고 있다.
반도체 장치(103)는, 스루홀(15)의 길이를 변경하는 일 없이, 소스 전극(40s')과 드레인 전극(40d')과의 사이의 거리를 짧게 할 수 있다고 하는 반도체 장치(102)와 동일한 이점에 추가해서, 더욱 스루홀(15)의 반경을 크게 하는 일 없이, 소스 전극(40s")과 유기 반도체부(50''')와의 접촉 면적 및 드레인 전극(40d")과 유기 반도체부(50''')와의 접촉 면적을 증가시킬 수 있다고 하는 이점을 갖는다.
또한, 유기 반도체부(50''')가 그 단부의 한쪽에만 오목부를 갖고, 따라서 소스 전극(40s")과 드레인 전극(40d")의 어느 쪽인가 한쪽만이 스루홀(15)의 내부에서 유기 반도체부(50''')와 접촉하고 있는 반도체 장치도 반도체 장치(103)의 기술적 범위에 포함된다.
또한, 제1실시형태의 변형 예에 이용하는 유기 반도체부(50', 50", 50''')를 형성하는 유기 반도체 재료는 유기 반도체부(50)와 동일하다. 마찬가지로 소스 전극(40s', 40s") 및 드레인 전극(40d', 40d")에 이용하는 재료는, 소스 전극(40s) 및 드레인 전극(40d)에 이용하는 재료와 동일하다.
이어서, 도 7(a)로부터 도 8(b)를 참조하면서, 제1실시형태에 관련하는 반도 체 장치(100)의 제조 방법에 대해서 설명한다.
우선, 도 7(a)에 나타낸 바와 같이, 수지 필름(10)을 준비한다. 수지 필름(10)은, 예를 들면, 두께 4㎛의 아라미드 수지 필름을 이용하면 좋다. 또한, 다른 수지 필름(예를 들면, 폴리이미드 수지, 폴리아미드 수지, 폴리에틸렌 나프탈레이트 수지)을 이용해도 좋다.
이어서, 도 7(b)에 나타낸 바와 같이, 수지 필름(10)에 스루홀(15)을 형성한 후, 스루홀(15)의 벽면에 금속 도금을 실행한다. 또한, 필요에 따라서 수지 필름(10)의 상면(10a) 및/또는 하면(10b)에도 금속 도금을 실행한다. 그 후, 그 금속 도금을 패터닝해서, 금속층(20)을 형성한다.
스루홀(15)은, 예를 들면 레이저를 조사함으로써 형성한다. 혹은, 다른 방법(예를 들면, 에칭 등)을 이용해서 스루홀(15)을 형성해도 좋다. 도 7에 나타내는 실시형태에서는, 수지 필름(10)의 위쪽에서 본 스루홀(15)의 형상은, 원형이지만, 다른 형상(타원형, 긴 원형, 구형(矩形) 등)으로 하는 것도 가능하다.
금속층(20)은, 예를 들면 구리(Cu)로서 형성되어 있으며, 금속층(20)은, 예를 들면 스루홀 도금을 이용해서 형성한다. 즉, 수지 필름(10)에 스루홀(15)을 형성한 후, 구리에 의한 스루홀 도금을 실행하고, 스루홀(15)의 벽면에 구리 도금(동박(銅箔))을 형성한다. 동박의 두께는, 예를 들면 약 5㎛이다. 그 후, 수지 필름(10)의 상면(10a) 및 하면(10b)에 있는 동박을 패터닝해서, 도 7(b)에 나타낸 금속층(20)을 형성한다. 이 패터닝은, 동박을 에칭함으로써 실행하면 좋다. 이 금속층(20)은, 게이트 전극(20)으로서 기능을 한다.
이어서, 도 7(c)에 나타낸 바와 같이, 금속층(20)을 피복하도록 절연층(30)을 형성한다. 절연층(30)의 형성은, 예를 들면, 절연 재료를 도포함으로써 실행할 수 있다. 이 절연층(30)은, 게이트 절연 막으로서 기능을 하게 된다.
절연층(30)을 형성하기 위한 절연 재료의 구체적인 도포 방법으로서, 예를 들면, 전착 도장법에 의한 전착 도포 막의 형성, 스프레이 코터(spray coater)를 이용한 스프레이법이나 잉크젯 방식에 의한 도포 막의 형성 등을 이용할 수 있다. 또한, 도 7에 나타내는 실시형태에서는, 금속층(20)을 패터닝한 후에, 절연층(30)을 형성하고 있지만, 금속층(20)을 패터닝하기 전에 절연층(30)을 패턴 형상으로 형성하고, 그 절연층(30)을 에칭 레지스트로서 금속층(20)을 패터닝하는 것도 가능하다. 이 경우, 절연층(30)을 형성하는 방법은, 딥(dip)에 의해 전체 면에 형성한 후에 패턴 형상으로 가공하는 방법이 간편하다.
이어서, 도 8(a)에 나타낸 바와 같이, 스루홀(15)의 내부에 유기 반도체를 포함하는 재료를 충전하고, 스루홀(15)의 내부에 유기 반도체부(50)를 형성한다. 유기 반도체부(50)의 형성은, 예를 들면 인쇄에 의해 실행할 수 있다.
더욱이, 도 8(b)에 나타낸 바와 같이, 유기 반도체부(50)의 상단에 드레인 전극(40d)을 형성하고, 하단에 소스 전극(40s)을 형성해서 반도체 장치(100)를 얻을 수 있다. 소스 전극(40s) 또는 드레인 전극(40d)은, 스루홀(15) 내에 유기 반도체부(50)가 충전된 수지 필름(10)의 위(상면(10a), 하면(10b))에, 금속층을 형성한 후, 그 금속층을 패터닝해서, 소스 전극(40s) 또는 드레인 전극(40d)을 얻어도 좋다. 소스 전극(40s) 또는 드레인 전극(40d)은, 금속층의 패터닝에 의해 형성하는 외에, 적층(積層) 등에 의해 형성할 수도 있다.
이와 같이 반도체 장치(100)에서는, 스루홀(15)의 내부, 즉 스루홀(15)의 벽면에 둘러싸인 부분에 게이트 전극(20)과 게이트 절연층(30)과 유기 반도체부(50)가 형성되기 때문에, 이것들의 요소를 용이하고 또한 고정밀도로 위치 결정할 수 있다.
이것에 의해 반도체 장치(100)에서는, 잉크젯 방식으로, 각 층을 형성하는 종래의 반도체 장치(1000)가 갖는 이하의 문제를 생기게 하지 않는다.
즉, 잉크젯 방식으로 각 층을 형성할 경우, 원하는 위치에 원하는 층이 형성되도록, 액상의 재료를 뱅크(bank) 기타 부재에 의해 소정의 위치에 정밀도 좋게 유지할 필요가 있으며, 뱅크 기타 부재의 형성, 및, 위치 맞춤 정밀도의 문제가 발생한다. 추가해서, 잉크젯에 의한 인쇄에 의해, 기재 위에, 소스 전극 층, 드레인 전극 층, 유기 반도체층, 절연층, 게이트 전극 층 등의 각 층을 몇 층 적재해서 유기 반도체 디바이스를 형성하는 것에 기인해서, 유기 반도체 디바이스의 평탄성을 확보하기 위해서, 유기 디바이스의 두께가 증가한다고 하는 문제가 있다. 또한, 이렇게 인쇄로 몇 층을 적층하면, 예를 들면 위치 맞춤의 정밀도 등에 기인해서 제품 수율이 저하한다고 하는 문제가 생긴다. 제품 수율은, 반도체 장치(1000)가 대형으로 될수록 저하하는 경향이 강해진다.
특히, 반도체 장치(1000)를 유기 EL 디스플레이 등의 화상 표시 장치에 이용하였을 경우, 휴대전화 레벨 등에 이용하는 작은 화면 크기이면, 인쇄 방식에 의한 상술한 문제도 감수할 수 있을 경우가 있지만, 화면 크기가, 대화면(大畵面)(예를 들면, 1m급의 초대화면)으로 되면, 상기의 인쇄 방식의 문제는 현저한 것으로 되고 있었다.
그러나, 반도체 장치에 있어서는, 스루홀(15)을 원하는 위치에 형성하는 것은, 레이저 등을 이용하면 용이한 것이기 때문에, TFT 등의 반도체 소자를 용이하고 또한 정확하게 위치 결정할 수 있기 때문에 이러한 문제가 생기지 않는다.
(제2실시형태)
도 9는 본 발명의 제2실시형태에 관련하는 반도체 장치(200)의 제조 방법을 나타내는 단면도이다. 도 9(e)에 나타내는 반도체 장치(200)는 복수의 유기 반도체부(50)(또는, 트랜지스터 구조(TFT))를 갖는 반도체 장치이다.
이하에, 도 9(a)로부터 (e)를 참조하면서, 반도체 장치(200)의 제조 방법을 설명한다.
도 9(a)에 나타낸 바와 같이, 수지 필름(10)을 준비한다. 수지 필름(10)은, 제1실시형태에서 나타낸 것과 동일하다.
이어서, 도 9(b)에 나타낸 바와 같이, 수지 필름(10)에 복수의 스루홀(15)을 형성한 후, 금속층(20)을 형성한다. 금속층(20)은, 수지 필름(10)에 스루홀 도금을 실행한 후, 그 도금에 의해 형성된 금속 박을 패터닝함으로써 형성할 수 있다. 이 금속 박의 패터닝에 의해, 스루홀(15)의 벽면을 피복하는 부분을 갖는 금속층(20)과 아울러 수지 필름(10) 상에 배선 패턴(25)을 형성할 수도 있다.
이렇게 하여 배선 패턴(25)을 얻는 방법은, 인쇄 방식으로 배선을 형성하는 종래의 방법과 상이하고, 도금 등의 금속 막이며 고가인 금속 나노페이스트를 이용 하지 않기 때문에 저비용으로 배선 패턴을 얻을 수 있다. 또한, 배선 패턴(25)은 동(銅) 배선이기 때문에, 금속 나노페이스트에 의해 제작된 종래의 배선 패턴보다도 현저하게 전기 저항이 낮은 배선 패턴을 간편하게 제작할 수 있다고 하는 이점을 갖는다.
이어서, 도 9(c)에 나타낸 바와 같이, 금속층(20) 위에 절연층(30)을 형성한다. 절연층(30)은, 예를 들면, 도장법에 의해 형성할 수 있다.
이어서, 도 9(d)에 나타낸 바와 같이, 금속층(20) 및 절연층(30)이 내벽 위에 적층된 스루홀(15) 내에, 유기 반도체를 포함하는 재료를 충전하여, 유기 반도체부(50)를 형성한다. 유기 반도체가 고분자 유기 반도체(예를 들면, 폴리티오펜 또는 그 유도체)인 경우, 인쇄 프로세스에 의해 유기 반도체부(50)를 형성하는 것이 바람직하다. 또한, 유기 반도체가 저분자 유기 반도체(예를 들면, 펜타센)인 경우, 증착 프로세스에 의해서 유기 반도체부(50)를 형성하는 것이 바람직하다.
그 후, 도 9(e)에 나타낸 바와 같이, 유기 반도체부(50)에 접촉하도록 소스 전극(40s), 드레인 전극(40d)을 형성하여, 본 실시형태에 관련한 반도체 장치(200)를 얻을 수 있다. 또한, 예를 들면 도 9(b)로부터도 알 수 있는 바와 같이, 금속층(20)의 패턴 형상은, 유기 반도체부(50)에 맞춰서 적시 매우 적당한 것을 결정할 수 있다.
이와 같이, 도 9에 나타내는 제조 방법을 이용함으로써 복수의 유기 반도체부(50)를 효율적으로 형성하는 것이 가능하게 된다.
또한, 도 9(e)에 나타낸 바와 같이, 반도체 장치(200)의 복수의 스루홀(15) 의 일부(도 9(e)의 오른쪽의 스루홀(15))에 대해서, 트랜지스터를 형성하지 않고(즉, 절연층(30), 유기 반도체부(50), 소스 전극(40s) 및 드레인 전극(40d)을 형성하지 않고), 금속층(20)을 비어(via) 내부에 도전성 조성물로서 배치하고, 수지 필름(10)의 한쪽 면의 배선과 다른 쪽 면을 전기적으로 접속하는 접속용 스루홀(비어)로 해서 이용해도 좋다.
또한, 제2실시형태에 관련한 반도체 장치(200)는, 상세를 도 10(a)로부터 (f)에 나타낸 바와 같이, 동박을 적층한 수지 필름(10)으로서 제조할 수도 있다.
우선, 도 10(a)에 나타낸 바와 같이, 금속 박(여기서는 동박)(20A)이 형성된 수지 필름(10)을 준비한다. 이어서, 도 10(b)에 나타낸 바와 같이, 동박(20A)이 적층되어 있는 수지 필름(10)에 스루홀(15)을 형성한다.
이어서, 도 10(c)에 나타낸 바와 같이, 스루홀(15)의 내벽에, 동박(20A)과 접속하는 금속 박(여기서는, 동박)을 도금에 의해 형성한 후, 동박(20A)을 패터닝하여, 금속층(20)을 형성한다. 본 실시형태에서는, 스루홀(15)의 내벽을 피복하는 부위를 갖는 금속층(20)과 함께, 배선 패턴(25)도 이 패터닝에 의해서 형성한다.
이어서, 도 10(d)에 나타낸 바와 같이, 금속층(20)을 피복하도록 절연층(30)을 형성한다. 그 후, 도 10(e)에 나타낸 바와 같이, 스루홀(15)의 내부에 유기 반도체부(50)를 형성한다. 상술한 기타 실시형태의 경우와 마찬가지로, 유기 반도체부(50)의 형성은 여러 가지의 수법 중 호적한 것을 적당히 선택하면 좋으며, 예를 들면, 도포, 인쇄 또는 주입(注入)에 의한 것이어도 좋고, 증착에 의한 것이어도 좋다.
(제3실시형태)
도 11은 본 발명의 제3실시형태에 관련한 반도체 장치(300)를 나타내는 단면도이다. 반도체 장치(300)는, 그 기판 구조가 적층 구조를 갖고 있다. 반도체 장치(300)는, 스루홀(15)의 내부에 유기 반도체부(50)가 형성된 수지 필름(10)을 포함하는 기판 구조(60)와, 기판 구조(60)를 사이에 끼운 상기판(上基板) 구조(62)와 하기판 구조(64)로서 구성되어 있다. 이러한 구성을 갖는 반도체 장치(300)는, 적층법을 이용해서 용이하게 제작할 수도 있다.
기판 구조체(60)는, 제1실시형태에서 나타낸 반도체 장치(100)로부터 소스 전극(40s)과 드레인 전극(40d)을 제외한 구성을 포함하고 있으며, 도 8(a), 도 9(d), 도 10(e)에 나타낸 기판 구조와 마찬가지이다. 또한, 도 11에 나타낸 기판(기판 구조)(60)에서는, 유기 반도체부(50)가 충전된 스루홀(15)에 추가해서, 스루홀(15A)도 형성되어 있다. 스루홀(15A)의 벽면에 금속층(20)을 갖고 있다. 그리고, 스루홀(15A)과, 이 금속층(20)으로서 이루어지는 도전성 조성물로서, 층간 접속용의 비어(70)를 형성하고 있다.
반도체 장치(300)의 상기판 구조(62) 하면에는 접착층(또는 수지 필름 층)(12)(상기판 구조(62)에 포함된다)이 형성되어 있다. 하기판 구조(64)의 상면에도 접착층(또는 수지 필름 층)(12)(하기판 구조(64)에 포함된다)이 형성되어 있다. 상기판 구조(62)와 하기판 구조(64)의 한쪽(도 11에서는 상기판 구조(62))의 접착층(12)은 소스 전극(40s)을 채워 넣어서 형성되어 있으며, 또한 다른 쪽(도 11에서는 하기판 구조(64))의 접착층(12)은 드레인 전극(40d)을 채워 넣어서 형성되어 있 다. 그리고, 각각의 접착층(12)을 수지 필름(10)과 접착시킴으로써 소스 전극(40s)과 드레인 전극(40d)을 유기 반도체부(50)에 오믹 접촉시키고 있다.
이와 같이 반도체 장치(300)는, 접착층(12)을 이용해서 소스 전극(40s) 및 드레인 전극(40d)을 유기 반도체부(50)에 접촉시키는 구성을 가지고 있는 것이기 때문에, 기판 구조(60)에 소스 전극(40s) 및 드레인 전극(40d)을 패터닝하는 공정을 생략할 수 있다. 즉, 미리 패터닝된 소스 전극(40s) 또는 드레인 전극(40d)을 갖는 상기판 구조(62) 및 하기판 구조(64)를, 기판 구조(60)에 적층하는 것만으로, 유기 반도체부(50)에 접촉하는 소스 전극(40s) 또는 드레인 전극(40d)을 형성할 수 있다.
또한, 적층법을 이용하면, 소스 전극(40s) 또는 드레인 전극(40d)의 유기 반도체부(50)와의 접촉 면을 귀금속으로 도금하는 것도 간편하게 실행할 수 있다.
상기판 구조(62)는 상기의 접착층(12)과 소스 전극(40s)에 더해서, 접착층(12) 상에 배치된 수지 필름(14)과, 그 수지 필름(14)에 설치한 비어 홀(스루홀) 및 이 비어 홀의 내부에 충전된 도전성 조성물로서 이루어지는 비어(72)와, 상기 수지 필름의 접착층(12)과 반대 측의 표면에 배치된 배선(22)을 포함한다.
소스 전극(40s)은, 상기판 구조(62)의 수지 필름(14)에 형성된 비어(72)를 통해서 배선(22)에 접속되어 있다.
한편, 하기판 구조(64)는 상기의 접착층(12)과 드레인 전극(40d)에 더해서, 접착층(12)의 위(도 13에서는 접착층(12)의 아래쪽)에 배치된 수지 필름(14)과, 그 수지 필름(14)에 설치한 비어 홀(스루홀) 및 이 비어 홀의 내부에 충전된 도전성 조성물로서 이루어지는 비어(72)와, 비어 홀(스루홀)과 그 내부에 배치된 도전성 조성물로서 이루어지는 비어(74)와, 상기 수지 필름의 접착층(12)과 반대 측의 표면에 배치된 배선(24)을 포함한다.
드레인 전극(40d)은, 하기판 구조(64)의 수지 필름(14)에 형성된 비어(72)를 통해서 배선(24)에 접속되어 있다. 또한, 비어(74)는, 기판 구조(60)의 층간 접속용 스루홀(15A)에 형성된 비어(70)(도금 스루홀부)와 전기적으로 접속되어 있다.
반도체 장치(300)에서는, 수지 필름(10)에 스루홀(15)이 형성되고, 그 스루홀(15)의 벽면에 금속층(20)과 절연층(30)이 적층해서 형성되어, 그 절연층(30) 위에 유기 반도체부(50)가 형성된 기판 구조(60)를 상기판 구조(62)와 하기판 구조(64)로 끼우는 층간 접속 구조를 이용하고 있다. 이 결과, 반도체 장치의 구조를 간단한 것으로 할 수 있는 동시에, 그 생산성을 향상시킬 수 있다(즉, 높은 생산성으로 반도체 장치(300)를 형성할 수 있다).
또한, 스루홀(15) 내에 유기 반도체부(50)를 형성하기 위해서, 종래의 잉크젯을 이용할 경우에 필요한 뱅크를 생략할 수 있으며, 유기 반도체부(50)의 위치 결정 제어를 용이하게 실행할 수 있다. 또한, 소스 전극(40s)과 드레인 전극(40d)과 절연층(30)에 의해 유기 반도체부(50)를 밀봉함으로써, 유기 반도체부(50)의 산소(또는 공기)와의 접촉을 억제할 수 있어, 유기 반도체부(50)의 경시 열화에 의한 이동도의 저하를 억제 또는 완화하는 것이 가능하게 된다.
추가해서, 스루홀(15) 내에 유기 반도체부(50)가 형성되어 있으므로, 도 15에 나타낸 바와 같은 적층식의 종래의 반도체 장치(1000)에서 생기는 문제를 회피 할 수 있다. 즉, 유기 반도체부(50)의 평탄성 문제는, 스루홀(15)의 벽면에 따라 형성함으로써 해소할 수 있으며, 또한, 위치 정밀도의 문제도 스루홀(15) 내에 형성함으로써 해결할 수 있다.
또한, 스루홀(15) 내에 유기 반도체부(50)가 형성되어 있는 것에 의해, 기판(10)의 굴곡에 대한 응력의 가해지는 쪽에 불균일성이 없고, 즉, 종래의 반도체 장치(1000)와 비교해서, 인장 응력과 압축 응력의 불균일성을 억제할 수 있다.
제3실시형태에 관련하는 유기 반도체부(50)를 구성하는 유기 반도체 재료로서는, 상기 설명과 중복하는 내용도 있지만, 예를 들면, 다음과 같은 것을 들 수 있다. (1) 나프탈렌, 안트라센(anthracene), 테트라센(tetracene), 펜타센, 헥사센 및 그것들의 유도체로서 이루어지는 군(群)으로부터 선택되는 아센(acene) 분자 재료, (2) 프탈로시아닌(pthalocyannine)계 화합물, 아조계 화합물 및 페릴렌(perylene)계 화합물로서 이루어지는 군으로부터 선택되는 안료 및 그 유도체, (3) 히드라존(hydrazone) 화합물, 트리페닐 메탄 화합물, 디페닐 메탄 화합물, 스틸벤 화합물, 아릴 비닐 화합물, 피라졸린 화합물, 트리페닐 아민 화합물 및 트리아릴 아민 화합물로서 이루어지는 군으로부터 선택되는 저분자 화합물 및 그 유도체, (4) 폴리―N-비닐 카르바졸(carbazole), 할로겐화 폴리―N-비닐카르바졸, 폴리비닐 피렌, 폴리비닐 안트라센, 피렌포름알데히드 수지 및 에틸카르바졸 포름알데히드 수지로서 이루어지는 군으로부터 선택되는 고분자 화합물이다. 혹은, 유기 반도체 재료는, 플루오레논계, 디페노퀴논계, 벤조퀴논계, 인데논계, 포르피린(porphyrin)계, 폴리티오펜계 및 폴리페닐린계 화합물이어도 좋다.
또한, 본 실시형태의 게이트 전극(20), 소스 전극(40s), 드레인 전극(40d)은, 예를 들면, 크롬(Cr), 티탄(Ti), 동(Cu), 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 니켈(Ni), 금(Au), 팔라듐(Pd), 백금(Pt), 은(Ag), 주석(Sn), 도전성(導電性) 폴리 아닐린(polyanilin), 도전성 폴리피롤(polypirrol), 도전성 폴리티아질(polythiazyl), 및, 도전성 폴리머와 이것들의 조합으로 이루어지는 군으로부터 선택된 재료로 구성할 수 있다. 또한, 소스 전극(40s), 드레인 전극(40d)은, Au 층과 Cr 층으로 이루어지는 2층 전극, 또는, Au 층과 Pt 층으로 이루어지는 2층 전극으로 구성해도 좋다.
(제4실시형태)
도 12는 본원 발명에 관련한 화상 표시 장치(유기 EL 디스플레이 장치)(500)를 나타내는 절취 사시도이다. 화상 표시 장치(500)는, 복수의 발광 소자(56)를 규칙적으로 배열한 발광 층(600)과, 상기 발광 소자를 구동(ON/OFF의 제어)하기 위한 반도체 장치(400)가 복수 배치되어 있는 구동 회로층(700)과, 구동 회로층(700)에 데이터 라인(92)과 스위칭 라인(94)을 통해서 전류를 공급하는 드라이버부(800, 850)를 갖추고 있다.
도 13은 반도체 장치(400)를 나타내는 단면도이다.
반도체 장치(400)는, 화상 표시 장치(500)의 화소 1개에 대응하는 유기 EL 소자(발광 소자)(56)를 1개 구비하고, 이 발광 소자(56)의 발광을 제어하는 발광 소자 제어 장치이다. 이하에 도 13을 참조하면서, 반도체 장치(400)에 대해서 설명한다.
반도체 장치(400)는, 제1실시형태에서 반도체 장치(유기 반도체 장치)(100)에 포함되는 반도체 소자를 2개(반도체 소자(100A, 100B)) 구비하고 있으며, 그 등가 회로는 도 14에 나타내는 바와 같다.
2개의 반도체 소자(100A, 100B) 중, 하나는, 스위칭 트랜지스터(100A)이고, 또 하나는 드라이버 트랜지스터(100B)로 되어 있다. 또한, 반도체 소자(100A, 100B)는, 보강 필름(86)(예를 들면, PET, PEN 등의 수지 필름)의 위에 배치되어 있다.
본 실시형태의 반도체 소자(100A, 100B)는, 유기 EL 소자(56)의 아래에 형성되어 있으며, 반도체 소자(100B)는, 유기 EL 소자(56)에 접속되어 있다. 또한, 유기 EL 소자(56)의 위에는, 유기 EL 소자(56)와 전기적으로 접속하는 투명 전극(42)이 형성되어 있다. 추가해서, 그것의 위에는, 보호 필름(예를 들면, PET, PEN 등의 수지 필름)(84)이 형성되어 있다.
도 14에 나타낸 배선(92)은, 데이터 라인이며, 도 13에는 나타나 있지 않고 있지만, 도 13의 반도체 소자(100A)의 소스 전극(40s)에 접속되어 있는 배선(22)과 전기적으로 연결되어 있다. 반도체 배선(94)은, 선택 라인(스위칭 라인)이며, 반도체 소자(100A)의 게이트 전극과 전기적으로 연결되어 있다.
데이터 라인(92)과 스위칭 라인(94)의 전류를 드라이버부(800, 850)에서 제어함으로써 반도체 소자(100A)에 의해 드라이버 트랜지스터(100B)로부터 유기 EL 소자(56) 및 투명 전극(42)에 흐르는 전류를 제어하여, 발광 소자(56)의 발광을 구동한다. 즉, 반도체 소자(100A)는, 유기 EL 소자(발광 소자)(56)의 ON/OFF를 제어 하는 스위칭 트랜지스터로서 이용된다.
화상 표시 장치(500)의 구성에 따라서는, 트랜지스터 등의 반도체 소자는 각 화소에 2개(반도체 소자(100A)와 반도체 소자(100B)가 각각 1개)뿐만 아니라, 3개 이상 구성되는 것도 있으며, 3개째 혹은 그 이상의 트랜지스터로서 본 실시형태의 반도체 장치(100)의 반도체 소자를 구성하는 것도 가능하다.
또한, 반도체 장치(100)에 한정하지 않고, 본 명세서에 기재한 본원 발명에 관련되는 모든 반도체 장치(예를 들면, 반도체 장치(101, 101', 102, 103, 200, 300)의 어느 반도체 소자도 반도체 장치(400)의 반도체 소자(스위칭 트랜지스터(100A) 및 드라이버 트랜지스터(100B))로서 사용 가능하다.
또한, 반도체 장치(400)에 대신해서 구동 회로층(700)에 반도체 장치(200 또는 300)를 이용하는 것도 가능하다.
또한, 본 발명의 모든 반도체 장치 및 그 반도체 소자는, 유기 EL 디스플레이에 한정하지 않고, 다른 화상 표시 장치(예를 들면, 액정 표시 장치)에 이용할 수도 있고, 또한, 전자 페이퍼에도 이용할 수 있다. 추가해서, 본 발명의 모든 반도체 장치 및 그 반도체 소자는, 현재, 인쇄 일렉트로닉스에서 적용이 검토되어 있는 각종 용도(예를 들면, RF-ID, 메모리, MPU, 태양 전지, 센서 등)에 적응할 수 있다.
또한, 화상 표시 장치(500)는, 상기의 유기 EL 소자의 대신에 액정, 플라즈마 발광 소자 등의 다른 종류의 발광 소자를 이용함으로써 유기 EL 디스플레이 장치 이외의, 예를 들면 액정 디스플레이 장치, 플라즈마 디스플레이 장치 등의 다른 종류의 화상 표시 장치로서 이용하는 것이 가능하다.
이상, 본 발명을 바람직한 실시형태에 의해 설명해 왔지만, 이러한 기술은 한정 사항이 아니며, 물론, 여러 가지의 개변(改變)이 가능하다. 예를 들면, 상기 실시형태에서는, 반도체 장치(100)를 1디바이스에 대응한 형태로 제작하는 것 같은 예를 게시하였지만, 그것에 한정하지 않고, 복수의 디바이스에 대응한 형태로 제작하는 수법을 실행해도 좋다. 그러한 제작 수법으로서, 롤·투·롤(roll-to-roll) 제법을 이용할 수 있다. 또한, 본 실시형태의 구성에 의한 효과는, 장래 개발된다고 예상되는 고이동도의 유기 반도체 재료를 이용함으로써, 더욱 현저한 것으로서 이용할 수 있어, 더욱 큰 기술적 가치를 얻을 수 있다.
본 발명에 의하면, 층간 접속 구조를 이용한 간편한 구조로 집적(集積) 밀도에서 우수한 반도체 장치를 제공할 수 있다.

Claims (23)

  1. 스루홀을 갖는 제1수지 필름과,
    상기 스루홀의 내벽의 전체를 피복하도록 배치된 게이트 전극과,
    상기 스루홀의 내부에서 상기 게이트 전극을 피복하는 절연층과,
    상기 스루홀의 내부에서 상기 절연층 상에 배치된 유기 반도체부와,
    해당 반도체와 전기적으로 접속하는 소스 전극 및 드레인 전극을 포함하는 반도체 소자를 갖고,
    상기 유기 반도체부는 중공부(中空部)를 갖는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 소스 전극이 상기 유기 반도체부의 한쪽 단부 전체 면과 접촉하고 있는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서,
    상기 드레인 전극이 상기 유기 반도체부의 다른 쪽의 단부 전체 면과 접촉하고 있는 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서,
    상기 유기 반도체부가 상기 소스 전극과 상기 드레인 전극과 상기 절연층에 의해 밀봉되어 있는 것을 특징으로 하는 반도체 장치.
  5. 삭제
  6. 제1항에 있어서,
    상기 유기 반도체부의 상기 중공부에 절연 재료가 충전(充塡)되어 있는 것을 특징으로 하는 반도체 장치.
  7. 제1항에 있어서,
    상기 드레인 전극과 상기 소스 전극의 적어도 한쪽이, 상기 스루홀의 내부에서 상기 유기 반도체부와 접촉하는 것을 특징으로 하는 반도체 장치.
  8. 제1항에 있어서,
    상기 제1수지 필름이, 제2스루홀과 해당 제2스루홀에 형성된 도전성 조성물로서 이루어지는 제2비어(via)를 갖추고, 해당 제2비어에 의해 상기 제1수지 필름의 한쪽 면에 배치된 배선과 상기 제1수지 필름의 다른 쪽 면에 배치된 배선이 전기적으로 접속되어 있는 것을 특징으로 하는 반도체 장치.
  9. 제1항에 있어서,
    한쪽 면이 제1접착층을 통해서 상기 제1수지 필름의 상기 소스 전극 측의 표면과 접촉하는 제2수지 필름과, 해당 제2수지 필름에 형성된 제3스루홀과 해당 제3스루홀에 형성된 도전성 조성물로서 이루어지는 제3비어를 갖추고,
    상기 소스 전극이 상기 제3비어를 통해서 상기 제2수지 필름의 다른 쪽 면에 배치된 배선과 전기적으로 접속되어 있는 것을 특징으로 하는 반도체 장치.
  10. 제9항에 있어서,
    상기 소스 전극이 상기 제1접착층에 매설되어 있는 것을 특징으로 하는 반도체 장치.
  11. 제1항에 있어서,
    한쪽 면이 제2접착층을 통해서 상기 제1수지 필름의 상기 드레인 전극 측의 표면과 접촉하는 제3수지 필름과, 해당 제3수지 필름에 형성된 제4스루홀과 해당 제4스루홀에 형성된 도전성 조성물로서 이루어지는 제4비어를 갖추고,
    상기 드레인 전극이 상기 제4비어를 통해서 상기 제3수지 필름의 다른 쪽 면에 배치된 배선과 전기적으로 접속되어 있는 것을 특징으로 하는 반도체 장치.
  12. 제11항에 있어서,
    상기 드레인 전극이 상기 제2접착층에 매설되어 있는 것을 특징으로 하는 반도체 장치.
  13. 제1항 내지 제12항 중의 어느 한 항에 있어서,
    상기 유기 반도체부가 고분자 유기 반도체로서 이루어지는 것을 특징으로 하는 반도체 장치.
  14. 제1항 내지 제12항 중의 어느 한 항에 있어서,
    상기 유기 반도체부가 저분자 유기 반도체로서 이루어지는 것을 특징으로 하는 반도체 장치.
  15. 제1항 내지 제12항 중의 어느 한 항에 있어서,
    상기 제1수지 필름이, 폴리이미드 수지, 폴리아미드 수지, 폴리에틸렌 나프탈레이트 수지 및 아라미드 수지로서 이루어지는 군(群)으로부터 선택되는 어느 하나인 것을 특징으로 하는 반도체 장치.
  16. 제1항 내지 제12항 중의 어느 한 항에 있어서,
    상기 소스 전극 및 상기 드레인 전극이, 귀금속인 것을 특징으로 하는 반도체 장치.
  17. 발광 소자를 배열한 표시부와, 해당 표시부에 이용되는 상기 발광 소자를 구동하는 구동 회로층을 구비하고, 상기 구동 회로층은, 제1항 내지 제12항 중의 어느 한 항에 기재한 반도체 장치를 포함하는 것을 특징으로 하는 화상 표시 장치.
  18. 제17항에 있어서,
    상기 반도체 소자를 온/오프(ON/OFF)하는 스위칭 트랜지스터로서 이용한 것을 특징으로 하는 화상 표시 장치.
  19. 제17항에 있어서,
    상기 반도체 소자를 상기 발광 소자의 발광을 구동하는 드라이버 트랜지스터로서 이용한 것을 특징으로 하는 화상 표시 장치.
  20. 제17항에 있어서,
    상기 발광 소자가, 유기 일렉트로루미네슨스(electroluminescence)인 것을 특징으로 하는 화상 표시 장치.
  21. 제1수지 필름에 스루홀을 형성하는 공정과,
    상기 스루홀의 내벽의 전체를 피복하도록 게이트 전극을 배치하는 공정과,
    상기 스루홀의 내부에서 상기 게이트 전극을 피복하는 절연층을 형성하는 공정과,
    상기 스루홀의 내부에서 상기 절연층 상에 배치된 유기 반도체부를 형성하는 공정과,
    상기 유기 반도체부와 전기적으로 접속하는 소스 전극 및 드레인 전극을 형성하는 공정을 구비하고,
    상기 유기 반도체부는 중공부(中空部)를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  22. 제21항에 있어서,
    제2수지 필름에 상기 소스 전극을 매설하는 공정과,
    상기 소스 전극을 매설한 상기 제2수지 필름을 상기 제1수지 필름 상에 배치함으로써 상기 소스 전극과 상기 유기 반도체부를 전기적으로 접속하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  23. 제21항 또는 제22항에 있어서,
    제3수지 필름에 상기 드레인 전극을 매설하는 공정과,
    상기 드레인 전극을 매설한 상기 제3수지 필름을 상기 제1수지 필름 상에 배치함으로써 상기 드레인 전극과 상기 유기 반도체부를 전기적으로 접속하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020097026492A 2007-07-03 2008-07-01 반도체 장치와 그 제조 방법 및 화상 표시 장치 KR101553414B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007174837 2007-07-03
JPJP-P-2007-174837 2007-07-03

Publications (2)

Publication Number Publication Date
KR20100037041A KR20100037041A (ko) 2010-04-08
KR101553414B1 true KR101553414B1 (ko) 2015-09-15

Family

ID=40225858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097026492A KR101553414B1 (ko) 2007-07-03 2008-07-01 반도체 장치와 그 제조 방법 및 화상 표시 장치

Country Status (7)

Country Link
US (1) US8143617B2 (ko)
EP (1) EP2169721B1 (ko)
JP (1) JP4723675B2 (ko)
KR (1) KR101553414B1 (ko)
CN (1) CN101689566B (ko)
TW (1) TW200908339A (ko)
WO (1) WO2009004793A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040897A (ja) * 2008-08-07 2010-02-18 Sony Corp 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器
US8847229B2 (en) * 2011-03-24 2014-09-30 Panasonic Corporation Flexible semiconductor device, method for manufacturing the same, image display device using the same and method for manufacturing the image display device
US20140015405A1 (en) * 2012-07-12 2014-01-16 Elementech International Co., Ltd. Light emitting diode module
CN105379436B (zh) * 2013-05-08 2018-08-14 印可得株式会社 印刷电路板的制造方法及印刷电路板
WO2015022885A1 (ja) * 2013-08-13 2015-02-19 太陽インキ製造株式会社 アルカリ現像型光硬化性熱硬化性樹脂組成物およびそれを用いたプリント配線板
US9166188B1 (en) * 2014-06-10 2015-10-20 Arolltech Co., Ltd. Organic light emitting diode device
WO2019098011A1 (ja) * 2017-11-16 2019-05-23 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
WO2019098012A1 (ja) * 2017-11-16 2019-05-23 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086804A (ja) 2001-09-07 2003-03-20 Seiko Epson Corp 有機半導体装置
JP2005503042A (ja) 2001-08-27 2005-01-27 ハーン−マイトネル−インスチツート ベルリン ゲゼルシャフト ミット ベシュレンクテル ハフツング トランジスタ装置および該トランジスタ装置の製造方法
JP2005159332A (ja) * 2003-10-28 2005-06-16 Semiconductor Energy Lab Co Ltd 半導体装置、及びその作製方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668391A (en) * 1995-08-02 1997-09-16 Lg Semicon Co., Ltd. Vertical thin film transistor
JP3736607B2 (ja) * 2000-01-21 2006-01-18 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4269134B2 (ja) * 2001-11-06 2009-05-27 セイコーエプソン株式会社 有機半導体装置
JP4878429B2 (ja) * 2002-07-22 2012-02-15 株式会社リコー 能動素子及びそれを有するｅｌ表示素子
US7242591B2 (en) * 2002-10-08 2007-07-10 Dai Nippon Printing Co., Ltd. Wiring board incorporating components and process for producing the same
JP4104445B2 (ja) * 2002-12-12 2008-06-18 株式会社イデアルスター 線状のデバイス
EP1434282A3 (en) * 2002-12-26 2007-06-27 Konica Minolta Holdings, Inc. Protective layer for an organic thin-film transistor
DE10339529A1 (de) * 2003-08-21 2005-03-24 Hahn-Meitner-Institut Berlin Gmbh Vertikaler Nano-Transistor, Verfahren zu seiner Herstellung und Speicheranordnung
KR100688768B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조 방법
JP2007067263A (ja) 2005-09-01 2007-03-15 Konica Minolta Holdings Inc 有機半導体材料、有機半導体膜、有機半導体デバイス及び有機薄膜トランジスタ
JP2007103584A (ja) * 2005-10-03 2007-04-19 Ricoh Co Ltd トランジスタ素子、表示装置およびこれらの製造方法
WO2007064334A1 (en) * 2005-12-02 2007-06-07 Advanced Micro Devices, Inc. Polymer-based transistor devices, methods, and systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005503042A (ja) 2001-08-27 2005-01-27 ハーン−マイトネル−インスチツート ベルリン ゲゼルシャフト ミット ベシュレンクテル ハフツング トランジスタ装置および該トランジスタ装置の製造方法
JP2003086804A (ja) 2001-09-07 2003-03-20 Seiko Epson Corp 有機半導体装置
JP2005159332A (ja) * 2003-10-28 2005-06-16 Semiconductor Energy Lab Co Ltd 半導体装置、及びその作製方法

Also Published As

Publication number Publication date
EP2169721A4 (en) 2013-02-27
EP2169721B1 (en) 2019-09-04
US8143617B2 (en) 2012-03-27
TW200908339A (en) 2009-02-16
EP2169721A1 (en) 2010-03-31
KR20100037041A (ko) 2010-04-08
US20100181558A1 (en) 2010-07-22
CN101689566A (zh) 2010-03-31
JPWO2009004793A1 (ja) 2010-08-26
WO2009004793A1 (ja) 2009-01-08
CN101689566B (zh) 2012-08-08
JP4723675B2 (ja) 2011-07-13

Similar Documents

Publication Publication Date Title
JP4733767B2 (ja) 半導体装置とその製造方法および画像表示装置
KR101553414B1 (ko) 반도체 장치와 그 제조 방법 및 화상 표시 장치
US7851281B2 (en) Manufacturing method of flexible semiconductor device and flexible semiconductor device
TWI381568B (zh) Method for forming semiconductor thin film and method for manufacturing thin film semiconductor device
US8288778B2 (en) Semiconductor device having semiconductor elements formed inside a resin film substrate
US7960720B2 (en) Transistor, transistor circuit, electrooptical device and electronic apparatus
WO2013073087A1 (ja) 薄膜トランジスタ素子とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
US9634271B2 (en) Semiconductor device, method of manufacturing the same, and electronic apparatus
JP2011023376A (ja) フレキシブル半導体装置およびその製造方法
JP2006243127A (ja) シートディスプレイ
JP2012169419A (ja) 有機薄膜トランジスタ
US20240090262A1 (en) Manufacturing method of display and display
JP2018124524A (ja) アクティブマトリクス基板
JP2008186845A (ja) 論理素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190820

Year of fee payment: 5