JP2005503042A - トランジスタ装置および該トランジスタ装置の製造方法 - Google Patents
トランジスタ装置および該トランジスタ装置の製造方法 Download PDFInfo
- Publication number
- JP2005503042A JP2005503042A JP2003529548A JP2003529548A JP2005503042A JP 2005503042 A JP2005503042 A JP 2005503042A JP 2003529548 A JP2003529548 A JP 2003529548A JP 2003529548 A JP2003529548 A JP 2003529548A JP 2005503042 A JP2005503042 A JP 2005503042A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal layer
- transistor device
- micropores
- semiconductor material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims abstract description 19
- 229920006255 plastic film Polymers 0.000 claims abstract description 14
- 239000002985 plastic film Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 30
- 238000010849 ion bombardment Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 14
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 7
- 238000000224 chemical solution deposition Methods 0.000 claims description 5
- PDZKZMQQDCHTNF-UHFFFAOYSA-M copper(1+);thiocyanate Chemical compound [Cu+].[S-]C#N PDZKZMQQDCHTNF-UHFFFAOYSA-M 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 4
- 230000005596 ionic collisions Effects 0.000 claims description 4
- 235000011121 sodium hydroxide Nutrition 0.000 claims description 4
- 229920002799 BoPET Polymers 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 229920006254 polymer film Polymers 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- BQVVSSAWECGTRN-UHFFFAOYSA-L copper;dithiocyanate Chemical compound [Cu+2].[S-]C#N.[S-]C#N BQVVSSAWECGTRN-UHFFFAOYSA-L 0.000 claims description 2
- 229920006267 polyester film Polymers 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 230000005669 field effect Effects 0.000 claims 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims 1
- 239000004332 silver Substances 0.000 claims 1
- 238000004544 sputter deposition Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 21
- 238000005452 bending Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- ZMXDDKWLCZADIW-UHFFFAOYSA-N N,N-Dimethylformamide Chemical compound CN(C)C=O ZMXDDKWLCZADIW-UHFFFAOYSA-N 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- JUJWROOIHBZHMG-UHFFFAOYSA-N Pyridine Chemical compound C1=CC=NC=C1 JUJWROOIHBZHMG-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- RYHBNJHYFVUHQT-UHFFFAOYSA-N 1,4-Dioxane Chemical compound C1COCCO1 RYHBNJHYFVUHQT-UHFFFAOYSA-N 0.000 description 1
- 206010070834 Sensitisation Diseases 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 150000002343 gold Chemical class 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- ZNNZYHKDIALBAK-UHFFFAOYSA-M potassium thiocyanate Chemical compound [K+].[S-]C#N ZNNZYHKDIALBAK-UHFFFAOYSA-M 0.000 description 1
- UMJSCPRVCHMLSP-UHFFFAOYSA-N pyridine Natural products COC1=CC=CN=C1 UMJSCPRVCHMLSP-UHFFFAOYSA-N 0.000 description 1
- 230000008313 sensitization Effects 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
- Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Packaging Frangible Articles (AREA)
Abstract
フレキシブルな基板上の薄膜トランジスタでは、撓曲、剪断または膨張で半導体層が簡単に損傷され、基板から簡単に剥離してしまう。本発明によるトランジスタ装置は、２つのプラスチックフィルム（１，３）とその間に設けられた金属層（２）とから成る結合フィルムの微小孔（４）内に、垂直に半導体材料が挿入されており、該半導体材料には、結合フィルムの上面および下面をメタライジングすることによってコンタクト（６，７）が設けられている。該プラスチックフィルムは撓曲可能かつ膨張可能であるから、本装置は非常に頑強である。
Description
【技術分野】
【０００１】
明細書
本発明は、トランジスタ装置および該トランジスタ装置の製造方法に関する。
【０００２】
薄膜トランジスタを形成するため、半導体材料をプレーナ型装置でフレキシブルな基板上に取り付けることが公知である。撓曲、剪断または膨張することによって基板に機械的に負荷される場合、薄膜トランジスタにも共に負荷される。それゆえ、半導体層が容易に損傷され、基板層が容易に剥離してしまう。
【０００３】
本発明の課題は、該フレキシブルな基板の機械的な負荷によってトランジスタの機能がトランジスタ装置および該トランジスタ装置の製造方法を提供することである。
【０００４】
前記課題は本発明では、請求項１および８の構成によって解決される。目的に適った構成は、従属請求項に記載されている。
【０００５】
それによれば当該トランジスタ装置は、２つのプラスチックフィルムと該プラスチックフィルム間に設けられた金属層とから成る結合フィルムの微小孔内に半導体材料を垂直に挿入し、結合フィルムの上面および下面をメタライジングすることによって該半導体材料にコンタクトを設けることによって構成されている。
【０００６】
本発明では微小孔として、筒状のイオン衝撃跡通路（Ionenspurkanal）が使用される。このイオン衝撃跡通路は、イオン衝突と後続のエッチング処理とを実施することにより、ポリマーフィルムまたはポリエステルフィルムに形成される。このようなイオン衝撃跡通路には、電極沈着、化学浴析出法または別の適切な手法によって結合半導体が充填されるか、またはまず中空筒状の絶縁層が充填され、その次に結合半導体が充填される。
【０００７】
半導体材料が挿入される結合フィルムは、フィルムにたとえば蒸着によって金属層を設け、第２のフィルムを接着剤によって、第１のフィルムの金属層面に接着することによって製造される。その次に、加速器でイオン衝突が行われる。このイオン衝突によって、イオン衝撃跡に沿って非結晶の通路がフィルムに形成される。この通路の直径は、数オングストロームである。その次に、形成されたイオン衝撃跡通路は、後続のエッチング処理のために増感される。このエッチング処理によって、プラスチックフィルムに微小孔が形成される。場合によってはエッチング処理の前に、化学的な増感剤によって別の増感が行われる。従来は、微小孔をフィルムに形成する方法は、マイクロフィルタの製造および別の適用のために使用されていたが、トランジスタに対しては使用されなかった。
【０００８】
両面に取り付けられたポリマーフィルムをエッチングした後、孔領域内の金属箔を別のエッチングプロセスによって離隔する。ここでは金属層は、該金属層がフィルムにあるイオン衝撃跡通路まで到達するまで離隔される。中間の金属層は、ここで提案されているトランジスタではゲートコンタクトとして使用されるので、半導体材料に対してショットキーコンタクトを形成するか（ＭＥＳＦＥＴ）、または半導体に対して絶縁されなければならない（ＭＯＳＦＥＴ）。このことはたとえば、S. M. Sze中 Physics of Semiconductor Devices（Wiley, New York, 1981, P.312から数頁、およびP.431から数頁）に記載されている。金属／半導体という材料の組み合わせにおいて可能であれば、半導体材料を電極沈着で中間の金属層の縁部から成長させてＭＥＳＦＥＴを形成し、ショットキーコンタクトを形成することができる。
【０００９】
ＭＯＳＦＥＴを製造するためにはまず、たとえば化学浴析出法によって、絶縁層を通路全体の内壁にて成長させる。金属層の領域にのみ絶縁層が形成される。その際、この金属層は微小孔から化学的または電気化学的に変換される。ここではたとえば、金属層は酸化される。絶縁層の他の択一的手段は、金属層を微小孔の周囲でエッチングによる除去を行うことである。こうすることにより、絶縁性の空洞が形成される。
【００１０】
微小孔がイオン衝撃跡通路から完全に形成された後、半導体材料が電極沈着または化学的な化学浴析出法によって挿入される。その後、結合フィルムの上面および下面をメタライジングすることにより、ソースコンタクトおよびドレインコンタクトが形成される。場合によっては、電極沈着の際に電位を印加するための電極を得るために、電極沈着前にすでに、結合フィルムの少なくとも片面をメタライジングしなければならない。ここでは、金属層を通常のリソグラフィ法によってたとえばマトリックス形態で構造化することにより、トランジスタをそれぞれトランジスタ集合にまとめる。こうすることにより、このトランジスタ集合を一緒に駆動制御することができる。部分的なトランジスタ装置の形成は、結合フィルムをイオン衝突の前にすでにマスキングすることによって保護される。最後に、個々のトランジスタを所定の場所に製造する。その際には、結合フィルムに制御されたイオンビームを衝突させることにより、個々のイオン衝撃跡通路が形成される。
【００１１】
トランジスタを管状に垂直に配置することは、トランジスタが機械的に非常に頑強になるという利点を有する。というのも、フィルムは撓曲可能であるか、または膨張可能だからである。さらに有機的なフィルム材料は、無機的なトランジスタ材料よりも格段に軟質である。それゆえ、発生した撓曲力、剪断力および圧力は、フィルム材料によってほぼ完全に受け止められ、トランジスタ特性曲線および別の電気的なパラメータは、撓曲力、屈曲力および引張応力を受けても十分に一定になる。
【００１２】
微小孔は直径３０ｎｍまで製造でき、微小孔には半導体材料が充填されるので、リソグラフィおよびマスキング技術を使用しなくても、トランジスタをナノメータ尺度で製造することができる。トランジスタのチャネル長は、中間のゲートコンタクトの空間電荷ゾーンによって決定される。一般的にはこの空間電荷ゾーンは、トランジスタが最も良好に「空乏状態」に駆動されるソースドレイン間隔を決めるフィルムの厚さよりも実質的に小さい。このことに関しては、ＤＥ−Ｃ１９９１６４０３を参照されたい。直径が小さくチャネル長が短いと、トランジスタを量子系（Quanten-Regime）で駆動することができる。
【００１３】
可能な限り非常に小さな寸法によって、回路への組み込みが有利になる。
【００１４】
この適用は多岐にわたる。ディスプレイ分野で適用するためには、相互に近接する縦型トランジスタを有するＤＩＮ Ａ ４サイズのフィルムが挙げられる。前記トランジスタは、約１０００のトランジスタを有する光学的な画素に対して配列される。これらのトランジスタは確かに不規則に分布されているが、多数のトランジスタ／画素によって画素を精確に駆動することができる。トランジスタの直径が１５０ｎｍであり、かつ平均的な間隔が５００ｎｍである場合、１０００のトランジスタに対して、たとえば画素の大きさは約２０×２０μｍ２となる。すなわち、まったく通常の大きさが得られる。
【００１５】
以下で本発明を、実施例に基づいてより詳細に説明する。付属の図面では、各図は以下のものを示している。
【００１６】
図１ 本発明によるトランジスタの断面を示している。
【００１７】
図２ トランジスタの第２の変形形態の断面を示している。
【００１８】
図３ 本発明によるトランジスタのエネルギーバンドギャップを示している。
【００１９】
製造方法を、図１に示された個々のトランジスタの断面図に基づいて説明する。まず、約５μｍの厚さのＰＥＴフィルム１（ポリエチレンテレフタレート）の片面に、金属層２（たとえばＡｌ，Ｃｕ，Ａｇ）が蒸着される。続いて接着剤によって金属面が、５μｍの厚さの第２のＰＥＴフィルム３と、結合フィルムで接着される。
【００２０】
ほぼＤＩＮ Ａ ４サイズの一部に、加速器で高速のイオンが衝突され、イオン衝撃跡通路が形成される。前記高速のイオンは有利には、約１０８／ｃｍ２の厚さで数百ＭｅＶのエネルギーを有するクリプトンイオンまたはキセノンイオンである。続いて、形成されたイオン衝撃跡通路は増感剤（たとえばジメチルホルムアミド、ピリジン、ジオキサン）によって前処理され、苛性ソーダ液（ＮａＯＨ）でエッチングされる。エッチング時間に応じて、３０ｎｍ〜２０μｍの間の直径を有する微小孔４が形成される。その次に、中間の金属層がエッチングされる（Ａｌの場合には、たとえば同様に苛性ソーダ液によってエッチングされ、Ｃｕの場合にはＨＮＯ３によってエッチングされる等）。その後、化学的な化学浴析出法によって、またはＤＥ−Ｃ１９９１６４０３に記載されているような別の手法等によって、微小孔４は、ＴｉＯ２または別の酸化物から成る絶縁層によって被覆される。
【００２１】
続いて、電気化学的にｐ型導電性のチオシアン酸銅８（ＣｕＳＣＮ）を微小孔４内へ成長させる。ここでは、電位比を調整することによってドーピングを変化させられる。このことに関しては、C. Rost et al., Appl. Phys. Lett. 75, 692（１９９９）も参照されたい。こうするためにはまず、結合フィルムの電位印加のために、片面に金の金属層が設けられる。この金の金属層は後に、ソースコンタクト６またはドレインコンタクト７を形成する。電極沈着は通常の電位状態で行われる。ここでは、プラチナ基準電極に対して−０．２〜−０．８Ｖのカソード電極で、エタノール中で０．０２５モル濃度のＫＳＣＮおよび０．０５モル濃度のＣｕ（ＢＦ４）２水溶液が有効である。＜００１＞方向または＜１０１＞方向を有する六方晶を形成できることが判明している。
【００２２】
微小孔４にＣｕＳＣＮを完全に充填した後、結合フィルムの第２の側にプラチナを蒸着することによって、ソースコンタクト６ないしはドレインコンタクト７が形成される。中間の金属層２はゲートコンタクトを形成する。
【００２３】
別の手段が図２に示されている。エッチングプロセスによって、外部に向かってある程度円錐形に広がった微小孔４が形成される。この微小孔４はゲート領域において、約１００ｎｍの直径を有する。金属層２はアルミニウムから成る。この金属層２の、エッチングによる除去処理が行われた微小孔４に接する縁部は、電気化学的に酸化されて酸化アルミニウム９になる。したがってこの場合、絶縁層を取り付けなくてもよい。
【００２４】
図３には、このようなトランジスタにおける電子伝導のエネルギー比が示されている。ゲートによって約４００ｎｍの長さの空乏層が形成され、この空乏層においてＣｕＳＣＮの電位が移動する。ＣｕＳＣＮはｐ型導電性であるから、ゲート電位がプラスの場合にチャネルが空乏状態にされる。この空乏化が半導体のシリンダの厚さ全体を完全に貫通すると、ソースとドレインとの間の導電率が格段に低減する。ゲート電位がマイナスの場合、チャネルにおいて導電率が上昇する。しかし、チャネル長はソース‐ドレイン間隔に対して短いので、ソースとドレインとの間の導電率は低いままになる。
【図面の簡単な説明】
【００２５】
【図１】本発明によるトランジスタの断面を示している。
【００２６】
【図２】トランジスタの第２の変形形態の断面を示している。
【００２７】
【図３】本発明によるトランジスタのエネルギーバンドギャップを示している。
【０００１】
明細書
本発明は、トランジスタ装置および該トランジスタ装置の製造方法に関する。
【０００２】
薄膜トランジスタを形成するため、半導体材料をプレーナ型装置でフレキシブルな基板上に取り付けることが公知である。撓曲、剪断または膨張することによって基板に機械的に負荷される場合、薄膜トランジスタにも共に負荷される。それゆえ、半導体層が容易に損傷され、基板層が容易に剥離してしまう。
【０００３】
本発明の課題は、該フレキシブルな基板の機械的な負荷によってトランジスタの機能がトランジスタ装置および該トランジスタ装置の製造方法を提供することである。
【０００４】
前記課題は本発明では、請求項１および８の構成によって解決される。目的に適った構成は、従属請求項に記載されている。
【０００５】
それによれば当該トランジスタ装置は、２つのプラスチックフィルムと該プラスチックフィルム間に設けられた金属層とから成る結合フィルムの微小孔内に半導体材料を垂直に挿入し、結合フィルムの上面および下面をメタライジングすることによって該半導体材料にコンタクトを設けることによって構成されている。
【０００６】
本発明では微小孔として、筒状のイオン衝撃跡通路（Ionenspurkanal）が使用される。このイオン衝撃跡通路は、イオン衝突と後続のエッチング処理とを実施することにより、ポリマーフィルムまたはポリエステルフィルムに形成される。このようなイオン衝撃跡通路には、電極沈着、化学浴析出法または別の適切な手法によって結合半導体が充填されるか、またはまず中空筒状の絶縁層が充填され、その次に結合半導体が充填される。
【０００７】
半導体材料が挿入される結合フィルムは、フィルムにたとえば蒸着によって金属層を設け、第２のフィルムを接着剤によって、第１のフィルムの金属層面に接着することによって製造される。その次に、加速器でイオン衝突が行われる。このイオン衝突によって、イオン衝撃跡に沿って非結晶の通路がフィルムに形成される。この通路の直径は、数オングストロームである。その次に、形成されたイオン衝撃跡通路は、後続のエッチング処理のために増感される。このエッチング処理によって、プラスチックフィルムに微小孔が形成される。場合によってはエッチング処理の前に、化学的な増感剤によって別の増感が行われる。従来は、微小孔をフィルムに形成する方法は、マイクロフィルタの製造および別の適用のために使用されていたが、トランジスタに対しては使用されなかった。
【０００８】
両面に取り付けられたポリマーフィルムをエッチングした後、孔領域内の金属箔を別のエッチングプロセスによって離隔する。ここでは金属層は、該金属層がフィルムにあるイオン衝撃跡通路まで到達するまで離隔される。中間の金属層は、ここで提案されているトランジスタではゲートコンタクトとして使用されるので、半導体材料に対してショットキーコンタクトを形成するか（ＭＥＳＦＥＴ）、または半導体に対して絶縁されなければならない（ＭＯＳＦＥＴ）。このことはたとえば、S. M. Sze中 Physics of Semiconductor Devices（Wiley, New York, 1981, P.312から数頁、およびP.431から数頁）に記載されている。金属／半導体という材料の組み合わせにおいて可能であれば、半導体材料を電極沈着で中間の金属層の縁部から成長させてＭＥＳＦＥＴを形成し、ショットキーコンタクトを形成することができる。
【０００９】
ＭＯＳＦＥＴを製造するためにはまず、たとえば化学浴析出法によって、絶縁層を通路全体の内壁にて成長させる。金属層の領域にのみ絶縁層が形成される。その際、この金属層は微小孔から化学的または電気化学的に変換される。ここではたとえば、金属層は酸化される。絶縁層の他の択一的手段は、金属層を微小孔の周囲でエッチングによる除去を行うことである。こうすることにより、絶縁性の空洞が形成される。
【００１０】
微小孔がイオン衝撃跡通路から完全に形成された後、半導体材料が電極沈着または化学的な化学浴析出法によって挿入される。その後、結合フィルムの上面および下面をメタライジングすることにより、ソースコンタクトおよびドレインコンタクトが形成される。場合によっては、電極沈着の際に電位を印加するための電極を得るために、電極沈着前にすでに、結合フィルムの少なくとも片面をメタライジングしなければならない。ここでは、金属層を通常のリソグラフィ法によってたとえばマトリックス形態で構造化することにより、トランジスタをそれぞれトランジスタ集合にまとめる。こうすることにより、このトランジスタ集合を一緒に駆動制御することができる。部分的なトランジスタ装置の形成は、結合フィルムをイオン衝突の前にすでにマスキングすることによって保護される。最後に、個々のトランジスタを所定の場所に製造する。その際には、結合フィルムに制御されたイオンビームを衝突させることにより、個々のイオン衝撃跡通路が形成される。
【００１１】
トランジスタを管状に垂直に配置することは、トランジスタが機械的に非常に頑強になるという利点を有する。というのも、フィルムは撓曲可能であるか、または膨張可能だからである。さらに有機的なフィルム材料は、無機的なトランジスタ材料よりも格段に軟質である。それゆえ、発生した撓曲力、剪断力および圧力は、フィルム材料によってほぼ完全に受け止められ、トランジスタ特性曲線および別の電気的なパラメータは、撓曲力、屈曲力および引張応力を受けても十分に一定になる。
【００１２】
微小孔は直径３０ｎｍまで製造でき、微小孔には半導体材料が充填されるので、リソグラフィおよびマスキング技術を使用しなくても、トランジスタをナノメータ尺度で製造することができる。トランジスタのチャネル長は、中間のゲートコンタクトの空間電荷ゾーンによって決定される。一般的にはこの空間電荷ゾーンは、トランジスタが最も良好に「空乏状態」に駆動されるソースドレイン間隔を決めるフィルムの厚さよりも実質的に小さい。このことに関しては、ＤＥ−Ｃ１９９１６４０３を参照されたい。直径が小さくチャネル長が短いと、トランジスタを量子系（Quanten-Regime）で駆動することができる。
【００１３】
可能な限り非常に小さな寸法によって、回路への組み込みが有利になる。
【００１４】
この適用は多岐にわたる。ディスプレイ分野で適用するためには、相互に近接する縦型トランジスタを有するＤＩＮ Ａ ４サイズのフィルムが挙げられる。前記トランジスタは、約１０００のトランジスタを有する光学的な画素に対して配列される。これらのトランジスタは確かに不規則に分布されているが、多数のトランジスタ／画素によって画素を精確に駆動することができる。トランジスタの直径が１５０ｎｍであり、かつ平均的な間隔が５００ｎｍである場合、１０００のトランジスタに対して、たとえば画素の大きさは約２０×２０μｍ２となる。すなわち、まったく通常の大きさが得られる。
【００１５】
以下で本発明を、実施例に基づいてより詳細に説明する。付属の図面では、各図は以下のものを示している。
【００１６】
図１ 本発明によるトランジスタの断面を示している。
【００１７】
図２ トランジスタの第２の変形形態の断面を示している。
【００１８】
図３ 本発明によるトランジスタのエネルギーバンドギャップを示している。
【００１９】
製造方法を、図１に示された個々のトランジスタの断面図に基づいて説明する。まず、約５μｍの厚さのＰＥＴフィルム１（ポリエチレンテレフタレート）の片面に、金属層２（たとえばＡｌ，Ｃｕ，Ａｇ）が蒸着される。続いて接着剤によって金属面が、５μｍの厚さの第２のＰＥＴフィルム３と、結合フィルムで接着される。
【００２０】
ほぼＤＩＮ Ａ ４サイズの一部に、加速器で高速のイオンが衝突され、イオン衝撃跡通路が形成される。前記高速のイオンは有利には、約１０８／ｃｍ２の厚さで数百ＭｅＶのエネルギーを有するクリプトンイオンまたはキセノンイオンである。続いて、形成されたイオン衝撃跡通路は増感剤（たとえばジメチルホルムアミド、ピリジン、ジオキサン）によって前処理され、苛性ソーダ液（ＮａＯＨ）でエッチングされる。エッチング時間に応じて、３０ｎｍ〜２０μｍの間の直径を有する微小孔４が形成される。その次に、中間の金属層がエッチングされる（Ａｌの場合には、たとえば同様に苛性ソーダ液によってエッチングされ、Ｃｕの場合にはＨＮＯ３によってエッチングされる等）。その後、化学的な化学浴析出法によって、またはＤＥ−Ｃ１９９１６４０３に記載されているような別の手法等によって、微小孔４は、ＴｉＯ２または別の酸化物から成る絶縁層によって被覆される。
【００２１】
続いて、電気化学的にｐ型導電性のチオシアン酸銅８（ＣｕＳＣＮ）を微小孔４内へ成長させる。ここでは、電位比を調整することによってドーピングを変化させられる。このことに関しては、C. Rost et al., Appl. Phys. Lett. 75, 692（１９９９）も参照されたい。こうするためにはまず、結合フィルムの電位印加のために、片面に金の金属層が設けられる。この金の金属層は後に、ソースコンタクト６またはドレインコンタクト７を形成する。電極沈着は通常の電位状態で行われる。ここでは、プラチナ基準電極に対して−０．２〜−０．８Ｖのカソード電極で、エタノール中で０．０２５モル濃度のＫＳＣＮおよび０．０５モル濃度のＣｕ（ＢＦ４）２水溶液が有効である。＜００１＞方向または＜１０１＞方向を有する六方晶を形成できることが判明している。
【００２２】
微小孔４にＣｕＳＣＮを完全に充填した後、結合フィルムの第２の側にプラチナを蒸着することによって、ソースコンタクト６ないしはドレインコンタクト７が形成される。中間の金属層２はゲートコンタクトを形成する。
【００２３】
別の手段が図２に示されている。エッチングプロセスによって、外部に向かってある程度円錐形に広がった微小孔４が形成される。この微小孔４はゲート領域において、約１００ｎｍの直径を有する。金属層２はアルミニウムから成る。この金属層２の、エッチングによる除去処理が行われた微小孔４に接する縁部は、電気化学的に酸化されて酸化アルミニウム９になる。したがってこの場合、絶縁層を取り付けなくてもよい。
【００２４】
図３には、このようなトランジスタにおける電子伝導のエネルギー比が示されている。ゲートによって約４００ｎｍの長さの空乏層が形成され、この空乏層においてＣｕＳＣＮの電位が移動する。ＣｕＳＣＮはｐ型導電性であるから、ゲート電位がプラスの場合にチャネルが空乏状態にされる。この空乏化が半導体のシリンダの厚さ全体を完全に貫通すると、ソースとドレインとの間の導電率が格段に低減する。ゲート電位がマイナスの場合、チャネルにおいて導電率が上昇する。しかし、チャネル長はソース‐ドレイン間隔に対して短いので、ソースとドレインとの間の導電率は低いままになる。
【図面の簡単な説明】
【００２５】
【図１】本発明によるトランジスタの断面を示している。
【００２６】
【図２】トランジスタの第２の変形形態の断面を示している。
【００２７】
【図３】本発明によるトランジスタのエネルギーバンドギャップを示している。
Claims (23)
- トランジスタ装置において、
２つのプラスチックフィルム（１，３）と、その中間に設けられた金属層（２）とから成る結合フィルムの微小孔（４）内に、垂直に半導体材料が挿入されており、
前記半導体材料には、結合フィルムの上面および下面をメタライジングすることによってコンタクト（６，７）が設けられていることを特徴とするトランジスタ装置。 - 前記プラスチックフィルム（１，３）はポリマーフィルムである、請求項１記載のトランジスタ装置。
- 前記プラスチックフィルム（１，３）はポリエステルフィルムである、請求項１記載のトランジスタ装置。
- 前記プラスチックフィルム（１，３）はＰＥＴフィルムである、請求項３記載のトランジスタ装置。
- 前記プラスチックフィルム（１，３）の厚さは、２μｍ〜３０μｍである、請求項１から４までのいずれか１項記載のトランジスタ装置。
- 前記金属層（２）は、銅、アルミニウムまたは銀から成る、請求項１から５までのいずれか１項記載のトランジスタ装置。
- 前記半導体材料はチオシアン酸銅（ＣｕＳＣＮ）（８）である、請求項１から６までのいずれか１項記載のトランジスタ装置。
- トランジスタ装置を製造するための方法において、
金属層を２つのプラスチックフィルムの間に挿入し、形成された結合フィルムに、イオン衝突によってイオン衝撃跡通路を設け、
前記結合フィルムをエッチング処理し、
微小孔を形成するためにエッチング除去によって形成されたイオン衝撃跡通路に、半導体材料を充填し、
前記結合フィルムの上面および下面を金属被覆することによって、ソース／ドレインコンタクトを形成することを特徴とする方法。 - プラスチックフィルム間の金属層を、微小孔内部で特別なエッチング処理する、請求項８記載の方法。
- 電界効果トランジスタを形成するため、微小孔に絶縁層を設ける、請求項８または９記載の方法。
- 電界効果トランジスタを形成するため、金属層を微小孔の領域において、該微小孔の直径の後方までエッチングによる除去を行う、請求項８または９記載の方法。
- 電界効果トランジスタを形成するため、金属層を微小孔の領域において、電気化学的に酸化させる、請求項８または９記載の方法。
- 微小孔に半導体材料を、電極沈着によって充填する、請求項８から１２までのいずれか１項記載の方法。
- 微小孔に半導体材料を、化学浴析出法によって充填する、請求項８から１２までのいずれか１項記載の方法。
- イオン衝撃跡通路をエッチング処理することにより、３０ｎｍ〜２０μｍの間の直径を有する微小孔を形成する、請求項８から１４までのいずれか１項記載の方法。
- 金属層をプラスチックフィルムの片面に、蒸着またはスパッタリングによって取り付ける、請求項８から１５までのいずれか１項記載の方法。
- 金属層が設けられたプラスチックフィルムと、第２のプラスチックフィルムとを相互に接着する、請求項８から１６までのいずれか１項記載の方法。
- イオン衝撃跡通路を苛性ソーダ液によってエッチングする、請求項８から１６までのいずれか１項記載の方法。
- イオン衝突の際、１０７〜１０９／ｃｍ２のイオン濃度によって処理する、請求項８から１８までのいずれか１項記載の方法。
- イオン衝突の際、数百ＭｅＶのエネルギーによって処理する、請求項８から１９までのいずれか１項記載の方法。
- イオン衝撃跡通路のエッチング前に、結合フィルムを増感剤によって処理する、請求項８から２０までのいずれか１項記載の方法。
- 結合フィルムの上面および下面を金属被覆する前に、結合フィルムをマスキングする、請求項８から２１までのいずれか１項記載の方法。
- イオン衝突の前に結合フィルムをマスキングする、請求項８から２２までのいずれか１項記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10142913A DE10142913B4 (de) | 2001-08-27 | 2001-08-27 | Vertikale Transistoranordnung mit einem flexiblen, aus Kunststofffolien bestehenden Substrat und Verfahren zu deren Herstellung |
| PCT/DE2002/003191 WO2003026034A1 (de) | 2001-08-27 | 2002-08-27 | Transistoranordnung und verfahren zu deren herstellung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005503042A true JP2005503042A (ja) | 2005-01-27 |
| JP4102755B2 JP4102755B2 (ja) | 2008-06-18 |
Family
ID=7697404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003529548A Expired - Fee Related JP4102755B2 (ja) | 2001-08-27 | 2002-08-27 | トランジスタ装置および該トランジスタ装置の製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US20040201107A1 (ja) |
| EP (1) | EP1421633B1 (ja) |
| JP (1) | JP4102755B2 (ja) |
| AT (1) | ATE427566T1 (ja) |
| DE (2) | DE10142913B4 (ja) |
| ES (1) | ES2322444T3 (ja) |
| WO (1) | WO2003026034A1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007503109A (ja) * | 2003-08-21 | 2007-02-15 | ハーン−マイトネル−インスチツート ベルリン ゲゼルシャフト ミット ベシュレンクテル ハフツング | 縦型ナノトランジスタおよび該トランジスタの製造方法ならびにメモリ装置 |
| WO2009004793A1 (ja) * | 2007-07-03 | 2009-01-08 | Panasonic Corporation | 半導体装置とその製造方法および画像表示装置 |
| WO2009019865A1 (ja) * | 2007-08-07 | 2009-02-12 | Panasonic Corporation | 半導体装置とその製造方法および画像表示装置 |
| WO2009019864A1 (ja) * | 2007-08-07 | 2009-02-12 | Panasonic Corporation | 半導体装置とその製造方法および画像表示装置 |
| JP2012178435A (ja) * | 2011-02-25 | 2012-09-13 | Fujitsu Ltd | 縦型電界効果トランジスタとその製造方法及び電子機器 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10250868B8 (de) * | 2002-10-31 | 2008-06-26 | Qimonda Ag | Vertikal integrierter Feldeffekttransistor, Feldeffekttransistor-Anordnung und Verfahren zum Herstellen eines vertikal integrierten Feldeffekttransistors |
| ITTO20030145A1 (it) | 2003-02-28 | 2004-09-01 | Infm Istituto Naz Per La Fisi Ca Della Mater | Procedimento per la fabbricazione di dispositivi ad effetto di campo a film sottile privi di substrato e transistore a film sottile organico ottenibile mediante tale procedimento. |
| DE10339529A1 (de) * | 2003-08-21 | 2005-03-24 | Hahn-Meitner-Institut Berlin Gmbh | Vertikaler Nano-Transistor, Verfahren zu seiner Herstellung und Speicheranordnung |
| DE10361934B3 (de) * | 2003-12-28 | 2005-06-09 | Hahn-Meitner-Institut Berlin Gmbh | Quantenelektronisches Nanobauelement und Verfahren zu seiner Herstellung |
| DE102004040238A1 (de) * | 2004-08-13 | 2006-02-23 | Hahn-Meitner-Institut Berlin Gmbh | Flexibler Nanotransistor und Verfahren zur Herstellung |
| WO2007064334A1 (en) * | 2005-12-02 | 2007-06-07 | Advanced Micro Devices, Inc. | Polymer-based transistor devices, methods, and systems |
| EP2161755A1 (en) * | 2008-09-05 | 2010-03-10 | University College Cork-National University of Ireland, Cork | Junctionless Metal-Oxide-Semiconductor Transistor |
| DE102010033198B4 (de) | 2010-08-03 | 2013-04-04 | Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh | Verfahren zur Herstellung einer nanokristallinen CuSCN-Schicht auf einem Substrat |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4554570A (en) * | 1982-06-24 | 1985-11-19 | Rca Corporation | Vertically integrated IGFET device |
| JPS614017A (ja) * | 1984-06-18 | 1986-01-09 | Seiko Epson Corp | 薄膜トランジスタ液晶パネル |
| US5106778A (en) * | 1988-02-02 | 1992-04-21 | Massachusetts Institute Of Technology | Vertical transistor device fabricated with semiconductor regrowth |
| US5208172A (en) * | 1992-03-02 | 1993-05-04 | Motorola, Inc. | Method for forming a raised vertical transistor |
| US5324673A (en) * | 1992-11-19 | 1994-06-28 | Motorola, Inc. | Method of formation of vertical transistor |
| JP2801127B2 (ja) * | 1993-07-28 | 1998-09-21 | 日本碍子株式会社 | 半導体装置およびその製造方法 |
| US5668391A (en) * | 1995-08-02 | 1997-09-16 | Lg Semicon Co., Ltd. | Vertical thin film transistor |
| US6653733B1 (en) * | 1996-02-23 | 2003-11-25 | Micron Technology, Inc. | Conductors in semiconductor devices |
| US5981970A (en) * | 1997-03-25 | 1999-11-09 | International Business Machines Corporation | Thin-film field-effect transistor with organic semiconductor requiring low operating voltages |
| JPH11329334A (ja) * | 1998-05-20 | 1999-11-30 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| DE19916403C1 (de) | 1999-04-06 | 2000-10-12 | Hahn Meitner Inst Berlin Gmbh | Verfahren zur Herstellung dünner, schwer löslicher Beschichtungen |
| US6107660A (en) * | 1999-05-19 | 2000-08-22 | Worldwide Semiconductor Manufacturing Corp. | Vertical thin film transistor |
| US6392271B1 (en) * | 1999-06-28 | 2002-05-21 | Intel Corporation | Structure and process flow for fabrication of dual gate floating body integrated MOS transistors |
| FR2803237A1 (fr) * | 1999-12-29 | 2001-07-06 | Iniversite Catholique De Louva | Procede de creation de pores dans un materiau polymere en feuilles ou une couche polymere telle qu'un film mince d'epaisseur egale a une centaine de nanometres, prealablement deposee sur un support metallique |
| DE10036897C1 (de) * | 2000-07-28 | 2002-01-03 | Infineon Technologies Ag | Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors |
| GB0024294D0 (en) * | 2000-10-04 | 2000-11-15 | Univ Cambridge Tech | Solid state embossing of polymer devices |
| US6426259B1 (en) * | 2000-11-15 | 2002-07-30 | Advanced Micro Devices, Inc. | Vertical field effect transistor with metal oxide as sidewall gate insulator |
| DE10153563A1 (de) * | 2001-10-30 | 2003-05-15 | Infineon Technologies Ag | Verringerung des Kontaktwiderstandes in organischen Feldeffekttransistoren durch Einbettung von Nanopartikeln zur Erzeugung von Feldüberhöhungen |
-
2001
- 2001-08-27 DE DE10142913A patent/DE10142913B4/de not_active Expired - Fee Related
-
2002
- 2002-08-27 DE DE50213415T patent/DE50213415D1/de not_active Expired - Lifetime
- 2002-08-27 WO PCT/DE2002/003191 patent/WO2003026034A1/de active Application Filing
- 2002-08-27 JP JP2003529548A patent/JP4102755B2/ja not_active Expired - Fee Related
- 2002-08-27 ES ES02764558T patent/ES2322444T3/es not_active Expired - Lifetime
- 2002-08-27 AT AT02764558T patent/ATE427566T1/de not_active IP Right Cessation
- 2002-08-27 US US10/487,802 patent/US20040201107A1/en not_active Abandoned
- 2002-08-27 EP EP02764558A patent/EP1421633B1/de not_active Expired - Lifetime
-
2006
- 2006-01-09 US US11/327,218 patent/US7579281B2/en not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007503109A (ja) * | 2003-08-21 | 2007-02-15 | ハーン−マイトネル−インスチツート ベルリン ゲゼルシャフト ミット ベシュレンクテル ハフツング | 縦型ナノトランジスタおよび該トランジスタの製造方法ならびにメモリ装置 |
| WO2009004793A1 (ja) * | 2007-07-03 | 2009-01-08 | Panasonic Corporation | 半導体装置とその製造方法および画像表示装置 |
| JP4723675B2 (ja) * | 2007-07-03 | 2011-07-13 | パナソニック株式会社 | 半導体装置とその製造方法および画像表示装置 |
| US8143617B2 (en) | 2007-07-03 | 2012-03-27 | Panasonic Corporation | Semiconductor device, semiconductor device manufacturing method and image display device |
| KR101553414B1 (ko) | 2007-07-03 | 2015-09-15 | 파나소닉 주식회사 | 반도체 장치와 그 제조 방법 및 화상 표시 장치 |
| WO2009019865A1 (ja) * | 2007-08-07 | 2009-02-12 | Panasonic Corporation | 半導体装置とその製造方法および画像表示装置 |
| WO2009019864A1 (ja) * | 2007-08-07 | 2009-02-12 | Panasonic Corporation | 半導体装置とその製造方法および画像表示装置 |
| JP4733767B2 (ja) * | 2007-08-07 | 2011-07-27 | パナソニック株式会社 | 半導体装置とその製造方法および画像表示装置 |
| JP4733768B2 (ja) * | 2007-08-07 | 2011-07-27 | パナソニック株式会社 | 半導体装置とその製造方法および画像表示装置 |
| US8193526B2 (en) | 2007-08-07 | 2012-06-05 | Panasonic Corporation | Transistor having an organic semiconductor with a hollow space |
| US8288778B2 (en) | 2007-08-07 | 2012-10-16 | Panasonic Corporation | Semiconductor device having semiconductor elements formed inside a resin film substrate |
| JP2012178435A (ja) * | 2011-02-25 | 2012-09-13 | Fujitsu Ltd | 縦型電界効果トランジスタとその製造方法及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1421633B1 (de) | 2009-04-01 |
| EP1421633A1 (de) | 2004-05-26 |
| JP4102755B2 (ja) | 2008-06-18 |
| US20060121654A1 (en) | 2006-06-08 |
| DE10142913A1 (de) | 2003-03-27 |
| DE50213415D1 (de) | 2009-05-14 |
| ES2322444T3 (es) | 2009-06-22 |
| DE10142913B4 (de) | 2004-03-18 |
| US20040201107A1 (en) | 2004-10-14 |
| WO2003026034A1 (de) | 2003-03-27 |
| US7579281B2 (en) | 2009-08-25 |
| ATE427566T1 (de) | 2009-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7579281B2 (en) | Transistor assembly and method of its fabrication | |
| TW582067B (en) | Solid state embossing of polymer devices | |
| KR20050056259A (ko) | 전계효과 트랜지스터 및 그 제조방법 | |
| EP2294642B1 (de) | Verfahren zur herstellung eines organischen elektronischen bauelements | |
| US7985684B1 (en) | Actuating transistor including reduced channel length | |
| DE102016122901A1 (de) | Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements | |
| JP2013520839A (ja) | 内側にへこんだ形状を含んだ縦型トランジスタ | |
| CN107591413B (zh) | 一种tft基板的制备方法、tft基板以及oled显示面板 | |
| RU2010149479A (ru) | Электронное переключающее устройство и способ изготовления этого устройства | |
| WO2005122233A1 (ja) | ショットキーゲート有機電界効果トランジスタおよびその製造方法 | |
| US8946070B2 (en) | Four terminal transistor fabrication | |
| US8409937B2 (en) | Producing transistor including multi-layer reentrant profile | |
| KR100540698B1 (ko) | 개선된 절연막 구조를 갖는 유기물 트랜지스터 | |
| KR20130084562A (ko) | 그래핀을 이용한 수직 나노선 구조의 나노 소자 및 그 형성 방법 | |
| US20140374762A1 (en) | Circuit including four terminal transistor | |
| US20140374806A1 (en) | Four terminal transistor | |
| CN105633145B (zh) | 晶体管及其制作方法 | |
| US20070264780A1 (en) | Method of fabricating a vertical nano-transistor | |
| US20080258137A1 (en) | Thin Film Field Effect Transistors Having Schottky Gate-Channel Junctions | |
| US8492769B2 (en) | Transistor including multi-layer reentrant profile | |
| KR20150068293A (ko) | 미세 구조체를 갖는 기판, 및 그 제조 방법 | |
| US20060226497A1 (en) | Vertical nanotransistor, method for producing the same and memory assembly | |
| JP3497442B2 (ja) | 薄膜のパターン形成方法 | |
| CN117316956A (zh) | 阵列基板、阵列基板制备方法及显示面板 | |
| US8847226B2 (en) | Transistor including multiple reentrant profiles |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050510 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080229 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080324 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |