CN117316956A - 阵列基板、阵列基板制备方法及显示面板 - Google Patents
阵列基板、阵列基板制备方法及显示面板 Download PDFInfo
- Publication number
- CN117316956A CN117316956A CN202311244697.2A CN202311244697A CN117316956A CN 117316956 A CN117316956 A CN 117316956A CN 202311244697 A CN202311244697 A CN 202311244697A CN 117316956 A CN117316956 A CN 117316956A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- shielding
- gate
- doped region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 145
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 89
- 238000000034 method Methods 0.000 claims abstract description 44
- 230000008569 process Effects 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims description 74
- 229910052751 metal Inorganic materials 0.000 claims description 54
- 239000002184 metal Substances 0.000 claims description 53
- 238000005530 etching Methods 0.000 claims description 37
- 239000000126 substance Substances 0.000 claims description 28
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 238000005137 deposition process Methods 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 238000002347 injection Methods 0.000 abstract description 2
- 239000007924 injection Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 292
- 150000002500 ions Chemical class 0.000 description 11
- 230000000873 masking effect Effects 0.000 description 8
- 230000008859 change Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000002894 chemical waste Substances 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000004984 smart glass Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请公开了一种阵列基板、阵列基板制备方法及显示面板，阵列基板，包括：基板；半导体层，设于基板一侧，半导体层具有沟道区、位于沟道区外侧的轻掺杂区以及位于轻掺杂区外侧的重掺杂区；栅极层，设于半导体层背离基板一侧；遮蔽层，设于半导体层和栅极层之间，遮蔽层包括相连的主体部和延伸部，在沿平行基板所在平面的方向上，延伸部向远离主体部的方向延伸预定距离，主体部在基板上的正投影位于栅极层在基板上的正投影内，延伸部在半导体层上的正投影位于轻掺杂区内。只需一次离子掺杂注入即可形成半导体层的轻掺杂区和重掺杂区，工艺简单，且成本低。
Description
技术领域
本申请属于电子产品技术领域，尤其涉及一种阵列基板、阵列基板制备方法及显示面板。
背景技术
目前，阵列基板中的TFT(thin film transistor，薄膜晶体管)是液晶显示面板以及有源矩阵驱动式有机电致发光显示面板中的主要开关元件，其性能的好坏直接关系到显示面板的发展方向。
但现有阵列基板的结构限制，阵列基板制备工艺复杂，成本高。
因此，亟需一种新的阵列基板、阵列基板制备方法及显示面板。
发明内容
本申请实施例提供了一种阵列基板、阵列基板制备方法及显示面板，本申请只需一次离子掺杂注入即可形成半导体层的轻掺杂区和重掺杂区，工艺简单，成本低，金属单质，金属单质便于大面积镀膜成型，而且栅极层、遮蔽层的成分均一，没有变化，制备工艺更加简单且效果更佳。
本申请实施例一方面提供了一种阵列基板，包括：基板；半导体层，设于所述基板一侧，所述半导体层具有沟道区、位于所述沟道区外侧的轻掺杂区以及位于所述轻掺杂区外侧的重掺杂区；栅极层，设于所述半导体层背离所述基板一侧；遮蔽层，设于所述半导体层和所述栅极层之间，所述遮蔽层包括相连的主体部和延伸部，在沿平行所述基板所在平面的方向上，所述延伸部向远离所述主体部的方向延伸预定距离，所述主体部在所述基板上的正投影位于所述栅极层在所述基板上的正投影内，所述延伸部在所述半导体层上的正投影位于所述轻掺杂区内。
根据本申请的一个方面，所述栅极层、所述遮蔽层均包括金属单质；所述栅极层包括第一金属单质，所述遮蔽层包括第二金属单质，所述第一金属单质的刻蚀速率大于所述第二金属单质的刻蚀速率；优选的，所述第一金属单质包括钨金属，所述第二金属单质包括钼金属；优选的，所述第一金属单质包括钼金属，所述第二金属单质包括铝金属；优选的，所述第一金属单质包括钼金属，所述第二金属单质包括钛金属；优选的，所述栅极层、所述遮蔽层的材料相同。
根据本申请的一个方面，在沿垂直于所述基板所在平面的方向上，所述栅极层的厚度大于所述遮蔽层的厚度；优选的，在沿垂直于所述基板所在平面的方向上，所述栅极层的厚度范围为100nm～300nm，所述遮蔽层的厚度范围为5nm～10nm。
根据本申请的一个方面，还包括设于所述半导体层背离所述基板一侧的第一绝缘层，在沿远离所述基板的方向上，所述遮蔽层、所述栅极层层叠设于所述第一绝缘层背离所述基板一侧表面。
根据本申请的一个方面，在沿平行所述基板所在平面的方向上，所述延伸部向远离所述主体部的方向延伸的所述预定距离为5nm～300nm。
根据本申请的一个方面，还包括设于所述栅极层背离所述基板一侧的源极层和漏极层，所述源极层和所述漏极层分别通过过孔和所述重掺杂区的所述半导体层电连接。
本发明另一方面还提供了一种阵列基板制备方法，包括以下步骤：提供基板；在所述基板一侧形成半导体材料层；在所述半导体材料层背离所述基板一侧形成遮蔽层和栅极层，所述遮蔽层包括相连的主体部和延伸部，在沿平行所述基板所在平面的方向上，所述延伸部向远离所述主体部的方向延伸预定距离，所述主体部在所述基板上的正投影位于所述栅极层在所述基板上的正投影内；以所述遮蔽层为遮挡对所述半导体材料层进行掺杂以形成半导体层，所述半导体层具有沟道区、位于所述沟道区外侧的轻掺杂区以及位于所述轻掺杂区外侧的重掺杂区，所述延伸部在所述半导体层上的正投影位于所述轻掺杂区内。
根据本申请的另一个方面，在所述半导体材料层背离所述基板一侧形成遮蔽层和栅极层的步骤中，包括：在所述半导体材料层背离所述基板一侧通过沉积工艺依次形成遮蔽材料层和栅极材料层；对所述遮蔽材料层和所述栅极材料层进行刻蚀以形成所述遮蔽层和所述栅极层；优选的，所述栅极材料层的刻蚀速率大于所述遮蔽材料层的刻蚀速率。
根据本申请的另一个方面，在对所述遮蔽材料层和所述栅极材料层进行刻蚀以形成所述遮蔽层和所述栅极层的步骤中，包括：采用湿刻工艺或者干刻工艺一同对所述遮蔽材料层和所述栅极材料层进行刻蚀以形成所述遮蔽层和所述栅极层。
本发明又一方面还提供了一种显示面板，包括：如上述任一实施例中的阵列基板。
与现有技术相比，本申请实施例所提供的阵列基板包括基板、半导体层、栅极层以及遮蔽层，遮蔽层包括相连的主体部和延伸部，在沿平行基板所在平面的方向上，延伸部向远离主体部的方向延伸预定距离，即延伸部相对于栅极层外伸，在制备半导体层时，可以以遮蔽层对掺杂离子进行一定的遮挡，以使得，半导体层中对应于遮蔽层的部分形成掺杂浓度较低的轻掺杂区，而未被遮蔽层所遮挡的部分半导体层对应形成掺杂浓度较高的重掺杂区，相比于现有技术，本申请只需一次离子掺杂注入即可形成半导体层的轻掺杂区和重掺杂区，工艺简单，且成本低。进一步的，本申请实施例中的栅极层、遮蔽层均包括金属单质，金属单质便于大面积镀膜成型，而且栅极层、遮蔽层的成分均一，没有变化，制备工艺更加简单且效果更佳。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，显而易见地，下面所描述的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种阵列基板的结构示意图；
图2是本发明实施例提供的另一种阵列基板的结构示意图；
图3是本发明一种实施例提供的阵列基板制备方法的流程图；
图4是本发明一种实施例提供的阵列基板制备方法中步骤S110所得结构的剖面示意图；
图5是本发明一种实施例提供的阵列基板制备方法中步骤S120所得结构的剖面示意图；
图6是本发明一种实施例提供的阵列基板制备方法中步骤S130所得结构的剖面示意图；
图7是本发明一种实施例提供的阵列基板制备方法中步骤S140所得结构的剖面示意图。
附图中：
1-基板；11-玻璃层；12-衬底层；13-绝缘基板层；20-半导体材料层；2-半导体层；30-遮蔽材料层；3-遮蔽层；31-主体部；32-延伸部；40-栅极材料层；4-栅极层；5-源极层；6-漏极层；7-第一绝缘层；8-第二绝缘层；Y1-沟道区；Y2-轻掺杂区；Y3-重掺杂区。
具体实施方式
下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本申请，并不被配置为限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
在不脱离本申请的精神或范围的情况下，在本申请中能进行各种修改和变化，这对于本领域技术人员来说是显而易见的。因而，本申请意在覆盖落入所对应权利要求(要求保护的技术方案)及其等同物范围内的本申请的修改和变化。需要说明的是，本申请实施例所提供的实施方式，在不矛盾的情况下可以相互组合。
本申请实施例提供了一种阵列基板、阵列基板制备方法及显示面板，以下将结合附图1至图7对阵列基板、阵列基板制备方法及显示面板的各实施例进行说明。
请参阅图1至图2，图1是本发明实施例提供的一种阵列基板的结构示意图；图2是本发明实施例提供的另一种阵列基板的结构示意图。
本申请实施例提供的一种阵列基板，包括：基板1；半导体层2，设于基板1一侧，半导体层2具有沟道区Y1、位于沟道区Y1外侧的轻掺杂区Y2以及位于轻掺杂区Y2外侧的重掺杂区Y3；栅极层4，设于半导体层2背离基板1一侧；遮蔽层3，设于半导体层2和栅极层4之间，遮蔽层3包括相连的主体部31和延伸部32，在沿平行基板1所在平面的方向上，延伸部32向远离主体部31的方向延伸预定距离，主体部31在基板1上的正投影位于栅极层4在基板1上的正投影内，延伸部32在半导体层2上的正投影位于轻掺杂区Y2内。
本申请实施例所提供的阵列基板包括基板1、半导体层2、栅极层4以及遮蔽层3，遮蔽层3包括相连的主体部31和延伸部32，在沿平行基板1所在平面的方向上，延伸部32向远离主体部31的方向延伸预定距离，即延伸部32相对于栅极层4外伸，在制备半导体层2时，可以以遮蔽层3对掺杂离子进行一定的遮挡，以使得，半导体层2中对应于遮蔽层3的部分形成掺杂浓度较低的轻掺杂区Y2，而未被遮蔽层3所遮挡的部分半导体层2对应形成掺杂浓度较高的重掺杂区Y3，相比于现有技术，本申请只需一次离子掺杂注入即可形成半导体层2的轻掺杂区Y2和重掺杂区Y3，工艺简单，且成本低。
在本实施例中，沟道区Y1的部分半导体层2可以在栅极层4的控制下连通位于其两侧的轻掺杂区Y2以及重掺杂区Y3的部分半导体层2，改变栅极层4的电压可以改变沟道区Y1的半导体层2的电子密度，从而改变沟道区Y1的部分半导体层2的电阻。
基板1可以为硬质基板，如玻璃基板；也可以为柔性基板，其材质可以为聚酰亚胺、聚苯乙烯、聚对苯二甲酸乙二醇酯、聚对二甲苯、聚醚砜或聚萘二甲酸乙二醇酯。基板1主要用于支撑设置在其上的器件。
如图2所示，可选的，基板1可以包括多层结构，例如基板1包括层叠设置的玻璃层11、衬底层12以及绝缘基板层13。
半导体层2具体可以采用LTPS(Low Temperature Poly-Silicon，低温多晶硅)制成。
在一些可选的实施例中，本申请实施例中的栅极层4、遮蔽层3均包括金属单质，金属单质便于大面积镀膜成型，而且栅极层4、遮蔽层3的成分均一，没有变化，制备工艺更加简单且效果更佳。
在一些可选的实施例中，栅极层4包括第一金属单质，遮蔽层3包括第二金属单质，第一金属单质的刻蚀速率大于第二金属单质的刻蚀速率，在相同的刻蚀条件下，由于第一金属单质的刻蚀速率大于第二金属单质的刻蚀速率，因而，更多的第一金属单质将会被刻蚀，以将部分第二金属单质露出，以形成遮蔽层3的延伸部32，通过调整第一金属单质、第二金属单质的具体材料以及刻蚀工艺可以控制延伸部32的具体长度，进而控制轻掺杂区Y2的大小，便于调整半导体层2、栅极层4等膜层所形成晶体管器件的性能。
可选的，第一金属单质包括钨金属，第二金属单质包括钼金属。
可选的，第一金属单质包括钼金属，第二金属单质包括铝金属；
可选的，第一金属单质包括钼金属，第二金属单质包括钛金属。
可以理解的是，第一金属单质和第二金属单质的具体材料只要满足两者的刻蚀速率关系即可，并不局限于上述材料示例。
可选的，栅极层4、遮蔽层3也可以采用相同的材料制备，可以通过控制分步刻蚀形成栅极层4、遮蔽层3。
栅极层4和遮蔽层3均可以采用PVD(Physical Vapor Deposition，物理气相沉积)工艺沉积形成。
请参阅图1或图2，在一些可选的实施例中，在沿垂直于基板1所在平面的方向上，栅极层4的厚度大于遮蔽层3的厚度。
可以理解的是，栅极层4对应于半导体层2的沟道区Y1，沟道区Y1的部分半导体层2不需要进行离子注入掺杂，因而，需要提高栅极层4的厚度，且遮蔽层3的厚度也不宜过厚，过厚则会导致离子无法通过遮蔽层3进入半导体层2，形成半导体层2的轻掺杂区Y2。当然，遮蔽层3的厚度也不宜过小，过小则会导致通过遮蔽层3进入半导体层2的离子过多，使得轻掺杂区Y2的半导体层2的离子掺杂浓度过大。通过控制遮蔽层3的厚度可以对应调整轻掺杂区Y2的半导体层2的离子掺杂浓度。
经由发明人实验研究得到，在沿垂直于基板1所在平面的方向上，栅极层4的厚度范围为100nm～300nm，遮蔽层3的厚度范围为5nm～10nm。例如，栅极层4的厚度可以为100nm、150nm、200nm、250nm、300nm中任一者，而遮蔽层3的厚度可以为5nm、6nm、7nm、8nm、9nm、10nm中任一者，具体可以根据情况进行选择，并无特殊限定。
考虑到若遮蔽层3采用绝缘材料，则会导致遮蔽层3和第一绝缘层7一起作为设于栅极层4和位于沟道区Y1的半导体层2之间的绝缘层，导致实际的栅极层4和位于沟道区Y1的半导体层2之间的绝缘层的厚度和平坦度产生较大变化，导致实际的栅极-沟道电容减小且分布不均，使栅极层4对位于沟道区Y1的半导体层2的控制能力减小。
请参阅图1或图2，为了避免出现上述问题，在一些可选的实施例中，阵列基板还包括设于半导体层2背离基板1一侧的第一绝缘层7，在沿远离基板1的方向上，遮蔽层3、栅极层4层叠设于第一绝缘层7背离基板1一侧表面。
在本实施例中，栅极层4、遮蔽层3均包括金属单质，即栅极层4、遮蔽层3均采用导电材料制成，且遮蔽层3、栅极层4层叠设于第一绝缘层7背离基板1一侧表面，即栅极层4、遮蔽层3之间电连接，栅极层4、遮蔽层3同电位设置，栅极层4和位于沟道区Y1的半导体层2之间的绝缘层的厚度和平坦度不会产生变化，因而，不会对栅极-沟道电容产生影响，对栅极层4的控制能力也没有影响。
如图1所示，在一些可选的实施例中，在沿平行基板1所在平面的方向上，延伸部32向远离主体部31的方向延伸的预定距离L为5nm～300nm。可以理解的是，由于轻掺杂区Y2的半导体层2是在延伸部32对应离子的遮蔽下形成，因而，延伸部32向远离主体部31的方向延伸的预定距离L的大小决定了轻掺杂区Y2的半导体层2的范围大小。可选的，本实施例中在沿平行基板1所在平面的方向上，延伸部32向远离主体部31的方向延伸的预定距离L具体可以为5nm、10nm、20nm、50nm、70nm、100nm、150nm、200nm、250nm、300nm中任一者。
请参阅图1或图2，在一些可选的实施例中，阵列基板还包括设于栅极层4背离基板1一侧的源极层5和漏极层6，源极层5和漏极层6分别通过过孔和重掺杂区Y3的半导体层2电连接。
源极层5和漏极层6具体可以由Mo(钼)、Al(铝)、Ti(钛)、Cu(铜)、W(钨)等金属材料的单层或不同金属之间的叠层组合层形成。源极层5和漏极层6中任一者可以用于和OLED(Organic Light-Emitting Diode，有机发光半导体)或者LED(Lighting Emitting Diode，发光二极管)等发光单元电连接。
可选的，在源极层5、漏极层6和栅极层4之间还包括第二绝缘层8，第一绝缘层7和第二绝缘层8均可以采用氮化硅、氧化硅或者氮氧化硅中至少一者通过CVD(ChemicalVapor Deposition，化学气相沉积)工艺沉积形成。
请参阅图3，本发明实施例还提供了一种阵列基板制备方法，包括以下步骤：
S110：提供基板1，如图4所示；
S120：在基板1一侧形成半导体材料层20，如图5所示；
S130：在半导体材料层20背离基板1一侧形成遮蔽层3和栅极层4，遮蔽层3包括相连的主体部31和延伸部32，在沿平行基板1所在平面的方向上，延伸部32向远离主体部31的方向延伸预定距离，主体部31在基板1上的正投影位于栅极层4在基板1上的正投影内，如图6所示；
S140：以遮蔽层3为遮挡对半导体材料层20进行掺杂以形成半导体层2，半导体层2具有沟道区Y1、位于沟道区Y1外侧的轻掺杂区Y2以及位于轻掺杂区Y2外侧的重掺杂区Y3，延伸部32在半导体层2上的正投影位于轻掺杂区Y2内，如图7所示。
本申请实施例所提供的阵列基板制备方法，通过在半导体材料层20背离基板1一侧形成遮蔽层3和栅极层4，遮蔽层3包括相连的主体部31和延伸部32，在沿平行基板1所在平面的方向上，延伸部32向远离主体部31的方向延伸预定距离，即延伸部32相对于栅极层4外伸，在制备半导体层2时，可以以遮蔽层3对应掺杂离子进行一定的遮挡，以使得，半导体层2中对应于遮蔽层3的部分形成掺杂浓度较低的轻掺杂区Y2，而未被遮蔽层3所遮挡的部分半导体层2对应形成掺杂浓度较高的重掺杂区Y3，相比于现有技术只需一次离子掺杂注入即可形成半导体层2的轻掺杂区Y2和重掺杂区Y3，工艺简单，且成本低。进一步的，本申请实施例中的栅极层4、遮蔽层3均包括金属单质，金属单质便于大面积镀膜成型，而且栅极层4、遮蔽层3的成分均一，没有变化，制备工艺更加简单且效果更佳。
在步骤S110中，基板1可以采用单层结构，也可以采用多层结构，并无特殊限定。可选的，基板1可以包括多层结构，例如基板1包括层叠设置的玻璃层11、衬底层12以及绝缘基板层13。
在步骤S120中，半导体材料层20具体可以采用LTPS(Low Temperature Poly-Silicon，低温多晶硅)材料制成。
在步骤S130中，可以通过同一道工艺一同形成遮蔽层3和栅极层4，也可以通过多道工艺分别形成遮蔽层3和栅极层4。
可选的，在半导体材料层20背离基板1一侧形成遮蔽层3和栅极层4的步骤中，包括：在半导体材料层20背离基板1一侧通过沉积工艺依次形成遮蔽材料层30和栅极材料层40；对遮蔽材料层30和栅极材料层40进行刻蚀以形成遮蔽层3和栅极层4，栅极材料层40的刻蚀速率大于遮蔽材料层30的刻蚀速率。
沉积工艺具体可以采用PVD(Physical Vapor Deposition，物理气相沉积)工艺。之后刻蚀时，利用栅极材料层40的刻蚀速率大于遮蔽材料层30的刻蚀速率的性质，以使得更多的栅极材料层40被刻蚀，以暴露出部分遮蔽材料层30，进而使得露出部分形成遮蔽层3的延伸部32。
栅极材料层40的刻蚀速率大于遮蔽材料层30的刻蚀速率，即栅极材料层40的刻蚀速率和遮蔽材料层30的刻蚀速率不同，而上述栅极材料层40的刻蚀速率和遮蔽材料层30的刻蚀速率不同，也可以理解为栅极材料层40的刻蚀速率和遮蔽材料层30的刻蚀选择比不同，刻蚀选择比是指同一刻蚀条件下一种材料与另一种材料相对刻蚀速率快慢。
可选的，在对遮蔽材料层30和栅极材料层40进行刻蚀以形成遮蔽层3和栅极层4的步骤中，包括：
采用湿刻工艺或者干刻工艺一同对遮蔽材料层30和栅极材料层40进行刻蚀以形成遮蔽层3和栅极层4。
刻蚀包括湿刻工艺和干刻工艺，湿刻工艺和干刻工艺的区别就在于湿法使用溶剂或溶液来进行刻蚀。湿法刻蚀是一个纯粹的化学反应过程，是指利用溶液与预刻蚀材料之间的化学反应来去除未被掩蔽膜材料掩蔽的部分而达到刻蚀目的。优点是选择性好、重复性好、生产效率高、设备简单、成本低。而干刻工艺种类很多，包括光挥发、气相腐蚀、等离子体腐蚀等。干刻工艺的优点是：各向异性好，选择比高，可控性、灵活性、重复性好，细线条操作安全，易实现自动化，无化学废液，处理过程未引入污染，洁净度高。
本发明实施例可以采用湿刻工艺、干刻工艺中的一种，或者两者相结合，具体可以根据需要进行选择，并无特殊限定。
在步骤S140中，以遮蔽层3为遮挡，阻挡部分离子注入至半导体材料层20，以降低对应位置的半导体材料层20的离子掺杂浓度，以形成轻掺杂区Y2。而未设有遮蔽层3遮挡的部分半导体材料层20的离子掺杂浓度更高，以对应形成重掺杂区Y3。
本发明还提供了一种显示面板，包括：如上述任一实施例中的阵列基板。
因此，本发明实施例提供的显示面板具有上述任一实施例中阵列基板的技术方案所具有的技术效果，与上述实施例相同或相应的结构以及术语的解释在此不再赘述。
本发明实施例提供的显示面板可以为手机，也可以为任何具有显示功能的电子产品，包括但不限于以下类别：电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、智能手环、智能眼镜、车载显示器、医疗设备、工控设备、触摸交互终端等，本发明实施例对此不作特殊限定。
以上，仅为本申请的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、模块和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。
还需要说明的是，本申请中提及的示例性实施例，基于一系列的步骤或者装置描述一些方法或系统。但是，本申请不局限于上述步骤的顺序，也就是说，可以按照实施例中提及的顺序执行步骤，也可以不同于实施例中的顺序，或者若干步骤同时执行。
Claims (10)
1.一种阵列基板，其特征在于，包括：
基板；
半导体层，设于所述基板一侧，所述半导体层具有沟道区、位于所述沟道区外侧的轻掺杂区以及位于所述轻掺杂区外侧的重掺杂区；
栅极层，设于所述半导体层背离所述基板一侧；
遮蔽层，设于所述半导体层和所述栅极层之间，所述遮蔽层包括相连的主体部和延伸部，在沿平行所述基板所在平面的方向上，所述延伸部向远离所述主体部的方向延伸预定距离，所述主体部在所述基板上的正投影位于所述栅极层在所述基板上的正投影内，所述延伸部在所述半导体层上的正投影位于所述轻掺杂区内。
2.根据权利要求1所述的阵列基板，其特征在于，所述栅极层、所述遮蔽层均包括金属单质；
优选的，所述栅极层包括第一金属单质，所述遮蔽层包括第二金属单质，所述第一金属单质的刻蚀速率大于所述第二金属单质的刻蚀速率；
优选的，所述第一金属单质包括钨金属，所述第二金属单质包括钼金属；
优选的，所述第一金属单质包括钼金属，所述第二金属单质包括铝金属；
优选的，所述第一金属单质包括钼金属，所述第二金属单质包括钛金属；
优选的，所述栅极层、所述遮蔽层的材料相同。
3.根据权利要求1所述的阵列基板，其特征在于，在沿垂直于所述基板所在平面的方向上，所述栅极层的厚度大于所述遮蔽层的厚度；
优选的，在沿垂直于所述基板所在平面的方向上，所述栅极层的厚度范围为100nm～300nm，所述遮蔽层的厚度范围为5nm～10nm。
4.根据权利要求1所述的阵列基板，其特征在于，还包括设于所述半导体层背离所述基板一侧的第一绝缘层，在沿远离所述基板的方向上，所述遮蔽层、所述栅极层层叠设于所述第一绝缘层背离所述基板一侧表面。
5.根据权利要求1所述的阵列基板，其特征在于，在沿平行所述基板所在平面的方向上，所述延伸部向远离所述主体部的方向延伸的所述预定距离为5nm～300nm。
6.根据权利要求1所述的阵列基板，其特征在于，还包括设于所述栅极层背离所述基板一侧的源极层和漏极层，所述源极层和所述漏极层分别通过过孔和所述重掺杂区的所述半导体层电连接。
7.一种阵列基板制备方法，其特征在于，包括以下步骤：
提供基板；
在所述基板一侧形成半导体材料层；
在所述半导体材料层背离所述基板一侧形成遮蔽层和栅极层，所述遮蔽层包括相连的主体部和延伸部，在沿平行所述基板所在平面的方向上，所述延伸部向远离所述主体部的方向延伸预定距离，所述主体部在所述基板上的正投影位于所述栅极层在所述基板上的正投影内；
以所述遮蔽层为遮挡对所述半导体材料层进行掺杂以形成半导体层，所述半导体层具有沟道区、位于所述沟道区外侧的轻掺杂区以及位于所述轻掺杂区外侧的重掺杂区，所述延伸部在所述半导体层上的正投影位于所述轻掺杂区内。
8.根据权利要求7所述的阵列基板制备方法，其特征在于，在所述半导体材料层背离所述基板一侧形成遮蔽层和栅极层的步骤中，包括：
在所述半导体材料层背离所述基板一侧通过沉积工艺依次形成遮蔽材料层和栅极材料层；
对所述遮蔽材料层和所述栅极材料层进行刻蚀以形成所述遮蔽层和所述栅极层；
优选的，所述栅极材料层的刻蚀速率大于所述遮蔽材料层的刻蚀速率。
9.根据权利要求8所述的阵列基板制备方法，其特征在于，在对所述遮蔽材料层和所述栅极材料层进行刻蚀以形成所述遮蔽层和所述栅极层的步骤中，包括：
采用湿刻工艺或者干刻工艺一同对所述遮蔽材料层和所述栅极材料层进行刻蚀以形成所述遮蔽层和所述栅极层。
10.一种显示面板，其特征在于，包括：如权利要求1至6任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311244697.2A CN117316956A (zh) | 2023-09-25 | 2023-09-25 | 阵列基板、阵列基板制备方法及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311244697.2A CN117316956A (zh) | 2023-09-25 | 2023-09-25 | 阵列基板、阵列基板制备方法及显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117316956A true CN117316956A (zh) | 2023-12-29 |
Family
ID=89245581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311244697.2A Pending CN117316956A (zh) | 2023-09-25 | 2023-09-25 | 阵列基板、阵列基板制备方法及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117316956A (zh) |
-
2023
- 2023-09-25 CN CN202311244697.2A patent/CN117316956A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101659105B1 (ko) | 금속 산화물 반도체 박막 트랜지스터의 안정성 향상 | |
| US9666602B2 (en) | Thin-film transistor substrate and method of manufacturing the thin-film transistor substrate | |
| US20150214249A1 (en) | Array Substrate, Display Device and Manufacturing Method | |
| WO2018054122A1 (en) | Thin-film transistor, manufacturing method thereof, and array substrate | |
| US9246007B2 (en) | Oxide thin film transistor and method for manufacturing the same, array substrate, and display apparatus | |
| US9947796B2 (en) | Oxide thin film transistor and manufacturing method thereof, array substrate and display device | |
| KR20140074742A (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| CN104465783A (zh) | 薄膜晶体管及其制造方法 | |
| TWI557894B (zh) | 有機發光顯示裝置及其製造方法 | |
| KR20110072270A (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| CN109686794B (zh) | 薄膜晶体管及其制造方法、显示装置 | |
| US9704998B2 (en) | Thin film transistor and method of manufacturing the same, display substrate, and display apparatus | |
| US9786791B2 (en) | Thin film transistor, array substrate and method of manufacturing the same | |
| KR102080484B1 (ko) | 액정표시장치용 어레이기판 및 그의 제조방법 | |
| US9502442B2 (en) | Thin film transistor array substrate and method of manufacturing the same | |
| WO2016110100A1 (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| TW201505187A (zh) | 薄膜電晶體及其製造方法 | |
| US9263467B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| CN109148535B (zh) | 阵列基板及其制造方法、显示面板 | |
| KR102103428B1 (ko) | 박막 트랜지스터를 제조하는 방법, 박막 트랜지스터 및 디스플레이 장치 | |
| CN108039353B (zh) | 阵列基板及其制备方法、显示装置 | |
| CN117316956A (zh) | 阵列基板、阵列基板制备方法及显示面板 | |
| CN108886042B (zh) | 阵列基板及其制造方法、显示面板和显示设备 | |
| US20150069401A1 (en) | Thin film transistor substrate and method of manufacturing the thin film transistor substrate | |
| CN111223814A (zh) | 面板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |