TW201505187A - 薄膜電晶體及其製造方法 - Google Patents

薄膜電晶體及其製造方法 Download PDF

Info

Publication number
TW201505187A
TW201505187A TW103124516A TW103124516A TW201505187A TW 201505187 A TW201505187 A TW 201505187A TW 103124516 A TW103124516 A TW 103124516A TW 103124516 A TW103124516 A TW 103124516A TW 201505187 A TW201505187 A TW 201505187A
Authority
TW
Taiwan
Prior art keywords
layer
electrode
insulating layer
gate
disposed
Prior art date
Application number
TW103124516A
Other languages
English (en)
Inventor
Jung-Bae Kim
Bo-Yong Chung
Hae-Yeon Lee
Yong-Jae Kim
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW201505187A publication Critical patent/TW201505187A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/16—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising cuprous oxide or cuprous iodide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種薄膜電晶體，包括：一基材、一閘極、一緩衝層、一閘絕緣層、一主動層、一蝕刻停止層、一源極、與一汲極。該閘極形成於該基材上。該緩衝層部分地覆蓋該閘極的兩個邊部分(side portion)。該閘絕緣層覆蓋該閘極及該緩衝層。該主動層形成於該閘絕緣層上。該蝕刻停止層形成於該主動層上，且具有一第一開口及一第二開口於該主動層上。該源極形成於該蝕刻停止層上，且經由該第一開口與該主動層接觸。該汲極形成於該蝕刻停止層上，且經由該第二開口與該主動層接觸。

Description

薄膜電晶體及其製造方法
本發明的例示性實施態樣係關於一顯示裝置。更詳細而言，本發明的例示性實施態樣係關於一種薄膜電晶體，以及製造該薄膜電晶體的方法。
當使用各具有底部閘結構(bottom-gate structure)的薄膜電晶體製造高解析度的大面積顯示器時，該等薄膜電晶體的尺寸應該減少以確保一開口比例(opening ratio)。當薄膜電晶體的尺寸減少，可以減少該等薄膜電晶體的相對應閘絕緣層的厚度。於此，若閘絕緣層的厚度減少，閘極與源極之間的距離及/或閘極與汲極之間的距離將會縮短。因此，閘極、源極、與汲極可能被損害。此外，在閘極與源極之間的重疊區域及/或閘極與汲極之間的重疊區域中，可能產生一重疊電容。然而，閘絕緣層的厚度應該增加以避免重疊電容的增加。此外，薄膜電晶體的尺寸需要增加以確保(即，維持)一致的通電性質(on-current characteristics)。因此，必須在不增加重疊電容的情況下減少薄膜電晶體的尺寸，以製造高解析度的大面積顯示器。
本發明的例示性實施態樣提供一薄膜電晶體，其可在不增加重疊電容的情況下以小尺寸製造。
本發明的例示性實施態樣提供一儲存電容器，其具有增加的電容率，且以小尺寸製造。
本發明另外的特點將於下文敘述，其部分將揭露於下文描述，或是可由實踐本發明獲得教示。
本發明的其他方面、特點、及優點，藉由簡單例示部分的特定實施態樣及實現內容，包括實行本發明的最佳態樣，在以下詳細說明書中清楚揭露。本發明亦可以其他不同的實施態樣進行，且在不背離本發明精神與範圍的情況下，可以多種顯然的方法修改本發明的一些細節。因此，圖式及說明書將視為於本質上是例示性而非限制性的。
本發明的例示性實施態樣提供一種薄膜電晶體。該薄膜電晶體包括一基材。該薄膜電晶體包括一閘極，設置於該基材上。該薄膜電晶體包括一緩衝層，部分地覆蓋該閘極的邊部分。該薄膜電晶體包括一閘絕緣層，覆蓋該閘極及該緩衝層。該薄膜電晶體包括一主動層，設置於該閘絕緣層上。該薄膜電晶體包括一蝕刻停止層，設置於該主動層上。該蝕刻停止層具有一第一開口及一第二開口於該主動層上。該薄膜電晶體包括一源極，設置於該蝕刻停止層上。該源極經由該第一開口與該主動層接觸。該薄膜電晶體包括包括一汲極，設置於該蝕刻停止層上，該汲極經 由該第二開口與該主動層接觸。
本發明的例示性實施態樣提供一種製造薄膜電晶體的方法。該方法包括在基材上形成一閘極。該方法包括在閘極的邊部分形成一緩衝層。該方法包括在該閘極及該緩衝層上形成一閘絕緣層。該方法包括在閘絕緣層上形成一主動層。該方法包括在主動層上形成一蝕刻停止層，該蝕刻停止層包括一第一開口及一第二開口於該主動層上。該方法亦包括形成一源極及一汲極，該源極與該汲極分別經由該第一開口與該第二開口與該主動層接觸。
本發明的例示性實施態樣提供一種儲存電容器。該儲存電容器包括一基材。該儲存電容器包括一第一電極，設置於該基材上。該儲存電容器包括一緩衝層於該第一電極的邊部分上。該儲存電容器包括一絕緣層，覆蓋該第一電極及該緩衝層。該儲存電容器包括一絕緣中間層，設置於該絕緣層上。該儲存電容器包括一第二電極，設置於該絕緣中間層上，該第二電極相對於該第一電極。
本發明的例示性實施態樣提供一種製造儲存電容器的方法。該方法包括在基材上形成一第一電極。該方法包括在第一電極的邊部分形成一緩衝層。該方法包括在該第一電極及該緩衝層上形成一絕緣層。該方法包括在絕緣層上形成一絕緣中間層。該方法亦包括在該絕緣中間層上，形成相對於該第一電極的第二電極。
本發明的例示性實施態樣揭露一種薄膜電晶體。該 薄膜電晶體包括一基材、形成於該基材上的一閘極、一源極、及一汲極。該薄膜電晶體包括覆蓋該閘極的一絕緣層，該絕緣層包含傾斜的表面以及凹向下的區域(downward-concave region)，其中形成一緩衝層以覆蓋該閘極的兩邊。該薄膜電晶體包括形成於絕緣層上的主動層，以及形成於主動層的一部分的蝕刻停止層，該蝕刻停止層包含開口；其中該主動層經由該開口與源極與汲極接觸。形成一重疊區域，該重疊區域包括該緩衝層的一部分、該絕緣層的一部分、以及該主動層的一部分，其中，在該重疊區域的緩衝層厚度係小於在基材區域的緩衝層厚度，且其中該絕緣層係藉由該緩衝層而形成為薄的。
本發明的例示性實施態樣揭露一種半導體元件。該元件包括一基材。該元件包括一第一電極，設置於該基材上。該元件包括一第一絕緣層，設置於該第一電極上且包含一開口，暴露出該第一電極上表面的第一部分，該上表面的第一部分係小於該第一電極的整體上表面。該元件包括一第二絕緣層，設置於該第一絕緣層上且位於該第一絕緣層的開口中。該元件包括一主動層，設置於該第二絕緣層上。該元件包括一第三絕緣層，設置於該主動層上，該第三絕緣層包含一第一開口及一第二開口。該元件包括一第二電極，設置於該第三絕緣層上，該第二電極係經由該第一開口與該主動層接觸。該元件包括一第三電極，設置於該第三絕緣層上，該第三電極係經由該第二開口與該主動層接觸。
應理解，上文之一般描述與下文之詳細描述係例示性且為解釋用的，且係用於對所請之發明提供進一步解釋。
100‧‧‧薄膜電晶體
250、450、750‧‧‧基材
110、510‧‧‧閘極
130、330、530‧‧‧緩衝層
150、550‧‧‧閘絕緣層
170、570‧‧‧主動層
190、590‧‧‧蝕刻停止層
210、610‧‧‧源極
230、630‧‧‧汲極
300‧‧‧儲存電容器
310‧‧‧第一電極
350‧‧‧絕緣層
370、670‧‧‧絕緣中間層
390、650‧‧‧第二電極
I‧‧‧電場集中最小化區域
後附圖式係包含用以提供對本發明的進一步理解，且併於本文中而形成說明書的一部分，其示出本發明的例示性實施態樣，且與敘述內容一起解釋本發明的原理。
第1圖係示出根據例示性實施態樣的薄膜電晶體之截面圖。
第2A至2F圖係示出製造第1圖中薄膜電晶體的方法之截面圖。
第3圖係示出根據例示性實施態樣的儲存電容器之截面圖。
第4A至4E圖係示出製造第3圖中儲存電容器的方法之截面圖。
第5圖係示出根據例示性實施態樣的一薄膜電晶體及一儲存電容器之截面圖。
此處揭露一薄膜電晶體及一製造薄膜電晶體之方法。在以下敘述中，為了解釋需要，列出許多特定細節以提供對本發明的透徹理解。然而，對本領域技術人士而言，顯然可在沒有該等特定細節的情況下，或在均等的安排下，實行本發明。舉例而言，周知的結構和裝置係以方塊圖形式示出，以避免不必要地模糊本發明。
以下將參照後附圖式更詳細描述例示性的實施態樣。然而，發明的概念可以多種不同形式實施，且不應被解釋為限制於此處所列出的例示性實施態樣。在附圖中，為清晰起見，可誇大層與區域之厚度及相對厚度。
將可理解，當一元件或層被描述為在另一元件或層「之上(on)」、與另一元件或層「連接(connected to)」或「耦合(coupled to)」，其可直接位於另一元件或層上或直接連接或耦合，或是可以存在有介於中間的元件或層。相對而言，當一元件或層被描述為直接在另一元件或層之上(directly on)、與另一元件或層直接連接(directly connected to)或直接耦合(directly coupled to)，則並沒有存在介於中間的元件或層。相似或類似的元件符號一般皆代指相似或類似的元件。如本文中所使用，用語「及/或」包括所列出項目中，一或多種項目之任何及全部的組合。
將可理解，雖然本文中可使用用語第一、第二及第三描述多種元件、組分、區域、層、圖樣、及/或分段，該等元件、組分、區域、層、圖樣、及/或分段並不應由該等用語而限制。該用語僅用於將一元件、組分、區域、層、圖樣、或分段與另一區域、層、圖樣、或分段區隔。因此，以下討論的第一元件、組分、區域、層、圖樣、或分段可以被稱作第二元件、組分、區域、層、圖樣、或分段，而不背離例示性實施態樣的教示。
關於空間位置的用語，例如位於下方或上方(beneath、below、lower、above、upper)可用於本文中以利於描述如附圖中一元件或特定物相對於其他元件或物的關係。應理解，不僅是圖 中繪示的位向，該等空間位置用語還用意包含裝置在使用或操作時的其他位向。舉例而言，若圖中的裝置被翻轉，描述為在其他元件或物「之下(below或beneath)」的元件，其位向將會變為在其他元件或物「之上(above)」。因此，例示性用語「下」可同時包含上方與下方的位向。裝置也可以其它方式定位(例如旋轉90度或其他的位向)，而該等空間位置用語係相對應地解釋。
本文使用的用語僅用於描述例示性實施態樣，而並非用以限制本發明。如本文中，除非前後文有明確相反指示，單數用語「一(a、an)」及「該(the)」亦包括複數形式。將進一步理解，本文中用語「包含(comprise及/或comprising)」係說明所稱的物、數值、步驟、操作、元件、及/或組分的存在，但並不排除一或多種其他物、數值、步驟、操作、元件、組分、及/或群組的存在或添加。
本文中參照截面圖描述例示性實施態樣，該截面圖係示意地描繪根據本發明概念而理想化的例示性實施態樣(及其中間結構)。因此，可預期因為例如製造技術及/或公差而造成繪示形狀的改變。因此，例示性實施態樣不應被視為限制於所繪出的特定的區域形狀，而是包括例如由製造所產生的形狀變化。圖中所繪示的區域本質上係示意性的，且其形狀並非用意於繪示裝置的區域的真正形狀，且並非用意於限制本發明概念的範圍。
將可理解，當一元件或層被描述為在另一元件或層「之上(on)」、或與另一元件或層「連接(connectedto)」，其可直接位於另一元件或層上或直接連接，或是可以存在有介於中間 的元件或層。相對而言，當一元件或層被描述為直接在另一元件或層之上(directly on)、或與另一元件或層直接連接(directly connectedto)，則並沒有存在介於中間的元件或層。將可理解，為了本揭露的目的，「X、Y、及Z之至少一者」可解釋為僅有X、僅有Y、僅有Z，或是X、Y、及Z的二或多個之任何組合(例如XYZ、XYY、YZ、ZZ)。
若無其他定義，本文使用的所有用語(包括技術及科學用語)皆具有與本發明所屬技術領域具通常知識者所一般理解的相同意義。更可理解，該等用語如同在通常使用的辭典中所定義者，應詮釋為與相關領域的文中所使用者具有相同意義，且除非本文中有敘述，則不應詮釋為理想化或過度形式化的概念。
第1圖係示出根據例示性實施態樣的薄膜電晶體之截面圖。
參照第1圖，薄膜電晶體100可包括基材250、閘極110、緩衝層130、閘絕緣層150、主動層170、蝕刻停止層190、源極210、以及汲極230。
舉例而言，基材250可包括基於玻璃的材料或有彈性的基於塑膠的材料。例如，基材250可對應於玻璃基材、石英基材、以及聚合物樹脂基材。在一些例示性實施態樣中，基材250可更包括一絕緣層(未示出)，設置在該基材250上。該絕緣層可包括絕緣材料。例如，該絕緣層可包括無機絕緣材料，包括SiOx、SiNx、SiOxNy、SiOxCy、及SiCxNy的至少一者。
閘極110可形成於基材250上。閘極110可包括金屬、合金、金屬氮化物、導電金屬氧化物、及透明導電材料的至少一者。例如，閘極110可包括鋁(Al)、鋁合金、氮化鋁(AlNx)、銀(Ag)、銀合金、鎢(W)、氮化鎢(WNx)、銅(Cu)、銅合金、鎳(Ni)、鉻(Cr)、氮化鉻(CrNx)、鉬(Mo)、鉬合金、鈦(Ti)、氮化鈦(TiNx)、鉑(Pt)、鉭(Ta)、氮化鉭(TaNx)、釹(Nd)、鈧(Sc)、鍶釕氧化物(SRO)、氧化鋅(ZnOx)、銦錫氧化物(ITO)、氧化錫(SnOx)、氧化銦(InOx)、氧化鎵(GaOx)、以及銦鋅氧化物(IZO)的至少一者。該等材料可以單獨使用或以其混合物形式使用。
在一些例示性實施態樣中，閘極110可具有底部閘結構。例如，閘極110的厚度可為約5000埃(Å)。當閘極110的厚度增加，則可降低閘極110的電阻。
舉例而言，緩衝層130可形成於基材250上。緩衝層130可部分地覆蓋閘極110的兩個邊部分。緩衝層130可包括基於氧化物的材料。例如，緩衝層130可包括氧化矽(SiOx)、氮化矽(SiNx)、氮氧化矽(SiOxNy)、碳氧化矽(SiOxCy)、以及氮碳化矽(SiCxNy)的至少一者。設置在閘極110上的緩衝層130的厚度，和設置在基材250上的緩衝層130的厚度可實質上相同。此外，緩衝層130的相對表面可朝向彼此傾斜。
閘極110的兩個邊部分可為該閘極110相對應的兩個邊緣部分。於此，電場可能集中(concentrated)在閘極110的邊緣部分。薄膜電晶體100可能因為在閘極110的邊緣部分的電場集中而損傷。因此，可將緩衝層130形成於閘極110的兩個邊 部分。
形成於閘極110的兩個邊部分的緩衝層130可增加閘極110與源極210之間的距離及/或閘極110與汲極230之間的距離。當距離增加，緩衝層130可預防閘極110、源極210、及汲極230的損傷。可以減少由閘極110與源極210之間的重疊區域及/或閘極110與汲極230之間的重疊區域所導致的電容。在例示性實施態樣中，該重疊區域可被稱為電場集中最小化區域(electric field concentration minimization region)I。電場集中最小化區域I可包括緩衝層130的一部分、閘絕緣層150的一部分、以及主動層170的一部分。因此，電場集中最小化區域I的厚度(即，閘極110與源極210之間的距離及/或閘極110與汲極230之間的距離)可為緩衝層130的厚度、閘絕緣層150的厚度、以及主動層170的厚度之總和。
舉例而言，閘絕緣層150可覆蓋閘極110與緩衝層130。閘絕緣層150可形成於閘極110與主動層170之間。閘極110與主動層170可由閘絕緣層150絕緣。閘絕緣層150可沿緩衝層130的相對表面形成。閘絕緣層150可構成一凹向下的區域。閘絕緣層150可由氧化矽及/或金屬氧化物形成。例如，閘絕緣層150可包括氧化矽(SiOx)、氮化矽(SiNx)、氮氧化矽(SiOxNy)、碳氧化矽(SiOxCy)、氮碳化矽(SiCxNy)、氧化鉿(HfOx)、氧化鋁(AlOx)、氧化鋯(ZrOx)、氧化鈦(TiOx)、以及氧化鉭(TaOx)的至少一者。
由於緩衝層130形成在基材250上，可以增加電場集中最小化區域I的厚度。因此，由於電場集中最小化區域I的厚 度增加，閘絕緣層150可以形成為薄的。當閘絕緣層150形成為薄的，則可縮短閘極110和主動層170之間的距離。結果可以增進薄膜電晶體100的通電性質。因此，可以減少薄膜電晶體100的尺寸，而增加高解析度大面積顯示器的開口比例。
舉例而言，主動層170可形成於閘絕緣層150上。主動層170可包括銦(In)、鎵(Ga)、及鋅(Zn)的至少一者。主動層170可經由蝕刻停止層190的開口分別與源極210和汲極230接觸。主動層170可沿緩衝層130的相對表面形成。例如，主動層170可形成為構成一凹向下的區域。因此可縮短閘極110和主動層170之間的距離。此外，可以增進薄膜電晶體100的通電性質。因此，可以減少薄膜電晶體100的尺寸，而增加高解析度大面積顯示器的開口比例。
蝕刻停止層190可形成於主動層170的一部分及閘絕緣層150的一部分上。蝕刻停止層190可包括一第一開口及一第二開口。在蝕刻停止層190中，源極210可經由第一開口與主動層170接觸，而汲極230可經由第二開口與主動層170接觸。蝕刻停止層190可包括氧化矽(SiOx)、氮化矽(SiNx)、氮氧化矽(SiOxNy)、碳氧化矽(SiOxCy)、氮碳化矽(SiCxNy)、氧化鉿(HfOx)、氧化鋁(AlOx)、氧化鋯(ZrOx)、氧化鈦(TiOx)、以及氧化鉭(TaOx)的至少一者。
舉例而言，源極210與汲極230可形成於蝕刻停止層190上。於此，源極210和汲極230可分別經由第一開口及第二開口與主動層170接觸。源極210和汲極230可包括金屬、合 金、金屬氮化物、導電金屬氧化物、及透明導電材料的至少一者。例如，源極210和汲極230可包括鋁(Al)、鋁合金、氮化鋁(AlNx)、銀(Ag)、銀合金、鎢(W)、氮化鎢(WNx)、銅(Cu)、銅合金、鎳(Ni)、鉻(Cr)、氮化鉻(CrNx)、鉬(Mo)、鉬合金、鈦(Ti)、氮化鈦(TiNx)、鉑(Pt)、鉭(Ta)、氮化鉭(TaNx)、釹(Nd)、鈧(Sc)、鍶釕氧化物(SRO)、氧化鋅(ZnOx)、銦錫氧化物(ITO)、氧化錫(SnOx)、氧化銦(InOx)、氧化鎵(GaOx)、以及銦鋅氧化物(IZO)的至少一者。
如前所述，由於閘極110的厚度增加、閘絕緣層150形成為薄的、以及緩衝層130形成於閘極110與閘絕緣層150之間，可以增進薄膜電晶體100的通電性質。結果，可以減少薄膜電晶體100的尺寸，且可增加高解析度大面積顯示器的開口比例。因此，可藉由使用薄膜電晶體100製造高解析度大面積顯示器。
第2A至2F圖係示出製造第1圖中薄膜電晶體的方法之截面圖。
參照第2A圖，閘極110可形成於基材250上。如第2A圖所示，舉例而言，用於形成閘極110的材料可被沉積在基材250上，並使用遮罩進行圖樣化，以形成閘極110。
參照第2B圖，覆蓋閘極110的邊部分的緩衝層130可形成於閘極110上。如第2B圖所示，用於形成緩衝層130的材料可被沉積在閘極110上，並使用遮罩進行圖樣化，以形成緩衝層130。設置在閘極110上的緩衝層130的厚度，和設置在基材250上的緩衝層130的厚度可實質上相同。此外，緩衝層130的相對表面可朝向彼此傾斜。雖然第1圖和第2C圖顯示緩衝層130被 圖樣化以暴露出閘極110的上表面，也可能有其他變化。舉例而言，當緩衝層130係由至少二層(例如，SiOx和SiNx)層疊而形成時，可以省略形成閘絕緣層150的製程。例如，SiOx的蝕刻速率(例如蝕刻速度)可能是慢的，而SiNx的蝕刻速率可能是快的。可在不暴露閘極110上表面的情況下，藉由SiOx和SiNx的蝕刻速率差而形成緩衝層130。SiOx可形成於緩衝層130底部，而SiNx可形成於緩衝層130頂部(例如在SiOx上)。如第2C圖所示，可使用遮罩將緩衝層130圖樣化以形成結合緩衝層130和閘絕緣層150的形狀。在此情形下，SiOx可以薄地形成(thinly formed)在緩衝層130的凹區域。然而，當緩衝層130係由至少二層層疊而形成時，緩衝層130的凹區域的表面可能是粗糙的。當主動層170形成在粗糙表面上時，薄膜電晶體可能產生故障。因此，根據本發明的例示性實施態樣，較佳於緩衝層130形成後，將閘絕緣層150形成在緩衝層130和閘極110上。
參照第2C圖，舉例而言，可形成覆蓋閘極110和緩衝層130的閘絕緣層150。閘絕緣層150可薄地沉積於緩衝層130和閘極110上。當閘絕緣層150沉積為薄的，可縮短閘極110和主動層170的距離。結果可以增進薄膜電晶體100的通電性質。此外，可以減少薄膜電晶體100的尺寸，且可增加高解析度大面積顯示器的開口比例。閘絕緣層150可沿緩衝層130的相對表面形成。緩衝層130的傾斜表面與閘絕緣層150的傾斜表面可為平行。如第2C圖所示，閘絕緣層150可形成為構成一凹向下的區域。
參照第2D圖，舉例而言，主動層170可形成於閘絕 緣層150上。如第2D圖所示，用於形成主動層170的材料可被沉積在閘絕緣層150上，並使用遮罩進行圖樣化，以形成主動層170。主動層170可沿緩衝層130的相對表面形成。緩衝層130的傾斜表面與主動層170的傾斜表面可為平行。主動層170可形成為構成一凹向下的區域。因此，可縮短閘極110和主動層170之間的距離。結果可以增進薄膜電晶體100的通電性質。此外，可以減少薄膜電晶體100的尺寸，而增加高解析度大面積顯示器的開口比例。
參照第2E圖，舉例而言，包括第一開口及第二開口的蝕刻停止層190可形成於主動層170上。如第2E圖所示，蝕刻停止層190可沉積於主動層170和一部分的閘絕緣層150上。可使用遮罩進行蝕刻停止層190的圖樣化，以形成暴露該主動層的第一開口及第二開口。
參照第2F圖，舉例而言，可形成源極210，其經由該第一開口與主動層接觸，以及可形成汲極230，其經由該第二開口與主動層接觸。如第2F圖所示，用於形成源極210及汲極230的材料可形成於該基材上，並使用遮罩進行圖樣化，以形成源極210及汲極230。
第3圖係示出根據例示性實施態樣的儲存電容器之截面圖。
參照第3圖，舉例而言，儲存電容器300可包括基材450、第一電極310、緩衝層330、絕緣層350、絕緣中間層370、以及第二電極390。
基材450可包括基於玻璃的材料或有彈性的基於塑膠的材料。例如，基材250可對應於玻璃基材、石英基材、或是聚合物樹脂基材。在一些例示性實施態樣中，基材450可更包括一絕緣層，設置在該基材450上。該絕緣層可包括絕緣材料。例如，該絕緣層的材料可包括無機絕緣材料，包括SiOx、SiNx、SiOxNy、SiOxCy、及SiCxNy的至少一者。
第一電極310可形成於基材450上。第一電極310可包括金屬、合金、金屬氮化物、導電金屬氧化物、及透明導電材料的至少一者。例如，第一電極310可包括鋁(Al)、鋁合金、氮化鋁(AlNx)、銀(Ag)、銀合金、鎢(W)、氮化鎢(WNx)、銅(Cu)、銅合金、鎳(Ni)、鉻(Cr)、氮化鉻(CrNx)、鉬(Mo)、鉬合金、鈦(Ti)、氮化鈦(TiNx)、鉑(Pt)、鉭(Ta)、氮化鉭(TaNx)、釹(Nd)、鈧(Sc)、鍶釕氧化物(SRO)、氧化鋅(ZnOx)、銦錫氧化物(ITO)、氧化錫(SnOx)、氧化銦(InOx)、氧化鎵(GaOx)、以及銦鋅氧化物(IZO)的至少一者。該等材料可以單獨使用或以其混合物形式使用。
在例示性實施態樣中，第一電極310的厚度可為約5000埃(Å)。當第一電極310的厚度增加，則可降低第一電極310的電阻。
舉例而言，緩衝層330可形成於基材450上。緩衝層330可部分地覆蓋第一電極310的兩個邊部分。緩衝層330可包括基於氧化物的材料。例如，緩衝層330可包括氧化矽(SiOx)、氮化矽(SiNx)、氮氧化矽(SiOxNy)、碳氧化矽(SiOxCy)、以及氮碳化矽(SiCxNy)的至少一者。設置在第一電極310上的緩衝層330 的厚度，和設置在基材450上的緩衝層330的厚度可實質上相同。例如，緩衝層330的相對表面可朝向彼此傾斜。
第一電極310的兩個邊部分可為該第一電極310相對應的兩個邊緣部分。於此，電場可能集中在第一電極310的邊緣部分。儲存電容器300可能因為在第一電極310的邊緣部分的電場集中而損傷。因此，可將緩衝層330形成於第一電極310的兩個邊部分。
形成於第一電極310的兩個邊部分的緩衝層330可增加第一電極310與第二電極390之間的距離。當距離增加，緩衝層330可預防第一電極310與第二電極390的損傷。
絕緣層350可覆蓋第一電極310與緩衝層330。絕緣層350可形成於第一電極310與絕緣中間層370之間。第一電極310與第二電極390可由絕緣中間層370絕緣。絕緣層350可沿緩衝層330的相對表面形成。絕緣層350可構成一凹向下的區域。絕緣層350可由氧化矽或金屬氧化物形成。例如，絕緣層350可包括氧化矽(SiOx)、氮化矽(SiNx)、氮氧化矽(SiOxNy)、碳氧化矽(SiOxCy)、氮碳化矽(SiCxNy)、氧化鉿(HfOx)、氧化鋁(AlOx)、氧化鋯(ZrOx)、氧化鈦(TiOx)、以及氧化鉭(TaOx)的至少一者。
由於緩衝層330形成在基材450上，可以增加在第一電極310和第二電極390之間，於緩衝層330中所形成電場集中最小化區域的厚度。因此，由於電場集中最小化區域的厚度增加，絕緣層350可以形成為薄的。當絕緣層350形成為薄的，則可縮短第一電極310和第二電極390之間的距離。結果可以增加 儲存電容器300的電容。因此，可以減少儲存電容器300的尺寸，而增加高解析度大面積顯示器的開口比例。
絕緣中間層370可形成於絕緣層350上。絕緣中間層370可為非晶矽、多晶矽、或是一具有有機半導體材料的主動層。例如，該主動層可包括銦(In)、鎵(Ga)、或鋅(Zn)。在例示性實施態樣中，絕緣中間層370可為一蝕刻停止層，其中包括氧化矽(SiOx)、氮化矽(SiNx)、氮氧化矽(SiOxNy)、碳氧化矽(SiOxCy)、氮碳化矽(SiCxNy)、氧化鉿(HfOx)、氧化鋁(AlOx)、氧化鋯(ZrOx)、氧化鈦(TiOx)、以及氧化鉭(TaOx)的至少一者。絕緣中間層370可設置於第二電極390和絕緣層350之間，且可將第一電極310和第二電極390絕緣。
絕緣中間層370可沿絕緣層350的相對表面形成。絕緣中間層370可構成一凹向下的區域。因此，可縮短第一電極310和絕緣中間層370之間的距離，且可以增加儲存電容器300的電容。因此，可以減少儲存電容器300的尺寸，而增加高解析度大面積顯示器的開口比例。
舉例而言，第二電極390可形成於絕緣中間層370上。第二電極390可包括金屬、合金、金屬氮化物、導電金屬氧化物、及透明導電材料的至少一者。例如，第二電極390可包括鋁(Al)、鋁合金、氮化鋁(AlNx)、銀(Ag)、銀合金、鎢(W)、氮化鎢(WNx)、銅(Cu)、銅合金、鎳(Ni)、鉻(Cr)、氮化鉻(CrNx)、鉬(Mo)、鉬合金、鈦(Ti)、氮化鈦(TiNx)、鉑(Pt)、鉭(Ta)、氮化鉭(TaNx)、釹(Nd)、鈧(Sc)、鍶釕氧化物(SRO)、氧化鋅(ZnOx)、銦錫氧化物 (ITO)、氧化錫(SnOx)、氧化銦(InOx)、氧化鎵(GaOx)、以及銦鋅氧化物(IZO)的至少一者。
如前所述，由於第一電極310的厚度增加、絕緣層350形成為薄的、以及緩衝層330形成於第一電極310與第二電極390之間，可以增進儲存電容器300的電容。結果，可以減少儲存電容器300的尺寸，且可增加高解析度大面積顯示器的開口比例。因此，可藉由使用儲存電容器300製造高解析度大面積顯示器。
第4A至4E圖係示出製造第3圖中儲存電容器的方法之截面圖。
參照第4A圖，第一電極310可形成於基材450上。舉例而言，用於形成第一電極310的材料可被沉積在基材450上，並使用遮罩進行圖樣化，以形成第一電極310，如第4A圖所示。參照第4B圖，覆蓋第一電極310的兩個邊部分的緩衝層330可形成於第一電極310上。如第4B圖所示，例如，用於形成緩衝層330的材料可被沉積在基材450和第一電極310上，並使用遮罩進行圖樣化，以形成緩衝層330。設置在第一電極310上的緩衝層330的厚度，和設置在基材450上的緩衝層330的厚度可實質上相同，且緩衝層330的相對表面可朝向彼此傾斜。
參照第4C圖，舉例而言，可形成覆蓋第一電極310和緩衝層330的絕緣層350。絕緣層350可薄地沉積於緩衝層330和第一電極310上。當絕緣層350沉積為薄的，可在沒有緩衝層330的區域，縮短第一電極310和第二電極390的距離。結果可以增進儲存電容器300的電容。此外，可以減少儲存電容器300的 尺寸，且可增加高解析度大面積顯示器的開口比例。絕緣層350可沿緩衝層330的相對表面形成。緩衝層330的傾斜表面與絕緣層350的傾斜表面可為平行。如第4C圖所示，絕緣層350可形成為構成一凹向下的區域。
參照第4D圖，舉例而言，絕緣中間層370可形成於絕緣層350上。如第4D圖所示，絕緣中間層370可被沉積在絕緣層350上，且可使用遮罩進行絕緣中間層370的圖樣化。絕緣中間層370可沿緩衝層330的相對表面形成。絕緣中間層370的傾斜表面與絕緣中間層370的傾斜表面可為平行。絕緣中間層370可形成為構成一凹向下的區域。因此，可縮短第一電極310和第二電極390之間的距離。結果可以增進儲存電容器300的電容。此外，可以減少儲存電容器300的尺寸，而增加高解析度大面積顯示器的開口比例。
參照第4E圖，舉例而言，第二電極390可形成於絕緣中間層370上。如第4E圖所示，例如，用於形成第二電極390的材料可沉積於絕緣中間層370上，並使用遮罩進行圖樣化，以形成第二電極390。
第5圖係示出根據例示性實施態樣的一薄膜電晶體及一儲存電容器之截面圖。
參照第5圖，舉例而言，部分地繪示出包括薄膜電晶體以及儲存電容器的顯示面板。顯示面板的結構可包括基材750、閘極510、緩衝層530、閘絕緣層550、主動層570、蝕刻停止層590、源極610、汲極630、絕緣中間層670、以及第二電極650。 由於顯示面板的結構已參照第1至4圖描述，將不再重複敘述之。如第5圖所示，例如，該薄膜電晶體以及該儲存電容器可以同時製造。
如前所述，由於閘極110的厚度增加、閘絕緣層150形成為薄的、以及緩衝層130形成於閘極110與閘絕緣層150之間，可以增進薄膜電晶體100的通電性質。而由於第一電極310的厚度增加、絕緣層350形成為薄的、以及緩衝層330形成於第一電極310與第二電極390之間，可以增進儲存電容器300的電容。結果，可以減少薄膜電晶體與儲存電容器的尺寸，且可增加高解析度大面積顯示器的開口比例。因此，可藉由使用儲存電容器與儲存電容器製造高解析度大面積顯示器。
本發明可應用於任何包括至少一個薄膜電晶體的電子器材。舉例而言，本發明可應用於行動電話、智慧型手機、膝上型電腦、平板電腦、電腦、個人數位助理(PDA)、行動多媒體播放器(PMP)、數位相機、音樂播放器(例如MP3播放器)、行動遊戲機、或是導航系統。
對本領域技術人士而言，可以在不背離本發明的精神或範圍的情況下，對本發明做出多種修改及變化。因此，只要是在後附申請專利範圍的範圍及其均等範圍之內，本發明應包含本發明的該等修改及變化。
100‧‧‧薄膜電晶體
250‧‧‧基材
110‧‧‧閘極
130‧‧‧緩衝層
150‧‧‧閘絕緣層
170‧‧‧主動層
190‧‧‧蝕刻停止層
210‧‧‧源極
230‧‧‧汲極
I‧‧‧電場集中最小化區域

Claims (10)

  1. 一種薄膜電晶體，包含：一基材；一閘極，設置於該基材上；一緩衝層，部分地覆蓋該閘極的邊部分(side portion)；一閘絕緣層，覆蓋該閘極及該緩衝層；一主動層，設置於該閘絕緣層上；一蝕刻停止層，設置於該主動層上，該蝕刻停止層包含一第一開口及一第二開口；一源極，設置於該蝕刻停止層上，該源極係經由該第一開口與該主動層接觸；以及一汲極，設置於該蝕刻停止層上，該汲極係經由該第二開口與該主動層接觸。
  2. 如請求項1所述之電晶體，其中該緩衝層的相對表面係朝向彼此傾斜。
  3. 如請求項1所述之電晶體，其中該閘絕緣層的傾斜表面、該主動層的傾斜表面、以及該蝕刻停止層的傾斜表面，係定義出一凹向下的區域(downward-concave region)。
  4. 如請求項1所述之電晶體，其中在該閘極與該源極之間的一重疊區域，以及在該閘極與該汲極之間的一重疊區域，存在有一電場集中最小化區域(electric field concentration minimization region)，且其中該電場集中最小化區域係包含該緩衝層的一部分、該閘 絕緣層的一部分、以及該主動層的一部分。
  5. 如請求項4所述之電晶體，其中該閘絕緣層係直接設置在該閘極的上表面上，且該主動層係直接設置在該閘絕緣層的上表面上；以及其中，該閘極與該源極之間的距離及該閘極與該汲極之間的距離係由於該緩衝層而增加。
  6. 一種儲存電容器，包含：一基材；一第一電極，設置於該基材上；一緩衝層，位於該第一電極的邊部分上；一絕緣層，位於該第一電極與該緩衝層上；一絕緣中間層，設置於該絕緣層上；以及一第二電極，形成於該絕緣中間層上，該第二電極係相對於該第一電極。
  7. 如請求項6所述之電容器，其中該緩衝層的相對表面係朝向彼此傾斜。
  8. 如請求項6所述之電容器，其中該絕緣層的傾斜表面以及該絕緣中間層的傾斜表面，係定義出一凹向下的區域。
  9. 一種半導體元件，包含：一基材；一第一電極，設置於該基材上；一第一絕緣層，設置於該第一電極上且包含一開口，暴露出該第一電極上表面的第一部分，該上表面的第一部分係 小於該第一電極的整體上表面；一第二絕緣層，設置於該第一絕緣層上且位於該第一絕緣層的開口中；一主動層，設置於該第二絕緣層上；一第三絕緣層，設置於該主動層上，該第三絕緣層包含一第一開口及一第二開口；一第二電極，設置於該第三絕緣層上，該第二電極係經由該第一開口與該主動層接觸；以及一第三電極，設置於該第三絕緣層上，該第三電極係經由該第二開口與該主動層接觸。
  10. 如請求項9所述之半導體元件，其中：部分的該第一絕緣層與該第二絕緣層係直接設置於該第一電極與該第二電極之間；該第二絕緣層的一部分，而非該第一絕緣層的一部分，係直接設置於該第一電極上表面的第一部分與該主動層之間；以及該第一絕緣層係直接設置於該第一電極上，且該第二絕緣層係直接設置於該第一電極上。
TW103124516A 2013-07-23 2014-07-17 薄膜電晶體及其製造方法 TW201505187A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130086426A KR20150011472A (ko) 2013-07-23 2013-07-23 박막 트랜지스터 및 그 제조 방법

Publications (1)

Publication Number Publication Date
TW201505187A true TW201505187A (zh) 2015-02-01

Family

ID=52389736

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103124516A TW201505187A (zh) 2013-07-23 2014-07-17 薄膜電晶體及其製造方法

Country Status (4)

Country Link
US (1) US9117708B2 (zh)
KR (1) KR20150011472A (zh)
CN (1) CN104347727A (zh)
TW (1) TW201505187A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105988253A (zh) * 2015-03-03 2016-10-05 群创光电股份有限公司 显示面板及显示装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI581317B (zh) * 2014-11-14 2017-05-01 群創光電股份有限公司 薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板
CN105990332B (zh) * 2015-02-17 2019-11-05 群创光电股份有限公司 薄膜晶体管基板及其显示面板
JP2016219452A (ja) * 2015-05-14 2016-12-22 富士通株式会社 多層基板及び多層基板の製造方法
JP6663249B2 (ja) * 2016-02-26 2020-03-11 株式会社ジャパンディスプレイ 表示装置
CN109300990B (zh) * 2018-09-29 2022-04-22 合肥鑫晟光电科技有限公司 薄膜晶体管及制备方法、阵列基板、显示面板和显示装置
CN110491876B (zh) * 2019-08-23 2024-04-05 福建省晋华集成电路有限公司 半导体存储元件的制造方法及该元件
CN113451411A (zh) * 2020-03-26 2021-09-28 深圳市柔宇科技有限公司 薄膜晶体管及其制作方法、显示面板及电子设备
CN112331679B (zh) * 2020-11-05 2022-08-19 湖北长江新型显示产业创新中心有限公司 显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4319078B2 (ja) * 2004-03-26 2009-08-26 シャープ株式会社 半導体装置の製造方法
EP1998220A4 (en) * 2006-03-15 2009-05-13 Sharp Kk SUBSTRATE WITH ACTIVE MATRIX, DISPLAY DEVICE AND TELEVISION RECEIVER
KR101244898B1 (ko) * 2006-06-28 2013-03-19 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그 제조 방법
US8334537B2 (en) * 2007-07-06 2012-12-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP5235454B2 (ja) * 2008-02-29 2013-07-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び表示装置
EP2291856A4 (en) 2008-06-27 2015-09-23 Semiconductor Energy Lab THIN FILM TRANSISTOR
TWI626744B (zh) 2008-07-31 2018-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TW202115917A (zh) 2008-11-07 2021-04-16 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101074788B1 (ko) * 2009-01-30 2011-10-20 삼성모바일디스플레이주식회사 평판 표시 장치 및 이의 제조 방법
JP5466933B2 (ja) * 2009-12-03 2014-04-09 株式会社ジャパンディスプレイ 薄膜トランジスタおよびその製造方法
KR101801349B1 (ko) * 2011-09-06 2017-11-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105988253A (zh) * 2015-03-03 2016-10-05 群创光电股份有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
US9117708B2 (en) 2015-08-25
CN104347727A (zh) 2015-02-11
US20150028327A1 (en) 2015-01-29
KR20150011472A (ko) 2015-02-02

Similar Documents

Publication Publication Date Title
TW201505187A (zh) 薄膜電晶體及其製造方法
KR102386458B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US9570621B2 (en) Display substrate, method of manufacturing the same
US20150214249A1 (en) Array Substrate, Display Device and Manufacturing Method
KR20170059864A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20150061302A (ko) 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
WO2013150981A1 (ja) 半導体装置およびその製造方法
CN110061059B (zh) 薄膜晶体管及其制造方法
US20160343739A1 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display device
WO2013104226A1 (zh) 薄膜晶体管及其制造方法、阵列基板和显示器件
CN105917471A (zh) 低接触电阻薄膜晶体管
JP5512144B2 (ja) 薄膜トランジスタ及びその製造方法
JP2014170829A (ja) 半導体装置およびその製造方法、並びに表示装置の製造方法および電子機器の製造方法
TWI497689B (zh) 半導體元件及其製造方法
US20120161131A1 (en) Thin-film transistor substrate and method of manufacturing the same
US20220140114A1 (en) Method for manufacturing oxide semiconductor thin film transistor
US20140353614A1 (en) Organic light emitting display device and method of manufacturing the same
TWI482239B (zh) 主動元件陣列基板及其製作方法
CN109742153B (zh) 阵列基板、薄膜晶体管及其制造方法
US10204941B2 (en) Method for manufacturing array substrate having source and drain transfer portions integrated with channel
JP2012109512A (ja) 半導体装置
TW201403827A (zh) 畫素結構及畫素結構的製作方法
US9379250B2 (en) Semiconductor device and method for producing same
US20150069401A1 (en) Thin film transistor substrate and method of manufacturing the thin film transistor substrate
CN212084973U (zh) 一种提升容值的补偿电容结构