CN113451411A - 薄膜晶体管及其制作方法、显示面板及电子设备 - Google Patents

薄膜晶体管及其制作方法、显示面板及电子设备 Download PDF

Info

Publication number
CN113451411A
CN113451411A CN202010225120.7A CN202010225120A CN113451411A CN 113451411 A CN113451411 A CN 113451411A CN 202010225120 A CN202010225120 A CN 202010225120A CN 113451411 A CN113451411 A CN 113451411A
Authority
CN
China
Prior art keywords
layer
electrode
functional layer
drain
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010225120.7A
Other languages
English (en)
Inventor
晏国文
胡锐钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Royole Technologies Co Ltd
Royole Corp
Original Assignee
Shenzhen Royole Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Royole Technologies Co Ltd filed Critical Shenzhen Royole Technologies Co Ltd
Priority to CN202010225120.7A priority Critical patent/CN113451411A/zh
Publication of CN113451411A publication Critical patent/CN113451411A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请提供一种薄膜晶体管及其制作方法、及包含薄膜晶体管的显示面板及电子设备。所述薄膜晶体管包括弹性基底、功能层、源极、漏极、及弹性覆盖层，所述弹性基底包括承载面以及自所述承载面形成的至少一个第一凹槽，所述功能层设置于所述至少一个第一凹槽内且至少部分设置于承载面的一侧，所述功能层中对应所述第一凹槽的相对的侧壁的部分形成间隙，所述功能层包括层叠设置的半导体层、栅绝缘层、及栅电极层，所述源极和所述漏极设置于所述至少一个第一凹槽的两侧，且分别电连接于所述功能层中的半导体层，所述弹性覆盖层覆盖所述功能层、所述源极和所述漏极。本申请提供的薄膜晶体管，其结构设计可以实现可拉伸。

Description

薄膜晶体管及其制作方法、显示面板及电子设备
技术领域
本申请涉及电子技术领域，具体涉及一种薄膜晶体管及其制作方法、显示面板及电子设备。
背景技术
可拉伸电子设备中电路的实现方式通常为：将电路中的不可拉伸元器件集中在岛屿化的刚性区域，岛屿之间通过可拉伸的导线连接，以此实现了部分电路可拉伸。然而，电路会影响电子设备的可拉伸程度，在电路中，薄膜晶体管是最关键的元器件之一，因此，电路可拉伸程度的提升将受到薄膜晶体管的影响。
发明内容
本申请提供一种薄膜晶体管及其制作方法、及包含薄膜晶体管的显示面板及电子设备，该薄膜晶体管的结构设计可以实现可拉伸，从而可以提高电路的可拉伸程度。
本申请提供一种薄膜晶体管，所述薄膜晶体管包括弹性基底、功能层、源极、漏极、及弹性覆盖层，所述弹性基底包括承载面以及自所述承载面形成的至少一个第一凹槽，所述功能层设置于所述至少一个第一凹槽内且至少部分设置于承载面的一侧，所述功能层中对应所述第一凹槽的相对的侧壁的部分形成间隙，所述功能层包括层叠设置的半导体层、栅绝缘层、及栅电极层，所述源极和所述漏极设置于所述至少一个第一凹槽的两侧，且分别电连接于所述功能层中的半导体层，所述弹性覆盖层覆盖所述功能层、所述源极和所述漏极。
本申请还提供另一种薄膜晶体管，所述薄膜晶体管包括弹性基底、功能层、源极、漏极、及弹性覆盖层，所述弹性基底用于承载所述功能层，所述功能层在所述弹性基底上的正投影为曲线，所述功能层包括层叠设置的半导体层、栅绝缘层、及栅电极层，所述源极、及所述漏极间隔设置于所述功能层的两端，且分别电连接于所述功能层中的半导体层，所述弹性覆盖层覆盖所述功能层、所述源极和所述漏极。
本申请还提供一种显示面板，所述显示面板包括薄膜晶体管。
本申请还提供一种可拉伸电子设备，所述电子设备包括显示面板。
本申请还提供一种薄膜晶体管的制作方法，所述制作方法包括：
提供具有至少一个第一凹陷槽的模具；
在所述第一凹陷槽内形成功能层，所述功能层包括层叠设置的半导体层、栅绝缘层、栅电极层，所述功能层中对应所述第一凹陷槽的相对的侧壁的部分形成间隙；
在所述功能层的一侧形成源极、及漏极，所述源极和所述漏极间隔设置且分别电连接于所述半导体层；
移除所述模具。
本申请还提供另一种薄膜晶体管的制作方法，所述制作方法包括：
提供弹性基底；
在所述弹性基底的一侧形成功能层，所述功能层在所述弹性基底上的正投影为曲线，所述功能层包括层叠设置的半导体层、栅绝缘层、栅电极层；
在所述弹性基底靠近所述功能层的一侧形成源极、及漏极，所述源极、及所述漏极间隔设置且分别电连接于所述半导体层。
本申请提供的薄膜晶体管包括了弹性基底、功能层、源极、漏极、及弹性覆盖层，弹性基底和弹性覆盖层共同收容功能层、源极、漏极。其中，功能层包括层叠设置的半导体层、栅绝缘层、及栅电极层。弹性基底具有第一凹槽，源极和漏极间隔设置于第一凹槽的两侧，且分别电连接于半导体层。半导体层、栅绝缘层、及栅电极层均呈弯折形态设置于第一凹槽内。进一步的，弹性基底和弹性覆盖层具有弹性，也就是说，具有一定可拉伸变形的能力，同时，半导体层、栅绝缘层、及栅电极层又以弯折形态设置于弹性基底和弹性覆盖层之间，可以理解的，因半导体层、栅绝缘层、及栅电极层存在弯折部分，所以，三者可以在拉伸方向上可以进行延展，进而使得薄膜晶体管实现可拉伸。
附图说明
图1为本申请一实施例提供的一种薄膜晶体管的结构示意图。
图2为图1所示的薄膜晶体管在A向的局部结构的示意图。
图3为图1所示的薄膜晶体管在拉伸状态下的示意图。
图4为本申请一实施例提供的弹性基底的结构示意图。
图5为本申请另一实施例提供的弹性基底的结构示意图。
图6为本申请另一实施例提供的一种薄膜晶体管的结构示意图。
图7为本申请又一实施例提供的一种薄膜晶体管的结构示意图。
图8为本申请又一实施例提供的一种薄膜晶体管的结构示意图。
图9为本申请又一实施例提供的一种薄膜晶体管的结构示意图。
图10为本申请又一实施例提供的一种薄膜晶体管的结构示意图。
图11为本申请又一实施例提供的一种薄膜晶体管的结构示意图。
图12为本申请又一实施例提供的一种薄膜晶体管的结构示意图。
图13为本申请又一实施例提供的一种薄膜晶体管的结构示意图。
图14为本申请又一实施例提供的一种薄膜晶体管的结构示意图。
图15为本申请一实施例提供的另一种薄膜晶体管的结构示意图。
图16为图15所示的薄膜晶体管在A-A截面上的结构示意图。
图17为图15所示的薄膜晶体管在拉伸状态下的示意图。
图18为本申请另一实施例提供的另一种薄膜晶体管的结构示意图。
图19为本申请又一实施例提供的另一种薄膜晶体管的结构示意图。
图20为本申请又一实施例提供的另一种薄膜晶体管的结构示意图。
图21为本申请又一实施例提供的另一种薄膜晶体管的结构示意图。
图22为本申请实施例提供的显示面板的示意图。
图23为本申请实施例提供的电子设备的示意图。
图24为本申请一实施例提供的一种薄膜晶体管的制作方法的流程图。
图25为图24所示的制作方法流程中对应的结构图。
图26为图24所示的制作方法流程中对应的结构图。
图27为图24所示的制作方法流程中对应的结构图。
图28为图24所示的制作方法流程中对应的结构图。
图29为图24所示的制作方法流程中对应的结构图。
图30为图24所示的制作方法流程中对应的结构图。
图31为本申请另一实施例提供的一种薄膜晶体管的制作方法的流程图。
图32为图31所示的制作方法流程中对应的结构图。
图33为本申请又一实施例提供的一种薄膜晶体管的制作方法的流程图。
图34为本申请又一实施例提供的一种薄膜晶体管的制作方法的流程图。
图35为本申请又一实施例提供的一种薄膜晶体管的制作方法的流程图。
图36为本申请一实施例提供的另一种薄膜晶体管的制作方法的流程图。
图37为图36所示的制作方法流程中对应的结构图。
图38为图36所示的制作方法流程中对应的结构图。
图39为图36所示的制作方法流程中对应的结构图。
图40为本申请另一实施例提供的另一种薄膜晶体管的制作方法的流程图。
图41为本申请又一实施例提供的另一种薄膜晶体管的制作方法的流程图。
具体实施方式
下面将结合本申请实施方式中的附图，对本申请实施方式中的技术方案进行清楚、完整的描述，显然，所描述的实施方式仅是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
请参照图1至图4。
本申请实施例提供一种薄膜晶体管1，所述薄膜晶体管1包括弹性基底10、功能层20、源极30、漏极40、及弹性覆盖层50。所述弹性基底10包括承载面100以及自所述承载面100形成的至少一个第一凹槽110。所述功能层20设置于所述至少一个第一凹槽110内且至少部分设置于承载面100的一侧。所述功能层20中对应所述第一凹槽110的相对的侧壁111的部分形成间隙。所述功能层20包括层叠设置的半导体层210、栅绝缘层220、及栅电极层230。所述源极30和所述漏极40设置于所述至少一个第一凹槽110的两侧，且分别电连接于所述功能层20中的半导体层210。所述弹性覆盖层50覆盖所述功能层20、所述源极30和所述漏极40。
其中，弹性基底10和弹性覆盖层50的材料可以但不仅限于为硅胶、聚二甲基硅氧烷(polydimethylsiloxane，PDMS)等。半导体层210的材料可以但不仅限于为非晶硅、多晶硅、氧化物半导体(如ZnO、In2O3、IGZO)等，以及它们的叠层。栅绝缘层220的材料可以但不仅限于为SiOx、SiNx、Al2O3、Ga2O3、HfO2等，以及它们的叠层。栅电极层230、源极30、漏极40的材料可以但不仅限于为Al、Cu、Ti、Mo、Ag、Au、Ni等金属，ITO等导电氧化物，以及它们的叠层。
具体的，所述薄膜晶体管1包括弹性基底10，所述弹性基底10具有承载面100和至少一个第一凹槽110，所述第一凹槽110自承载面100形成于弹性基底10，且第一凹槽110的两侧均有承载面100。
进一步的，第一凹槽110两侧的承载面100可以共面，也可以不共面，设置为共面更有利于工艺成型。
进一步的，在一种实施方式中，第一凹槽110也可以由侧壁111和底壁112构成，如图4所示；在另一种实施方式中，第一凹槽110可以由相对且弯折相连的两个侧壁111构成，如图5所示。侧壁111、底壁112的数量均可以为多个，所谓多个是指数量大于或等于两个。侧壁111与侧壁111、侧壁111与底壁112弯折相连形成的夹角可以但不仅限于为60°、82°、90°、110°、126°等。
进一步需说明的是，本申请所提供的各相关实施例，均是以图1中所示的弹性基底10结构为基础进行描述的，其仅仅是示例性说明，不应认为是对本申请的限制，本申请对此不做限定。
进一步的，所述薄膜晶体管1还包括功能层20，所述功能层20设置于第一凹槽110内，且功能层20至少部分设置于承载面100的一侧，换而言之，所述功能层20在弹性基底10上的正投影同时落入第一凹槽110和承载面100的所在范围内。进一步的，功能层20中对应第一凹槽110的相对的侧壁111的部分形成间隙，换而言之，功能层20以弯折形态设置于第一凹槽110内。请结合图1参照图6，当所述第一凹槽110的数量为多个时，功能层20可以呈弯折形态设置于每个第一凹槽110内，可以理解的，如此设置，可以增加功能层20的可拉伸长度，同时又不增加薄膜晶体管1的总体厚度。
进一步的，所述功能层20包括层叠设置的半导体层210、栅绝缘层220、及栅电极层230，半导体层210、栅绝缘层220、及栅电极层230均呈弯折形态，从而可以使得半导体层210、栅绝缘层220、及栅电极层230实现可拉伸。
进一步的，半导体层210、栅绝缘层220、及栅电极层230的弯折部分可以是圆滑过渡，比如弯折部分呈圆弧状。可以理解的，在半导体层210、栅绝缘层220、及栅电极层230被拉伸时，如此设置，则可以避免或者在一定程度上减弱应力集中，从而有利于保护半导体层210、栅绝缘层220、及栅电极层230，增加使用寿命。
进一步的，所述薄膜晶体管1还包括源极30和漏极40，所述源极30和所述漏极40设置于至少一个第一凹槽110的两侧，且分别电连接于功能层20中的半导体层210。需说明的是，设置于第一凹槽110两侧的源极30和漏极40的位置可以相互调换，本申请各实施例附图中所示的薄膜晶体管1，其源极30和漏极40的位置关系仅仅是示例性说明，具体位置可依实际需求而定，本申请对此不做限定。
进一步的，所述薄膜晶体管1还包括弹性覆盖层50，所述弹性覆盖层50覆盖功能层20、源极30和漏极40，换而言之，功能层20、源极30和漏极40在弹性覆盖层50上的正投影落入弹性覆盖层50的所在范围内，如此有利于保护功能层20、源极30和漏极40。
本申请提供的薄膜晶体管1包括了弹性基底10、功能层20、源极30、漏极40、及弹性覆盖层50，弹性基底10和弹性覆盖层50共同收容功能层20、源极30、漏极40。其中，功能层20包括层叠设置的半导体层210、栅绝缘层220、及栅电极层230。弹性基底10具有第一凹槽110，源极30和漏极40间隔设置于第一凹槽110的两侧，且分别电连接于半导体层210。半导体层210、栅绝缘层220、及栅电极层230均呈弯折形态设置于第一凹槽110内。进一步的，弹性基底10和弹性覆盖层50具有弹性，也就是说，具有一定可拉伸变形的能力，同时，半导体层210、栅绝缘层220、及栅电极层230又以弯折形态设置于弹性基底10和弹性覆盖层50之间，可以理解的，因半导体层210、栅绝缘层220、及栅电极层230存在弯折部分，所以，三者可以在拉伸方向上可以进行延展，进而使得薄膜晶体管1实现可拉伸。
请进一步参照图7。
进一步的，在上述实施例中，所述弹性基底10还可以包括至少一个第二凹槽120。所述第二凹槽120与所述至少一个第一凹槽110间隔设置。所述功能层20还弯折设置于所述第二凹槽120内。所述源极30和所述漏极40中的任意一个电连接设置于所述第二凹槽120内的功能层20中的半导体层210。可以理解的，如此设置，可以增加功能层20的可拉伸长度，同时又不增加薄膜晶体管1的总体厚度。
请结合图1参照图7。
进一步的，在以上所述的实施例中，所述薄膜晶体管1还可以包括层间绝缘层60。所述层间绝缘层60至少部分覆盖所述功能层20。所述源极30和所述漏极40设置于所述层间绝缘层60背离所述弹性基体的表面，且所述源极30和所述漏极40通过贯穿所述层间绝缘层60来电连接于所述半导体层210。所述弹性覆盖层50设置于所述层间绝缘层60背离所述弹性基底10的表面。
其中，层间绝缘层60的材料可以但不仅限于SiOx、SiNx、Al2O3、Ga2O3、HfO2等，以及它们的叠层。层间绝缘层60的作用在于作为源极30与栅电极层230之间，以及漏极40与栅电极层230之间的绝缘层。进一步的，当弹性基底10具有至少一个第一凹槽110时，层间绝缘层60可以呈弯折形态设置于第一凹槽110内；当弹性基底10具有至少一个第一凹槽110和至少一个第二凹槽120时，层间绝缘层60可以呈弯折形态同时设置于第一凹槽110和第二凹槽120内。可以理解的，如此设置，层间绝缘层60在拉伸方向上则可以进行延展，进而使得薄膜晶体管1实现可拉伸。
请结合图1参照图8。
进一步的，在以上所述的实施例中，所述层间绝缘层60可以包括自背离所述弹性基底10的表面形成的至少一个第三凹槽610。所述薄膜晶体管1还可以包括源极线300、及漏极线400。所述源极线300与所述源极30电连接。所述漏极线400与所述漏极40电连接。所述源极线300和所述漏极线400中的至少一个弯折设置于所述第三凹槽610内。
其中，源极线300、漏极线400的材料可以但不仅限于为Al、Cu、Ti、Mo、Ag、Au、Ni等金属，ITO等导电氧化物，以及它们的叠层。
其中，第三凹槽610的数量可以为一个或者多个，所谓多个是指数量大于或等于两个。进一步的，临近源极30的第三凹槽610的数量可以小于、大于或等于临近漏极40的第三凹槽610的数量，且临近源极30的第三凹槽610与临近漏极40的第三凹槽610可以是对称设置，也可以是非对称设置。需说明的是，第三凹槽610的具体设计形式依需求而定，本申请对此不做限定。
可以理解的，因层间绝缘层60具有第三凹槽610，从而可以将源极线300和/或漏极线400以弯折形态设置于第三凹槽610内，进而使得源极线300和/或漏极线400实现可拉伸。
请结合图2参照图9。
进一步的，在以上所述的实施例中，所述薄膜晶体管1还可以包括源极线300、及漏极线400。所述源极线300和所述漏极线400设置于所述层间绝缘层60远离所述弹性基底10的表面。所述源极线300与所述源极30电连接。所述漏极线400与所述漏极40电连接。所述源极线300和所述漏极线400中的至少一个在所述层间绝缘层60上的正投影为曲线，换而言之，所述源极线300和所述漏极线400中的至少一个是以弯折形态设置于层间绝缘层60的表面，其弯折形态可以但不仅限于为U型、S型、W型等，可以理解的，如此设置，则可以使得源极线300和漏极线400中的至少一个实现可拉伸。
需说明的是，本申请各项实施例中的所描述的薄膜晶体管1，在可实现薄膜晶体管1相应功能且不矛盾的情况下，其中的栅电极层230和半导体层210可以相互调换位置：
在一种可行的实施方式中，所述栅电极层230可以相较于所述半导体层210背离所述弹性基底10，换而言之，所述栅电极层230相较于所述半导体层210更远离所述弹性基底10，即，该结构形式为顶栅结构。
在另一种可行的实施方式中，所述栅电极层230相较于所述半导体层210邻近所述弹性基底10，换而言之，所述栅电极层230相较于所述半导体层210更靠近所述弹性基底10，即，该结构形式为底栅结构。
请参照图10。
进一步的，所述栅电极层230相较于所述半导体层210邻近所述弹性基底10，即薄膜晶体管1为底栅结构。所述源极30和所述漏极40沿所述功能层20的端部，弯折覆盖部分所述半导体层210、所述栅绝缘层220、及所述弹性基底10。所述栅绝缘层220弯折覆盖所述栅电极层230，以将栅电极层230隔离于所述源极30、及所述漏极40。
具体的，所述半导体层210在栅绝缘层220上的正投影落入栅绝缘层220的所在范围内，且半导体层210与栅绝缘层220的端部共同形成台阶。进一步的，栅电极层230在栅绝缘层220上的正投影落入栅绝缘层220的所在范围内，且栅绝缘层220的两端均弯折连接于弹性基底10，换而言之，栅绝缘层220的端部与弹性基底10将共同形成台阶。进一步的，源极30和漏极40均覆盖上述两个台阶，可以理解的，源极30和漏极40都将呈弯折形态，从而使得源极30和漏极40可以在一定程度上实现可拉伸。
请结合图10参照图11。
进一步的，在上述的实施例中，所述薄膜晶体管1还可以包括蚀刻阻挡层70，所述蚀刻阻挡层70弯折设置于所述半导体层210背离所述弹性基底10的一侧。所述蚀刻阻挡层70的材料可以但不仅限于为SiOx、SiNx、Al2O3、Ga2O3、HfO2等，以及它们的叠层。可以理解的，当在所述半导体层210背离所述弹性基底10的一侧进行蚀刻工艺，以形成其他层叠结构时，所述蚀刻阻挡层70则可以保护所述半导体层210，以避免半导体层210受到破坏。需说明的是，本实施例中所描述的蚀刻阻挡层70，也可以结合应用到其他实施例中，在此不一一赘述。
请结合图1参照图12。
进一步的，在以上所述的实施例中，所述薄膜晶体管1还可以包括缓冲层80。所述缓冲层80呈弯折形态设置于半导体层210和弹性基底10之间。所述半导体层210在缓冲层80上的正投影落入缓冲层80的所在范围内。所述缓冲层80的材料可以但不仅限于为SiOx、SiNx、Al2O3、Ga2O3、HfO2等，以及它们的叠层。可以理解的，缓冲层80可以将半导体层210隔离于弹性基底10，以避免或削弱在弹性基底10上制备其它膜层时对半导体层210的损害，以稳定半导体层210的功能。需说明的是，本实施例中所描述的缓冲层80，也可以结合应用到其他实施例中，在此不一一赘述。
请结合图1和图12参照图13。
进一步的，在上述实施例中，所述薄膜晶体管1还可以包括遮光层90。所述遮光层90呈弯折形态设置于所述缓冲层80和弹性基底10之间。所述半导体层210在所述遮光层90上的正投影落入所述遮光层90的所在范围内。所述遮光层90的材料可以但不仅限于为Al、Cu、Ti、Mo、Ag、Au、Ni等金属，以及它们的叠层。可以理解的，遮光层90可以避免或削弱外部光线照射到半导体层210，从而稳定半导体层210的功能。需说明的是，本实施例中所描述的遮光层90，也可以结合应用到其他实施例中，在此不一一赘述。
请结合图1和图12参照图14。
进一步的，在以上所述的实施例中，所述薄膜晶体管1还可以包括非弹性基底95。所述非弹性基底95设置于所述弹性基底10与所述功能层20之间。所述非弹性基底95设置于所述第一凹槽110内且覆盖至少部分所述承载面100，且所述非弹性基底95对应所述第一凹槽110的相对的侧壁111的部分形成间隙，换而言之，所述非弹性基底95是呈弯折形态设置于第一凹槽110内。其中，所述非弹性基底95的材料可以但不仅限于为PI、COP、PET、PEN等。可以理解的，非弹性基底95可以在第一程度上保护功能层20，增加薄膜晶体管1的强度。需说明的是，本实施例中所描述的非弹性基底95，也可以结合应用到其他实施例中，在此不一一赘述。
请参照图15至图17。
本申请实施例提供另一种薄膜晶体管1，所述薄膜晶体管1包括弹性基底10、功能层20、源极30、漏极40、及弹性覆盖层50。所述弹性基底10用于承载所述功能层20。所述功能层20在所述弹性基底10上的正投影为曲线。所述功能层20包括层叠设置的半导体层210、栅绝缘层220、及栅电极层230。所述源极30、及所述漏极40间隔设置于所述功能层20的两端，且分别电连接于所述功能层20中的半导体层210。所述弹性覆盖层50覆盖所述功能层20、所述源极30和所述漏极40。
其中，弹性基底10和弹性覆盖层50的材料可以但不仅限于为硅胶、聚二甲基硅氧烷(polydimethylsiloxane，PDMS)等。半导体层210的材料可以但不仅限于为非晶硅、多晶硅、氧化物半导体(如ZnO、In2O3、IGZO)等，以及它们的叠层。栅绝缘层220的材料可以但不仅限于为SiOx、SiNx、Al2O3、Ga2O3、HfO2等，以及它们的叠层。栅电极层230、源极30、漏极40的材料可以但不仅限于为Al、Cu、Ti、Mo、Ag、Au、Ni等金属，ITO等导电氧化物，以及它们的叠层。
其中，所述功能层20在所述弹性基底10上的正投影为曲线，换而言之，所述功能层20是呈弯折形态承载于弹性基底10，其弯折形态可以但不仅限于为U型、S型、W型等，其弯折部分所成的夹角可以但不仅限于为60°、82°、90°、110°、126°等，如图18至图19所示。可以理解的，如此设置，则可以使得所述功能层20实现可拉伸。
在一种可行的实施方式中，所述栅电极层230可以相较于所述半导体层210背离所述弹性基底10，换而言之，所述栅电极层230相较于所述半导体层210更远离所述弹性基底10，即，该结构形式为顶栅结构。
在另一种可行的实施方式中，所述栅电极层230相较于所述半导体层210邻近所述弹性基底10，换而言之，所述栅电极层230相较于所述半导体层210更靠近所述弹性基底10，即，该结构形式为底栅结构。
进一步的，所述功能层20包括层叠设置的半导体层210、栅绝缘层220、及栅电极层230。半导体层210、栅绝缘层220、及栅电极层230的弯折部分可以是圆滑过渡，比如弯折部分呈圆弧状。可以理解的，在半导体层210、栅绝缘层220、及栅电极层230被拉伸时，如此设置，则可以避免或者在一定程度上减弱应力集中，从而有利于保护半导体层210、栅绝缘层220、及栅电极层230，增加使用寿命。
进一步的，所述薄膜晶体管1还包括源极30和漏极40，需说明的是，本申请各实施例附图中所示的薄膜晶体管1，其源极30和漏极40的位置关系仅仅是示例性说明，具体位置可依实际需求而定，本申请对此不做限定。
进一步的，所述薄膜晶体管1还包括弹性覆盖层50，所述弹性覆盖层50覆盖功能层20、源极30和漏极40，换而言之，功能层20、源极30和漏极40在弹性覆盖层50上的正投影落入弹性覆盖层50的所在范围内，如此有利于保护功能层20、源极30和漏极40。
本申请提供的薄膜晶体管1包括了弹性基底10、功能层20、源极30、漏极40、及弹性覆盖层50，弹性基底10和弹性覆盖层50共同收容功能层20、源极30、漏极40。其中，功能层20在弹性基底10上的正投影为曲线，功能层20包括层叠设置的半导体层210、栅绝缘层220、及栅电极层230，半导体层210、栅绝缘层220、及栅电极层230均呈弯折形态承载于弹性基底10。进一步的，弹性基底10和弹性覆盖层50具有弹性，也就是说，具有一定可拉伸变形的能力，同时，半导体层210、栅绝缘层220、及栅电极层230又以弯折形态设置于弹性基底10和弹性覆盖层50之间，可以理解的，因半导体层210、栅绝缘层220、及栅电极层230存在弯折部分，所以，三者可以在拉伸方向上可以进行延展，进而使得薄膜晶体管1实现可拉伸。
请继续参照图16。
进一步的，在上述实施例中，所述薄膜晶体管1还可以包括层间绝缘层60。所述层间绝缘层60覆盖所述功能层20的至少部分。所述源极30和所述漏极40设置于所述层间绝缘层60背离所述弹性基体的表面，且所述源极30和所述漏极40通过贯穿所述层间绝缘层60来电连接于所述半导体层210。所述弹性覆盖层50设置于所述层间绝缘层60背离所述弹性基底10的表面。其中，层间绝缘层60的材料可以但不仅限于SiOx、SiNx、Al2O3、Ga2O3、HfO2等，以及它们的叠层。可以理解的，层间绝缘层60的作用在于作为源极30与栅电极层230之间，以及漏极40与栅电极层230之间的绝缘层。
请进一步参照图20。
进一步的，在以上所述的实施例中，所述薄膜晶体管1还可以包括源极线300、及漏极线400。所述源极线300和所述漏极线400设置于所述层间绝缘层60远离所述弹性基底10的表面。所述源极线300与所述源极30电连接。所述漏极线400与所述漏极40电连接。所述源极线300和所述漏极线400中的至少一个在所述层间绝缘层60上的正投影为曲线。
其中，源极线300、漏极线400的材料可以但不仅限于为Al、Cu、Ti、Mo、Ag、Au、Ni等金属，ITO等导电氧化物，以及它们的叠层。
其中，所述源极线300和所述漏极线400中的至少一个在所述层间绝缘层60上的正投影为曲线，换而言之，所述源极线300和所述漏极线400中的至少一个是以弯折形态设置于层间绝缘层60的表面，其弯折形态可以但不仅限于为U型、S型、W型等。当所述源极线300和所述漏极线400都呈弯折形态时，所述源极线300和所述漏极线400的形状可以相同，比如，源极线300和漏极线400均呈W型；所述源极线300和所述漏极线400的形状也可以不同，比如，源极线300呈U型，漏极线400呈W型。当所述源极线300和所述漏极线400都呈弯折形态时，所述源极线300和所述漏极线400的形状可以是对称形式，比如，源极线300和漏极线400的大小相同，均呈W型，且基于弹性基底10对称；所述源极线300和所述漏极线400的形状也可以是非对称形式，比如，源极线300呈U型，漏极线400呈W型，或者源极线300和漏极线400均呈W型，但是大小不同。需说明的是，源极线300和漏极线400的具体设计形式依需求而定，本申请对此不做限定。
可以理解的，所述源极线300和所述漏极线400中的至少一个在所述层间绝缘层60上的正投影为曲线，如此设置，则可以使得源极线300和漏极线400中的至少一个实现可拉伸。
请结合图16参照图21。
进一步的，在以上所述的实施例中，所述层间绝缘层60包括自背离所述弹性基底10的表面形成的至少一个第四凹槽620。所述薄膜晶体管1还包括源极线300、及漏极线400。所述源极线300与所述源极30电连接。所述漏极线400与所述漏极40电连接。所述源极线300和所述漏极线400中的至少一个弯折设置于所述第四凹槽620内。
其中，源极线300、漏极线400的材料可以但不仅限于为Al、Cu、Ti、Mo、Ag、Au、Ni等金属，ITO等导电氧化物，以及它们的叠层。
其中，第四凹槽620的数量可以为一个或者多个，所谓多个是指数量大于或等于两个。进一步的，临近源极30的第四凹槽620的数量可以小于、大于或等于临近漏极40的第四凹槽620的数量，且临近源极30的第四凹槽620与临近漏极40的第四凹槽620可以是对称设置，也可以是非对称设置。需说明的是，第四凹槽620的具体设计形式依需求而定，本申请对此不做限定。
可以理解的，因层间绝缘层60具有第四凹槽620，从而可以将源极线300和/或漏极线400以弯折形态设置于第四凹槽620内，进而使得源极线300和/或漏极线400实现可拉伸。
请进一步参照图22。
进一步的，本申请实施例还提供一种显示面板2，所述显示面板2包括以上任意实施例中所描述的薄膜晶体管1。所述薄膜晶体管1请参照前面的描述，在此不再赘述。
请进一步参照图23。
进一步的，本申请实施例还提供一种可拉伸电子设备3，所述电子设备3包括前面实施例中所描述的显示面板2。所述电子设备3可以但不仅限于为手环、智能手表、电子书、音乐播放器、手机、电脑、平板、电视、可穿戴设备等具有显示功能的设备。
请参照图24至图30。
进一步的，本申请实施例还提供一种薄膜晶体管1的制作方法，所述薄膜晶体管1的制作方法包括但不仅限于步骤S101、S102、S103、S104。需说明的是，薄膜晶体管1的各膜层结构可以但不仅限于通过涂布、刻蚀、溅射、化学气相沉积、曝光、剥离等工艺协同完成。关于薄膜晶体管1的详细说明，请参照以上相关结构实施例中的附图及其对应的描述，在此不再详细赘述。关于步骤S101、S102、S103、S104的介绍如下：
S101：提供具有至少一个第一凹陷槽51的模具5。
S102：在所述第一凹陷槽51内形成功能层20。
其中，所述功能层20包括层叠设置的半导体层210、栅绝缘层220、栅电极层230。所述功能层20中对应所述第一凹陷槽51的相对的侧壁111的部分形成间隙，换而言之，功能层20以弯折形态形成于第一凹陷槽51内。当所述第一凹陷槽51的数量为多个时，功能层20可以呈弯折形态形成于每个第一凹陷槽51内，可以理解的，如此设置，可以增加功能层20的可拉伸长度，同时又不增加薄膜晶体管1的总体厚度。
在一种可行实施方式中，所述栅电极层230可以相较于所述半导体层210背离所述模具5，换而言之，所述栅电极层230相较于所述半导体层210更远离所述模具5，即，形成为顶栅结构形式。
在另一种可行实施方式中，所述栅电极层230相较于所述半导体层210邻近所述模具5，换而言之，所述栅电极层230相较于所述半导体层210更靠近所述模具5，即，形成为底栅结构形式。
进一步的，在形成功能层20之前，可以首先在第一凹陷槽51内形成弯折的牺牲层53。进一步的，在形成牺牲层53之后，形成功能层20之前，还可以在牺牲层53远离模具5的一侧形成其他弯折的层叠结构，比如非弹性基底95、遮光层90、缓冲层80等，具体可以参照前面实施例中所描述的结构。可以理解的，首先形成牺牲层53，后续步骤中再将牺牲层53去除，如此有利于将形成的各层叠结构剥离于模具5。
S103：在所述功能层20的一侧形成源极30、及漏极40。
其中，所述源极30和所述漏极40间隔设置且分别电连接于所述半导体层210。
需说明的是，源极30和漏极40的位置可以相互调换，本申请各实施例附图中所示的源极30和漏极40的位置关系仅仅是示例性说明，具体位置可依实际需求而定，本申请对此不做限定。
S104：移除所述模具5。
在一种可行的实施方式中，可以通过去除牺牲层53的方法来达到移除模具5的目的，比如说，牺牲层53本身可以被液体溶解、气体刻蚀等，则可以通过液体溶解、气体刻蚀等方法来去除牺牲层53；在另一种可行的实施方式中，也可以通过直接去除模具5的方法来达到移除模具5的目的，比如说，模具5本身可以被液体溶解、气体刻蚀等，则可以通过液体溶解、气体刻蚀等方法来去除模具5。当然，还存在其它可行的实施方式，在此不一一赘述。
请结合图7参照图31至图32。
进一步的，在上述实施例中，所述模具5还可以包括至少一个第二凹陷槽52。所述第二凹陷槽52与第一凹陷槽51间隔设置。在步骤S103之前还可以包括步骤S105，关于S105的介绍如下：
S105：在所述第二凹陷槽52内形成弯折设置的功能层20。
可以理解的，在第一凹陷槽51与第二凹陷槽52内均形成弯折形态的功能层20，从而可以增加功能层20的可拉伸长度，同时又不增加薄膜晶体管1的总体厚度。
请结合图8参照图33。
进一步的，在上述的实施例中，在步骤102之后还可以包括步骤S106、S107、S108，关于步骤S106、S107、S108的介绍如下：
S106：形成覆盖所述功能层20的层间绝缘层60。
S107：在所述层间绝缘层60背离所述功能层20的一侧形成至少一个第三凹槽610。
S108：在所述第三凹槽610内形成源极线300、及漏极线400中的至少一个。其中，所述源极线300与所述源极30电连接，所述漏极线400与所述漏极40电连接。
其中，第三凹槽610的数量可以为一个或者多个，所谓多个是指数量大于或等于两个。进一步的，临近源极30的第三凹槽610的数量可以小于、大于或等于临近漏极40的第三凹槽610的数量，且临近源极30的第三凹槽610与临近漏极40的第三凹槽610可以是对称设置，也可以是非对称设置。需说明的是，第三凹槽610的具体设计形式依需求而定，本申请对此不做限定。
可以理解的，因层间绝缘层60具有第三凹槽610，从而可以将源极线300和/或漏极线400以弯折形态设置于第三凹槽610内，进而使得源极线300和/或漏极线400实现可拉伸。
请结合图9参照图34。
进一步的，在上述的实施例中，在步骤102之后还可以包括步骤S109、S110，关于步骤S109、S110的介绍如下：
S109：在所述功能层20远离所述弹性基底10的一侧形成层间绝缘层60。
S110：在所述层间绝缘层60远离所述弹性基底10的表面形成源极线300、及漏极线400。
其中，所述源极线300与所述源极30电连接，所述漏极线400与所述漏极40电连接。所述源极线300和所述漏极线400中的至少一个在所述层间绝缘层60上的正投影为曲线，换而言之，所述源极线300和所述漏极线400中的至少一个是以弯折形态设置于层间绝缘层60的表面，其弯折形态可以但不仅限于为U型、S型、W型等，可以理解的，如此设置，则可以使得源极线300和漏极线400中的至少一个实现可拉伸。
请结合图1参照图35。
进一步的，在上述的实施例中，所述栅电极层230相较于所述半导体层210邻近所述模具5。在步骤S104之后还可以包括步骤S111，步骤S103可以包括S112，关于S111、S112的介绍如下：
S111：在所述栅电极层230背离所述半导体层210的一侧形成弹性基底10。
S112：在所述功能层20的端部形成弯折覆盖部分所述半导体层210、所述栅绝缘层220、及所述弹性基底10的所述源极30和所述漏极40。其中，所述栅绝缘层220弯折覆盖所述栅电极层230，以将栅电极层230隔离于所述源极30、及所述漏极40。
请参照图36至图39。
进一步的，本申请实施例还提供另一种薄膜晶体管1的制作方法，所述薄膜晶体管1的制作方法包括但不仅限于步骤S201、S202、S203。需说明的是，薄膜晶体管1的各膜层结构可以但不仅限于通过涂布、刻蚀、溅射、化学气相沉积、曝光、剥离等工艺协同完成。关于薄膜晶体管1的详细说明，请参照以上相关结构实施例中的附图及其对应的描述，在此不再详细赘述。关于步骤S201、S202、S203的介绍如下：
S201：提供弹性基底10。
S202：在所述弹性基底10的一侧形成功能层20。
其中，所述功能层20在所述弹性基底10上的正投影为曲线，换而言之，所述功能层20是呈弯折形态承载于弹性基底10，其弯折形态可以但不仅限于为U型、S型、W型等，其弯折部分所成的夹角可以但不仅限于为60°、82°、90°、110°、126°等，如图18至图19所示。可以理解的，如此设置，则可以使得所述功能层20实现可拉伸。
在一种可行的实施方式中，所述栅电极层230可以相较于所述半导体层210背离所述弹性基底10，换而言之，所述栅电极层230相较于所述半导体层210更远离所述弹性基底10，即，该结构形式为顶栅结构。
在另一种可行的实施方式中，所述栅电极层230相较于所述半导体层210邻近所述弹性基底10，换而言之，所述栅电极层230相较于所述半导体层210更靠近所述弹性基底10，即，该结构形式为底栅结构。
进一步的，所述功能层20包括层叠设置的半导体层210、栅绝缘层220、及栅电极层230。半导体层210、栅绝缘层220、及栅电极层230的弯折部分可以是圆滑过渡，比如弯折部分呈圆弧状。可以理解的，在半导体层210、栅绝缘层220、及栅电极层230被拉伸时，如此设置，则可以避免或者在一定程度上减弱应力集中，从而有利于保护半导体层210、栅绝缘层220、及栅电极层230，增加使用寿命。
S203：在所述弹性基底10靠近所述功能层20的一侧形成源极30、及漏极40。所述源极30、及所述漏极40间隔设置且分别电连接于所述半导体层210。
请结合图20参照图40。
进一步的，在上述的实施例中，在步骤S202之后还可以包括步骤S204、S205，关于步骤S204、S205的介绍如下：
S204：在所述功能层20远离所述弹性基底10的一侧形成层间绝缘层60。
S205：在所述层间绝缘层60远离所述弹性基底10的表面形成源极线300、及漏极线400。
其中，所述源极线300与所述源极30电连接，所述漏极线400与所述漏极40电连接。所述源极线300、及所述漏极线400中的至少一个在所述层间绝缘层60上的正投影为曲线。换而言之，所述源极线300和所述漏极线400中的至少一个是以弯折形态形成于层间绝缘层60的表面，其弯折形态可以但不仅限于为U型、S型、W型等。当形成的所述源极线300和所述漏极线400都呈弯折形态时，所述源极线300和所述漏极线400的形状可以相同，比如，源极线300和漏极线400均呈W型；所述源极线300和所述漏极线400的形状也可以不同，比如，源极线300呈U型，漏极线400呈W型。当形成的所述源极线300和所述漏极线400都呈弯折形态时，所述源极线300和所述漏极线400的形状可以是对称形式，比如，源极线300和漏极线400的大小相同，均呈W型，且基于弹性基底10对称；形成的所述源极线300和所述漏极线400的形状也可以是非对称形式，比如，源极线300呈U型，漏极线400呈W型，或者源极线300和漏极线400均呈W型，但是大小不同。需说明的是，源极线300和漏极线400的具体设计形式依需求而定，本申请对此不做限定。
可以理解的，形成的所述源极线300和所述漏极线400中的至少一个在所述层间绝缘层60上的正投影为曲线，如此设置，则可以使得源极线300和漏极线400中的至少一个实现可拉伸。
请结合21参照图41。
进一步的，在上述的实施例中，在步骤S202之后还可以包括步骤S206、S207、S208，关于步骤S206、S207、S208的介绍如下：
S206：在所述功能层20远离所述弹性基底10的一侧形成层间绝缘层60。
S207：在所述层间绝缘层60背离所述弹性基底10的一侧形成的至少一个第四凹槽620。
S208：在所述第四凹槽620内形成源极线300、及漏极线400中的至少一个。
其中，所述源极线300与所述源极30电连接，所述漏极线400与所述漏极40电连接。第四凹槽620的数量可以为一个或者多个，所谓多个是指数量大于或等于两个。进一步的，临近源极30的第四凹槽620的数量可以小于、大于或等于临近漏极40的第四凹槽620的数量，且临近源极30的第四凹槽620与临近漏极40的第四凹槽620可以是对称设置，也可以是非对称设置。需说明的是，第四凹槽620的具体设计形式依需求而定，本申请对此不做限定。
可以理解的，因层间绝缘层60具有第四凹槽620，从而可以将源极线300和/或漏极线400以弯折形态设置于第四凹槽620内，进而使得源极线300和/或漏极线400实现可拉伸。
本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (25)

1.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括弹性基底、功能层、源极、漏极、及弹性覆盖层，所述弹性基底包括承载面以及自所述承载面形成的至少一个第一凹槽，所述功能层设置于所述至少一个第一凹槽内且至少部分设置于承载面的一侧，所述功能层中对应所述第一凹槽的相对的侧壁的部分形成间隙，所述功能层包括层叠设置的半导体层、栅绝缘层、及栅电极层，所述源极和所述漏极设置于所述至少一个第一凹槽的两侧，且分别电连接于所述功能层中的半导体层，所述弹性覆盖层覆盖所述功能层、所述源极和所述漏极。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述弹性基底还包括至少一个第二凹槽，所述第二凹槽与所述至少一个第一凹槽间隔设置，所述功能层还弯折设置于所述第二凹槽内，所述源极和所述漏极中的任意一个电连接设置于所述第二凹槽内的功能层中的半导体层。
3.如权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括层间绝缘层，所述层间绝缘层至少部分覆盖所述功能层，所述源极和所述漏极设置于所述层间绝缘层背离所述弹性基体的表面，且所述源极和所述漏极通过贯穿所述层间绝缘层来电连接于所述半导体层，所述弹性覆盖层设置于所述层间绝缘层背离所述弹性基底的表面。
4.如权利要求3所述的薄膜晶体管，其特征在于，所述层间绝缘层包括自背离所述弹性基底的表面形成的至少一个第三凹槽，所述薄膜晶体管还包括源极线、及漏极线，所述源极线与所述源极电连接，所述漏极线与所述漏极电连接，所述源极线和所述漏极线中的至少一个弯折设置于所述第三凹槽内。
5.如权利要求3所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括源极线、及漏极线，所述源极线和所述漏极线设置于所述层间绝缘层远离所述弹性基底的表面，所述源极线与所述源极电连接，所述漏极线与所述漏极电连接，所述源极线和所述漏极线中的至少一个在所述层间绝缘层上的正投影为曲线。
6.如权利要求1-5任意一项所述的薄膜晶体管，其特征在于，所述栅电极层相较于所述半导体层背离所述弹性基底。
7.如权利要求1-5任意一项所述的薄膜晶体管，其特征在于，所述栅电极层相较于所述半导体层邻近所述弹性基底。
8.如权利要求1所述的薄膜晶体管，其特征在于，所述栅电极层相较于所述半导体层邻近所述弹性基底，所述源极和所述漏极沿所述功能层的端部，弯折覆盖部分所述半导体层、所述栅绝缘层、及所述弹性基底，所述栅绝缘层弯折覆盖所述栅电极层，以将栅电极层隔离于所述源极、及所述漏极。
9.如权利要求1-5所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括非弹性基底，所述非弹性基底设置于所述弹性基底与所述功能层之间，所述非弹性基底设置于所述第一凹槽内且覆盖至少部分所述承载面，且所述非弹性基底对应所述第一凹槽的相对的侧壁的部分形成间隙。
10.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括弹性基底、功能层、源极、漏极、及弹性覆盖层，所述弹性基底用于承载所述功能层，所述功能层在所述弹性基底上的正投影为曲线，所述功能层包括层叠设置的半导体层、栅绝缘层、及栅电极层，所述源极、及所述漏极间隔设置于所述功能层的两端，且分别电连接于所述功能层中的半导体层，所述弹性覆盖层覆盖所述功能层、所述源极和所述漏极。
11.如权利要求10所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括层间绝缘层，所述层间绝缘层覆盖所述功能层的至少部分，所述源极和所述漏极设置于所述层间绝缘层背离所述弹性基体的表面，且所述源极和所述漏极通过贯穿所述层间绝缘层来电连接于所述半导体层，所述弹性覆盖层设置于所述层间绝缘层背离所述弹性基底的表面。
12.如权利要求11所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括源极线、及漏极线，所述源极线和所述漏极线设置于所述层间绝缘层远离所述弹性基底的表面，所述源极线与所述源极电连接，所述漏极线与所述漏极电连接，所述源极线和所述漏极线中的至少一个在所述层间绝缘层上的正投影为曲线。
13.如权利要求11所述的薄膜晶体管，其特征在于，所述层间绝缘层包括自背离所述弹性基底的表面形成的至少一个第四凹槽，所述薄膜晶体管还包括源极线、及漏极线，所述源极线与所述源极电连接，所述漏极线与所述漏极电连接，所述源极线和所述漏极线中的至少一个弯折设置于所述第四凹槽内。
14.一种显示面板，其特征在于，所述显示面板包括如权利要求1-13任意一项所述的薄膜晶体管。
15.一种可拉伸电子设备，其特征在于，所述电子设备包括如权利要求14所述的显示面板。
16.一种薄膜晶体管的制作方法，其特征在于，所述制作方法包括：
提供具有至少一个第一凹陷槽的模具；
在所述第一凹陷槽内形成功能层，所述功能层包括层叠设置的半导体层、栅绝缘层、栅电极层，所述功能层中对应所述第一凹陷槽的相对的侧壁的部分形成间隙；
在所述功能层的一侧形成源极、及漏极，所述源极和所述漏极间隔设置且分别电连接于所述半导体层；
移除所述模具。
17.如权利要求16所述的制作方法，其特征在于，所述模具还包括至少一个第二凹陷槽，所述第二凹陷槽与第一凹陷槽间隔设置，所述“在所述功能层的一侧形成源极、及漏极”之前，还包括：
在所述第二凹陷槽内形成弯折设置的功能层。
18.如权利要求16所述的制作方法，其特征在于，所述“在所述第一凹陷槽内形成功能层”之后，还包括：
形成覆盖所述功能层的层间绝缘层；
在所述层间绝缘层背离所述功能层的一侧形成至少一个第三凹槽；
在所述第三凹槽内形成源极线、及漏极线中的至少一个，所述源极线与所述源极电连接，所述漏极线与所述漏极电连接。
19.如权利要求16所述的制作方法，其特征在于，所述“在所述第一凹陷槽内形成功能层”之后，还包括：
在所述功能层远离所述弹性基底的一侧形成层间绝缘层；
在所述层间绝缘层远离所述弹性基底的表面形成源极线、及漏极线，所述源极线与所述源极电连接，所述漏极线与所述漏极电连接，所述源极线和所述漏极线中的至少一个在所述层间绝缘层上的正投影为曲线。
20.如权利要求16-19任意一项所述的制作方法，其特征在于，所述栅电极层相较于所述半导体层背离所述模具。
21.如权利要求16-19任意一项所述的制作方法，其特征在于，所述栅电极层相较于所述半导体层邻近所述模具。
22.如权利要求16所述的制作方法，其特征在于，所述栅电极层相较于所述半导体层邻近所述模具，所述“移除所述模具”之后，还包括：
在所述栅电极层背离所述半导体层的一侧形成弹性基底；
所述“在所述功能层的一侧形成源极、及漏极”包括：
在所述功能层的端部形成弯折覆盖部分所述半导体层、所述栅绝缘层、及所述弹性基底的所述源极和所述漏极，其中，所述栅绝缘层弯折覆盖所述栅电极层，以将栅电极层隔离于所述源极、及所述漏极。
23.一种薄膜晶体管的制作方法，其特征在于，所述制作方法包括：
提供弹性基底；
在所述弹性基底的一侧形成功能层，所述功能层在所述弹性基底上的正投影为曲线，所述功能层包括层叠设置的半导体层、栅绝缘层、栅电极层；
在所述弹性基底靠近所述功能层的一侧形成源极、及漏极，所述源极、及所述漏极间隔设置且分别电连接于所述半导体层。
24.如权利要求23所述的制作方法，其特征在于，所述“在所述弹性基底的一侧形成功能层”之后，还包括：
在所述功能层远离所述弹性基底的一侧形成层间绝缘层；
在所述层间绝缘层远离所述弹性基底的表面形成源极线、及漏极线，所述源极线与所述源极电连接，所述漏极线与所述漏极电连接，所述源极线、及所述漏极线中的至少一个在所述层间绝缘层上的正投影为曲线。
25.如权利要求23所述的制作方法，其特征在于，所述“在所述弹性基底的一侧形成功能层”之后，还包括：
在所述功能层远离所述弹性基底的一侧形成层间绝缘层；
在所述层间绝缘层背离所述弹性基底的一侧形成的至少一个第四凹槽；
在所述第四凹槽内形成源极线、及漏极线中的至少一个，所述源极线与所述源极电连接，所述漏极线与所述漏极电连接。
CN202010225120.7A 2020-03-26 2020-03-26 薄膜晶体管及其制作方法、显示面板及电子设备 Pending CN113451411A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010225120.7A CN113451411A (zh) 2020-03-26 2020-03-26 薄膜晶体管及其制作方法、显示面板及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010225120.7A CN113451411A (zh) 2020-03-26 2020-03-26 薄膜晶体管及其制作方法、显示面板及电子设备

Publications (1)

Publication Number Publication Date
CN113451411A true CN113451411A (zh) 2021-09-28

Family

ID=77807594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010225120.7A Pending CN113451411A (zh) 2020-03-26 2020-03-26 薄膜晶体管及其制作方法、显示面板及电子设备

Country Status (1)

Country Link
CN (1) CN113451411A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540340A (zh) * 2008-03-20 2009-09-23 中华映管股份有限公司 薄膜晶体管
CN104022157A (zh) * 2014-05-26 2014-09-03 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN104347727A (zh) * 2013-07-23 2015-02-11 三星显示有限公司 薄膜晶体管及其制造方法以及存储电容器与半导体元件
CN106356380A (zh) * 2016-11-11 2017-01-25 深圳市华星光电技术有限公司 柔性tft基板及其制作方法
CN106816473A (zh) * 2017-01-16 2017-06-09 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN108538898A (zh) * 2018-04-28 2018-09-14 武汉华星光电半导体显示技术有限公司 柔性显示面板及其制作方法
CN110634886A (zh) * 2019-08-21 2019-12-31 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540340A (zh) * 2008-03-20 2009-09-23 中华映管股份有限公司 薄膜晶体管
CN104347727A (zh) * 2013-07-23 2015-02-11 三星显示有限公司 薄膜晶体管及其制造方法以及存储电容器与半导体元件
CN104022157A (zh) * 2014-05-26 2014-09-03 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN106356380A (zh) * 2016-11-11 2017-01-25 深圳市华星光电技术有限公司 柔性tft基板及其制作方法
CN106816473A (zh) * 2017-01-16 2017-06-09 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN108538898A (zh) * 2018-04-28 2018-09-14 武汉华星光电半导体显示技术有限公司 柔性显示面板及其制作方法
CN110634886A (zh) * 2019-08-21 2019-12-31 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法

Similar Documents

Publication Publication Date Title
JP6502463B2 (ja) 薄膜トランジスタ基板
KR100953784B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR101530459B1 (ko) 어레이 기판의 제조방법, 어레이 기판 및 디스플레이
WO2018214727A1 (zh) 柔性显示基板及其制作方法、显示装置
CN110246879B (zh) 一种有机发光显示面板及装置
TWI431781B (zh) 製造薄膜電晶體元件的方法
US8304778B2 (en) Thin film transistor and pixel structure having the thin film transistor
US9455324B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
CN107579081B (zh) 一种显示面板和显示装置
EP2690492A1 (en) Display device
CN107658345B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
JP2007157916A (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
EP3089214B1 (en) Array substrate and manufacturing method thereof, and display device
JP5309547B2 (ja) 薄膜トランジスタパネルおよびその製造方法
US20090305473A1 (en) Method for fabricating thin film transistor
EP3664137A1 (en) Array substrate and manufacturing method thereof, and display device
US20140077297A1 (en) Thin film transistor and method of fabricating the same
KR20140138592A (ko) 어레이 기판, 그 제조 방법 및 어레이 기판을 포함하는 디스플레이 장치
US20180130832A1 (en) Ltps array substrate and method for producing the same
CN106960850B (zh) 包括薄膜晶体管阵列面板的显示装置及其制造方法
US20120286272A1 (en) Thin film transistor and method of manufacturing the same
CN113451411A (zh) 薄膜晶体管及其制作方法、显示面板及电子设备
US11437519B2 (en) TFT device and manufacturing method of same, TFT array substrate, and display device
CN111650791A (zh) 阵列基板及其制备方法
CN107454979B (zh) 薄膜晶体管制造方法、tft阵列基板及柔性显示屏

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination