TWI482239B - 主動元件陣列基板及其製作方法 - Google Patents
主動元件陣列基板及其製作方法 Download PDFInfo
- Publication number
- TWI482239B TWI482239B TW099126120A TW99126120A TWI482239B TW I482239 B TWI482239 B TW I482239B TW 099126120 A TW099126120 A TW 099126120A TW 99126120 A TW99126120 A TW 99126120A TW I482239 B TWI482239 B TW I482239B
- Authority
- TW
- Taiwan
- Prior art keywords
- trapezoid
- layer
- copper layer
- array substrate
- active device
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims description 55
- 238000000034 method Methods 0.000 title claims description 26
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 115
- 229910052802 copper Inorganic materials 0.000 claims description 112
- 239000010949 copper Substances 0.000 claims description 112
- 238000000151 deposition Methods 0.000 claims description 39
- 230000004888 barrier function Effects 0.000 claims description 30
- 230000008021 deposition Effects 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 18
- 230000001154 acute effect Effects 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 229910000838 Al alloy Inorganic materials 0.000 claims description 5
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 5
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 186
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 239000011241 protective layer Substances 0.000 description 9
- 239000010409 thin film Substances 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 239000012780 transparent material Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 2
- 239000005751 Copper oxide Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910000431 copper oxide Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000007847 structural defect Effects 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
- C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3492—Variation of parameters during sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本發明是有關於一種主動元件陣列基板，且特別是有關於一種具有銅導電層的主動元件陣列基板。
隨著薄膜電晶體液晶顯示器(TFT-LCD)面板尺寸愈做愈大，伴隨的是金屬導線阻值不夠低所產生的電阻電容(RC)延遲效應，因而，導致訊號在傳輸的過程中產生扭曲失真，而影響面板畫質的呈現。利用阻值低的單層銅金屬來形成金屬導線，可以有效降低RC延遲效應。然而，在製造完銅金屬時，會在銅金屬的表面上形成氧化銅，由於銅表層的氧化銅與銅的被蝕刻速率不同，容易在蝕刻製程中發生斷線的問題。
本發明提供一種主動元件陣列基板，其具有較佳的電性效能。
本發明提供一種主動元件陣列基板的製作方法，其可有效改善斷線比率。
本發明提出一種主動元件陣列基板，其具有至少一圖案化導電層，圖案化導電層包括銅層，銅層在大體上平行銅層的法線方向的剖面是由第一梯形與疊在第一梯形上的第二梯形構成，第一梯形的底角與第二梯形的底角為角度差異介於約5°至約30°的銳角。
在本發明之一實施例中，上述之第一梯形的底角與第二梯形的底角的角度差異例如是介於約7°至約13°。
在本發明之一實施例中，上述之第一梯形的底角與第二梯形的底角的角度差異例如是約10°。
在本發明之一實施例中，上述之圖案化導電層更包括阻障層，銅層疊在阻障層上。
在本發明之一實施例中，上述之阻障層的材料為選自由鉬、鉬合金、鈦、鈦合金、鋁合金及銅合金所組成之族群中的至少一者。
在本發明之一實施例中，上述之第一梯形的高例如是大於第二梯形的高。
在本發明之一實施例中，上述之第一梯形的高例如是介於約1500埃至約5000埃，而第二梯形的高例如是介於約50埃至約1500埃。
在本發明之一實施例中，上述之第一梯形的高例如是介於約2500埃至約5000埃，而第二梯形的高例如是介於約50埃至約2500埃。
在本發明之一實施例中，上述之圖案化導電層是構成多個主動元件的多個閘極。
在本發明之一實施例中，上述之圖案化導電層是構成多個主動元件的多個源極/汲極。
本發明提出一種主動元件陣列基板的製作方法，包括下列步驟。首先，以第一沈積速率沈積第一銅層於基板上。接著，以第二沈積速率沈積第二銅層於第一銅層上，其中第一沈積速率大於第二沈積速率。然後，圖案化第一銅層與第二銅層。
在本發明之一實施例中，在上述之圖案化第一銅層與第二銅層後，第一銅層在平行第一銅層的法線方向的第一剖面例如是第一梯形，第二銅層在平行第一銅層的法線方向的第二剖面例如是第二梯形，第一梯形的底角與第二梯形的底角為角度差異例如是介於約5°至約30°的銳角。
在本發明之一實施例中，上述之沈積第一銅層與第二銅層的方法包括濺鍍法。
在本發明之一實施例中，上述之第一沈積速率是第二沈積速率的兩倍以上。
在本發明之一實施例中，在上述之沈積第一銅層之前，更包括沈積阻障層於基板上，而第一銅層是沈積於阻障層上。
基於上述，在本發明所提出之主動元件陣列基板中，由於銅層的剖面中的第一梯形的底角與第二梯形的底角為角度差異介於約5°至約30°的銳角，所以具有較佳的外觀結構，因此可有效地避免結構缺陷的產生，進而改善電性效能。
此外，在本發明所提出之主動元件陣列基板的製作方法中，由於第一沈積速率大於第二沈積速率，所以第二銅層具有較佳的原子排列、較少的薄膜缺陷及較低的氧化速度，因此可有效地改善斷線比率。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1G是依照本發明之一實施例之主動元件陣列基板的製造流程剖面圖。圖2為圖1E中的圖案化導電層122沿著另一剖面方向的剖面圖，其中圖2的剖面方向與圖1E的剖面方向互相垂直。
首先，請先參照圖1A，提供基板100。基板100的材料例如是透明材料、不透明材料、可撓性材料、或上述材料之組合。
接著，可選擇性地於基板100上形成阻障層102。阻障層102的材料例如是選自由鉬、鉬合金、鈦、鈦合金、鋁合金及銅合金所組成之族群中的至少一者。阻障層102的形成方法例如是物理氣相沈積法。
然後，以第一沈積速率沈積銅層104於阻障層102上。銅層104的形成方法例如是濺鍍法。
接下來，以第二沈積速率沈積銅層106於銅層104上，其中第一沈積速率大體上大於第二沈積速率，而第一沈積速率例如是第二沈積速率的兩倍以上。銅層106與銅層104的形成方法例如是濺鍍法。
之後，請參照圖1B，圖案化銅層106、銅層104及阻障層102，而於基板100上形成用以作為閘極的圖案化導電層108。圖案化導電層108包括對銅層106、銅層104及阻障層102進行圖案化製程而形成的銅層106a、銅層104a及阻障層102a。
此外，銅層104a在大體上平行銅層104a的法線方向N的剖面例如是梯形T1，銅層106a在大體上平行銅層104a的法線方向N的剖面例如是梯形T2，梯形T1的底角θ1與梯形T2的底角θ2大體上為角度差異例如是介於約5°至約30°的銳角。在一實施例中，梯形T1的底角θ1與梯形T2的底角θ2的角度差異例如是介於約7°至約13°，如約10°。其中，底角θ1例如是大體上小於底角θ2。底角θ1例如是大體上小於70°，而底角θ2例如是大體上小於80°。
另外，梯形T1的高例如是大體上大於梯形T2的高。但是，在其他實施例中，梯形T2的高可以是大體上大於或大體上等於梯形T1的高。梯形T1的高與梯形T2的高例如是介於約50埃至約5000埃。一般來說，梯形T1的高例如是介於約2500埃至約5000埃，而梯形T2的高例如是介於約50埃至約2500埃。在一些實施例中，梯形T1的高例如是介於約1500埃至約5000埃，而梯形T2的高例如是介於約50埃至約1500埃。
需注意的是，在此實施例中所謂的梯形是指「大體上(substantially)」為梯形的情況，亦即只要是外觀為大體上近似梯形，即屬於本案所稱之梯形。此外，在此實施例中，梯形的底角即為習知所稱之「傾斜角(taper angle)」。
然後，請參照圖1C，於基板100上形成介電層110，以覆蓋圖案化導電層108。介電層110的形成方法例如是藉由化學氣相沈積法(chemical vapor deposition，CVD)或其他合適的薄膜沈積技術，但不限於此。介電層110可為單層結構或多層結構，且其材料例如是無機材料、有機材料、其他介電材料、或上述之組合。本實施例之介電層110的材料是以氧化矽、氮化矽、氮氧化矽或其他適合的材料等介電材料為例進行說明。
接下來，於圖案化導電層108上方的介電層110上形成堆疊設置的通道層112以及歐姆接觸層114。通道層112與歐姆接觸層114例如是摻雜濃度不同的半導體層。通道層112與歐姆接觸層114的形成方法例如是使用合適的沈積法及圖案化方法所形成，於此不再贅述。
之後，請參照圖1D，可選擇性地於基板100上形成覆蓋介電層110及歐姆接觸層114的阻障層116。阻障層116的材料例如是選自由鉬、鉬合金、鈦、鈦合金、鋁合金及銅合金所組成之族群中的至少一者。阻障層116的形成方法例如是物理氣相沈積法。
然後，以第三沈積速率沈積銅層118於阻障層116上。銅層118的形成方法例如是濺鍍法。
接下來，以第四沈積速率沈積銅層120於銅層118上，其中第三沈積速率大體上大於第四沈積速率，而第三沈積速率例如是第四沈積速率的兩倍以上。銅層120與銅層118的形成方法例如是濺鍍法。
之後，請參照圖1E，圖案化銅層120、銅層118及阻障層116，而於圖案化導電層108兩側的通道層112上方分別形成作為源極與汲極的圖案化導電層122，且在形成圖案化多層導電層122之後可移除部份歐姆接觸層114，以形成歐姆接觸層114a。圖案化導電層122包括對銅層120、銅層118及阻障層116進行圖案化製程而形成的銅層120a、銅層118a及阻障層116a。
此外，請一併參照圖2，銅層118a在大體上平行銅層118a的法線方向N的剖面例如是梯形T3，銅層120a在大體上平行銅層118a的法線方向N的剖面例如是梯形T4，梯形T3的底角θ3與梯形T4的底角θ4大體上為角度差異例如是介於約5°至約30°的銳角。在一實施例中，梯形T3的底角θ3與梯形T4的底角θ4的角度差異例如是介於約7°至約13°，如約10°。其中，底角θ3例如是小於底角θ4。底角θ3例如是大體上小於70°，而底角θ4例如是大體上小於80°。
另外，梯形T3的高例如是大體上大於梯形T4的高。其中，梯形T3的高例如是介於約1500埃至約5000埃，而梯形T4的高例如是介於約50埃至約1500埃。
至此，已初步完成薄膜電晶體124的製作，薄膜電晶體124包括圖案化導電層108(作為閘極)、通道層112、歐姆接觸層114a與圖案化導電層122(作為源極與汲極)。
接著，請參照圖1F，於薄膜電晶體124上形成保護層126，其中保護層126具有開口128，開口128暴露出圖案化導電層122中作為汲極的部份。其中，保護層126可為單層結構或多層結構，且其材料包含無機材料、有機材料、其它介電材料、或上述之組合。當保護層126的材料為如氮化矽、氧化矽或其他適合的材料的無機材料時，具有開口128的保護層126的形成方法例如是先以化學氣相沈積法全面性地在基板100上形成保護材料層(未繪示)，之後再對保護材料層進行圖案化製程而形成之。
之後，請參照圖1G，於保護層126上形成畫素電極130，且畫素電極130藉由開口128與薄膜電晶體124的圖案化導電層122中作為汲極的部份電性連接。畫素電極130可為單層結構或多層結構，且其材料例如是透明材料、非透明材料、或上述之組合。本實施例是如銦錫氧化物(indium tin oxide，ITO)及/或銦鋅氧化物(indium zinc oxide，IZO)的透明材料為例進行說明，但不限於此。畫素電極130的形成方法例如是藉由濺鍍法於保護層126上形成於畫素電極層(未繪示)，再對畫素電極層進行圖案化製程而形成之。
由上述實施例可知，相較於銅層104a、118a的沈積速率，由於分別覆蓋於銅層104a、118a上的銅層106a、120a的沈積速率大體上較慢，所以銅層106a、120a具有較佳的原子排列、較少的薄膜缺陷及較低的氧化速度，因此可大幅地降低主動元件陣列基板中的斷線比率。
值得注意的是，雖然在上述實施例中，上述圖案化導電層的形成方法是以分別用於形成主動元件陣列基板中的閘極(圖案化導電層108)、源極與汲極(圖案化導電層122)為例進行說明，但並不以此限。亦即，只要主動元件陣列基板中之閘極、掃描線、源極、汲極、資料線、其他金屬導線、及其他金屬電極中的任何一者是使用上述圖案化導電層的形成方法所製造，均屬於本發明之主動元件陣列基板的製造方法所涵蓋的範圍。
以下，藉由圖1G來說明本發明之一實施例的主動元件陣列基板。此主動元件陣列基本可應用於液晶顯示器(liquid crystal display，LCD)、液晶顯示器-有機發光二極體(liquid crystal display-organic light emitting diode，TFT-OLED)、電子紙或其它產品。
請參照圖1G，主動元件陣列基板具有至少一圖案化導電層。圖案化導電層包括銅層。圖案化導電層中的銅層可為單層結構或多層結構，只要銅層在大體上平行銅層的法線方向的剖面是由堆疊的兩個梯形構成，且此兩個梯形的底角大體上為角度差異介於約5°至約30°的銳角，即屬於本發明之主動元件陣列基板所涵蓋的範圍。
以圖1G的主動元件陣列基板為例，主動元件陣列基板中的圖案化導電層例如是用以作為閘極的圖案化導電層108及用以作為源極與汲極的圖案化導電層122。其中，圖案化導電層108中的銅層例如是由銅層104a、106a所堆疊而成的二層結構，而圖案化導電層122中之銅層例如是由銅層118a、120a所堆疊成的二層結構，但不用以限制本發明。
圖案化導電層108的銅層在大體上平行銅層的法線方向N的剖面例如是由梯形T1(銅層104a的剖面)與疊在梯形T1上的梯形T2(銅層106a的剖面)構成。梯形T1的底角θ1與梯形T2的底角θ2大體上為角度差異例如是介於約5°至約30°的銳角。在一實施例中，梯形T1的底角θ1與梯形T2的底角θ2的角度差異例如是介於約7°至約13°，如約10°。其中，底角θ1例如是大體上小於底角θ2。底角θ1例如是大體上小於70°。底角θ2例如是大體上小於80°。此外，梯形T1的高例如是大體上大於梯形T2的高。其中，梯形T1的高例如是介於約1500埃至約5000埃，而梯形T2的高例如是介於約50埃至約1500埃。
請一併參照圖2，圖案化導電層122的銅層在大體上平行銅層的法線方向N的剖面例如是由梯形T3(銅層118a的剖面)與疊在梯形T3上的梯形T4(銅層120a的剖面)構成，梯形T3的底角θ3與梯形T4的底角θ4大體上為角度差異例如是介於約5°至約30°的銳角。在一實施例中，梯形T3的底角θ3與梯形T4的底角θ4的角度差異例如是介於約7°至約13°，如約10°。底角θ3例如是大體上小於底角θ4。底角θ3例如是大體上小於70°，而底角θ4例如是大體上小於80°。此外，梯形T3的高例如是大體上大於梯形T4的高。梯形T3的高與梯形T4的高例如是介於約50埃至約5000埃。一般來說，梯形T3的高例如是介於約2500埃至約5000埃，而梯形T4的高例如是介於約50埃至約2500埃。在一些實施例中，梯形T3的高例如是介於約1500埃至約5000埃，而梯形T4的高例如是介於約50埃至約1500埃。
另外，圖案化導電層108、122更可分別包括阻障層102a、116a。銅層104a疊在阻障層102a上，而銅層118a疊在阻障層116a上。阻障層102a、116a的材料例如是選自由鉬、鉬合金、鈦、鈦合金、鋁合金及銅合金所組成之族群中的至少一者。
除此之外，主動元件陣列基板更包括基板100、介電層110、通道層112、歐姆接觸層114a、保護層126及畫素電極130等構件，然而這些構件的配置方式、材料及形成方法已於前文的實施例中進行詳盡地說明，故於此不再贅述。
基於上述，在本發明所提出之主動元件陣列基板中，由於銅層的剖面中的梯形T1(或T3)的底角θ1(或θ3)與梯形T2(或T4)的底角θ2(或θ4)大體上為銳角，且梯形T1(或T3)的底角θ1(或θ3)與梯形T2(或T4)的底角θ2(或θ4)的角度差異介於約5°至約30°，所以具有較佳的外觀結構，因此可有效地防止結構缺陷的出現，進而改善電性效能。
雖然，本實施例中的圖案化導電層是以作為主動陣列基板中的閘極(圖案化導電層108)、源極與汲極(圖案化導電層122)為例進行說明，然而只要是主動陣列基板中之閘極、掃描線、源極、汲極、資料線、其他金屬導線、及其他金屬電極中的任何一者為上述之圖案化導電層的結構，則均屬於本發明所涵蓋的範圍。
表1為習知技術與本發明的銅導線斷線率的比較表。
在表1中，比較例1、2在銅金屬成膜時，其僅藉由高功率進行一次快速沈積而形成銅層，因此在對銅層進行圖案化而形成銅導線之後，剖面呈單一梯形，且斷線率較高。
實驗例1、2、3在銅金屬成膜時，其是先以高功率進行一次快速沈積而形成下層銅層之後，再以低功率(其功率為高功率的三分之一)進行一次慢速沈積而形成上層銅層，且上層銅層疊在下層銅層上而形成銅堆疊層，因此在對銅堆疊層進行圖案化而形成銅導線之後，剖面呈二重疊梯形，且斷線率較低。
綜上所述，上述實施例至少具有下列優點：
1.上述主動元件陣列基板的製作方法可有效地改善斷線比率。
2.上述主動元件陣列基板具有較佳的電性效能。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧基板
102、102a、116、116a‧‧‧阻障層
104、104a、106、106a、118、118a、120、120a‧‧‧銅層
108、122‧‧‧圖案化導電層
110‧‧‧介電層
112‧‧‧通道層
114、114a‧‧‧歐姆接觸層
124‧‧‧薄膜電晶體
126‧‧‧保護層
128‧‧‧開口
130‧‧‧畫素電極
N‧‧‧法線方向
T1、T2、T3、T4‧‧‧梯形
θ1、θ2、θ3、θ4‧‧‧角度
圖1A至圖1G是依照本發明之一實施例之主動元件陣列基板的製造流程剖面圖。
圖2為圖1E中的圖案化導電層122沿著另一剖面方向的剖面圖，其中圖2的剖面方向與圖1E的剖面方向互相垂直。
100．．．基板
102a、116a．．．阻障層
104a、106a、118a、120a．．．銅層
108、122．．．圖案化導電層
110．．．介電層
112．．．通道層
114a．．．歐姆接觸層
124．．．薄膜電晶體
126．．．保護層
128．．．開口
130．．．畫素電極
N．．．法線方向
T1、T2．．．梯形
θ1、θ2、θ3、θ4．．．角度
Claims (14)
- 一種主動元件陣列基板，具有至少一圖案化導電層，該圖案化導電層包括一銅層，該銅層在大體上平行該銅層的一法線方向的一剖面是由一第一梯形與疊在該第一梯形上的一第二梯形構成，該第一梯形的底角與該第二梯形的底角為角度差異介於約5°至約30°的銳角。
- 如申請專利範圍第1項所述之主動元件陣列基板，其中該第一梯形的底角與該第二梯形的底角的角度差異介於約7°至約13°。
- 如申請專利範圍第1項所述之主動元件陣列基板，其中該第一梯形的底角與該第二梯形的底角的角度差異為約10°。
- 如申請專利範圍第1項所述之主動元件陣列基板，其中該圖案化導電層更包括一阻障層，該銅層疊在該阻障層上。
- 如申請專利範圍第1項所述之主動元件陣列基板，其中該阻障層的材料為選自由鉬、鉬合金、鈦、鈦合金、鋁合金及銅合金所組成之族群中的至少一者。
- 如申請專利範圍第1項所述之主動元件陣列基板，其中該第一梯形的高大於該第二梯形的高。
- 如申請專利範圍第1項所述之主動元件陣列基板，其中該第一梯形的高介於約1500埃至約5000埃，而該第二梯形的高介於約50埃至約1500埃。
- 如申請專利範圍第1項所述之主動元件陣列基板，其中該第一梯形的高介於約2500埃至約5000埃，而該第 二梯形的高介於約50埃至約2500埃。
- 如申請專利範圍第1項所述之主動元件陣列基板，其中該圖案化導電層是構成多個主動元件的多個閘極。
- 如申請專利範圍第1項所述之主動元件陣列基板，其中該圖案化導電層是構成多個主動元件的多個源極/汲極。
- 一種主動元件陣列基板的製作方法，包括：以一第一沈積速率沈積一第一銅層於一基板上；以一第二沈積速率沈積一第二銅層於該第一銅層上，其中該第一沈積速率大體上大於該第二沈積速率；以及圖案化該第一銅層與該第二銅層，其中在圖案化該第一銅層與該第二銅層後，該第一銅層在大體上平行該第一銅層的一法線方向的一第一剖面是一第一梯形，該第二銅層在平行該第一銅層的法線方向的一第二剖面是一第二梯形，該第一梯形的底角與該第二梯形的底角為角度差異介於約5°至約30°的銳角。
- 如申請專利範圍第11項所述之主動元件陣列基板的製作方法，其中沈積該第一銅層與該第二銅層的方法包括濺鍍法。
- 如申請專利範圍第11項所述之主動元件陣列基板的製作方法，其中該第一沈積速率是該第二沈積速率的兩倍以上。
- 如申請專利範圍第11項所述之主動元件陣列基板的製作方法，其中在沈積該第一銅層之前，更包括沈積一阻障層於該基板上，而該第一銅層是沈積於該阻障層上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW099126120A TWI482239B (zh) | 2010-03-22 | 2010-08-05 | 主動元件陣列基板及其製作方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW99108356 | 2010-03-22 | ||
| TW099126120A TWI482239B (zh) | 2010-03-22 | 2010-08-05 | 主動元件陣列基板及其製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201133707A TW201133707A (en) | 2011-10-01 |
| TWI482239B true TWI482239B (zh) | 2015-04-21 |
Family
ID=44647114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099126120A TWI482239B (zh) | 2010-03-22 | 2010-08-05 | 主動元件陣列基板及其製作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8270178B2 (zh) |
| TW (1) | TWI482239B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103915379B (zh) * | 2014-03-24 | 2017-07-04 | 京东方科技集团股份有限公司 | 一种氧化物薄膜晶体管阵列基板的制造方法 |
| TWI528074B (zh) * | 2014-03-28 | 2016-04-01 | 群創光電股份有限公司 | 顯示面板 |
| KR102408021B1 (ko) * | 2014-11-11 | 2022-06-13 | 삼성디스플레이 주식회사 | 금속배선 및 이를 포함하는 표시 장치 |
| TWI578504B (zh) * | 2016-02-05 | 2017-04-11 | 友達光電股份有限公司 | 畫素結構與其製造方法 |
| CN107065237A (zh) * | 2016-12-30 | 2017-08-18 | 惠科股份有限公司 | 一种显示面板制程 |
| TWI671913B (zh) * | 2018-05-02 | 2019-09-11 | 友達光電股份有限公司 | 半導體裝置及其製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200942650A (en) * | 2007-12-04 | 2009-10-16 | Ebara Corp | Method for forming conductive structure, and plating apparatus and plating method |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08191104A (ja) * | 1995-01-11 | 1996-07-23 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH0943628A (ja) | 1995-08-01 | 1997-02-14 | Toshiba Corp | 液晶表示装置 |
| US5831283A (en) | 1995-11-30 | 1998-11-03 | International Business Machines Corporation | Passivation of copper with ammonia-free silicon nitride and application to TFT/LCD |
| US6909114B1 (en) | 1998-11-17 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having LDD regions |
| JP3916334B2 (ja) | 1999-01-13 | 2007-05-16 | シャープ株式会社 | 薄膜トランジスタ |
| US6603079B2 (en) * | 1999-02-05 | 2003-08-05 | Mack Technologies Florida, Inc. | Printed circuit board electrical interconnects |
| US6111619A (en) | 1999-05-27 | 2000-08-29 | Sharp Laboratories Of America, Inc. | Method of forming polycrystalline silicon TFTs with TiN/Cu/TiN interconnections for a liquid crystal display pixel array |
| US6686661B1 (en) | 1999-10-15 | 2004-02-03 | Lg. Philips Lcd Co., Ltd. | Thin film transistor having a copper alloy wire |
| KR100379824B1 (ko) | 2000-12-20 | 2003-04-11 | 엘지.필립스 엘시디 주식회사 | 식각용액 및 식각용액으로 패턴된 구리배선을 가지는전자기기용 어레이기판 |
| KR100415617B1 (ko) | 2001-12-06 | 2004-01-24 | 엘지.필립스 엘시디 주식회사 | 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법 |
| US6815126B2 (en) * | 2002-04-09 | 2004-11-09 | International Business Machines Corporation | Printed wiring board with conformally plated circuit traces |
| KR100897505B1 (ko) | 2002-11-19 | 2009-05-15 | 삼성전자주식회사 | 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR100905662B1 (ko) | 2003-06-26 | 2009-06-30 | 엘지디스플레이 주식회사 | 액정표시장치 제조 방법 및 배선 구조 |
| KR101046928B1 (ko) | 2004-09-24 | 2011-07-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판과 그 제조방법 |
| KR101122228B1 (ko) | 2004-10-26 | 2012-03-19 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| TWI242290B (en) | 2004-11-22 | 2005-10-21 | Au Optronics Corp | Fabrication method of thin film transistor |
| TWI273329B (en) * | 2004-12-29 | 2007-02-11 | Au Optronics Corp | Copper gate electrode of liquid crystal display device and method of fabricating the same |
| TWI271866B (en) * | 2005-05-18 | 2007-01-21 | Au Optronics Corp | Thin film transistor and process thereof |
| TWI354350B (en) | 2005-05-25 | 2011-12-11 | Au Optronics Corp | Copper gate electrode and fabricating method there |
| TWI267195B (en) | 2005-06-20 | 2006-11-21 | Au Optronics Corp | Switching device for a pixel electrode and methods for fabricating the same |
| US7982215B2 (en) | 2005-10-05 | 2011-07-19 | Idemitsu Kosan Co., Ltd. | TFT substrate and method for manufacturing TFT substrate |
| CN100501942C (zh) | 2006-04-06 | 2009-06-17 | 友达光电股份有限公司 | 形成具有倾角导电层的方法 |
| TW200805667A (en) * | 2006-07-07 | 2008-01-16 | Au Optronics Corp | A display panel structure having a circuit element and a method of manufacture |
| TWI378989B (en) * | 2006-09-01 | 2012-12-11 | Taiwan Tft Lcd Ass | Etchant for patterning composite layer and method of fabricating thin film transistor using the same |
| TWI413257B (zh) * | 2008-01-03 | 2013-10-21 | Au Optronics Corp | 薄膜電晶體、主動元件陣列基板以及液晶顯示面板 |
-
2010
- 2010-06-24 US US12/822,201 patent/US8270178B2/en active Active
- 2010-08-05 TW TW099126120A patent/TWI482239B/zh active
-
2012
- 2012-06-29 US US13/537,054 patent/US20120270392A1/en not_active Abandoned
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200942650A (en) * | 2007-12-04 | 2009-10-16 | Ebara Corp | Method for forming conductive structure, and plating apparatus and plating method |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110228502A1 (en) | 2011-09-22 |
| TW201133707A (en) | 2011-10-01 |
| US8270178B2 (en) | 2012-09-18 |
| US20120270392A1 (en) | 2012-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9837446B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR102457252B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| TWI570493B (zh) | 顯示裝置和製造其之方法 | |
| US8409935B2 (en) | Method of manufacturing transparent transistor with multi-layered structures | |
| TWI482239B (zh) | 主動元件陣列基板及其製作方法 | |
| JP2011233889A (ja) | 半導体装置及びその製造方法 | |
| CN105870147A (zh) | 显示设备 | |
| JP2015133479A (ja) | 薄膜トランジスタ表示板 | |
| WO2014153870A1 (zh) | 阵列基板、显示装置及制作方法 | |
| WO2013150981A1 (ja) | 半導体装置およびその製造方法 | |
| KR102141082B1 (ko) | 유기발광다이오드 표시장치 및 그 제조방법 | |
| KR102471021B1 (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| TWI555183B (zh) | 薄膜電晶體以及畫素結構 | |
| JP2023099677A (ja) | 半導体装置 | |
| CN111312763B (zh) | 显示装置及其制造方法 | |
| JP5445207B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| CN101969070B (zh) | 主动元件阵列基板及其制作方法 | |
| US9368515B2 (en) | Thin film transistor array panel and method of manufacturing the same | |
| US20120326156A1 (en) | Organic light-emitting display apparatus and method of manufacturing organic light-emitting display apparatus | |
| JP5964967B2 (ja) | 半導体装置およびその製造方法 | |
| KR101948750B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| TWI520221B (zh) | 薄膜電晶體及其製造方法 | |
| JP2007192925A (ja) | 配線板及び液晶表示装置 |