JP2023099677A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2023099677A JP2023099677A JP2023084334A JP2023084334A JP2023099677A JP 2023099677 A JP2023099677 A JP 2023099677A JP 2023084334 A JP2023084334 A JP 2023084334A JP 2023084334 A JP2023084334 A JP 2023084334A JP 2023099677 A JP2023099677 A JP 2023099677A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- layer
- oxide semiconductor
- transistor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 140
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 16
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 238000005530 etching Methods 0.000 description 11
- 229910052738 indium Inorganic materials 0.000 description 11
- 239000011701 zinc Substances 0.000 description 9
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 229910052725 zinc Inorganic materials 0.000 description 7
- 229910052733 gallium Inorganic materials 0.000 description 6
- 239000012528 membrane Substances 0.000 description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052723 transition metal Inorganic materials 0.000 description 3
- 150000003624 transition metals Chemical class 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229920006397 acrylic thermoplastic Polymers 0.000 description 1
- 229910052768 actinide Inorganic materials 0.000 description 1
- 150000001255 actinides Chemical class 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- -1 siloxanes Chemical class 0.000 description 1
- ISXSCDLOGDJUNJ-UHFFFAOYSA-N tert-butyl prop-2-enoate Chemical compound CC(C)(C)OC(=O)C=C ISXSCDLOGDJUNJ-UHFFFAOYSA-N 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
- BNEMLSQAJOPTGK-UHFFFAOYSA-N zinc;dioxido(oxo)tin Chemical compound [Zn+2].[O-][Sn]([O-])=O BNEMLSQAJOPTGK-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】第1のトランジスタ及び第2のトランジスタの並列接続により、酸化物半導体層の数は増える。寄生容量はトランジスタの動作に影響を与える。【解決手段】酸化物半導体層は第1のチャネル形成領域及び第2のチャネル形成領域を有する。酸化物半導体層の上方にソース電極及びドレイン電極がある。ソース電極及びドレイン電極の上方に絶縁層がある。絶縁層の上方にゲート電極がある。ゲート電極はオープニングを有する。オープニングはソース電極又はドレイン電極と重なる。【選択図】図2
Description
技術分野は、半導体装置に関する。
特許文献1は、第1のトランジスタ及び第2のトランジスタの並列接続を開示している
。
。
特許文献2及び特許文献3のそれぞれは、2つのゲート電極の間に酸化物半導体層を有
するトランジスタを開示している。
するトランジスタを開示している。
目的は、第1の課題、第2の課題、第3の課題、及び第4の課題から選ばれた少なくと
も1つの課題の解決である。
も1つの課題の解決である。
<第1の課題>
第1のトランジスタ及び第2のトランジスタの並列接続により、酸化物半導体層の数は
増える。
第1のトランジスタ及び第2のトランジスタの並列接続により、酸化物半導体層の数は
増える。
<第2の課題>
寄生容量はトランジスタの動作に影響を与える。
寄生容量はトランジスタの動作に影響を与える。
<第3の課題>
新規な半導体装置が要求されている。
新規な半導体装置が要求されている。
<第4の課題>
第4の課題は、本明細書の内容から自ずと明らかになる複数の課題から選ばれた少なく
とも一つの課題である。
第4の課題は、本明細書の内容から自ずと明らかになる複数の課題から選ばれた少なく
とも一つの課題である。
1つの酸化物半導体層が第1のチャネル形成領域及び第2のチャネル形成領域を有する
ことによって、酸化物半導体層の数が減る。
ことによって、酸化物半導体層の数が減る。
2つの導電層の一方はオープニングを有する。
2つの導電層の他方がオープニングと重なる領域を有することによって、寄生容量が減
る。
る。
<オープニング>
例えば、オープニング(opening)は、ミッシングパート(missing p
art(欠けた部分))である。
例えば、オープニング(opening)は、ミッシングパート(missing p
art(欠けた部分))である。
例えば、オープニング(opening)は、ホール(hole(孔))である。
例えば、図3(A)のオープニング45は、ミッシングパート(missing pa
rt(欠けた部分))である。
rt(欠けた部分))である。
例えば、図3(B)のオープニング45は、ホール(hole(孔))である。
例えば、図4(A)のオープニング75は、ミッシングパート(missing pa
rt(欠けた部分))である。
rt(欠けた部分))である。
例えば、図4(B)のオープニング75は、ホール(hole(孔))である。
例えば、ミッシングパート(missing part(欠けた部分))は、ギャップ
(gap(切れ目))と言い換えることができる。
(gap(切れ目))と言い換えることができる。
例えば、ミッシングパート(missing part(欠けた部分))のエッジ(e
dge(縁))の線形状は、開いた線形状である。
dge(縁))の線形状は、開いた線形状である。
ホール(hole(孔))のエッジ(edge(縁))の線形状は、閉じた線形状であ
る。
る。
<開示された発明の例>
半導体装置は、第1の導電層を有する。
半導体装置は、第1の導電層を有する。
前記半導体装置は、前記第1の導電層の上方に第1の絶縁層を有する。
前記半導体装置は、前記第1の絶縁層の上方に酸化物半導体層を有する。
前記半導体装置は、前記酸化物半導体層の上方に第2の導電層を有する。
前記半導体装置は、前記酸化物半導体層の上方に第3の導電層を有する。
前記半導体装置は、前記第2の導電層の上方と前記第3の導電層の上方とに第2の絶縁
層を有する。
層を有する。
前記半導体装置は、前記第2の絶縁層の上方に第4の導電層を有する。
前記半導体装置は、前記第2の絶縁層の上方に第5の導電層を有する。
前記半導体装置は、前記第4の導電層と前記第5の導電層との上方に第3の絶縁層を有
する。
する。
前記半導体装置は、前記第3の絶縁層の上方に第6の導電層を有する。
前記酸化物半導体層は、第1のトランジスタの第1のチャネル形成領域を有する。
前記酸化物半導体層は、第2のトランジスタの第2のチャネル形成領域を有する。
前記第1の導電層は、前記第1のトランジスタの第1のゲート電極としての機能を有す
る。
る。
前記第1の導電層は、前記第2のトランジスタの第2のゲート電極としての機能を有す
る。
る。
前記第2の導電層は、前記第1のトランジスタのソース電極又はドレイン電極の一方と
しての機能を有する。
しての機能を有する。
前記第2の導電層は、前記第2のトランジスタのソース電極又はドレイン電極の一方と
しての機能を有する。
しての機能を有する。
前記第3の導電層は、前記第1のトランジスタのソース電極又はドレイン電極の他方と
しての機能を有する。
しての機能を有する。
前記第3の導電層は、前記第2のトランジスタのソース電極又はドレイン電極の他方と
しての機能を有する。
しての機能を有する。
前記第4の導電層は、前記第1のトランジスタの第3のゲート電極としての機能を有す
る。
る。
前記第4の導電層は、前記第2のトランジスタの第4のゲート電極としての機能を有す
る。
る。
前記第2の導電層は、第1のオープニングを有する。
前記第4の導電層は、第2のオープニングを有する。
前記第3の導電層は、前記第1のオープニング及び第2のオープニングと重なる領域を
有する。
有する。
前記第6の導電層は、前記第5の導電層を介して、前記第3の導電層と電気的に接続さ
れている。
れている。
前記第5の導電層は、前記第1のオープニング及び第2のオープニングと重なる領域を
有する。
有する。
<第5の導電層、第6の導電層>
第6の導電層を第3の絶縁層の上方に形成することにより、第6の導電層の形状の自由
度を高くすることができる。
第6の導電層を第3の絶縁層の上方に形成することにより、第6の導電層の形状の自由
度を高くすることができる。
例えば、第6の導電層は、画素電極である。
第6の導電層は、第5の導電層を介して、第4の導電層と電気的に接続されている。
第5の導電層により、第6の導電層の断線の発生確率を減らすことができる。
酸化物半導体層の数が減る。
寄生容量が減る。
新規な半導体装置が提供される。
本明細書の内容から自ずと明らかになる課題が解決される。
実施の形態は、図面を用いて説明される。
実施の形態の内容のそれぞれは、ほんの一例にすぎない。
実施の形態の内容のみに限定された発明の解釈がされるべきではない。
実施の形態において、同一の符号についての繰り返しの説明が省略される場合がある。
図面において、同一の部分に、同一の符号が用いられる場合がある。
図面において、同一の部分に、同一のハッチングが用いられる場合がある。
図面において、同様な部分に、同一の符号が用いられる場合がある。
図面において、同様な部分に、同一のハッチングが用いられる場合がある。
実施の形態の内容のそれぞれは、互いに組み合わせることができる。
(実施の形態1)
図1及び図2を用いて、半導体装置の例が説明される。
図1及び図2を用いて、半導体装置の例が説明される。
<回路の例>
図1において、トランジスタTr1及びトランジスタTr2の並列接続が示されている
。
図1において、トランジスタTr1及びトランジスタTr2の並列接続が示されている
。
端子T1は、トランジスタTr1のソース電極又はドレイン電極の一方と電気的に接続
されている。
されている。
端子T1は、トランジスタTr2のソース電極又はドレイン電極の一方と電気的に接続
されている。
されている。
トランジスタTr1のソース電極又はドレイン電極の一方は、トランジスタTr2のソ
ース電極又はドレイン電極の一方と電気的に接続されている。
ース電極又はドレイン電極の一方と電気的に接続されている。
端子T2は、トランジスタTr1のソース電極又はドレイン電極の他方と電気的に接続
されている。
されている。
端子T2は、トランジスタTr2のソース電極又はドレイン電極の他方と電気的に接続
されている。
されている。
トランジスタTr1のソース電極又はドレイン電極の他方は、トランジスタTr2のソ
ース電極又はドレイン電極の他方と電気的に接続されている。
ース電極又はドレイン電極の他方と電気的に接続されている。
端子T3は、トランジスタTr1の第1のゲート電極と電気的に接続されている。
端子T3は、トランジスタTr2の第2のゲート電極と電気的に接続されている。
トランジスタTr1の第1のゲート電極は、トランジスタTr2の第2のゲート電極と
電気的に接続されている。
電気的に接続されている。
端子T4は、トランジスタTr1の第3のゲート電極と電気的に接続されている。
端子T4は、トランジスタTr2の第4のゲート電極と電気的に接続されている。
トランジスタTr1の第3のゲート電極は、トランジスタTr2の第4のゲート電極と
電気的に接続されている。
電気的に接続されている。
端子T1は、トランジスタTr1の第1のチャネル形成領域を介して、端子T2と電気
的に接続されている。
的に接続されている。
端子T1は、トランジスタTr2の第2のチャネル形成領域を介して、端子T2と電気
的に接続されている。
的に接続されている。
例えば、端子T3を、端子T4と電気的に接続することができる。
例えば、端子T3を、端子T4と電気的に分離することができる。
<断面図>
図2を用いて、半導体装置の例が説明される。
図2を用いて、半導体装置の例が説明される。
基板10がある。
基板10の上方に導電層21がある。
導電層21の上方に絶縁層30がある。
絶縁層30の上方に酸化物半導体層31がある。
酸化物半導体層31の上方に導電層41がある。
酸化物半導体層31の上方に導電層42がある。
例えば、導電層41及び導電層42を、同一の導電層をエッチングする工程を経て形成
することができる。
することができる。
導電層41及び導電層42の上方に絶縁層60がある。
絶縁層60の上方に導電層71がある。
絶縁層60の上方に導電層72がある。
導電層71及び導電層72の上方に絶縁層80がある。
絶縁層80の上方に導電層91がある。
例えば、図2は、図1と対応している。
導電層21は、トランジスタTr1の第1のゲート電極としての機能を有する領域を有
する。
する。
導電層21は、トランジスタTr2の第2のゲート電極としての機能を有する領域を有
する。
する。
絶縁層30は、トランジスタTr1の第1のゲート絶縁層としての機能を有する領域を
有する。
有する。
絶縁層30は、トランジスタTr2の第2のゲート絶縁層としての機能を有する領域を
有する。
有する。
酸化物半導体層31は、導電層21と重なる領域を有する。
酸化物半導体層31は、トランジスタTr1の第1のチャネル形成領域を有する。
酸化物半導体層31は、トランジスタTr2の第2のチャネル形成領域を有する。
トランジスタTr1は、第1のゲート絶縁層を、第1のゲート電極及び第1のチャネル
形成領域の間に有する。
形成領域の間に有する。
トランジスタTr2は、第2のゲート絶縁層を、第2のゲート電極及び第2のチャネル
形成領域の間に有する。
形成領域の間に有する。
導電層41は、酸化物半導体層31と重なる領域を有する。
導電層42は、酸化物半導体層31と重なる領域を有する。
導電層41は、トランジスタTr1のソース電極又はドレイン電極の一方としての機能
を有する領域を有する。
を有する領域を有する。
導電層41は、トランジスタTr2のソース電極又はドレイン電極の一方としての機能
を有する領域を有する。
を有する領域を有する。
導電層41は、「トランジスタTr1のソース電極又はドレイン電極の一方としての機
能を有する領域」及び「トランジスタTr2のソース電極又はドレイン電極の一方として
の機能を有する領域」の間に、オープニング45を有する。
能を有する領域」及び「トランジスタTr2のソース電極又はドレイン電極の一方として
の機能を有する領域」の間に、オープニング45を有する。
導電層42は、オープニング45と重なる領域を有する。
導電層42は、トランジスタTr1のソース電極又はドレイン電極の他方としての機能
を有する。
を有する。
導電層42は、トランジスタTr2のソース電極又はドレイン電極の他方としての機能
を有する。
を有する。
絶縁層60は、トランジスタTr1の第3のゲート絶縁層としての機能を有する領域を
有する。
有する。
絶縁層60は、トランジスタTr2の第4のゲート絶縁層としての機能を有する領域を
有する。
有する。
絶縁層60は、オープニング65を有する。
導電層71は、酸化物半導体層31と重なる領域を有する。
導電層71は、導電層41と重なる領域を有する。
導電層71は、導電層42と重なる領域を有する。
導電層71は、トランジスタTr1の第3のゲート電極としての機能を有する領域を有
する。
する。
導電層71は、トランジスタTr2の第4のゲート電極としての機能を有する領域を有
する。
する。
導電層71は、「トランジスタTr1の第3のゲート電極としての機能を有する領域」
及び「トランジスタTr2の第4のゲート電極としての機能を有する領域」の間に、オー
プニング75を有する。
及び「トランジスタTr2の第4のゲート電極としての機能を有する領域」の間に、オー
プニング75を有する。
導電層72は、オープニング75と重なる領域を有する。
導電層72は、オープニング65を介して、導電層42と電気的に接続されている。
絶縁層80は、オープニング85を有する。
導電層91は、オープニング85を介して、導電層72と電気的に接続されている。
例えば、導電層91は、電極又は配線としての機能を有する領域を有する。
例えば、電極は、画素電極である。
<導電層21、導電層71>
導電層21を導電層71と電気的に接続することができる。
導電層21を導電層71と電気的に接続することができる。
導電層21を導電層71と電気的に分離することができる。
<トップゲート型トランジスタ>
トップゲート型トランジスタを採用することができる。
トップゲート型トランジスタを採用することができる。
例えば、導電層21及び絶縁層30を形成しないことが可能である。
例えば、導電層21をフローティング状態とすることが可能である。
フローティング状態の導電層21は、基板10からの不純物をブロックすることができ
る機能を有する。
る機能を有する。
<例>
例えば、オープニング65を形成しないことが可能である。
例えば、オープニング65を形成しないことが可能である。
例えば、導電層72を形成しないことが可能である。
例えば、オープニング75を形成しないことが可能である。
例えば、絶縁層80を形成しないことが可能である。
例えば、導電層91を形成しないことが可能である。
<酸化物半導体層の数>
酸化物半導体層31が第1のチャネル形成領域及び第2のチャネル形成領域を有するこ
とによって、酸化物半導体層の数が減る。
酸化物半導体層31が第1のチャネル形成領域及び第2のチャネル形成領域を有するこ
とによって、酸化物半導体層の数が減る。
<寄生容量>
例えば、オープニング75を形成しないことが可能である。
例えば、オープニング75を形成しないことが可能である。
オープニング75を形成しないのなら、導電層42及び導電層71の間の寄生容量は増
える。
える。
図2において、導電層42はオープニング75と重なる領域を有するので、導電層42
及び導電層71の間の寄生容量を減らすことができる。
及び導電層71の間の寄生容量を減らすことができる。
<自由度>
導電層91を絶縁層80の上方に形成することにより、導電層91の形状の自由度を高
くすることができる。
導電層91を絶縁層80の上方に形成することにより、導電層91の形状の自由度を高
くすることができる。
<断線>
導電層が2つの表面に接触するとき、2つの表面の間の距離を短くすることによって、
導電層の断線の発生確率を低減することができる。
導電層が2つの表面に接触するとき、2つの表面の間の距離を短くすることによって、
導電層の断線の発生確率を低減することができる。
例えば、導電層72を形成しないことは可能である。
導電層72を形成しないのなら、導電層91は絶縁層60の表面及び絶縁層80の表面
と接触する。
と接触する。
図2のように、導電層72を形成するのなら、導電層91は導電層72の表面及び絶縁
層80の表面と接触する。
層80の表面と接触する。
「導電層72の表面及び絶縁層80の表面の間の距離」は、「絶縁層60の表面及び絶
縁層80の表面の間の距離」よりも短い。
縁層80の表面の間の距離」よりも短い。
導電層72を形成することにより、導電層91の断線の発生確率を低減することができ
る。
る。
(実施の形態2)
図2乃至図6を用いて、半導体装置の例が説明される。
図2乃至図6を用いて、半導体装置の例が説明される。
<概要>
図6のA-B断面図の例が図2である。
図6のA-B断面図の例が図2である。
図6は、図3(A)、図4(A)、及び図5(A)を組み合わせた例である。
図3(A)のかわりに図3(B)を適用することができる。
図4(A)のかわりに図4(B)を適用することができる。
図5(A)のかわりに図5(B)を適用することができる。
<1.断面図>
図6のC-D断面図の例が図5(A)である。
図6のC-D断面図の例が図5(A)である。
絶縁層30の上方に導電層43がある。
例えば、導電層41、導電層42、及び導電層43を、同一の導電層をエッチングする
工程を経て形成することができる。
工程を経て形成することができる。
絶縁層30は、オープニング35aを有する。
絶縁層60は、オープニング65aを有する。
導電層71は、オープニング65aを介して、導電層43と電気的に接続されている。
導電層43は、オープニング35aを介して、導電層21と電気的に接続されている。
導電層71は、導電層21と電気的に接続されている。
導電層43を形成することにより、導電層71の断線の発生確率を低減することができ
る。
る。
導電層71を導電層21と電気的に接続しないことは可能である。
導電層43を形成しないことは可能である。
<2.断面図>
例えば、図5(A)のかわりに図5(B)を適用することができる。
例えば、図5(A)のかわりに図5(B)を適用することができる。
絶縁層30の上方に導電層44がある。
例えば、導電層41、導電層42、及び導電層44を、同一の導電層をエッチングする
工程を経て形成することができる。
工程を経て形成することができる。
絶縁層60の上方に導電層73がある。
例えば、導電層71、導電層72、及び導電層73を、同一の導電層をエッチングする
工程を経て形成することができる。
工程を経て形成することができる。
絶縁層80の上方に導電層92がある。
例えば、導電層91及び導電層92を、同一の導電層をエッチングする工程を経て形成
することができる。
することができる。
絶縁層30は、オープニング36aを有する。
絶縁層60は、オープニング66aを有する。
絶縁層80は、オープニング85aを有する。
絶縁層80は、オープニング86aを有する。
導電層92は、オープニング85aを介して、導電層71と電気的に接続されている。
導電層92は、オープニング86aを介して、導電層73と電気的に接続されている。
導電層73は、オープニング66aを介して、導電層44と電気的に接続されている。
導電層44は、オープニング36aを介して、導電層21と電気的に接続されている。
導電層44を形成することにより、導電層73又は導電層92の断線の発生確率を低減
することができる。
することができる。
導電層73を形成することにより、導電層92の断線の発生確率を低減することができ
る。
る。
導電層44を形成しないことは可能である。
導電層73を形成しないことは可能である。
<オープニング>
例えば、図3(A)及び図6のオープニング45は、ミッシングパート(missin
g part(欠けた部分))である。
例えば、図3(A)及び図6のオープニング45は、ミッシングパート(missin
g part(欠けた部分))である。
例えば、図3(B)のオープニング45は、ホール(hole(孔))である。
例えば、図4(A)及び図6のオープニング75は、ミッシングパート(missin
g part(欠けた部分))である。
g part(欠けた部分))である。
例えば、図4(B)のオープニング75は、ホール(hole(孔))である。
例えば、図3(A)、図3(B)、及び図6のオープニング65は、ホール(hole
(孔))である。
(孔))である。
例えば、図4(A)、図4(B)、及び図6のオープニング85は、ホール(hole
(孔))である。
(孔))である。
例えば、図5(A)及び図6のオープニング35aは、ホール(hole(孔))であ
る。
る。
例えば、図5(B)のオープニング36aは、ホール(hole(孔))である。
例えば、図5(B)のオープニング85aは、ホール(hole(孔))である。
例えば、図5(B)のオープニング86aは、ホール(hole(孔))である。
ホール(hole(孔))のかわりにミッシングパート(missing part(
欠けた部分))を適用することができる。
欠けた部分))を適用することができる。
ミッシングパート(missing part(欠けた部分))のかわりにホール(h
ole(孔))を適用することができる。
ole(孔))を適用することができる。
本実施の形態を実施の形態1に適用することが可能である。
(実施の形態3)
例えば、図7(A)及び図7(C)のように、導電層71を導電層71a及び導電層7
1bに分離することが可能である。
例えば、図7(A)及び図7(C)のように、導電層71を導電層71a及び導電層7
1bに分離することが可能である。
例えば、図7(B)及び図7(C)のように、導電層41を導電層41a及び導電層4
1bに分離することが可能である。
1bに分離することが可能である。
導電層71aは、導電層71bと電気的に接続されている。
導電層41aは、導電層41bと電気的に接続されている。
例えば、導電層71aは、図1のトランジスタTr1の第3のゲート電極としての機能
を有する領域を有する。
を有する領域を有する。
例えば、導電層71bは、図1のトランジスタTr2の第4のゲート電極としての機能
を有する領域を有する。
を有する領域を有する。
例えば、導電層41aは、図1のトランジスタTr1のソース電極又はドレイン電極の
一方としての機能を有する領域を有する。
一方としての機能を有する領域を有する。
例えば、導電層41bは、図1のトランジスタTr2のソース電極又はドレイン電極の
一方としての機能を有する領域を有する。
一方としての機能を有する領域を有する。
<導電層21、導電層71a、及び導電層71b>
図7乃至図9において、導電層21は、トランジスタTr1の第1のゲート電極として
の機能を有する領域を有する。
図7乃至図9において、導電層21は、トランジスタTr1の第1のゲート電極として
の機能を有する領域を有する。
図7乃至図9において、導電層21は、トランジスタTr2の第2のゲート電極として
の機能を有する領域を有する。
の機能を有する領域を有する。
例えば、図8(A)のように、導電層21を介して、導電層71aを導電層71bと電
気的に接続することができる。
気的に接続することができる。
図8(A)において、導電層21、導電層71a、及び導電層71bは互いに電気的に
接続されている。
接続されている。
例えば、図8(B)のように、導電層120を介して、導電層71aを導電層71bと
電気的に接続することができる。
電気的に接続することができる。
例えば、図8(B)のように、導電層140を介して、導電層120を導電層21と電
気的に接続することができる。
気的に接続することができる。
図8(B)において、導電層21、導電層71a、導電層71b、導電層120、及び
導電層140は互いに電気的に接続されている。
導電層140は互いに電気的に接続されている。
例えば、図8(C)のように、導電層120を介して、導電層71aを導電層71bと
電気的に接続することができる。
電気的に接続することができる。
例えば、図8(C)のように、導電層190を介して、導電層120を導電層21と電
気的に接続することができる。
気的に接続することができる。
図8(C)において、導電層21、導電層71a、導電層71b、導電層120、及び
導電層190は互いに電気的に接続されている。
導電層190は互いに電気的に接続されている。
例えば、図9(A)のように、導電層140を介して、導電層71aを導電層71bと
電気的に接続することができる。
電気的に接続することができる。
例えば、図9(A)のように、導電層140を介して、導電層21を導電層71a及び
導電層71bと電気的に接続することができる。
導電層71bと電気的に接続することができる。
例えば、図9(B)のように、導電層190を介して、導電層71aを導電層71bと
電気的に接続することができる。
電気的に接続することができる。
例えば、図9(B)のように、導電層190を介して、導電層21を導電層71a及び
導電層71bと電気的に接続することができる。
導電層71bと電気的に接続することができる。
例えば、導電層21及び導電層120を、同一の導電層をエッチングする工程を経て形
成することができる。
成することができる。
例えば、導電層42及び導電層140を、同一の導電層をエッチングする工程を経て形
成することができる。
成することができる。
例えば、導電層91及び導電層190を、同一の導電層をエッチングする工程を経て形
成することができる。
成することができる。
例えば、図9(A)のように、導電層21は導電層140と交差することができる。
図9(A)において、導電層21及び導電層140が交差する領域で、導電層140は
導電層21と電気的に接続されている。
導電層21と電気的に接続されている。
図9(A)において、導電層21及び導電層140が交差する領域は、導電層71a及
び導電層71bの間に位置する。
び導電層71bの間に位置する。
例えば、図9(B)のように、導電層21は導電層190と交差することができる。
図9(B)において、導電層21及び導電層190が交差する領域で、導電層190は
導電層21と電気的に接続されている。
導電層21と電気的に接続されている。
図9(B)において、導電層21及び導電層190が交差する領域は、導電層71a及
び導電層71bの間に位置する。
び導電層71bの間に位置する。
図8(A)に示されたレイアウトは、図8(B)及び図8(C)のそれぞれに示された
レイアウトよりもシンプルである。
レイアウトよりもシンプルである。
図9(A)及び図9(B)のそれぞれに示されたレイアウトは、図8(B)及び図8(
C)のそれぞれに示されたレイアウトよりもシンプルである。
C)のそれぞれに示されたレイアウトよりもシンプルである。
<導電層41a、導電層41b、及び導電層42>
図10において、導電層42は、図1のトランジスタTr1のソース電極又はドレイン
電極の他方としての機能を有する領域を有する。
図10において、導電層42は、図1のトランジスタTr1のソース電極又はドレイン
電極の他方としての機能を有する領域を有する。
図10において、導電層42は、図1のトランジスタTr2のソース電極又はドレイン
電極の他方としての機能を有する領域を有する。
電極の他方としての機能を有する領域を有する。
例えば、図10(A)のように、導電層220を介して、導電層41aを導電層41b
と電気的に接続することができる。
と電気的に接続することができる。
例えば、図10(B)のように、導電層270を介して、導電層41aを導電層41b
と電気的に接続することができる。
と電気的に接続することができる。
例えば、図10(C)のように、導電層290を介して、導電層41aを導電層41b
と電気的に接続することができる。
と電気的に接続することができる。
図10(A)において、導電層42及び導電層220が交差する領域は、導電層41a
及び導電層41bの間に位置する。
及び導電層41bの間に位置する。
図10(B)において、導電層42及び導電層270が交差する領域は、導電層41a
及び導電層41bの間に位置する。
及び導電層41bの間に位置する。
図10(C)において、導電層42及び導電層290が交差する領域は、導電層41a
及び導電層41bの間に位置する。
及び導電層41bの間に位置する。
例えば、導電層21及び導電層220を、同一の導電層をエッチングする工程を経て形
成することができる。
成することができる。
例えば、導電層72及び導電層270を、同一の導電層をエッチングする工程を経て形
成することができる。
成することができる。
例えば、導電層91及び導電層290を、同一の導電層をエッチングする工程を経て形
成することができる。
成することができる。
図10のコンセプトは、導電層42の形状の自由度を高くすることである。
例えば、図3において、導電層42は導電層41と交差することができない。
例えば、図10(A)において、導電層42は、導電層220と交差することができる
。
。
例えば、図10(B)において、導電層42は、導電層270と交差することができる
。
。
例えば、図10(C)において、導電層42は、導電層290と交差することができる
。
。
本実施の形態を実施の形態1及び実施の形態2に適用することが可能である。
(実施の形態4)
オープニング65を形成するとき、導電層42の表面を除去することができる。
オープニング65を形成するとき、導電層42の表面を除去することができる。
例えば、図11のように、導電層42は領域48bよりも薄い領域48aを有すること
ができる。
ができる。
図11において、領域48aは領域48bに囲まれている。
例えば、領域48aは、ホロー(hollow(くぼみ))と言い換えることができる
。
。
例えば、図11において、ホロー(hollow(くぼみ))のエッジ(edge(縁
))は、オープニング65と重なる。
))は、オープニング65と重なる。
導電層42がホロー(hollow(くぼみ))を有するので、導電層42及び導電層
72の接触面積を増やすことができる。
72の接触面積を増やすことができる。
導電層72を形成しないのなら、導電層42及び導電層91の接触面積を増やすことが
できる。
できる。
2つの導電層の接触面積を増やすことにより、2つの導電層の接触抵抗を減らすことが
できる。
できる。
本実施の形態を実施の形態1乃至実施の形態3に適用することが可能である。
(実施の形態5)
酸化物半導体層31及び絶縁層60の間に酸化物領域を形成することが可能である。
酸化物半導体層31及び絶縁層60の間に酸化物領域を形成することが可能である。
<図12(A)>
例えば、図12(A)において、酸化物半導体層31の上方に酸化物領域99a、酸化
物領域99b、及び酸化物領域99cがある。
例えば、図12(A)において、酸化物半導体層31の上方に酸化物領域99a、酸化
物領域99b、及び酸化物領域99cがある。
例えば、図12(A)において、酸化物領域99aの上方に導電層42がある。
例えば、図12(A)において、酸化物領域99bの上方に導電層41及び導電層42
がある。
がある。
例えば、図12(A)において、酸化物領域99cの上方に導電層41及び導電層42
がある。
がある。
例えば、図12(A)において、導電層41、導電層42、酸化物領域99b、及び酸
化物領域99cの上方に絶縁層60がある。
化物領域99cの上方に絶縁層60がある。
導電層41は、酸化物半導体層31と接触する領域を有する。
導電層42は、酸化物半導体層31と接触する領域を有する。
<図12(B)>
例えば、図12(B)において、酸化物半導体層31、導電層41、及び導電層42の
上方に酸化物領域99bがある。
例えば、図12(B)において、酸化物半導体層31、導電層41、及び導電層42の
上方に酸化物領域99bがある。
例えば、図12(B)において、酸化物半導体層31、導電層41、及び導電層42の
上方に酸化物領域99cがある。
上方に酸化物領域99cがある。
例えば、図12(B)において、導電層41、導電層42、酸化物領域99b、及び酸
化物領域99cの上方に絶縁層60がある。
化物領域99cの上方に絶縁層60がある。
<1.酸化物領域>
例えば、酸化物領域99aは、第1の酸化物層の領域であることができる。
例えば、酸化物領域99aは、第1の酸化物層の領域であることができる。
例えば、酸化物領域99bは、第2の酸化物層の領域であることができる。
例えば、酸化物領域99cは、第3の酸化物層の領域であることができる。
<2.酸化物領域>
例えば、1つの酸化物層が、酸化物領域99a、酸化物領域99b、及び酸化物領域9
9cを有することができる。
例えば、1つの酸化物層が、酸化物領域99a、酸化物領域99b、及び酸化物領域9
9cを有することができる。
<酸化物層>
例えば、酸化物層は、酸化物絶縁層である。
例えば、酸化物層は、酸化物絶縁層である。
例えば、酸化物層は、バンドギャップが酸化物半導体層31よりも大きい酸化物半導体
層である。
層である。
例えば、酸化物層は酸素を有するので、酸化物層は酸化物半導体層31へ酸素を供給す
ることができる機能を有する。
ることができる機能を有する。
例えば、酸素の供給により、酸化物半導体層31の酸素欠損を減少することができる。
<酸化物領域99a>
酸化物領域99aは、導電層21及び導電層42の間に位置する。
酸化物領域99aは、導電層21及び導電層42の間に位置する。
酸化物領域99aにより、導電層21及び導電層42の間の寄生容量を減らすことがで
きる。
きる。
<酸化物領域99b>
酸化物領域99bは、第1のチャネル形成領域及び絶縁層60の間に位置する。
酸化物領域99bは、第1のチャネル形成領域及び絶縁層60の間に位置する。
<酸化物領域99c>
酸化物領域99cは、第2のチャネル形成領域及び絶縁層60の間に位置する。
酸化物領域99cは、第2のチャネル形成領域及び絶縁層60の間に位置する。
本実施の形態を実施の形態1乃至実施の形態4に適用することが可能である。
(実施の形態6)
例えば、半導体装置は、表示装置、記憶装置、プロセッサ、RFID等から選ぶことが
できる。
例えば、半導体装置は、表示装置、記憶装置、プロセッサ、RFID等から選ぶことが
できる。
本実施の形態を実施の形態1乃至実施の形態5に適用することが可能である。
(実施の形態7)
本実施の形態において、層及び材料が説明される。
本実施の形態において、層及び材料が説明される。
本実施形態に示された材料はほんの一例にすぎない。
<層>
例えば、層は、単膜又は積層膜である。
例えば、層は、単膜又は積層膜である。
単膜は、1つの膜である。
積層膜は、複数の膜である。
例えば、積層膜は、少なくとも第1の膜及び第2の膜を有する。
例えば、第1の膜の材料は、第2の膜と異なる。
例えば、第1の膜の材料は、第2の膜と同じである。
例えば、第1の膜及び第2の膜の材料は、本実施の形態に示された材料から選ぶことが
できる。
できる。
<材料>
例えば、基板を、ガラス基板、プラスチック基板、半導体基板等から選ぶことができる
。
例えば、基板を、ガラス基板、プラスチック基板、半導体基板等から選ぶことができる
。
例えば、導電層は金属を有する層等であることができる。
例えば、金属を、Al、Ti、Cu、W、Cr、Mo、In、Sn、Zn等から選ぶこ
とができる。
とができる。
例えば、絶縁層を、酸化物絶縁層、窒化物絶縁層、有機絶縁層等から選ぶことができる
。
。
例えば、酸化物絶縁層は、シリコン酸化物、アルミニウム酸化物、ガリウム酸化物、ハ
フニウム酸化物等を有することができる。
フニウム酸化物等を有することができる。
例えば、窒化物絶縁層は、シリコン窒化物、アルミニウム窒化物等を有することができ
る。
る。
例えば、有機絶縁層は、アクリル、ポリイミド、シロキサン等を有することができる。
例えば、酸化物半導体層は、In、Sn、Zn、Ga等を有することができる。
例えば、酸化物半導体層は、インジウム酸化物、錫酸化物、亜鉛酸化物等から選ぶこと
ができる。
ができる。
例えば、酸化物半導体層は、インジウム亜鉛酸化物、錫亜鉛酸化物等から選ぶことがで
きる。
きる。
例えば、酸化物半導体層は、In、M、及びZnを有することができる。
例えば、Mは典型金属、遷移金属等から選ぶことができる。
例えば、遷移金属は、Ti、Hf、ランタノイド、及びアクチノイド等から選ぶことが
できる。
できる。
<結晶領域>
酸化物半導体層が方向Xに沿ってc軸配向した結晶領域を有することによって、酸化物
半導体層の密度が高くなる。
酸化物半導体層が方向Xに沿ってc軸配向した結晶領域を有することによって、酸化物
半導体層の密度が高くなる。
酸化物半導体層の密度が高くなることによって、酸化物半導体層へのH2Oの侵入を防
止することができる。
止することができる。
例えば、方向Xは、酸化物半導体層の表面に対して垂直な方向である。
例えば、c軸と酸化物半導体層の表面とのなす角度は90度である。
例えば、方向Xは、酸化物半導体層の表面に対して概ね垂直な方向である。
例えば、c軸と酸化物半導体層の表面とのなす角度は80度以上100度以下である。
<積層>
例えば、酸化物半導体層は、酸化物半導体膜A及び酸化物半導体膜Bを有する。
例えば、酸化物半導体層は、酸化物半導体膜A及び酸化物半導体膜Bを有する。
例えば、酸化物半導体膜Bは、酸化物半導体膜Aの上方にある。
例えば、酸化物半導体層は、酸化物半導体膜A、酸化物半導体膜B、及び酸化物半導体
膜Cを有する。
膜Cを有する。
例えば、酸化物半導体膜Bは、酸化物半導体膜Aの上方にある。
例えば、酸化物半導体膜Cは、酸化物半導体膜Aの下方にある。
例えば、酸化物半導体膜A、酸化物半導体膜B、及び酸化物半導体膜Cのそれぞれは、
In、Ga、及びZnを有する。
In、Ga、及びZnを有する。
例えば、「酸化物半導体膜B中のガリウムの比率/酸化物半導体膜B中のインジウムの
比率」は、「酸化物半導体膜A中のガリウムの比率/酸化物半導体膜A中のインジウムの
比率」よりも大きい。
比率」は、「酸化物半導体膜A中のガリウムの比率/酸化物半導体膜A中のインジウムの
比率」よりも大きい。
例えば、「酸化物半導体膜B中の亜鉛の比率/酸化物半導体膜B中のインジウムの比率
」は、「酸化物半導体膜A中の亜鉛の比率/酸化物半導体膜A中のインジウムの比率」よ
りも大きい。
」は、「酸化物半導体膜A中の亜鉛の比率/酸化物半導体膜A中のインジウムの比率」よ
りも大きい。
例えば、「酸化物半導体膜C中のガリウムの比率/酸化物半導体膜C中のインジウムの
比率」は、「酸化物半導体膜A中のガリウムの比率/酸化物半導体膜A中のインジウムの
比率」よりも大きい。
比率」は、「酸化物半導体膜A中のガリウムの比率/酸化物半導体膜A中のインジウムの
比率」よりも大きい。
例えば、「酸化物半導体膜C中の亜鉛の比率/酸化物半導体膜C中のインジウムの比率
」は、「酸化物半導体膜A中の亜鉛の比率/酸化物半導体膜A中のインジウムの比率」よ
りも大きい。
」は、「酸化物半導体膜A中の亜鉛の比率/酸化物半導体膜A中のインジウムの比率」よ
りも大きい。
例えば、酸化物半導体膜Aにおいて、GaのかわりにMを用いることができる。
例えば、酸化物半導体膜Bにおいて、GaのかわりにMを用いることができる。
例えば、酸化物半導体膜Cにおいて、GaのかわりにMを用いることができる。
例えば、Mは典型金属、遷移金属等から選ぶことができる。
酸化物半導体膜中のInの比率がM又はZnより低いのなら、酸化物半導体膜のバンド
ギャップは大きくなる。
ギャップは大きくなる。
酸化物半導体層が積層膜であるのなら、チャネルは最も小さなバンドギャップを有する
酸化物半導体膜に形成される。
酸化物半導体膜に形成される。
例えば、酸化物半導体層が酸化物半導体膜A及び酸化物半導体膜Bを有するのなら、チ
ャネルは酸化物半導体膜Aに形成される。
ャネルは酸化物半導体膜Aに形成される。
例えば、酸化物半導体層が酸化物半導体膜A、酸化物半導体膜B、及び酸化物半導体膜
Cを有するのなら、チャネルは酸化物半導体膜Aに形成される。
Cを有するのなら、チャネルは酸化物半導体膜Aに形成される。
チャネルが酸化物半導体膜Aに形成されるのなら、チャネルはゲート絶縁層の界面の欠
陥から離れる。
陥から離れる。
チャネルを欠陥から離すことにより、トランジスタの信頼性が改善される。
<半導体層>
例えば、酸化物半導体層にかえてシリコン半導体層を用いてもよい。
例えば、酸化物半導体層にかえてシリコン半導体層を用いてもよい。
半導体層は、シリコン半導体層及び酸化物半導体層を含む概念である。
本実施の形態を実施の形態1乃至実施の形態6に適用することが可能である。
Tr1 トランジスタ
Tr2 トランジスタ
T1 端子
T2 端子
T3 端子
T4 端子
10 基板
21 導電層
30 絶縁層
31 酸化物半導体層
41 導電層
41a 導電層
41b 導電層
42 導電層
43 導電層
44 導電層
60 絶縁層
71 導電層
71a 導電層
71b 導電層
72 導電層
73 導電層
80 絶縁層
91 導電層
92 導電層
120 導電層
140 導電層
190 導電層
220 導電層
270 導電層
290 導電層
35a オープニング
36a オープニング
45 オープニング
48a 領域
48b 領域
65 オープニング
65a オープニング
66a オープニング
75 オープニング
85 オープニング
85a オープニング
86a オープニング
99a 酸化物領域
99b 酸化物領域
99c 酸化物領域
Tr2 トランジスタ
T1 端子
T2 端子
T3 端子
T4 端子
10 基板
21 導電層
30 絶縁層
31 酸化物半導体層
41 導電層
41a 導電層
41b 導電層
42 導電層
43 導電層
44 導電層
60 絶縁層
71 導電層
71a 導電層
71b 導電層
72 導電層
73 導電層
80 絶縁層
91 導電層
92 導電層
120 導電層
140 導電層
190 導電層
220 導電層
270 導電層
290 導電層
35a オープニング
36a オープニング
45 オープニング
48a 領域
48b 領域
65 オープニング
65a オープニング
66a オープニング
75 オープニング
85 オープニング
85a オープニング
86a オープニング
99a 酸化物領域
99b 酸化物領域
99c 酸化物領域
Claims (1)
- 第1の導電層を有し、
前記第1の導電層の上方に第1の絶縁層を有し、
前記第1の絶縁層の上方に酸化物半導体層を有し、
前記酸化物半導体層の上方に第2の導電層を有し、
前記酸化物半導体層の上方に第3の導電層を有し、
前記第2の導電層の上方と前記第3の導電層の上方とに第2の絶縁層を有し、
前記第2の絶縁層の上方に第4の導電層を有し、
前記第2の絶縁層の上方に第5の導電層を有し、
前記第4の導電層と前記第5の導電層との上方に第3の絶縁層を有し、
前記第3の絶縁層の上方に第6の導電層を有し、
前記酸化物半導体層は、第1のトランジスタの第1のチャネル形成領域を有し、
前記酸化物半導体層は、第2のトランジスタの第2のチャネル形成領域を有し、
前記第1の導電層は、前記第1のトランジスタの第1のゲート電極としての機能を有し、
前記第1の導電層は、前記第2のトランジスタの第2のゲート電極としての機能を有し、
前記第2の導電層は、前記第1のトランジスタのソース電極又はドレイン電極の一方としての機能を有し、
前記第2の導電層は、前記第2のトランジスタのソース電極又はドレイン電極の一方としての機能を有し、
前記第3の導電層は、前記第1のトランジスタのソース電極又はドレイン電極の他方としての機能を有し、
前記第3の導電層は、前記第2のトランジスタのソース電極又はドレイン電極の他方としての機能を有し、
前記第4の導電層は、前記第1のトランジスタの第3のゲート電極としての機能を有し、
前記第4の導電層は、前記第2のトランジスタの第4のゲート電極としての機能を有し、
前記第2の導電層は、第1のオープニングを有し、
前記第4の導電層は、第2のオープニングを有し、
前記第3の導電層は、前記第1のオープニング及び第2のオープニングと重なる領域を有し、
前記第6の導電層は、前記第5の導電層を介して、前記第3の導電層と電気的に接続されており、
前記第5の導電層は、前記第1のオープニング及び第2のオープニングと重なる領域を有することを特徴とする半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013154537 | 2013-07-25 | ||
JP2013154537 | 2013-07-25 | ||
JP2021137152A JP2021182646A (ja) | 2013-07-25 | 2021-08-25 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021137152A Division JP2021182646A (ja) | 2013-07-25 | 2021-08-25 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023099677A true JP2023099677A (ja) | 2023-07-13 |
Family
ID=52389738
Family Applications (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014149998A Active JP6487645B2 (ja) | 2013-07-25 | 2014-07-23 | 半導体装置 |
JP2019030334A Active JP6661259B2 (ja) | 2013-07-25 | 2019-02-22 | 半導体装置 |
JP2020021072A Active JP6935524B2 (ja) | 2013-07-25 | 2020-02-11 | 半導体装置 |
JP2021137152A Withdrawn JP2021182646A (ja) | 2013-07-25 | 2021-08-25 | 半導体装置 |
JP2023084334A Pending JP2023099677A (ja) | 2013-07-25 | 2023-05-23 | 半導体装置 |
Family Applications Before (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014149998A Active JP6487645B2 (ja) | 2013-07-25 | 2014-07-23 | 半導体装置 |
JP2019030334A Active JP6661259B2 (ja) | 2013-07-25 | 2019-02-22 | 半導体装置 |
JP2020021072A Active JP6935524B2 (ja) | 2013-07-25 | 2020-02-11 | 半導体装置 |
JP2021137152A Withdrawn JP2021182646A (ja) | 2013-07-25 | 2021-08-25 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US10529740B2 (ja) |
JP (5) | JP6487645B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10529740B2 (en) * | 2013-07-25 | 2020-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including semiconductor layer and conductive layer |
KR102366568B1 (ko) * | 2015-06-11 | 2022-02-25 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판 및 이를 구비한 유기 발광 표시 장치 |
CN110600488A (zh) * | 2019-10-12 | 2019-12-20 | 京东方科技集团股份有限公司 | 一种氧化物薄膜晶体管及其驱动方法、显示装置 |
Family Cites Families (141)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7212912A (ja) * | 1972-09-23 | 1974-03-26 | ||
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH02245741A (ja) | 1989-03-17 | 1990-10-01 | Matsushita Electric Ind Co Ltd | 反射型液晶表示デバイス |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
KR100394896B1 (ko) | 1995-08-03 | 2003-11-28 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 투명스위칭소자를포함하는반도체장치 |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
JP4458563B2 (ja) | 1998-03-31 | 2010-04-28 | 三菱電機株式会社 | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP4152603B2 (ja) | 2000-04-27 | 2008-09-17 | 株式会社半導体エネルギー研究所 | 発光装置 |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
EP1443130B1 (en) | 2001-11-05 | 2011-09-28 | Japan Science and Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
KR100477102B1 (ko) * | 2001-12-19 | 2005-03-17 | 삼성에스디아이 주식회사 | 금속유도화 측면결정화방법을 이용한 멀티플 게이트씨모스 박막 트랜지스터 및 그의 제조방법 |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
EP1737044B1 (en) | 2004-03-12 | 2014-12-10 | Japan Science and Technology Agency | Amorphous oxide and thin film transistor |
US7211825B2 (en) * | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
CN101057333B (zh) | 2004-11-10 | 2011-11-16 | 佳能株式会社 | 发光器件 |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
US7868326B2 (en) | 2004-11-10 | 2011-01-11 | Canon Kabushiki Kaisha | Field effect transistor |
EP1812969B1 (en) | 2004-11-10 | 2015-05-06 | Canon Kabushiki Kaisha | Field effect transistor comprising an amorphous oxide |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
TWI562380B (en) | 2005-01-28 | 2016-12-11 | Semiconductor Energy Lab Co Ltd | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
US7608531B2 (en) | 2005-01-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
JP4887646B2 (ja) | 2005-03-31 | 2012-02-29 | 凸版印刷株式会社 | 薄膜トランジスタ装置及びその製造方法並びに薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
JP4772395B2 (ja) | 2005-06-24 | 2011-09-14 | 三菱電機株式会社 | 電気光学表示装置およびその製造方法 |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
EP3614442A3 (en) | 2005-09-29 | 2020-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufactoring method thereof |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
KR101117948B1 (ko) | 2005-11-15 | 2012-02-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 디스플레이 장치 제조 방법 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
US8274078B2 (en) | 2007-04-25 | 2012-09-25 | Canon Kabushiki Kaisha | Metal oxynitride semiconductor containing zinc |
JP2008288269A (ja) * | 2007-05-15 | 2008-11-27 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板、その製造方法、及び表示装置 |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
CN101919043B (zh) | 2008-01-21 | 2013-06-05 | 金振有限公司 | 显示装置 |
JP5414213B2 (ja) * | 2008-07-18 | 2014-02-12 | 株式会社ジャパンディスプレイ | 画像表示装置およびその製造方法 |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
JP5595003B2 (ja) * | 2008-10-23 | 2014-09-24 | 株式会社半導体エネルギー研究所 | 表示装置 |
KR102095625B1 (ko) * | 2008-10-24 | 2020-03-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
US8384439B2 (en) * | 2008-11-28 | 2013-02-26 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of fabricating the same |
TWI511288B (zh) | 2009-03-27 | 2015-12-01 | Semiconductor Energy Lab | 半導體裝置 |
JP5796760B2 (ja) * | 2009-07-29 | 2015-10-21 | Nltテクノロジー株式会社 | トランジスタ回路 |
KR101882887B1 (ko) * | 2009-09-16 | 2018-07-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 이의 제조 방법 |
TWI512997B (zh) * | 2009-09-24 | 2015-12-11 | Semiconductor Energy Lab | 半導體裝置,電源電路,和半導體裝置的製造方法 |
KR20110037220A (ko) * | 2009-10-06 | 2011-04-13 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치 |
US8748892B2 (en) * | 2009-10-09 | 2014-06-10 | Lg Display Co., Ltd. | Thin film transistor and method for fabricating the same |
KR101820972B1 (ko) | 2009-10-09 | 2018-01-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
KR102378013B1 (ko) * | 2009-11-06 | 2022-03-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
US8598586B2 (en) | 2009-12-21 | 2013-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof |
KR101829309B1 (ko) | 2010-01-22 | 2018-02-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR101399611B1 (ko) | 2010-02-05 | 2014-05-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 및 반도체 장치의 제조 방법 |
WO2011099343A1 (en) * | 2010-02-12 | 2011-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
US8624239B2 (en) * | 2010-05-20 | 2014-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP5948025B2 (ja) * | 2010-08-06 | 2016-07-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
CN103137701B (zh) | 2011-11-30 | 2018-01-19 | 株式会社半导体能源研究所 | 晶体管及半导体装置 |
US8981367B2 (en) * | 2011-12-01 | 2015-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR102101167B1 (ko) | 2012-02-03 | 2020-04-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US9362417B2 (en) | 2012-02-03 | 2016-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9112037B2 (en) * | 2012-02-09 | 2015-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP6110693B2 (ja) * | 2012-03-14 | 2017-04-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR101619158B1 (ko) * | 2013-04-30 | 2016-05-10 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그를 이용한 유기 발광장치 |
KR20210079411A (ko) * | 2013-06-27 | 2021-06-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US10529740B2 (en) * | 2013-07-25 | 2020-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including semiconductor layer and conductive layer |
JP6410496B2 (ja) * | 2013-07-31 | 2018-10-24 | 株式会社半導体エネルギー研究所 | マルチゲート構造のトランジスタ |
JP6625796B2 (ja) * | 2013-10-25 | 2019-12-25 | 株式会社半導体エネルギー研究所 | 表示装置 |
US9722090B2 (en) * | 2014-06-23 | 2017-08-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including first gate oxide semiconductor film, and second gate |
KR102366568B1 (ko) * | 2015-06-11 | 2022-02-25 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판 및 이를 구비한 유기 발광 표시 장치 |
JP6904730B2 (ja) * | 2016-03-08 | 2021-07-21 | 株式会社半導体エネルギー研究所 | 撮像装置 |
-
2014
- 2014-07-22 US US14/337,575 patent/US10529740B2/en active Active
- 2014-07-23 JP JP2014149998A patent/JP6487645B2/ja active Active
-
2019
- 2019-02-22 JP JP2019030334A patent/JP6661259B2/ja active Active
- 2019-11-20 US US16/689,134 patent/US10872907B2/en active Active
-
2020
- 2020-02-11 JP JP2020021072A patent/JP6935524B2/ja active Active
-
2021
- 2021-08-25 JP JP2021137152A patent/JP2021182646A/ja not_active Withdrawn
-
2023
- 2023-05-23 JP JP2023084334A patent/JP2023099677A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2021182646A (ja) | 2021-11-25 |
JP2015043416A (ja) | 2015-03-05 |
US20200091201A1 (en) | 2020-03-19 |
US10529740B2 (en) | 2020-01-07 |
JP6661259B2 (ja) | 2020-03-11 |
JP6935524B2 (ja) | 2021-09-15 |
JP2020074487A (ja) | 2020-05-14 |
JP6487645B2 (ja) | 2019-03-20 |
JP2019075594A (ja) | 2019-05-16 |
US10872907B2 (en) | 2020-12-22 |
US20150028329A1 (en) | 2015-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102592564B1 (ko) | 트랜지스터 표시판 | |
JP7394900B2 (ja) | 半導体装置 | |
JP2023099677A (ja) | 半導体装置 | |
CN107658345B (zh) | 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置 | |
WO2016188052A1 (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 | |
JP7350903B2 (ja) | Tft回路基板 | |
KR102640164B1 (ko) | 박막 트랜지스터 표시판 | |
JP2014170829A (ja) | 半導体装置およびその製造方法、並びに表示装置の製造方法および電子機器の製造方法 | |
TW201334191A (zh) | 薄膜電晶體 | |
TWI555183B (zh) | 薄膜電晶體以及畫素結構 | |
TW201505187A (zh) | 薄膜電晶體及其製造方法 | |
JP2018031976A (ja) | 表示装置 | |
TWI482239B (zh) | 主動元件陣列基板及其製作方法 | |
KR102659970B1 (ko) | 표시 기판 및 이의 제조 방법 | |
JP2021022374A (ja) | タッチ電極を含むディスプレイ装置 | |
US9423662B2 (en) | Thin film transistor, array substrate and display device | |
CN108305874B (zh) | 半导体装置 | |
KR102522595B1 (ko) | 트랜지스터 패널 및 그 제조 방법 | |
TWI590426B (zh) | 光感測陣列之光感測單元的製造方法及其結構 | |
KR20140081413A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
US20220190164A1 (en) | Semiconductor device | |
JP2019067985A (ja) | 半導体装置および表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230605 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240229 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240319 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20240514 |