JP2015043416A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015043416A
JP2015043416A JP2014149998A JP2014149998A JP2015043416A JP 2015043416 A JP2015043416 A JP 2015043416A JP 2014149998 A JP2014149998 A JP 2014149998A JP 2014149998 A JP2014149998 A JP 2014149998A JP 2015043416 A JP2015043416 A JP 2015043416A
Authority
JP
Japan
Prior art keywords
conductive layer
layer
oxide semiconductor
transistor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014149998A
Other languages
English (en)
Other versions
JP6487645B2 (ja
JP2015043416A5 (ja
Inventor
英樹 松倉
Hideki Matsukura
英樹 松倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014149998A priority Critical patent/JP6487645B2/ja
Publication of JP2015043416A publication Critical patent/JP2015043416A/ja
Publication of JP2015043416A5 publication Critical patent/JP2015043416A5/ja
Application granted granted Critical
Publication of JP6487645B2 publication Critical patent/JP6487645B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

【課題】第１のトランジスタ及び第２のトランジスタの並列接続により、酸化物半導体層の数は増える。寄生容量はトランジスタの動作に影響を与える。【解決手段】酸化物半導体層は第１のチャネル形成領域及び第２のチャネル形成領域を有する。酸化物半導体層の上方にソース電極及びドレイン電極がある。ソース電極及びドレイン電極の上方に絶縁層がある。絶縁層の上方にゲート電極がある。ゲート電極はオープニングを有する。オープニングはソース電極又はドレイン電極と重なる。【選択図】図２

Description

技術分野は、半導体装置に関する。
特許文献１は、第１のトランジスタ及び第２のトランジスタの並列接続を開示している。
特許文献２及び特許文献３のそれぞれは、２つのゲート電極の間に酸化物半導体層を有するトランジスタを開示している。
特開２００２−０２３６９７号公報 特開２０１０−２５１７３５号公報 特開２０１１−１８１９１３号公報
目的は、第１の課題、第２の課題、第３の課題、及び第４の課題から選ばれた少なくとも１つの課題の解決である。
＜第１の課題＞
第１のトランジスタ及び第２のトランジスタの並列接続により、酸化物半導体層の数は増える。
＜第２の課題＞
寄生容量はトランジスタの動作に影響を与える。
＜第３の課題＞
新規な半導体装置が要求されている。
＜第４の課題＞
第４の課題は、本明細書の内容から自ずと明らかになる複数の課題から選ばれた少なくとも一つの課題である。
１つの酸化物半導体層が第１のチャネル形成領域及び第２のチャネル形成領域を有することによって、酸化物半導体層の数が減る。
２つの導電層の一方はオープニングを有する。
２つの導電層の他方がオープニングと重なる領域を有することによって、寄生容量が減る。
＜オープニング＞
例えば、オープニング（ｏｐｅｎｉｎｇ）は、ミッシングパート（ｍｉｓｓｉｎｇ ｐａｒｔ（欠けた部分））である。
例えば、オープニング（ｏｐｅｎｉｎｇ）は、ホール（ｈｏｌｅ（孔））である。
例えば、図３（Ａ）のオープニング４５は、ミッシングパート（ｍｉｓｓｉｎｇ ｐａｒｔ（欠けた部分））である。
例えば、図３（Ｂ）のオープニング４５は、ホール（ｈｏｌｅ（孔））である。
例えば、図４（Ａ）のオープニング７５は、ミッシングパート（ｍｉｓｓｉｎｇ ｐａｒｔ（欠けた部分））である。
例えば、図４（Ｂ）のオープニング７５は、ホール（ｈｏｌｅ（孔））である。
例えば、ミッシングパート（ｍｉｓｓｉｎｇ ｐａｒｔ（欠けた部分））は、ギャップ（ｇａｐ（切れ目））と言い換えることができる。
例えば、ミッシングパート（ｍｉｓｓｉｎｇ ｐａｒｔ（欠けた部分））のエッジ（ｅｄｇｅ（縁））の線形状は、開いた線形状である。
ホール（ｈｏｌｅ（孔））のエッジ（ｅｄｇｅ（縁））の線形状は、閉じた線形状である。
＜開示された発明の例＞
半導体装置は、第１の導電層を有する。
前記半導体装置は、前記第１の導電層の上方に第１の絶縁層を有する。
前記半導体装置は、前記第１の絶縁層の上方に酸化物半導体層を有する。
前記半導体装置は、前記酸化物半導体層の上方に第２の導電層を有する。
前記半導体装置は、前記酸化物半導体層の上方に第３の導電層を有する。
前記半導体装置は、前記第２の導電層の上方と前記第３の導電層の上方とに第２の絶縁層を有する。
前記半導体装置は、前記第２の絶縁層の上方に第４の導電層を有する。
前記半導体装置は、前記第２の絶縁層の上方に第５の導電層を有する。
前記半導体装置は、前記第４の導電層と前記第５の導電層との上方に第３の絶縁層を有する。
前記半導体装置は、前記第３の絶縁層の上方に第６の導電層を有する。
前記酸化物半導体層は、第１のトランジスタの第１のチャネル形成領域を有する。
前記酸化物半導体層は、第２のトランジスタの第２のチャネル形成領域を有する。
前記第１の導電層は、前記第１のトランジスタの第１のゲート電極としての機能を有する。
前記第１の導電層は、前記第２のトランジスタの第２のゲート電極としての機能を有する。
前記第２の導電層は、前記第１のトランジスタのソース電極又はドレイン電極の一方としての機能を有する。
前記第２の導電層は、前記第２のトランジスタのソース電極又はドレイン電極の一方としての機能を有する。
前記第３の導電層は、前記第１のトランジスタのソース電極又はドレイン電極の他方としての機能を有する。
前記第３の導電層は、前記第２のトランジスタのソース電極又はドレイン電極の他方としての機能を有する。
前記第４の導電層は、前記第１のトランジスタの第３のゲート電極としての機能を有する。
前記第４の導電層は、前記第２のトランジスタの第４のゲート電極としての機能を有する。
前記第２の導電層は、第１のオープニングを有する。
前記第４の導電層は、第２のオープニングを有する。
前記第３の導電層は、前記第１のオープニング及び第２のオープニングと重なる領域を有する。
前記第６の導電層は、前記第５の導電層を介して、前記第３の導電層と電気的に接続されている。
前記第５の導電層は、前記第１のオープニング及び第２のオープニングと重なる領域を有する。
＜第５の導電層、第６の導電層＞
第６の導電層を第３の絶縁層の上方に形成することにより、第６の導電層の形状の自由度を高くすることができる。
例えば、第６の導電層は、画素電極である。
第６の導電層は、第５の導電層を介して、第４の導電層と電気的に接続されている。
第５の導電層により、第６の導電層の断線の発生確率を減らすことができる。
酸化物半導体層の数が減る。
寄生容量が減る。
新規な半導体装置が提供される。
本明細書の内容から自ずと明らかになる課題が解決される。
半導体装置の例。 半導体装置の例。 半導体装置の例。 半導体装置の例。 半導体装置の例。 半導体装置の例。 半導体装置の例。 半導体装置の例。 半導体装置の例。 半導体装置の例。 半導体装置の例。 半導体装置の例。
実施の形態は、図面を用いて説明される。
実施の形態の内容のそれぞれは、ほんの一例にすぎない。
実施の形態の内容のみに限定された発明の解釈がされるべきではない。
実施の形態において、同一の符号についての繰り返しの説明が省略される場合がある。
図面において、同一の部分に、同一の符号が用いられる場合がある。
図面において、同一の部分に、同一のハッチングが用いられる場合がある。
図面において、同様な部分に、同一の符号が用いられる場合がある。
図面において、同様な部分に、同一のハッチングが用いられる場合がある。
実施の形態の内容のそれぞれは、互いに組み合わせることができる。
（実施の形態１）
図１及び図２を用いて、半導体装置の例が説明される。
＜回路の例＞
図１において、トランジスタＴｒ１及びトランジスタＴｒ２の並列接続が示されている。
端子Ｔ１は、トランジスタＴｒ１のソース電極又はドレイン電極の一方と電気的に接続されている。
端子Ｔ１は、トランジスタＴｒ２のソース電極又はドレイン電極の一方と電気的に接続されている。
トランジスタＴｒ１のソース電極又はドレイン電極の一方は、トランジスタＴｒ２のソース電極又はドレイン電極の一方と電気的に接続されている。
端子Ｔ２は、トランジスタＴｒ１のソース電極又はドレイン電極の他方と電気的に接続されている。
端子Ｔ２は、トランジスタＴｒ２のソース電極又はドレイン電極の他方と電気的に接続されている。
トランジスタＴｒ１のソース電極又はドレイン電極の他方は、トランジスタＴｒ２のソース電極又はドレイン電極の他方と電気的に接続されている。
端子Ｔ３は、トランジスタＴｒ１の第１のゲート電極と電気的に接続されている。
端子Ｔ３は、トランジスタＴｒ２の第２のゲート電極と電気的に接続されている。
トランジスタＴｒ１の第１のゲート電極は、トランジスタＴｒ２の第２のゲート電極と電気的に接続されている。
端子Ｔ４は、トランジスタＴｒ１の第３のゲート電極と電気的に接続されている。
端子Ｔ４は、トランジスタＴｒ２の第４のゲート電極と電気的に接続されている。
トランジスタＴｒ１の第３のゲート電極は、トランジスタＴｒ２の第４のゲート電極と電気的に接続されている。
端子Ｔ１は、トランジスタＴｒ１の第１のチャネル形成領域を介して、端子Ｔ２と電気的に接続されている。
端子Ｔ１は、トランジスタＴｒ２の第２のチャネル形成領域を介して、端子Ｔ２と電気的に接続されている。
例えば、端子Ｔ３を、端子Ｔ４と電気的に接続することができる。
例えば、端子Ｔ３を、端子Ｔ４と電気的に分離することができる。
＜断面図＞
図２を用いて、半導体装置の例が説明される。
基板１０がある。
基板１０の上方に導電層２１がある。
導電層２１の上方に絶縁層３０がある。
絶縁層３０の上方に酸化物半導体層３１がある。
酸化物半導体層３１の上方に導電層４１がある。
酸化物半導体層３１の上方に導電層４２がある。
例えば、導電層４１及び導電層４２を、同一の導電層をエッチングする工程を経て形成することができる。
導電層４１及び導電層４２の上方に絶縁層６０がある。
絶縁層６０の上方に導電層７１がある。
絶縁層６０の上方に導電層７２がある。
導電層７１及び導電層７２の上方に絶縁層８０がある。
絶縁層８０の上方に導電層９１がある。
例えば、図２は、図１と対応している。
導電層２１は、トランジスタＴｒ１の第１のゲート電極としての機能を有する領域を有する。
導電層２１は、トランジスタＴｒ２の第２のゲート電極としての機能を有する領域を有する。
絶縁層３０は、トランジスタＴｒ１の第１のゲート絶縁層としての機能を有する領域を有する。
絶縁層３０は、トランジスタＴｒ２の第２のゲート絶縁層としての機能を有する領域を有する。
酸化物半導体層３１は、導電層２１と重なる領域を有する。
酸化物半導体層３１は、トランジスタＴｒ１の第１のチャネル形成領域を有する。
酸化物半導体層３１は、トランジスタＴｒ２の第２のチャネル形成領域を有する。
トランジスタＴｒ１は、第１のゲート絶縁層を、第１のゲート電極及び第１のチャネル形成領域の間に有する。
トランジスタＴｒ２は、第２のゲート絶縁層を、第２のゲート電極及び第２のチャネル形成領域の間に有する。
導電層４１は、酸化物半導体層３１と重なる領域を有する。
導電層４２は、酸化物半導体層３１と重なる領域を有する。
導電層４１は、トランジスタＴｒ１のソース電極又はドレイン電極の一方としての機能を有する領域を有する。
導電層４１は、トランジスタＴｒ２のソース電極又はドレイン電極の一方としての機能を有する領域を有する。
導電層４１は、「トランジスタＴｒ１のソース電極又はドレイン電極の一方としての機能を有する領域」及び「トランジスタＴｒ２のソース電極又はドレイン電極の一方としての機能を有する領域」の間に、オープニング４５を有する。
導電層４２は、オープニング４５と重なる領域を有する。
導電層４２は、トランジスタＴｒ１のソース電極又はドレイン電極の他方としての機能を有する。
導電層４２は、トランジスタＴｒ２のソース電極又はドレイン電極の他方としての機能を有する。
絶縁層６０は、トランジスタＴｒ１の第３のゲート絶縁層としての機能を有する領域を有する。
絶縁層６０は、トランジスタＴｒ２の第４のゲート絶縁層としての機能を有する領域を有する。
絶縁層６０は、オープニング６５を有する。
導電層７１は、酸化物半導体層３１と重なる領域を有する。
導電層７１は、導電層４１と重なる領域を有する。
導電層７１は、導電層４２と重なる領域を有する。
導電層７１は、トランジスタＴｒ１の第３のゲート電極としての機能を有する領域を有する。
導電層７１は、トランジスタＴｒ２の第４のゲート電極としての機能を有する領域を有する。
導電層７１は、「トランジスタＴｒ１の第３のゲート電極としての機能を有する領域」及び「トランジスタＴｒ２の第４のゲート電極としての機能を有する領域」の間に、オープニング７５を有する。
導電層７２は、オープニング７５と重なる領域を有する。
導電層７２は、オープニング６５を介して、導電層４２と電気的に接続されている。
絶縁層８０は、オープニング８５を有する。
導電層９１は、オープニング８５を介して、導電層７２と電気的に接続されている。
例えば、導電層９１は、電極又は配線としての機能を有する領域を有する。
例えば、電極は、画素電極である。
＜導電層２１、導電層７１＞
導電層２１を導電層７１と電気的に接続することができる。
導電層２１を導電層７１と電気的に分離することができる。
＜トップゲート型トランジスタ＞
トップゲート型トランジスタを採用することができる。
例えば、導電層２１及び絶縁層３０を形成しないことが可能である。
例えば、導電層２１をフローティング状態とすることが可能である。
フローティング状態の導電層２１は、基板１０からの不純物をブロックすることができる機能を有する。
＜例＞
例えば、オープニング６５を形成しないことが可能である。
例えば、導電層７２を形成しないことが可能である。
例えば、オープニング７５を形成しないことが可能である。
例えば、絶縁層８０を形成しないことが可能である。
例えば、導電層９１を形成しないことが可能である。
＜酸化物半導体層の数＞
酸化物半導体層３１が第１のチャネル形成領域及び第２のチャネル形成領域を有することによって、酸化物半導体層の数が減る。
＜寄生容量＞
例えば、オープニング７５を形成しないことが可能である。
オープニング７５を形成しないのなら、導電層４２及び導電層７１の間の寄生容量は増える。
図２において、導電層４２はオープニング７５と重なる領域を有するので、導電層４２及び導電層７１の間の寄生容量を減らすことができる。
＜自由度＞
導電層９１を絶縁層８０の上方に形成することにより、導電層９１の形状の自由度を高くすることができる。
＜断線＞
導電層が２つの表面に接触するとき、２つの表面の間の距離を短くすることによって、導電層の断線の発生確率を低減することができる。
例えば、導電層７２を形成しないことは可能である。
導電層７２を形成しないのなら、導電層９１は絶縁層６０の表面及び絶縁層８０の表面と接触する。
図２のように、導電層７２を形成するのなら、導電層９１は導電層７２の表面及び絶縁層８０の表面と接触する。
「導電層７２の表面及び絶縁層８０の表面の間の距離」は、「絶縁層６０の表面及び絶縁層８０の表面の間の距離」よりも短い。
導電層７２を形成することにより、導電層９１の断線の発生確率を低減することができる。
（実施の形態２）
図２乃至図６を用いて、半導体装置の例が説明される。
＜概要＞
図６のＡ−Ｂ断面図の例が図２である。
図６は、図３（Ａ）、図４（Ａ）、及び図５（Ａ）を組み合わせた例である。
図３（Ａ）のかわりに図３（Ｂ）を適用することができる。
図４（Ａ）のかわりに図４（Ｂ）を適用することができる。
図５（Ａ）のかわりに図５（Ｂ）を適用することができる。
＜１．断面図＞
図６のＣ−Ｄ断面図の例が図５（Ａ）である。
絶縁層３０の上方に導電層４３がある。
例えば、導電層４１、導電層４２、及び導電層４３を、同一の導電層をエッチングする工程を経て形成することができる。
絶縁層３０は、オープニング３５ａを有する。
絶縁層６０は、オープニング６５ａを有する。
導電層７１は、オープニング６５ａを介して、導電層４３と電気的に接続されている。
導電層４３は、オープニング３５ａを介して、導電層２１と電気的に接続されている。
導電層７１は、導電層２１と電気的に接続されている。
導電層４３を形成することにより、導電層７１の断線の発生確率を低減することができる。
導電層７１を導電層２１と電気的に接続しないことは可能である。
導電層４３を形成しないことは可能である。
＜２．断面図＞
例えば、図５（Ａ）のかわりに図５（Ｂ）を適用することができる。
絶縁層３０の上方に導電層４４がある。
例えば、導電層４１、導電層４２、及び導電層４４を、同一の導電層をエッチングする工程を経て形成することができる。
絶縁層６０の上方に導電層７３がある。
例えば、導電層７１、導電層７２、及び導電層７３を、同一の導電層をエッチングする工程を経て形成することができる。
絶縁層８０の上方に導電層９２がある。
例えば、導電層９１及び導電層９２を、同一の導電層をエッチングする工程を経て形成することができる。
絶縁層３０は、オープニング３６ａを有する。
絶縁層６０は、オープニング６６ａを有する。
絶縁層８０は、オープニング８５ａを有する。
絶縁層８０は、オープニング８６ａを有する。
導電層９２は、オープニング８５ａを介して、導電層７１と電気的に接続されている。
導電層９２は、オープニング８６ａを介して、導電層７３と電気的に接続されている。
導電層７３は、オープニング６６ａを介して、導電層４４と電気的に接続されている。
導電層４４は、オープニング３６ａを介して、導電層２１と電気的に接続されている。
導電層４４を形成することにより、導電層７３又は導電層９２の断線の発生確率を低減することができる。
導電層７３を形成することにより、導電層９２の断線の発生確率を低減することができる。
導電層４４を形成しないことは可能である。
導電層７３を形成しないことは可能である。
＜オープニング＞
例えば、図３（Ａ）及び図６のオープニング４５は、ミッシングパート（ｍｉｓｓｉｎｇ ｐａｒｔ（欠けた部分））である。
例えば、図３（Ｂ）のオープニング４５は、ホール（ｈｏｌｅ（孔））である。
例えば、図４（Ａ）及び図６のオープニング７５は、ミッシングパート（ｍｉｓｓｉｎｇ ｐａｒｔ（欠けた部分））である。
例えば、図４（Ｂ）のオープニング７５は、ホール（ｈｏｌｅ（孔））である。
例えば、図３（Ａ）、図３（Ｂ）、及び図６のオープニング６５は、ホール（ｈｏｌｅ（孔））である。
例えば、図４（Ａ）、図４（Ｂ）、及び図６のオープニング８５は、ホール（ｈｏｌｅ（孔））である。
例えば、図５（Ａ）及び図６のオープニング３５ａは、ホール（ｈｏｌｅ（孔））である。
例えば、図５（Ｂ）のオープニング３６ａは、ホール（ｈｏｌｅ（孔））である。
例えば、図５（Ｂ）のオープニング８５ａは、ホール（ｈｏｌｅ（孔））である。
例えば、図５（Ｂ）のオープニング８６ａは、ホール（ｈｏｌｅ（孔））である。
ホール（ｈｏｌｅ（孔））のかわりにミッシングパート（ｍｉｓｓｉｎｇ ｐａｒｔ（欠けた部分））を適用することができる。
ミッシングパート（ｍｉｓｓｉｎｇ ｐａｒｔ（欠けた部分））のかわりにホール（ｈｏｌｅ（孔））を適用することができる。
本実施の形態を実施の形態１に適用することが可能である。
（実施の形態３）
例えば、図７（Ａ）及び図７（Ｃ）のように、導電層７１を導電層７１ａ及び導電層７１ｂに分離することが可能である。
例えば、図７（Ｂ）及び図７（Ｃ）のように、導電層４１を導電層４１ａ及び導電層４１ｂに分離することが可能である。
導電層７１ａは、導電層７１ｂと電気的に接続されている。
導電層４１ａは、導電層４１ｂと電気的に接続されている。
例えば、導電層７１ａは、図１のトランジスタＴｒ１の第３のゲート電極としての機能を有する領域を有する。
例えば、導電層７１ｂは、図１のトランジスタＴｒ２の第４のゲート電極としての機能を有する領域を有する。
例えば、導電層４１ａは、図１のトランジスタＴｒ１のソース電極又はドレイン電極の一方としての機能を有する領域を有する。
例えば、導電層４１ｂは、図１のトランジスタＴｒ２のソース電極又はドレイン電極の一方としての機能を有する領域を有する。
＜導電層２１、導電層７１ａ、及び導電層７１ｂ＞
図７乃至図９において、導電層２１は、トランジスタＴｒ１の第１のゲート電極としての機能を有する領域を有する。
図７乃至図９において、導電層２１は、トランジスタＴｒ２の第２のゲート電極としての機能を有する領域を有する。
例えば、図８（Ａ）のように、導電層２１を介して、導電層７１ａを導電層７１ｂと電気的に接続することができる。
図８（Ａ）において、導電層２１、導電層７１ａ、及び導電層７１ｂは互いに電気的に接続されている。
例えば、図８（Ｂ）のように、導電層１２０を介して、導電層７１ａを導電層７１ｂと電気的に接続することができる。
例えば、図８（Ｂ）のように、導電層１４０を介して、導電層１２０を導電層２１と電気的に接続することができる。
図８（Ｂ）において、導電層２１、導電層７１ａ、導電層７１ｂ、導電層１２０、及び導電層１４０は互いに電気的に接続されている。
例えば、図８（Ｃ）のように、導電層１２０を介して、導電層７１ａを導電層７１ｂと電気的に接続することができる。
例えば、図８（Ｃ）のように、導電層１９０を介して、導電層１２０を導電層２１と電気的に接続することができる。
図８（Ｃ）において、導電層２１、導電層７１ａ、導電層７１ｂ、導電層１２０、及び導電層１９０は互いに電気的に接続されている。
例えば、図９（Ａ）のように、導電層１４０を介して、導電層７１ａを導電層７１ｂと電気的に接続することができる。
例えば、図９（Ａ）のように、導電層１４０を介して、導電層２１を導電層７１ａ及び導電層７１ｂと電気的に接続することができる。
例えば、図９（Ｂ）のように、導電層１９０を介して、導電層７１ａを導電層７１ｂと電気的に接続することができる。
例えば、図９（Ｂ）のように、導電層１９０を介して、導電層２１を導電層７１ａ及び導電層７１ｂと電気的に接続することができる。
例えば、導電層２１及び導電層１２０を、同一の導電層をエッチングする工程を経て形成することができる。
例えば、導電層４２及び導電層１４０を、同一の導電層をエッチングする工程を経て形成することができる。
例えば、導電層９１及び導電層１９０を、同一の導電層をエッチングする工程を経て形成することができる。
例えば、図９（Ａ）のように、導電層２１は導電層１４０と交差することができる。
図９（Ａ）において、導電層２１及び導電層１４０が交差する領域で、導電層１４０は導電層２１と電気的に接続されている。
図９（Ａ）において、導電層２１及び導電層１４０が交差する領域は、導電層７１ａ及び導電層７１ｂの間に位置する。
例えば、図９（Ｂ）のように、導電層２１は導電層１９０と交差することができる。
図９（Ｂ）において、導電層２１及び導電層１９０が交差する領域で、導電層１９０は導電層２１と電気的に接続されている。
図９（Ｂ）において、導電層２１及び導電層１９０が交差する領域は、導電層７１ａ及び導電層７１ｂの間に位置する。
図８（Ａ）に示されたレイアウトは、図８（Ｂ）及び図８（Ｃ）のそれぞれに示されたレイアウトよりもシンプルである。
図９（Ａ）及び図９（Ｂ）のそれぞれに示されたレイアウトは、図８（Ｂ）及び図８（Ｃ）のそれぞれに示されたレイアウトよりもシンプルである。
＜導電層４１ａ、導電層４１ｂ、及び導電層４２＞
図１０において、導電層４２は、図１のトランジスタＴｒ１のソース電極又はドレイン電極の他方としての機能を有する領域を有する。
図１０において、導電層４２は、図１のトランジスタＴｒ２のソース電極又はドレイン電極の他方としての機能を有する領域を有する。
例えば、図１０（Ａ）のように、導電層２２０を介して、導電層４１ａを導電層４１ｂと電気的に接続することができる。
例えば、図１０（Ｂ）のように、導電層２７０を介して、導電層４１ａを導電層４１ｂと電気的に接続することができる。
例えば、図１０（Ｃ）のように、導電層２９０を介して、導電層４１ａを導電層４１ｂと電気的に接続することができる。
図１０（Ａ）において、導電層４２及び導電層２２０が交差する領域は、導電層４１ａ及び導電層４１ｂの間に位置する。
図１０（Ｂ）において、導電層４２及び導電層２７０が交差する領域は、導電層４１ａ及び導電層４１ｂの間に位置する。
図１０（Ｃ）において、導電層４２及び導電層２９０が交差する領域は、導電層４１ａ及び導電層４１ｂの間に位置する。
例えば、導電層２１及び導電層２２０を、同一の導電層をエッチングする工程を経て形成することができる。
例えば、導電層７２及び導電層２７０を、同一の導電層をエッチングする工程を経て形成することができる。
例えば、導電層９１及び導電層２９０を、同一の導電層をエッチングする工程を経て形成することができる。
図１０のコンセプトは、導電層４２の形状の自由度を高くすることである。
例えば、図３において、導電層４２は導電層４１と交差することができない。
例えば、図１０（Ａ）において、導電層４２は、導電層２２０と交差することができる。
例えば、図１０（Ｂ）において、導電層４２は、導電層２７０と交差することができる。
例えば、図１０（Ｃ）において、導電層４２は、導電層２９０と交差することができる。
本実施の形態を実施の形態１及び実施の形態２に適用することが可能である。
（実施の形態４）
オープニング６５を形成するとき、導電層４２の表面を除去することができる。
例えば、図１１のように、導電層４２は領域４８ｂよりも薄い領域４８ａを有することができる。
図１１において、領域４８ａは領域４８ｂに囲まれている。
例えば、領域４８ａは、ホロー（ｈｏｌｌｏｗ（くぼみ））と言い換えることができる。
例えば、図１１において、ホロー（ｈｏｌｌｏｗ（くぼみ））のエッジ（ｅｄｇｅ（縁））は、オープニング６５と重なる。
導電層４２がホロー（ｈｏｌｌｏｗ（くぼみ））を有するので、導電層４２及び導電層７２の接触面積を増やすことができる。
導電層７２を形成しないのなら、導電層４２及び導電層９１の接触面積を増やすことができる。
２つの導電層の接触面積を増やすことにより、２つの導電層の接触抵抗を減らすことができる。
本実施の形態を実施の形態１乃至実施の形態３に適用することが可能である。
（実施の形態５）
酸化物半導体層３１及び絶縁層６０の間に酸化物領域を形成することが可能である。
＜図１２（Ａ）＞
例えば、図１２（Ａ）において、酸化物半導体層３１の上方に酸化物領域９９ａ、酸化物領域９９ｂ、及び酸化物領域９９ｃがある。
例えば、図１２（Ａ）において、酸化物領域９９ａの上方に導電層４２がある。
例えば、図１２（Ａ）において、酸化物領域９９ｂの上方に導電層４１及び導電層４２がある。
例えば、図１２（Ａ）において、酸化物領域９９ｃの上方に導電層４１及び導電層４２がある。
例えば、図１２（Ａ）において、導電層４１、導電層４２、酸化物領域９９ｂ、及び酸化物領域９９ｃの上方に絶縁層６０がある。
導電層４１は、酸化物半導体層３１と接触する領域を有する。
導電層４２は、酸化物半導体層３１と接触する領域を有する。
＜図１２（Ｂ）＞
例えば、図１２（Ｂ）において、酸化物半導体層３１、導電層４１、及び導電層４２の上方に酸化物領域９９ｂがある。
例えば、図１２（Ｂ）において、酸化物半導体層３１、導電層４１、及び導電層４２の上方に酸化物領域９９ｃがある。
例えば、図１２（Ｂ）において、導電層４１、導電層４２、酸化物領域９９ｂ、及び酸化物領域９９ｃの上方に絶縁層６０がある。
＜１．酸化物領域＞
例えば、酸化物領域９９ａは、第１の酸化物層の領域であることができる。
例えば、酸化物領域９９ｂは、第２の酸化物層の領域であることができる。
例えば、酸化物領域９９ｃは、第３の酸化物層の領域であることができる。
＜２．酸化物領域＞
例えば、１つの酸化物層が、酸化物領域９９ａ、酸化物領域９９ｂ、及び酸化物領域９９ｃを有することができる。
＜酸化物層＞
例えば、酸化物層は、酸化物絶縁層である。
例えば、酸化物層は、バンドギャップが酸化物半導体層３１よりも大きい酸化物半導体層である。
例えば、酸化物層は酸素を有するので、酸化物層は酸化物半導体層３１へ酸素を供給することができる機能を有する。
例えば、酸素の供給により、酸化物半導体層３１の酸素欠損を減少することができる。
＜酸化物領域９９ａ＞
酸化物領域９９ａは、導電層２１及び導電層４２の間に位置する。
酸化物領域９９ａにより、導電層２１及び導電層４２の間の寄生容量を減らすことができる。
＜酸化物領域９９ｂ＞
酸化物領域９９ｂは、第１のチャネル形成領域及び絶縁層６０の間に位置する。
＜酸化物領域９９ｃ＞
酸化物領域９９ｃは、第２のチャネル形成領域及び絶縁層６０の間に位置する。
本実施の形態を実施の形態１乃至実施の形態４に適用することが可能である。
（実施の形態６）
例えば、半導体装置は、表示装置、記憶装置、プロセッサ、ＲＦＩＤ等から選ぶことができる。
本実施の形態を実施の形態１乃至実施の形態５に適用することが可能である。
（実施の形態７）
本実施の形態において、層及び材料が説明される。
本実施形態に示された材料はほんの一例にすぎない。
＜層＞
例えば、層は、単膜又は積層膜である。
単膜は、１つの膜である。
積層膜は、複数の膜である。
例えば、積層膜は、少なくとも第１の膜及び第２の膜を有する。
例えば、第１の膜の材料は、第２の膜と異なる。
例えば、第１の膜の材料は、第２の膜と同じである。
例えば、第１の膜及び第２の膜の材料は、本実施の形態に示された材料から選ぶことができる。
＜材料＞
例えば、基板を、ガラス基板、プラスチック基板、半導体基板等から選ぶことができる。
例えば、導電層は金属を有する層等であることができる。
例えば、金属を、Ａｌ、Ｔｉ、Ｃｕ、Ｗ、Ｃｒ、Ｍｏ、Ｉｎ、Ｓｎ、Ｚｎ等から選ぶことができる。
例えば、絶縁層を、酸化物絶縁層、窒化物絶縁層、有機絶縁層等から選ぶことができる。
例えば、酸化物絶縁層は、シリコン酸化物、アルミニウム酸化物、ガリウム酸化物、ハフニウム酸化物等を有することができる。
例えば、窒化物絶縁層は、シリコン窒化物、アルミニウム窒化物等を有することができる。
例えば、有機絶縁層は、アクリル、ポリイミド、シロキサン等を有することができる。
例えば、酸化物半導体層は、Ｉｎ、Ｓｎ、Ｚｎ、Ｇａ等を有することができる。
例えば、酸化物半導体層は、インジウム酸化物、錫酸化物、亜鉛酸化物等から選ぶことができる。
例えば、酸化物半導体層は、インジウム亜鉛酸化物、錫亜鉛酸化物等から選ぶことができる。
例えば、酸化物半導体層は、Ｉｎ、Ｍ、及びＺｎを有することができる。
例えば、Ｍは典型金属、遷移金属等から選ぶことができる。
例えば、遷移金属は、Ｔｉ、Ｈｆ、ランタノイド、及びアクチノイド等から選ぶことができる。
＜結晶領域＞
酸化物半導体層が方向Ｘに沿ってｃ軸配向した結晶領域を有することによって、酸化物半導体層の密度が高くなる。
酸化物半導体層の密度が高くなることによって、酸化物半導体層へのＨ２Ｏの侵入を防止することができる。
例えば、方向Ｘは、酸化物半導体層の表面に対して垂直な方向である。
例えば、ｃ軸と酸化物半導体層の表面とのなす角度は９０度である。
例えば、方向Ｘは、酸化物半導体層の表面に対して概ね垂直な方向である。
例えば、ｃ軸と酸化物半導体層の表面とのなす角度は８０度以上１００度以下である。
＜積層＞
例えば、酸化物半導体層は、酸化物半導体膜Ａ及び酸化物半導体膜Ｂを有する。
例えば、酸化物半導体膜Ｂは、酸化物半導体膜Ａの上方にある。
例えば、酸化物半導体層は、酸化物半導体膜Ａ、酸化物半導体膜Ｂ、及び酸化物半導体膜Ｃを有する。
例えば、酸化物半導体膜Ｂは、酸化物半導体膜Ａの上方にある。
例えば、酸化物半導体膜Ｃは、酸化物半導体膜Ａの下方にある。
例えば、酸化物半導体膜Ａ、酸化物半導体膜Ｂ、及び酸化物半導体膜Ｃのそれぞれは、Ｉｎ、Ｇａ、及びＺｎを有する。
例えば、「酸化物半導体膜Ｂ中のガリウムの比率／酸化物半導体膜Ｂ中のインジウムの比率」は、「酸化物半導体膜Ａ中のガリウムの比率／酸化物半導体膜Ａ中のインジウムの比率」よりも大きい。
例えば、「酸化物半導体膜Ｂ中の亜鉛の比率／酸化物半導体膜Ｂ中のインジウムの比率」は、「酸化物半導体膜Ａ中の亜鉛の比率／酸化物半導体膜Ａ中のインジウムの比率」よりも大きい。
例えば、「酸化物半導体膜Ｃ中のガリウムの比率／酸化物半導体膜Ｃ中のインジウムの比率」は、「酸化物半導体膜Ａ中のガリウムの比率／酸化物半導体膜Ａ中のインジウムの比率」よりも大きい。
例えば、「酸化物半導体膜Ｃ中の亜鉛の比率／酸化物半導体膜Ｃ中のインジウムの比率」は、「酸化物半導体膜Ａ中の亜鉛の比率／酸化物半導体膜Ａ中のインジウムの比率」よりも大きい。
例えば、酸化物半導体膜Ａにおいて、ＧａのかわりにＭを用いることができる。
例えば、酸化物半導体膜Ｂにおいて、ＧａのかわりにＭを用いることができる。
例えば、酸化物半導体膜Ｃにおいて、ＧａのかわりにＭを用いることができる。
例えば、Ｍは典型金属、遷移金属等から選ぶことができる。
酸化物半導体膜中のＩｎの比率がＭ又はＺｎより低いのなら、酸化物半導体膜のバンドギャップは大きくなる。
酸化物半導体層が積層膜であるのなら、チャネルは最も小さなバンドギャップを有する酸化物半導体膜に形成される。
例えば、酸化物半導体層が酸化物半導体膜Ａ及び酸化物半導体膜Ｂを有するのなら、チャネルは酸化物半導体膜Ａに形成される。
例えば、酸化物半導体層が酸化物半導体膜Ａ、酸化物半導体膜Ｂ、及び酸化物半導体膜Ｃを有するのなら、チャネルは酸化物半導体膜Ａに形成される。
チャネルが酸化物半導体膜Ａに形成されるのなら、チャネルはゲート絶縁層の界面の欠陥から離れる。
チャネルを欠陥から離すことにより、トランジスタの信頼性が改善される。
＜半導体層＞
例えば、酸化物半導体層にかえてシリコン半導体層を用いてもよい。
半導体層は、シリコン半導体層及び酸化物半導体層を含む概念である。
本実施の形態を実施の形態１乃至実施の形態６に適用することが可能である。
Ｔｒ１ トランジスタ
Ｔｒ２ トランジスタ
Ｔ１ 端子
Ｔ２ 端子
Ｔ３ 端子
Ｔ４ 端子
１０ 基板
２１ 導電層
３０ 絶縁層
３１ 酸化物半導体層
４１ 導電層
４１ａ 導電層
４１ｂ 導電層
４２ 導電層
４３ 導電層
４４ 導電層
６０ 絶縁層
７１ 導電層
７１ａ 導電層
７１ｂ 導電層
７２ 導電層
７３ 導電層
８０ 絶縁層
９１ 導電層
９２ 導電層
１２０ 導電層
１４０ 導電層
１９０ 導電層
２２０ 導電層
２７０ 導電層
２９０ 導電層
３５ａ オープニング
３６ａ オープニング
４５ オープニング
４８ａ 領域
４８ｂ 領域
６５ オープニング
６５ａ オープニング
６６ａ オープニング
７５ オープニング
８５ オープニング
８５ａ オープニング
８６ａ オープニング
９９ａ 酸化物領域
９９ｂ 酸化物領域
９９ｃ 酸化物領域

Claims (1)

  1. 第１の導電層を有し、
    前記第１の導電層の上方に第１の絶縁層を有し、
    前記第１の絶縁層の上方に酸化物半導体層を有し、
    前記酸化物半導体層の上方に第２の導電層を有し、
    前記酸化物半導体層の上方に第３の導電層を有し、
    前記第２の導電層の上方と前記第３の導電層の上方とに第２の絶縁層を有し、
    前記第２の絶縁層の上方に第４の導電層を有し、
    前記第２の絶縁層の上方に第５の導電層を有し、
    前記第４の導電層と前記第５の導電層との上方に第３の絶縁層を有し、
    前記第３の絶縁層の上方に第６の導電層を有し、
    前記酸化物半導体層は、第１のトランジスタの第１のチャネル形成領域を有し、
    前記酸化物半導体層は、第２のトランジスタの第２のチャネル形成領域を有し、
    前記第１の導電層は、前記第１のトランジスタの第１のゲート電極としての機能を有し、
    前記第１の導電層は、前記第２のトランジスタの第２のゲート電極としての機能を有し、
    前記第２の導電層は、前記第１のトランジスタのソース電極又はドレイン電極の一方としての機能を有し、
    前記第２の導電層は、前記第２のトランジスタのソース電極又はドレイン電極の一方としての機能を有し、
    前記第３の導電層は、前記第１のトランジスタのソース電極又はドレイン電極の他方としての機能を有し、
    前記第３の導電層は、前記第２のトランジスタのソース電極又はドレイン電極の他方としての機能を有し、
    前記第４の導電層は、前記第１のトランジスタの第３のゲート電極としての機能を有し、
    前記第４の導電層は、前記第２のトランジスタの第４のゲート電極としての機能を有し、
    前記第２の導電層は、第１のオープニングを有し、
    前記第４の導電層は、第２のオープニングを有し、
    前記第３の導電層は、前記第１のオープニング及び第２のオープニングと重なる領域を有し、
    前記第６の導電層は、前記第５の導電層を介して、前記第３の導電層と電気的に接続されており、
    前記第５の導電層は、前記第１のオープニング及び第２のオープニングと重なる領域を有することを特徴とする半導体装置。
JP2014149998A 2013-07-25 2014-07-23 半導体装置 Active JP6487645B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014149998A JP6487645B2 (ja) 2013-07-25 2014-07-23 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013154537 2013-07-25
JP2013154537 2013-07-25
JP2014149998A JP6487645B2 (ja) 2013-07-25 2014-07-23 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019030334A Division JP6661259B2 (ja) 2013-07-25 2019-02-22 半導体装置

Publications (3)

Publication Number Publication Date
JP2015043416A true JP2015043416A (ja) 2015-03-05
JP2015043416A5 JP2015043416A5 (ja) 2017-08-31
JP6487645B2 JP6487645B2 (ja) 2019-03-20

Family

ID=52389738

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2014149998A Active JP6487645B2 (ja) 2013-07-25 2014-07-23 半導体装置
JP2019030334A Active JP6661259B2 (ja) 2013-07-25 2019-02-22 半導体装置
JP2020021072A Active JP6935524B2 (ja) 2013-07-25 2020-02-11 半導体装置
JP2021137152A Withdrawn JP2021182646A (ja) 2013-07-25 2021-08-25 半導体装置
JP2023084334A Pending JP2023099677A (ja) 2013-07-25 2023-05-23 半導体装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2019030334A Active JP6661259B2 (ja) 2013-07-25 2019-02-22 半導体装置
JP2020021072A Active JP6935524B2 (ja) 2013-07-25 2020-02-11 半導体装置
JP2021137152A Withdrawn JP2021182646A (ja) 2013-07-25 2021-08-25 半導体装置
JP2023084334A Pending JP2023099677A (ja) 2013-07-25 2023-05-23 半導体装置

Country Status (2)

Country Link
US (2) US10529740B2 (ja)
JP (5) JP6487645B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160147094A (ko) * 2015-06-11 2016-12-22 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 유기 발광 표시 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529740B2 (en) * 2013-07-25 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including semiconductor layer and conductive layer
CN110600488A (zh) * 2019-10-12 2019-12-20 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其驱动方法、显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02245741A (ja) * 1989-03-17 1990-10-01 Matsushita Electric Ind Co Ltd 反射型液晶表示デバイス
JPH11283934A (ja) * 1998-03-31 1999-10-15 Mitsubishi Electric Corp 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置
JP2006286772A (ja) * 2005-03-31 2006-10-19 Toppan Printing Co Ltd 薄膜トランジスタ装置及びその製造方法並びに薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ
WO2009093602A1 (ja) * 2008-01-21 2009-07-30 Nec Lcd Technologies, Ltd. 表示装置
JP2011100992A (ja) * 2009-10-09 2011-05-19 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2011151380A (ja) * 2009-12-21 2011-08-04 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ
JP2011172217A (ja) * 2010-01-22 2011-09-01 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013138185A (ja) * 2011-11-30 2013-07-11 Semiconductor Energy Lab Co Ltd トランジスタ及び半導体装置

Family Cites Families (133)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7212912A (ja) * 1972-09-23 1974-03-26
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4152603B2 (ja) 2000-04-27 2008-09-17 株式会社半導体エネルギー研究所 発光装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
KR100477102B1 (ko) * 2001-12-19 2005-03-17 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트씨모스 박막 트랜지스터 및 그의 제조방법
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
JP4772395B2 (ja) * 2005-06-24 2011-09-14 三菱電機株式会社 電気光学表示装置およびその製造方法
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP2008288269A (ja) * 2007-05-15 2008-11-27 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5414213B2 (ja) * 2008-07-18 2014-02-12 株式会社ジャパンディスプレイ 画像表示装置およびその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5595003B2 (ja) * 2008-10-23 2014-09-24 株式会社半導体エネルギー研究所 表示装置
KR101310473B1 (ko) * 2008-10-24 2013-09-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8384439B2 (en) * 2008-11-28 2013-02-26 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
TWI529942B (zh) 2009-03-27 2016-04-11 半導體能源研究所股份有限公司 半導體裝置
JP5796760B2 (ja) * 2009-07-29 2015-10-21 Ｎｌｔテクノロジー株式会社 トランジスタ回路
KR102480780B1 (ko) * 2009-09-16 2022-12-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
TWI512997B (zh) * 2009-09-24 2015-12-11 Semiconductor Energy Lab 半導體裝置，電源電路，和半導體裝置的製造方法
KR20110037220A (ko) * 2009-10-06 2011-04-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
US8748892B2 (en) * 2009-10-09 2014-06-10 Lg Display Co., Ltd. Thin film transistor and method for fabricating the same
EP2497115A4 (en) * 2009-11-06 2015-09-02 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
KR102581069B1 (ko) 2010-02-05 2023-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
KR101830196B1 (ko) * 2010-02-12 2018-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
US8624239B2 (en) * 2010-05-20 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5948025B2 (ja) * 2010-08-06 2016-07-06 株式会社半導体エネルギー研究所 液晶表示装置
US8981367B2 (en) * 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102101167B1 (ko) 2012-02-03 2020-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9362417B2 (en) 2012-02-03 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9112037B2 (en) * 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6110693B2 (ja) * 2012-03-14 2017-04-05 株式会社半導体エネルギー研究所 半導体装置
KR101619158B1 (ko) * 2013-04-30 2016-05-10 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 유기 발광장치
KR20230053723A (ko) * 2013-06-27 2023-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10529740B2 (en) * 2013-07-25 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including semiconductor layer and conductive layer
JP6410496B2 (ja) * 2013-07-31 2018-10-24 株式会社半導体エネルギー研究所 マルチゲート構造のトランジスタ
US9583516B2 (en) * 2013-10-25 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Display device
US9722090B2 (en) * 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
KR102366568B1 (ko) * 2015-06-11 2022-02-25 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 유기 발광 표시 장치
JP6904730B2 (ja) * 2016-03-08 2021-07-21 株式会社半導体エネルギー研究所 撮像装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02245741A (ja) * 1989-03-17 1990-10-01 Matsushita Electric Ind Co Ltd 反射型液晶表示デバイス
JPH11283934A (ja) * 1998-03-31 1999-10-15 Mitsubishi Electric Corp 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置
JP2006286772A (ja) * 2005-03-31 2006-10-19 Toppan Printing Co Ltd 薄膜トランジスタ装置及びその製造方法並びに薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ
WO2009093602A1 (ja) * 2008-01-21 2009-07-30 Nec Lcd Technologies, Ltd. 表示装置
JP2011100992A (ja) * 2009-10-09 2011-05-19 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2011151380A (ja) * 2009-12-21 2011-08-04 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ
JP2011172217A (ja) * 2010-01-22 2011-09-01 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013138185A (ja) * 2011-11-30 2013-07-11 Semiconductor Energy Lab Co Ltd トランジスタ及び半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160147094A (ko) * 2015-06-11 2016-12-22 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 유기 발광 표시 장치
KR102366568B1 (ko) * 2015-06-11 2022-02-25 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 유기 발광 표시 장치

Also Published As

Publication number Publication date
JP6935524B2 (ja) 2021-09-15
JP6487645B2 (ja) 2019-03-20
US10529740B2 (en) 2020-01-07
JP2019075594A (ja) 2019-05-16
JP2020074487A (ja) 2020-05-14
JP2021182646A (ja) 2021-11-25
US20150028329A1 (en) 2015-01-29
JP6661259B2 (ja) 2020-03-11
US10872907B2 (en) 2020-12-22
JP2023099677A (ja) 2023-07-13
US20200091201A1 (en) 2020-03-19

Similar Documents

Publication Publication Date Title
JP7394900B2 (ja) 半導体装置
KR102592564B1 (ko) 트랜지스터 표시판
JP2023099677A (ja) 半導体装置
US20140291635A1 (en) Thin-film transistor, method for manufacturing the same and display device including the same
WO2016188052A1 (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
KR20130140581A (ko) 표시 장치 및 그 제조 방법
KR102640164B1 (ko) 박막 트랜지스터 표시판
TW201334191A (zh) 薄膜電晶體
JP2014170829A (ja) 半導体装置およびその製造方法、並びに表示装置の製造方法および電子機器の製造方法
TW201505187A (zh) 薄膜電晶體及其製造方法
KR20150070491A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2018031976A (ja) 表示装置
KR102659970B1 (ko) 표시 기판 및 이의 제조 방법
TWI482239B (zh) 主動元件陣列基板及其製作方法
CN108305874B (zh) 半导体装置
US9423662B2 (en) Thin film transistor, array substrate and display device
US20210294138A1 (en) Active matrix substrate and method for manufacturing same
TWI590426B (zh) 光感測陣列之光感測單元的製造方法及其結構
JP5964967B2 (ja) 半導体装置およびその製造方法
JP6706587B2 (ja) 半導体装置、表示装置および電子機器
US20220190164A1 (en) Semiconductor device
JP2018113370A (ja) 半導体装置、表示装置および電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190222

R150 Certificate of patent or registration of utility model

Ref document number: 6487645

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250