CN108305874B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN108305874B
CN108305874B CN201711444009.1A CN201711444009A CN108305874B CN 108305874 B CN108305874 B CN 108305874B CN 201711444009 A CN201711444009 A CN 201711444009A CN 108305874 B CN108305874 B CN 108305874B
Authority
CN
China
Prior art keywords
region
film
wiring
semiconductor film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711444009.1A
Other languages
English (en)
Other versions
CN108305874A (zh
Inventor
林宏
国吉督章
寺井康浩
松尾绘理
葭谷俊明
浅野直城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Design And Development Contract Society
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2017003486A external-priority patent/JP6811096B2/ja
Priority claimed from JP2017003487A external-priority patent/JP6781051B2/ja
Priority claimed from JP2017046990A external-priority patent/JP6706587B2/ja
Priority claimed from JP2017056165A external-priority patent/JP2018160518A/ja
Priority claimed from JP2017194109A external-priority patent/JP6732713B2/ja
Application filed by Joled Inc filed Critical Joled Inc
Publication of CN108305874A publication Critical patent/CN108305874A/zh
Application granted granted Critical
Publication of CN108305874B publication Critical patent/CN108305874B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开的一种半导体装置具备：基板，包括沿着所定的方向依次邻接设置的第一区域、第二区域和第三区域；第一配线，设置在基板上的第一区域、第二区域和第三区域；半导体膜，至少其一部分具有低电阻区域，并且，在第一区域，设置在第一配线与基板之间，并在第二区域，与第一配线接触；第二配线，设置在比半导体膜更接近基板的位置，并且在第三区域与第一配线接触；以及绝缘膜，设置在第一区域的第一配线与半导体膜之间。

Description

半导体装置
技术领域
本技术涉及一种具有例如薄膜晶体管(TFT：Thin Film Transistor)等的半导体装置。
背景技术
近些年，伴随有源矩阵驱动方式的显示器的大屏幕化和高速驱动化，正在积极进行将氧化物半导体膜用于沟道的薄膜晶体管的开发(例如，专利文献1～3)。在具有氧化物半导体膜的半导体装置中，设置有薄膜晶体管、多根配线和储存电容器元件等。
另外，在用于驱动显示装置等的半导体装置中，除了设置有这样的薄膜晶体管之外，还设置有储存电容器，并且薄膜晶体管与储存电容器电连接。
现有技术文献
专利文献
专利文献1：日本特开2015-108731号公报
专利文献2：日本特开2016-9791号公报
专利文献3：日本特开2011-228622号公报。
发明内容
在这样的半导体装置中，期望提高如上所述的接触(连接)的稳定性。另外，在半导体装置中，期望更加提高电子元件和配线等的设计自由度。
期望提供一种可以提高接触的稳定性的半导体装置和可以提高设计自由度的半导体装置。
本技术的一种实施方式的半导体装置(1)具备：基板，包括沿着所定的方向依次邻接设置的第一区域、第二区域和第三区域；第一配线，设置在基板上的第一区域、第二区域和第三区域；半导体膜，至少其一部分具有低电阻区域，并且，在第一区域，设置在第一配线与基板之间，并在第二区域，与第一配线接触；第二配线，设置在比半导体膜更接近基板的位置，并且在第三区域与第一配线接触；以及绝缘膜，设置在第一区域的第一配线与半导体膜之间。
在本技术的一种实施方式的半导体装置(1)中，通过第二区域和第三区域的第一配线，形成半导体膜与第二配线的触点。在这里，因为在第一区域的第一配线与半导体膜之间设置有绝缘膜，所以在形成半导体膜之上的配线时能够保护第一区域的半导体膜。例如形成第一配线时的蚀刻的影响，不易波及半导体膜，可以抑制半导体膜的膜损耗等。
本技术的一种实施方式的半导体装置(2)具备：基板，包括沿着所定的方向依次邻接设置的第一区域、第二区域和第三区域；第一配线，至少设置在基板上的第三区域；第一绝缘膜，覆盖第一配线；半导体膜，以隔着第一绝缘膜的方式设置在基板上的第一区域和第二区域，并且至少其一部分具有低电阻区域；第二绝缘膜，覆盖半导体膜；以及第二配线，隔着第二绝缘膜设置在基板上的第二区域和第三区域，并且通过设置在第二绝缘膜和第一绝缘膜上的连接孔，在第二区域与半导体膜接触，并在第三区域与第一配线接触。第二配线的宽度和半导体膜的宽度比连接孔的宽度大。
在本技术的一种实施方式的半导体装置(2)中，通过第二区域和第三区域的第二配线，形成半导体膜与第一配线的触点。在这里，因为第二配线的宽度和半导体膜的宽度比连接孔的宽度大；所以即使第一区域的半导体膜以与连接孔同样的宽度膜损耗、或消失，也能够确保载流子的路径。
本技术的一种实施方式的半导体装置(3)具备：晶体管，具有栅电极和与栅电极对置的氧化物半导体膜的沟道区域；第一配线，设置在氧化物半导体膜的同一层，并且含有与氧化物半导体膜同一的构成材料；第二配线，设置在栅电极的同一层；以及层叠部，包括隔着第一配线与第二配线对置的氧渗透防止膜，和氧渗透防止膜与第一配线之间的第一绝缘膜。
在本技术的一种实施方式的半导体装置(3)中，通过设置在层叠部的氧渗透防止膜，可以抑制氧向第一配线供给。
根据本技术的一种实施方式的半导体装置(1)，因为在第一区域的第一配线与半导体膜之间设置了绝缘膜；所以能够抑制半导体膜的膜损耗等，能够稳定地连接半导体膜与第二配线。因此，能够提高接触的稳定性。
根据本技术的一种实施方式的半导体装置(2)，因为使第二配线的宽度和半导体膜的宽度比连接孔的宽度大；所以即使第一区域的半导体膜以与连接孔同样的宽度膜损耗、或消失，也能够确保载流子的路径，能够稳定地连接半导体膜与第一配线。因此，能够提高接触的稳定性。
根据本技术的一种实施方式的半导体装置(3)，因为在层叠部设置了氧渗透防止膜，所以即使在第一配线与第二配线重叠的部分也能够稳定地维持第一配线的导电性。因此，可以提高设计自由度。
再有，不一定限定于这里所记载的效果，也可以是本公开中记载的任何一个效果。
附图说明
图1是表示本技术的一种实施方式的半导体装置的概略结构的截面模式图。
图2的(A)是表示图1所示的接触部的结构的平面图，图2的(B)是表示图1所示的接触部的结构的截面图。
图3的(A)是表示图2所示的接触部的其他结构的平面图，图3的(B)是表示图2所示的接触部的其他结构的截面图。
图4A是表示图1所示的半导体装置的制造的一个工序的截面模式图。
图4B是表示继图4A之后的一个工序的截面模式图。
图4C是表示继图4B之后的一个工序的截面模式图。
图5A是表示继图4C之后的一个工序的截面模式图。
图5B是表示继图5A之后的一个工序的截面模式图。
图6是表示比较例1的半导体装置的概略结构的截面模式图。
图7A是表示图6所示的半导体装置的制造的一个工序的截面模式图。
图7B是表示继图7A之后的一个工序的截面模式图。
图7C是表示继图7B之后的一个工序的截面模式图。
图8的(A)是表示经由图7A～7C形成的接触部的结构的平面图，图8的(B)是表示经由图7A～7C形成的接触部的结构的截面图。
图9是表示图8所示的接触部的扫描电子显微镜像的图。
图10是表示图2所示的接触部和图8所示的接触部各自的接触链的电阻值的图。
图11是表示在包括图2所示的接触部的接触链中的第一区域的长度与电阻值的关系的图。
图12A是用于说明图2所示的连接孔的大小的截面模式图。
图12B是用于说明图8所示的连接孔的大小的截面模式图。
图13是表示变形例1的半导体装置的概略结构的截面模式图。
图14是用于说明图13所示的半导体装置的作用的截面模式图。
图15的(A)是表示第二实施方式的接触部的概略结构的平面模式图，图15的(B)是沿着图15的(A)所示的B-B线的截面模式图，图15的(C)是沿着图15的(A)所示的C-C线的截面模式图。
图16是表示图15的(A)所示的栅极布线的其他例子的平面模式图。
图17是表示图15的(A)所示的连接孔的其他例子的平面模式图。
图18的(A)是表示比较例2的接触部的结构的平面模式图，图18的(B)是表示比较例2的接触部的结构的截面模式图。
图19A是用于说明图15的(A)所示的半导体膜的载流子的高浓度区域的平面模式图。
图19B是用于说明图19A所示的半导体膜的电流路径(1)的平面模式图。
图19C是用于说明图19A所示的半导体膜的电流路径(2)的平面模式图。
图20是表示变形例2的接触部的概略结构的平面模式图。
图21是用于说明图20所示的半导体膜的载流子的高浓度区域的平面模式图。
图22是表示图20所示的栅极布线的其他例子的平面模式图。
图23是表示变形例3的接触部的概略结构的平面模式图。
图24是表示图23所示的半导体膜的载流子的高浓度区域的平面模式图。
图25是表示图23所示的栅极布线的其他例子的平面模式图。
图26是表示第三实施方式的接触部的概略结构的平面模式图。
图27是用于说明从图26所示的栅极布线的端部至第二区域的距离的平面模式图。
图28是用于说明从图18所示的接触部的栅极布线的端部至第二区域的距离的平面模式图。
图29是表示图26所示的栅极布线的端部的其他例子的平面模式图。
图30是表示变形例4的接触部的概略结构的平面模式图。
图31是表示图30所示的栅极布线的端部形状的其他例子的平面模式图。
图32是表示变形例5的接触部的概略结构的平面模式图。
图33是表示变形例6的接触部的概略结构的平面模式图。
图34的(A)是表示晶体管和第四实施方式的接触部的结构的平面图，图34的(B)是表示晶体管和第四实施方式的接触部的结构的截面图。
图35是表示比较例3的半导体装置的概略结构的截面模式图。
图36是表示图35所示的半导体装置的制造的一个工序的截面模式图。
图37是用于说明图34所示的半导体膜的载流子的扩散距离的截面模式图。
图38是表示变形例7的接触部的概略结构的截面模式图。
图39的(A)是表示第五实施方式的接触部的结构的平面图，图39的(B)是沿着图39的(A)的B-B线的截面图，图39的(C)是沿着图39的(A)的C-C线的截面图。
图40A是表示继图3A之后的一个工序的截面模式图。
图40B是表示继图40A之后的一个工序的截面模式图。
图41的(A)是表示继图40B之后的一个工序的平面模式图，图41的(B)是沿着图41的(A)的B-B线的截面图，图41的(C)是沿着图41的(A)的C-C线的截面图。
图42是表示继图41之后的一个工序的截面模式图。
图43的(A)是表示比较例4的半导体装置的概略结构的平面模式图，图43的(B)是表示比较例4的半导体装置的概略结构的截面模式图。
图44是表示图39所示的载流子路径的大小与接触电阻的关系的图。
图45是表示本技术的第六实施方式的半导体装置的概略结构的截面模式图。
图46是表示图45所示的半导体装置的概略结构的平面模式图。
图47是表示比较例5的半导体装置的概略结构的截面模式图。
图48是用于说明图45所示的半导体装置的作用的截面模式图。
图49的(A)是表示变形例8的半导体装置的概略结构的平面模式图，图49的(B)是表示变形例8的半导体装置的概略结构的截面模式图。
图50是表示变形例9的半导体装置的主要部分的概略结构的截面模式图。
图51是表示适用有图1等所示的半导体装置的显示装置的功能结构的方框图。
图52是表示适用有图1等所示的半导体装置的摄像装置的结构的方框图。
图53是表示电子设备的结构的方框图。
图54是表示图26所示的栅极布线的端部形状的其他例子(1)的平面模式图。
图55是表示图26所示的栅极布线的端部形状的其他例子(2)的平面模式图。
图56是表示图26所示的栅极布线的端部形状的其他例子(3)的平面模式图。
图57是表示图26所示的栅极布线的端部形状的其他例子(4)的平面模式图。
图58是表示图46所示的半导体装置的其他例子的平面模式图。
符号的说明
1、1A、2、2A、2B、半导体装置 Tr、晶体管
Cs、储存电容器 10、10A、10B、10C、10D、接触部
10-1、第一区域 10-2、第二区域
10-3、第三区域 11、基板
12、12A、12B、UC、膜 13、下部电极
14、第一绝缘膜 15、半导体膜
15a、沟道区域 15b、15b-1、15b-2、低电阻区域
15C、上部电极 16、第二绝缘膜
17、栅电极 17W、栅极布线
18、金属氧化膜 19、19A、19B、19C、层间绝缘膜
21、源·漏电极 20T、20TB、晶体管
20L、层叠部 22、绝缘膜
23、23A、氧渗透防止膜 24、绝缘层间膜
25、氧化物半导体膜 25T、沟道区域
25W、第一配线区域 26、栅极绝缘膜
27、栅电极 28、第二配线
3A、显示装置 3B、摄像装置
4、电子设备 31、35、定时控制部
32、38、信号处理部 33、36、驱动部
34、显示像素部 37、摄像像素部
40、接口部。
具体实施方式
以下，对本技术的实施方式，参照附图进行详细说明。再有，说明按以下的顺序进行。
1.第一实施方式(在第一区域的第一配线与半导体膜之间具有绝缘膜的半导体装置的例子)
2.变形例1(第二配线在第一区域延伸的例子)
3.第二实施方式(第一配线的宽度比半导体膜的宽度小的半导体装置的例子)
4.变形例2(第一配线具有梳齿形的平面形状的例子)
5.变形例3(第一配线在第二区域的连接孔的外侧具有附加部的例子)
6.第三实施方式(从第一配线的端部至第二区域的距离连续变化的半导体装置的例子)
7.变形例4(第一配线的端部全部配置在第一区域的例子)
8.变形例5(第一区域的第一配线具有线对称的平面形状的例子)
9.变形例6(第一配线具有梳齿形的平面形状的例子)
10.变形例7(第一配线在第二区域的连接孔的外侧具有附加部的例子)
11.第四实施方式(在低电阻区域与第二区域半导体膜的厚度不同的半导体装置的例子)
12.变形例8(具有叠层结构的半导体膜的例子)
13.第五实施方式(第二配线的宽度和半导体膜的宽度比连接孔的宽度大的半导体装置的例子)
14.第六实施方式(在层叠部具有氧渗透防止膜的半导体装置的例子)
15.变形例9(氧渗透防止膜的一部分构成储存电容器元件的下部电极的例子)
16.变形例10(具有底栅型的晶体管的例子)
17.应用例1(显示装置和摄像装置的例子)
18.应用例2(电子设备的例子)
<第一实施方式>
[结构]
图1示意性地表示本技术的一种实施方式的半导体装置(半导体装置1)的截面构成。半导体装置1用于例如显示装置和摄像装置(后述图51的显示装置3A和图52的摄像装置3B)等的驱动电路。该半导体装置1设置有顶栅型薄膜晶体管(晶体管Tr)和储存电容器(储存电容器Cs)，晶体管Tr与储存电容器Cs通过接触部10电连接。
晶体管Tr在基板11上依次具有：UC(Under Coat)膜12、第一绝缘膜14、半导体膜15、第二绝缘膜16和栅电极17。半导体膜15(后述的低电阻区域15b)电连接有源·漏电极21。
储存电容器Cs在基板11上隔着UC膜12具有下部电极13(第二配线)和上部电极15C，并且在下部电极13与上部电极15C之间设置有第一绝缘膜14。在接触部10设置有栅极布线17W，并且通过该栅极布线17W(第一配线)，半导体膜15与下部电极13电连接。在半导体装置1中，在栅电极17和栅极布线17W上，依次具有金属氧化膜18和层间绝缘膜19。源·漏电极21设置在层间绝缘膜19上，并且通过贯穿层间绝缘膜19和金属氧化膜18的连接孔与半导体膜15连接。
半导体膜15中的与栅电极17对置的区域是晶体管Tr的沟道区域15a，并且邻接该沟道区域15a设置有电阻低于沟道区域15a的低电阻区域15b。
基板11由例如玻璃、石英和硅等构成。或者，基板11也可以由例如PET(聚对苯二甲酸乙二酯)、PI(聚酰亚胺)、PC(聚碳酸酯)或PEN(聚萘二甲酸乙二酯)等树脂材料构成。此外，也能够将形成有绝缘材料膜的不锈钢(SUS)等金属板用于基板11。
UC膜12用于防止例如钠离子等物质从基板11向上层移动，由氮化硅(SiN)膜和氧化硅(SiO)膜等绝缘材料构成。例如在UC膜12中，也可以从接近基板11的位置依次层叠UC膜12A和UC膜12B。例如，UC膜12A由氮化硅(SiN)膜构成，UC膜12B由氧化硅(SiO)膜构成。UC膜12设置在基板11的整个表面上。
(储存电容器Cs)
下部电极13设置在UC膜12上的选择性的区域。下部电极13的一部分从上部电极15C露出且在接触部10上延伸。下部电极13以含有例如钼(Mo)、钨(W)、铝(Al)、铜(Cu)、银(Ag)和钛(Ti)等金属的方式构成。下部电极13可以由合金构成，也可以由包括多层金属膜的层叠膜构成。下部电极13也可以由金属以外的导电材料构成。
第一绝缘膜14处于下部电极13与上部电极15C之间。该第一绝缘膜14由例如氧化硅膜(SiOx)、氮化硅膜(SiNx)、氮氧化硅膜(SiON)和氧化铝膜(AlOx)等无机绝缘膜构成。
上部电极15C隔着第一绝缘膜14与下部电极13对置。如后所述，该上部电极15C在与例如半导体膜15同一个工序中形成，含有与半导体膜15同一的构成材料，并且具有与半导体膜15的低电阻区域15b同一的厚度。上部电极15C能够使用例如被低电阻化的氧化物半导体材料。
(晶体管Tr)
半导体膜15设置在第一绝缘膜14上的选择性的区域。半导体膜15由含有例如铟(In)、镓(Ga)、锌(Zn)、锡(Sn)、钛(Ti)和铌(Nb)中的至少1种元素的氧化物作为主要成分的氧化物半导体构成。具体地说，在半导体膜15中，能够使用氧化铟锡锌(ITZO)、氧化铟镓锌(IGZO：InGaZnO)、氧化锌(ZnO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锡(ITO)和氧化铟(InO)等。半导体膜15也可以使用非晶硅、微晶硅、多晶硅或有机半导体等其他半导体材料构成。半导体膜15的厚度是例如10nm～300nm，优选小于等于60nm。通过使半导体膜15的厚度变薄，可以减少包含在半导体中的缺陷的绝对量，抑制阈值电压的负偏移。因此，能够实现开关比高的、优异的晶体管特性。另外，因为能够缩短半导体膜15的成膜所需的时间，所以能够提高生产率。
半导体膜15的低电阻区域15b设置在沟道区域15a的两侧。一方的低电阻区域15b与源·漏电极21连接。另一方的低电阻区域15b在接触部10上延伸，并且通过栅极布线17W与储存电容器Cs的下部电极13连接。
设置在半导体膜15与栅电极17之间的第二绝缘膜16，发挥作为栅极绝缘膜的功能。该第二绝缘膜16具有在俯视时与栅电极17同一的形状。也就是说，晶体管Tr是具有自对准结构的薄膜晶体管。第二绝缘膜16由单层膜或层叠膜构成，并且由例如氧化硅膜(SiOx)、氮化硅膜(SiNx)、氮氧化硅膜(SiON)和氧化铝膜(AlOx)中的1种构成该单层膜，或者由它们中的多种构成该层叠膜。
第二绝缘膜16上的栅电极17通过施加的栅电压(Vg)控制沟道区域15a中的载流子密度，并且具有作为供应电位的配线的功能。该栅电极17的构成材料可以列举：含有例如钛(Ti)、钨(W)、钽(Ta)、铝(Al)、钼(Mo)、银(Ag)、钕(Nd)和铜(Cu)中的1种的单体和合金。或者，也可以是含有它们中的至少1种的化合物和含有它们中的多种的层叠膜。另外，也可以使用例如ITO等透明导电膜。
金属氧化膜18设置在例如基板11的整个表面上，覆盖栅电极17和栅极布线17W，并且与半导体膜15的低电阻区域15b接触。作为该金属氧化膜18，例如能够使用氧化铝(Al2O3)膜。通过设置这样的与低电阻区域15b接触的金属氧化膜18，能够稳定地维持低电阻区域15b的电阻。
层间绝缘膜19设置在例如基板11的整个表面上。层间绝缘膜19由例如从接近金属氧化膜18的位置依次层叠层间绝缘膜19A、层间绝缘膜19B和层间绝缘膜19C而成的层叠膜构成。层间绝缘膜19A例如能够使用氧化硅(SiO2)膜。层间绝缘膜19A也可以使用氮化硅(SiN)膜或氮氧化硅(SiON)膜等。层间绝缘膜19B例如能够使用氧化铝(Al2O3)膜。层间绝缘膜19C例如能够使用具有光敏性的树脂膜。具体地说，层间绝缘膜19C由例如聚酰亚胺树脂膜构成。层间绝缘膜19C也可以使用酚醛清漆树脂或丙烯酸树脂等。
源·漏电极21发挥作为晶体管Tr的源极或漏极的功能，例如以含有与作为上述栅电极17的构成材料而列举的材料同样的金属或透明导电膜的方式构成。作为该源·漏电极，优选地选择导电性好的材料。
(接触部10)
使用图2说明接触部10的结构。图2的(A)表示接触部10的平面构成，图2的(B)表示接触部10的截面构成。在接触部10中，沿着配线的延伸方向(晶体管Tr和储存电容器Cs的排列方向，在图2中为X方向)，从接近晶体管Tr的位置依次邻接设置第一区域10-1、第二区域10-2和第三区域10-3。在第二区域10-2和第三区域10-3设置有连接孔H。在第二区域10-2，半导体膜15与栅极布线17W接触；在第三区域10-3，下部电极13与栅极布线17W接触。在图2中，省略UC膜12的图示。
第一区域10-1是在基板11上依次设置UC膜12、第一绝缘膜14、半导体膜15、第二绝缘膜16和栅极布线17W的区域。也就是说，在第一区域10-1中，半导体膜15被第二绝缘膜16覆盖。在本实施方式中，通过设置这样的第一区域10-1，在形成半导体膜15之上的层时，能够抑制对半导体膜15的影响，提高接触的稳定性，对此在后面详细叙述。
在第一区域10-1中，第二绝缘膜16和栅极布线17W设置在半导体膜15上，似乎显示类似晶体管的特性，但是该第一区域10-1的半导体膜15发挥作为导体的功能。这是因为：至少在半导体膜15的一部分上设置有低电阻区域15b，该低电阻区域15b的高浓度载流子向第一区域10-1扩散。例如半导体膜15的邻接于第一区域10-1的两侧的区域(晶体管Tr侧的区域和第二区域10-2)为低电阻区域15b。半导体膜15设置在接触部10中的第一区域10-1和第二区域10-2。
第二绝缘膜16仅设置在接触部10中的第一区域10-1。换句话说，设置有该第二绝缘膜16的区域是第一区域10-1。第一区域10-1的第二绝缘膜16在与晶体管Tr的第二绝缘膜16同一个工序中形成。也就是说，由与晶体管Tr的第二绝缘膜16(栅极绝缘膜)同一的材料构成，并且具有同样的厚度。为了提高第一区域10-1的半导体膜15的导电性，第一区域10-1的X方向的长度L1、即第二绝缘膜16的X方向的长度优选小于等于2μm。
栅极布线17W连续设置在接触部10的第一区域10-1、第二区域10-2和第三区域10-3，并且第一区域10-1的栅极布线17W的端面与第二绝缘膜16的端面设置在俯视时相同的位置。栅极布线17W在与晶体管Tr的栅电极17同一个工序中形成。也就是说，由与晶体管Tr的栅电极17同一的材料构成，并且具有同样的厚度。
第二区域10-2是在基板11上依次设置UC膜12、第一绝缘膜14、半导体膜15和栅极布线17W的区域。也就是说，在第二区域10-2中，通过设置在第二绝缘膜16上的连接孔H，半导体膜15与栅极布线17W接触。
第三区域10-3是在基板11上依次设置UC膜12、下部电极13和栅极布线17W的区域。也就是说，在第三区域10-3中，通过设置在第一绝缘膜14和第二绝缘膜16上的连接孔H，下部电极13与栅极布线17W接触。下部电极13在例如从第三区域10-3至第二区域10-2的一部分上延伸；而在第二区域10-2中，第一绝缘膜14设置在下部电极13与半导体膜15之间。
下部电极13、半导体膜15和栅极布线17W的宽度(Y方向的大小、配线宽度W10)，例如小于等于5μm。配线宽度W10表示与电流的流向正交的方向的下部电极13、半导体膜15和栅极布线17W的大小。连接孔H的宽度(Y方向的大小、宽度WH)例如是3μm。连接孔H的长度(X方向的大小、长度L2+3)例如是4μm。宽度WH表示与电流的流向正交的方向的连接孔H的大小，长度L2+3表示与电流的流向平行的方向的连接孔H的大小。
如图3所示，连接孔H的宽度WH也可以比配线宽度W10大。如后所述，在半导体装置1中，因为在接触部10能够抑制半导体膜15的膜损耗；所以即使连接孔H的宽度WH比配线宽度W10大，也能够稳定地连接半导体膜15与下部电极13。因此，本技术能够适用于具有较小配线宽度W10的高精细半导体装置。
也可以在例如接触部10以外的区域设置栅极布线17W。在该栅极布线17W与第一绝缘膜14之间，设置有俯视时与栅极布线17W同一形状的第二绝缘膜16。
[制造方法]
如上所述的半导体装置1例如能够按照如下方式制造(图4A～图5B)。
首先，如图4A所示，在基板11上，依次形成UC膜12、下部电极13、第一绝缘膜14、半导体膜15和第二绝缘膜16。具体地说，例如以如下的方式形成。首先，在基板11的整个表面上形成UC膜12。接着，在该UC膜12上，例如形成金属膜，并且通过干蚀刻对该金属膜进行图案化形成所定形状，从而形成下部电极13。接着，以覆盖下部电极13的方式，在基板11的整个表面上形成第一绝缘膜14。其次，在第一绝缘膜14上，在例如通过溅射法等进行例如氧化物半导体材料的成膜之后，例如通过光刻和蚀刻，进行图案化形成所定形状，从而形成半导体膜15。之后，以覆盖半导体膜15的方式，在基板11的整个表面上形成第二绝缘膜16。
在形成第二绝缘膜16之后，如图4B所示，选择性地除去第二区域10-2和第三区域10-3的第二绝缘膜16，以及第三区域10-3的第一绝缘膜14，从而形成连接孔H。连接孔H例如通过干蚀刻形成。这时，第二区域10-2的半导体膜15暴露在干蚀刻之下，从而在第二区域10-2形成低电阻区域15b。
在形成连接孔H之后，在基板11的整个表面上形成由例如金属材料构成的导电膜17A。接着，在该导电膜17A上形成具有所定图案的光刻胶Pr1、Pr2、Pr3(图4C)。光刻胶Pr1用于形成晶体管Tr的栅电极17和第二绝缘膜16。光刻胶Pr2用于形成接触部10的栅极布线17W和第二绝缘膜16(第一区域10-1)。光刻胶Pr3用于形成接触部10以外的区域的栅极布线17W和第二绝缘膜16。
使用该光刻胶Pr1、Pr2、Pr3，连续进行导电膜17A和第二绝缘膜16的图案化(图5A、5B)。如图5A所示，首先，使用干蚀刻对导电膜17A图案化，形成栅电极17和栅极布线17W。在本实施方式中，这时，因为第一区域10-1的半导体膜15被第二绝缘膜16覆盖着，所以半导体膜15没有暴露在干蚀刻之下。因此，第一区域10-1的半导体膜15没有膜损耗，以所定的厚度存在。在形成栅电极17和栅极布线17W之后，接着进行第二绝缘膜16的图案化。由此，形成俯视时与栅电极17同一形状的第二绝缘膜16，第一区域10-1的第二绝缘膜16，以及俯视时与栅极布线17W同一形状的第二绝缘膜16。这时，从半导体膜15的第二绝缘膜16露出的区域，通过干蚀刻被低电阻化，从而形成晶体管Tr的低电阻区域15b和储存电容器Cs的上部电极15C。
之后，在基板11的整个表面上，形成金属氧化膜18和层间绝缘膜19。最后在层间绝缘膜19上，通过形成源·漏电极21，来制成图1所示的半导体装置1。
[作用·效果]
在本实施方式的半导体装置1中，如果对栅电极17施加大于等于阈值电压的开启电压，那么半导体膜15的沟道区域15a活化。由此，电流在一对低电阻区域15b之间流动。与此对应，在接触部10中，通过栅极布线17W，电流从半导体膜15向下部电极13流动，并且电荷保持在储存电容器Cs。
在本实施方式的半导体装置1中，在接触部10，因为在半导体膜15上，设置了具有第二绝缘膜16的第一区域10-1；所以在形成半导体膜15之上的层时，可以抑制对半导体膜15的影响。以下，对此使用比较例进行说明。
图6示意性地表示比较例1的半导体装置(半导体装置101)的截面构成。该半导体装置101的接触部(接触部100)具有邻接的第二区域(第二区域100-2)和第三区域(第三区域100-3)。在第二区域100-2中，栅极布线17W与半导体膜15接触；在第三区域100-3中，栅极布线17W与下部电极13接触。在第二区域100-2与栅电极17之间的区域，半导体膜15上的第二绝缘膜16被除去。也就是说，在接触部100没有设置第一区域(例如图2的第一区域10-1)。
这样的半导体装置101，例如以如下的方式形成(图7A～图7C)。
首先，与在半导体装置1中说明的相同，在基板11上形成UC膜12、下部电极13、第一绝缘膜14、半导体膜15、第二绝缘膜16和导电膜17A。
接着，在导电膜17A上，形成具有所定图案的光刻胶Pr1、Pr102、Pr3(图7A)。光刻胶Pr102用于形成接触部100的栅极布线17W。使用该光刻胶Pr1、Pr102、Pr3，进行导电膜17A和第二绝缘膜16的图案化(图7B、图7C)。
在进行导电膜17A的蚀刻时，在没有设置第一区域的半导体装置101中，如图7B所示，邻接于第二区域100-2的区域(邻接于第三区域100-3的相反侧的区域)的半导体膜15从第二绝缘膜16露出(露出区域15d)。该露出区域15d的半导体膜15没有受到第二绝缘膜16的保护，而暴露在蚀刻之下。
图8表示像这样形成的接触部100附近的结构。图8的(A)表示接触部100和露出区域15d的平面构成，图8的(B)表示接触部100和露出区域15d的截面构成。像这样，露出区域15d的半导体膜15，有可能膜损耗并消失。如果露出区域15d的半导体膜15膜损耗或消失；那么因为电流避开该露出区域15d流动，所以半导体膜15的电阻上升，半导体膜15与下部电极13的连接变得不稳定。
图9是接触部100的扫描电子显微镜像。该半导体膜15的厚度是60nm。像这样，在露出区域15d中，确认半导体膜15膜损耗并消失。如上所述，虽然半导体膜15的厚度优选小于等于60nm；但是在接触部100中，薄的半导体膜15膜损耗或消失，不易稳定地使半导体膜15与下部电极13电连接。
对此，在半导体装置1中，因为在接触部10设置有第一区域10-1；所以在半导体膜15上没有形成露出区域(例如，图8的露出区域15d)，从而半导体膜15受到第二绝缘膜16的保护。由此，可以抑制半导体膜15的膜损耗、消失，维持半导体膜15的面内均匀性。进而，稳定地使半导体膜15与下部电极13电连接。因此，即使薄的半导体膜15，也能够实现优异的晶体管特性和高生产率，并且能够稳定地使半导体膜15与下部电极13电连接。
图10表示串联有50个接触部10(或接触部100)的接触链(Contact chain)的电阻值(Ω)。图10的横轴表示第一区域10-1的长度L1(μm)，纵轴表示电阻值(Ω)。第一区域10-1的长度L1(μm)为负的部分表示在接触部没有设置第一区域的半导体装置101。像这样，通过在接触部10设置第一区域10-1(第二绝缘膜16)，能够抑制电阻的上升。
另外，如图11所示，通过使第一区域10-1的长度L1小于等于2μm，能够提高在第一区域10-1的半导体膜15的导电性。图11表示包括多个接触部10的接触链的、第一区域10-1的长度L1与电阻值(Ω)的关系。在该接触链中，串联有50个接触部10。如图11所示，通过使第一区域10-1的长度L1小于等于2μm，可以使高浓度载流子从附近的低电阻区域15b向第一区域10-1充分扩散。因此，能够更加提高半导体膜15与下部电极13的连接稳定性。
如上所述在本实施方式中，因为在第一区域10-1的栅极布线17W与半导体膜15之间设置了第二绝缘膜16；所以能够抑制半导体膜15的膜损耗等，并且能够稳定地连接半导体膜15与下部电极13。因此，能够提高接触部10的稳定性。
另外，通过使第一区域10-1的长度L1小于等于2μm，能够提高在第一区域10-1的半导体膜15的导电性，从而更加提高接触部10的稳定性。
例如，如果将半导体装置1适用于显示装置(后述图51的显示装置3A)；那么因为能够抑制接触部10的电阻上升，所以能够防止电压下降、对像素的信号写入不良和阶调不良等。因此，可以提高显示装置的表示质量。
进一步说，通过在接触部10设置第一区域10-1，能够使连接孔H变小。以下，对此进行说明。
图12A表示制造半导体装置1时的一个工序(图5A的工序)，图12B表示制造半导体装置101时的对应于图12A的工序(图7B的工序)。在该工序中，光刻胶Pr102的端部E100(晶体管Tr侧的端部)以与第二绝缘膜16的端部E16(储存电容器Cs侧的端部)分开的方式配置(图12B)。因此，不得不在第二绝缘膜16的端部E16与光刻胶Pr102的端部E100之间确保一定的距离，不易缩小连接孔H的长度L2+3。
对此，因为光刻胶Pr2的端部E设置在俯视时与第二绝缘膜16重叠的位置，所以没有必要确保光刻胶Pr2的端部E与第二绝缘膜16的端部之间的距离。因此，能够缩小长度L2+3，使连接孔H变窄。由此，可以缩小接触部10的占有面积，提高精细度。
以下，虽然对本实施方式的变形例进行说明，但是在以后的说明中，对与上述实施方式相同的构成部分附加相同的符号，并适当省略其说明。
<变形例1>
图13示意性地表示上述第一实施方式的变形例的半导体装置(半导体装置1A)的主要部分的截面构成。在该半导体装置1A中，下部电极13在第一区域10-1延伸。也就是说，在第一区域10-1中，下部电极13与栅极布线17W隔着半导体膜15对置。除了这点之外，半导体装置1A具有与上述第一实施方式的半导体装置1同样的结构，其作用和效果也相同。
在图14中，用箭头表示作用于半导体膜15的电场的状态。像这样，在半导体装置1A中，可以在半导体膜15的上面(与栅极布线17W的对置面)和下面(与下部电极13的对置面)的两面获得场效应。由此，能够更加诱导半导体膜15的载流子，提高在第一区域10-1的半导体膜15的导电性。因此，在半导体装置1A中，能够更加提高接触部10的稳定性。
<第二实施方式>
图15示意性地表示本技术的第二实施方式的接触部(接触部10A)的结构。图15的(A)表示接触部10A的平面构成，图15的(B)表示沿着图15的(A)的B-B线的截面构成，图15的(C)表示沿着图15的(A)的C-C线的截面构成。
在接触部10A中，沿着电流的流动方向(晶体管Tr和储存电容器Cs的排列方向，在图15中为X方向)，从接近晶体管Tr的位置依次邻接设置第一区域10-1、第二区域10-2和第三区域10-3。在第二区域10-2和第三区域10-3设置有连接孔H。在第二区域10-2，半导体膜15与栅极布线17W接触；在第三区域10-3，下部电极13与栅极布线17W接触。在图15中，省略UC膜12的图示。
在该接触部10A中，半导体膜15的一部分从第二绝缘膜16露出。在这一点上，接触部10A与上述第一实施方式的接触部10不同。
第一区域10-1是在基板11上依次设置UC膜12、第一绝缘膜14、半导体膜15、第二绝缘膜16(绝缘膜)和栅极布线17W的区域。栅极布线17W的宽度(宽度A17，图15的(A)的Y方向的栅极布线17W的大小)比半导体膜15的宽度(宽度A15，图15的(A)的Y方向的半导体膜15的大小)小；并且从栅极布线17W向Y方向展宽的部分的半导体膜15，从第二绝缘膜16和栅极布线17W露出。也就是说，在第一区域10-1，设置有：半导体膜15、第二绝缘膜16和栅极布线17W层叠的部分(图15的(B))，以及半导体膜15从第二绝缘膜16和栅极布线17W露出的部分(图15的(C))。栅极布线17W的宽度A17和半导体膜15的宽度A15表示与电流的流动方向(图15的X方向)正交的方向的栅极布线17W、半导体膜15的大小。
在半导体膜15上的、第二绝缘膜16和栅极布线17W层叠的部分(图15的(B))，半导体膜15似乎显示类似晶体管的特性，但是该半导体膜15发挥作为导体的功能。这是因为：至少在半导体膜15的一部分上设置有低电阻区域15b，该低电阻区域15b的高浓度载流子扩散。例如半导体膜15的邻接于第一区域10-1的两侧的区域(晶体管Tr侧的区域和第二区域10-2)为低电阻区域15b。
在第一区域10-1中的、从第二绝缘膜16和栅极布线17W露出的部分(图15的(C))，半导体膜15也被低电阻化(成为低电阻区域15b)。
在本实施方式中，如上所述，在第一区域10-1，存在：半导体膜15、第二绝缘膜16和栅极布线17W层叠的部分，以及半导体膜15从第二绝缘膜16和栅极布线17W露出的部分。由此，在制造工序中，可以保护第一区域10-1的半导体膜15，并且增加载流子的高浓度区域(后述图19A的高浓度区域CH2)，对此在后面详细叙述。因此，可以抑制在形成半导体膜15之上的层时对半导体膜15的影响，并且，能够使第一区域10-1的半导体膜15充分发挥作为导体的功能。
半导体膜15连续设置在接触部10A中的第一区域10-1和第二区域10-2，其宽度A15例如是2μm～50μm。第二区域10-2的半导体膜15是低电阻区域15b，与栅极布线17W接触。在第二区域10-2中，从栅极布线17W向Y方向展宽的部分的半导体膜15消失(图15的(C)的露出区域15d)。
半导体膜15与栅极布线17W之间的第二绝缘膜16，仅设置在接触部10A中的第一区域10-1。该第一区域10-1的第二绝缘膜16如上所述，用于在进行栅极布线17W的图案化时保护半导体膜15。该第二绝缘膜16在与晶体管Tr的第二绝缘膜16同一个工序中形成。也就是说，由与晶体管Tr的第二绝缘膜16(栅极绝缘膜)同一的材料构成，并且具有同样的厚度。为了提高第一区域10-1的半导体膜15的导电性，电流流动方向(图15的X方向)的第一区域10-1的长度(长度L1)、即第二绝缘膜16的X方向的长度，优选小于等于2μm。
栅极布线17W连续设置在接触部10A的第一区域10-1、第二区域10-2和第三区域10-3，并且第一区域10-1的栅极布线17W的端面设置在俯视时与第二绝缘膜16的端面同样的位置。
第一区域10-1的栅极布线17W的端部在俯视时可以为直线状(图15的(A))或如图16所示的曲线状。
如上所述，该栅极布线17W的宽度A17比半导体膜15的宽度A15小，例如栅极布线17W配置在半导体膜15的宽度方向(Y方向)的大致中央部。也可以将栅极布线17W靠着半导体膜15的宽度方向(Y方向)的一方配置，使其仅从半导体膜15的宽度方向的另一方露出。换句话说，可以将栅极布线17W的宽度方向的两端设置在半导体膜15的宽度方向的两端的内侧，或者，也可以将栅极布线17W的宽度方向的一端与半导体膜15的宽度方向的一端对齐，而将栅极布线17W的宽度方向的另一端设置在半导体膜15的宽度方向的另一端的内侧。栅极布线17W的宽度A17优选地比半导体膜15的宽度A15小2μm或2μm以上。这样的栅极布线17W在与晶体管Tr的栅电极17同一个工序中形成。也就是说，栅极布线17W由与晶体管Tr的栅电极17同一的材料构成，并且具有同样的厚度。
第二区域10-2是在基板11上依次设置UC膜12、第一绝缘膜14、半导体膜15和栅极布线17W的区域。也就是说，在第二区域10-2中，通过设置在第二绝缘膜16的连接孔H，半导体膜15与栅极布线17W接触。
第三区域10-3是在基板11上依次设置UC膜12、下部电极13和栅极布线17W的区域。也就是说，在第三区域10-3中，通过设置在第一绝缘膜14和第二绝缘膜16的连接孔H，下部电极13与栅极布线17W接触。下部电极13虽然例如从第三区域10-3延伸至第二区域10-2的一部分上，但是只要至少在第三区域10-3设置即可。在第二区域10-2中，下部电极13与半导体膜15之间设置有第一绝缘膜14。下部电极13的宽度例如与半导体膜15的宽度A15相同。
连接孔H的宽度(Y方向的大小，宽度AH)例如比半导体膜15的宽度A15大。如后所述，在半导体装置1中，能够抑制在第一区域10-1的半导体膜15的膜损耗等，使第一区域10-1的半导体膜15发挥作为导体的功能。因此，即使连接孔H的宽度AH比半导体膜15的宽度A15大，也能够稳定地连接半导体膜15与下部电极13。也就是说，能够缩小半导体膜15的宽度A15，使半导体装置1高清晰化。
如图17所示，连接孔H的宽度AH也可以比栅极布线17W的宽度A17大，并且比半导体膜15的宽度A15小。如果在第二区域10-2和第三区域10-3残留第二绝缘膜16；那么因为有可能接触电阻上升，所以连接孔H的宽度AH优选大于栅极布线17W的宽度A17。连接孔H的宽度AH例如比栅极布线17W的宽度A17大2μm或2μm以上。
也可以例如在接触部10A以外的区域设置栅极布线17W。在该栅极布线17W与第一绝缘膜14之间，设置有俯视时与栅极布线17W同一形状的第二绝缘膜16。
具有上述接触部10A的半导体装置1，能够以与上述第一实施方式所述的方法同样的方法制造(参照图4A～图5B)。
[作用·效果]
在本实施方式的接触部10A中，因为第一区域10-1的半导体膜15的一部分从第二绝缘膜16和栅极布线17W露出，所以该露出部分附近的半导体膜15的载流子浓度变高。由此，能够使第一区域10-1的半导体膜15更加可靠地发挥作为导体的功能。以下，对此进行说明。
图18示意性地表示比较例2的接触部(接触部100A)的结构。图18的(A)表示接触部100A的示意平面构成，图18的(B)表示接触部100A的示意截面构成。在该接触部100A中，设置有具有与半导体膜15的宽度A15同样的宽度(A170)的栅极布线(栅极布线170W)。在这一点上，接触部100A与接触部10A不同。
在接触部100A中，与接触部10A同样，因为第一区域10-1的半导体膜15被第二绝缘膜16覆盖，所以在对栅极布线170W进行图案化时(参照图5A)，可以保护半导体膜15。因此，可以抑制起因于半导体膜15多次暴露在干蚀刻之下的膜损耗和消失等的发生。也就是说，即使在使用薄的半导体膜15时，也能够稳定地使半导体膜15与下部电极13电连接。
如上所述，虽然在第一区域10-1中，在半导体膜15上层叠有第二绝缘膜16和栅极布线170W；但是高浓度载流子从邻接的低电阻区域15b扩散，而在第一区域10-1也形成载流子的高浓度区域CH1。因此，第一区域10-1的半导体膜15也发挥作为导体的功能。
像这样，因为第一区域10-1的半导体膜15的导电性依赖于来自低电阻区域15b的高浓度载流子的扩散；所以在载流子的扩散不充分的情况下，半导体膜15有可能不能发挥作为导体的功能。如果例如连接孔H和栅极布线170W等的对位产生偏差，第一区域10-1的长度L1变大；那么高浓度载流子有可能不能充分扩散。另外，即使第一区域10-1的长度L1符合设计，高浓度载流子的扩散也有可能出现某种问题。
对此，在接触部10A中，栅极布线17W的宽度A17比半导体膜15的宽度A15小，并且第一区域10-1的半导体膜15的一部分从第二绝缘膜16和栅极布线17W露出。由此，除了高浓度区域CH1之外，还形成来源于露出部分的高浓度区域(后述图19A的高浓度区域CH2)。
图19A表示在接触部10A形成的高浓度区域CH1、CH2。图19B用箭头表示起因于高浓度区域CH1的电流的导通路径，图19C用箭头表示起因于高浓度区域CH2的电流的导通路径。高浓度区域CH2例如形成在半导体膜15的宽度方向的2处。像这样，除了高浓度区域CH1之外，通过形成高浓度区域CH2，能够充分提高第一区域10-1的半导体膜15的载流子浓度，增加电流的导通路径。总之，与栅极布线17W层叠的部分的半导体膜15，在第一区域10-1与第二区域10-2之间可靠地导通。因此，即使产生对位偏差、高浓度载流子扩散的问题，也可以抑制该影响，更加可靠地使第一区域10-1的半导体膜15发挥作为导体的功能。
如上所述在本实施方式中，因为在第一区域10-1的栅极布线17W与半导体膜15之间设置了第二绝缘膜16，所以在形成栅极布线17W时能够保护第一区域10-1的半导体膜15。另外，因为第一区域10-1的半导体膜15的一部分从第二绝缘膜16和栅极布线17W露出，所以除了高浓度区域CH1之外，还能够形成高浓度区域CH2。因此，能够充分提高第一区域10-1的半导体膜15的载流子浓度，更加可靠地发挥作为导体的功能。也就是说，在具有接触部10A的半导体装置1中，能够提高接触的稳定性。
另外，因为能够提高第一区域10-1的半导体膜15的载流子浓度，所以可以降低接触电阻。
进一步说，因为即使连接孔H和栅极布线17W等的对位产生偏差，也能够稳定地使半导体膜15与下部电极13电连接；所以可以提高制造的成品率。另外，因为如上所述，能够降低接触电阻；所以可以容易地获得必要的接触电阻值。也就是说，即使在接触电阻这一点上也能够提高制造的成品率。
此外，像这样，通过栅极布线17W使半导体膜15与下部电极13电连接的接触部10A，能够使用上述简易方法制造。另外，因为连接半导体膜15与栅极布线17W的第二区域10-2，以及连接栅极布线17W与下部电极13的第三区域10-3邻接配置；所以可以实现半导体装置1的高精细化。
<变形例2>
图20示意性地表示上述第二实施方式的变形例(变形例2)的接触部10A的平面构成。设置在该接触部10A的栅极布线(栅极布线17WT)具有梳齿形的平面形状。除了这点之外，变形例2的接触部10A具有与上述第二实施方式的接触部10A同样的结构，其作用和效果也相同。
栅极布线17WT具有多个齿(齿T)，并且齿尖配置在第一区域10-1，齿根配置在第二区域10-2。各个齿T例如具有矩形的平面形状。在第一区域10-1的俯视时与齿T重叠的部分，依次层叠有半导体膜15、第二绝缘膜16和栅极布线17WT；在相邻的齿T之间(间隙)的部分，半导体膜15从第二绝缘膜16和栅极布线17WT露出。栅极布线17WT的宽度A17例如与半导体膜15的宽度A15相同。栅极布线17WT的宽度A17可以比半导体膜15的宽度A15小，或者，栅极布线17WT的宽度A17也可以比半导体膜15的宽度A15大。连接孔H的宽度AH例如比栅极布线17WT的宽度A17和半导体膜15的宽度A15大。
图21表示与栅极布线17WT一起形成在半导体膜15上的高浓度区域CH1、CH2。在该接触部10A中，除了高浓度区域CH1之外，还形成来源于在相邻齿T的间隙露出的半导体膜15的高浓度区域CH2。由此，与在上述第二实施方式中说明的相同，可以提高第一区域10-1的半导体膜15的载流子浓度。另外，通过设置多个齿T，与第二实施方式的接触部10A相比，能够增加电流的导通路径。因此，能够更加可靠地使第一区域10-1的半导体膜15发挥作为导体的功能。
另外，因为不改变第一区域10-1的长度L1，而能够增加高浓度区域CH2；所以可以实现更高精细的半导体装置1。
栅极布线17WT的齿T的齿尖可以是直线状(图20)，也可以是图22所示的曲线状。
<变形例3>
图23示意性地表示上述第二实施方式的变形例(变形例3)的接触部10A的平面构成。设置在该接触部10A的栅极布线(栅极布线17WC)具有十字形的平面形状。除了这点之外，变形例3的接触部10A具有与上述第二实施方式的接触部10A同样的结构，其作用和效果也相同。
该栅极布线17WC具有：在电流的流动方向(图23的X方向)上延伸的基部(基部W)，以及连接于基部W的2个附加部(附加部C)。基部W与附加部C的连接部分配置在第二区域10-2的连接孔H中。2个附加部C设置在与基部W的延伸方向交叉的方向(例如，图23的Y方向)上，并且互相在相反的方向(图23的上下方向)上延伸。该2个附加部C具有例如矩形的平面形状，并且从第二区域10-2的连接孔H向连接孔H的外侧延伸。附加部C可以是1个，也可以是3个或3个以上。
半导体膜15具有比包括该2个附加部C的栅极布线17WC宽的宽度。换句话说，在第二区域10-2的连接孔H的外侧，该栅极布线17WC的附加部C也设置在半导体膜15上，并且半导体膜15从附加部C的延伸方向(图23的Y方向)和宽度方向(图23的X方向)露出。在半导体膜15与附加部C之间有第二绝缘膜16。也就是说，在第二区域10-2的连接孔H的外侧，设置有半导体膜15、第二绝缘膜16和栅极布线17WC(附加部C)的叠层结构，并且半导体膜15的一部分从第二绝缘膜16和栅极布线17WC露出。
图24表示与栅极布线17WC一起形成在半导体膜15上的高浓度区域CH1、CH2。在该接触部10A中，除了高浓度区域CH1之外，还形成来源于在第二区域10-2的连接孔H的外侧露出的半导体膜15的高浓度区域CH2。由此，可以提高第二区域10-2的连接孔H的外侧的半导体膜15的载流子浓度，形成从第二区域10-2的连接孔H的外侧至连接孔H的电流的导通路径。在这样的接触部10A中，通过增加电流的导通路径，能够更加可靠地使接触部10A的半导体膜15发挥作为导体的功能。
另外，因为不改变第一区域10-1的长度L1，而能够增加高浓度区域CH2；所以可以实现高精细的半导体装置1。
基部W的端部和附加部C的端部可以是直线状(图23)，也可以是图25所示的曲线状。
<第三实施方式>
图26示意性地表示本技术的第三实施方式的接触部(接触部10B)的平面构成。配置在该接触部10B的第一区域10-1的栅极布线17W的延伸方向(图26的X方向)的端部(端部E17)，相对于该延伸方向倾斜设置。除了这点之外，第三实施方式的接触部10B具有与上述第二实施方式的接触部10A同样的结构，其作用和效果也相同。接触部10B的截面构成与图15的(B)、(C)所示的接触部10A的截面构成相同。
第一区域10-1的栅极布线17W具有例如大致直角三角形的平面形状，并且由该直角三角形的斜边，形成有端部E17。这样的栅极布线17W的端部E17设置为：俯视时以直线状横切第一区域10-1并深入第二区域10-2。例如，在栅极布线17W的宽度方向(图26的Y方向)的一端的位置P1上，端部E17配置在离第二区域10-2最远的位置(第一区域10-1的起点)；在栅极布线17W的宽度方向的另一端的位置P2上，端部E17配置在第二区域10-2。在第一区域10-1中的、设置有栅极布线17W的部分(图26的右下部)，半导体膜15与栅极布线17W之间有第二绝缘膜16(参照图15的(B))。设置在第一区域10-1的半导体膜15的一部分(图26的左上部)，从第二绝缘膜16和栅极布线17W露出(参照图15的(C))。在这样的栅极布线17W中，从该端部E17至第二区域10-2的距离具有互相不同的多个值。
使用图27，说明从栅极布线17W的端部E17至第二区域10-2的距离。例如在位置P1上，从端部E17至第二区域10-2的距离与第一区域10-1的长度L1相同。另一方面，在位置P1与位置P2之间的位置P3上、即栅极布线17W的宽度方向的中央附近，从端部E17至第二区域10-2的距离(长度Ls)比长度L1短。随着从位置P1接近位置P3(或位置P2)，从端部E17至第二区域10-2的距离连续变小。换句话说，在栅极布线17W中，存在从端部E17至第二区域10-2的距离比第一区域10-1的长度L1小的位置(例如位置P3)。因此，即使在长度L1的距离中高浓度载流子的扩散不充分，高浓度载流子也可以向半导体膜15有效地扩散。以下，对此进行说明。
图28示意性地表示与图18同样的比较例2的接触部100A的平面构成。设置在该接触部100A的栅极布线170W的端部(端部E170)，设置在与栅极布线170W的延伸方向(图28的X方向)正交的方向(图28的Y方向)上。因此，从栅极布线170W的端部E170至第二区域10-2的距离，不管是哪个位置，都与第一区域10-1的长度L1相同。在这样的接触部100A中，如果在长度L1的距离中高浓度载流子不能向半导体膜15充分扩散；那么半导体膜15有可能不能发挥作为导体的功能，有可能使半导体膜15与下部电极13的接触变得不稳定。
对此，在接触部10B中，存在从栅极布线17W的端部E17至第二区域10-2的距离更短的位置(例如位置P3)。由此，即使在长度L1的距离中高浓度载流子不能向半导体膜15充分扩散，也可以使高浓度载流子在更短的距离(例如长度Ls)中向半导体膜15有效地扩散。因此，能够充分提高第一区域10-1的半导体膜15的载流子浓度。
如上所述在本实施方式中，因为从栅极布线17W的端部E17至第二区域10-2的距离具有互相不同的多个值；所以在从栅极布线17W的端部E17至第二区域10-2的距离更短的位置(例如位置P3)，高浓度载流子能够向第一区域10-1的半导体膜15有效地扩散。因此，能够充分提高第一区域10-1的半导体膜15的载流子浓度，更加可靠地使半导体膜15发挥作为导体的功能。也就是说，在具有接触部10B的半导体装置1中，能够提高接触的稳定性。另外，因为与上述第二实施方式的接触部10A同样，在第一区域10-1的栅极布线17W与半导体膜15之间设置有第二绝缘膜16；所以在形成栅极布线17W时能够保护第一区域10-1的半导体膜15。
<变形例4>
如图29所示，栅极布线17W的端部E17也可以不深入第二区域10-2、即栅极布线17W的端部E17全部设置在第一区域10-1(变形例4)。这时，从栅极布线17W的端部E17至第二区域10-2的最小距离(在图29的位置P2上的距离、长度LE)优选小于5μm。这是为了使高浓度载流子充分扩散。
<变形例5>
图30示意性地表示上述第三实施方式的变形例(变形例5)的接触部10B的平面构成。设置在该接触部10B的栅极布线(栅极布线17WS)在俯视时具有线对称形状。除了这点之外，变形例5的接触部10B具有与上述第三实施方式的接触部10B同样的结构，其作用和效果也相同。
栅极布线17WS在其延伸方向(图30的X方向)上具有对称轴。在栅极布线17WS的宽度方向(图30的Y方向)的两端(位置P4、P4’)，端部E17配置在离第二区域10-2最远的位置；在栅极布线17WS的宽度方向的中央部(位置P5、P5’)，端部E17配置在第二区域10-2。在位置P4与位置P5之间设置有位置P6，在位置P4’与位置P5’之间设置有位置P6’。对应于位置P6的点是位置P6’。在位置P6、P6’上，从端部E17至第二区域10-2的距离相等，并且比第一区域10-1的长度L1小。
像这样，从栅极布线17WS的端部E17至第二区域10-2的距离可以在2个位置(例如位置P6、P6’)上相等。另外，栅极布线17WS的平面形状也可以不是线对称，也可以在多个位置上从栅极布线17WS的端部E17至第二区域10-2的距离相等。这样的栅极布线17WS也与上述第三实施方式所述的相同，在从栅极布线17WS的端部E17至第二区域10-2的距离更短的位置(例如位置P6、P6’)，能够使高浓度载流子向第一区域10-1的半导体膜15有效地扩散。因此，能够提高第一区域10-1的半导体膜15的载流子浓度，更加可靠地使半导体膜15发挥作为导体的功能。
图31表示在俯视时具有线对称形状的栅极布线17WS的其他例子。像这样，栅极布线17WS的端部E17也可以是曲线状。
<变形例6>
图32示意性地表示上述第三实施方式的变形例(变形例6)的接触部10B的平面构成。设置在该接触部10B的栅极布线(栅极布线17WTA)具有梳齿形的平面形状。除了这点之外，变形例6的接触部10B具有与上述第三实施方式的接触部10B同样的结构，其作用和效果也相同。
栅极布线17WTA具有多个齿(齿TA)。该齿TA具有例如大致直角三角形的平面形状，并且齿TA的顶点即齿尖配置在第一区域10-1，齿TA的底边即齿根配置在第二区域10-2。因此，各个齿TA的斜边以从第一区域10-1朝着第二区域10-2的方式设置，由于该齿TA的斜边，从栅极布线17WTA的端部E17至第二区域10-2的距离发生变化。
这样的栅极布线17WTA也与上述第三实施方式所述的相同，在从栅极布线WTA的端部E17至第二区域10-2的距离更短的位置，能够使高浓度载流子向第一区域10-1的半导体膜15有效地扩散。另外，通过设置多个齿TA，与第三实施方式的接触部10B相比，能够增加电流的导通路径。因此，能够更加可靠地使第一区域10-1的半导体膜15发挥作为导体的功能。
另外，因为不改变第一区域10-1的长度L1，而能够增加电流的导通路径；所以可以实现高精细的半导体装置1。
<变形例7>
图33示意性地表示上述第三实施方式的变形例(变形例7)的接触部10B的平面构成。设置在该接触部10B的栅极布线(栅极布线17WCA)具有大致星形的平面形状。除了这点之外，变形例7的接触部10B具有与上述第三实施方式的接触部10B同样的结构，其作用和效果也相同。
该栅极布线17WCA具有：在电流的流动方向(图33的X方向)上延伸的基部(基部WA)，以及连接于基部WA的2个附加部(附加部CA)。基部WA与附加部CA的连接部分配置在第二区域10-2的连接孔H中。2个附加部CA设置在与基部WA的延伸方向交叉的方向(例如，图33的Y方向)上，并且互相在相反的方向(图33的上下方向)上延伸。该2个附加部CA具有例如大致直角三角形的平面形状，并且设置在第二区域10-2。附加部CA的底边配置在连接孔H中，并且附加部CA的顶点配置在连接孔H的外侧。也就是说，栅极布线17WCA(附加部CA)的端部E17也设置在第二区域10-2的连接孔H的外侧，由于附加部CA的斜边，从端部E17至连接孔H的距离发生变化。附加部CA可以是1个，也可以是3个或3个以上。
半导体膜15具有比包括该2个附加部CA的栅极布线17WCA宽的宽度。换句话说，在第二区域10-2的连接孔H的外侧，该栅极布线17WCA的附加部CA也设置在半导体膜15上。在该半导体膜15与附加部CA之间有第二绝缘膜16。设置在第二区域10-2的连接孔H的外侧的半导体膜15的一部分，从第二绝缘膜16和附加部CA(栅极布线17WCA)露出。
在该接触部10B中，因为从设置在第二区域10-2的连接孔H的外侧的栅极布线17WCA(附加部CA)的端部E17至连接孔H的距离发生变化；所以在第二区域10-2的连接孔H的外侧，高浓度载流子也可以以更短的距离扩散。因此，可以提高第二区域10-2的连接孔H的外侧的半导体膜15的载流子浓度，形成从第二区域10-2的连接孔H的外侧至连接孔H的电流的导通路径。在这样的接触部10B中，通过增加电流的导通路径，能够更加可靠地使接触部10B的半导体膜15发挥作为导体的功能。
另外，因为不改变第一区域10-1的长度L1，而能够增加电流的导通路径；所以可以实现高精细的半导体装置1。
<第四实施方式>
图34示意性地表示本技术的第四实施方式的接触部(接触部10C)的结构。图34的(A)表示接触部10C的平面构成，图34的(B)表示图34的(A)的截面构成。
在接触部10C中，沿着配线的延伸方向(晶体管Tr和储存电容器Cs的排列方向，在图34中为X方向)，从接近晶体管Tr的位置依次邻接设置第一区域10-1、第二区域10-2和第三区域10-3。在第二区域10-2和第三区域10-3设置有连接孔H。在第二区域10-2，半导体膜15与栅极布线17W接触；在第三区域10-3，下部电极13与栅极布线17W接触。在图34中，省略UC膜12的图示。
在该接触部10C中，低电阻区域15b-1的半导体膜15的厚度(后述的厚度t1)比第二区域10-2的半导体膜15的厚度(后述的厚度t2)小。在这一点上，接触部10C与上述第一实施方式的接触部10不同。
第一区域10-1是在基板11上依次设置UC膜12、第一绝缘膜14、半导体膜15、第二绝缘膜16和栅极布线17W的区域。也就是说，在第一区域10-1中，半导体膜15被第二绝缘膜16覆盖。在本实施方式中，通过设置这样的第一区域10-1，可以抑制在形成半导体膜15之上的层时对半导体膜15的影响，能够提高接触的稳定性，对此在后面详细叙述。
在第一区域10-1中，在半导体膜15上设置有第二绝缘膜16和栅极布线17W，似乎显示类似晶体管的特性，但是该第一区域10-1的半导体膜15发挥作为导体的功能。这是因为：在半导体膜15上，设置有邻接于第一区域10-1的两侧的低电阻区域(低电阻区域15b-1、15b-2)，该低电阻区域15b-1、15b-2的高浓度载流子向第一区域10-1扩散(后述图37的扩散距离ΔL1、ΔL2)。低电阻区域15b-1配置在沟道区域15a与第一区域10-1之间、即相对于第一区域10-1的晶体管Tr侧。低电阻区域15b-2配置在第二区域10-2。低电阻区域15b-1、15b-2从第二绝缘膜16露出。
在这里，在半导体膜15中，晶体管Tr侧的低电阻区域15b-1的厚度(厚度t1)比第二区域10-2(低电阻区域15b-2)的厚度(厚度t2)小。由此，在维持来自低电阻区域15b-2的载流子的扩散距离(扩散距离ΔL2)的同时，来自低电阻区域15b-1的载流子的扩散距离(扩散距离ΔL1)变短，对此在后面详细叙述。半导体膜15从晶体管Tr延伸，具有晶体管Tr与接触部10C(第一区域10-1)之间的低电阻区域15b-1，并且配置在接触部10C的第一区域10-1和第二区域10-2。低电阻区域15b-1的半导体膜15的厚度t1例如是10nm～40nm，第二区域10-2的半导体膜15的厚度t2例如是20nm～60nm。
第二绝缘膜16仅设置在接触部10C中的第一区域10-1。换句话说，设置有该第二绝缘膜16的区域是第一区域10-1。第一区域10-1的第二绝缘膜16在与晶体管Tr的第二绝缘膜16同一个工序中形成。也就是说第一区域10-1的第二绝缘膜16由与晶体管Tr的第二绝缘膜16(栅极绝缘膜)同一的材料构成，并且具有同样的厚度。为了提高第一区域10-1的半导体膜15的导电性，第一区域10-1的X方向的长度L1即第二绝缘膜16的X方向的长度优选小于等于2μm。
栅极布线17W连续设置在接触部10C的第一区域10-1、第二区域10-2和第三区域10-3，并且第一区域10-1的栅极布线17W的端面设置在俯视时与第二绝缘膜16的端面同样的位置。栅极布线17W在与晶体管Tr的栅电极17同一个工序中形成。也就是说，栅极布线17W由与晶体管Tr的栅电极17同一的材料构成，并且具有同样的厚度。
第二区域10-2是在基板11上依次设置UC膜12、第一绝缘膜14、半导体膜15和栅极布线17W的区域。也就是说，在第二区域10-2中，通过设置在第二绝缘膜16的连接孔H，半导体膜15与栅极布线17W接触。
第三区域10-3是在基板11上依次设置UC膜12、下部电极13和栅极布线17W的区域。也就是说，在第三区域10-3中，通过设置在第一绝缘膜14和第二绝缘膜16的连接孔H，下部电极13与栅极布线17W接触。虽然下部电极13例如从第三区域10-3延伸至第二区域10-2的一部分上，但是在第二区域10-2中，在下部电极13与半导体膜15之间设置有第一绝缘膜14。下部电极13配置在比半导体膜15靠近基板11的位置。
下部电极13、半导体膜15和栅极布线17W的宽度(Y方向的大小，配线宽度W10)，例如小于等于5μm。配线宽度W10表示与电流的流向正交的方向的下部电极13、半导体膜15和栅极布线17W的大小。连接孔H的宽度(Y方向的大小，宽度WH)是例如3μm。连接孔H的长度(X方向的大小，长度L2+3)是例如4μm。宽度WH表示与电流的流向正交的方向的连接孔H的大小，长度L2+3表示与电流的流向平行的方向的连接孔H的大小。
连接孔H的宽度WH也可以比配线宽度W10大(参照图3)。如后所述，在半导体装置1中，因为在接触部10C能够抑制半导体膜15的膜损耗；所以即使连接孔H的宽度WH比配线宽度W10大，也能够稳定地连接半导体膜15与下部电极13。因此，本技术能够适用于具有较小配线宽度W10的高精细半导体装置。
也可以例如在接触部10C以外的区域设置栅极布线17W。在该栅极布线17W与第一绝缘膜14之间，设置有俯视时与栅极布线17W同一形状的第二绝缘膜16。
[制造方法]
具有如上所述的接触部10C的半导体装置1，能够按照与上述第一实施方式所述的方法相同的方法制造(参照图4A～图5B)。
首先，如图4A所示，在基板11上，依次形成UC膜12、下部电极13、第一绝缘膜14、半导体膜15和第二绝缘膜16。具体地说，例如以如下的方式形成。首先，在基板11的整个表面上形成UC膜12。接着，在该UC膜12上，例如形成金属膜，并且通过干蚀刻对该金属膜进行图案化形成所定形状，从而形成下部电极13。接着，以覆盖下部电极13的方式，在基板11的整个表面上形成第一绝缘膜14。其次，在第一绝缘膜14上，在例如通过溅射法等进行例如氧化物半导体材料的成膜之后，例如通过光刻和蚀刻，进行图案化形成所定形状，从而形成半导体膜15。之后，以覆盖半导体膜15的方式，在基板11的整个表面上形成第二绝缘膜16。
在形成第二绝缘膜16之后，如图4B所示，选择性地除去第二区域10-2和第三区域10-3的第二绝缘膜16，以及第三区域10-3的第一绝缘膜14，从而形成连接孔H。连接孔H例如通过干蚀刻形成。这时，第二区域10-2的半导体膜15暴露在干蚀刻之下，从而在第二区域10-2形成低电阻区域15b-2。低电阻区域15b-2的半导体膜15以厚度t2形成。
在形成连接孔H之后，在基板11的整个表面上形成由例如金属材料构成的导电膜17A。接着，在该导电膜17A上形成具有所定图案的光刻胶Pr1、Pr2、Pr3(图4C)。光刻胶Pr1用于形成晶体管Tr的栅电极17和第二绝缘膜16。光刻胶Pr2用于形成接触部10的栅极布线17W和第二绝缘膜16(第一区域10-1)。光刻胶Pr3用于形成接触部10以外的区域的栅极布线17W和第二绝缘膜16。
使用该光刻胶Pr1、Pr2、Pr3，连续进行导电膜17A和第二绝缘膜16的图案化(图5A、5B)。如图5A所示，首先，使用干蚀刻对导电膜17A图案化，形成栅电极17和栅极布线17W。在本实施方式中，这时，因为第一区域10-1的半导体膜15被第二绝缘膜16覆盖着，所以半导体膜15没有暴露在干蚀刻之下。因此，第一区域10-1的半导体膜15没有膜损耗，以所定的厚度存在。
在形成栅电极17和栅极布线17W之后，接着进行第二绝缘膜16的图案化(图5B)。由此，形成俯视时与栅电极17同一形状的第二绝缘膜16，第一区域10-1的第二绝缘膜16，以及俯视时与栅极布线17W同一形状的第二绝缘膜16。这时，从半导体膜15的第二绝缘膜16露出的区域，通过干蚀刻被低电阻化，从而形成低电阻区域15b-1和储存电容器Cs的上部电极15C。在该干蚀刻中，进行过腐蚀，使低电阻区域15b-1的半导体膜15的厚度t1比低电阻区域15b-2的半导体膜15的厚度t2小。也可以进行湿蚀刻来代替干蚀刻。
之后，在基板11的整个表面上，形成金属氧化膜18和层间绝缘膜19。最后在层间绝缘膜19上，通过形成源·漏电极21，来制成半导体装置1。
[作用·效果]
在本实施方式的接触部10C中，因为低电阻区域15b-1的厚度t1比第二区域10-2(低电阻区域15b-2)的厚度t2小；所以能够使载流子从第二区域10-2充分扩散至第一区域10-1，并且能够抑制载流子从低电阻区域15b-1向沟道区域15a的扩散。以下，使用比较例3对此进行说明。
图35示意性地表示比较例3的半导体装置(半导体装置102)的主要部分的截面构成。在该半导体装置102中，因为设置有第一区域10-1，所以能够抑制半导体膜15的膜损耗、消失等。半导体膜15具有：沟道区域15a与第一区域10-1之间的低电阻区域15b-1，以及配置在第二区域10-2的低电阻区域15b-2；低电阻区域15b-1与15b-2具有相同的厚度(厚度t)。
图36表示制造半导体装置102的一个工序。在半导体装置102的制造中，只要在使用光刻胶Pr1、Pr2、Pr3进行第二绝缘膜16的图案化时，调整半导体膜15(低电阻区域15b-1)的蚀刻即可。通过不进行过蚀刻，低电阻区域15b-1的半导体膜15以与第二区域10-2(低电阻区域15b-2)的半导体膜15同样的厚度t形成。
第一区域10-1的半导体膜15，通过来自邻接的低电阻区域15b-1和第二区域10-2的载流子扩散，发挥作为导体的功能。在该半导体装置102中，如上所述，低电阻区域15b-1和第二区域10-2的半导体膜15以相同的厚度t形成。因此，如果载流子以扩散距离ΔL从第二区域10-2向邻接的第一区域10-1扩散，那么载流子也以同样的扩散距离(扩散距离ΔL)从低电阻区域15b-1向邻接的第一区域10-1和沟道区域15a扩散(图35)。
载流子的扩散距离ΔL越大，载流子越是从低电阻区域15b-1和第二区域10-2充分扩散，第一区域10-1的半导体膜15越是稳定地发挥作为导体的功能。但是，因为载流子也从低电阻区域15b-1向沟道区域15a扩散；所以如果载流子的扩散距离ΔL大，那么有可能给晶体管Tr的TFT特性带来影响。例如，TFT特性容易变得不稳定。
对此，在本实施方式中，低电阻区域15b-1的半导体膜15的厚度t1比第二区域10-2(低电阻区域15b-2)的半导体膜15的厚度t2小。因此，如图37所示，相比从第二区域10-2至第一区域10-1的载流子的扩散距离ΔL2，从低电阻区域15b-1至第一区域10-1和沟道区域15a的载流子的扩散距离(扩散距离ΔL1)变短。因此，通过来自第二区域10-2的载流子的扩散(扩散距离ΔL2)，在充分确保第一区域10-1的半导体膜15的导电性的同时，能够抑制从低电阻区域15b-1至沟道区域15a的载流子的扩散(扩散距离ΔL1)。因此，可以提高接触部10C的稳定性，并且稳定地维持晶体管Tr的TFT特性。
另外，通过抑制向沟道区域15a的载流子的扩散，即使缩短晶体管Tr的沟道长度，也能够稳定地维持TFT特性。因此，可以提高精细度。
如上所述在本实施方式中，因为在第一区域10-1的栅极布线17W与半导体膜15之间设置了第二绝缘膜16，所以能够抑制半导体膜15的膜损耗等，能够稳定地连接半导体膜15与下部电极13。因此，能够提高接触部10C的稳定性。
并且，因为使低电阻区域15b-1的半导体膜15的厚度t1小于第二区域10-2的半导体膜15的厚度t2，所以能够使载流子从第二区域10-2充分扩散至第一区域10-1，并且能够抑制从低电阻区域15b-1至沟道区域15a的载流子的扩散。因此，可以提高接触部10C的稳定性，并且可以维持晶体管Tr的特性。
另外，通过抑制从低电阻区域15b-1至沟道区域15a的载流子的扩散，能够缩短晶体管Tr的沟道长度。由此，可以更加提高精细度。
<变形例8>
图38示意性地表示上述第四实施方式的变形例(变形例8)的接触部10C的截面构成。像这样，也可以在第一区域10-1、第二区域10-2的半导体膜15与第一绝缘膜14之间设置另外的半导体膜(半导体膜15A、第二半导体膜)。也就是说，在第一区域10-1、第二区域10-2，也可以设置具有叠层结构的半导体膜15、15A。第二区域10-2的半导体膜(半导体膜15、15A)的厚度t2是半导体膜15的厚度与半导体膜15A的厚度之和。
半导体膜15A也可以层叠在低电阻区域15b-1的半导体膜15的一部分上。半导体膜15A能够使用与半导体膜15同样的材料。例如半导体膜15A具有比第一区域10-1的半导体膜15的氧浓度低的氧浓度，半导体膜15A的电阻比第一区域10-1的半导体膜15的电阻低。或者，半导体膜15A的电阻也可以与第一区域10-1的半导体膜15的电阻大致相同。
通过在第一区域10-1设置叠层结构的半导体膜15、15A，能够降低第一区域10-1的半导体膜15、15A的电阻。因此，能够更加提高接触部10C的稳定性。
<第五实施方式>
图39示意性地表示本技术的第五实施方式的接触部(接触部10D)的结构。图39的(A)表示接触部10D的平面构成，图39的(B)表示沿着图39的(A)所示的B-B线的截面构成，图39的(C)表示沿着图39的(A)所示的C-C线的截面构成。在图39的(B)、(C)中，省略UC膜12的图示。
在接触部10D中，沿着配线的延伸方向(晶体管Tr和储存电容器Cs的排列方向，在图39中为X方向)，从接近晶体管Tr的位置依次邻接设置第一区域10-1、第二区域10-2和第三区域10-3。
在该接触部10D中，第一区域10-1的半导体膜15从第二绝缘膜16和栅极布线17W露出。在这一点上，接触部10D与上述第一实施方式的接触部10不同。
在接触部10D中，在基板11上依次设置UC膜12、下部电极13、第一绝缘膜14、半导体膜15、第二绝缘膜16和栅极布线17W，并且通过配置在第二区域10-2和第三区域10-3的连接孔H，半导体膜15与下部电极13电连接。连接孔H配置在例如配线(下部电极13、半导体膜15和栅极布线17W)的宽度方向(与电流的流动方向正交的方向，图39的(A)的Y方向)的大致中央部。如后所述，接触部10D的第一绝缘膜14在与例如储存电容器Cs的第一绝缘膜14同一个工序中形成，含有与储存电容器Cs的第一绝缘膜14同一的构成材料，并且具有与储存电容器Cs的第一绝缘膜14同样的厚度。接触部10D的第二绝缘膜16在与例如晶体管Tr的第二绝缘膜16(栅极绝缘膜)同一个工序中形成，含有与第二绝缘膜16(栅极绝缘膜)同一的构成材料，并且具有与第二绝缘膜16(栅极绝缘膜)同样的厚度。接触部10D的栅极布线17W在与例如栅电极17同一个工序中形成，含有与栅电极17同一的构成材料，并且具有与栅电极17同样的厚度。
第一区域10-1是在基板11上依次设置UC膜12、第一绝缘膜14和半导体膜15的区域。另外，在第一区域10-1中，半导体膜15从第二绝缘膜16和栅极布线17W露出。
第一区域10-1的半导体膜15是低电阻区域15b，其中一部分设置有高电阻化的露出区域15d(图39的(B))。露出区域15d是通过使半导体膜15多次暴露在蚀刻之下，比其他部分更加膜损耗或半导体膜15消失的区域(后述)。露出区域15d与连接孔H邻接配置，并且以例如与连接孔H的宽度(后述的宽度WH)同样的宽度(图39的Y方向的大小)设置。
第二区域10-2是在基板11上依次设置UC膜12、第一绝缘膜14、半导体膜15、第二绝缘膜16和栅极布线17W的区域。在该第二区域10-2中，在第二绝缘膜16的一部分上设置有连接孔H，栅极布线17W与半导体膜15接触。连接孔H的半导体膜15成为低电阻区域15b(图39的(B))。在本实施方式中，设置在第一区域10-1和第二区域10-2的栅极布线17W的宽度和半导体膜15的宽度(宽度W10，图39的(A)的Y方向的大小)，比连接孔的宽度WH大，对此在后面详细叙述。由此，即使在半导体膜15上存在露出区域15d的情况下，也能够确保载流子的路径(后述的E1+E2)，能够稳定地连接半导体膜15与下部电极13。
在比连接孔H更宽的区域(图39的(C))，半导体膜15与栅极布线17W之间有第二绝缘膜16。因此，连接孔H的外侧的半导体膜15，似乎显示类似晶体管的特性，但是该部分的半导体膜15发挥作为导体的功能。这是因为：至少在半导体膜15的一部分上设置有低电阻区域15b，该低电阻区域15b的高浓度载流子也扩散至第二绝缘膜16下的半导体膜15。例如第一区域10-1和连接孔H的半导体膜15为低电阻区域15b。因此，由于来自第一区域10-1的载流子的渗出，在第二区域10-2中的邻接于第一区域10-1的位置，连接孔H的外侧的半导体膜15也被低电阻化，并且有电流流动。
连接孔H的宽度WH例如大于等于2μm，栅极布线17W的宽度和半导体膜15的宽度W10优选大于等于5μm。在半导体膜15中，优选地确保大于等于3μm的载流子路径(图39的(A)所示的E1+E2)。E1+E2例如是半导体膜15的宽度W10与连接孔H的宽度WH之差。通过确保大于等于3μm的载流子路径(E1+E2)，能够抑制接触电阻的增加。例如E1和E2是相同的值，在半导体膜15的中央配置有连接孔H。或者，E1和E2也可以是互相不同的值，也可以在偏离半导体膜15的中央的位置配置有连接孔H。栅极布线17W的宽度和下部电极13的宽度也比连接孔H的宽度WH大，例如具有与半导体膜15的宽度W10同样的值。
第三区域10-3是在基板11上依次设置UC膜12、下部电极13、第一绝缘膜14、第二绝缘膜16和栅极布线17W的区域。在该第三区域10-3中，设置有贯穿第二绝缘膜16和第一绝缘膜14的连接孔H，栅极布线17W与下部电极13接触。像这样，在连接孔H中，半导体膜15与下部电极13通过栅极布线17W电连接。下部电极13虽然例如从第三区域10-3延伸至第二区域10-2的一部分上，但是只要至少在第三区域10-3设置即可。在第二区域10-2中，下部电极13与半导体膜15之间设置有第一绝缘膜14。
也可以例如在接触部10D以外的区域设置栅极布线17W(图1)。在该栅极布线17W与第一绝缘膜14之间，设置有俯视时与栅极布线17W同一形状的第二绝缘膜16。
[制造方法]
如上所述的半导体装置1，例如能够以如下的方式制造(图4A、图40A～图42)。
首先，在基板11上，依次形成UC膜12、下部电极13、第一绝缘膜14、半导体膜15和第二绝缘膜16(参照图4A)。具体地说，例如以如下的方式形成。首先，在基板11的整个表面上形成UC膜12。接着，在该UC膜12上，例如形成金属膜，并且通过干蚀刻对该金属膜进行图案化形成所定形状，从而形成下部电极13。接着，以覆盖下部电极13的方式，在基板11的整个表面上形成第一绝缘膜14。其次，在第一绝缘膜14上，在例如通过溅射法等进行例如氧化物半导体材料的成膜之后，例如通过光刻和蚀刻，进行图案化形成所定形状，从而形成半导体膜15。之后，以覆盖半导体膜15的方式，在基板11的整个表面上形成第二绝缘膜16。
在形成第二绝缘膜16之后，如图40A所示，选择性地除去第一区域10-1、第二区域10-2和第三区域10-3的第二绝缘膜16，以及第三区域10-3的第一绝缘膜14，从而形成连接孔H。连接孔H例如通过干蚀刻形成。这时，连接孔H的半导体膜15暴露在干蚀刻(第一次干蚀刻)之下，形成低电阻区域15b。在形成连接孔H之后，在基板11的整个表面上形成由例如金属材料构成的导电膜17A。
接着，如图40B所示，在该导电膜17A上形成具有所定图案的光刻胶Pr1、Pr2、Pr3。光刻胶Pr1用于形成晶体管Tr的栅电极17和第二绝缘膜16。光刻胶Pr2用于形成接触部10的栅极布线17W和第二绝缘膜16(第二区域10-2和第三区域10-3)。光刻胶Pr3用于形成接触部10D以外的区域的栅极布线17W和第二绝缘膜16。在半导体装置1中，即使在连接孔H与栅极布线17W之间产生一些位置偏差，也只要能够确保载流子路径(E1+E2)，就能够形成稳定的触点。因此，能够增大光刻胶Pr2的位置偏差的容许范围。
使用该光刻胶Pr1、Pr2、Pr3，连续进行导电膜17A和第二绝缘膜16的图案化(图41、42)。如图41的(A)、41的(B)、41的(C)所示，首先，使用干蚀刻对导电膜17A图案化，形成栅电极17和栅极布线17W。图41的(A)表示继图40B之后的一个工序的平面构成，图41的(B)表示沿着图41的(A)所示的B-B线的截面构成，图41的(C)表示沿着图41的(A)所示的C-C线的截面构成。这时，第一区域10-1的半导体膜15的一部分(邻接于连接孔H的区域)，暴露在第二次干蚀刻之下。由此，半导体膜15膜损耗或消失，从而在半导体膜15上形成露出区域15d(图41的(B))。连接孔H的外侧的半导体膜15(第一区域10-1和第二区域10-2)，因为被第二绝缘膜16覆盖，所以没有膜损耗，而以所定的厚度存在(图41的(C))。在接触部10D中，即使形成这样的露出区域15d；也因为通过连接孔H的外侧的半导体膜15而电流流动，所以能够增大导电膜17A和第二绝缘膜16的蚀刻误差的容许范围。
在形成栅电极17和栅极布线17W之后，接着进行第二绝缘膜16的图案化(图42)。由此，形成俯视时与栅电极17同一形状的第二绝缘膜16，以及俯视时与栅极布线17W同一形状的第二绝缘膜16。这时，从半导体膜15的第二绝缘膜16露出的区域，通过干蚀刻被低电阻化，从而形成晶体管Tr的低电阻区域15b和储存电容器Cs的上部电极15C。
之后，在基板11的整个表面上，形成金属氧化膜18和层间绝缘膜19。最后在层间绝缘膜19上，通过形成源·漏电极21，来制成图1所示的半导体装置1。
[作用·效果]
在本实施方式的接触部10D中，因为栅极布线17W的宽度和半导体膜15的宽度W10比连接孔H的宽度WH大；所以即使在第一区域10-1的半导体膜15上设置有与连接孔H同样的宽度的露出区域15d的情况下，也能够确保载流子路径(E1+E2)。以下，使用比较例4对此进行说明。
图43示意性地表示比较例4的半导体装置的接触部(接触部100D)的结构。图43的(A)表示平面构成，图43的(B)表示截面构成。该接触部100D具有依次邻接的第一区域100-1、第二区域100-2和第三区域100-3，并且在第二区域100-2和第三区域100-3设置有连接孔H。在该连接孔H的第二区域100-2中，栅极布线17W与半导体膜15接触；在连接孔H的第三区域100-3中，栅极布线17W与下部电极13接触。在该接触部100D中，半导体膜15的宽度W10比连接孔H的宽度WH小，在这一点上，与接触部10D不同。
在这样的接触部100D中，如果在第一区域100-1的半导体膜15上形成露出区域15d；那么就不能确保载流子路径，导致接触电阻上升。也就是说，接触变得不稳定。
对此，在接触部10D中，栅极布线17W的宽度和半导体膜15的宽度W10比连接孔H的宽度WH大。由此，即使在第一区域10-1的半导体膜15上形成与连接孔H同样的宽度的露出区域15d，也能够在连接孔H的外侧确保载流子路径(E1+E2)(图39)。因此，能够稳定地形成半导体膜15与下部电极13的触点。
图44表示半导体膜15的载流子路径(E1+E2)的大小与1个连接孔H的接触电阻(欧姆)的关系。为了获得稳定的连接，接触电阻优选小于等于1×104Ω。因此，由图44可知：只要载流子路径(E1+E2)大于等于3μm，就能够充分确保载流子路径，形成稳定的触点。在例如连接孔H的宽度WH的最小加工线宽为2μm时，只要栅极布线17W的宽度和半导体膜15的宽度W10大于等于5μm，就能够确保载流子路径(E1+E2)大于等于3μm。
如上所述在本实施方式中，因为使栅极布线17W的宽度和半导体膜15的宽度W10比连接孔H的宽度WH大；所以在半导体膜15上形成露出区域15d的情况下，也能够确保载流子路径(E1+E2)，能够稳定地连接半导体膜15与下部电极13。因此，可以提高接触的稳定性。半导体装置1在具有多个连接孔H时，也能够实现高的面内均匀性。
另外，通过确保载流子路径(E1+E2)大于等于3μm，能够充分抑制接触电阻的上升。
进一步说，在接触部10D中，因为即使半导体膜15膜损耗或消失，也能够形成稳定的触点；所以能够缩小半导体膜15的厚度。也就是说，通过薄的半导体膜15，能够实现优异的晶体管特性和高生产率，并且能够稳定地对半导体膜15与下部电极13进行电连接。
此外，因为即使半导体膜15膜损耗或消失，也能够形成稳定的触点；所以制造误差的容许范围扩大，变得容易制造。具体地说，在对导电膜17A和第二绝缘膜16进行蚀刻的工序(图41、42)中，蚀刻误差的容许范围扩大。另外，形成连接孔H时的位置偏差的容许范围扩大。
<第六实施方式>
[结构]
图45示意性地表示本技术的第六实施方式的半导体装置(半导体装置2)的截面构成，图46表示半导体装置2的一部分的平面构成。沿着图46的I-I’线的截面构成由图45表示。半导体装置2具有顶栅型薄膜晶体管(晶体管20T)，用于例如显示装置和摄像装置(后述图51的显示装置3A和图52的摄像装置3B)等的驱动电路。半导体装置2在基板11上依次具有绝缘膜22(第二绝缘膜)、氧渗透防止膜23、绝缘层间膜24(第一绝缘膜)、氧化物半导体膜25、栅极绝缘膜26和栅电极27。
氧化物半导体膜25中的与栅电极27对置的区域是晶体管20T的沟道区域25T，沟道区域25T以外的区域是低电阻化的第一配线区域25W。在栅电极27的同一层，以与栅电极27离间的方式设置有第二配线28。第二配线28与氧化物半导体膜25在互相交叉的方向上延伸(图46)，并且在半导体装置2中，设置有第二配线28与氧化物半导体膜25重叠的部分(层叠部20L)。
基板11由例如玻璃、石英和硅等构成。或者，基板11也可以由例如PET(聚对苯二甲酸乙二酯)、PI(聚酰亚胺)、PC(聚碳酸酯)或PEN(聚萘二甲酸乙二酯)等树脂材料构成。此外，也能够将形成有绝缘材料膜的不锈钢(SUS)等金属板用于基板11。
绝缘膜22用于防止来自基板11的杂质的扩散，设置在基板11的整个表面上。绝缘膜22也有控制氧化物半导体膜25的载流子密度的作用。该绝缘膜22由例如氧化硅膜(SiOx)、氮化硅膜(SiNx)、氮氧化硅膜(SiON)和氧化铝膜(AlOx)等无机绝缘膜构成。绝缘膜22也可以由例如丙烯酸类树脂、聚酰亚胺类树脂和线型酚醛类树脂等的有机绝缘膜与无机绝缘膜层叠构成。绝缘膜22的厚度是例如10nm～1000nm。
氧渗透防止膜23用于遮断氧从基板11和绝缘膜22向氧化物半导体膜25的移动。在本实施方式中，在层叠部20L设置有该氧渗透防止膜23，氧渗透防止膜23隔着第一配线区域25W的氧化物半导体膜25与第二配线28对置。由此，因为从下层(基板11和绝缘膜22)向氧化物半导体膜25的氧供给被抑制，所以可以稳定地维持第一配线区域25W的导电性，对此在后面详细叙述。
氧渗透防止膜23设置在绝缘膜22上的选择性的区域(层叠部20L)。例如氧渗透防止膜23的宽度(Y方向的长度)比氧化物半导体膜25的宽度小；氧渗透防止膜23的长度(X方向的长度)比第二配线28的宽度大(图46)。
氧渗透防止膜23例如含有金属。氧渗透防止膜23由含有例如钛(Ti)、钨(W)、钽(Ta)、铝(Al)、钼(Mo)、银(Ag)、钕(Nd)和铜(Cu)中的1种的单体和合金等构成。氧渗透防止膜23可以由金属氧化物构成，也可以由含有例如铟(In)、镓(Ga)、锌(Zn)、锡(Sn)、钛(Ti)和铌(Nb)中的至少1种元素的氧化物构成。具体地说，可以由氧化铟锡锌(ITZO)、氧化铟镓锌(IGZO：InGaZnO)、氧化锌(ZnO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锡(ITO)、氧化锡(SnO)和氧化铟(InO)等金属氧化物构成氧渗透防止膜23。氧渗透防止膜23也可以使用氧化钛(TiO)和氧化铝(AlO)。氧渗透防止膜23的厚度(Z方向的长度)是例如10nm～500nm。
在氧渗透防止膜23与氧化物半导体膜25之间设置有绝缘层间膜24。该绝缘层间膜24用于防止氧渗透防止膜23与氧化物半导体膜25接触。绝缘层间膜24覆盖氧渗透防止膜23，例如设置在基板11的整个表面上。绝缘层间膜24由例如氧化硅膜(SiOx)、氮化硅膜(SiNx)、氮氧化硅膜(SiON)和氧化铝膜(AlOx)等无机绝缘膜构成。绝缘层间膜24也可以使用聚酰亚胺类树脂、丙烯酸类树脂和硅类树脂等的有机绝缘膜。绝缘层间膜24的厚度是例如10nm～1000nm。
顶栅型晶体管20T在氧化物半导体膜25(沟道区域25T)上隔着栅极绝缘膜26具有栅电极27。第一配线区域25W的氧化物半导体膜25与源·漏电极(未图示)电连接。
氧化物半导体膜25设置在绝缘层间膜24上的选择性的区域。氧化物半导体膜25例如沿着X方向延伸(图46)，如前所述，具有沟道区域25T和第一配线区域25W。沟道区域25T与栅电极27在俯视时重叠(对置)。第一配线区域25W是比沟道区域25T电阻低的区域，含有例如作为掺杂剂扩散的金属元素(例如铝(Al)、铟(In)、钛(Ti)和锡(Sn)等)。在第一配线区域25W中，可以通过氧化物半导体膜25的氧脱离而被低电阻化。第一配线区域25W发挥作为导体的功能。以与该第一配线区域25W交叉的方式，设置有第二配线28。也就是说，在层叠部20L中，第一配线区域25W的氧化物半导体膜25与第二配线28隔着栅极绝缘膜26重叠。在这里，第一配线区域25W的氧化物半导体膜25是本技术的“第一配线”的一个具体例子。也就是说，在这里，“第一配线”由与具有沟道区域25T的氧化物半导体膜25同一的构成材料构成，并且具有同样的厚度。
氧化物半导体膜25由含有例如铟(In)、镓(Ga)、锌(Zn)、锡(Sn)、钛(Ti)和铌(Nb)中的至少1种元素的氧化物作为主要成分的氧化物半导体构成。具体地说，氧化物半导体膜25能够使用氧化铟锡锌(ITZO)、氧化铟镓锌(IGZO：InGaZnO)、氧化锌(ZnO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锡(ITO)和氧化铟(InO)等。氧化物半导体膜25的厚度是例如10nm～200nm。
栅极绝缘膜26例如设置在基板11的整个表面上，覆盖氧化物半导体膜25，并且设置在绝缘层间膜24上。在晶体管20T中，栅极绝缘膜26(第三绝缘膜)配置在沟道区域25T与栅电极27之间；在层叠部20L中，栅极绝缘膜26(第三绝缘膜)配置在第一配线区域25W与第二配线28之间。栅极绝缘膜26由单层膜或层叠膜构成，并且由例如氧化硅膜(SiOx)、氮化硅膜(SiNx)、氮氧化硅膜(SiON)和氧化铝膜(AlOx)中的1种构成该单层膜，或者由它们中的多种构成该层叠膜。在由例如氧化硅膜的单层膜构成栅极绝缘膜26的情况下，栅极绝缘膜26的厚度为50nm～300nm。
栅电极27通过施加的栅电压(Vg)控制沟道区域25T中的载流子密度，并且具有作为供应电位的配线的功能。该栅电极27的构成材料可以列举：含有例如钛(Ti)、钨(W)、钽(Ta)、铝(Al)、钼(Mo)、银(Ag)、钕(Nd)和铜(Cu)中的1种的单体和合金。或者，也可以是含有它们中的至少1种的化合物和含有它们中的多种的层叠膜。另外，也可以使用例如ITO等透明导电膜。栅电极27以与沟道区域25T对置的方式设置在栅极绝缘膜26上的选择性的区域。
源·漏电极(未图示)发挥作为晶体管20T的源极或漏极的功能，例如以含有与作为上述栅电极27的构成材料而列举的材料同样的金属或透明导电膜的方式构成。作为该源·漏电极，优选地选择导电性好的材料。
第二配线28设置在与栅电极27同一层、即栅极绝缘膜26上，例如沿着Y方向延伸。第二配线28用于进行例如数据线或栅极线等的电压控制，例如连接于各像素晶体管的栅电极或源·漏电极等。第二配线28在与栅电极27同一个工序中形成，由与栅电极27同一的构成材料构成，并且具有与栅电极27同样的厚度。
[制造方法]
如上所述的半导体装置2，例如能够以如下的方式制造。
首先，在基板11的整个表面上形成绝缘膜22。其次，在该绝缘膜22上，例如使用溅射法形成金属膜之后，例如通过光刻和蚀刻，进行图案化形成所定形状，从而形成氧渗透防止膜23。接着，在氧渗透防止膜23上和绝缘膜22上，形成绝缘层间膜24。
其次，在绝缘层间膜24上，在例如通过溅射法等进行氧化物半导体材料的成膜之后，例如通过光刻和蚀刻，进行图案化形成所定形状，从而形成氧化物半导体膜25。之后，使金属元素作为掺杂剂在第一配线区域25W的氧化物半导体膜25扩散，使第一配线区域25W低电阻化。或者，也可以通过抽出氧化物半导体膜25中的氧等方法，使第一配线区域25W低电阻化。接着，例如使用CVD法等形成栅极绝缘膜26之后，在栅极绝缘膜26上形成栅电极27和第二配线28。最后，通过形成由上述金属材料构成的源·漏电极，来制成图45所示的半导体装置2。
[作用·效果]
在本实施方式的半导体装置2中，如果对栅电极27施加大于等于阈值电压的开启电压，那么沟道区域25T的氧化物半导体膜25活化。由此，电流通过第一配线区域25W在一对源·漏电极之间流动。
在本实施方式的半导体装置2中，在层叠部20L的绝缘膜22与第一配线区域25W的氧化物半导体膜25之间，设置有氧渗透防止膜23。由此，因为从基板11和绝缘膜22向氧化物半导体膜25的氧供给被抑制，所以可以稳定地维持第一配线区域25W的导电性。以下，使用比较例5对此进行说明。
图47示意性地表示比较例5的半导体装置(半导体装置200)的截面构成。在该半导体装置200中，没有设置氧渗透防止膜和绝缘层间膜(图45的氧渗透防止膜23和绝缘层间膜24)。在半导体装置200中，在氧化物半导体膜25上具有金属氧化膜230，沟道区域25T和层叠部200L以外的氧化物半导体膜25与金属氧化膜230接触。与半导体装置2同样，在沟道区域25T的氧化物半导体膜25上，设置有栅极绝缘膜26和栅电极27；在层叠部200L的氧化物半导体膜25上，设置有栅极绝缘膜26和第二配线28。
金属氧化膜230由例如氧化铝构成，从下层(绝缘膜22和氧化物半导体膜25)往上吸氧O。因此，与金属氧化膜230接触的部分的第一配线区域25W能够稳定地维持导电性。另外，金属氧化膜230也有保护氧化物半导体膜25的作用。
然而，如上所述，在层叠部200L中，因为在第一配线区域25W上设置有栅极绝缘膜26和第二配线28，所以不能使金属氧化膜230与第一配线区域25W接触。因此，氧从下层提供给层叠部200L的第一配线区域25W，第一配线区域25W有可能显示类似沟道区域25T的半导体举动。也就是说，在具有与晶体管类似的构造的层叠部200L中，不能稳定地维持第一配线区域25W的导电性。因此，在半导体装置200中，不易重叠配置氧化物半导体膜25与第二配线28，被限制为没有层叠部200L的设计。
对此，在半导体装置2中，因为在层叠部20L设置有氧渗透防止膜23，如图48所示，从基板11和绝缘膜22向氧化物半导体膜25的氧O的移动被氧渗透防止膜23遮断。因此，在层叠部20L，也能够稳定地维持第一配线区域25W的导电性，可以更加自由地配置氧化物半导体膜25与第二配线28。
如上所述在本实施方式中，因为在层叠部20L的绝缘膜22与氧化物半导体膜25之间设置了氧渗透防止膜23，所以能够稳定地维持第一配线区域25W的导电性。因此，可以提高设计的自由度。
<变形例9>
图49的(A)示意性地表示上述第六实施方式的变形例(变形例9)的半导体装置(半导体装置2A)的主要部分的平面构成，图49的(B)示意性地表示半导体装置2A的主要部分的截面构成。在该半导体装置2A中，氧渗透防止膜(氧渗透防止膜23A)的一部分发挥作为电子元件的构成要素的功能，氧渗透防止膜23A与氧化物半导体膜25通过第二配线28电连接。除了这点之外，半导体装置2A具有与上述第6实施方式的半导体装置2同样的结构，其作用和效果也相同。
半导体装置2A例如具有薄膜晶体管(例如图45的晶体管20T)和储存电容器元件(未图示)。氧渗透防止膜23A由导电膜构成，其一部分(未图示)例如发挥作为储存电容器元件的一方的电极(例如下部电极)的功能。
在层叠部20L中，依次层叠有基板11、氧渗透防止膜23A、绝缘层间膜24、第一配线区域25W、栅极绝缘膜26和第二配线28。也就是说，因为在基板11与氧化物半导体膜25之间设置有氧渗透防止膜23A；所以从基板11向氧化物半导体膜25的氧供给被抑制，能够稳定地维持第一配线区域25W的导电性。
半导体装置2A具有：氧化物半导体膜25与第二配线28接触的第一接触部C1，以及氧渗透防止膜23A与第二配线28接触的第二接触部C2。通过该第一接触部C1和第二接触部C2，氧渗透防止膜23A与氧化物半导体膜25通过第二配线28电连接。在第一接触部C1中，依次设置有基板11、氧渗透防止膜23A、绝缘层间膜24、氧化物半导体膜25和第二配线28。在第二接触部C2中，依次设置有基板11、氧渗透防止膜23A和第二配线28。在半导体装置2A中，依次邻接配置有层叠部20L、第一接触部C1和第二接触部C2。
在半导体装置2A中，因为在层叠部20L设置有使储存电容器元件的下部电极延长的氧渗透防止膜23A，所以能够用更简便的方法形成稳定的储存电容器元件的下部电极与氧化物半导体膜25(第一配线区域25W)的接触构造。
在例如层叠部20L没有设置氧渗透防止膜23A的情况下，因为不能稳定地维持第一配线区域25W的导电性，所以不能将第二配线28与氧化物半导体膜25重叠配置。因此，为了连接储存电容器元件的下部电极与氧化物半导体膜25，需要多个光刻工序，制造工艺变得繁杂。
对此，在半导体装置2A中，因为在层叠部20L设置有使储存电容器元件的下部电极延长的氧渗透防止膜23A，所以能够稳定地维持在层叠部20L的第一配线区域25W的导电性。因此，不增加光刻工序，也能够使储存电容器元件的下部电极与氧化物半导体膜25(第一配线区域25W)电连接。因此，能够用更简便的方法，形成稳定的储存电容器元件的下部电极与第一配线区域25W的接触构造。
另外，通过邻接配置层叠部20L、第一接触部C1和第二接触部C2，能够抑制接触面积的增加。
在半导体装置2A中，也因为在层叠部20L设置有氧渗透防止膜23A，所以与上述半导体装置2同样，可以更加自由地配置氧化物半导体膜25与第二配线28，从而提高设计的自由度。另外，氧渗透防止膜23A的一部分发挥作为电子元件的构成要素的功能，能够用更简便的方法形成氧渗透防止膜23A与氧化物半导体膜25(第一配线区域25W)的接触构造。
<变形例10>
图50示意性地表示上述第六实施方式的变形例(变形例10)的半导体装置(半导体装置2B)的截面构成。该半导体装置2B具有底栅型晶体管(晶体管20TB)。除了这点之外，半导体装置2B具有与上述第6实施方式的半导体装置2同样的结构，其作用和效果也相同。
半导体装置2B依次具有基板11、栅电极27、栅极绝缘膜26、氧化物半导体膜25、绝缘层间膜24、氧渗透防止膜23和绝缘膜22。在层叠部20L中，第二配线28设置在与栅电极27同一层，氧渗透防止膜23配置在绝缘层间膜24与绝缘膜22之间。
这样的半导体装置2B也与上述半导体装置2同样，因为在层叠部20L设置有氧渗透防止膜23，所以从上层(绝缘膜22)向第一配线区域25W的氧供给被抑制。因此，可以稳定地维持在层叠部20L的第一配线区域25W的导电性，可以提高设计的自由度。
<应用例1>
在上述实施方式和变形例中说明的半导体装置(半导体装置1、1A、2、2A、2B)能够用于例如显示装置(后述图51的显示装置3A)和摄像装置(后述图52的摄像装置3B)等的驱动电路。
图51表示显示装置3A的功能块构成。显示装置3A以映像的形式显示从外部输入的图像信号或在内部生成的图像信号，并且除了有机EL显示器之外，也适用于例如液晶显示器等。显示装置3A例如具备定时控制部31、信号处理部32、驱动部33和显示像素部34。
定时控制部31具有生成各种定时信号(控制信号)的定时发生器，并且根据这些各种定时信号，进行信号处理部32等的驱动控制。信号处理部32例如对从外部输入的数字图像信号进行所定的补正，并且将由此获得的图像信号向驱动部33输出。驱动部33以包括例如扫描线驱动电路和信号线驱动电路等的方式构成，并且通过各种控制线驱动显示像素部34的各个像素。显示像素部34以包括例如有机EL元件或液晶显示元件等显示元件和像素电路的方式构成，该像素电路用于以分别驱动每个像素的方式来驱动显示元件。其中，在构成例如驱动部33或显示像素部34的一部分的各种电路中，使用上述半导体装置。
图52表示摄像装置3B的功能块构成。摄像装置3B是例如将图像作为电信号取得的固体摄像装置，由例如CCD(Charge Coupled Device)或CMOS(Complementary Metal OxideSemiconductor)图像传感器等构成。摄像装置3B例如具备定时控制部35、驱动部36、摄像像素部37和信号处理部38。
定时控制部35具有生成各种定时信号(控制信号)的定时发生器，并且根据这些各种定时信号，进行驱动部36的驱动控制。驱动部36以包括例如行选择电路、AD转换电路和水平转送扫描电路等的方式构成，并且通过各种控制线进行从摄像像素部37的各个像素读出信号的驱动。摄像像素部37以包括例如光电二极管等摄像元件(光电变换元件)，和用于读出信号的像素电路的方式构成。信号处理部38对从摄像像素部37获得的信号实施各种各样的信号处理。其中，在构成例如驱动部36或摄像像素部37的一部分的各种电路中，使用上述半导体装置。
<电子设备的例子>
上述显示装置3A和摄像装置3B等能够适用于各种类型的电子设备。图53表示电子设备4的功能块构成。作为电子设备4，可以列举：例如电视机、个人电脑(PC)、智能手机、平板电脑、手机、数码相机和数码摄像机等。
电子设备4例如具有上述显示装置3A(或摄像装置3B)和接口部40。接口部40是输入来自外部的各种信号和电源等的输入部。该接口部40另外也可以包括例如触控面板、键盘或操纵按钮等用户接口。
虽然以上列举实施方式等进行了说明，但是本技术不限于上述实施方式等，可以做出各种变化。例如在上述实施方式等中记载的各层的材料和厚度不限于所列举的内容，也可以采用其他的材料和厚度。
另外，虽然在上述实施方式等中，举例说明了接触部10、10A、10B、10C、10D连接晶体管Tr与储存电容器Cs的情况；但是接触部10、10A、10B、10C、10D也可以适用于其他的元件之间。
另外，虽然在上述第三实施方式等中，对从栅极布线17W的端部E17至第二区域10-2的距离连续变化的情况进行了说明；但是如图54～图56所示，从栅极布线17W的端部E17至第二区域10-2的距离也可以阶段性变化。另外，如图57所示，栅极布线17W的端部E17也可以设置为在俯视时呈曲线状。
进一步说，虽然在图34等中，表示了低电阻区域15b-1和第二区域10-2的半导体膜15的厚度t1、t2是一定的情况；但是低电阻区域15b-1和第二区域10-2的半导体膜15的厚度t1、t2也可以变化。例如低电阻区域15b-1的半导体膜15的厚度t1的两端比中央大。只要至少低电阻区域15b-1的半导体膜15的一部分的厚度比第二区域10-2的半导体膜15的厚度小即可。
另外，虽然在图46中，表示了氧渗透防止膜23的宽度比氧化物半导体膜25的宽度小的情况；但是如图58所示，氧渗透防止膜23的宽度也可以比氧化物半导体膜25的宽度大。
进一步说，在上述第六实施方式等中，作为本技术的“第一配线”的一个具体例子，使用第一配线区域25W的氧化物半导体膜25进行了说明；但是本技术的“第一配线”也可以以与设置有沟道区域25T的氧化物半导体膜25分离的方式设置。
此外，虽然在上述第六实施方式等中，对栅极绝缘膜26设置在基板11的整个表面上的情况进行了说明；但是沟道区域与栅电极之间的栅极绝缘膜也可以以与第一配线与第二配线之间的绝缘膜(第三绝缘膜)分离的方式设置。
在上述实施方式等中说明的效果只是一个例子，本公开的效果可以是其他效果，也可以进一步包括其他效果。
另外，本技术也能够采用以下结构。
(1)一种半导体装置，具备：
基板，包括沿着所定的方向依次邻接设置的第一区域、第二区域和第三区域；
第一配线，设置在所述基板上的所述第一区域、所述第二区域和所述第三区域；
半导体膜，至少其一部分具有低电阻区域，并且，在所述第一区域，设置在所述第一配线与所述基板之间，并在所述第二区域，与所述第一配线接触；
第二配线，设置在比所述半导体膜更接近所述基板的位置，并且在所述第三区域与所述第一配线接触；以及
绝缘膜，设置在所述第一区域的所述第一配线与所述半导体膜之间。
(2)所述(1)所述的半导体装置，其中，在所述第一区域，所述半导体膜的一部分从所述绝缘膜和所述第一配线露出。
(3)所述(2)所述的半导体装置，其中，至少在所述第一区域，所述第一配线的宽度比所述半导体膜的宽度小。
(4)所述(1)或所述(2)所述的半导体装置，其中，
所述第一配线在所述第一区域具有端部，
从所述第一配线的所述端部到所述第二区域的距离，具有互相不同的多个值。
(5)所述(1)至所述(4)中的任一项所述的半导体装置，其中，进一步具有晶体管，
在所述半导体膜上，设置有所述晶体管的沟道区域。
(6)所述(5)所述的半导体装置，其中，在所述半导体膜中，所述低电阻区域设置在所述沟道区域与所述第一区域之间，并且所述低电阻区域的厚度比所述第二区域的厚度小。
(7)所述(5)或所述(6)所述的半导体装置，其中，所述晶体管在所述基板上依次具有所述半导体膜、栅极绝缘膜和栅电极。
(8)所述(7)所述的半导体装置，其中，
所述栅极绝缘膜含有与所述绝缘膜同一的构成材料，并且具有与所述绝缘膜同一的厚度，
所述栅电极含有与所述第一配线同一的构成材料，并且具有与所述第一配线同一的厚度。
(9)所述(1)至所述(8)中的任一项所述的半导体装置，其中，进一步具有储存电容器，
所述第二配线构成所述储存电容器的一方的电极。
(10)所述(1)至所述(9)中的任一项所述的半导体装置，其中，沿着所述所定的方向的所述第一区域的长度小于等于2μm。
(11)所述(1)至所述(10)中的任一项所述的半导体装置，其中，所述第一配线、半导体膜和所述第二配线的宽度小于等于5μm。
(12)所述(1)至所述(11)中的任一项所述的半导体装置，其中，所述半导体膜含有氧化物半导体材料。
(13)一种半导体装置，具备：
基板，包括沿着所定的方向依次邻接设置的第一区域、第二区域和第三区域；
第一配线，至少设置在所述基板上的所述第三区域；
第一绝缘膜，覆盖所述第一配线；
半导体膜，以隔着所述第一绝缘膜的方式设置在所述基板上的所述第一区域和所述第二区域，并且至少其一部分具有低电阻区域；
第二绝缘膜，覆盖所述半导体膜；以及
第二配线，隔着所述第二绝缘膜设置在所述基板上的所述第二区域和所述第三区域，并且通过设置在所述第二绝缘膜和所述第一绝缘膜上的连接孔，在所述第二区域与所述半导体膜接触，并在所述第三区域与所述第一配线接触，
所述第二配线的宽度和所述半导体膜的宽度比所述连接孔的宽度大。
(14)所述(13)所述的半导体装置，其中，在所述第一区域，所述半导体膜从所述第二绝缘膜和所述第二配线露出。
(15)所述(14)所述的半导体装置，其中，
所述半导体膜在所述第一区域的一部分中具有高电阻区域，
在所述高电阻区域，所述半导体膜的厚度比其他部分的所述半导体膜的厚度小，或者，所述半导体膜消失。
(16)所述(13)至所述(15)中的任一项所述的半导体装置，其中，所述第一配线、所述半导体膜和所述第二配线的宽度比所述连接孔的宽度大3μm或3μm以上。
(17)所述(13)至所述(16)中的任一项所述的半导体装置，其中，所述连接孔的宽度大于等于2μm。
(18)所述(17)所述的半导体装置，其中，所述第一配线、所述半导体膜和所述第二配线的宽度大于等于5μm。
(19)一种半导体装置，具备：
晶体管，具有栅电极和与所述栅电极对置的氧化物半导体膜的沟道区域；
第一配线，设置在所述氧化物半导体膜的同一层，并且含有与所述氧化物半导体膜同一的构成材料；
第二配线，设置在所述栅电极的同一层；以及
层叠部，包括隔着所述第一配线与所述第二配线对置的氧渗透防止膜，和所述氧渗透防止膜与所述第一配线之间的第一绝缘膜。
(20)所述(19)所述的半导体装置，其中，进一步具有第二绝缘膜，
在所述层叠部，依次设置有所述第二绝缘膜、所述氧渗透防止膜和所述第一绝缘膜。
本公开含有涉及在2017年1月12日在日本专利局提交的日本优先权专利申请JP2017-003486和JP2017-003487，以及分别在2017年3月13日、2017年3月22日和2017年10月4日在日本专利局提交的日本优先权专利申请JP2017-046990、JP2017-056165和JP2017-194109中公开的主旨，其全部内容包括在此，以供参考。
本领域的技术人员应该理解，虽然根据设计要求和其他因素可能出现各种修改、组合、子组合和可替换项，但是它们均包含在附加的权利要求或它的等同物的范围内。

Claims (19)

1.一种半导体装置，具备：
基板，包括沿着所定的方向依次邻接设置的第一区域、第二区域和第三区域；
第一配线，设置在所述基板上的所述第一区域、所述第二区域和所述第三区域；
半导体膜，至少其一部分具有低电阻区域，并且，在所述第一区域，设置在所述第一配线与所述基板之间，并在所述第二区域，与所述第一配线接触；
第二配线，设置在比所述半导体膜更接近所述基板的位置，并且在所述第三区域与所述第一配线接触；以及
绝缘膜，设置在所述第一区域的所述第一配线与所述半导体膜之间，
所述半导体装置进一步具有储存电容器，
所述第二配线构成所述储存电容器的一方的电极，
所述半导体膜通过所述第一配线与所述储存电容器的所述一方的电极连接。
2.根据权利要求1所述的半导体装置，其中，在所述第一区域，所述半导体膜的一部分从所述绝缘膜和所述第一配线露出。
3.根据权利要求2所述的半导体装置，其中，至少在所述第一区域，所述第一配线的宽度比所述半导体膜的宽度小。
4.根据权利要求1所述的半导体装置，其中，
所述第一配线在所述第一区域具有端部，
从所述第一配线的所述端部到所述第二区域的距离，具有互相不同的多个值。
5.根据权利要求1所述的半导体装置，其中，进一步具有晶体管，
在所述半导体膜上，设置有所述晶体管的沟道区域。
6.根据权利要求5所述的半导体装置，其中，在所述半导体膜中，所述低电阻区域设置在所述沟道区域与所述第一区域之间，并且所述低电阻区域的厚度比所述第二区域的厚度小。
7.根据权利要求5所述的半导体装置，其中，所述晶体管在所述基板上依次具有所述半导体膜、栅极绝缘膜和栅电极。
8.根据权利要求7所述的半导体装置，其中，
所述栅极绝缘膜含有与所述绝缘膜同一的构成材料，并且具有与所述绝缘膜同一的厚度，
所述栅电极含有与所述第一配线同一的构成材料，并且具有与所述第一配线同一的厚度。
9.根据权利要求1所述的半导体装置，其中，沿着所述所定的方向的所述第一区域的长度小于等于2μm。
10.根据权利要求1所述的半导体装置，其中，所述第一配线、半导体膜和所述第二配线的宽度小于等于5μm。
11.根据权利要求1所述的半导体装置，其中，所述半导体膜含有氧化物半导体材料。
12.一种半导体装置，具备：
基板，包括沿着所定的方向依次邻接设置的第一区域、第二区域和第三区域；
第一配线，至少设置在所述基板上的所述第三区域；
第一绝缘膜，覆盖所述第一配线；
半导体膜，以隔着所述第一绝缘膜的方式设置在所述基板上的所述第一区域和所述第二区域，并且至少其一部分具有低电阻区域；
第二绝缘膜，覆盖所述半导体膜；以及
第二配线，隔着所述第二绝缘膜设置在所述基板上的所述第二区域和所述第三区域，并且通过设置在所述第二绝缘膜和所述第一绝缘膜上的连接孔，在所述第二区域与所述半导体膜接触，并在所述第三区域与所述第一配线接触，
所述第二配线的宽度和所述半导体膜的宽度比所述连接孔的宽度大，
所述半导体装置进一步具有储存电容器，
所述第一配线构成所述储存电容器的一方的电极，
所述半导体膜通过所述第二配线与所述储存电容器的所述一方的电极连接。
13.根据权利要求12所述的半导体装置，其中，在所述第一区域，所述半导体膜从所述第二绝缘膜和所述第二配线露出。
14.根据权利要求13所述的半导体装置，其中，
所述半导体膜在所述第一区域的一部分中具有高电阻区域，
在所述高电阻区域，所述半导体膜的厚度比其他部分的所述半导体膜的厚度小，或者，所述半导体膜消失。
15.根据权利要求12所述的半导体装置，其中，所述第一配线、所述半导体膜和所述第二配线的宽度比所述连接孔的宽度大3μm或3μm以上。
16.根据权利要求12所述的半导体装置，其中，所述连接孔的宽度大于等于2μm。
17.根据权利要求16所述的半导体装置，其中，所述第一配线、所述半导体膜和所述第二配线的宽度大于等于5μm。
18.一种半导体装置，具备：
晶体管，具有栅电极和与所述栅电极对置的氧化物半导体膜的沟道区域；
第一配线，设置在所述氧化物半导体膜的同一层，并且含有与所述氧化物半导体膜同一的构成材料；
第二配线，设置在所述栅电极的同一层；以及
层叠部，包括隔着所述第一配线与所述第二配线对置的氧渗透防止膜，和所述氧渗透防止膜与所述第一配线之间的第一绝缘膜，
所述半导体装置进一步具有储存电容器，
所述氧渗透防止膜构成所述储存电容器的一方的电极，
所述氧化物半导体膜通过所述第二配线与所述储存电容器的所述一方的电极连接。
19.根据权利要求18所述的半导体装置，其中，进一步具有第二绝缘膜，
在所述层叠部，依次设置有所述第二绝缘膜、所述氧渗透防止膜和所述第一绝缘膜。
CN201711444009.1A 2017-01-12 2017-12-27 半导体装置 Active CN108305874B (zh)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP2017003486A JP6811096B2 (ja) 2017-01-12 2017-01-12 半導体装置、表示装置および電子機器
JP2017003487A JP6781051B2 (ja) 2017-01-12 2017-01-12 半導体装置、表示装置および電子機器
JP2017-003487 2017-01-12
JP2017-046990 2017-03-13
JP2017046990A JP6706587B2 (ja) 2017-03-13 2017-03-13 半導体装置、表示装置および電子機器
JP2017056165A JP2018160518A (ja) 2017-03-22 2017-03-22 半導体装置、表示装置および電子機器
JP2017-056165 2017-03-22
JP2017-003486 2017-07-28
JP2017194109A JP6732713B2 (ja) 2017-10-04 2017-10-04 半導体装置および表示装置
JP2017-194109 2017-10-04

Publications (2)

Publication Number Publication Date
CN108305874A CN108305874A (zh) 2018-07-20
CN108305874B true CN108305874B (zh) 2022-03-08

Family

ID=62783435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711444009.1A Active CN108305874B (zh) 2017-01-12 2017-12-27 半导体装置

Country Status (2)

Country Link
US (1) US10431603B2 (zh)
CN (1) CN108305874B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148482B (zh) * 2018-08-21 2020-11-03 京东方科技集团股份有限公司 显示背板及其制备方法、显示装置
US10910413B2 (en) * 2018-10-10 2021-02-02 HKC Corporation Limited Method of manufacturing array substrate and array substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1318868A (zh) * 2000-04-19 2001-10-24 精工爱普生株式会社 电光装置、电光装置的制造方法和电子装置
US6583828B1 (en) * 1999-08-25 2003-06-24 Sony Corporation Liquid crystal display device and its manufacturing method
CN101359647A (zh) * 2007-08-03 2009-02-04 索尼株式会社 半导体装置、其制造方法及应用该半导体装置的显示装置
JP2015108731A (ja) * 2013-12-05 2015-06-11 ソニー株式会社 半導体装置およびその製造方法、並びに表示装置および電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
JP6417125B2 (ja) 2014-06-25 2018-10-31 株式会社ジャパンディスプレイ 半導体装置
US10083991B2 (en) * 2015-12-28 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
US9985082B2 (en) * 2016-07-06 2018-05-29 Lg Display Co., Ltd. Organic light emitting display device comprising multi-type thin film transistor and method of manufacturing the same
JP6892577B2 (ja) * 2017-04-28 2021-06-23 天馬微電子有限公司 イメージセンサ及びセンサ装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583828B1 (en) * 1999-08-25 2003-06-24 Sony Corporation Liquid crystal display device and its manufacturing method
CN1318868A (zh) * 2000-04-19 2001-10-24 精工爱普生株式会社 电光装置、电光装置的制造方法和电子装置
CN101359647A (zh) * 2007-08-03 2009-02-04 索尼株式会社 半导体装置、其制造方法及应用该半导体装置的显示装置
JP2015108731A (ja) * 2013-12-05 2015-06-11 ソニー株式会社 半導体装置およびその製造方法、並びに表示装置および電子機器

Also Published As

Publication number Publication date
CN108305874A (zh) 2018-07-20
US10431603B2 (en) 2019-10-01
US20180197884A1 (en) 2018-07-12

Similar Documents

Publication Publication Date Title
KR102558973B1 (ko) 트랜지스터 표시판
WO2013137045A1 (ja) 半導体装置およびその製造方法
KR20110100580A (ko) 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 표시 장치
KR20160088978A (ko) 유기 발광 표시 장치 및 그 제조 방법
CN110010697B (zh) 薄膜晶体管及其制造方法
JP2016127190A (ja) 表示装置
CN108305874B (zh) 半导体装置
JP2019075594A (ja) 半導体装置
JP6853770B2 (ja) 半導体装置および表示装置
JP6706587B2 (ja) 半導体装置、表示装置および電子機器
JP7444436B2 (ja) 液晶表示装置
JP6811096B2 (ja) 半導体装置、表示装置および電子機器
JP2017041596A (ja) 薄膜トランジスタ、半導体装置および電子機器
JP2018170319A (ja) 半導体装置およびその製造方法、並びに表示装置
JP6781051B2 (ja) 半導体装置、表示装置および電子機器
JP6732829B2 (ja) 半導体装置および表示装置
JP6732713B2 (ja) 半導体装置および表示装置
JP2021197416A (ja) 半導体装置の製造方法、及び、半導体装置
JP2020136506A (ja) 半導体装置、表示装置および半導体装置の製造方法
US10707313B2 (en) Thin film transistor, method of manufacturing thin film transistor, and display
US11081591B2 (en) Semiconductor device and display unit
US11189735B2 (en) Semiconductor device and display apparatus
US11239371B2 (en) Thin-film transistor including source-drain electrodes connected to a semiconducting film and extending through a semiconductor auxiliary film
JP2018160518A (ja) 半導体装置、表示装置および電子機器
JP2018195630A (ja) トランジスタおよび表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231128

Address after: Tokyo, Japan

Patentee after: Japan Display Design and Development Contract Society

Address before: Tokyo

Patentee before: JOLED Inc.