JP6811096B2 - 半導体装置、表示装置および電子機器 - Google Patents

半導体装置、表示装置および電子機器 Download PDF

Info

Publication number
JP6811096B2
JP6811096B2 JP2017003486A JP2017003486A JP6811096B2 JP 6811096 B2 JP6811096 B2 JP 6811096B2 JP 2017003486 A JP2017003486 A JP 2017003486A JP 2017003486 A JP2017003486 A JP 2017003486A JP 6811096 B2 JP6811096 B2 JP 6811096B2
Authority
JP
Japan
Prior art keywords
wiring
film
insulating film
oxide semiconductor
oxygen permeation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017003486A
Other languages
English (en)
Other versions
JP2018113369A5 (ja
JP2018113369A (ja
Inventor
康浩 寺井
康浩 寺井
絵理 松尾
絵理 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Priority to JP2017003486A priority Critical patent/JP6811096B2/ja
Priority to CN201711444009.1A priority patent/CN108305874B/zh
Priority to US15/863,009 priority patent/US10431603B2/en
Publication of JP2018113369A publication Critical patent/JP2018113369A/ja
Publication of JP2018113369A5 publication Critical patent/JP2018113369A5/ja
Application granted granted Critical
Publication of JP6811096B2 publication Critical patent/JP6811096B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本技術は、トランジスタを有する半導体装置、この半導体装置を用いた表示装置および電子機器に関する。
近年、アクティブマトリクス駆動方式のディスプレイの大画面化および高速駆動化に伴い、酸化物半導体膜をチャネルに用いた薄膜トランジスタ(TFT:Thin Film Transistor)の開発が活発に行われている(例えば、特許文献1)。酸化物半導体膜を有する半導体装置には、薄膜トランジスタとともに、複数の配線および保持容量素子等が設けられている。
特開2011−228622号公報
このような半導体装置では、電子素子および配線等の設計の自由度をより高めることが望まれている。
設計の自由度を高めることが可能な半導体装置、この半導体装置を用いた表示装置および電子機器を提供することが望ましい。
本技術の一実施の形態に係る第1の半導体装置は、ゲート電極およびゲート電極に対向する酸化物半導体膜のチャネル領域を有するトランジスタと、酸化物半導体膜と同層に設けられ、酸化物半導体膜と同一の構成材料を含む第1配線と、ゲート電極と同層に設けられた第2配線と、第1配線を間にして第2配線に対向する酸素透過防止膜および酸素透過防止膜と第1配線との間の第1絶縁膜を含む積層部と、第2絶縁膜と、基板とを備えたものである。第1の半導体装置において、積層部では、第2絶縁膜、酸素透過防止膜および第1絶縁膜がこの順に設けられ、トランジスタは、更に、酸化物半導体膜とゲート電極との間のゲート絶縁膜を含み、積層部には、更に、第1配線と第2配線との間に、ゲート絶縁膜と同層の第3絶縁膜が設けられ、積層部では、基板上に、第2絶縁膜、酸素透過防止膜、第1絶縁膜、第1配線、第3絶縁膜および第2配線がこの順に設けられている。
本技術の一実施の形態に係る第2の半導体装置は、ゲート電極およびゲート電極に対向する酸化物半導体膜のチャネル領域を有するトランジスタと、酸化物半導体膜と同層に設けられ、酸化物半導体膜と同一の構成材料を含む第1配線と、ゲート電極と同層に設けられた第2配線と、第1配線を間にして第2配線に対向する酸素透過防止膜および酸素透過防止膜と第1配線との間の第1絶縁膜を含む積層部と、保持容量素子とを備えたものである。第2の半導体装置において、酸素透過防止膜の一部が、前記保持容量素子の一方の電極を構成する。
本技術の一実施の形態に係る第1の表示装置は、表示素子および表示素子を駆動する半導体装置を備え、半導体装置は、ゲート電極およびゲート電極に対向する酸化物半導体膜のチャネル領域を有するトランジスタと、酸化物半導体膜と同層に設けられ、酸化物半導体膜と同一の構成材料を含む第1配線と、ゲート電極と同層に設けられた第2配線と、第1配線を間にして第2配線に対向する酸素透過防止膜および酸素透過防止膜と第1配線との間の第1絶縁膜を含む積層部と、第2絶縁膜と、基板とを含むものである。第1の表示装置において、積層部では、第2絶縁膜、酸素透過防止膜および第1絶縁膜がこの順に設けられ、トランジスタは、更に、酸化物半導体膜とゲート電極との間のゲート絶縁膜を含み、積層部には、更に、第1配線と第2配線との間に、ゲート絶縁膜と同層の第3絶縁膜が設けられ、積層部では、基板上に、第2絶縁膜、酸素透過防止膜、第1絶縁膜、第1配線、第3絶縁膜および第2配線がこの順に設けられている。
本技術の一実施の形態に係る第2の表示装置は、表示素子および表示素子を駆動する半導体装置を備え、半導体装置は、ゲート電極およびゲート電極に対向する酸化物半導体膜のチャネル領域を有するトランジスタと、酸化物半導体膜と同層に設けられ、酸化物半導体膜と同一の構成材料を含む第1配線と、ゲート電極と同層に設けられた第2配線と、第1配線を間にして第2配線に対向する酸素透過防止膜および酸素透過防止膜と第1配線との間の第1絶縁膜を含む積層部と、保持容量素子とを含むものである。第2の表示装置において、酸素透過防止膜の一部が、保持容量素子の一方の電極を構成する。
本技術の一実施の形態に係る第1の電子機器は、上記本技術の第1の表示装置を備えたものである。本技術の一実施の形態に係る第2の電子機器は、上記本技術の第2の表示装置を備えたものである。
本技術の一実施の形態に係る第1および第2の半導体装置、本技術の一実施の形態に係る第1および第2の表示装置および本技術の一実施の形態に係る第1および第2の電子機器では、積層部に設けられた酸素透過防止膜により、第1配線への酸素の供給が抑えられる。
本技術の一実施の形態に係る第1および第2の半導体装置、本技術の一実施の形態に係る第1および第2の表示装置および本技術の一実施の形態に係る第1および第2の電子機器によれば、積層部に酸素透過防止膜を設けるようにしたので、第1配線と第2配線とが重なる部分においても第1配線の導電性を安定して維持することができる。よって、設計の自由度を高めることが可能となる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。
本技術の一実施の形態に係る半導体装置の概略構成を表す断面模式図である。 図1に示した半導体装置の概略構成を表す平面模式図である。 比較例に係る半導体装置の概略構成を表す断面模式図である。 図1に示した半導体装置の作用について説明するための断面模式図である。 (A)は変形例1に係る半導体装置の概略構成を表す平面模式図、(B)は断面模式図である。 変形例2に係る半導体装置の要部の概略構成を表す断面模式図である。 図1等に示した半導体装置を適用した表示装置の機能構成を表すブロック図である。 図1等に示した半導体装置を適用した撮像装置の構成を表すブロック図である。 電子機器の構成を表すブロック図である。 図2に示した半導体装置の他の例を表す平面模式図である。
以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1.実施の形態(積層部に酸素透過防止膜を有する半導体装置の例)
2.変形例1(酸素透過防止膜の一部が保持容量素子の下部電極を構成する例)
3.変形例2(ボトムゲート型のトランジスタを有する例)
4.適用例1(表示装置および撮像装置の例)
5.適用例2(電子機器の例)
<実施の形態>
[構成]
図1は、本技術の一実施の形態に係る半導体装置(半導体装置1)の断面構成を模式的に表したものであり、図2は、半導体装置1の一部の平面構成を表している。図2のI−I’線に沿った断面構成が図1に示されている。半導体装置1は、トップゲート型の薄膜トランジスタ(トランジスタ10T)を有しており、例えば表示装置および撮像装置(後述の図7の表示装置2Aおよび図8の撮像装置2B)等の駆動回路に用いられる。半導体装置1は、基板11上に、絶縁膜12(第2絶縁膜)、酸素透過防止膜13、絶縁層間膜14(第1絶縁膜)、酸化物半導体膜15、ゲート絶縁膜16およびゲート電極17をこの順に有している。
酸化物半導体膜15のうち、ゲート電極17と対向する領域は、トランジスタ10Tのチャネル領域15Tであり、チャネル領域15T以外の領域は低抵抗化された第1配線領域15Wである。ゲート電極17と同層には、ゲート電極17と離間して第2配線18が設けられている。第2配線18と酸化物半導体膜15とは互いに交差する方向に延在しており(図2)、半導体装置1には、第2配線18と酸化物半導体膜15とが重なる部分(積層部10L)が設けられている。
基板11は、例えば、ガラス,石英およびシリコンなどから構成されている。あるいは、基板11は、例えば、PET(ポリエチレンテレフタレート),PI(ポリイミド),PC(ポリカーボネート)またはPEN(ポリエチレンナフタレート)などの樹脂材料から構成されていてもよい。この他にも、ステンレス鋼(SUS)などの金属板に絶縁材料を成膜したものを基板11に用いることもできる。
絶縁膜12は、基板11からの不純物の拡散を防止するためのものであり、基板11の全面にわたって設けられている。絶縁膜12は、酸化物半導体膜15のキャリア密度を制御する役割も担っている。この絶縁膜12は、例えばシリコン酸化膜(SiOx)、シリコン窒化膜(SiNx)、酸窒化シリコン(SiON)および酸化アルミニウム膜(AlOx)等の無機絶縁膜により構成されている。絶縁膜12は、例えばアクリル系樹脂,ポリイミドおよびノボラック系樹脂などの有機絶縁膜と無機絶縁膜とを積層して構成するようにしてもよい。絶縁膜12の厚みは、例えば10nm〜1000nmである。
酸素透過防止膜13は、基板11および絶縁膜12から酸化物半導体膜15への酸素の移動を遮るためのものである。本実施の形態では、積層部10Lに、この酸素透過防止膜13が設けられ、酸素透過防止膜13が第1配線領域15Wの酸化物半導体膜15を間にして第2配線18に対向している。詳細は後述するが、これにより、下層(基板11および絶縁膜12)から酸化物半導体膜15への酸素の供給が抑えられるので、第1配線領域15Wの導電性を安定して維持することが可能となる。
酸素透過防止膜13は、絶縁膜12上の選択的な領域(積層部10L)に設けられている。例えば、酸素透過防止膜13の幅(Y方向の長さ)は、酸化物半導体膜15の幅よりも小さく、酸素透過防止膜13の長さ(X方向の長さ)は、第2配線18の幅よりも大きくなっている(図2)。
酸素透過防止膜13は、例えば金属を含んでいる。酸素透過防止膜13は、例えばチタン(Ti),タングステン(W),タンタル(Ta),アルミニウム(Al),モリブデン(Mo),銀(Ag),ネオジウム(Nd)および銅(Cu)のうちの1種を含む単体および合金等により構成されている。酸素透過防止膜13は、金属酸化物により構成するようにしてもよく、例えば、インジウム(In),ガリウム(Ga),亜鉛(Zn),スズ(Sn),チタン(Ti)およびニオブ(Nb)のうちの少なくとも1種の元素を含む酸化物により構成するようにしてもよい。具体的には、酸化インジウムスズ亜鉛(ITZO),酸化インジウムガリウム亜鉛(IGZO:InGaZnO),酸化亜鉛(ZnO),酸化インジウ亜鉛(IZO),酸化インジウムガリウム(IGO),酸化インジウムスズ(ITO),酸化スズ(SnO)および酸化インジウム(InO)等により酸素透過防止膜13を構成するようにしてもよい。酸素透過防止膜13に、酸化チタン(TiO)および酸化アルミニウム(AlO)を用いることも可能である。酸素透過防止膜13の厚み(Z方向の長さ)は、例えば10nm〜500nmである。
酸素透過防止膜13と酸化物半導体膜15との間には絶縁層間膜14が設けられている。この絶縁層間膜14は、酸素透過防止膜13と酸化物半導体膜15との接触を防ぐためのものである。絶縁層間膜14は、酸素透過防止膜13を覆い、例えば基板11の全面にわたって設けられている。絶縁層間膜14は例えばシリコン酸化膜(SiOx)、シリコン窒化膜(SiNx)、酸窒化シリコン(SiON)および酸化アルミニウム膜(AlOx)等の無機絶縁膜により構成されている。絶縁層間膜14には、ポリイミド,アクリル樹脂およびシリコン系樹脂等の有機絶縁膜を用いるようにしてもよい。絶縁層間膜14の厚みは例えば10nm〜1000nmである。
トップゲート型のトランジスタ10Tは、酸化物半導体膜15(チャネル領域15T)上に、ゲート絶縁膜16を間にしてゲート電極17を有している。酸化物半導体膜15の第1配線領域15Wには、ソース・ドレイン電極(図示せず)が電気的に接続されている。
酸化物半導体膜15は、絶縁層間膜14上の選択的な領域に設けられている。酸化物半導体膜15は、例えばX方向に沿って延在しており(図2)、前述のように、チャネル領域15Tおよび第1配線領域15Wを有している。チャネル領域15Tは、ゲート電極17と平面視で重なって(対向して)いる。第1配線領域15Wは、チャネル領域15Tよりも電気抵抗の低い領域であり、例えばドーパントとして拡散した金属元素(例えば、アルミニウム(Al),インジウム(In),チタン(Ti)およびスズ(Sn)等)を含んでいる。第1配線領域15Wでは、酸化物半導体膜15の酸素が脱離されることにより低抵抗化されていてもよい。第1配線領域15Wは、導体として機能するようになっている。この第1配線領域15Wに交差して、第2配線18が設けられている。即ち、積層部10Lでは、酸化物半導体膜15の第1配線領域15Wと第2配線18とがゲート絶縁膜16を間にして重なっている。ここでは、第1配線領域15Wの酸化物半導体膜15が、本技術の「第1配線」の一具体例である。即ち、ここでは、「第1配線」はチャネル領域15Tを有する酸化物半導体膜15と同一の構成材料からなり、同一の厚みを有している。
酸化物半導体膜15は、例えば、インジウム(In),ガリウム(Ga),亜鉛(Zn),スズ(Sn),チタン(Ti)およびニオブ(Nb)のうちの少なくとも1種の元素の酸化物を主成分として含む酸化物半導体から構成されている。具体的には、酸化物半導体膜15に酸化インジウムスズ亜鉛(ITZO),酸化インジウムガリウム亜鉛(IGZO:InGaZnO),酸化亜鉛(ZnO),酸化インジウ亜鉛(IZO),酸化インジウムガリウム(IGO),酸化インジウムスズ(ITO)および酸化インジウム(InO)等を用いることができる。酸化物半導体膜15の厚みは例えば10nm〜200nmである。
ゲート絶縁膜16は、例えば基板11の全面にわたって設けられ、酸化物半導体膜15を覆うとともに、絶縁層間膜14上に設けられている。トランジスタ10Tでは、チャネル領域15Tとゲート電極17との間に、積層部10Lでは、第1配線領域15Wと第2配線18との間に、ゲート絶縁膜16(第3絶縁膜)が配置されている。ゲート絶縁膜16は、例えばシリコン酸化膜(SiOx)、シリコン窒化膜(SiNx)、シリコン窒化酸化膜(SiON)および酸化アルミニウム膜(AlOx)のうちの1種よりなる単層膜、またはそれらのうちの2種以上よりなる積層膜により構成されている。ゲート絶縁膜16の厚みは、例えばシリコン酸化膜の単層膜の場合、50nm以上300nm以下である。
ゲート電極17は、印加されるゲート電圧(Vg)によってチャネル領域15T中のキャリア密度を制御すると共に、電位を供給する配線としての機能を有するものである。このゲート電極17の構成材料は、例えば、チタン(Ti),タングステン(W),タンタル(Ta),アルミニウム(Al),モリブデン(Mo),銀(Ag),ネオジウム(Nd)および銅(Cu)のうちの1種を含む単体および合金が挙げられる。あるいは、それらのうちの少なくとも1種を含む化合物および2種以上を含む積層膜であってもよい。また、例えばITO等の透明導電膜が用いられても構わない。ゲート電極17は、ゲート絶縁膜16上の選択的な領域に、チャネル領域15Tと対向して設けられている。
ソース・ドレイン電極(図示せず)は、トランジスタ10Tのソースまたはドレインとして機能するものであり、例えば、上記ゲート電極17の構成材料として列挙したものと同様の金属または透明導電膜を含んで構成されている。このソース・ドレイン電極としては、電気伝導性の良い材料が選択されることが望ましい。
第2配線18は、ゲート電極17と同層、即ち、ゲート絶縁膜16上に設けられ、例えばY方向に沿って延在している。第2配線18は、例えばデータ線またはゲート線などの電圧制御をするためのものであり、例えば各画素トランジスタのゲート電極またはソース・ドレイン電極等に接続されている。第2配線18は、ゲート電極17と同一の工程で形成されており、ゲート電極17と同一の構成材料からなり、ゲート電極17と同じ厚みを有している。
[製造方法]
上記のような半導体装置1は、例えば次のようにして製造することができる。
まず、基板11上の全面に、絶縁膜12を形成する。次いで、この絶縁膜12上に、例えばスパッタリング法を用いて金属膜を成膜した後、例えばフォトリソグラフィおよびエッチングにより、所定の形状にパターニングして酸素透過防止膜13を形成する。続いて、酸素透過防止膜13上および絶縁膜12上に、絶縁層間膜14を形成する。
次に、絶縁層間膜14上に酸化物半導体材料を、例えばスパッタ法等により成膜した後、例えばフォトリソグラフィおよびエッチングにより、所定の形状にパターニングして酸化物半導体膜15を形成する。この後、酸化物半導体膜15の第1配線領域15Wに金属元素をドーパントとして拡散させ、第1配線領域15Wを低抵抗化する。あるいは、酸化物半導体膜15の酸素を引き抜く等の方法により、第1配線領域15Wを低抵抗化してもよい。続いて、例えばCVD法等を用いてゲート絶縁膜16を成膜した後、ゲート絶縁膜16上にゲート電極17および第2配線18を形成する。最後に、上述した金属材料よりなるソース・ドレイン電極を形成することにより、図1に示した半導体装置1が完成する。
[作用、効果]
本実施の形態の半導体装置1では、ゲート電極17に閾値電圧以上のオン電圧が印加されると、酸化物半導体膜15のチャネル領域15Tが活性化される。これにより、一対のソース・ドレイン電極間に、第1配線領域15Wを通じて電流が流れる。
本実施の形態の半導体装置1では、積層部10Lの絶縁膜12と第1配線領域15Wの酸化物半導体膜15との間に、酸素透過防止膜13が設けられている。これにより、基板11および絶縁膜12から酸化物半導体膜15への酸素の供給が抑えられるので、第1配線領域15Wの導電性を安定して維持することが可能となる。以下、これについて比較例を用いて説明する。
図3は、比較例にかかる半導体装置(半導体装置100)の模式的な断面構成を表したものである。この半導体装置100には、酸素透過防止膜および絶縁層間膜(図1の酸素透過防止膜13および絶縁層間膜14)が設けられていない。半導体装置100は、酸化物半導体膜15上に金属酸化膜130を有しており、チャネル領域15Tおよび積層部100L以外の酸化物半導体膜15には金属酸化膜130が接している。半導体装置1と同様に、チャネル領域15Tの酸化物半導体膜15上には、ゲート絶縁膜16およびゲート電極17が設けられ、積層部100Lの酸化物半導体膜15上には、ゲート絶縁膜16および第2配線18が設けられている。
金属酸化膜130は、例えば酸化アルミニウムにより構成されており、下層(絶縁膜12および酸化物半導体膜15)から酸素Oを吸い上げるようになっている。このため、金属酸化膜130と接している部分の第1配線領域15Wは、安定して導電性を維持することができる。また、金属酸化膜130は、酸化物半導体膜15を保護する役割も担っている。
しかしながら、上述のように、積層部100Lでは、第1配線領域15W上に絶縁膜16Bおよび第2配線18が設けられているので、第1配線領域15Wに金属酸化膜130を接触させることができない。このため、積層部100Lの第1配線領域15Wには下層から酸素が供給され、チャネル領域15Tと類似した半導体挙動を示すおそれがある。即ち、トランジスタと類似の構造を有する積層部100Lでは、第1配線領域15Wの導電性を安定して維持することができない。したがって、半導体装置100では、酸化物半導体膜15と第2配線180とを重ねて配置することが困難であり、積層部100Lのないレイアウトに制限される。
これに対し、半導体装置1では積層部10Lに酸素透過防止膜13が設けられているので、図4に示したように、基板11および絶縁膜12から酸化物半導体膜15への酸素Oの移動が酸素透過防止膜13によって遮られる。したがって、積層部10Lにおいても、第1配線領域15Wの導電性が安定して維持され、酸化物半導体膜15と第2配線18とをより自由にレイアウトすることが可能となる。
以上説明したように本実施の形態では、積層部10Lの絶縁膜12と酸化物半導体膜15との間に酸素透過防止膜13を設けるようにしたので、第1配線領域15Wの導電性を安定して維持することができる。よって、設計の自由度を高めることが可能となる。
以下、本実施の形態の変形例について説明するが、以降の説明において上記実施の形態と同一構成部分については同一符号を付してその説明は適宜省略する。
<変形例1>
図5(A)は、上記実施の形態の変形例1に係る半導体装置(半導体装置1A)の要部の模式的な平面構成、図5(B)は半導体装置1Aの要部の模式的な断面構成を表している。この半導体装置1Aは、酸素透過防止膜(酸素透過防止膜13A)の一部が電子素子の構成要素として機能するものであり、酸素透過防止膜13Aと酸化物半導体膜15とが第2配線18を介して電気的に接続されている。この点を除き、半導体装置1Aは上記実施の形態の半導体装置1と同様の構成を有し、その作用および効果も同様である。
半導体装置1Aは、例えば薄膜トランジスタ(例えば図1のトランジスタ10T)とともに、保持容量素子(図示せず)を有している。酸素透過防止膜13Aは導電膜により構成されており、その一部(図示せず)は、例えば保持容量素子の一方の電極(例えば下部電極)として機能するようになっている。
積層部10Lでは、基板11、酸素透過防止膜13A、絶縁層間膜14、第1配線領域15W、絶縁膜16Bおよび第2配線18がこの順に積層されている。即ち、基板11と酸化物半導体膜15との間に酸素透過防止膜13Aが設けられているので、基板11から酸化物半導体膜15への酸素の供給が抑えられ、第1配線領域15Wの導電性を安定して維持することができる。
半導体装置1Aは、酸化物半導体膜15と第2配線18とが接する第1コンタクト部C1と、酸素透過防止膜13Aと第2配線18とが接する第2コンタクト部C2とを有している。この第1コンタクト部C1および第2コンタクト部C2により、酸素透過防止膜13Aと酸化物半導体膜15とが第2配線18を介して電気的に接続されている。第1コンタクト部C1では、基板11、酸素透過防止膜13A、絶縁層間膜14、酸化物半導体膜15および第2配線18がこの順に設けられている。第2コンタクト部C2では、基板11、酸素透過防止膜13Aおよび第2配線18がこの順に設けられている。半導体装置1Aでは、積層部10L、第1コンタクト部C1および第2コンタクト部C2がこの順に隣接して配置されている。
半導体装置1Aでは、積層部10Lに、保持容量素子の下部電極を延長させた酸素透過防止膜13Aが設けられているので、より簡便な方法で、安定した保持容量素子の下部電極と酸化物半導体膜15(第1配線領域15W)とのコンタクト構造を形成することができる。
例えば、積層部10Lに酸素透過防止膜13Aが設けられていない場合には、第1配線領域15Wの導電性を安定して維持することができないので、第2配線18を酸化物半導体膜15に重ねて配置することができない。このため、保持容量素子の下部電極と酸化物半導体膜15とを接続するためには、複数のフォトリソグラフィ工程が必要となり、製造工程が煩雑となる。
これに対し、半導体装置1Aでは、積層部10Lに、保持容量素子の下部電極を延長させた酸素透過防止膜13Aが設けられているので、積層部10Lでの第1配線領域15Wの導電性が安定して維持される。したがって、フォトリソグラフィ工程を増加させることなく、保持容量素子の下部電極と酸化物半導体膜15(第1配線領域15W)とを電気的に接続させることができる。よって、より簡便な方法で、安定した保持容量素子の下部電極と第1配線領域15Wとのコンタクト構造を形成することができる。
また、積層部10L、第1コンタクト部C1および第2コンタクト部C2を隣接して配置することにより、コンタクト面積の増加を抑えることができる。
半導体装置1Aにおいても、積層部10Lに酸素透過防止膜13Aが設けられているので、上記半導体装置1と同様に、酸化物半導体膜15と第2配線18とをより自由に配置して設計の自由度を高めることが可能となる。また、酸素透過防止膜13Aの一部は、電子素子の構成要素として機能し、より簡便な方法で酸素透過防止膜13Aと酸化物半導体膜15(第1配線領域15W)とのコンタクト構造を形成することができる。
<変形例2>
図6は上記実施の形態の変形例2に係る半導体装置(半導体装置1B)の断面構成を模式的に表している。この半導体装置1Bは、ボトムゲート型のトランジスタ(トランジスタ10TB)を有している。この点を除き、半導体装置1Bは上記実施の形態の半導体装置1と同様の構成を有し、その作用および効果も同様である。
半導体装置1Bは、基板11、ゲート電極17、ゲート絶縁膜16、酸化物半導体膜15、絶縁層間膜14、酸素透過防止膜13および絶縁膜12をこの順に有している。積層部10Lでは、ゲート電極17と同層に第2配線18が設けられており、酸素透過防止膜13が絶縁層間膜14と絶縁膜12との間に配置されている。
このような半導体装置1Bも、上記半導体装置1と同様に、積層部10Lに酸素透過防止膜13が設けられているので、上層(絶縁膜12)から第1配線領域15Wへの酸素の供給が抑えられる。よって、積層部10Lでの第1配線領域15Wの導電性が安定して維持され、設計の自由度を高めることが可能となる。
<適用例1>
上記実施の形態および変形例において説明した半導体装置(半導体装置1,1A,1B)は、例えば表示装置(後述の図7の表示装置2A)および撮像装置(後述の図8の撮像装置2B)等の駆動回路に用いることができる。
図7は、表示装置2Aの機能ブロック構成を示したものである。表示装置2Aは、外部から入力された映像信号あるいは内部で生成した映像信号を、映像として表示するものであり、上述した有機ELディスプレイの他にも、例えば液晶ディスプレイなどにも適用される。表示装置2Aは、例えばタイミング制御部21と、信号処理部22と、駆動部23と、表示画素部24とを備えている。
タイミング制御部21は、各種のタイミング信号(制御信号)を生成するタイミングジェネレータを有しており、これらの各種のタイミング信号を基に、信号処理部22等の駆動制御を行うものである。信号処理部22は、例えば、外部から入力されたデジタルの映像信号に対して所定の補正を行い、それにより得られた映像信号を駆動部23に出力するものである。駆動部23は、例えば走査線駆動回路および信号線駆動回路などを含んで構成され、各種制御線を介して表示画素部24の各画素を駆動するものである。表示画素部24は、例えば有機EL素子または液晶表示素子等の表示素子と、表示素子を画素毎に駆動するための画素回路とを含んで構成されている。これらのうち、例えば、駆動部23または表示画素部24の一部を構成する各種回路に、上述の半導体装置が用いられる。
図8は、撮像装置2Bの機能ブロック構成を示したものである。撮像装置2Bは、例えば画像を電気信号として取得する固体撮像装置であり、例えばCCD(Charge Coupled Device)またはCMOS(Complementary Metal Oxide Semiconductor)イメージセンサなどから構成されている。撮像装置2Bは、例えばタイミング制御部25と、駆動部26と、撮像画素部27と、信号処理部28とを備えている。
タイミング制御部25は、各種のタイミング信号(制御信号)を生成するタイミングジェネレータを有しており、これらの各種のタイミング信号を基に、駆動部26の駆動制御を行うものである。駆動部26は、例えば行選択回路、AD変換回路および水平転送走査回路などを含んで構成され、各種制御線を介して撮像画素部27の各画素から信号を読み出す駆動を行うものである。撮像画素部27は、例えばフォトダイオードなどの撮像素子(光電変換素子)と、信号読み出しのための画素回路とを含んで構成されている。信号処理部28は、撮像画素部27から得られた信号に対して様々な信号処理を施すものである。これらのうち、例えば、駆動部26または撮像画素部27の一部を構成する各種回路に、上述の半導体装置が用いられる。
<電子機器の例>
上記表示装置2Aおよび撮像装置2B等は、様々なタイプの電子機器に用いることができる。図9に、電子機器3の機能ブロック構成を示す。電子機器3としては、例えばテレビジョン装置、パーソナルコンピュータ(PC)、スマートフォン、タブレット型PC、携帯電話機、デジタルスチルカメラおよびデジタルビデオカメラ等が挙げられる。
電子機器3は、例えば上述の表示装置2A(または撮像装置2B)と、インターフェース部30とを有している。インターフェース部30は、外部から各種の信号および電源等が入力される入力部である。このインターフェース部30は、また、例えばタッチパネル、キーボードまたは操作ボタン等のユーザインターフェースを含んでいてもよい。
以上、実施の形態等を挙げて説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等に記載した各層の材料および厚みは列挙したものに限定されるものではなく、他の材料および厚みとしてもよい。
また、図2では、酸素透過防止膜13の幅が酸化物半導体膜15の幅よりも小さくなっている場合を示したが、図10に示したように、酸素透過防止膜13の幅が酸化物半導体膜15の幅よりも大きくなっていてもよい。
更に、上記実施の形態等では、本技術の「第1配線」の一具体例として、酸化物半導体膜15の第1配線領域15Wを用いて説明したが、本技術の「第1配線」は、チャネル領域15Tが設けられた酸化物半導体膜15とは分離して設けられていてもよい。
加えて、上記実施の形態等では、ゲート絶縁膜16が基板11の全面にわたって設けられている場合について説明したが、チャネル領域とゲート電極との間のゲート絶縁膜と、第1配線と第2配線との間の絶縁膜(第3絶縁膜)とが分離して設けられていてもよい。
上記実施の形態等において説明した効果は一例であり、本開示の効果は、他の効果であってもよいし、更に他の効果を含んでいてもよい。
尚、本技術は以下のような構成を取ることも可能である。
(1)
ゲート電極および前記ゲート電極に対向する酸化物半導体膜のチャネル領域を有するトランジスタと、
前記酸化物半導体膜と同層に設けられ、前記酸化物半導体膜と同一の構成材料を含む第1配線と、
前記ゲート電極と同層に設けられた第2配線と、
前記第1配線を間にして前記第2配線に対向する酸素透過防止膜および前記酸素透過防止膜と前記第1配線との間の第1絶縁膜を含む積層部と
を備えた半導体装置。
(2)
更に、第2絶縁膜を有し、
前記積層部では、前記第2絶縁膜、前記酸素透過防止膜および前記第1絶縁膜がこの順に設けられている
前記(1)記載の半導体装置。
(3)
前記トランジスタは、更に、前記酸化物半導体膜と前記ゲート電極との間のゲート絶縁膜を含み、
前記積層部には、更に、前記第1配線と前記第2配線との間に、前記ゲート絶縁膜と同層の第3絶縁膜が設けられている
前記(2)記載の半導体装置。
(4)
更に、基板を有し、
前記積層部では、前記基板上に、前記第2絶縁膜、前記酸素透過防止膜、前記第1絶縁膜、前記第1配線、前記第3絶縁膜および前記第2配線がこの順に設けられている
前記(3)記載の半導体装置。
(5)
前記第1配線と前記第2配線とは互いに交差する方向に延在している
前記(1)乃至(4)のいずれか1つに記載の半導体装置。
(6)
更に、保持容量素子を有し、
前記酸素透過防止膜の一部が、前記保持容量素子の一方の電極を構成する
前記(1)乃至(5)のいずれか1つに記載の半導体装置。
(7)
更に、前記第1配線と前記第2配線とが接する第1コンタクト部と、
前記酸素透過防止膜と前記第2配線とが接する第2コンタクト部とを含む
前記(6)記載の半導体装置。
(8)
前記積層部、前記第1コンタクト部および前記第2コンタクト部がこの順に隣接して配置されている
前記(7)記載の半導体装置。
(9)
前記酸素透過防止膜は金属を含む
前記(1)乃至(8)のいずれか1つに記載の半導体装置。
(10)
前記第2配線は、前記ゲート電極と同一の構成材料を含み、かつ、前記ゲート電極と同一の厚みを有する
前記(1)乃至(9)のいずれか1つに記載の半導体装置。
(11)
前記第1配線は、前記酸化物半導体膜と同一の厚みを有する
前記(1)乃至(10)のいずれか1つに記載の半導体装置。
(12)
前記第1配線は、前記酸化物半導体膜のうちの低抵抗化された領域により構成されている
前記(1)乃至(11)のいずれか1つに記載の半導体装置。
(13)
表示素子および前記表示素子を駆動する半導体装置を備え、
前記半導体装置は、
ゲート電極および前記ゲート電極に対向する酸化物半導体膜のチャネル領域を有するトランジスタと、
前記酸化物半導体膜と同層に設けられ、前記酸化物半導体膜と同一の構成材料を含む第1配線と、
前記ゲート電極と同層に設けられた第2配線と、
前記第1配線を間にして前記第2配線に対向する酸素透過防止膜および前記酸素透過防止膜と前記第1配線との間の第1絶縁膜を含む積層部とを含む
表示装置。
(14)
表示素子および前記表示素子を駆動する半導体装置を備え、
前記半導体装置は、
ゲート電極および前記ゲート電極に対向する酸化物半導体膜のチャネル領域を有するトランジスタと、
前記酸化物半導体膜と同層に設けられ、前記酸化物半導体膜と同一の構成材料を含む第1配線と、
前記ゲート電極と同層に設けられた第2配線と、
前記第1配線を間にして前記第2配線に対向する酸素透過防止膜および前記酸素透過防止膜と前記第1配線との間の第1絶縁膜を含む積層部とを含む
表示装置を有する電子機器。
1,1A,1B…半導体装置、10T,10TB…トランジスタ、10L…積層部、11…基板、12…絶縁膜、13,13A…酸素透過防止膜、14…絶縁層間膜、15…酸化物半導体膜、15T…チャネル領域、15W…第1配線領域、16…ゲート絶縁膜、17…ゲート電極、18…第2配線、2A…表示装置、2B…撮像装置、3…電子機器、21,25…タイミング制御部、22,28…信号処理部、23,26…駆動部、24…表示画素部、27…撮像画素部、30…インターフェース部。

Claims (13)

  1. ゲート電極および前記ゲート電極に対向する酸化物半導体膜のチャネル領域を有するトランジスタと、
    前記酸化物半導体膜と同層に設けられ、前記酸化物半導体膜と同一の構成材料を含む第1配線と、
    前記ゲート電極と同層に設けられた第2配線と、
    前記第1配線を間にして前記第2配線に対向する酸素透過防止膜および前記酸素透過防止膜と前記第1配線との間の第1絶縁膜を含む積層部と
    第2絶縁膜と、
    基板と
    を備え
    前記積層部では、前記第2絶縁膜、前記酸素透過防止膜および前記第1絶縁膜がこの順に設けられ、
    前記トランジスタは、更に、前記酸化物半導体膜と前記ゲート電極との間のゲート絶縁膜を含み、
    前記積層部には、更に、前記第1配線と前記第2配線との間に、前記ゲート絶縁膜と同層の第3絶縁膜が設けられ、
    前記積層部では、前記基板上に、前記第2絶縁膜、前記酸素透過防止膜、前記第1絶縁膜、前記第1配線、前記第3絶縁膜および前記第2配線がこの順に設けられている
    半導体装置。
  2. 前記第1配線と前記第2配線とは互いに交差する方向に延在している
    請求項1記載の半導体装置。
  3. ゲート電極および前記ゲート電極に対向する酸化物半導体膜のチャネル領域を有するトランジスタと、
    前記酸化物半導体膜と同層に設けられ、前記酸化物半導体膜と同一の構成材料を含む第1配線と、
    前記ゲート電極と同層に設けられた第2配線と、
    前記第1配線を間にして前記第2配線に対向する酸素透過防止膜および前記酸素透過防止膜と前記第1配線との間の第1絶縁膜を含む積層部と、
    保持容量素子と
    を備え
    前記酸素透過防止膜の一部が、前記保持容量素子の一方の電極を構成する
    半導体装置。
  4. 更に、前記第1配線と前記第2配線とが接する第1コンタクト部と、
    前記酸素透過防止膜と前記第2配線とが接する第2コンタクト部とを含む
    請求項3に記載の半導体装置。
  5. 前記積層部、前記第1コンタクト部および前記第2コンタクト部がこの順に隣接して配置されている
    請求項4に記載の半導体装置。
  6. 前記酸素透過防止膜は金属を含む
    請求項1ないし請求項5のいずれか一項に記載の半導体装置。
  7. 前記第2配線は、前記ゲート電極と同一の構成材料を含み、かつ、前記ゲート電極と同一の厚みを有する
    請求項1ないし請求項6のいずれか一項に記載の半導体装置。
  8. 前記第1配線は、前記酸化物半導体膜と同一の厚みを有する
    請求項1ないし請求項7のいずれか一項に記載の半導体装置。
  9. 前記第1配線は、前記酸化物半導体膜のうちの低抵抗化された領域により構成されている
    請求項1ないし請求項7のいずれか一項に記載の半導体装置。
  10. 表示素子および前記表示素子を駆動する半導体装置を備え、
    前記半導体装置は、
    ゲート電極および前記ゲート電極に対向する酸化物半導体膜のチャネル領域を有するトランジスタと、
    前記酸化物半導体膜と同層に設けられ、前記酸化物半導体膜と同一の構成材料を含む第1配線と、
    前記ゲート電極と同層に設けられた第2配線と、
    前記第1配線を間にして前記第2配線に対向する酸素透過防止膜および前記酸素透過防止膜と前記第1配線との間の第1絶縁膜を含む積層部と
    第2絶縁膜と、
    基板と
    を含み、
    前記積層部では、前記第2絶縁膜、前記酸素透過防止膜および前記第1絶縁膜がこの順に設けられ、
    前記トランジスタは、更に、前記酸化物半導体膜と前記ゲート電極との間のゲート絶縁膜を含み、
    前記積層部には、更に、前記第1配線と前記第2配線との間に、前記ゲート絶縁膜と同層の第3絶縁膜が設けられ、
    前記積層部では、前記基板上に、前記第2絶縁膜、前記酸素透過防止膜、前記第1絶縁膜、前記第1配線、前記第3絶縁膜および前記第2配線がこの順に設けられている
    表示装置。
  11. 表示素子および前記表示素子を駆動する半導体装置を備え、
    前記半導体装置は、
    ゲート電極および前記ゲート電極に対向する酸化物半導体膜のチャネル領域を有するトランジスタと、
    前記酸化物半導体膜と同層に設けられ、前記酸化物半導体膜と同一の構成材料を含む第1配線と、
    前記ゲート電極と同層に設けられた第2配線と、
    前記第1配線を間にして前記第2配線に対向する酸素透過防止膜および前記酸素透過防止膜と前記第1配線との間の第1絶縁膜を含む積層部と、
    保持容量素子と
    を含み、
    前記酸素透過防止膜の一部が、前記保持容量素子の一方の電極を構成する
    表示装置。
  12. 表示素子および前記表示素子を駆動する半導体装置を備え、
    前記半導体装置は、
    ゲート電極および前記ゲート電極に対向する酸化物半導体膜のチャネル領域を有するトランジスタと、
    前記酸化物半導体膜と同層に設けられ、前記酸化物半導体膜と同一の構成材料を含む第1配線と、
    前記ゲート電極と同層に設けられた第2配線と、
    前記第1配線を間にして前記第2配線に対向する酸素透過防止膜および前記酸素透過防止膜と前記第1配線との間の第1絶縁膜を含む積層部と
    第2絶縁膜と、
    基板と
    を含み、
    前記積層部では、前記第2絶縁膜、前記酸素透過防止膜および前記第1絶縁膜がこの順に設けられ、
    前記トランジスタは、更に、前記酸化物半導体膜と前記ゲート電極との間のゲート絶縁膜を含み、
    前記積層部には、更に、前記第1配線と前記第2配線との間に、前記ゲート絶縁膜と同層の第3絶縁膜が設けられ、
    前記積層部では、前記基板上に、前記第2絶縁膜、前記酸素透過防止膜、前記第1絶縁膜、前記第1配線、前記第3絶縁膜および前記第2配線がこの順に設けられている
    表示装置を有する電子機器。
  13. 表示素子および前記表示素子を駆動する半導体装置を備え、
    前記半導体装置は、
    ゲート電極および前記ゲート電極に対向する酸化物半導体膜のチャネル領域を有するトランジスタと、
    前記酸化物半導体膜と同層に設けられ、前記酸化物半導体膜と同一の構成材料を含む第1配線と、
    前記ゲート電極と同層に設けられた第2配線と、
    前記第1配線を間にして前記第2配線に対向する酸素透過防止膜および前記酸素透過防止膜と前記第1配線との間の第1絶縁膜を含む積層部と
    保持容量素子と
    を含み、
    前記酸素透過防止膜の一部が、前記保持容量素子の一方の電極を構成する
    表示装置を有する電子機器。
JP2017003486A 2017-01-12 2017-01-12 半導体装置、表示装置および電子機器 Active JP6811096B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017003486A JP6811096B2 (ja) 2017-01-12 2017-01-12 半導体装置、表示装置および電子機器
CN201711444009.1A CN108305874B (zh) 2017-01-12 2017-12-27 半导体装置
US15/863,009 US10431603B2 (en) 2017-01-12 2018-01-05 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017003486A JP6811096B2 (ja) 2017-01-12 2017-01-12 半導体装置、表示装置および電子機器

Publications (3)

Publication Number Publication Date
JP2018113369A JP2018113369A (ja) 2018-07-19
JP2018113369A5 JP2018113369A5 (ja) 2019-09-19
JP6811096B2 true JP6811096B2 (ja) 2021-01-13

Family

ID=62912408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017003486A Active JP6811096B2 (ja) 2017-01-12 2017-01-12 半導体装置、表示装置および電子機器

Country Status (1)

Country Link
JP (1) JP6811096B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7153497B2 (ja) * 2018-08-08 2022-10-14 株式会社ジャパンディスプレイ 電子回路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070215945A1 (en) * 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
JP2010177223A (ja) * 2009-01-27 2010-08-12 Videocon Global Ltd 液晶表示装置及びその製造方法
US20130039455A1 (en) * 2010-04-28 2013-02-14 Satoshi Horiuchi Shift register and display device
US9099560B2 (en) * 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6121149B2 (ja) * 2012-11-28 2017-04-26 富士フイルム株式会社 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置及びイメージセンサ
JP2014135378A (ja) * 2013-01-10 2014-07-24 Japan Display Inc 半導体装置及び表示装置
JP2015108731A (ja) * 2013-12-05 2015-06-11 ソニー株式会社 半導体装置およびその製造方法、並びに表示装置および電子機器
JP2015138867A (ja) * 2014-01-22 2015-07-30 株式会社ジャパンディスプレイ 薄膜トランジスタ搭載基板の製造方法
US20170090229A1 (en) * 2014-06-06 2017-03-30 Sharp Kabushiki Kaisha Semiconductor device, display device and method for manufacturing semiconductor device
DE112015005620B4 (de) * 2014-12-16 2023-09-28 Lg Display Co., Ltd. Dünnschichttransistorarraysubstrat
KR102408898B1 (ko) * 2015-06-19 2022-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US10670933B2 (en) * 2016-05-10 2020-06-02 Sharp Kabushiki Kaisha Active matrix substrate, method for producing same, and display device

Also Published As

Publication number Publication date
JP2018113369A (ja) 2018-07-19

Similar Documents

Publication Publication Date Title
US20170346027A1 (en) Electronic device, display unit, and electronic apparatus
JP2017049568A (ja) 半導体装置、表示装置、表示装置の製造方法および電子機器
JP6853770B2 (ja) 半導体装置および表示装置
JP6811096B2 (ja) 半導体装置、表示装置および電子機器
US10431603B2 (en) Semiconductor device
JP6706587B2 (ja) 半導体装置、表示装置および電子機器
JP2020136506A (ja) 半導体装置、表示装置および半導体装置の製造方法
JP2021197416A (ja) 半導体装置の製造方法、及び、半導体装置
JP2017041596A (ja) 薄膜トランジスタ、半導体装置および電子機器
JP2018170319A (ja) 半導体装置およびその製造方法、並びに表示装置
JP2017212360A (ja) 薄膜トランジスタ、表示装置および電子機器
JP6781051B2 (ja) 半導体装置、表示装置および電子機器
JP6732713B2 (ja) 半導体装置および表示装置
JP6732829B2 (ja) 半導体装置および表示装置
US11081591B2 (en) Semiconductor device and display unit
US11239371B2 (en) Thin-film transistor including source-drain electrodes connected to a semiconducting film and extending through a semiconductor auxiliary film
US10607834B2 (en) Method of manufacturing semiconductor device by etching and washing
US11127762B2 (en) Semiconductor device and display including wiring line having protective metal film
US10825882B2 (en) Semiconductor device and display unit
JP7284986B2 (ja) 半導体装置および表示装置
JP2018064033A (ja) 半導体装置、表示装置および電子機器
JP2019192851A (ja) 半導体装置
JP2019145562A (ja) 薄膜トランジスタおよび表示装置
JP2022092396A (ja) 半導体装置
JP2018160518A (ja) 半導体装置、表示装置および電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171019

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201214

R151 Written notification of patent or utility model registration

Ref document number: 6811096

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113