JP7284986B2 - 半導体装置および表示装置 - Google Patents

半導体装置および表示装置 Download PDF

Info

Publication number
JP7284986B2
JP7284986B2 JP2019073390A JP2019073390A JP7284986B2 JP 7284986 B2 JP7284986 B2 JP 7284986B2 JP 2019073390 A JP2019073390 A JP 2019073390A JP 2019073390 A JP2019073390 A JP 2019073390A JP 7284986 B2 JP7284986 B2 JP 7284986B2
Authority
JP
Japan
Prior art keywords
film
semiconductor
region
semiconductor film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019073390A
Other languages
English (en)
Other versions
JP2020174061A (ja
Inventor
宏 林
直城 浅野
亮 輿石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Priority to JP2019073390A priority Critical patent/JP7284986B2/ja
Priority to US16/736,813 priority patent/US11189735B2/en
Publication of JP2020174061A publication Critical patent/JP2020174061A/ja
Application granted granted Critical
Publication of JP7284986B2 publication Critical patent/JP7284986B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

本技術は、酸化物半導体材料を用いた半導体装置および表示装置に関する。
表示装置等の駆動には、例えば、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）が用いられる。近年、酸化物半導体材料を用いた薄膜トランジスタの開発が活発に行われている（例えば、特許文献１）。
特開２０１５－１０８７３１号公報
このような薄膜トランジスタを含む半導体装置では、例えば、チャネル長に起因したしきい値電圧Ｖｔｈ等の特性変動を抑えることが望まれている。
特性変動を抑えることが可能な半導体装置および、この半導体装置を用いた表示装置を提供することが望ましい。
本技術の一実施の形態に係る半導体装置（１）は、ゲート電極と、酸化物半導体材料を含み、かつ、ゲート電極に対向するチャネル領域と、チャネル領域よりも電気抵抗の低い低抵抗領域と、低抵抗領域とチャネル領域との間の中間領域とが設けられた半導体膜と、半導体膜のうち低抵抗領域に選択的に接して設けられた導電膜とを備えたものである。
本技術の一実施の形態に係る表示装置（１）は、表示素子および表示素子を駆動する半導体装置を備え、半導体装置は、ゲート電極と、酸化物半導体材料を含み、かつ、ゲート電極に対向するチャネル領域と、チャネル領域よりも電気抵抗の低い低抵抗領域と、低抵抗領域とチャネル領域との間の中間領域とが設けられた半導体膜と、半導体膜のうち低抵抗領域に選択的に接して設けられた導電膜とを含むものである。
本技術の一実施の形態に係る半導体装置（１）および表示装置（１）では、半導体膜にチャネル領域と低抵抗領域との間の中間領域が設けられているので、中間領域の半導体膜のキャリア濃度が調整可能となる。
本技術の一実施の形態に係る半導体装置（２）は、ゲート電極と、酸化物半導体材料を含み、かつ、ゲート電極に対向するチャネル領域と、チャネル領域よりも電気抵抗の低い低抵抗領域と、低抵抗領域とチャネル領域との間に設けられるとともに下記の条件式（１）を満たすキャリア濃度を有する中間領域とが設けられた半導体膜と、半導体膜のうち低抵抗領域に選択的に接して設けられ、半導体膜を低抵抗化する導電補助膜とを備えたものである。

Ｃ１＜Ｃ２＜Ｃ３ ・・・・・（１）
ただし、
Ｃ１：前記チャネル領域の前記半導体膜のキャリア濃度
Ｃ２：前記中間領域の前記半導体膜のキャリア濃度
Ｃ３：前記低抵抗領域の前記半導体膜のキャリア濃度
本技術の一実施の形態に係る表示装置（２）は、表示素子および表示素子を駆動する半導体装置を備え、半導体装置は、ゲート電極と、酸化物半導体材料を含み、かつ、ゲート電極に対向するチャネル領域と、チャネル領域よりも電気抵抗の低い低抵抗領域と、低抵抗領域とチャネル領域との間に設けられるとともに下記の条件式（１）を満たすキャリア濃度を有する中間領域とが設けられた半導体膜と、半導体膜のうち低抵抗領域に選択的に接して設けられ、半導体膜を低抵抗化する導電補助膜とを含むものである。

Ｃ１＜Ｃ２＜Ｃ３ ・・・・・（１）
ただし、
Ｃ１：前記チャネル領域の前記半導体膜のキャリア濃度
Ｃ２：前記中間領域の前記半導体膜のキャリア濃度
Ｃ３：前記低抵抗領域の前記半導体膜のキャリア濃度
本技術の一実施の形態に係る半導体装置（２）および表示装置（２）では、半導体膜に、チャネル領域と低抵抗領域との間の中間領域が設けられているので、条件式（１）を満たすように、中間領域のキャリア濃度が調整可能となる。
本技術の一実施の形態に係る半導体装置（１）（２）および表示装置（１）（２）によれば、半導体膜にチャネル領域と低抵抗領域との間の中間領域を設けるようにしたので、中間領域での半導体膜のキャリア濃度をより自由に調整することができる。これにより、中間領域からチャネル領域に向かって拡散する酸素空孔ドナーの拡散長を小さくすることができる。よって、チャネル長に起因したしきい値電圧Ｖｔｈ等の特性変動を抑えることが可能となる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。
本技術の第１の実施の形態に係る半導体装置の要部の構成を表す断面模式図である。 図１に示した半導体装置の平面構成の一例を表す模式図である。 図１に示した導電膜を酸化物により構成したときのＶｇ－Ｉｄ特性を表す模式図である。 図１に示した導電膜をモリブデン（Ｍｏ）により構成したときのＶｇ－Ｉｄ特性を表す模式図である。 アニール温度と半導体膜のシート抵抗との関係を表す図である。 図１に示した半導体装置の製造方法の一工程を表す断面模式図である。 図５Ａに続く工程を表す断面模式図である。 図５Ｂに続く工程を表す断面模式図である。 図５Ｃに続く工程を表す断面模式図である。 図５Ｄに続く工程を表す断面模式図である。 図５Ｅに続く工程を表す断面模式図である。 図５Ｆに続く工程を表す断面模式図である。 図５Ｇに続く工程を表す断面模式図である。 図５Ｈに続く工程を表す断面模式図である。 図５Ｉに続く工程を表す断面模式図である。 図５Ｊに続く工程を表す断面模式図である。 図５Ｋに続く工程を表す断面模式図である。 図５Ｌに続く工程を表す断面模式図である。 比較例に係る半導体装置の要部の断面構成を表す模式図である。 図６に示した半導体装置の拡散長について説明するための断面模式図である。 図６に示した半導体装置のＶｇ－Ｉｄ特性を模式的に表す図である。 図１に示した半導体装置のＶｇ－Ｉｄ特性を模式的に表す図である。 半導体膜のキャリア濃度と拡散長との関係を表す図である。 本技術の第２の実施の形態に係る半導体装置の要部の構成を表す断面模式図である。 図１１に示した導電補助膜の作用の一例について説明するための断面模式図である。 図１２Ａに続く工程を表す断面模式図である。 昇温脱離ガス質量分析の結果を表す図である。 図１１に示した導電補助膜の作用の他の例について説明するための断面模式図である。 図１３Ａに続く工程を表す断面模式図である。 変形例１に係る半導体装置の要部の構成を表す断面模式図である。 図１１に示した半導体装置の製造方法の一工程を表す断面模式図である。 図１５Ａに続く工程を表す断面模式図である。 図１５Ｂに続く工程を表す断面模式図である。 図１５Ｃに続く工程を表す断面模式図である。 変形例２に係る半導体装置の要部の構成を表す断面模式図である。 図１６に示した半導体装置の製造方法の一工程を表す断面模式図である。 図１７Ａに続く工程を表す断面模式図である。 図１７Ｂに続く工程を表す断面模式図である。 図１７Ｃに続く工程を表す断面模式図である。 図１７Ｄに続く工程を表す断面模式図である。 図１７Ｅに続く工程を表す断面模式図である。 図１等に示した半導体装置を適用した表示装置の機能構成を表すブロック図である。 図１等に示した半導体装置を適用した撮像装置の構成を表すブロック図である。 電子機器の構成を表すブロック図である。 図１等に示した半導体装置の断面構成の他の例（１）を表す模式図である。 図１等に示した半導体装置の断面構成の他の例（２）を表す模式図である。
以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（半導体膜に接する導電膜を有する半導体装置の例）
２．第２の実施の形態（半導体膜に接する導電補助膜を有する半導体装置の例）
３．変形例１（半導体膜の上面に導電膜または導電補助膜が接する例）
４．変形例２（ボトムゲート型の薄膜トランジスタを有する例）
５．適用例１（表示装置および撮像装置の例）
６．適用例２（電子機器の例）
＜１．第１の実施の形態＞
［構成］
図１および図２は、本技術の第１の実施の形態に係る半導体装置（半導体装置１）の要部の構成を模式的に表したものである。図１は半導体装置１の要部の断面構成を表し、図２は図１に対応する半導体装置１の平面構成を表している。図２は、図１に示したＩ－Ｉ’線に沿った断面構成に対応している。この半導体装置１は、例えば表示装置および撮像装置（後述の図１８の表示装置２Ａおよび図１９の撮像装置２Ｂ）等の駆動回路に用いられるものである。この半導体装置１は、基板１１上に、導電膜１２、半導体膜１３、ゲート絶縁膜１４、ゲート電極１５、金属酸化膜１６、層間絶縁膜１７および一対のソース・ドレイン電極１８Ａ，１８Ｂをこの順に有している。即ち、半導体装置１は、トップゲート型の薄膜トランジスタを含んでいる。
半導体膜１３のうち、ゲート電極１５と対向する領域は、薄膜トランジスタのチャネル領域１３ａである。また、半導体膜１３のうち、一対のソース・ドレイン電極１８Ａ，１８Ｂが接続されている領域は、チャネル領域１３ａよりも電気抵抗の低い低抵抗領域１３ｃである。半導体膜１３には、このチャネル領域１３ａと低抵抗領域１３ｃとの間に中間領域１３ｂが設けられている。
層間絶縁膜１７および金属酸化膜１６には、一対の貫通孔ＨＡ，ＨＢが設けられており、この貫通孔ＨＡ，ＨＢを介して一対のソース・ドレイン電極１８Ａ，１８Ｂは半導体膜１３（より具体的には、低抵抗領域１３ｃ）に接続されている。以下、半導体装置１の各部について説明する。
基板１１は、例えば、ガラス，石英およびシリコンなどから構成されている。あるいは、基板１１は、例えば、ＰＥＴ（ポリエチレンテレフタレート），ＰＩ（ポリイミド），ＰＣ（ポリカーボネート）またはＰＥＮ（ポリエチレンナフタレート）などの樹脂材料から構成されていてもよい。この他にも、ステンレス鋼（ＳＵＳ）などの金属板に絶縁材料を成膜したものを基板１１に用いることもできる。
基板１１と半導体膜１３との間に設けられた導電膜１２は、基板１１上の選択的な領域に設けられている。具体的には、平面（図２のＸＹ平面）視で半導体膜１３の低抵抗領域１３ｃに重なる領域に設けられ、半導体膜１３の下面（基板１１側の面）に接している。平面視で半導体膜１３のチャネル領域１３ａおよび中間領域１３ｂに重なる領域には、導電膜１２は設けられていない。即ち、導電膜１２は、半導体膜１３のチャネル領域１３ａおよび低抵抗領域１３ｃのうち、低抵抗領域１３ｃに対向する部分に選択的に配置されている。このような導電膜１２を設けることにより、半導体膜１３の低抵抗領域１３ｃのキャリア濃度が低くなっていても、半導体膜１３の低抵抗領域１３ｃを配線として機能させることができる。
この導電膜１２は、半導体膜１３のうちの低抵抗領域１３ｃに選択的に接することにより、半導体膜１３の低抵抗領域１３ｃを配線として機能させる役割を担っている。具体的には、半導体装置１の半導体膜１３および導電膜１２が積層される領域では、半導体膜１３とともに導電膜１２を介して電流が流れるようになる。これにより、導電膜１２が接する部分の半導体膜１３（低抵抗領域１３ｃ）が配線として機能するようになる。
このような導電膜１２は、例えば、金属の酸化物を含んでいる。具体的には、導電膜１２として、インジウム（Ｉｎ）を含む金属酸化物または亜鉛（Ｚｎ）を含む金属酸化物等を用いることができる。例えば、インジウムを含む金属酸化物としては、例えば、酸化インジウムスズ（ＩＴＯ：Indium Tin Oxide）、酸化インジウム亜鉛（ＩＺＯ：Indium Zinc Oxide）および高濃度のｎ型不純物を含む酸化インジウムガリウム亜鉛（ＩＧＺＯ：ＩｎＧａＺｎＯ）等が挙げられる。亜鉛を含む金属酸化物としては、例えば、ＺｎＯ（酸化亜鉛）および酸化アルミニウム亜鉛（ＡＺＯ：Aluminum doped Zinc Oxide）等が挙げられる。導電膜１２は、モリブデン（Ｍｏ）等の金属により構成されていてもよい。導電膜１２は、半導体膜１３を構成する酸化物半導体材料に含まれる金属と同じ金属を含む酸化物により構成されていることが好ましい。これにより、Ｖｇ－Ｉｄ特性を安定化させることが可能となる。以下、この作用効果について説明する。
図３Ａおよび図３Ｂは各々、半導体膜１３に酸化インジウムガリウム亜鉛（ＩＧＺＯ：ＩｎＧａＺｎＯ）を用いた半導体装置１のＶｇ－Ｉｄ特性を表している。図３Ａは、導電膜１２を酸化インジウム亜鉛（ＩＺＯ）により構成した半導体装置１、図３Ｂは、導電膜１２をモリブデン（Ｍｏ）により構成した半導体装置１のＶｇ－Ｉｄ特性を表す。導電膜１２を、半導体膜１３に含まれる金属とは異なる元素を含む材料により構成すると（図３Ｂ参照）、導電膜１２の構成元素が半導体膜１３に拡散し、半導体膜１３に対して不純物として作用する場合がある。これに対し、導電膜１２を、半導体膜１３に含まれる金属（ＩｎおよびＺｎ）と同じ金属を含む酸化物により構成すると（図３Ａ参照）、導電膜１２の構成元素が半導体膜１３に拡散しても、この導電膜１２の構成元素は半導体膜１３に対する不純物にはならない。したがって、導電膜１２から半導体膜１３への拡散に起因した薄膜トランジスタの特性への影響を抑え、Ｖｇ－Ｉｄ特性を安定化させることができる。
導電膜１２の厚みは、例えば２ｎｍ～２５ｎｍ程度である。また、半導体膜１３と基板１１との間に導電膜１２を設けることにより、仮に、貫通孔ＨＡ，ＨＢを形成する際に、半導体膜１３がオーバーエッチングされたとしても、低抵抗領域１３ｃの高抵抗化に起因した導電不良の発生が抑えられる。
基板１１と導電膜１２との間、あるいは、基板１１と半導体膜１３との間には、ＵＣ（Under Coat）膜が設けられていてもよい。ＵＣ膜は、基板１１から、上層に例えばナトリウムイオン等の物質が移動するのを防ぐためのものであり、窒化シリコン（ＳｉＮ）膜および酸化シリコン（ＳｉＯ）膜等の絶縁材料により構成されている。
半導体膜１３は、導電膜１２を覆うように、基板１１上の選択的な領域に設けられている。半導体膜１３は、例えば、インジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ），スズ（Ｓｎ），チタン（Ｔｉ）およびニオブ（Ｎｂ）のうちの少なくとも１種の元素の酸化物を主成分として含む酸化物半導体から構成されている。具体的には、半導体膜１３に酸化インジウムスズ亜鉛（ＩＴＺＯ），酸化インジウムガリウム亜鉛（ＩＧＺＯ：ＩｎＧａＺｎＯ），酸化亜鉛（ＺｎＯ），酸化インジウム亜鉛（ＩＺＯ），酸化インジウムガリウム（ＩＧＯ），酸化インジウムスズ（ＩＴＯ）および酸化インジウム（ＩｎＯ）等を用いることができる。半導体膜１３の厚みは、例えば１０ｎｍ～３００ｎｍであり、６０ｎｍ以下であることが好ましい。半導体膜１３の厚みを薄くすることにより、半導体中に含まれる欠陥の絶対量が減少し、しきい値電圧の負シフトが抑えられる。したがって、オンオフ比の高い、優れたトランジスタ特性を実現することができる。また、半導体膜１３の成膜に要する時間が短縮されるので、生産性を向上させることができる。ゲート電極１５に対向するチャネル領域１３ａでの半導体膜１３のキャリア濃度は、例えば、１×１０17ｃｍ-3以下である。
本実施の形態では、チャネル領域１３ａと低抵抗領域１３ｃとの間に中間領域１３ｂが設けられている。詳細は後述するが、これにより、中間領域１３ｂの半導体膜１３のキャリア濃度が調整可能となり、中間領域１３ｂからチャネル領域１３ａに拡散する酸素空孔ドナーの拡散長（後述の図７の拡散長ｄＬ）を小さくすることができる。
中間領域１３ｂは、チャネル領域１３ａの両側に設けられている。この中間領域１３ｂの半導体膜１３のキャリア濃度は、例えば、チャネル領域１３ａの半導体膜１３のキャリア濃度よりも高くなっている。例えば、中間領域１３ｂの半導体膜１３のキャリア濃度は、１×１０18ｃｍ-3以上１.４×１０20ｃｍ-3以下である。例えば、半導体膜１３を配線として機能させるためには、半導体膜１３のキャリア濃度を１.４×１０20ｃｍ-3よりも高くする必要がある。中間領域１３ｂの半導体膜１３は、配線として機能させる必要がないので、中間領域１３ｂの半導体膜１３は、高いキャリア濃度への調整が不要となる。また、後述するように、中間領域１３ｂの半導体膜１３のキャリア濃度を低く調整することにより、効果的に中間領域１３ｂからチャネル領域１３ａに拡散する酸素空孔ドナーの拡散長を小さくすることができる。即ち、中間領域１３ｂの半導体膜１３のキャリア濃度を低く調整することにより、中間領域１３ｂがチャネル領域１３ａに向かって伸長することが抑えられる。したがって、ゲート電極１５と、半導体膜１３のキャリア濃度が高い領域との重なり幅の増加を抑え、これらの間の寄生容量の増加を抑えることが可能となる。
中間領域１３ｂのチャネル長方向（図１，図２のＸ軸方向）の大きさは、例えば１μｍ以上３μｍ以下である。中間領域１３ｂのチャネル長方向の大きさを１μｍ以上にすることにより、アライメントエラーに起因して導電膜１２と半導体膜１３のチャネル領域１３ａとが重なることを抑えられる。したがって、このアライメントエラーに起因した歩留まりの低下を抑えることが可能となる。また、中間領域１３ｂのチャネル長方向の大きさを１μｍ以上にすることにより、低抵抗領域１３ｃの酸素空孔ドナーが中間領域１３ｂを経由してチャネル領域１３ａに到達することも抑えられる。一方、中間領域１３ｂのチャネル長方向の大きさを３μｍ以下にすることにより、中間領域１３ｂにより形成されるチャネル領域１３ａと低抵抗領域１３ｃとの間の抵抗の増大が抑えられる。
半導体膜１３の低抵抗領域１３ｃは、中間領域１３ｂを間にしてチャネル領域１３ａの両側に設けられている。一方の低抵抗領域１３ｃにはソース・ドレイン電極１８Ａが接続され、他方の低抵抗領域１３ｃにはソース・ドレイン電極１８Ｂが接続されている。低抵抗領域１３ｃの半導体膜１３のキャリア濃度は、例えば、中間領域１３ｂの半導体膜１３のキャリア濃度と同程度であり、１×１０18ｃｍ-3以上１.４×１０20ｃｍ-3以下である。ここでは、低抵抗領域１３ｃの半導体膜１３に導電膜１２が接しているので、低抵抗領域１３ｃの半導体膜１３が中間領域１３ｂと同程度のキャリア濃度であっても、導電膜１２により、十分な導電性を維持することができる。中間領域１３ｂおよび低抵抗領域１３ｃの半導体膜１３の上面は、金属酸化膜１６に覆われている。
半導体膜１３（チャネル領域１３ａ）とゲート電極１５との間に設けられたゲート絶縁膜１４は、例えば、平面視でゲート電極１５と同一形状を有している（図２）。換言すれば、ゲート絶縁膜１４およびゲート電極１５は、互いに略同じ平面形状を有している。即ち、半導体装置１は、いわゆる、セルフアライン構造（自己整合型）の薄膜トランジスタを有している。これにより、ゲート電極１５と、半導体膜１３の中間領域１３ｂとの間の寄生容量の発生を抑えることができる。ゲート絶縁膜１４は、例えばシリコン酸化膜（ＳｉＯ）、シリコン窒化膜（ＳｉＮ）、シリコン窒化酸化膜（ＳｉＯＮ）および酸化アルミニウム膜（ＡｌＯ）のうちの１種よりなる単層膜、またはそれらのうちの２種以上よりなる積層膜により構成されている。
ゲート絶縁膜１４上のゲート電極１５は、印加されるゲート電圧（Ｖｇ）によってチャネル領域１３ａ中のキャリア密度を制御すると共に、電位を供給する配線としての機能を有するものである。このゲート電極１５の構成材料は、例えば、チタン（Ｔｉ），タングステン（Ｗ），タンタル（Ｔａ），アルミニウム（Ａｌ），モリブデン（Ｍｏ），銀（Ａｇ），ネオジウム（Ｎｄ）および銅（Ｃｕ）のうちの１種を含む単体および合金が挙げられる。あるいは、それらのうちの少なくとも１種を含む化合物および２種以上を含む積層膜であってもよい。また、例えばＩＴＯ等の透明導電膜が用いられても構わない。
金属酸化膜１６は、例えば、基板１１の全面にわたって設けられている。この金属酸化膜１６は、例えば、酸化アルミニウム（ＡｌＯ）膜等により構成されている。金属酸化膜１６は、ゲート電極１５を覆うとともに、半導体膜１３の中間領域１３ｂおよび低抵抗領域１３ｃに接している。このように、中間領域１３ｂおよび低抵抗領域１３ｃに接する金属酸化膜１６を設けることにより、中間領域１３ｂおよび低抵抗領域１３ｃのキャリア濃度の変化を抑えることができる。以下、この作用効果について説明する。
図４は、アニール温度と、半導体膜１３のシート抵抗との関係を表したものである。図４では、半導体膜１３上の金属酸化膜１６の有無の結果を比較している。半導体膜１３を金属酸化膜１６で覆うことにより、アニール温度を上げた場合にも、半導体膜１３のシート抵抗の上昇が抑えられた。これは、半導体膜１３を金属酸化膜１６で覆うことにより、金属酸化膜１６の上層（例えば、層間絶縁膜１７）からの半導体膜１３への酸素の拡散に起因した半導体膜１３での酸素空孔ドナーの消滅が抑えられるためである。このように、半導体膜１３を金属酸化膜１６で覆うことにより、中間領域１３ｂおよび低抵抗領域１３ｃのキャリア濃度の変化に起因した半導体膜１３（中間領域１３ｂおよび低抵抗領域１３ｃ）の高抵抗化が抑えられる。
層間絶縁膜１７は、例えば基板１１の全面に設けられている。一対の貫通孔ＨＡ，ＨＢはそれぞれ、半導体膜１３の低抵抗領域１３ｃに対向する位置に設けられ、層間絶縁膜１７および金属酸化膜１６を貫通している。貫通孔ＨＡ，ＨＢは、例えば、四角形の平面形状を有している（図２）。貫通孔ＨＡ，ＨＢは、例えば円等の他の平面形状を有していてもよい。層間絶縁膜１７は、無機絶縁膜および有機絶縁膜の積層膜により構成されている。例えば、金属酸化膜１６側から無機絶縁膜および有機絶縁膜の順に積層されている。この無機絶縁膜は、例えば、酸化シリコン（ＳｉＯ）膜，窒化シリコン（ＳｉＮ）膜または酸窒化シリコン（ＳｉＯＮ）膜等により構成される。有機絶縁膜には、例えば感光性を有する樹脂膜を用いることができる。具体的には、層間絶縁膜１７に含まれる有機絶縁膜は、例えばポリイミド樹脂膜により構成されている。有機絶縁膜には、ノボラック樹脂またはアクリル樹脂等を用いるようにしてもよい。層間絶縁膜１７は、無機絶縁膜と有機絶縁膜との間に、酸化アルミニウム（ＡｌＯ）膜等を有していてもよい。
一対のソース・ドレイン電極１８Ａ，１８Ｂは、薄膜トランジスタのソースまたはドレインとして機能するものであり、例えば、上記ゲート電極１５の構成材料として列挙したものと同様の金属または透明導電膜を含んで構成されている。このソース・ドレイン電極１８Ａ，１８Ｂとしては、電気伝導性の良い材料が選択されることが望ましい。ソース・ドレイン電極１８Ａ，１８Ｂは、例えば、厚み５０ｎｍのＴｉ、厚み５００ｎｍのＡｌＳｉおよび厚み５０ｎｍのＴｉがこの順に積層された構造を有している。一対のソース・ドレイン電極１８Ａ，１８Ｂは、層間絶縁膜１７の貫通孔ＨＡ，ＨＢに埋め込まれ、半導体膜１３（低抵抗領域１３ｃ）に接している。
［製造方法］
上記のような半導体装置１は、例えば次のようにして製造することができる（図５Ａ～図５Ｍ）。
まず、図５Ａに示したように、基板１１を準備する。基板１１上にＵＣ膜（図示せず）を形成してもよい。次いで、図５Ｂに示したように、基板１１上に導電材料膜１２Ｍを形成する。導電材料膜１２Ｍにより、後の工程で導電膜１２が形成される。導電材料膜１２Ｍの形成では、例えば、スパッタ法を用いてＩＺＯを基板１１の全面に成膜する。この後、図５Ｃに示したように、導電材料膜１２Ｍをフォトリソグラフィおよびウェットエッチングを用いて所定の形状にパターニングする。これにより、基板１１上の選択的な領域に、導電膜１２が形成される。
基板１１上に導電膜１２を形成した後、図５Ｄに示したように、導電膜１２を覆うように、基板１１の全面に半導体材料膜１３Ｍを形成する。半導体材料膜１３Ｍにより、後の工程で半導体膜１３が形成される。半導体材料膜１３Ｍの形成では、例えば、スパッタ法を用いて基板１１上に酸化物半導体材料を成膜する。次いで、図５Ｅに示したように、半導体材料膜１３Ｍを例えばフォトリソグラフィおよびウェットエッチングを用いて、所定の形状にパターニングする。このとき、半導体膜１３の一部（後の低抵抗領域１３ｃ）が、導電膜１２を覆うようにパターニングを行う。これにより、半導体膜１３が形成される。ここでは、導電膜１２を形成した後に半導体膜１３を形成するので、導電膜１２の形成工程に起因した半導体膜１３の劣化が抑えられる。
続いて、図５Ｆおよび図５Ｇに示したように、半導体膜１３を覆うように、基板１１の全面に、絶縁膜１４Ｍおよび電極膜１５Ｍをこの順に形成する。絶縁膜１４Ｍにより後の工程でゲート絶縁膜１４が形成され、電極膜１５Ｍにより後の工程でゲート電極１５が形成される。絶縁膜１４Ｍの形成では、例えばＣＶＤ（Chemical Vapor Deposition）法を用いて厚み２００ｎｍの酸化シリコン（ＳｉＯ）を成膜する。電極膜１５Ｍの形成では、例えば、チタン（Ｔｉ）、アルミニウム（Ａｌ）およびチタンをこの順に積層して形成する。
次に、図５Ｈに示したように、電極膜１５Ｍおよび絶縁膜１４Ｍのパターニングを連続して行い、ゲート電極１５およびゲート絶縁膜１４を形成する。電極膜１５Ｍおよび絶縁膜１４Ｍのパターニングでは、例えば、電極膜１５Ｍ上に所定のパターンを有するフォトレジストを形成し、このフォトレジストを用いたドライエッチングを行う。例えば、このとき、半導体膜１３のゲート絶縁膜１４から露出した領域が、ドライエッチングにより低抵抗化され、中間領域１３ｂおよび低抵抗領域１３ｃが形成される。このとき、中間領域１３ｂおよび低抵抗領域１３ｃの半導体膜１３のキャリア濃度を、例えば、１×１０18ｃｍ-3以上１.４×１０20ｃｍ-3以下に調整するようにしてもよい。あるいは、この後、中間領域１３ｂおよび低抵抗領域１３ｃの半導体膜１３半導体膜１３に、プラズマ処理またはイオン注入を行って、中間領域１３ｂおよび低抵抗領域１３ｃの半導体膜１３のキャリア濃度を、例えば、１×１０18ｃｍ-3以上１.４×１０20ｃｍ-3以下に調整するようにしてもよい。
ゲート電極１５およびゲート絶縁膜１４を形成した後、図５Ｉに示したように、基板１１の全面に金属酸化膜１６を形成する。金属酸化膜１６は、例えば、スパッタ法を用いて酸化アルミニウム（ＡｌＯ）を成膜することにより形成する。この金属酸化膜１６を形成する際に、中間領域１３ｂおよび低抵抗領域１３ｃの半導体膜１３のキャリア濃度を、例えば、１×１０18ｃｍ-3以上１.４×１０20ｃｍ-3以下に調整するようにしてもよい。
金属酸化膜１６を形成した後、アニール処理を行うようにしてもよい。このアニール処理の際のゲート絶縁膜１４からの酸素拡散により、チャネル領域１３ａの半導体膜１３のキャリア濃度を、例えば、１×１０17ｃｍ-3以下に調整するようにしてもよい。
金属酸化膜１６を形成した後、図５Ｊに示したように、基板１１の全面に層間絶縁膜１７を形成する。続いて、図５Ｋに示したように、層間絶縁膜１７に、例えば、フォトリソグラフィおよびドライエッチングを用いて、溝部ＴＢ，ＴＡを形成する。溝部ＴＡ，ＴＢは各々、半導体膜１３の低抵抗領域１３ｃに対向する位置に形成する。溝部ＴＡ，ＴＢは、例えば、底面に金属酸化膜１６を残すように形成する。
続いて、図５Ｌに示したように、溝部Ｔ１，Ｔ２の底面の金属酸化膜１６を除去し、貫通孔ＨＡ，ＨＢを形成する。次に、図５Ｍに示したように、層間絶縁膜１７上に、電極膜１８Ｍを形成する。この後、この電極膜１８Ｍをパターニングして一対のソース・ドレイン電極１８Ａ，１８Ｂを形成する。このようにして、図１，図２に示した半導体装置１を完成させることができる。
［動作］
本実施の形態の半導体装置１では、ゲート電極１５に閾値電圧以上のオン電圧が印加されると、半導体膜１３のチャネル領域１３ａが活性化される。これにより、一対の低抵抗領域１３ｃ間に電流が流れる。
［作用、効果］
本実施の形態の半導体装置１では、半導体膜１３のチャネル領域１３ａと低抵抗領域１３ｃとの間に中間領域１３ｂが設けられている。これにより、中間領域１３ｂの半導体膜１３のキャリア濃度が調整可能となり、中間領域１３ｂからチャネル領域１３ａに向かって拡散する酸素空孔ドナーの拡散長を小さくすることができる。以下、この作用・効果について比較例を用いて説明する。
図６は、比較例にかかる半導体装置（半導体装置１００）の要部の模式的な断面構成を表している。図６は半導体装置１を表す図１に対応する。この半導体装置１００は、セルフアライン構造の薄膜トランジスタを有しており、基板１１上に、半導体膜１３、ゲート絶縁膜１４、ゲート電極１５、層間絶縁膜１７およびソース・ドレイン電極１８Ａ，１８Ｂを有している。この半導体装置１００は半導体膜１３に接する導電膜（図１の導電膜１２）を有していない。また、半導体装置１００の半導体膜１３では、チャネル領域１３ａに隣接して低抵抗領域１３ｃが設けられている。即ち、半導体膜１３には、チャネル領域１３ａと低抵抗領域１３ｃとの間の中間領域（図１の中間領域１３ｂ）が設けられていない。低抵抗領域１３ｃの半導体膜１３のキャリア濃度は、１.４×１０20ｃｍ-3よりも高くなっている。これらの点において、半導体装置１００は、半導体装置１と異なっている。
図７は、半導体装置１００の半導体膜１３の拡散長ｄＬを表している。半導体装置１００の半導体膜１３では、チャネル領域１３ａに隣接して、キャリア濃度の高い低抵抗領域１３ｃが設けられているので、低抵抗領域１３ｃからチャネル領域１３ａに向かって拡散する酸素空孔ドナーの拡散長ｄＬが大きくなりやすい。拡散長ｄＬが大きくなると、しきい値電圧Ｖｔｈが負の方向にシフトしやすくなる。特にチャネル長を短くすると、このしきい値電圧Ｖｔｈのシフトが顕著となる。
図８は、様々な大きさのチャネル長を有する半導体装置１００のＶｇ－Ｉｄ特性を測定した結果を表している。チャネル長の大きさを、４μｍ～２０μｍとしてＶｇ－Ｉｄ特性を測定した。このように、チャネル長が短くなるに連れて、しきい値電圧Ｖｔｈが負の方向に大きくシフトする。このため、半導体装置１００では、薄膜トランジスタのチャネル長を短くすることが困難となり、回路設計の自由度が低くなる。
これに対し、半導体装置１では、半導体膜１３に、チャネル領域１３ａと低抵抗領域１３ｃとの間の中間領域１３ｂが設けられているので、この中間領域１３ｂの半導体膜１３のキャリア濃度を比較的低く調整することができる。例えば、半導体装置１００では、低抵抗領域１３ｃの半導体膜１３のキャリア濃度が１.４×１０20ｃｍ-3よりも高くなっていたのに対し、中間領域１３ｂの半導体膜１３のキャリア濃度は、１.４×１０20ｃｍ-3以下である。これは、中間領域１３ｂの半導体膜１３は、配線としての役割を担っていないためである。このように、中間領域１３ｂの半導体膜１３のキャリア濃度を低く調整することにより、中間領域１３ｂからチャネル領域１３ａに向かって拡散する酸素空孔ドナーの拡散長ｄＬが小さくなる。
図９は、様々な大きさのチャネル長を有する半導体装置１のＶｇ－Ｉｄ特性を測定した結果を表している。チャネル長の大きさを、４μｍ～２０μｍとしてＶｇ－Ｉｄ特性を測定した。このように、半導体装置１では、例えば４μｍ程度にチャネル長を短くしても、しきい値電圧Ｖｔｈのシフトを抑え、特性を安定して維持することができる。よって、半導体装置１では、チャネル長の短い薄膜トランジスタを用いることが可能となり、半導体装置１００に比べて、回路設計の自由度を向上させることができる。
図１０は、中間領域１３ｂの半導体膜１３のキャリア濃度と、拡散長ｄＬとの関係を表している。このように、中間領域１３ｂの半導体膜１３のキャリア濃度を１.４×１０20ｃｍ-3以下にすることにより、効果的に拡散長ｄＬを小さくすることができる。
また、半導体装置１では、半導体膜１３の低抵抗領域１３ｃに接する導電膜１２が設けられている。このため、低抵抗領域１３ｃの半導体膜１３のキャリア濃度が、中間領域１３ｂの半導体膜１３のキャリア濃度と同程度であっても、低抵抗領域１３ｃ近傍での導電性が確保できる。したがって、より効果的に拡散長ｄＬを小さくすることができる。
以上説明したように本実施の形態では、半導体膜１３にチャネル領域１３ａと低抵抗領域１３ｃとの間の中間領域１３ｂを設けるようにしたので、中間領域１３ｂの半導体膜１３のキャリア濃度をより自由に調整することができる。これにより、中間領域１３ｂからチャネル領域１３ａに向かって拡散する酸素空孔ドナーの拡散長を小さくすることができる。よって、チャネル長に起因したしきい値電圧Ｖｔｈ等の特性変動を抑えることが可能となる。
また、導電膜１２を形成した後に半導体膜１３を形成することにより、導電膜１２の形成工程に起因した半導体膜１３の劣化を抑えることができる。よって、製造工程での半導体膜１３の劣化に起因した特性変動を抑えることが可能となる。
以下、他の実施の形態および変形例について説明するが、以降の説明において上記実施の形態と同一構成部分については同一符号を付してその説明は適宜省略する。
＜２．第２の実施の形態＞
図１１は、本技術の第２の実施の形態に係る半導体装置（半導体装置１０）の要部の断面構成を模式的に表したものである。図１１は半導体装置１を表す図１に対応する。この半導体装置１０は、導電膜（図１の導電膜１２）に代えて、導電補助膜１９を有している。この点を除き、半導体装置１０は、上記実施の形態の半導体装置１と同様の構成を有し、その作用および効果も同様である。
導電補助膜１９は、半導体膜１３の低抵抗領域１３ｃに選択的に接して設けられている。導電補助膜１９は、例えば、基板１１と半導体膜１３との間に設けられており、半導体膜１３の下面に接している。この導電補助膜１９は、低抵抗領域１３ｃに接することにより、低抵抗領域１３ｃの半導体膜１３を低抵抗化する役割を担っている。
例えば、導電補助膜１９は、水素（Ｈ）を高濃度で含む水素含有膜により構成されている。具体的には、導電補助膜１９は、水素を高濃度で含む窒化シリコン（ＳｉＮ）膜等により構成されている。この窒化シリコン膜は、例えば、ＣＶＤ法を用いて成膜される。
図１２Ａ，図１２Ｂは、水素含有膜により構成された導電補助膜１９が、半導体膜１３を低抵抗化する機構を表している。水素を含む導電補助膜１９に、例えばアニール処理等により熱が加えられると、水素は導電補助膜１９から半導体膜１３に拡散する（図１２Ａ）。半導体膜１３に取り込まれた水素は、電子のドナーとしてふるまうため（図１２Ｂ）、半導体膜１３が低抵抗化される。
図１２Ｃは、昇温脱離ガス分析法（ＴＤＳ-ＭＳ：Thermal Desorption Spectroscopy Mass Spectrometry）を用いて、金属酸化膜１６の影響を調べた結果を表している。水素含有膜により構成された導電補助膜１９上に厚み３０ｎｍ～１００ｎｍの金属酸化膜１６を設けることにより、アニール処理等の加熱に起因した導電補助膜１９からの水素の脱離が抑えられることが分かった。したがって、金属酸化膜１６を設けることにより、導電補助膜１９からの水素の脱離に起因した中間領域１３ｂおよび低抵抗領域１３ｃの半導体膜１３のキャリア濃度の変化、即ち、抵抗の変化が抑えられる。
また、導電補助膜１９は、アルミニウム（Ａｌ）等の反応性金属を含んでいてもよい。ここで、反応性金属とは、この反応性金属の酸化物のギブスの自由エネルギーが、半導体膜１３に含まれる各金属元素の酸化物のギブスの自由エネルギーよりも低くなっているものをいう。例えば、半導体膜１３が、インジウム（Ｉｎ）、ガリウム（Ｇａ）および亜鉛（Ｚｎ）を含むとき、これらの金属の酸化物のギブスの自由エネルギーよりも、アルミニウムの酸化物のギブスの自由エネルギーが低くなる。例えば、導電補助膜１９は、アルミニウム膜またはアルミニウム合金膜等により構成されている。アルミニウム合金膜としては、アルミニウム－シリコン（ＡｌＳｉ）膜等が挙げられる。
図１３Ａ，図１３Ｂは、反応性金属膜により構成された導電補助膜１９が、半導体膜１３を低抵抗化する機構を表している。半導体膜１３に、例えばアニール処理等により熱が加えられると、酸素が半導体膜１３から導電補助膜１９に引き抜かれ、半導体膜１３に酸素欠損Ｖｏが形成される（図１３Ａ）。半導体膜１３では、この酸素欠損Ｖｏからキャリアとして電子が供給されるため（図１３Ｂ）、半導体膜１３が低抵抗化される。
導電補助膜１９上に設けられた半導体膜１３には、ゲート電極１５に対向するチャネル領域１３ａと、導電補助膜１９が接する低抵抗領域１３ｃと、低抵抗領域１３ｃとチャネル領域１３ａとの間の中間領域１３ｂとが設けられている。ここでは、チャネル領域１３ａ、中間領域１３ｂおよび低抵抗領域１３ｃの半導体膜１３のキャリア濃度が、下記の条件式（１）を満たしている。したがって、条件式（１）を満たすように、中間領域１３ｂの半導体膜１３のキャリア濃度を調整することができる。

Ｃ１＜Ｃ２＜Ｃ３ ・・・・・（１）
ただし、
Ｃ１：チャネル領域１３ａの半導体膜１３のキャリア濃度
Ｃ２：中間領域１３ｂの半導体膜１３のキャリア濃度
Ｃ３：低抵抗領域１３ｃの半導体膜１３のキャリア濃度
例えば、チャネル領域１３ａの半導体膜１３のキャリア濃度は、１×１０17ｃｍ-3以下であり、中間領域１３ｂの半導体膜１３のキャリア濃度は、１×１０18ｃｍ-3以上１．４×１０20ｃｍ-3以下であり、低抵抗領域１３ｃの半導体膜１３のキャリア濃度は、１．４×１０20ｃｍ-3よりも高くなっている。ここでは、低抵抗領域１３ｃの半導体膜１３のキャリア濃度よりも中間領域１３ｂの半導体膜１３のキャリア濃度が低くなっているので、半導体装置１００（図６，図７）に比べて拡散長ｄＬを小さくすることができる。よって、半導体装置１０でも、しきい値電圧Ｖｔｈのシフトを抑え、特性を安定して維持することができる。
また、半導体装置１０では、配線として機能する低抵抗領域１３ｃの半導体膜１３のキャリア濃度と、中間領域１３ｂの半導体膜１３のキャリア濃度とを各々独立して設定することができる。したがって、低抵抗領域１３ｃの半導体膜１３のキャリア濃度を高くして低抵抗領域１３ｃの導電性を高めるとともに、中間領域１３ｂの半導体膜１３のキャリア濃度を低くして、拡散長ｄＬを小さくすることができる。
このような半導体装置１０は、半導体装置１と同様にして製造することができる。
半導体装置１０では、半導体膜１３に、チャネル領域１３ａと低抵抗領域１３ｃとの間の中間領域１３ｂが設けられており、この中間領域１３ｂの半導体膜１３のキャリア濃度が条件式（１）を満たしている。これにより、中間領域１３ｂからチャネル領域１３ａに向かって拡散する酸素空孔ドナーの拡散長を小さくすることができる。よって、チャネル長に起因したしきい値電圧Ｖｔｈ等の特性変動を抑えることが可能となる。
＜３．変形例１＞
図１４は、上記第１，第２の実施の形態の変形例１に係る半導体装置（半導体装置１Ａ）の要部の断面構成を模式的に表したものである。図１４は、半導体装置１を表す図１、半導体装置１０を表す図１１に各々対応する。この半導体装置１Ａでは、導電膜１２または導電補助膜１９が、半導体膜１３の上面（基板１１側の面と反対側の面）に接している。この点を除き、変形例１に係る半導体装置１Ａは、上記実施の形態の半導体装置１，１０と同様の構成を有し、その作用および効果も同様である。
半導体装置１Ａでは、基板１１上に、半導体膜１３および導電膜１２（または導電補助膜１９）がこの順に設けられており、低抵抗領域１３ｃの半導体膜１３に導電膜１２が選択的に接している。即ち、基板１１と導電膜１２との間に半導体膜１３が設けられている。このような半導体装置１Ａでは、半導体膜１３上に導電膜１２が設けられているので、導電膜１２に起因した半導体膜１３の段切れの発生が抑えられる。よって、導電膜１２上に半導体膜１３が設けられている半導体装置１に比べて、半導体膜１３の段切れに起因した特性の劣化を抑えることができる。
図１５Ａ～図１５Ｄは、半導体装置１Ａの製造工程の一例を順に表している。
まず、図１５Ａ，図１５Ｂに示したように、基板１１上に、酸化物半導体材料を用いて半導体材料膜１３Ｍを形成した後、これをパターニングにして基板１１上の選択的な領域に半導体膜１３を形成する。次いで、図１５Ｃに示したように、基板１１上の全面に導電補助材料膜１９Ｍ（または導電材料膜１２Ｍ）を形成する。導電補助材料膜１９Ｍにより、後の工程で導電補助膜１９を形成される。導電補助材料膜１９Ｍは、例えば、ＡｌＳｉ等を用いて形成する。導電補助材料膜１９Ｍまたは導電材料膜１２Ｍには、半導体膜１３の材料に対してエッチング選択性を有する材料を用いることが好ましい。導電補助材料膜１９Ｍを形成した後、図１５Ｄに示したように、導電補助材料膜１９Ｍをパターニングして導電補助膜１９を形成する。続いて、この導電補助膜１９および半導体膜１３を覆うように、基板１１上の全面に絶縁膜１４Ｍを形成する（図５Ｆ参照）。この絶縁膜１４Ｍを形成する際の成膜条件により、中間領域１３ｂの半導体膜１３のキャリア濃度を１×１０18ｃｍ-3以上１．４×１０20ｃｍ-3以下に調整するようにしてもよい。この後、絶縁膜１４Ｍ上に電極膜１５Ｍを形成する（図５Ｇ参照）。以降、上記第１の形態で説明したのと同様にして半導体装置１Ａを製造することができる。
変形例１に係る半導体装置１Ａも、半導体装置１，１０と同様に、半導体膜１３に、チャネル領域１３ａと低抵抗領域１３ｃとの間の中間領域１３ｂが設けられている。これにより、中間領域１３ｂからチャネル領域１３ａに向かって拡散する酸素空孔ドナーの拡散長を小さくすることができる。よって、チャネル長に起因したしきい値電圧Ｖｔｈ等の特性変動を抑えることが可能となる。
＜４．変形例２＞
図１６は、上記第１，第２の実施の形態の変形例２に係る半導体装置（半導体装置１Ｂ）の要部の断面構成を模式的に表したものである。図１６は、半導体装置１を表す図１、半導体装置１０を表す図１１に各々対応する。この半導体装置１Ｂは、ボトムゲート型の薄膜トランジスタを有している。この点を除き、変形例２に係る半導体装置１Ｂは、上記実施の形態の半導体装置１，１０と同様の構成を有し、その作用および効果も同様である。
半導体装置１Ｂでは、基板１１上に、ゲート電極１５、ゲート絶縁膜１４、導電膜１２（または導電補助膜１９）、半導体膜１３、チャネル保護膜２１、金属酸化膜１６、層間絶縁膜１７および一対のソース・ドレイン電極１８Ａ，１８Ｂがこの順に設けられている。図１６では、半導体膜１３の下面に導電膜１２が接する場合を図示したが、上記変形例１で説明したのと同様に、半導体膜１３の上面に導電膜１２が接していてもよい。
チャネル保護膜２１は、半導体膜１３のうち、チャネル領域１３ａを選択的に覆っている。このチャネル保護膜２１は、半導体膜１３にセルフアライン構造の中間領域１３ｂおよび低抵抗領域１３ｃを形成するためのものである。チャネル保護膜２１には、例えばシリコン酸化膜（ＳｉＯ），シリコン窒化膜（ＳｉＮ），シリコン酸窒化膜（ＳｉＯＮ）および酸化アルミニウム膜（ＡｌＯ）などの無機絶縁材料を用いることができる。
図１７Ａ～図１７Ｆは、半導体装置１Ｂの製造工程の一例を順に表している。
まず、図１７Ａに示したように、基板１１上に、ゲート電極１５、ゲート絶縁膜１４および導電補助材料膜１９Ｍ（または導電材料膜１２Ｍ）をこの順に形成する。ここでは、半導体材料膜１３Ｍ（図１７Ｃ）を形成する前に、ゲート絶縁膜１４を形成するので、比較的高温でゲート絶縁膜１４を形成することが可能となる。半導体材料膜１３Ｍの形成後に、ゲート絶縁膜１４（または絶縁膜１４Ｍ）を形成するときには、高温でゲート絶縁膜１４を形成すると、半導体材料膜１３Ｍを劣化させるおそれがある。高温で形成されたゲート絶縁膜１４は、半導体膜１３と良好な界面を形成することができる。よって、半導体装置１Ｂでは、ゲート絶縁膜１４と半導体膜１３との間の良好な界面により、特性を向上させることが可能となる。
導電補助材料膜１９Ｍを形成した後、図１７Ｂに示したように、導電補助材料膜１９Ｍをパターニングして導電補助膜１９を形成する。導電補助膜１９は、ゲート絶縁膜１４上の選択的な領域に形成する。この導電補助膜１９は、平面視でゲート電極１５と重ならない位置に形成する。
導電補助膜１９を形成した後、図１７Ｃに示したように、導電補助膜１９を覆うように、基板１１上の全面に半導体材料膜１３Ｍを形成する。次いで、図１７Ｄに示したように、半導体材料膜１３Ｍをパターニングして半導体膜１３を形成する。
続いて、図１７Ｅに示したように、半導体膜１３を覆うように、基板１１上の全面にチャネル保護材料膜２１Ｍを形成する。チャネル保護材料膜２１Ｍにより、後の工程でチャネル保護膜２１が形成される。このチャネル保護材料膜２１Ｍを形成する際の成膜条件により、中間領域１３ｂの半導体膜１３のキャリア濃度を１×１０18ｃｍ-3以上１．４×１０20ｃｍ-3以下に調整するようにしてもよい。
チャネル保護材料膜２１Ｍを形成した後、図１７Ｆに示したように、チャネル保護材料膜２１Ｍをパターニングして、半導体膜１３上の選択的な領域（チャネル領域１３ａ）にチャネル保護膜２１を形成する。パターニングは、例えば、フォトリソグラフィおよびドライエッチングを用いて行う。このドライエッチングにより、中間領域１３ｂの半導体膜１３のキャリア濃度を１×１０18ｃｍ-3以上１．４×１０20ｃｍ-3以下に調整するようにしてもよい。あるいは、この後、中間領域１３ｂの半導体膜１３に、プラズマ処理またはイオン注入を行って、中間領域１３ｂの半導体膜１３のキャリア濃度を１×１０18ｃｍ-3以上１.４×１０20ｃｍ-3以下に調整するようにしてもよい。以降、上記第１の形態で説明したのと同様にして半導体装置１Ｂを製造することができる。
変形例２に係る半導体装置１Ｂも、半導体装置１，１０と同様に、半導体膜１３に、チャネル領域１３ａと低抵抗領域１３ｃとの間の中間領域１３ｂが設けられている。これにより、中間領域１３ｂからチャネル領域１３ａに向かって拡散する酸素空孔ドナーの拡散長を小さくすることができる。よって、チャネル長に起因したしきい値電圧Ｖｔｈ等の特性変動を抑えることが可能となる。
＜５．適用例１：表示装置および撮像装置＞
上記実施の形態および変形例において説明した半導体装置１，１０，１Ａ，１Ｂは、例えば表示装置（後述の図１８の表示装置２Ａ）および撮像装置（後述の図１９の撮像装置２Ｂ）等の駆動回路に用いることができる。
図１８は、表示装置２Ａの機能ブロック構成を示したものである。表示装置２Ａは、外部から入力された映像信号あるいは内部で生成した映像信号を、映像として表示するものであり、上述した有機ＥＬディスプレイの他にも、例えば液晶ディスプレイなどにも適用される。表示装置２Ａは、例えばタイミング制御部３１と、信号処理部３２と、駆動部３３と、表示画素部３４とを備えている。
タイミング制御部３１は、各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、これらの各種のタイミング信号を基に、信号処理部３２等の駆動制御を行うものである。信号処理部３２は、例えば、外部から入力されたデジタルの映像信号に対して所定の補正を行い、それにより得られた映像信号を駆動部３３に出力するものである。駆動部３３は、例えば走査線駆動回路および信号線駆動回路などを含んで構成され、各種制御線を介して表示画素部３４の各画素を駆動するものである。表示画素部３４は、例えば有機ＥＬ素子または液晶表示素子等の表示素子と、表示素子を画素毎に駆動するための画素回路とを含んで構成されている。これらのうち、例えば、駆動部３３または表示画素部３４の一部を構成する各種回路に、上述の半導体装置が用いられる。
図１９は、撮像装置２Ｂの機能ブロック構成を示したものである。撮像装置２Ｂは、例えば画像を電気信号として取得する固体撮像装置であり、例えばＣＣＤ(Charge Coupled Device)またはＣＭＯＳ(Complementary Metal Oxide Semiconductor)イメージセンサなどから構成されている。撮像装置２Ｂは、例えばタイミング制御部３５と、駆動部３６と、撮像画素部３７と、信号処理部３８とを備えている。
タイミング制御部３５は、各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、これらの各種のタイミング信号を基に、駆動部３６の駆動制御を行うものである。駆動部３６は、例えば行選択回路、ＡＤ変換回路および水平転送走査回路などを含んで構成され、各種制御線を介して撮像画素部３７の各画素から信号を読み出す駆動を行うものである。撮像画素部３７は、例えばフォトダイオードなどの撮像素子（光電変換素子）と、信号読み出しのための画素回路とを含んで構成されている。信号処理部３８は、撮像画素部３７から得られた信号に対して様々な信号処理を施すものである。これらのうち、例えば、駆動部３６または撮像画素部３７の一部を構成する各種回路に、上述の半導体装置が用いられる。
＜６．適用例２：電子機器＞
上記表示装置２Ａおよび撮像装置２Ｂ等は、様々なタイプの電子機器に用いることができる。図２０に、電子機器３の機能ブロック構成を示す。電子機器３としては、例えばテレビジョン装置、パーソナルコンピュータ（ＰＣ）、スマートフォン、タブレット型ＰＣ、携帯電話機、デジタルスチルカメラおよびデジタルビデオカメラ等が挙げられる。
電子機器３は、例えば上述の表示装置２Ａ（または撮像装置２Ｂ）と、インターフェース部４０とを有している。インターフェース部４０は、外部から各種の信号および電源等が入力される入力部である。このインターフェース部４０は、また、例えばタッチパネル、キーボードまたは操作ボタン等のユーザインターフェースを含んでいてもよい。
以上、実施の形態および変形例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等に記載した各層の材料および厚みは列挙したものに限定されるものではなく、他の材料および厚みとしてもよい。
また、上記実施の形態等では、半導体装置１，１０，１Ａ，１Ｂが、中間領域１３ｂおよび低抵抗領域１３ｃの半導体膜１３に接する金属酸化膜１６（図１等参照）を有する場合について説明したが、図２１に示したように、半導体装置１，１０，１Ａ，１Ｂに、金属酸化膜１６が設けられていなくてもよい。
また、上記実施の形態等では、半導体装置１，１０，１Ａ，１Ｂが、低抵抗領域１３ｃの半導体膜１３に接する導電膜１２または導電補助膜１９を有する場合について説明したが、図２２に示したように、半導体装置１，１０，１Ａ，１Ｂに、導電膜１２および導電補助膜１９のいずれも設けられていなくてもよい。
上記実施の形態等において説明した効果は一例であり、本開示の効果は、他の効果であってもよいし、更に他の効果を含んでいてもよい。
尚、本技術は以下のような構成を取ることも可能である。
（１）
ゲート電極と、
酸化物半導体材料を含み、かつ、前記ゲート電極に対向するチャネル領域と、前記チャネル領域よりも電気抵抗の低い低抵抗領域と、前記低抵抗領域と前記チャネル領域との間の中間領域とが設けられた半導体膜と、
前記半導体膜のうち前記低抵抗領域に選択的に接して設けられた導電膜と
を備えた半導体装置。
（２）
前記導電膜が酸化物を含む
前記（１）に記載の半導体装置。
（３）
前記半導体膜が金属を含み、
前記導電膜は、前記半導体膜に含まれる前記金属と同じ前記金属を含む
前記（２）に記載の半導体装置。
（４）
更に、基板と、
前記ゲート電極と前記半導体膜との間のゲート絶縁膜とを有し、
前記基板上に、前記半導体膜、前記ゲート絶縁膜および前記ゲート電極がこの順に設けられている
前記（１）ないし（３）のうちいずれか１つに記載の半導体装置。
（５）
前記ゲート電極および前記ゲート絶縁膜は、互いに同じ平面形状を有する
前記（４）に記載の半導体装置。
（６）
更に、基板と、
前記ゲート電極と前記半導体膜との間のゲート絶縁膜とを有し、
前記基板上に、前記ゲート電極、前記ゲート絶縁膜および前記半導体膜がこの順に設けられている
前記（１）ないし（３）のうちいずれか１つに記載の半導体装置。
（７）
前記導電膜は、前記基板と前記半導体膜との間に設けられている
前記（４）または（５）に記載の半導体装置。
（８）
前記基板と前記導電膜との間に前記半導体膜が設けられている
前記（４）または（５）に記載の半導体装置。
（９）
ゲート電極と、
酸化物半導体材料を含み、かつ、前記ゲート電極に対向するチャネル領域と、前記チャネル領域よりも電気抵抗の低い低抵抗領域と、前記低抵抗領域と前記チャネル領域との間に設けられるとともに下記の条件式（１）を満たすキャリア濃度を有する中間領域とが設けられた半導体膜と、
前記半導体膜のうち前記低抵抗領域に選択的に接して設けられ、前記半導体膜を低抵抗化する導電補助膜と
を備えた半導体装置。

Ｃ１＜Ｃ２＜Ｃ３ ・・・・・（１）
ただし、
Ｃ１：前記チャネル領域の前記半導体膜のキャリア濃度
Ｃ２：前記中間領域の前記半導体膜のキャリア濃度
Ｃ３：前記低抵抗領域の前記半導体膜のキャリア濃度

（１０）
前記導電補助膜がアルミニウムを含む
前記（９）に記載の半導体装置。
（１１）
前記導電補助膜が水素含有膜を含む
前記（９）に記載の半導体装置。
（１２）
前記中間領域の前記半導体膜の前記キャリア濃度Ｃ２は、１．４×１０20ｃｍ-3以下である
前記（９）ないし（１１）のうちいずれか１つに記載の半導体装置。
（１３）
更に、基板と、
前記ゲート電極と前記半導体膜との間のゲート絶縁膜とを有し、
前記基板上に、前記半導体膜、前記ゲート絶縁膜および前記ゲート電極がこの順に設けられている
前記（９）ないし（１２）のうちいずれか１つに記載の半導体装置。
（１４）
更に、基板と、
前記ゲート電極と前記半導体膜との間のゲート絶縁膜とを有し、
前記基板上に、前記ゲート電極、前記ゲート絶縁膜および前記半導体膜がこの順に設けられている
前記（９）ないし（１２）のうちいずれか１つに記載の半導体装置。
（１５）
前記導電補助膜は、前記基板と前記半導体膜との間に設けられている
前記（１３）に記載の半導体装置。
（１６）
前記基板と前記導電補助膜との間に前記半導体膜が設けられている
前記（１３）に記載の半導体装置。
（１７）
前記中間領域のチャネル長方向の大きさは１μｍ以上３μｍ以下である
前記（１）ないし（１６）のうちいずれか１つに記載の半導体装置。
（１８）
更に、少なくとも前記中間領域の前記半導体膜に接する金属酸化膜を有する
前記（１）ないし（１７）のうちいずれか１つに記載の半導体装置。
（１９）
表示素子および前記表示素子を駆動する半導体装置を備え、
前記半導体装置は、
ゲート電極と、
酸化物半導体材料を含み、かつ、前記ゲート電極に対向するチャネル領域と、前記チャネル領域よりも電気抵抗の低い低抵抗領域と、前記低抵抗領域と前記チャネル領域との間の中間領域とが設けられた半導体膜と、
前記半導体膜のうち前記低抵抗領域に選択的に接して設けられた導電膜とを含む
表示装置。
（２０）
表示素子および前記表示素子を駆動する半導体装置を備え、
前記半導体装置は、
ゲート電極と、
酸化物半導体材料を含み、かつ、前記ゲート電極に対向するチャネル領域と、前記チャネル領域よりも電気抵抗の低い低抵抗領域と、前記低抵抗領域と前記チャネル領域との間に設けられるとともに下記の条件式（１）を満たすキャリア濃度を有する中間領域とが設けられた半導体膜と、
前記半導体膜のうち前記低抵抗領域に選択的に接して設けられ、前記半導体膜を低抵抗化する導電補助膜とを含む
表示装置。

Ｃ１＜Ｃ２＜Ｃ３ ・・・・・（１）
ただし、
Ｃ１：前記チャネル領域の前記半導体膜のキャリア濃度
Ｃ２：前記中間領域の前記半導体膜のキャリア濃度
Ｃ３：前記低抵抗領域の前記半導体膜のキャリア濃度
１，１０，１Ａ，１Ｂ…半導体装置、１１…基板、１２…導電膜、１３…半導体膜、１３ａ…チャネル領域、１３ｂ…中間領域、１３ｃ…低抵抗領域、１４…ゲート絶縁膜、１５…ゲート電極、１６…金属酸化膜、１７…層間絶縁膜、１８Ａ，１８Ｂ…ソース・ドレイン電極、１９…導電補助膜、２Ａ…表示装置、２Ｂ…撮像装置、３…電子機器、３１，３５…タイミング制御部、３２，３８…信号処理部、３３，３６…駆動部、３４…表示画素部、３７…撮像画素部、４０…インターフェース部、ＨＡ，ＨＢ…貫通孔。

Claims (10)

  1. ゲート電極と、
    酸化物半導体材料を含み、かつ、前記ゲート電極に対向するチャネル領域と、前記チャネル領域よりも電気抵抗の低い低抵抗領域と、前記低抵抗領域と前記チャネル領域との間の中間領域とが設けられた半導体膜と、
    前記半導体膜のうち前記低抵抗領域に選択的に接して設けられた導電膜と
    を備え、
    前記中間領域のチャネル長方向の大きさは１μｍ以上３μｍ以下である
    半導体装置。
  2. 前記導電膜が酸化物を含む
    請求項１に記載の半導体装置。
  3. 前記半導体膜が金属を含み、
    前記導電膜は、前記半導体膜に含まれる前記金属と同じ前記金属を含む
    請求項２に記載の半導体装置。
  4. 更に、基板と、
    前記ゲート電極と前記半導体膜との間のゲート絶縁膜とを有し、
    前記基板上に、前記半導体膜、前記ゲート絶縁膜および前記ゲート電極がこの順に設けられている
    請求項１に記載の半導体装置。
  5. 前記ゲート電極および前記ゲート絶縁膜は、互いに同じ平面形状を有する
    請求項４に記載の半導体装置。
  6. 更に、基板と、
    前記ゲート電極と前記半導体膜との間のゲート絶縁膜とを有し、
    前記基板上に、前記ゲート電極、前記ゲート絶縁膜および前記半導体膜がこの順に設けられている
    請求項１に記載の半導体装置。
  7. 前記導電膜は、前記基板と前記半導体膜との間に設けられている
    請求項４に記載の半導体装置。
  8. 前記基板と前記導電膜との間に前記半導体膜が設けられている
    請求項４に記載の半導体装置。
  9. 更に、少なくとも前記中間領域の前記半導体膜に接する金属酸化膜を有する
    請求項１に記載の半導体装置。
  10. 表示素子および前記表示素子を駆動する半導体装置を備え、
    前記半導体装置は、
    ゲート電極と、
    酸化物半導体材料を含み、かつ、前記ゲート電極に対向するチャネル領域と、前記チャネル領域よりも電気抵抗の低い低抵抗領域と、前記低抵抗領域と前記チャネル領域との間の中間領域とが設けられた半導体膜と、
    前記半導体膜のうち前記低抵抗領域に選択的に接して設けられた導電膜とを含み、
    前記中間領域のチャネル長方向の大きさは１μｍ以上３μｍ以下である
    表示装置。
JP2019073390A 2019-04-08 2019-04-08 半導体装置および表示装置 Active JP7284986B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019073390A JP7284986B2 (ja) 2019-04-08 2019-04-08 半導体装置および表示装置
US16/736,813 US11189735B2 (en) 2019-04-08 2020-01-08 Semiconductor device and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019073390A JP7284986B2 (ja) 2019-04-08 2019-04-08 半導体装置および表示装置

Publications (2)

Publication Number Publication Date
JP2020174061A JP2020174061A (ja) 2020-10-22
JP7284986B2 true JP7284986B2 (ja) 2023-06-01

Family

ID=72663172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019073390A Active JP7284986B2 (ja) 2019-04-08 2019-04-08 半導体装置および表示装置

Country Status (2)

Country Link
US (1) US11189735B2 (ja)
JP (1) JP7284986B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220159830A (ko) * 2021-05-26 2022-12-05 삼성전자주식회사 산화물 반도체 트랜지스터와 그 제조방법 및 산화물 반도체 트랜지스터를 포함하는 메모리 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012151455A (ja) 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013175710A (ja) 2012-01-23 2013-09-05 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
WO2019025917A1 (ja) 2017-08-04 2019-02-07 株式会社半導体エネルギー研究所 半導体装置、及び表示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100295042A1 (en) * 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
CN102576734B (zh) * 2009-10-21 2015-04-22 株式会社半导体能源研究所 显示装置和包括显示装置的电子设备
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
WO2013039126A1 (en) * 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015108731A (ja) 2013-12-05 2015-06-11 ソニー株式会社 半導体装置およびその製造方法、並びに表示装置および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012151455A (ja) 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013175710A (ja) 2012-01-23 2013-09-05 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
WO2019025917A1 (ja) 2017-08-04 2019-02-07 株式会社半導体エネルギー研究所 半導体装置、及び表示装置

Also Published As

Publication number Publication date
JP2020174061A (ja) 2020-10-22
US20200321469A1 (en) 2020-10-08
US11189735B2 (en) 2021-11-30

Similar Documents

Publication Publication Date Title
US7977675B2 (en) Semiconductor device and method for manufacturing the same
JP6706570B2 (ja) 半導体装置、半導体装置の製造方法および表示装置
JP2010205987A (ja) 薄膜トランジスタおよびその製造方法並びに表示装置
TW201310646A (zh) 半導體裝置及其製造方法
JP2019102602A (ja) 半導体装置および表示装置
JP7284986B2 (ja) 半導体装置および表示装置
US20170053947A1 (en) Thin-film transistor, semiconductor unit, and electronic apparatus
US10431603B2 (en) Semiconductor device
JP2020136506A (ja) 半導体装置、表示装置および半導体装置の製造方法
JP2021197416A (ja) 半導体装置の製造方法、及び、半導体装置
JP6706587B2 (ja) 半導体装置、表示装置および電子機器
CN113219750A (zh) 液晶显示装置
JP6732829B2 (ja) 半導体装置および表示装置
TWI401750B (zh) 薄膜電晶體及其製造方法
JP2018170319A (ja) 半導体装置およびその製造方法、並びに表示装置
US11239371B2 (en) Thin-film transistor including source-drain electrodes connected to a semiconducting film and extending through a semiconductor auxiliary film
JP6732713B2 (ja) 半導体装置および表示装置
KR20150079249A (ko) 박막 트랜지스터 어레이 기판을 구비한 표시장치 및 그 제조방법
JP6781051B2 (ja) 半導体装置、表示装置および電子機器
US11127762B2 (en) Semiconductor device and display including wiring line having protective metal film
JP7437359B2 (ja) アクティブマトリクス基板およびその製造方法
JP2018113369A (ja) 半導体装置、表示装置および電子機器
US10879402B2 (en) Thin film transistor and display unit
US10607834B2 (en) Method of manufacturing semiconductor device by etching and washing
JP2019192851A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230515

R151 Written notification of patent or utility model registration

Ref document number: 7284986

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350