CN113219750A - 液晶显示装置 - Google Patents
液晶显示装置 Download PDFInfo
- Publication number
- CN113219750A CN113219750A CN202110157696.9A CN202110157696A CN113219750A CN 113219750 A CN113219750 A CN 113219750A CN 202110157696 A CN202110157696 A CN 202110157696A CN 113219750 A CN113219750 A CN 113219750A
- Authority
- CN
- China
- Prior art keywords
- layer
- liquid crystal
- gate
- region
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 258
- 239000004065 semiconductor Substances 0.000 claims abstract description 183
- 239000000758 substrate Substances 0.000 claims abstract description 116
- 230000000149 penetrating effect Effects 0.000 claims abstract description 15
- 239000003566 sealing material Substances 0.000 claims description 19
- 239000000126 substance Substances 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims 2
- 244000126211 Hericium coralloides Species 0.000 claims 1
- 239000010410 layer Substances 0.000 description 709
- 239000000463 material Substances 0.000 description 86
- 229910052751 metal Inorganic materials 0.000 description 75
- 239000002184 metal Substances 0.000 description 74
- 229920002120 photoresistant polymer Polymers 0.000 description 69
- 239000010408 film Substances 0.000 description 66
- 238000004519 manufacturing process Methods 0.000 description 48
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 26
- 230000002829 reductive effect Effects 0.000 description 25
- 239000011787 zinc oxide Substances 0.000 description 20
- 238000005530 etching Methods 0.000 description 19
- 229910044991 metal oxide Inorganic materials 0.000 description 18
- 238000003860 storage Methods 0.000 description 18
- 150000004706 metal oxides Chemical class 0.000 description 17
- 238000004544 sputter deposition Methods 0.000 description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 15
- 239000007789 gas Substances 0.000 description 15
- 238000000034 method Methods 0.000 description 15
- 239000000203 mixture Substances 0.000 description 15
- 230000000694 effects Effects 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 12
- 230000005684 electric field Effects 0.000 description 12
- 239000007769 metal material Substances 0.000 description 12
- 239000010936 titanium Substances 0.000 description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- RGOVYLWUIBMPGK-UHFFFAOYSA-N nonivamide Chemical compound CCCCCCCCC(=O)NCC1=CC=C(O)C(OC)=C1 RGOVYLWUIBMPGK-UHFFFAOYSA-N 0.000 description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 239000011733 molybdenum Substances 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium(II) oxide Chemical compound [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000004020 conductor Substances 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- 229910052750 molybdenum Inorganic materials 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- XOLBLPGZBRYERU-UHFFFAOYSA-N SnO2 Inorganic materials O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 6
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- -1 ZnO metal oxide Chemical class 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 5
- 229910001195 gallium oxide Inorganic materials 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 229910000990 Ni alloy Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 229910001069 Ti alloy Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910001316 Ag alloy Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- 229910000583 Nd alloy Inorganic materials 0.000 description 2
- 229910052772 Samarium Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000002159 nanocrystal Substances 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000005477 sputtering target Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910000636 Ce alloy Inorganic materials 0.000 description 1
- 229910000570 Cupronickel Inorganic materials 0.000 description 1
- 229910002482 Cu–Ni Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910000914 Mn alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910001362 Ta alloys Inorganic materials 0.000 description 1
- 229910008486 TiSix Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 229910007541 Zn O Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- HIPVTVNIGFETDW-UHFFFAOYSA-N aluminum cerium Chemical compound [Al].[Ce] HIPVTVNIGFETDW-UHFFFAOYSA-N 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- HPDFFVBPXCTEDN-UHFFFAOYSA-N copper manganese Chemical compound [Mn].[Cu] HPDFFVBPXCTEDN-UHFFFAOYSA-N 0.000 description 1
- WUUZKBJEUBFVMV-UHFFFAOYSA-N copper molybdenum Chemical compound [Cu].[Mo] WUUZKBJEUBFVMV-UHFFFAOYSA-N 0.000 description 1
- YOCUPQPZWBBYIX-UHFFFAOYSA-N copper nickel Chemical compound [Ni].[Cu] YOCUPQPZWBBYIX-UHFFFAOYSA-N 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- JZLMRQMUNCKZTP-UHFFFAOYSA-N molybdenum tantalum Chemical compound [Mo].[Ta] JZLMRQMUNCKZTP-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000036647 reaction Effects 0.000 description 1
- 238000006479 redox reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- SZJFGTWFLXTOHF-UHFFFAOYSA-N silicon tetraazide Chemical compound [N-]=[N+]=N[Si](N=[N+]=[N-])(N=[N+]=[N-])N=[N+]=[N-] SZJFGTWFLXTOHF-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 229910021654 trace metal Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
- G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
- G02F1/13685—Top gates
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
液晶显示器包括：晶体管，第1绝缘层和第2绝缘层之间的像素电极，以及第2绝缘层上的公共电极。所述晶体管包含：第1基板上的第1栅极、具有与第1栅极重叠的区域的第2栅极、第1栅极和第2栅极之间的氧化物半导体层、第1栅极和氧化物半导体层之间的第1绝缘层、以及氧化物半导体层和第2栅极之间的第2绝缘层。公共电极具有与像素电极重叠的区域。晶体管配置在第1绝缘层和氧化物半导体层之间，并且包含夹着第1栅极和第2栅极的第1氧化物导电层和第2氧化物导电层。像素电极是被设置为从第2氧化物导电层连续的。第1栅极以及第2栅极在氧化物半导体层外侧的区域通过贯穿第1绝缘层以及第2绝缘层的第1接触孔连接。
Description
相关申请的交叉引用
本申请要求基于在2020年2月5日提交的日本申请2020-018120的 优先权，并且在此引用所有公开内容。
技术领域
本发明的一个实施方式涉及液晶显示装置的像素结构。
背景技术
作为横向电场方式的主动矩阵型液晶显示器，公开了一种由介电常数 在3.3以下的透明绝缘物覆盖影像信号线，并且具有在细长的绝缘体凸起 上用透明导电体屏蔽影像信号布线的公共电极的液晶显示器(参阅特开 2004-341465号公报)。
发明内容
本发明要解决的技术问题
液晶显示装置具有屏蔽公共电极，用于屏蔽从信号线产生的电场。然 而，当层叠屏蔽电极时，层结构变得复杂，并且让像素的开口率降低。另 一方面，问题是若简化层结构，则从信号线产生的电场作用于液晶层，使 长期的可靠性降低。
解决技术问题的技术手段
本发明的实施方式之一为液晶显示装置，其包括：晶体管，第1绝缘 层和第2绝缘层之间的像素电极，第2绝缘层上的公共电极，以及夹着第 1栅极和第2栅极的第1氧化物导电层和第2氧化物导电层。所述晶体管 包含：第1基板上的第1栅极、具有与第1栅极重叠的区域的第2栅极、 第1栅极和第2栅极之间的氧化物半导体层、第1栅极和氧化物半导体层之间的第1绝缘层、以及氧化物半导体层和第2栅极之间的第2绝缘层。 公共电极具有与像素电极重叠的区域。晶体管配置在第1绝缘层和氧化物 半导体层之间，像素电极被设置为从第2氧化物导电层连续。第1栅极以 及第2栅极在氧化物半导体层外侧的区域内通过贯穿第1绝缘层以及第2 绝缘层的第1接触孔电连接。
根据本发明的一个实施方式的液晶显示装置包括晶体管、像素电极和 公共电极。晶体管包括：第1基板上的第1栅极；具有与第1栅极重叠的区 域的第2栅极；第1栅极和第2栅极之间的氧化物半导体层；第1栅极和 氧化物半导体层之间的第1绝缘层；氧化物半导体层和第2栅极之间的第 2绝缘层；以及夹着第1栅极和第2栅极的第1氧化物导电层和第2氧化 物导电层。公共电极设置在第2绝缘层上。晶体管配置在第1绝缘层和氧 化物半导体层之间，并且像素电极与第2氧化物导电层电连接。第1栅极 以及第2栅极在氧化物半导体层外侧的区域内通过贯穿第1绝缘层以及第 2绝缘层的第1接触孔电连接。
根据本发明的实施方式之一为液晶显示装置，其包括晶体管、第1像 素和第2像素电极。晶体管包括：第1基板上的第1栅极、具有与第1栅 极重叠的区域的第2栅极、第1栅极和第2栅极之间的氧化物半导体层、 第1栅极和氧化物半导体层之间的第1绝缘层、氧化物半导体层和第2栅 极之间的第2绝缘层；以及夹着第1栅极以及第2栅极的第1氧化物导电层和第2氧化物导电层。第1像素电极设置在第1基板和第1绝缘层之间。 第2像素电极设置在第2绝缘层上。晶体管配置在第1绝缘层和氧化物半 导体层之间，第1像素电极以及第2像素电极与从第2氧化物导电层连续 的布线电连接。第1栅极和第2栅极在氧化物半导体层外侧的区域内通过 贯穿第1绝缘层以及第2绝缘层的第1接触孔电连接。
发明的效果
根据本发明的实施方式之一，通过将双栅极晶体管设置在像素中，并 将连接到晶体管的布线埋入绝缘层中，能够在不提供屏蔽电极等的情况下 提高液晶显示装置的可靠性。
附图说明
图1示出本发明实施方式之一的液晶显示装置的结构。
图2示出本发明实施方式之一的液晶显示装置的显示部的电路结构的 一例。
图3示出本发明实施方式之一的液晶显示装置的数据信号线驱动电路 的一例。
图4A示出本发明实施方式之一的液晶显示装置的动作的时序图，也 示出FFS方式及IPS方式的液晶显示装置的动作。
图4B示出本发明实施方式之一的液晶显示装置的动作的时序图，也 示出PSVA方式的液晶显示装置的动作。
图5示出本发明实施方式之一的液晶显示装置的结构。
图6示出本发明实施方式之一的液晶显示装置的显示部的电路结构的 一例。
图7示出在根据本发明的实施方式之一的液晶显示装置中使用的晶体 管的平面图。
图7B示出根据本发明的实施方式之一的液晶显示装置中使用的晶体 管的截面图。
图8A示出在根据本发明的实施方式之一的液晶显示装置中使用的晶 体管的平面图。
图8B示出根据本发明的实施方式之一的液晶显示装置中使用的晶体 管的截面图。
图9示出根据本发明的实施方式之一的液晶显示装置中使用的晶体管 的截面图。
图10示出在根据本发明的实施方式之一的液晶显示装置中使用的晶 体管的截面图。
图11示出本发明的实施方式之一的液晶显示装置中使用的晶体管的 截面图。
图12A至图12C示出用于说明适用于根据本发明实施方式之一的液 晶显示装置中的晶体管的结构和操作的能带图。
图13示出本发明的实施方式之一所涉及的液晶显示装置的像素的平 面图。
图14A示出与图13所示的像素的线A1-A2和线B1-B2相对应的截面 图。
图14B示出与图13所示的像素的线C1-C2相对应的截面图。
图15示出本发明的实施方式之一的液晶显示装置的像素的截面图， 示出配置元件基板、对置基板以及液晶层的结构。
图16A和图16B示出根据本发明实施方式之一的液晶显示装置的像 素的截面图。
图17A示出本发明的实施方式之一的液晶显示装置的制造工序，示出 与图13所示的线A1-A2和B1-B2线相对应的截面图。
图17B示出根据本发明的实施方式之一的液晶显示装置的制造工序， 并且示出与图13所示的线C1-C2相对应的截面图。
图18A示出根据本发明的实施方式之一的液晶显示装置的制造工序， 示出与图13所示的线A1-A2和线B1-B2相对应的截面图。
图18B示出根据本发明的实施方式之一的液晶显示装置的制造工序， 并且示出与图13所示的线C1-C2相对应的截面图。
图19A示出本发明的实施方式之一的液晶显示装置的制造工序，示出 与图13所示的线A1-A2和线B1-B2相对应的截面图。
图19B示出根据本发明实施方式之一的液晶显示装置的制造工序，并 且示出与图13所示的线C1-C2相对应的截面图。
图20A示出本发明的实施方式之一的液晶显示装置的制造工序，示出 图13所示的线A1-A2和线B1-B2相对应的截面图。
图20B示出根据本发明实施方式之一的液晶显示装置的制造工序，并 且示出与图13所示的线C1-C2相对应的截面图。
图21A示出根据本发明的实施方式之一的液晶显示装置的制造工序， 并且示出与图13所示的线A1-A2和线B1-B2相对应的截面图。
图21B示出根据本发明实施方式之一的液晶显示装置的制造工序，并 且示出与图13所示的线C1-C2相对应的截面图。
图22示出本发明的实施方式所涉及的液晶显示装置的像素的平面图。
图23A示出与图22所示的线A3-A4和线B3-B4相对应的像素的截面 结构。
图23B示出与图22中所示的线C3-C4相对应的像素的截面结构。
图24示出本发明的实施方式所涉及的液晶显示装置的像素的平面图。
图25A示出与图24中所示的线A5-A6相对应的像素的截面结构。
图25B示出与图24中所示的线D1-D2相对应的像素的截面结构。
图26示出本发明的实施方式所涉及的液晶显示装置的像素的平面图。
图27A示出与图26中所示的线A7-A8相对应的像素的截面结构。
图27B示出与图26中所示的线C7-C8相对应的像素的截面结构。
图28示出本发明的实施方式所涉及的液晶显示装置的像素的平面图。
图29A示出本发明的实施方式之一的液晶显示装置的制造工序，示出 与图28所示的线A9-A10和线B9-B10相对应的截面图。
图29B示出根据本发明实施方式之一的液晶显示装置的制造工序，并 且示出与图28所示的线C9-C10相对应的截面图。
图30示出本发明的实施方式之一的液晶显示装置的像素的平面图。
图31A示出根据本发明实施方式之一的液晶显示装置的制造工序，并 且示出与图30所示的线A11-A12和线B11-B12相对应的截面图。
图31B示出根据本发明实施方式之一的液晶显示装置的制造工序，并 且示出与图30所示的线C11-C12相对应的截面图。
图32示出本发明的实施方式之一所涉及的液晶显示装置的像素的平 面图。
图33A示出根据本发明实施方式之一的液晶显示装置的制造工序，并 且示出对应于图32中所示的线A13-A14的截面图。
图33B示出根据本发明实施方式之一的液晶显示装置的制造工序，并 且示出对图32中所示的线C13-C14相对应的截面图。
图34示出为根据本发明的实施方式之一的液晶显示装置的像素的截 面结构，其中配置了元件基板和对置基板以及液晶层。
图35示出本发明的实施方式之一所涉及的液晶显示装置的像素的平 面图。
图36A示出根据本发明实施方式之一的液晶显示装置的制造工序，并 且示出与图35中所示的线A15-A16和线B15-B16相对应的截面图。
图36B示出根据本发明实施方式之一的液晶显示装置的制造工序，并 且示出与图35中所示的线C15-C16相对应的截面图。
图37示出本发明的实施方式之一所涉及的液晶显示装置的像素的平 面图。
图38A示出与图37中所示的线A17-A18相对应的像素的截面结构。
图38B示出与图37所示的线B17-线B18相对应的像素的截面结构。
图39示出本发明的实施方式之一所涉及的液晶显示装置的像素的平 面图。
图40A示出与图39中所示的线A19-A20相对应的像素的截面结构。
图40B示出与图39中所示的线C19-C20相对应的像素的截面结构。
图41示出本发明的实施方式之一的液晶显示装置的像素的截面结构， 示出配置元件基板和对置基板，以及液晶层的结构。
图42示出根据本发明实施方式之一的液晶显示装置的像素的亮度特 性与施加信号电压的关系的示意图。
图43A示出根据本发明实施方式之一的液晶显示装置的制造工序，并 且示出与图39所示的线A19-A20相对应的截面图。
图43B示出根据本发明实施方式之一的液晶显示装置的制造工序，并 且示出与图39所示的线C19-C20相对应的截面图。
图44A示出根据本发明实施方式之一的液晶显示装置的制造工序，并 且示出与图39所示的线A19-A20相对应的截面图。
图44B示出根据本发明实施方式之一的液晶显示装置的制造工序，并 且示出与图39中所示的线C19-C20相对应的截面图。
图45A示出根据本发明实施方式之一的液晶显示装置的制造工序，并 且示出与图39所示的线A19-A20相对应的截面图。
图45B示出根据本发明实施方式之一的液晶显示装置的制造工序，并 且示出与图39所示的线C19-C20相对应的截面图。
图46A示出根据本发明实施方式之一的液晶显示装置的制造工序，并 且示出与图39中所示的线A19-A20相对应的截面图。
图46B示出根据本发明实施方式之一的液晶显示装置的制造工序，并 且示出与图39中所示的线C19-C20相对应的截面图。
图47A示出根据本发明实施方式之一的液晶显示装置的制造工序，并 且示出与图39中所示的线A19-A20相对应的截面图。
图47B示出根据本发明实施方式之一的液晶显示装置的制造工序，并 且示出与图39所示的线C19-C20相对应的截面图。
图48示出本发明的实施方式之一所涉及的液晶显示装置的像素的平 面图。
图49示出图48中所示的像素的截面结构，该截面结构与线C21-C22 相对应。
图50示出本发明的实施方式之一所涉及的液晶显示装置的像素的平 面图。
图51A示出与图50中所示的线A23-A24相对应的像素的截面结构。
图51B示出与图50中所示的线C23-C24相对应的像素的截面结构。
具体实施方式
以下，参照附图等说明本发明的实施方式。然而，本发明包括许多不 同的方式，不限于下面所示的实施方式来解释。为了使描述更加清楚，与 实际实施方式相比，附图可以示意地表示每个部件的宽度、厚度、形状等， 但附图至多只是示例，并不一定限制本发明的内容。此外，在本发明中， 当一个附图中描述的特定元件与另一个附图中描述的特定元件具有相同或 对应的关系时，给出相同的符号(或者在作为符号描述的数字后面加上a、 b等的符号)，并且可以适当地省略重复的描述。另外，对各要素标注″第 1″、″第2″的文字是用于区别各要素的方便的标识，只要没有特别的说明， 就没有其他的意思。
在本说明书中，如果一个构件或在另一个构件或区域的“上方(或下 方)”，除非另有限制，这不仅包括在另一个构件或区域的正上方(或正下 方)的情况，而且包括在另一个构件或区域的上方(或下方)的情况。也 即，包括在另一构件或区域上方(或下方)的构件或区域与另一构件或区 域之间包含别的构成要素的情况。
1.液晶显示装置的结构
以下说明根据本发明的一个实施方式的液晶显示装置的电路结构。在 以下的说明中，例示能够适用于FFS(Fringe Field Switching)方式以及IPS (In PlaneSwitching)方式的电路结构以及能够适用于PSVA(Polymer Stabilized VerticalAlignment)方式的电路结构。
1-1.FFS方式及IPS方式的液晶显示装置
图1示出根据本发明实施方式的FFS系统和IPS系统的液晶显示装置 200a的配置。液晶显示器200a具有在相对配置的第1基板100和第2基板 102之间设置液晶层(未图示)的结构。液晶显示装置200a具有利用液晶的 电光效应显示图像的显示部104。显示部104至少配置有1个像素106、扫 描信号线116、公共信号线117和数据信号线118。至少1个像素106由多 个像素组成。多个像素106适当地排列在显示部104上。多个像素106布 置在与例如条状阵列、马赛克阵列、三角(delta)阵列或笔片(Pentile) 阵列相对应的地方。
扫描信号线驱动电路108、公共信号线驱动电路109和数据信号线驱 动电路110可以适当地布置在液晶显示装置200a的显示部104的外侧区域 中。扫描信号线116连接到扫描信号线驱动电路108。公共信号线117连 接到公共信号线驱动电路109。数据信号线118连接到数据信号线驱动电 路110。扫描信号线驱动电路108将扫描信号输出到扫描信号线116。公共 信号线驱动电路109将公共信号输出到公共信号线117。数据信号线驱动 电路110将视频信号输出到数据信号线118。
液晶显示器200a包括设置在第1基板100的端部的输入端子部112。 输入端子部112包括至少1个端子电极114。至少一个端子电极114由多 个端子电极114组成。多个端子电极114适当地布置在输入端子部分112。 输入端子部112是与外部电路的连接部，是与未示出的挠性印刷线路板连 接的部分。
图1也示出像素106的等效电路。像素106包括晶体管202、液晶元 件204和存储电容元件206。晶体管202具有被称为栅极的控制端子和被 称为源极和漏极的输入输出端子。晶体管202的栅极(控制端子)与扫描信号 线116电连接，源极及漏极中的一方(第1输入输出端子)与数据信号线118 电连接，源极及漏极中的另一方(第2输入输出端子)与液晶元件204及存储 电容元件206电连接。液晶元件204和存储电容元件206电连接到公共信 号线117。
晶体管202的导通状态和截止状态由从扫描信号线116输入到栅极 (控制端子)的扫描信号控制。当晶体管202导通时，视频信号从数据信 号线118输入到像素106。当视频信号输入到像素106时，基于数据信号 的电压施加到液晶元件204，并且存储电容元件206被基于数据信号的电 压充电。液晶元件204包括一对电极和液晶层。在液晶元件204中，一个电极(也称为像素电极)电连接到晶体管202，而另一个电极(公共电极) 电连接到公共信号线117。在液晶元件204中，液晶分子的取向由基于视 频信号的电压和施加到公共信号线117的电压控制。液晶显示装置200a具 有通过分别控制多个像素106中的液晶的取向状态来将图像显示在显示部 104的功能。
图2示出FFS方法和IPS方法中的显示单元104的电路配置。在显示 单元104中，像素106(nRm)、106(nGm)、106(nBm+1)和106(nRm+1) 被排列在第n行中，并且像素106(n+1Rm)、106(n+1Gm)、106(n+1Bm+1) 和106(n+1Rm+1)被排列在第n+1行中。每个像素设置有晶体管202。设置在每个像素中的晶体管202连接到扫描信号线116和数据信号线118。每 个像素具有像素电极以及公共电极。
图2示出将每个像素以与条状排列相对应的方式布置的示例。即，图2表示按照各列排列红色(R)像素、绿色像素(G)以及蓝色像素(B)的一例。 每个像素连接到扫描信号线116。像素106(nGm)和106(nRm+1)与对应于第n 行配置的第1扫描信号线116(GAn)连接，像素106(nRm)和106(nBm+1)与对应 于第n行配置的第2扫描信号线(GBn)连接，像素106(n+1Gm)和106(n+1Rm+1) 与对应于第n+1行配置的扫描信号线116(GAn+1)连接，像素106(n+1Rm)和 106(n+1Bm+1)与对应于第n+1行配置的第2扫描信号线116(GBn+1)连接。每 个像素连接到数据信号线118。像素106(nRm)、106(nGm)、106(n+1Rm)以及 106(n+1Gm)与第m列对应的第1数据传输线118(Dm)连接，像素106(nBm+1)、 106(nRm+1)、106(n+1Bm+1)以及106(n+1Rm+1)与第m+1列对应的第2数据信号 线118(Dm+1)连接。配置在第n行的像素的公共电极与第1公共信号线 117(COMn)连接，配置在第n+1行的像素的公共电极与第2公共信号线 (COMn+1)连接。
如图2所示，通过将两条扫描信号线设置在每行中，能够减少数据信 号线的数量。例如，属于第n行的像素106(nRm)和像素106(nGm)与第1数 据传输信号线118(Dm)相连接，从同一数据线中输入视频信号。同样，属于 第n行的像素106(nBm+1)和像素106(nRm+1)连接到第2数据信号线118(Dm+1)， 从同一数据信号线输入视频信号。
图3示出数据信号线驱动电路110的配置示例。图3示出由安装在柔 性印刷布线基板(FPC基板)101上的驱动器IC111和形成在第1基板100上 的多路分离器209构成数据信号线驱动电路110的一例。FPC101通过设置 在第1基板100上的端子电极114连接。连接到驱动器ICl11的输出信号 线115连接到解复用器209，并被分配到多条数据信号线。图3示出从驱动器IC111延伸的1条输出信号线115被输入到多路分配器209的1个块， 还分支为3条数据信号线118(D1)、118(D2)、118(D3)的结构。由解复用器 209分支的数目是任意的。
解复用器209可以由具有与提供给像素106的晶体管202相同的结构 的晶体管形成。根据本实施方式的液晶显示装置200a通过COF(薄膜覆晶) 安装驱动器IC，并且通过驱动器IC执行视频信号的处理。此外，在配置 有显示部104的第1基板100上设置多路分离器209，使用多路分离器209 将驱动器IC111的输入信号线分支为多条数据信号线118。通过这样的结 构，能够减小驱动器IC111的电路规模，并且能够减小驱动器IC111的功 耗。
图4A表示输入到第1扫描信号线116(GAn)、第2扫描信号线116(GBn)、 第1数据传输信号线118(Dm)以及公共信号线117(COMn)的信号的时序图。 图4A所示的时序图示出帧反转驱动方式的示例。在某一帧中，当公共信号 线117的公共电压反转时，选择第n行的第1扫描信号线(例如，第1扫描 信号线116(GAn))，向偶数列的像素写入视频信号。第n行的第2扫描信号 线(如第2扫描信号线(GBn))从第1扫描信号线的选择信号中以半脉冲延迟 开启，预充电奇数列的像素，第1扫描信号线的选择信号关闭后，写入视 频信号。以这种方式，写入视频信号在显示单元104的每一行的像素中。 在下一帧中，公共信号线117的公共电压被反转，视频信号的电压电平被 相应地反转，并且执行类似的操作。因此，在FFS方式和IPS方式的液晶 显示装置200a中可以应用帧反转驱动方式。
1-2.PSVA方式的液晶显示装置
图5示出根据本发明实施方式的PSVA系统的液晶显示装置200b的 结构。液晶显示器200b具有在相对配置的第1基板100和第2基板102之 间设置有液晶层(未图示)的结构。液晶显示装置200a具有利用液晶的电光 效应显示图像的显示部104。在液晶显示装置200b中，扫描信号线驱动电 路108和数据信号线驱动电路110适当地布置在显示部104的外侧区域中。 设置在显示部104中的扫描信号线116连接到扫描信号线驱动电路108， 并且数据信号线118连接到数据信号线驱动电路110。扫描信号线驱动电 路108将扫描信号输出到扫描信号线116，数据信号线驱动电路110将视 频信号输出到数据信号线118。液晶元件204和存储电容元件206的一个 端子电连接到晶体管202，并且公共电压施加到另一个端子。
图6示出PSVA方式中的显示单元104的电路结构。图6示出如下模 式：像素106(nRm)、106(nGm)、106(nBm+1)和106(nRm+1)排列在显 示单元104的第n行中，并且像素106(n+ 1Rm)、106(n+1Gm)、106(n+1Bm+1) 和106(n+1Rm+1)排列在第n+1行中。每个像素设置有连接到数据信号线 118的晶体管202。
图6示出每个像素以与条状排列相对应的方式布置的结构。像素 106(nGm)和106(nRm+1)与对应于第n行配置的第1扫描信号线116(GAn)连接， 像素106(nRm)和106(nBm+1)与对应于第n行配置的第2扫描信号线(GBn)连 接，像素106(n+1Gm)和106(n+1Rm+1)与对应于第n+1行配置的扫描信号线 116(GAn+1)连接，像素106(n+1Rm)和106(n+1Bm+1)与对应于第n+1行配置的 第2扫描信号线116(GBn+1)连接。每个像素连接到数据信号线118。像素 106(nRm)、106(nGm)、106(n+1Rm)以及106(n+1Gm)与第m列对应的第1数据传 输线118(Dm)连接，像素106(nBm+1)、106(nRm+1)、106(n+1Bm+1)以及 106(n+1Rm+1)与第m+1列对应的第2数据信号线118(Dm+1)连接。如上所述， 图6所示的像素电路与FFS方式和IPS方式的像素电路同样在每行中设置两条扫描信号线，从而减少了数据信号线的数量。
图4B示出输入到第1扫描信号线116(GAn)、第2扫描信号线116(GBn) 以及第1信号线118(Dm)的信号的时序图。图4B所示的时序图示出点反转 驱动系统的示例，其中公共电压是恒定的。在某帧中，选择第n行的第1 扫描信号线(例如，第1扫描信号线116(GAn))，对偶数列的像素写入视频 信号。接着，选择第n行的第2扫描信号线(例如，第2扫描信号线(GBn))， 输入以公共电压为基准时与偶数列相反极性的视频信号。因此，在PSVA 系统的液晶显示装置200b中可以应用点反转驱动系统。
1-3.伴随像素高清晰度化的技术问题
晶体管202是具有由半导体薄膜形成的沟道区的薄膜晶体管。晶体管 202与扫描信号线116和数据信号线118一起使用通过光刻的精细图案化 技术来制造。为了降低液晶显示装置200a、200b的制造成本，光掩模的数 量被认为需要减少。然而，扫描信号线116和数据信号线118必须交叉布 置。此外，这些布线的一部分必须设置成与用于密封液晶层的密封图案交 叉。扫描信号线116和数据信号线118由金属布线形成，但是金属布线不 能在与密封图案重叠的部分暴露。因此，必须使用无机绝缘膜覆盖金属布 线。当密封材料和金属布线直接接触时，空气中的水分(H2O)容易通过 密封材料和金属布线之间的界面渗透到液晶层中，从而导致可靠性的降低。
液晶显示装置200a、200b能够通过增加布置在显示部104中的多个 像素106的密度来显示高清晰度图像。但是，当显示部104的像素数增加 时，每个帧的信号写入时间变短，因此要求晶体管202的高速动作。一般， 晶体管的场效应迁移率通常根据形成沟道的半导体的种类而不同。比如， 采用非晶硅薄膜晶体管(非晶硅TFT)的场效应迁移率为0.5cm2/Vsec左右， 以驱动全高清(2K)的液晶显示器为限。另一方面，在分辨率为8K的液晶显 示器中，需要将写入时间缩短到1.9μsec左右。因此，非晶硅TFT的驱动 能力不足，需要通过分割驱动(将屏幕分割成多个区域进行驱动的系统) 来弥补驱动能力的不足。问题是分割驱动系统使驱动电路的结构变得更加 复杂，因此液晶显示装置的制造成本以及功耗增加。
随着像素的密度的增加，要求构成像素的晶体管能够处理高速操作。 另外，液晶显示装置不仅要求晶体管的高性能化，而且要求实现高画质化， 并且要求制造成本的低廉化。在下文中，示出能够满足上述要求的液晶显 示装置的一个实施方式。
2.晶体管和背板结构
下面详细描述根据本发明的一个实施方式的用于液晶显示装置200a、 200b的晶体管202。在本实施方式中，晶体管202是薄膜晶体管，并且具 有如下所示的至少两种结构。
2-1.晶体管的第1个结构实例
图7A及图7B表示晶体管的第1结构实例。图7A是晶体管202的平 面图。图7B示出与图7A中所示的线X1-X2相对应的晶体管202的截面结 构。
晶体管202包括氧化物半导体层128、第1栅极120、以及第2栅极 132。在第1栅极120和氧化物半导体层128之间设置第1绝缘层122，在 氧化物半导体层128和第2栅极132之间设置第2绝缘层130。第1绝缘 层122设在第1栅极120和氧化物半导体层128之间，第2绝缘层130设 置在氧化物半导体层128和第2栅极132之间。第1绝缘层122，以及第2 绝缘层130具有作为将第1栅极120，以及第2栅极132与氧化物半导体 层128绝缘的栅绝缘膜的功能。
晶体管202具有第1氧化物导电层124a以及第2氧化物导电层124b 设置在第1绝缘层122和氧化物半导体层128之间的结构。第1氧化物导 电层124a及第2氧化物导电层124b分别配置为使其一端(尖端部分)与第1 栅极120及第2栅极132重叠。第1氧化物导电层124a及第2氧化物导电 层124b以与氧化物半导体层128的第1栅极120侧的面(第1面)接触的方式来设置。第1氧化物导电层124a及第2氧化物导电层124b是由属于与 氧化物半导体层128相同的金属氧化物的材料形成的。第1氧化物导电层 124a及第2氧化物导电层124b由于与氧化物半导体层128欧姆接触，因此 可视为源电极以及漏电极。另外，第1氧化物导电层124a以及第2氧化物 导电层124b与氧化物半导体层128相比导电性高，因此可以认为在与氧化 物半导体层128接触的界面上形成源区和漏区。
第1氧化物导电层124a的一端和第2氧化物导电层124b的一端分开 配置。第1氧化物导电层124a的一端和第2氧化物导电层124b的一端相 对配置。并且，第1氧化物导电层124a的一端和第2氧化物导电层124b 的一端被配置为与第1栅极120以及第2栅极132重叠。晶体管202具有 所谓的栅极重叠结构，其中源极区和漏极区的一端基本上与栅极重叠。通过这样的结构，晶体管202能够获得高导通电流。
第1金属层126a配置在第1氧化物导电层124a和氧化物半导体层128 之间。第2金属层126b配置在第2氧化物导电层124b和氧化物半导体层 128之间。第1金属层126a及第2金属层126b是任意部件，可以适当设置。 第1金属层126a以及第2金属层126b，例如用于将晶体管202与其他元件 电连接的布线。第1金属层126a以及第2金属层126b配置在远离氧化物 半导体层128中形成的沟道区域的位置上。晶体管202在电路中具有连接 到布线的结构。晶体管202具有在第1金属层126a及第2金属层126b上 形成的与布线连接的结构，也具有通过金属能够防止沟道区域污染的结构。
晶体管202具有第1栅极120和第2栅极132相互电连接的结构。图 7A所示的第1接触孔134是贯穿第1绝缘层122及第2绝缘层130的孔， 设置在氧化物半导体层128的沟道形成的区域外侧。
晶体管202具有双栅极结构，其中栅极布置在氧化物半导体层128的 上方和下方。具有双栅极结构的晶体管202能够在完全空乏型的状态下动 作。晶体管202即使在完全空乏型的状态下不动作，也能够在氧化物半导 体层128的第1面侧(第1栅极120侧)和第2面侧(第2栅极132侧)上形成 沟道的状态(部分空乏型)动作。晶体管202在作为完全空乏型或部分空乏型 动作时，能够排除由半导体层和绝缘层(第1绝缘层122、第2绝缘层130) 的界面及其附近存在的金属层126形成的电场的影响，能够防止阈值电压 的变动。
其次，说明构成晶体管202的氧化物半导体层128、氧化物导电层 124(第1氧化物导电层124a、第2氧化物导电层124b)、绝缘层(第1绝缘 层122、第2绝缘层130)、栅电极(第1栅极120及第2栅极132)以及金属 层126(第1金属层126a及第栅极)的详细情况。
2-1-1.氧化物半导体层
氧化物半导体层128包含选自铟(In)，锌(Zn)，镓(Ga)，锡(Sn)， 铝(Al)和镁(Mg)中的一种或多种作为元素。例如，形成氧化物半导体 层128的氧化物半导体材料选自三元氧化物材料，二元氧化物材料和一元 氧化物材料。作为四元氧化物材料，可以举出In2O3-Ga2O3-SnO2-ZnO系氧 化物材料。作为三元类氧化物材料，可以举出In2O3-Ga2O3-ZnO系氧化物 材料、In2O3-SnO2-ZnO系氧化物材料、In2O3-Al2O3-ZnO系氧化物材料、 Ga2O3-SnO2-ZnO系氧化物材料、Ga2O3-Al2O3-ZnO系氧化物材料以及 SnO2-Al2O-ZnO系氧化物材料。作为二元氧化物材料，可以举出In2O3-ZnO 系氧化物材料、SnO2-ZnO系氧化物材料、Al2O3-ZnO系氧化物材料、 MgO-ZnO系氧化物材料、SnO2-MgO系氧化物材料、In2O3-MgO系氧化物 材料。作为一元氧化物材料，可以举出In2O3系金属氧化物材料，SnO2系 金属氧化物材料和ZnO系金属氧化物材料。这些氧化物材料可以包括硅(Si)，镍(Ni)，钨(W)，铪(Hf)，钛(Ti)，钐(Sm)，铁(Fe)和 钽(Ta)。In-Ga-Zn-O系氧化物材料至少含有In，Ga和Zn的氧化物材料， 其组成比没有特别限制。作为另一种表示，作为氧化物半导体层128可以 使用由化学式InMO3(ZnO)m(m＞0)来表示的薄膜。M表示选自Ga， Al，Mg，Ti，Sm，Ta，W，Hf和Si中的一种或多种金属元素。上述四元 系氧化物材料、三元系氧化物材料、二元系氧化物材料以及一元系氧化物 材料，其包含的氧化物不限于化学计量学组成的组合物，也可由具有从化 学计量学组成偏离的组成的氧化物材料组成。
氧化物半导体层128通过溅射法制造。作为溅射装置，使用磁控溅射 装置和电感耦合等离子体溅射装置。溅射靶使用上述四元系氧化物材料、 三元系氧化物材料、二元系氧化物材料或一元系氧化物材料的烧结体。作 为溅射气体，使用氩(Ar)，氙(Xe)等纯稀有气体，稀有气体和氧(O2) 的混合气体或稀有气体、氧(O2)和氢(H2)的混合气体。此外，氧化物 半导体层128可以通过涂覆方法(湿法)制造。在通过涂覆法制造氧化物 半导体层128的情况下，将包含上述四元系氧化物材料、三元系氧化物材 料、二元系氧化物材料、一元系氧化物材料或这些氧化物的前驱体的组合 物溶液涂覆在基板上，还进行干燥和烧成的处理。
氧化物半导体层128的载流子浓度优选为约1×1015/cm3至5×1018/cm3， 以形成晶体管202的沟道区。当氧化物半导体层128的载流子浓度在所述 范围内时，可以实现常关晶体管。此外，通断比(导通电流与关断电流之 比)可以达到107-1010左右。
2-1-2.氧化物导电层
第1氧化物导电层124a及第2氧化物导电层124b是由具有导电性的 金属氧化物材料、金属氮化物材料或金属氮氧化物材料形成的。作为金属 氧化物材料，例如使用氧化铟锡(In2O3.SnO2：ITO)，氧化铟锌 (In2O3.ZnO：IZO)和氧化锡(SnO2)。由这样的金属氧化物材料形成的第 1氧化物导电层124a及第2氧化物导电层124b能够与氧化物半导体层128 形成良好的欧姆接触。
在第1氧化物导电层124a及第2氧化物导电层124b中，可使用氧化 钛(TiOx)等作为金属氧化物材料。在第1氧化物导电层124a及第2氧化物 导电层124b中，作为金属氮化物材料，可使用氮化钛(TiNx)、氮化锆(ZrNx) 等。在第1氧化物导电层124a及第2氧化物导电层124b中，作为金属氮 氧化物材料，可使用氮氧化钛(TiOxNy)、氮氧化钽(TaOxNy)、氮氧化物锆 (ZrOxNy)、氮氧化物(HfOxNy)等。用于提高导电性的微量金属元素可以添加 到这些金属氧化物材料，金属氮化物材料和金属氧氮化物材料中。例如， 可以在氧化钛(TiOx)中添加铌(TiOx：Nb)。在第1氧化物导电层124a及第2 氧化物导电层124b上，通过使用这些金属氧化物材料、金属氮化物材料或 金属氮氧化物材料，即使在第1金属层126a及第2金属层126b接触的情 况下，也可保持接触部的化学稳定性。也就是说，通过将在此处举例说明 的金属氧化物材料、金属氮化物材料或金属氮氧化物材料用作第1氧化物 导电层124a及第2氧化物导电层124b，可以防止与具有低电位的金属(例 如铝)的氧化还原反应(局部电池反应)。
2-1-3.绝缘层
第1绝缘层122及第2绝缘层130是由无机绝缘材料形成的。作为无 机绝缘材料，可以使用氧化硅、氮化硅、氧氮化硅、氧化铝等。第1绝缘 层122及第2绝缘层130具有由这些无机绝缘材料形成的绝缘膜的单层结 构或由多个绝缘膜层叠而形成的叠层结构。例如，第1绝缘层122可以具 有从第1基板100侧层叠氮化硅膜和氧化硅膜的结构。另外，第2绝缘层130可具有从氧化物半导体层128侧层叠氧化硅膜和氮化硅膜的结构。第1 绝缘层122及第2绝缘层130通过由组成不同的多个无机绝缘膜层叠而成， 可减轻内部应力，并可提高对水蒸气等的阻隔性。
在本发明的实施方式中，第1绝缘层122的膜厚大于第2绝缘层130 的膜厚。由于第1绝缘层122较厚，能够大幅度减少扫描信号线116和数 据信号线118的短路，从而可提高成品率。另外，由于第2绝缘层130的 膜厚较薄，可增大晶体管202的导通电流。第1绝缘层122的膜厚为 250nm-500nm范围内，优选为第2绝缘层130的膜厚为第1绝缘层122厚 度的一半左右。例如，第1绝缘层122的膜厚最好在125nm-250nm范围内。 在这样的第1绝缘层122及第2绝缘层130上形成晶体管202，能够得到 良好的电气特性。
2-1-4.栅电极
第1栅极120及第2栅极132是使用铝(Al)、钼(Mo)、钨(W)、锆(Zr) 等金属材料形成的。例如，第1栅极120及第2栅极132是使用铝(Al)、钼 ·钨(MoW)合金等膜形成的。另外，第1栅极120及第2栅极132也可使 用铝合金、铜合金或银合金形成。作为铝合金，可以应用铝钕合金(Al-Nd)、 铝铈合金(Al-Ce)、铝钕镍合金(Al-Nd-Ni)、铝碳镍合金(Al-C-Ni)、 铜钼合金(Cu-Mo)、铜锰合金(Cu-Mn)等。另外，第1栅极120及第2 栅极132也可由氧化铟锡(ITO)、氧化铟锡(IZO)、氧化锌(ZnO)等透明导电 膜形成。
2-1-5.金属层
第1金属层126a及第2金属层126b由铝(Al)、铜(Cu)等导电率高的 金属材料形成。例如，第1金属层126a及第2金属层126b是使用铝合金、 铜合金或银合金形成的。铝合金由铝钕合金(Al-Nd)，铝钛合金(Al-Ti)， 铝硅合金(Al-Si)，铝钕镍合金(Al-Nd-Ni)，铝碳镍合金(Al-C-Ni)和 铜镍合金(Cu-Ni)等金属材料形成。第1金属层126a及第2金属层126b 由这样的金属材料形成，因此具有耐热性，可降低布线电阻。
图8A及图8B示出晶体管202的第1结构的变形例。图8A是晶体管 202的平面图。图8B示出对应于图8A中所示的线X1-X2的晶体管202的 截面结构。
图8A及图8B中所示的晶体管202具有用激光照射氧化物半导体层 128以在氧化物半导体层128中形成低电阻区域127的结构。低电阻区域 127形成在氧化物半导体层128与第2栅极132重叠的区域外侧的区域内。
为了使具有宽带隙的氧化物半导体吸收光，用于所述处理的激光束优 选为短波长激光束。例如，优选用诸如KrF准分子激光(波长248nm)，XeCl准分子激光(波长308nm)和XeF准分子激光(波长351nm)的紫外 线激光照射。例如，通过用激光束照射氧化物半导体层128，产生氧缺陷 (施主)，并且降低其照射区域的电阻。当用氩(Ar)等惰性气体离子照 射氧化物半导体层128而不使用激光束照射氧化物半导体层128时，也可 以获得类似的有利效果(低电阻)。
低电阻区域127自主集成地形成在氧化物半导体层128中。也就是说， 通过从第2栅极132的侧照射激光，第2栅极132作为对激光进行遮光的 掩模发挥功能，使得低电阻区域127形成在氧化物半导体层128与第2132 重叠的区域外侧。
由于低电阻区域127，第1氧化物导电层124a及第2氧化物导电层 124b的端部能够以不重叠第1栅极120以及第2栅极132的方式配置。第 1氧化物导电层124a及第2氧化物导电层124b的端部的从第1栅极120 及第2栅极132离开的距离(偏移幅度WL)可以为0.5μm-2.0μm。
图8A和8B所示的晶体管202包括以自主集成的方式形成有低电阻 区域127的氧化物半导体层128。晶体管202的沟道长度由低电阻区域127 以自主集成的方式形成，因此减小特性的变化。通过使用具有形成有低电 阻区域127的氧化物半导体层128的晶体管202可以增加导通电流。
2-2.晶体管的第2个结构示例
图9显示晶体管202的第2结构例的截面概略图。对于第1个结构实 例，第2个结构实例的结构不同之处在于氧化物半导体层128的结构。以 下，以与第1个结构实例不同的部分为中心进行说明。
氧化物半导体层128包括至少两个区域。具体来说，如图9所示，氧 化物半导体层128包括第1区域129a和第2区域129b。在氧化物半导体层 128中，第1区域129a存在于第1栅极120侧，第2区域129b存在于第2 栅极132侧。图9表示第1区域129a和第2区域129b在氧化物半导体层 128中具有明确边界的情况，但是也可能存在第1区域129a和第2区域129b 不具有明确边界的情况。第1区域129a占氧化物半导体层129的大部分， 第2区域129b作为表层的薄区域存在。第2区域129b是相对于第1区域129a极薄的区域，例如当第1区域129a具有30nm-100nm的膜厚时，第2 区域129b具有2nm-10nm的不到十分之一的厚度。
在氧化物半导体层128中，第1区域129a和第2区域129b具有不同 的性质。例如，第1区域129a和第2区域129b的载体浓度(多数载流子浓 度)不同。即，相对于第1区域129a的载流子浓度，第2区域129b的载流 子浓度低。例如，当第1区域129a的载流子浓度在1×1015/cm3以上、 5×1018/cm3以下的范围内时，第2区域129b的载流子浓度在1×1011/cm3以 上，小于1×1015/cm3的范围。与此相对应，虽然第1区域129a的导电率具 有1×10-5S/cm以上、1×101S/cm以下的范围，但是第2区域129b的导电率 为1×10-10S/cm以上、小于1×10-5S/cm的范围内。
在氧化物半导体层128中，结晶率在第1区域129a和第2区域129b 之间也可以有所不同。例如，第1区域129a是非晶体、或者非晶体和纳米 微晶体混合存在，与此相对，第2区域129b是纳米微晶体、或者纳米微晶 体和非晶体混合存在。当非晶和纳米微晶混合在第1区域129a和第2区域 129b中的情况下，第2区域129a的纳米微晶的比例高于第1区域129b的纳米微晶的比例。第2区域129b，除了纳米微晶外，或作为代替纳米微晶， 可以含有粒径较大的小平面状晶粒。
第1区域129a及第2区域129b是通过改变成膜条件而制造的。例如， 在用溅射法成膜氧化物半导体层128时，第1区域129a是用氩气(Ar)等稀 有气体作为溅射气体制成的，第2区域129b是使用氩气(Ar)等稀有气体和 氧气(O2)气体作为溅射气体制成的。当氧化物半导体层128通过溅射法成膜 时，第1区域129a及第2区域129b在保持辉光放电的同时连续形成。但 是，作为第2区域129b的成膜条件，通过提高氧分压(相对于氩(Ar)的氧气 (O2)的比例)，能够降低供体缺陷，提高结晶率，形成致密的区域(密度高的 区域)。
氧化物半导体层128的第1区域129a及第2区域129b可仅在结晶率 不同的情况下组成相同。在氧化物半导体层128中第1区域129a及第2区 域129b为同种金属氧化物，但组成也可不同。另外，第1区域129a和第2 区域129b的组成也可以不同，结晶率也可以不同。例如，当氧化物半导体 层128由In2O3-Ga2O3-ZnO系氧化物材料形成时，如上所述，通过改变溅射条件，将第1区域129a作为非结晶态或非晶和纳米微晶混合的状态，可 使第2区域129b处于纳米微晶态或纳米微晶和多晶混合的状态。当第1区 域129a和第2区域129b两者在非晶和纳米微晶混合的状态下，与第1区 域129a相比，可增大第2区域129b中的纳米微晶的比例。
晶体管202可以具有如图10所示的构成，其中第1金属层126a及第 2金属层126b设置在第1绝缘层122上，其上层一侧配置有第1氧化物导 电层124a及第2氧化物导电层124b。根据这样的结构，第1氧化物导电层 124a及第2氧化物导电层124b上表面的大致整个表面(以及侧面)与氧化物 半导体层128接触，可进一步降低触点电阻。在图10所示的晶体管202中， 需要分别使用不同光掩模对第1金属层126a以及第2金属层126b和第1 氧化物导电层124a以及第2氧化物导电层124b进行图案化。因此，与图9 所示的晶体管相比，光掩模的数量增加(光刻的步骤增加)。然而，图10 中所示的晶体管202可以获得与图9中所示的晶体管相同的良好的可靠性。
图11表示晶体管202的第2结构的变形例。如图11所示，氧化物半 导体层128可以包括低电阻区域127。低电阻区域127可以以包括第1区 域129a以及第2区域129b的方式来形成。也就是说，即使氧化物半导体 层128含有第1区域129a和第2区域129b的情况下，也可以形成具有自 主集成地形成源区域以及漏区域的晶体管202。
在图9中，在氧化物半导体层128的第1区域129a和第2区域129b 具有同一组成的情况下，如果在这2个区域中纳米微晶的比例(结晶率)不同， 则各个区域的能带隙能量的大小不同。也就是说，第1区域129a的带隙变 得比第2区域129b的带隙小。例如，在氧化物半导体层128的组成相同、 且第1区域129a的带隙在2.8eV以上、不足3.0eV的情况下，结晶率高的 第2区域129b的带隙在3.0eV以上、3.2eV以下的范围内。随着结晶率不 同，第1区域129a的功函数变得比第2区域129b的功函数大。图12A用 能带图表示这种状态。在第1区域129a和第2区域129b接合的状态下， 第2区域129b的导带的底部能级(Ec)高于第1区域129a的导带的底部能级 (Ec)。例如，第1区域129a中的传导带底部的能级(Ec)高于第2区域129b中的导带的底部能级(Ec)，其差的绝对值为0.3eV以上。
当对将具有这种带结构的氧化物半导体层128应用于晶体管202的情 况进行考察时，如下所述，可以了解埋入沟道结构的形成。第2区域129b 存在于相当于栅绝缘膜的第1绝缘层122和第1区域129a之间，对于价电 子带的电子形成能障。由于在氧化物半导体层128中第2区域129b的载流 子浓度比第1区域129a的载流子浓度高，晶体管202的沟道区域形成在第 1区域129a中。换句话来说，晶体管202的沟道区域形成在与作为栅绝缘 膜的第1绝缘层122和氧化物半导体层128的界面离开的位置(距第2区域 129b的膜厚远离的位置)上。具有第1区域129a及第2区域129b的氧化物 半导体层128在晶体管202上形成埋入式沟道结构。埋入沟道实现不受第 1绝缘层122和氧化物半导体层128之间的界面的影响的载流子的流动。
图12B表示在氧化物半导体层128的第1区域129a和第2区域129b 中使用不同组成的氧化物材料的情况下的带图的一个例子。例如，在氧化 物半导体层128中，第1区域129a由In2O3-Ga2O3-SnO2-ZnO系氧化物材料、 In2O3-Ga2O3-SnO2系氧化物材料、或In2O3-Ga2O3-ZnO系氧化物材料制成， 第2区域129b由Ga2O3系氧化物材料、GaSnOx系氧化物材料或GaSiOx系氧化物材料等镓氧化物材料制成。氧化镓是宽隙材料，具有4eV以上的带 隙。通过用不同种类的材料形成第1区域129a和第2区域129b，能够使第 1区域129a的带隙为3.6eV以上，使第2区域129b的带隙为4.1eV。例如， 形成第1区域129a的In2O3-Ga2O3-SnO2系氧化物材料的带隙为3.6eV-3.9eV， 形成第2区域129b的a-Ga2O3的带隙为4.3eV。另外，当第2区域129b由 a-GaSnOx形成时，其带隙为4.0eV，在由a-GaSiOx形成的情况下，其带隙 为4.5eV以上。如上所述，当第2区域129b由镓氧化物形成时，其带隙为 比第1区域129a高1.0eV以上的值。
图12B表示在第1区域129a和第2区域129b中使用如上所述的氧化 物材料时的能带图。第1区域129a的带隙比第2区域129b的带隙小，第1 区域129a的功函数大于第2区域129b的功函数。因此，与图12A所示的 带图相同，在第1区域129a和第2区域129b接合的状态下，对第1区域 129a相比，第2区域129b的导带的底部能级(Ec)变高。由于氧化物半导体 层128具有这样的结构，晶体管202的沟道区域形成在远离第1绝缘层122 和氧化物半导体层128的界面的位置。换句话来说，晶体管202具有在第 1绝缘层122和氧化物半导体层128之间的界面上载流子(电子)不会被俘获 的结构。
当氧化物半导体层128的第2区域129b由镓氧化物材料形成时，第2 区域129b具有比第1区域129a大1eV以上的带宽。例如，用于第2区域 129b的多晶氧化镓(Ga2O3)的带隙为4.8eV-4.9eV，用于第1区域129a的 In2O3-Ga2O3-ZnO系氧化物材料的带隙为2.8eV-3.0eV。因此，第1区域129a 和第2区域129b的带隙的差为1eV以上。通过用上述材料形成氧化物半导 体层128的第1区域129a及第2区域129b，能够确实地在晶体管202上形 成埋入沟道。
在构成第1区域129a的氧化物材料中，可以进一步含有硅(Si)在 0.5atomic％以上、5atomic％以下的比例。通过使构成第1区域129a的氧化 物材料中含有硅，可提高第1区域129a的载流子浓度，可提高晶体管202 的电场效应迁移率，提高耐热性，可控制阈值电压。
氧化物半导体层128包括与第1区域129a相比载流子浓度和导电率 低的第2区域129b。氧化物半导体层128包括比第1区域129a结晶率高的 第2区域129b。因此，氧化物半导体层128的表面层部分具有高密度的致 密结构。另外，氧化物半导体层128含有与第1区域129a相比能量间隙较 大的第2区域129b。晶体管202具有在第1区域129a上层叠第2区域129b 的结构的氧化物半导体层128，其具有在氧化物半导体层128内部形成沟 道区域的结构。
在通过溅射法制造氧化物半导体层时，如果在成膜结束时停止辉光放 电，则离子鞘消失。然而，即使停止辉光放电，由于残留在气相中的溅射 颗粒也沉积在氧化物半导体层的表面上，低密度的表面层区域形成在氧化 物半导体层中。低密度表面层区域包含缺陷，并且对晶体管的特性产生不 利影响。与此相对，在本实施方式中，在相当于氧化物半导体层128的表 层区域的区域有意形成第2区域129b。如上所述，晶体管202具有沟道区 域可以远离栅极绝缘膜和氧化物半导体层之间的界面的构成，从而可以防 止特性的劣化。
在晶体202中，由于氧化物半导体层128具有第1区域129a和第2 区域129b，能够降低俘获在第1绝缘层122和氧化物半导体层128的界面 上的电荷。结果，晶体管202可以减小阈值电压的偏移(变化)量。由于 晶体管202具有埋入沟道结构，因此可抑制在第1绝缘层122和氧化物半 导体层128的界面流经的泄漏电流，可降低截止电流。另外，如图9所示， 第1氧化物导电层124a及第2氧化物导电层124b与导电率高的第1区域 129a接触，因此可提高晶体管202的导通电流。因此，晶体管202能够获 得约1×109至1×1012的导通电流与截止电流的比率(导通/截止比率)。
如图12C所示，在第1区域129a中使用带隙3.8eV的InGaSnOx或 InGaSnOx，而第2区域129b中使用带隙4.7eV的Ga2O3时，即使在形成第 2绝缘层130时将基板温度提高到250℃以上，Ga2O3也不会被作为成膜气 体使用的硅烷(SiH4)中所含的氢原子(H)还原。因此，氧化物半导体层128 不会被还原而导体化。因此，能够形成优质的第2绝缘层130。
晶体管202包括带隙为3.6eV以上的氧化物半导体层128，因此不吸 收从背光灯发射的光中的蓝光的成分的450nm波长的光，结果，可以显著 提高液晶显示装置的实际操作中的可靠性。
虽然没有图示，但在第1区域129a和第2区域129b之间可存在载流 浓度梯度地或连续地变化的氧化物半导体的中间区域。氧化物半导体的中 间区域可以在同一氧化物半导体层中与第1区域129a和第2区域129b一 起形成，也可以作为不同的氧化物半导体层分别形成。在本实施方式中所 示的晶体管202不仅可以用作液晶显示装置，而且可以用作构成有机电致 发光显示装置(也称为有机EL显示装置或有机EL显示器)或微LED显 示装置的背板的元件。
根据本发明的实施方式之一的液晶显示装置的像素(以及驱动电路) 由具有上述结构的晶体管形成。接着，对本发明的一实施方式所涉及的液 晶显示装置的详细情况进行说明。
3.液晶显示装置的驱动形式
示出本发明实施方式之一的液晶显示装置的详细情况。液晶显示装置 包括上节所述的晶体管。本节描述与各种方式相对应的液晶显示装置的结 构。
3-1.FFS方式的液晶显示装置
作为根据本发明的一个实施方式的液晶显示装置的一个实施例，示出 具有FFS方式的像素的液晶显示装置。
3-1-1.第1实施方式
本实施方式示出包括使用图7B或图9所示的晶体管的FFS方式的像 素的液晶显示装置200a的结构以及液晶显示装置200a的制造方法。
3-1-1-1.像素的结构
图13示出根据本实施方式的液晶显示装置200a中的像素106a的平 面概略图。图14A示出图13所示的沿A1-A2线和B1-B2线的截面结构， 图14B示出沿C1-C2线的截面结构。
在本实施方式中，元件基板是指形成有驱动液晶的晶体管和像素电极 的基板(也称为背板)。相反，对置基板是指与元件基板相对设置并具有 适当形成的滤色器的基板。根据本实施方式的液晶显示装置200a是透射型 的。
如图13所示，像素106a包括晶体管202、像素电极136和公共电极 138。像素电极136电连接到晶体管202。像素电极136通过未图示的至少 1层绝缘层与公共电极138绝缘。以包围像素电极136及公共电极138的 方式配置有扫描信号线116、数据信号线118a、数据信号线118b、公共布 线144。扫描信号线116及公共布线144配置在第1方向延伸，数据信号线118a、118b配置在与第1方向交叉的第2方向上延伸。数据信号线118a、 118b隔着未图示的至少1层绝缘层与扫描信号线116及公共布线144交叉 地配设。数据信号线118a与晶体管202电连接，数据信号线118b与相邻 像素的晶体管电连接。
晶体管202具有氧化物半导体层128夹持在第1栅极120和第2栅极 132之间的双栅结构。如图13所示，氧化物半导体层128设置成与数据信 号线118a和像素电极136的图案重叠。扫描信号线116配置在氧化物半导 体层128的第1面侧。扫描信号线116具有与氧化物半导体层128重叠的 区域。扫描信号线116和氧化物半导体层128重叠的区域实质上作为第1栅极120发挥作用。扫描信号线116兼具作为传输扫描信号的布线的功能 和作为晶体管202栅极(第1栅极120)的功能。具有这两种功能的导电图案 可以提高像素106a的开口率。第2栅极132配置为至少一部分与第1栅极 120重叠。第1栅极120和第2栅极132是通过夹隔未图示的至少1层绝 缘层而设置的。第1栅极120和第2栅极132通过第1接触孔134电连接。
第1氧化物导电层124a具有从数据信号线118a连续的图案，第2氧 化物导电层124b具有从像素电极136连续的图案。换句话来说，第1氧化 物导电层124a形成数据信号线118a，第2氧化物导电层124b形成像素电 极136。进一步说的话，第1氧化物导电层124a与数据信号线118a电连接， 第2氧化物导电层124b具有与像素电极136电连接的结构。
如图13所示，像素电极136具有不具有狭缝的连续平板结构。像素 电极136是由与第2氧化物导电层124b相同的氧化物导电材料形成的。具 体地，像素电极136由诸如氧化铟锡(ITO)、氧化铟锌(IZO)、添加铝的氧化 锌(AZO)、添加镓的氧化锌(GZO)、添加铌的氧化钛(TiOx：Nb)、添加有 钽的氧化钛(TiOx：Ta)等具有透光性的导电膜来形成。
公共电极138布置成与像素电极136重叠。公共电极138至少具有1 个第1狭缝139。至少1个第1狭缝139是通过贯穿公共电极138的通孔 来形成的。公共电极138包括至少一个、优选地多个第1狭缝139。公共 电极138由具有与像素电极136相同的透光性的氧化物导电材料形成。另 外，因为公共电极138至少有1个第1狭缝139，所以可以由铝(Al)那样的 金属材料(非透光性导电材料)来形成。公共电极138电连接到公共布线144。 公共电极138通过设置在未图示的至少1层绝缘层上的第2接触孔146与 公共布线144电连接。
通过将至少有1个第1狭缝139的公共电极138配置在平板状像素电 极136的上层侧(液晶层侧)，在像素电极136和公共电极138之间产生的电 场作用于液晶层。如图13所示，至少1个第1狭缝139细长延伸在与数据 信号线118a延伸的方向相同的第2方向上，具有在像素106a的大致中央 部分(P1-P2线)处弯曲的结构。液晶分子根据电场的作用而取向的方向也可 根据至少1个第1狭缝139的结构进行控制。在第2方向上细长延伸的至 少1个第1狭缝139具有在像素106a的大致中央部分(P1-P2线)处弯曲的 结构，因此像素106a上半和下半部分的液晶分子取向的方向可以不同。即， 可以在液晶层中形成液晶分子取向的方向不同的多个区域(也称为多域)。 在液晶显示装置200a中，像素106a具有这样的结构，从而可以加宽视角。
图14A和图14B示出元件基板210的概略截面图。如图14A所示， 元件基板210包括设置在第1基板100上的晶体管202、像素电极136、公 共电极以及公共电极138。晶体管202具有与图7A、图7B、图8、图9、 图10和图11中的任何一个所示的结构类似的结构。晶体管202具有第1 栅极120、第1绝缘层122、第1氧化物导电层124a、第2氧化物导电层 124b、氧化物半导体层128、第2绝缘层130以及第2栅极132层叠的结 构。图14A表示氧化物半导体层128包含第1区域129a和第2区域129b 的构成。但是，氧化物半导体层128可如图7B所示实质上由1个层(仅在 第1区域129a)形成。
第1绝缘层122及第2绝缘层130的材料不受限制。第1绝缘层122 及第2绝缘层130，例如，优选氧化硅、氧化铝等氧化物系的绝缘材料形 成。另外，第1绝缘层122及第2绝缘层130也可具有氮化硅膜和氧化硅 膜或氧化铝膜层叠的结构。
第1绝缘层122最好以200nm-800nm，例如400nm厚度形成。第2 绝缘层130在液晶显示器200a的画面尺寸为4-6英寸左右的情况下，优选 100nm-400nm，例如200nm厚度形成。第2绝缘层130在液晶显示器200a 的画面尺寸为10英寸到27英寸左右的情况下，优选200nm-600nm，如 300nm的厚度形成。第2绝缘层130在液晶显示器200a的画面尺寸为30 英寸以上的情况下，优选200nm-800nm，例如350nm厚度形成。对像素电 极136和公共电极138施加不同的电压。通过使第2绝缘层130介于像素 电极136与公共电极138之间而产生静电容。这个静电容具有保持像素电 极136的电位恒定的作用。也就是说，将像素电极136、第2绝缘层130、 以及公共电极138层叠的结构形成存储电容元件。当液晶显示装置200a的 画面尺寸较小时，像素的尺寸也自然减小。在这种情况下，存储电容元件 优选第2绝缘层130的膜厚较小，电容较大。另一方面，在通过进行大型 化使得液晶显示器200a的画面尺寸达到30英寸以上的情况下，为了使像 素电极136和公共电极138确实绝缘，优选增大第2绝缘层130的膜厚。
如上所述，第1氧化物导电层124a从第1栅极120及第2栅极132 重叠的区域延伸到外侧(沟道区域的相反侧)，与数据信号线118a接触。换 句话来说，第1氧化物导电层124a与数据信号线118a电连接。另一方面， 第2氧化物导电层124b是从第1栅极120及第2栅极132重叠的区域延伸 到像素电极136的区域。如参照着图9来说明，第1氧化物导电层124a及 第2氧化物导电层124b形成晶体管202的输入输出端子。在晶体管202中， 第1氧化物导电层124a与数据信号线118a连接，第2氧化物导电层124b 与像素电极136连接。通过这样的连接结构，在像素106a中可以省略接触 孔。为了提高了开口率，对像素106a进行结构的简化。根据本发明的实施 方式之一的像素106a不像传统的液晶显示面板那样应用通过形成接触孔来 连接像素电极和晶体管的结构。因此，在像素106a中，在原理上不会发生 接触不良。在本根据实施方式的液晶显示装置200a中，即使像素数随着高 清晰度而增加，也几乎不形成缺陷像素。结果，能够提高液晶显示装置200a 的制造成品率。
第1栅极120及第2栅极132的结构没有限定。第1栅极120及第2 栅极132，如图14A所示，可以具有多个导电层层叠的结构。例如，第1 栅极120可具有由第1导电层250和第2导电层252层叠而成的结构。第 2栅极132还可具有第4导电层256和第5导电层258层叠的结构。第1 导电层250是以与第1基板100(或者其至少1层绝缘膜，在第1基板100 上至少形成1层绝缘膜的情况下)接触的方式来设置的。另外，第4导电层 256设置为与第2绝缘层130接触。第1导电层250，为了提高与底层表面 的粘着性，优选使用钛(Ti)、钼(Mo)、钽(Ta)、钼、钛合金(Mo-Ti)等高熔点 金属。由于第4导电层256还作为形成公共电极138的导电层被利用，因 此优选由ITO、IZO等具有透光性的导电材料形成
第2导电层252层叠在第1导电层250上，第5导电层258层叠在第 4导电层256上。对于第2导电层252及第5导电层258，为了栅极的低电 阻化，优选使用铝(A1)或其合金、铜(Cu)等低电阻金属材料。钼(Mo)、 钼-钽合金(MoTa)、钼-钨合金(MoW)等也可以应用于画面尺寸为15 英寸或更小的液晶显示装置。
第1导电层250、第2导电层252、第4导电层256以及第5导电层 258的厚度是任意的。例如，第1导电层250及第4导电层256可形成为 20nm-200nm厚度。第2导电层252及第5导电层258可形成为 200nm-1000nm厚度。第1栅极120的结构也适用于扫描信号线116。通过将第1栅极120以及扫描信号线116用这样的积层结构形成，可以提高与 基底面的粘着性，并且可以降低布线电阻(或者电极电阻)。
数据信号线118a具有在第1氧化物导电层124a上层叠有第3导电层 254的结构。第3导电层254为了降低布线电阻，由铜(Cu)或铝(A1)或其合 金形成。例如，钼(Mo)可以应用于画面尺寸为15英寸或更小的液晶显 示装置。虽然未图示，为了提高耐热性，第3导电层254可具有在铝(A1) 上层及下层侧设置有钛(Ti)、钼(Mo)等高熔点金属层的层叠结构。数据信号 线118a可以具有被氧化物半导体层128覆盖的结构。数据信号线118a通 过具有这样的层结构，能够防止从基底面剥离，在制造工序中能够防止由 氧化引起的高电阻化。数据信号线118a不具有通过接触孔与第1氧化物导 电层124a连接的结构。由于数据信号线118a具有两层直接层叠的结构， 所以接触面积增大，接触电阻减小。布线和晶体管之间的这种连接结构在 像素小型化时也有效地起作用。
如图14A及图14B所示，公共电极138设置在第2绝缘层130上。 公共电极138由与第2栅极132的第4导电层256相同的导电膜来形成。 在图14A中，如B1-B2线的区间所示，公通电极138通过贯穿第1绝缘层 122以及第2绝缘层130的第2接触孔146电连接到公共布线144。公共电 极138具有在与第2接触孔146重叠的区域内第4导电层256以及第5导 电层258层叠的结构，以防止接触电阻的增加。换句话来说，由于第5导 电层258比第4导电层256厚度厚，因此通过将第5导电层258以叠置在 第2接触孔146上的方式而配置能够提高台阶被覆性，防止接触电阻的高 电阻化。公共布线144设置在第1基板100和第1绝缘层122之间，以与 扫描信号线116相同的层结构形成。另一方面，公共电极138在像素电极 136重叠的区域中，仅由第4导电层256形成。通过这样的结构，可以防 止在由像素电极136驱动液晶的区域中形成大的台阶，并且可以减少液晶 的取向紊乱(向错)。
图14B示出像素106a的未设置晶体管202的部分的截面结构。像素 电极136设置在数据信号线118a和相邻像素的数据信号线118b之间。如 上所述，像素电极136由ITO、IZO等具有透光性的导电膜形成。如图14B 所示，像素电极136的上表面可以被氧化物半导体层128覆盖。氧化物半 导体层128具有与透明导电膜几乎相同的带隙，因此具有透光性。氧化物 半导体层128作为半导体也具有导电性。因此，与像素电极136重叠的氧 化物半导体层128可以被认为像素电极的一部分。
图15示出像素106a沿着图13所示的线C1-C2的截面结构。具体地， 相对于图14B所示的元件基板210的结构，具有对置基板212和液晶层222 的结构。
取向膜220a以覆盖公共电极138的方式设置在元件基板210侧。对 置基板212包括第2基板102，还具有遮光层224、彩色滤光层226、覆盖 层228以及取向膜220b设置在第2基板102上的结构。遮光层224设置成 包围像素106a的边界区域，而彩色滤光层226设置成与像素电极136重叠。 在本实施方式中，由于液晶显示装置200a是FFS型的，所以作为取向膜220a、220b使用水平取向膜。液晶层222设置在元件基板210和对置基板 212之间。
从图14A、图14B和图15所示的结构中可以清楚地看出，根据本实 施方式的液晶显示装置200a包括双栅极晶体管202，并且具有扫描信号线 116不暴露于液晶层222的结构。此外，数据信号线118也具有不暴露于 液晶层222的结构。尤其是对于像素106a，由于扫描信号线116被第1绝 缘层122和第2绝缘层130覆盖，因此具有不易受液晶层222被扫描信号线116施加的信号(电压)的影响的结构。
第2栅极132电连接到第1栅极120电极上，配置在靠近液晶层222 的位置。由于第2栅极132针对每像素独立配置，因此对液晶层222整体 的影响不大。相反，发现了第2栅极132能够以在液晶层222中局部地捕 捉杂质离子的方式作用以抑制液晶层222劣化而防止显示斑点发生的效果。
3-1-1-2.端子部分的构成
图16A示出液晶显示装置200a的输入端子部112的结构。输入端子 部112包括端子电极114。端子电极114由第1导电层250以及第2导电 层252形成。也就是说，端子电极114是由与第1栅极120相同的导电层(第 1导电层250、第2导电层252)形成的。端子电极114与从形成像素的区域 至第1基板100的端部延伸的布线230电连接(换句话来说，端子电极114和布线230具有连续的结构)。布线230的上层侧上设置有第1绝缘层122 及第2绝缘层130。在输入端子部112的区域中，为了使端子电极114露 出，设置有除去第1绝缘层122以及第2绝缘层130来形成的开口部232。 在端子电极114上，也可以与开口部232重叠地设置金属氧化物导电层234。 金属氧化物导电层234，例如，由ITO、IZO形成，用于保护由铝(Al)等比 较柔软的金属形成的第2导电层252的表面。
液晶层222设置在元件基板210和对置基板212之间。元件基板210 和对置基板212通过密封材料236固定。密封材料236在元件基板210侧 与第2绝缘层130接触，在对置基板212侧与覆盖层228相接触设置。密 封材料236通过与由无机绝缘膜形成的第2绝缘层130相接触设置，使粘 合力提高，防止剥离。由于密封材料236的高粘着性，因此可以防止水渗 入液晶层222。
由于与端子电极114电连接的布线230被由无机绝缘膜形成的第1绝 缘层122及第2绝缘层130覆盖，所以位于不与密封材料236直接接触的 位置。假设连接到端子电极114的布线由形成第2栅极132的第4导电层 256以及第5导电层258来形成，只要不再追加无机绝缘膜，就变成与密 封材料236直接接触的结构。由金属材料形成的布线与密封材料236接触的结构成为降低密封材料236的粘着性的因素。另外，如果在第2绝缘层 130上配置布线，通过布线形成的台阶(凹凸)，密封材料236的粘着性会降 低，这也可能成为水分渗入到液晶层222中的的原因。为了防止这样的故 障，如图16A所示，用形成第1栅极120的第1导电层250以及第2导电 层252形成端子电极114及布线230是有效的。根据本实施方式的液晶显示装置200a，由于能够提高用于粘附元件基板210和对置基板212的密封 材料236的粘着性，因此能够防止液晶层222的劣化，并且能够提高可靠 性。
图16B示出端子电极114的另一示例。端子电极114具有如下结构： 形成有第1导电层250和第2导电层252、还以重叠开口部232的方式设 置有第3氧化物导电层124c。第3氧化物导电层124c是在与形成晶体管 202的第1氧化物导电层124a以及与第2氧化物导电层124b相同的层中形 成的导电层。根据这样的结构，由于不需要重新(另外的)形成用于端子电极114的金属氧化物导电层的工序，因此可以简化制造工序。
如上所述，根据本实施方式的液晶显示装置200a，在像素中设置双栅 极晶体管的结构中，连接到晶体管的布线(扫描信号线116和数据信号线 118)可以埋入绝缘层中。因此，能够提高液晶显示装置200a的可靠性。
3-1-1-3.制造方法
参考附图详细描述根据本实施方式的液晶显示装置200a的制造步骤。 如以下说明的那样，根据本实施方式的液晶显示装置200a可以通过5片光 掩模来制作。
图17A及图17B表示在第1基板100上形成第1栅极120和公共布 线144的阶段。注意，虽然未图示，但在所述阶段中，与第1栅电极120 同时形成扫描信号线。
在第1基板100上，形成第1导电层250以及第2导电层252。第1 导电层250由钛(Ti)、钼(Mo)、钽(Ta)、钼、钛合金(MoTi)等金属材料制成， 第2导电层252由铝(Al)或其合金、铜(Cu)等金属材料形成。第1导电层250以及第2导电层252，例如通过溅射法形成在第1基板100的大致表面 上。例如，第1导电层250成膜成20nm-200nm厚度，第2导电层252成 膜成200nm-1000nm厚度。
在第1基板100的大致整个表面上形成第1导电层250以及第2导电 层252后，在第2导电层252上形成第1光刻胶掩模451。第1光刻胶掩 模451是由第1光掩模401形成的。第1光掩模401是二元掩模(由透射部 和遮光部形成的光掩模)，包括第1掩模图案411。第1掩模图案411包括 第1栅极120、公共布线144和未图示扫描信号线(116)的图案。图17A表 示使用正光刻胶的情况，表示第1掩模图案411形成遮光部的方式。另一 方面，图17B表示像素106a的中央附近的截面图。因为在像素106a的中 央部分中不形成栅电极、扫描信号线和公共布线，因此不形成第1光刻胶 掩模。
注意，图17A所示的带圆圈的数字″1″表示第1光刻胶掩模451是由 第1光掩模401形成的。通过使用第1光刻胶掩模451对第1导电层250 以及第2导电层252进行蚀刻，形成第1栅极120、公共布线144以及未 图示的扫描信号线(116)等。
图18A及图18B是在形成有第1栅极120、公共布线144和未图示的 扫描信号线(116)等的第1基板100上形成第1绝缘层122、氧化物导电层 124以及第3导电层254，其上还形成第2光刻胶掩模452的阶段。
第1绝缘层122是通过等离子体CVD(Chemical Vapor Deposition)法或 溅射法等薄膜制作技术形成的。第1绝缘层122是氧化硅膜、氮化硅膜、 氮氧化硅膜、氧化铝膜等无机绝缘膜，以200nm-800nm，例如400nm厚度 形成。
氧化物导电层124以及第3导电层254形成在第1绝缘层122上。氧 化物导电层124通过溅射法，气相沉积法或涂覆法以30nm-200nm的厚度 形成。第3导电层254是通过溅射法形成的铝(A1)或其合金、铜(Cu)等金属 材料薄膜，以200nm-2000nm厚度形成的。
第2光刻胶掩模452形成在第3导电层254的上表面上。第2光刻胶 掩模452是使用第2光掩模402形成的。第2光掩模402具有第2掩模图 案412。第2掩模图案412在透光部分(透射部420)中包括阻挡光的部分(遮 光部424)和降低透光量并使光透过的部分(半透射部422)。第2光掩模402 与二元掩模不同，是半色调掩模。第2光掩模402具有用于形成数据信号 线118a、118b的遮光部424、以及用于形成第1氧化物导电层124a和第2 氧化物导电层124b的半透射部422。通过使用第2光掩模曝光光刻胶膜， 形成第2光刻胶掩模452。注意，图18A和图18B所示的带圆圈的数字″2″ 表示第2光刻胶掩模452是由第2光掩模402形成的。
如图18A和图18B所示，第2光刻胶掩模452具有对应于第1氧化 物导电层124a及第2氧化物导电层124b的图案。第2光刻胶掩模452含 有在被厚膜化的状态下与所述图案重叠且对应于数据信号线118a的图案。
在形成了第2光刻胶掩模452的状态下，第3导电层254及氧化物导 电层124被蚀刻。蚀刻条件是不限的，例如对用金属材料形成的第3导电 层254用混合酸蚀刻液进行湿蚀刻。此外，对由金属氧化物材料等形成的 氧化物导电层124通过使用卤素系气体进行干蚀刻。在此阶段，形成第1 氧化物导电层124a以及第2氧化物导电层124b。在所述蚀刻之后，通过灰 化处理除去第2光刻胶掩模452的膜厚较薄的区域，在残留有厚膜部分的 状态下进一步进行第3导电层254的蚀刻。通过所述蚀刻形成数据信号线 118a、118b。
图19A和图19B表示在第1氧化物导电层124a、第2氧化物导电层 124b、以及数据信号线118a、118b上层侧形成氧化物半导体层128，并且 在所述氧化物半导体层128上形成第3光刻胶掩模453的阶段。氧化物半 导体层128例如通过溅射法制造。烧结氧化物半导体材料的材料被用作溅 射靶。氧化物半导体层128形成为例如20nm以上且100nm以下的膜厚，例如30nm以上且50nm以下的膜厚。
第3光刻胶掩模453是在在第1基板100的大致整个表面上形成的氧 化物半导体层128上涂布光刻胶，通过使用第3光掩模403曝光而形成的。 第3光掩模403是形成有用于形成氧化物半导体层128图案的第3掩模图 案413的二元掩模。图19A示出在使用正光刻胶的情况下，第3掩模图案 413通过遮光部形成的实施例。注意，图19A和图19B中所示的带圆圈的 数字″3″表示第3光刻胶掩模453是由第3光掩模403形成的。通过使用第 3光刻胶掩模453蚀刻氧化物半导体层128，形成与晶体管、像素电极和数 据信号线的配置相对应的图案。
图20A和图20B示出在氧化物半导体层128上层侧形成第2绝缘层 130、并且形成用于形成接触孔的第4光刻胶掩模454的阶段。
第2绝缘层130与第1绝缘层122同样是由氧化硅、氧化铝等氧化物 系的绝缘材料形成。第2绝缘层130可以是以氮化硅膜和氧化硅膜或氧化 铝膜层叠的结构形成的。第2绝缘层130例如是以100nm以上、800nm以 下的膜厚形成的。但是，第2绝缘层130的膜厚可根据液晶显示器200a的 画面尺寸适当调整。
第4光刻胶掩模454是在第2绝缘层130上由第4光掩模404形成的。 第4光掩模404是形成有第4掩模图案414的二元掩模，其包含用于形成 未图示的第1接触孔(134)以及第2接触孔146的图案。图20A及图20B示 出了使用正光刻胶的情况，还示出了第4掩模图案414通过2遮光部来形 成的实施例。注意，图20A所示的带圆圈的数字″4″表示第4光刻胶掩模454是由第4光掩模404形成的。通过使用第4光刻胶掩模454对第2绝 缘层130以及第1绝缘层122进行蚀刻，形成未图示的第1接触孔(134)以 及第2触孔146。
图21A和图21B示出在第2绝缘层130上，在形成第1接触孔(134)、 第2接触孔146后，形成第4导电层256和第5导电层258，再在其上形 成第5光刻胶掩模455的阶段。
第4导电层256，例如，采用ITO、IZO等透明导电材料，采用溅射 法等，以10nm以上、40nm以下的膜厚而形成。第5导电层258是与第1 导电层250同样形成的。
第5光刻胶掩模455使用第5光掩模405形成。第5光掩模为半色调 掩模。第5光掩模405具有遮光部424和降低透光量的半透射部422在透 射部420中形成的第5掩模图案415。通过使用第5光掩模405，形成与第 2栅极132以及公共电极138的图案对应的一部分被厚膜化的第5光刻胶 掩模455。注意，图21A和图21B所示的带圆圈的数字″5″表示第5光刻胶 掩模455是由第5光掩模405形成的。
如图21A和图21B所示，第5光刻胶掩模455对应于第2栅极132 和公共电极138，其具有对应于第5导电层258的部分被厚膜化的形状。 在形成第5光刻胶掩模455的状态下，对第5导电层258以及第4导电层 256进行蚀刻。蚀刻条件是不限的，例如对用金属材料形成的第5导电层 258用混合酸蚀刻液进行湿蚀刻，对用金属氧化物材料等形成的第4导电 层256用卤系气体进行干蚀刻。在所述蚀刻处理后，通过灰化处理，去除 第5光刻胶掩模455的膜厚较薄的区域。使用第5光刻胶掩模455的厚膜 部分进一步进行第5导电层258的蚀刻。通过所述蚀刻形成第2栅极132 和公共电极138。公共电极138在形成有第2接触孔146的部位上与公共 布线144连接。另外，虽然未图示，但第2栅极132通过第1接触孔(134) 与第1栅极120连接。
在此过程中，通过使用半色调掩模，像素电极136与重叠的部分仅由 第4导电层256构成，并且能够形成具有与公共布线144连接的部分具有 层叠第4导电层256以及第5导电层258的结构的公共电极138。
经过以上工序，能够利用5片光掩模制作具有图14A及图14B所示 的结构的液晶显示装置200a的元件基板210。在所述制造工序中，通过使 用半色调掩模，能够用1片光掩模制作连接数据信号线118a和晶体管202 的结构。
3-1-2.第2实施方式
本实施方式表示与第1实施方式所示的像素106a相比，像素电极的 形状不同的方式。以下，以与第1实施方式不同的部分为中心进行说明， 对于相同的结构适当省略说明。
图22示出根据本实施方式的液晶显示装置200a中的像素106b的平 面概略图。在图23A中示出沿图22中所示的线A3-A4和线B3-B4的截面 结构，并且在图23B中示出沿线C3-C4的截面结构。
如图22所示，像素106b具有设置有至少1个第2狭缝137的像素电 极136。至少1个第2狭缝137配置在不与公共电极138的至少1个第1 狭缝139重叠的位置上。也就是说，像素106b具有至少1个第1狭缝139 和至少1个第2狭缝137交替配置的结构。
如图23A和图23B所示，像素电极136具有第2氧化物导电层124b 和氧化物半导体层128层叠的结构。像素电极136具有在第2氧化物导电 层124b被除去的区域中设置有至少1个第2狭缝137的结构。设置在第2 氧化物导电层124b上层上的氧化物半导体层128也可按照至少1个第2狭 缝137的图案被除去。至少1个第2狭缝137可以看作是去除了第2氧化 物导电层124b和氧化物半导体层128的区域。
通过在像素电极136上至少设置1个第2狭缝137，像素电极136与 公共电极138重叠的面积减小。结果，在像素电极136和公共电极138之 间形成的电容减小。由于电容的减小，液晶显示装置200a能够降低用于驱 动液晶的驱动电路的功耗。注意，在对第2氧化物导电层124b和氧化物半 导体层128进行图案化时，同时形成像素电极136的至少1个第2狭缝137。 因此，即使至少1个第2狭缝137形成在像素电极136上，也不会成为在 液晶显示器200a的制造工序中的工序数的增加的原因。
本实施方式中显示的像素106b除了在像素电极136上设置有至少1 个第2狭缝137以外，具有与第1实施方式中所示的像素106a相同的结构。 因此，根据本实施方式的液晶显示装置200a，除了通过至少设置有1个第 2狭缝137a获得的有利的效果以外，还具有与第1实施方式相同的有利效 果。
3-1-3.第3实施方式
本实施方式表示相对于第2实施方式所示的像素106b，与公共电极的 形态不同的实施例。在以下的说明中，以与第2实施方式不同的部分为中 心进行说明，对于相同的结构适当省略说明。
图24示出根据本实施方式的液晶显示装置200a中的像素106c的平 面概略图。另外，图25A示出沿图24中所示的线A5-A6的截面结构，并 且图25B中示出沿线D1-D2的截面结构。
如图24所示，公共电极138在第2接触孔146a和第2接触孔146b 的两个地方与公共布线144电连接。第2接触孔146a和第2接触孔146b 隔开配置。像素电极136具有在其之间以与公共电极138重叠的方式延伸 的结构。另一方面，晶体管202具有与第1实施方式相同的结构。在连接 晶体管202的输入输出端子和像素电极136的区域中，可在第2氧化物导 电层124b上重叠设置第2金属层126b。
图25A及图25B示出在像素电极136上至少设置有1个第2狭缝137， 并且在公共电极138上设置有至少1个第1狭缝139的结构。像第1实施 方式一样，像素电极136可以由平板状连续的膜形成。如图25B所示，第 2接触孔146a和第2接触孔146b之间的区域中，具有通过第2绝缘层130 像素电极136和公共电极138重叠的区域。由于所述区域是蓄积电容的区域，因此能够在不损害像素106c的开口率的情况下增加形成在像素电极 136和公共电极138重叠的区域中的存储电容元件的电容。注意，在本实 施方式中，由于只是变更第2接触孔146a、146b的配置和像素电极136及 公共电极138的形状，所以也不会成为在液晶显示装置的制造工序中的工 序数的增加的原因。
本实施方式所示的像素106c能够不降低开口率地增大存储电容元件 的电容，因此适用于画面尺寸比较小的液晶显示装置。除了第2接触孔146a、 146b和像素电极136的配置以外，具有与第2实施方式相同的结构。因此， 本实施方式的液晶显示装置200a除了能够增加存储电容元件的电容之外， 还起到与第2实施方式同样的有利效果。
3-1-4.第4实施方式
本实施方式表示与第1实施方式所示的像素106a相比，公共电极的 形态不同的实施例。以下，以与第1实施方式不同的部分为中心进行说明， 对于相同的结构适当省略说明。
图26示出根据本实施方式的液晶显示装置200a中的像素106d的平 面概略图。在图27A中示出沿图26中所示的线A7-A8的截面结构，并且 在图27B中示出沿线C7-C8的截面结构。
图26所示的像素106d具有公共电极138被设置为在多个像素上连续 的结构。公共电极138具有与相邻像素(在行方向上相邻的像素)连续的 条状图案。公共电极138在与像素电极136重叠的位置上至少设置有1个 第1狭缝139。由于像素106d具有公共电极138在多个像素上连续的结构， 因此省略了公共布线。与第1实施方式所示的像素106a对比(参照图13)， 图26所示的像素106d不具有公共布线。因此，不需要用于连接公共电极 和公共布线的接触孔。通过这样的配置，根据本实施方式的像素106d可以 增加开口率。
如图27A所示，沿A7-A6线的部分的结构与第1实施方式中的像素 106a的结构相同。另一方面，如图27B所示，在沿着C7-C8线的结构中， 公共电极138被设置为在相邻像素上连续，并且夹着第2绝缘层130与数 据信号线118a、118b交叉。如参考图26所述，在像素106d中不设置用于 连接公共电极138和公共布线的接触孔。因此，可以增加像素电极136在像素106d的区域中所占据的面积，并且可以增加像素的开口率。可以说， 像素106d的这种结构适合于例如画面尺寸约为4至6英寸的小型显示器。
本实施方式所示的像素106d除了公共电极138与相邻的像素共用以 外，具有与第1实施方式所示的像素106a相同的结构。因此，具有像素106d 的液晶显示装置200a起到与第1实施方式相同的有利效果，进而如上所述 能够实现开口率的提高。
3-1-5.第5实施方式
本实施方式示出在第1实施方式中所示的像素106a中设置的晶体管 结构不同的实施例。
图28示出根据本实施方式的液晶显示装置200a中的像素106e的平 面概略图。在图29A中示出沿图28中所示的线A9-A10和线B9-B10的截 面结构，并且在图29B中示出沿线C9-C10的截面结构。
像素106e包括晶体管203，像素电极136和公共电极138。像素电极 136电连接到晶体管203。在本实施方式中，晶体管203是底栅型晶体管。 由于晶体管203为底栅型，因此像素106e具有不设置在第1实施方式中示 出的第2栅极132和第1接触孔134的结构。
如图29A所示，晶体管203具有在第1栅极120上通过第1绝缘层 122设置有氧化物半导体层128的结构。第1绝缘层122和氧化物半导体 层128之间设置有第1氧化物导电层124a和第2氧化物导电层124b。第1 氧化物导电层124a和第2氧化物导电层12b，以与氧化物半导体层128的 第1栅极120侧的面(第1面)接触的方式来设置。如上所述，氧化物半导体层128可以包括第1区域129a和第2区域129b。第1氧化物导电层124a 及第2氧化物导电层124b与氧化物半导体层128的第1面(第1区域129a) 接触，因此可以减少接触电阻。
在氧化物半导体层128的上层侧(与第1面相反的第2面侧)上设置有 第2绝缘层130。第2区域129b介于氧化物半导体层128和第2绝缘层130 之间，因此能够降低界面的缺陷密度，从而可防止阈值电压的变动。
根据本实施方式的像素106e除了晶体管203的结构不同之外，具有 与第1实施方式所示的像素106a同样的结构，起到同样的有利效果。
3-2-1.第6实施方式
本实施方式示出液晶显示装置200a的像素结构，其中彩色滤光层设 置在晶体管的下层侧。
图30示出根据本实施方式的液晶显示装置200a中的像素106f的平面 概略图。在图31A中示出沿图30中所示的线A11-A12和线B11-B12的截 面结构，并且在图31B中示出沿线C11-C12的截面结构。
如图21所示，像素106f包括晶体管208、像素电极136和公共电极 138。像素电极136电连接到晶体管208。晶体管208包括氧化物半导体层 128、第2栅极132、第1氧化物导电层124a以及第2氧化物导电层124b。 第2栅极132兼有扫描信号线116，形成在与公共电极138相同的层中。 即，晶体管208具有顶栅型结构。此外，像素106f设置有扫描信号线116，数据信号线118a、118b以及与晶体管208重叠的遮光层178。虽然未示出， 但是在与像素电极136重叠的区域中设置彩色滤光层。
如图31A和图31B所示，在第1绝缘层122和第1基板100之间， 设置有遮光层178、彩色滤光层180。遮光层178设置在与晶体管208和数 据信号线118a、118b(以及扫描信号线(未示出))重叠的区域中。彩色 滤光层180设置在与像素电极136重叠的区域中。
覆盖层182设置在遮光层178和彩色滤光层180上。覆盖层182由诸 如聚酰亚胺的树脂材料来形成。由遮光层178和彩色滤光层180的图案引 起的凹凸表面被覆盖层182埋入。覆盖层182具有平坦的表面。进而，在 覆盖层182上，通过设置氮化硅膜作为第3绝缘层184，可以减少从彩色 滤光层180中的杂质的影响。
在智能手机和平板终端等便携式电子设备的应用中，当像素被小型化 以提高显示画面的清晰度时，需要对晶体管，布线和接触孔的尺寸进行小 型化。例如，在双栅极型晶体管中，将用于电连接顶栅极和底栅极的接触 孔的孔径限于2μm或更小。在这种情况下，考虑到接触孔的孔径和将氧化 物半导体层夹在上部和下部之间的绝缘层的膜厚，由于需要在玻璃母板上 形成具有高纵横比的接触孔，因此增加制造工序的难度。
在本实施方式中，为了稳定晶体管208的特性，由导电材料形成遮光 层178，并且施加预定偏置(例如，地电位)。换句话来说，通过将遮光 层178配置在与氧化物半导体层128的第2栅极132相反的面上，使其作 为背栅电极发挥作用，从而抑制晶体管208的特性变动(例如阈值电压的偏 移)。遮光层178由诸如硅化钛(TiSix)、硅化钽(TaSix)和硅化钼(MoSix) 的金属硅化物材料形成，从而能够具有导电性和耐热性。
根据本实施方式，通过提供与晶体管重叠的导电遮光层，能够稳定晶 体管的特性，并且能够实现像素的微制造。
3-2.IPS方式的液晶显示装置
作为根据本发明的一个实施方式的液晶显示装置的一个实施例，示出 具有IPS方式的像素的液晶显示装置。
3-2-1.第7实施方式
本实施方式示出配备有能够使用图7B、图8、图9、图10和图11中 的任一个所示的晶体管的IPS方式像素的液晶显示装置200a的结构。
图32示出根据本实施方式的液晶显示装置200a中的像素106g的平 面概略图。在图33A中示出图32中所示的沿线A13-A14的截面结构，并 且在图33B中示出沿线C13-C14的截面结构。在以下的说明中，省略与第 1实施方式共同的部分的说明，以不同的部分为中心进行说明。
如图32所示，像素106g包括晶体管202、像素电极150和公共电极 152。像素电极150具有梳状(多条带状)图案，并且具有在中心部分沿一 个方向弯曲的形状(
形状)。公共电极152类似地具有梳状(多条 带状)图案，并且具有在中心部分沿一个方向弯曲的形状。像素电极150 和公共电极152布置成梳状部分彼此接合。
像素电极150通过第3接触孔148电连接到晶体管202。公共电极152 通过第2接触孔146与公共布线144电连接。如图32所示，公共布线144 被配置为与扫描信号线116邻接，沿第1方向延伸。将公共电极152与公 用布线144电连接的第2接触孔146配置在晶体管202附近。通过这样的 布局，可以提高像素106g的开口率。
如图33A所示，像素电极150和公共电极152设置在第2绝缘层130 上。像素电极150通过贯穿第2绝缘层130和氧化物半导体层128的第3 接触孔148电连接到晶体管202。在第2氧化物导电层124b的上表面上可 以设置有第2金属层126b。第3接触孔148优选地设置在与第2金属层126b 重叠的位置上。由于第4导电层256具有通过第3接触孔148与第2金属 层126b接触的结构，可确保像素电极150和晶体管202之间的电连接。另 一方面，像第1实施方式一样，公共电极152通过第2接触孔146与公共 布线144电连接。
如图33B所示，像素电极150和公共电极152以间隔154在第2绝缘 层130上交替排列。通过这样的布置，可以在相同的工序中形成像素电极 150和公共电极152，并且可以简化制造工序。另外，像素电极150及公共 电极152可使用形成晶体管202的第2栅极132的导电层(第4导电层256、 第5导电层258)而形成，因此可防止制造工序的增加。
图34示出沿着图33所示的线C9-C10的像素106g的截面结构。具体 地，具有对图33B所示的元件基板210的结构提供对置基板212和液晶层222的结构。
取向膜220a以覆盖像素电极150和公共电极152的方式设置在元件 基板210上。对置基板212的构成与在第1实施方式的图15所示的相同。 在本实施方式中，将水平取向膜用作取向膜220a和220b。
根据本实施方式的液晶显示器200a，与第1实施方式相同，也具有扫 描信号线埋设在第1绝缘层122以及第2绝缘层130中、并且数据信号线 118a、118b埋设在第2绝缘层130中的结构。因此，能够提高用于粘附元 件基板210和对置基板212的密封材料的粘着性，并且能够提高可靠性。
3-2-2.第8实施方式
本实施方式表示与第7实施方式所示的像素106g相比，像素电极和 公共电极的形状不同的方式。以下，以与第7实施方式不同的部分为中心 进行说明，对于相同的结构适当省略说明。
图35示出根据本实施方式的液晶显示装置200a中的像素106h的平 面概略图。在图36A中示出沿图35中所示的线A15-A16和线B15-B16的 截面结构，并且在图36B中示出沿线C15-C16的截面结构。
如图35所示，像素106h包括连接公共电极152和公共布线144的连 接部分，并且所述连接部分设置在远离晶体管202的位置。具体地，公共 布线144布置成与相邻像素的扫描信号线相邻。公共电极152经由绝缘层 设置在与像素电极150不同的层中。
如图36A所示，像素电极150具有从晶体管202的第2氧化物导电层 124b连续的结构。换句话说，像素电极150不通过接触孔而电连接到晶体 管202。另一方面，公共电极152通过第2接触孔146与公共布线144电 连接。第2绝缘层130设置在像素电极150和公共电极152之间。
如图36B所示，像素电极150和公共电极152是夹着第2绝缘层130 配置的。间隙154设置在像素电极150和公共电极152之间，并且像素电 极150和公共电极152交替地布置。通过在像素电极150和公共电极152 之间设置第2绝缘层130，即使间隙154的宽度变窄也可以防止像素电极 150和公共电极152的短路。通过使像素电极150和公共电极152之间的 间隙154变窄，可以提高电场强度，并且可以降低液晶元件的驱动电压。 由于像素电极150具有与晶体管202电连接而不插入接触孔的结构，因此 能够减少接触孔，并且可以增加像素电极的有效面积，并且可以增加开口 率。
本实施方式中显示的像素106h除了像素电极150和公共电极152的 构成不同外，还具有与第7实施方式所示的像素106g相同的构成。因此， 本实施方式的液晶显示装置200a除了具有上述有利的效果之外，还具有与 第7实施方式同样的有利的效果。
3-2-3.第9实施方式
本实施方式表示与第7实施方式所示的像素106g相比，像素电极和 公共电极的形状不同的方式。以下，以与第7实施方式不同的部分为中心 进行说明，对于相同的结构适当省略说明。
图37示出根据本实施方式的液晶显示装置200a中的像素106j的平面 概略图。另外，在图38A中示出沿图37中所示的线A17-A18的截面结构， 并且在图38B中示出沿线B17-B18的截面结构。
如图37所示，像第7实施方式一样，像素106j的像素电极150以及 公共电极152设置在同一绝缘表面上。在IPS方式的像素中，由于像素电 极和公共电极彼此相邻地布置，所以在像素电极和公共电极之间产生的电 容用作存储电容。与此相对，根据本实施方式的像素106j设置有以与公共 布线144重叠的方式由第4金属层126d(以及第4氧化物导电层124d)来形 成的电极。像素106j具有通过公共布线144和第4金属层126d在像素内 形成存储电容元件206的构成。第4金属层126d通过第4接触孔156与像 素电极150电连接。
如图38A所示，像素电极150和晶体管202的连接结构与第7实施方 式一样。公共布线144被配置为邻接相邻像素的扫描信号线，并且通过第 2接触孔146与公共电极152电连接。如图38B所示，存储电容元件206 形成在第4金属层126d(以及第4氧化物导电层124d)和公共布线144重叠 的区域中。存储电容元件206通过第4接触孔156与像素电极150电连接。第4金属层126d(以及第4氧化物导电层124d)可沿着第1绝缘层122上的 公共布线144的长度方向设置。第4金属层126d(以及第4氧化物导电层 124d)与公共布线144重叠的长度可在像素的设计中调整。存储电容元件206 的静电电容的大小可由第4金属层126d(以及第4氧化物导电层124d)和公 共布线144重叠的长度来调整。由于像素106j设置有存储电容元件206， 所以像素电极150的电压可以更稳定地保持恒定。
本实施方式所示的像素106j除了有意地设置存储电容元件206以外， 与第7实施方式所涉及的结构大致相同。因此，本实施方式的液晶显示装 置200a除了具有上述有利的效果之外，还具有与第7实施方式同样的有利 的效果。
3-3.PVSA方式的液晶显示装置
作为本发明的一个实施方式的液晶显示装置的一个实施例，示出具有 PSVA方式的像素的液晶显示装置。
3-3-1.第10实施方式
本实施方式示出包括PSVA型像素的液晶显示装置的结构以及液晶显 示装置200b的制造方法，其中可以使用图7A、图7B、图8、图9、图10 和图11中的任一个所示的晶体管。
3-3-1-1.像素的构成
图39示出根据本实施方式的液晶显示装置200b中的像素106k的平 面概略图。在图40A中示出图39中所示的沿线A19-A20的截面结构，并 且在图40B中示出沿线C19-C20的截面结构。
如图39所示，像素106k包括晶体管202、第1像素电极158以及第 2像素电极160。虽然在图39中未被示出，在设置有彩色滤光层等的第2 基板102上设置有对向电极(162)。第1像素电极158和第2像素电极160 以中心位置大致相同的方式重叠配置。为了使得第2像素电极160的俯视 时的大小比第1像素电极158的俯视时的大小更小，第2像素电极160配 置在第1像素电极158的内侧。
第1像素电极158及第2像素电极160上至少设置有1个狭缝161。 至少1个狭缝161，例如具有宽度3μm左右、间距为6μm左右的微细结构。 在第1像素电极158及第2像素电极160上，至少1个狭缝161设置为在 4个方向上倾斜。换句话来说，第1像素电极158及第2像素电极160设 置有从中央呈放射状扩展的多个狭缝161。由于液晶分子具有向与狭缝平 行的方向倾斜的性质，因此当将电压施加到对像素电极时，在图39所示的 像素106k中能够形成4个区域。
布线164将第1像素电极158以及第2像素电极160电连接到晶体管 202。第1像素电极158及第2像素电极160通过第5接触孔166电连接到 布线164。第1像素电极158以及第2像素电极160通过晶体管202被施 加相同的电压。
如图40A和图40B所示，第1像素电极158设置在第1基板100和 第1绝缘层122之间。第2像素电极160设置在第2绝缘层130上。第1 像素电极158和第2像素电极160通过贯穿第1绝缘层122及第2绝缘层 130的(进一步穿过第2氧化物导电层124b、氧化物半导体层128)第5接触 孔166电连接。
第2像素电极160沿着第5接触孔166的侧面设置，与向底部暴出的 第1像素电极158接触。布线164露出在第5接触孔166的侧面部上，通 过其露出处第2像素电极160与布线164电连接。因此，第1像素电极158 也会与布线164电连接。
第1像素电极158由第1导电层250形成。在第1像素电极158的设 置有第5接触孔166的部分处，设置有由第2导电层252所形成的导电图 案。第2像素电极160由第4导电层256形成。在设置第2像素电极160 的第5接触孔166的部分，设置有由第5导电层258所形成的导电图案。 第1导电层250及第4导电层256为透明导电膜，第2导电层252及第5 导电层258为金属膜。如图40A和图40B所示，通过在第5接触孔166上 设置第2导电层252以及第5导电层258，能够将第1像素电极158及第2 像素电极160确实电连接到布线164，也能够降低触点电阻。
图41示出沿图39中所示的C15-C16线的像素106k的截面结构。具 体地，图41示出除了图40B所示的元件基板210的结构之外，还示出了设 置有对置基板212和液晶层222的像素106k的结构。
第1像素电极158及第2像素电极160设于元件基板210上，公共电 极138设于对置基板212上。第1像素电极158及第2像素电极160设置 为与公共电极138对置。第1像素电极158和第2像素电极160设置成从 第1基板100的表面起算的高度不同。因此，第1像素电极158和第2像 素电极160与公共电极138的间隔也不同。当将第1像素电极158与公共 电极138的间隔设为d1、第2像素电极160与公共电极138的间隔设为d2 时，则具有d1＞d2的关系。
在像素106k的第1像素电极158以及第2像素电极160上施加基于 影像信号的电压，公共电极138保持恒定电压。在第1像素电极158以及 第2像素电极160上施加相同的电压。结果，在第1像素电极158与公共 电极138之间发生的像素106k的第1区域301的电场强度E1和在第2像 素电极160和公共电极138之间发生的像素106k的第2区域302的电场强 度E2是不同的。在这种情况下，电场强度由电极间隔的关系得出为E2＞E1。 因此，在液晶层222中，对于像素106k的第1区域301的液晶分子，像素 106k的第2区域302的液晶分子受到电场E2的作用，取向角发生大的变 化。
与第1区域301的面积相比，第2区域302的面积较小。例如，第1 区域301和第2区域302的面积比具有2∶1的关系。图42用曲线图示意性 地表示像素106k中的第1区域301和第2区域302的面积比处于上述关系 时的亮度特性相对于施加信号电压的关系。相对于第2区域302，第1区 域301的面积相对较大，因此施加信号电压高，液晶分子取向的饱和状态 下的亮度变高。另一方面，在第2区域302中，由于施加信号电压产生的 电场强度高，因此即使在低的施加信号电压下，亮度也上升。
通过设置与公共电极138的间隔不同的2个像素电极(第1像素电极 158、第2像素电极160)，关于液晶显示装置200b的画质，能够扩大动态 范围。另外，像素106k通过在第1像素电极158以及第2像素电极160上 设置向4个方向倾斜的狭缝，可在液晶层222上至少形成8个区域。由于 根据本实施方式的液晶显示装置200b包括这样的像素106k，因此能够扩展视角。在液晶显示装置200b的像素中，由于像素电极与接触孔重叠的部 分引起液晶的取向紊乱，因此需要遮光。如本实施方式所示，通过使连接 2个像素电极的接触孔成为1个，可以抑制开口率的降低。
在本实施方式中，也能够形成与第1实施方式相同的布线结构和密封 结构，能够实现液晶显示装置200b的制造工序的简化，提高可靠性。
3-3-1-2.生产方法
参照附图详细说明本实施方式的液晶显示装置200b的制造工序。如 以下说明的那样，本实施方式的液晶显示装置200b可以通过5片光掩模制 作。
图43A及图43B表示在第1基板100上形成第1栅极120和第1像 素电极158的阶段。注意，虽然未图示，但在所述阶段中，与第1栅电极 120同时形成扫描信号线。
在第1基板100上，与第1实施方式相同，第1导电层250以及第2 导电层252形成在第1基板100上。然后，在第1导电层250及第2导电 层252形成在第1基板100的大致整个表面的状态下，在第2导电层252 上形成第1光刻胶掩模551。第1光刻胶掩模551是由第1光掩模501形 成的。第1光掩模501为半色调掩模。第1光掩模501具有第1掩模图案 511。第1掩模图案511包括第1栅极120、第1像素电极158、以及未示 出的扫描信号线(116)的图案。第1掩模图案511在形成第1像素电极158 的图案中包含遮光部524以及降低透光量的半透射部522。图43A和43B 示出使用正光刻胶的情况。图43B表示像素106j的中央附近的截面图，表 示形成第1像素电极158的区域。
注意，图43A所示的带圆圈的数字″1″表示第1光刻胶掩模551是由 第1光掩模501形成的。第1栅极120、第1像素电极158以及未图示的 扫描信号线(116)等通过使用第1光刻胶掩模551蚀刻第1导电层250以及 第2导电层252而形成。通过使用半色调掩模，可将第1像素电极158形 成具有形成由第1导电层250形成的至少1个狭缝161的部分和在大致中 央部残存有第2导电层252的部分的形状。
图44A和图44B表示在设置有第1栅电极120、第1像素电极158、 以及未图示的扫描信号线(116)的第1基板100上形成第1绝缘层122、氧 化物导电层124、以及第3导电层254，并且在其上形成第2光刻胶掩模 452的阶段。
第1绝缘层122、氧化物导电层124以及第3导电层254与第1实施 方式相同形成。在第3导电层254的上表面上形成有第2光刻胶掩模552。 第2光刻胶掩模552是使用第2光掩模502形成的。第2光掩模502具有 在透射部520中包含遮光部524和降低透光量的半透射部522的第2掩模 图案512。第2光掩模502是一种与二元掩模(由透射部和遮光部形成的光 掩模)不同的半色调掩模。第2掩模图案512包括用于形成数据信号线118a、 118b的遮光部524以及用于形成第1氧化物导电层124a以及第2氧化物导 电层124b的半透射部522。通过使用第2光掩模曝光光刻胶膜，形成第2 光刻胶掩模552。此外，图44A和图44B所示的带圆圈的数字″2″表示第2 光刻胶掩模552是由第2光掩模502形成的。
如图44A和图44B所示，第2光刻胶掩模552具有对应于第1氧化 物导电层124a及第2氧化物导电层124b的图案。第2光刻胶掩模552包 含与所述图案重叠且与数据信号线118a对应的厚膜化的图案。
与第1实施方式一样，在已形成第2光刻胶掩模552的状态下，进行 第3导电层254以及氧化物导电层124的蚀刻。通过所述蚀刻，形成数据 信号线118a、118b和布线164。
图45A和图45B是氧化物半导体层128在第1氧化物导电层124a、 第2氧化物导电层124b、数据信号线118a、118b和布线164的上层侧形成、 且在氧化物半导体层128上形成第3光刻胶掩模553的阶段。氧化物半导 体层128是与第1实施方式相同地形成的。在第3光刻胶掩模553的形成 中，使用具有第3掩模图案513的第3光掩模503。图45A和图45B中显 示的带圆圈的数字″3″表示第3光刻胶掩模553是由第3光掩模503形成的。 通过使用第3光刻胶掩模553蚀刻氧化物半导体层128，形成与晶体管、 像素电极和数据信号线的配置相对应的图案。
图46A和图46B表示在氧化物半导体层128的上层侧形成第2绝缘 层130，且形成用于形成接触孔的第4光刻胶掩模554的阶段。
第2绝缘层130与第1实施方式同样地形成。第4光刻胶掩模554由 第4光掩模504形成在第2绝缘层130上。第4光掩模为二元掩模。第4 光掩模504具有第4掩模图案514。第4掩模图案514包括未图示的第1 接触孔(134)、以及形成第5接触孔166的图案。在所述步骤中，使用正光 刻胶。图46A和图46B示出的是第4掩模图案514在遮光部形成的实施例。 注意，图46A所示的带圆圈的数字″4″表示第4光刻胶掩模554是由第4光 掩模504形成的。第5接触孔166是通过使用第4光刻胶掩模554对第2 绝缘层130、氧化物半导体层128、第2氧化物导电层124a以及第1绝缘 层122进行蚀刻而形成的。注意，第5接触孔166是通过锥形蚀刻形成的， 优选地在内壁表面上露出第2氧化物导电层124b。
图47A和图47B是在形成第5接触孔166之后形成第4导电层256 和第5导电层258，且其上形成第5光刻胶掩模555的阶段。
第4导电层256及第5导电层258以与第1实施方式相同的方式形成。 第5光刻胶掩模555是使用第5光掩模505形成的。第5光掩模为半色调 掩模505。第5光掩模505具有第5掩模图案515。第5掩模图案515在透 射部520中具有遮光部524和降低透光量并使光透过的半透射部522。通 过第5光掩模505形成与第2栅极132、以及将与第2像素电极160的图 案对应的一部分厚膜化的第5光刻胶掩模555。注意，图47A和图47B所 示的带圆圈的数字″5″表示第5光刻胶掩模555是由第5光掩模505形成的。
如图47A和图47B所示，第5光刻胶掩模555对应于第2栅极132 和第2像素电极160，具有对残留着第5导电层258的部分进行厚膜化的 形状。在已形成第5光刻胶掩模555的状态下，与第1实施方式同样地对 第5导电层258及第4导电层256进行蚀刻。通过该蚀刻工序形成第2栅 极132和第2像素电极160。第2像素电极160在第5接触孔166的部分 连接到布线164以及第1像素电极158。虽然未图示，但第2栅极132通 过第1接触孔(134)与第1栅极120相连。
通过在所述工序中使用半色调掩模，可形成在第4导电层256上形成 至少1个狭缝161的部分，以及第5导电层258与第5接触孔166重叠的 部分。
经过以上那样的工序，能够利用5片光掩模制作具有图40A及图40B 所示的结构的液晶显示装置200b的元件基板210。在该制造工序中，通过 使用半色调掩模，能够分别用1片光掩模制作第1像素电极158和第2像 素电极160，能够削减光掩模的数量。
3-3-2.第11实施方式
本实施方式表示在PSVA方式的液晶显示装置200b中与第10实施方 式不同的像素的结构。在以下的说明中，以与第10实施方式不同的部分为 中心进行说明。
图48示出根据本实施方式的液晶显示装置200b中的像素106m的平 面概略图。图49示出图48所示的沿C21-C22线的截面结构。
如图48所示，第2像素电极160在第6接触孔168中与从晶体管202 延伸的布线164电连接。第1像素电极158在第7接触孔170a、170b中与 第2像素电极160电连接。第6接触孔168设置在像素106m的大致中央 部分，而第7接触孔170a、170b设置在第6接触孔168外侧的区域内。图 48示出第7接触孔170a、170b设置在第6接触孔168外侧的2处的实施例。 但是，该实施例只是例示，连接第1像素电极158和第2像素电极160的 接触孔只要至少有1处即可，或者也可以设置2处以上。例如，相当于第 7接触孔的接触孔可以以围绕第6接触孔168的方式而设置在4处。
如图49所示，第2像素电极160通过第6接触孔168电连接到布线 164。第2像素电极160通过第7接触孔170a、170b与第1像素电极158 电连接。在第1像素电极158上，在第7接触孔170a、170b重叠的区域内 设置有由第2导电层252形成的金属层。所述金属层(252)与第2像素电极 160形成触头，第1像素电极158和第2像素电极160电连接。第1像素 电极158通过第2像素电极160电连接到布线164。
根据本实施方式中的像素电极和布线的连接结构，通过设置2种类型 的接触孔，即第6接触孔168和第7接触孔170a、170b，可以使各个接触 孔的深度变浅。在根据第10实施方式的结构中，第6接触孔168贯穿第2 绝缘层130、氧化物半导体层128、第2氧化物导电层124b以及第1绝缘 层122。与此相对，在本实施方式中，第6接触孔168贯穿第2绝缘层130 和氧化物半导体层128，第7接触孔170a、170b贯穿第1绝缘层122以及 第2绝缘层130。因此，在像素106m中，由于用于连接像素电极和布线的 接触孔较浅，因此可以防止在接触孔处断开。
像素106m除了与将第1像素电极158及第2像素电极160电连接到 布线的接触孔的实施例不同之外，具有与第10实施方式同样的结构，起到 同样的有利效果。
3-3-3.第12实施方式
本实施方式示出在PSVA方式的液晶显示装置200b中与第10实施方 式不同的像素的结构。在以下的说明中，以与第10实施方式不同的部分为 中心进行说明。
图50示出根据本实施方式的液晶显示装置200b中的像素106n的平 面概略图。在图51A中示出图50中所示的沿线A23-A24的截面结构，并 且在图51B中示出沿线C23-C24的截面结构。
如图50所示，像素106n具有在第8接触孔172以及第9接触孔174 中、第1像素电极158及第2像素电极160与从晶体管202延伸的导线164 电连接的结构。第8接触孔172和第9接触孔174设置在像素106n的大致 中央部分并设置成重叠。
如图51A和图51B所示，第8接触孔172贯穿第1绝缘层122，第9 接触孔174贯穿第2绝缘层130及氧化物半导体层128。在第1绝缘层122 上，设置有从晶体管202延伸的布线164(第2氧化物导电层124b)。布线 164在第8接触孔172的部分电连接到第1像素电极158。由第2导电层 252形成的金属层设置在第1像素电极158上。金属层(252)设置在与第8 接触孔172重叠的区域。布线164(第2氧化物导电层124b)设置为与所述金 属层(252)接触。布线164(第2氧化物导电层124b)上设置有金属层126c。 金属层126c通过第8接触孔172连接到布线164。通过这样的结构，第1 像素电极158和布线164电连接。
第2像素电极160通过第9接触孔174电连接到布线164。第9接触 孔174设置在与布线164重叠的位置。第9接触孔174优选地设置在与金 属层126c重叠的位置。在形成第9接触孔174时，金属层126c作为蚀刻 阻挡件发挥功能，因此使控制接触孔的深度变容易。通过用第9接触孔174 使金属层126c的上表面露出，在形成第2像素电极160的第4导电层256 和金属层126c之间形成良好的电连接。形成第2像素电极160的第4导电 层256和金属层126c，是由于通过用第9接触孔174使金属层126c的上表 面露出而形成良好的电连接的。在将第1像素电极158及第2像素电极160 连接到布线164的结构中，通过重叠设置2个接触孔，可使各个接触孔的 深度变浅。通过这些接触孔，可以防止与第1像素电极158及第2像素电 极160的连接不良。由于像素电极与接触孔重叠的部分引起液晶的取向紊 乱，因此在液晶显示装置中提供遮光膜。如本实施方式所示，通过重叠地 设置用于连接两个像素电极的接触孔，可以在液晶显示装置200b中实现高 开口率。
像素106n除了与将第1像素电极158以及第2像素电极160与布线 电连接的接触孔的实施例不同之外，还具有与第10实施方式相同的结构， 也具有同样有利的效果。
附图标记说明
100：第1基板，101：FPC基板，102：第2基板，104：显示部，106：像素， 108：扫描信号线驱动电路，109：公共信号线驱动电路，110：数据信号线驱 动电路，111：驱动器IC，112：输入端子，114：端子电极，115：输出信号线， 116：扫描信号线，117：公共信号线，118：数据信号线，120：第1栅极，122： 第1绝缘层，124：氧化物导电层，126：金属层，127：低电阻区，128：氧化物 半导体层，129：区域，130：第2绝缘层，132：第2栅极，134：第1接触孔， 136：像素电极，137：第2狭缝，138：公共电极，139：第1狭缝，144：公共布 线，146：第2接触孔，148：第3接触孔，150：像素电极，152：公共电极，154： 间隙，156：第4接触孔，158：第1像素电极，160：第2像素电极，161：狭缝， 162：对电极，164：布线，166：第5接触孔，168：第6接触孔，170：第7接触 孔，172：第8接触孔，174：第9接触孔，178：遮光层，180：彩色滤光层，182： 覆盖层，184：第3绝缘层，200：液晶显示装置，202：晶体管，203：晶体管， 204：液晶元件，206：存储电容元件，208：晶体管，209：解复用器，210：元件 基板，212：对置基板，220：取向膜，222：液晶层，224：遮光层，226：彩色滤 光层，228：覆盖层，230：布线，232：开口，234：金属氧化物导电层，236：密 封材料，250：第1导电层，252：第2导电层，254：第3导电层，256：第4导 电层，258：第5导电层，301：像素第1区域，302：像素第2区域，401：第1 光掩模，402：第2光掩模，403：第3光掩模，404：第4光掩模，405：第5光 掩模，411：第1掩模图案，412：第2掩模图案，413：第3掩模图案，414：第 4掩模图案，415：第5掩模图案，420：透射部，422：半透射部，424：遮光部，451：第1光刻胶掩模，452：第2光刻胶掩模，453：第3光刻胶掩模，454：第 4光刻胶掩模，455：第5光刻胶掩模，501：第1光掩模，502：第2光掩模， 503：第3光掩模，504：第4光掩模，505：第5光掩模，511：第1掩模图案， 512：第2掩模图案，513：第3掩模图案，514：第4掩模图案，515：第5掩模 图案，520：透射部，522：半透射部，524：遮光部，551：第1光刻胶掩模，552： 第2光刻胶掩模，553：第3光刻胶掩模，554：第4光刻胶掩模，555：第5光 刻胶掩模。
Claims (18)
1.一种液晶显示装置，包括：
晶体管，包含：
第1基板上的第1栅极；
具有与所述第1栅极重叠的区域的第2栅极；
所述第1栅极和所述第2栅极之间的氧化物半导体层；
所述第1栅极和所述氧化物半导体层之间的第1绝缘层，
所述氧化物半导体层和所述第2栅极之间的第2绝缘层，
第1氧化物导电层和第2氧化物导电层，配置在所述第1绝缘层和所述氧化物半导体层之间、并且从两侧夹着所述第1栅极和所述第2栅极；
所述第1绝缘层和所述第2绝缘层之间的像素电极；以及
具有与所述像素电极重叠的区域、并且设置在所述第2绝缘层上的公共电极；
其中，
所述像素电极从所述第2氧化物导电层连续；
所述第1栅极以及所述第2栅极在所述氧化物半导体层的外侧的区域中通过贯穿所述第1绝缘层以及所述第2绝缘层的第1接触孔来电连接。
2.根据权利要求1所述的液晶显示装置，其特征在于，
所述第1氧化物导电层和所述第2氧化物导电层接触所述氧化物半导体层的所述第1栅极侧的面。
3.根据权利要求1所述的液晶显示装置，其特征在于，
所述像素电极为平板状，公共电极设置有至少1个狭缝。
4.根据权利要求1所述的液晶显示装置，其特征在于，
具有与所述第1栅极同层的公共布线，所述公共电极通过贯穿所述第1绝缘层以及所述第2绝缘层的第2接触孔与所述公共布线电连接。
5.根据权利要求1所述的液晶显示装置，其特征在于，
所述氧化物半导体层包括所述第1绝缘层侧的第1区域以及所述第2绝缘层侧的第2区域，并且所述第2区域的载流子浓度低于所述第1区域的载流子浓度。
6.根据权利要求1所述的液晶显示装置，包括：
面对所述第1基板的第2基板；
所述第1基板和所述第2基板之间的液晶层；
在所述第1基板和所述第2基板之间、并且包围所述液晶层的密封材料；
设置在所述第1基板上，并且配置在所述第2基板外侧的端子电极；以及
连接到所述端子电极的布线，
其中，
所述布线设在所述第1基板与和所述第1绝缘层之间，并且与所述密封材料相交。
7.液晶显示装置，包括：
晶体管，包含：
第1基板上的第1栅极，
具有与所述第1栅极重叠的区域的第2栅极，
所述第1栅极和所述第2栅极之间的氧化物半导体层，
所述第1栅极和所述氧化物半导体层之间的第1绝缘层，
所述氧化物半导体层和所述第2栅极之间的第2绝缘层，以及
第1氧化物导电层和第2氧化物导电层，配置在所述第1绝缘层和所述氧化物半导体层之间、并且夹着所述第1栅极和所述第2栅极；
所述第2绝缘层上的像素电极；以及
公共电极；
其中，
所述像素电极与所述第2氧化物导电层电连接；
所述第1栅极在所述氧化物半导体层的外侧区域中通过贯穿所述第1绝缘和所述第2绝缘层的第1接触孔，与所述第2栅极电连接。
8.根据权利要求7所述的液晶显示装置，其特征在于，
所述第1氧化物导电层以及所述第2氧化物导电层与所述氧化物半导体层的所述第1栅极侧的面接触。
9.根据权利要求7所述的液晶显示装置，其特征在于，
所述像素电极以及所述公共电极为梳齿形状，并且设置成彼此接合。
10.根据权利要求7所述的液晶显示装置，其特征在于，
具有与所述第1栅极同层的公共布线，
并且所述公共电极通过贯穿所述第1绝缘层以及所述第2绝缘层的第2接触孔与所述公共布线电连接。
11.根据权利要求7所述的液晶显示装置，其特征在于，
所述氧化物半导体层包括所述第1绝缘层侧的第1区域和所述第2绝缘层侧的第2区域，并且所述第2区域的载流子浓度低于所述第1区域的载流子浓度。
12.根据权利要求7所述的液晶显示装置，包括：
面对所述第1基板的第2基板；
所述第1基板和所述第2基板之间的液晶层；
设置在所述第1基板和第2基板之间、并且包围所述液晶层的密封材料；
设置在所述第1基板上，并且在所述第2基板外侧的端子电极；以及
连接到端子电极的布线；
其中，
所述布线设置在所述第1基板和所述第1绝缘层之间，与所述密封材料相交。
13.液晶显示装置，包括：
晶体管，包含：
第1基板上的第1栅极，
具有与所述第1栅极重叠的区域的第2栅极，
所述第1栅极和所述第2栅极之间的氧化物半导体层，
所述第1栅极和所述氧化物半导体层之间的第1绝缘层，
所述氧化物半导体层和所述第2栅极之间的第2绝缘层，以及
第1氧化物导电层以及第2氧化物导电层，配置在所述第1绝缘层和所述氧化物层之间、并且夹着所述第1栅极和所述第2栅极；
所述第1基板和所述第1绝缘层之间的第1像素电极；以及
所述第2绝缘层上的第2像素电极；
其中，
所述第1像素电极和所述第2像素电极电连接于从所述第2氧化物导电层连续的布线；以及
所述第1栅极在所述氧化物半导体层的外侧区域中通过贯穿所述第1绝缘层以及所述第2绝缘层的第1接触孔与所述第2栅极电连接。
14.根据权利要求13所述的液晶显示装置，其特征在于，
所述第1像素电极与所述第2像素电极重叠。
15.根据权利要求13所述的液晶显示装置，其特征在于，
所述第2像素电极的面积小于所述第1像素电极的面积。
16.根据权利要求13所述的液晶显示装置，其特征在于，
所述第1像素电极以及所述第2像素电极具有从中央向外侧径向延伸的至少1个狭缝。
17.根据权利要求13所述的液晶显示装置，其特征在于，
所述氧化物半导体层包括所述第1绝缘层侧的第1区域和所述第2绝缘层侧的第2区域，并且所述第2区域的载流子浓度低于所述第1区域的载流子浓度。
18.根据权利要求13所述的液晶显示装置，包括：
面对所述第1基板的第2基板；
所述第1基板和所述第2基板之间的液晶层；
设置在所述第1基板和第2基板之间、并且包围所述液晶层的密封材料；
设置在所述第1基板上，并且所述第2基板外侧的端子电极，以及
连接到所述端子电极的布线，
其中，
所述布线设置在所述第1基板和所述第1绝缘层之间，并且与所述密封材料相交。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020018120A JP7444436B2 (ja) | 2020-02-05 | 2020-02-05 | 液晶表示装置 |
| JP2020-018120 | 2020-02-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113219750A true CN113219750A (zh) | 2021-08-06 |
Family
ID=74418249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110157696.9A Pending CN113219750A (zh) | 2020-02-05 | 2021-02-04 | 液晶显示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US11630360B2 (zh) |
| EP (2) | EP3865937B1 (zh) |
| JP (2) | JP7444436B2 (zh) |
| CN (1) | CN113219750A (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113096549B (zh) * | 2021-03-31 | 2023-09-26 | 合肥鑫晟光电科技有限公司 | 一种驱动背板及显示装置 |
Family Cites Families (107)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5245450A (en) | 1990-07-23 | 1993-09-14 | Hosiden Corporation | Liquid crystal display device with control capacitors for gray-scale |
| JP2909266B2 (ja) | 1990-07-23 | 1999-06-23 | ホシデン・フィリップス・ディスプレイ株式会社 | 液晶表示素子 |
| JP3712774B2 (ja) | 1996-03-29 | 2005-11-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 液晶表示素子 |
| JP3268993B2 (ja) | 1997-01-31 | 2002-03-25 | 三洋電機株式会社 | 表示装置 |
| JPH11212493A (ja) | 1998-01-29 | 1999-08-06 | Sharp Corp | 発光表示装置 |
| JP3394483B2 (ja) | 1999-11-16 | 2003-04-07 | 鹿児島日本電気株式会社 | 薄膜トランジスタ基板およびその製造方法 |
| JP4048687B2 (ja) | 2000-04-07 | 2008-02-20 | セイコーエプソン株式会社 | 有機ｅｌ素子および有機ｅｌ素子の製造方法 |
| JP3918412B2 (ja) * | 2000-08-10 | 2007-05-23 | ソニー株式会社 | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 |
| JP2002311424A (ja) | 2001-04-12 | 2002-10-23 | Hitachi Ltd | 液晶表示装置 |
| JP2002343578A (ja) | 2001-05-10 | 2002-11-29 | Nec Corp | 発光体、発光素子、および発光表示装置 |
| JP3823916B2 (ja) | 2001-12-18 | 2006-09-20 | セイコーエプソン株式会社 | 表示装置及び電子機器並びに表示装置の製造方法 |
| JP2003295207A (ja) | 2002-03-29 | 2003-10-15 | Nec Lcd Technologies Ltd | 横電界方式のアクティブマトリクス型液晶表示装置 |
| JP2003308042A (ja) | 2002-04-17 | 2003-10-31 | Hitachi Ltd | 画像表示装置 |
| JP2004145300A (ja) | 2002-10-03 | 2004-05-20 | Seiko Epson Corp | 電子回路、電子回路の駆動方法、電子装置、電気光学装置、電気光学装置の駆動方法及び電子機器 |
| JP2004341465A (ja) | 2003-05-14 | 2004-12-02 | Obayashi Seiko Kk | 高品質液晶表示装置とその製造方法 |
| KR100494455B1 (ko) | 2003-06-11 | 2005-06-10 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이기판 및 그 제조방법 |
| US7880377B2 (en) | 2004-01-23 | 2011-02-01 | Hoya Corporation | Quantum dot-dispersed light emitting device, and manufacturing method thereof |
| US7242039B2 (en) | 2004-03-12 | 2007-07-10 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| JP4203659B2 (ja) | 2004-05-28 | 2009-01-07 | カシオ計算機株式会社 | 表示装置及びその駆動制御方法 |
| JP5138163B2 (ja) | 2004-11-10 | 2013-02-06 | キヤノン株式会社 | 電界効果型トランジスタ |
| JP2007053286A (ja) | 2005-08-19 | 2007-03-01 | Seiko Epson Corp | 発光素子、表示装置および電子機器 |
| KR20070035341A (ko) | 2005-09-27 | 2007-03-30 | 삼성전자주식회사 | 간극을 채운 반도체 나노결정층을 함유하는 발광소자 및 그제조방법 |
| JPWO2007043704A1 (ja) | 2005-10-14 | 2009-04-23 | パイオニア株式会社 | 発光素子及び表示装置 |
| TW200721478A (en) | 2005-10-14 | 2007-06-01 | Pioneer Corp | Light-emitting element and display apparatus using the same |
| JP4808479B2 (ja) | 2005-11-28 | 2011-11-02 | 大日本印刷株式会社 | 有機発光トランジスタ素子及びその製造方法並びに発光表示装置 |
| KR100732824B1 (ko) | 2005-12-02 | 2007-06-27 | 삼성에스디아이 주식회사 | 유기 발광 표시장치 및 그의 구동방법 |
| JP4809670B2 (ja) | 2005-12-02 | 2011-11-09 | 大日本印刷株式会社 | 有機発光トランジスタ素子及びその製造方法並びに発光表示装置 |
| JP4809682B2 (ja) | 2006-01-30 | 2011-11-09 | 大日本印刷株式会社 | 有機発光トランジスタ素子及びその製造方法並びに発光表示装置 |
| JP2007310334A (ja) | 2006-05-19 | 2007-11-29 | Mikuni Denshi Kk | ハーフトーン露光法を用いた液晶表示装置の製造法 |
| JP4934774B2 (ja) | 2006-09-05 | 2012-05-16 | 大日本印刷株式会社 | 有機発光トランジスタ及び表示装置 |
| JP2008084655A (ja) | 2006-09-27 | 2008-04-10 | Toppan Printing Co Ltd | 高分子系有機ｅｌ素子の発光層の形成方法 |
| CN100547800C (zh) | 2006-10-19 | 2009-10-07 | 元太科技工业股份有限公司 | 薄膜晶体管阵列基板及电子墨水显示装置 |
| JP2009175563A (ja) | 2008-01-28 | 2009-08-06 | Sony Corp | 表示装置 |
| EP2085958B1 (en) | 2008-01-29 | 2012-08-01 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US8586979B2 (en) | 2008-02-01 | 2013-11-19 | Samsung Electronics Co., Ltd. | Oxide semiconductor transistor and method of manufacturing the same |
| JP2010040552A (ja) | 2008-07-31 | 2010-02-18 | Idemitsu Kosan Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JP2010050165A (ja) | 2008-08-19 | 2010-03-04 | Sumitomo Chemical Co Ltd | 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置 |
| KR102469154B1 (ko) | 2008-10-24 | 2022-11-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| JP5019299B2 (ja) | 2008-10-31 | 2012-09-05 | 栄 田中 | 低コスト表示装置を製造するためのホトマスク構造 |
| WO2010053060A1 (en) | 2008-11-07 | 2010-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8344387B2 (en) | 2008-11-28 | 2013-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR101517034B1 (ko) * | 2008-12-04 | 2015-05-04 | 엘지디스플레이 주식회사 | 반사투과형 액정표시장치용 어레이 기판 |
| US8367486B2 (en) | 2009-02-05 | 2013-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and method for manufacturing the transistor |
| US8174021B2 (en) | 2009-02-06 | 2012-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| US20100224878A1 (en) | 2009-03-05 | 2010-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8461582B2 (en) | 2009-03-05 | 2013-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8450144B2 (en) | 2009-03-26 | 2013-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN102422426B (zh) | 2009-05-01 | 2016-06-01 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| WO2011013502A1 (en) | 2009-07-31 | 2011-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| TWI528527B (zh) | 2009-08-07 | 2016-04-01 | 半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置之製造方法 |
| WO2011027656A1 (en) | 2009-09-04 | 2011-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and display device |
| KR20110041139A (ko) | 2009-10-15 | 2011-04-21 | 삼성모바일디스플레이주식회사 | 액정표시장치 및 그 제조방법 |
| WO2011046048A1 (en) | 2009-10-16 | 2011-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR101652790B1 (ko) | 2009-11-09 | 2016-08-31 | 삼성전자주식회사 | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 |
| CN102668028B (zh) | 2009-11-28 | 2015-09-02 | 株式会社半导体能源研究所 | 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法 |
| KR20120103676A (ko) | 2009-12-04 | 2012-09-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| WO2011074407A1 (en) | 2009-12-18 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2011128442A (ja) | 2009-12-18 | 2011-06-30 | Sony Corp | 表示パネル、表示装置および電子機器 |
| EP2517255B1 (en) | 2009-12-25 | 2019-07-03 | Ricoh Company, Ltd. | Field-effect transistor, semiconductor memory, display element, image display device, and system |
| CN102782859B (zh) | 2010-02-26 | 2015-07-29 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| US9190522B2 (en) | 2010-04-02 | 2015-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an oxide semiconductor |
| KR101706081B1 (ko) | 2010-04-06 | 2017-02-15 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 액정 표시 장치 |
| KR101213493B1 (ko) | 2010-04-13 | 2012-12-20 | 삼성디스플레이 주식회사 | 유기 발광 소자 및 그 제조방법 |
| JP5659708B2 (ja) * | 2010-11-08 | 2015-01-28 | 三菱電機株式会社 | 液晶表示パネル、及び液晶表示装置 |
| KR101995082B1 (ko) | 2010-12-03 | 2019-07-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체막 및 반도체 장치 |
| JP5447356B2 (ja) | 2010-12-09 | 2014-03-19 | セイコーエプソン株式会社 | 表示装置及び電子機器 |
| KR101680768B1 (ko) | 2010-12-10 | 2016-11-29 | 삼성전자주식회사 | 트랜지스터 및 이를 포함하는 전자장치 |
| JP2012146764A (ja) | 2011-01-11 | 2012-08-02 | Canon Inc | 表示装置 |
| JP5615744B2 (ja) | 2011-03-14 | 2014-10-29 | 富士フイルム株式会社 | 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法 |
| KR101875127B1 (ko) | 2011-06-10 | 2018-07-09 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 |
| KR20130007310A (ko) | 2011-06-30 | 2013-01-18 | 삼성디스플레이 주식회사 | 유기 발광 소자, 유기 발광 표시 장치 및 그 제조 방법 |
| KR101963226B1 (ko) | 2012-02-29 | 2019-04-01 | 삼성전자주식회사 | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 |
| KR102330543B1 (ko) | 2012-04-13 | 2021-11-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR102013125B1 (ko) | 2012-06-20 | 2019-08-22 | 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 | 유기 일렉트로 루미네선스 소자 |
| TWI473061B (zh) | 2012-10-22 | 2015-02-11 | Au Optronics Corp | 電致發光顯示面板及其驅動方法 |
| KR102084395B1 (ko) | 2012-12-21 | 2020-03-04 | 엘지디스플레이 주식회사 | 유기전계 발광소자 및 이의 제조 방법 |
| JP2014154382A (ja) | 2013-02-08 | 2014-08-25 | Nippon Hoso Kyokai <Nhk> | 薄膜デバイスの製造方法 |
| JP2014218706A (ja) | 2013-05-09 | 2014-11-20 | 出光興産株式会社 | スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法 |
| TWI690085B (zh) * | 2013-05-16 | 2020-04-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
| TWI624936B (zh) | 2013-06-05 | 2018-05-21 | 半導體能源研究所股份有限公司 | 顯示裝置 |
| WO2015083034A1 (en) | 2013-12-02 | 2015-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| CN105849929B (zh) | 2013-12-26 | 2018-03-02 | 国立研究开发法人科学技术振兴机构 | 金属氧化物的薄膜、具备该薄膜的有机电致发光元件、太阳能电池和有机太阳能电池 |
| TWI643969B (zh) | 2013-12-27 | 2018-12-11 | 日商半導體能源研究所股份有限公司 | 氧化物半導體的製造方法 |
| US9443876B2 (en) | 2014-02-05 | 2016-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module |
| JP2015188062A (ja) | 2014-02-07 | 2015-10-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR102305143B1 (ko) | 2014-08-20 | 2021-09-28 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| CN106687616A (zh) | 2014-09-18 | 2017-05-17 | 国立研究开发法人科学技术振兴机构 | 金属氧化物的薄膜、具备该薄膜的有机电致发光元件、太阳能电池及薄膜的制造方法 |
| KR102276118B1 (ko) | 2014-11-28 | 2021-07-13 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치 |
| KR102294724B1 (ko) | 2014-12-02 | 2021-08-31 | 삼성디스플레이 주식회사 | 유기 발광 트랜지스터 및 이를 포함하는 표시 장치 |
| US9842938B2 (en) * | 2015-03-24 | 2017-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device including semiconductor device |
| KR102314488B1 (ko) | 2015-04-07 | 2021-10-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP6803682B2 (ja) | 2015-05-22 | 2020-12-23 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| CN107636841B (zh) | 2015-06-05 | 2020-10-09 | 夏普株式会社 | 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置 |
| JP2017005064A (ja) | 2015-06-08 | 2017-01-05 | 株式会社半導体エネルギー研究所 | 半導体装置、該半導体装置を有する表示装置 |
| JP6582786B2 (ja) | 2015-09-17 | 2019-10-02 | 日立化成株式会社 | 組成物、電荷輸送材料、及びインク並びにそれらの利用 |
| JP6566316B2 (ja) | 2015-10-23 | 2019-08-28 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | 保護回路および電子機器 |
| US10714633B2 (en) * | 2015-12-15 | 2020-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device |
| JP6832624B2 (ja) | 2015-12-22 | 2021-02-24 | 三菱電機株式会社 | 液晶表示装置およびその製造方法 |
| CN105762196B (zh) | 2016-05-16 | 2018-09-18 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制作方法及相应装置 |
| CN108022937B (zh) | 2016-10-31 | 2021-10-01 | 乐金显示有限公司 | 具有双层氧化物半导体的薄膜晶体管基板 |
| JP6822114B2 (ja) | 2016-12-13 | 2021-01-27 | 天馬微電子有限公司 | 表示装置、トランジスタ回路及び薄膜トランジスタの駆動方法 |
| JP6844845B2 (ja) | 2017-05-31 | 2021-03-17 | 三国電子有限会社 | 表示装置 |
| JP6903503B2 (ja) | 2017-07-05 | 2021-07-14 | 三菱電機株式会社 | 薄膜トランジスタ基板、液晶表示装置および薄膜トランジスタ基板の製造方法 |
| WO2019043510A1 (ja) | 2017-09-01 | 2019-03-07 | 株式会社半導体エネルギー研究所 | 半導体装置、及び表示装置 |
| JP7190729B2 (ja) | 2018-08-31 | 2022-12-16 | 三国電子有限会社 | キャリア注入量制御電極を有する有機エレクトロルミネセンス素子 |
| JP2020076951A (ja) * | 2018-09-19 | 2020-05-21 | シャープ株式会社 | 表示装置 |
| CN109637493B (zh) | 2019-01-30 | 2021-04-27 | 惠科股份有限公司 | 显示面板的驱动方法及设备 |
-
2020
- 2020-02-05 JP JP2020018120A patent/JP7444436B2/ja active Active
-
2021
- 2021-01-29 EP EP21154269.1A patent/EP3865937B1/en active Active
- 2021-01-29 EP EP22212464.6A patent/EP4167025A1/en active Pending
- 2021-02-01 US US17/163,939 patent/US11630360B2/en active Active
- 2021-02-04 CN CN202110157696.9A patent/CN113219750A/zh active Pending
-
2023
- 2023-04-12 US US18/299,101 patent/US20230251540A1/en active Pending
-
2024
- 2024-02-15 JP JP2024020841A patent/JP2024059714A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2024059714A (ja) | 2024-05-01 |
| EP3865937A1 (en) | 2021-08-18 |
| JP2021124609A (ja) | 2021-08-30 |
| US20210240025A1 (en) | 2021-08-05 |
| EP4167025A1 (en) | 2023-04-19 |
| US20230251540A1 (en) | 2023-08-10 |
| EP3865937B1 (en) | 2022-12-14 |
| JP7444436B2 (ja) | 2024-03-06 |
| US11630360B2 (en) | 2023-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102585124B1 (ko) | 표시 장치 및 그 제조 방법 | |
| US9184090B2 (en) | Thin film transistor display panel and manufacturing method of the same | |
| US9455333B2 (en) | Thin film transistor array panel | |
| JP2023062012A (ja) | 表示装置 | |
| US8987742B2 (en) | Liquid crystal display and method of manufacturing the same | |
| US9666602B2 (en) | Thin-film transistor substrate and method of manufacturing the thin-film transistor substrate | |
| US9324743B2 (en) | Flat panel display device with oxide thin film transistor and method of fabricating the same | |
| US10204973B2 (en) | Display device and thin-film transistors substrate | |
| WO2018180723A1 (ja) | アクティブマトリクス基板およびその製造方法 | |
| CN107342295B (zh) | 薄膜晶体管阵列面板 | |
| WO2016098651A1 (ja) | 半導体装置、その製造方法、および半導体装置を備えた表示装置 | |
| US20160079285A1 (en) | Double thin film transistor and method of manufacturing the same | |
| KR20170126535A (ko) | 박막 트랜지스터 표시판 | |
| US10985281B2 (en) | Transistor, thin film transistor array panel, and related manufacturing method | |
| JP2024059714A (ja) | 薄膜トランジスタ | |
| JP2019169606A (ja) | アクティブマトリクス基板およびその製造方法 | |
| WO2018061954A1 (ja) | 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法及び表示装置 | |
| WO2016104253A1 (ja) | 半導体装置 | |
| US20230189580A1 (en) | Display Apparatus Having an Oxide Semiconductor | |
| US10170626B2 (en) | Transistor panel having a good insulation property and a manufacturing method thereof | |
| US20180197884A1 (en) | Semiconductor device | |
| JP6706587B2 (ja) | 半導体装置、表示装置および電子機器 | |
| CN112582342A (zh) | 阵列基板的制作方法 | |
| US11791345B2 (en) | Active matrix substrate and method for manufacturing same | |
| WO2016084687A1 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |