JP5386182B2 - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP5386182B2
JP5386182B2 JP2009010545A JP2009010545A JP5386182B2 JP 5386182 B2 JP5386182 B2 JP 5386182B2 JP 2009010545 A JP2009010545 A JP 2009010545A JP 2009010545 A JP2009010545 A JP 2009010545A JP 5386182 B2 JP5386182 B2 JP 5386182B2
Authority
JP
Japan
Prior art keywords
light
transistor
pixel
gate
emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009010545A
Other languages
English (en)
Other versions
JP2009206505A (ja
JP2009206505A5 (ja
Inventor
達也 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009010545A priority Critical patent/JP5386182B2/ja
Publication of JP2009206505A publication Critical patent/JP2009206505A/ja
Publication of JP2009206505A5 publication Critical patent/JP2009206505A5/ja
Application granted granted Critical
Publication of JP5386182B2 publication Critical patent/JP5386182B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

本発明は、発光トランジスタを用いた発光装置に関する。
発光素子を表示素子として用いた発光装置は、視認性が高く、薄型化に最適であると共に、視野角も広いため、ＣＲＴ（ｃａｔｈｏｄｅ ｒａｙ ｔｕｂｅ）や液晶表示装置に替わる表示装置として注目されている。特に、発光トランジスタと呼ばれる、トランジスタ構造を有する発光素子は、発光素子としての機能に加え、トランジスタの機能を併せ持っている。よって、発光トランジスタを画素に有する発光装置は、発光素子と、該発光素子に供給する電流を制御するトランジスタとを画素に有する発光装置よりも、開口率を高くできるという利点がある。また、トランジスタと発光素子の両方を作製する場合と比較して、作製する素子の数が少なくなることから、発光トランジスタを用いた発光装置は、製品の歩留まりや製造コストの面でも有利とされている。
下記の特許文献１及び特許文献２には、発光トランジスタの具体的な構成について記載されている。
国際公開第０３／０７１６０８号パンフレット 特開２００６−２５２７７４号公報
ところで、液晶素子は、印加される電圧が変化してから液晶分子の透過率の変化が収束するまでの応答時間が一般的に数ｍｓｅｃ〜十数ｍｓｅｃ程度と長いため、液晶素子を用いた液晶表示装置は、画素における印加電圧の変化に対する輝度の変化の遅れが動画のぼやけとして視認されやすい。一方、上記発光トランジスタを含む発光素子は、印加される電圧が変化してから輝度の変化が収束するまでの応答時間が数μｓｅｃ程度と短い。そのため、発光素子を表示素子として用いた発光装置は、液晶素子を用いた液晶表示装置と比較し、動画のぼやけが視認されにくい。
また、上述した応答時間の長さの他に、液晶表示装置において動画がぼやけて視認されてしまう理由として、液晶表示装置の駆動方式が、ビデオ信号が画素に再入力されるまで輝度が維持され続けるホールド型駆動であることが挙げられる。人間の目は残像が生じやすい性質を持っている。そのため、連続して黒以外の階調を表示するホールド型駆動だと、人間の目が階調の変化に追いつけず、動画がぼやけて見えやすい。有機ＥＬ素子などの発光素子を表示素子として用いた発光装置も液晶表示装置と同様に、通常はホールド型駆動が行われている。そのため、発光素子を表示素子として用いた発光装置は、通常のホールド駆動を行う限り、応答時間が短いという特性を活かすことができず、動画のぼやけは解消されにくい。
そこで、ホールド型駆動によって生じる動画のぼやけを防ぐために、ＣＲＴ（ｃａｔｈｏｄｅ ｒａｙ ｔｕｂｅ）で用いられているインパルス型駆動のように、強制的に黒を表示させる疑似インパルス駆動が注目されている。疑似インパルス駆動を用いることで、人間の目に残像が生じにくくなり、動画のぼやけを解消することができる。液晶表示装置では、バックライトを明滅させる、或いは黒の画像情報を有するビデオ信号を画素に入力することで、疑似インパルス駆動を実現することができる。一方、液晶表示装置のようなバックライトを有していない発光素子を表示素子として用いた発光装置で疑似インパルス駆動を実現するには、バックライトを明滅させる方法は適用できず、黒の画像情報を有するビデオ信号を画素に入力する方法を適用すればよい。
しかし、黒の画像情報を有するビデオ信号を画素に入力することで、疑似インパルス駆動を行う場合、画素へのビデオ信号の入力を制御する信号線駆動回路の駆動周波数を高くしなくてはならない。
信号線駆動回路は、走査線駆動回路により各ラインの画素が選択されている間に、該ライン内の全ての画素にビデオ信号を入力する必要があるため、その駆動周波数は走査線駆動回路に比べて遙かに高い。また、近年、アクティブマトリクス型の発光装置は、より高精細、高解像度の画像を表示するために画素数が増えつつあるため、疑似インパルス駆動を行わない場合でも、信号線駆動回路の駆動周波数は高くなる傾向にある。そのため、疑似インパルス駆動を行うために黒の画像情報を有するビデオ信号を画素に入力すると、信号線駆動回路の負担がさらに増大し、消費電力が増すという問題が生じてしまう。なお、フレーム周波数を低くすれば、信号線駆動回路の周波数を抑えつつ、黒の画像情報を有するビデオ信号を画素に入力することもできるが、フリッカが生じやすくなり好ましくない。
本発明は上述した問題に鑑み、信号線駆動回路の周波数を抑えつつ、なおかつフレーム周波数を低減させることなく、発光トランジスタを用いた発光装置における動画のぼやけを防ぐことを課題とする。
本発明の一の構成では、発光トランジスタのソースとドレイン間に流れる電流の経路にスイッチング素子を設け、該スイッチング素子をオフにすることで強制的に発光トランジスタを消光させる。そして、上記スイッチング素子のスイッチングは、走査線駆動回路で制御することができる。
また、本発明の一の構成では、発光トランジスタのゲートとソースの接続を制御するスイッチング素子を設け、該スイッチング素子をオンにすることで強制的に発光トランジスタを消光させる。そして、上記スイッチング素子のスイッチングは、走査線駆動回路で制御することができる。
具体的な発光装置の構成例の一は、発光トランジスタと、発光トランジスタのゲートへの、ビデオ信号の電位の供給を制御する第１のスイッチング素子と、発光トランジスタのソースとドレイン間に流れる電流を制御する第２のスイッチング素子とを有する。
また、具体的な発光装置の構成例の一は、発光トランジスタと、発光トランジスタのゲートへの、ビデオ信号の電位の供給を制御する第１のスイッチング素子と、発光トランジスタのゲートとソースの接続を制御する第２のスイッチング素子とを有する。
上記構成のいずれか一により、黒の画像情報を有するビデオ信号を画素に入力せずとも、走査線駆動回路を用いて発光トランジスタを強制的にオフ、すなわち消光させることができる。よって、信号線駆動回路の周波数を抑えつつ、なおかつフレーム周波数を低減させることなく、黒の画像を表示する疑似インパルス駆動を行うことができ、動画のぼやけを防ぐことができる。
本発明に適用可能な発光装置が有する画素の構成の一例を示す図。 本発明に適用可能な発光装置が有する画素の構成の一例を示す図。 本発明に適用可能な発光装置が有する画素部の構成の一例を示す図。 本発明に適用可能な発光装置が有する画素に与えられる電位のタイミングチャートの一例を示す図。 本発明に適用可能な発光装置が有する画素の動作の一例を示す図。 本発明に適用可能な発光装置が有する画素の構成の一例を示す図。 本発明に適用可能な発光装置が有する画素部の構成の一例を示す図。 本発明に適用可能な発光装置が有する画素に与えられる電位のタイミングチャートの一例を示す図。 本発明に適用可能な発光装置が有する画素の動作の一例を示す図。 本発明に適用可能な発光装置が有する駆動回路の構成の一例を示すブロック図。 本発明に適用可能な発光装置が有する駆動回路の構成の一例を示すブロック図。 本発明に適用可能な発光装置が有する発光トランジスタの断面構造の一例を示す図。 本発明に適用可能な発光装置が有する発光トランジスタの断面構造の一例を示す図。 本発明に適用可能な発光装置が有する画素の構造の一例を示す（Ａ）上面図及び（Ｂ）回路図。 本発明に適用可能な発光装置が有する画素の断面構造の一例を示す図。 本発明の発光装置の一形態を示す斜視図。 本発明の発光装置を用いた電子機器の図。
以下、開示される発明の実施の形態について図面を参照しながら説明する。但し、開示される発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
なお、発光装置は、発光トランジスタが封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、パネルまたはモジュールを作製する過程における、発光トランジスタが完成する前の一形態に相当する素子基板も、発光装置に含まれる。該素子基板は、電流を発光トランジスタに供給するための手段を複数の各画素に備える。素子基板は、具体的には、発光トランジスタ以外の半導体素子が形成された状態の基板であって、後に発光トランジスタが形成されれば、本発明の画素構成を有する発光装置が形成されるだろう状態の基板であれば良い。
（実施の形態１）
本発明の発光装置が有する画素の構成例について、図１を用いて説明する。図１には、本実施の形態の発光装置が有する画素の回路図の一例を示す。
図１（Ａ）に示す画素１００は、発光トランジスタ１０１と、第１のスイッチング素子１０２と、第２のスイッチング素子１０３とを少なくとも有している。信号線Ｓｉ（ｉ＝１〜ｘ）にはビデオ信号の電位が与えられる。そして、第１のスイッチング素子１０２は、発光トランジスタ１０１のゲート（Ｇ）への、上記ビデオ信号の電位の供給を制御する。
また、図１（Ａ）に示す画素１００では、発光トランジスタ１０１がｎ型の極性を有する場合を例示しており、発光トランジスタ１０１のソース（Ｓ）にはコモン電位（ＣＯＭ）が与えられ、電源線Ｖｉ（ｉ＝１〜ｘ）にはコモン電位よりもハイレベルの電位（ＶＤＤ）が与えられている。そして、第２のスイッチング素子１０３は、発光トランジスタ１０１のドレイン（Ｄ）と電源線Ｖｉの間に設けられている。よって、第２のスイッチング素子１０３は、発光トランジスタ１０１のドレインと電源線Ｖｉとの接続を電気的に制御することで、発光トランジスタ１０１のソースとドレイン間に流れる電流を制御することができる。なお、接続とは、複数の対象物が導通、すなわち電気的につながることを意味する。
さらに、図１（Ａ）に示す画素１００では、発光トランジスタ１０１のゲートの電位を保持するための保持容量１０４が設けられている。具体的には、保持容量１０４が有する一対の電極のうち、一方は発光トランジスタ１０１のゲートに接続されており、他方にはコモン電位が与えられている。図１（Ａ）において保持容量１０４は、必ずしも上記構成に限定されない。保持容量１０４は発光トランジスタ１０１のゲートの電位を保持できれば良い。よって、例えば、保持容量１０４が有する一対の電極のうち、一方は発光トランジスタ１０１のゲート（Ｇ）に接続され、他方にはコモン電位以外の定電位が与えられていても良い。ただし、発光トランジスタ１０１のゲートと半導体膜の間に形成されるゲート容量が十分大きい場合は、保持容量１０４を必ずしも設ける必要はない。
なお、図１（Ａ）に示す画素１００では、発光トランジスタ１０１のドレインと電源線Ｖｉの間に、第２のスイッチング素子１０３が設けられている場合を例示しているが、本発明はこの構成に限定されない。図１（Ｂ）に、第２のスイッチング素子１０３を介してコモン電位が発光トランジスタ１０１のソースに与えられる場合の、画素１００の回路図の一例を示す。図１（Ｂ）に示す画素１００では、発光トランジスタ１０１のドレインに、電源線Ｖｉの電位が与えられている。そして、第２のスイッチング素子１０３は、コモン電位を有する電極または配線と、発光トランジスタ１０１のソースとの接続を電気的に制御することで、発光トランジスタ１０１のソースとドレイン間に流れる電流を制御することができる。
また、図１に示した画素１００では、電源線Ｖｉにコモン電位よりもハイレベルの電位（ＶＤＤ）が与えられている場合について説明したが、電源線Ｖｉにコモン電位よりもローレベルの電位（ＶＳＳ）が与えられていても良い。この場合、発光トランジスタ１０１のソースとドレインは反転する。
また、図１では、発光トランジスタ１０１がｎ型の極性を有する場合の画素構成について説明したが、発光トランジスタ１０１はｐ型であっても良い。図２（Ａ）に、発光トランジスタ１０１がｐ型の極性を有する場合の、画素の回路図の一例を示す。
図２（Ａ）に示す画素２００は、図１（Ａ）に示す画素１００と同様に、発光トランジスタ１０１と、第１のスイッチング素子１０２と、第２のスイッチング素子１０３とを少なくとも有している。信号線Ｓｉ（ｉ＝１〜ｘ）にはビデオ信号の電位が与えられる。そして、第１のスイッチング素子１０２は、発光トランジスタ１０１のゲート（Ｇ）への、上記ビデオ信号の電位の供給を制御することができる。
そして、図２（Ａ）に示す画素２００では、発光トランジスタ１０１がｐ型の極性を有しており、発光トランジスタ１０１のドレイン（Ｄ）にはコモン電位（ＣＯＭ）が与えられ、電源線Ｖｉ（ｉ＝１〜ｘ）にはコモン電位よりもハイレベルの電位（ＶＤＤ）が与えられている。そして、第２のスイッチング素子１０３は、発光トランジスタ１０１のソース（Ｓ）と電源線Ｖｉの間に設けられている。よって、第２のスイッチング素子１０３は、発光トランジスタ１０１のソースと電源線Ｖｉとの接続を電気的に制御することで、発光トランジスタ１０１のソースとドレイン間に流れる電流を制御することができる。
また、図２（Ａ）に示す画素２００では、保持容量１０４が有する一対の電極のうち、一方は発光トランジスタ１０１のゲート（Ｇ）に接続されており、他方は電源線Ｖｉに接続されている。図２（Ａ）において保持容量１０４は、必ずしも上記構成に限定されない。保持容量１０４は発光トランジスタ１０１のゲートの電位を保持できれば良い。よって、例えば、保持容量１０４が有する一対の電極のうち、一方は発光トランジスタ１０１のゲート（Ｇ）に接続され、他方にはコモン電位などの定電位が与えられていても良い。ただし、図１に示した画素１００の場合と同様に、発光トランジスタ１０１のゲートと半導体膜の間に形成されるゲート容量が十分大きい場合は、保持容量１０４を必ずしも設ける必要はない。
なお、図２（Ａ）に示す画素２００では、発光トランジスタ１０１のソースと電源線Ｖｉの間に、第２のスイッチング素子１０３が設けられている場合を例示しているが、本発明はこの構成に限定されない。図２（Ｂ）に、第２のスイッチング素子１０３を介してコモン電位が発光トランジスタ１０１のドレインに与えられる場合の、画素２００の回路図の一例を示す。図２（Ｂ）に示す画素２００では、発光トランジスタ１０１のソースに、電源線Ｖｉの電位が与えられている。そして、第２のスイッチング素子１０３は、コモン電位を有する電極または配線と、発光トランジスタ１０１のドレインとの接続を電気的に制御することで、発光トランジスタ１０１のソースとドレイン間に流れる電流を制御することができる。
また、図２に示した画素２００では、電源線Ｖｉにコモン電位よりもハイレベルの電位（ＶＤＤ）が与えられている場合について説明したが、電源線Ｖｉにコモン電位よりもローレベルの電位（ＶＳＳ）が与えられていても良い。この場合、発光トランジスタ１０１のソースとドレインは反転する。
なお、図１、図２において、第１のスイッチング素子１０２、第２のスイッチング素子１０３として、トランジスタを用いることができる。また、第１のスイッチング素子１０２、第２のスイッチング素子１０３として、トランジスタを用いたトランスミッションゲート等の、二端子間の導通または非導通を制御できる論理回路を用いることも出来る。
図３に、図１（Ａ）に示した画素１００において、第１のスイッチング素子１０２にｎ型のトランジスタ１０５、第２のスイッチング素子１０３にｎ型のトランジスタ１０６を用いた場合の、画素部全体の回路図の一例を示す。
図３に示す画素部には、信号線Ｓ１〜Ｓｘ、電源線Ｖ１〜Ｖｘ、第１の走査線Ｇａ１〜Ｇａｙ、第２の走査線Ｇｂ１〜Ｇｂｙが設けられている。各画素１００には、信号線Ｓ１〜Ｓｘの１つ、電源線Ｖ１〜Ｖｘの１つ、第１の走査線Ｇａ１〜Ｇａｙの１つ、第２の走査線Ｇｂ１〜Ｇｂｙの１つが少なくとも接続されている。
図３に示す画素部では、各画素１００が有するトランジスタ１０５のゲートが、第１の走査線Ｇａ１〜Ｇａｙの１つに接続されている。また、トランジスタ１０５のソースとドレインのいずれか一方が、信号線Ｓ１〜Ｓｘの１つに接続されており、他方が、発光トランジスタ１０１のゲートに接続されている。そして、各画素１００が有するトランジスタ１０６のゲートは、第２の走査線Ｇｂ１〜Ｇｂｙの１つに接続されている。また、トランジスタ１０６のソースとドレインは、いずれか一方が電源線Ｖ１〜Ｖｘの１つに接続されており、他方が、発光トランジスタ１０１のソースとドレインのいずれか一方に接続されている。
次に、図３に示した画素部の動作について説明する。該画素部の動作は、書き込み期間と、表示期間と、消去期間とに分けて説明することができる。図４に、信号線Ｓｉ（ｉ＝１〜ｘ）と、第１の走査線Ｇａｊ（ｊ＝１〜ｙ）と、第２の走査線Ｇｂｊ（ｊ＝１〜ｙ）とに与えられる電位のタイミングチャートを示す。また、図５に、各期間における各画素の動作を示す。なお図５では、電源線Ｖｉにハイレベルの電位ＶＤＤが与えられている場合を例示している。
まず、書き込み期間では、第１のスイッチング素子１０２及び第２のスイッチング素子１０３がオンになる。具体的には、図３の画素部が有する画素１００では、図４に示すように、第１の走査線Ｇａｊにハイレベルの電位が、第２の走査線Ｇｂｊにハイレベルの電位が与えられ、信号線Ｓｉには、画素１００のビデオ信号の電位（ＤＡＴＡ）が与えられる。よって、図５（Ａ）に示すように、トランジスタ１０５がオンになり、トランジスタ１０５を介してビデオ信号の電位が発光トランジスタ１０１のゲートに与えられる。また、トランジスタ１０６がオンになるので、発光トランジスタ１０１のドレインと電源線Ｖｉとが接続される。
ビデオ信号の電位（ＤＡＴＡ）がハイレベルであるならば、発光トランジスタ１０１のゲートとソース間に電位差が生じる。該電位差が発光トランジスタ１０１の閾値電圧以上であれば、発光トランジスタ１０１のソースとドレイン間に電流が流れ、発光トランジスタ１０１は発光する。逆に、ビデオ信号の電位（ＤＡＴＡ）がローレベルであり、発光トランジスタ１０１のゲートとソース間の電位差が発光トランジスタ１０１の閾値電圧より低ければ、ソースとドレイン間にはほとんど電流が流れないため、発光トランジスタ１０１は発光しない。
発光トランジスタ１０１のゲートとソース間の電位は、保持容量１０４により保持される。
次に、表示期間では、第１のスイッチング素子１０２がオフ、第２のスイッチング素子１０３がオンになる。具体的には、図３の画素部が有する画素１００では、図４に示すように、第１の走査線Ｇａｊにローレベルの電位が、第２の走査線Ｇｂｊにハイレベルの電位が与えられる。なお、信号線Ｓｉには、直前の書き込み期間においてビデオ信号の電位が与えられた当該画素１００とは異なる画素１００の、ビデオ信号の電位（ＤＡＴＡ）が与えられるが、第１のスイッチング素子１０２がオフであるため、該ビデオ信号の電位は当該画素１００の発光トランジスタ１０１のゲートには与えられない。
よって、図５（Ｂ）に示すように、トランジスタ１０５がオフになり、発光トランジスタ１０１のゲートの電位が保持される。また、トランジスタ１０６はオンのままなので、発光トランジスタ１０１のドレインと電源線Ｖｉとが電気的に接続されている。そのため、直前の書き込み期間において発光トランジスタ１０１が発光しているならば、表示期間においても引き続き発光トランジスタ１０１は発光する。逆に、直前の書き込み期間において発光トランジスタ１０１が発光していないならば、表示期間においても引き続き発光トランジスタ１０１は発光しない。
次に、消去期間では、第１のスイッチング素子１０２及び第２のスイッチング素子１０３がオフになる。具体的には、図３の画素部が有する画素１００では、図４に示すように、第１の走査線Ｇａｊにローレベルの電位が、第２の走査線Ｇｂｊにローレベルの電位が与えられる。よって、図５（Ｃ）に示すように、トランジスタ１０５はオフのままである。また、トランジスタ１０６がオフになるので、発光トランジスタ１０１のドレインと電源線Ｖｉとが電気的に接続されない、非導通の状態となる。
よって、発光トランジスタ１０１は、直前の表示期間において発光していても、トランジスタ１０６によって電流の経路が遮断されるので、強制的に消光させられる。
消去期間において第２のスイッチング素子１０３をオフにすることで、強制的に発光トランジスタ１０１を消光させ、黒の画像を挿入する。そして、第２のスイッチング素子１０３のスイッチングは、ビデオ信号の有する画像情報に依存せず、第２の走査線Ｇｂｊに与える電位により制御することができる。よって、黒の画像情報を有するビデオ信号を画素に入力せずとも、疑似インパルス駆動を実現することができる。したがって、ビデオ信号を信号線に与える信号線駆動回路の周波数を抑えつつ、なおかつフレーム周波数を低減させることなく、動画のぼやけを防ぐことができる。また、信号線駆動回路の周波数を抑えることで、信号線駆動回路の信頼性を確保することができ、なおかつ発光装置全体の消費電力を抑えることができる。
（実施の形態２）
本発明の発光装置が有する、実施の形態１とは異なる画素の構成例について、図６を用いて説明する。図６に、本実施の形態の発光装置が有する画素の回路図の一例を示す。
図６（Ａ）に示す画素３００は、発光トランジスタ３０１と、第１のスイッチング素子３０２と、第２のスイッチング素子３０３とを少なくとも有している。信号線Ｓｉ（ｉ＝１〜ｘ）にはビデオ信号の電位が与えられる。そして、第１のスイッチング素子３０２は、発光トランジスタ３０１のゲート（Ｇ）への、上記ビデオ信号の電位の供給を制御することができる。
また、図６（Ａ）に示す画素３００では、発光トランジスタ３０１がｎ型の極性を有する場合を例示しており、発光トランジスタ３０１のソース（Ｓ）にはコモン電位（ＣＯＭ）が与えられ、電源線Ｖｉ（ｉ＝１〜ｘ）にはコモン電位よりもハイレベルの電位（ＶＤＤ）が与えられている。そして、電源線Ｖｉの電位（ＶＤＤ）は、発光トランジスタ３０１のドレイン（Ｄ）に与えられている。第２のスイッチング素子３０３は、発光トランジスタ３０１のゲートとソース間に設けられている。よって、第２のスイッチング素子３０３は、発光トランジスタ３０１のゲートとソース間の接続を電気的に制御することで、発光トランジスタ３０１のゲートとソース間の電位差（ゲート電圧）を制御することができる。
さらに、図６（Ａ）に示す画素３００では、発光トランジスタ３０１のゲートの電位を保持するための保持容量３０４が設けられている。具体的には、保持容量３０４が有する一対の電極のうち、一方は発光トランジスタ３０１のゲートに接続されており、他方にはコモン電位が与えられている。図６（Ａ）において保持容量３０４は、必ずしも上記構成に限定されない。保持容量３０４は発光トランジスタ３０１のゲートの電位を保持できれば良い。よって、例えば、保持容量３０４が有する一対の電極のうち、一方は発光トランジスタ３０１のゲート（Ｇ）に接続され、他方にはコモン電位以外の定電位が与えられていても良い。ただし、発光トランジスタ３０１のゲートと半導体膜の間に形成されるゲート容量が十分大きい場合は、保持容量３０４を必ずしも設ける必要はない。
なお、図６（Ａ）に示した画素３００では、電源線Ｖｉにコモン電位よりもハイレベルの電位（ＶＤＤ）が与えられている場合について説明したが、電源線Ｖｉにコモン電位よりもローレベルの電位（ＶＳＳ）が与えられていても良い。この場合、発光トランジスタ３０１のソースとドレインは反転する。
また、図６（Ａ）では、発光トランジスタ３０１がｎ型の極性を有する場合の画素構成について説明したが、発光トランジスタ３０１はｐ型であっても良い。図６（Ｂ）に、発光トランジスタ３０１がｐ型の極性を有する場合の、画素の回路図の一例を示す。
図６（Ｂ）に示す画素４００は、図６（Ａ）に示す画素３００と同様に、発光トランジスタ３０１と、第１のスイッチング素子３０２と、第２のスイッチング素子３０３とを少なくとも有している。信号線Ｓｉ（ｉ＝１〜ｘ）にはビデオ信号の電位が与えられる。そして、第１のスイッチング素子３０２は、発光トランジスタ３０１のゲート（Ｇ）への、上記ビデオ信号の電位の供給を制御することができる。
そして、図６（Ｂ）に示す画素４００では、発光トランジスタ３０１がｐ型の極性を有しており、発光トランジスタ３０１のドレイン（Ｄ）にはコモン電位（ＣＯＭ）が与えられ、電源線Ｖｉ（ｉ＝１〜ｘ）にはコモン電位よりもハイレベルの電位（ＶＤＤ）が与えられている。そして、電源線Ｖｉの電位（ＶＤＤ）は、発光トランジスタ３０１のソース（Ｓ）に与えられている。第２のスイッチング素子３０３は、発光トランジスタ３０１のゲートとソース間に設けられている。よって、第２のスイッチング素子３０３は、発光トランジスタ３０１のゲートとソース間の接続を電気的に制御することで、発光トランジスタ３０１のゲートとソース間の電位差（ゲート電圧）を制御することができる。
また、図６（Ｂ）に示す画素４００では、保持容量３０４が有する一対の電極のうち、一方は発光トランジスタ３０１のゲート（Ｇ）に接続されており、他方は電源線Ｖｉに接続されている。図６（Ｂ）において保持容量３０４は、必ずしも上記構成に限定されない。保持容量３０４は発光トランジスタ３０１のゲートの電位を保持できれば良い。よって、例えば、保持容量３０４が有する一対の電極のうち、一方は発光トランジスタ３０１のゲート（Ｇ）に接続され、他方にはコモン電位などの定電位が与えられていても良い。ただし、図６（Ａ）に示した画素３００の場合と同様に、発光トランジスタ３０１のゲートと半導体膜の間に形成されるゲート容量が十分大きい場合は、保持容量３０４を必ずしも設ける必要はない。
また、図６（Ｂ）に示した画素４００では、電源線Ｖｉにコモン電位よりもハイレベルの電位（ＶＤＤ）が与えられている場合について説明したが、電源線Ｖｉにコモン電位よりもローレベルの電位（ＶＳＳ）が与えられていても良い。この場合、発光トランジスタ３０１のソースとドレインは反転する。
なお、図６（Ａ）、図６（Ｂ）において、第１のスイッチング素子３０２、第２のスイッチング素子３０３として、トランジスタを用いることができる。また、第１のスイッチング素子３０２、第２のスイッチング素子３０３として、トランジスタを用いたトランスミッションゲート等の、二端子間の導通または非導通を制御できる論理回路を用いることも出来る。
図７に、図６（Ａ）に示した画素３００において、第１のスイッチング素子３０２にｎ型のトランジスタ３０５、第２のスイッチング素子３０３にｎ型のトランジスタ３０６を用いた場合の、画素部全体の回路図の一例を示す。
図７に示す画素部には、信号線Ｓ１〜Ｓｘ、電源線Ｖ１〜Ｖｘ、第１の走査線Ｇａ１〜Ｇａｙ、第２の走査線Ｇｂ１〜Ｇｂｙが設けられている。各画素３００は、信号線Ｓ１〜Ｓｘの１つ、電源線Ｖ１〜Ｖｘの１つ、第１の走査線Ｇａ１〜Ｇａｙの１つ、第２の走査線Ｇｂ１〜Ｇｂｙの１つが少なくとも接続されている。
そして、図７に示す画素部では、各画素３００が有するトランジスタ３０５のゲートが、第１の走査線Ｇａ１〜Ｇａｙの１つに接続されている。また、トランジスタ３０５のソースとドレインのいずれか一方が、信号線Ｓ１〜Ｓｘの１つに接続されており、他方が、発光トランジスタ３０１のゲートに接続されている。そして、各画素３００が有するトランジスタ３０６のゲートは、第２の走査線Ｇｂ１〜Ｇｂｙの１つに接続されている。また、トランジスタ３０６のソースとドレインには、いずれか一方が発光トランジスタ３０１のゲートに接続されており、他方には、コモン電位が与えられている。
次に、図７に示した画素部の動作について説明する。該画素部の動作は、書き込み期間と、表示期間と、消去期間とに分けて説明することができる。図８に、信号線Ｓｉ（ｉ＝１〜ｘ）と、第１の走査線Ｇａｊ（ｊ＝１〜ｙ）と、第２の走査線Ｇｂｊ（ｊ＝１〜ｙ）とに与えられる電位のタイミングチャートを示す。また、図９に、各期間における各画素の動作を示す。なお図９では、電源線Ｖｉにハイレベルの電位ＶＤＤが与えられている場合を例示している。
まず、書き込み期間では、第１のスイッチング素子３０２がオン、第２のスイッチング素子３０３がオフになる。具体的には、図７の画素部が有する画素３００では、図８に示すように、第１の走査線Ｇａｊにハイレベルの電位が、第２の走査線Ｇｂｊにローレベルの電位が与えられ、信号線Ｓｉには、画素３００のビデオ信号の電位（ＤＡＴＡ）が与えられる。よって、図９（Ａ）に示すように、トランジスタ３０５がオンになり、トランジスタ３０５を介してビデオ信号の電位が発光トランジスタ３０１のゲートに与えられる。また、トランジスタ３０６がオフになるので、発光トランジスタ３０１のゲートとソース間の電位差が、保持容量３０４によって保持される。
ビデオ信号の電位（ＤＡＴＡ）がハイレベルで、発光トランジスタ３０１のゲートとソース間に電位差が発光トランジスタ３０１の閾値電圧以上であれば、発光トランジスタ３０１のソースとドレイン間に電流が流れるため、発光トランジスタ３０１は発光する。逆に、ビデオ信号の電位（ＤＡＴＡ）がローレベルであり、発光トランジスタ３０１のゲートとソース間の電位差が発光トランジスタ３０１の閾値電圧より低ければ、ソースとドレイン間にはほとんど電流が流れないため、発光トランジスタ３０１は発光しない。
次に、表示期間では、第１のスイッチング素子３０２及び第２のスイッチング素子３０３がオフになる。具体的には、図７の画素部が有する画素３００では、図８に示すように、第１の走査線Ｇａｊにローレベルの電位が、第２の走査線Ｇｂｊにローレベルの電位が与えられる。なお、信号線Ｓｉには、直前の書き込み期間においてビデオ信号の電位が与えられた当該画素３００とは異なる画素３００の、ビデオ信号の電位（ＤＡＴＡ）が与えられるが、第１のスイッチング素子３０２がオフであるため、該ビデオ信号の電位は当該画素３００の発光トランジスタ３０１のゲートには与えられない。
よって、図９（Ｂ）に示すように、トランジスタ３０５がオフになり、発光トランジスタ３０１のゲートの電位が保持される。また、トランジスタ３０６はオフのままなので、発光トランジスタ３０１のゲートとソース間の電位差は、保持容量３０４によって保持される。そのため、直前の書き込み期間において発光トランジスタ３０１が発光していれば、表示期間においても引き続き発光トランジスタ３０１は発光する。逆に、直前の書き込み期間において発光トランジスタ３０１が発光していないならば、表示期間においても引き続き発光トランジスタ３０１は発光しない。
次に、消去期間では、第１のスイッチング素子３０２がオフ、第２のスイッチング素子３０３がオンになる。具体的には、図７の画素部が有する画素３００では、図８に示すように、第１の走査線Ｇａｊにローレベルの電位が、第２の走査線Ｇｂｊにハイレベルの電位が与えられる。よって、図９（Ｃ）に示すように、トランジスタ３０５はオフのままである。また、トランジスタ３０６がオンになるので、発光トランジスタ３０１のゲートとソースが導通し、保持容量３０４が有する一対の電極が短絡することで、保持容量３０４に蓄えられていた電荷が放出される。
よって、発光トランジスタ３０１は、直前の表示期間において発光していても、トランジスタ３０６がオンすることによって発光トランジスタ３０１のゲートとソース間の電位差がなくなるので、強制的に消光させられる。
消去期間において第２のスイッチング素子３０３をオンにすることで、強制的に発光トランジスタ３０１を消光させ、黒の画像を挿入する。そして、第２のスイッチング素子３０３のスイッチングは、ビデオ信号の有する画像情報に依存せず、第２の走査線Ｇｂｊに与える電位により制御することができる。よって、黒の画像情報を有するビデオ信号を画素に入力せずとも、疑似インパルス駆動を実現することができる。したがって、ビデオ信号を信号線に与える信号線駆動回路の周波数を抑えつつ、なおかつフレーム周波数を低減させることなく、動画のぼやけを防ぐことができる。
（実施の形態３）
本実施の形態では、本発明の発光装置の駆動回路の構成例について説明する。図１０に、本発明の発光装置のブロック図の一例を示す。
図１０に示す発光装置は、発光素子を備えた画素を複数有する画素部５００と、第１の走査線の電位を制御する走査線駆動回路５１０と、第２の走査線の電位を制御する走査線駆動回路５２０と、信号線へのビデオ信号の入力を制御する信号線駆動回路５３０とを有する。
図１０において信号線駆動回路５３０は、シフトレジスタ５３１、第１の記憶回路５３２、第２の記憶回路５３３を有している。シフトレジスタ５３１には、クロック信号Ｓ−ＣＬＫ、スタートパルス信号Ｓ−ＳＰが入力される。シフトレジスタ５３１は、これらクロック信号Ｓ−ＣＬＫ及びスタートパルス信号Ｓ−ＳＰに従って、パルスが順次シフトするタイミング信号を生成し、第１の記憶回路５３２に出力する。タイミング信号のパルスの出現する順序は、走査方向切り替え信号に従って切り替えるようにしても良い。
第１の記憶回路５３２にタイミング信号が入力されると、該タイミング信号のパルスに従って、ビデオ信号が順に第１の記憶回路５３２に書き込まれ、保持される。なお、第１の記憶回路５３２が有する複数の記憶素子に順にビデオ信号を書き込んでも良いが、第１の記憶回路５３２が有する複数の記憶素子をいくつかのグループに分け、該グループごとに並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。なお、このときのグループ数を分割数と呼ぶ。
第１の記憶回路５３２の全ての記憶素子への、ビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
１ライン期間が終了すると、第２の記憶回路５３３に入力される信号Ｓ−ＬＳのパルスに従って、第１の記憶回路５３２に保持されているビデオ信号が、第２の記憶回路５３３に一斉に書き込まれ、保持される。ビデオ信号を第２の記憶回路５３３に送出し終えた第１の記憶回路５３２には、再びシフトレジスタ５３１からのタイミング信号に従って、次のライン期間のビデオ信号の書き込みが順次行われる。この２順目の１ライン期間中には、第２の記憶回路５３３に保持されているビデオ信号が、信号線を介して画素部５００内の各画素に入力される。
なお、信号線駆動回路５３０は、シフトレジスタ５３１の代わりに、パルスが順次シフトする信号を出力することができる別の回路を用いても良い。
また図１０では、第２の記憶回路５３３の後段に画素部５００が直接接続されているが、本発明はこの構成に限定されない。画素部５００の前段に、第２の記憶回路５３３から出力されたビデオ信号に信号処理を施す回路を設けることができる。信号処理を施す回路の一例として、例えば波形を整形することができるバッファなどが挙げられる。
次に、走査線駆動回路５１０及び走査線駆動回路５２０の動作について説明する。走査線駆動回路５１０及び走査線駆動回路５２０は、各々、シフトレジスタ、レベルシフタ、バッファ等の回路を有する。そして、図４または図８のタイミングチャートに示した波形を有する信号を生成し、該信号を第１の走査線または第２の走査線に入力することで、各画素のスイッチング素子の動作を制御する。
なお、図１０に示す発光装置では、第１の走査線に入力される信号を走査線駆動回路５１０で生成し、第２の走査線に入力される信号を走査線駆動回路５２０で生成している例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力される信号とを、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、スイッチング素子が有する各トランジスタの極性及びその数によって、スイッチング素子の動作を制御するのに用いられる第１の走査線と第２の走査線とが、各画素にそれぞれ複数設けられることもあり得る。この場合、複数の第１の走査線に入力される信号を、全て１つの走査線駆動回路で生成しても良いし、複数の各走査線駆動回路で生成しても良い。また、複数の第２の走査線に入力される信号を、全て１つの走査線駆動回路で生成しても良いし、複数の各走査線駆動回路で生成しても良い。
なお、画素部５００、走査線駆動回路５１０、走査線駆動回路５２０、信号線駆動回路５３０は、同じ基板に形成することができるが、いずれかを異なる基板で形成することもできる。
なお、図１０に示した発光装置では、デジタルのビデオ信号を画素部５００に入力する場合について説明したが、第２の記憶回路５３３と画素部５００の間にＤＡ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ）変換回路を設けることで、デジタルのビデオ信号をアナログに変換してから画素部５００に入力することもできる。
また、図１０では、信号線駆動回路５３０に入力されるビデオ信号がデジタルの場合を例示しているが、本発明はこの構成に限定されない。図１１に、アナログのビデオ信号を信号線駆動回路に入力する場合の、発光装置の構成を一例として示す。
図１１に示す発光装置は、複数の画素を有する画素部６００と、第１の走査線の電位を制御する走査線駆動回路６１０と、第２の走査線の電位を制御する走査線駆動回路６２０と、信号線へのビデオ信号の入力を制御する信号線駆動回路６３０とを有する。
信号線駆動回路６３０は、シフトレジスタ６３１と、サンプリング回路６３２と、アナログ信号を記憶することができる記憶回路６３３とを少なくとも有する。シフトレジスタ６３１にクロック信号Ｓ−ＣＬＫと、スタートパルス信号Ｓ−ＳＰが入力される。シフトレジスタ６３１はこれらクロック信号Ｓ−ＣＬＫ及びスタートパルス信号Ｓ−ＳＰに従って、パルスが順次シフトするタイミング信号を生成し、サンプリング回路６３２に入力する。サンプリング回路６３２では、入力されたタイミング信号に従って、信号線駆動回路６３０に入力された１ライン期間分のアナログのビデオ信号をサンプリングする。そして１ライン期間分のビデオ信号が全てサンプリングされると、サンプリングされたビデオ信号は信号Ｓ−ＬＳに従って一斉に記憶回路６３３に出力され、保持される。記憶回路６３３に保持されるビデオ信号は、信号線を介して画素部６００に入力される。
なお本実施の形態では、サンプリング回路６３２において１ライン期間分のビデオ信号を全てサンプリングした後に、一斉に下段の記憶回路６３３にサンプリングされたビデオ信号を入力する場合を例に挙げて説明するが、本発明はこの構成に限定されない。サンプリング回路６３２において各画素に対応するビデオ信号をサンプリングしたら、１ライン期間を待たずに、その都度下段の記憶回路６３３にサンプリングされたビデオ信号を入力しても良い。
またビデオ信号のサンプリングは対応する画素毎に順に行っても良いし、１ライン内の画素をいくつかのグループに分け、各グループに対応する画素ごとに並行して行っても良い。
なお図１１では記憶回路６３３の後段に直接画素部６００が接続されているが、本発明はこの構成に限定されない。画素部６００の前段に、記憶回路６３３から出力されたアナログのビデオ信号に信号処理を施す回路を設けることができる。信号処理を施す回路の一例として、例えば波形を整形することができるバッファなどが挙げられる。
そして、記憶回路６３３から画素部６００にビデオ信号が入力されるのと並行して、サンプリング回路６３２は次のライン期間に対応するビデオ信号を再びサンプリングすることができる。
次に、走査線駆動回路６１０及び走査線駆動回路６２０の動作について説明する。走査線駆動回路６１０及び走査線駆動回路６２０は、各々、シフトレジスタ、レベルシフタ、バッファ等の回路を有する。そして、図４または図８のタイミングチャートに示した波形を有する信号を生成し、該信号を第１の走査線または第２の走査線に入力することで、各画素のスイッチング素子の動作を制御する。
なお、図１１に示す発光装置では、第１の走査線に入力される信号を走査線駆動回路６１０で生成し、第２の走査線に入力される信号を走査線駆動回路６２０で生成している例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力される信号とを、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、スイッチング素子が有する各トランジスタの極性及びその数によって、スイッチング素子の動作を制御するのに用いられる第１の走査線と第２の走査線とが、各画素にそれぞれ複数設けられることもあり得る。この場合、複数の第１の走査線に入力される信号を、全て１つの走査線駆動回路で生成しても良いし、複数の各走査線駆動回路で生成しても良い。また、複数の第２の走査線に入力される信号を、全て１つの走査線駆動回路で生成しても良いし、複数の各走査線駆動回路で生成しても良い。
なお、画素部６００、走査線駆動回路６１０、走査線駆動回路６２０、信号線駆動回路６３０は、同じ基板に形成することができるが、いずれかを異なる基板で形成することもできる。
なお、本実施の形態の発光装置では、画素に入力されるビデオ信号がデジタルであっても、アナログであってもどちらでも良い。デジタルの場合は、面積階調法または時間階調法を用いて階調の表示を行うことができる。面積階調法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光する期間を制御することによって、階調表示を行う駆動法である。
発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法を用いた駆動表示に適している。時間階調法で表示を行う場合、１フレーム期間を複数のサブフレーム期間に分割する。そして、ビデオ信号に従い、各サブフレーム期間において画素の発光素子に発光と消光とを割り当てる。上記構成により、１フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制御することができ、階調を表示することができる。
本実施の形態では、１フレーム期間に含まれる全ての各サブフレーム期間において、書き込み期間及び表示期間を設ける。そして、全ての各サブフレーム期間の少なくとも１つにおいて、書き込み期間及び表示期間に加えて、消去期間を設けるようにする。全ての各サブフレーム期間において、書き込み期間、表示期間及び消去期間を設けるようにしても良い。
なお、時間階調方式の場合、階調数を高めるためにサブフレーム期間の数を増やしていくと、１フレーム期間を固定とするならば、個々のサブフレーム期間が短くなっていく。本実施の形態の発光装置では、画素部の最初の画素において書き込み期間が開始されてから、最後の画素において書き込み期間が終了するまでの期間（画素部書き込み期間）中において、最初に書き込み期間が終了して表示期間が開始された画素から順に、消去期間を開始させ、強制的に発光素子を消光させることができる。よって、駆動回路の駆動周波数の上昇を抑えつつ、画素部選択期間よりもサブフレーム期間を短くし、階調数を高めることができる。
本実施の形態は、上記実施の形態または実施例と適宜組み合わせて実施することが可能である。
本実施例では、本発明の発光装置に適用可能な発光トランジスタの、具体的な構成例について説明する。
エレクトロルミネッセンスを用いた発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機発光素子、後者は無機発光素子と呼ばれている。
有機発光素子は、発光素子の一対の電極に電圧を印加することにより、一対の電極から電子および正孔をそれぞれ発光性の有機化合物を含む層に注入し、注入された電子と正孔は励起子を形成し、それらがある準位を介して再結合する際に光（エレクトロルミネッセンス）が放出される。また、注入された電子と正孔が再結合するため発光素子に再結合電流が流れる。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
無機発光素子は、その素子構成により、分散型無機発光素子と薄膜型無機発光素子とに分類される。前者は、発光材料の粒子をバインダ中に分散させた半導体層を有し、後者は、発光材料の薄膜からなる半導体層を有している。発光機構としては、ドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型と、金属イオンの内殻電子遷移を利用する局在型とがあり、一般的に、分散型無機発光素子ではドナー−アクセプター再結合型、薄膜型無機発光素子では局在型である場合が多い。
本実施例では、半導体層を挟持する一対の電極層間に直流電圧を印加することで発光が得られる、電界効果トランジスタ構造を有する薄膜型無機発光素子について説明する。
図１２（Ａ）に示す発光トランジスタは、逆スタガ構造を有しており、且つソースとして機能する電極（ソース電極）及びドレインとして機能する電極（ドレイン電極）上に半導体層が形成されるボトムコンタクト型構造を有している。図１２（Ａ）では、絶縁表面を有する基板７００上に、ゲートとして機能する電極（ゲート電極）７０１が形成され、ゲート電極７０１上にゲート絶縁膜７０２が形成されている。また、ゲート絶縁膜７０２を間に挟んでゲート電極７０１の一部と重なるように、ソース電極７０３及びドレイン電極７０４が形成されている。そして、ソース電極７０３、ドレイン電極７０４及びゲート絶縁膜７０２上に、半導体層７０５が形成されている。発光トランジスタのソース電極７０３とドレイン電極７０４の間に電流が流れると、半導体層７０５が発光する。
また、図１２（Ｂ）に示すように、半導体層上にソース電極及びドレイン電極が形成されたトップコンタクト型構造であり、且つ逆スタガ構造の発光トランジスタを、本発明の発光装置に用いることもできる。図１２（Ｂ）では、絶縁表面を有する基板７００上にゲート電極７０１が形成され、ゲート電極７０１上にゲート絶縁膜７０２が形成されている。また、ゲート絶縁膜７０２を間に挟んでゲート電極７０１と重なるように半導体層７０５が形成され、半導体層７０５の一部を覆うようにソース電極７０３及びドレイン電極７０４が形成されている。なお、ソース電極７０３及びドレイン電極７０４は、それぞれ半導体層７０５及びゲート絶縁膜７０２を間に挟んで、ゲート電極７０１の端部と重なっている方が好ましい。発光トランジスタのソース電極７０３とドレイン電極７０４の間に電流が流れると、半導体層７０５が発光する。
また、図１２（Ｃ）に示すように、順スタガ型構造の発光トランジスタを、本発明の発光装置に用いることもできる。図１２（Ｃ）では、絶縁表面を有する基板７００上にソース電極７０３及びドレイン電極７０４が形成され、ソース電極７０３及びドレイン電極７０４上に半導体層７０５が形成されている。また、半導体層７０５、ソース電極７０３、及びドレイン電極７０４上にゲート絶縁膜７０２が形成されており、ゲート絶縁膜７０２を間に挟んで半導体層７０５と重なるように、ゲート電極７０１が形成されている。なお、ゲート電極７０１は、半導体層７０５及びゲート絶縁膜７０２を間に挟んで、ソース電極７０３及びドレイン電極７０４それぞれの端部と重なっている方が好ましい。発光トランジスタのソース電極７０３とドレイン電極７０４の間に電流が流れると、半導体層７０５が発光する。
また、図１２（Ｄ）に示すように、順コプレナ構造の発光トランジスタを、本発明の発光装置に用いることもできる。図１２（Ｄ）では、絶縁表面を有する基板７００上に半導体層７０５が形成され、半導体層７０５と部分的に重なるように、半導体層７０５上にソース電極７０３及びドレイン電極７０４が形成されている。また、半導体層７０５、ソース電極７０３、及びドレイン電極７０４上にゲート絶縁膜７０２が形成されており、ゲート絶縁膜７０２を間に挟んで半導体層７０５と重なるように、ゲート電極７０１が形成されている。なお、ゲート電極７０１は、ゲート絶縁膜７０２を間に挟んで、ソース電極７０３及びドレイン電極７０４それぞれの端部と重なっている方が好ましい。発光トランジスタのソース電極７０３とドレイン電極７０４の間に電流が流れると、半導体層７０５が発光する。
また、図１３（Ａ）に示すように、逆コプレナ構造の発光トランジスタを、本発明の発光装置に用いることもできる。図１３（Ａ）では、絶縁表面を有する基板７００上にゲート電極７０１、ソース電極７０３、及びドレイン電極７０４が形成され、ゲート電極７０１、ソース電極７０３、及びドレイン電極７０４上にゲート絶縁膜７０２が形成されている。また、ゲート絶縁膜７０２を間に挟んで、ゲート電極７０１、ソース電極７０３、及びドレイン電極７０４と重なるように、半導体層７０５が形成されている。なお、半導体層７０５は、ゲート絶縁膜７０２に形成される開口部においてソース電極７０３及びドレイン電極７０４に接続される。発光トランジスタのソース電極７０３とドレイン電極７０４の間に電流が流れると、半導体層７０５が発光する。
また、図１３（Ｂ）に示すように、図１２（Ｄ）で示した構造とは異なる順コプレナ構造の発光トランジスタを、本発明の発光装置に用いることもできる。図１３（Ｂ）では、絶縁表面を有する基板７００上に半導体層７０５が形成され、半導体層７０５上にゲート絶縁膜７０２が形成されている。また、ゲート絶縁膜７０２を間に挟んで半導体層７０５と重なるように、ゲート電極７０１が形成されている。そして、ゲート電極７０１及びゲート絶縁膜７０２上には層間絶縁膜７０６が形成されており、層間絶縁膜７０６上には半導体層７０５に接続されるソース電極７０３及びドレイン電極７０４が形成されている。なお、ソース電極７０３及びドレイン電極７０４は、ゲート絶縁膜７０２及び層間絶縁膜７０６に形成される開口部において半導体層７０５に接続される。発光トランジスタのソース電極７０３とドレイン電極７０４の間に電流が流れると、半導体層７０５が発光する。
なお、基板７００として、ガラス基板、石英基板、サファイア基板、金属基板やステンレス基板の一表面に絶縁層を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いることができる。プラスチック基板としては、代表的には、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルスルホン）、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、ポリフタールアミド等を含む基板を用いることができる。本実施例の発光トランジスタは、蒸着法やスパッタリング法等の高温加熱工程を必要としない方法により形成することが可能である。このため、プラスチック基板上に直接発光トランジスタを形成することができる。
なお、基板上に絶縁膜を形成してから、発光トランジスタを形成するようにしても良い。この場合、絶縁膜は、スパッタリング法、プラズマＣＶＤ法、塗布法、印刷法等を用いて形成した、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム等を含む絶縁膜を利用することができる。基板上に形成する絶縁膜は、単層または積層で形成することができる。該絶縁膜の厚さとしては、５０〜２００ｎｍが好ましい。
なお、酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、珪素が２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化珪素膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、珪素が２５〜３５原子％、水素が１０〜２５原子％の範囲で含まれるものをいう。但し、酸化窒化珪素または窒化酸化珪素を構成する原子の合計を１００原子％としたとき、窒素、酸素、珪素及び水素の含有比率が上記の範囲内に含まれるものとする。
ゲート電極７０１は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法、インクジェット法、電解メッキ法、無電解メッキ法等を用いて形成することができる。ゲート電極７０１として、導電性を有する金属、合金、化合物等からなる導電膜を単層で、または積層させて用いることができる。
導電性を有する金属、合金、化合物として、例えば、インジウム錫酸化物（以下、ＩＴＯと示す）、または珪素を含有したインジウム錫酸化物、２〜２０原子％の酸化亜鉛（ＺｎＯ）を含む酸化インジウム等の透光性を有する導電性金属酸化物が挙げられる。また、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、または金属材料の窒化物（例えば、窒化チタン、窒化タングステン、窒化モリブデン）等を用いることも可能である。また、元素周期表の１族または２族に属する金属、即ちリチウム（Ｌｉ）やセシウム（Ｃｓ）等のアルカリ金属、およびマグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）等のアルカリ土類金属、アルミニウム（Ａｌ）およびこれらのいずれかを含む合金（ＭｇＡｇ、ＡｌＬｉ）、ユーロピウム（Ｅｒ）、イッテルビウム（Ｙｂ）等の希土類金属およびこれらを含む合金等が挙げられる。
ゲート絶縁膜７０２としては、絶縁耐圧が高く、緻密な膜質であることが好ましく、さらには、誘電率が高いことが好ましい。代表的には、酸化珪素（ＳｉＯ２）、酸化イットリウム（Ｙ２Ｏ３）、酸化チタン（ＴｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、チタン酸鉛（ＰｂＴｉＯ３）、窒化珪素（Ｓｉ３Ｎ４）、窒化酸化珪素（ＳｉＮＯ）、酸化窒化珪素（ＳｉＯＮ）、酸化ジルコニウム（ＺｒＯ２）等やこれらの混合膜又は２種以上の積層膜を用いることができる。ゲート絶縁膜７０２は、スパッタリング法、蒸着法、ＣＶＤ法、印刷法等により形成することができる。
ソース電極７０３及びドレイン電極７０４は、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造、モリブデン（Ｍｏ）とアルミニウム（Ａｌ）との積層構造など、アルミニウム（Ａｌ）のような低抵抗材料と、チタン（Ｔｉ）やモリブデン（Ｍｏ）などの高融点金属材料を用いたバリアメタルとの組み合わせで形成することが好ましい。なお、上記構成に限定されず、適宜金属または金属化合物を用いてソース電極７０３及びドレイン電極７０４を形成することができる。ソース電極７０３及びドレイン電極７０４は、スパッタリング法、蒸着法、ＣＶＤ法、印刷法等により形成することができる。
ただし、図１３（Ａ）に示した発光トランジスタの場合、ソース電極７０３及びドレイン電極７０４を、ゲート電極７０１と同じ材料、同じ積層構造で形成することが可能である。
半導体層７０５としては、母体材料と発光中心となる不純物元素とで構成される発光材料を用いて形成する。発光材料に含有させる不純物元素を変化させることで、様々な色の発光を得ることができる。発光材料の作製方法としては、固相法や液相法（共沈法）などの様々な方法を用いることができる。また、噴霧熱分解法、複分解法、プレカーサーの熱分解反応による方法や、これらの方法と高温焼成を組み合わせた方法、凍結乾燥法などの液相法なども用いることができる。
固相法は、母体材料と、不純物元素又は不純物元素を含む化合物を秤量し、乳鉢で混合、電気炉で加熱、焼成を行い反応させ、母体材料に不純物元素を含有させる方法である。焼成温度は、７００〜１５００℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。比較的高温での焼成を必要とするが、簡単な方法であるため、生産性がよく大量生産に適している。
液相法（共沈法）は、母体材料又は母体材料を含む化合物と、不純物元素又は不純物元素を含む化合物を溶液中で反応させ、乾燥させた後、焼成を行う方法である。発光材料の粒子が均一に分布し、粒径が小さく低い焼成温度でも反応を進行させることができる。
発光材料に用いる母体材料としては、硫化物、酸化物、窒化物、炭化物等を用いることができる。硫化物としては、例えば、硫化亜鉛（ＺｎＳ）、硫化カドミウム（ＣｄＳ）、硫化カルシウム（ＣａＳ）、硫化イットリウム（Ｙ２Ｓ３）、硫化ガリウム（Ｇａ２Ｓ３）、硫化ストロンチウム（ＳｒＳ）、硫化バリウム（ＢａＳ）等を用いることができる。また、酸化物としては、例えば、酸化亜鉛（ＺｎＯ）、酸化イットリウム（Ｙ２Ｏ３）、ＭｇｘＺｎ１−ｘＯ、等を用いることができる。また、窒化物としては、例えば、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）等を用いることができる。また、炭化物としては、例えば、シリコンカーバイト（ＳｉＣ）、ダイヤモンドを用いることができる。その他に母体材料として、セレン化亜鉛（ＺｎＳｅ）、テルル化亜鉛（ＺｎＴｅ）等も用いることができる。また、硫化カルシウム−ガリウム（ＣａＧａ２Ｓ４）、硫化ストロンチウム−ガリウム（ＳｒＧａ２Ｓ４）、硫化バリウム−ガリウム（ＢａＧａ２Ｓ４）、等の３元系の混晶であってもよい。
局在型発光の発光中心として、マンガン（Ｍｎ）、銅（Ｃｕ）、サマリウム（Ｓｍ）、テルビウム（Ｔｂ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、ユーロピウム（Ｅｕ）、セリウム（Ｃｅ）、プラセオジウム（Ｐｒ）、金（Ａｕ）、銀（Ａｇ）などを用いることができる。なお、電荷補償として、フッ素（Ｆ）、塩素（Ｃｌ）などのハロゲン元素が添加されていてもよい。
一方、ドナー−アクセプター再結合型発光の発光中心として、ドナー準位を形成する第１の不純物元素及びアクセプター準位を形成する第２の不純物元素を含む発光材料を用いることができる。第１の不純物元素は、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、アルミニウム（Ａｌ）等を用いることができる。第２の不純物元素としては、例えば、銅（Ｃｕ）、銀（Ａｇ）等を用いることができる。
ドナー−アクセプター再結合型発光の発光材料を、固相法を用いて合成する場合、母体材料と、第１の不純物元素又は第１の不純物元素を含む化合物と、第２の不純物元素又は第２の不純物元素を含む化合物をそれぞれ秤量し、乳鉢で混合した後、電気炉で加熱、焼成を行う。母体材料としては、上述した母体材料を用いることができ、第１の不純物元素又は第１の不純物元素を含む化合物としては、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、硫化アルミニウム（Ａｌ２Ｓ３）等を用いることができ、第２の不純物元素又は第２の不純物元素を含む化合物としては、例えば、銅（Ｃｕ）、銀（Ａｇ）、硫化銅（Ｃｕ２Ｓ）、硫化銀（Ａｇ２Ｓ）等を用いることができる。焼成温度は、７００〜１５００℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。
また、固相反応を利用する場合の不純物元素として、第１の不純物元素と第２の不純物元素で構成される化合物を組み合わせて用いてもよい。この場合、不純物元素が拡散されやすく、固相反応が進みやすくなるため、均一な発光材料を得ることができる。さらに、余分な不純物元素が入らないため、純度の高い発光材料が得ることができる。第１の不純物元素と第２の不純物元素で構成される化合物としては、例えば、塩化銅（ＣｕＣｌ）、塩化銀（ＡｇＣｌ）等を用いることができる。
なお、これらの不純物元素の濃度は、母体材料に対して０．０１〜１０原子％であればよく、好ましくは０．０５〜５原子％の範囲である。
薄膜型無機発光素子の場合、半導体層７０５は、上記発光材料を、抵抗加熱蒸着法、電子ビーム蒸着（ＥＢ蒸着）法等の真空蒸着法、スパッタリング法等の物理気相成長法（ＰＶＤ）、有機金属ＣＶＤ法、ハイドライド輸送減圧ＣＶＤ法等の化学気相成長法（ＣＶＤ）、原子層エピタキシ法（ＡＬＥ）等を用いて形成することができる。なお、上記形成方法を用いて発光材料を含む膜を基板上に成膜した後、フォトリソグラフィー工程により形成したレジストマスクを用いて選択的に発光材料を含む層をエッチングしても良い。このようなエッチング方法としては、ドライエッチング法、ウエットエッチング法等を用いることができる。例えば、発光材料を含む膜の母体としてＺｎＳを用いて形成した場合、エッチングガスとしてはＣＦ４及びＯ２の混合ガス、ＢＣｌ３及びＣｌ２の混合ガス、Ｃｌ２等を用いることができる。
発光トランジスタが発する光は、スネルの法則に従い、光が屈折率の大きい物質から屈折率の小さい物質に進むとき、入射角がある臨界角以上の光は全反射される。一方、光が屈折率の小さい物質から屈折率の大きい物質に進むときは反射されず透過する。この原理を利用することで、発光トランジスタで発光する光を効率よく取り出すことが可能である。
例えば、ゲート電極７０１として、遮光性を有する材料を用い、ゲート絶縁膜７０２に半導体層７０５よりも屈折率の小さな材料を用いて形成することで、半導体層７０５で生じた光が半導体層７０５及びゲート絶縁膜７０２の界面において反射される。このため、基板７００とは反対側において、発光した光を効率よく取り出すことが可能である。
また、ゲート電極７０１として、透光性を有する材料を用い、ゲート絶縁膜７０２に半導体層７０５よりも屈折率の大きな材料を用いて形成することで、半導体層７０５で生じた光を、基板７００側及び基板７００とは反対側の二方向で取り出すことが可能である。このため、両面発光が可能な発光装置を作製することができる。
半導体層７０５を形成する材料の屈折率は２程度であるため、基板７００とは反対側において発光した光を取り出す構造の発光トランジスタの場合では、屈折率が２より小さな材料を用いてゲート絶縁膜７０２を形成すればよい。そのようなゲート絶縁膜７０２の材料としては、酸化珪素（ＳｉＯ２）、酸化ハフニウム（ＨｆＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）などがある。一方、半導体層７０５で生じた光を、基板７００側及び基板７００とは反対側の二方向で取り出す構造の発光トランジスタの場合では、ゲート絶縁膜７０２を屈折率が２より大きな材料を用いて形成すればよい。そのようなゲート絶縁膜７０２の材料としては、窒化珪素（ＳｉＮ）、チタン酸バリウム（ＢａＴｉＯ３）、酸化チタン（ＴｉＯ２）、酸化ジルコニウム（ＺｒＯ２）、酸化タンタル（Ｔａ２Ｏ５）、酸化ニオブ（Ｎｂ２Ｏ５）などがある。
層間絶縁膜７０６は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等の無機化合物を有する絶縁膜を単層で、又は積層させて形成することができる。また、層間絶縁膜７０６は、ポリイミド、アクリル、またはシロキサンポリマーを用いて形成することができる。
発光トランジスタのゲート電極７０１に閾値電圧以上の電圧を印加すると、ゲート絶縁膜７０２及び半導体層７０５の界面に電荷が誘起される。誘起された電荷はソース電極７０３及びドレイン電極７０４間に印加された電圧によって加速され、半導体層７０５中の発光原子と衝突し、発光原子の内殻電子を励起する。励起された電子がエネルギー緩和するときにそのエネルギーが光として放出される。発光トランジスタでは半導体層７０５に多数の電荷が供給されるため、発光効率が上昇し駆動電圧を下げることができる。
本実施例に示す発光トランジスタは、電界効果トランジスタ構造であるため、半導体層に多数のキャリアを注入することが可能である。よって、半導体層７０５に無機化合物の発光材料を用いる場合、単なる積層構造の発光素子に比べて発光効率を高め、駆動電圧を低減することができる。さらには、当該発光トランジスタを画素部に設けることで、発光装置の駆動電圧を低減することが可能である。
無機化合物を発光材料として用いた発光トランジスタの極性は、半導体層７０５の極性によって決まる。よって、半導体層７０５に用いる発光材料を適宜選択することで、ｎ型の極性を有する発光トランジスタと、ｐ型の極性を有する発光トランジスタとを作り分けることができる。例えば、半導体層７０５の母体材料に酸化亜鉛（ＺｎＯ）、ＭｇｘＺｎ１−ｘＯ、硫化亜鉛（ＺｎＳ）、硫化カドミウム（ＣｄＳ）を用いることで、ｎ型の極性を有する発光トランジスタを形成することができる。また、半導体層７０５の母体材料にテルル化亜鉛（ＺｎＴｅ）を用いることで、ｐ型の極性を有する発光トランジスタを形成することができる。
また、本実施例では、無機発光トランジスタの構成について述べたが、本発明の発光装置は有機発光トランジスタを用いることもできる。有機発光トランジスタは、半導体層７０５として有機半導体を用いることで、形成することが可能である。
有機発光トランジスタの半導体層７０５に使用する有機半導体には、キャリア輸送性があり、かつ電界効果によりキャリア密度の変調が起こりうる有機材料であれば、小分子、中分子（昇華性を有さず、連鎖する分子の長さが１０μｍ以下の有機化合物）、高分子のいずれも用いることができる。
例えば、ｐ型の有機発光トランジスタを形成することができる有機半導体として、小分子では、ペンタセン、ナフタセン等の多環芳香族化合物、共役二重結合系化合物、マクロ環化合物またはその錯体、フタロシアニン、電荷移動型錯体、テトラチオフルバレン：テトラシアノキノジメタン錯体を用いることができる。また、ｐ型の有機発光トランジスタを形成することができる有機半導体として、高分子では、π共役系高分子、電荷移動型錯体、ポリビニルピリジン、フタロシアニン金属錯体などの高分子が挙げられるが、特に共役二重結合から構成されるπ共役系高分子である、ポリアセチレン、ポリアニリン、ポリピロール、ポリチエニレン、ポリチオフェン誘導体などを用いることができる。
また、ｎ型の有機発光トランジスタを形成することができる有機半導体として、ペリレンテトラカルボン酸無水物及びその誘導体、ペリレンテトラカルボキシジイミド誘導体、ナフタレンテトラカルボン酸無水物及びその誘導体、ナフタレンテトラカルボキシジイミド誘導体、金属フタロシアニン誘導体、フラーレン類を用いることができる。
これらの有機半導体を用いた半導体層７０５は、蒸着法、スピンコート法、ディップコート法、シルクスクリーン法、スプレー法、液滴吐出法など公知の方法により形成することができる。
また、有機発光トランジスタのソース電極７０３、ドレイン電極７０４には、白金（Ｐｔ）、金（Ａｕ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、銅（Ｃｕ）、チタン（Ｔｉ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、バリウム（Ｂａ）、ナトリウム（Ｎａ）などの金属及びそれらを含む合金、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン、ポリジアセチレンなどの導電性高分子化合物、珪素、ゲルマニウム、ガリウム砒素などの無機半導体、カーボンブラック、フラーレン、カーボンナノチューブ、グラファイトなどの炭素材料、さらにこれらに酸（ルイス酸も含む）、ハロゲン原子、アルカリ金属やアルカリ土類金属などの金属原子などがドーピングされているものを用いることができる。
また、有機発光トランジスタのゲート絶縁膜７０２は、上述した無機の絶縁材料に加え、アクリルやポリイミドなどの有機絶縁材料、シロキサン系の材料を用いることができる。シロキサンとは、珪素と酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含む化合物（例えばアルキル基、芳香族炭化水素）が用いられる。置換基としてフッ素を用いてもよい。または置換基として、少なくとも水素を含む化合物と、フッ素とを用いてもよい。また、ゲート絶縁膜７０２は単層で形成することもできるが、複数層により構成することもできる、ゲート絶縁膜７０２を２層で形成する場合は、第１の絶縁層として無機絶縁材料を形成し、第２の絶縁層として有機絶縁材料を積層する構成が好ましい。なお、有機材料やシロキサン系の材料を用いたゲート絶縁膜７０２は、塗布法により形成することができる。
なお、有機半導体を用いた発光トランジスタにおいて、ｐ型やｎ型の特性は有機半導体の材料によってのみ決まるものではなく、キャリアを注入するソース電極及びドレイン電極と有機半導体との仕事関数の関係に依存する。よって、有機半導体の材料に関わらず、有機発光トランジスタは、ｐ型にもｎ型にも、バイポーラ型にもなりうる可能性がある。有機発光トランジスタにおいてｐ型とｎ型を作り分けるには、有機半導体の材料の選択に加え、ソース電極及びドレイン電極と有機半導体との仕事関数の関係や、注入の際の電界の強度を考慮する必要がある。
本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。
本実施例では、本発明の発光装置が有する画素の構成の一例について説明する。
まず、本実施例の画素の上面図を図１４（Ａ）に示す。また、図１４（Ａ）に示した画素の回路図を図１４（Ｂ）に示す。また、図１４（Ａ）に示した上面図の破線Ａ−Ａ’における断面図を図１５に示す。
なお、図１４（Ｂ）は、図６（Ａ）に示した画素の回路図において、第１のスイッチング素子３０２及び第２のスイッチング素子３０３としてトランジスタを適用した場合の回路図に相当する。図１４（Ｂ）に示す画素の回路図では、第１のスイッチング素子として適用されるトランジスタ８０１のゲートが、第１の走査線Ｇａｊに接続されている。また、トランジスタ８０１のソースとドレインは、いずれか一方が信号線Ｓｉに接続されており、他方が発光トランジスタ８０２のゲートに接続されている。そして、第２のスイッチング素子として適用されるトランジスタ８０３のゲートは、第２の走査線Ｇｂｊに接続されている。また、トランジスタ８０３のソースとドレインは、いずれか一方が発光トランジスタ８０２のゲートに接続されており、他方には、コモン電位が与えられている。そして、図１４（Ｂ）に示す画素は、発光トランジスタ８０２のゲートの電位を保持するための保持容量８０４が設けられている。具体的には、保持容量８０４が有する一対の電極は、一方が発光トランジスタ８０２のゲートに接続されており、他方には、コモン電位が与えられている。
図１４（Ａ）、図１４（Ｂ）に示すように、本実施例で示す画素は、トランジスタ８０１が、絶縁表面上に形成された導電膜８１１と、導電膜８１１上に形成された絶縁膜８１２と、絶縁膜８１２を間に挟んで導電膜８１１と重なっている半導体層８１３と、半導体層８１３に部分的に重なるように形成された導電膜８１４及び導電膜８１５とを有している。導電膜８１１がトランジスタ８０１のゲートとして機能する。導電膜８１１、導電膜８１６及び導電膜８１９は、絶縁表面上に形成された導電膜を所望の形状に加工（パターニング）することで、形成することができる。また、導電膜８１４と導電膜８１５とは、いずれか一方がトランジスタ８０１のソースとして機能し、他方がトランジスタ８０１のドレインとして機能する。導電膜８１４、導電膜８１５及び導電膜８１８は、絶縁膜８１２上に形成された導電膜を所望の形状に加工（パターニング）することで、形成することができる。絶縁膜８１２は、トランジスタ８０１のゲート絶縁膜として機能する。
また、トランジスタ８０３は、絶縁表面上に形成された導電膜８１６と、導電膜８１６上に形成された絶縁膜８１２と、絶縁膜８１２を間に挟んで導電膜８１６と重なっている半導体層８１７と、半導体層８１７に部分的に重なるように形成された導電膜８１５及び導電膜８１８とを有している。導電膜８１６がトランジスタ８０３のゲートとして機能する。また、導電膜８１５と導電膜８１８とは、いずれか一方がトランジスタ８０３のソースとして機能し、他方がトランジスタ８０３のドレインとして機能する。絶縁膜８１２は、トランジスタ８０３のゲート絶縁膜として機能する。
また、保持容量８０４は、絶縁表面上に形成された導電膜８１９と、導電膜８１９上に形成された絶縁膜８１２と、絶縁膜８１２を間に挟んで導電膜８１９と重なるように形成された導電膜８１８とを有している。導電膜８１９と導電膜８１８とは、保持容量８０４が有する一対の電極として機能する。そして、導電膜８１９は、絶縁膜８１２に形成された開口部において、導電膜８１５に接続されている。
そして、トランジスタ８０１、トランジスタ８０３、保持容量８０４を覆うように、層間絶縁膜８２０が形成されている。
また、図１４（Ａ）及び図１５では、発光トランジスタ８０２が、図１２（Ｂ）に示した逆スタガ構造を有する例を示しており、層間絶縁膜８２０上に形成された導電膜８２１と、導電膜８２１上に形成された絶縁膜８２２と、絶縁膜８２２を間に挟んで、導電膜８２１と部分的に重なるように形成された導電膜８２３及び導電膜８２４と、絶縁膜８２２を間に挟んで、導電膜８２１と重なるように形成された半導体層８２５とを有する。なお、半導体層８２５は、導電膜８２３及び導電膜８２４に接続されている。導電膜８２１が発光トランジスタ８０２のゲートとして機能する。また、導電膜８２３と導電膜８２４とは、いずれか一方が発光トランジスタ８０２のソースとして機能し、他方が発光トランジスタ８０２のドレインとして機能する。絶縁膜８２２は、発光トランジスタ８０２のゲート絶縁膜として機能する。
そして、導電膜８２１は、層間絶縁膜８２０に形成された開口部において、導電膜８１５に接続されている。導電膜８２３は、絶縁膜８２２及び層間絶縁膜８２０に形成された開口部において、導電膜８１８に接続されている。
また、導電膜８１１は第１の走査線Ｇａｊとして機能し、導電膜８１６は第２の走査線Ｇｂｊとして機能する。導電膜８１４は信号線Ｓｉとして機能し、導電膜８１８はコモン電位を発光トランジスタ８０２に供給するための配線として機能する。導電膜８２４は、電源線Ｖｉとして機能する。
本実施例は、上記実施の形態または上記実施例と、適宜組み合わせて実施することが可能である。
本実施例では、本発明の発光装置の一実施例について説明する。
図１６（Ａ）、図１６（Ｂ）に、チップ状のＩＣ（ＩＣチップ）がパネルに実装された発光装置の斜視図を示す。図１６（Ａ）に示すパネルは、基板６００１と基板６００６の間に画素部６００２と、走査線駆動回路６００３とが形成されている。そして、ＩＣチップ６００４に形成された信号線駆動回路が、基板６００１に実装されている。具体的には、ＩＣチップ６００４に形成された信号線駆動回路が、基板６００１に貼り合わされ、画素部６００２と電気的に接続されている。また６００５はＦＰＣであり、画素部６００２と、走査線駆動回路６００３と、ＩＣチップ６００４に形成された信号線駆動回路とに、それぞれ電力、各種信号等が、ＦＰＣ６００５を介して供給される。
図１６（Ｂ）に示すパネルは、基板６１０１と基板６１０６の間に画素部６１０２と、走査線駆動回路６１０３とが形成されている。そして、ＩＣチップ６１０４に形成された信号線駆動回路が、基板６１０１に実装されたＦＰＣ６１０５に更に実装されている。画素部６１０２と、走査線駆動回路６１０３と、ＩＣチップ６１０４に形成された信号線駆動回路とに、それぞれ電力、各種信号等が、ＦＰＣ６１０５を介して供給される。
ＩＣチップの実装方法は、特に限定されるものではなく、公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。またＩＣチップを実装する位置は、電気的な接続が可能であるならば、図１６に示した位置に限定されない。また、図１６では信号線駆動回路のみをＩＣチップで形成した例について示したが、走査線駆動回路をＩＣチップで形成しても良いし、またコントローラ、ＣＰＵ、メモリ等をＩＣチップで形成し、実装するようにしても良い。また、信号線駆動回路や走査線駆動回路全体をＩＣチップで形成するのではなく、各駆動回路を構成している回路の一部だけを、ＩＣチップで形成するようにしても良い。
なお、駆動回路などの集積回路を別途ＩＣチップで形成して実装することで、全ての回路を画素部と同じ基板上に形成する場合に比べて、歩留まりを高めることができ、また各回路の特性に合わせたプロセスの最適化を容易に行なうことができる。
本実施例は、上記実施の形態または上記実施例と組み合わせて実施することが可能である。
本発明では、消費電力を抑えつつ、動画のぼやけを防ぐことができる発光装置を提供することができる。よって、本発明の発光装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることが好ましい。その他に、本発明の発光装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機または電子書籍、ビデオカメラ、デジタルスチルカメラなどのカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、などが挙げられる。これら電子機器の具体例を図１７に示す。
図１７（Ａ）は表示装置であり、筐体５００１、表示部５００２、スピーカー部５００３等を含む。本発明の発光装置は、表示部５００２に用いることができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
図１７（Ｂ）はノート型パーソナルコンピュータであり、本体５２０１、筐体５２０２、表示部５２０３、キーボード５２０４、ポインティングデバイス５２０５等を含む。本発明の発光装置は、表示部５２０３に用いることができる。
図１７（Ｃ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体５４０１、筐体５４０２、表示部５４０３、記録媒体（ＤＶＤ等）読み込み部５４０４、操作キー５４０５、スピーカー部５４０６等を含む。記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明の発光装置は、表示部５４０３に用いることができる。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することができる。
１００ 画素
１０１ 発光トランジスタ
１０２ スイッチング素子
１０３ スイッチング素子
１０４ 保持容量
１０５ トランジスタ
１０６ トランジスタ
２００ 画素
３００ 画素
３０１ 発光トランジスタ
３０２ スイッチング素子
３０３ スイッチング素子
３０４ 保持容量
３０５ トランジスタ
３０６ トランジスタ
４００ 画素
５００ 画素部
５１０ 走査線駆動回路
５２０ 走査線駆動回路
５３０ 信号線駆動回路
５３１ シフトレジスタ
５３２ 記憶回路
５３３ 記憶回路
６００ 画素部
６１０ 走査線駆動回路
６２０ 走査線駆動回路
６３０ 信号線駆動回路
６３１ シフトレジスタ
６３２ サンプリング回路
６３３ 記憶回路
７００ 基板
７０１ ゲート電極
７０２ ゲート絶縁膜
７０３ ソース電極
７０４ ドレイン電極
７０５ 半導体層
７０６ 層間絶縁膜
８０１ トランジスタ
８０２ 発光トランジスタ
８０３ トランジスタ
８０４ 保持容量
８１１ 導電膜
８１２ 絶縁膜
８１３ 半導体層
８１４ 導電膜
８１５ 導電膜
８１６ 導電膜
８１７ 半導体層
８１８ 導電膜
８１９ 導電膜
８２０ 層間絶縁膜
８２１ 導電膜
８２２ 絶縁膜
８２３ 導電膜
８２４ 導電膜
８２５ 半導体層
５００１ 筐体
５００２ 表示部
５００３ スピーカー部
５２０１ 本体
５２０２ 筐体
５２０３ 表示部
５２０４ キーボード
５２０５ ポインティングデバイス
５４０１ 本体
５４０２ 筐体
５４０３ 表示部
５４０４ 記録媒体（ＤＶＤ等）読み込み部
５４０５ 操作キー
５４０６ スピーカー部
６００１ 基板
６００２ 画素部
６００３ 走査線駆動回路
６００４ ＩＣチップ
６００５ ＦＰＣ
６００６ 基板
６１０１ 基板
６１０２ 画素部
６１０３ 走査線駆動回路
６１０４ ＩＣチップ
６１０５ ＦＰＣ
６１０６ 基板

Claims (2)

  1. 第１の配線と、第２の配線と、第３の配線と、第４の配線と、第５の配線と、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、層間絶縁層と、を有し、
    前記第１のトランジスタのゲートは、前記第１の配線と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの一方は、前記第３の配線と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
    前記第２のトランジスタのゲートは、前記第２の配線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの一方は、前記第３のトランジスタのゲートと電気的に接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第４の配線と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第４の配線と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの他方は、前記第５の配線と電気的に接続され、
    前記第１の配線と、前記第２の配線と、前記第３の配線と、前記第４の配線と、前記第１のトランジスタと、前記第２のトランジスタと、は、前記層間絶縁層の下方に設けられ、
    前記第５の配線と、前記第３のトランジスタと、は、前記層間絶縁層の上方に設けられ、
    前記第１の配線は、前記第１のトランジスタの導通状態と非導通状態の切り替えを制御する電位を供給することができる機能を有し、
    前記第２の配線は、前記第２のトランジスタの導通状態と非導通状態の切り替えを制御する電位を供給することができる機能を有し、
    前記第３の配線は、前記第１のトランジスタのソース又はドレインの一方に、ビデオ信号に対応する電位を供給することができる機能を有し、
    前記第４の配線は、前記第２のトランジスタのソース又はドレインの他方に、第１の電位を供給することができる機能を有し、
    前記第４の配線は、前記第３のトランジスタのソース又はドレインの一方に、前記第１の電位を供給することができる機能を有し、
    前記第５の配線は、前記第３のトランジスタのソース又はドレインの他方に、第２の電位を供給することができる機能を有し、
    前記第１の電位と前記第２の電位とは異なり、
    前記第１のトランジスタは、スイッチングすることができる機能を有し、
    前記第２のトランジスタは、スイッチングすることができる機能を有し、
    前記第３のトランジスタは、発光することができる機能を有し、
    前記第３のトランジスタのゲートに印加される電圧に応じて、前記第３のトランジスタの発光状態が制御されることを特徴とする発光装置。
  2. 請求項１において、
    前記層間絶縁層は、複数の開口を有し、
    前記複数の開口によって、前記第２のトランジスタのソース又はドレインの一方と、前記第３のトランジスタのゲートとは、電気的に接続されることを特徴とする発光装置。
JP2009010545A 2008-01-29 2009-01-21 発光装置 Expired - Fee Related JP5386182B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009010545A JP5386182B2 (ja) 2008-01-29 2009-01-21 発光装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008017188 2008-01-29
JP2008017188 2008-01-29
JP2009010545A JP5386182B2 (ja) 2008-01-29 2009-01-21 発光装置

Publications (3)

Publication Number Publication Date
JP2009206505A JP2009206505A (ja) 2009-09-10
JP2009206505A5 JP2009206505A5 (ja) 2012-01-26
JP5386182B2 true JP5386182B2 (ja) 2014-01-15

Family

ID=40380594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009010545A Expired - Fee Related JP5386182B2 (ja) 2008-01-29 2009-01-21 発光装置

Country Status (3)

Country Link
US (1) US8022406B2 (ja)
EP (1) EP2085958B1 (ja)
JP (1) JP5386182B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016139560A (ja) * 2015-01-28 2016-08-04 株式会社ジャパンディスプレイ 表示装置
JP6546400B2 (ja) * 2015-02-05 2019-07-17 株式会社ジャパンディスプレイ 表示装置
CN105869574B (zh) * 2016-06-07 2017-03-29 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、阵列基板及显示装置
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
JP7190729B2 (ja) * 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
JP7190740B2 (ja) 2019-02-22 2022-12-16 三国電子有限会社 エレクトロルミネセンス素子を有する表示装置
JPWO2020226045A1 (ja) * 2019-05-09 2020-11-12
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3686769B2 (ja) * 1999-01-29 2005-08-24 日本電気株式会社 有機ｅｌ素子駆動装置と駆動方法
JP4092857B2 (ja) 1999-06-17 2008-05-28 ソニー株式会社 画像表示装置
TW525122B (en) 1999-11-29 2003-03-21 Semiconductor Energy Lab Electronic device
TW587239B (en) 1999-11-30 2004-05-11 Semiconductor Energy Lab Electric device
US6825820B2 (en) 2000-08-10 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP4906022B2 (ja) 2000-08-10 2012-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型ｅｌ表示装置及び電子機器
JP3800404B2 (ja) 2001-12-19 2006-07-26 株式会社日立製作所 画像表示装置
JP2003255899A (ja) 2001-12-28 2003-09-10 Sanyo Electric Co Ltd 表示装置
EP1478031A4 (en) * 2002-02-19 2008-12-03 Hoya Corp LIGHT EMISSION ELEMENT OF THE FIELD EFFECT TRANSISTOR TYPE
EP1367659B1 (en) 2002-05-21 2012-09-05 Semiconductor Energy Laboratory Co., Ltd. Organic field effect transistor
JP4906106B2 (ja) * 2003-07-14 2012-03-28 株式会社半導体エネルギー研究所 発光装置
KR100626036B1 (ko) * 2004-11-17 2006-09-20 삼성에스디아이 주식회사 유기 발광 소자 및 상기 유기 발광 소자의 제조방법
JP2006252774A (ja) 2005-03-07 2006-09-21 Ricoh Co Ltd 有機トランジスタ、及びディスプレイ装置
JP4914016B2 (ja) 2005-03-07 2012-04-11 株式会社リコー フレキシブルディスプレイ装置
US7598518B2 (en) 2005-03-07 2009-10-06 Ricoh Company, Ltd. Organic transistor with light emission, organic transistor unit and display device incorporating the organic transistor
JP2006252775A (ja) 2005-03-07 2006-09-21 Ricoh Co Ltd ディスプレイ装置
JP2006253162A (ja) 2005-03-07 2006-09-21 Ricoh Co Ltd 有機トランジスタ、及びディスプレイ装置
JP2006253164A (ja) 2005-03-07 2006-09-21 Ricoh Co Ltd 有機トランジスタ、及びディスプレイ装置
JP4972727B2 (ja) * 2005-07-20 2012-07-11 日本電信電話株式会社 有機半導体発光素子およびそれを用いた表示装置、ならびに有機半導体発光素子の製造方法
WO2007043696A1 (ja) 2005-10-14 2007-04-19 Pioneer Corporation 薄膜半導体素子および表示装置
TW200721478A (en) 2005-10-14 2007-06-01 Pioneer Corp Light-emitting element and display apparatus using the same
JP4809670B2 (ja) 2005-12-02 2011-11-09 大日本印刷株式会社 有機発光トランジスタ素子及びその製造方法並びに発光表示装置
JP2009009781A (ja) * 2007-06-27 2009-01-15 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器

Also Published As

Publication number Publication date
EP2085958A2 (en) 2009-08-05
US20090189161A1 (en) 2009-07-30
JP2009206505A (ja) 2009-09-10
EP2085958B1 (en) 2012-08-01
EP2085958A3 (en) 2010-04-14
US8022406B2 (en) 2011-09-20

Similar Documents

Publication Publication Date Title
JP5386182B2 (ja) 発光装置
JP7212810B2 (ja) 表示装置
JP7496853B2 (ja) 表示装置
TW493152B (en) Electronic device
TWI407569B (zh) 半導體裝置、顯示裝置、及電子裝置
CN102832228B (zh) 显示器件和电子设备
JP5508664B2 (ja) 半導体装置、表示装置及び電子機器
JP6434569B2 (ja) 発光装置
JP2008134625A (ja) 半導体装置、表示装置及び電子機器
JP4522777B2 (ja) 発光装置の作製方法
US20070268226A1 (en) Video data control circuit, drive method thereof, and display device and electronic device having the video data control circuit
JP2007334323A (ja) ビデオデータ制御回路、当該ビデオデータ制御回路の駆動方法、並びに当該ビデオデータ制御回路を具備する表示装置及び電子機器

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131007

R150 Certificate of patent or registration of utility model

Ref document number: 5386182

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees