CN101359647A - 半导体装置、其制造方法及应用该半导体装置的显示装置 - Google Patents

半导体装置、其制造方法及应用该半导体装置的显示装置 Download PDF

Info

Publication number
CN101359647A
CN101359647A CNA2008101351298A CN200810135129A CN101359647A CN 101359647 A CN101359647 A CN 101359647A CN A2008101351298 A CNA2008101351298 A CN A2008101351298A CN 200810135129 A CN200810135129 A CN 200810135129A CN 101359647 A CN101359647 A CN 101359647A
Authority
CN
China
Prior art keywords
conductive layer
individual
pairing
semiconductor device
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101351298A
Other languages
English (en)
Inventor
田中勉
山田泰弘
武田浩久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Mobile Display Kk
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Mobile Display Kk, Sony Corp filed Critical Sony Mobile Display Kk
Publication of CN101359647A publication Critical patent/CN101359647A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种半导体装置，用于制造该半导体装置的方法以及应用该半导体装置的显示装置。所述半导体装置包括n(这里符号n表示大于等于三的正整数)个以叠层形成于基板(201)上并且通过接触图形彼此连接的导电层(202、203和204)。其中形成有接触图形CPTN的主接触区域(MCNT201)包括n－1个连接区域(211和212)，它们用于将n－1个导电层(202和203)分别连接至导电层(204)。在基板(201)上堆叠导电层(202和203)的层压过程的层叠方向上，导电层(203)设置在从几何上偏离导电层(202)的位置处，从而导电层(203)的端部(203T)面对接触图形(CPTN)的边缘的一部分。通过将导电层(204)填充接触图形，导电层(202和203)彼此电连接。本发明有利于减小像素显示区域部分的尺寸和/或缩小有效显示部分的外围部分所占的面积。

Description

半导体装置、其制造方法及应用该半导体装置的显示装置
相关申请的交叉引用
本发明包含与2007年8月3日向日本专利局提交的日本专利申请JP2007-202867相关的主题，将该申请的全部内容通过引用并入此处。
技术领域
本发明涉及一种半导体装置，其具有用于将n(这里符号n表示大于等于3的正整数)个导电层彼此连接的接触图形，还涉及一种用于制造该半导体装置的方法以及应用该半导体装置的显示装置。显示装置的范例是液晶显示装置和有机EL(电致发光)显示装置。
背景技术
近年来，诸如手持电话和PDA(个人数字助理)等便携式终端的普及是惊人的。其中，由于各个便携式终端中所采用的作为输出显示部分的液晶显示装置的实用性，便携式终端正在快速普及。这是因为从原理上来说，液晶显示装置具有不需要驱动能量的特点。即，液晶显示装置是一种低能耗的显示装置。
使用多晶硅TFT(薄膜晶体管)作为像素开关器件的现代有源矩阵显示装置的趋势是将由以矩阵形式排列的像素组成的像素显示区域部分和数字接口驱动电路集成为同一基板上的单个单元。
更详细地说，在这种将数字接口驱动电路与像素显示区域部分集成为单个单元的显示装置中，组成数字接口驱动电路的水平驱动系统和垂直驱动系统被设置在像素显示区域部分的有效显示部分的外围部分中。使用多晶硅TFT的驱动系统与像素显示区域部分被集成为同一基板上的单个单元。
而且，近年来，手持电话等所使用的液晶显示装置和有机EL显示装置，即使显示装置本身具有高分辨率和三英寸WVGA(宽频图形阵列)级别的大屏幕，但仍然期望它们具有小尺寸和低重量。
一些液晶显示装置和有机EL显示装置是分别使用用于制造半导体层的非晶硅(a-Si)材料的显示装置。在这种显示装置的情况下，在显示装置所使用的像素显示区域部分的有效显示部分的外围部分中，有必要将驱动电路实现为硅(Si)片。因此，不便于减小显示装置中所使用的像素显示区域部分的尺寸和/或缩小像素显示区域部分的有效显示部分的外围部分所占的面积。
因此，作为一种用于解决上述问题的方法，提供了一种用于制造上述显示装置的方法。根据该方法，在玻璃基板上形成像素晶体管的过程的同时形成驱动电路。通过利用具有比非晶硅薄膜更高迁移率的半导体层，在同一玻璃基板上形成驱动电路。这种半导体层的范例是低温多晶硅薄膜、微晶硅薄膜和氧化物半导体薄膜。
发明内容
然而，即使采用上述方法，由于驱动电路尺寸的增加，缩小包括驱动电路的外围部分所占的面积将变得更困难。
为了解决上述问题，用于决定外围驱动电路集成度的因素包括用于将布线层(也各自称为导电层)彼此连接的接触部。实现大规模电路所需要的布线层的数目越多，则这种接触部的数目就越多。
图1示出了典型的接触形成区域的俯视图，其中接触部通过采用通常的方法形成。在图1中，符号EL1和EL2分别表示电极，而符号ARCNT1和ARCNT2分别表示接触区域。符号C表示最小接触孔的尺寸，而符号M表示考虑到层之间的对准偏移而设的必要边缘。
我们假定通过采用普通的方法，图1所示的典型接触形成区域中的最小接触区域用于连接两层。在该情况下，鉴于由曝光器的分辨率和层间的对准边缘M所确定的最小接触图形的尺寸C，用于接触的最小面积的设计值由公式((C+2×M)2)×2表示。这意味着接触区域ARCNT1和ARCNT2之间的面积(C+2×M)×(2×M)过大，因此，在尽力减小显示装置的尺寸和/或缩小外围部分所占面积时带来不利。
日本特开2000-267595号公报公开了用于将扫描线和信号线连接至像素电极的制造方法。
图2示出了通过采用某制造方法用于将扫描线和信号线连接至像素电极的典型的接触形成区域的俯视图。
图2中所示的典型接触形成区域包括第一接触区域ARCNT11与第二接触区域ARCNT12重叠的部分。
然而，即使采用该方法，(C+4×M)2也是必要的，因此要求大的面积。
本发明的实施例提供了一种半导体装置，该装置通过利用最小的面积，以最高的效率实现了用于将三个或更多的层上的导线彼此连接的接触结构，还提供了一种用于制造所述半导体装置的方法以及应用该半导体装置的显示装置。
根据本发明的第一方式，所提供的半导体装置包括n个(这里符号n表示大于等于3的正整数)在基板上以叠层形成并通过接触图形彼此连接的导电层。在该半导体装置中：其中形成有所述接触图形的主接触区域包括(n-1)个连接区域，所述(n-1)个连接区域分别用于将(n-1)个导电层连接至第n导电层，其中所述(n-1)个导电层包括于n个导电层中，但不包括作为所述n个导电层的第n导电层的最外导电层；所述(n-1)个导电层的每两个相邻导电层从概念上形成导电层对，所述导电层对由所述的两个相邻导电层组成，这两个相邻导电层分别称为所述导电层对的配对的第一导电层和配对的第二导电层；在所述基板上堆叠所述(n-1)个导电层的层压过程的层叠方向上，属于相同导电层对的配对的第二导电层设置在从几何上偏移所述配对的第一导电层的位置处，这样形成的结果是所述配对的第二导电层的端部面对所述接触图形的边缘的一部分；并且所述(n-1)个导电层通过第n导电层彼此电连接。
根据本发明的第二方式，所提供的半导体装置包括n个(这里符号n表示大于等于3的正整数)在基板上以叠层形成并通过接触孔彼此连接的导电层。在该半导体装置中：(n-1)个单独导电层的每两个相邻导电层从概念上形成导电层对，其中所述(n-1)个导电层包括于n个导电层中但不包括作为n个导电层中的第n导电层的最外导电层；在每个单独的导电层对中，与在所述基板上堆叠所述导电层的层压过程的层叠方向相反的方向上具有几何位移的位置处所设置的所述单个导电层用作该单个导电层对的配对的第一导电层，而在所述层压过程的层叠方向上具有几何位移的位置处所设置的所述单个导电层用作所述单个导电层对的配对的第二导电层；其中形成有接触孔的主接触区域包括(n-2)个分别分配给各个导电层对的子接触区域，该子接触区域用于将一个导电层对的配对的第一导电层连接至该导电层对的配对的第二导电层；所述接触孔包括形成于主接触区域中、直径在各(n-1)个导电层的露出区域上延伸的第一接触孔，并且包括(n-2)个分别形成于(n-2)个子接触区域中的第二接触孔，第二接触孔连接至第一接触孔并延伸至被分配了各子接触区域的导电层对的配对的第一导电层；在各子接触区域中，形成有连接在各子接触区域中的配对的第二导电层，从而该配对的第二导电层的上表面面对第一接触孔，而该配对的第二导电层的端部面对在该子接触区域中形成的第二接触孔；并且，从各自位于第二接触孔之一中的配对的第一导电层开始，直到半导体装置的最外表面，形成有作为n个导电层的第n导电层的最外导电层，其中所述第二接触孔各自形成于子接触区域之一中，并且该最外导电层连接至配对的第二导电层的端部以及在第一接触孔中的配对的第二导电层的上表面。
优选的是，在包括于作为彼此连接的导电层的n个导电层中的任何两个相邻的导电层之间形成有层间绝缘膜，并且使层间绝缘膜的厚度小于第n导电层的厚度。
根据本发明的第三方式，提供一种用于制造半导体装置的方法，该半导体装置包括n个(这里符号n表示大于等于3的正整数)在基板上以叠层形成并通过接触图形彼此连接的导电层。该方法包括步骤：通过在任何相邻的两个导电层之间引入层间绝缘膜，在基板上堆叠(n-1)个导电层，其中(n-1)个导电层包括于n个导电层中但不包括作为n个导电层的第n层的最外导电层；连续蚀刻每个层间绝缘膜从而去除每个层间绝缘膜的多个部分，以形成包括(n-1)个导电层的接触图形；以及形成第n导电层从而形成覆盖通过接触图形彼此连接的各(n-1)个导电层的至少一部分的图形。
根据本发明的第四方式，提供一种用于制造半导体装置的方法。该方法包括步骤：在基板上形成第一导电层；在第一导电层上形成第一绝缘膜；在第一绝缘膜上形成第二导电层；在第二导电层上形成第二绝缘膜；连续蚀刻第一绝缘膜和第二绝缘膜，去除第一绝缘膜和第二绝缘膜的多个部分，从而形成包括第一导电层和第二导电层的接触图形；和形成第三导电层，从而形成覆盖通过接触图形彼此连接的各第一导电层和第二导电层的至少一部分的图形。
根据本发明的第五方式，提供一种显示装置，其中：通过利用半导体装置，由以矩阵形式排列的像素组成的显示区域与形成于显示区域的边缘部分中的边缘电路集成为单个单元；该半导体装置包括n个(这里符号n表示大于等于3的正整数)在基板上作为叠层形成并通过接触图形彼此连接的导电层；其中形成有所述接触图形的主接触区域包括(n-1)个连接区域，所述(n-1)个连接区域分别用于将(n-1)个导电层连接至第n导电层，其中所述(n-1)个导电层包括于n个导电层中，但不包括作为所述n个导电层的第n导电层的最外导电层；所述(n-1)个导电层的每两个相邻导电层从概念上形成导电层对，所述导电层对由所述的两个相邻导电层组成，这两个相邻导电层分别称为所述导电层对的配对的第一导电层和配对的第二导电层；在所述基板上堆叠所述(n-1)个导电层的层压过程的层叠方向上，属于相同导电层对的配对的第二导电层设置在从几何上偏移所述配对的第一导电层的位置处，这样形成的结果是所述配对的第二导电层的端部面对所述接触图形的边缘的一部分；并且(n-1)个导电层通过第n导电层彼此电连接。
根据本发明的各个方式，不包括作为n个导电层的第n导电层的最外导电层的(n-1)个导电层的每两个相邻导电层形成概念上的导电层对，所述导电层对由这些分别称为导电层对的配对的第一导电层和配对的第二导电层的两个相邻导电层组成。在基板上堆叠(n-1)个导电层的层压过程的层叠方向上，每个配对的第二导电层设置在几何上偏移属于该导电层对的配对的第一导电层的位置处，从而该配对的第二导电层的端部面对接触图形的边缘的一部分；并且(n-1)个导电层通过第n导电层彼此电连接。
在这种情况下，在同一接触孔中可以建立三个或更多导电层之间的层间接触，从而可以利用最小的面积以最高的效率将导电层彼此连接。
根据本发明的各个方式，可以提供一种半导体装置，该装置可以实现通过利用最小的面积以最高的效率以将三个或更多层上的导线彼此连接的接触结构。
因此，可以实现将驱动电路与显示部分集成为单个单元的显示装置，该装置可以满足较高分辨率的屏幕和/或占据小面积的边缘部分。在以下描述中，将驱动电路与显示部分集成为单个单元的显示装置简称为内置驱动电路的显示装置。
附图说明
图1示出了典型的接触形成区域的俯视图，其中的接触部采用通常的方法形成；
图2示出了通过采用某制造方法将扫描线和信号线连接至像素电极的典型的接触形成区域的俯视图；
图3示出了根据本发明实施例的内置驱动电路的显示装置的布局结构；
图4是系统方框图，它表示了根据上述实施例的内置驱动电路的显示装置的电路功能；
图5示出了液晶显示装置的有效显示单元的典型具体结构；
图6A示出了接触结构的横截面图；
图6B示出了接触结构的俯视图；
图7A示出了接触结构的横截面图；
图7B示出了接触结构的俯视图；
图8示出了根据上述实施例的接触形成区域的基本示例的俯视图；
图9示出了根据上述实施例的接触结构的另一种典型结构；
图10A示出了图9所示的接触结构的接触形成区域的基本示例的俯视图；
图10B示出了图9所示的接触结构的接触形成区域的基本示例的横截面图；
图11A示出了设于水平驱动电路的输出级并作为应用根据上述实施例的接触结构的电路的典型缓存电路的等效电路；
图11B示出了缓存电路的典型连接形式；
图12示出了根据本实施例的接触结构的优选典型布局；
图13A是用来描述在基板上形成第一导电层的过程的示意图；
图13B是描述在第一层间绝缘膜上形成第二导电层的过程的示意图；
图13C是描述在第二导电层上形成第二层间绝缘膜的过程的示意图；
图14A是描述在接触区域内的第一和第二导电层的位置的示意图；
图14B是描述了在第二层间绝缘膜上形成第三导电层的过程的示意图；
图15是表示根据本发明另一个实施例的显示电路和光接收单元的典型结构的电路图。
具体实施方式
以下参照附图详细阐述本发明的优选实施例。
图3和4各示意地示出了根据本发明实施例的内置驱动电路的显示装置的典型结构。更具体地，图3示出了根据实施例的内置驱动电路的显示装置的布局结构，而图4是表示内置驱动电路的显示装置的电路功能的系统方框图。
如下详述，本实施例的内置驱动电路的显示装置利用本实施例的半导体装置的接触结构作为接触结构，该接触结构通过利用最小的面积而以最高的效率使三个或更多的布线层(各自称为导电层)彼此连接，从而减小了显示板的尺寸或缩小了外围部分所占面积。
作为范例，以下说明阐述了这样一种情形，即本实施例采用液晶单元作为起像素作用的光电器件实现了有源液晶显示装置10。
如图3所示，液晶显示装置10具有集成于液晶显示装置10的透明绝缘基板上的元件。透明绝缘基板通常为玻璃基板11。液晶显示装置10中所集成的元件包括有效显示部分(ACDSP)12、一对水平驱动电路(各自称为H驱动器或HDRV)13U和13D、垂直驱动电路(称为V驱动器或VDRV)14、数据处理电路(DATAPRC)15、电源电路(DC-DC)16、接口电路(I/F)17、定时发生器(TG)18和基准电压驱动电路(REFDRV)19。有效显示部分12具有多个以矩阵形式排列的像素，每个像素包括一个液晶单元。水平驱动电路13U和13D分别设在如图3所示的两侧，即在有效显示部分12的上侧和下侧。垂直驱动电路14设在如图3所示的一侧，即在有效显示部分12的一侧。电源电路16是DC-DC转换器。基准电压驱动电路19是用于向诸如水平驱动电路13U和13D的其它电路提供多个基准驱动电压的电路。
而且，用于输入数据等的输入盘20设在玻璃基板11的特定边缘上。所述玻璃基板11的特定边缘紧靠下水平驱动电路13D的边缘。
玻璃基板11包括第一基板和第二基板。在第一基板上，各自包括诸如晶体管等有源器件的多个像素电路以矩阵的形式排列。第二基板面对第一基板，并设置在从几何上离所述第一基板具有预定宽度的间隙的位置处。液晶封装于第一和第二基板之间。
在作为绝缘基板的玻璃基板11上所形成的一组电路通常由低温多晶硅TFT工艺制成。即，液晶显示装置10包括形成于有效显示部分12的周围部分(或外围部分)中的水平驱动电路13U和13D以及垂直驱动电路14。通过利用多晶硅TFT，形成驱动系统的水平驱动电路13U和13D以及垂直驱动电路14与有效显示部分12集成在一起，以在有效显示部分12上形成为有效显示部分12上的单个单元，所述单个单元为有效显示部分12、水平驱动电路13U和13D以及垂直驱动电路14所共用。
如上所述，在根据实施例的液晶显示装置10中，两个水平驱动电路13U和13D分别设在如图3所示的两侧，即在有效显示部分12的上侧和下侧。通过将信号线分成奇数信号线和偶数信号线，水平驱动电路13U和13D用于驱动信号线。
在两个水平驱动电路13U和13D的每一个中，三个数字数据被存储在采样锁存电路中。在一个水平周期(H)内由三个数字数据所共用的数模转换电路进行三次转换处理，从而分别将三个数字数据转换成三个模拟数据，并且在水平周期内三个模拟数据基于时间分割被选择并根据所谓的RGB选择器方法输出至信号线。
在有效显示部分12中，各自包括一个液晶单元的多个像素电路以矩阵的形式排列。并且在有效显示部分12中，由水平驱动电路13U和13D所驱动的信号线以及由垂直驱动电路14所驱动的垂直扫描线也以矩阵的形式排列。
图5示出了有效显示部分12的典型的具体结构。为了使图简化，像素电路以包括三行和四列的典型矩阵的形式排列。三行分别称为第(n-1)至第(n+1)行，而四列分别称为第(m-2)至第(m+1)列。
如图5所示，有效显示部分12还包括分别由附图标记121n-1、121n和121n+1所表示的三条垂直扫描线以及分别由附图标记122m-2、122m-1、122m和122m+1所表示的四条信号线。垂直扫描线和信号线以矩阵的形式排列，所述矩阵在垂直扫描线和信号线的每个交叉点处包括一个元素。在每个交叉点处，设置有单位像素123。
单位像素123的结构包括作为像素晶体管的TFT(薄膜晶体管)、LC(液晶单元)和存储电容器Cs。液晶单元LC是一电容器，其具有在连接于薄膜晶体管TFT的像素电极和面对所述像素电极的反向电极之间所形成的电容量。在以下描述中，像素电极和反向电极也分别称为特定电极和另一个电极。
薄膜晶体管TFT的栅极连接于垂直扫描线121n-1、121n和121n+1中的一条。另一方面，薄膜晶体管TFT的源极连接于信号线122m-2、122m-1、122m和122m+1中的一条。
液晶单元LC的像素电极连接于薄膜晶体管TFT的漏极。另一方面，液晶单元LC的反向电极连接于公用线124。存储电容器Cs连接于薄膜晶体管TFT的漏极和公用线124之间。
公用线124接收由VCOM电路21预定为公用电压Vcom的AC电压。VCOM电路21通常与驱动电路等电路集成于玻璃基板11上。
有效显示部分12中的每条垂直扫描线121n-1、121n和121n+1的一端连接于图3所示的垂直驱动电路14的相应行的输出端。相应行是对应于垂直扫描线的行。
垂直驱动电路14的结构通常包括依次生成与图中未示出的垂直时钟脉冲VCK同步的垂直选择脉冲的移位寄存器。垂直选择脉冲施加在垂直扫描线121n-1、121n和121n+1上，从而实现垂直扫描操作。
另外，有效显示部分12中信号线中的每条奇数线122m-1和122m+1的一端连接于图3所示的上水平驱动电路13U的相应列的输出端。相应列是对应于信号线的列。另一方面，有效显示部分12中的信号线122m-2、122m-1、122m和122m+1中的每条偶数线的另一端连接于图3所示的下水平驱动电路13D的相应列的输出端。相应列是对应于信号线的列。
在两个水平驱动电路13U和13D的每一个中，三个数字数据被存储在采样锁存电路中。三个数字数据是R数据、B数据和G数据。三个数字数据所共用的数模转换电路在一个水平周期(H)内进行三次转换处理，从而分别将三个数字数据转换成三个模拟数据，并且在水平周期内三个模拟数据基于时间分割被选择并输出至相应的信号线。
上水平驱动电路13U采用上移位寄存器组131U、采样锁存电路组、上线序转换锁存电路组132U和数/模转换(DAC)电路组133U。上移位寄存器组131U是用于从传输级依次地输出与图中未示出的水平时钟脉冲HCK同步的移位脉冲(或采样脉冲)的寄存器组。采样锁存电路组是用于通过由上移位寄存器组131U所生成的采样脉冲所确定的定时信号来依次采样数字图像数据并锁存所采样的数字图像数据的电路组。上线序转换锁存电路组132U是用于将采样锁存电路组中所锁存的数字图像数据按线序顺序放置的电路组。上数/模转换电路组133U是用于将由上线序转换锁存电路组132U按线序顺序放置的数字图像数据转换成模拟图像信号的电路组。
同样地，下水平驱动电路13D采用下移位寄存器组131D、采样锁存电路组、下线序转换锁存电路组132D和数/模转换(DAC)电路组133D。下移位寄存器组131D是用于从传输级依次地输出与图中未示出的水平时钟脉冲HCK同步的移位脉冲(或采样脉冲)的寄存器组。采样锁存电路组是用于通过由下移位寄存器组131D所生成的采样脉冲所确定的定时信号来依次地采样数字图像数据并锁存所采样的数字图像数据的电路组。下线序转换锁存电路组132D是用于将采样锁存电路组中所锁存的数字图像数据按线序顺序放置的电路组。下数/模转换电路组133D是用于将由下线序转换锁存电路组132D按线序顺序放置的数字图像数据转换成模拟图像信号的电路组。
应当指出，通常在数/模转换电路组133U和133D的各自的输出级，设置有诸如CMOS反相器的缓存器。
数据处理电路15采用电平转换器151、串/并转换电路152和下转换器153。电平转换器151是用于将范围在0至3V(或2.9V)的由外部信号源所提供的R、G、B并行数字数据的电平上移至6V的元件。串/并转换电路152是用于将在电平转换器151中完成了电平转换处理的R、G、B数字数据从串行数据转换成并行数据的元件，从而调整数据的相位并降低数据的频率。下转换器153是用于将由串/并转换电路152所提供的并行数据从6V下转换至0至3V(或2.9V)的范围、并用于将奇数数据输出至上水平驱动电路13U以及将偶数数据输出至下水平驱动电路13D的元件。
包括DC-DC转换器的电源电路16从外部信号源接收通常为2.9V的液晶电压VDD1。电源电路16将液晶电压VDD1提升至6V系统的通常为5.8V的板内电压VDD2，并且将板内电压VDD2提供给液晶板中所采用的电路，VDD2是2.9V的两倍。电源电路16将液晶电压VDD1提升至板内电压VDD2，可以与接口电路17所生成的主时钟信号MCK和/或水平同步信号Hsync同步。或者，电源电路16可基于经校正的时钟信号和水平同步信号Hsync将液晶电压VDD1提升至板内电压VDD2。经校正的时钟信号是由事先确定的系统进行校正处理的结果，校正由嵌入振荡电路所生成的低频或低速的时钟信号。因为嵌入的振荡电路的振荡频率会变化，所以需要校正由嵌入的振荡电路所生成的时钟信号。
另外，电源电路16还产生通常为-1.9V的负板内电压VSS2和通常为-3.8V的负板内电压VSS3，并将这些电压提供至液晶板中的预定电路。
接口电路17是用于将由外部信号源所提供的主时钟信号MCK、水平同步信号Hsync和垂直同步信号Vsync的电平转换至诸如VDD2电平的板内逻辑电平的元件，并且是用于将各个经过电平转换处理所获得的主时钟信号MCK、水平同步信号Hsync和垂直同步信号Vsync提供给定时发生器18的元件。接口电路17也将经电平转换处理所获得的水平同步信号Hsync提供给电源电路16。
通过校正由嵌入振荡电路所生成的时钟信号，而不是利用主时钟信号MCK，电源电路16基于如此所获得的已校正时钟信号提升液晶电压VDD1，在该设置的情况下，可以将接口电路17设置为不向电源电路16提供主时钟信号MCK。可选择地，尽管在工作中可以将电源电路16设置为不利用主时钟信号MCK提升液晶电压VDD1，但可以保留用于向电源电路16提供源自接口电路17的主时钟信号MCK的线。
定时发生器18是用于生成水平启动脉冲HST、水平时钟脉冲HCK(HCKX)、垂直启动脉冲VST和垂直时钟脉冲VCK(VCKX)的元件，这些脉冲与接收自接口电路17的主时钟信号MCK、水平同步信号Hsync和垂直同步信号Vsync同步。定时发生器18向水平驱动电路13U和13D提供水平启动脉冲HST和水平时钟脉冲HCK(HCKX)以用作水平驱动电路13U和13D的时钟信号。另一方面，定时发生器18向垂直驱动电路14提供垂直启动脉冲VST和垂直时钟脉冲VCK(VCKX)以用作垂直驱动电路14的时钟信号。
以上描述已解释了形成于根据实施例的液晶显示装置的液晶板上的每个元件的结构和功能。
接下来，以下的描述将解释使显示板的尺寸减小或板的外围部分所占面积缩小的根据实施例的接触结构。即，以下的描述解释了根据实施例的半导体装置的接触结构，所述接触结构利用最小的面积并以最高的效率使三个或更多的布线层(各自称为导电层)彼此连接。
根据实施例的半导体装置的接触结构可以用于有效显示部分12和有效显示部分12的外围电路。有效显示部分12的外围电路包括水平驱动电路13U和13D、垂直驱动电路14、数据处理电路15(或DATAPRC15)、电源电路16(或DC-DC电路16)、接口电路17(或IF17)、定时发生器18(或TG18)和基准电压驱动电路19(或REFDRV19)。
图6A和6B中的每个示出了根据实施例的接触结构的基本结构。更具体地，图6A示出了接触结构的横截面图，而图6B示出了接触结构的俯视图。
在图6所示的典型半导体装置的情况下，在图6A中由虚线圆所表示的接触区域ARCNT201中，采用根据实施例的接触结构。
在根据实施例的典型半导体装置200中，n(这里符号n表示大于等于3的正整数)个导电层基本上以叠层形成于基板201上并且通过接触图形彼此连接。
在图6所示的典型半导体装置200的情况下，n＝3。以叠层形成于基板201上的三个导电层是通过接触图形彼此连接的导电层202、203和204。应当指出，第一层间绝缘膜206可选择地形成于基板201上且在导电层202和203之间。而且，第二层间绝缘膜207可选择地形成于第一层间绝缘膜206和导电层203上。
其中形成有接触图形CPTN的主接触区域包括用于将(n-1)个导电层分别连接至第n导电层的(n-1)个连接区域。
更具体地，在图6所示的典型半导体装置200的情况下，n＝3，因此，其中形成有接触图形CPTN的主接触区域MCNT201包括2(＝n-1＝3-1)个连接区域211和212，它们用于将2(＝n-1＝3-1)个导电层202和203分别连接至导电层204。
此外，(n-1)个导电层的每两个相邻导电层从概念上形成由这两个相邻导电层组成的导电层对，这两个相邻导电层分别称为导电层对的配对的第一导电层和配对的第二导电层，所述(n-1)个导电层包括于n个导电层中但不包括作为n个导电层的第n导电层的最外导电层。在基板201上堆叠(n-1)个导电层的层压过程的层叠方向上，配对的第二导电层设置在从几何上偏移配对的第一导电层的位置处，所述配对的第一导电层与所述配对的第二导电层属于相同的导电层对，这样形成的结果是，所述配对的第二导电层的端部面对接触图形的边缘的一部分。在基板201上堆叠(n-1)个导电层的层压过程的层叠方向是垂直于基板201的主表面的方向。
更具体地，在图6A所示的典型半导体装置200的情况下，n＝3，于是，2(＝n-1＝3-1)个导电层是导电层202和203。在基板201上堆叠导电层202和203的层压过程的层叠方向上，即，垂直于基板201的主表面的方向上，导电层203设置在从几何上偏移作为配对的第一导电层的导电层202的位置处，导电层203作为配对的第二导电层。形成导电层203，从而配对的第一导电层203的端部203T面对接触图形(或接触孔)CPTN的边缘的一部分。也即，形成导电层203，从而导电层203具有不超出接触图形CPTN的边缘的一部分的区域。图6A示出了导电层203占据接触区域ARCNT201中一部分的结构或者导电层203没有占据接触图形CPTN的边缘的一部分的结构。
(n-1)个导电层通过第n导电层彼此电连接。形成第n导电层，从而第n导电层填充作为接触图形CPTN的接触孔。
更具体地，在图6A所示的典型半导体装置200的情况下，通过导电层204填充作为接触图形CPTN的接触孔，导电层202和203彼此电连接。
以下将进一步具体解释该接触结构。
图7A和7B中的每个示出了采用根据实施例的图6所示的接触结构作为接触结构的接触区域的放大图。
在根据实施例的半导体装置200中，在主接触区域MCNT201中形成接触孔以作为接触图形。包括于(n-1)个导电层中、不包括作为第n导电层的最外导电层中的任何两个相邻的单独导电层从概念上形成导电层对。在任何导电层对中，在基板201上堆叠导电层的层压过程的层叠方向的相反方向上具有几何位移的位置处所设置的导电层称为导电层对的配对的第一导电层，而在所述层压过程的层叠方向上具有几何位移的位置处所设置的导电层称为导电层对的配对的第二导电层。如上所述的其中形成有接触孔的主接触区域MCNT包括(n-2)个子接触区域SCNT，它们各自用于通过下文所述的第二接触孔将配对的第一导电层连接至配对的第二导电层，所述配对的第二导电层与配对的第一导电层属于相同的导电层对。另一方面，上述的(n-1)个连接区域分别用于将(n-1)个导电层连接至第n导电层。
在图7所示的典型半导体装置200的情况下，通过连续堆叠以从概念上形成导电层对的两个导电层是导电层202和203，其中不包括导电层204。在基板201上堆叠导电层的层压过程的层叠方向的相反方向上具有几何偏移的位置处所设置的导电层202作为导电层对的对第一导电层。另一方面，在基板201上堆叠导电层的层压过程的层叠方向上具有几何位移的位置处所设置的导电层203作为相同导电层对的配对的第二导电层。如上所述其中形成有接触孔220的主接触区域MCNT包括1(＝n-2＝3-2)个子接触区域SCNT，其用于通过下文所述的第二接触孔将导电层202连接至导电层203。另一方面，如上所述，连接区域211和212分别用于将2(＝n-1＝3-1)个导电层202和203连接至导电层204。
接触孔220包括在上述的主接触区域MCNT201的接触区域ARCNT201中所形成的第一接触孔221，接触孔221作为接触孔其直径在(n-1)个导电层中的每一个的露出区域上延伸，该(n-1)个导电层包括于n个导电层中但不包括作为n个导电层的第n导电层的最外导电层。接触孔还包括上述的(n-2)个第二接触孔222，它们各自形成于主接触区域MCNT201的子接触区域SCNT201的特定的一个中，第二接触孔222作为连接至第一接触孔221的接触孔，还延伸至与特定的子接触区域SCNT201相关联的导电层对的配对的第一导电层的表面。
在图7所示的典型半导体装置200的情况下，接触孔220包括在接触区域ARCNT201中所形成的第一接触孔221，其作为接触孔直径为X并在两个导电层202和203中的每一个的露出区域上延伸，这两个导电层202和203包括于三个导电层202至204中但不包括作为三个导电层202至204的最后导电层204的最外导电层。接触孔还包括1(＝n-2＝3-2)个形成于子接触区域SCNT201中的第二接触孔222，其作为连接至第一接触孔221的接触孔还延伸至导电层202的表面，所述导电层202作为与子接触区域SCNT201相关联的导电层对的配对的第一导电层。第二接触孔222的直径Y小于第一接触孔221的直径X，即X＞Y。
在每个特定的子接触区域SCNT中，形成连接在特定子接触区域中的配对的第二导电层，从而配对的第二导电层的上表面面对第一接触孔，而配对的第二导电层的端部面对形成于特定子接触区域中的第二接触孔。
在图7所示的典型半导体装置200的情况下，在子接触区域SCNT中，形成作为导电层对的配对的第二导电层的导电层203，从而导电层203的上表面203S面对第一接触孔221，而导电层203的端部203T面对形成于子接触区域SCNT中的第二接触孔222。
从各自位于第二接触孔之一中的配对的第一导电层开始，直到半导体装置的最外表面，其中所述第二接触孔各自形成于子接触区域之一中，形成作为n个导电层的第n导电层的最外导电层，并且该最外导电层连接至配对的第二导电层的端部以及在第一接触孔中的配对的第二导电层的上表面。
在图7所示的典型半导体装置200的情况下，从位于第二接触孔222中作为配对的第一导电层的导电层202开始，直到半导体装置的最外表面，形成作为三个导电层的最后导电层204的最外导电层，并且该最外导电层连接至作为配对的第二导电层的导电层203的端部203T以及在第一接触孔221中的导电层203的上表面203S。
如上所述，层间绝缘膜形成于彼此相连的任何两个相邻的导电层之间。在此情况下，所期望的是，将各个层间绝缘膜的厚度调整至不会使最外导电层一下子被损坏的数值。具体地，所期望的是，形成的各个层间绝缘膜的厚度小于作为第n导电层的最外导电层的厚度(最外导电层的厚度＞各个层间绝缘膜的厚度)。
在图6和7中的每个所示的典型半导体装置200的情况下，第二层间绝缘膜207的厚度被制作成小于作为第三导电层的导电层204的厚度。
图8示出了根据实施例的接触形成区域的基本示例的俯视图。很像图1和2中所示的接触形成区域，图8中所示的符号C表示最小接触孔的尺寸，而符号M表示考虑到层之间的对准偏移而设置的必要边缘。
在该实施例中，接触形成区域期望的的尺寸为(C+2×M)×(2×C+2×M)。因此，根据实施例，尺寸为(C+2×M)×(2×M)的区域可以从图1所示的接触形成区域中被除去，从而使小型化成为可能。尺寸(C+2×M)×(2×M)是与图1所示的接触形成区域之间的差值。
此外，尺寸为(C2+2×C×M+12×M2)的区域可以从图2所示的接触形成区域中被除去。
通过仔细查看在液晶显示装置的制造中所使用的gh线曝光机的规格，根据实施例的接触形成区域通常的效果为减小33％的面积。在gh线曝光机的情况下，最小线宽C为3μm，而对准边缘M为1.5μm。
图9示出了根据实施例的接触结构的另一种典型结构。
在图6和7中的每个所示的典型半导体装置200的情况下，n设为3。即，接触结构用于将三个导电层彼此连接。另一方面，在图9所示的半导体装置200A的情况下，n设为4。即，典型的接触结构用于将四个导电层彼此连接。
应当指出，为了简化说明，图9所示的典型接触结构中所包括的那些与图6和7中的每一个所示的典型半导体装置200所包括的与其各自相应元件同样的结构元件，被标记为与其相应元件相同的附图标记。
在图9所示的典型半导体装置200A的情况下，n设为4。即，在基板201上形成四个导电层202、203、205和204。四个导电层202、203、205和204通过接触图形彼此连接。应当指出，第一层间绝缘膜206可选择地形成于基板201上以及导电层202和203之间，而第二层间绝缘膜207可选择地形成于第一层间绝缘膜206上以及导电层203和205之间。而且，层间绝缘膜208可选择地形成于第二层间绝缘膜207和导电层205上。
在图9所示的典型半导体装置200A的情况下，n＝4，因此，其中形成有接触图形CPTN的主接触区域MCNT包括3(＝n-1＝4-1)个连接区域211、212和213，用于连接不包括最外导电层204的3(＝n-1＝4-1)个导电层202、203和205。
而且，在图9所示的典型半导体装置200A的情况下，n＝4，因此，3(＝n-1＝4-1)个导电层是导电层202、203和205。在基板201上堆叠导电层202、203和205的层压过程的层叠方向上，即在垂直于基板201的主表面的方向上，导电层203设置在从几何上偏移导电层202的位置处，导电层202与导电层203属于同一导电层对。形成导电层203，从而配对的第二导电层203的端部203T面对接触图形(或接触孔)CPTN的边缘的一部分。也即，形成导电层203，从而导电层203具有不超出接触图形CPTN的边缘的一部分的区域。图9表示了导电层203占据接触区域MCNT 201A中的一部分的结构，或者导电层203没有占据接触图形CPTN的边缘的一部分的结构。
同样地，在基板201上堆叠导电层202、203和205的层压过程的层叠方向上，导电层205设置在从几何上偏移导电层203的位置处，导电层203与导电层205属于同一导电层对。形成导电层205，从而配对的第二导电层205的端部205T面对接触图形(或接触孔)CPTN的边缘的一部分。也即，形成导电层205，从而导电层205具有不超出接触图形CPTN的边缘的一部分的区域。图9表示了导电层205占据接触区域MCNT201A中的一部分的结构，或者导电层205没有占据接触图形CPTN的边缘的一部分的结构。
在图9所示的典型半导体装置200A的情况下，通过导电层204填充作为接触图形CPTN的接触孔，导电层202、203和205彼此电连接。
以下将进一步具体解释该接触结构。
在图9所示的典型半导体装置200A的情况下，不包括导电层204的导电层202和203被连续地堆叠以从概念上形成第一导电层对。同样地，不包括导电层204的导电层203和205被连续地堆叠以从概念上形成第二导电层对。在基板201上堆叠导电层的层压过程的层叠方向的相反方向上具有几何位移的位置处所设置的导电层202作为第一导电层对的配对的第一导电层。另一方面，在层压过程的层叠方向上具有几何位移的位置处所设置的导电层203作为第一导电层对的配对的第二导电层。如上所述的其中形成有接触孔220A的主接触区域MCNT 201A包括2(n-2)个子接触区域SCNT1和SCNT2。子接触区域SCNT1用于将导电层202连接至导电层203。
同样地，与层压过程的层叠方向的相反方向上具有几何位移的位置处所设置的导电层203作为第二导电层对的配对的第一导电层。另一方面，在层压过程的层叠方向上具有几何位移的位置处所设置的导电层205作为第二导电层对的配对的第二导电层。子接触区域SCNT2用于将导电层203连接至导电层205。
子接触区域SCNT1和SCNT2同时形成，在不同于在基板201上堆叠导电层的层压过程的层叠方向上，SCNT1和SCNT2在主接触区域MCNT上彼此存在偏移。
在图9所示的典型半导体装置200A的情况下，接触孔220A包括直径为X的第一接触孔221A，其在四个导电层202至205中排除最外导电层的三个导电层202、203和205的每一个的露出区域上延伸，所述最外导电层用作四个导电层的最后的导电层204。所述接触孔220A还包括2(＝n-2＝4-2)个分别形成于子接触区域SCNT1和SCNT2中的第二接触孔222-1和222-2。第二接触孔222-1连接至第一接触孔221A并延伸至导电层202的表面，导电层202作为属于第一导电层对的配对的第一导电层。第二接触孔222-1的直径Y1小于第一接触孔221A的直径X，即X＞Y1。同样地，第二接触孔222-2连接至第一接触孔221A并延伸至导电层203的表面，导电层203作为属于第二导电层对的配对的第一导电层。第二接触孔222-2的直径Y2小于第一接触孔221A的直径X，即X＞Y2。
在图9所示的典型半导体装置200A的情况下，在子接触区域SCNT1中，形成作为第一导电层对的配对的第二导电层的导电层203，从而导电层203的上表面203S面对第一接触孔221A，而导电层203的端部203T面对第二接触孔222-1。同样地，在子接触区域SCNT2中，形成作为第二导电层对的配对的第二导电层的导电层205，从而导电层205的上表面205S面对第一接触孔221A，而导电层205的端部205T面对第二接触孔222-2。
在图9所示的典型半导体装置200A的情况下，从位于第二接触孔222-1内的作为第一导电层对中的配对的第一导电层的导电层202开始，直到半导体装置的最外表面，形成作为四个导电层202至205的最后的导电层204的最外导电层，并且该最外导电层连接至导电层203的端部203T以及在第一接触孔221中的导电层203的上表面203S，导电层203作为属于第一导电层对的配对的第二导电层。
相似地，从位于第二接触孔222-2内的作为第二导电层对中的配对的第一导电层的导电层203开始，直到半导体装置的最外表面，形成作为四个导电层的最后的导电层204的最外导电层，并且该最外导电层连接至导电层205的端部205T以及在第一接触孔221中的导电层205的上表面205S，导电层205作为属于第二导电层对的配对的第二导电层。
图10示出了图9所示的接触形成区域的基本示例的俯视图。很像图1、2和8中所示的接触形成区域，图10中所示的符号C表示最小接触孔的尺寸，而符号M表示考虑到层之间的对准偏移而设置的必要边缘。
如上所述，图10所示的典型的接触形成区域是四个导电层之间的接触区域。没有采用根据本发明实施例的接触结构的接触区域的尺寸为((C+2M)2)×3，而根据实施例的接触区域的尺寸为(C+2×M)×(3×C+2×M)。因此，根据实施例的接触区域的尺寸小于没有采用根据本发明实施例的接触结构的接触区域的尺寸，它们的差值为(C+2×M)×2×M×2。
上述的导电层202至205的每一个通常形成为布线层。布线层的范例为如TFT的晶体管的电极。更具体地，导电层202至205通常为晶体管的栅极、漏极和源极。
图11是分别示出根据实施例的接触结构的应用的多个示图。更具体地，图11A示出了在应用根据实施例的接触结构的水平驱动电路的输出级所设有的典型缓存电路的等效电路。图11B示出了缓存电路的典型连接形式。
在图11中，CMOS反相器INV1、INV2和INV3以三级彼此串联连接以形成缓存电路。
CMOS反相器INV1采用PMOS(P沟道MOS)晶体管PT1和NMOS(N沟道MOS)晶体管NT1。PMOS晶体管PT1的源极连接至电源电位VDD，NMOS晶体管NT1的源极连接至基准电位VSS，而PMOS晶体管PT1的漏极连接至NMOS晶体管NT1的漏极。PMOS晶体管PT1的漏极和NMOS晶体管NT1的漏极之间的连接点作为CMOS反相器INV1的输出节点ND1。PMOS晶体管PT1的栅极和NMOS晶体管NT1的栅极都连接至信号输入线。基准电位VSS通常为地电位。
同样地，CMOS反相器INV2采用PMOS晶体管PT2和NMOS晶体管NT2。PMOS晶体管PT2的源极连接至电源电位VDD，NMOS晶体管NT2的源极连接至基准电位VSS，而PMOS晶体管PT2的漏极连接至NMOS晶体管NT2的漏极。PMOS晶体管PT2的漏极和NMOS晶体管NT2的漏极之间的连接点作为CMOS反相器INV2的输出节点ND2。PMOS晶体管PT2的栅极和NMOS晶体管NT2的栅极都连接至CMOS反相器INV1的输出节点ND1。
同样地，CMOS反相器INV3采用PMOS晶体管PT3和NMOS晶体管NT3。PMOS晶体管PT3的源极连接至电源电位VDD，NMOS晶体管NT3的源极连接至基准电位VSS，而PMOS晶体管PT3的漏极连接至NMOS晶体管NT3的漏极。PMOS晶体管PT3的漏极和NMOS晶体管NT3的漏极之间的连接点作为CMOS反相器INV3的输出节点ND3。PMOS晶体管PT3的栅极和NMOS晶体管NT3的栅极都连接至CMOS反相器INV2的输出节点ND2。
在图11B所示的典型应用中，按照没有采用根据实施例的接触结构的普通接触结构，CMOS反相器INV1的输出节点ND1(即，PMOS晶体管PT1和NMOS晶体管NT1的漏极)连接至CMOS反相器INV2中所采用的PMOS晶体管PT2和NMOS晶体管NT2的栅极。
另一方面，按照根据实施例的接触结构，CMOS反相器INV2的输出节点ND2(即，将PMOS晶体管PT2和NMOS晶体管NT2的漏极彼此连接的节点)连接至CMOS反相器INV3中所采用PMOS晶体管PT3和NMOS晶体管NT3的栅极。
如图11B所示，在没有采用根据实施例的接触结构的普通接触结构中，需要三个接触区域。另一方面，在根据实施例的接触结构中，只需要一个接触区域。
应当指出，如图12所示，如果要保证每个布线层(或导电层)的最小接触面积，则根据实施例的接触结构只在每个电极的抽出方向上，具有穿过(横断)接触边缘的布局。
以下描述解释了用于制造具有根据实施例的接触结构的半导体装置的方法。
基本上，用于制造包括以叠层形成于基板上并通过接触图形彼此连接的n(这里符号n表示大于等于3的正整数)个导电层的半导体装置的方法包括：
通过在任何两个相邻的导电层之间引入层间绝缘膜，在基板上堆叠n个导电层中的(n-1)个导电层；
连续地蚀刻每个层间绝缘膜，从而去除每个层间绝缘膜的多个部分，以形成包括(n-1)个导电层的接触图形；和
根据覆盖接触图形中所包括的(n-1)个导电层中的每一个的至少一部分的图形，形成第n导电层。
在图6和7中所示的典型半导体装置的情况下，(n-1)个导电层是导电层202和203。另一方面，在图9中所示的典型半导体装置的情况下，(n-1)个导电层是导电层202、203和205。
例如，一种用于制造图6或7中所示的典型半导体装置的方法包括：在基板201上形成第一导电层202；在第一导电层202上形成第一层间绝缘膜206；在第一层间绝缘膜206上形成第二导电层203；在第二导电层203上形成第二层间绝缘膜207；为了去除第一和第二层间绝缘膜206和207的多个部分，连续地蚀刻第一和第二层间绝缘膜206和207，从而形成包括第一和第二导电层202和203的接触图形CPTN；根据覆盖接触图形CPTN中所包括的第一和第二导电层202和203中的每一个的至少一部分的图形，形成第三导电层204。
以下描述更具体地解释了用于制造图6和7中所示的典型半导体装置的方法。
图13A至13C以及图14A和14B是参考用于描述制造图6和7中所示的典型半导体装置的方法的示图。
如图13A所示，通过利用喷镀处理，在基板201上由诸如Mo、Cr、Ta或W的材料形成厚度为100nm的第一导电层202。
然后，在第一导电层202上预定的位置形成图13中未示出的光致抗蚀剂。接着，通过利用光致抗蚀剂作为掩模，第一导电层202的预定位置之外的多个部分被蚀刻，从而除去所述多个部分并留下剩余部分作为电极。接着，从第一导电层202的剩余部分剥离光致抗蚀剂，从而留下如图13A所示的电极202。
通过采用使用诸如SF6的氟系气体(fluorine system gas)和应用1KW功率的RIE(反应离子蚀刻)方法进行去除第一导电层202的多个部分的蚀刻处理。
接着，如图13B所示，通过采用P(等离子)-CVD方法，在第一导电层202的剩余部分上由诸如SiO2的材料形成厚度为100nm的第一层间绝缘膜206。然后，在形成如下所述的第二导电层203的过程中，通过采用P-CVD方法，在第一层间绝缘膜206上形成厚度为50nm的诸如a-Si薄膜的半导体薄膜。
在低温多晶硅LCD等的情况下，XeCl准分子激光以300mJ/cm2的强度射向a-Si薄膜从而形成p-Si薄膜。
然后，为了形成图中未示出的CMOS电路，通过采用离子掺杂的方法，将磷或硼注入p-Si薄膜。稍后，在450摄氏度的温度下进行退火处理，从而形成低电阻p-Si薄膜。低电阻p-Si薄膜用于第二导电层203以作为电极。
然后，在第二导电层203上预定的位置形成图中未示出的光致抗蚀剂。随后，通过利用光致抗蚀剂作为掩模，第二导电层203的预定位置之外的部分被蚀刻，从而去除该部分并留下剩余部分作为电极。而后，从第二导电层203的剩余部分剥离光致抗蚀剂，从而留下如图13C所示的电极203。通过采用使用诸如SF6的氟系气体和应用1KW功率的RIE方法进行去除第二导电层203多个部分的蚀刻处理。
接着，如图13C所示，通过采用P-CVD方法，在第二导电层203的剩余部分上由诸如SiNx的材料形成厚度为400nm的第二层间绝缘膜207。
如图14A所示，根据该实施例，在预定的位置形成用于在第二导电层203上形成接触的光致抗蚀剂，使得第二导电层203位于与第一导电层202相同的、在接触形成区域中由虚线圆所示的接触部分，而第一导电层202位于第二导电层203所没有占据的部分。
然后，蚀刻第一和第二层间绝缘膜206和207的多个部分从而去除所述部分。通过采用使用C4F8系气体和应用3kW功率的RIE方法，进行去除第一和第二层间绝缘膜206和207的多个部分的蚀刻处理。在这种情况下，去除第一和第二层间绝缘膜206和207的多个部分的蚀刻处理所利用的气体不会蚀刻各自将作为电极的第一导电层202和第二导电层203。
接着，如图14B所示，在用于形成接触的光致抗蚀剂被从第二导电层203的剩余部分剥离之后，通过利用喷镀处理，由诸如Al、W、Mo、Cr或Cu的材料形成厚度为300nm的第三导电层204。
随后，在第三导电层204上的预定位置形成具有预定形状的光致抗蚀剂。然后，通过利用光致抗蚀剂作为掩模，第三导电层204在预定位置之外的部分被蚀刻，从而去除所述部分。而后，从第三导电层204剥离光致抗蚀剂。通过采用使用诸如BC13的氯系气体和应用1KW功率的RIE方法进行去除第三导电层204的所述部分的蚀刻处理。
而且，期望采用各向异性的蚀刻方法作为用于蚀刻层间绝缘膜的方法。具体地，特别期望采用干刻方法用于形成层间绝缘膜的多个部分。这是因为，如果采用各向同性的蚀刻方法，则在位于所正在形成的层间绝缘膜之下的电极下面的层间绝缘膜在水平方向上也被蚀刻掉，导致诸如断级(broken step)的缺陷。各向同性的蚀刻方法的范例是湿刻法。
总之，在蚀刻处理中，期望所选择的气体不会蚀刻各自用于制造电极的材料。
如上所述，通过在基板201上层压n(这里符号n表示大于等于3的正整数)个导电层作为叠层并通过接触图形CPTN将n个导电层彼此连接，基本上形成根据实施例的半导体装置200。在图6和7所示的典型半导体装置的情况下，n＝3，因此，n个导电层是导电层202、203和204。其中形成有接触图形CPTN的主接触区域包括2(＝n-1＝3-1)个连接区域211和212，它们用于将(n-1)个导电层202和203连接至第n导电层，所述(n-1)个导电层不包括作为第n导电层的导电层204。另一方面，在图9所示的典型半导体装置的情况下，n＝4，则n个导电层是导电层202、203、204和205。在此情况下，其中形成有接触图形CPTN的主接触区域包括3(＝n-1＝4-1)个用于将(n-1)导电层202、203和205连接至第n导电层的连接区域211至213，所述(n-1)导电层不包括作为第n导电层的导电层204。
(n-1)个导电层的每两个相邻导电层从概念上形成导电层对，所述导电层对由分别称为所述导电层对的配对的第一导电层和配对的第二导电层的两个相邻导电层组成。在基板201上堆叠(n-1)个导电层的层压过程的层叠方向上，配对的第二导电层设置在从几何上偏移配对的第一导电层的位置处，所述第一导电层与配对的第二导电层属于相同的导电层对，这样形成的结果是，配对的第二导电层的端部面对接触图形CPTN的边缘的一部分，并且(n-1)个导电层通过第n导电层彼此电连接。在基板201上堆叠(n-1)个导电层的层压过程的层叠方向是垂直于基板201的主表面的方向。通过填充用作接触图形CPTN的接触孔，从而形成第n导电层。
换言之，在根据实施例的半导体装置200中，接触孔220形成为接触图形CPTN。在n个导电层中所包括的任何两个导电层作为两个连续堆叠的导电层从概念上形成导电层对。在每个导电层对中，与在基板201上堆叠导电层的层压过程的层叠方向的相反方向上存在几何偏移的位置处所设置的导电层称为导电层对的配对的第一导电层，而在层压过程的层叠方向上存在几何位移的位置处的导电层称为导电层对的配对的第二导电层。其中形成有接触孔220的主接触区域包括(n-2)个子接触区域SCNT，它们各自用于将配对的第一导电层连接至与配对的第一导电层属于相同导电层对的配对的第二导电层。也即，存在和导电层对一样多的子接触区域SCNT。如上所述的接触孔220包括形成于主接触区域的接触区域ARCNT201中的第一接触孔221，其直径在n个导电层中的(n-1)个导电层的每一个的露出区域上延伸，所述(n-1)个导电层不包括作为n个导电层的第n导电层的最外导电层。接触孔220还包括(n-2)个分别形成于主接触区域所包括的任何单个子接触区域SCNT中的第二接触孔222，第二接触孔222作为接触孔连接至第一接触孔并延伸至与单个子接触区域相关联的导电层对的配对的第一导电层。也即，接触孔222与子接触区域SCNT以及导电层对一样多。在各个子接触区域SCNT中，形成与单个子接触区域相关联的导电层对的配对的第二导电层，从而配对的第二导电层的上表面面对接触孔221，而配对的第二导电层的端部面对形成于单个子接触区域SCNT中的第二接触孔222之一。从配对的第一导电层开始，直到半导体装置的最外表面，形成作为n个导电层的第n导电层的最外导电层，其中所述配对的第一导电层各自位于第二接触孔之一中，其中第二接触孔各自形成于子接触区域之一中，并且该最外导电层连接至配对的第二导电层的端部以及在第一接触孔中的配对的第二导电层的上表面。
因此，根据按照实施例实现的半导体装置，可以降低用于连接三个或更多布线层的区域的尺寸。即，根据实施例的半导体装置有助于高度集成和降低分配给外围部分的区域。特别地，对于在使用大量电线的情况，根据实施例的半导体装置显示了显著的效果。
通过将半导体装置应用于使用了基板上设有驱动电路的有源矩阵液晶显示装置，已经解释了实施例。但是，应当指出，本发明实施例的范围决不限于本实施例。即，本发明的实施例也可以用于其它的有源显示装置，包括使用EL器件作为每个像素中光电器件的EL(电致发光)显示装置。
而且，本发明的实施例也可以用于具有相似的设置于基板上的驱动电路以及使用光电传感器、生物电池(bio cell)、温度传感器或其组合的输入/输出电路。
例如，如图15所示，本发明的实施例可以用于采用显示单元矩阵300的显示装置，显示单元矩阵300各自由显示电路310和光接收单元320组成。显示电路310对应于图5中所示的有效显示部分12的单位像素123。在每个光接收单元320中所使用的驱动电路和信号处理电路被集成在板上以形成单个单元。
图15示出了根据本发明另一个实施例的光接收单元320的基本典型结构以及设置在光接收单元320相邻位置处的显示电路310的基本典型结构的电路图。
光接收单元320采用了光接收器件321、复位TFT(薄膜晶体管)322、放大TFT323、选择(读取)TFT324、用作已接收光信号的累积电容器的电容器325和节点ND321。光接收器件321通常是TFT或二极管。复位TFT322、放大TFT323、选择(读取)TFT324、已接收光信号的累积电容器325和节点ND321形成光接收单元320的读取电路。
光接收器件321连接在电源电位VDD和节点ND321之间。复位TFT322通常是n沟道晶体管。复位TFT322的源极连接至诸如接地GND电位的基准电位VSS。复位TFT322的漏极连接至节点ND321。复位TFT322的栅极连接至光接收单元控制线331，光接收单元控制线331与设有光接收单元320的行相连。
放大TFT323的栅极连接至节点ND321，而放大TFT323的漏极连接至电源电位VDD。放大TFT323的源极连接至选择TFT324的漏极。选择TFT324的栅极连接至第二已接收光控制线332。选择TFT324的源极连接至设有光接收单元320的列上的接收光信号线333。
放大TFT323和选择TFT324形成了所谓的源极跟随器。因此，电流源连接至接收光信号线333。在本实施例中，电流源通常在已接收光信号处理电路中构成。
已接收光信号累积电容器325连接在节点ND321和基准电位VSS之间。
图中未示出的接收光信号处理电路也被集成在上述板上的单个单元中。在这种情况下，根据前述实施例的接触结构可以用于接收光信号处理电路。
由有源矩阵液晶显示装置所代表的有源矩阵显示装置很好地用作诸如个人计算机和文字处理器的OA设备的显示单元以及TV接收器的显示单元。而且，这种有源矩阵显示装置也很好地用作封装在壳体中的便携式终端的显示单元，其尺寸变得越来越小或不断地变得更加紧凑。这种便携式终端的例子是手机和PDA。
本领域技术人员应当理解，根据设计需要和其它因素，在所附的权利要求书或其等同原则的范围内，可以作出各种修改、合并、分合并和变更。

Claims (11)

1.一种半导体装置，其包括：
n个在基板上以叠层形成并通过接触图形彼此连接的导电层，这里的符号n表示大于等于3的正整数，其特征在于，
其中形成有所述接触图形的主接触区域包括分别用于将(n-1)个导电层连接至所述第n导电层的(n-1)个连接区域，所述(n-1)个导电层包括于所述n个导电层中但不包括作为所述n个导电层的第n导电层的最外导电层；
所述(n-1)个导电层的每两个相邻导电层从概念上形成导电层对，该导电层对由分别称为所述导电层对的配对的第一导电层和配对的第二导电层的所述两个相邻导电层组成；
在所述基板上堆叠所述(n-1)个导电层的层压过程的层叠方向上，属于相同导电层对的配对的第二导电层设置在从几何上偏移所述配对的第一导电层的位置处，这样形成的结果是所述配对的第二导电层的端部面对所述接触图形的边缘的一部分；并且
所述(n-1)个导电层通过所述第n导电层彼此电连接。
2.根据权利要求1所述的半导体装置，其特征在于，
在包括于所述n个导电层中并作为导电层彼此连接的任何两个相邻的导电层之间形成有层间绝缘膜；并且
所述层间绝缘膜的厚度制作成小于所述第n导电层的厚度。
3.根据权利要求1所述的半导体装置，其特征在于，所述连接区域是同时形成的，在不同于在所述基板上堆叠所述导电层的所述层压过程的层叠方向的方向上，所述连接区域在所述主接触区域上彼此存在偏移。
4.一种半导体装置，其包括：
n个在基板上以叠层形成并通过接触孔彼此连接的导电层，这里的符号n表示大于等于3的正整数，其特征在于，
其中形成有所述接触孔的主接触区域包括(n-1)个单独导电层中的每两个相邻导电层，这两个相邻导电层从概念上形成导电层对，其中所述(n-1)个导电层包括于所述n个导电层中但不包括作为所述n个导电层的第n导电层的最外导电层；
在所述导电层对中的每个单独的导电层对中，与在所述基板上堆叠所述导电层的层压过程的层叠方向相反的方向上具有几何位移的位置处所设置的所述单个导电层用作该单个导电层对的配对的第一导电层，而在所述层压过程的层叠方向上具有几何位移的位置处所设置的所述单个导电层用作所述单个导电层对的配对的第二导电层；
其中形成有所述接触孔的主接触区域包括(n-2)个分别分配给每对所述导电层对的子接触区域，该子接触区域用于将所述单个导电层对的配对的第一导电层连接至所述导电层对的配对的第二导电层；
所述接触孔包括形成于所述主接触区域中的第一接触孔和分别形成于所述(n-2)个子接触区域中第二接触孔，所述第一接触孔作为连接孔其直径在所述(n-1)个导电层的每一个的露出区域上延伸，所述(n-2)个第二接触孔其作为连接孔连接至所述第一接触孔并延伸至被分配了所述各子接触区域的所述导电层对的所述配对的第一导电层；
在各子接触区域中：
形成有在所述各子接触区域中所连接的所述配对的第二导电层，从而所述配对的第二导电层的上表面面对所述第一接触孔，而所述配对的第二导电层的端部面对形成于该子接触区域中的所述第二接触孔；并且
从所述配对的第一导电层开始，直到所述半导体装置的最外表面，形成有作为所述n个导电层的所述第n导电层的最外导电层，其中所述配对的第一导电层各自位于第二接触孔之一中，所述第二接触孔各自形成于所述子接触区域之一中，并且该最外导电层与所述配对的第二导电层的端部以及所述第一接触孔中的所述配对的第二导电层的上表面连接。
5.根据权利要求4所述的半导体装置，其特征在于，
在包括于所述n个导电层中并作为导电层彼此连接的任何两个相邻的导电层之间形成有层间绝缘膜；并且
所述层间绝缘膜的厚度制成为小于所述第n导电层的厚度。
6.根据权利要求4所述的半导体装置，其特征在于，所述子接触区域是同时形成的，在不同于在所述基板上堆叠所述导电层的所述层压过程的层叠方向的方向上，所述子接触区域在所述主接触区域上彼此存在偏移。
7.一种用于制造半导体装置的方法，该半导体装置包括n个在基板上以叠层形成并通过接触图形彼此连接的导电层，这里的符号n表示大于等于3的正整数，所述方法包括以下步骤：
通过在任何两个相邻的所述导电层之间引入层间绝缘膜，在所述基板上堆叠(n-1)个导电层，所述(n-1)个导电层包括于所述n个导电层中但不包括作为所述n个导电层的第n导电层的最外导电层；
连续蚀刻每个所述层间绝缘膜，以去除每个所述层间绝缘膜的多个部分，从而形成包括所述(n-1)个导电层的所述接触图形；和
形成所述第n导电层，从而形成覆盖每个通过所述接触图形彼此连接的所述(n-1)个导电层的至少一部分的图形。
8.根据权利要求7所述的用于制造半导体装置的方法，其特征在于，所述连续蚀刻每个所述层间绝缘膜的过程采用了干刻技术。
9.一种用于制造半导体装置的方法，所述方法包括以下步骤：
在基板上形成第一导电层；
在所述第一导电层上形成第一绝缘膜；
在所述第一绝缘膜上形成第二导电层；
在所述第二导电层上形成第二绝缘膜；
连续蚀刻所述第一绝缘膜和第二绝缘膜，以去除所述第一绝缘膜和第二绝缘膜的多个部分，从而形成包括所述第一导电层和第二导电层的接触图形；以及
形成第三导电层，从而形成覆盖每个通过所述接触图形彼此连接的所述第一导电层和第二导电层的至少一部分的图形。
10.根据权利要求9所述的用于制造半导体装置的方法，其特征在于，所述连续蚀刻每个所述层间绝缘膜的过程采用了干刻技术。
11.一种显示装置，其特征在于，
通过利用半导体装置，由以矩阵形式排列的像素组成的显示区域与形成于所述显示区域的外围部分中的外围电路集成为单个单元；
所述半导体装置包括n个在基板上以叠层形成并通过接触图形彼此连接的导电层，这里的符号n表示大于等于3的正整数；
其中形成有所述接触图形的主接触区域包括分别用于将(n-1)个导电层连接至所述第n导电层的(n-1)个连接区域，其中所述(n-1)个导电层包括于所述n个导电层中但不包括作为所述n个导电层的第n导电层的最外导电层；
所述(n-1)个导电层的每两个相邻导电层形成导电层对，所述导电层对由分别称为所述导电层对的配对的第一导电层和配对的第二导电层的所述两个相邻导电层组成；
在所述基板上堆叠所述(n-1)个导电层的层压过程的层叠方向上，属于相同导电层对的配对的第二导电层设置在从几何上偏移所述配对的第一导电层的位置处，这样形成的结果是所述配对的第二导电层的端部面对所述接触图形的边缘的一部分；并且
所述(n-1)个导电层通过所述第n导电层彼此电连接。
CNA2008101351298A 2007-08-03 2008-08-04 半导体装置、其制造方法及应用该半导体装置的显示装置 Pending CN101359647A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007202867 2007-08-03
JP2007202867A JP2009037115A (ja) 2007-08-03 2007-08-03 半導体装置およびその製造方法、並びに表示装置

Publications (1)

Publication Number Publication Date
CN101359647A true CN101359647A (zh) 2009-02-04

Family

ID=40332045

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101351298A Pending CN101359647A (zh) 2007-08-03 2008-08-04 半导体装置、其制造方法及应用该半导体装置的显示装置

Country Status (5)

Country Link
US (1) US9053985B2 (zh)
JP (1) JP2009037115A (zh)
KR (1) KR20090014102A (zh)
CN (1) CN101359647A (zh)
TW (1) TW200912832A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101957522A (zh) * 2010-09-01 2011-01-26 友达光电股份有限公司 显示面板
TWI401497B (zh) * 2010-08-26 2013-07-11 Au Optronics Corp 顯示面板
CN106533395A (zh) * 2015-09-10 2017-03-22 三星电子株式会社 半导体集成电路和触发器
CN107368220A (zh) * 2017-06-01 2017-11-21 友达光电股份有限公司 电子元件
US9851820B2 (en) 2015-04-13 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising a first transistor and a second transistor wherein an insulating film is located between a first display element and a conductive film
CN108305874A (zh) * 2017-01-12 2018-07-20 株式会社日本有机雷特显示器 半导体装置
US10115744B2 (en) 2016-03-31 2018-10-30 Shanghai Tianma AM-OLED Co., Ltd. Array substrate and fabrication method, display panel, and display device
CN109155339A (zh) * 2016-05-16 2019-01-04 夏普株式会社 Tft基板、具备tft基板的扫描天线及tft基板的制造方法
US10224385B2 (en) 2016-04-29 2019-03-05 Shanghai Tianma AM-OLED Co., Ltd Display panel and electronic device
WO2022217608A1 (zh) * 2021-04-16 2022-10-20 京东方科技集团股份有限公司 一种驱动背板、其制作方法及发光基板

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5122212B2 (ja) * 2007-08-02 2013-01-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
US8183628B2 (en) 2007-10-29 2012-05-22 Unisantis Electronics Singapore Pte Ltd. Semiconductor structure and method of fabricating the semiconductor structure
JP5317343B2 (ja) 2009-04-28 2013-10-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
US8598650B2 (en) 2008-01-29 2013-12-03 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method therefor
JP5356970B2 (ja) * 2009-10-01 2013-12-04 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
KR101700154B1 (ko) 2009-11-20 2017-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 래치 회로와 회로
WO2011111662A1 (ja) * 2010-03-08 2011-09-15 日本ユニサンティスエレクトロニクス株式会社 固体撮像装置
US8487357B2 (en) 2010-03-12 2013-07-16 Unisantis Electronics Singapore Pte Ltd. Solid state imaging device having high sensitivity and high pixel density
JP5066590B2 (ja) 2010-06-09 2012-11-07 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置とその製造方法
JP5087655B2 (ja) 2010-06-15 2012-12-05 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
US8564034B2 (en) 2011-09-08 2013-10-22 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device
US8669601B2 (en) 2011-09-15 2014-03-11 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device having pillar-shaped semiconductor
US8772175B2 (en) 2011-12-19 2014-07-08 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US8916478B2 (en) 2011-12-19 2014-12-23 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US8748938B2 (en) 2012-02-20 2014-06-10 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device
KR101434366B1 (ko) * 2012-08-24 2014-08-26 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치
KR101960076B1 (ko) 2013-01-31 2019-03-20 삼성디스플레이 주식회사 표시 장치
KR102375192B1 (ko) * 2015-07-03 2022-03-17 삼성디스플레이 주식회사 유기 발광 표시 장치
JP2018160518A (ja) * 2017-03-22 2018-10-11 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
US11600519B2 (en) * 2019-09-16 2023-03-07 International Business Machines Corporation Skip-via proximity interconnect

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6022804A (en) * 1993-06-01 2000-02-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device and its manufacturing method

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02189953A (ja) * 1989-01-18 1990-07-25 Mitsubishi Electric Corp 半導体集積回路装置
US4966864A (en) * 1989-03-27 1990-10-30 Motorola, Inc. Contact structure and method
US5223456A (en) * 1990-05-02 1993-06-29 Quality Semiconductor Inc. High density local interconnect in an integrated circit using metal silicide
US5227013A (en) * 1991-07-25 1993-07-13 Microelectronics And Computer Technology Corporation Forming via holes in a multilevel substrate in a single step
US5262352A (en) * 1992-08-31 1993-11-16 Motorola, Inc. Method for forming an interconnection structure for conductive layers
JPH08204002A (ja) * 1995-01-25 1996-08-09 Hitachi Ltd 半導体集積回路装置の製造方法
US5824579A (en) * 1996-04-15 1998-10-20 Motorola, Inc. Method of forming shared contact structure
KR100255591B1 (ko) * 1997-03-06 2000-05-01 구본준 박막 트랜지스터 어레이의 배선 연결 구조 및 그 제조 방법
JP3597073B2 (ja) * 1999-03-17 2004-12-02 松下電器産業株式会社 表示装置およびその製造方法
JPH11340322A (ja) * 1998-05-21 1999-12-10 Sony Corp 半導体装置およびその製造方法
JP2000267595A (ja) 1999-03-15 2000-09-29 Toshiba Corp 表示装置用アレイ基板の製造方法
JP3666305B2 (ja) * 1999-06-14 2005-06-29 セイコーエプソン株式会社 半導体装置、電気光学装置及び半導体装置の製造方法
KR100303366B1 (ko) * 1999-06-29 2001-11-01 박종섭 반도체 소자의 배선 형성방법
JP2000352712A (ja) * 2000-01-01 2000-12-19 Sony Corp 液晶表示装置
JP2002176179A (ja) * 2000-12-08 2002-06-21 Seiko Epson Corp 電気光学装置および電気光学装置の製造方法、並びに半導体装置
US6664639B2 (en) * 2000-12-22 2003-12-16 Matrix Semiconductor, Inc. Contact and via structure and method of fabrication
KR100675303B1 (ko) * 2006-01-23 2007-01-29 삼성전자주식회사 자기정렬 콘택을 갖는 반도체소자 및 그 형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6022804A (en) * 1993-06-01 2000-02-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device and its manufacturing method

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI401497B (zh) * 2010-08-26 2013-07-11 Au Optronics Corp 顯示面板
CN101957522B (zh) * 2010-09-01 2013-03-13 友达光电股份有限公司 显示面板
CN101957522A (zh) * 2010-09-01 2011-01-26 友达光电股份有限公司 显示面板
US10831291B2 (en) 2015-04-13 2020-11-10 Semiconductor Energy Laboratory Co., Ltd. Display panel, data processor, and method for manufacturing display panel
US11754873B2 (en) 2015-04-13 2023-09-12 Semiconductor Energy Laboratory Co., Ltd. Display panel, data processor, and method for manufacturing display panel
US9851820B2 (en) 2015-04-13 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising a first transistor and a second transistor wherein an insulating film is located between a first display element and a conductive film
US11016329B2 (en) 2015-04-13 2021-05-25 Semiconductor Energy Laboratory Co., Ltd. Display panel, data processor, and method for manufacturing display panel
CN106533395A (zh) * 2015-09-10 2017-03-22 三星电子株式会社 半导体集成电路和触发器
US10115744B2 (en) 2016-03-31 2018-10-30 Shanghai Tianma AM-OLED Co., Ltd. Array substrate and fabrication method, display panel, and display device
US10224385B2 (en) 2016-04-29 2019-03-05 Shanghai Tianma AM-OLED Co., Ltd Display panel and electronic device
CN109155339A (zh) * 2016-05-16 2019-01-04 夏普株式会社 Tft基板、具备tft基板的扫描天线及tft基板的制造方法
CN109155339B (zh) * 2016-05-16 2021-05-28 夏普株式会社 Tft基板、具备tft基板的扫描天线及tft基板的制造方法
CN108305874A (zh) * 2017-01-12 2018-07-20 株式会社日本有机雷特显示器 半导体装置
CN108305874B (zh) * 2017-01-12 2022-03-08 株式会社日本有机雷特显示器 半导体装置
CN107368220B (zh) * 2017-06-01 2020-03-27 友达光电股份有限公司 电子元件
CN107368220A (zh) * 2017-06-01 2017-11-21 友达光电股份有限公司 电子元件
WO2022217608A1 (zh) * 2021-04-16 2022-10-20 京东方科技集团股份有限公司 一种驱动背板、其制作方法及发光基板

Also Published As

Publication number Publication date
TW200912832A (en) 2009-03-16
JP2009037115A (ja) 2009-02-19
US9053985B2 (en) 2015-06-09
US20090032955A1 (en) 2009-02-05
KR20090014102A (ko) 2009-02-06

Similar Documents

Publication Publication Date Title
CN101359647A (zh) 半导体装置、其制造方法及应用该半导体装置的显示装置
US11887512B2 (en) Display substrate, display device, and manufacturing method of display substrate
US6778162B2 (en) Display apparatus having digital memory cell in pixel and method of driving the same
CN100583296C (zh) 半导体电路，显示器及其电子应用设备
TWI255032B (en) Transistor array and manufacturing method thereof image processing device
KR100418536B1 (ko) 표시 장치 및 표시 장치의 구동 방법
US7332936B2 (en) Semiconductor circuit, display device, electronic apparatus
JP2017004589A (ja) 駆動回路
KR20150007217A (ko) 반도체 장치, 구동 회로, 및 표시 장치
JP2010161351A (ja) 表示装置
CN110176202B (zh) 信号处理电路及其驱动方法、显示面板及显示装置
TW388800B (en) Semiconductor device and liquid crystal display apparatus using the same
TW200841317A (en) Source driver, electro-optical device, and electronic instrument
KR20150081871A (ko) 표시 장치
TW200928537A (en) Active matrix display
JP2020095267A (ja) 薄膜トランジスタアレイ基板及びこれを含む電子装置
JP2011043774A (ja) 表示装置
TW582018B (en) Driving method of display device
JP4761681B2 (ja) 液晶表示装置
JP5582170B2 (ja) 半導体装置および表示装置
CN113871419A (zh) 显示基板及显示装置
JP4045446B2 (ja) トランジスタアレイ及び画像処理装置
US8339387B2 (en) Display device and electronic apparatus
CN107367855A (zh) 一种阵列基板及其控制方法、显示面板、显示装置
US9070338B2 (en) Display device, driving method of the same and electronic device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Free format text: FORMER OWNER: SONY MOBILE DISPLAY CORPORATION

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20111108

Address after: Tokyo, Japan

Applicant after: Sony Corporation

Address before: Tokyo, Japan

Applicant before: Sony Corporation

Co-applicant before: SONY mobile display KK

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20090204