CN109155339B - Tft基板、具备tft基板的扫描天线及tft基板的制造方法 - Google Patents

Tft基板、具备tft基板的扫描天线及tft基板的制造方法 Download PDF

Info

Publication number
CN109155339B
CN109155339B CN201780029753.7A CN201780029753A CN109155339B CN 109155339 B CN109155339 B CN 109155339B CN 201780029753 A CN201780029753 A CN 201780029753A CN 109155339 B CN109155339 B CN 109155339B
Authority
CN
China
Prior art keywords
gate
insulating layer
layer
patch
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780029753.7A
Other languages
English (en)
Other versions
CN109155339A (zh
Inventor
美崎克纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN109155339A publication Critical patent/CN109155339A/zh
Application granted granted Critical
Publication of CN109155339B publication Critical patent/CN109155339B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/26—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
    • H01Q3/30—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array
    • H01Q3/34—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q13/00—Waveguide horns or mouths; Slot antennas; Leaky-waveguide antennas; Equivalent structures causing radiation along the transmission path of a guided wave
    • H01Q13/20—Non-resonant leaky-waveguide or transmission-line antennas; Equivalent structures causing radiation along the transmission path of a guided wave
    • H01Q13/22—Longitudinal slot in boundary wall of waveguide or transmission line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/44—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the electric or magnetic characteristics of reflecting, refracting, or diffracting devices associated with the radiating element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Abstract

TFT基板(107)包含TFT与电连接于TFT的贴片电极(15)，且包括栅极金属层、栅极绝缘层(4)、源极金属层、第一绝缘层(11)及包含贴片电极(15)的贴片金属层，栅极金属层包含配置于非收发区域(R2)的多条栅极连接布线(3sg)，各源极总线SL经由导电体部而与多条栅极连接布线中的一条栅极连接布线电连接，导电体部在设置于栅极绝缘层及第一绝缘层的第二开口部(12sg(2))内与栅极连接布线接触，且在设置于第一绝缘层的第一开口部(12sg(1))内与源极总线SL接触，贴片金属层还包含位于第一开口部内及/或第二开口部内的第一贴片连接部(15sg)，第一贴片连接部(15sg)包含导电体部，或配置在导电体部上。

Description

TFT基板、具备TFT基板的扫描天线及TFT基板的制造方法
技术领域
本发明涉及一种薄膜晶体管(Thin Film Transistor，TFT) 基板、具备TFT基板的扫描天线及TFT基板的制造方法。
背景技术
移动体通信或卫星广播用的天线需要改变波束方向(被称为“波束扫描”或“波束调向”。)的功能。作为具有此种功能的天线(以下称为“扫描天线(scanned antenna)”。)，已知有包括天线单元的相控阵天线。但是，现有的相控阵天线昂贵，妨碍了向民用品的普及。特别是若天线单元的数量增加，则成本会显著上升。
因此，已提出利用了液晶材料(包含向列液晶、高分子分散液晶)的大介电各向异性(双折射率)的扫描天线(专利文献 1～专利文献4及非专利文献1)。因为液晶材料的介电常数具有频散，所以在本说明书中，将微波频带下的介电常数(有时也称为“相对于微波的介电常数”。)特别标记为“介电常数M(εM)”。
在专利文献3及非专利文献1中，记载了通过利用液晶显示装置(以下称为“LCD”。)的技术来获得低价格的扫描天线。
现有技术文献
专利文献
专利文献1：日本专利特开2007-116573号公报
专利文献2：日本专利特开2007-295044号公报
专利文献3：日本专利特表2009-538565号公报专利文献4：日本专利特表2013-539949号公报
非专利文献
非专利文献1：R.A.Stevenson et al.,"Rethinking Wireless Communications:Advanced Antenna Design using LCD Technology",SID 2015 DIGEST,pp.827-830。
非专利文献2：M.ANDO et al.,"A Radial Line Slot Antenna for 12GHzSatellite TV Reception",IEEE Transactions of Antennas and Propagation,Vol.AP-33,No.12,pp.1347-1353(1985)。
发明内容
本发明所要解决的技术问题
如上所述，已知有通过应用LCD技术来实现低价格的扫描天线的概念，但并无具体记载有利用了LCD技术的扫描天线的结构、其制造方法及其驱动方法的文献。
因此，本发明的目的在于提供可利用现有的LCD制造技术来量产的扫描天线及其制造方法。
解决问题的方案
本发明的一实施方式的TFT基板包括包含多个天线单元区域的收发区域、与位于所述收发区域以外的区域的非收发区域，所述多个天线单元区域分别包含TFT、与电连接于所述TFT的漏极电极的贴片电极，所述TFT基板包括：电介质基板；栅极金属层，包含支撑于所述电介质基板的多条栅极总线；栅极绝缘层，配置在所述栅极金属层上；源极金属层，配置在所述栅极绝缘层上，且包含所述多条源极总线；第一绝缘层，配置在所述源极金属层上；以及贴片金属层，配置在所述第一绝缘层上，且包含所述贴片电极，所述TFT的源极电极电连接于所述多条源极总线中的一条源极总线，所述TFT的栅极电极电连接于所述多条栅极总线中的一条栅极总线，所述栅极金属层还包含配置于所述非收发区域且与所述多条栅极总线电性分离的多条栅极连接布线，所述多条源极总线各自经由导电体部而与所述多条栅极连接布线中的一条栅极连接布线电连接，所述导电体部在设置于所述栅极绝缘层及所述第一绝缘层的第二开口部内与所述栅极连接布线接触，且在设置于所述第一绝缘层的第一开口部内与所述源极总线接触，所述贴片金属层还包含位于所述第一开口部内及 /或所述第二开口部内的第一贴片连接部，所述第一贴片连接部包含所述导电体部，或配置在所述导电体部上。
在某实施方式中，所述第一贴片连接部包含所述导电体部。
在某实施方式中，所述TFT基板还包括配置在所述第一绝缘层与所述贴片金属层之间的下部透明导电层，所述下部透明导电层包含所述导电体部，所述第一贴片连接部配置在所述导电体部上。
在某实施方式中，所述第一贴片连接部配置在所述第一开口部内及所述第二开口部内。
在某实施方式中，所述贴片金属层还包括与所述第一贴片连接部隔开间隔地配置的其他贴片连接部，所述第一贴片连接部配置在所述第一开口部内，所述其他贴片连接部配置在所述第二开口部内。
在某实施方式中，所述TFT基板还包括：第二绝缘层，配置在所述贴片金属层上；上部透明导电层，配置在所述第二绝缘层上且包含端子用上部连接部；以及源极端子部，配置于所述非收发区域，所述源极端子部包括所述栅极连接布线、以及电连接于所述栅极连接布线的所述端子用上部连接部。
在某实施方式中，所述端子用上部连接部在设置于所述栅极绝缘层、所述第一绝缘层及所述第二绝缘层的第三开口部内与所述栅极连接布线接触。
在某实施方式中，所述贴片金属层还包含位于所述非收发区域的第二贴片连接部，在所述源极端子部，所述第二贴片连接部在设置于所述栅极绝缘层及所述第一绝缘层的第四开口部内与所述栅极连接布线接触，所述端子用上部连接部在设置于所述第二绝缘层的第五开口部内与所述第二贴片连接部接触。
本发明的其他实施方式的TFT基板包括包含多个天线单元区域的收发区域、与位于所述收发区域以外的区域的非收发区域，所述多个天线单元区域分别包含TFT、与电连接于所述TFT的漏极电极的贴片电极，所述TFT基板包括：电介质基板；栅极金属层，包含支撑于所述电介质基板的多条栅极总线；栅极绝缘层，配置在所述栅极金属层上；源极金属层，配置在所述栅极绝缘层上，且包含所述多条源极总线；第一绝缘层，配置在所述源极金属层上；贴片金属层，配置在所述第一绝缘层上，且包含所述贴片电极；第二绝缘层，配置在所述贴片金属层上；以及上部透明导电层，配置在所述第二绝缘层上，所述TFT的源极电极电连接于所述多条源极总线中的一条源极总线，所述TFT的栅极电极电连接于所述多条栅极总线中的一条栅极总线，所述栅极金属层还包含配置于所述非收发区域且与所述多条栅极总线电性分离的多条栅极连接布线，所述多条源极总线各自经由导电体部而与所述多条栅极连接布线中的一条栅极连接布线电连接，还包括配置在所述第一绝缘层与所述贴片金属层之间的下部透明导电层，所述下部透明导电层包含所述导电体部，所述导电体部在设置于所述栅极绝缘层及所述第一绝缘层的第二开口部内与所述栅极连接布线接触，且在设置于所述第一绝缘层的第一开口部内与所述源极总线接触。
在某实施方式中，所述贴片金属层还包含位于所述导电体部上，且位于所述第一开口部内及/或所述第二开口部内的第一贴片连接部。
在某实施方式中，所述TFT基板还包括配置于所述非收发区域的源极端子部，所述下部透明导电层还包含端子用上部连接部，所述源极端子部包含所述栅极连接布线、与所述端子用上部连接部，所述端子用上部连接部在设置于所述栅极绝缘层及所述第一绝缘层的第三开口部内与所述栅极连接布线接触。
本发明的一实施方式的扫描天线包括：所述任一项所述的 TFT基板；缝隙基板，以与所述TFT基板相对的方式配置；液晶层，设置在所述TFT基板与所述缝隙基板之间；以及反射导电板，以隔着电介质层而与所述缝隙基板的处于所述液晶层相反侧的表面相对的方式配置，所述缝隙基板包括其他电介质基板、与形成于所述其他电介质基板的所述液晶层侧的表面的缝隙电极，所述缝隙电极包括多个缝隙，所述多个缝隙与所述TFT基板的所述多个天线单元区域中的所述贴片电极对应地配置。
本发明的一实施方式的TFT基板的制造方法是所述TFT 基板的制造方法，其包括如下工序：(a)在所述电介质基板上形成所述栅极金属层、所述栅极绝缘层及所述第一绝缘层；(b) 在所述栅极绝缘层及所述第一绝缘层中形成使所述栅极连接布线的一部分露出的所述第二开口部，并且在所述第一绝缘层中形成使所述源极总线的一部分露出的所述第一开口部；(c)在所述工序(b)后，形成包含所述第一贴片连接部的所述贴片金属层，所述第一贴片连接部位于所述第一开口部内及所述第二开口部内；(d)在所述贴片金属层上形成所述第二绝缘层；(e)在所述第二绝缘层、所述第一绝缘层及所述栅极绝缘层中，形成使所述栅极连接布线的一部分露出的所述第三开口部；以及(f) 形成包含位于所述第三开口部内的所述端子用上部连接部的所述上部透明导电层。
在某实施方式中，所述制造方法在所述工序(b)与所述工序(c)之间，还包括形成包含所述导电体部的所述下部透明导电层的工序。
本发明的其他实施方式的TFT基板的制造方法是所述TFT 基板的制造方法，其包括如下工序：(a)在所述电介质基板上形成所述栅极金属层、所述栅极绝缘层及所述第一绝缘层；(b) 在所述栅极绝缘层及所述第一绝缘层中，分别形成使所述栅极连接布线的一部分露出的所述第二开口部及所述第四开口部，并且在所述第一绝缘层中，形成使所述源极总线的一部分露出的所述第一开口部；(c)在所述工序(b)后，形成包含所述第一贴片连接部及所述第二贴片连接部的所述贴片金属层，所述第一贴片连接部位于所述第一开口部内及所述第二开口部内，所述第二贴片连接部位于所述第四开口部内；(d)在所述贴片金属层上形成所述第二绝缘层；(e)在所述第二绝缘层中形成所述第五开口部；以及(f)形成包含位于所述第五开口部内的所述端子用上部连接部的所述上部透明导电层。
本发明的另一实施方式的TFT基板的制造方法是所述TFT 基板的制造方法，其包括如下工序：(a)在所述电介质基板上形成所述栅极金属层、所述栅极绝缘层及所述第一绝缘层；(b) 在所述栅极绝缘层及所述第一绝缘层中，形成使所述栅极连接布线的一部分露出的所述第二开口部及所述第三开口部，并且在所述第一绝缘层中，形成使所述源极总线的一部分露出的所述第一开口部；(c)形成包含所述导电体部及所述端子用上部连接部的所述下部透明导电层；以及(d)在所述工序(c)后，形成所述贴片金属层。
发明效果
根据本发明的某实施方式，提供可利用现有的LCD制造技术来量产的扫描天线及其制造方法。
附图说明
图1是示意性地表示第一实施方式的扫描天线1000的一部分的剖视图。
图2(a)及图2(b)分别是表示扫描天线1000中的TFT基板 101及缝隙基板201的示意性平面图。
图3(a)及图3(b)分别是示意性地表示TFT基板101的天线单元区域U的剖视图及平面图。
图4(a)～图4(c)分别是示意性地表示TFT基板101的栅极端子部GT、源极端子部ST及传输端子部PT的剖视图。
图5是表示TFT基板101的制造工序的一例的图。
图6是示意性地表示缝隙基板201中的天线单元区域U及端子部IT的剖视图。
图7是用以对TFT基板101及缝隙基板201中的传输部进行说明的示意性剖视图。
图8(a)～图8(c)分别是表示第二实施方式中的TFT基板102 的栅极端子部GT、源极端子部ST及传输端子部PT的剖视图。
图9是表示TFT基板102的制造工序的一例的图。
图10(a)～图10(c)分别是表示第三实施方式中的TFT基板 103的栅极端子部GT、源极端子部ST及传输端子部PT的剖视图。
图11是表示TFT基板103的制造工序的一例的图。
图12是用以对TFT基板103及缝隙基板203中的传输部进行说明的示意性剖视图。
图13(a)是包括加热器用电阻膜68的TFT基板104的示意性平面图，图13(b)是用以对缝隙57及贴片电极15的尺寸进行说明的示意性平面图。
图14(a)及图14(b)是表示电阻加热结构80a及电阻加热结构80b的示意性结构与电流分布的图。
图15(a)～图15(c)是表示电阻加热结构80c～电阻加热结构 80e的示意性结构与电流分布的图。
图16(a)是包括加热器用电阻膜68的液晶面板100Pa的示意性剖视图，图16(b)是包括加热器用电阻膜68的液晶面板100Pb 的示意性剖视图。
图17是表示本发明实施方式的扫描天线的一个天线单元的等效电路的图。
图18(a)～图18(c)、图18(e)～图18(g)是表示实施方式的扫描天线驱动过程中所使用的各信号的波形的例子的图，图 18(d)是表示进行点反转驱动的LCD面板的显示信号的波形的图。
图19(a)～图19(e)是表示实施方式的扫描天线驱动过程中所使用的各信号的波形的另一例的图。
图20(a)～图20(e)是表示实施方式的扫描天线驱动过程中所使用的各信号的波形的又一例的图。
图21是例示第四实施方式中的TFT基板107的示意性平面图。
图22A(a)～图22A(e)分别是TFT基板107的示意性剖视图。
图22B是TFT基板107中的源极-栅极连接部SG及源极端子部 ST的示意性剖视图。
图23A(a)～图23A(e)分别是用以对TFT基板107的制造方法的一例进行说明的示意性工序剖视图。
图23B(f)～图23B(i)分别是用以对TFT基板107的制造方法的一例进行说明的示意性工序剖视图。
图23C(j)及图23C(k)分别是用以对TFT基板107的制造方法的一例进行说明的示意性工序剖视图。
图23D(l)～图23D(n)分别是用以对TFT基板107的制造方法的一例进行说明的示意性工序剖视图。
图24是例示第四实施方式中的变形例1的TFT基板108的示意性平面图。
图25A(a)～图25A(e)分别是TFT基板108的示意性剖视图。
图25B是TFT基板108中的源极-栅极连接部SG及源极端子部 ST的示意性剖视图。
图26A(a)～图26A(e)分别是用以对TFT基板108的制造方法的一例进行说明的示意性工序剖视图。
图26B(f)～图26B(i)分别是用以对TFT基板108的制造方法的一例进行说明的示意性工序剖视图。
图26C(j)～图26C(l)分别是用以对TFT基板108的制造方法的一例进行说明的示意性工序剖视图。
图26D(m)及图26D(n)分别是用以对TFT基板108的制造方法的一例进行说明的示意性工序剖视图。
图27是例示第四实施方式中的变形例2的TFT基板109的示意性平面图。
图28A(a)～图28A(e)分别是TFT基板109的示意性剖视图。
图28B是TFT基板109中的源极-栅极连接部SG及源极端子部 ST的示意性剖视图。
图29A(a)～图29A(e)分别是用以对TFT基板109的制造方法的一例进行说明的示意性工序剖视图。
图29B(f)～图29B(j)分别是用以对TFT基板109的制造方法的一例进行说明的示意性工序剖视图。
图29C(k)～图29C(m)分别是用以对TFT基板109的制造方法的一例进行说明的示意性工序剖视图。
图29D(n)～图29D(p)分别是用以对TFT基板109的制造方法的一例进行说明的示意性工序剖视图。
图30A是例示变形例2的其他TFT基板的示意性平面图。
图30B是变形例2的其他TFT基板中的源极-栅极连接部SG及源极端子部ST的示意性剖视图。
图31是例示第四实施方式中的变形例3的TFT基板110的示意性平面图。
图32A(a)～图32A(e)分别是TFT基板110的示意性剖视图。
图32B是TFT基板110中的源极-栅极连接部SG及源极端子部 ST的示意性剖视图。
图33A(a)～图33A(e)分别是用以对TFT基板110的制造方法的一例进行说明的示意性工序剖视图。
图33B(f)～图33B(j)分别是用以对TFT基板110的制造方法的一例进行说明的示意性工序剖视图。
图33C(k)～图33C(m)分别是用以对TFT基板110的制造方法的一例进行说明的示意性工序剖视图。
图33D(n)～图33D(p)分别是用以对TFT基板110的制造方法的一例进行说明的示意性工序剖视图。
图34(a)是表示现有的LCD900的结构的模式图，图34(b) 是LCD面板900a的示意性剖视图。
具体实施方式
以下，参照附图对本发明实施方式的扫描天线及其制造方法进行说明。在以下的说明中，首先，对众所周知的TFT型LCD (以下，称为“TFT-LCD”。)的结构及制造方法进行说明。但是，有时省略与LCD技术领域中众所周知的事项相关的说明。关于 TFT-LCD的基本技术，例如请参照Liquid crystals,Applications and Uses,Vol.1-3(Editor:BirendaBahadur,Publisher:World Scientific Pub Co Inc)等。将所述文献的全部公开内容引用于本说明书作为参考。
参照图34(a)及图34(b)对典型的透射型TFT-LCD(以下，仅称为“LCD”。)900的结构及动作进行说明。此处，例示沿着液晶层的厚度方向施加电压的纵向电场模式(例如TN模式或垂直配向模式)的LCD900。对LCD的液晶电容施加的电压的帧频(典型为极性反转频率的2倍)即使例如在4倍速驱动下，仍为240Hz，作为LCD的液晶电容的电介质层的液晶层的介电常数ε与相对于微波(例如卫星广播或Ku波段(12GHz～18 GHz)、K波段(18GHz～26GHz)、Ka波段(26GHz～40GHz)) 的介电常数M(εM)不同。
如图34(a)示意性所示，透射型的LCD900包括液晶显示面板900a、控制电路CNTL、背光源(未图示)、电源电路(未图示)等。液晶显示面板900a包括液晶显示单元LCC、与包含栅极驱动器GD及源极驱动器SD的驱动电路。驱动电路例如可以安装于液晶显示单元LCC的TFT基板910，驱动电路的一部分或全部也可以与TFT基板910一体化(单片集成化)。
图34(b)表示LCD900所包括的液晶显示面板(以下称为“LCD面板”。)900a的示意性剖视图。LCD面板900a包括 TFT基板910、相对基板920及设置在该TFT基板910与相对基板920之间的液晶层930。TFT基板910及相对基板920均包括玻璃基板等透明基板911、921。透明基板911、921除了使用玻璃基板外，有时也使用塑料基板。塑料基板例如由透明树脂(例如聚酯)与玻璃纤维(例如无纺布)形成。
LCD面板900a的显示区域DR由呈矩阵状排列的像素P 构成。在显示区域DR的周边形成有对显示无帮助的边框区域FR。液晶材料由以包围显示区域DR的方式形成的密封部(未图示) 密封在显示区域DR内。例如通过使包含紫外线硬化性树脂与间隔物(例如树脂珠粒或二氧化硅珠粒)的密封材料硬化而形成密封部，将TFT基板910与相对基板920彼此粘接、固定。密封材料中的间隔物将TFT基板910与相对基板920之间的间隙即液晶层930的厚度控制为固定厚度。为了抑制液晶层930的厚度的面内偏差，在显示区域DR内的光被遮挡的部分(例如布线上)，使用紫外线硬化性树脂形成柱状间隔物。近年来，像在液晶电视或智能手机用的LCD面板中看到的那样，对显示无帮助的边框区域FR的宽度已变得非常窄。
在TFT基板910中，透明基板911上形成有TFT912、栅极总线(扫描线)GL、源极总线(显示信号线)SL、像素电极 914、辅助电容电极(未图示)、CS总线(辅助电容线)(未图示)。与栅极总线平行地设置CS总线。或者，有时也将下一层的栅极总线用作CS总线(栅极上CS结构)。
像素电极914由对液晶的配向进行控制的配向膜(例如聚酰亚胺膜)覆盖。以与液晶层930接触的方式设置配向膜。TFT 基板910大多配置在背光源侧(观察者的相反侧)。
相对基板920大多配置在液晶层930的观察者侧。相对基板920在透明基板921上包括彩色滤光片层(未图示)、相对电极924及配向膜(未图示)。相对电极924被设置成由构成显示区域DR的多个像素P共用，因此，也被称为共用电极。彩色滤光片层包含按像素P设置的彩色滤光片(例如红色滤光片、绿色滤光片、蓝色滤光片)、与用以遮挡对于显示无用的光的黑色矩阵(遮光层)。黑色矩阵例如以遮挡显示区域DR内的像素P之间、及边框区域FR的光的方式配置。
TFT基板910的像素电极914、相对基板920的相对电极 924、及该像素电极914与相对电极924之间的液晶层930构成液晶电容Clc。各个液晶电容对应于像素。为了保持对液晶电容 Clc施加的电压(为了提高所谓的电压保持率)，形成有与液晶电容Clc并联地电连接的辅助电容CS。辅助电容CS典型由电位与像素电极914相同的电极、无机绝缘层(例如栅极绝缘层(SiO2层))及连接于CS总线的辅助电容电极构成。典型而言，从CS 总线供应与相对电极924相同的共用电压。
对液晶电容Clc施加的电压(有效电压)下降的主要原因在于：(1)基于液晶电容Clc的电容值CCLc与电阻值R之积即 CR时间常数而下降，(2)由液晶材料中所含的离子性杂质引起的界面极化、及/或液晶分子的配向极化等。其中，由液晶电容 Clc的CR时间常数产生的作用大，通过设置并联地电连接于液晶电容Clc的辅助电容CS，能够增大CR时间常数。再者，在通用的向列液晶材料的情况下，液晶电容Clc的电介质层即液晶层 930的体积电阻率超过1012Ω·cm的级别。
在根据从栅极驱动器GD供应至栅极总线GL的扫描信号选择的TFT912处于导通状态时，供应至像素电极914的显示信号是供应至与该TFT912连接的源极总线SL的显示信号。因此，连接于某条栅极总线GL的TFT912同时成为导通状态，此时，从与该行的像素P的各个TFT912连接的源极总线SL供应对应的显示信号。从第一行(例如显示面的最上行)到第m行(例如显示面的最下行)依次进行该动作，由此，在由m行的像素行构成的显示区域DR中，写入并显示一张图像(帧)。若像素P呈矩阵状地排列为m行n列，则对应于各像素列而设置至少一条源极总线SL，总计设置至少n条源极总线SL。
此种扫描被称为线序扫描，从选择一个像素行到选择下一行为止的时间被称为水平扫描期间(1H)，从选择某行到再次选择该行为止的时间被称为垂直扫描期间(1V)或帧。再者，一般来说，1V(或1帧)是将消隐期间与选择所有的m条像素行的期间m·H相加所得的时间。
例如，在输入影像信号为美国全国电视标准委员会 (National TelevisionStandards Committee，NTSC)信号的情况下，现有的LCD面板的1V(＝1帧)为1/60sec(16.7msec)。 NTSC信号是隔行扫描信号，帧频为30Hz，场频为60Hz，但 LCD面板需要对各场中的所有像素供应显示信号，因此，以1V ＝(1/60)sec进行驱动(60Hz驱动)。再者，近年来，也有为了改善动态画面显示特性而以2倍速(120Hz驱动，1V＝ (1/120)sec)受到驱动的LCD面板、或为了进行3D显示而以4倍速(240Hz驱动，1V＝(1/240)sec)受到驱动的LCD 面板。
若对液晶层930施加直流电压，则有效电压下降，像素P 的亮度下降。该有效电压的下降有所述界面极化及/或配向极化的原因，因此，即使设置辅助电容CS，也难以完全防止该有效电压的下降。例如，若在每帧中，将对应于某中间灰度的显示信号写入至所有像素，则亮度会在每帧中发生变动，并作为闪烁而被观察到。另外，若长时间对液晶层930施加直流电压，则有时会引起液晶材料电解。另外，有时杂质离子也会在单侧的电极上偏析，无法对液晶层施加有效的电压，导致液晶分子不动。为了防止这些情况，LCD面板900a受到所谓的交流驱动。典型来说，进行使显示信号的极性在每1帧(每一个垂直扫描期间)中反转的帧反转驱动。例如，现有的LCD面板每1/60sec进行极性反转(极性反转的周期为30Hz)。
另外，为了在1帧内使被施加的电压的极性不同的像素均一地分布，进行点反转驱动或线反转驱动等。原因在于：因正极性与负极性，难以使对液晶层施加的有效电压的大小完全一致。例如，如果液晶材料的体积电阻率超过1012Ω·cm的级别，则若每1/60sec进行点反转或线反转驱动，就几乎不会看到闪烁。
LCD面板900a中的扫描信号及显示信号是基于从控制电路CNTL供应至栅极驱动器GD及源极驱动器SD的信号，而由栅极驱动器GD及源极驱动器SD分别供应至栅极总线GL及源极总线SL。例如，栅极驱动器GD及源极驱动器SD分别连接于设置于TFT基板910的对应的端子。栅极驱动器GD及源极驱动器SD例如有时也作为驱动器集成电路(Integrated Circuit，IC) 而安装于TFT基板910的边框区域FR，有时还以单片集成的方式形成于TFT基板910的边框区域FR。
相对基板920的相对电极924经由被称为传输(转移)的导电部(未图示)而电连接于TFT基板910的端子(未图示)。传输例如以与密封部重叠的方式形成，或者通过对密封部的一部分赋予导电性而形成。目的在于使边框区域FR变窄。共用电压从控制电路CNTL直接或间接地供应至相对电极924。典型来说，共用电压如上所述，也供应至CS总线。
[扫描天线的基本结构]
使用了如下天线单元的扫描天线是通过控制对与LCD面板的像素对应的天线单元的各液晶层施加的电压，使各天线单元的液晶层的有效的介电常数M(εM)发生变化，从而由静电电容不同的天线单元形成二维图案(对应于LCD的图像显示)，所述天线单元利用了液晶材料的大介电常数M(εM)的各向异性(双折射率)。对从天线射出或由天线接收的电磁波(例如微波)赋予与各天线单元的静电电容对应的相位差，根据由静电电容不同的天线单元形成的二维图案，使得在特定方向上具有强指向性(波束扫描)。例如，考虑由各天线单元赋予的相位差，对输入电磁波射入至各天线单元并由各天线单元散射后所获得的球面波进行积分，由此，获得从天线射出的电磁波。也能够认为各天线单元作为“移相器：phaseshifter”而发挥功能。关于使用了液晶材料的扫描天线的基本结构及动作原理，请参照专利文献1～专利文献 4及非专利文献1、非专利文献2。非专利文献2公开了排列有螺旋状的缝隙的扫描天线的基本结构。将专利文献1～专利文献 4及非专利文献1、非专利文献2的全部内容引用于本说明书作为参考。
再者，本发明实施方式的扫描天线中的天线单元虽类似于 LCD面板的像素，但与LCD面板的像素的结构不同，多个天线单元的排列也与LCD面板中的像素的排列不同。参照表示后文中详细说明的第一实施方式的扫描天线1000的图1，对本发明实施方式的扫描天线的基本结构进行说明。扫描天线1000是缝隙呈同心圆状排列的径向线缝隙天线，但本发明实施方式的扫描天线不限于此，例如缝隙的排列可以是众所周知的各种排列。
图1是示意性地表示本实施方式的扫描天线1000的一部分的剖视图，其示意性地表示从设置在呈同心圆状排列的缝隙的中心附近的供电接脚72(参照图2(b))沿着半径方向的剖面的一部分。
扫描天线1000包括TFT基板101、缝隙基板201、配置在该TFT基板101与缝隙基板201之间的液晶层LC、以隔着空气层54而与缝隙基板201相对的方式配置的反射导电板65。扫描天线1000从TFT基板101侧收发微波。
TFT基板101包括玻璃基板等电介质基板1、形成在电介质基板1上的多个贴片电极15、多个TFT10。各贴片电极15连接于对应的TFT10。各TFT10连接于栅极总线与源极总线。
缝隙基板201包括玻璃基板等电介质基板51、与形成在电介质基板51的液晶层LC侧的缝隙电极55。缝隙电极55包括多个缝隙57。
以隔着空气层54而与缝隙基板201相对的方式配置有反射导电板65。能够使用由相对于微波的介电常数M小的电介质(例如PTFE等氟树脂)形成的层来代替空气层54。缝隙电极55、反射导电板65、以及该缝隙电极55与反射导电板65之间的电介质基板51及空气层54作为波导301而发挥功能。
贴片电极15、包含缝隙57的缝隙电极55的部分、及该贴片电极51与所述部分之间的液晶层LC构成天线单元U。在各天线单元U中，一个贴片电极15隔着液晶层LC而与包含一个缝隙57的缝隙电极55的部分相对，从而构成液晶电容。贴片电极15与缝隙电极55隔着液晶层LC相对的结构类似于图34所示的LCD面板900a的像素电极914与相对电极924隔着液晶层 930相对的结构。即，扫描天线1000的天线单元U、与LCD面板900a中的像素P具有类似的结构。另外，天线单元在包括与液晶电容并联地电连接的辅助电容(参照图13(a)、图17)这一方面，也具有与LCD面板900a中的像素P类似的结构。但是，扫描天线1000与LCD面板900a具有大量的不同点。
首先，扫描天线1000的电介质基板1、51所需具有的性能与LCD面板的基板所需具有的性能不同。
一般在LCD面板中使用对于可见光透明的基板，例如使用玻璃基板或塑料基板。在反射型的LCD面板中，因为背面侧的基板无需具有透明性，所以有时也使用半导体基板。相对于此，天线用的电介质基板1、51优选相对于微波的介质损耗(将相对于微波的介质损耗角正切表示为tanδM)小。电介质基板1、51 的tanδM优选大致为0.03以下，更优选为0.01以下。具体来说，能够使用玻璃基板或塑料基板。玻璃基板与塑料基板相比，尺寸稳定性、耐热性更优异，适合于使用LCD技术来形成TFT、布线、电极等电路要素。例如，在形成波导的材料为空气与玻璃的情况下，玻璃的所述介质损耗更大，因此，更薄的玻璃能够减少波导损耗，根据该观点，玻璃优选为400μm以下，更优选为300 μm以下。并无特别下限，只要能够在制造工艺中，无碎裂地进行处理即可。
电极中所使用的导电材料也不同。LCD面板的像素电极或相对电极大多使用了ITO膜作为透明导电膜。但是，ITO相对于微波的tanδM大，无法用作天线中的导电层。缝隙电极55与反射导电板65一并作为波导301的波导壁而发挥功能。因此，为了抑制波导301的波导壁中的微波的透射，优选波导301的波导壁的厚度即金属层(Cu层或Al层)的厚度大。已知若金属层的厚度为表层深度的3倍，则电磁波会衰减至1/20(-26dB)，若金属层的厚度为表层深度的5倍，则电磁波会衰减至1/150(-43dB) 左右。因此，若金属层的厚度为表层深度的5倍，则能够将电磁波的透射率减少至1％。例如，若对于10GHz的微波，使用厚度为3.3μm以上的Cu层及厚度为4.0μm以上的Al层，则能够将微波减少至1/150。另外，若对于30GHz的微波，使用厚度为 1.9μm以上的Cu层及厚度为2.3μm以上的Al层，则能够将微波减少至1/150。这样，缝隙电极55优选由较厚的Cu层或Al 层形成。Cu层或Al层的厚度无特别的上限，可考虑成膜时间或成本而适当地设定Cu层或Al层的厚度。若使用Cu层，则可获得能够比使用Al层更薄这一优点。不仅能够采用LCD制造工艺中所使用的薄膜沉积法，而且还能够采用其他方法例如将Cu箔或Al箔粘贴于基板，来形成较厚的Cu层或Al层。金属层的厚度例如为2μm以上且为30μm。在使用薄膜沉积法来形成金属层的情况下，金属层的厚度优选为5μm以下。再者，反射导电板65例如能够使用厚度为数毫米的铝板、铜板等。
贴片电极15并非像缝隙电极55那样构成波导301，因此，能够使用厚度比缝隙电极55更小的Cu层或Al层。但是，为了避免在缝隙电极55的缝隙57附近的自由电子的振动引发贴片电极15内的自由电子的振动时转变为热量的损耗，优选电阻低。根据量产性的观点，与Cu层相比，优选使用Al层，Al层的厚度例如优选为0.4μm以上且为2μm以下。
另外，天线单元U的排列间距与像素间距大不相同。例如，若考虑12GHz(Ku波段)的微波用的天线，则波长λ例如为25 mm。如此，如专利文献4所记载，天线单元U的间距为λ/4以下及/或λ/5以下，因此，该间距成为6.25mm以下及/或5mm以下。该间距比LCD面板的像素的间距大10倍以上。因此，天线单元U的长度及宽度也比LCD面板的像素的长度及宽度大约10倍。
当然，天线单元U的排列可与LCD面板中的像素的排列不同。此处，表示呈同心圆状排列的例子(例如参照日本专利特开2002-217640号公报)，但不限于此，例如也可以如非专利文献2所记载，呈螺旋状排列。而且，还可以如专利文献4所记载，呈矩阵状排列。
扫描天线1000的液晶层LC的液晶材料所需具有的特性与 LCD面板的液晶材料所需具有的特性不同。LCD面板根据像素的液晶层的折射率变化而对可见光(波长为380nm～830nm) 的偏振光赋予相位差，由此，使偏光状态发生变化(例如使直线偏振光的偏光轴方向旋转，或使圆偏振光的圆偏光度发生变化)，从而进行显示。相对于此，实施方式的扫描天线1000使天线单元U所包括的液晶电容的静电电容值发生变化，由此，使从各贴片电极激发(再辐射)的微波的相位发生变化。因此，液晶层优选相对于微波的介电常数M(εM)的各向异性(ΔεM)大，且优选tanδM小。例如，能够适当地使用M.Wittek et al.,SID 2015 DIGESTpp.824-826所记载的ΔεM为4以上且tanδM为0.02以下 (均为19Gz的值)的液晶材料。此外，能够使用九鬼、高分子 55卷8月号pp.599-602(2006)所记载的ΔεM为0.4以上且tanδM为0.04以下的液晶材料。
一般来说，液晶材料的介电常数具有频散，但相对于微波的介电各向异性ΔεM与相对于可见光的折射率各向异性Δn存在正相关。因此，相对于微波的天线单元用的液晶材料可谓优选为相对于可见光的折射率各向异性Δn大的材料。利用相对于550 nm的光的折射率各向异性来评估LCD用的液晶材料的折射率各向异性Δn。此处，若也将相对于550nm的光的Δn(双折射率) 用作指标，则Δn为0.3以上，优选为0.4以上的向列液晶可被用于相对于微波的天线单元。Δn并无特别上限。但是，Δn大的液晶材料有极性强的倾向，因此，有可能会降低可靠性。根据可靠性的观点，Δn优选为0.4以下。液晶层的厚度例如为1μm～500 μm。
以下，更详细地对本发明实施方式的扫描天线的结构及制造方法进行说明。
(第一实施方式)
首先，参照图1及图2。图1是已详述的扫描天线1000的中心附近的示意性局部剖视图，图2(a)及图2(b)分别是表示扫描天线1000中的TFT基板101及缝隙基板201的示意性平面图。
扫描天线1000包括二维排列的多个天线单元U，在此处所例示的扫描天线1000中，呈同心圆状地排列有多个天线单元。在以下的说明中，将对应于天线单元U的TFT基板101的区域及缝隙基板201的区域称为“天线单元区域”，并标记与天线单元相同的参照附图标记U。另外，如图2(a)及图2(b)所示，将TFT基板101及缝隙基板201中的由二维排列的多个天线单元区域划分的区域称为“收发区域R1”，将收发区域R1以外的区域称为“非收发区域R2”。在非收发区域R2设置端子部、驱动电路等。
图2(a)是表示扫描天线1000中的TFT基板101的示意性平面图。
在图示的例子中，当从TFT基板101的法线方向观察时，收发区域R1为环状。非收发区域R2包含位于收发区域R1的中心部的第一非收发区域R2a、与位于收发区域R1的周缘部的第二非收发区域R2b。收发区域R1的外径例如为200mm～1500 mm，根据通信量等设定该收发区域R1的外径。
在TFT基板101的收发区域R1中设置有支撑于电介质基板1的多条栅极总线GL及多条源极总线SL，由这些布线规定了天线单元区域U。天线单元区域U在收发区域R1中，例如呈同心圆状排列。天线单元区域U分别包含TFT与电连接于TFT 的贴片电极。TFT的源极电极电连接于源极总线SL，栅极电极电连接于栅极总线GL。另外，漏极电极与贴片电极电连接。
在非收发区域R2(R2a、R2b)中，以包围收发区域R1的方式配置有密封区域Rs。对密封区域Rs给予了密封材料(未图示)。密封材料使TFT基板101及缝隙基板201彼此粘接，并且在这些基板101、201之间封入液晶。
在非收发区域R2中的密封区域Rs的外侧，设置有栅极端子部GT、栅极驱动器GD、源极端子部ST及源极驱动器SD。栅极总线GL各自经由栅极端子部GT而连接于栅极驱动器GD。源极总线SL各自经由源极端子部ST而连接于源极驱动器SD。再者，在该例子中，源极驱动器SD及栅极驱动器GD形成在电介质基板1上，但这些驱动器中的一个驱动器或两个驱动器也可以设置在其他电介质基板上。
另外，在非收发区域R2中设置有多个传输端子部PT。传输端子部PT与缝隙基板201的缝隙电极55(图2(b))电连接。在本说明书中，将传输端子部PT与缝隙电极55之间的连接部称为“传输部”。如图所示，传输端子部PT(传输部)也可以配置在密封区域Rs内。在此情况下，也可以使用含有导电性粒子的树脂作为密封材料。由此，能够使液晶封入在TFT基板101与缝隙基板201之间，并且能够确保传输端子部PT与缝隙基板201 的缝隙电极55之间的电连接。在该例子中，在第一非收发区域 R2a及第二非收发区域R2b中均配置有传输端子部PT，但也可以仅在任一个非收发区域中配置传输端子部PT。
再者，传输端子部PT(传输部)也可以不配置在密封区域 Rs内。例如也可以配置在非收发区域R2中的密封区域Rs的外侧。
图2(b)是例示扫描天线1000中的缝隙基板201的示意性平面图，其表示了缝隙基板201的液晶层LC侧的表面。
在缝隙基板201中，在电介质基板51上，遍及收发区域 R1及非收发区域R2地形成有缝隙电极55。
在缝隙基板201的收发区域R1中，在缝隙电极55上配置有多个缝隙57。缝隙57对应于TFT基板101中的天线单元区域 U地配置。在图示的例子中，以由多个缝隙57构成径向线缝隙天线的方式，呈同心圆状地排列有沿着彼此大致正交的方向延伸的一对缝隙57。因为具有彼此大致正交的缝隙，所以扫描天线 1000能够收发圆偏振波。
在非收发区域R2中设置有多个缝隙电极55的端子部IT。端子部IT与TFT基板101的传输端子部PT(图2(a))电连接。在该例子中，端子部IT配置在密封区域Rs内，并通过含有导电性粒子的密封材料而与对应的传输端子部PT电连接。
另外，在第一非收发区域R2a中，在缝隙基板201的背面侧配置有供电接脚72。通过供电接脚72，将微波插入至由缝隙电极55、反射导电板65及电介质基板51构成的波导301。供电接脚72连接于供电装置70。从缝隙57排列而成的同心圆的中心进行供电。供电方式可以是直接耦合供电方式及电磁耦合方式中的任一种方式，且能够采用众所周知的供电结构。
以下，参照附图来更详细地对扫描天线1000的各结构要素进行说明。
<TFT基板101的结构>
·天线单元区域U
图3(a)及图3(b)分别是示意性地表示TFT基板101的天线单元区域U的剖视图及平面图。
天线单元区域U各自包括电介质基板(未图示)、支撑于电介质基板的TFT10、覆盖TFT10的第一绝缘层11、形成在第一绝缘层11上且电连接于TFT10的贴片电极15、及覆盖贴片电极15的第二绝缘层17。TFT10例如配置在栅极总线GL及源极总线SL的交点附近。
TFT10包括栅极电极3、岛状的半导体层5、配置在栅极电极3与半导体层5之间的栅极绝缘层4、源极电极7S及漏极电极7D。TFT10的结构并无特别限定。在该例子中，TFT10是具有底部栅极结构的沟道蚀刻型的TFT。
栅极电极3电连接于栅极总线GL，由栅极总线GL供应扫描信号。源极电极7S电连接于源极总线SL，由源极总线SL供应数据信号。栅极电极3及栅极总线GL也可以由相同的导电膜 (栅极用导电膜)形成。源极电极7S、漏极电极7D及源极总线 SL也可以由相同的导电膜(源极用导电膜)形成。栅极用导电膜及源极用导电膜例如为金属膜。在本说明书中，有时将使用栅极用导电膜形成的层(layer)称为“栅极金属层”，将使用源极用导电膜形成的层称为“源极金属层”。
半导体层5是以经由栅极绝缘层4而与栅极电极3重叠的方式配置。在图示的例子中，在半导体层5上形成有源极接触层 6S及漏极接触层6D。源极接触层6S及漏极接触层6D分别配置在半导体层5中的形成沟道的区域(沟道区域)的两侧。半导体层5也可以是本征非晶硅(i-a-Si)层，源极接触层6S及漏极接触层6D也可以是n+型非晶硅(n+-a-Si)层。
源极电极7S以与源极接触层6S接触的方式设置，并经由源极接触层6S而连接于半导体层5。漏极电极7D以与漏极接触层6D接触的方式设置，并经由漏极接触层6D而连接于半导体层5。
第一绝缘层11包括到达TFT10的漏极电极7D的接触孔 CH1。
贴片电极15设置在第一绝缘层11上及接触孔CH1内，并在接触孔CH1内与漏极电极7D接触。贴片电极15包含金属层。贴片电极15也可以是仅由金属层形成的金属电极。贴片电极15 的材料也可以与源极电极7S及漏极电极7D相同。但是，贴片电极15中的金属层的厚度(在贴片电极15为金属电极的情况下，贴片电极15的厚度)被设定得大于源极电极7S及漏极电极7D 的厚度。在贴片电极15中的金属层由Al层形成的情况下，该金属层的厚度例如被设定为0.4μm以上。
也可以使用与栅极总线GL相同的导电膜来设置CS总线 CL。CS总线CL是以经由栅极绝缘层4而与漏极电极(或漏极电极的延长部分)7D重叠的方式配置，且也可以构成将栅极绝缘层4作为电介质层的辅助电容CS。
也可以在比栅极总线GL更靠电介质基板侧，形成对准标记(例如金属层)21与覆盖对准标记21的基底绝缘膜2。在由一块玻璃基板制作例如m块TFT基板的情况下，若光罩块数为 n块(n＜m)，则需要分为多次进行各曝光工序。这样，当光罩的块数(n块)小于由一块玻璃基板1制作的TFT基板101的块数(m块)时，对准标记21被用于光罩的对准。对准标记21可被省略。
在本实施方式中，在与源极金属层不同的层内形成贴片电极15。由此，可获得如下所述的优点。
通常使用金属膜来形成源极金属层，因此，也可考虑在源极金属层内形成贴片电极(参考例的TFT基板)。但是，贴片电极的电阻优选低至不会妨碍电子振动的程度，例如由厚度为 0.4μm以上的较厚的Al层形成该贴片电极。因此，参考例的TFT 基板存在如下问题：也由如上所述的厚金属膜形成源极总线SL 等，形成布线时的图案化的控制性降低。相对于此，在本实施方式中，与源极金属层分开地形成贴片电极15，因此，能够独立地控制源极金属层的厚度与贴片电极15的厚度。因此，能够确保形成源极金属层时的控制性，并且形成所期望的厚度的贴片电极15。
在本实施方式中，能够与源极金属层的厚度分开地以高自由度设定贴片电极15的厚度。再者，因为无需像源极总线SL 等那样严格地控制贴片电极15的尺寸，所以线宽偏差(与设计值的偏差)可以因使贴片电极15变厚而增大。再者，并不排除贴片电极15的厚度与源极金属层的厚度相等的情况。
贴片电极15也可以包含Cu层或Al层作为主层。扫描天线的性能与贴片电极15的电阻有关，以获得所期望的电阻的方式设定主层的厚度。根据电阻的观点，与Al层相比，Cu层更有可能能够减小贴片电极15的厚度。
·栅极端子部GT、源极端子部ST及传输端子部PT
图4(a)～图4(c)分别是示意性地表示栅极端子部GT、源极端子部ST及传输端子部PT的剖视图。
栅极端子部GT包括形成在电介质基板上的栅极总线GL、覆盖栅极总线GL的绝缘层、及栅极端子用上部连接部19g。栅极端子用上部连接部19g在形成于绝缘层的接触孔CH2内，与栅极总线GL接触。在该例子中，覆盖栅极总线GL的绝缘层从电介质基板侧起，包含栅极绝缘层4、第一绝缘层11及第二绝缘层17。栅极端子用上部连接部19g例如是由设置在第二绝缘层17上的透明导电膜形成的透明电极。
源极端子部ST包括形成在电介质基板上(此处为栅极绝缘层4上)的源极总线SL、覆盖源极总线SL的绝缘层、及源极端子用上部连接部19s。源极端子用上部连接部19s在形成于绝缘层的接触孔CH3内，与源极总线SL接触。在该例子中，覆盖源极总线SL的绝缘层包含第一绝缘层11及第二绝缘层17。源极端子用上部连接部19s例如是由设置在第二绝缘层17上的透明导电膜形成的透明电极。
传输端子部PT包括形成在第一绝缘层11上的贴片连接部15p、覆盖贴片连接部15p的第二绝缘层17、及传输端子用上部连接部19p。传输端子用上部连接部19p在形成于第二绝缘层17 的接触孔CH4内，与贴片连接部15p接触。贴片连接部15p由与贴片电极15相同的导电膜形成。传输端子用上部连接部(也称为上部透明电极)19p例如是由设置在第二绝缘层17上的透明导电膜形成的透明电极。在本实施方式中，各端子部的上部连接部19g、19s及19p由相同的透明导电膜形成。
本实施方式有如下优点，即，能够通过形成第二绝缘层17 后的蚀刻工序，同时形成各端子部的接触孔CH2、接触孔CH3、接触孔CH4。详细的制造工艺将后述。
<TFT基板101的制造方法>
TFT基板101例如可通过以下的方法制造。图5是例示TFT基板101的制造工序的图。
首先，在电介质基板上形成金属膜(例如Ti膜)，并使其图案化，由此，形成对准标记21。电介质基板例如能够使用玻璃基板、具有耐热性的塑料基板(树脂基板)等。其次，以覆盖对准标记21的方式形成基底绝缘膜2。例如使用SiO2膜作为基底绝缘膜2。
接着，在基底绝缘膜2上形成包含栅极电极3及栅极总线 GL的栅极金属层。
可与栅极总线GL一体地形成栅极电极3。此处，在电介质基板上，通过溅射法等形成未图示的栅极用导电膜(厚度：例如50nm以上且为500nm以下)。其次，通过使栅极用导电膜图案化而获得栅极电极3及栅极总线GL。栅极用导电膜的材料并无特别限定。能够适当使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金、或者其金属氮化物的膜。此处，形成依次层叠有MoN(厚度：例如50nm)、Al(厚度：例如200nm)及MoN(厚度：例如50nm) 的层叠膜作为栅极用导电膜。
其次，以覆盖栅极金属层的方式形成栅极绝缘层4。可通过化学气相沉积(Chemical Vapor Deposition，CVD)法等形成栅极绝缘层4。栅极绝缘层4能够适当使用氧化硅(SiO2)层、氮化硅(SiNx)层、氧氮化硅(SiOxNy；x＞y)层、氮氧化硅 (SiNxOy；x＞y)层等。栅极绝缘层4也可以具有层叠结构。此处，形成SiNx层(厚度：例如410nm)作为栅极绝缘层4。
其次，在栅极绝缘层4上形成半导体层5及接触层。此处，依次形成本征非晶硅膜(厚度：例如125nm)及n+型非晶硅膜 (厚度：例如65nm)，并图案化，由此获得岛状的半导体层5 及接触层。使用于半导体层5的半导体膜并不限定于非晶硅膜。例如，也可以形成氧化物半导体层作为半导体层5。在此情况下，也可以不在半导体层5与源极、漏极电极之间设置接触层。
其次，在栅极绝缘层4上及接触层上形成源极用导电膜(厚度：例如50nm以上且为500nm以下)，并使其图案化，由此，形成包含源极电极7S、漏极电极7D及源极总线SL的源极金属层。此时，接触层也受到蚀刻，形成彼此分离的源极接触层6S 与漏极接触层6D。
源极用导电膜的材料并无特别限定。能够适当使用包含铝 (Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金、或者其金属氮化物的膜。此处，形成依次层叠有MoN(厚度：例如30nm)、Al(厚度：例如200nm) 及MoN(厚度：例如50nm)的层叠膜作为源极用导电膜。再者，取而代之，也可以形成依次层叠有Ti(厚度：例如30nm)、 MoN(厚度：例如30nm)、Al(厚度：例如200nm)及MoN (厚度：例如50nm)的层叠膜作为源极用导电膜。
此处，例如通过溅射法形成源极用导电膜，并通过湿式蚀刻来使源极用导电膜图案化(源极、漏极分离)。然后，例如通过干式蚀刻，去除接触层中的位于成为半导体层5的沟道区域的区域上的部分而形成间隙部，分离为源极接触层6S及漏极接触层6D。此时，在间隙部中，半导体层5的表面附近也受到蚀刻 (过蚀刻)。
再者，例如在使用依次层叠有Ti膜及Al膜的层叠膜作为源极用导电膜的情况下，也可以在使用例如磷酸醋酸硝酸水溶液，通过湿式蚀刻使Al膜图案化后，通过干式蚀刻同时使Ti膜及接触层(n+型非晶硅层)6图案化。或者，也可一并对源极用导电膜及接触层进行蚀刻。但是，在同时对源极用导电膜或其下层与接触层6进行蚀刻的情况下，有时难以控制整个基板中的半导体层5的蚀刻量(间隙部的挖掘量)的分布。相对于此，若如上所述，通过分开的蚀刻工序来使源极、漏极分离及形成间隙部，则能够更容易地控制间隙部的蚀刻量。
其次，以覆盖TFT10的方式形成第一绝缘层11。在该例子中，第一绝缘层11是以与半导体层5的沟道区域接触的方式配置。另外，通过众所周知的光刻，在第一绝缘层11中形成到达漏极电极7D的接触孔CH1。
第一绝缘层11例如也可以是氧化硅(SiO2)膜、氮化硅 (SiNx)膜、氧氮化硅(SiOxNy；x＞y)膜、氮氧化硅(SiNxOy； x＞y)膜等无机绝缘层。此处，例如通过CVD法，形成厚度例如为330nm的SiNx层作为第一绝缘层11。
其次，在第一绝缘层11上及接触孔CH1内形成贴片用导电膜，并使其图案化。由此，在收发区域R1中形成贴片电极15，在非收发区域R2中形成贴片连接部15p。贴片电极15在接触孔 CH1内与漏极电极7D接触。再者，在本说明书中，有时将由贴片用导电膜形成的包含贴片电极15、贴片连接部15p的层称为“贴片金属层”。
可使用与栅极用导电膜或源极用导电膜相同的材料作为贴片用导电膜的材料。但是，贴片用导电膜被设定得比栅极用导电膜及源极用导电膜更厚。由此，将电磁波的透射率抑制得较低，使贴片电极的薄层电阻减小，从而可减少因贴片电极内的自由电子的振动转变为热而产生的损耗。贴片用导电膜的适当厚度例如为0.4μm以上。若该适当厚度更薄，则电磁波的透射率会达到 30％的程度以上，薄层电阻会达到0.075Ω/sq以上，有可能会产生损耗增大的问题，若比该适当厚度更厚，则有可能会产生缝隙的图案化性变差的问题。另一方面，贴片用导电膜的厚度例如为 3μm以下，更优选为2μm以下。若比该厚度更厚，则基板有时会翘曲。
此处，形成依次层叠有MoN(厚度：例如50nm)、Al(厚度：例如1000nm)及MoN(厚度：例如50nm)的层叠膜 (MoN/Al/MoN)作为贴片用导电膜。再者，取而代之，也可以形成依次层叠有Ti(厚度：例如50nm)、MoN(厚度：例如 50nm)、Al(厚度：例如2000nm)及MoN(厚度：例如50nm) 的叠膜(MoN/Al/MoN/Ti)。或者，取而代之，也可以形成依次层叠有Ti(厚度：例如50nm)、MoN(厚度：例如50nm)、 Al(厚度：例如500nm)及MoN(厚度：例如50nm)的层叠膜(MoN/Al/MoN/Ti)。或者，也可以使用依次层叠有Ti膜、 Cu膜及Ti膜的层叠膜(Ti/Cu/Ti)、或者依次层叠有Ti膜及Cu 膜的层叠膜(Cu/Ti)。
其次，在贴片电极15及第一绝缘层11上形成第二绝缘层 (厚度：例如100nm以上且为300nm以下)17。第二绝缘层 17并无特别限定，例如能够适当使用氧化硅(SiO2)膜、氮化硅 (SiNx)膜、氧氮化硅(SiOxNy；x＞y)膜、氮氧化硅(SiNxOy； x＞y)膜等。此处，形成例如厚度为200nm的SiNx层作为第二绝缘层17。
然后，通过例如使用了氟系气体的干式蚀刻，一并对无机绝缘膜(第二绝缘层17、第一绝缘层11及栅极绝缘层4)进行蚀刻。在蚀刻中，贴片电极15、源极总线SL及栅极总线GL作为蚀刻停止层而发挥功能。由此，在第二绝缘层17、第一绝缘层11及栅极绝缘层4中形成到达栅极总线GL的接触孔CH2，在第二绝缘层17及第一绝缘层11中形成到达源极总线SL的接触孔CH3。另外，在第二绝缘层17中形成到达贴片连接部15p 的接触孔CH4。
在该例子中，因为一并对无机绝缘膜进行蚀刻，所以在所获得的接触孔CH2的侧壁中，第二绝缘层17、第一绝缘层11 及栅极绝缘层4的侧面整合，在接触孔CH3的侧壁中，第二绝缘层17及第一绝缘层11的侧壁整合。再者，在本说明书中，所谓在接触孔内，不同的2个以上的层的“侧面整合”，不仅包含这些层在接触孔内露出的侧面在垂直方向上成为一个面的情况，而且还包含相连而构成锥状等的倾斜面的情况。例如使用相同掩模对这些层进行蚀刻，或将一个层作为掩模而对另一个层进行蚀刻，由此，获得如上所述的结构。
其次，在第二绝缘层17上、及接触孔CH2、CH3、CH4 内，例如通过溅射法形成透明导电膜(厚度：50nm以上且为200 nm以下)。例如能够使用ITO(铟锡氧化物)膜、IZO膜、ZnO 膜(氧化锌膜)等作为透明导电膜。此处，使用厚度例如为100 nm的ITO膜作为透明导电膜。
其次，通过使透明导电膜图案化而形成栅极端子用上部连接部19g、源极端子用上部连接部19s及传输端子用上部连接部 19p。栅极端子用上部连接部19g、源极端子用上部连接部19s 及传输端子用上部连接部19p用于保护在各端子部露出的电极或布线。以所述方式获得栅极端子部GT、源极端子部ST及传输端子部PT。
<缝隙基板201的结构>
其次，更具体地对缝隙基板201的结构进行说明。
图6是示意性地表示缝隙基板201中的天线单元区域U及端子部IT的剖视图。
缝隙基板201包括具有表面及背面的电介质基板51、形成于电介质基板51的表面的第三绝缘层52、形成在第三绝缘层52 上的缝隙电极55、及覆盖缝隙电极55的第四绝缘层58。反射导电板65是以隔着电介质层(空气层)54而与电介质基板51的背面相对的方式配置。缝隙电极55及反射导电板65作为波导 301的波导壁而发挥功能。
在收发区域R1中的缝隙电极55中形成有多个缝隙57。缝隙57是贯穿缝隙电极55的开口。在该例子中，在各天线单元区域U中配置有一个缝隙57。
第四绝缘层58形成在缝隙电极55上及缝隙57内。第四绝缘层58的材料也可以与第三绝缘层52的材料相同。利用第四绝缘层58覆盖缝隙电极55，由此，缝隙电极55与液晶层LC不会直接接触，因此，能够提高可靠性。若缝隙电极55由Cu层形成，则Cu有时会溶析至液晶层LC。另外，若使用薄膜层叠技术，由 Al层形成缝隙电极55，则有时Al层中包含空隙。第四绝缘层 58能够防止液晶材料侵入至Al层的空隙。再者，若通过粘接材料将Al层的铝箔粘贴于电介质基板51，并使其图案化，由此来制作缝隙电极55，则能够避免空隙的问题。
缝隙电极55包含Cu层、Al层等主层55M。缝隙电极55 也可以具有如下层叠结构，该层叠结构包含主层55M、与以包夹该主层55M的方式配置的上层55U及下层55L。根据材料并考虑趋肤效应而设定主层55M的厚度，该主层55M的厚度例如也可以为2μm以上且为30μm以下。典型来说，主层55M的厚度大于上层55U及下层55L的厚度。
在图示的例子中，主层55M为Cu层，上层55U及下层55L 为Ti层。通过将下层55L配置在主层55M与第三绝缘层52之间，能够提高缝隙电极55与第三绝缘层52之间的密合性。另外，通过设置上层55U，能够抑制主层55M(例如Cu层)的腐蚀。
反射导电板65构成波导301的波导壁，因此，优选具有如下厚度，该厚度为表层深度的3倍以上，优选为5倍以上。反射导电板65例如能够使用通过切削制作出的厚度为数毫米的铝板、铜板等。
在非收发区域R2中设置有端子部IT。端子部IT包括缝隙电极55、覆盖缝隙电极55的第四绝缘层58、及上部连接部60。第四绝缘层58包括到达缝隙电极55的开口。上部连接部60在开口内与缝隙电极55接触。在本实施方式中，端子部IT配置在密封区域Rs内，并通过含有导电性粒子的密封树脂而与TFT基板中的传输端子部连接(传输部)。
·传输部
图7是用以对连接TFT基板101的传输端子部PT与缝隙基板201 的端子部IT的传输部进行说明的示意性剖视图。在图7中，对与图1～图4相同的结构要素标记了相同的参照附图标记。
在传输部中，端子部IT的上部连接部60与TFT基板101 中的传输端子部PT的传输端子用上部连接部19p电连接。在本实施方式中，经由包含导电性珠粒71的树脂(密封树脂)73(有时也称为“密封部73”)而连接上部连接部60与传输端子用上部连接部19p。
上部连接部60、19p均为ITO膜、IZO膜等透明导电层，且有时在其表面形成氧化膜。若形成氧化膜，则无法确保透明导电层彼此的电连接，接触电阻有可能会升高。相对于此，在本实施方式中，经由包含导电性珠粒(例如Au珠粒)71的树脂来粘接这些透明导电层，因此，即使形成表面氧化膜，导电性珠粒也会穿破(贯穿)表面氧化膜，由此，可抑制接触电阻的增大。导电性珠粒71也可以不仅贯穿表面氧化膜，而且还贯穿透明导电层即上部连接部60、19p，并直接与贴片连接部15p及缝隙电极 55接触。
传输部既可以配置于扫描天线1000的中心部及周缘部(即，从扫描天线1000的法线方向观察时的环状的收发区域R1的内侧及外侧)这两个部分，也可以仅配置于任一个部分。传输部既可以配置在封入液晶的密封区域Rs内，也可以配置在密封区域Rs 的外侧(液晶层的相反侧)。
<缝隙基板201的制造方法>
缝隙基板201例如可通过以下的方法制造。
首先，在电介质基板上形成第三绝缘层(厚度：例如200nm) 52。电介质基板能够使用玻璃基板、树脂基板等对于电磁波的透射率高(介电常数εM及介质损耗tanδM小)的基板。电介质基板优选较薄，以抑制电磁波的衰减。例如，也可以在玻璃基板的表面，通过后述的工艺形成缝隙电极55等结构要素后，从背面侧使玻璃基板变薄。由此，能够将玻璃基板的厚度减小至例如500 μm以下。
在使用树脂基板作为电介质基板的情况下，可以将TFT等结构要素直接形成在树脂基板上，也可以使用转印法而形成在树脂基板上。根据转印法，例如在玻璃基板上形成树脂膜(例如聚酰亚胺膜)，并在树脂膜上，通过后述的工艺形成结构要素后，使形成有结构要素的树脂膜与玻璃基板分离。一般来说，树脂的介电常数εM及介质损耗tanδM小于玻璃的介电常数εM及介质损耗tanδM。树脂基板的厚度例如为3μm～300μm。树脂材料除了能够使用聚酰亚胺之外，例如还能够使用液晶高分子。
第三绝缘层52并无特别限定，例如能够适当使用氧化硅 (SiO2)膜、氮化硅(SiNx)膜、氧氮化硅(SiOxNy；x＞y)膜、氮氧化硅(SiNxOy；x＞y)膜等。
其次，在第三绝缘层52上形成金属膜，并使其图案化，由此，获得包括多个缝隙57的缝隙电极55。也可以使用厚度为2 μm～5μm的Cu膜(或Al膜)作为金属膜。此处，使用依次层叠有Ti膜、Cu膜及Ti膜的层叠膜。再者，取而代之，也可以形成依次层叠有Ti(厚度：例如50nm)及Cu(厚度：例如5000nm) 的层叠膜。
然后，在缝隙电极55上及缝隙57内形成第四绝缘层(厚度：例如100nm或200nm)58。第四绝缘层58的材料也可以与第三绝缘层的材料相同。然后，在非收发区域R2中，在第四绝缘层58中形成到达缝隙电极55的开口部。
其次，在第四绝缘层58上及第四绝缘层58的开口部内形成透明导电膜，并使其图案化，由此，形成在开口部内与缝隙电极55接触的上部连接部60。由此，获得端子部IT。
<TFT10的材料及结构>
在本实施方式中，使用以半导体层5为活性层的TFT作为配置于各像素的开关元件。半导体层5并不限定于非晶硅层，也可以是多晶硅层、氧化物半导体层。
在使用氧化物半导体层的情况下，氧化物半导体层中所含的氧化物半导体可以是非晶氧化物半导体，也可以是具有晶态部分的晶态氧化物半导体。作为晶态氧化物半导体，可列举多晶氧化物半导体、微晶氧化物半导体、c轴与层面大致垂直地配向的晶态氧化物半导体等。
氧化物半导体层也可以具有2层以上的层叠结构。在氧化物半导体层具有层叠结构的情况下，氧化物半导体层也可以包含非晶态氧化物半导体层与晶态氧化物半导体层。或者，也可以包含晶体结构不同的多个晶态氧化物半导体层。另外，还可以包含多个非晶态氧化物半导体层。在氧化物半导体层具有包含上层与下层的双层结构的情况下，上层中所含的氧化物半导体的能隙优选大于下层中所含的氧化物半导体的能隙。但是，在这些层的能隙差异较小的情况下，下层的氧化物半导体的能隙也可以大于上层的氧化物半导体的能隙。
非晶态氧化物半导体及所述各晶态氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体层的结构等例如已记载于日本专利特开2014-007399号公报。将日本专利特开 2014-007399号公报的全部公开内容引用于本说明书作为参考。
氧化物半导体层例如也可以包含In、Ga及Zn中的至少一种金属元素。在本实施方式中，氧化物半导体层例如包含 In-Ga-Zn-O系的半导体(例如氧化铟镓锌)。此处，In-Ga-Zn-O 系的半导体是In(铟)、Ga(镓)、Zn(锌)的三元氧化物，In、 Ga及Zn的比例(组成比)并无特别限定，例如包含In：Ga： Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。此种氧化物半导体层可由包含In-Ga-Zn-O系的半导体的氧化物半导体膜形成。再者，有时将具有如下活性层的沟道蚀刻型的 TFT称为“CE-OS-TFT”，该活性层包含In-Ga-Zn-O系的半导体等氧化物半导体。
In-Ga-Zn-O系的半导体也可以是非晶态，也可以是晶态。晶态In-Ga-Zn-O系的半导体优选为c轴与层面大致垂直地配向的晶态In-Ga-Zn-O系的半导体。
再者，晶态In-Ga-Zn-O系的半导体的晶体结构例如已公开在所述日本专利特开2014-007399号公报、日本专利特开 2012-134475号公报、日本专利特开2014-209727号公报等中。将日本专利特开2012-134475号公报及日本专利特开 2014-209727号公报的全部公开内容引用于本说明书作为参考。具有In-Ga-Zn-O系半导体层的TFT具有高迁移率(为a-SiTFT 的20倍以上)及低泄漏电流(不足a-SiTFT的百分之一)，因此，适合用作驱动TFT(例如设置于非收发区域的驱动电路中所含的TFT)及设置于各天线单元区域的TFT。
氧化物半导体层也可以包含其他氧化物半导体来代替 In-Ga-Zn-O系半导体。例如也可以包含In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体是In(铟)、 Sn(锡)及Zn(锌)的三元氧化物。或者，氧化物半导体层也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O 系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、 In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、 Hf-In-Zn-O系半导体、Al-Ga-Zn-O系半导体、Ga-Zn-O系半导体等。
在图3所示的例子中，TFT10是具有底部栅极结构的沟道蚀刻型的TFT。在“沟道蚀刻型的TFT”中，沟道区域上未形成蚀刻停止层，源极及漏极电极的沟道侧的端部下表面是以与半导体层的上表面接触的方式配置。例如在半导体层上形成源极、漏极电极用的导电膜，并进行源极、漏极分离，由此，沟道蚀刻型的TFT。在源极、漏极分离工序中，有时沟道区域的表面部分会受到蚀刻。
再者，TFT10也可以是沟道区域上形成有蚀刻停止层的蚀刻停止层型TFT。在蚀刻停止层型TFT中，源极及漏极电极的沟道侧的端部下表面例如位于蚀刻停止层上。例如在形成覆盖半导体层中的成为沟道区域的部分的蚀刻停止层后，在半导体层及蚀刻停止层上形成源极、漏极电极用的导电膜，并进行源极、漏极分离，由此，形成蚀刻停止层型TFT。
另外，TFT10具有源极及漏极电极与半导体层的上表面接触的顶部接触结构，但源极及漏极电极也可以与半导体层的下表面接触的方式配置(底部接触结构)。而且，TFT10可以是在半导体层的电介质基板侧具有栅极电极的底部栅极结构，也可以是在半导体层的上方具有栅极电极的顶部栅极结构。
(第二实施方式)
参照附图对第二实施方式的扫描天线进行说明。本实施方式的扫描天线中的TFT基板与图2所示的TFT基板101的不同点在于：成为各端子部的上部连接部的透明导电层设置在TFT基板中的第一绝缘层与第二绝缘层之间。
图8(a)～图8(c)分别是表示本实施方式中的TFT基板102的栅极端子部GT、源极端子部ST及传输端子部PT的剖视图。对与图4相同的结构要素标记相同的参照附图标记并省略说明。再者，天线单元区域U的剖面结构与所述实施方式(图3) 相同，因此，省略图示及说明。
本实施方式中的栅极端子部GT包括形成在电介质基板上的栅极总线GL、覆盖栅极总线GL的绝缘层、及栅极端子用上部连接部19g。栅极端子用上部连接部19g在形成于绝缘层的接触孔CH2内，与栅极总线GL接触。在该例子中，覆盖栅极总线 GL的绝缘层包含栅极绝缘层4及第一绝缘层11。在栅极端子用上部连接部19g及第一绝缘层11上形成有第二绝缘层17。第二绝缘层17包括使栅极端子用上部连接部19g的一部分露出的开口部18g。在该例子中，第二绝缘层17的开口部18g也可以使接触孔CH2整体露出的方式配置。
源极端子部ST包括形成在电介质基板上(此处为栅极绝缘层4上)的源极总线SL、覆盖源极总线SL的绝缘层、及源极端子用上部连接部19s。源极端子用上部连接部19s在形成于绝缘层的接触孔CH3内，与源极总线SL接触。在该例子中，覆盖源极总线SL的绝缘层仅包含第一绝缘层11。第二绝缘层17延伸设置在源极端子用上部连接部19s及第一绝缘层11上。第二绝缘层17包括使源极端子用上部连接部19s的一部分露出的开口部18s。第二绝缘层17的开口部18s也可以使接触孔CH3整体露出的方式配置。
传输端子部PT包括由与源极总线SL相同的导电膜(源极用导电膜)形成的源极连接布线7p、延伸设置在源极连接布线 7p上的第一绝缘层11、形成在第一绝缘层11上的传输端子用上部连接部19p及贴片连接部15p。
在第一绝缘层11中设置有使源极连接布线7p露出的接触孔CH5及接触孔CH6。传输端子用上部连接部19p配置在第一绝缘层11上及接触孔CH5内，并在接触孔CH5内，与源极连接布线7p接触。贴片连接部15p配置在第一绝缘层11上及接触孔CH6内，并在接触孔CH6内，与源极连接布线7p接触。传输端子用上部连接部19p是由透明导电膜形成的透明电极。贴片连接部15p由与贴片电极15相同的导电膜形成。再者，各端子部的上部连接部19g、19s及19p也可以由相同的透明导电膜形成。
第二绝缘层17延伸设置在传输端子用上部连接部19p、贴片连接部15p及第一绝缘层11上。第二绝缘层17包括使传输端子用上部连接部19p的一部分露出的开口部18p。在该例子中，第二绝缘层17的开口部18p是以使接触孔CH5整体露出的方式配置。另一方面，贴片连接部15p由第二绝缘层17覆盖。
这样，在本实施方式中，通过形成于源极金属层的源极连接布线7p，将传输端子部PT的传输端子用上部连接部19p与贴片连接部15p电连接。虽未图示，但与所述实施方式同样地，传输端子用上部连接部19p通过含有导电性粒子的密封树脂而与缝隙基板201中的缝隙电极连接。
在所述实施方式中，在形成第二绝缘层17后，一并形成深度不同的接触孔CH1～接触孔CH4。例如在栅极端子部GT上，对较厚的绝缘层(栅极绝缘层4、第一绝缘层11及第二绝缘层 17)进行蚀刻，而在传输端子部PT上，仅对第二绝缘层17进行蚀刻。因此，成为浅接触孔的基底的导电膜(例如贴片电极用导电膜)有可能会在蚀刻时受到大损伤。
相对于此，在本实施方式中，在形成第二绝缘层17之前，形成接触孔CH1～接触孔CH3、接触孔CH5、接触孔CH6。这些接触孔仅形成于第一绝缘层11，或形成于第一绝缘层11及栅极绝缘层4的层叠膜，因此，与所述实施方式相比，能够减小一并形成的接触孔的深度差异。因此，能够减少对于成为接触孔的基底的导电膜造成的损伤。特别是在使用Al膜作为贴片电极用导电膜的情况下，若使ITO膜与Al膜直接接触，则无法获得良好的接触，因此，有时在Al膜的上层形成MoN层等间隙层。在此种情况下，无需考虑蚀刻时的损伤而增大间隙层的厚度，因此有利。
<TFT基板102的制造方法>
TFT基板102例如可通过如下所述的方法制造。图9是例示TFT 基板102的制造工序的图。再者，以下，在各层的材料、厚度、形成方法等与所述TFT基板101相同的情况下，省略说明。
首先，通过与TFT基板101相同的方法，在电介质基板上形成对准标记、基底绝缘层、栅极金属层、栅极绝缘层、半导体层、接触层及源极金属层而获得TFT。在形成源极金属层的工序中，除了由源极用导电膜形成源极及漏极电极、源极总线之外，还形成源极连接布线7p。
其次，以覆盖源极金属层的方式形成第一绝缘层11。然后，一并对第一绝缘层11及栅极绝缘层4进行蚀刻，形成接触孔 CH1～接触孔CH3、接触孔CH5、接触孔CH6。在蚀刻过程中，源极总线SL及栅极总线GL作为蚀刻停止层而发挥功能。由此，在收发区域R1中，在第一绝缘层11中形成到达TFT的漏极电极的接触孔CH1。另外，在非收发区域R2中，在第一绝缘层11 及栅极绝缘层4中形成到达栅极总线GL的接触孔CH2，在第一绝缘层11中形成到达源极总线SL的接触孔CH3及到达源极连接布线7p的接触孔CH5、接触孔CH6。也可以将接触孔CH5配置于密封区域Rs，将接触孔CH6配置于密封区域Rs的外侧。或者，也可以将两者均配置于密封区域Rs的外部。
其次，在第一绝缘层11上及接触孔CH1～接触孔CH3、接触孔CH5、接触孔CH6中形成透明导电膜，并使其图案化。由此，形成在接触孔CH2内与栅极总线GL接触的栅极端子用上部连接部19g、在接触孔CH3内与源极总线SL接触的源极端子用上部连接部19s、及在接触孔CH5内与源极连接布线7p接触的传输端子用上部连接部19p。
其次，在第一绝缘层11上、栅极端子用上部连接部19g、源极端子用上部连接部19s、传输端子用上部连接部19p上及接触孔CH1、CH6内形成贴片电极用导电膜，并使其图案化。由此，在收发区域R1中，形成在接触孔CH1内与漏极电极7D接触的贴片电极15，在非收发区域R2中，形成在接触孔CH6内与源极连接布线7p接触的贴片连接部15p。也可以通过湿式蚀刻来使贴片电极用导电膜图案化。此处，使用能够增大透明导电膜(ITO等)与贴片电极用导电膜(例如Al膜)之间的蚀刻选择比的蚀刻剂。由此，在使贴片电极用导电膜图案化时，能够使透明导电膜作为蚀刻停止层而发挥功能。源极总线SL、栅极总线GL及源极连接布线7p中的通过接触孔CH2、接触孔CH3、接触孔CH5而露出的部分由蚀刻停止层(透明导电膜)覆盖，因此不会受到蚀刻。
接着，形成第二绝缘层17。然后，通过例如使用了氟系气体的干式蚀刻来使第二绝缘层17图案化。由此，在第二绝缘层 17中设置使栅极端子用上部连接部19g露出的开口部18g、使源极端子用上部连接部19s露出的开口部18s及使传输端子用上部连接部19p露出的开口部18p。以所述方式获得TFT基板102。
(第三实施方式)
参照附图对第三实施方式的扫描天线进行说明。本实施方式的扫描天线中的TFT基板与图8所示的TFT基板102的不同点在于：未将包含透明导电膜的上部连接部设置于传输端子部。
图10(a)～图10(c)分别是表示本实施方式中的TFT 基板103的栅极端子部GT、源极端子部ST及传输端子部PT的剖视图。对与图8相同的结构要素标记相同的参照附图标记并省略说明。再者，天线单元区域U的结构与所述实施方式(图3) 相同，因此，省略图示及说明。
栅极端子部GT及源极端子部ST的结构与图8所示的TFT 基板102的栅极端子部及源极端子部的结构相同。
传输端子部PT包括形成在第一绝缘层11上的贴片连接部 15p、与堆叠在贴片连接部15p上的保护导电层23。第二绝缘层 17延伸设置在保护导电层23上，且包括使保护导电层23的一部分露出的开口部18p。另一方面，贴片电极15由第二绝缘层17覆盖。
<TFT基板103的制造方法>
TFT基板103例如通过如下所述的方法制造。图11是例示TFT 基板103的制造工序的图。再者，以下，在各层的材料、厚度、形成方法等与所述TFT基板101相同的情况下，省略说明。
首先，通过与TFT基板101相同的方法，在电介质基板上形成对准标记、基底绝缘层、栅极金属层、栅极绝缘层、半导体层、接触层及源极金属层而获得TFT。
其次，以覆盖源极金属层的方式形成第一绝缘层11。然后，一并对第一绝缘层11及栅极绝缘层4进行蚀刻，形成接触孔 CH1～接触孔CH3。在蚀刻过程中，源极总线SL及栅极总线GL 作为蚀刻停止层而发挥功能。由此，在第一绝缘层11中形成到达TFT的漏极电极的接触孔CH1，并且在第一绝缘层11及栅极绝缘层4中形成到达栅极总线GL的接触孔CH2，在第一绝缘层 11中形成到达源极总线SL的接触孔CH3。不在形成传输端子部的区域中形成接触孔。
其次，在第一绝缘层11上及接触孔CH1、接触孔CH2、接触孔CH3内形成透明导电膜，并使其图案化。由此，形成在接触孔CH2内与栅极总线GL接触的栅极端子用上部连接部19g、及在接触孔CH3内与源极总线SL接触的源极端子用上部连接部 19s。在形成传输端子部的区域中，去除透明导电膜。
其次，在第一绝缘层11上、栅极端子用上部连接部19g 及源极端子用上部连接部19s上、及接触孔CH1内形成贴片电极用导电膜，并使其图案化。由此，在收发区域R1中，形成在接触孔CH1内与漏极电极7D接触的贴片电极15，在非收发区域R2中形成贴片连接部15p。与所述实施方式同样地，使用能够确保透明导电膜(ITO等)与贴片电极用导电膜之间的蚀刻选择比的蚀刻剂来使贴片电极用导电膜图案化。
接着，在贴片连接部15p上形成保护导电层23。能够使用 Ti层、ITO层及IZO(铟锌氧化物)层等(厚度：例如50nm以上且为100nm以下)作为保护导电层23。此处，使用Ti层(厚度：例如50nm)作为保护导电层23。再者，也可以在贴片电极 15上形成保护导电层。
其次，形成第二绝缘层17。然后，通过例如使用了氟系气体的干式蚀刻来使第二绝缘层17图案化。由此，在第二绝缘层 17中设置使栅极端子用上部连接部19g露出的开口部18g、使源极端子用上部连接部19s露出的开口部18s、及使保护导电层23 露出的开口部18p。以所述方式获得TFT基板103。
<缝隙基板203的结构>
图12是用以说明本实施方式中的对TFT基板103的传输端子部 PT与缝隙基板203的端子部IT进行连接的传输部的示意性剖视图。在图12中，对与所述实施方式相同的结构要素标记了相同的参照附图标记。
首先，对本实施方式中的缝隙基板203进行说明。缝隙基板203包括电介质基板51、形成于电介质基板51的表面的第三绝缘层52、形成在第三绝缘层52上的缝隙电极55、及覆盖缝隙电极55的第四绝缘层58。反射导电板65是以隔着电介质层(空气层)54而与电介质基板51的背面相对的方式配置。缝隙电极 55及反射导电板65作为波导301的波导壁而发挥功能。
缝隙电极55具有将Cu层或Al层作为主层55M的层叠结构。在收发区域R1中，在缝隙电极55中形成有多个缝隙57。收发区域R1中的缝隙电极55的结构与参照图6所述的缝隙基板 201的结构相同。
在非收发区域R2中设置有端子部IT。在端子部IT中，在第四绝缘层58中设置有使缝隙电极55的表面露出的开口。缝隙电极55的露出的区域成为接触面55c。这样，在本实施方式中，缝隙电极55的接触面55c并未由第四绝缘层58覆盖。
在传输部中，经由包含导电性珠粒71的树脂(密封树脂) 而连接TFT基板103中的覆盖贴片连接部15p的保护导电层23、与缝隙基板203中的缝隙电极55的接触面55c。
本实施方式中的传输部与所述实施方式同样地，既可以配置于扫描天线的中心部及周缘部这两个部分，也可以仅配置于任一个部分。另外，既可以配置在密封区域Rs内，也可以配置在密封区域Rs的外侧(液晶层的相反侧)。
在本实施方式中，未在传输端子部PT及端子部IT的接触面上设置透明导电膜。因此，能够经由含有导电性粒子的密封树脂来连接保护导电层23与缝隙基板203的缝隙电极55。
另外，本实施方式与第一实施方式(图3及图4)相比，一并形成的接触孔的深度差异小，因此，能够减小对于成为接触孔的基底的导电膜造成的损伤。
<缝隙基板203的制造方法>
以如下所述的方式制造缝隙基板203。各层的材料、厚度及形成方法与缝隙基板201相同，因此，省略说明。
首先，通过与缝隙基板201相同的方法，在电介质基板上形成第三绝缘层52及缝隙电极55，在缝隙电极55中形成多个缝隙57。其次，在缝隙电极55上及缝隙57内形成第四绝缘层 58。然后，以使缝隙电极55的成为接触面的区域露出的方式，在第四绝缘层58中设置开口部18p。以所述方式制造缝隙基板 203。
<内部加热器结构>
如上所述，优选天线的天线单元中所使用的液晶材料的介电各向异性ΔεM大。但是，介电各向异性ΔεM大的液晶材料(向列液晶) 的粘度大，存在响应速度慢的问题。特别是若温度下降，则粘度会上升。移动体(例如船舶、航空器、汽车)所搭载的扫描天线的环境温度会发生变动。因此，优选能够将液晶材料的温度调整至某程度以上，例如30℃以上或45℃以上。优选以使向列液晶材料的粘度达到大致10cP(厘泊)以下的方式，对设定温度进行设定。
本发明的实施方式的扫描天线优选除了具有所述结构之外，还具有内部加热器结构。内部加热器优选为利用焦耳热的电阻加热方式的加热器。加热器用的电阻膜的材料并无特别限定，例如能够使用ITO或IZO等电阻率较高的导电材料。另外，也可以利用金属(例如镍铬合金、钛、铬、铂、镍、铝、铜)的细线或网来形成电阻膜，以调整电阻值。也能够使用ITO或IZO等的细线或网。只要根据所需的发热量来设定电阻值即可。
例如，在直径为340mm的圆的面积(约90,000mm2)中，为了在100V交流(60Hz)下，使电阻膜的发热温度为30℃，只要将电阻膜的电阻值设为139Ω，将电流设为0.7A，将电力密度设为800W/m2即可。在相同面积中，为了在100V交流(60 Hz)下，使电阻膜的发热温度为45℃，只要将电阻膜的电阻值设为82Ω，将电流设为1.2A，将电力密度设为1350W/m2即可。
只要不会对扫描天线的动作产生影响，加热器用的电阻膜也可以设置于任何位置，但为了有效地对液晶材料进行加热，优选设置在液晶层附近。例如，如图13(a)所示的TFT基板104 所示，也可以在电介质基板1的大致整个面上形成电阻膜68。图13(a)是包括加热器用电阻膜68的TFT基板104的示意性平面图。电阻膜68例如由图3所示的基底绝缘膜2覆盖。以具有足够的绝缘耐压的方式形成基底绝缘膜2。
电阻膜68优选包括开口部68a、开口部68b及开口部68c。当贴合了TFT基板104与缝隙基板时，缝隙57位于与贴片电极 15相对的位置。此时，以在与缝隙57的边缘相隔距离d的周围不存在电阻膜68的方式配置开口部68a。d例如为0.5mm。另外，优选也在辅助电容CS的下部配置开口部68b，且也在TFT 的下部配置开口部68c。
再者，天线单元U的尺寸例如为4mm×4mm。另外，如图13(b)所示，例如缝隙57的宽度s2为0.5mm，缝隙57的长度s1为3.3mm，缝隙57的宽度方向的贴片电极15的宽度p2 为0.7mm，缝隙的长度方向的贴片电极15的宽度p1为0.5mm。再者，天线单元U、缝隙57及贴片电极15的尺寸、形状、配置关系等并不限定于图13(a)及图13(b)所示的例子。
也可以形成封闭导电层，以进一步减小来自加热器用电阻膜68的电场的影响。封闭导电层例如在基底绝缘膜2上，形成于电介质基板1的大致整个面。在封闭导电层中，无需像电阻膜 68那样设置开口部68a、开口部68b，但优选设置开口部68c。封闭导电层例如由铝层形成，且被设为接地电位。
另外，优选以能够均一地对液晶层进行加热的方式，使电阻膜的电阻值具有分布。关于液晶层的温度分布，最高温度－最低温度(温度不均)例如优选为15℃以下。若温度不均超过15℃，则相位差调制会在面内产生偏差，有时会产生无法形成良好的波束这一不利情况。另外，若液晶层的温度接近Tni点(例如125℃)，则ΔεM会变小，因此不理想。
参照图14(a)、图14(b)及图15(a)～图15(c)对电阻膜的电阻值的分布进行说明。在图14(a)、图14(b)及图15(a)～图15(c)中表示电阻加热结构80a～电阻加热结构 80e的示意性结构与电流的分布。电阻加热结构包括电阻膜与加热器用端子。
图14(a)所示的电阻加热结构80a包括第一端子82a、第二端子84a及连接于该第一端子82a与第二端子84a的电阻膜86a。第一端子82a配置于圆的中心，第二端子84a沿着整个圆周配置。此处，圆对应于收发区域R1。若对第一端子82a与第二端子84a 之间供应直流电压，则例如电流IA会呈辐射状地从第一端子82a 流入至第二端子84a。因此，即使电阻膜86a的面内的电阻值固定，该电阻膜86a也能够均一地发热。当然，电流的流向也可以是从第二端子84a朝向第一端子82a的方向。
图14(b)所示的电阻加热结构80b包括第一端子82b、第二端子84b及连接于该第一端子82b与第二端子84b的电阻膜 86b。第一端子82b及第二端子84b沿着圆周彼此邻接地配置。电阻膜86b的电阻值具有面内分布，使得电阻膜86b中的由流经第一端子82b与第二端子84b之间的电流IA产生的每单位面积的发热量保持固定。例如在利用细线构成电阻膜86的情况下，只要根据细线的粗细度、或细线的密度来调整电阻膜86b的电阻值的面内分布即可。
图15(a)所示的电阻加热结构80c包括第一端子82c、第二端子84c及连接于该第一端子82c与第二端子84c的电阻膜86c。第一端子82c沿着圆的上侧半部分的圆周配置，第二端子84c沿着圆的下侧半部分的圆周配置。在利用例如在第一端子82c与第二端子84c之间上下延伸的细线来构成电阻膜86c的情况下，例如以使中央附近的细线的粗细度或密度增大的方式进行调整，使得由电流IA产生的每单位面积的发热量在面内保持固定。
图15(b)所示的电阻加热结构80d包括第一端子82d、第二端子84d及连接于该第一端子82d与第二端子84d的电阻膜 86d。第一端子82d与第二端子84d分别是以沿着圆的直径向上下方向、左右方向延伸的方式设置。图中虽已简化，但第一端子 82d与第二端子84d彼此绝缘。
另外，图15(c)所示的电阻加热结构80e包括第一端子 82e、第二端子84e及连接于该第一端子82e与第二端子84e的电阻膜86e。电阻加热结构80e与电阻加热结构80d不同，第一端子82e及第二端子84e均包括从圆的中心向上下左右这四个方向延伸的四个部分。彼此成90度的第一端子82e的部分与第二端子84e的部分是以使电流IA顺时针流动的方式配置。
在电阻加热结构80d及电阻加热结构80e中，均以越靠近圆周，则电流IA越多的方式，例如以使靠近圆周的一侧的细线变粗，密度升高的方式进行调整，使得每单位面积的发热量在面内变得均一。
此种内部加热器结构例如也可以在检测扫描天线的温度，且该温度低于预先设定的温度时，自动进行动作。当然，也可以呼应使用者的操作而进行动作。
<外部加热器结构>
本发明实施方式的扫描天线也可以具有外部加热器结构来代替所述内部加热器结构，或者也可以具有内部加热器结构及外部加热器结构。虽能够使用众所周知的各种加热器作为外部加热器，但优选利用焦耳热的电阻加热方式的加热器。将加热器内的进行加热的部分称为加热部。以下，说明使用电阻膜作为加热部的例子。以下，电阻膜由参照附图标记68表示。
例如，优选像图16(a)及图16(b)所示的液晶面板100Pa 或液晶面板100Pb那样，配置加热器用的电阻膜68。此处，液晶面板100Pa及液晶面板100Pb包括图1所示的扫描天线1000 的TFT基板101、缝隙基板201及设置在该TFT基板101与缝隙基板201之间的液晶层LC，而且在TFT基板101的外侧包括包含电阻膜68的电阻加热结构。可将电阻膜68形成在TFT基板101的电介质基板1的液晶层LC侧，但因为TFT基板101的制造工艺会变复杂，所以优选配置在TFT基板101的外侧(液晶层LC的相反侧)。
图16(a)所示的液晶面板100Pa包括：加热器用电阻膜 68，形成于TFT基板101的电介质基板1外侧的表面；以及保护层69a，覆盖加热器用电阻膜68。也可以省略保护层69a。扫描天线例如收容于塑料制的壳体，因此，用户不会直接触碰电阻膜68。
电阻膜68例如能够使用众所周知的薄膜沉积技术(例如溅射法、CVD法)、涂布法或印刷法而形成于电介质基板1外侧的表面。根据需要而使电阻膜68图案化。图案化例如通过光刻工艺进行。
如关于内部加热器结构所述，加热器用的电阻膜68的材料并无特别限定，例如能够使用ITO或IZO等电阻率较高的导电材料。另外，也可利用金属(例如镍铬合金、钛、铬、铂、镍、铝、铜)的细线或网来形成电阻膜68，以调整电阻值。也能够使用ITO或IZO等的细线或网。只要根据所需的发热量来设定电阻值即可。
保护层69a由绝缘材料形成，且是以覆盖电阻膜68的方式形成。也可以使电阻膜68图案化，且不在电介质基板1露出的部分形成保护层69a。如下所述，以不使天线性能下降的方式使电阻膜68图案化。在天线性能因存在形成保护层69a的材料而下降的情况下，优选使用与电阻膜68同样地经过图案化后的保护层69a。
也可以通过湿式工艺、干式工艺中的任一种工艺形成保护层69a。例如，对形成有电阻膜68的电介质基板1的表面给予液状的硬化性树脂(或树脂的前驱物)或溶液后，使硬化性树脂硬化，由此，形成该保护层69a。液状的树脂或树脂的溶液通过各种涂布法(例如使用槽式涂布机、旋涂机、喷涂)或各种印刷法，以达到规定厚度的方式被给予电介质基板1的表面。然后，根据树脂的种类进行室温硬化、加热硬化或光硬化，由此，能够利用绝缘性树脂膜来形成保护层69a。绝缘性树脂膜例如可通过光刻工艺而图案化。
能够适当使用硬化性树脂材料作为形成保护层69a的材料。硬化性树脂材料包含热硬化类型及光硬化类型。另外，热硬化类型包含热交联类型及热聚合类型。
热交联型树脂材料例如可列举环氧系化合物(例如环氧树脂)与胺系化合物的组合、环氧系化合物与酰肼系化合物的组合、环氧系化合物与醇系化合物(例如包含苯酚树脂)的组合、环氧系化合物与羧酸系化合物(例如包含酸酐)的组合、异氰酸酯系化合物与胺系化合物的组合、异氰酸酯系化合物与酰肼系化合物的组合、异氰酸酯系化合物与醇系化合物的组合(例如包含聚氨酯树脂)、异氰酸酯系化合物与羧酸系化合物的组合。另外，阳离子聚合型粘接材料例如可列举环氧系化合物与阳离子聚合起始剂的组合(代表性的阳离子聚合起始剂、芳香族锍盐)。自由基聚合型树脂材料例如可列举各种丙烯酸、甲基丙烯酸、氨酯改性丙烯酸(甲基丙烯酸)树脂等包含乙烯基的单体及/或低聚物与自由基聚合起始剂的组合(代表性的自由基聚合起始剂：偶氮系化合物(例如AIBN(偶氮二异丁腈))，开环聚合型树脂材料例如可列举环氧乙烷系化合物、乙烯亚胺系化合物、硅氧烷系化合物。此外，能够使用马来酰亚胺树脂、马来酰亚胺树脂与胺的组合、马来酰亚胺与甲基丙烯酸化合物的组合、双马来酰亚胺三嗪树脂及聚苯醚树脂。另外，也能够适当地使用聚酰亚胺。再者，以包含聚酰亚胺的前驱物即聚酰胺酸的含义使用“聚酰亚胺”。聚酰亚胺例如可与环氧系化合物或异氰酸酯系化合物组合地使用。
根据耐热性、化学稳定性、机械特性的观点，优选使用热硬化性类型的树脂材料。特别优选包含环氧树脂或聚酰亚胺树脂的树脂材料，根据机械特性(特别是机械强度)及吸湿性的观点，优选包含聚酰亚胺树脂的树脂材料。也能够混合地使用聚酰亚胺树脂与环氧树脂。另外，也可以在聚酰亚胺树脂及/或环氧树脂中混合热塑性树脂及/或弹性体。而且，还可以在聚酰亚胺树脂及/或环氧树脂中混合经过橡胶改性的树脂。通过对热塑性树脂或弹性体进行混合，能够提高柔软性或韧性(韧度)。即便使用经过橡胶改性的树脂，也能够获得同样的效果。
光硬化类型会因紫外线或可见光而引起交联反应及/或聚合反应，发生硬化。在光硬化类型中，例如有自由基聚合类型与阳离子聚合类型。代表性的自由基聚合类型为丙烯酸树脂(环氧改性丙烯酸树脂、氨酯改性丙烯酸树脂、有机硅改性丙烯酸树脂) 与光聚合起始剂的组合。紫外光用自由基聚合起始剂例如可列举苯乙酮型及苯甲酮型。可见光用自由基聚合起始剂例如能够列举苯甲基型及噻吨酮型。代表性的阳离子聚合类型为环氧系化合物与光致阳离子聚合起始剂的组合。光致阳离子聚合起始剂例如能够列举碘鎓盐系化合物。再者，还能够使用同时具有光硬化性与热硬化性的树脂材料。
图16(b)所示的液晶面板100Pb与液晶面板100Pa的不同点在于：电阻膜68与电介质基板1之间还包括粘接层67。另外，不同点在于：使用预先制作的高分子膜或玻璃板来形成保护层69b。
例如，以如下所述的方式制造利用高分子膜形成有保护层69b的液晶面板100Pb。
首先，准备成为保护层69b的绝缘性高分子膜。高分子膜例如可使用聚对苯二甲酸乙二酯、聚萘二甲酸乙二酯等的聚酯膜、聚苯砜及聚酰亚胺、聚酰胺等的超级工程塑料膜。高分子膜的厚度(即，保护层69b的厚度)例如为5μm以上且为200μm以下。
在该高分子膜的一个表面上形成电阻膜68。电阻膜68可通过所述方法形成。可以使电阻膜68图案化，也可以根据需要而使高分子膜也图案化。
使用粘接材料，将形成有电阻膜68的高分子膜(即，一体地形成有保护层69b与电阻膜68的部件)粘贴于电介质基板1。粘接材料能够使用与用以形成所述保护层69a的硬化性树脂相同的硬化性树脂。而且，也能够使用热熔型树脂材料(粘接材料)。热熔型树脂材料以热塑性树脂为主成分，通过加热而熔融，通过冷却而固化。例示聚烯烃系(例如聚乙烯、聚丙烯)、聚酰胺系、乙烯醋酸乙烯酯系。另外，具有反应性的聚氨酯系的热熔树脂材料(粘接材料)也已有售。根据粘接性及耐久性的观点，优选反应性聚氨酯系。
另外，粘接层67也可以与电阻膜68及保护层(高分子膜) 69b同样地图案化。但是，粘接层67只要能够将电阻膜68及保护层69b固定于电介质基板1即可，因此，也可以小于电阻膜 68及保护层69b。
也能够使用玻璃板代替高分子膜来形成保护层69b。制造工艺可与使用高分子膜的情况相同。玻璃板的厚度优选为1mm 以下，更优选为0.7mm以下。玻璃板的厚度无特别的下限，但根据处理性的观点，玻璃板的厚度优选为0.3mm以上。
在图16(b)所示的液晶面板100Pb中，经由粘接层67，将形成于保护层(高分子膜或玻璃板)69b的电阻膜68固定于电介质基板1，但只要以与电介质基板1接触的方式配置电阻膜68即可，未必需要将电阻膜68及保护层69b固定(粘接)于电介质基板1。即，也可以省略粘接层67。例如，也可以使电阻膜 68与电介质基板1接触的方式配置形成有电阻膜68的高分子膜 (即，一体地形成有保护层69b与电阻膜68的部件)，利用收容扫描天线的壳体将电阻膜68推压至电介质基板1。例如，若单纯地放置形成有电阻膜68的高分子膜，则接触热阻有可能会升高，因此，优选通过推压来降低接触热阻。若采用此种结构，则能够拆除一体地形成有电阻膜68及保护层(高分子膜或玻璃板)69b的部件。
再者，在以如下所述的方式使电阻膜68(及保护层69b) 图案化的情况下，优选以位置不相对于TFT基板发生偏移的程度进行固定，使得天线的性能不会下降。
只要不会对扫描天线的动作产生影响，加热器用的电阻膜 68也可以设置于任何位置，但为了有效地对液晶材料进行加热，优选设置在液晶层附近。因此，如图16(a)及图16(b)所示，优选设置在TFT基板101的外侧。另外，与如图16(b)所示，经由粘接层67将电阻膜68设置在电介质基板1的外侧相比，在如图16(a)所示，将电阻膜68直接设置在TFT基板101的电介质基板1的外侧的情况下，能量效率高，且温度控制性也高，因此优选。
电阻膜68例如也可以相对于图13(a)所示的TFT基板 104，设置于电介质基板1的大致整个面。如关于内部加热器结构所述，电阻膜68优选包括开口部68a、开口部68b及开口部 68c。
保护层69a及保护层69b也可以覆盖电阻膜68的方式形成于该电阻膜68的整个面。如上所述，在保护层69a或保护层69b 会对天线特性产生不良影响的情况下，也可以设置与电阻膜68 的开口部68a、开口部68b及开口部68c对应的开口部。在此情况下，保护层69a或保护层69b的开口部形成在电阻膜68的开口部68a、开口部68b及开口部68c的内侧。
也可以形成封闭导电层，以进一步减小来自加热器用电阻膜68的电场的影响。封闭导电层例如经由绝缘膜而形成在电阻膜68的电介质基板1侧。封闭导电层形成于电介质基板1的大致整个面。在封闭导电层中，无需像电阻膜68那样设置开口部 68a、开口部68b，但优选设置开口部68c。封闭导电层例如由铝层形成，且被设为接地电位。另外，优选以能够均一地对液晶层进行加热的方式，使电阻膜的电阻值具有分布。这些内容也如与内部加热器结构相关的所述内容所述。
电阻膜只要能够对收发区域R1的液晶层LC进行加热即可，因此，如例子所示，只要在对应于收发区域R1的区域中设置电阻膜即可，但不限于此。例如，如图2所示，在TFT基板101 具有能够对包含收发区域R1的矩形区域进行划分的外形的情况下，也可以在与包含收发区域R1的矩形区域对应的区域中设置电阻膜。当然，电阻膜的外形不限于矩形，可以是包含收发区域 R1的任意形状。
在所述例子中，将电阻膜配置在TFT基板101的外侧，但也可以将电阻膜配置在缝隙基板201的外侧(液晶层LC的相反侧)。在此情况下，可以与图16(a)的液晶面板100Pa同样地，直接在电介质基板51上形成电阻膜，也可以与图16(b)的液晶面板100Pb同样地，经由粘接层，将形成于保护层(高分子膜或玻璃板)的电阻膜固定于电介质基板51。或者，也可以省略粘接层，以使电阻膜与电介质基板51接触的方式配置形成有电阻膜的保护层(即，一体地形成有保护层与电阻膜的部件)。例如，若单纯地放置形成有电阻膜的高分子膜，则接触热阻有可能会升高，因此，优选通过推压来降低接触热阻。若采用此种结构，则能够拆除一体地形成有电阻膜及保护层(高分子膜或玻璃板) 的部件。再者，在使电阻膜(及保护层)图案化的情况下，优选以位置不相对于缝隙基板发生偏移的程度进行固定，使得天线的性能不会下降。
在将电阻膜配置在缝隙基板201的外侧的情况下，优选在电阻膜的与缝隙57对应的位置设置开口部。另外，电阻膜优选为能够使微波充分透射的厚度。
此处，说明了使用电阻膜作为加热部的例子，但除此以外，例如能够使用镍铬合金线(例如绕组)、红外线加热部等作为加热部。即使在此种情况下，也优选以不使天线性能下降的方式配置加热部。
此种外部加热器结构例如也可以在检测扫描天线的温度，且该温度低于预先设定的温度时，自动进行动作。当然，也可以呼应使用者的操作而进行动作。
例如能够使用众所周知的各种恒温器作为用以使外部加热器结构自动进行动作的温度控制装置。例如，只要在连接于电阻膜的两个端子中的一个端子与电源之间，连接使用了双金属的恒温器即可。当然，也可以使用如下温度控制装置，该温度控制装置使用温度检测器，以不低于预先设定的温度的方式，从电源对外部加热器结构供应电流。
<驱动方法>
本发明实施方式的扫描天线所包括的天线单元的阵列具有与 LCD面板类似的结构，因此，与LCD面板同样地进行线序驱动。但是，若应用现有的LCD面板的驱动方法，则有可能会产生以下的问题。参照图17所示的扫描天线的一个天线单元的等效电路图，对扫描天线会产生的问题点进行说明。
首先，如上所述，微波区域的介电各向异性ΔεM(相对于可见光的双折射率Δn)大的液晶材料的电阻率低，因此，若直接应用LCD面板的驱动方法，则无法充分地保持对液晶层施加的电压。如此，对液晶层施加的有效电压下降，液晶电容的静电电容值不会达到目标值。
若以所述方式对液晶层施加的电压偏离规定值，则使天线增益达到最大的方向会偏离所期望的方向。如此，例如无法准确地追随通信卫星。为了防止该情况，与液晶电容Clc电性并联地设置辅助电容CS，并充分增大辅助电容CS的电容值C-Ccs。优选以使液晶电容Clc的电压保持率达到90％以上的方式来适当地设定辅助电容CS的电容值C-Ccs。
另外，若使用电阻率低的液晶材料，则也会因界面极化及/ 或配向极化而引起电压下降。为了防止由这些极化引起的电压下降，可考虑施加预估了电压下降量的足够高的电压。但是，若对电阻率低的液晶层施加高电压，则有可能会引起动态散射效应 (DS效应)。DS效应是由液晶层中的离子性杂质的对流引起，液晶层的介电常数εM接近平均值((εM//+2εM⊥)/3)。另外，为了多阶段(多灰度)地控制液晶层的介电常数εM，也无法始终施加足够高的电压。
为了抑制由所述DS效应及/或极化引起的电压下降，只要充分地缩短对液晶层施加的电压的极性反转周期即可。众所周知，若缩短施加电压的极性反转周期，则DS效应所引起的阈值电压会升高。因此，只要以使对液晶层施加的电压(绝对值)的最大值不足DS效应所引起的阈值电压的方式，决定极性反转频率即可。若极性反转频率为300Hz以上，则即使对例如电阻率为 1×1010Ω·cm、介电各向异性Δε(@1kHz)为-0.6左右的液晶层施加绝对值为10V的电压，也能够确保良好的动作。另外，若极性反转频率(典型来说与帧频的2倍相同)为300Hz以上，则所述由极化引起的电压下降也会受到抑制。根据消耗电力等的观点，极性反转周期的上限优选为约5kHz以下。
如上所述，液晶材料的粘度依赖于温度，因此，优选适当地控制液晶层的温度。此处所述的液晶材料的物理性质及驱动条件是在液晶层的动作温度下的值。换句话说，优选以能够在所述条件下进行驱动的方式控制液晶层的温度。
参照图18(a)～图18(g)对扫描天线驱动过程中所使用的信号的波形的例子进行说明。再者，图18(d)中表示了供应至LCD面板的源极总线的显示信号Vs(LCD)的波形以进行比较。
图18(a)表示供应至栅极总线G-L1的扫描信号Vg的波形，图18(b)表示供应至栅极总线G-L2的扫描信号Vg的波形，图18(c)表示供应至栅极总线G-L3的扫描信号Vg的波形，图18(e)表示供应至源极总线的数据信号Vda的波形，图18(f) 表示供应至缝隙基板的缝隙电极的缝隙电压Vidc的波形，图18 (g)表示对天线单元的液晶层施加的电压的波形。
如图18(a)～图18(c)所示，供应至栅极总线的扫描信号Vg的电压依次从低电平(VgL)切换为高电平(VgH)。可根据TFT的特性而适当地设定VgL及VgH。例如，VgL＝-5V～0V，VgH＝+20V。另外，也可以设为VgL＝-20V，Vgh＝+20V。将某条栅极总线的扫描信号Vg的电压从低电平(VgL)切换为高电平(VgH)的时刻，到下一条栅极总线的电压从VgL切换为VgH的时刻为止的期间称为一个水平扫描期间(1H)。另外，将各栅极总线的电压处于高电平(VgH)的期间称为选择期间 PS。在该选择期间PS中，连接于各栅极总线的TFT成为导通状态，供应至源极总线的数据信号Vda的此时的电压被供应至对应的贴片电极。数据信号Vda例如为-15V～+15V(绝对值为15V)，例如使用对应于12级灰度，优选对应于16级灰度的绝对值不同的数据信号Vda。
此处，例示对所有天线单元施加了某中间电压的情况。即，相对于所有天线单元(连接于m条栅极总线)，数据信号Vda 的电压固定。该情况对应于LCD面板的整个面显示某中间色调的情况。此时，在LCD面板中进行点反转驱动。即，在各帧中，以使彼此邻接的像素(点)的极性彼此相反的方式供应显示信号电压。
图18(d)表示正在进行点反转驱动的LCD面板的显示信号的波形。如图18(d)所示，Vs(LCD)的极性在每1H中反转。对与被供应了具有该波形的Vs(LCD)的源极总线邻接的源极总线供应的Vs(LCD)的极性与图18(d)所示的Vs(LCD) 的极性相反。另外，对所有像素供应的显示信号的极性在每帧中反转。对于LCD面板来说，因正极性与负极性，难以使对液晶层施加的有效电压的大小完全一致，且有效电压的差异会成为亮度的差异，并作为闪烁而被观察到。为了使该闪烁不易被察觉，使在各帧中被施加极性不同的电压的像素(点)在空间上分散。典型来说，通过进行点反转驱动，使极性不同的像素(点)呈方格图案排列。
相对于此，对于扫描天线来说，闪烁本身不会成为问题。即，只要液晶电容的静电电容值为所期望的值即可，各帧中的极性的空间分布不会成为问题。因此，根据低消耗电力等的观点，优选减少从源极总线供应的数据信号Vda的极性反转的次数，即延长极性反转的周期。例如，如图18(e)所示，只要将极性反转的周期设为10H(在每5H中进行极性反转)即可。当然，若将连接于各源极总线的天线单元的数量(典型来说，等于栅极总线的条数)设为m个，则也可以将数据信号Vda的极性反转的周期设为2m·H(在每m·H中进行极性反转)。数据信号Vda的极性反转的周期也可以等于2帧(在1帧中进行极性反转)。
另外，也可以使从所有源极总线供应的数据信号Vda的极性相同。因此，例如也可以在某帧中，从所有源极总线供应正极性的数据信号Vda，在下一帧中，从所有源极总线供应负极性的数据信号Vda。
或者，也可以使从彼此邻接的源极总线供应的数据信号 Vda的极性为彼此相反的极性。例如，在某帧中，从奇数列的源极总线供应正极性的数据信号Vda，从偶数列的源极总线供应负极性的数据信号Vda。接着，在下一帧中，从奇数列的源极总线供应负极性的数据信号Vda，从偶数列的源极总线供应正极性的数据信号Vda。此种驱动方法对于LCD面板来说，被称为源极线反转驱动。若使从邻接的源极总线供应的数据信号Vda的极性相反，则在帧之间使供应的数据信号Vda的极性反转之前，将邻接的源极总线彼此连接(使其短路)，由此，能够在邻接的列之间，使充入至液晶电容的电荷抵消。因此，可获得如下优点，即，能够减少在各帧中从源极总线供应的电荷的量。
如图18(f)所示，缝隙电极的电压Vidc例如为直流(Direct Current，DC)电压，典型来说为接地电位。天线单元的电容(液晶电容及辅助电容)的电容值大于LCD面板的像素电容的电容值(例如为20型程度的LCD面板的约30倍)，因此，无由TFT 的寄生电容引起的吸合电压的影响，即使将缝隙电极的电压Vidc 设为接地电位，将数据信号Vda设为以接地电位为基准而正负对称的电压，供应至贴片电极的电压也会成为正负对称的电压。对于LCD面板，考虑TFT的吸合电压而调整相对电极的电压(共用电压)，由此，对像素电极施加正负对称的电压，但扫描天线的缝隙电压无此必要，其可为接地电位。另外，图18虽未图示，但对CS总线供应与缝隙电压Vidc相同的电压。
对天线单元的液晶电容施加的电压是相对于缝隙电极的电压Vidc(图18(f))的贴片电极的电压(即，图18(e)所示的数据信号Vda的电压)，因此，当缝隙电压Vidc为接地电位时，如图18(g)所示，与图18(e)所示的数据信号Vda的波形一致。
扫描天线驱动过程中所使用的信号的波形并不限于所述例子。例如，如以下参照图19及图20进行的说明所述，也可以使用具有振动波形的Viac作为缝隙电极的电压。
例如，能够使用如图19(a)～图19(e)所例示的信号。图19中省略了供应至栅极总线的扫描信号Vg的波形，此处仍使用参照图18(a)～图18(c)所说明的扫描信号Vg。
如图19(a)所示，例示如下情况，即，与图18(e)所示的波形同样地，数据信号Vda的波形以10H周期(每5H)进行极性反转。此处，表示数据信号Vda的振幅为最大值|Vdamax|的情况。如上所述，也可以使数据信号Vda的波形以2帧周期(每 1帧)进行极性反转。
此处，如图19(c)所示，缝隙电极的电压Viac设为极性与数据信号Vda(导通)相反，且振动周期相同的振动电压。缝隙电极的电压Viac的振幅等于数据信号Vda的振幅的最大值 |Vdamax|。即，缝隙电压Viac设为如下电压，该电压的极性反转的周期与数据信号Vda(导通)相同，极性相反(相位相差180°)，且在-Vdamax与+Vdamax之间振动。
对天线单元的液晶电容施加的电压Vlc是相对于缝隙电极的电压Viac(图19(c))的贴片电极的电压(即，图19(a) 所示的数据信号Vda(导通)的电压)，因此，当数据信号Vda的振幅以±Vdamax振动时，对液晶电容施加的电压如图19(d) 所示，成为以Vdamax的2倍的振幅振动的波形。因此，将对液晶电容施加的电压Vlc的最大振幅设为±Vdamax所需的数据信号 Vda的最大振幅为±Vdamax/2。
通过使用此种缝隙电压Viac，能够将数据信号Vda的最大振幅减半，因此，可获得如下优点，即，能够使用例如耐压为 20V以下的通用的驱动器IC作为输出数据信号Vda的驱动器电路。
再者，如图19(e)所示，为了将对天线单元的液晶电容施加的电压Vlc(断开)设为零，只要如图19(b)所示，将数据信号Vda(断开)设为与缝隙电压Viac相同的波形即可。
例如，考虑将对液晶电容施加的电压Vlc的最大振幅设为±15V的情况。若使用图18(f)所示的Vidc作为缝隙电压，且设为Vidc＝0V，则图18(e)所示的Vda的最大振幅为±15V。相对于此，若使用图19(c)所示的Viac作为缝隙电压，且将 Viac的最大振幅设为±7.5V，则图19(a)所示的Vda(导通) 的最大振幅为±7.5V。
在将对液晶电容施加的电压Vlc设为0V的情况下，只要将图18(e)所示的Vda设为0V即可，且只要将图19(b)所示的Vda(断开)的最大振幅设为±7.5V即可。
在使用图19(c)所示的Viac的情况下，对液晶电容施加的电压Vlc的振幅与Vda的振幅不同，因此，需要适当进行转换。
也能够使用如图20(a)～图20(e)所例示的信号。图 20(a)～图20(e)所示的信号与图19(a)～图19(e)所示的信号同样地，将缝隙电极的电压Viac设为如图20(c)所示的振动的相位与数据信号Vda(导通)相差180°的振动电压。但是，如图20(a)～图20(c)分别所示，将数据信号Vda(导通)、 Vda(断开)及缝隙电压Viac均设为在0V与正电压之间振动的电压。缝隙电极的电压Viac的振幅与数据信号Vda的振幅的最大值|Vdamax|相等。
若使用此种信号，则驱动电路只要仅输出正电压即可，有助于降低成本。即便使用以所述方式在0V与正电压之间振动的电压，如图20(d)所示，对液晶电容施加的电压Vlc(导通) 也会进行极性反转。在图20(d)所示的电压波形中，+(正) 表示贴片电极的电压高于缝隙电压，-(负)表示贴片电极的电压低于缝隙电压。即，对液晶层施加的电场的方向(极性)与其他例子同样地进行反转。对液晶电容施加的电压Vlc(导通)的振幅为Vdamax。
再者，如图20(e)所示，为了将对天线单元的液晶电容施加的电压Vlc(断开)设为零，只要如图20(b)所示，将数据信号Vda(断开)设为与缝隙电压Viac相同的波形即可。
参照图19及图20所说明的使缝隙电极的电压Viac振动 (反转)的驱动方法在LCD面板的驱动方法中，对应于使相对电压反转的驱动方法(有时也称为“公共反转驱动”)。对于LCD 面板，因为无法充分抑制闪烁，所以未采用公共反转驱动。相对于此，对于扫描天线，因为闪烁不会成为问题，所以能够使缝隙电压反转。振动(反转)例如在每帧中进行(将图19及图20中的5H设为1V(垂直扫描期间或帧))。
在所述说明中，说明了缝隙电极的电压Viac施加一个电压的例子，即对于所有贴片电极设置有共用的缝隙电极的例子，但也可以对应于贴片电极的1行或2个以上的行来分割缝隙电极。此处，行是指经由TFT而连接于一条栅极总线的贴片电极的集合。若以所述方式将缝隙电极分割为多个行部分，则能够使缝隙电极的各部分的电压的极性彼此独立。例如，能够使在任意的帧中对贴片电极施加的电压的极性与连接于邻接的栅极总线的贴片电极之间彼此相反。这样，不仅能够进行在贴片电极的每1行中使极性反转的行反转(1H反转)，而且能够进行在每2个以上的行中使极性反转的m行反转(mH反转)。当然，可组合行反转与帧反转。
根据驱动的简单度的观点，优选如下驱动，即，使在任意的帧中对贴片电极施加的电压的极性完全相同，使极性在每帧中反转。
<天线单元的排列、栅极总线、源极总线的连接的例子>
在本发明实施方式的扫描天线中，天线单元例如呈同心圆状排列。
例如，在排列为m个同心圆的情况下，例如对于每个圆设置一条栅极总线，设置总计m条栅极总线。若将收发区域R1的外径例如设为800mm，则m例如为200。若将最内侧的栅极总线设为第一条，则第一条栅极总线连接着n个(例如30个)天线单元，第m条栅极总线连接着nx个(例如620个)天线单元。
在此种排列中，连接于各栅极总线的天线单元的数量不同。另外，连接于构成最外侧的圆的nx个天线单元的nx条源极总线连接着m个天线单元，但连接于构成内侧的圆的天线单元的源极总线所连接的天线单元的数量小于m。
这样，扫描天线中的天线单元的排列与LCD面板中的像素 (点)的排列不同，栅极总线及/或源极总线所连接的天线单元的数量不同。因此，若使所有天线单元的电容(液晶电容+辅助电容)相同，则栅极总线及/或源极总线所连接的电气负载不同。如此，存在如下问题，即，向天线单元写入的电压的写入过程会产生偏差。
因此，为了防止所述问题，例如优选通过调整辅助电容的电容值，或通过调整连接于栅极总线及/或源极总线的天线单元的数量，使连接于各栅极总线及各源极总线的电气负载大致相同。
(第四实施方式)
以下，对第四实施方式的扫描天线进行说明。
扫描天线中的TFT基板也可以在非收发区域中，包括将各源极总线电连接于栅极金属层内的连接布线(以下为“栅极连接布线”)的源极-栅极连接部。按源极总线设置源极-栅极连接部。也可以利用栅极连接布线来构成源极端子部。
本发明人进行研究后，若在扫描天线用的TFT基板上设置源极-栅极连接部，则会产生如下所述的问题。
在扫描天线用的TFT基板中，使用较厚的导电膜(贴片用导电膜)来形成贴片电极。在制造此种TFT基板时，例如使用包含磷酸、硝酸及醋酸的蚀刻液来使贴片用导电膜图案化。另外，蚀刻时间及过蚀刻时间也比其他层的蚀刻工序更长。因此，在形成贴片用导电膜时的图案化工序中，位于源极-栅极连接部的源极用导电膜或栅极用导电膜有可能会受到蚀刻损伤。例如，在形成源极-栅极连接部的工艺中，源极总线及栅极连接布线的一部分在处于其上层的绝缘膜中所形成的开口部内露出。若这些布线的露出的部分因贴片用导电膜的图案化工序而受到蚀刻，则会产生接触不良。在源极端子部及栅极端子部也有可能会产生同样的问题。
相对于此，本发明人发现了如下TFT基板的结构，该TFT 基板的结构可在保护了源极用导电膜及栅极用导电膜的状态下，进行贴片用导电膜的图案化。以下，具体地对TFT基板的结构进行说明。在以下的说明中，主要说明与所述实施方式的不同点，适当省略重复的说明。
在本实施方式中的源极-栅极连接部，源极总线经由设置于源极总线的上层的导电体部而与栅极连接布线电连接。也可以使用贴片用导电膜来形成导电体部。或者，也可以使用设置在包含源极总线的源极金属层与包含贴片电极的贴片金属层之间的其他导电体膜(例如透明导电膜)来形成导电体部。
图21是例示本实施方式中的TFT基板107的示意性平面图。
TFT基板107包括排列有多个天线单元区域U的收发区域 R1、与设置于端子部等的非收发区域R2。非收发区域R2包含以包围收发区域R1的方式设置的密封区域Rs。密封区域Rs例如位于配置端子部的端子部区域与收发区域R1之间。图21表示收发区域R1的天线单元区域U、设置于非收发区域R2的传输端子部PT、源极-栅极连接部SG、栅极端子部GT、CS端子部 CT及源极端子部ST。传输端子部(也称为传输部)PT包含位于密封区域Rs的第一传输端子部PT1、与设置得比密封区域Rs 更靠外侧的第二传输端子部PT2。在该例子中，第一传输端子部 PT1以包围收发区域R1的方式而沿着密封区域Rs延伸。
一般来说，栅极端子部GT及源极端子部ST分别按栅极总线及源极总线设置。在图21中，虽与栅极端子部GT并排地图示了CS端子部CT及第二传输端子部PT2，但与栅极端子部GT 独立地分别设定CS端子部CT及第二传输端子部PT2的个数及配置。通常，CS端子部CT及第二传输端子部PT2的个数小于栅极端子部GT的个数，且考虑CS电极及缝隙电极的电压的均一性而适当地被设定。另外，在形成有第一传输端子部PT1的情况下，可省略第二传输端子部PT2。
图22A(a)～图22A(e)分别是TFT基板107的示意性剖视图。图22A(a)表示沿着图21所示的A-A'线的天线单元区域U的剖面，图22A(b)表示沿着图21所示的B-B'线的传输端子部PT的剖面，图22A(c)表示沿着图21所示的C-C'线的源极-栅极连接部SG的剖面，图22A(d)表示沿着图21所示的 D-D'线的源极端子部ST的剖面，图22A(e)表示沿着图21所示的E-E'线及F-F'线的传输端子部PT的剖面。
另外，图22B是源极-栅极连接部SG及源极端子部ST的示意性剖视图。图22B表示沿着图21所示的G-G'线的剖面。
·天线单元区域U
如图21及图22A(a)所示，TFT基板107中的各天线单元区域 U包括形成在电介质基板1上的栅极总线GL及源极总线SL、 TFT10、覆盖TFT10的第一绝缘层11、形成在第一绝缘层11上的多个贴片电极15。在第一绝缘层11及贴片电极15上形成有第二绝缘层17。
TFT10包括栅极电极3、岛状的半导体层5、接触层6S及接触层6D、配置在栅极电极3与半导体层5之间的栅极绝缘层 4、源极电极7S及漏极电极7D。TFT10的结构与参照图3等所述的结构相同。各TFT10的源极电极7S连接于源极总线SL，漏极电极7D连接于贴片电极15，栅极电极3连接于栅极总线 GL。
另外，TFT基板107也可以包括CS总线(辅助电容线) CL。在该例子中，使用与栅极总线GL相同的导电膜来形成CS 总线CL。CS总线CL与栅极总线GL大致平行地延伸。CS总线CL的一部分隔着栅极绝缘层4而与漏极电极7D的一部分相对，从而形成辅助电容。在本说明书中，将CS总线CL中的成为辅助电容的下部电极的部分称为下部电容电极3C，将漏极电极7D 中的成为辅助电容的上部电极的部分称为上部电容电极7C。下部电容电极3C的宽度也可以大于下部电容电极3C以外的CS总线CL的宽度，上部电容电极7C的宽度也可以大于上部电容电极7C以外的漏极电极7D的宽度。
在该例子中，当从电介质基板1的法线方向观察时，贴片电极15横穿由下部电容电极3C、上部电容电极7C及栅极绝缘层4构成的辅助电容地延伸。再者，辅助电容与贴片电极15之间的配置关系并不限定于图示的例子。
·传输端子部PT
如图21及图22A(b)所示，第一传输端子部PT1包括栅极连接部3p、覆盖栅极连接部3p的栅极绝缘层4及第一绝缘层11、传输端子用贴片连接部15p、第二绝缘层17、传输端子用上部连接部19p。
使用与栅极总线GL相同的导电膜来形成栅极连接部3p，且该栅极连接部3p连接于CS总线CL(一体地形成)。使用与贴片电极15相同的导电膜来形成传输端子用贴片连接部15p，且该传输端子用贴片连接部15p与贴片电极15电性分离。
栅极连接部3p经由传输端子用贴片连接部15p而电连接于传输端子用上部连接部19p。具体来说，在栅极绝缘层4及第一绝缘层11中设置有到达栅极连接部3p的开口部(栅极接触孔) 12p。传输端子用贴片连接部15p形成在第一绝缘层11上及开口部12p内，且在开口部12p内与栅极连接部3p接触。第二绝缘层17形成在传输端子用贴片连接部15p及第一绝缘层11上，且包括到达传输端子用贴片连接部15p的开口部18p。传输端子用上部连接部19p设置在第二绝缘层17上及开口部18p内，且在开口部18p内与传输端子用贴片连接部15p接触。传输端子用上部连接部19p通过例如包含导电性粒子的密封材料而与缝隙基板侧的传输端子用连接部连接(参照图7)。
在该例子中，传输端子用贴片连接部15p及传输端子用上部连接部19p横穿栅极总线GL地延伸。另一方面，栅极连接部3p在密封区域Rs中，配置在彼此邻接的两条栅极总线GL之间。隔着栅极总线GL而分离地配置的多个栅极连接部3p电连接于传输端子用贴片连接部15p及传输端子用上部连接部19p。
再者，此处，栅极连接部3p通过多个开口部12p而与传输端子用贴片连接部15p连接，但只要相对于一个栅极连接部3p 而设置一个以上的开口部12p即可。另外，也可以在CS端子部 CT内连接栅极连接部3p与传输端子用贴片连接部15p。
当从电介质基板1的法线方向观察时，传输端子用贴片连接部15p向外侧(收发区域R1的相反侧)延伸而构成第二传输端子部PT2。
第二传输端子部PT2设置在密封区域Rs的外侧(收发区域R1的相反侧)。第二传输端子部PT2除了不包括栅极连接部 3p及开口部12p以外，具有与图22A(b)相同的剖面结构。即，如图22A(e)所示，第二传输端子部PT2包括传输端子用贴片连接部15p、第二绝缘层17及传输端子用上部连接部19p。传输端子用上部连接部19p在第二绝缘层17的开口部内与传输端子用贴片连接部15p接触。在第二传输端子部PT2中，传输端子用上部连接部19p也可以通过例如包含导电性粒子的密封材料而与缝隙基板侧的传输端子用连接部连接。另外，第一传输端子部 PT1中的既不与栅极总线GL重叠也不与栅极连接部3p重叠的剖面(沿着图21的F-F'线的剖面)的结构与第二传输端子部PT2 的剖面结构相同。
·源极-栅极连接部SG
如图21、图22A(c)及图22B所示，源极-栅极连接部SG电连接源极总线SL与栅极连接布线3sg。在该例子中，经由SG用贴片连接部15sg而电连接源极总线SL与栅极连接布线3sg。使用与栅极总线GL相同的导电膜来形成栅极连接布线3sg，且该栅极连接布线3sg与栅极总线GL电性分离。使用与贴片电极15 相同的导电膜来形成SG用贴片连接部15sg，且该SG用贴片连接部15sg与贴片电极15电性分离。另外，在本说明书中，有时将源极总线SL中的位于源极-栅极连接部SG的部分称为“源极连接部7sg”。源极连接部7sg的宽度也可以大于源极总线SL的宽度。
更具体来说，源极-栅极连接部SG包括支撑于电介质基板 1的栅极连接布线3sg、延伸设置在栅极连接布线3sg上的栅极绝缘层4、形成在栅极绝缘层4上的源极总线SL、延伸设置在源极总线SL上的第一绝缘层11、SG用贴片连接部15sg。当从电介质基板1的法线方向观察时，栅极连接布线3sg的至少一部分以不与源极总线SL重叠的方式配置。在第一绝缘层11中形成有到达源极总线SL(源极连接部7sg)的第一开口部12sg(1)。在栅极绝缘层4及第一绝缘层11中形成有到达栅极连接布线3sg 的第二开口部12sg(2)。SG用贴片连接部15sg配置在第一绝缘层11上、开口部12sg(1)内及开口部12sg(2)内，在开口部12sg(1)内与源极总线SL接触，且在开口部12sg(2)内与栅极连接布线3sg接触。由此，源极总线SL与栅极连接布线3sg 电连接。SG用贴片连接部15sg也可以由第二绝缘层17覆盖。
再者，开口部12sg(1)及开口部12sg(2)也可以相连。即，也可以形成使源极总线SL的一部分及栅极连接布线3sg的一部分露出的单一的开口部，在该开口部内设置SG用贴片连接部15sg。
·源极端子部ST、栅极端子部GT、CS端子部CT
如图21、图22A(d)及图22B所示，源极端子部ST包括从源极-栅极连接部SG延伸设置的栅极连接布线3sg、覆盖栅极连接布线3sg的栅极绝缘层4、第一绝缘层11及第二绝缘层17、源极端子用上部连接部19s。在栅极绝缘层4、第一绝缘层11及第二绝缘层17中设置有到达栅极连接布线3sg的开口部18s。源极端子用上部连接部19s配置在第二绝缘层17上及开口部18s内，且在开口部18s内与栅极连接布线3sg接触。
如图21所示，栅极端子部GT及CS端子部CT也可以具有与源极端子部ST相同的结构。在该例子中，栅极端子部GT 包括栅极端子用上部连接部19g，该栅极端子用上部连接部19g 在形成于栅极绝缘层4、第一绝缘层11及第二绝缘层17的开口部18g内与栅极总线GL接触。CS端子部CT包括CS端子用上部连接部19c，该CS端子用上部连接部19c在形成于栅极绝缘层4、第一绝缘层11及第二绝缘层17的开口部18c内与CS总线CL接触。
·TFT基板107的制造方法
如上所述，在本实施方式中，TFT基板107在电介质基板1上依次包括栅极金属层、栅极绝缘层4、源极金属层、第一绝缘层11、贴片金属层、第二绝缘层17、上部透明导电层。栅极金属层包含栅极总线GL、TFT的栅极电极3、栅极连接布线3sg、栅极连接部3p。源极金属层包含源极总线SL、TFT的源极电极7S及漏极电极7D。贴片金属层包含贴片电极15、SG用贴片连接部 15sg、传输端子用贴片连接部15p。上部透明导电层包含各端子部的上部连接部19s、19g、19c、19p。
图23A(a)～图23D(n)是表示TFT基板107的制造方法的一例的工序剖视图。这些图分别表示对应于图22A(a)～图22A(e)的剖面。若各层的材料、厚度、形成方法等与参照图5所述的方法相同，则适当省略说明。
首先，如图23A(a)所示，通过溅射法等，在电介质基板 1上形成栅极用导电膜3'。此处，使用依次包含Al膜(150nm) 及MoN膜(10nm)的层叠膜作为栅极用导电膜3'。其次，通过使栅极用导电膜3'图案化，如图23A(b)所示，获得包含栅极电极3、栅极总线GL、下部电容电极3C、CS总线CL、栅极连接部3p、栅极连接布线3sg的栅极金属层。
然后，如图23A(c)所示，以覆盖栅极金属层的方式依次形成栅极绝缘层4、本征非晶硅膜5'及n+型非晶硅膜6'。其次，通过使本征非晶硅膜5'及n+型非晶硅膜6'图案化，如图23A(d) 所示，获得岛状的半导体层5及接触层6。
其次，如图23A(e)所示，在栅极绝缘层4上及接触层6 上形成源极用导电膜7'。此处，形成依次层叠有MoN(厚度：例如10nm)、Al(厚度：例如200nm)及MoN(厚度：例如 10nm)的层叠膜(MoN/Al/MoN)作为源极用导电膜7'。
其次，通过使源极用导电膜7'图案化，如图23B(f)所示，形成包含源极总线SL(包含源极连接部7sg)、源极电极7S、上部电容电极7C及漏极电极7D的源极金属层。此时，接触层6 也受到蚀刻，形成彼此分离的源极接触层6S与漏极接触层6D。以所述方式获得TFT10。
其次，如图23B(g)所示，以覆盖TFT10及源极金属层的方式形成第一绝缘层11。在该例子中，第一绝缘层11是以与半导体层5的沟道区域接触的方式配置。其次，通过众所周知的光刻，如图23B(h)所示，在第一绝缘层11及栅极绝缘层4中，设置在传输端子部形成区域中到达栅极连接部3p的开口部12p、与在源极-栅极连接部形成区域中到达栅极连接布线3sg的开口部12sg(2)(未图示)，在第一绝缘层11中，形成在源极-栅极连接部形成区域中到达源极总线SL的开口部12sg(1)、及在天线单元区域U中到达漏极电极7D的开口部12a。
其次，如图23B(i)所示，在第一绝缘层11上及开口部12a、12p、12sg(1)、12sg(2)内形成贴片用导电膜15'。此处，使用依次包含Al膜(厚度：例如2000nm)及MoN膜(厚度：例如10nm)的层叠膜(MoN/Al)作为贴片用导电膜15'。
其次，通过众所周知的光刻工艺来使贴片用导电膜15'图案化。由此，如图23C(j)所示，在天线单元区域U内形成贴片电极15，在传输端子部形成区域中形成传输端子用贴片连接部15p，在源极-栅极连接部形成区域中形成SG用贴片连接部15sg。贴片电极15在开口部12a内与漏极电极7D接触。传输端子用贴片连接部15p在开口部12p内与栅极连接部3p接触。SG用贴片连接部15sg在开口部12sg(1)内与源极总线SL接触，且在未图示的开口部12sg(2)内与栅极连接布线3sg接触。
能够使用例如磷酸/硝酸/醋酸的酸混合液作为蚀刻液来使贴片用导电膜15'图案化。贴片用导电膜15'较厚(例如为0.4μm 以上)，因此，蚀刻时间及过蚀刻时间也会变长。因此，在使贴片用导电膜15'图案化时，若栅极用导电膜及源极用导电膜未充分地受到保护，则这些膜的金属有可能也会受到蚀刻。详情将后述。在本实施方式中，在使贴片用导电膜15'图案化时，端子部形成区域中的栅极连接布线3sg由无机绝缘膜覆盖。另外，在源极-栅极连接部形成区域中的源极总线SL的从无机绝缘膜露出的部分上，保留有贴片用导电膜15'作为SG用贴片连接部15sg。这样，能够在栅极用导电膜及源极用导电膜受到无机绝缘膜(栅极绝缘层4及第一绝缘层11)或贴片用导电膜15'保护的状态下，使贴片用导电膜15'图案化，因此，不会产生如上所述的问题。
其次，如图23C(k)所示，在贴片金属层及第一绝缘层 11上形成第二绝缘层17。然后，通过例如使用了氟系气体的干式蚀刻来对第二绝缘层17进行蚀刻。由此，如图23D(l)所示，在传输部形成区域中形成使传输端子用贴片连接部15p的一部分露出的开口部18p。另外，在该蚀刻工序中，在端子部形成区域中一并对第二绝缘层17、第一绝缘层11及栅极绝缘层4进行蚀刻，形成使栅极连接布线3sg露出的开口部18s。在所获得的开口部18s的侧壁中，第二绝缘层17、第一绝缘层11及栅极绝缘层4的侧面整合。
其次，如图23D(m)所示，在第二绝缘层17上及开口部 18s、18sg、18p内，例如通过溅射法形成透明导电膜19'。例如使用厚度为70nm的ITO膜作为透明导电膜。其次，使透明导电膜19'图案化。由此，如图23D(n)所示，形成在开口部18p内与传输端子用贴片连接部15p接触的传输端子用上部连接部19p、及在开口部18s内与栅极连接布线3sg接触的源极端子用上部连接部19s。由此，获得传输端子部PT及源极端子部ST。再者，虽未图示，但CS端子部CT及栅极端子部GT也可由与源极端子部ST相同的方法形成。以所述方式制造TFT基板107。
·变形例1
以下，参照附图对变形例1的TFT基板进行说明。
变形例1的TFT基板与TFT基板107的不同点在于：源极端子部ST包括由与贴片电极15相同的导电膜形成的连接部 (源极端子用贴片连接部)。在以下的说明中，主要说明与TFT 基板107的不同点。
图24是表示变形例1的TFT基板108的示意性平面图。图25A(a)～图25A(e)分别是TFT基板108的示意性剖视图。图25A(a)表示沿着图24所示的A-A'线的天线单元区域U的剖面，图25A(b)表示沿着图24所示的B-B'线的传输端子部 PT的剖面，图25A(c)表示沿着图24所示的C-C'线的源极-栅极连接部SG的剖面，图25A(d)表示沿着图24所示的D-D' 线的源极端子部ST的剖面，图25A(e)表示沿着图24所示的E-E'线及F-F'线的传输端子部PT的剖面。图25B是源极-栅极连接部SG及源极端子部ST的示意性剖视图。图25B表示沿着图 24所示的G-G'线的剖面。
如图24、图25A(d)及图25B所示，源极端子部ST包括栅极连接布线3sg、覆盖栅极连接布线3sg的栅极绝缘层4及第一绝缘层11、源极端子用贴片连接部15s、覆盖源极端子用贴片连接部15s的第二绝缘层17、源极端子用上部连接部19s。源极端子用贴片连接部15s在设置于栅极绝缘层4及第一绝缘层11 的开口部12s内与栅极连接布线3sg接触。源极端子用上部连接部19s在设置于第二绝缘层17的开口部18s内与源极端子用贴片连接部15s接触。因此，源极端子用上部连接部19s经由源极端子用贴片连接部15s而与栅极连接布线3sg电连接。
源极端子部ST以外的结构与TFT基板107相同。在图示的例子中，栅极端子部GT及CS端子部CT具有与TFT基板107 中的源极端子部ST相同的结构(参照图22A(d))。再者，这些端子部也可以与变形例1中的源极端子部ST同样地具有设置有贴片连接部的结构。
根据本变形例，能够使源极端子部ST的高度与传输端子部PT及源极-栅极连接部SG的高度大致相同。由此，当贴合了 TFT基板108与缝隙基板时，能够在传输部经由导电性珠粒稳定地进行电连接。
图26A(a)～图26D(n)是表示TFT基板108的制造方法的一例的工序剖视图。这些图分别表示对应于图25A(a)～图25A(e)的剖面。以下，仅说明与TFT基板107的制造方法的不同点。
如图26A(a)～图26B(g)所示，形成栅极金属层、栅极绝缘层4、TFT10、源极金属层及第一绝缘层11。这些工序与图23A(a)～图23B(g)所示的工序相同。
其次，对第一绝缘层11及栅极绝缘层4进行蚀刻。此处，与图23B(h)所示的蚀刻工序的不同点在于：也在源极端子部形成区域中对栅极绝缘层4及第一绝缘层11进行蚀刻。由此，如图26B(h)所示，除了形成使漏极电极7D露出的开口部12a、使栅极连接部3p露出的开口部12p、使源极总线SL露出的开口部12sg(1)、使栅极连接布线3sg露出的开口部12sg(2)(未图示)之外，还在源极端子部形成区域中形成使栅极连接布线 3sg露出的开口部12s。
其次，如图26B(i)所示，在第一绝缘层11上及开口部 12a、开口部12s、开口部12sg(1)、开口部12sg(2)、开口部12p内形成贴片用导电膜15'。
然后，通过众所周知的光刻工艺来使贴片用导电膜15'图案化。此处，与图23B(h)所示的工序的不同点在于：在源极端子部形成区域中未去除贴片用导电膜15'，而是将其保留为源极端子用贴片连接部15s。由此，如图26C(j)所示，在天线单元区域U内形成贴片电极15，在传输端子部形成区域中形成传输端子用贴片连接部15p，在源极-栅极连接部形成区域中形成SG 用贴片连接部15sg，在源极端子部形成区域中形成源极端子用贴片连接部15s。源极端子用贴片连接部15s在开口部12s内与栅极连接布线3sg接触。
在本变形例中，当使贴片用导电膜15'图案化时，在源极连接部7sg的从无机绝缘膜(栅极绝缘层4及第一绝缘层11)露出的部分上、栅极连接布线3sg的从无机绝缘膜露出的部分上，贴片用导电膜15'均未被去除而得以保留。能够在源极连接部7sg 及栅极连接布线3sg受到无机绝缘膜或贴片用导电膜15'保护的状态下，使贴片用导电膜15'图案化，因此，能够抑制源极连接部7sg及栅极连接布线3sg意外地受到蚀刻的情况。
其次，如图26C(k)所示，在贴片金属层及第一绝缘层 11上形成第二绝缘层17。然后，对第二绝缘层17进行蚀刻。由此，如图26C(l)所示，在传输部形成区域中形成使传输端子用贴片连接部15p的一部分露出的开口部18p，在源极端子部形成区域中形成使源极端子用贴片连接部15s的一部分露出的开口部 18s。
其次，如图26D(m)所示，在第二绝缘层17上及开口部 18s、开口部18sg、开口部18p内形成透明导电膜19'。其次，通过使透明导电膜19'图案化，如图23D(n)所示，形成在开口部 18p内与传输端子用贴片连接部15p接触的传输端子用上部连接部19p、及在开口部18s内与源极端子用贴片连接部15s接触的源极端子用上部连接部19s。由此，获得传输端子部PT及源极端子部ST。再者，虽未图示，但在该例子中，CS端子部CT及栅极端子部GT可由与TFT基板107的源极端子部ST相同的方法形成。以所述方式制造TFT基板108。
·变形例2
以下，参照附图对变形例2的TFT基板进行说明。
变形例2的TFT基板与TFT基板107的不同点在于：除了包括包含端子用的上部连接部19s、19g等的透明导电层(以下为上部透明导电层)之外，在第一绝缘层11与贴片金属层之间还包括透明导电层(以下为下部透明导电层)。
在以下的说明中，主要说明与TFT基板107的不同点。
图27是表示变形例2的TFT基板109的示意性平面图。
图28A(a)～图28A(e)分别是TFT基板109的示意性剖视图。
图28A(a)表示沿着图27所示的A-A'线的天线单元区域U的剖面，图28A(b)表示沿着图27所示的B-B'线的传输端子部PT的剖面，图28A(c)表示沿着图27所示的C-C'线的源极-栅极连接部SG的剖面，图28A(d)表示沿着图27所示的D-D' 线的源极端子部ST的剖面，图28A(e)表示沿着图27所示的 E-E'线及F-F'线的传输端子部PT的剖面。另外，图28B是源极- 栅极连接部SG及源极端子部ST的示意性剖视图。图28B表示沿着图27所示的G-G'线的剖面。
在该例子中，下部透明导电层包含配置于源极-栅极连接部 SG的SG用透明连接部20sg、配置于传输端子部PT的传输端子用透明连接部20p、及在天线单元区域U中连接TFT10与贴片电极15的贴片电极用透明连接部20a。
如图27、图28A(c)及图28B所示，SG用透明连接部 20sg是在源极-栅极连接部SG中，电连接源极总线SL与栅极连接布线3sg的导电体部。SG用透明连接部20sg配置在第一绝缘层11上、开口部12sg(1)内及开口部12sg(2)内，在开口部 12sg(1)内与源极总线SL接触，且在开口部12sg(2)内与栅极连接布线3sg接触。在SG用透明连接部20sg上配置有SG用贴片连接部15sg。其他结构与TFT基板107中的源极-栅极连接部SG相同。
如图27及图28A(a)所示，贴片电极用透明连接部20a 形成在贴片电极15与漏极电极7D之间。贴片电极用透明连接部20a配置在第一绝缘层11上及开口部12a内，且在开口部12a 内与漏极电极7D接触。在贴片电极用透明连接部20a上配置有贴片电极15。贴片电极15经由贴片电极用透明连接部20a而与漏极电极7D电连接。再者，也可以不设置贴片电极用透明连接部20a。在此情况下，与图22A(a)所示的结构同样地，贴片电极15与漏极电极7D也可以在开口部12a内直接接触。
如图27及图28A(b)所示，传输端子用透明连接部20p 在传输端子部PT中，形成在栅极连接部3p与传输端子用贴片连接部15p之间。传输端子用透明连接部20p配置在第一绝缘层 11上及开口部12p内，且在开口部12p内与栅极连接部3p接触。在传输端子用透明连接部20p上配置有传输端子用贴片连接部 15p。传输端子用贴片连接部15p经由传输端子用透明连接部20p 而与栅极连接部3p电连接。在该例子中，在邻接的栅极总线GL 之间，分离地设置有多个传输端子用透明连接部20p，且以与这些传输端子用透明连接部20p的上表面接触的方式配置有一个传输端子用贴片连接部15p。再者，也可以不设置传输端子用透明连接部20p。在此情况下，与图22A(b)所示的结构同样地，传输端子用贴片连接部15p与栅极连接部3p也可以在开口部12p 内直接接触。
各端子部ST、GT、CT具有与TFT基板107中的各端子部相同的结构。
图29A(a)～图29D(p)是表示TFT基板109的制造方法的一例的工序剖视图。这些图分别表示对应于图28A(a)～图28A(e)的剖面。以下，仅说明与TFT基板107的制造方法的不同点。
如图29A(a)～图29B(h)所示，形成栅极金属层、栅极绝缘层4、TFT10、源极金属层及第一绝缘层11。其次，在第一绝缘层11中设置开口部12a、开口部12sg，在第一绝缘层11及栅极绝缘层4中设置开口部12p。这些工序与图23A(a)～图 23B(h)所示的工序相同。
其次，如图29B(i)所示，在第一绝缘层11上及开口部12a、开口部12sg、开口部12p内，例如通过溅射法形成透明导电膜(厚度：50nm以上且为200nm以下)20'。能够使用例如ITO(铟锡氧化物)膜、IZO膜、ZnO膜(氧化锌膜)等作为透明导电膜20'。此处，使用厚度例如为70nm的ITO膜作为透明导电膜。
然后，通过使透明导电膜20'图案化，如图29B(j)所示，形成贴片电极用透明连接部20a、传输端子用透明连接部20p、 SG用透明连接部20sg。贴片电极用透明连接部20a在开口部12a 内与漏极电极7D接触。传输端子用透明连接部20p在开口部12p 内与栅极连接部3p接触。SG用透明连接部20sg在开口部12sg (1)内与源极总线SL接触，并且在未图示的开口部12sg(2) 内与栅极连接布线3sg接触。
然后，如图29C(k)～图29D(p)所示，形成贴片用导电膜15'且使其图案化，形成第二绝缘层17且使其图案化，形成透明导电膜19'且使其图案化。这些工序与图23B(i)～图23D (n)所示的工序相同。以所述方式制造TFT基板109。
再者，在本变形例中，也与图23C(j)所示的图案化工序同样地，栅极用导电膜及源极用导电膜均由无机绝缘膜(栅极绝缘层4及第一绝缘层11)覆盖，或由贴片用导电膜15'覆盖，因此，能够抑制栅极用导电膜及源极用导电膜受到的蚀刻损伤。例如，端子部形成区域中的栅极连接布线3sg由无机绝缘膜覆盖。另外，源极连接部7sg的从无机绝缘膜露出的部分由贴片用导电膜15'覆盖。
在变形例2中，利用下部透明导电层来连接源极总线SL 与栅极连接布线3sg，因此，也可不以连接源极总线SL与栅极连接布线3sg的方式配置SG用贴片连接部15sg。只要以与开口部12sg(1)或开口部12sg(2)重叠的方式配置SG用贴片连接部15sg即可。
例如，如图30A及图30B所示，源极-栅极连接部SG也可以包括在开口部12sg(1)内与源极总线SL接触的SG用贴片连接部15sg(1)、及在开口部12sg(2)内与栅极连接布线3sg接触的SG用贴片连接部15sg(2)，且隔开间隔地配置SG用贴片连接部15sg(1)与SG用贴片连接部15sg(2)。其他结构与 TFT基板109的源极-栅极连接部SG相同。只要设置SG用贴片连接部15sg(1)、15sg(2)来保护使贴片用导电膜15'图案化时的源极连接部7sg及栅极连接布线3sg即可，且该SG用贴片连接部15sg(1)、15sg(2)只要至少分别配置在开口部12sg (1)及开口部12sg(2)内即可。
图30A及图30B所示的源极-栅极连接部SG可通过与参照图29A(a)～图29D(p)所述的方法相同的方法制造。
·变形例3
以下，参照附图对变形例3的TFT基板进行说明。
变形例3的TFT基板与参照图27及图28A所述的TFT基板109同样地，在第一绝缘层11与贴片金属层之间包括下部透明导电层。变形例3与TFT基板109的不同点在于：使用下部透明导电层来形成各端子部的上部连接部，以及未在源极-栅极连接部设置贴片连接部。
在以下的说明中，主要说明与TFT基板109的不同点。
图31是表示变形例3的TFT基板110的示意性平面图。图32A(a)～图32A(e)分别是TFT基板110的示意性剖视图。图32A(a)表示沿着图31所示的A-A'线的天线单元区域U的剖面，图32A(b)表示沿着图31所示的B-B'线的传输端子部 PT的剖面，图32A(c)表示沿着图31所示的C-C'线的源极-栅极连接部SG的剖面，图32A(d)表示沿着图31所示的D-D' 线的源极端子部ST的剖面，图32A(e)表示沿着图31所示的 E-E'线及F-F'线的传输端子部PT的剖面。另外，图32B是源极- 栅极连接部SG及源极端子部ST的示意性剖视图。图32B表示沿着图31所示的G-G'线的剖面。
在该例子中，下部透明导电层除了包含SG用透明连接部 20sg、传输端子用透明连接部20p及贴片电极用透明连接部20a 之外，还包含配置于各端子部的源极端子用上部连接部20s、栅极端子用上部连接部20g、CS端子用上部连接部20c。
在TFT基板110的源极-栅极连接部SG中，如图31及图 32A(c)所示，通过形成在下部透明导电层内的SG用透明连接部20sg来电连接源极总线SL与栅极连接布线3sg。SG用透明连接部20sg由第二绝缘层17覆盖。TFT基板110的源极-栅极连接部SG未在SG用透明连接部20sg与第二绝缘层17之间设置贴片连接部。
TFT基板110的源极端子部ST包括栅极连接布线3sg、覆盖栅极连接布线3sg的栅极绝缘层4及第一绝缘层11、形成在下部透明导电层内的源极端子用上部连接部20s、第二绝缘层17。源极端子用上部连接部20s配置在第一绝缘层11上、以及设置于栅极绝缘层4及第一绝缘层11的开口部12s内，且在开口部 12s内与栅极连接布线3sg接触。第二绝缘层17形成在源极端子用上部连接部20s上，且包括使源极端子用上部连接部20s的至少一部分露出的开口部18s。
栅极端子部GT及CS端子部CT也具有与源极端子部ST 相同的结构。即，在栅极端子部GT中，形成在下部透明导电层内的栅极端子用上部连接部20g在设置于栅极绝缘层4及第一绝缘层11的开口部12g内与栅极总线GL接触。栅极端子用上部连接部20g的至少一部分通过形成于第二绝缘层17的开口部18g 而露出。在CS端子部CT中，形成在下部透明导电层内的CS 端子用上部连接部20c在设置于栅极绝缘层4及第一绝缘层11 的开口部12c内与CS总线CL接触。CS端子用上部连接部20c 的至少一部分通过形成于第二绝缘层17的开口部18c而露出。
这样，在TFT基板109中，使用上部透明导电层来形成源极端子用上部连接部19s、栅极端子用上部连接部19g及CS端子用上部连接部19c，而在TFT基板110中，使用下部透明导电层来形成源极端子用上部连接部20s、栅极端子用上部连接部20g 及CS端子用上部连接部20c。
图33A(a)～图33D(p)是表示TFT基板110的制造方法的一例的工序剖视图。这些图分别表示对应于图32A(a)～图32A(e)的剖面。以下，仅说明与TFT基板109的制造方法的不同点。
如图33A(a)～图33B(g)所示，形成栅极金属层、栅极绝缘层4、TFT10、源极金属层及第一绝缘层11。这些工序与图29A(a)～图29B(g)所示的工序相同。
其次，如图33B(h)所示，对第一绝缘层11及栅极绝缘层4进行蚀刻。本变形例与TFT基板109的制造方法的不同点在于：在源极端子部形成区域中，在栅极绝缘层4及第一绝缘层 11中形成到达栅极连接布线3sg的开口部12s。
其次，如图33B(i)所示，在第一绝缘层11上及开口部 12a、开口部12p、开口部2sg、开口部12s内形成透明导电膜20'。然后，使透明导电膜20'图案化。由此，如图33B(j)所示，形成贴片电极用透明连接部20a、传输端子用透明连接部20p、SG 用透明连接部20sg、源极端子用上部连接部20s。贴片电极用透明连接部20a在开口部12a内与漏极电极7D接触。传输端子用透明连接部20p在开口部12p内与栅极连接部3p接触。SG用透明连接部20sg在开口部12sg(1)内与源极总线SL接触，并且在未图示的开口部12sg(2)内与栅极连接布线3sg接触。源极端子用上部连接部20s在开口部12s内与栅极连接布线3sg接触。
然后，如图33C(k)所示，在第一绝缘层11上及贴片电极用透明连接部20a、传输端子用透明连接部20p、SG用透明连接部20sg、源极端子用上部连接部20s上形成贴片用导电膜15'。其次，如图33C(l)所示，使贴片用导电膜15'图案化，形成贴片电极15、传输端子用贴片连接部15p。此处，从源极-栅极连接部形成区域及各端子部形成区域去除贴片用导电膜15'。与 TFT基板109的不同点在于：未在SG用透明连接部20sg上保留贴片用导电膜15'。
当使贴片用导电膜15'图案化时，源极-栅极连接部形成区域的源极连接部7sg、端子部形成区域的栅极连接布线3sg分别受到由下部透明导电膜形成的SG用透明连接部20sg、源极端子用上部连接部20s覆盖，因此，能够抑制对源极连接部7sg及栅极连接布线3sg造成的蚀刻损伤。
接着，如图33C(m)所示，在贴片金属层上形成第二绝缘层17。然后，如图33D(n)所示，使第二绝缘层17图案化，形成使传输端子用贴片连接部15p的一部分露出的开口部18p、及使源极端子用上部连接部20s的一部分露出的开口部18s。
其次，如图33D(o)所示，在第二绝缘层17上及开口部 18p、开口部18s、开口部18sg内形成透明导电膜19'。然后，使透明导电膜19'图案化。由此，如图33D(p)所示，形成在开口部18p内与传输端子用贴片连接部15p接触的传输端子用上部连接部19p。以所述方式制造TFT基板110。再者，栅极端子部 GT及CS端子部CT可通过与源极端子部ST相同的方法制造。
如上所述，根据本实施方式，可利用贴片金属层或透明导电层来形成源极-栅极连接部SG。TFT基板107、108利用了贴片金属层，因此，与分开地设置透明导电层的TFT基板109、110 相比，能够减少制造工序中所使用的光罩的块数。
另外，对于TFT基板108，在贴片用导电膜15'的图案化工序中，使贴片用导电膜15'保留于源极-栅极连接部形成区域及端子部形成区域，因此，能够抑制对于这些区域中的栅极用导电膜及源极用导电膜的蚀刻损伤。
另一方面，对于TFT基板107及TFT基板109，在贴片用导电膜15'的图案化工序中，使贴片用导电膜15'保留于源极-栅极连接部形成区域，因此，能够抑制对于在开口部12sg(1)及开口部12sg(2)内露出的栅极用导电膜及源极用导电膜的蚀刻损伤。另外，在使贴片用导电膜15'图案化后，形成端子部的开口部。因此，能够在各端子部区域的栅极用导电膜由无机绝缘层 (栅极绝缘层4及第一绝缘层11)覆盖的状态下，使贴片用导电膜15'图案化。因此，能够抑制对于端子部形成区域中的栅极用导电膜的蚀刻损伤。
此外，对于TFT基板110，在贴片用导电膜15'的图案化工序中，使透明导电膜20'保留于源极-栅极连接部形成区域及端子部形成区域，因此，能够减少对于这些区域中的栅极用导电膜及源极用导电膜的蚀刻损伤。
但是，根据减少蚀刻损伤的观点，与TFT基板110相比，更优选TFT基板107、TFT基板108、TFT基板109的结构。在 TFT基板110的贴片用导电膜15'的图案化工序(图33C(l)) 中，源极-栅极连接部形成区域中的源极连接部7sg及源极端子部形成区域中的栅极连接布线3sg由透明导电膜20'覆盖。但是，因为透明导电膜(例如ITO膜)20'是粗糙膜，所以有时蚀刻液会渗透过透明导电膜20'而对处于其下方的金属膜进行蚀刻。相对于此，在TFT基板107、TFT基板108、TFT基板109中，源极连接部7sg及栅极连接布线3sg受到贴片用导电膜15'或无机绝缘膜(第一绝缘层11及栅极绝缘层4)保护，因此，能够更切实地减少蚀刻损伤。
本发明实施方式的扫描天线根据需要而例如收容于塑料制的框体。优选在框体中使用不会对微波的收发产生影响的介电常数小的材料。另外，也可以在框体的对应于收发区域R1的部分设置贯穿孔。而且，也可以不使液晶材料曝露于光的方式设置遮光结构。例如以遮挡从TFT基板101的电介质基板1及/或缝隙基板201的电介质基板51的侧面在电介质基板1及/或电介质基板51内传播而射入至液晶层的光的方式，设置遮光结构。在介电各向异性ΔεM大的液晶材料中有容易发生光致老化的液晶材料，优选不仅遮挡紫外线，而且也遮挡可见光中的短波长的蓝色光。例如通过使用黑色的粘着带等遮光性胶带，能够容易地在需要的部位形成遮光结构。
产业上的可利用性
本发明的实施方式例如可用于移动体(例如船舶、航空器、汽车)所搭载的卫星通信或卫星广播用的扫描天线及其制造。
附图标记说明
1：电介质基板
2：基底绝缘膜
3：栅极电极
3sg：栅极连接布线
3p：栅极连接部
4：栅极绝缘层
5：半导体层
6D：漏极接触层
6S：源极接触层
7D：漏极电极
7S：源极电极7p：源极连接布线
7sg：源极连接部
11：第一绝缘层
15：贴片电极
15e：贴片电极的边缘
15sg、15p、15s：贴片连接部
17：第二绝缘层
12a、12s、12g、12c、12p、12sg(1)、12sg(2)：开口部
18g、18s、18p、18c：开口部
19g、20g：栅极端子用上部连接部
19p：传输端子用上部连接部
19s、20s：源极端子用上部连接部
20p：传输端子用透明连接部
20sg：SG用透明连接部
21：对准标记
23：保护导电层
54：电介质层(空气层)
55：缝隙电极
55L：下层
55M：主层
55U：上层
55c：接触面
56：实心部
56e：实心部的边缘
57：缝隙
58：第四绝缘层
60：上部连接部
65：反射导电板
68：加热器用电阻膜
70：供电装置
71：导电性珠粒
72：供电接脚
73：密封部
101、102、103、104、105、106、107、108、109、110：TFT基板
201、203、204、206：缝隙基板
1000、1000A、1000B、1000C、1000D、1000E：扫描天线
CH1、CH2、CH3、CH4、CH5、CH6：接触孔
CL：CS总线
GD：栅极驱动器
GL：栅极总线
GT：栅极端子部
SD：源极驱动器
SG：源极-栅极连接部
SL：源极总线
ST：源极端子部
PT：传输端子部
IT：端子部
LC：液晶层
R1：收发区域
R2：非收发区域
Rs：密封区域
U、U1、U2：天线单元、天线单元区域

Claims (15)

1.一种TFT基板，包括包含多个天线单元区域的收发区域、与位于所述收发区域以外的区域的非收发区域，
所述多个天线单元区域分别包含TFT、与电连接于所述TFT的漏极电极的贴片电极，所述TFT基板的特征在于，包括：
电介质基板；
栅极金属层，其包含支撑于所述电介质基板的多条栅极总线；
栅极绝缘层，其配置在所述栅极金属层上；
源极金属层，其配置在所述栅极绝缘层上，且包含多条源极总线；
第一绝缘层，其配置在所述源极金属层上；以及
贴片金属层，其配置在所述第一绝缘层上，且包含所述贴片电极，
所述TFT的源极电极电连接于所述多条源极总线中的一条源极总线，所述TFT的栅极电极电连接于所述多条栅极总线中的一条栅极总线，
所述栅极金属层还包含配置于所述非收发区域且与所述多条栅极总线电性分离的多条栅极连接布线，
所述多条源极总线各自经由导电体部而与所述多条栅极连接布线中的一条栅极连接布线电连接，
所述导电体部在设置于所述栅极绝缘层及所述第一绝缘层的第二开口部内与所述栅极连接布线接触，且在设置于所述第一绝缘层的第一开口部内与所述源极总线接触，
所述贴片金属层还包含位于所述第一开口部内及/或所述第二开口部内的第一贴片连接部，
所述第一贴片连接部包含所述导电体部，或配置在所述导电体部上。
2.根据权利要求1所述的TFT基板，其特征在于：
还包括配置在所述第一绝缘层与所述贴片金属层之间的下部透明导电层，
所述下部透明导电层包含所述导电体部，
所述第一贴片连接部配置在所述导电体部上。
3.根据权利要求2所述的TFT基板，其特征在于：
所述第一贴片连接部配置在所述第一开口部内及所述第二开口部内。
4.根据权利要求2所述的TFT基板，其特征在于：
所述贴片金属层还包括与所述第一贴片连接部隔开间隔地配置的其他贴片连接部，
所述第一贴片连接部配置在所述第一开口部内，所述其他贴片连接部配置在所述第二开口部内。
5.根据权利要求2至4中任一项所述的TFT基板，其特征在于还包括：
第二绝缘层，其配置在所述贴片金属层上；
上部透明导电层，其配置在所述第二绝缘层上且包含端子用上部连接部；以及
源极端子部，其配置于所述非收发区域，
所述源极端子部包括
所述栅极连接布线、以及
电连接于所述栅极连接布线的所述端子用上部连接部。
6.根据权利要求5所述的TFT基板，其特征在于：
所述端子用上部连接部在设置于所述栅极绝缘层、所述第一绝缘层及所述第二绝缘层的第三开口部内与所述栅极连接布线接触。
7.根据权利要求5所述的TFT基板，其特征在于：
所述贴片金属层还包含位于所述非收发区域的第二贴片连接部，
在所述源极端子部中，
所述第二贴片连接部在设置于所述栅极绝缘层及所述第一绝缘层的第四开口部内与所述栅极连接布线接触，
所述端子用上部连接部在设置于所述第二绝缘层的第五开口部内与所述第二贴片连接部接触。
8.一种TFT基板，其包括包含多个天线单元区域的收发区域、与位于所述收发区域以外的区域的非收发区域，
所述多个天线单元区域分别包含TFT、与电连接于所述TFT的漏极电极的贴片电极，所述TFT基板的特征在于，包括：
电介质基板；
栅极金属层，其包含支撑于所述电介质基板的多条栅极总线；
栅极绝缘层，其配置在所述栅极金属层上；
源极金属层，其配置在所述栅极绝缘层上，且包含多条源极总线；
第一绝缘层，其配置在所述源极金属层上；
贴片金属层，其配置在所述第一绝缘层上，且包含所述贴片电极；
第二绝缘层，其配置在所述贴片金属层上；以及
上部透明导电层，其配置在所述第二绝缘层上，
所述TFT的源极电极电连接于所述多条源极总线中的一条源极总线，所述TFT的栅极电极电连接于所述多条栅极总线中的一条栅极总线，
所述栅极金属层还包含配置于所述非收发区域且与所述多条栅极总线电性分离的多条栅极连接布线，
所述多条源极总线各自经由导电体部而与所述多条栅极连接布线中的一条栅极连接布线电连接，
还包括配置在所述第一绝缘层与所述贴片金属层之间的下部透明导电层，所述下部透明导电层包含所述导电体部，所述导电体部在设置于所述栅极绝缘层及所述第一绝缘层的第二开口部内与所述栅极连接布线接触，且在设置于所述第一绝缘层的第一开口部内与所述源极总线接触。
9.根据权利要求8所述的TFT基板，其特征在于：
所述贴片金属层还包含位于所述导电体部上，且位于所述第一开口部内及/或所述第二开口部内的第一贴片连接部。
10.根据权利要求8所述的TFT基板，其特征在于：
还包括配置于所述非收发区域的源极端子部，
所述下部透明导电层还包含端子用上部连接部，
所述源极端子部包含所述栅极连接布线、与所述端子用上部连接部，
所述端子用上部连接部在设置于所述栅极绝缘层及所述第一绝缘层的第三开口部内与所述栅极连接布线接触。
11.一种扫描天线，其特征在于，包括：
根据权利要求1至10中任一项所述的TFT基板；
缝隙基板，其以与所述TFT基板相对的方式配置；
液晶层，其设置在所述TFT基板与所述缝隙基板之间；以及
反射导电板，其以隔着电介质层而与所述缝隙基板的处于所述液晶层相反侧的表面相对的方式配置，
所述缝隙基板包括其他电介质基板、与形成于所述其他电介质基板的所述液晶层侧的表面的缝隙电极，
所述缝隙电极包括多个缝隙，所述多个缝隙与所述TFT基板的所述多个天线单元区域中的所述贴片电极对应地配置。
12.一种TFT基板的制造方法，是根据权利要求6所述的TFT基板的制造方法，其特征在于，包括如下工序：
(a)在所述电介质基板上形成所述栅极金属层、所述栅极绝缘层及所述第一绝缘层；
(b)在所述栅极绝缘层及所述第一绝缘层中形成使所述栅极连接布线的一部分露出的所述第二开口部，并且在所述第一绝缘层中形成使所述源极总线的一部分露出的所述第一开口部；
(c)在所述工序(b)后，形成包含所述第一贴片连接部的所述贴片金属层，所述第一贴片连接部位于所述第一开口部内及所述第二开口部内；
(d)在所述贴片金属层上形成所述第二绝缘层；
(e)在所述第二绝缘层、所述第一绝缘层及所述栅极绝缘层中，形成使所述栅极连接布线的一部分露出的所述第三开口部；以及
(f)形成包含位于所述第三开口部内的所述端子用上部连接部的所述上部透明导电层。
13.根据权利要求12所述的TFT基板的制造方法，其特征在于：
在所述工序(b)与所述工序(c)之间，还包括形成包含所述导电体部的所述下部透明导电层的工序。
14.一种TFT基板的制造方法，是根据权利要求7所述的TFT基板的制造方法，其特征在于，包括如下工序：
(a)在所述电介质基板上形成所述栅极金属层、所述栅极绝缘层及所述第一绝缘层；
(b)在所述栅极绝缘层及所述第一绝缘层中，分别形成使所述栅极连接布线的一部分露出的所述第二开口部及所述第四开口部，并且在所述第一绝缘层中，形成使所述源极总线的一部分露出的所述第一开口部；
(c)在所述工序(b)后，形成包含所述第一贴片连接部及所述第二贴片连接部的所述贴片金属层，所述第一贴片连接部位于所述第一开口部内及所述第二开口部内，所述第二贴片连接部位于所述第四开口部内；
(d)在所述贴片金属层上形成所述第二绝缘层；
(e)在所述第二绝缘层中形成所述第五开口部；以及
(f)形成包含位于所述第五开口部内的所述端子用上部连接部的所述上部透明导电层。
15.一种TFT基板的制造方法，是根据权利要求10所述的TFT基板的制造方法，其特征在于，包括如下工序：
(a)在所述电介质基板上形成所述栅极金属层、所述栅极绝缘层及所述第一绝缘层；
(b)在所述栅极绝缘层及所述第一绝缘层中，形成使所述栅极连接布线的一部分露出的所述第二开口部及所述第三开口部，并且在所述第一绝缘层中，形成使所述源极总线的一部分露出的所述第一开口部；
(c)形成包含所述导电体部及所述端子用上部连接部的所述下部透明导电层；以及
(d)在所述工序(c)后，形成所述贴片金属层。
CN201780029753.7A 2016-05-16 2017-05-08 Tft基板、具备tft基板的扫描天线及tft基板的制造方法 Active CN109155339B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016097836 2016-05-16
JP2016-097836 2016-05-16
PCT/JP2017/017376 WO2017199777A1 (ja) 2016-05-16 2017-05-08 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法

Publications (2)

Publication Number Publication Date
CN109155339A CN109155339A (zh) 2019-01-04
CN109155339B true CN109155339B (zh) 2021-05-28

Family

ID=60325799

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780029753.7A Active CN109155339B (zh) 2016-05-16 2017-05-08 Tft基板、具备tft基板的扫描天线及tft基板的制造方法

Country Status (4)

Country Link
US (1) US10573641B2 (zh)
JP (1) JP6618616B2 (zh)
CN (1) CN109155339B (zh)
WO (1) WO2017199777A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10707350B2 (en) * 2016-11-09 2020-07-07 Sharp Kabushiki Kaisha TFT substrate, scanning antenna provided with TFT substrate, and method for producing TFT substrate
US10937812B2 (en) * 2017-04-07 2021-03-02 Sharp Kabushiki Kaisha TFT substrate, scanning antenna provided with TFT substrate, and method for producing TFT substrate
US10989946B2 (en) * 2019-02-21 2021-04-27 Innolux Corporation Electronic modulating device
US11431106B2 (en) 2019-06-04 2022-08-30 Sharp Kabushiki Kaisha TFT substrate, method for manufacturing TFT substrate, and scanned antenna
CN114008863A (zh) * 2019-06-27 2022-02-01 株式会社村田制作所 电子部件模块
CN114114973B (zh) * 2020-09-01 2024-01-23 京东方科技集团股份有限公司 显示面板双片生产控制方法及相关设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381157A (en) * 1991-05-02 1995-01-10 Sumitomo Electric Industries, Ltd. Monolithic microwave integrated circuit receiving device having a space between antenna element and substrate
US20080100524A1 (en) * 2004-10-22 2008-05-01 Japan Radio Co., Ltd. Triplate Planar Slot Antenna
CN101359647A (zh) * 2007-08-03 2009-02-04 索尼株式会社 半导体装置、其制造方法及应用该半导体装置的显示装置
CN101682111A (zh) * 2007-09-27 2010-03-24 夏普株式会社 天线装置、显示装置基板、液晶显示单元、显示系统、天线装置的制造方法、和显示装置基板的制造方法
US20120273778A1 (en) * 2005-03-28 2012-11-01 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method the same
WO2013045267A1 (en) * 2011-09-27 2013-04-04 Technische Universität Darmstadt Electronically steerable planar phased array antenna

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022428A (ja) * 1998-06-29 2000-01-21 Toshiba Corp 無線通信装置
JP2002217640A (ja) 2001-01-17 2002-08-02 Radial Antenna Kenkyusho:Kk 平面アンテナ及び導波管
KR100858295B1 (ko) 2002-02-26 2008-09-11 삼성전자주식회사 반사-투과형 액정표시장치 및 이의 제조 방법
JP2007295044A (ja) 2006-04-20 2007-11-08 Matsushita Electric Ind Co Ltd フェーズドアレイアンテナ
JP2007116573A (ja) 2005-10-24 2007-05-10 Toyota Central Res & Dev Lab Inc アレーアンテナ
US7466269B2 (en) * 2006-05-24 2008-12-16 Wavebender, Inc. Variable dielectric constant-based antenna and array
CN101930134B (zh) 2009-06-19 2013-08-07 台均科技（深圳）有限公司 电磁感应式液晶面板及其制造方法和液晶显示器
RU2590937C2 (ru) 2010-10-15 2016-07-10 Де Инвеншн Сайенс Фанд Уан, ЭлЭлСи Антенны поверхностного рассеяния
CN103339715B (zh) 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9385435B2 (en) 2013-03-15 2016-07-05 The Invention Science Fund I, Llc Surface scattering antenna improvements
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10431899B2 (en) 2014-02-19 2019-10-01 Kymeta Corporation Dynamic polarization and coupling control from a steerable, multi-layered cylindrically fed holographic antenna
ES2935284T3 (es) 2014-02-19 2023-03-03 Kymeta Corp Antena holográfica que se alimenta de forma cilíndrica orientable
US10263331B2 (en) 2014-10-06 2019-04-16 Kymeta Corporation Device, system and method to mitigate side lobes with an antenna array
US9893435B2 (en) 2015-02-11 2018-02-13 Kymeta Corporation Combined antenna apertures allowing simultaneous multiple antenna functionality
US9887455B2 (en) 2015-03-05 2018-02-06 Kymeta Corporation Aperture segmentation of a cylindrical feed antenna
US9905921B2 (en) 2015-03-05 2018-02-27 Kymeta Corporation Antenna element placement for a cylindrical feed antenna
US10153550B2 (en) * 2015-10-15 2018-12-11 Sharp Kabushiki Kaisha Scanning antenna comprising a liquid crystal layer and method for manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381157A (en) * 1991-05-02 1995-01-10 Sumitomo Electric Industries, Ltd. Monolithic microwave integrated circuit receiving device having a space between antenna element and substrate
US20080100524A1 (en) * 2004-10-22 2008-05-01 Japan Radio Co., Ltd. Triplate Planar Slot Antenna
US20120273778A1 (en) * 2005-03-28 2012-11-01 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method the same
CN101359647A (zh) * 2007-08-03 2009-02-04 索尼株式会社 半导体装置、其制造方法及应用该半导体装置的显示装置
CN101682111A (zh) * 2007-09-27 2010-03-24 夏普株式会社 天线装置、显示装置基板、液晶显示单元、显示系统、天线装置的制造方法、和显示装置基板的制造方法
WO2013045267A1 (en) * 2011-09-27 2013-04-04 Technische Universität Darmstadt Electronically steerable planar phased array antenna

Also Published As

Publication number Publication date
JP6618616B2 (ja) 2019-12-11
WO2017199777A1 (ja) 2017-11-23
JPWO2017199777A1 (ja) 2019-03-14
US10573641B2 (en) 2020-02-25
US20190296444A1 (en) 2019-09-26
CN109155339A (zh) 2019-01-04

Similar Documents

Publication Publication Date Title
CN108140945B (zh) 扫描天线及其驱动方法
CN108432047B (zh) 扫描天线及其制造方法
CN109314316B (zh) 扫描天线
CN110140221B (zh) Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
CN109155339B (zh) Tft基板、具备tft基板的扫描天线及tft基板的制造方法
CN108140946B (zh) 扫描天线及其制造方法
CN108174620B (zh) 扫描天线及其制造方法
CN110050351B (zh) Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
CN110462843B (zh) Tft基板和具备tft基板的扫描天线
CN110462842B (zh) Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
CN110050350B (zh) Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
CN110462841B (zh) Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
CN109314145B (zh) Tft基板、具备tft基板的扫描天线、以及tft基板的制造方法
CN109196716B (zh) 扫描天线及扫描天线的制造方法
CN109643848B (zh) 扫描天线
CN109478515B (zh) Tft基板、具备tft基板的扫描天线、及tft基板的制造方法
CN109891560B (zh) Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
CN109891598B (zh) Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
CN108496277B (zh) 扫描天线
CN109643849B (zh) 扫描天线
CN108604735B (zh) 扫描天线
CN110392930B (zh) Tft基板和具备tft基板的扫描天线
CN109478719B (zh) 扫描天线及扫描天线的驱动方法以及液晶设备
CN109690870B (zh) 扫描天线
CN109564944B (zh) Tft基板、具备tft基板的扫描天线、以及tft基板的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant