CN108140945B - 扫描天线及其驱动方法 - Google Patents

扫描天线及其驱动方法 Download PDF

Info

Publication number
CN108140945B
CN108140945B CN201680058659.XA CN201680058659A CN108140945B CN 108140945 B CN108140945 B CN 108140945B CN 201680058659 A CN201680058659 A CN 201680058659A CN 108140945 B CN108140945 B CN 108140945B
Authority
CN
China
Prior art keywords
layer
substrate
electrode
insulating layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680058659.XA
Other languages
English (en)
Other versions
CN108140945A (zh
Inventor
中野文树
箕浦洁
森重恭
中泽淳
大类贵俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN108140945A publication Critical patent/CN108140945A/zh
Application granted granted Critical
Publication of CN108140945B publication Critical patent/CN108140945B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/26—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
    • H01Q3/2605—Array of radiating elements provided with a feedback control over the element weights, e.g. adaptive arrays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q19/00—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic
    • H01Q19/10—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic using reflecting surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/0006—Particular feeding systems
    • H01Q21/0012—Radial guide fed arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/064—Two dimensional planar arrays using horn or slot aerials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/24—Combinations of antenna units polarised in different directions for transmitting or receiving circularly and elliptically polarised waves or waves linearly polarised in any direction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q25/00—Antennas or antenna systems providing at least two radiating patterns
    • H01Q25/001—Crossed polarisation dual antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/44—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the electric or magnetic characteristics of reflecting, refracting, or diffracting devices associated with the radiating element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/24—Function characteristic beam steering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/20—Arrays of individually energised antenna units similarly polarised and spaced apart the units being spaced along or adjacent to a curvilinear path

Abstract

扫描天线(1000)是排列有天线单元U的扫描天线，包括：TFT基板(101)，其具有第一电介质基板(1)、TFT、栅极总线、源极总线、及贴片电极(15)；插槽基板(201)，其具有第二电介质基板(51)、及形成于第二电介质基板的第一主面上的插槽电极(55)；液晶层LC，其设置于TFT基板与插槽基板之间；以及反射导电板(65)，其以隔着电介质层(54)而与第二电介质基板(51)的与第一主面为相反侧的第二主面相对的方式配置；插槽电极具有分别对应于贴片电极而配置的插槽，贴片电极分别连接于对应的TFT的漏极，在由从对应的TFT的栅极总线供给的扫描信号所选择的期间内，从对应的源极总线供给数据信号，施加到贴片电极的电压的极性反转的频率为300Hz以上。

Description

扫描天线及其驱动方法
技术领域
本发明涉及一种扫描天线，尤其是涉及一种天线单元(有时也称为“元件天线”)具有液晶电容的扫描天线(有时也称为“液晶阵列天线”)及其驱动方法。
背景技术
移动体通信或卫星广播用的天线需要具有改变波束的方向(也称为“波束扫描”或“波束控制(beam steering)”)的功能。作为具有这种功能的天线(以下称为“扫描天线(scanned antenn a)”)，已知具备天线单元的相位阵列天线。然而，现有的相位阵列天线价格高，从而妨碍普及为日用消费品。尤其，如果天线单元的数量增加，则成本会明显上升。
因此，提出一种利用液晶材料(包括向列型液晶、高分子分散液晶)的较大的介电各向异性(双折射率)的扫描天线(专利文献1～4及非专利文献1)。由于液晶材料的介电常数具有频率分散性，所以本说明书中，将微波的频带中的介电常数(有时也称为“相对于微波的介电常数”)特别表述为“介电常数M(εM)”。
专利文献3及非专利文献1中记载了通过利用液晶显示装置(以下称为“LCD(Liquid Crystal Display)”)的技术而获得低价的扫描天线。
现有技术文献
专利文献
专利文献1：日本专利特开2007-116573号公报
专利文献2：日本专利特开2007-295044号公报
专利文献3：日本专利特表2009-538565号公报
专利文献4：日本专利特表2013-539949号公报
非专利文献
非专利文献1：R.A.Stevenson et al.,"Rethinking Wire lessCommunications：Advanced Antenna Design using LCD Technology",SID 2015DIGEST,pp.827-830.
非专利文献2：M.ANDO et al.,"A Radial Line Slot Antenna for 12GHzSatellite TV Reception",IEEE Transactions of An tennas and Propagation,Vol.AP-33,No.12,pp.1347-1353(1985).
发明内容
本发明所要解决的技术问题
如所述那样，虽然通过应用LCD技术而实现低价的扫描天线的想法已为人所知，但并无对利用LCD技术的扫描天线的结构、其制造方法及其驱动方法进行具体记载的文献。
因此，本发明的目的在于提供一种能够利用现有的LCD的制造技术而实现量产的扫描天线及其驱动方法。
解决问题的手段
本发明的一个实施方式的扫描天线排列着多个天线单元，且包括：TFT(Thin FilmTransistor，薄膜晶体管)基板，其具有第一电介质基板、支撑于所述第一电介质基板的多个TFT、多根栅极总线、多根源极总线、及多个贴片电极；插槽基板，其具有第二电介质基板、及形成于所述第二电介质基板的第一主面上的插槽电极；液晶层，其设置于所述TFT基板与所述插槽基板之间；以及反射导电板，其以隔着电介质层而与所述第二电介质基板的与所述第一主面为相反侧的第二主面相对的方式配置；所述插槽电极具有对应于所述多个贴片电极而配置的多个插槽；所述多个贴片电极的每一个连接于对应的TFT的漏极，在由从对应的TFT的栅极总线供给的扫描信号所选择的期间内，从对应的源极总线供给数据信号，且施加到所述多个贴片电极的每一个电压的极性反转的频率为300Hz以上。
在某实施方式中，在任意的帧中，施加到所述多个贴片电极的电压的极性均相同。
在某实施方式中，在任意的帧中，施加到所述多个贴片电极的电压的极性在连接于邻接的栅极总线的贴片电极间彼此相反。
在某实施方式中，施加到所述多个贴片电极的每一个的电压的极性反转的频率为5kHz以下。
在某实施方式中，施加到所述插槽电极的电压是与施加到所述多个贴片电极的电压偏移180°相位所得的振动电压。
本发明的实施方式的扫描天线的驱动方法中，所述扫描天线排列着多个天线单元，且包括：TFT基板，其具有第一电介质基板、支撑于所述第一电介质基板的多个TFT、多根栅极总线、多根源极总线、及多个贴片电极；插槽基板，其具有第二电介质基板、及形成于所述第二电介质基板的第一主面上的插槽电极；液晶层，其设置于所述TFT基板与所述插槽基板之间；以及反射导电板，其以隔着电介质层而与所述第二电介质基板的与所述第一主面为相反侧的第二主面相对的方式配置；所述插槽电极具有对应于所述多个贴片电极而配置的多个插槽；所述扫描天线的驱动方法使施加到所述多个贴片电极的每一个的电压的极性以300Hz以上的频率反转。
在某实施方式中，使施加到所述插槽电极的电压的极性与施加到所述多个贴片电极的电压的极性偏移180°相位而反转。
本发明的一个实施方式的TFT基板是具有电介质基板、及排列于所述电介质基板上的多个天线单元区域的TFT基板，且包括：包含所述多个天线单元区域的收发区域，及位于所述收发区域以外的区域的非收发区域，所述多个天线单元区域分别包括：薄膜晶体管，其支撑于所述电介质基板，且包含栅极电极、半导体层、位于所述栅极电极与所述半导体层之间的栅极绝缘层、以及与所述半导体层电连接的源极电极及漏极电极；第一绝缘层，其覆盖所述薄膜晶体管，且，具有使所述薄膜晶体管的所述漏极电极露出的第一开口部；以及贴片电极，其形成于所述第一绝缘层上及所述第一开口部内，且与所述薄膜晶体管的所述漏极电极电连接；所述贴片电极包含金属层，所述金属层的厚度大于所述薄膜晶体管的所述源极电极及所述漏极电极的厚度。
在某实施方式中，所述TFT基板可还具备覆盖所述贴片电极的第二绝缘层。所述金属层的厚度也可为1μm以上30μm以下。
在某实施方式中，所述TFT基板在所述收发区域中，还可具有形成于所述电介质基板上的电阻膜、及与所述电阻膜连接的加热器用端子。
在某实施方式中，所述TFT基板还具备配置于所述非收发区域的传输端子部，所述传输端子部具有：贴片连接部，其由与所述贴片电极相同的导电膜形成；所述第二绝缘层，其延伸设置于所述贴片连接部上且具有使所述贴片连接部的一部分露出的第二开口部；以及上部透明电极，其形成于所述第二绝缘层上及所述第二开口部内，且与所述贴片连接部电连接。
在某实施方式中，所述TFT基板还具备栅极端子部，所述栅极端子部具有：栅极总线，其由与所述栅极电极相同的导电膜形成；所述栅极绝缘层、所述第一绝缘层及所述第二绝缘层，其延伸设置于所述栅极总线上；以及栅极端子用上部连接部，其由与所述上部透明电极相同的透明导电膜形成；在所述栅极绝缘层、所述第一绝缘层及所述第二绝缘层形成有使所述栅极总线的一部分露出的栅极端子接触孔，所述栅极端子用上部连接部配置于所述第二绝缘层上及所述栅极端子接触孔内，且在所述栅极端子接触孔内与所述栅极总线相接。
在某实施方式中，所述TFT基板还具备配置于所述非收发区域的传输端子部，所述传输端子部具有：源极连接配线，其由与所述源极电极相同的导电膜形成；所述第一绝缘层，其延伸设置于所述源极连接配线上，且具有使所述源极连接配线的一部分露出的第三开口部及使所述源极连接配线的另一部分露出的第四开口部；贴片连接部，其形成于所述第一绝缘层上及所述第三开口部内；以及上部透明电极，其形成于所述第一绝缘层上及所述第四开口部内；所述贴片连接部经由所述源极连接配线而与所述上部透明电极电连接，所述贴片连接部由与所述贴片电极相同的导电膜形成，所述第二绝缘层延伸设置于所述传输端子部上，覆盖所述贴片连接部，且具有使所述上部透明电极的至少一部分露出的开口。
在某实施方式中，所述TFT基板还具备配置于所述非收发区域的传输端子部，所述传输端子部在所述第一绝缘层上具有由与所述贴片电极相同的导电膜形成的贴片连接部、及覆盖所述贴片连接部的保护导电层，所述第二绝缘层延伸设置于所述保护导电层上，且具有使所述保护导电层的一部分露出的开口。
在某实施方式中，所述TFT基板还具备栅极端子部，所述栅极端子部具有：栅极总线，其由与所述栅极电极相同的导电膜形成；所述栅极绝缘层及所述第一绝缘层，其延伸设置于所述栅极总线上；以及栅极端子用上部连接部，其由透明导电膜形成；在所述栅极绝缘层及所述第一绝缘层形成着使所述栅极端子用上部连接部露出的栅极端子接触孔，所述栅极端子用上部连接部配置于所述第一绝缘层上及所述栅极端子接触孔内，且在所述栅极端子接触孔内与所述栅极总线相接，所述第二绝缘层延伸设置于所述栅极端子用上部连接部上，且具有使所述栅极端子用上部连接部的一部分露出的开口。
本发明的一个实施方式的扫描天线包括所述任一项所述的TFT基板、以与所述TFT基板相对的方式配置的插槽基板、设置于所述TFT基板与所述插槽基板之间的液晶层、以及以隔着电介质层而与所述插槽基板的与所述液晶层为相反侧的表面相对的方式配置的反射导电板，所述插槽基板具有另一电介质基板、及形成于所述另一电介质基板的所述液晶层侧的表面的插槽电极，所述插槽电极具有多个插槽，所述多个插槽与所述TFT基板的所述多个天线单元区域中的所述贴片电极对应地配置。
本发明的另一个实施方式的扫描天线包括所述任一项所述的TFT基板、以与所述TFT基板相对的方式配置的插槽基板、设置于所述TFT基板与所述插槽基板之间的液晶层、以及以隔着电介质层而与所述插槽基板的与所述液晶层为相反侧的表面相对的方式配置的反射导电板，所述插槽基板具有另一电介质基板、及形成于所述另一电介质基板的所述液晶层侧的表面的插槽电极，所述插槽电极具有多个插槽，所述多个插槽与所述TFT基板的所述多个天线单元区域中的所述贴片电极对应地配置，所述插槽电极连接于所述TFT基板的所述传输端子部。
本发明的一个实施方式的TFT基板的制造方法中，TFT基板具有包含多个天线单元区域的收发区域、及所述收发区域以外的非收发区域，且所述多个天线单元区域分别具备薄膜晶体管及贴片电极，所述TFT基板的制造方法包含：步骤(a)，其在电介质基板上形成薄膜晶体管；步骤(b)，其以覆盖所述薄膜晶体管的方式形成第一绝缘层，且在所述第一绝缘层形成使所述薄膜晶体管的漏极电极的一部分露出的第一开口部；步骤(c)，其在所述第一绝缘层上及所述第一开口部内形成贴片电极用导电膜，利用所述贴片电极用导电膜的图案化而形成在所述第一开口部内与所述漏极电极相接的贴片电极；以及步骤(d)，其形成覆盖所述贴片电极的第二绝缘层；所述贴片电极包含金属层，所述金属层的厚度大于所述薄膜晶体管的源极电极及漏极电极的厚度。
在某实施方式中，所述步骤(a)包含：步骤(a1)，其在电介质基板上形成栅极用导电膜，利用所述栅极用导电膜的图案化而形成多根栅极总线及所述薄膜晶体管的栅极电极；步骤(a2)，其形成覆盖所述多根栅极总线及所述栅极电极的栅极绝缘层；步骤(a3)，其在所述栅极绝缘层上形成所述薄膜晶体管的半导体层；以及步骤(a4)，其在所述半导体层上及所述栅极绝缘层上形成源极用导电膜，利用所述源极用导电膜的图案化而形成多根源极总线、及与所述半导体层相接的源极电极及漏极电极，从而获得薄膜晶体管。
在某实施方式中，所述TFT基板在所述非收发区域还具备栅极端子部及传输端子部，所述步骤(c)包含利用所述贴片电极用导电膜的图案化而在所述非收发区域形成贴片连接部的步骤，在所述步骤(d)之后，包含下述步骤：对所述栅极绝缘层、所述第一绝缘层及所述第二绝缘层一次性地进行蚀刻，由此，在所述第二绝缘层形成使所述贴片连接部露出的第二开口部，并且在所述栅极绝缘层、所述第一绝缘层及所述第二绝缘层形成使所述栅极总线的一部分露出的栅极端子接触孔；在所述第二绝缘层上、所述第二开口部内及所述栅极端子接触孔内形成透明导电膜，利用所述透明导电膜的图案化而形成在所述第二开口部内与所述贴片连接部相接的上部透明电极，从而获得传输端子部，并且形成在所述栅极端子接触孔内与所述栅极总线相接的栅极端子用上部连接部，从而获得栅极端子部。
在某实施方式中，所述TFT基板在所述非收发区域还具备栅极端子部及传输端子部，所述步骤(a4)包含利用所述源极用导电膜的图案化而在所述非收发区域形成源极连接配线的步骤，所述步骤(b)包含下述步骤，即，在所述第一绝缘层形成所述第一开口部，并且形成使所述源极连接配线的一部分露出的第三开口部、使所述源极连接配线的另一部分露出的第四开口部、及使所述栅极总线的一部分露出的栅极端子接触孔；在所述步骤(b)与所述步骤(c)之间还包含下述步骤，即，形成透明导电膜，利用所述透明导电膜的图案化而形成在所述第三开口部内与所述源极连接配线相接的上部透明电极，并且形成在所述栅极端子接触孔内与所述栅极总线相接的栅极端子用上部连接部从而获得栅极端子部；所述步骤(c)还包含利用所述贴片电极用导电膜的图案化而形成在所述第四开口部内与所述源极连接配线相接的贴片连接部从而获得传输端子部的步骤；所述传输端子部中，经由所述源极连接配线将所述贴片连接部与所述上部透明电极电连接，在所述步骤(d)之后还包含在所述第二绝缘层形成使所述上部透明电极的一部分及所述栅极端子用上部连接部的一部分分别露出的开口的步骤。
在某实施方式中，所述TFT基板在所述非收发区域还具备栅极端子部及传输端子部，所述步骤(b)包含在所述第一绝缘层形成所述第一开口部并且形成使所述栅极总线的一部分露出的栅极端子接触孔的步骤，在所述步骤(b)与所述步骤(c)之间还包含形成透明导电膜，利用所述透明导电膜的图案化而形成在所述栅极端子接触孔内与所述栅极总线相接的栅极端子用上部连接部从而获得栅极端子部的步骤，所述步骤(c)包含利用所述贴片电极用导电膜的图案化而在所述非收发区域形成贴片连接部的步骤，在所述步骤(c)与所述步骤(d)之间还包含形成覆盖所述贴片连接部的保护导电层的步骤，在所述步骤(d)之后还包含在所述第二绝缘层形成使所述保护导电层的一部分及所述栅极端子用上部连接部的一部分分别露出的开口的步骤。
发明效果
根据本发明的某个实施方式，提供一种能够利用现有的L CD的制造技术实现量产的扫描天线及其驱动方法。
附图说明
图1是示意性地表示第一实施方式的扫描天线1000的一部分的剖视图。
图2(a)及(b)分别是表示扫描天线1000中的TFT基板101及插槽基板201的示意性俯视图。
图3(a)及(b)分别是示意性地表示TFT基板101的天线单元区域U的剖视图及俯视图。
图4(a)～(c)分别是示意性地表示TFT基板101的栅极端子部GT、源极端子部ST及传输端子部PT的剖视图。
图5是表示TFT基板101的制造步骤的一例的图。
图6是示意性地表示插槽基板201中的天线单元区域U及端子部IT的剖视图。
图7是用于说明TFT基板101及插槽基板201中的传输部的示意性剖视图。
图8(a)～(c)分别是表示第二实施方式中的TFT基板102的栅极端子部GT、源极端子部ST及传输端子部PT的剖视图。
图9是表示TFT基板102的制造步骤的一例的图。
图10(a)～(c)分别是表示第三实施方式中的TFT基板103的栅极端子部GT、源极端子部ST及传输端子部PT的剖视图。
图11是表示TFT基板103的制造步骤的一例的图。
图12是用于说明TFT基板103及插槽基板203中的传输部的示意性剖视图。
图13(a)是具有加热器用电阻膜68的TFT基板104的示意性俯视图，图13(b)是用于说明插槽57及贴片电极15的尺寸的示意性俯视图。
图14(a)及(b)是表示电阻加热结构80a及80b的示意性结构与电流的分布的图。
图15(a)～(c)是表示电阻加热结构80c～80e的示意性结构与电流的分布的图。
图16是表示本发明的实施方式的扫描天线的一个天线单元的等效电路的图。
图17(a)～(c)、(e)～(g)是表示实施方式的扫描天线的驱动中使用的各信号的波形的例的图，图17(d)是表示进行点反转驱动的LCD面板的显示信号的波形的图。
图18(a)～(e)是表示实施方式的扫描天线的驱动中使用的各信号的波形的另一例的图。
图19(a)～(e)是表示实施方式的扫描天线的驱动中使用的各信号的波形的又一例的图。
图20(a)是表示现有的LCD900的结构的示意图，图20(b)是表示LCD面板900a的示意性剖视图。
具体实施方式
以下，参照附图对本发明的实施方式的扫描天线及其制造方法进行说明。以下的说明中，首先，对公知的TFT型LCD(以下称为“TFT-LCD”)的结构及制造方法进行说明。其中，有时会省略关于LCD的技术领域中周知事项的说明。关于TFT-LCD的基本技术，例如请参照：液晶、应用及使用(Liquid Crystals,Ap plications and Uses,)，卷1-3(编辑：BirendaBahadur，出版社：世界科学出版社)等。为了参考，将所述文献的公开内容全部引用于本说明书中。
参照图20(a)及(b)，对典型的透过型的TFT-LCD(以下简称为“LCD”)900的结构及动作进行说明。此处，例示在液晶层的厚度方向上施加电压的纵向电场模式(例如TN模式或垂直取向模式)的LCD900。施加到LCD的液晶电容的电压的帧频(典型来说为极性反转频率的2倍)例如在4倍速驱动中为240Hz，作为LCD的液晶电容的电介质层的液晶层的介电常数ε，与相对于微波(例如卫星广播或Ku波段(12～18GHz)、K波段(18～26GHz)、Ka波段(26～40GHz))的介电常数M(εM)不同。
如图20(a)示意性地所示，透过型的LCD900具备液晶显示面板900a、控制电路CNTL、背光源(未图示)、电源电路(未图示)等。液晶显示面板900a包括液晶显示器LCC、及包含栅极驱动器GD及源极驱动器SD的驱动电路。驱动电路例如可安装于液晶显示器LCC的TFT基板910，驱动电路的一部分或全部也可一体化(单片(monolithic)化)在TFT基板910上。
图20(b)表示LCD900所具有的液晶显示面板(以下称为“LCD面板”)900a的示意性的剖视图。LCD面板900a具有T FT基板910、相对基板920、及设置于它们之间的液晶层930。TFT基板910及相对基板920均具有玻璃基板等透明基板911、921。作为透明基板911、921，除玻璃基板之外，有时也使用塑料基板。塑料基板例如由透明树脂(例如聚酯)及玻璃纤维(例如不织布)形成。
LCD面板900a的显示区域DR由呈矩阵状排列的像素P构成。在显示区域DR的周边形成有无助于显示的边框区域FR。液晶材料利用以包围显示区域DR的方式形成的密封部(未图示)而被密封在显示区域DR内。密封部例如通过使包含紫外线硬化性树脂与间隔件(例如树脂微珠)的密封材料硬化而形成，将T FT基板910与相对基板920彼此粘接、固定。密封材料中的间隔件将TFT基板910与相对基板920的间隙，也就是液晶层930的厚度控制为固定的。为了抑制液晶层930的厚度的面内不均，而在显示区域DR内的被遮光的部分(例如配线上)，使用紫外线硬化性树脂形成柱状间隔件。近年来，如液晶电视或智能手机用的LCD面板所看到的那样，无助于显示的边框区域FR的宽度变得非常窄。
TFT基板910中，在透明基板911上形成着TFT912、栅极总线(扫描线)GL、源极总线(显示信号线)SL、像素电极914、辅助电容电极(未图示)、CS总线(辅助电容线)(未图示)。CS总线与栅极总线平行地设置。或者，有时也将下一段的栅极总线用作CS总线(栅极上的CS结构(CS on gate structu re))。
像素电极914被控制液晶的取向的取向膜(例如聚酰亚胺膜)所覆盖。取向膜以与液晶层930相接的方式设置。TFT基板910多配置于背光源侧(观察者的相反侧)。
相对基板920多配置于液晶层930的观察者侧。相对基板920在透明基板921上具有彩色滤光片层(未图示)、相对电极924、及取向膜(未图示)。相对电极924共通地设置于构成显示区域DR的多个像素P上，因而被称为共通电极。彩色滤光片层包括针对每个像素P而设置的彩色滤光片(例如红色滤光片、绿色滤光片、蓝色滤光片)及用于遮蔽显示中所不需要的光的黑色矩阵(遮光层)。黑色矩阵例如以将显示区域DR内的像素P之间及边框区域FR遮光的方式配置。
TFT基板910的像素电极914、相对基板920的相对电极924、及它们之间的液晶层930构成液晶电容Clc。各个液晶电容与像素对应。为了保持已施加到液晶电容Clc的电压(为了提高所谓的电压保持率)，而形成着与液晶电容Clc电气并联连接的辅助电容CS。辅助电容CS典型来说由与像素电极914同电位的电极、无机绝缘层(例如栅极绝缘层(SiO2层))、连接于C S总线的辅助电容电极所构成。典型来说从CS总线供给与相对电极924相同的共通电压。
关于已施加到液晶电容Clc的电压(有效电压)降低的因素，有(1)基于液晶电容Clc的电容值CClc与电阻值R的乘积即CR时间常数的因素，(2)由液晶材料中所包含的离子性杂质所引起的界面极化及/或液晶分子的取向极化等。其中，通过设置液晶电容Clc的CR时间常数的影响大且与液晶电容Clc电气并联连接的辅助电容CS，能够增大CR时间常数。另外，在通用的向列型液晶材料的情况下，液晶电容Clc的电介质层即液晶层930的体积电阻率超过1012Ω·cm的量级(order)。
供给到像素电极914的显示信号是在由从栅极驱动器GD供给到栅极总线GL的扫描信号所选择的TFT912为导通状态时，被供给到与该TFT912连接的源极总线SL的显示信号。因此，连接于某一栅极总线GL的TFT912同时为导通状态，此时，从连接于该行的像素P的各自的TFT912的源极总线SL供给对应的显示信号。通过从第一行(例如显示面的最上行)到第m行(例如显示面的最下行)依次进行该动作，由此向由m行像素行构成的显示区域DR写入一张图像(帧)并加以显示。如果像素P呈矩阵状排列成m行n列，则源极总线SL对应于各像素列至少设置一根，合计至少设置n根。
这种扫描被称为线顺序扫描，选择一个像素行到选择下一行为止的时间被称为水平扫描期间(1H)，选择某一行到再次选择该行为止的时间被称为垂直扫描期间(1V)或帧。另外，一般来说，1V(或一帧)是将选择所有的m个像素行的期间m·H加上消隐(blanking)期间所得。
例如，在输入影像信号为NTSC(National Television Sys tem Committee，国家电视系统委员会)信号的情况下，现有的L CD面板的1V(＝一帧)为1/60sec(16.7msec)。NTSC信号是隔行信号(interlace signal)，帧频为30Hz，场频为60Hz，对于LCD面板而言，由于需要在各场中对所有的像素供给显示信号，所以要以1V＝(1/60)sec进行驱动(60Hz驱动)。另外，近年来，也存在为了改善动画显示特性而以2倍速驱动(120Hz驱动，1V＝(1/120)sec)而驱动的LCD面板、或为了3D显示而以4倍速(240Hz驱动，1V＝(1/240)sec)受到驱动的LCD面板。
如果对液晶层930施加直流电压则有效电压会降低，像素P的亮度会降低。该有效电压的降低中，由于受到了所述界面极化及/或取向极化的影响，所以即便设置辅助电容CS也难以完全防止。例如，如果将与某一中间色调对应的显示信号在每一帧写入到所有像素中，则每一帧中亮度发生变动，而被观察为闪烁。此外，如果长时间地对液晶层930施加直流电压，则会引起液晶材料的电气分解。此外，杂质离子向单侧的电极偏析，不再对液晶层施加有效的电压，液晶分子不再移动。为了防止该情况的发生，LCD面板900a受到所谓的交流驱动。典型来说，进行将显示信号的极性在每一帧(每1垂直扫描期间)反转的帧反转驱动。例如，现有的LCD面板中，每1/60sec便进行极性反转(极性反转的周期为30Hz)。
此外，为了使一帧内施加的电压的极性不同的像素均匀地分布，而进行点反转驱动或线反转驱动等。其原因在于，正极性与负极性中，难以使施加到液晶层的有效电压的大小完全一致。例如，如果液晶材料的体积电阻率超过1012Ω·cm的量级，只要每1/60sec进行点反转或线反转驱动，则几乎看不到闪烁。
关于LCD面板900a中的扫描信号及显示信号，是基于从控制电路CNTL供给到栅极驱动器GD及源极驱动器SD的信号，而由栅极驱动器GD及源极驱动器SD分别供给到栅极总线GL及源极总线SL。例如，栅极驱动器GD及源极驱动器SD分别连接于设置于TFT基板910的对应的端子。栅极驱动器GD及源极驱动器SD有时例如作为驱动器IC而安装于TFT基板910的边框区域FR，有时单片地形成在TFT基板910的边框区域F R。
相对基板920的相对电极924经由被称为传输(transfer，转移)的导电部(未图示)而与TFT基板910的端子(未图示)电连接。传输例如以与密封部重叠的方式或者通过对密封部的一部分赋予导电性而形成。这样是为了缩小边框区域FR。相对电极924中，从控制电路CNTL直接或间接地供给共通电压。典型来说，共通电压如所述那样也被供给到CS总线。
[扫描天线的基本结构]
使用天线单元的扫描天线对电压进行控制，所述天线单元利用了液晶材料的较大的介电常数M(εM)的各向异性(双折射率)，所述电压被施加到与LCD面板的像素建立对应关系的天线单元的各液晶层，通过使各天线单元的液晶层的有效介电常数M(εM)发生变化，由静电电容不同的天线单元形成二维的图案(与由LCD进行的图像的显示对应)。从天线发射或由天线接收的电磁波(例如微波)中被赋予与各天线单元的静电电容相应的相位差，根据由静电电容不同的天线单元而形成的二维的图案，具有特定方向上较强的指向性(波束扫描)。例如，从天线发射的电磁波通过如下而获得：考虑由各天线单元赋予的相位差，而对输入电磁波入射到各天线单元并由各天线单元散射所得的球面波进行积分。各天线单元也能够被认为作为“移相器：phase shif ter”发挥功能。关于使用了液晶材料的扫描天线的基本结构及动作原理，请参照专利文献1～4及非专利文献1、2。非专利文献2公开了一种螺旋状的插槽排列而成的扫描天线的基本结构。为了参考，将专利文献1～4及非专利文献1、2的全部公开内容引用于本说明书中。
另外，本发明的实施方式的扫描天线中的天线单元虽类似于LCD面板的像素，但与LCD面板的像素的结构不同，多个天线单元的排列也与LCD面板中的像素的排列不同。参照表示稍后将详细说明的第一实施方式的扫描天线1000的图1来对本发明的实施方式的扫描天线的基本结构进行说明。扫描天线1000是插槽呈同心圆状排列而成的径向线槽型天线，但本发明的实施方式的扫描天线不限于此，例如，插槽的排列也可以是公知的各种排列。
图1是示意性地表示本实施方式的扫描天线1000的一部分的剖视图，且示意性地表示从设置于呈同心圆状排列而成的插槽的中心附近的供电销72(参照图2(b))起沿着半径方向的剖面的一部分。
扫描天线1000具备TFT基板101、插槽基板201、配置于它们之间的液晶层LC、以及以隔着空气层54与插槽基板201相对的方式配置的反射导电板65。扫描天线1000从TFT基板101侧收发微波。
TFT基板101具有玻璃基板等电介质基板1、形成于电介质基板1上的多个贴片电极15、及多个TFT10。各贴片电极15连接于对应的TFT10。各TFT10连接于栅极总线及源极总线。
插槽基板201具有玻璃基板等电介质基板51、及形成于电介质基板51的液晶层LC侧的插槽电极55。插槽电极55具有多个插槽57。
以隔着空气层54而与插槽基板201相对的方式配置着反射导电板65。能够使用由相对于微波的介电常数M小的电介质(例如PTFE等氟树脂)形成的层来代替空气层54。插槽电极55、反射导电板65、以及它们之间的电介质基板51及空气层54作为波导301发挥功能。
贴片电极15、包含插槽57的插槽电极55的部分、及它们之间的液晶层LC构成天线单元U。各天线单元U中，一个贴片电极15隔着液晶层LC而与包含一个插槽57的插槽电极55的部分相对，从而构成液晶电容。贴片电极15与插槽电极55隔着液晶层LC而相对的结构类似于图20所示的LCD面板900a的像素电极914与相对电极924隔着液晶层930而相对的结构。也就是说，具有扫描天线1000的天线单元U与LCD面板900a中的像素P具有类似的构成。此外，关于天线单元具有与液晶电容电气并联连接的辅助电容(参照图13(a)、图16)这一点，也具有与LCD面板900a中的像素P类似的构成。然而，扫描天线1000与LCD面板900a具有多个不同点。
首先，扫描天线1000的电介质基板1、51所要求的性能与LCD面板的基板所要求的性能不同。
一般来说，LCD面板中使用对可见光透明的基板，例如使用玻璃基板或塑料基板。反射型的LCD面板中，由于背面侧的基板不需要透明性，所以有时也使用半导体基板。与此相对，作为天线用的电介质基板1、51，优选相对于微波的介电损耗(将相对于微波的介电损耗正切表示为tanδM。)较小。电介质基板1、51的tanδM优选约为0.03以下，更优选为0.01以下。具体来说，能够使用玻璃基板或塑料基板。玻璃基板的尺寸稳定性、耐热性比塑料基板优异，从而适合于使用LCD技术形成TFT、配线、电极等电路要素。例如，在形成波导的材料为空气与玻璃的情况下，由于玻璃的所述介电损耗更大，所以从玻璃更薄便更能够减少波导损耗的观点考虑，优选为400μm以下，更优选为300μm以下。下限无特别限制，只要在制造工艺中不会破裂且能够操作即可。
电极中使用的导电材料也不同。LCD面板的像素电极或相对电极中多使用ITO膜作为透明导电膜。然而，ITO相对于微波的tanδM较大，无法用作天线中的导电层。插槽电极55与反射导电板65一起作为波导301的壁发挥功能。因此，为了抑制波导301的壁中的微波的透过，波导301的壁的厚度，即，金属层(C u层或Al层)的厚度优选较大的厚度。已知如果金属层的厚度为集肤深度的3倍，则电磁波会衰减至1/20(-26dB)，如果为5倍则会衰减至1/150(-43dB)左右。因此，如果金属层的厚度为集肤深度的5倍，则能够将电磁波的透过率降低至1％。例如，如果相对于10GHz的微波，使用厚度为3.3μm以上的Cu层及厚度为4.0μm以上的Al层，则能够将微波降低至1/150。此外，如果相对于30GHz的微波，使用厚度为1.9μm以上的Cu层及厚度为2.3μm以上的Al层，则能够将微波降低至1/150。这样，插槽电极55优选由相对较厚的Cu层或Al层形成。Cu层或Al层的厚度的上限无特别限制，可考虑成膜时间或成本而适当设定。如果使用Cu层，则可获得比起使用Al层而能够变薄的优点。相对较厚的Cu层或Al层的形成不仅能够采用LCD的制造工艺中所使用的薄膜堆积法，也能够采用将Cu箔或Al箔贴附于基板等其他方法。金属层的厚度例如为2μm以上30μm以下。在使用薄膜堆积法形成的情况下，金属层的厚度优选为5μm以下。另外，反射导电板65例如能够使用厚度为数mm的铝板、铜板等。
关于贴片电极15，为了避免插槽附近的自由电子的振动在被诱发为贴片电极内的自由电子的振动时变为热的损耗，优选薄片电阻较低者，但由于并非如插槽电极55那样构成波导301，所以能够使用厚度比插槽电极55小的Cu层或Al层。从量产性的观点考虑优选使用Al层，Al层的厚度例如优选为1μm～2μm。
此外，天线单元U的排列间距与像素间距大不相同。例如，如果考虑12GHz(Kuband)的微波用的天线，则波长λ例如为25mm。于是，如专利文献4所记载那样，天线单元U的间距为λ/4以下及/或λ/5以下，因而为6.25mm以下及/或5mm以下。这与LCD面板的像素的间距相比大了10倍以上。因此，天线单元U的长度及宽度也比LCD面板的像素长度及宽度大了约10倍。
当然，天线单元U的排列可与LCD面板中的像素的排列不同。此处，示出呈同心圆状排列的示例(例如参照日本专利特开2002-217640号公报)，但不限于此，例如，也可如非专利文献2所记载的那样呈螺旋状排列。进一步地，还可以如专利文献4所记载的那样呈矩阵状排列。
扫描天线1000的液晶层LC的液晶材料所要求的特性与L CD面板的液晶材料所要求的特性不同。LCD面板根据像素的液晶层的折射率变化来对可见光(波长380nm～830nm)的偏光赋予相位差，由此使偏光状态发生变化(例如使直线偏光的偏光轴方向旋转或者使圆偏光的圆偏光度发生变化)，从而进行显示。与此相对，实施方式的扫描天线1000通过使天线单元U所具有的液晶电容的静电电容值发生变化，而使从各贴片电极激振(再辐射)的微波的相位发生变化。因此，液晶层中，相对于微波的介电常数M(εM)的各向异性(ΔεM)优选较大，tanδM优选较小。例如，能够适合使用M.Wittek et al.,SID 2015DIGESTpp.824-826所记载的ΔεM为4以上且tanδM为0.02以下(均为19Gz的值)。此外，能够使用九鬼、高分子55卷8月号pp.599-602(2006)所记载的ΔεM为0.4以上且tanδM为0.04以下的液晶材料。
一般来说液晶材料的介电常数具有频率分散性，而相对于微波的介电各向异性ΔεM与相对于可见光的折射率各向异性Δn具有正的关联性。因此，相对于微波的天线单元用的液晶材料，可以说优选相对于可见光的折射率各向异性Δn较大的材料。LC D用的液晶材料的折射率各向异性Δn利用相对于550nm的光的折射率各向异性来进行评价。此处，如果将相对于550nm的光的Δn(双折射率)用作指标，则Δn为0.3以上，优选为0.4以上的向列型液晶被用于相对于微波的天线单元用。Δn无特别上限。然而，由于Δn较大的液晶材料存在极性强的倾向，所以有使可靠性降低的担心。从可靠性的观点考虑，Δn优选为0.4以下。液晶层的厚度例如为5μm～500μm。
以下，对本发明的实施方式的扫描天线的结构及制造方法进行更详细说明。
(第一实施方式)
首先，参照图1及图2。图1如所详述那样是扫描天线1000的中心附近的示意性部分剖视图，图2(a)及(b)分别是表示扫描天线1000中的TFT基板101及插槽基板201的示意性俯视图。
扫描天线1000具有呈二维排列的多个天线单元U，此处例示的扫描天线1000中，多个天线单元呈同心圆状排列。以下的说明中，将与天线单元U对应的TFT基板101的区域及插槽基板201的区域称为“天线单元区域”，并附上与天线单元相同的参照符号U。此外，如图2(a)及(b)所示，TFT基板101及插槽基板201中，将由呈二维排列的多个天线单元区域所划定的区域称为“收发区域R1”，将收发区域R1以外的区域称为“非收发区域R2”。在非收发区域R2设置着端子部、驱动电路等。
图2(a)是表示扫描天线1000中的TFT基板101的示意性俯视图。
图示的示例中，在从TFT基板101的法线方向观看时，收发区域R1为环状(doughnut)。非收发区域R2包含位于收发区域R1的中心部的第一非收发区域R2a、及位于收发区域R1的周缘部的第二非收发区域R2b。收发区域R1的外径例如为200mm～1500mm，根据通信量等而设定。
在TFT基板101的收发区域R1，设置有支撑于电介质基板1的多根栅极总线GL及多根源极总线SL，且由这些配线来规定天线单元区域U。天线单元区域U在收发区域R1中例如呈同心圆状排列。天线单元区域U分别包含TFT、及与TFT电连接的贴片电极。TFT的源极电极与源极总线SL电连接，栅极电极与栅极总线GL电连接。此外，漏极电极与贴片电极电连接。
在非收发区域R2(R2a、R2b)以包围收发区域R1的方式配置着密封区域Rs。对密封区域Rs赋予密封材料(未图示)。密封材料使TFT基板101及插槽基板201彼此粘接，并且将液晶封入到这些基板101、201之间。
在非收发区域R2中的密封区域Rs的外侧设置着栅极端子部GT、栅极驱动器GD、源极端子部ST及源极驱动器SD。栅极总线GL分别经由栅极端子部GT而连接于栅极驱动器GD。源极总线SL分别经由源极端子部ST而连接于源极驱动器SD。另外，该例中，源极驱动器SD及栅极驱动器GD形成于电介质基板1上，但这些驱动器中的一者或两者也可设置于其他电介质基板上。
在非收发区域R2还设置着多个传输端子部PT。传输端子部PT与插槽基板201的插槽电极55(图2(b))电连接。本说明书中，将传输端子部PT与插槽电极55的连接部称为“传输部”。如图示那样，传输端子部PT(传输部)也可配置于密封区域Rs内。该情况下，可使用含有导电性粒子的树脂来作为密封材料。由此，使液晶封入到TFT基板101与插槽基板201之间，并且能够确保传输端子部PT与插槽基板201的插槽电极55的电连接。该例中，是在第一非收发区域R2a及第二非收发区域R2b的两者配置着传输端子部PT，也可仅配置在其中一者。
另外，传输端子部PT(传输部)也可不配置于密封区域R s内。例如可配置于非收发区域R2中的密封区域Rs的外侧。
图2(b)是例示扫描天线1000中的插槽基板201的示意性俯视图，且表示插槽基板201的液晶层LC侧的表面。
插槽基板201中，在电介质基板51上跨及收发区域R1及非收发区域R2而形成着插槽电极55。
插槽基板201的收发区域R1中，在插槽电极55配置着多个插槽57。插槽57与TFT基板101中的天线单元区域U对应地配置。在图示的示例中，多个插槽57以构成径向线槽型天线的方式，在彼此大致正交的方向上延伸的一对插槽57呈同心圆状排列。因具有彼此大致正交的插槽，所以扫描天线1000能够收发圆极化波。
在非收发区域R2设置着多个插槽电极55的端子部IT。端子部IT与TFT基板101的传输端子部PT(图2(a))电连接。该例中，端子部IT配置于密封区域Rs内，利用含有导电性粒子的密封材料而与对应的传输端子部PT电连接。
此外，第一非收发区域R2a中，在插槽基板201的背面侧配置着供电销72。利用供电销72，向由插槽电极55、反射导电板65及电介质基板51构成的波导301插入微波。供电销72连接于供电装置70。供电是从排列着插槽57的同心圆的中心开始进行。供电的方式可以是直接耦合供电方式及电磁耦合方式中的任一个，也能够采用公知的供电结构。
以下，参照附图，对扫描天线1000的各构成要素进行更详细说明。
＜TFT基板101的结构＞
·天线单元区域U
图3(a)及(b)分别是示意性地表示TFT基板101的天线单元区域U的剖视图及俯视图。
天线单元区域U分别具备电介质基板(未图示)、支撑于电介质基板的TFT10、覆盖TFT10的第一绝缘层11、形成于第一绝缘层11上且与TFT10电连接的贴片电极15、以及覆盖贴片电极15的第二绝缘层17。TFT10例如配置于栅极总线GL及源极总线SL的交点附近。
TFT10具备栅极电极3、岛状的半导体层5、配置于栅极电极3与半导体层5之间的栅极绝缘层4、以及源极电极7S及漏极电极7D。TFT10的结构不作特别限定。该例中，TFT10是具有底部栅极结构的通道蚀刻型的TFT。
栅极电极3与栅极总线GL电连接，且从栅极总线GL供给有扫描信号。源极电极7S与源极总线SL电连接，且从源极总线SL供给有数据信号。栅极电极3及栅极总线GL可由相同的导电膜(栅极用导电膜)形成。源极电极7S、漏极电极7D及源极总线SL也可由相同的导电膜(源极用导电膜)形成。栅极用导电膜及源极用导电膜例如是金属膜。本说明书中，有时将使用栅极用导电膜形成的层(layer)称为“栅极金属层”，将使用源极用导电膜形成的层称为“源极金属层”。
半导体层5以经由栅极绝缘层4而与栅极电极3重叠的方式配置。图示的示例中，在半导体层5上形成着源极接触层6S及漏极接触层6D。源极接触层6S及漏极接触层6D分别配置于半导体层5中的形成着通道的区域(通道区域)的两侧。半导体层5是本征非晶硅(i-a-Si)层，源极接触层6S及漏极接触层6D也可以是n+型非晶硅(n+-a-Si)层。
源极电极7S以与源极接触层6S相接的方式设置，经由源极接触层6S而连接于半导体层5。漏极电极7D以与漏极接触层6D相接的方式设置，经由漏极接触层6D而连接于半导体层5。
第一绝缘层11具有到达TFT10的漏极电极7D的接触孔CH1。
贴片电极15设置于第一绝缘层11上及接触孔CH1内，在接触孔CH1内与漏极电极7D相接。贴片电极15包含金属层。贴片电极15可以是仅由金属层形成的金属电极。贴片电极15的材料可以与源极电极7S及漏极电极7D相同。其中，贴片电极15中的金属层的厚度(贴片电极15为金属电极的情况下贴片电极15的厚度)设定得比源极电极7S及漏极电极7D的厚度大。贴片电极15的金属层的适合的厚度如所述那样由集肤效应决定，且根据欲发送或接收的电磁波的频率、金属层的材料等而改变。贴片电极15中的金属层的厚度例如设定为1μm以上。
可使用与栅极总线GL相同的导电膜来设置CS总线CL。CS总线CL以经由栅极绝缘层4而与漏极电极(或者漏极电极的延长部分)7D重叠的方式配置，构成以栅极绝缘层4为电介质层的辅助电容CS。
也可在比栅极总线GL靠电介质基板侧形成对准标记(例如金属层)21、及覆盖对准标记21的基底绝缘膜2。对准标记21在由一片玻璃基板制作例如m片TFT基板的情况下，如果光罩片数为n片(n＜m)，则需要将各曝光步骤分多次进行。这样，当光罩的片数(n片)比由一片玻璃基板1制作的TFT基板101的片数(m片)少时，被用于光罩的对准。可省略对准标记21。
本实施方式中，在与源极金属层不同的层内形成贴片电极15。由此，获得如下的优点。
源极金属层由于通常使用金属膜来形成，所以也考虑在源极金属层内形成贴片电极(参考例的TFT基板)。然而，贴片电极为了反射电磁波，使用相对较厚(例如2μm左右以上)的金属膜而形成。因此，参考例的TFT基板中，也由这种厚金属膜形成源极总线SL等，从而存在形成配线时的图案化的控制性降低的问题。与此相对，本实施方式中，因与源极金属层分开地形成贴片电极15，所以能够独立地控制源极金属层的厚度与贴片电极15的厚度。因此，能够确保形成源极金属层时的控制性的同时，形成所需厚度的贴片电极15。
本实施方式中，能够将贴片电极15的厚度与源极金属层的厚度分开且高自由度地进行设定。另外，由于贴片电极15的尺寸无须如源极总线SL等那样被严格控制，因而即便因增厚贴片电极15而线宽偏移(与设计值的偏移)变大也无妨。
贴片电极15可包含Cu层或Al层来作为主层。主层的厚度被设定为可获得所期望的电磁波收集效率。本申请案发明人经过研究后发现：电磁波收集效率依赖于电阻值，且存在Cu层比起Al层更能够减小贴片电极15的厚度的可能性。
·栅极端子部GT、源极端子部ST及传输端子部PT
图4(a)～(c)分别是示意性地表示栅极端子部GT、源极端子部ST及传输端子部PT的剖视图。
栅极端子部GT具备形成于电介质基板上的栅极总线GL、覆盖栅极总线GL的绝缘层及栅极端子用上部连接部19g。栅极端子用上部连接部19g在形成于绝缘层的接触孔CH2内与栅极总线GL相接。该例中，覆盖栅极总线GL的绝缘层从电介质基板侧起包含栅极绝缘层4、第一绝缘层11及第二绝缘层17。栅极端子用上部连接部19g例如是由设置于第二绝缘层17上的透明导电膜形成的透明电极。
源极端子部ST具备形成于电介质基板上(此处为栅极绝缘层4上)的源极总线SL、覆盖源极总线SL的绝缘层及源极端子用上部连接部19s。源极端子用上部连接部19s在形成于绝缘层的接触孔CH3内且与源极总线SL相接。该例中，覆盖源极总线SL的绝缘层包含第一绝缘层11及第二绝缘层17。源极端子用上部连接部19s例如是由设置于第二绝缘层17上的透明导电膜形成的透明电极。
传输端子部PT具有形成于第一绝缘层11上的贴片连接部15p、覆盖贴片连接部15p的第二绝缘层17、及传输端子用上部连接部19p。传输端子用上部连接部19p在形成于第二绝缘层17的接触孔CH4内与贴片连接部15p相接。贴片连接部15p由与贴片电极15相同的导电膜形成。传输端子用上部连接部(也称为上部透明电极)19p例如是由设置于第二绝缘层17上的透明导电膜形成的透明电极。本实施方式中，各端子部的上部连接部19g、19s及19p由相同的透明导电膜形成。
本实施方式中，具有如下优点，即，利用形成第二绝缘层17后的蚀刻步骤能够同时形成各端子部的接触孔CH2、CH3、C H4。详细制造工艺将后述。
＜TFT基板101的制造方法＞
TFT基板101例如可利用以下的方法来制造。图5是例示T FT基板101的制造步骤的图。
首先，通过在电介质基板上形成金属膜(例如Ti膜)并将其图案化而形成对准标记21。作为电介质基板，例如能够使用玻璃基板、具有耐热性的塑料基板(树脂基板)等。接下来，以覆盖对准标记21的方式形成基底绝缘膜2。作为基底绝缘膜2，例如使用SiO2膜。
然后，在基底绝缘膜2上形成包含栅极电极3及栅极总线GL的栅极金属层。
栅极电极3可与栅极总线GL一体形成。此处，在电介质基板上，利用溅射法等形成未图示的栅极用导电膜(厚度：例如50nm以上500nm以下)。接下来，通过将栅极用导电膜图案化而获得栅极电极3及栅极总线GL。栅极用导电膜的材料不作特别限定。能够适当使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金、或者其金属氮化物的膜。此处，作为栅极用导电膜，形成将MoN(厚度：例如50nm)、Al(厚度：例如200nm)及MoN(厚度：例如50nm)依次层叠而成的层叠膜。
接下来，以覆盖栅极金属层的方式形成栅极绝缘层4。栅极绝缘层4可利用CVD法等形成。作为栅极绝缘层4，能够适当使用氧化硅(SiO2)层、氮化硅(SiNx)层、氮氧化硅(SiOxNy；x＞y)层、氧氮化硅(SiNxOy；x＞y)层等。栅极绝缘层4也可具有层叠结构。此处，作为栅极绝缘层4，形成SiNx层(厚度：例如410nm)。
接下来，在栅极绝缘层4上形成半导体层5及接触层。此处，通过将本征非晶硅膜(厚度：例如125nm)及n+型非晶硅膜(厚度：例如65nm)依次形成并图案化，由此获得岛状的半导体层5及接触层。半导体层5中使用的半导体膜不限定为非晶硅膜。例如，可形成氧化物半导体层作为半导体层5。该情况下，也可不在半导体层5与源极·漏极电极之间设置接触层。
接下来，通过在栅极绝缘层4上及接触层上形成源极用导电膜(厚度：例如50nm以上500nm以下)并将其图案化，由此形成包含源极电极7S、漏极电极7D及源极总线SL的源极金属层。此时，接触层也被蚀刻，且形成有彼此分离的源极接触层6S与漏极接触层6D。
源极用导电膜的材料不作特别限定。能够适当使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金、或者其金属氮化物的膜。此处，作为源极用导电膜，形成将MoN(厚度：例如30nm)、Al(厚度：例如200nm)及MoN(厚度：例如50nm)依次层叠而成的层叠膜。
此处，例如，利用溅射法形成源极用导电膜，利用湿式蚀刻进行源极用导电膜的图案化(源极·漏极分离)。然后，例如利用干式蚀刻，将接触层中的位于成为半导体层5的通道区域的区域上的部分除去而形成间隙部，并分离为源极接触层6S及漏极接触层6D。此时，间隙部中，半导体层5的表面附近也被蚀刻(过蚀刻)。
另外，在例如使用依次层叠Ti膜及Al膜而成的层叠膜作为源极用导电膜的情况下，例如也可使用磷酸醋酸硝酸水溶液，利用湿式蚀刻进行Al膜的图案化后，利用干式蚀刻将Ti膜及接触层(n+型非晶硅层)6同时图案化。或者，也能够将源极用导电膜及接触层一次性蚀刻。但是，在将源极用导电膜或其下层与接触层6同时蚀刻的情况下，存在难以控制基板整体的半导体层5的蚀刻量(间隙部的蚀刻量)的分布的情况。与此相对，如所述那样，如果利用分开的蚀刻步骤进行源极·漏极分离与间隙部的形成，则能够更容易地控制间隙部的蚀刻量。
接下来，以覆盖TFT10的方式形成第一绝缘层11。该例中，第一绝缘层11以与半导体层5的通道区域相接的方式配置。此外，利用公知的光刻法，在第一绝缘层11形成到达漏极电极7D的接触孔CH1。
第一绝缘层11例如可以是氧化硅(SiO2)膜、氮化硅(S iNx)膜、氮氧化硅(SiOxNy；x＞y)膜、氧氮化硅(SiNxOy；x＞y)膜等无机绝缘层。此处，作为第一绝缘层11，例如利用CVD法形成厚度为例如330nm的SiNx层。
接下来，在第一绝缘层11上及接触孔CH1内形成贴片用导电膜并将其图案化。由此，在收发区域R1形成贴片电极15，在非收发区域R2形成贴片连接部15p。贴片电极15在接触孔C H1内与漏极电极7D相接。另外，本说明书中，有时将由贴片用导电膜形成的包含贴片电极15、贴片连接部15p的层称为“贴片金属层”。
作为贴片用导电膜的材料，可使用与栅极用导电膜或源极用导电膜相同的材料。其中，贴片用导电膜设定得比栅极用导电膜及源极用导电膜厚。由此，通过将电磁波的透过率抑制得低且使贴片电极的薄片电阻降低，能够减少贴片电极内的自由电子的振动变为热的损耗。贴片用导电膜的适合的厚度例如为1μm以上30μm以下。如果比1μm薄，则电磁波的透过率为30％左右，薄片电阻为0.03Ω/sq以上，可能会产生损耗增大的问题，如果比30μm厚，则可能会产生插槽的图案化性恶化的问题。
此处，作为贴片用导电膜，形成将MoN(厚度：例如50n m)、Al(厚度：例如1000nm)及MoN(厚度：例如50nm)依次层叠而成的层叠膜(MoN/Al/MoN)。另外，也可代替所述层叠膜，而使用将Ti膜、Cu膜及Ti膜依次层叠而成的层叠膜(T i/Cu/Ti)或者将Ti膜及Cu膜依次层叠而成的层叠膜(Cu/Ti)。
接下来，在贴片电极15及第一绝缘层11上形成第二绝缘层(厚度：例如100nm以上300nm以下)17。作为第二绝缘层17，不作特别限定，例如能够适当使用氧化硅(SiO2)膜、氮化硅(SiNx)膜、氮氧化硅(SiOxNy；x＞y)膜、氧氮化硅(SiN xOy；x＞y)膜等。此处，作为第二绝缘层17，例如形成厚度200nm的SiNx层。
然后，例如利用使用了氟系气体的干式蚀刻来对无机绝缘膜(第二绝缘层17、第一绝缘层11及栅极绝缘层4)一次性地进行蚀刻。蚀刻中，贴片电极15、源极总线SL及栅极总线GL发挥着蚀刻阻挡的功能。由此，在第二绝缘层17、第一绝缘层11及栅极绝缘层4形成到达栅极总线GL的接触孔CH2，在第二绝缘层17及第一绝缘层11形成到达源极总线SL的接触孔CH3。此外，在第二绝缘层17形成到达贴片连接部15p的接触孔C H4。
该例中，为了对无机绝缘膜一次性地进行蚀刻，在所获得的接触孔CH2的侧壁中，第二绝缘层17、第一绝缘层11及栅极绝缘层4的侧面对准，在接触孔CH3的侧壁中，第二绝缘层17及第一绝缘层11的侧壁对准。另外，在本说明书中，接触孔内，不同的两个以上的层的“侧面对准”不仅是指这些层中的接触孔内露出的侧面在垂直方向上为同一平面的情况，也包括连续地构成锥形状等的倾斜面的情况。这种构成例如通过使用同一掩模来对这些层进行蚀刻或者将一层作为掩模而进行另一层的蚀刻等所获得。
接下来，在第二绝缘层17上及接触孔CH2、CH3、CH4内，例如利用溅射法形成透明导电膜(厚度：50nm以上200nm以下)。作为透明导电膜，例如能够使用ITO(铟·锡氧化物)膜、IZO膜、ZnO膜(氧化锌膜)等。此处，作为透明导电膜，使用厚度例如为100nm的ITO膜。
接下来，通过将透明导电膜图案化，而形成栅极端子用上部连接部19g、源极端子用上部连接部19s及传输端子用上部连接部19p。栅极端子用上部连接部19g、源极端子用上部连接部19s及传输端子用上部连接部19p用于保护在各端子部露出的电极或配线。这样，能获得栅极端子部GT、源极端子部ST及传输端子部PT。
＜插槽基板201的结构＞
接下来，对插槽基板201的结构进行更具体地说明。
图6是示意性地表示插槽基板201中的天线单元区域U及端子部IT的剖视图。
插槽基板201具备：具有表面及背面的电介质基板51，形成于电介质基板51的表面的第三绝缘层52，形成于第三绝缘层52上的插槽电极55，及覆盖插槽电极55的第四绝缘层58。反射导电板65以隔着电介质层(空气层)54而与电介质基板51的背面相对的方式配置。插槽电极55及反射导电板65作为波导301的壁发挥功能。
收发区域R1中，在插槽电极55形成着多个插槽57。插槽57是贯通插槽电极55的开口。该例中，在各天线单元区域U配置着一个插槽57。
第四绝缘层58形成于插槽电极55上及插槽57内。第四绝缘层58的材料可以与第三绝缘层52的材料相同。通过由第四绝缘层58来覆盖插槽电极55，而插槽电极55与液晶层LC不会直接接触，因而能够提高可靠性。如果插槽电极55由Cu层形成，则Cu有时会在液晶层LC溶出。此外，如果使用薄膜堆积技术由Al层形成插槽电极55，则Al层中有时会含有空隙(void)。第四绝缘层58能够防止液晶材料侵入到Al层的空隙。另外，如果通过将铝箔利用粘接材贴附于电介质基板51而形成Al层并将其图案化而制作插槽电极55，则能够避免空隙的问题。
插槽电极55包含Cu层、Al层等的主层55M。插槽电极55也可具有包含主层55M、及以夹着该主层55M的方式配置的上层55U及下层55L的层叠结构。主层55M的厚度根据材料并考虑集肤效应来设定，例如可以为2μm以上30μm以下。主层55M的厚度典型来说比上层55U及下层55L的厚度大。
图示的示例中，主层55M为Cu层，上层55U及下层55L为Ti层。通过在主层55M与第三绝缘层52之间配置下层55L，能够提高插槽电极55与第三绝缘层52的密接性。此外，通过设置上层55U，能够抑制主层55M(例如Cu层)的腐蚀。
反射导电板65因构成波导301的壁，所以优选具有集肤深度的3倍以上，优选5倍以上的厚度。反射导电板65例如能够使用由切削而制作的厚度为数mm的铝板、铜板等。
在非收发区域R2设置着端子部IT。端子部IT具备插槽电极55、覆盖插槽电极55的第四绝缘层58、及上部连接部60。第四绝缘层58具有到达插槽电极55的开口。上部连接部60在开口内与插槽电极55相接。本实施方式中，端子部IT配置于密封区域Rs内，并利用含有导电性粒子的密封树脂而与TFT基板中的传输端子部连接(传输部)。
·传输部
图7是用于说明将TFT基板101的传输端子部PT、插槽基板201的端子部IT连接的传输部的示意性剖视图。图7中，对与图1～图4相同的构成要素附上相同的参照符号。
传输部中，端子部IT的上部连接部60与TFT基板101中的传输端子部PT的传输端子用上部连接部19p电连接。本实施方式中，将上部连接部60与传输端子用上部连接部19p经由包含导电性微珠71的树脂(密封树脂)73(有时也称为“密封部73”)而连接。
上部连接部60、19p均为ITO膜、IZO膜等透明导电层，有时在其表面形成有氧化膜。如果形成氧化膜，则无法确保透明导电层彼此的电连接，存在接触电阻增高的可能性。与此相对，本实施方式中，经由包含导电性微珠(例如Au微珠)71的树脂使这些透明导电层粘接，因而即便形成表面氧化膜，因导电性微珠穿破(贯通)表面氧化膜，而能够抑制接触电阻的增大。导电性微珠71不仅贯通表面氧化膜，还可贯通作为透明导电层的上部连接部60、19p，而直接与贴片连接部15p及插槽电极55相接。
传输部可配置于从扫描天线1000的中心部及周缘部(也就是说，从扫描天线1000的法线方向观看时环状的收发区域R1的内侧及外侧)的双方，也可仅配置于其中任一者。传输部可配置于封入液晶的密封区域Rs内，也可配置于密封区域Rs的外侧(液晶层的相反侧)。
＜插槽基板201的制造方法＞
插槽基板201可例如利用以下的方法来制造。
首先，在电介质基板上形成第三绝缘层(厚度：例如200n m)52。作为电介质基板，能够使用玻璃基板、树脂基板等针对电磁波的透过率高(介电常数εM及介电损耗tanδM小)的基板。为了抑制电磁波的衰减，电介质基板优选较薄。例如，利用后述的工艺(process)在玻璃基板的表面形成了插槽电极55等构成要素后，可从背面侧将玻璃基板薄板化。由此，能够将玻璃基板的厚度例如减少到500μm以下。
在使用树脂基板作为电介质基板的情况下，可将TFT等构成要素直接形成于树脂基板上，也可使用转印法形成于树脂基板上。如果利用转印法，则例如在玻璃基板上形成树脂膜(例如聚酰亚胺膜)，在树脂膜上利用后述工艺形成构成要素后，使形成着构成要素的树脂膜与玻璃基板分离。一般来说，树脂的介电常数εM及介电损耗tanδM比玻璃小。树脂基板的厚度例如为3μm～300μm。作为树脂材料，除聚酰亚胺外，例如也能够使用液晶高分子。
作为第三绝缘层52，不作特别限定，例如能够适当使用氧化硅(SiO2)膜、氮化硅(SiNx)膜、氮氧化硅(SiOxNy；x＞y)膜、氧氮化硅(SiNxOy；x＞y)膜等。
接下来，在第三绝缘层52之上形成金属膜并将其图案化，由此获得具有多个插槽57的插槽电极55。作为金属膜，可使用厚度为2μm～5μm的Cu膜(或Al膜)。此处，使用将Ti膜、Cu膜及Ti膜依次层叠而成的层叠膜。
然后，在插槽电极55上及插槽57内形成第四绝缘层(厚度：例如100nm)58。第四绝缘层58的材料可与第三绝缘层的材料相同。然后，非收发区域R2中，在第四绝缘层58形成到达插槽电极55的开口部。
接下来，在第四绝缘层58上及第四绝缘层58的开口部内形成透明导电膜并将其图案化，由此形成在开口部内与插槽电极55相接的上部连接部60。由此，获得端子部IT。
＜TFT10的材料及结构＞
本实施方式中，作为配置于各像素的开关元件，使用以半导体层5为活性层的TFT。半导体层5不限定为非晶硅层，可以是多晶硅层、氧化物半导体层。
在使用氧化物半导体层的情况下，氧化物半导体层所含的氧化物半导体可以是非晶质氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，可列举多结晶氧化物半导体、微结晶氧化物半导体、c轴与层面大致垂直地取向的结晶质氧化物半导体等。
氧化物半导体层可具有2层以上的层叠结构。在氧化物半导体层具有层叠结构的情况下，氧化物半导体层可包含非晶质氧化物半导体层与结晶质氧化物半导体层。或者，也可包含结晶结构不同的多个结晶质氧化物半导体层。此外，也可包含多个非晶质氧化物半导体层。在氧化物半导体层具有包含上层与下层的2层结构的情况下，上层所包含的氧化物半导体的能隙(energy g ap)优选大于下层所包含的氧化物半导体的能隙。但是，在这些层的能隙之差相对较小的情况下，下层的氧化物半导体的能隙也可大于上层的氧化物半导体的能隙。
非晶质氧化物半导体及所述各结晶质氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体层的构成等已记载于例如日本专利特开2014-007399号公报中。为了参考，将日本专利特开2014-007399号公报的全部公开内容引用于本说明书中。
氧化物半导体层例如可包含In、Ga及Zn中的至少1种金属元素。本实施方式中，氧化物半导体层例如包含In-Ga-Zn-O系半导体(例如氧化铟镓锌)。此处，In-Ga-Zn-O系半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，In、Ga及Zn的比例(组成比)不作特别限定，例如包含In：Ga：Zn＝2：2：1，In：Ga：Zn＝1：1：1，In：Ga：Zn＝1：1：2等。这种氧化物半导体层可由包含In-Ga-Zn-O系半导体的氧化物半导体膜形成。另外，有时将具有包含In-Ga-Zn-O系半导体等氧化物半导体的活性层的通道蚀刻型的TFT称为“CE-OS-TFT”。
In-Ga-Zn-O系半导体可以是非晶质，也可以是结晶质。作为结晶质In-Ga-Zn-O系半导体，优选c轴与层面大致垂直地取向的结晶质In-Ga-Zn-O系半导体。
另外，结晶质In-Ga-Zn-O系半导体的结晶结构例如已公开于所述日本专利特开2014-007399号公报、日本专利特开2012-134475号公报、日本专利特开2014-209727号公报等中。为了参考，将日本专利特开2012-134475号公报及日本专利特开2014-209727号公报的全部公开内容引用于本说明书。由于具有In-Ga-Zn-O系半导体层的TFT具有高迁移率(与a-SiTFT相比超过20倍)及低漏电流(与a-SiTFT相比小于百分之一)，因而适合用作驱动TFT(例如设置于非收发区域的驱动电路所包含的TF T)及设置于各天线单元区域的TFT。
氧化物半导体层可包含其他氧化物半导体来代替In-Ga-Zn-O系半导体。例如可包含In-Sn-Zn-O系半导体(例如In2O3-Sn O2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体是In(铟)、Sn(锡)及Zn(锌)的三元系氧化物。或者，氧化物半导体层可包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、I n-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-P b-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Z n-O系半导体、Al-Ga-Zn-O系半导体、Ga-Zn-O系半导体等。
图3所示的例中，TFT10是具有底部栅极结构的通道蚀刻型的TFT。“通道蚀刻型的TFT”中，并未在通道区域上形成蚀刻阻挡层，且源极及漏极电极的通道侧的端部下表面以与半导体层的上表面相接的方式配置。通道蚀刻型的TFT例如通过如下而形成：在半导体层上形成源极·漏极电极用的导电膜，并进行源极·漏极分离。源极·漏极分离步骤中，存在通道区域的表面部分被蚀刻的情况。
另外，TFT10可以是在通道区域上形成着蚀刻阻挡层的蚀刻阻挡型TFT。蚀刻阻挡型TFT中，源极及漏极电极的通道侧的端部下表面位于例如蚀刻阻挡层上。蚀刻阻挡型的TFT例如通过如下而形成：在形成了覆盖半导体层中的成为通道区域的部分的蚀刻阻挡层后，在半导体层及蚀刻阻挡层上形成源极·漏极电极用的导电膜，并进行源极·漏极分离。
此外，TFT10虽具有源极及漏极电极与半导体层的上表面相接的顶部接触结构，但源极及漏极电极也能够以与半导体层的下表面相接的方式配置(底部接触结构)。进一步地，TFT10可以是在半导体层的电介质基板侧具有栅极电极的底部栅极结构，也可以是在半导体层的上方具有栅极电极的顶部栅极结构。
(第二实施方式)
一边参照附图一边对第二实施方式的扫描天线进行说明。本实施方式的扫描天线中的TFT基板中，成为各端子部的上部连接部的透明导电层设置于TFT基板中的第一绝缘层与第二绝缘层之间，就该方面而言与图2所示的TFT基板101不同。
图8(a)～(c)分别是表示本实施方式中的TFT基板102的栅极端子部GT、源极端子部ST及传输端子部PT的剖视图。对与图4相同的构成要素附上相同的参照符号并省略说明。另外，天线单元区域U的剖面结构因与所述实施方式(图3)相同，所以省略图示及说明。
本实施方式中的栅极端子部GT具备形成于电介质基板上的栅极总线GL、覆盖栅极总线GL的绝缘层及栅极端子用上部连接部19g。栅极端子用上部连接部19g在形成于绝缘层的接触孔CH2内与栅极总线GL相接。该例中，覆盖栅极总线GL的绝缘层包含栅极绝缘层4及第一绝缘层11。在栅极端子用上部连接部19g及第一绝缘层11上形成着第二绝缘层17。第二绝缘层17具有使栅极端子用上部连接部19g的一部分露出的开口部18g。该例中，第二绝缘层17的开口部18g也能够以使接触孔CH2整体露出的方式配置。
源极端子部ST具备形成于电介质基板上(此处为栅极绝缘层4上)的源极总线SL、覆盖源极总线SL的绝缘层及源极端子用上部连接部19s。源极端子用上部连接部19s在形成于绝缘层的接触孔CH3内且与源极总线SL相接。该例中，覆盖源极总线SL的绝缘层仅包含第一绝缘层11。第二绝缘层17延伸设置于源极端子用上部连接部19s及第一绝缘层11上。第二绝缘层17具有使源极端子用上部连接部19s的一部分露出的开口部18s。第二绝缘层17的开口部18s也能够以使接触孔CH3整体露出的方式配置。
传输端子部PT具有：由与源极总线SL相同的导电膜(源极用导电膜)形成的源极连接配线7p，延伸设置于源极连接配线7p上的第一绝缘层11，以及形成于第一绝缘层11上的传输端子用上部连接部19p及贴片连接部15p。
在第一绝缘层11设置着使源极连接配线7p露出的接触孔CH5及CH6。传输端子用上部连接部19p配置于第一绝缘层11上及接触孔CH5内，且在接触孔CH5内与源极连接配线7p相接。贴片连接部15p配置于第一绝缘层11上及接触孔CH6内，在接触孔CH6内与源极连接配线7p相接。传输端子用上部连接部19p是由透明导电膜形成的透明电极。贴片连接部15p由与贴片电极15相同的导电膜形成。另外，各端子部的上部连接部19g、19s及19p可由相同的透明导电膜形成。
第二绝缘层17延伸设置于传输端子用上部连接部19p、贴片连接部15p及第一绝缘层11上。第二绝缘层17具有使传输端子用上部连接部19p的一部分露出的开口部18p。该例中，第二绝缘层17的开口部18p以使接触孔CH5整体露出的方式配置。另一方面，贴片连接部15p由第二绝缘层17所覆盖。
这样，在本实施方式中，利用形成于源极金属层的源极连接配线7p，将传输端子部PT的传输端子用上部连接部19p与贴片连接部15p电连接。虽未图示，但与所述实施方式同样地，传输端子用上部连接部19p利用含有导电性粒子的密封树脂而与插槽基板201中的插槽电极连接。
所述实施方式中，在形成第二绝缘层17后，一次性地形成深度不同的接触孔CH1～CH4。例如在栅极端子部GT上，对相对较厚的绝缘层(栅极绝缘层4、第一绝缘层11及第二绝缘层17)进行蚀刻，与此相对，传输端子部PT中，仅对第二绝缘层17进行蚀刻。因此，存在成为浅接触孔的基底的导电膜(例如贴片电极用导电膜)蚀刻时受到大的损伤的可能性。
与此相对，本实施方式中，在形成第二绝缘层17前便形成接触孔CH1～CH3、CH5、CH6。这些接触孔仅形成于第一绝缘层11或第一绝缘层11及栅极绝缘层4的层叠膜，因而比起所述实施方式，能够减小一次性形成的接触孔的深度差。因此，可减少对成为接触孔的基底的导电膜的损伤。尤其，在贴片电极用导电膜中使用Al膜的情况下，如果使ITO膜与Al膜直接接触则无法获得良好地接触，因而有时会在Al膜的上层形成MoN层等覆盖层。这种情况下，无须考虑蚀刻时的损伤而增大覆盖层的厚度，因而是有利的。
＜TFT基板102的制造方法＞
TFT基板102例如按照如下的方法来制造。图9是例示TF T基板102的制造步骤的图。另外，以下，各层的材料、厚度、形成方法等在与所述TFT基板101相同的情况下省略说明。
首先，利用与TFT基板102相同的方法，在电介质基板上形成对准标记、基底绝缘层、栅极金属层、栅极绝缘层、半导体层、接触层及源极金属层，而获得TFT。在形成源极金属层的步骤中，源极用导电膜除形成源极及漏极电极、源极总线外，还形成源极连接配线7p。
接着，以覆盖源极金属层的方式形成第一绝缘层11。然后，对第一绝缘层11及栅极绝缘层4一次性地进行蚀刻，而形成接触孔CH1～CH3、CH5、CH6。蚀刻中，源极总线SL及栅极总线GL发挥着蚀刻阻挡的功能。由此，收发区域R1中，在第一绝缘层11形成到达TFT的漏极电极的接触孔CH1。此外，非收发区域R2中，在第一绝缘层11及栅极绝缘层4形成到达栅极总线G L的接触孔CH2，在第一绝缘层11形成到达源极总线SL的接触孔CH3及到达源极连接配线7p的接触孔CH5、CH6。可将接触孔CH5配置于密封区域Rs，将接触孔CH6配置于密封区域Rs的外侧。或者，双方均可配置于密封区域Rs的外部。
接下来，在第一绝缘层11上及接触孔CH1～CH3、CH5、CH6形成透明导电膜，并将其图案化。由此，形成在接触孔CH2内与栅极总线GL相接的栅极端子用上部连接部19g、在接触孔CH3内且与源极总线SL相接的源极端子用上部连接部19s、及在接触孔CH5内与源极连接配线7p相接的传输端子用上部连接部19p。
接下来，在第一绝缘层11上、栅极端子用上部连接部19g、源极端子用上部连接部19s、传输端子用上部连接部19p上、及接触孔CH1、CH6内形成贴片电极用导电膜，并进行图案化。由此，在收发区域R1，形成在接触孔CH1内与漏极电极7D相接的贴片电极15，在非收发区域R2，形成在接触孔CH6内与源极连接配线7p相接的贴片连接部15p。贴片电极用导电膜的图案化可利用湿式蚀刻来进行。此处，使用能够增大透明导电膜(I TO等)与贴片电极用导电膜(例如Al膜)的蚀刻选择比的蚀刻剂。由此，在贴片电极用导电膜的图案化时，能够使透明导电膜发挥蚀刻阻挡的功能。源极总线SL、栅极总线GL及源极连接配线7p中的在接触孔CH2、CH3、CH5露出的部分由蚀刻阻挡(透明导电膜)所覆盖，因而未被蚀刻。
接下来，形成第二绝缘层17。然后，例如利用使用了氟系气体的干式蚀刻来进行第二绝缘层17的图案化。由此，在第二绝缘层17设置使栅极端子用上部连接部19g露出的开口部18g、使源极端子用上部连接部19s露出的开口部18s及使传输端子用上部连接部19p露出的开口部18p。这样，能获得TFT基板102。
(第三实施方式)
一边参照附图一边对第三实施方式的扫描天线进行说明。本实施方式的扫描天线中的TFT基板未将由透明导电膜构成的上部连接部设置于传输端子部，就该方面而言与图8所示的TFT基板102不同。
图10(a)～(c)分别是表示本实施方式中的TFT基板103的栅极端子部GT、源极端子部ST及传输端子部PT的剖视图。对与图8相同的构成要素附上相同的参照符号并省略说明。另外，天线单元区域U的结构由于与所述实施方式(图3)相同，所以省略图示及说明。
栅极端子部GT及源极端子部ST的结构与图8所示的TF T基板102的栅极端子部及源极端子部的结构相同。
传输端子部PT具有形成于第一绝缘层11上的贴片连接部15p、及堆积于贴片连接部15p上的保护导电层23。第二绝缘层17延伸设置于保护导电层23上，且具有使保护导电层23的一部分露出的开口部18p。另一方面，贴片电极15由第二绝缘层17所覆盖。
＜TFT基板103的制造方法＞
TFT基板103例如利用如下的方法制造。图11是例示TFT基板103的制造步骤的图。另外，以下，各层的材料、厚度、形成方法等在与所述TFT基板101相同的情况下将省略说明。
首先，利用与TFT基板101相同的方法，在电介质基板上形成对准标记、基底绝缘层、栅极金属层、栅极绝缘层、半导体层、接触层及源极金属层，而获得TFT。
接着，以覆盖源极金属层的方式形成第一绝缘层11。然后，对第一绝缘层11及栅极绝缘层4一次性地进行蚀刻，形成接触孔CH1～CH3。蚀刻中，源极总线SL及栅极总线GL发挥着蚀刻阻挡的功能。由此，在第一绝缘层11形成到达TFT的漏极电极的接触孔CH1，并且在第一绝缘层11及栅极绝缘层4形成到达栅极总线GL的接触孔CH2，在第一绝缘层11形成到达源极总线SL的接触孔CH3。在形成有传输端子部的区域未形成接触孔。
接下来，在第一绝缘层11上及接触孔CH1、CH2、CH3内形成透明导电膜并将其图案化。由此，形成在接触孔CH2内与栅极总线GL相接的栅极端子用上部连接部19g及在接触孔CH3内且与源极总线SL相接的源极端子用上部连接部19s。在形成有传输端子部的区域中，除去透明导电膜。
接着，在第一绝缘层11上、栅极端子用上部连接部19g及源极端子用上部连接部19s上及接触孔CH1内形成贴片电极用导电膜，并进行图案化。由此，在收发区域R1形成在接触孔C H1内与漏极电极7D相接的贴片电极15，在非收发区域R2形成贴片连接部15p。与所述实施方式同样地，在贴片电极用导电膜的图案化中使用能够确保透明导电膜(ITO等)与贴片电极用导电膜的蚀刻选择比的蚀刻剂。
然后，在贴片连接部15p上形成保护导电层23。作为保护导电层23，能够使用Ti层、ITO层及IZO(铟锌氧化物)层等(厚度：例如50nm以上100nm以下)。此处，作为保护导电层23，使用Ti层(厚度：例如50nm)。另外，可将保护导电层形成于贴片电极15之上。
接下来，形成第二绝缘层17。然后，例如利用使用了氟系气体的干式蚀刻来进行第二绝缘层17的图案化。由此，在第二绝缘层17设置使栅极端子用上部连接部19g露出的开口部18g、使源极端子用上部连接部19s露出的开口部18s及使保护导电层23露出的开口部18p。这样，能获得TFT基板103。
＜插槽基板203的结构＞
图12是用于说明本实施方式中的将TFT基板103的传输端子部PT与插槽基板203的端子部IT连接的传输部的示意性剖视图。图12中，对与所述实施方式相同的构成要素附上相同的参照符号。
首先，对本实施方式中的插槽基板203进行说明。插槽基板203具备电介质基板51、形成于电介质基板51的表面的第三绝缘层52、形成于第三绝缘层52上的插槽电极55、及覆盖插槽电极55的第四绝缘层58。反射导电板65以隔着电介质层(空气层)54而与电介质基板51的背面相对的方式配置。插槽电极55及反射导电板65作为波导301的壁发挥功能。
插槽电极55具有以Cu层或Al层为主层55M的层叠结构。收发区域R1中，在插槽电极55形成着多个插槽57。收发区域R1中的插槽电极55的结构与参照图6所叙述的插槽基板201的结构相同。
在非收发区域R2设置着端子部IT。端子部IT中，在第四绝缘层58设置着使插槽电极55的表面露出的开口。插槽电极55的露出的区域为接触面55c。这样，本实施方式中，插槽电极55的接触面55c未被第四绝缘层58所覆盖。
传输部中，将TFT基板103中的覆盖贴片连接部15p的保护导电层23、插槽基板203中的插槽电极55的接触面55c经由包含导电性微珠71的树脂(密封树脂)而连接。
本实施方式中的传输部与所述实施方式同样地，可配置于扫描天线的中心部及周缘部的双方，也可仅配置于其中任一者。此外，可配置于密封区域Rs内，也可配置于密封区域Rs的外侧(液晶层的相反侧)。
本实施方式中，在传输端子部PT及端子部IT的接触面未设置透明导电膜。因此，能够使保护导电层23与插槽基板203的插槽电极55经由含有导电性粒子的密封树脂而连接。
此外，本实施方式中，与第一实施方式(图3及图4)相比，一次性形成的接触孔的深度之差较小，因而能够减少对成为接触孔的基底的导电膜的损伤。
＜插槽基板203的制造方法＞
插槽基板203如以下方式来制造。各层的材料、厚度及形成方法与插槽基板201相同，因而省略说明。
首先，利用与插槽基板201相同的方法，在电介质基板上形成第三绝缘层52及插槽电极55，在插槽电极55形成多个插槽57。接下来，在插槽电极55上及插槽内形成第四绝缘层58。然后，以使成为插槽电极55的接触面的区域露出的方式，在第四绝缘层58设置开口部18p。这样，制造出插槽基板203。
＜内部加热器结构＞
如所述那样，天线的天线单元中所使用的液晶材料的介电各向异性ΔεM优选较大。然而，存在介电各向异性ΔεM较大的液晶材料(向列型液晶)的黏度较大、响应速度较慢的问题。尤其，如果温度降低，则黏度会上升。搭载于移动体(例如船舶、航空器、汽车)的扫描天线的环境温度会发生变动。因此，优选能够将液晶材料的温度调整为某程度以上，例如30℃以上或45℃以上。设定温度优选以向列型液晶材料的黏度约为10cP(厘泊(centipoise))以下的方式设定。
本发明的实施方式的扫描天线除所述结构外，优选具有内部加热器结构。关于内部加热器，优选利用焦耳热的电阻加热方式的加热器。关于加热器用的电阻膜的材料，不作特别限定，例如能够使用ITO或IZO等电阻系数相对较高的导电材料。此外，为了调整电阻值，也可利用细线或网眼形成电阻膜。根据所要求的发热量设定电阻值即可。
例如，为了使直径为340mm的圆的面积(约90,000mm2)为100V交流(60Hz)，且为了将电阻膜的发热温度设为30℃，而将电阻膜的电阻值设为139Ω，电流设为0.7A，电力密度设为800W/m2即可。为了使相同的面积为100V交流(60Hz)，且为了将电阻膜的发热温度设为45℃，而将电阻膜的电阻值设为82Ω，电流设为1.2A，电力密度设为1350W/m2即可。
只要不对扫描天线的动作造成影响则加热器用的电阻膜可设置于任何位置，但为了有效率地加热液晶材料，优选设置于液晶层的附近。例如，如图13(a)所示的TFT基板104所示的那样，也可在电介质基板1的大致整个面形成电阻膜68。图13(a)是具有加热器用电阻膜68的TFT基板104的示意性俯视图。电阻膜68例如由图3所示的基底绝缘膜2所覆盖。基底绝缘膜2以具有充分的绝缘耐压的方式形成。
电阻膜68优选具有开口部68a、68b及68c。在将TFT基板104与插槽基板贴合时，插槽57以与贴片电极15相对的方式定位。此时，在从插槽57的边缘算起的距离d的周围，配置开口部68a而使得不再有电阻膜68。d例如为0.5mm。此外，优选在辅助电容CS的下部也配置开口部68b，在TFT的下部也配置开口部68c。
另外，天线单元U的尺寸例如为4mm×4mm。此外，如图13(b)所示，例如，插槽57的宽度s2为0.5mm，插槽57的长度s1为3.3mm，插槽57的宽度方向的贴片电极15的宽度p2为0.7mm，插槽的长度方向的贴片电极15的宽度p1为0.5mm。另外，天线单元U、插槽57及贴片电极15的尺寸、形状、配置关系等不限定于图13(a)及(b)所示的示例。
为了减轻加热器用电阻膜68对电场的影响，也可形成屏蔽导电层。屏蔽导电层例如在基底绝缘膜2之上形成于电介质基板1的大致整个面。虽在屏蔽导电层无须如电阻膜68那样设置开口部68a、68b，但优选设置开口部68c。屏蔽导电层例如由铝层形成，设为接地电位。
此外，为了能够均匀地加热液晶层，优选使电阻膜的电阻值具有分布。液晶层的温度分布中，最高温度－最低温度(温度不均)优选例如为15℃以下。如果温度不均超过15℃，则会发生如下不良情况：相位差调变在面内出现不均，无法形成良好的波束等。此外，如果液晶层的温度接近Tni点(例如125℃)，则ΔεM减小，因而欠佳。
参照图14(a)、(b)及图15(a)～(c)对电阻膜中的电阻值的分布进行说明。图14(a)、(b)及图15(a)～(c)中表示电阻加热结构80a～80e的示意性结构与电流的分布。电阻加热结构具备电阻膜和加热器用端子。
图14(a)所示的电阻加热结构80a具有第一端子82a、第二端子84a及连接于它们的电阻膜86a。第一端子82a配置于圆的中心，第二端子84a沿着整个圆周而配置。此处，圆对应于收发区域R1。如果对第一端子82a与第二端子84a之间供给直流电压，则例如从第一端子82a到第二端子84a流动呈放射状的电流IA。因此，即便电阻膜86a的面内电阻值为固定，也能够均匀地发热。当然，电流流动的方向也可以是从第二端子84a朝向第一端子82a的方向。
图14(b)所示的电阻加热结构80b具有第一端子82b、第二端子84b及连接于它们的电阻膜86b。第一端子82b及第二端子84b沿着圆周彼此邻接而配置。以电阻膜86b中的第一端子82b与第二端子84b之间流动的电流IA而发生的每单元面积的发热量为固定的方式，使电阻膜86b的电阻值具有面内分布。关于电阻膜86b的电阻值的面内分布，例如在由细线构成电阻膜86的情况下，利用细线的粗细度或细线的密度进行调整即可。
图15(a)所示的电阻加热结构80c具有第一端子82c、第二端子84c及连接于它们的电阻膜86c。第一端子82c沿着圆的上半侧的圆周配置，第二端子84c沿着圆的下半侧的圆周配置。在例如由在第一端子82c与第二端子84c之间上下地延伸的细线构成电阻膜86c的情况下，为了使电流IA所引起的每单元面积的发热量在面内为固定，例如以中央附近的细线的粗细度或密度增高的方式来进行调整。
图15(b)所示的电阻加热结构80d具有第一端子82d、第二端子84d及连接于它们的电阻膜86d。第一端子82d与第二端子84d以分别沿着圆的直径向上下方向、左右方向延伸的方式设置。图中虽加以简化，但第一端子82d与第二端子84d彼此绝缘。
此外，图15(c)所示的电阻加热结构80e具有第一端子82e、第二端子84e及连接于它们的电阻膜86e。电阻加热结构80e与电阻加热结构80d不同，第一端子82e及第二端子84e中的任一个具有从圆的中心向上下左右的4个方向延伸的4个部分。彼此呈90度的第一端子82e的部分与第二端子84e的部分以使电流IA顺时针地流动的方式配置。
在电阻加热结构80d及电阻加热结构80e中的任一个中，为了使每单元面积的发热量在面内变得均匀，而以越靠近圆周则电流IA越多的方式，例如，以靠近圆周侧的细线变粗且密度增高的方式来进行调整。
这种内部加热器结构例如可在对扫描天线的温度进行检测且低于预先设定的温度时自动地动作。当然也可根据使用者的操作而动作。
＜驱动方法＞
本发明的实施方式的扫描天线所具有的天线单元的阵列具有与LCD面板类似的结构，因而与LCD面板同样地进行线顺序驱动。然而，如果应用现有的LCD面板的驱动方法，则有发生以下的问题的担心。一边参照图16所示的扫描天线的一个天线单元的等效电路图，一边对扫描天线中可能发生的问题进行说明。
首先，如上所述，由于微波区域的介电各向异性ΔεM(相对于可见光的双折射Δn)较大的液晶材料的电阻系数低，所以如果直接应用LCD面板的驱动方法，则无法充分保持施加到液晶层的电压。于是，施加到液晶层的有效电压降低，液晶电容的静电电容值无法达到目标值。
如果这样施加到液晶层的电压偏离规定的值，则天线的增益最大的方向会偏离所期望的方向。于是，例如无法正确地追随通信卫星。为了防止该情况的发生，与液晶电容Clc电气并联地设置辅助电容CS，并充分增大辅助电容CS的电容值C-Ccs。辅助电容CS的电容值C-Ccs优选以液晶电容Clc的电压保持率为90％以上的方式适当设定。
此外，如果使用电阻系数较低的液晶材料，则也会因界面极化及/或取向极化而引起电压降低。为了防止所述极化所引起的电压降低，而考虑施加已预料了电压降量的非常高的电压。然而，如果对电阻系数较低的液晶层施加高电压，则有引起动态散射效应(DS效应)的担心。DS效应是由液晶层中的离子性杂质的对流所引起，液晶层的介电常数εM接近平均值((εM∥+2εM⊥)/3)。此外，为了将液晶层的介电常数εM在多个阶段(多色调)中进行控制，也无法一直施加非常高的电压。
为了抑制因所述DS效应及/或极化所引起的电压降低，充分缩短施加到液晶层的电压的极性反转周期即可。如众所周知那样，如果缩短施加电压的极性反转周期则DS效应引起的阈值电压会增高。因此，以施加到液晶层的电压(绝对值)的最大值小于DS效应引起的阈值电压的方式来决定极性反转频率即可。如果极性反转频率为300Hz以上，则即便对例如电阻系数为1×1010Ω·cm、介电各向异性Δε(＠1kHz)为-0.6左右的液晶层施加绝对值为10V的电压，也能够确保良好的动作。此外，如果极性反转频率(典型来说等于帧频的两倍)为300Hz以上，则也可抑制所述极化所引起的电压降。从耗电等观点考虑极性反转周期的上限优选约为5kHz以下。
如所述那样液晶材料的黏度依赖于温度，因而优选适当控制液晶层的温度。此处所述的液晶材料的物性及驱动条件是液晶层的动作温度下的值。反过来说，为了能够在所述条件下驱动，优选控制液晶层的温度。
参照图17(a)～(g)，对扫描天线的驱动中使用的信号的波形的示例进行说明。另外，图17(d)中为了比较而表示供给到LCD面板的源极总线的显示信号Vs(LCD)的波形。
图17(a)表示供给到栅极总线G-L1的扫描信号Vg的波形，图17(b)表示供给到栅极总线G-L2的扫描信号Vg的波形，图17(c)表示供给到栅极总线G-L3的扫描信号Vg的波形，图17(e)表示供给到源极总线的数据信号Vda的波形，图17(f)表示供给到插槽基板的插槽电极(slot electrode)的插槽电压Vidc的波形，图17(g)表示施加到天线单元的液晶层的电压的波形。
如图17(a)～(c)所示那样，供给到栅极总线的扫描信号Vg的电压被依次从低电平(VgL)切换为高电平(VgH)。V gL及VgH可根据TFT的特性而适当设定。例如，VgL＝-5V～0V，VgH＝+20V。此外，也可设为VgL＝-20V，VgH＝+20V。将从某一栅极总线的扫描信号Vg的电压从低电平(VgL)切换到高电平(VgH)的时刻开始到下一栅极总线的电压从VgL切换到VgH的时刻为止的期间设为1水平扫描期间(1H)。此外，将各栅极总线的电压为高电平(VgH)的期间称为选择期间PS。在该选择期间PS，连接于各栅极总线的TFT为导通状态，供给到源极总线的数据信号Vda的此时的电压被供给到对应的贴片电极。数据信号Vda例如为-15V～+15V(绝对值为15V)，例如使用与12色调，优选与16色调对应的绝对值不同的数据信号Vda。
此处，例示对所有天线单元施加某一中间电压的情况。也就是说，数据信号Vda的电压设为相对于所有的天线单元(设为与m根栅极总线连接)为固定的。这与显示LCD面板中进行整个面的半色调显示的情况对应。此时，LCD面板中，进行点反转驱动。也就是说，各帧中，以彼此邻接的像素(点)的极性彼此相反的方式供给显示信号电压。
图17(d)表示进行点反转驱动的LCD面板的显示信号的波形。如图17(d)所示，每1H中，Vs(LCD)的极性反转。供给到与被供给具有该波形的Vs(LCD)的源极总线邻接的源极总线中的Vs(LCD)的极性和图17(d)所示的Vs(LCD)的极性相反。此外，供给到所有像素的显示信号的极性在每一帧进行反转。LCD面板中，正极性与负极性中，难以使施加到液晶层的有效电压的大小完全一致，且，有效电压之差为亮度之差，从而会观察到闪烁。为了不易观察到该闪烁，使各帧中施加极性不同的电压的像素(点)在空间上分散。典型来说，通过进行点反转驱动，而使极性不同的像素(点)呈棋盘格图案进行排列。
与此相对，扫描天线中，闪烁本身并不会成为问题。也就是说，液晶电容的静电电容值只需要是所需值即可，各帧中的极性的空间分布并不会成为问题。因此，从低耗电等观点考虑，优选减少从源极总线供给的数据信号Vda的极性反转的次数，也就是说，延长极性反转的周期。例如，如图17(e)所示那样，将极性反转的周期设为10H(每5H反转极性)即可。当然，如果将连接于各源极总线的天线单元的数量(典型来说等于栅极总线的根数)设为m个，则也可将数据信号Vda的极性反转的周期设为2m·H(每m·H反转极性)。数据信号Vda的极性反转的周期也可与2帧(每一帧反转极性)相等。
此外，也可使从所有的源极总线供给的数据信号Vda的极性相同。因此，例如，也可在某帧中，从所有的源极总线供给正极性的数据信号Vda，下一帧中，从所有的源极总线供给负极性的数据信号Vda。
或者，可使从彼此邻接的源极总线供给的数据信号Vda的极性彼此为相反极性。例如，某帧中，从奇数列的源极总线供给正极性的数据信号Vda，从偶数列的源极总线供给负极性的数据信号Vda。此外，下一帧中，从奇数列的源极总线供给负极性的数据信号Vda，从偶数列的源极总线供给正极性的数据信号Vd a。这种驱动方法在LCD面板中被称为源极线反转驱动。如果将从邻接的源极总线供给的数据信号Vda设为相反极性，则在帧间使供给的数据信号Vda的极性反转之前，将邻接的源极总线彼此连接(使其短路(short))，由此能够使充电到液晶电容的电荷在邻接的列间抵消。因此，能够获得减少从各帧中的源极总线供给的电荷量的优点。
插槽电极的电压Vidc如图17(f)所示那样，例如为DC电压，典型来说为接地电位。由于天线单元的电容(液晶电容及辅助电容)的电容值大于LCD面板的像素电容的电容值(例如与20英寸左右的LCD面板相比约为30倍)，所以没有TFT的寄生电容所引起的馈通电压的影响，即便将插槽电极的电压Vid c设为接地电位，将数据信号Vda设为以接地电位为基准的正负对称的电压，供给到贴片电极的电压也会成为正负对称的电压。LCD面板中，通过考虑TFT的馈通电压来调整相对电极的电压(共通电压)，虽对像素电极施加正负对称的电压，但关于扫描天线的插槽电压，并无此需要，从而可以是接地电位。此外，图17中虽未图示，但对CS总线供给与插槽电压Vidc相同的电压。
施加到天线单元的液晶电容的电压是与插槽电极的电压V idc(图17(f))相对的贴片电极的电压(也就是图17(e)所示的数据信号Vda的电压)，因而在插槽电压Vidc为接地电位时，如图17(g)所示那样，与图17(e)所示的数据信号Vda的波形一致。
扫描天线的驱动中使用的信号的波形不限于所述示例。例如，如以下参照图18及图19所说明的那样，可使用具有振动波形的Viac来作为插槽电极的电压。
例如，能够使用图18(a)～(e)中例示的各种信号。图18中，虽省略了供给到栅极总线的扫描信号Vg的波形，但此处也使用参照图17(a)～(c)说明的扫描信号Vg。
如图18(a)所示那样，与图17(e)所示同样地，例示数据信号Vda的波形以10H周期(每5H)极性反转的情况。此处，作为数据信号Vda，表示振幅为最大值|Vdamax|的情况。如所述那样，数据信号Vda的波形能够以2帧周期(每一帧)极性反转。
此处，插槽电极的电压Viac如图18(c)所示那样，是极性与数据信号Vda(ON)相反且振动的周期相同的振动电压。插槽电极的电压Viac的振幅与数据信号Vda的振幅的最大值|Vd amax|相等。也就是说，插槽电压Viac成为如下电压，即，与数据信号Vda(ON)极性反转的周期相同而极性相反(相位相差180°)，且在-Vdamax与+Vdamax之间振动。
施加到天线单元的液晶电容的电压Vlc是与插槽电极的电压Viac(图18(c))相对的贴片电极的电压(也就是图18(a)所示的数据信号Vda(ON)的电压)，因而当数据信号Vda的振幅以±Vdamax振动时，施加到液晶电容的电压如图18(d)所示那样，成为以Vdamax的2倍的振幅振动的波形。因此，将施加到液晶电容的电压Vlc的最大振幅设为±Vdamax所需的数据信号V da的最大振幅为±Vdamax/2。
通过使用这种插槽电压Viac，能够使数据信号Vda的最大振幅减半，因而可获得如下优点，例如能够使用耐压为20V以下的通用的驱动器IC作为输出数据信号Vda的驱动器电路。
另外，如图18(e)所示那样，为了将施加到天线单元的液晶电容的电压Vlc(OFF)设为零，如图18(b)所示将数据信号Vda(OFF)设为与插槽电压Viac相同的波形即可。
例如，考虑将施加到液晶电容的电压Vlc的最大振幅设为±15V的情况。如果使用图17(f)所示的Vidc来作为插槽电压，并设Vidc＝0V，则图17(e)所示的Vda的最大振幅为±15V。与此相对，如果使用图18(c)所示的Viac来作为插槽电压，并将Viac的最大振幅设为±7.5V，则图18(a)所示的Vda(ON)的最大振幅为±7.5V。
在将施加到液晶电容的电压Vlc设为0V的情况下，将图17(e)所示的Vda设为0V即可，图18(b)所示的Vda(OFF)的最大振幅设为±7.5V即可。
在使用图18(c)所示的Viac的情况下，施加到液晶电容的电压Vlc的振幅与Vda的振幅不同，因而需要适当转换。
也能够使用图19(a)～(e)中例示的信号。图19(a)～(e)所示的信号与图18(a)～(e)所示的信号同样地，将插槽电极的电压Viac如图19(c)所示设为振动的相位与数据信号Vda(ON)偏移180°所得的振动电压。其中，如图19(a)～(c)分别所示那样，将数据信号Vda(ON)、Vda(OFF)及插槽电压Viac均设为在0V与正电压之间振动的电压。插槽电极的电压Viac的振幅与数据信号Vda的振幅的最大值|Vdamax|相等。
如果使用这种信号，则驱动电路输出正的电压即可，有助于低成本化。即便使用这样在0V与正的电压之间进行振动的电压，如图19(d)所示，施加到液晶电容的电压Vlc(ON)也极性反转。图19(d)所示的电压波形中，+(正)表示贴片电极的电压高于插槽电压，-(负)表示贴片电极的电压低于插槽电压。也就是说，施加到液晶层的电场的方向(极性)与其他例同样地反转。施加到液晶电容的电压Vlc(ON)的振幅为Vdamax。
另外，如图19(e)所示，为了将施加到天线单元的液晶电容的电压Vlc(OFF)设为零，如图19(b)所示将数据信号Vd a(OFF)设为与插槽电压Viac相同的波形即可。
使参照图18及图19说明的插槽电极的电压Viac振动(反转)的驱动方法与LCD面板的驱动方法中的使相对电压反转的驱动方法对应(有时称为“公共反转驱动”)。LCD面板中，因无法充分抑制闪烁，所以不采用公共反转驱动。与此相对，扫描天线中，闪烁不会成为问题，因而能够使插槽电压反转。振动(反转)例如每帧地进行(将图18及图19中的5H设为1V(垂直扫描期间或帧))。
所述说明中，已说明如下示例，即，关于插槽电极的电压Viac，施加一个电压，也就是说，对所有贴片电极设置共通的插槽电极，但也可将插槽电极对应于贴片电极的一行或两行以上来进行分割。此处，行是指经由TFT连接于一根栅极总线的贴片电极的集合。如果这样将插槽电极分割为多个行部分，则能够使插槽电极的各部分的电压的极性彼此独立。例如，任意帧中，能够使施加到贴片电极的电压的极性在连接于邻接的栅极总线的贴片电极间彼此相反。这样，不仅能够进行在贴片电极的每一行使极性反转的行反转(1H反转)，也能够进行每两行以上地使极性反转的m行反转(mH反转)。当然可将行反转与帧反转加以组合。
从驱动的简单化的观点考虑，优选在任意帧中使施加到贴片电极的电压的极性完全相同，且每帧地极性反转的驱动。
＜天线单元的排列、栅极总线、源极总线的连接的示例＞
本发明的实施方式的扫描天线中，天线单元例如呈同心圆状排列。
例如，在呈m个同心圆排列的情况下，栅极总线例如相对于各圆而逐根地设置，从而设置合计m根栅极总线。如果将收发区域R1的外径例如设为800mm，则m例如为200。如果将最内侧的栅极总线设为第一根，则在第一根栅极总线上连接着n个(例如30个)天线单元，在第m根栅极总线上连接着nx个(例如620个)天线单元。
这种排列中，连接于各栅极总线的天线单元的数量不同。此外，在与构成最外侧的圆的nx个天线单元连接的nx根源极总线上连接着m个天线单元，与构成内侧的圆的天线单元连接的源极总线上所连接的天线单元的数量小于m。
这样，扫描天线中的天线单元的排列与LCD面板中的像素(点)的排列不同，根据栅极总线及/或源极总线，所连接的天线单元的数量不同。因此，如果将所有的天线单元的电容(液晶电容+辅助电容)设为相同，则根据栅极总线及/或源极总线，所连接的电气负载不同。于是，存在电压对天线单元的写入中产生不均的问题。
因此，为了防止该情况的发生，优选例如通过调整辅助电容的电容值，或者，通过调整连接于栅极总线及/或源极总线的天线单元的数量，而使连接于各栅极总线及各源极总线的电气负载大致相同。
本发明的实施方式的扫描天线视需要例如收容于塑料制壳体中。壳体优选使用对微波的收发无影响的介电常数εM较小的材料。此外，可在壳体的与收发区域R1对应的部分设置贯通孔。进而，为了使液晶材料不暴露于光中，也可设置遮光结构。遮光结构例如设置成遮蔽从TFT基板101的电介质基板1及/或插槽基板201的电介质基板51的侧面起在电介质基板1及/或51内传播并入射到液晶层的光。介电各向异性ΔεM较大的液晶材料有容易光劣化者，优选不仅遮蔽紫外线，还遮蔽可见光中短波长的蓝色光。遮光结构例如通过使用黑色黏着胶带等遮光性的胶带而能够容易设置于必要位置。
产业上的可利用性
本发明的实施方式例如用于搭载于移动体(例如船舶、航空器、汽车)的卫星通信或卫星广播用的扫描天线及其驱动。
符号说明
1 电介质基板
2 基底绝缘膜
3 栅极电极
4 栅极绝缘层
5 半导体层
6D 漏极接触层
6S 源极接触层
7D 漏极电极
7S 源极电极
7p 源极连接配线
11 第一绝缘层
15 贴片电极
15p 贴片连接部
17 第二绝缘层
18g、18s、18p 开口部
19g 栅极端子用上部连接部
19p 传输端子用上部连接部
19s 源极端子用上部连接部
21 对准标记
23 保护导电层
51 电介质基板
52 第三绝缘层
54 电介质层(空气层)
55 插槽电极
55L 下层
55M 主层
55U 上层
55c 接触面
57 插槽
58 第四绝缘层
60 上部连接部
65 反射导电板
68 加热器用电阻膜
70 供电装置
71 导电性微珠
72 供电销
73 密封部
101、102、103 TFT基板
201、203 插槽基板
1000 扫描天线
CH1、CH2、CH3、CH4、CH5、CH6 接触孔
GD 栅极驱动器
GL 栅极总线
GT 栅极端子部
SD 源极驱动器
SL 源极总线
ST 源极端子部
PT 传输端子部
IT 端子部
LC 液晶层
R1 收发区域
R2 非收发区域
Rs 密封区域
U 天线单元、天线单元区域

Claims (7)

1.一种扫描天线，为排列有多个天线单元的扫描天线，其特征在于，包括：
TFT基板，其具有第一电介质基板、支撑于所述第一电介质基板的多个TFT、多根栅极总线、多根源极总线、及多个贴片电极；
插槽基板，其具有第二电介质基板、及形成于所述第二电介质基板的第一主面上的插槽电极；
液晶层，其设置于所述TFT基板与所述插槽基板之间；以及
反射导电板，其以隔着电介质层而与所述第二电介质基板的与所述第一主面为相反侧的第二主面相对的方式配置；
所述插槽电极具有对应于所述多个贴片电极而配置的多个插槽；
所述多个贴片电极的每一个连接于对应的TFT的漏极，在由从对应的TFT的栅极总线供给的扫描信号所选择的期间内，从对应的源极总线供给数据信号，且施加到所述多个贴片电极的每一个电压的极性反转的频率为300Hz以上。
2.根据权利要求1所述的扫描天线，其特征在于：
在任意的帧中，施加到所述多个贴片电极的电压的极性均相同。
3.根据权利要求1所述的扫描天线，其特征在于：
在任意的帧中，施加到所述多个贴片电极中的、连接于邻接的栅极总线的贴片电极的电压的极性彼此相反。
4.根据权利要求1至3任一项所述的扫描天线，其特征在于：
施加到所述多个贴片电极的每一个的电压的极性反转的频率为5kHz以下。
5.根据权利要求1至3任一项所述的扫描天线，其特征在于：
施加到所述插槽电极的电压是与施加到所述多个贴片电极的电压偏移180°相位所得的振动电压。
6.一种扫描天线的驱动方法，所述扫描天线排列着多个天线单元，且包括：
TFT基板，其具有第一电介质基板、支撑于所述第一电介质基板的多个TFT、多根栅极总线、多根源极总线、及多个贴片电极；
插槽基板，其具有第二电介质基板、及形成于所述第二电介质基板的第一主面上的插槽电极；
液晶层，其设置于所述TFT基板与所述插槽基板之间；以及
反射导电板，其以隔着电介质层而与所述第二电介质基板的与所述第一主面为相反侧的第二主面相对的方式配置；
所述插槽电极具有对应于所述多个贴片电极而配置的多个插槽，
其特征在于：
使施加到所述多个贴片电极的每一个的电压的极性以300Hz以上的频率反转。
7.根据权利要求6所述的扫描天线的驱动方法，其特征在于：
使施加到所述插槽电极的电压的极性与施加到所述多个贴片电极的电压的极性偏移180°相位而反转。
CN201680058659.XA 2015-10-09 2016-10-06 扫描天线及其驱动方法 Active CN108140945B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-201173 2015-10-09
JP2015201173 2015-10-09
PCT/JP2016/079733 WO2017061526A1 (ja) 2015-10-09 2016-10-06 走査アンテナおよびその駆動方法

Publications (2)

Publication Number Publication Date
CN108140945A CN108140945A (zh) 2018-06-08
CN108140945B true CN108140945B (zh) 2020-07-07

Family

ID=58487819

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680058659.XA Active CN108140945B (zh) 2015-10-09 2016-10-06 扫描天线及其驱动方法

Country Status (3)

Country Link
US (1) US10720701B2 (zh)
CN (1) CN108140945B (zh)
WO (1) WO2017061526A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108432047B (zh) * 2015-12-28 2020-11-10 夏普株式会社 扫描天线及其制造方法
US10177444B2 (en) * 2016-01-29 2019-01-08 Sharp Kabushiki Kaisha Scanning antenna
JP6589058B2 (ja) * 2016-05-30 2019-10-09 シャープ株式会社 走査アンテナ
CN110709999A (zh) * 2017-05-31 2020-01-17 夏普株式会社 Tft基板和具备tft基板的扫描天线
CN110770882B (zh) * 2017-06-15 2023-12-01 夏普株式会社 Tft基板和具备tft基板的扫描天线
CN110914960B (zh) * 2017-07-12 2023-06-27 夏普株式会社 Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
US11349209B2 (en) * 2017-08-09 2022-05-31 Sharp Kabushiki Kaisha Scanning antenna and method for manufacturing scanning antenna
US10965027B2 (en) * 2017-09-20 2021-03-30 Kymeta Corporation RF ripple correction in an antenna aperture
TWI667642B (zh) * 2018-04-30 2019-08-01 友達光電股份有限公司 顯示裝置
CN108493592B (zh) * 2018-05-03 2019-12-20 京东方科技集团股份有限公司 微带天线及其制备方法和电子设备
TWI825097B (zh) 2018-05-18 2023-12-11 日商日產化學股份有限公司 相移調變元件及天線
CN110264975B (zh) * 2018-07-10 2021-05-28 友达光电股份有限公司 显示面板
US10862182B2 (en) 2018-08-06 2020-12-08 Alcan Systems Gmbh RF phase shifter comprising a differential transmission line having overlapping sections with tunable dielectric material for phase shifting signals
EP3651269B1 (en) * 2018-11-06 2022-09-21 ALCAN Systems GmbH Phased array antenna
US10854970B2 (en) 2018-11-06 2020-12-01 Alcan Systems Gmbh Phased array antenna
CN111146588B (zh) * 2018-11-06 2022-04-29 艾尔康系统有限责任公司 相控阵天线
US20200192542A1 (en) * 2018-12-12 2020-06-18 Novatek Microelectronics Corp. Display device with integrated antenna and method thereof
US11616305B2 (en) * 2018-12-12 2023-03-28 Sharp Kabushiki Kaisha Scanning antenna and method for manufacturing scanning antenna
CN113228415B (zh) * 2018-12-12 2024-03-08 夏普株式会社 扫描天线和扫描天线的制造方法
JP7055900B2 (ja) * 2018-12-12 2022-04-18 シャープ株式会社 走査アンテナおよび走査アンテナの製造方法
CN109950294B (zh) * 2019-04-10 2021-05-25 京东方科技集团股份有限公司 显示面板和显示装置
TWI728826B (zh) * 2020-06-03 2021-05-21 友達光電股份有限公司 自帶濾波功能的可調式平面天線
JP2022025914A (ja) * 2020-07-30 2022-02-10 株式会社ジャパンディスプレイ フェーズドアレイアンテナの駆動方法及び反射板の駆動方法
WO2022259891A1 (ja) * 2021-06-09 2022-12-15 株式会社ジャパンディスプレイ 液晶位相変調装置、移相器、フェーズドアレイアンテナ装置、及び電波反射板
EP4250486A1 (en) * 2022-03-21 2023-09-27 BAE SYSTEMS plc Radial line slot antenna arrays
WO2023180692A1 (en) * 2022-03-20 2023-09-28 Bae Systems Plc Radial line slot antenna arrays
WO2023248584A1 (ja) * 2022-06-21 2023-12-28 株式会社ジャパンディスプレイ 電波反射装置
CN115719747B (zh) * 2022-10-31 2023-10-20 惠科股份有限公司 驱动基板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5194972A (en) * 1990-08-24 1993-03-16 Hughes Aircraft Company Microwave phase modulation with liquid crystals
JP2000022428A (ja) * 1998-06-29 2000-01-21 Toshiba Corp 無線通信装置
CN103560324A (zh) * 2006-05-24 2014-02-05 D·D·哈兹扎 基于可变介电常数的天线和阵列

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0472403A3 (en) * 1990-08-24 1992-08-26 Hughes Aircraft Company Microwave phase modulation with liquid crystals
JP2002217640A (ja) 2001-01-17 2002-08-02 Radial Antenna Kenkyusho:Kk 平面アンテナ及び導波管
KR100858295B1 (ko) 2002-02-26 2008-09-11 삼성전자주식회사 반사-투과형 액정표시장치 및 이의 제조 방법
JP2007295044A (ja) 2006-04-20 2007-11-08 Matsushita Electric Ind Co Ltd フェーズドアレイアンテナ
JP2007116573A (ja) 2005-10-24 2007-05-10 Toyota Central Res & Dev Lab Inc アレーアンテナ
CN101930134B (zh) * 2009-06-19 2013-08-07 台均科技（深圳）有限公司 电磁感应式液晶面板及其制造方法和液晶显示器
WO2012050614A1 (en) * 2010-10-15 2012-04-19 Searete Llc Surface scattering antennas
KR102637010B1 (ko) 2010-12-03 2024-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI681233B (zh) * 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
US9385435B2 (en) 2013-03-15 2016-07-05 The Invention Science Fund I, Llc Surface scattering antenna improvements
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10431899B2 (en) * 2014-02-19 2019-10-01 Kymeta Corporation Dynamic polarization and coupling control from a steerable, multi-layered cylindrically fed holographic antenna
CN110492238B (zh) 2014-02-19 2021-02-09 集美塔公司 可操纵的圆柱馈送全息天线的动态极化和耦合控制
US10263331B2 (en) 2014-10-06 2019-04-16 Kymeta Corporation Device, system and method to mitigate side lobes with an antenna array
US9893435B2 (en) * 2015-02-11 2018-02-13 Kymeta Corporation Combined antenna apertures allowing simultaneous multiple antenna functionality
US9905921B2 (en) 2015-03-05 2018-02-27 Kymeta Corporation Antenna element placement for a cylindrical feed antenna
US9887455B2 (en) 2015-03-05 2018-02-06 Kymeta Corporation Aperture segmentation of a cylindrical feed antenna
CN107210534B (zh) * 2015-10-09 2018-10-09 夏普株式会社 Tft基板、使用该tft基板的扫描天线以及tft基板的制造方法
JP6139044B1 (ja) * 2015-10-15 2017-05-31 シャープ株式会社 走査アンテナおよびその製造方法
US10177444B2 (en) * 2016-01-29 2019-01-08 Sharp Kabushiki Kaisha Scanning antenna

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5194972A (en) * 1990-08-24 1993-03-16 Hughes Aircraft Company Microwave phase modulation with liquid crystals
JP2000022428A (ja) * 1998-06-29 2000-01-21 Toshiba Corp 無線通信装置
CN103560324A (zh) * 2006-05-24 2014-02-05 D·D·哈兹扎 基于可变介电常数的天线和阵列

Also Published As

Publication number Publication date
WO2017061526A1 (ja) 2017-04-13
US20180287254A1 (en) 2018-10-04
US10720701B2 (en) 2020-07-21
CN108140945A (zh) 2018-06-08

Similar Documents

Publication Publication Date Title
CN108140945B (zh) 扫描天线及其驱动方法
CN108140946B (zh) 扫描天线及其制造方法
CN108174620B (zh) 扫描天线及其制造方法
JP6139043B1 (ja) Ｔｆｔ基板、それを用いた走査アンテナ、およびｔｆｔ基板の製造方法
CN108432047B (zh) 扫描天线及其制造方法
JP6139044B1 (ja) 走査アンテナおよびその製造方法
US10177444B2 (en) Scanning antenna
CN110140221B (zh) Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
CN109314316B (zh) 扫描天线
CN110050350B (zh) Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
CN110050351B (zh) Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
CN110462843B (zh) Tft基板和具备tft基板的扫描天线
CN110462842B (zh) Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
CN110462841B (zh) Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
CN109314145B (zh) Tft基板、具备tft基板的扫描天线、以及tft基板的制造方法
CN108496277B (zh) 扫描天线
CN109155339B (zh) Tft基板、具备tft基板的扫描天线及tft基板的制造方法
CN109643848B (zh) 扫描天线
CN109478515B (zh) Tft基板、具备tft基板的扫描天线、及tft基板的制造方法
CN109891560B (zh) Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
CN109891598B (zh) Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
CN108604735B (zh) 扫描天线
CN110392930B (zh) Tft基板和具备tft基板的扫描天线
CN109564944B (zh) Tft基板、具备tft基板的扫描天线、以及tft基板的制造方法
CN110192306B (zh) 扫描天线和扫描天线的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant