JP6618616B2 - Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法 - Google Patents

Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法 Download PDF

Info

Publication number
JP6618616B2
JP6618616B2 JP2018518222A JP2018518222A JP6618616B2 JP 6618616 B2 JP6618616 B2 JP 6618616B2 JP 2018518222 A JP2018518222 A JP 2018518222A JP 2018518222 A JP2018518222 A JP 2018518222A JP 6618616 B2 JP6618616 B2 JP 6618616B2
Authority
JP
Japan
Prior art keywords
insulating layer
gate
patch
layer
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018518222A
Other languages
English (en)
Other versions
JPWO2017199777A1 (ja
Inventor
美崎　克紀
克紀 美崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2017199777A1 publication Critical patent/JPWO2017199777A1/ja
Application granted granted Critical
Publication of JP6618616B2 publication Critical patent/JP6618616B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q13/00—Waveguide horns or mouths; Slot antennas; Leaky-waveguide antennas; Equivalent structures causing radiation along the transmission path of a guided wave
    • H01Q13/20—Non-resonant leaky-waveguide or transmission-line antennas; Equivalent structures causing radiation along the transmission path of a guided wave
    • H01Q13/22—Longitudinal slot in boundary wall of waveguide or transmission line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/26—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
    • H01Q3/30—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array
    • H01Q3/34—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/44—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the electric or magnetic characteristics of reflecting, refracting, or diffracting devices associated with the radiating element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Description

本発明は、ＴＦＴ基板、ＴＦＴ基板を備えた走査アンテナ、およびＴＦＴ基板の製造方法に関する。
移動体通信や衛星放送用のアンテナは、ビームの方向を変えられる（「ビーム走査」または「ビームステアリング」と言われる。）機能を必要とする。このような機能を有するアンテナ（以下、「走査アンテナ（ｓｃａｎｎｅｄ ａｎｔｅｎｎａ）」という。）として、アンテナ単位を備えるフェイズドアレイアンテナが知られている。しかしながら、従来のフェイズドアレイアンテナは高価であり、民生品への普及の障害となっている。特に、アンテナ単位の数が増えると、コストが著しく上昇する。
そこで、液晶材料（ネマチック液晶、高分子分散液晶を含む）の大きな誘電異方性（複屈折率）を利用した走査アンテナが提案されている（特許文献１〜４および非特許文献１）。液晶材料の誘電率は周波数分散を有するので、本明細書において、マイクロ波の周波数帯における誘電率（「マイクロ波に対する誘電率」ということもある。）を特に「誘電率Ｍ（εM）」と表記することにする。
特許文献３および非特許文献１には、液晶表示装置（以下、「ＬＣＤ」という。）の技術を利用することによって低価格な走査アンテナが得られると記載されている。
特開２００７−１１６５７３号公報 特開２００７−２９５０４４号公報 特表２００９−５３８５６５号公報 特表２０１３−５３９９４９号公報
Ｒ． Ａ． Ｓｔｅｖｅｎｓｏｎ ｅｔ ａｌ．， "Ｒｅｔｈｉｎｋｉｎｇ Ｗｉｒｅｌｅｓｓ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ：Ａｄｖａｎｃｅｄ Ａｎｔｅｎｎａ Ｄｅｓｉｇｎ ｕｓｉｎｇ ＬＣＤ Ｔｅｃｈｎｏｌｏｇｙ"， ＳＩＤ ２０１５ ＤＩＧＥＳＴ， ｐｐ．８２７−８３０． Ｍ． ＡＮＤＯ ｅｔ ａｌ．， "Ａ Ｒａｄｉａｌ Ｌｉｎｅ Ｓｌｏｔ Ａｎｔｅｎｎａ ｆｏｒ １２ＧＨｚ Ｓａｔｅｌｌｉｔｅ ＴＶ Ｒｅｃｅｐｔｉｏｎ"， ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｆ Ａｎｔｅｎｎａｓ ａｎｄ Ｐｒｏｐａｇａｔｉｏｎ， Ｖｏｌ． ＡＰ−３３， Ｎｏ．１２， ｐｐ． １３４７−１３５３ （１９８５）．
上述したように、ＬＣＤ技術を適用することによって低価格な走査アンテナを実現すると言うアイデアは知られてはいるものの、ＬＣＤ技術を利用した走査アンテナの構造、その製造方法、およびその駆動方法を具体的に記載した文献はない。
そこで、本発明は、従来のＬＣＤの製造技術を利用して量産することが可能な走査アンテナおよびその製造方法を提供することを目的とする。
本発明の一実施形態のＴＦＴ基板は、複数のアンテナ単位領域を含む送受信領域と、前記送受信領域以外の領域に位置する非送受信領域とを含み、前記複数のアンテナ単位領域のそれぞれは、ＴＦＴと、前記ＴＦＴのドレイン電極に電気的に接続されたパッチ電極とを含む、ＴＦＴ基板であって、誘電体基板と、前記誘電体基板に支持された、複数のゲートバスラインを含むゲートメタル層と、前記ゲートメタル層上に配置されたゲート絶縁層と、前記ゲート絶縁層上に配置され、かつ、前記複数のソースバスラインを含むソースメタル層と、前記ソースメタル層上に配置された第１絶縁層と、前記第１絶縁層上に配置され、かつ、前記パッチ電極を含むパッチメタル層とを有し、前記ＴＦＴのソース電極は前記複数のソースバスラインの１つに電気的に接続され、前記ＴＦＴのゲート電極は前記複数のゲートバスラインの１つに電気的に接続されており、前記ゲートメタル層は、前記非送受信領域に配置され、かつ、前記複数のゲートバスラインとは電気的に分離された複数のゲート接続配線をさらに含み、前記複数のソースバスラインのそれぞれは、前記複数のゲート接続配線の１つと導電体部を介して電気的に接続されており、前記導電体部は、前記ゲート絶縁層および前記第１絶縁層に設けられた第２開口部内で前記ゲート接続配線と接し、かつ、前記第１絶縁層に設けられた第１開口部内で前記ソースバスラインと接しており、前記パッチメタル層は、前記第１開口部内および／または前記第２開口部内に位置する第１パッチ接続部をさらに含み、前記第１パッチ接続部は前記導電体部を含むか、あるいは、前記導電体部上に配置されている。
ある実施形態において、前記第１パッチ接続部は前記導電体部を含む。
ある実施形態において、上記ＴＦＴ基板は、前記第１絶縁層と前記パッチメタル層との間に配置された下部透明導電層をさらに有し、前記下部透明導電層は前記導電体部を含み、前記第１パッチ接続部は前記導電体部上に配置されている。
ある実施形態において、前記第１パッチ接続部は、前記第１開口部内および前記第２開口部内に配置されている。
ある実施形態において、前記パッチメタル層は、前記第１パッチ接続部と間隔を空けて配置された他のパッチ接続部をさらに有し、前記第１パッチ接続部は前記第１開口部内に配置されており、前記他のパッチ接続部は前記第２開口部内に配置されている。
ある実施形態において、上記ＴＦＴ基板は、前記パッチメタル層上に配置された第２絶縁層と、前記第２絶縁層上に配置され、かつ、端子用上部接続部を含む上部透明導電層と、前記非送受信領域に配置されたソース端子部とをさらに有し、前記ソース端子部は、前記ゲート接続配線と、前記ゲート接続配線に電気的に接続された前記端子用上部接続部とを有する。
ある実施形態において、前記端子用上部接続部は、前記ゲート絶縁層、前記第１絶縁層および前記第２絶縁層に設けられた第３開口部内で前記ゲート接続配線と接する。
ある実施形態において、前記パッチメタル層は、前記非送受信領域に位置する第２パッチ接続部をさらに含み、前記ソース端子部において、前記第２パッチ接続部は、前記ゲート絶縁層および前記第１絶縁層に設けられた第４開口部内で前記ゲート接続配線と接し、前記端子用上部接続部は、前記第２絶縁層に設けられた第５開口部内で前記第２パッチ接続部と接する。
本発明の他の実施形態のＴＦＴ基板は、複数のアンテナ単位領域を含む送受信領域と、前記送受信領域以外の領域に位置する非送受信領域とを含み、前記複数のアンテナ単位領域のそれぞれは、ＴＦＴと、前記ＴＦＴのドレイン電極に電気的に接続されたパッチ電極とを含む、ＴＦＴ基板であって、誘電体基板と、前記誘電体基板に支持された、複数のゲートバスラインを含むゲートメタル層と、前記ゲートメタル層上に配置されたゲート絶縁層と、前記ゲート絶縁層上に配置され、かつ、前記複数のソースバスラインを含むソースメタル層と、前記ソースメタル層上に配置された第１絶縁層と、前記第１絶縁層上に配置され、かつ、前記パッチ電極を含むパッチメタル層と、前記パッチメタル層上に配置された第２絶縁層と、前記第２絶縁層上に配置された上部透明導電層とを有し、前記ＴＦＴのソース電極は前記複数のソースバスラインの１つに電気的に接続され、前記ＴＦＴのゲート電極は前記複数のゲートバスラインの１つに電気的に接続されており、前記ゲートメタル層は、前記非送受信領域に配置され、かつ、前記複数のゲートバスラインとは電気的に分離された複数のゲート接続配線をさらに含み、前記複数のソースバスラインのそれぞれは、前記複数のゲート接続配線の１つと導電体部を介して電気的に接続されており、前記第１絶縁層と前記パッチメタル層との間に配置された下部透明導電層をさらに有し、前記下部透明導電層は、前記ゲート絶縁層および前記第１絶縁層に設けられた第２開口部内で前記ゲート接続配線と接し、かつ、前記第１絶縁層に設けられた第１開口部内で前記ソースバスラインと接する前記導電体部を含む。
ある実施形態において、前記パッチメタル層は、前記導電体部上であって、前記第１開口部内および／または前記第２開口部内に位置する第１パッチ接続部をさらに含む。
ある実施形態において、上記ＴＦＴ基板は、前記非送受信領域に配置されたソース端子部をさらに備え、前記下部透明導電層は、端子用上部接続部をさらに含み、前記ソース端子部は、前記ゲート接続配線と、前記端子用上部接続部とを含み、前記端子用上部接続部は、前記ゲート絶縁層および前記第１絶縁層に設けられた第３開口部内で前記ゲート接続配線に接している。
本発明の一実施形態の走査アンテナは、上記のいずれかに記載のＴＦＴ基板と、前記ＴＦＴ基板と対向するように配置されたスロット基板と、前記ＴＦＴ基板と前記スロット基板との間に設けられた液晶層と、前記スロット基板の前記液晶層と反対側の表面に誘電体層を介して対向するように配置された反射導電板とを備え、前記スロット基板は、他の誘電体基板と、前記他の誘電体基板の前記液晶層側の表面に形成されたスロット電極とを有し、前記スロット電極は複数のスロットを有し、前記複数のスロットは、前記ＴＦＴ基板の前記複数のアンテナ単位領域における前記パッチ電極に対応して配置されている。
本発明の一実施形態のＴＦＴ基板の製造方法は、上記のＴＦＴ基板の製造方法であって、（ａ）前記誘電体基板上に前記ゲートメタル層、前記ゲート絶縁層および前記第１絶縁層を形成する工程と、（ｂ）前記ゲート絶縁層および前記第１絶縁層に前記ゲート接続配線の一部を露出する前記第２開口部を形成するとともに、前記第１絶縁層に前記ソースバスラインの一部を露出する前記第１開口部を形成する工程と、（ｃ）前記工程（ｂ）の後に、前記第１パッチ接続部を含むパッチメタル層を形成する工程であって、前記第１パッチ接続部は前記第１開口部内および前記第２開口部内に位置する、工程と、（ｄ）前記パッチメタル層上に前記第２絶縁層を形成する工程と、（ｅ）前記第２絶縁層、前記第１絶縁層および前記ゲート絶縁層に、前記ゲート接続配線の一部を露出する前記第３開口部を形成する工程と、（ｆ）前記第３開口部内に位置する端子用上部接続部を含む前記上部透明導電層を形成する工程とを包含する。
ある実施形態において、上記の製造方法は、前記工程（ｂ）と前記工程（ｃ）との間に、前記導電体部を含む下部透明導電層を形成する工程をさらに包含する。
本発明の他の実施形態のＴＦＴ基板の製造方法は、上記のＴＦＴ基板の製造方法であって、（ａ）前記誘電体基板上に前記ゲートメタル層、前記ゲート絶縁層および前記第１絶縁層を形成する工程と、（ｂ）前記ゲート絶縁層および前記第１絶縁層に前記ゲート接続配線の一部を露出する前記第２開口部および前記第４開口部をそれぞれ形成するとともに、前記第１絶縁層に前記ソースバスラインの一部を露出する前記第１開口部を形成する工程と、（ｃ）前記工程（ｂ）の後に、前記第１パッチ接続部および前記第２パッチ接続部を含むパッチメタル層を形成する工程であって、前記第１パッチ接続部は前記第１開口部内および前記第２開口部内に位置し、前記第２パッチ接続部は前記第４開口部内に位置する、工程と、（ｄ）前記パッチメタル層上に前記第２絶縁層を形成する工程と、（ｅ）前記第２絶縁層に、前記第５開口部を形成する工程と、（ｆ）前記第５開口部内に位置する端子用上部接続部を含む前記上部透明導電層を形成する工程とを包含する。
本発明のさらに他の実施形態のＴＦＴ基板の製造方法は、上記のＴＦＴ基板の製造方法であって、（ａ）前記誘電体基板上に前記ゲートメタル層、前記ゲート絶縁層および前記第１絶縁層を形成する工程と、（ｂ）前記ゲート絶縁層および前記第１絶縁層に前記ゲート接続配線の一部を露出する前記第２開口部および前記第３開口部を形成するとともに、前記第１絶縁層に前記ソースバスラインの一部を露出する前記第１開口部を形成する工程と、（ｃ）前記導電体部および前記端子用上部接続部を含む下部透明導電層を形成する工程と、（ｄ）前記工程（ｃ）の後で前記パッチメタル層を形成する工程とを包含する。
本発明のある実施形態によると、従来のＬＣＤの製造技術を利用して量産することが可能な走査アンテナおよびその製造方法が提供される。
第１の実施形態の走査アンテナ１０００の一部を模式的に示す断面図である。 （ａ）および（ｂ）は、それぞれ、走査アンテナ１０００におけるＴＦＴ基板１０１およびスロット基板２０１を示す模式的な平面図である。 （ａ）および（ｂ）は、それぞれ、ＴＦＴ基板１０１のアンテナ単位領域Ｕを模式的に示す断面図および平面図である。 （ａ）〜（ｃ）は、それぞれ、ＴＦＴ基板１０１のゲート端子部ＧＴ、ソース端子部ＳＴおよびトランスファー端子部ＰＴを模式的に示す断面図である。 ＴＦＴ基板１０１の製造工程の一例を示す図である。 スロット基板２０１におけるアンテナ単位領域Ｕおよび端子部ＩＴを模式的に示す断面図である。 ＴＦＴ基板１０１およびスロット基板２０１におけるトランスファー部を説明するための模式的な断面図である。 （ａ）〜（ｃ）は、それぞれ、第２の実施形態におけるＴＦＴ基板１０２のゲート端子部ＧＴ、ソース端子部ＳＴおよびトランスファー端子部ＰＴを示す断面図である。 ＴＦＴ基板１０２の製造工程の一例を示す図である。 （ａ）〜（ｃ）は、それぞれ、第３の実施形態におけるＴＦＴ基板１０３のゲート端子部ＧＴ、ソース端子部ＳＴおよびトランスファー端子部ＰＴを示す断面図である。 ＴＦＴ基板１０３の製造工程の一例を示す図である。 ＴＦＴ基板１０３およびスロット基板２０３におけるトランスファー部を説明するための模式的な断面図である。 （ａ）は、ヒーター用抵抗膜６８を有するＴＦＴ基板１０４の模式的な平面図であり、（ｂ）はスロット５７およびパッチ電極１５のサイズを説明するための模式的な平面図である。 （ａ）および（ｂ）は、抵抗加熱構造８０ａおよび８０ｂの模式的な構造と電流の分布を示す図である。 （ａ）〜（ｃ）は、抵抗加熱構造８０ｃ〜８０ｅの模式的な構造と電流の分布を示す図である。 （ａ）は、ヒーター用抵抗膜６８を有する液晶パネル１００Ｐａの模式的な断面図であり、（ｂ）は、ヒーター用抵抗膜６８を有する液晶パネル１００Ｐｂの模式的な断面図である。 本発明の実施形態による走査アンテナの１つのアンテナ単位の等価回路を示す図である。 （ａ）〜（ｃ）、（ｅ）〜（ｇ）は、実施形態の走査アンテナの駆動に用いられる各信号の波形の例を示す図であり、（ｄ）は、ドット反転駆動を行っているＬＣＤパネルの表示信号の波形を示す図である。 （ａ）〜（ｅ）は、実施形態の走査アンテナの駆動に用いられる各信号の波形の他の例を示す図である。 （ａ）〜（ｅ）は、実施形態の走査アンテナの駆動に用いられる各信号の波形のさらに他の例を示す図である。 第４の実施形態におけるＴＦＴ基板１０７を例示する模式的な平面図である。 （ａ）〜（ｅ）は、それぞれ、ＴＦＴ基板１０７の模式的な断面図である。 ＴＦＴ基板１０７におけるソース−ゲート接続部ＳＧおよびソース端子部ＳＴの模式的な断面図である。 （ａ）〜（ｅ）は、それぞれ、ＴＦＴ基板１０７の製造方法の一例を説明するための模式的な工程断面図である。 （ｆ）〜（ｉ）は、それぞれ、ＴＦＴ基板１０７の製造方法の一例を説明するための模式的な工程断面図である。 （ｊ）および（ｋ）は、それぞれ、ＴＦＴ基板１０７の製造方法の一例を説明するための模式的な工程断面図である。 （ｌ）〜（ｎ）は、それぞれ、ＴＦＴ基板１０７の製造方法の一例を説明するための模式的な工程断面図である。 第４の実施形態における変形例１のＴＦＴ基板１０８を例示する模式的な平面図である。 （ａ）〜（ｅ）は、それぞれ、ＴＦＴ基板１０８の模式的な断面図である。 ＴＦＴ基板１０８におけるソース−ゲート接続部ＳＧおよびソース端子部ＳＴの模式的な断面図である。 （ａ）〜（ｅ）は、それぞれ、ＴＦＴ基板１０８の製造方法の一例を説明するための模式的な工程断面図である。 （ｆ）〜（ｉ）は、それぞれ、ＴＦＴ基板１０８の製造方法の一例を説明するための模式的な工程断面図である。 （ｊ）〜（ｌ）は、それぞれ、ＴＦＴ基板１０８の製造方法の一例を説明するための模式的な工程断面図である。 （ｍ）および（ｎ）は、それぞれ、ＴＦＴ基板１０８の製造方法の一例を説明するための模式的な工程断面図である。 第４の実施形態における変形例２のＴＦＴ基板１０９を例示する模式的な平面図である。 （ａ）〜（ｅ）は、それぞれ、ＴＦＴ基板１０９の模式的な断面図である。 ＴＦＴ基板１０９におけるソース−ゲート接続部ＳＧおよびソース端子部ＳＴの模式的な断面図である。 （ａ）〜（ｅ）は、それぞれ、ＴＦＴ基板１０９の製造方法の一例を説明するための模式的な工程断面図である。 （ｆ）〜（ｊ）は、それぞれ、ＴＦＴ基板１０９の製造方法の一例を説明するための模式的な工程断面図である。 （ｋ）〜（ｍ）は、それぞれ、ＴＦＴ基板１０９の製造方法の一例を説明するための模式的な工程断面図である。 （ｎ）〜（ｐ）は、それぞれ、ＴＦＴ基板１０９の製造方法の一例を説明するための模式的な工程断面図である。 変形例２の他のＴＦＴ基板を例示する模式的な平面図である。 変形例２の他のＴＦＴ基板におけるソース−ゲート接続部ＳＧおよびソース端子部ＳＴの模式的な断面図である。 第４の実施形態における変形例３のＴＦＴ基板１１０を例示する模式的な平面図である。 （ａ）〜（ｅ）は、それぞれ、ＴＦＴ基板１１０の模式的な断面図である。 ＴＦＴ基板１１０におけるソース−ゲート接続部ＳＧおよびソース端子部ＳＴの模式的な断面図である。 （ａ）〜（ｅ）は、それぞれ、ＴＦＴ基板１１０の製造方法の一例を説明するための模式的な工程断面図である。 （ｆ）〜（ｊ）は、それぞれ、ＴＦＴ基板１１０の製造方法の一例を説明するための模式的な工程断面図である。 （ｋ）〜（ｍ）は、それぞれ、ＴＦＴ基板１１０の製造方法の一例を説明するための模式的な工程断面図である。 （ｎ）〜（ｐ）は、それぞれ、ＴＦＴ基板１１０の製造方法の一例を説明するための模式的な工程断面図である。 （ａ）は、従来のＬＣＤ９００の構造を示す模式図であり、（ｂ）はＬＣＤパネル９００ａの模式的な断面図である。
以下、図面を参照して、本発明の実施形態による走査アンテナおよびその製造方法を説明する。以下の説明においては、まず、公知のＴＦＴ型ＬＣＤ（以下、「ＴＦＴ−ＬＣＤ」という。）の構造および製造方法を説明する。ただし、ＬＣＤの技術分野で周知の事項については説明を省略することがある。ＴＦＴ−ＬＣＤの基本的な技術については、例えば、Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌｓ， Ａｐｐｌｉｃａｔｉｏｎｓ ａｎｄ Ｕｓｅｓ， Ｖｏｌ． １−３（Ｅｄｉｔｏｒ： Ｂｉｒｅｎｄａ Ｂａｈａｄｕｒ， Ｐｕｂｌｉｓｈｅｒ： Ｗｏｒｌｄ Ｓｃｉｅｎｔｉｆｉｃ Ｐｕｂ Ｃｏ Ｉｎｃ）などを参照されたい。参考のために、上記の文献の開示内容の全てを本明細書に援用する。
図３４（ａ）および（ｂ）を参照して、典型的な透過型のＴＦＴ−ＬＣＤ（以下、単に「ＬＣＤ」という。）９００の構造および動作を説明する。ここでは、液晶層の厚さ方向に電圧を印加する縦電界モード（例えば、ＴＮモードや垂直配向モード）のＬＣＤ９００を例示する。ＬＣＤの液晶容量に印加される電圧のフレーム周波数（典型的には極性反転周波数の２倍）は例えば４倍速駆動でも２４０Ｈｚであり、ＬＣＤの液晶容量の誘電体層としての液晶層の誘電率εは、マイクロ波（例えば、衛星放送やＫｕバンド（１２〜１８ＧＨｚ）、Ｋバンド（１８〜２６ＧＨｚ）、Ｋａバンド（２６〜４０ＧＨｚ））に対する誘電率Ｍ（εM）と異なる。
図３４（ａ）に模式的に示すように、透過型のＬＣＤ９００は、液晶表示パネル９００ａと、制御回路ＣＮＴＬと、バックライト（不図示）と、電源回路（不図示）などを備えている。液晶表示パネル９００ａは、液晶表示セルＬＣＣと、ゲートドライバＧＤおよびソースドライバＳＤを含む駆動回路とを含む。駆動回路は、例えば、液晶表示セルＬＣＣのＴＦＴ基板９１０に実装されてもよいし、駆動回路の一部または全部は、ＴＦＴ基板９１０に一体化（モノリシック化）されてもよい。
図３４（ｂ）に、ＬＣＤ９００が有する液晶表示パネル（以下、「ＬＣＤパネル」という。）９００ａの模式的に断面図を示す。ＬＣＤパネル９００ａは、ＴＦＴ基板９１０と、対向基板９２０と、これらの間に設けられた液晶層９３０とを有している。ＴＦＴ基板９１０および対向基板９２０は、いずれもガラス基板などの透明基板９１１、９２１を有している。透明基板９１１、９２１としては、ガラス基板の他、プラスチック基板が用いられることもある。プラスチック基板は、例えば、透明な樹脂（例えばポリエステル）とガラス繊維（例えば不織布）で形成される。
ＬＣＤパネル９００ａの表示領域ＤＲは、マトリクス状に配列された画素Ｐによって構成されている。表示領域ＤＲの周辺には表示に寄与しない額縁領域ＦＲが形成されている。液晶材料は表示領域ＤＲを包囲するように形成されたシール部（不図示）によって表示領域ＤＲ内に封止されている。シール部は、例えば、紫外線硬化性樹脂とスペーサ（例えば樹脂ビーズまたはシリカビーズ）とを含むシール材を硬化させることによって形成され、ＴＦＴ基板９１０と対向基板９２０とを互いに接着、固定する。シール材中のスペーサは、ＴＦＴ基板９１０と対向基板９２０との間隙、すなわち液晶層９３０の厚さを一定に制御する。液晶層９３０の厚さの面内ばらつきを抑制するために、表示領域ＤＲ内の遮光される部分（例えば配線上）に、柱状スペーサが紫外線硬化性樹脂を用いて形成される。近年、液晶テレビやスマートフォン用のＬＣＤパネルに見られるように、表示に寄与しない額縁領域ＦＲの幅は非常に狭くなっている。
ＴＦＴ基板９１０では、透明基板９１１上に、ＴＦＴ９１２、ゲートバスライン（走査線）ＧＬ、ソースバスライン（表示信号線）ＳＬ、画素電極９１４、補助容量電極（不図示）、ＣＳバスライン（補助容量線）（不図示）が形成されている。ＣＳバスラインはゲートバスラインと平行に設けられる。あるいは、次段のゲートバスラインをＣＳバスラインとして用いることもある（ＣＳオンゲート構造）。
画素電極９１４は、液晶の配向を制御する配向膜（例えばポリイミド膜）に覆われている。配向膜は、液晶層９３０と接するように設けられる。ＴＦＴ基板９１０はバックライト側（観察者とは反対側）に配置されることが多い。
対向基板９２０は、液晶層９３０の観察者側に配置されることが多い。対向基板９２０は、透明基板９２１上に、カラーフィルタ層（不図示）と、対向電極９２４と、配向膜（不図示）とを有している。対向電極９２４は、表示領域ＤＲを構成する複数の画素Ｐに共通に設けられるので、共通電極とも呼ばれる。カラーフィルタ層は、画素Ｐ毎に設けられるカラーフィルタ（例えば、赤フィルタ、緑フィルタ、青フィルタ）と、表示に不要な光を遮光するためのブラックマトリクス（遮光層）とを含む。ブラックマトリクスは、例えば、表示領域ＤＲ内の画素Ｐの間、および額縁領域ＦＲを遮光するように配置される。
ＴＦＴ基板９１０の画素電極９１４と、対向基板９２０の対向電極９２４と、これらの間の液晶層９３０が、液晶容量Ｃｌｃを構成する。個々の液晶容量が画素に対応する。液晶容量Ｃｌｃに印加された電圧を保持するために（いわゆる電圧保持率を高くするために）、液晶容量Ｃｌｃと電気的に並列に接続された補助容量ＣＳが形成されている。補助容量ＣＳは、典型的には、画素電極９１４と同電位とされる電極と、無機絶縁層（例えばゲート絶縁層（ＳｉＯ2層））と、ＣＳバスラインに接続された補助容量電極とで構成される。ＣＳバスラインからは、典型的には、対向電極９２４と同じ共通電圧が供給される。
液晶容量Ｃｌｃに印加された電圧（実効電圧）が低下する要因としては、（１）液晶容量Ｃｌｃの容量値ＣClcと、抵抗値Ｒとの積であるＣＲ時定数に基づくもの、（２）液晶材料中に含まれるイオン性不純物に起因する界面分極、および／または、液晶分子の配向分極などがある。これらのうち、液晶容量ＣｌｃのＣＲ時定数による寄与が大きく、液晶容量Ｃｌｃに電気的に並列に接続された補助容量ＣＳを設けることによって、ＣＲ時定数を大きくすることができる。なお、液晶容量Ｃｌｃの誘電体層である液晶層９３０の体積抵抗率は、汎用されているネマチック液晶材料の場合、１０12Ω・ｃｍのオーダを超えている。
画素電極９１４に供給される表示信号は、ゲートバスラインＧＬにゲートドライバＧＤから供給される走査信号によって選択されたＴＦＴ９１２がオン状態となったときに、そのＴＦＴ９１２に接続されているソースバスラインＳＬに供給されている表示信号である。したがって、あるゲートバスラインＧＬに接続されているＴＦＴ９１２が同時にオン状態となり、その時に、その行の画素ＰのそれぞれのＴＦＴ９１２に接続されているソースバスラインＳＬから対応する表示信号が供給される。この動作を、１行目（例えば表示面の最上行）からｍ行目（例えば表示面の最下行）まで順次に行うことによって、ｍ行の画素行で構成された表示領域ＤＲに１枚の画像（フレーム）が書き込まれ、表示される。画素Ｐがｍ行ｎ列にマトリクス状に配列されているとすると、ソースバスラインＳＬは各画素列に対応して少なくとも１本、合計で少なくともｎ本設けられる。
このような走査は線順次走査と呼ばれ、１つの画素行が選択されて、次の行が選択されるまでの時間は水平走査期間（１Ｈ）と呼ばれ、ある行が選択され、再びその行が選択されるまでの時間は垂直走査期間（１Ｖ）またはフレームと呼ばれる。なお、一般に、１Ｖ（または１フレーム）は、ｍ本の画素行を全て選択する期間ｍ・Ｈに、ブランキング期間を加えたものとなる。
例えば、入力映像信号がＮＴＳＣ信号の場合、従来のＬＣＤパネルの１Ｖ（＝１フレーム）は、１／６０ｓｅｃ（１６．７ｍｓｅｃ）であった。ＮＴＳＣ信号はインターレス信号であり、フレーム周波数は３０Ｈｚで、フィールド周波数は６０Ｈｚであるが、ＬＣＤパネルにおいては各フィールドで全ての画素に表示信号を供給する必要があるので、１Ｖ＝（１／６０）ｓｅｃで駆動する（６０Ｈｚ駆動）。なお、近年では、動画表示特性を改善するために、２倍速駆動（１２０Ｈｚ駆動、１Ｖ＝（１／１２０）ｓｅｃ）で駆動されるＬＣＤパネルや、３Ｄ表示のために４倍速（２４０Ｈｚ駆動、１Ｖ＝（１／２４０）ｓｅｃ）で駆動されるＬＣＤパネルもある。
液晶層９３０に直流電圧が印加されると実効電圧が低下し、画素Ｐの輝度が低下する。この実効電圧の低下には、上記の界面分極および／または配向分極の寄与があるので、補助容量ＣＳを設けても完全に防止することは難しい。例えば、ある中間階調に対応する表示信号を全ての画素にフレーム毎に書き込むと、フレーム毎に輝度が変動し、フリッカーとして観察される。また、液晶層９３０に長時間にわたって直流電圧が印加されると液晶材料の電気分解が起こることがある。また、不純物イオンが片側の電極に偏析し、液晶層に実効的な電圧が印加されなくなり、液晶分子が動かなくなることもある。これらを防止するために、ＬＣＤパネル９００ａはいわゆる、交流駆動される。典型的には、表示信号の極性を１フレーム毎（１垂直走査期間毎）に反転する、フレーム反転駆動が行われる。例えば、従来のＬＣＤパネルでは、１／６０ｓｅｃ毎に極性反転が行われている（極性反転の周期は３０Ｈｚ）。
また、１フレーム内においても印加される電圧の極性の異なる画素を均一に分布させるために、ドット反転駆動またはライン反転駆動などが行われている。これは、正極性と負極性とで、液晶層に印加される実効電圧の大きさを完全に一致させることが難しいからである。例えば、液晶材料の体積抵抗率が１０12Ω・ｃｍのオーダ超であれば、１／６０ｓｅｃ毎に、ドット反転またはライン反転駆動を行えば、フリッカーはほとんど視認されない。
ＬＣＤパネル９００ａにおける走査信号および表示信号は、制御回路ＣＮＴＬからゲートドライバＧＤおよびソースドライバＳＤに供給される信号に基づいて、ゲートドライバＧＤおよびソースドライバＳＤがゲートバスラインＧＬおよびソースバスラインＳＬにそれぞれ供給される。例えば、ゲートドライバＧＤおよびソースドライバＳＤは、それぞれ、ＴＦＴ基板９１０に設けられた対応する端子に接続されている。ゲートドライバＧＤおよびソースドライバＳＤは、例えば、ドライバＩＣとしてＴＦＴ基板９１０の額縁領域ＦＲに実装されることもあるし、ＴＦＴ基板９１０の額縁領域ＦＲにモノリシックに形成されることもある。
対向基板９２０の対向電極９２４は、トランスファー（転移）と呼ばれる導電部（不図示）を介して、ＴＦＴ基板９１０の端子（不図示）に電気的に接続される。トランスファーは、例えば、シール部と重なるように、あるいは、シール部の一部に導電性を付与することによって形成される。額縁領域ＦＲを狭くするためである。対向電極９２４には、制御回路ＣＮＴＬから、直接または間接的に共通電圧が供給される。典型的には、共通電圧は、上述したように、ＣＳバスラインにも供給される。
［走査アンテナの基本構造］
液晶材料の大きな誘電率Ｍ（εM）の異方性（複屈折率）を利用したアンテナ単位を用いた走査アンテナは、ＬＣＤパネルの画素に対応付けられるアンテナ単位の各液晶層に印加する電圧を制御し、各アンテナ単位の液晶層の実効的な誘電率Ｍ（εM）を変化させることによって、静電容量の異なるアンテナ単位で２次元的なパターンを形成する（ＬＣＤによる画像の表示に対応する。）。アンテナから出射される、または、アンテナによって受信される電磁波（例えば、マイクロ波）には、各アンテナ単位の静電容量に応じた位相差が与えられ、静電容量の異なるアンテナ単位によって形成された２次元的なパターンに応じて、特定の方向に強い指向性を有することになる（ビーム走査）。例えば、アンテナから出射される電磁波は、入力電磁波が各アンテナ単位に入射し、各アンテナ単位で散乱された結果得られる球面波を、各アンテナ単位によって与えられる位相差を考慮して積分することによって得られる。各アンテナ単位が、「フェイズシフター：ｐｈａｓｅ ｓｈｉｆｔｅｒ」として機能していると考えることもできる。液晶材料を用いた走査アンテナの基本的な構造および動作原理については、特許文献１〜４および非特許文献１、２を参照されたい。非特許文献２は、らせん状のスロットが配列された走査アンテナの基本的な構造を開示している。参考のために、特許文献１〜４および非特許文献１、２の開示内容の全てを本明細書に援用する。
なお、本発明の実施形態による走査アンテナにおけるアンテナ単位はＬＣＤパネルの画素に類似してはいるものの、ＬＣＤパネルの画素の構造とは異なっているし、複数のアンテナ単位の配列もＬＣＤパネルにおける画素の配列とは異なっている。後に詳細に説明する第１の実施形態の走査アンテナ１０００を示す図１を参照して、本発明の実施形態による走査アンテナの基本構造を説明する。走査アンテナ１０００は、スロットが同心円状に配列されたラジアルインラインスロットアンテナであるが、本発明の実施形態による走査アンテナはこれに限られず、例えば、スロットの配列は、公知の種々の配列であってよい。
図１は、本実施形態の走査アンテナ１０００の一部を模式的に示す断面図であり、同心円状に配列されたスロットの中心近傍に設けられた給電ピン７２（図２（ｂ）参照）から半径方向に沿った断面の一部を模式的に示す。
走査アンテナ１０００は、ＴＦＴ基板１０１と、スロット基板２０１と、これらの間に配置された液晶層ＬＣと、スロット基板２０１と、空気層５４を介して対向するように配置された反射導電板６５とを備えている。走査アンテナ１０００は、ＴＦＴ基板１０１側からマイクロ波を送受信する。
ＴＦＴ基板１０１は、ガラス基板などの誘電体基板１と、誘電体基板１上に形成された複数のパッチ電極１５と、複数のＴＦＴ１０とを有している。各パッチ電極１５は、対応するＴＦＴ１０に接続されている。各ＴＦＴ１０は、ゲートバスラインとソースバスラインとに接続されている。
スロット基板２０１は、ガラス基板などの誘電体基板５１と、誘電体基板５１の液晶層ＬＣ側に形成されたスロット電極５５とを有している。スロット電極５５は複数のスロット５７を有している。
スロット基板２０１と、空気層５４を介して対向するように反射導電板６５が配置されている。空気層５４に代えて、マイクロ波に対する誘電率Ｍが小さい誘電体（例えば、ＰＴＦＥなどのフッ素樹脂）で形成された層を用いることができる。スロット電極５５と反射導電板６５と、これらの間の誘電体基板５１および空気層５４とが導波路３０１として機能する。
パッチ電極１５と、スロット５７を含むスロット電極５５の部分と、これらの間の液晶層ＬＣとがアンテナ単位Ｕを構成する。各アンテナ単位Ｕにおいて、１つのパッチ電極１５が１つのスロット５７を含むスロット電極５５の部分と液晶層ＬＣを介して対向しており、液晶容量を構成している。パッチ電極１５とスロット電極５５とが液晶層ＬＣを介して対向する構造は、図３４に示したＬＣＤパネル９００ａの画素電極９１４と対向電極９２４とが液晶層９３０を介して対向する構造と似ている。すなわち、走査アンテナ１０００のアンテナ単位Ｕと、ＬＣＤパネル９００ａにおける画素Ｐとは似た構成を有している。また、アンテナ単位は、液晶容量と電気的に並列に接続された補助容量（図１３（ａ）、図１７参照）を有している点でもＬＣＤパネル９００ａにおける画素Ｐと似た構成を有している。しかしながら、走査アンテナ１０００は、ＬＣＤパネル９００ａと多くの相違点を有している。
まず、走査アンテナ１０００の誘電体基板１、５１に求められる性能は、ＬＣＤパネルの基板に求められる性能と異なる。
一般にＬＣＤパネルには、可視光に透明な基板が用いられ、例えば、ガラス基板またはプラスチック基板が用いられる。反射型のＬＣＤパネルにおいては、背面側の基板には透明性が必要ないので、半導体基板が用いられることもある。これに対し、アンテナ用の誘電体基板１、５１としては、マイクロ波に対する誘電損失（マイクロ波に対する誘電正接をｔａｎδMと表すことにする。）が小さいことが好ましい。誘電体基板１、５１のｔａｎδMは、概ね０．０３以下であることが好ましく、０．０１以下がさらに好ましい。具体的には、ガラス基板またはプラスチック基板を用いることができる。ガラス基板はプラスチック基板よりも寸法安定性、耐熱性に優れ、ＴＦＴ、配線、電極等の回路要素をＬＣＤ技術を用いて形成するのに適している。例えば、導波路を形成する材料が空気とガラスである場合、ガラスの方が上記誘電損失が大きいため、ガラスがより薄い方が導波ロスを減らすことができるとの観点から、好ましくは４００μｍ以下であり、３００μｍ以下がさらに好ましい。下限は特になく、製造プロセスにおいて、割れることなくハンドリングできればよい。
電極に用いられる導電材料も異なる。ＬＣＤパネルの画素電極や対向電極には透明導電膜としてＩＴＯ膜が用いられることが多い。しかしながら、ＩＴＯはマイクロ波に対するｔａｎδMが大きく、アンテナにおける導電層として用いることができない。スロット電極５５は、反射導電板６５とともに導波路３０１の壁として機能する。したがって、導波路３０１の壁におけるマイクロ波の透過を抑制するためには、導波路３０１の壁の厚さ、すなわち、金属層（Ｃｕ層またはＡｌ層）の厚さは大きいことが好ましい。金属層の厚さが表皮深さの３倍であれば、電磁波は１／２０（−２６ｄＢ）に減衰され、５倍であれば１／１５０（−４３ｄＢ）程度に減衰されることが知られている。したがって、金属層の厚さが表皮深さの５倍であれば、電磁波の透過率を１％に低減することができる。例えば、１０ＧＨｚのマイクロ波に対しては、厚さが３．３μｍ以上のＣｕ層、および厚さが４．０μｍ以上のＡｌ層を用いると、マイクロ波を１／１５０まで低減することができる。また、３０ＧＨｚのマイクロ波に対しては、厚さが１．９μｍ以上のＣｕ層、および厚さが２．３μｍ以上のＡｌ層を用いると、マイクロ波を１／１５０まで低減することができる。このように、スロット電極５５は、比較的厚いＣｕ層またはＡｌ層で形成することが好ましい。Ｃｕ層またはＡｌ層の厚さに上限は特になく、成膜時間やコストを考慮して、適宜設定され得る。Ｃｕ層を用いると、Ａｌ層を用いるよりも薄くできるという利点が得られる。比較的厚いＣｕ層またはＡｌ層の形成は、ＬＣＤの製造プロセスで用いられる薄膜堆積法だけでなく、Ｃｕ箔またはＡｌ箔を基板に貼り付ける等、他の方法を採用することもできる。金属層の厚さは、例えば、２μｍ以上３０μｍ以下である。薄膜堆積法を用いて形成する場合、金属層の厚さは５μｍ以下であることが好ましい。なお、反射導電板６５は、例えば、厚さが数ｍｍのアルミニウム板、銅板などを用いることができる。
パッチ電極１５は、スロット電極５５のように導波路３０１を構成する訳ではないので、スロット電極５５よりも厚さが小さいＣｕ層またはＡｌ層を用いることができる。ただし、スロット電極５５のスロット５７付近の自由電子の振動がパッチ電極１５内の自由電子の振動を誘起する際に熱に変わるロスを避けるために、抵抗が低い方が好ましい。量産性の観点からはＣｕ層よりもＡｌ層を用いることが好ましく、Ａｌ層の厚さは例えば０．４μｍ以上２μｍ以下が好ましい。
また、アンテナ単位Ｕの配列ピッチは、画素ピッチと大きく異なる。例えば、１２ＧＨｚ（Ｋｕ ｂａｎｄ）のマイクロ波用のアンテナを考えると、波長λは、例えば２５ｍｍである。そうすると、特許文献４に記載されているように、アンテナ単位Ｕのピッチはλ／４以下および／またはλ／５以下であるので、６．２５ｍｍ以下および／または５ｍｍ以下ということになる。これはＬＣＤパネルの画素のピッチと比べて１０倍以上大きい。したがって、アンテナ単位Ｕの長さおよび幅もＬＣＤパネルの画素長さおよび幅よりも約１０倍大きいことになる。
もちろん、アンテナ単位Ｕの配列はＬＣＤパネルにおける画素の配列と異なり得る。ここでは、同心円状に配列した例（例えば、特開２００２−２１７６４０号公報参照）を示すが、これに限られず、例えば、非特許文献２に記載されているように、らせん状に配列されてもよい。さらに、特許文献４に記載されているようにマトリクス状に配列してもよい。
走査アンテナ１０００の液晶層ＬＣの液晶材料に求められる特性は、ＬＣＤパネルの液晶材料に求められる特性と異なる。ＬＣＤパネルは画素の液晶層の屈折率変化によって、可視光（波長３８０ｎｍ〜８３０ｎｍ）の偏光に位相差を与えることによって、偏光状態を変化させる（例えば、直線偏光の偏光軸方向を回転させる、または、円偏光の円偏光度を変化させる）ことによって、表示を行う。これに対して実施形態による走査アンテナ１０００は、アンテナ単位Ｕが有する液晶容量の静電容量値を変化させることによって、各パッチ電極から励振（再輻射）されるマイクロ波の位相を変化させる。したがって、液晶層は、マイクロ波に対する誘電率Ｍ（εM）の異方性（ΔεM）が大きいことが好ましく、ｔａｎδMは小さいことが好ましい。例えば、Ｍ． Ｗｉｔｔｅｋ ｅｔ ａｌ．， ＳＩＤ ２０１５ ＤＩＧＥＳＴｐｐ．８２４−８２６に記載のΔεMが４以上で、ｔａｎδMが０．０２以下（いずれも１９Ｇｚの値）を好適に用いることができる。この他、九鬼、高分子５５巻８月号ｐｐ．５９９−６０２（２００６）に記載のΔεMが０．４以上、ｔａｎδMが０．０４以下の液晶材料を用いることができる。
一般に液晶材料の誘電率は周波数分散を有するが、マイクロ波に対する誘電異方性ΔεMは、可視光に対する屈折率異方性Δｎと正の相関がある。したがって、マイクロ波に対するアンテナ単位用の液晶材料は、可視光に対する屈折率異方性Δｎが大きい材料が好ましいと言える。ＬＣＤ用の液晶材料の屈折率異方性Δｎは５５０ｎｍの光に対する屈折率異方性で評価される。ここでも５５０ｎｍの光に対するΔｎ（複屈折率）を指標に用いると、Δｎが０．３以上、好ましくは０．４以上のネマチック液晶が、マイクロ波に対するアンテナ単位用に用いられる。Δｎに特に上限はない。ただし、Δｎが大きい液晶材料は極性が強い傾向にあるので、信頼性を低下させる恐れがある。信頼性の観点からは、Δｎは０．４以下であることが好ましい。液晶層の厚さは、例えば、１μｍ〜５００μｍである。
以下、本発明の実施形態による走査アンテナの構造および製造方法をより詳細に説明する。
（第１の実施形態）
まず、図１および図２を参照する。図１は詳述した様に走査アンテナ１０００の中心付近の模式的な部分断面図であり、図２（ａ）および（ｂ）は、それぞれ、走査アンテナ１０００におけるＴＦＴ基板１０１およびスロット基板２０１を示す模式的な平面図である。
走査アンテナ１０００は２次元に配列された複数のアンテナ単位Ｕを有しており、ここで例示する走査アンテナ１０００では、複数のアンテナ単位が同心円状に配列されている。以下の説明においては、アンテナ単位Ｕに対応するＴＦＴ基板１０１の領域およびスロット基板２０１の領域を「アンテナ単位領域」と呼び、アンテナ単位と同じ参照符号Ｕを付すことにする。また、図２（ａ）および（ｂ）に示す様に、ＴＦＴ基板１０１およびスロット基板２０１において、２次元的に配列された複数のアンテナ単位領域によって画定される領域を「送受信領域Ｒ１」と呼び、送受信領域Ｒ１以外の領域を「非送受信領域Ｒ２」と呼ぶ。非送受信領域Ｒ２には、端子部、駆動回路などが設けられる。
図２（ａ）は、走査アンテナ１０００におけるＴＦＴ基板１０１を示す模式的な平面図である。
図示する例では、ＴＦＴ基板１０１の法線方向から見たとき、送受信領域Ｒ１はドーナツ状である。非送受信領域Ｒ２は、送受信領域Ｒ１の中心部に位置する第１非送受信領域Ｒ２ａと、送受信領域Ｒ１の周縁部に位置する第２非送受信領域Ｒ２ｂとを含む。送受信領域Ｒ１の外径は、例えば２００ｍｍ〜１５００ｍｍで、通信量などに応じて設定される。
ＴＦＴ基板１０１の送受信領域Ｒ１には、誘電体基板１に支持された複数のゲートバスラインＧＬおよび複数のソースバスラインＳＬが設けられ、これらの配線によってアンテナ単位領域Ｕが規定されている。アンテナ単位領域Ｕは、送受信領域Ｒ１において、例えば同心円状に配列されている。アンテナ単位領域Ｕのそれぞれは、ＴＦＴと、ＴＦＴに電気的に接続されたパッチ電極とを含んでいる。ＴＦＴのソース電極はソースバスラインＳＬに、ゲート電極はゲートバスラインＧＬにそれぞれ電気的に接続されている。また、ドレイン電極は、パッチ電極と電気的に接続されている。
非送受信領域Ｒ２（Ｒ２ａ、Ｒ２ｂ）には、送受信領域Ｒ１を包囲するようにシール領域Ｒｓが配置されている。シール領域Ｒｓにはシール材（不図示）が付与されている。シール材は、ＴＦＴ基板１０１およびスロット基板２０１を互いに接着させるとともに、これらの基板１０１、２０１の間に液晶を封入する。
非送受信領域Ｒ２のうちシール領域Ｒｓの外側には、ゲート端子部ＧＴ、ゲートドライバＧＤ、ソース端子部ＳＴおよびソースドライバＳＤが設けられている。ゲートバスラインＧＬのそれぞれはゲート端子部ＧＴを介してゲートドライバＧＤに接続されている。ソースバスラインＳＬのそれぞれはソース端子部ＳＴを介してソースドライバＳＤに接続されている。なお、この例では、ソースドライバＳＤおよびゲートドライバＧＤは誘電体基板１上に形成されているが、これらのドライバの一方または両方は他の誘電体基板上に設けられていてもよい。
非送受信領域Ｒ２には、また、複数のトランスファー端子部ＰＴが設けられている。トランスファー端子部ＰＴは、スロット基板２０１のスロット電極５５（図２（ｂ））と電気的に接続される。本明細書では、トランスファー端子部ＰＴとスロット電極５５との接続部を「トランスファー部」と称する。図示するように、トランスファー端子部ＰＴ（トランスファー部）は、シール領域Ｒｓ内に配置されてもよい。この場合、シール材として導電性粒子を含有する樹脂を用いてもよい。これにより、ＴＦＴ基板１０１とスロット基板２０１との間に液晶を封入させるとともに、トランスファー端子部ＰＴとスロット基板２０１のスロット電極５５との電気的な接続を確保できる。この例では、第１非送受信領域Ｒ２ａおよび第２非送受信領域Ｒ２ｂの両方にトランスファー端子部ＰＴが配置されているが、いずれか一方のみに配置されていてもよい。
なお、トランスファー端子部ＰＴ（トランスファー部）は、シール領域Ｒｓ内に配置されていなくてもよい。例えば非送受信領域Ｒ２のうちシール領域Ｒｓの外側に配置されていてもよい。
図２（ｂ）は、走査アンテナ１０００におけるスロット基板２０１を例示する模式的な平面図であり、スロット基板２０１の液晶層ＬＣ側の表面を示している。
スロット基板２０１では、誘電体基板５１上に、送受信領域Ｒ１および非送受信領域Ｒ２に亘ってスロット電極５５が形成されている。
スロット基板２０１の送受信領域Ｒ１では、スロット電極５５には複数のスロット５７が配置されている。スロット５７は、ＴＦＴ基板１０１におけるアンテナ単位領域Ｕに対応して配置されている。図示する例では、複数のスロット５７は、ラジアルインラインスロットアンテナを構成するように、互いに概ね直交する方向に延びる一対のスロット５７が同心円状に配列されている。互いに概ね直交するスロットを有するので、走査アンテナ１０００は、円偏波を送受信することができる。
非送受信領域Ｒ２には、複数の、スロット電極５５の端子部ＩＴが設けられている。端子部ＩＴは、ＴＦＴ基板１０１のトランスファー端子部ＰＴ（図２（ａ））と電気的に接続される。この例では、端子部ＩＴは、シール領域Ｒｓ内に配置されており、導電性粒子を含有するシール材によって対応するトランスファー端子部ＰＴと電気的に接続される。
また、第１非送受信領域Ｒ２ａにおいて、スロット基板２０１の裏面側に給電ピン７２が配置されている。給電ピン７２によって、スロット電極５５、反射導電板６５および誘電体基板５１で構成された導波路３０１にマイクロ波が挿入される。給電ピン７２は給電装置７０に接続されている。給電は、スロット５７が配列された同心円の中心から行う。給電の方式は、直結給電方式および電磁結合方式のいずれであってもよく、公知の給電構造を採用することができる。
以下、図面を参照して、走査アンテナ１０００の各構成要素をより詳しく説明する。
＜ＴＦＴ基板１０１の構造＞
・アンテナ単位領域Ｕ
図３（ａ）および（ｂ）は、それぞれ、ＴＦＴ基板１０１のアンテナ単位領域Ｕを模式的に示す断面図および平面図である。
アンテナ単位領域Ｕのそれぞれは、誘電体基板（不図示）と、誘電体基板に支持されたＴＦＴ１０と、ＴＦＴ１０を覆う第１絶縁層１１と、第１絶縁層１１上に形成され、ＴＦＴ１０に電気的に接続されたパッチ電極１５と、パッチ電極１５を覆う第２絶縁層１７とを備える。ＴＦＴ１０は、例えば、ゲートバスラインＧＬおよびソースバスラインＳＬの交点近傍に配置されている。
ＴＦＴ１０は、ゲート電極３、島状の半導体層５、ゲート電極３と半導体層５との間に配置されたゲート絶縁層４、ソース電極７Ｓおよびドレイン電極７Ｄを備える。ＴＦＴ１０の構造は特に限定しない。この例では、ＴＦＴ１０は、ボトムゲート構造を有するチャネルエッチ型のＴＦＴである。
ゲート電極３は、ゲートバスラインＧＬに電気的に接続されており、ゲートバスラインＧＬから走査信号を供給される。ソース電極７Ｓは、ソースバスラインＳＬに電気的に接続されており、ソースバスラインＳＬからデータ信号を供給される。ゲート電極３およびゲートバスラインＧＬは同じ導電膜（ゲート用導電膜）から形成されていてもよい。ソース電極７Ｓ、ドレイン電極７ＤおよびソースバスラインＳＬは同じ導電膜（ソース用導電膜）から形成されていてもよい。ゲート用導電膜およびソース用導電膜は、例えば金属膜である。本明細書では、ゲート用導電膜を用いて形成された層（レイヤー）を「ゲートメタル層」、ソース用導電膜を用いて形成された層を「ソースメタル層」と呼ぶことがある。
半導体層５は、ゲート絶縁層４を介してゲート電極３と重なるように配置されている。図示する例では、半導体層５上に、ソースコンタクト層６Ｓおよびドレインコンタクト層６Ｄが形成されている。ソースコンタクト層６Ｓおよびドレインコンタクト層６Ｄは、それぞれ、半導体層５のうちチャネルが形成される領域（チャネル領域）の両側に配置されている。半導体層５は真性アモルファスシリコン（ｉ−ａ−Ｓｉ）層であり、ソースコンタクト層６Ｓおよびドレインコンタクト層６Ｄはｎ+型アモルファスシリコン（ｎ+−ａ−Ｓｉ）層であってもよい。
ソース電極７Ｓは、ソースコンタクト層６Ｓに接するように設けられ、ソースコンタクト層６Ｓを介して半導体層５に接続されている。ドレイン電極７Ｄは、ドレインコンタクト層６Ｄに接するように設けられ、ドレインコンタクト層６Ｄを介して半導体層５に接続されている。
第１絶縁層１１は、ＴＦＴ１０のドレイン電極７Ｄに達するコンタクトホールＣＨ１を有している。
パッチ電極１５は、第１絶縁層１１上およびコンタクトホールＣＨ１内に設けられており、コンタクトホールＣＨ１内で、ドレイン電極７Ｄと接している。パッチ電極１５は、金属層を含む。パッチ電極１５は、金属層のみから形成された金属電極であってもよい。パッチ電極１５の材料は、ソース電極７Ｓおよびドレイン電極７Ｄと同じであってもよい。ただし、パッチ電極１５における金属層の厚さ（パッチ電極１５が金属電極の場合にはパッチ電極１５の厚さ）は、ソース電極７Ｓおよびドレイン電極７Ｄの厚さよりも大きくなるように設定される。パッチ電極１５における金属層の厚さは、Ａｌ層で形成する場合、例えば０．４μｍ以上に設定される。
ゲートバスラインＧＬと同じ導電膜を用いて、ＣＳバスラインＣＬが設けられていてもよい。ＣＳバスラインＣＬは、ゲート絶縁層４を介してドレイン電極（またはドレイン電極の延長部分）７Ｄと重なるように配置され、ゲート絶縁層４を誘電体層とする補助容量ＣＳを構成してもよい。
ゲートバスラインＧＬよりも誘電体基板側に、アライメントマーク（例えば金属層）２１と、アライメントマーク２１を覆う下地絶縁膜２とが形成されていてもよい。アライメントマーク２１は、１枚のガラス基板から例えばｍ枚のＴＦＴ基板を作製する場合において、フォトマスク枚がｎ枚（ｎ＜ｍ）であると、各露光工程を複数回に分けて行う必要が生じる。このようにフォトマスクの枚数（ｎ枚）が１枚のガラス基板１から作製されるＴＦＴ基板１０１の枚数（ｍ枚）よりも少ないとき、フォトマスクのアライメントに用いられる。アライメントマーク２１は省略され得る。
本実施形態では、ソースメタル層とは異なる層内にパッチ電極１５を形成する。これにより、次のようなメリットが得られる。
ソースメタル層は、通常金属膜を用いて形成されることから、ソースメタル層内にパッチ電極を形成することも考えられる（参考例のＴＦＴ基板）。しかしながら、パッチ電極は、電子の振動を阻害しない程度に低抵抗であることが好ましく、例えば、厚さが０．４μｍ以上の比較的厚いＡｌ層で形成される。このため、参考例のＴＦＴ基板では、そのような厚い金属膜からソースバスラインＳＬなども形成することになり、配線を形成する際のパターニングの制御性が低くなるという問題がある。これに対し、本実施形態では、ソースメタル層とは別個にパッチ電極１５を形成するので、ソースメタル層の厚さとパッチ電極１５の厚さとを独立して制御できる。したがって、ソースメタル層を形成する際の制御性を確保しつつ、所望の厚さのパッチ電極１５を形成できる。
本実施形態では、パッチ電極１５の厚さを、ソースメタル層の厚さとは別個に、高い自由度で設定できる。なお、パッチ電極１５のサイズは、ソースバスラインＳＬ等ほど厳密に制御される必要がないので、パッチ電極１５を厚くすることによって線幅シフト（設計値とのずれ）が大きくなっても構わない。なお、パッチ電極１５の厚さとソースメタル層の厚さが等しい場合を排除するものではない。
パッチ電極１５は、主層としてＣｕ層またはＡｌ層を含んでもよい。走査アンテナの性能はパッチ電極１５の電気抵抗と相関があり、主層の厚さは、所望の抵抗が得られるように設定される。電気抵抗の観点から、Ｃｕ層の方がＡｌ層よりもパッチ電極１５の厚さを小さくできる可能性がある。
・ゲート端子部ＧＴ、ソース端子部ＳＴおよびトランスファー端子部ＰＴ
図４（ａ）〜（ｃ）は、それぞれ、ゲート端子部ＧＴ、ソース端子部ＳＴおよびトランスファー端子部ＰＴを模式的に示す断面図である。
ゲート端子部ＧＴは、誘電体基板上に形成されたゲートバスラインＧＬ、ゲートバスラインＧＬを覆う絶縁層、およびゲート端子用上部接続部１９ｇを備えている。ゲート端子用上部接続部１９ｇは、絶縁層に形成されたコンタクトホールＣＨ２内で、ゲートバスラインＧＬと接している。この例では、ゲートバスラインＧＬを覆う絶縁層は、誘電体基板側からゲート絶縁層４、第１絶縁層１１および第２絶縁層１７を含む。ゲート端子用上部接続部１９ｇは、例えば、第２絶縁層１７上に設けられた透明導電膜から形成された透明電極である。
ソース端子部ＳＴは、誘電体基板上（ここではゲート絶縁層４上）に形成されたソースバスラインＳＬ、ソースバスラインＳＬを覆う絶縁層、およびソース端子用上部接続部１９ｓを備えている。ソース端子用上部接続部１９ｓは、絶縁層に形成されたコンタクトホールＣＨ３内で、ソースバスラインＳＬと接している。この例では、ソースバスラインＳＬを覆う絶縁層は、第１絶縁層１１および第２絶縁層１７を含む。ソース端子用上部接続部１９ｓは、例えば、第２絶縁層１７上に設けられた透明導電膜から形成された透明電極である。
トランスファー端子部ＰＴは、第１絶縁層１１上に形成されたパッチ接続部１５ｐと、パッチ接続部１５ｐを覆う第２絶縁層１７と、トランスファー端子用上部接続部１９ｐとを有している。トランスファー端子用上部接続部１９ｐは、第２絶縁層１７に形成されたコンタクトホールＣＨ４内で、パッチ接続部１５ｐと接している。パッチ接続部１５ｐは、パッチ電極１５と同じ導電膜から形成されている。トランスファー端子用上部接続部（上部透明電極ともいう。）１９ｐは、例えば、第２絶縁層１７上に設けられた透明導電膜から形成された透明電極である。本実施形態では、各端子部の上部接続部１９ｇ、１９ｓおよび１９ｐは、同じ透明導電膜から形成されている。
本実施形態では、第２絶縁層１７を形成した後のエッチング工程により、各端子部のコンタクトホールＣＨ２、ＣＨ３、ＣＨ４を同時に形成することができるという利点がある。詳細な製造プロセスは後述する。
＜ＴＦＴ基板１０１の製造方法＞
ＴＦＴ基板１０１は、例えば以下の方法で製造され得る。図５は、ＴＦＴ基板１０１の製造工程を例示する図である。
まず、誘電体基板上に、金属膜（例えばＴｉ膜）を形成し、これをパターニングすることにより、アライメントマーク２１を形成する。誘電体基板としては、例えばガラス基板、耐熱性を有するプラスチック基板（樹脂基板）などを用いることができる。次いで、アライメントマーク２１を覆うように、下地絶縁膜２を形成する。下地絶縁膜２として、例えばＳｉＯ2膜を用いる。
続いて、下地絶縁膜２上に、ゲート電極３およびゲートバスラインＧＬを含むゲートメタル層を形成する。
ゲート電極３は、ゲートバスラインＧＬと一体的に形成され得る。ここでは、誘電体基板上に、スパッタ法などによって、図示しないゲート用導電膜（厚さ：例えば５０ｎｍ以上５００ｎｍ以下）を形成する。次いで、ゲート用導電膜をパターニングすることにより、ゲート電極３およびゲートバスラインＧＬを得る。ゲート用導電膜の材料は特に限定しない。アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属またはその合金、若しくはその金属窒化物を含む膜を適宜用いることができる。ここでは、ゲート用導電膜として、ＭｏＮ（厚さ：例えば５０ｎｍ）、Ａｌ（厚さ：例えば２００ｎｍ）およびＭｏＮ（厚さ：例えば５０ｎｍ）をこの順で積層した積層膜を形成する。
次いで、ゲートメタル層を覆うようにゲート絶縁層４を形成する。ゲート絶縁層４は、ＣＶＤ法等によって形成され得る。ゲート絶縁層４としては、酸化珪素（ＳｉＯ2）層、窒化珪素（ＳｉＮｘ）層、酸化窒化珪素（ＳｉＯｘＮｙ；ｘ＞ｙ）層、窒化酸化珪素（ＳｉＮｘＯｙ；ｘ＞ｙ）層等を適宜用いることができる。ゲート絶縁層４は積層構造を有していてもよい。ここでは、ゲート絶縁層４として、ＳｉＮｘ層（厚さ：例えば４１０ｎｍ）を形成する。
次いで、ゲート絶縁層４上に半導体層５およびコンタクト層を形成する。ここでは、真性アモルファスシリコン膜（厚さ：例えば１２５ｎｍ）およびｎ+型アモルファスシリコン膜（厚さ：例えば６５ｎｍ）をこの順で形成し、パターニングすることにより、島状の半導体層５およびコンタクト層を得る。半導体層５に用いる半導体膜はアモルファスシリコン膜に限定されない。例えば、半導体層５として酸化物半導体層を形成してもよい。この場合には、半導体層５とソース・ドレイン電極との間にコンタクト層を設けなくてもよい。
次いで、ゲート絶縁層４上およびコンタクト層上にソース用導電膜（厚さ：例えば５０ｎｍ以上５００ｎｍ以下）を形成し、これをパターニングすることによって、ソース電極７Ｓ、ドレイン電極７ＤおよびソースバスラインＳＬを含むソースメタル層を形成する。このとき、コンタクト層もエッチングされ、互いに分離されたソースコンタクト層６Ｓとドレインコンタクト層６Ｄとが形成される。
ソース用導電膜の材料は特に限定しない。アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属またはその合金、若しくはその金属窒化物を含む膜を適宜用いることができる。ここでは、ソース用導電膜として、ＭｏＮ（厚さ：例えば３０ｎｍ）、Ａｌ（厚さ：例えば２００ｎｍ）およびＭｏＮ（厚さ：例えば５０ｎｍ）をこの順で積層した積層膜を形成する。なお、代わりに、ソース用導電膜として、Ｔｉ（厚さ：例えば３０ｎｍ）、ＭｏＮ（厚さ：例えば３０ｎｍ）、Ａｌ（厚さ：例えば２００ｎｍ）およびＭｏＮ（厚さ：例えば５０ｎｍ）をこの順で積層した積層膜を形成してもよい。
ここでは、例えば、スパッタ法でソース用導電膜を形成し、ウェットエッチングによりソース用導電膜のパターニング（ソース・ドレイン分離）を行う。この後、例えばドライエッチングにより、コンタクト層のうち、半導体層５のチャネル領域となる領域上に位置する部分を除去してギャップ部を形成し、ソースコンタクト層６Ｓおよびドレインコンタクト層６Ｄとに分離する。このとき、ギャップ部において、半導体層５の表面近傍もエッチングされる（オーバーエッチング）。
なお、例えばソース用導電膜としてＴｉ膜およびＡｌ膜をこの順で積層した積層膜を用いる場合には、例えばリン酸酢酸硝酸水溶液を用いて、ウェットエッチングでＡｌ膜のパターニングを行った後、ドライエッチングでＴｉ膜およびコンタクト層（ｎ+型アモルファスシリコン層）６を同時にパターニングしてもよい。あるいは、ソース用導電膜およびコンタクト層を一括してエッチングすることも可能である。ただし、ソース用導電膜またはその下層とコンタクト層６とを同時にエッチングする場合には、基板全体における半導体層５のエッチング量（ギャップ部の掘れ量）の分布の制御が困難となる場合がある。これに対し、上述したように、ソース・ドレイン分離とギャップ部の形成と別個のエッチング工程で行うと、ギャップ部のエッチング量をより容易に制御できる。
次に、ＴＦＴ１０を覆うように第１絶縁層１１を形成する。この例では、第１絶縁層１１は、半導体層５のチャネル領域と接するように配置される。また、公知のフォトリソグラフィにより、第１絶縁層１１に、ドレイン電極７Ｄに達するコンタクトホールＣＨ１を形成する。
第１絶縁層１１は、例えば、酸化珪素（ＳｉＯ2）膜、窒化珪素（ＳｉＮｘ）膜、酸化窒化珪素（ＳｉＯｘＮｙ；ｘ＞ｙ）膜、窒化酸化珪素（ＳｉＮｘＯｙ；ｘ＞ｙ）膜等の無機絶縁層であってもよい。ここでは、第１絶縁層１１として、例えばＣＶＤ法により、厚さが例えば３３０ｎｍのＳｉＮｘ層を形成する。
次いで、第１絶縁層１１上およびコンタクトホールＣＨ１内にパッチ用導電膜を形成し、これをパターニングする。これにより、送受信領域Ｒ１にパッチ電極１５を形成し、非送受信領域Ｒ２にパッチ接続部１５ｐを形成する。パッチ電極１５は、コンタクトホールＣＨ１内でドレイン電極７Ｄと接する。なお、本明細書では、パッチ用導電膜から形成された、パッチ電極１５、パッチ接続部１５ｐを含む層を「パッチメタル層」と呼ぶことがある。
パッチ用導電膜の材料として、ゲート用導電膜またはソース用導電膜と同様の材料が用いられ得る。ただし、パッチ用導電膜は、ゲート用導電膜およびソース用導電膜よりも厚くなるように設定される。これにより、電磁波の透過率を低く抑えること、パッチ電極のシート抵抗を低減させることで、パッチ電極内の自由電子の振動が熱に変わるロスを低減させることが可能になる。パッチ用導電膜の好適な厚さは、例えば、０．４μｍ以上である。これよりも薄いと、電磁波の透過率が３０％程度以上となり、シート抵抗が０．０７５Ω／ｓｑ以上となり、ロスが大きくなるという問題が生じる可能性があり、厚いとスロットのパターニング性が悪化するという問題が生じる可能性がある。一方、パッチ用導電膜の厚さは、例えば３μｍ以下、より好ましくは２μｍ以下である。これよりも厚いと基板の反りが生じる場合がある。
ここでは、パッチ用導電膜として、ＭｏＮ（厚さ：例えば５０ｎｍ）、Ａｌ（厚さ：例えば１０００ｎｍ）およびＭｏＮ（厚さ：例えば５０ｎｍ）をこの順で積層した積層膜（ＭｏＮ／Ａｌ／ＭｏＮ）を形成する。なお、代わりに、Ｔｉ（厚さ：例えば５０ｎｍ）、ＭｏＮ（厚さ：例えば５０ｎｍ）、Ａｌ（厚さ：例えば２０００ｎｍ）およびＭｏＮ（厚さ：例えば５０ｎｍ）をこの順で積層した積層膜（ＭｏＮ／Ａｌ／ＭｏＮ／Ｔｉ）を形成してもよい。あるいは、代わりに、Ｔｉ（厚さ：例えば５０ｎｍ）、ＭｏＮ（厚さ：例えば５０ｎｍ）、Ａｌ（厚さ：例えば５００ｎｍ）およびＭｏＮ（厚さ：例えば５０ｎｍ）をこの順で積層した積層膜（ＭｏＮ／Ａｌ／ＭｏＮ／Ｔｉ）を形成してもよい。または、Ｔｉ膜、Ｃｕ膜およびＴｉ膜をこの順で積層した積層膜（Ｔｉ／Ｃｕ／Ｔｉ）、あるいは、Ｔｉ膜およびＣｕ膜をこの順で積層した積層膜（Ｃｕ／Ｔｉ）を用いてもよい。
次いで、パッチ電極１５および第１絶縁層１１上に第２絶縁層（厚さ：例えば１００ｎｍ以上３００ｎｍ以下）１７を形成する。第２絶縁層１７としては、特に限定されず、例えば酸化珪素（ＳｉＯ2）膜、窒化珪素（ＳｉＮｘ）膜、酸化窒化珪素（ＳｉＯｘＮｙ；ｘ＞ｙ）膜、窒化酸化珪素（ＳｉＮｘＯｙ；ｘ＞ｙ）膜等を適宜用いることができる。ここでは、第２絶縁層１７として、例えば厚さ２００ｎｍのＳｉＮｘ層を形成する。
この後、例えばフッ素系ガスを用いたドライエッチングにより、無機絶縁膜（第２絶縁層１７、第１絶縁層１１およびゲート絶縁層４）を一括してエッチングする。エッチングでは、パッチ電極１５、ソースバスラインＳＬおよびゲートバスラインＧＬはエッチストップとして機能する。これにより、第２絶縁層１７、第１絶縁層１１およびゲート絶縁層４に、ゲートバスラインＧＬに達するコンタクトホールＣＨ２が形成され、第２絶縁層１７および第１絶縁層１１に、ソースバスラインＳＬに達するコンタクトホールＣＨ３が形成される。また、第２絶縁層１７に、パッチ接続部１５ｐに達するコンタクトホールＣＨ４が形成される。
この例では、無機絶縁膜を一括してエッチングするため、得られたコンタクトホールＣＨ２の側壁では、第２絶縁層１７、第１絶縁層１１およびゲート絶縁層４の側面が整合し、コンタクトホールＣＨ３の側壁では、第２絶縁層１７および第１絶縁層１１の側壁が整合する。なお、本明細書において、コンタクトホール内において、異なる２以上の層の「側面が整合する」とは、これらの層におけるコンタクトホール内に露出した側面が、垂直方向に面一である場合のみでなく、連続してテーパー形状などの傾斜面を構成する場合をも含む。このような構成は、例えば、同一のマスクを用いてこれらの層をエッチングする、あるいは、一方の層をマスクとして他方の層のエッチングを行うこと等によって得られる。
次に、第２絶縁層１７上、およびコンタクトホールＣＨ２、ＣＨ３、ＣＨ４内に、例えばスパッタ法により透明導電膜（厚さ：５０ｎｍ以上２００ｎｍ以下）を形成する。透明導電膜として、例えばＩＴＯ（インジウム・錫酸化物）膜、ＩＺＯ膜、ＺｎＯ膜（酸化亜鉛膜）などを用いることができる。ここでは、透明導電膜として、厚さが例えば１００ｎｍのＩＴＯ膜を用いる。
次いで、透明導電膜をパターニングすることにより、ゲート端子用上部接続部１９ｇ、ソース端子用上部接続部１９ｓおよびトランスファー端子用上部接続部１９ｐを形成する。ゲート端子用上部接続部１９ｇ、ソース端子用上部接続部１９ｓおよびトランスファー端子用上部接続部１９ｐは、各端子部で露出した電極または配線を保護するために用いられる。このようにして、ゲート端子部ＧＴ、ソース端子部ＳＴおよびトランスファー端子部ＰＴが得られる。
＜スロット基板２０１の構造＞
次いで、スロット基板２０１の構造をより具体的に説明する。
図６は、スロット基板２０１におけるアンテナ単位領域Ｕおよび端子部ＩＴを模式的に示す断面図である。
スロット基板２０１は、表面および裏面を有する誘電体基板５１と、誘電体基板５１の表面に形成された第３絶縁層５２と、第３絶縁層５２上に形成されたスロット電極５５と、スロット電極５５を覆う第４絶縁層５８とを備える。反射導電板６５が誘電体基板５１の裏面に誘電体層（空気層）５４を介して対向するように配置されている。スロット電極５５および反射導電板６５は導波路３０１の壁として機能する。
送受信領域Ｒ１において、スロット電極５５には複数のスロット５７が形成されている。スロット５７はスロット電極５５を貫通する開口である。この例では、各アンテナ単位領域Ｕに１個のスロット５７が配置されている。
第４絶縁層５８は、スロット電極５５上およびスロット５７内に形成されている。第４絶縁層５８の材料は、第３絶縁層５２の材料と同じであってもよい。第４絶縁層５８でスロット電極５５を覆うことにより、スロット電極５５と液晶層ＬＣとが直接接触しないので、信頼性を高めることができる。スロット電極５５がＣｕ層で形成されていると、Ｃｕが液晶層ＬＣに溶出することがある。また、スロット電極５５を薄膜堆積技術を用いてＡｌ層で形成すると、Ａｌ層にボイドが含まれることがある。第４絶縁層５８は、Ａｌ層のボイドに液晶材料が侵入するのを防止することができる。なお、Ａｌ層をアルミ箔を接着材により誘電体基板５１に貼り付け、これをパターニングすることによってスロット電極５５を作製すれば、ボイドの問題を回避できる。
スロット電極５５は、Ｃｕ層、Ａｌ層などの主層５５Ｍを含む。スロット電極５５は、主層５５Ｍと、それを挟むように配置された上層５５Ｕおよび下層５５Ｌとを含む積層構造を有していてもよい。主層５５Ｍの厚さは、材料に応じて表皮効果を考慮して設定され、例えば２μｍ以上３０μｍ以下であってもよい。主層５５Ｍの厚さは、典型的には上層５５Ｕおよび下層５５Ｌの厚さよりも大きい。
図示する例では、主層５５ＭはＣｕ層、上層５５Ｕおよび下層５５ＬはＴｉ層である。主層５５Ｍと第３絶縁層５２との間に下層５５Ｌを配置することにより、スロット電極５５と第３絶縁層５２との密着性を向上できる。また、上層５５Ｕを設けることにより、主層５５Ｍ（例えばＣｕ層）の腐食を抑制できる。
反射導電板６５は、導波路３０１の壁を構成するので、表皮深さの３倍以上、好ましくは５倍以上の厚さを有することが好ましい。反射導電板６５は、例えば、削り出しによって作製された厚さが数ｍｍのアルミニウム板、銅板などを用いることができる。
非送受信領域Ｒ２には、端子部ＩＴが設けられている。端子部ＩＴは、スロット電極５５と、スロット電極５５を覆う第４絶縁層５８と、上部接続部６０とを備える。第４絶縁層５８は、スロット電極５５に達する開口を有している。上部接続部６０は、開口内でスロット電極５５に接している。本実施形態では、端子部ＩＴは、シール領域Ｒｓ内に配置され、導電性粒子を含有するシール樹脂によって、ＴＦＴ基板におけるトランスファー端子部と接続される（トランスファー部）。
・トランスファー部
図７は、ＴＦＴ基板１０１のトランスファー端子部ＰＴと、スロット基板２０１の端子部ＩＴとを接続するトランスファー部を説明するための模式的な断面図である。図７では、図１〜図４と同様の構成要素には同じ参照符号を付している。
トランスファー部では、端子部ＩＴの上部接続部６０は、ＴＦＴ基板１０１におけるトランスファー端子部ＰＴのトランスファー端子用上部接続部１９ｐと電気的に接続される。本実施形態では、上部接続部６０とトランスファー端子用上部接続部１９ｐとを、導電性ビーズ７１を含む樹脂（シール樹脂）７３（「シール部７３」ということもある。）を介して接続する。
上部接続部６０、１９ｐは、いずれも、ＩＴＯ膜、ＩＺＯ膜などの透明導電層であり、その表面に酸化膜が形成される場合がある。酸化膜が形成されると、透明導電層同士の電気的な接続が確保できず、コンタクト抵抗が高くなる可能性がある。これに対し、本実施形態では、導電性ビーズ（例えばＡｕビーズ）７１を含む樹脂を介して、これらの透明導電層を接着させるので、表面酸化膜が形成されていても、導電性ビーズが表面酸化膜を突き破る（貫通する）ことにより、コンタクト抵抗の増大を抑えることが可能である。導電性ビーズ７１は、表面酸化膜だけでなく、透明導電層である上部接続部６０、１９ｐをも貫通し、パッチ接続部１５ｐおよびスロット電極５５に直接接していてもよい。
トランスファー部は、走査アンテナ１０００の中心部および周縁部（すなわち、走査アンテナ１０００の法線方向から見たとき、ドーナツ状の送受信領域Ｒ１の内側および外側）の両方に配置されていてもよいし、いずれか一方のみに配置されていてもよい。トランスファー部は、液晶を封入するシール領域Ｒｓ内に配置されていてもよいし、シール領域Ｒｓの外側（液晶層と反対側）に配置されていてもよい。
＜スロット基板２０１の製造方法＞
スロット基板２０１は、例えば以下の方法で製造され得る。
まず、誘電体基板上に第３絶縁層（厚さ：例えば２００ｎｍ）５２を形成する。誘電体基板としては、ガラス基板、樹脂基板などの、電磁波に対する透過率の高い（誘電率εMおよび誘電損失ｔａｎδMが小さい）基板を用いることができる。誘電体基板は電磁波の減衰を抑制するために薄い方が好ましい。例えば、ガラス基板の表面に後述するプロセスでスロット電極５５などの構成要素を形成した後、ガラス基板を裏面側から薄板化してもよい。これにより、ガラス基板の厚さを例えば５００μｍ以下に低減できる。
誘電体基板として樹脂基板を用いる場合、ＴＦＴ等の構成要素を直接、樹脂基板上に形成してもよいし、転写法を用いて樹脂基板上に形成してもよい。転写法によると、例えば、ガラス基板上に樹脂膜（例えばポリイミド膜）を形成し、樹脂膜上に後述するプロセスで構成要素を形成した後、構成要素が形成された樹脂膜とガラス基板とを分離させる。一般に、ガラスよりも樹脂の方が誘電率εMおよび誘電損失ｔａｎδMが小さい。樹脂基板の厚さは、例えば、３μｍ〜３００μｍである。樹脂材料としては、ポリイミドの他、例えば、液晶高分子を用いることもできる。
第３絶縁層５２としては、特に限定しないが、例えば酸化珪素（ＳｉＯ2）膜、窒化珪素（ＳｉＮｘ）膜、酸化窒化珪素（ＳｉＯｘＮｙ；ｘ＞ｙ）膜、窒化酸化珪素（ＳｉＮｘＯｙ；ｘ＞ｙ）膜等を適宜用いることができる。
次いで、第３絶縁層５２の上に金属膜を形成し、これをパターニングすることによって、複数のスロット５７を有するスロット電極５５を得る。金属膜としては、厚さが２μｍ〜５μｍのＣｕ膜（またはＡｌ膜）を用いてもよい。ここでは、Ｔｉ膜、Ｃｕ膜およびＴｉ膜をこの順で積層した積層膜を用いる。なお、代わりに、Ｔｉ（厚さ：例えば５０ｎｍ）およびＣｕ（厚さ：例えば５０００ｎｍ）をこの順で積層した積層膜を形成してもよい。
この後、スロット電極５５上およびスロット５７内に第４絶縁層（厚さ：例えば１００ｎｍまたは２００ｎｍ）５８を形成する。第４絶縁層５８の材料は、第３絶縁層の材料と同じであってもよい。この後、非送受信領域Ｒ２において、第４絶縁層５８に、スロット電極５５に達する開口部を形成する。
次いで、第４絶縁層５８上および第４絶縁層５８の開口部内に透明導電膜を形成し、これをパターニングすることにより、開口部内でスロット電極５５と接する上部接続部６０を形成する。これにより、端子部ＩＴを得る。
＜ＴＦＴ１０の材料および構造＞
本実施形態では、各画素に配置されるスイッチング素子として、半導体層５を活性層とするＴＦＴが用いられる。半導体層５はアモルファスシリコン層に限定されず、ポリシリコン層、酸化物半導体層であってもよい。
酸化物半導体層を用いる場合、酸化物半導体層に含まれる酸化物半導体は、アモルファス酸化物半導体であってもよいし、結晶質部分を有する結晶質酸化物半導体であってもよい。結晶質酸化物半導体としては、多結晶酸化物半導体、微結晶酸化物半導体、ｃ軸が層面に概ね垂直に配向した結晶質酸化物半導体などが挙げられる。
酸化物半導体層は、２層以上の積層構造を有していてもよい。酸化物半導体層が積層構造を有する場合には、酸化物半導体層は、非晶質酸化物半導体層と結晶質酸化物半導体層とを含んでいてもよい。あるいは、結晶構造の異なる複数の結晶質酸化物半導体層を含んでいてもよい。また、複数の非晶質酸化物半導体層を含んでいてもよい。酸化物半導体層が上層と下層とを含む２層構造を有する場合、上層に含まれる酸化物半導体のエネルギーギャップは、下層に含まれる酸化物半導体のエネルギーギャップよりも大きいことが好ましい。ただし、これらの層のエネルギーギャップの差が比較的小さい場合には、下層の酸化物半導体のエネルギーギャップが上層の酸化物半導体のエネルギーギャップよりも大きくてもよい。
非晶質酸化物半導体および上記の各結晶質酸化物半導体の材料、構造、成膜方法、積層構造を有する酸化物半導体層の構成などは、例えば特開２０１４−００７３９９号公報に記載されている。参考のために、特開２０１４−００７３９９号公報の開示内容の全てを本明細書に援用する。
酸化物半導体層は、例えば、Ｉｎ、ＧａおよびＺｎのうち少なくとも１種の金属元素を含んでもよい。本実施形態では、酸化物半導体層は、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体（例えば酸化インジウムガリウム亜鉛）を含む。ここで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、ＧａおよびＺｎの割合（組成比）は特に限定されず、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２等を含む。このような酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体を含む酸化物半導体膜から形成され得る。なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体等、酸化物半導体を含む活性層を有するチャネルエッチ型のＴＦＴを、「ＣＥ−ＯＳ−ＴＦＴ」と呼ぶことがある。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体は、アモルファスでもよいし、結晶質でもよい。結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体としては、ｃ軸が層面に概ね垂直に配向した結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体が好ましい。
なお、結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体の結晶構造は、例えば、上述した特開２０１４−００７３９９号公報、特開２０１２−１３４４７５号公報、特開２０１４−２０９７２７号公報などに開示されている。参考のために、特開２０１２−１３４４７５号公報および特開２０１４−２０９７２７号公報の開示内容の全てを本明細書に援用する。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体層を有するＴＦＴは、高い移動度（ａ−ＳｉＴＦＴに比べ２０倍超）および低いリーク電流（ａ−ＳｉＴＦＴに比べ１００分の１未満）を有しているので、駆動ＴＦＴ（例えば、非送受信領域に設けられる駆動回路に含まれるＴＦＴ）および各アンテナ単位領域に設けられるＴＦＴとして好適に用いられる。
酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体の代わりに、他の酸化物半導体を含んでいてもよい。例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系半導体（例えばＩｎ2Ｏ3−ＳｎＯ2−ＺｎＯ；ＩｎＳｎＺｎＯ）を含んでもよい。Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系半導体は、Ｉｎ（インジウム）、Ｓｎ（スズ）およびＺｎ（亜鉛）の三元系酸化物である。あるいは、酸化物半導体層は、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系半導体、Ｉｎ−Ａｌ−Ｓｎ−Ｚｎ−Ｏ系半導体、Ｚｎ−Ｏ系半導体、Ｉｎ−Ｚｎ−Ｏ系半導体、Ｚｎ−Ｔｉ−Ｏ系半導体、Ｃｄ−Ｇｅ−Ｏ系半導体、Ｃｄ−Ｐｂ−Ｏ系半導体、ＣｄＯ（酸化カドミウム）、Ｍｇ−Ｚｎ−Ｏ系半導体、Ｉｎ−Ｇａ−Ｓｎ−Ｏ系半導体、Ｉｎ−Ｇａ−Ｏ系半導体、Ｚｒ−Ｉｎ−Ｚｎ−Ｏ系半導体、Ｈｆ−Ｉｎ−Ｚｎ−Ｏ系半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系半導体、Ｇａ−Ｚｎ−Ｏ系半導体などを含んでいてもよい。
図３に示す例では、ＴＦＴ１０は、ボトムゲート構造を有するチャネルエッチ型のＴＦＴである。「チャネルエッチ型のＴＦＴ」では、チャネル領域上にエッチストップ層が形成されておらず、ソースおよびドレイン電極のチャネル側の端部下面は、半導体層の上面と接するように配置されている。チャネルエッチ型のＴＦＴは、例えば半導体層上にソース・ドレイン電極用の導電膜を形成し、ソース・ドレイン分離を行うことによって形成される。ソース・ドレイン分離工程において、チャネル領域の表面部分がエッチングされる場合がある。
なお、ＴＦＴ１０は、チャネル領域上にエッチストップ層が形成されたエッチストップ型ＴＦＴであってもよい。エッチストップ型ＴＦＴでは、ソースおよびドレイン電極のチャネル側の端部下面は、例えばエッチストップ層上に位置する。エッチストップ型のＴＦＴは、例えば半導体層のうちチャネル領域となる部分を覆うエッチストップ層を形成した後、半導体層およびエッチストップ層上にソース・ドレイン電極用の導電膜を形成し、ソース・ドレイン分離を行うことによって形成される。
また、ＴＦＴ１０は、ソースおよびドレイン電極が半導体層の上面と接するトップコンタクト構造を有するが、ソースおよびドレイン電極は半導体層の下面と接するように配置されていてもよい（ボトムコンタクト構造）。さらに、ＴＦＴ１０は、半導体層の誘電体基板側にゲート電極を有するボトムゲート構造であってもよいし、半導体層の上方にゲート電極を有するトップゲート構造であってもよい。
（第２の実施形態）
図面を参照しながら、第２の実施形態の走査アンテナを説明する。本実施形態の走査アンテナにおけるＴＦＴ基板は、各端子部の上部接続部となる透明導電層が、ＴＦＴ基板における第１絶縁層と第２絶縁層との間に設けられている点で、図２に示すＴＦＴ基板１０１と異なる。
図８（ａ）〜（ｃ）は、それぞれ、本実施形態におけるＴＦＴ基板１０２のゲート端子部ＧＴ、ソース端子部ＳＴおよびトランスファー端子部ＰＴを示す断面図である。図４と同様の構成要素には同じ参照符号を付し、説明を省略する。なお、アンテナ単位領域Ｕの断面構造は前述の実施形態（図３）と同様であるので図示および説明を省略する。
本実施形態におけるゲート端子部ＧＴは、誘電体基板上に形成されたゲートバスラインＧＬ、ゲートバスラインＧＬを覆う絶縁層、およびゲート端子用上部接続部１９ｇを備えている。ゲート端子用上部接続部１９ｇは、絶縁層に形成されたコンタクトホールＣＨ２内で、ゲートバスラインＧＬと接している。この例では、ゲートバスラインＧＬを覆う絶縁層は、ゲート絶縁層４および第１絶縁層１１を含む。ゲート端子用上部接続部１９ｇおよび第１絶縁層１１上には第２絶縁層１７が形成されている。第２絶縁層１７は、ゲート端子用上部接続部１９ｇの一部を露出する開口部１８ｇを有している。この例では、第２絶縁層１７の開口部１８ｇは、コンタクトホールＣＨ２全体を露出するように配置されていてもよい。
ソース端子部ＳＴは、誘電体基板上（ここではゲート絶縁層４上）に形成されたソースバスラインＳＬ、ソースバスラインＳＬを覆う絶縁層、およびソース端子用上部接続部１９ｓを備えている。ソース端子用上部接続部１９ｓは、絶縁層に形成されたコンタクトホールＣＨ３内で、ソースバスラインＳＬと接している。この例では、ソースバスラインＳＬを覆う絶縁層は、第１絶縁層１１のみを含む。第２絶縁層１７は、ソース端子用上部接続部１９ｓおよび第１絶縁層１１上に延設されている。第２絶縁層１７は、ソース端子用上部接続部１９ｓの一部を露出する開口部１８ｓを有している。第２絶縁層１７の開口部１８ｓは、コンタクトホールＣＨ３全体を露出するように配置されていてもよい。
トランスファー端子部ＰＴは、ソースバスラインＳＬと同じ導電膜（ソース用導電膜）から形成されたソース接続配線７ｐと、ソース接続配線７ｐ上に延設された第１絶縁層１１と、第１絶縁層１１上に形成されたトランスファー端子用上部接続部１９ｐおよびパッチ接続部１５ｐとを有している。
第１絶縁層１１には、ソース接続配線７ｐを露出するコンタクトホールＣＨ５およびＣＨ６が設けられている。トランスファー端子用上部接続部１９ｐは、第１絶縁層１１上およびコンタクトホールＣＨ５内に配置され、コンタクトホールＣＨ５内で、ソース接続配線７ｐと接している。パッチ接続部１５ｐは、第１絶縁層１１上およびコンタクトホールＣＨ６内に配置され、コンタクトホールＣＨ６内でソース接続配線７ｐと接している。トランスファー端子用上部接続部１９ｐは、透明導電膜から形成された透明電極である。パッチ接続部１５ｐは、パッチ電極１５と同じ導電膜から形成されている。なお、各端子部の上部接続部１９ｇ、１９ｓおよび１９ｐは、同じ透明導電膜から形成されていてもよい。
第２絶縁層１７は、トランスファー端子用上部接続部１９ｐ、パッチ接続部１５ｐおよび第１絶縁層１１上に延設されている。第２絶縁層１７は、トランスファー端子用上部接続部１９ｐｐの一部を露出する開口部１８ｐを有している。この例では、第２絶縁層１７の開口部１８ｐは、コンタクトホールＣＨ５全体を露出するように配置されている。一方、パッチ接続部１５ｐは、第２絶縁層１７で覆われている。
このように、本実施形態では、ソースメタル層に形成されたソース接続配線７ｐによって、トランスファー端子部ＰＴのトランスファー端子用上部接続部１９ｐと、パッチ接続部１５ｐとを電気的に接続している。図示していないが、前述の実施形態と同様にトランスファー端子用上部接続部１９ｐは、スロット基板２０１におけるスロット電極と、導電性粒子を含有するシール樹脂によって接続される。
前述した実施形態では、第２絶縁層１７の形成後に、深さが異なるコンタクトホールＣＨ１〜ＣＨ４を一括して形成する。例えばゲート端子部ＧＴ上では、比較的厚い絶縁層（ゲート絶縁層４、第１絶縁層１１および第２絶縁層１７）をエッチングするのに対し、トランスファー端子部ＰＴでは、第２絶縁層１７のみをエッチングする。このため、浅いコンタクトホールの下地となる導電膜（例えばパッチ電極用導電膜）がエッチング時に大きなダメージを受ける可能性がある。
これに対し、本実施形態では、第２絶縁層１７を形成する前にコンタクトホールＣＨ１〜３、ＣＨ５、ＣＨ６を形成する。これらのコンタクトホールは第１絶縁層１１のみ、または第１絶縁層１１およびゲート絶縁層４の積層膜に形成されるので、前述の実施形態よりも、一括形成されるコンタクトホールの深さの差を低減できる。したがって、コンタクトホールの下地となる導電膜へのダメージを低減できる。特に、パッチ電極用導電膜にＡｌ膜を用いる場合には、ＩＴＯ膜とＡｌ膜とを直接接触させると良好なコンタクトが得られないことから、Ａｌ膜の上層にＭｏＮ層などのキャップ層を形成することがある。このような場合に、エッチングの際のダメージを考慮してキャップ層の厚さを大きくする必要がないので有利である。
＜ＴＦＴ基板１０２の製造方法＞
ＴＦＴ基板１０２は、例えば次のような方法で製造される。図９は、ＴＦＴ基板１０２の製造工程を例示する図である。なお、以下では、各層の材料、厚さ、形成方法などが、前述したＴＦＴ基板１０１と同様である場合には説明を省略する。
まず、ＴＦＴ基板１０２と同様の方法で、誘電体基板上に、アライメントマーク、下地絶縁層、ゲートメタル層、ゲート絶縁層、半導体層、コンタクト層およびソースメタル層を形成し、ＴＦＴを得る。ソースメタル層を形成する工程では、ソース用導電膜から、ソースおよびドレイン電極、ソースバスラインに加えて、ソース接続配線７ｐも形成する。
次に、ソースメタル層を覆うように第１絶縁層１１を形成する。この後、第１絶縁層１１およびゲート絶縁層４を一括してエッチングし、コンタクトホールＣＨ１〜３、ＣＨ５、ＣＨ６を形成する。エッチングでは、ソースバスラインＳＬおよびゲートバスラインＧＬはエッチストップとして機能する。これにより、送受信領域Ｒ１において、第１絶縁層１１に、ＴＦＴのドレイン電極に達するコンタクトホールＣＨ１が形成される。また、非送受信領域Ｒ２において、第１絶縁層１１およびゲート絶縁層４に、ゲートバスラインＧＬに達するコンタクトホールＣＨ２、第１絶縁層１１に、ソースバスラインＳＬに達するコンタクトホールＣＨ３およびソース接続配線７ｐに達するコンタクトホールＣＨ５、ＣＨ６が形成される。コンタクトホールＣＨ５をシール領域Ｒｓに配置し、コンタクトホールＣＨ６をシール領域Ｒｓの外側に配置してもよい。あるいは、両方ともシール領域Ｒｓの外部に配置してもよい。
次いで、第１絶縁層１１上およびコンタクトホールＣＨ１〜３、ＣＨ５、ＣＨ６に透明導電膜を形成し、これをパターニングする。これにより、コンタクトホールＣＨ２内でゲートバスラインＧＬと接するゲート端子用上部接続部１９ｇ、コンタクトホールＣＨ３内でソースバスラインＳＬと接するソース端子用上部接続部１９ｓ、およびコンタクトホールＣＨ５内でソース接続配線７ｐと接するトランスファー端子用上部接続部１９ｐを形成する。
次に、第１絶縁層１１上、ゲート端子用上部接続部１９ｇ、ソース端子用上部接続部１９ｓ、トランスファー端子用上部接続部１９ｐ上、およびコンタクトホールＣＨ１、ＣＨ６内に、パッチ電極用導電膜を形成し、パターニングを行う。これにより、送受信領域Ｒ１に、コンタクトホールＣＨ１内でドレイン電極７Ｄと接するパッチ電極１５、非送受信領域Ｒ２に、コンタクトホールＣＨ６内でソース接続配線７ｐと接するパッチ接続部１５ｐを形成する。パッチ電極用導電膜のパターニングは、ウェットエッチングによって行ってもよい。ここでは、透明導電膜（ＩＴＯなど）とパッチ電極用導電膜（例えばＡｌ膜）とのエッチング選択比を大きくできるエッチャントを用いる。これにより、パッチ電極用導電膜のパターニングの際に、透明導電膜をエッチストップとして機能させることができる。ソースバスラインＳＬ、ゲートバスラインＧＬおよびソース接続配線７ｐのうちコンタクトホールＣＨ２、ＣＨ３、ＣＨ５で露出された部分は、エッチストップ（透明導電膜）で覆われているため、エッチングされない。
続いて、第２絶縁層１７を形成する。この後、例えばフッ素系ガスを用いたドライエッチングにより、第２絶縁層１７のパターニングを行う。これにより、第２絶縁層１７に、ゲート端子用上部接続部１９ｇを露出する開口部１８ｇ、ソース端子用上部接続部１９ｓを露出する開口部１８ｓおよびトランスファー端子用上部接続部１９ｐを露出する開口部１８ｐを設ける。このようにして、ＴＦＴ基板１０２を得る。
（第３の実施形態）
図面を参照しながら、第３の実施形態の走査アンテナを説明する。本実施形態の走査アンテナにおけるＴＦＴ基板は、透明導電膜からなる上部接続部をトランスファー端子部に設けない点で、図８に示すＴＦＴ基板１０２と異なる。
図１０（ａ）〜（ｃ）は、それぞれ、本実施形態におけるＴＦＴ基板１０３のゲート端子部ＧＴ、ソース端子部ＳＴおよびトランスファー端子部ＰＴを示す断面図である。図８と同様の構成要素には同じ参照符号を付し、説明を省略する。なお、アンテナ単位領域Ｕの構造は前述の実施形態（図３）と同様であるので図示および説明を省略する。
ゲート端子部ＧＴおよびソース端子部ＳＴの構造は、図８に示すＴＦＴ基板１０２のゲート端子部およびソース端子部の構造と同様である。
トランスファー端子部ＰＴは、第１絶縁層１１上に形成されたパッチ接続部１５ｐと、パッチ接続部１５ｐ上に積み重ねられた保護導電層２３とを有している。第２絶縁層１７は、保護導電層２３上に延設され、保護導電層２３の一部を露出する開口部１８ｐを有している。一方、パッチ電極１５は、第２絶縁層１７で覆われている。
＜ＴＦＴ基板１０３の製造方法＞
ＴＦＴ基板１０３は、例えば次のような方法で製造される。図１１は、ＴＦＴ基板１０３の製造工程を例示する図である。なお、以下では、各層の材料、厚さ、形成方法などが、前述したＴＦＴ基板１０１と同様である場合には説明を省略する。
まず、ＴＦＴ基板１０１と同様の方法で、誘電体基板上に、アライメントマーク、下地絶縁層、ゲートメタル層、ゲート絶縁層、半導体層、コンタクト層およびソースメタル層を形成し、ＴＦＴを得る。
次に、ソースメタル層を覆うように第１絶縁層１１を形成する。この後、第１絶縁層１１およびゲート絶縁層４を一括してエッチングし、コンタクトホールＣＨ１〜３を形成する。エッチングでは、ソースバスラインＳＬおよびゲートバスラインＧＬはエッチストップとして機能する。これにより、第１絶縁層１１に、ＴＦＴのドレイン電極に達するコンタクトホールＣＨ１が形成されるとともに、第１絶縁層１１およびゲート絶縁層４に、ゲートバスラインＧＬに達するコンタクトホールＣＨ２が形成され、第１絶縁層１１に、ソースバスラインＳＬに達するコンタクトホールＣＨ３が形成される。トランスファー端子部が形成される領域にはコンタクトホールを形成しない。
次いで、第１絶縁層１１上およびコンタクトホールＣＨ１、ＣＨ２、ＣＨ３内に透明導電膜を形成し、これをパターニングする。これにより、コンタクトホールＣＨ２内でゲートバスラインＧＬと接するゲート端子用上部接続部１９ｇ、およびコンタクトホールＣＨ３内でソースバスラインＳＬと接するソース端子用上部接続部１９ｓを形成する。トランスファー端子部が形成される領域では、透明導電膜は除去される。
次に、第１絶縁層１１上、ゲート端子用上部接続部１９ｇおよびソース端子用上部接続部１９ｓ上、およびコンタクトホールＣＨ１内にパッチ電極用導電膜を形成し、パターニングを行う。これにより、送受信領域Ｒ１に、コンタクトホールＣＨ１内でドレイン電極７Ｄと接するパッチ電極１５を形成し、非送受信領域Ｒ２に、パッチ接続部１５ｐを形成する。前述の実施形態と同様に、パッチ電極用導電膜のパターニングには、透明導電膜（ＩＴＯなど）とパッチ電極用導電膜とのエッチング選択比を確保できるエッチャントを用いる。
続いて、パッチ接続部１５ｐ上に保護導電層２３を形成する。保護導電層２３として、Ｔｉ層、ＩＴＯ層およびＩＺＯ（インジウム亜鉛酸化物）層など（厚さ：例えば５０ｎｍ以上１００ｎｍ以下）を用いることができる。ここでは、保護導電層２３として、Ｔｉ層（厚さ：例えば５０ｎｍ）を用いる。なお、保護導電層をパッチ電極１５の上に形成してもよい。
次いで、第２絶縁層１７を形成する。この後、例えばフッ素系ガスを用いたドライエッチングにより、第２絶縁層１７のパターニングを行う。これにより、第２絶縁層１７に、ゲート端子用上部接続部１９ｇを露出する開口部１８ｇ、ソース端子用上部接続部１９ｓを露出する開口部１８ｓ、および保護導電層２３を露出する開口部１８ｐを設ける。このようにして、ＴＦＴ基板１０３を得る。
＜スロット基板２０３の構造＞
図１２は、本実施形態における、ＴＦＴ基板１０３のトランスファー端子部ＰＴと、スロット基板２０３の端子部ＩＴとを接続するトランスファー部を説明するための模式的な断面図である。図１２では、前述の実施形態と同様の構成要素には同じ参照符号を付している。
まず、本実施形態におけるスロット基板２０３を説明する。スロット基板２０３は、誘電体基板５１と、誘電体基板５１の表面に形成された第３絶縁層５２と、第３絶縁層５２上に形成されたスロット電極５５と、スロット電極５５を覆う第４絶縁層５８とを備える。反射導電板６５が誘電体基板５１の裏面に誘電体層（空気層）５４を介して対向するように配置されている。スロット電極５５および反射導電板６５は導波路３０１の壁として機能する。
スロット電極５５は、Ｃｕ層またはＡｌ層を主層５５Ｍとする積層構造を有している。送受信領域Ｒ１において、スロット電極５５には複数のスロット５７が形成されている。送受信領域Ｒ１におけるスロット電極５５の構造は、図６を参照しながら前述したスロット基板２０１の構造と同じである。
非送受信領域Ｒ２には、端子部ＩＴが設けられている。端子部ＩＴでは、第４絶縁層５８に、スロット電極５５の表面を露出する開口が設けられている。スロット電極５５の露出した領域がコンタクト面５５ｃとなる。このように、本実施形態では、スロット電極５５のコンタクト面５５ｃは、第４絶縁層５８で覆われていない。
トランスファー部では、ＴＦＴ基板１０３におけるパッチ接続部１５ｐを覆う保護導電層２３と、スロット基板２０３におけるスロット電極５５のコンタクト面５５ｃとを、導電性ビーズ７１を含む樹脂（シール樹脂）を介して接続する。
本実施形態におけるトランスファー部は、前述の実施形態と同様に、走査アンテナの中心部および周縁部の両方に配置されていてもよいし、いずれか一方のみに配置されていてもよい。また、シール領域Ｒｓ内に配置されていてもよいし、シール領域Ｒｓの外側（液晶層と反対側）に配置されていてもよい。
本実施形態では、トランスファー端子部ＰＴおよび端子部ＩＴのコンタクト面に透明導電膜を設けない。このため、保護導電層２３と、スロット基板２０３のスロット電極５５とを、導電性粒子を含有するシール樹脂を介して接続させることができる。
また、本実施形態では、第１の実施形態（図３および図４）と比べて、一括形成されるコンタクトホールの深さの差が小さいので、コンタクトホールの下地となる導電膜へのダメージを低減できる。
＜スロット基板２０３の製造方法＞
スロット基板２０３は、次のようにして製造される。各層の材料、厚さおよび形成方法は、スロット基板２０１と同様であるので、説明を省略する。
まず、スロット基板２０１と同様の方法で、誘電体基板上に、第３絶縁層５２およびスロット電極５５を形成し、スロット電極５５に複数のスロット５７を形成する。次いで、スロット電極５５上およびスロット内に第４絶縁層５８を形成する。この後、スロット電極５５のコンタクト面となる領域を露出するように、第４絶縁層５８に開口部１８ｐを設ける。このようにして、スロット基板２０３が製造される。
＜内部ヒーター構造＞
上述したように、アンテナのアンテナ単位に用いられる液晶材料の誘電異方性ΔεMは大きいことが好ましい。しかしながら、誘電異方性ΔεMが大きい液晶材料（ネマチック液晶）の粘度は大きく、応答速度が遅いという問題がある。特に、温度が低下すると、粘度は上昇する。移動体（例えば、船舶、航空機、自動車）に搭載された走査アンテナの環境温度は変動する。したがって、液晶材料の温度をある程度以上、例えば３０℃以上、あるいは４５℃以上に調整できることが好ましい。設定温度は、ネマチック液晶材料の粘度が概ね１０ｃＰ（センチポアズ）以下となるように設定することが好ましい。
本発明の実施形態の走査アンテナは、上記の構造に加えて、内部ヒーター構造を有することが好ましい。内部ヒーターとしては、ジュール熱を利用する抵抗加熱方式のヒーターが好ましい。ヒーター用の抵抗膜の材料としては、特に限定されないが、例えば、ＩＴＯやＩＺＯなど比較的比抵抗の高い導電材料を用いることができる。また、抵抗値の調整のために、金属（例えば、ニクロム、チタン、クロム、白金、ニッケル、アルミニウム、銅）の細線やメッシュで抵抗膜を形成してもよい。ＩＴＯやＩＺＯなどの細線やメッシュを用いることもできる。求められる発熱量に応じて、抵抗値を設定すればよい。
例えば、直径が３４０ｍｍの円の面積（約９０、０００ｍｍ2）を１００Ｖ交流（６０Ｈｚ）で、抵抗膜の発熱温度を３０℃にするためには、抵抗膜の抵抗値を１３９Ω、電流を０．７Ａで、電力密度を８００Ｗ／ｍ2とすればよい。同じ面積を１００Ｖ交流（６０Ｈｚ）で、抵抗膜の発熱温度を４５℃にするためには、抵抗膜の抵抗値を８２Ω、電流を１．２Ａで、電力密度を１３５０Ｗ／ｍ2とすればよい。
ヒーター用の抵抗膜は、走査アンテナの動作に影響を及ぼさない限りどこに設けてもよいが、液晶材料を効率的に加熱するためには、液晶層の近くに設けることが好ましい。例えば、図１３（ａ）に示すＴＦＴ基板１０４に示す様に、誘電体基板１のほぼ全面に抵抗膜６８を形成してもよい。図１３（ａ）は、ヒーター用抵抗膜６８を有するＴＦＴ基板１０４の模式的な平面図である。抵抗膜６８は、例えば、図３に示した下地絶縁膜２で覆われる。下地絶縁膜２は、十分な絶縁耐圧を有するように形成される。
抵抗膜６８は、開口部６８ａ、６８ｂおよび６８ｃを有することが好ましい。ＴＦＴ基板１０４とスロット基板とが貼り合せられたとき、パッチ電極１５と対向するようにスロット５７が位置する。このときに、スロット５７のエッジから距離ｄの周囲には抵抗膜６８が存在しないよう開口部６８ａを配置する。ｄは例えば０．５ｍｍである。また、補助容量ＣＳの下部にも開口部６８ｂを配置し、ＴＦＴの下部にも開口部６８ｃを配置することが好ましい。
なお、アンテナ単位Ｕのサイズは、例えば４ｍｍ×４ｍｍである。また、図１３（ｂ）に示すように、例えば、スロット５７の幅ｓ２は０．５ｍｍ、スロット５７の長さｓ１は３．３ｍｍ、スロット５７の幅方向のパッチ電極１５の幅ｐ２は０．７ｍｍ、スロットの長さ方向のパッチ電極１５の幅ｐ１は０．５ｍｍである。なお、アンテナ単位Ｕ、スロット５７およびパッチ電極１５のサイズ、形状、配置関係などは図１３（ａ）および（ｂ）に示す例に限定されない。
ヒーター用抵抗膜６８からの電界の影響をさらに低減するために、シールド導電層を形成してもよい。シールド導電層は、例えば、下地絶縁膜２の上に誘電体基板１のほぼ全面に形成される。シールド導電層には、抵抗膜６８のように開口部６８ａ、６８ｂを設ける必要はないが、開口部６８ｃを設けることが好ましい。シールド導電層は、例えば、アルミニウム層で形成され、接地電位とされる。
また、液晶層を均一に加熱できるように、抵抗膜の抵抗値に分布を持たせることが好ましい。液晶層の温度分布は、最高温度−最低温度（温度むら）が、例えば１５℃以下となることが好ましい。温度むらが１５℃を超えると、位相差変調が面内でばらつき、良好なビーム形成ができなくなるという不具合が発生することがある。また、液晶層の温度がＴｎｉ点（例えば１２５℃）に近づくと、ΔεMが小さくなるので好ましくない。
図１４（ａ）、（ｂ）および図１５（ａ）〜（ｃ）を参照して、抵抗膜における抵抗値の分布を説明する。図１４（ａ）、（ｂ）および図１５（ａ）〜（ｃ）に、抵抗加熱構造８０ａ〜８０ｅの模式的な構造と電流の分布を示す。抵抗加熱構造は、抵抗膜と、ヒーター用端子とを備えている。
図１４（ａ）に示す抵抗加熱構造８０ａは、第１端子８２ａと第２端子８４ａとこれらに接続された抵抗膜８６ａとを有している。第１端子８２ａは、円の中心に配置され、第２端子８４ａは円周の全体に沿って配置されている。ここで円は、送受信領域Ｒ１に対応する。第１端子８２ａと第２端子８４ａとの間に直流電圧を供給すると、例えば、第１端子８２ａから第２端子８４ａに放射状に電流ＩＡが流れる。したがって、抵抗膜８６ａは面内の抵抗値は一定であっても、均一に発熱することができる。もちろん、電流の流れる向きは、第２端子８４ａから第１端子８２ａに向かう方向でもよい。
図１４（ｂ）に抵抗加熱構造８０ｂは、第１端子８２ｂと第２端子８４ｂとこれらに接続された抵抗膜８６ｂとを有している。第１端子８２ｂおよび第２端子８４ｂは円周に沿って互いに隣接して配置されている。抵抗膜８６ｂにおける第１端子８２ｂと第２端子８４ｂとの間を流れる電流ＩＡによって発生する単位面積当たりの発熱量が一定になるように、抵抗膜８６ｂの抵抗値は面内分布を有している。抵抗膜８６ｂの抵抗値の面内分布は、例えば、抵抗膜８６を細線で構成する場合、細線の太さや、細線の密度で調整すればよい。
図１５（ａ）に示す抵抗加熱構造８０ｃは、第１端子８２ｃと第２端子８４ｃとこれらに接続された抵抗膜８６ｃとを有している。第１端子８２ｃは、円の上側半分の円周に沿って配置されており、第２端子８４ｃは円の下側半分の円周に沿って配置されている。抵抗膜８６ｃを例えば第１端子８２ｃと第２端子８４ｃとの間を上下に延びる細線で構成する場合、電流ＩＡによる単位面積あたりの発熱量が面内で一定になるように、例えば、中央付近の細線の太さや密度が高くなるように調整されている。
図１５（ｂ）に示す抵抗加熱構造８０ｄは、第１端子８２ｄと第２端子８４ｄとこれらに接続された抵抗膜８６ｄとを有している。第１端子８２ｄと第２端子８４ｄとは、それぞれ円の直径に沿って上下方向、左右方向に延びるように設けられている。図では簡略化しているが、第１端子８２ｄと第２端子８４ｄとは互いに絶縁されている。
また、図１５（ｃ）に示す抵抗加熱構造８０ｅは、第１端子８２ｅと第２端子８４ｅとこれらに接続された抵抗膜８６ｅとを有している。抵抗加熱構造８０ｅは、抵抗加熱構造８０ｄと異なり、第１端子８２ｅおよび第２端子８４ｅのいずれも円の中心から上下左右の４つの方向に延びる４つの部分を有している。互いに９０度を成す第１端子８２ｅの部分と第２端子８４ｅの部分とは、電流ＩＡが、時計回りに流れるように配置されている。
抵抗加熱構造８０ｄおよび抵抗加熱構造８０ｅのいずれにおいても、単位面積当たりの発熱量が面内で均一になるように、円周に近いほど電流ＩＡが多くなるように、例えば、円周に近い側の細線を太く、密度が高くなるように調整されている。
このような内部ヒーター構造は、例えば、走査アンテナの温度を検出して、予め設定された温度を下回ったときに自動的に動作するようにしてもよい。もちろん、使用者の操作に呼応して動作するようにしてもよい。
＜外部ヒーター構造＞
本発明の実施形態の走査アンテナは、上記の内部ヒーター構造に代えて、あるいは、内部ヒーター構造とともに、外部ヒーター構造を有してもよい。外部ヒーターとしては、公知の種々のヒーターを用いることができるが、ジュール熱を利用する抵抗加熱方式のヒーターが好ましい。ヒーターの内、発熱する部分をヒーター部ということにする。以下では、ヒーター部として抵抗膜を用いる例を説明する。以下でも、抵抗膜は参照符号６８で示す。
例えば、図１６（ａ）および（ｂ）に示す液晶パネル１００Ｐａまたは１００Ｐｂの様に、ヒーター用の抵抗膜６８を配置することが好ましい。ここで、液晶パネル１００Ｐａおよび１００Ｐｂは、図１に示した走査アンテナ１０００のＴＦＴ基板１０１と、スロット基板２０１と、これらの間に設けられた液晶層ＬＣとを有し、さらにＴＦＴ基板１０１の外側に、抵抗膜６８を含む抵抗加熱構造を有している。抵抗膜６８をＴＦＴ基板１０１の誘電体基板１の液晶層ＬＣ側に形成してよいが、ＴＦＴ基板１０１の製造プロセスが煩雑化するので、ＴＦＴ基板１０１の外側（液晶層ＬＣとは反対側）に配置することが好ましい。
図１６（ａ）に示す液晶パネル１００Ｐａは、ＴＦＴ基板１０１の誘電体基板１の外側の表面に形成されたヒーター用抵抗膜６８と、ヒーター用抵抗膜６８を覆う保護層６９ａとを有している。保護層６９ａは省略してもよい。走査アンテナは、例えばプラスチック製のケースに収容されるので、抵抗膜６８にユーザが直接触れることはない。
抵抗膜６８は、誘電体基板１の外側の表面に、例えば、公知の薄膜堆積技術（例えば、スパッタ法、ＣＶＤ法）、塗布法または印刷法を用いて形成することができる。抵抗膜６８は、必要に応じてパターニングされている。パターニングは、例えば、フォトリソグラフィプロセスで行われる。
ヒーター用の抵抗膜６８の材料としては、内部ヒーター構造について上述したように、特に限定されず、例えば、ＩＴＯやＩＺＯなど比較的比抵抗の高い導電材料を用いることができる。また、抵抗値の調整のために、金属（例えば、ニクロム、チタン、クロム、白金、ニッケル、アルミニウム、銅）の細線やメッシュで抵抗膜６８を形成してもよい。ＩＴＯやＩＺＯなどの細線やメッシュを用いることもできる。求められる発熱量に応じて、抵抗値を設定すればよい。
保護層６９ａは、絶縁材料で形成されており、抵抗膜６８を覆うように形成されている。抵抗膜６８がパターニングされており、誘電体基板１が露出されている部分には保護層６９ａを形成しなくてもよい。抵抗膜６８は、後述するように、アンテナの性能が低下しないようにパターニングされる。保護層６９ａを形成する材料が存在することによって、アンテナの性能が低下する場合には、抵抗膜６８と同様に、パターニングされた保護層６９ａを用いることが好ましい。
保護層６９ａは、ウェットプロセス、ドライプロセスのいずれで形成してもよい。例えば、抵抗膜６８が形成された誘電体基板１の表面に、液状の硬化性樹脂（または樹脂の前駆体）または溶液を付与した後、硬化性樹脂を硬化させることによって形成される。液状の樹脂または樹脂の溶液は、種々の塗布法（例えば、スロットコータ―、スピンコーター、スプレイを用いて）または種々の印刷法で、所定の厚さとなるように誘電体基板１の表面に付与される。その後、樹脂の種類に応じて、室温硬化、加熱硬化、または光硬化することによって、絶縁性樹脂膜で保護層６９ａを形成することができる。絶縁性樹脂膜は、例えば、フォトリソグラフィプロセスでパターニングされ得る。
保護層６９ａを形成する材料としては、硬化性樹脂材料を好適に用いることができる。硬化性樹脂材料は、熱硬化タイプおよび光硬化タイプを含む。また、熱硬化タイプは、熱架橋タイプおよび熱重合タイプを含む。
熱架橋タイプの樹脂材料としては、例えば、エポキシ系化合物（例えばエポキシ樹脂）とアミン系化合物の組合せ、エポキシ系化合物とヒドラジド系化合物の組み合わせ、エポキシ系化合物とアルコール系化合物（例えばフェノール樹脂を含む）の組み合わせ、エポキシ系化合物とカルボン酸系化合物（例えば酸無水物を含む）の組み合わせ、イソシアネート系化合物とアミン系化合物の組み合わせ、イソシアネート系化合物とヒドラジド系化合物の組み合わせ、イソシアネート系化合物とアルコール系化合物の組み合わせ（例えばウレタン樹脂を含む）、イソシアネート系化合物とカルボン酸系化合物の組み合わせが挙げられる。また、カチオン重合タイプ接着材としては、例えば、エポキシ系化合物とカチオン重合開始剤の組み合わせ（代表的なカチオン重合開始剤、芳香族スルホニウム塩）が挙げられる。ラジカル重合タイプの樹脂材料としては、例えば、各種アクリル、メタクリル、ウレタン変性アクリル（メタクリル）樹脂等のビニル基を含むモノマーおよび／またはオリゴマーとラジカル重合開始剤の組み合わせ（代表的なラジカル重合開始剤：アゾ系化合物（例えば、ＡＩＢＮ（アゾビスイソブチロニトリル）））、開環重合タイプの樹脂材料としては、例えば、エチレンオキシド系化合物、エチレンイミン系化合物、シロキサン系化合物が挙げられる。この他、マレイミド樹脂、マレイミド樹脂とアミンの組合せ、マレイミドとメタクリル化合物の組合せ、ビスマレイミド−トリアジン樹脂およびポリフェニレンエーテル樹脂を用いることができる。また、ポリイミドも好適に用いることができる。なお、「ポリイミド」は、ポリイミドの前駆体であるポリアミック酸を含む意味で用いる。ポリイミドは、例えば、エポキシ系化合物またはイソシアネート系化合物と組み合わせて用いられる。
耐熱性、化学的安定性、機械特性の観点から、熱硬化性タイプの樹脂材料を用いることが好ましい。特に、エポキシ樹脂またはポリイミド樹脂を含む樹脂材料が好ましく、機械特性（特に機械強度）および吸湿性の観点から、ポリイミド樹脂を含む樹脂材料が好ましい。ポリイミド樹脂とエポキシ樹脂とを混合して用いることもできる。また、ポリイミド樹脂および／またはエポキシ樹脂に熱可塑性樹脂および／またはエラストマを混合してもよい。さらに、ポリイミド樹脂および／またはエポキシ樹脂として、ゴム変性したものを混合してもよい。熱可塑性樹脂またはエラストマを混合することによって、柔軟性や靱性（タフネス）を向上させることができる。ゴム変性したものを用いても同様の効果を得ることができる。
光硬化タイプは、紫外線または可視光によって、架橋反応および／または重合反応を起こし、硬化する。光硬化タイプには、例えば、ラジカル重合タイプとカチオン重合タイプがある。ラジカル重合タイプとしては、アクリル樹脂（エポキシ変性アクリル樹脂、ウレタン変性アクリル樹脂、シリコーン変性アクリル樹脂）と光重合開始剤との組み合わせが代表的である。紫外光用ラジカル重合開始剤としては、例えば、アセトフェノン型およびベンゾフェノン型が挙げられる。可視光用ラジカル重合開始剤としては、例えば、ベンジル型およびチオキサントン型を挙げることができる。カチオン重合タイプとしては、エポキシ系化合物と光カチオン重合開始剤との組合せが代表的である。光カチオン重合開始剤は、例えば、ヨードニウム塩系化合物を挙げることができる。なお、光硬化性と熱硬化性とを併せ持つ樹脂材料を用いることもできる。
図１６（ｂ）に示す液晶パネル１００Ｐｂは、抵抗膜６８と誘電体基板１との間に接着層６７をさらに有している点で、液晶パネル１００Ｐａと異なる。また、保護層６９ｂが予め作製された高分子フィルムまたはガラス板を用いて形成される点が異なる。
例えば、保護層６９ｂが高分子フィルムで形成された液晶パネル１００Ｐｂは、以下の様にして製造される。
まず、保護層６９ｂとなる絶縁性の高分子フィルムを用意する。高分子フィルムとしては、例えば、ポリエチレンテレフタレート、ポリエチレンナフタレート等のポリエステルフィルム、ポリフェニルスルホン、および、ポリイミド、ポリアミド等のスーパーエンジニアリングプラスチックのフィルムが用いられる。高分子フィルムの厚さ（すなわち、保護層６９ｂの厚さ）は、例えば、５μｍ以上２００μｍ以下である。
この高分子フィルムの一方の表面の上に、抵抗膜６８を形成する。抵抗膜６８は、上述の方法で形成され得る。抵抗膜６８はパターニングされてもよく、高分子フィルムも必要に応じてパターニングされてもよい。
抵抗膜６８が形成された高分子フィルム（すなわち、保護層６９ｂと抵抗膜６８とが一体に形成された部材）を、接着材を用いて、誘電体基板１に貼り付ける。接着材としては、上記の保護層６９ａの形成に用いられる硬化性樹脂と同様の硬化性樹脂を用いることができる。さらに、ホットメルトタイプの樹脂材料（接着材）を用いることもできる。ホットメルトタイプの樹脂材料は、熱可塑性樹脂を主成分とし、加熱により溶融し、冷却により固化する。ポリオレフィン系（例えば、ポリエチレン、ポリプロピレン）、ポリアミド系、エチレン酢酸ビニル系が例示される。また、反応性を有するウレタン系のホットメルト樹脂材料（接着材）も販売されている。接着性および耐久性の観点からは、反応性のウレタン系が好ましい。
また、接着層６７は、抵抗膜６８および保護層（高分子フィルム）６９ｂと同様にパターニングされてもよい。ただし、接着層６７は、抵抗膜６８および保護層６９ｂを誘電体基板１に固定できればよいので、抵抗膜６８および保護層６９ｂよりも小さくてもよい。
高分子フィルムに代えて、ガラス板を用いて保護層６９ｂを形成することもできる。製造プロセスは、高分子フィルムを用いる場合と同様であってよい。ガラス板の厚さは、１ｍｍ以下が好ましく、０．７ｍｍ以下がさらに好ましい。ガラス板の厚さの下限は特にないが、ハンドリング性の観点から、ガラス板の厚さは０．３ｍｍ以上であることが好ましい。
図１６（ｂ）に示した液晶パネル１００Ｐｂでは、保護層（高分子フィルムまたはガラス板）６９ｂに形成された抵抗膜６８を誘電体基板１に接着層６７を介して固定したが、抵抗膜６８を誘電体基板１に接触するように配置すればよく、抵抗膜６８および保護層６９ｂを誘電体基板１に固定（接着）する必要は必ずしもない。すなわち、接着層６７を省略してもよい。例えば、抵抗膜６８が形成された高分子フィルム（すなわち、保護層６９ｂと抵抗膜６８とが一体に形成された部材）を、抵抗膜６８が誘電体基板１に接触するように配置し、走査アンテナを収容するケースで、抵抗膜６８を誘電体基板１に押し当てるようにしてもよい。例えば、抵抗膜６８が形成された高分子フィルムを単純に置くだけでは、接触熱抵抗が高くなるおそれがあるので、押し当てることによって接触熱抵抗を低下させることが好ましい。このような構成を採用すると、抵抗膜６８および保護層（高分子フィルムまたはガラス板）６９ｂが一体として形成された部材を取り外し可能にできる。
なお、抵抗膜６８（および保護層６９ｂ）が後述するようにパターニングされている場合には、アンテナの性能が低下しないように、ＴＦＴ基板に対する位置がずれない程度に固定することが好ましい。
ヒーター用の抵抗膜６８は、走査アンテナの動作に影響を及ぼさない限りどこに設けてもよいが、液晶材料を効率的に加熱するためには、液晶層の近くに設けることが好ましい。したがって、図１６（ａ）および（ｂ）に示したように、ＴＦＴ基板１０１の外側に設けることが好ましい。また、図１６（ａ）に示したように、ＴＦＴ基板１０１の誘電体基板１の外側に直接、抵抗膜６８を設けた方が、図１６（ｂ）に示したように、接着層６７を介して抵抗膜６８を誘電体基板１の外側に設けるよりも、エネルギー効率が高く、かつ、温度の制御性も高いので好ましい。
抵抗膜６８は、例えば、図１３（ａ）に示すＴＦＴ基板１０４に対して、誘電体基板１のほぼ全面に設けてもよい。内部ヒーター構造について上述したように、抵抗膜６８は、開口部６８ａ、６８ｂおよび６８ｃを有することが好ましい。
保護層６９ａおよび６９ｂは、抵抗膜６８を覆うように全面に形成してもよい。上述したように、保護層６９ａまたは６９ｂがアンテナ特性に悪影響を及ぼす場合には、抵抗膜６８の開口部６８ａ、６８ｂおよび６８ｃに対応する開口部を設けてもよい。この場合、保護層６９ａまたは６９ｂの開口部は、抵抗膜６８の開口部６８ａ、６８ｂおよび６８ｃの内側に形成される。
ヒーター用抵抗膜６８からの電界の影響をさらに低減するために、シールド導電層を形成してもよい。シールド導電層は、例えば、抵抗膜６８の誘電体基板１側に絶縁膜を介して形成される。シールド導電層は、誘電体基板１のほぼ全面に形成される。シールド導電層には、抵抗膜６８のように開口部６８ａ、６８ｂを設ける必要はないが、開口部６８ｃを設けることが好ましい。シールド導電層は、例えば、アルミニウム層で形成され、接地電位とされる。また、液晶層を均一に加熱できるように、抵抗膜の抵抗値に分布を持たせることが好ましい。これらも内部ヒーター構造について上述した通りである。
抵抗膜は、送受信領域Ｒ１の液晶層ＬＣを加熱できればよいので、例示したように、送受信領域Ｒ１に対応する領域に抵抗膜を設ければよいが、これに限られない。例えば、図２に示したように、ＴＦＴ基板１０１が、送受信領域Ｒ１を含む矩形の領域を画定することができるような外形を有している場合には、送受信領域Ｒ１を含む矩形の領域に対応する領域に抵抗膜を設けてもよい。勿論、抵抗膜の外形は、矩形に限られず、送受信領域Ｒ１を含む、任意の形状であってよい。
上記の例では、ＴＦＴ基板１０１の外側に抵抗膜を配置したが、スロット基板２０１の外側（液晶層ＬＣとは反対側）に、抵抗膜を配置してもよい。この場合にも、図１６（ａ）の液晶パネル１００Ｐａと同様に、誘電体基板５１に直接、抵抗膜を形成してもよいし、図１６（ｂ）の液晶パネル１００Ｐｂと同様に、接着層を介して、保護層（高分子フィルムまたはガラス板）に形成された抵抗膜を誘電体基板５１に固定してもよい。あるいは、接着層を省略して、抵抗膜が形成された保護層（すなわち、保護層と抵抗膜とが一体に形成された部材）を抵抗膜が誘電体基板５１に接触するように配置してもよい。例えば、抵抗膜が形成された高分子フィルムを単純に置くだけでは、接触熱抵抗が高くなるおそれがあるので、押し当てることによって接触熱抵抗を低下させることが好ましい。このような構成を採用すると、抵抗膜および保護層（高分子フィルムまたはガラス板）が一体として形成された部材を取り外し可能にできる。なお、抵抗膜（および保護層）がパターニングされている場合には、アンテナの性能が低下しないように、スロット基板に対する位置がずれない程度に固定することが好ましい。
スロット基板２０１の外側に抵抗膜を配置する場合には、抵抗膜のスロット５７に対応する位置に開口部を設けることが好ましい。また、抵抗膜はマイクロ波を十分に透過できる厚さであることが好ましい。
ここでは、ヒーター部として抵抗膜を用いた例を説明したが、ヒーター部として、この他に、例えば、ニクロム線（例えば巻線）、赤外線ヒーター部などを用いることができる。このような場合にも、アンテナの性能を低下させないように、ヒーター部を配置することが好ましい。
このような外部ヒーター構造は、例えば、走査アンテナの温度を検出して、予め設定された温度を下回ったときに自動的に動作するようにしてもよい。もちろん、使用者の操作に呼応して動作するようにしてもよい。
外部ヒーター構造を自動的に動作させるための温度制御装置として、例えば、公知の種々のサーモスタットを用いることができる。例えば、抵抗膜に接続された２つの端子の一方と電源との間に、バイメタルを用いたサーモスタットを接続すればよい。もちろん、温度検出器を用いて、予め設定した温度を下回らないように、外部ヒーター構造に電源から電流を供給するような温度制御装置を用いてもよい。
＜駆動方法＞
本発明の実施形態による走査アンテナが有するアンテナ単位のアレイは、ＬＣＤパネルと類似した構造を有しているので、ＬＣＤパネルと同様に線順次駆動を行う。しかしながら、従来のＬＣＤパネルの駆動方法を適用すると、以下の問題が発生する恐れがある。図１７に示す、走査アンテナの１つのアンテナ単位の等価回路図を参照しつつ、走査アンテナに発生し得る問題点を説明する。
まず、上述したように、マイクロ波領域の誘電異方性ΔεM（可視光に対する複屈折率Δｎ）が大きい液晶材料の比抵抗は低いので、ＬＣＤパネルの駆動方法をそのまま適用すると、液晶層に印加される電圧を十分に保持できない。そうすると、液晶層に印加される実効電圧が低下し、液晶容量の静電容量値が目標値に到達しない。
このように液晶層に印加された電圧が所定の値からずれると、アンテナのゲインが最大となる方向が所望する方向からずれることになる。そうすると、例えば、通信衛星を正確に追尾できないことになる。これを防止するために、液晶容量Ｃｌｃと電気的に並列に補助容量ＣＳを設け、補助容量ＣＳの容量値Ｃ−Ｃｃｓを十分に大きくする。補助容量ＣＳの容量値Ｃ−Ｃｃｓは、液晶容量Ｃｌｃの電圧保持率が９０％以上となるように適宜設定することが好ましい。
また、比抵抗が低い液晶材料を用いると、界面分極および／または配向分極による電圧低下も起こる。これらの分極による電圧低下を防止するために、電圧降下分を見込んだ十分に高い電圧を印加することが考えられる。しかしながら、比抵抗が低い液晶層に高い電圧を印加すると、動的散乱効果（ＤＳ効果）が起こる恐れがある。ＤＳ効果は、液晶層中のイオン性不純物の対流に起因し、液晶層の誘電率εMは平均値（（εM‖＋２εM⊥）／３）に近づく。また、液晶層の誘電率εMを多段階（多階調）で制御するためには、常に十分に高い電圧を印加することもできない。
上記のＤＳ効果および／または分極による電圧降下を抑制するためには、液晶層に印加する電圧の極性反転周期を十分に短くすればよい。よく知られているように、印加電圧の極性反転周期を短くするとＤＳ効果が起こるしきい値電圧が高くなる。したがって、液晶層に印加する電圧（絶対値）の最大値が、ＤＳ効果が起こるしきい値電圧未満となるように、極性反転周波数を決めればよい。極性反転周波数が３００Ｈｚ以上であれば、例えば比抵抗が１×１０10Ω・ｃｍ、誘電異方性Δε（＠１ｋＨｚ）が−０．６程度の液晶層に絶対値が１０Ｖの電圧を印加しても、良好な動作を確保することができる。また、極性反転周波数（典型的にはフレーム周波数の２倍と同じ）が３００Ｈｚ以上であれば、上記の分極に起因する電圧降下も抑制される。極性反転周期の上限は、消費電力などの観点から約５ｋＨｚ以下であることが好ましい。
上述したように液晶材料の粘度は温度に依存するので、液晶層の温度は適宜制御されることが好ましい。ここで述べた液晶材料の物性および駆動条件は、液晶層の動作温度における値である。逆に言うと、上記の条件で駆動できるように、液晶層の温度を制御することが好ましい。
図１８（ａ）〜（ｇ）を参照して、走査アンテナの駆動に用いられる信号の波形の例を説明する。なお、図１８（ｄ）に、比較のために、ＬＣＤパネルのソースバスラインに供給される表示信号Ｖｓ（ＬＣＤ）の波形を示している。
図１８（ａ）はゲートバスラインＧ−Ｌ１に供給される走査信号Ｖｇの波形、図１８（ｂ）はゲートバスラインＧ−Ｌ２に供給される走査信号Ｖｇの波形、図１８（ｃ）はゲートバスラインＧ−Ｌ３に供給される走査信号Ｖｇの波形を示し、図１８（ｅ）はソースバスラインに供給されるデータ信号Ｖｄａの波形を示し、図１８（ｆ）はスロット基板のスロット電極（スロット電極）に供給されるスロット電圧Ｖｉｄｃの波形を示し、図１８（ｇ）はアンテナ単位の液晶層に印加される電圧の波形を示す。
図１８（ａ）〜（ｃ）に示す様に、ゲートバスラインに供給される走査信号Ｖｇの電圧が、順次、ローレベル（ＶｇＬ）からハイレベル（ＶｇＨ）に切替わる。ＶｇＬおよびＶｇＨは、ＴＦＴの特性に応じて適宜設定され得る。例えば、ＶｇＬ＝−５Ｖ〜０Ｖ、Ｖｇｈ＝＋２０Ｖである。また、ＶｇＬ＝−２０Ｖ、Ｖｇｈ＝＋２０Ｖとしてもよい。あるゲートバスラインの走査信号Ｖｇの電圧がローレベル（ＶｇＬ）からハイレベル（ＶｇＨ）に切替わる時刻から、その次のゲートバスラインの電圧がＶｇＬからＶｇＨに切替わる時刻までの期間を１水平走査期間（１Ｈ）ということにする。また、各ゲートバスラインの電圧がハイレベル（ＶｇＨ）になっている期間を選択期間ＰＳという。この選択期間ＰＳにおいて、各ゲートバスラインに接続されたＴＦＴがオン状態となり、ソースバスラインに供給されているデータ信号Ｖｄａのその時の電圧が、対応するパッチ電極に供給される。データ信号Ｖｄａは例えば−１５Ｖ〜＋１５Ｖ（絶対値が１５Ｖ）であり、例えば、１２階調、好ましくは１６階調に対応する絶対値の異なるデータ信号Ｖｄａを用いる。
ここでは、全てのアンテナ単位にある中間電圧を印加している場合を例示する。すなわち、データ信号Ｖｄａの電圧は、全てのアンテナ単位（ｍ本のゲートバスラインに接続されているとする。）に対して一定であるとする。これはＬＣＤパネルにおいて全面である中間調を表示している場合に対応する。このとき、ＬＣＤパネルでは、ドット反転駆動が行われる。すなわち、各フレームにおいて、互いに隣接する画素（ドット）の極性が互いに逆になるように、表示信号電圧が供給される。
図１８（ｄ）はドット反転駆動を行っているＬＣＤパネルの表示信号の波形を示している。図１８（ｄ）に示したように、１Ｈ毎にＶｓ（ＬＣＤ）の極性が反転している。この波形を有するＶｓ（ＬＣＤ）が供給されているソースバスラインに隣接するソースバスラインに供給されるＶｓ（ＬＣＤ）の極性は、図１８（ｄ）に示すＶｓ（ＬＣＤ）の極性と逆になっている。また、全ての画素に供給される表示信号の極性は、フレーム毎に反転する。ＬＣＤパネルでは、正極性と負極性とで、液晶層に印加される実効電圧の大きさを完全に一致させることが難しく、かつ、実効電圧の差が輝度の差となり、フリッカーとして観察される。このフリッカーを観察され難くするために、各フレームにおいて極性の異なる電圧が印加される画素（ドット）を空間的に分散させている。典型的には、ドット反転駆動を行うことによって、極性が異なる画素（ドット）を市松模様に配列させる。
これに対して、走査アンテナにおいては、フリッカー自体は問題とならない。すなわち、液晶容量の静電容量値が所望の値でありさえすればよく、各フレームにおける極性の空間的な分布は問題とならない。したがって、低消費電力等の観点から、ソースバスラインから供給されるデータ信号Ｖｄａの極性反転の回数を少なくする、すなわち、極性反転の周期を長くすることが好ましい。例えば、図１８（ｅ）に示す様に、極性反転の周期を１０Ｈ（５Ｈ毎に極性反転）にすればよい。もちろん、各ソースバスラインに接続されているアンテナ単位の数（典型的には、ゲートバスラインの本数に等しい。）をｍ個とすると、データ信号Ｖｄａの極性反転の周期を２ｍ・Ｈ（ｍ・Ｈ毎に極性反転）としてもよい。データ信号Ｖｄａの極性反転の周期は、２フレーム（１フレーム毎に極性反転）と等しくてもよい。
また、全てのソースバスラインから供給するデータ信号Ｖｄａの極性を同じにしてもよい。したがって、例えば、あるフレームでは、全てのソースバスラインから正極性のデータ信号Ｖｄａを供給し、次にフレームでは、全てのソースバスラインから負極性のデータ信号Ｖｄａを供給してもよい。
あるいは、互いに隣接するソースバスラインから供給するデータ信号Ｖｄａの極性を互いに逆極性にしてもよい。例えば、あるフレームでは、奇数列のソースバスラインからは正極性のデータ信号Ｖｄａを供給し、偶数列のソースバスラインからは負極性のデータ信号Ｖｄａを供給する。そして、次のフレームでは、奇数列のソースバスラインからは負極性のデータ信号Ｖｄａを供給し、偶数列のソースバスラインからは正極性のデータ信号Ｖｄａを供給する。このような駆動方法は、ＬＣＤパネルでは、ソースライン反転駆動と呼ばれる。隣接するソースバスラインから供給するデータ信号Ｖｄａを逆極性にすると、フレーム間で供給するデータ信号Ｖｄａの極性を反転させる前に、隣接するソースバスラインを互いに接続する（ショートさせる）ことによって、液晶容量に充電された電荷を隣接する列間でキャンセルさせることができる。したがって、各フレームにおいてソースバスラインから供給する電荷の量を少なくできるという利点が得られる。
スロット電極の電圧Ｖｉｄｃは図１８（ｆ）に示す様に、例えば、ＤＣ電圧であり、典型的にはグランド電位である。アンテナ単位の容量（液晶容量および補助容量）の容量値は、ＬＣＤパネルの画素容量の容量値よりも大きい（例えば、２０型程度のＬＣＤパネルと比較して約３０倍）ので、ＴＦＴの寄生容量に起因する引込電圧の影響がなく、スロット電極の電圧Ｖｉｄｃをグランド電位として、データ信号Ｖｄａをグランド電位を基準に正負対称な電圧としても、パッチ電極に供給される電圧は正負対称な電圧となる。ＬＣＤパネルにおいては、ＴＦＴの引込電圧を考慮して、対向電極の電圧（共通電圧）を調整することによって、画素電極に正負対称な電圧が印加されるようにしているが、走査アンテナのスロット電圧についてはその必要がなく、グランド電位であってよい。また、図１８に図示しないが、ＣＳバスラインには、スロット電圧Ｖｉｄｃと同じ電圧が供給される。
アンテナ単位の液晶容量に印加される電圧は、スロット電極の電圧Ｖｉｄｃ（図１８（ｆ））に対するパッチ電極の電圧（すなわち、図１８（ｅ）に示したデータ信号Ｖｄａの電圧）なので、スロット電圧Ｖｉｄｃがグランド電位のとき、図１８（ｇ）に示す様に、図１８（ｅ）に示したデータ信号Ｖｄａの波形と一致する。
走査アンテナの駆動に用いられる信号の波形は、上記の例に限られない。例えば、図１９および図２０を参照して以下に説明するように、スロット電極の電圧として振動波形を有するＶｉａｃを用いてもよい。
例えば、図１９（ａ）〜（ｅ）に例示する様な信号を用いることができる。図１９では、ゲートバスラインに供給される走査信号Ｖｇの波形を省略しているが、ここでも、図１８（ａ）〜（ｃ）を参照して説明した走査信号Ｖｇを用いる。
図１９（ａ）に示す様に、図１８（ｅ）に示したのと同様に、データ信号Ｖｄａの波形が１０Ｈ周期（５Ｈ毎）で極性反転している場合を例示する。ここでは、データ信号Ｖｄａとして、振幅が最大値｜Ｖｄａmax｜の場合を示す。上述したように、データ信号Ｖｄａの波形は、２フレーム周期（１フレーム毎）で極性反転させてもよい。
ここで、スロット電極の電圧Ｖｉａｃは、図１９（ｃ）に示す様に、データ信号Ｖｄａ（ＯＮ）と極性が逆で、振動の周期は同じ、振動電圧とする。スロット電極の電圧Ｖｉａｃの振幅は、データ信号Ｖｄａの振幅の最大値｜Ｖｄａmax｜と等しい。すなわち、スロット電圧Ｖｉａｃは、データ信号Ｖｄａ（ＯＮ）と極性反転の周期は同じで、極性が逆（位相が１８０°異なる）で、−Ｖｄａmaxと＋Ｖｄａmaxとの間を振動する電圧とする。
アンテナ単位の液晶容量に印加される電圧Ｖｌｃは、スロット電極の電圧Ｖｉａｃ（図１９（ｃ））に対するパッチ電極の電圧（すなわち、図１９（ａ）に示したデータ信号Ｖｄａ（ＯＮ）の電圧）なので、データ信号Ｖｄａの振幅が±Ｖｄａmaxで振動しているとき、液晶容量に印加される電圧は、図１９（ｄ）に示す様に、Ｖｄａmaxの２倍の振幅で振動する波形となる。したがって、液晶容量に印加される電圧Ｖｌｃの最大振幅を±Ｖｄａmaxとするために必要なデータ信号Ｖｄａの最大振幅は、±Ｖｄａmax／２となる。
このようなスロット電圧Ｖｉａｃを用いることによって、データ信号Ｖｄａの最大振幅を半分にできるので、データ信号Ｖｄａを出力するドライバ回路として、例えば、耐圧が２０Ｖ以下の汎用のドライバＩＣを用いることができるという利点が得られる。
なお、図１９（ｅ）に示す様に、アンテナ単位の液晶容量に印加される電圧Ｖｌｃ（ＯＦＦ）をゼロとするとために、図１９（ｂ）に示す様に、データ信号Ｖｄａ（ＯＦＦ）をスロット電圧Ｖｉａｃと同じ波形にすればよい。
例えば、液晶容量に印加される電圧Ｖｌｃの最大振幅を±１５Ｖとする場合を考える。スロット電圧として、図１８（ｆ）に示したＶｉｄｃを用い、Ｖｉｄｃ＝０Ｖとすると、図１８（ｅ）に示したＶｄａの最大振幅は、±１５Ｖとなる。これに対して、スロット電圧として、図１９（ｃ）に示したＶｉａｃを用い、Ｖｉａｃの最大振幅を±７．５Ｖとすると、図１９（ａ）に示したＶｄａ（ＯＮ）の最大振幅は、±７．５Ｖとなる。
液晶容量に印加される電圧Ｖｌｃを０Ｖとする場合、図１８（ｅ）に示したＶｄａを０Ｖとすればよく、図１９（ｂ）に示したＶｄａ（ＯＦＦ）の最大振幅は±７．５Ｖとすればよい。
図１９（ｃ）に示したＶｉａｃを用いる場合は、液晶容量に印加される電圧Ｖｌｃの振幅は、Ｖｄａの振幅とは異なるので、適宜変換する必要がある。
図２０（ａ）〜（ｅ）に例示する様な信号を用いることもできる。図２０（ａ）〜（ｅ）に示す信号は、図１９（ａ）〜（ｅ）に示した信号と同様に、スロット電極の電圧Ｖｉａｃを図２０（ｃ）に示す様に、データ信号Ｖｄａ（ＯＮ）と振動の位相が１８０°ずれた振動電圧とする。ただし、図２０（ａ）〜（ｃ）にそれぞれ示す様に、データ信号Ｖｄａ（ＯＮ）、Ｖｄａ（ＯＦＦ）およびスロット電圧Ｖｉａｃをいずれも０Ｖと正の電圧との間で振動する電圧としている。スロット電極の電圧Ｖｉａｃの振幅は、データ信号Ｖｄａの振幅の最大値｜Ｖｄａmax｜と等しい。
このような信号を用いると、駆動回路は正の電圧だけを出力すればよく、低コスト化に寄与する。このように０Ｖと正の電圧との間で振動する電圧を用いても、図２０（ｄ）に示すように、液晶容量に印加される電圧Ｖｌｃ（ＯＮ）は、極性反転する。図２０（ｄ）に示す電圧波形において、＋（正）は、パッチ電極の電圧がスロット電圧よりも高いことを示し、−（負）は、パッチ電極の電圧がスロット電圧よりも低いことを示している。すなわち、液晶層に印加される電界の向き（極性）は、他の例と同様に反転している。液晶容量に印加される電圧Ｖｌｃ（ＯＮ）の振幅はＶｄａmaxである。
なお、図２０（ｅ）に示す様に、アンテナ単位の液晶容量に印加される電圧Ｖｌｃ（ＯＦＦ）をゼロとするとために、図２０（ｂ）に示す様に、データ信号Ｖｄａ（ＯＦＦ）をスロット電圧Ｖｉａｃと同じ波形にすればよい。
図１９および図２０を参照して説明したスロット電極の電圧Ｖｉａｃを振動させる（反転させる）駆動方法は、ＬＣＤパネルの駆動方法でいうと、対向電圧を反転させる駆動方法に対応する（「コモン反転駆動」といわれることがある。）。ＬＣＤパネルでは、フリッカーを十分に抑制できないことから、コモン反転駆動は採用されていない。これに対し、走査アンテナでは、フリッカーは問題とならないので、スロット電圧を反転させることができる。振動（反転）は、例えば、フレーム毎に行われる（図１９および図２０における５Ｈを１Ｖ（垂直走査期間またはフレーム）とする）。
上記の説明では、スロット電極の電圧Ｖｉａｃは１つの電圧が印加される例、すなわち、全てのパッチ電極に対して共通のスロット電極が設けられている例を説明したが、スロット電極を、パッチ電極の１行、または、２以上の行に対応して分割してもよい。ここで、行とは、１つのゲートバスラインにＴＦＴを介して接続されたパッチ電極の集合を指す。このようにスロット電極を複数の行部分に分割すれば、スロット電極の各部分の電圧の極性を互いに独立にできる。例えば、任意のフレームにおいて、パッチ電極に印加される電圧の極性を、隣接するゲートバスラインに接続されたパッチ電極間で互いに逆にできる。このように、パッチ電極の１行毎に極性を反転させる行反転（１Ｈ反転）だけでなく、２以上の行毎に極性を反転させるｍ行反転（ｍＨ反転）を行うことができる。もちろん、行反転とフレーム反転とは組合せられる。
駆動の単純さの観点からは、任意のフレームにおいて、パッチ電極に印加される電圧の極性を全て同じにし、フレーム毎に極性が反転する駆動が好ましい。
＜アンテナ単位の配列、ゲートバスライン、ソースバスラインの接続の例＞
本発明の実施形態の走査アンテナにおいて、アンテナ単位は例えば、同心円状に配列される。
例えば、ｍ個の同心円に配列されている場合、ゲートバスラインは例えば、各円に対して１本ずつ設けられ、合計ｍ本のゲートバスラインが設けられる。送受信領域Ｒ１の外径を、例えば８００ｍｍとすると、ｍは例えば、２００である。最も内側のゲートバスラインを１番目とすると、１番目のゲートバスラインには、ｎ個（例えば３０個）のアンテナ単位が接続され、ｍ番目のゲートバスラインにはｎｘ個（例えば６２０個）のアンテナ単位が接続されている。
このような配列では、各ゲートバスラインに接続されているアンテナ単位の数が異なる。また、最も外側の円を構成するｎｘ個のアンテナ単位に接続されているｎｘ本のソースバスラインには、ｍ個のアンテナ単位が接続されているが、内側の円を構成するアンテナ単位に接続されているソースバスラインに接続されているアンテナ単位の数はｍよりも小さくなる。
このように、走査アンテナにおけるアンテナ単位の配列は、ＬＣＤパネルにおける画素（ドット）の配列とは異なり、ゲートバスラインおよび／またはソースバスラインによって、接続されているアンテナ単位の数が異なる。したがって、全てのアンテナ単位の容量（液晶容量＋補助容量）を同じにすると、ゲートバスラインおよび／またはソースバスラインによって、接続されている電気的な負荷が異なることになる。そうすると、アンテナ単位への電圧の書き込みにばらつきが生じるという問題がある。
そこで、これを防止するために、例えば、補助容量の容量値を調整することによって、あるいは、ゲートバスラインおよび／またはソースバスラインに接続するアンテナ単位の数を調整することによって、各ゲートバスラインおよび各ソースバスラインに接続されている電気的な負荷を略同一にすることが好ましい。
（第４の実施形態）
以下、第４の実施形態の走査アンテナを説明する。
走査アンテナにおけるＴＦＴ基板は、非送受信領域に、各ソースバスラインをゲートメタル層内の接続配線（以下、「ゲート接続配線」）に電気的に接続するソース−ゲート接続部を備えてもよい。ソース−ゲート接続部は、ソースバスラインごとに設けられる。ソース端子部は、ゲート接続配線を利用して構成されていてもよい。
本発明者が検討したところ、走査アンテナ用のＴＦＴ基板にソース−ゲート接続部を設けると、次のような問題が生じ得る。
走査アンテナ用のＴＦＴ基板では、比較的厚い導電膜（パッチ用導電膜）を用いてパッチ電極が形成される。このようなＴＦＴ基板を製造する際には、パッチ用導電膜のパターニングには、例えばリン酸、硝酸および酢酸を含むエッチング液が用いられる。また、エッチング時間およびオーバーエッチング時間も、他の層のエッチング工程よりも長くなる。このため、パッチ用導電膜を形成する際のパターニング工程において、ソース−ゲート接続部に位置するソース用導電膜またはゲート用導電膜がエッチングダメージを受ける可能性がある。例えば、ソース−ゲート接続部を形成するプロセスにおいて、ソースバスラインおよびゲート接続配線の一部が、その上層にある絶縁膜に形成された開口部内で露出する。これらの配線の露出した部分が、パッチ用導電膜のパターニング工程でエッチングされてしまうとコンタクト不良が生じ得る。ソース端子部およびゲート端子部でも同様の問題が生じる可能性がある。
これに対し、本発明者は、ソース用導電膜およびゲート用導電膜を保護した状態で、パッチ用導電膜のパターニングを行うことが可能なＴＦＴ基板の構成を見出した。以下、ＴＦＴ基板の構成を具体的に説明する。以下の説明では、前述の実施形態と異なる点を主に説明し、重複する説明を適宜省略する。
本実施形態におけるソース−ゲート接続部では、ソースバスラインは、ソースバスラインよりも上層に設けられた導電体部を介してゲート接続配線と電気的に接続されている。導電体部は、パッチ用導電膜を用いて形成されていてもよい。あるいは、導電体部は、ソースバスラインを含むソースメタル層とパッチ電極を含むパッチメタル層との間に設けられた他の導電体膜（例えば透明導電膜）を用いて形成されていてもよい。
図２１は、本実施形態におけるＴＦＴ基板１０７を例示する模式的な平面図である。
ＴＦＴ基板１０７は、複数のアンテナ単位領域Ｕが配列された送受信領域Ｒ１と、端子部などが設けられた非送受信領域Ｒ２とを有している。非送受信領域Ｒ２は、送受信領域Ｒ１を囲むように設けられたシール領域Ｒｓを含んでいる。シール領域Ｒｓは、例えば、端子部が配置される端子部領域と送受信領域Ｒ１との間に位置している。図２１は、送受信領域Ｒ１のアンテナ単位領域Ｕと、非送受信領域Ｒ２に設けられたトランスファー端子部ＰＴ、ソース−ゲート接続部ＳＧ、ゲート端子部ＧＴ、ＣＳ端子部ＣＴおよびソース端子部ＳＴとを示している。トランスファー端子部（トランスファー部ともいう）ＰＴは、シール領域Ｒｓに位置する第１トランスファー端子部ＰＴ１と、シール領域Ｒｓよりも外側に設けられた第２トランスファー端子部ＰＴ２とを含む。この例では、第１トランスファー端子部ＰＴ１は、シール領域Ｒｓに沿って、送受信領域Ｒ１を包囲するように延びている。
一般に、ゲート端子部ＧＴおよびソース端子部ＳＴはそれぞれゲートバスラインおよびソースバスライン毎に設けられる。図２１には、ゲート端子部ＧＴと並べて、ＣＳ端子部ＣＴおよび第２トランスファー端子部ＰＴ２を図示しているが、ＣＳ端子部ＣＴおよび第２トランスファー端子部ＰＴ２の個数および配置は、それぞれゲート端子部ＧＴとは独立に設定される。通常、ＣＳ端子部ＣＴおよび第２トランスファー端子部ＰＴ２の個数は、ゲート端子部ＧＴの個数より小さく、ＣＳ電極およびスロット電極の電圧の均一性を考慮して適宜設定される。また、第２トランスファー端子部ＰＴ２は、第１トランスファー端子部ＰＴ１が形成されている場合には省略され得る。
図２２Ａ（ａ）〜（ｅ）は、それぞれ、ＴＦＴ基板１０７の模式的な断面図である。図２２Ａ（ａ）は、図２１に示すＡ−Ａ’線に沿ったアンテナ単位領域Ｕの断面、図２２Ａ（ｂ）は、図２１に示すＢ−Ｂ’線に沿ったトランスファー端子部ＰＴの断面、図２２Ａ（ｃ）は、図２１に示すＣ−Ｃ’線に沿ったソース−ゲート接続部ＳＧの断面、図２２Ａ（ｄ）は、図２１に示すＤ−Ｄ’線に沿ったソース端子部ＳＴの断面、図２２Ａ（ｅ）は、図２１に示すＥ−Ｅ’線およびＦ−Ｆ’線に沿ったトランスファー端子部ＰＴの断面を示している。
また、図２２Ｂは、ソース−ゲート接続部ＳＧおよびソース端子部ＳＴの模式的な断面図である。図２２Ｂは、図２１に示すＧ−Ｇ’線に沿った断面を示している。
・アンテナ単位領域Ｕ
図２１および図２２Ａ（ａ）に示すように、ＴＦＴ基板１０７における各アンテナ単位領域Ｕは、誘電体基板１上に形成されたゲートバスラインＧＬおよびソースバスラインＳＬと、ＴＦＴ１０と、ＴＦＴ１０を覆う第１絶縁層１１と、第１絶縁層１１上に形成された複数のパッチ電極１５とを有している。第１絶縁層１１およびパッチ電極１５上には第２絶縁層１７が形成されている。
ＴＦＴ１０は、ゲート電極３、島状の半導体層５、コンタクト層６Ｓおよび６Ｄ、ゲート電極３と半導体層５との間に配置されたゲート絶縁層４、ソース電極７Ｓ、およびドレイン電極７Ｄを備える。ＴＦＴ１０の構成は、図３等を参照しながら前述した構成と同様である。各ＴＦＴ１０のソース電極７ＳはソースバスラインＳＬに接続され、ドレイン電極７Ｄはパッチ電極１５に接続され、ゲート電極３はゲートバスラインＧＬに接続されている。
ＴＦＴ基板１０７は、また、ＣＳバスライン（補助容量線）ＣＬを備えていてもよい。この例では、ＣＳバスラインＣＬは、ゲートバスラインＧＬと同じ導電膜を用いて形成されている。ＣＳバスラインＣＬは、ゲートバスラインＧＬと略平行に延びている。ＣＳバスラインＣＬの一部は、ドレイン電極７Ｄの一部とゲート絶縁層４を介して対向し、補助容量を形成している。本明細書では、ＣＳバスラインＣＬのうち補助容量の下部電極となる部分を下部容量電極３Ｃ、ドレイン電極７Ｄのうち補助容量の上部電極となる部分を上部容量電極７Ｃと呼ぶ。下部容量電極３Ｃの幅は、下部容量電極３Ｃ以外のＣＳバスラインＣＬの幅よりも大きく、上部容量電極７Ｃの幅は、上部容量電極７Ｃ以外のドレイン電極７Ｄの幅よりも大きくてもよい。
この例では、誘電体基板１の法線方向から見たとき、パッチ電極１５は、下部容量電極３Ｃ、上部容量電極７Ｃおよびゲート絶縁層４から構成される補助容量を横切って延びている。なお、補助容量とパッチ電極１５との配置関係は図示する例に限定されない。
・トランスファー端子部ＰＴ
第１トランスファー端子部ＰＴ１は、図２１および図２２Ａ（ｂ）に示すように、ゲート接続部３ｐと、ゲート接続部３ｐを覆うゲート絶縁層４および第１絶縁層１１と、トランスファー端子用パッチ接続部１５ｐと、第２絶縁層１７と、トランスファー端子用上部接続部１９ｐとを有している。
ゲート接続部３ｐは、ゲートバスラインＧＬと同じ導電膜を用いて形成され、かつ、ＣＳバスラインＣＬに接続されている（一体的に形成されている）。トランスファー端子用パッチ接続部１５ｐは、パッチ電極１５と同じ導電膜を用いて形成され、かつ、パッチ電極１５とは電気的に分離されている。
ゲート接続部３ｐは、トランスファー端子用パッチ接続部１５ｐを介してトランスファー端子用上部接続部１９ｐに電気的に接続されている。具体的には、ゲート絶縁層４および第１絶縁層１１には、ゲート接続部３ｐに達する開口部（ゲートコンタクトホール）１２ｐが設けられている。トランスファー端子用パッチ接続部１５ｐは、第１絶縁層１１上および開口部１２ｐ内に形成され、開口部１２ｐ内でゲート接続部３ｐと接している。第２絶縁層１７は、トランスファー端子用パッチ接続部１５ｐおよび第１絶縁層１１上に形成されており、トランスファー端子用パッチ接続部１５ｐに達する開口部１８ｐを有している。トランスファー端子用上部接続部１９ｐは、第２絶縁層１７上および開口部１８ｐ内に設けられ、開口部１８ｐ内でトランスファー端子用パッチ接続部１５ｐと接している。トランスファー端子用上部接続部１９ｐは、例えば導電性粒子を含むシール材によって、スロット基板側のトランスファー端子用接続部と接続される（図７参照）。
この例では、トランスファー端子用パッチ接続部１５ｐおよびトランスファー端子用上部接続部１９ｐは、ゲートバスラインＧＬを横切って延びている。一方、ゲート接続部３ｐは、シール領域Ｒｓにおいて、互いに隣接する２本のゲートバスラインＧＬの間に配置されている。ゲートバスラインＧＬを挟んで分離して配置された複数のゲート接続部３ｐは、トランスファー端子用パッチ接続部１５ｐおよびトランスファー端子用上部接続部１９ｐに電気的に接続されている。
なお、ここでは、ゲート接続部３ｐは、複数の開口部１２ｐによってトランスファー端子用パッチ接続部１５ｐと接続されているが、開口部１２ｐは１つのゲート接続部３ｐに対して１つ以上設けられていればよい。また、ゲート接続部３ｐとトランスファー端子用パッチ接続部１５ｐとの接続を、ＣＳ端子部ＣＴ内で行ってもよい。
トランスファー端子用パッチ接続部１５ｐは、基板１の法線方向から見たとき、外側（送受信領域Ｒ１と反対側）に延び、第２トランスファー端子部ＰＴ２を構成している。
第２トランスファー端子部ＰＴ２は、シール領域Ｒｓの外側（送受信領域Ｒ１と反対側）に設けられている。第２トランスファー端子部ＰＴ２は、ゲート接続部３ｐおよび開口部１２ｐを有していない点以外は、図２２Ａ（ｂ）と同様の断面構造を有している。すなわち、第２トランスファー端子部ＰＴ２は、図２２Ａ（ｅ）に示すように、トランスファー端子用パッチ接続部１５ｐ、第２絶縁層１７およびトランスファー端子用上部接続部１９ｐを有している。トランスファー端子用上部接続部１９ｐは、第２絶縁層１７の開口部内でトランスファー端子用パッチ接続部１５ｐと接している。第２トランスファー端子部ＰＴ２においても、トランスファー端子用上部接続部１９ｐは、例えば導電性粒子を含むシール材によって、スロット基板側のトランスファー端子用接続部と接続されていてもよい。また、第１トランスファー端子部ＰＴ１のうち、ゲートバスラインＧＬともゲート接続部３ｐとも重ならない断面（図２１のＦ−Ｆ’線に沿った断面）の構造は、第２トランスファー端子部ＰＴ２の断面構造と同様である。
・ソース−ゲート接続部ＳＧ
図２１、図２２Ａ（ｃ）および図２２Ｂに示すように、ソース−ゲート接続部ＳＧは、ソースバスラインＳＬと、ゲート接続配線３ｓｇとを電気的に接続する。この例では、ソースバスラインＳＬとゲート接続配線３ｓｇとを、ＳＧ用パッチ接続部１５ｓｇを介して電気的に接続している。ゲート接続配線３ｓｇは、ゲートバスラインＧＬと同じ導電膜を用いて形成され、かつ、ゲートバスラインＧＬとは電気的に分離されている。ＳＧ用パッチ接続部１５ｓｇは、パッチ電極１５と同じ導電膜を用いて形成され、かつ、パッチ電極１５とは電気的に分離されている。また、本明細書では、ソースバスラインＳＬのうちソース−ゲート接続部ＳＧに位置する部分を「ソース接続部７ｓｇ」と呼ぶことがある。ソース接続部７ｓｇの幅は、ソースバスラインＳＬの幅よりも大きくてもよい。
より具体的には、ソース−ゲート接続部ＳＧは、誘電体基板１に支持されたゲート接続配線３ｓｇと、ゲート接続配線３ｓｇ上に延設されたゲート絶縁層４と、ゲート絶縁層４上に形成されたソースバスラインＳＬと、ソースバスラインＳＬ上に延設された第１絶縁層１１と、ＳＧ用パッチ接続部１５ｓｇとを有している。誘電体基板１の法線方向から見たとき、ゲート接続配線３ｓｇの少なくとも一部はソースバスラインＳＬと重ならないように配置されている。第１絶縁層１１にはソースバスラインＳＬ（ソース接続部７ｓｇ）に達する第１開口部１２ｓｇ（１）が形成されている。ゲート絶縁層４および第１絶縁層１１には、ゲート接続配線３ｓｇに達する第２開口部１２ｓｇ（２）が形成されている。ＳＧ用パッチ接続部１５ｓｇは、第１絶縁層１１上、開口部１２ｓｇ（１）内および開口部１２ｓｇ（２）内に配置され、開口部１２ｓｇ（１）内でソースバスラインＳＬと接し、開口部１２ｓｇ（２）内でゲート接続配線３ｓｇと接している。これにより、ソースバスラインＳＬとゲート接続配線３ｓｇとが電気的に接続される。ＳＧ用パッチ接続部１５ｓｇは第２絶縁層１７で覆われていてもよい。
なお、開口部１２ｓｇ（１）および開口部１２ｓｇ（２）は連続していてもよい。すなわち、ソースバスラインＳＬの一部およびゲート接続配線３ｓｇの一部を露出する単一の開口部を形成し、この開口部内にＳＧ用パッチ接続部１５ｓｇを設けてもよい。
・ソース端子部ＳＴ、ゲート端子部ＧＴ、ＣＳ端子部ＣＴ
ソース端子部ＳＴは、図２１、図２２Ａ（ｄ）および図２２Ｂに示すように、ソース−ゲート接続部ＳＧから延設されたゲート接続配線３ｓｇと、ゲート接続配線３ｓｇを覆うゲート絶縁層４、第１絶縁層１１および第２絶縁層１７と、ソース端子用上部接続部１９ｓとを有している。ゲート絶縁層４、第１絶縁層１１および第２絶縁層１７には、ゲート接続配線３ｓｇに達する開口部１８ｓが設けられている。ソース端子用上部接続部１９ｓは、第２絶縁層１７上および開口部１８ｓ内に配置され、開口部１８ｓ内でゲート接続配線３ｓｇと接している。
ゲート端子部ＧＴおよびＣＳ端子部ＣＴは、図２１に示すように、ソース端子部ＳＴと同様の構成を有していてもよい。この例では、ゲート端子部ＧＴは、ゲート絶縁層４、第１絶縁層１１および第２絶縁層１７に形成された開口部１８ｇ内でゲートバスラインＧＬと接するゲート端子用上部接続部１９ｇを有している。ＣＳ端子部ＣＴは、ゲート絶縁層４、第１絶縁層１１および第２絶縁層１７に形成された開口部１８ｃ内でＣＳバスラインＣＬと接するＣＳ端子用上部接続部１９ｃを有している。
・ＴＦＴ基板１０７の製造方法
上述のように、本実施形態では、ＴＦＴ基板１０７は、誘電体基板１上に、ゲートメタル層、ゲート絶縁層４、ソースメタル層、第１絶縁層１１、パッチメタル層、第２絶縁層１７、上部透明導電層をこの順で有している。ゲートメタル層は、ゲートバスラインＧＬ、ＴＦＴのゲート電極３、ゲート接続配線３ｓｇ、ゲート接続部３ｐを含む。ソースメタル層は、ソースバスラインＳＬ、ＴＦＴのソース電極７Ｓおよびドレイン電極７Ｄを含む。パッチメタル層は、パッチ電極１５、ＳＧ用パッチ接続部１５ｓｇ、トランスファー端子用パッチ接続部１５ｐを含む。上部透明導電層は、各端子部の上部接続部１９ｓ、１９ｇ、１９ｃ、１９ｐを含む。
図２３Ａ（ａ）〜図２３Ｄ（ｎ）は、ＴＦＴ基板１０７の製造方法の一例を示す工程断面図である。これらの図は、それぞれ、図２２Ａ（ａ）〜（ｅ）に対応する断面を示している。各層の材料、厚さ、形成方法などは、図５を参照しながら前述した方法と同様であれば適宜説明を省略する。
まず、図２３Ａ（ａ）に示すように、誘電体基板１上に、スパッタ法などによって、ゲート用導電膜３’を形成する。ここでは、ゲート用導電膜３’として、Ａｌ膜（１５０ｎｍ）およびＭｏＮ膜（１０ｎｍ）をこの順で含む積層膜を用いる。次いで、ゲート用導電膜３’をパターニングすることにより、図２３Ａ（ｂ）に示すように、ゲート電極３、ゲートバスラインＧＬ、下部容量電極３Ｃ、ＣＳバスラインＣＬ、ゲート接続部３ｐ、ゲート接続配線３ｓｇを含むゲートメタル層を得る。
この後、図２３Ａ（ｃ）に示すように、ゲートメタル層を覆うようにゲート絶縁層４、真性アモルファスシリコン膜５’およびｎ+型アモルファスシリコン膜６’をこの順で形成する。次いで、真性アモルファスシリコン膜５’およびｎ+型アモルファスシリコン膜６’をパターニングすることにより、図２３Ａ（ｄ）に示すように、島状の半導体層５およびコンタクト層６を得る。
次いで、図２３Ａ（ｅ）に示すように、ゲート絶縁層４上およびコンタクト層６上にソース用導電膜７’を形成する。ここでは、ソース用導電膜７’として、ＭｏＮ（厚さ：例えば１０ｎｍ）、Ａｌ（厚さ：例えば２００ｎｍ）およびＭｏＮ（厚さ：例えば１０ｎｍ）をこの順で積層した積層膜（ＭｏＮ／Ａｌ／ＭｏＮ）を形成する。
次いで、ソース用導電膜７’をパターニングすることによって、図２３Ｂ（ｆ）に示すように、ソースバスラインＳＬ（ソース接続部７ｓｇを含む）、ソース電極７Ｓ、上部容量電極７Ｃ、およびドレイン電極７Ｄを含むソースメタル層を形成する。このとき、コンタクト層６もエッチングされ、互いに分離されたソースコンタクト層６Ｓとドレインコンタクト層６Ｄとが形成される。このようにして、ＴＦＴ１０が得られる。
次に、図２３Ｂ（ｇ）に示すように、ＴＦＴ１０およびソースメタル層を覆うように第１絶縁層１１を形成する。この例では、第１絶縁層１１は、半導体層５のチャネル領域と接するように配置される。次いで、公知のフォトリソグラフィにより、図２３Ｂ（ｈ）に示すように、第１絶縁層１１およびゲート絶縁層４に、トランスファー端子部形成領域においてゲート接続部３ｐに達する開口部１２ｐと、ソース−ゲート接続部形成領域においてゲート接続配線３ｓｇに達する開口部１２ｓｇ（２）（不図示）とを設けるとともに、第１絶縁層１１に、ソース−ゲート接続部形成領域においてソースバスラインＳＬに達する開口部１２ｓｇ（１）と、アンテナ単位領域Ｕにおいてドレイン電極７Ｄに達する開口部１２ａとを形成する。
次いで、図２３Ｂ（ｉ）に示すように、第１絶縁層１１上および開口部１２ａ、１２ｐ、１２ｓｇ（１）、１２ｓｇ（２）内にパッチ用導電膜１５’を形成する。ここでは、パッチ用導電膜１５’として、Ａｌ膜（厚さ：例えば２０００ｎｍ）およびＭｏＮ膜（厚さ：例えば１０ｎｍ）をこの順で含む積層膜（ＭｏＮ／Ａｌ）を用いる。
次いで、公知のフォトリソグラフィプロセスにてパッチ用導電膜１５’をパターニングする。これにより、図２３Ｃ（ｊ）に示すように、アンテナ単位領域Ｕ内にパッチ電極１５、トランスファー端子部形成領域にトランスファー端子用パッチ接続部１５ｐ、ソース−ゲート接続部形成領域にＳＧ用パッチ接続部１５ｓｇを形成する。パッチ電極１５は、開口部１２ａ内でドレイン電極７Ｄと接する。トランスファー端子用パッチ接続部１５ｐは、開口部１２ｐ内でゲート接続部３ｐと接する。ＳＧ用パッチ接続部１５ｓｇは、開口部１２ｓｇ（１）内でソースバスラインＳＬと接し、図示しない開口部１２ｓｇ（２）内でゲート接続配線３ｓｇと接する。
パッチ用導電膜１５’のパターニングには、エッチング液として、例えばリン酸／硝酸／酢酸の混酸液を用いることができる。パッチ用導電膜１５’は比較的厚い（例えば０．４μｍ以上）ため、エッチング時間およびオーバーエッチング時間も長くなる。従って、パッチ用導電膜１５’のパターニングの際に、ゲート用導電膜およびソース用導電膜が十分に保護されていないと、これらのメタルもエッチングされてしまうおそれがある。詳細は後述する。本実施形態では、パッチ用導電膜１５’のパターニングの際に、端子部形成領域におけるゲート接続配線３ｓｇは無機絶縁膜で覆われている。また、ソース−ゲート接続部形成領域におけるソースバスラインＳＬのうち無機絶縁膜から露出した部分上には、ＳＧ用パッチ接続部１５ｓｇとしてパッチ用導電膜１５’が残される。このように、ゲート用導電膜およびソース用導電膜が無機絶縁膜（ゲート絶縁層４および第１絶縁層１１）あるいはパッチ用導電膜１５’で保護された状態で、パッチ用導電膜１５’のパターニングを行うことができるので、上記のような問題は生じない。
次いで、図２３Ｃ（ｋ）に示すように、パッチメタル層および第１絶縁層１１上に第２絶縁層１７を形成する。この後、例えばフッ素系ガスを用いたドライエッチングにより、第２絶縁層１７のエッチングを行う。これにより、図２３Ｄ（ｌ）に示すように、トランスファー部形成領域にトランスファー端子用パッチ接続部１５ｐの一部を露出する開口部１８ｐを形成する。また、このエッチング工程では、端子部形成領域において、第２絶縁層１７、第１絶縁層１１およびゲート絶縁層４が一括してエッチングされ、ゲート接続配線３ｓｇを露出する開口部１８ｓが形成される。得られた開口部１８ｓの側壁では、第２絶縁層１７、第１絶縁層１１およびゲート絶縁層４の側面が整合する。
次に、図２３Ｄ（ｍ）に示すように、第２絶縁層１７上、および開口部１８ｓ、１８ｓｇ、１８ｐ内に、例えばスパッタ法により透明導電膜１９’を形成する。透明導電膜として、例えば厚さ７０ｎｍのＩＴＯ膜を用いる。次いで、透明導電膜１９’をパターニングする。これにより、図２３Ｄ（ｎ）に示すように、開口部１８ｐ内でトランスファー端子用パッチ接続部１５ｐと接するトランスファー端子用上部接続部１９ｐ、および開口部１８ｓ内でゲート接続配線３ｓｇと接するソース端子用上部接続部１９ｓを形成する。これにより、トランスファー端子部ＰＴおよびソース端子部ＳＴが得られる。なお、図示していないが、ＣＳ端子部ＣＴおよびゲート端子部ＧＴも、ソース端子部ＳＴと同様の方法で形成され得る。このようにして、ＴＦＴ基板１０７が製造される。
・変形例１
以下、図面を参照しながら、変形例１のＴＦＴ基板を説明する。
変形例１のＴＦＴ基板は、ソース端子部ＳＴが、パッチ電極１５と同じ導電膜から形成された接続部（ソース端子用パッチ接続部）を有する点で、ＴＦＴ基板１０７と異なる。以下の説明では、ＴＦＴ基板１０７と異なる点を主に説明する。
図２４は、変形例１のＴＦＴ基板１０８を示す模式的な平面図である。図２５Ａ（ａ）〜（ｅ）は、それぞれ、ＴＦＴ基板１０８の模式的な断面図である。図２５Ａ（ａ）は、図２４に示すＡ−Ａ’線に沿ったアンテナ単位領域Ｕの断面、図２５Ａ（ｂ）は、図２４に示すＢ−Ｂ’線に沿ったトランスファー端子部ＰＴの断面、図２５Ａ（ｃ）は、図２４に示すＣ−Ｃ’線に沿ったソース−ゲート接続部ＳＧの断面、図２５Ａ（ｄ）は、図２４に示すＤ−Ｄ’線に沿ったソース端子部ＳＴの断面、図２５Ａ（ｅ）は、図２４に示すＥ−Ｅ’線およびＦ−Ｆ’線に沿ったトランスファー端子部ＰＴの断面を示している。図２５Ｂは、ソース−ゲート接続部ＳＧおよびソース端子部ＳＴの模式的な断面図である。図２５Ｂは、図２４に示すＧ−Ｇ’線に沿った断面を示している。
ソース端子部ＳＴは、図２４、図２５Ａ（ｄ）および図２５Ｂに示すように、ゲート接続配線３ｓｇと、ゲート接続配線３ｓｇを覆うゲート絶縁層４および第１絶縁層１１と、ソース端子用パッチ接続部１５ｓと、ソース端子用パッチ接続部１５ｓを覆う第２絶縁層１７と、ソース端子用上部接続部１９ｓとを有している。ソース端子用パッチ接続部１５ｓは、ゲート絶縁層４および第１絶縁層１１に設けられた開口部１２ｓ内でゲート接続配線３ｓｇと接している。ソース端子用上部接続部１９ｓは、第２絶縁層１７に設けられた開口部１８ｓ内でソース端子用パッチ接続部１５ｓと接している。従って、ソース端子用上部接続部１９ｓは、ソース端子用パッチ接続部１５ｓを介してゲート接続配線３ｓｇと電気的に接続されている。
ソース端子部ＳＴ以外の構成は、ＴＦＴ基板１０７と同様である。図示する例では、ゲート端子部ＧＴおよびＣＳ端子部ＣＴは、ＴＦＴ基板１０７におけるソース端子部ＳＴと同様の構成を有している（図２２（ｄ）参照）。なお、これらの端子部も、変形例１におけるソース端子部ＳＴと同様に、パッチ接続部が設けられた構成を有していてもよい。
本変形例によると、ソース端子部ＳＴの高さを、トランスファー端子部ＰＴおよびソース−ゲート接続部ＳＧの高さと略同じにすることができる。これにより、ＴＦＴ基板１０８とスロット基板とを貼り合わせしたときに、トランスファー部における導電性ビーズを介した電気的接続を安定に得ることができる。
図２６Ａ（ａ）〜図２６Ｄ（ｎ）は、ＴＦＴ基板１０８の製造方法の一例を示す工程断面図である。これらの図は、それぞれ、図２５Ａ（ａ）〜（ｅ）に対応する断面を示している。以下では、ＴＦＴ基板１０７の製造方法と異なる点のみを説明する。
図２６Ａ（ａ）〜図２６Ｂ（ｇ）に示すように、ゲートメタル層、ゲート絶縁層４、ＴＦＴ１０、ソースメタル層および第１絶縁層１１を形成する。これらの工程は、図２３Ａ（ａ）〜図２３Ｂ（ｇ）に示す工程と同様である。
次いで、第１絶縁層１１およびゲート絶縁層４のエッチングを行う。ここでは、ソース端子部形成領域においてもゲート絶縁層４および第１絶縁層１１のエッチングを行う点で、図２３Ｂ（ｈ）に示すエッチング工程と異なる。これにより、図２６Ｂ（ｈ）に示すように、ドレイン電極７Ｄを露出する開口部１２ａ、ゲート接続部３ｐを露出する開口部１２ｐ、ソースバスラインＳＬを露出する開口部１２ｓｇ（１）、ゲート接続配線３ｓｇを露出する開口部１２ｓｇ（２）（不図示）に加えて、ソース端子部形成領域にゲート接続配線３ｓｇを露出する開口部１２ｓを形成する。
次いで、図２６Ｂ（ｉ）に示すように、第１絶縁層１１上および開口部１２ａ、開口部１２ｓ、１２ｓｇ（１）、１２ｓｇ（２）、１２ｐ内にパッチ用導電膜１５’を形成する。
この後、公知のフォトリソグラフィプロセスにてパッチ用導電膜１５’をパターニングする。ここでは、ソース端子部形成領域においてパッチ用導電膜１５’を除去せずに、ソース端子用パッチ接続部１５ｓとして残す点で、図２３Ｂ（ｈ）に示す工程と異なる。これにより、図２６Ｃ（ｊ）に示すように、アンテナ単位領域Ｕ内にパッチ電極１５、トランスファー端子部形成領域にトランスファー端子用パッチ接続部１５ｐ、ソース−ゲート接続部形成領域にＳＧ用パッチ接続部１５ｓｇ、ソース端子部形成領域にソース端子用パッチ接続部１５ｓを形成する。ソース端子用パッチ接続部１５ｓは開口部１２ｓ内でゲート接続配線３ｓｇと接する。
本変形例では、パッチ用導電膜１５’のパターニングの際に、ソース接続部７ｓｇのうち無機絶縁膜（ゲート絶縁層４および第１絶縁層１１）から露出した部分上、ゲート接続配線３ｓｇのうち無機絶縁膜から露出した部分上では、いずれも、パッチ用導電膜１５’が除去されずに残る。ソース接続部７ｓｇおよびゲート接続配線３ｓｇが無機絶縁膜またはパッチ用導電膜１５’で保護された状態で、パッチ用導電膜１５’をパターニングできるので、ソース接続部７ｓｇおよびゲート接続配線３ｓｇが意図せずにエッチングされることを抑制できる。
次いで、図２６Ｃ（ｋ）に示すように、パッチメタル層および第１絶縁層１１上に第２絶縁層１７を形成する。この後、第２絶縁層１７のエッチングを行う。これにより、図２６Ｃ（ｌ）に示すように、トランスファー部形成領域にトランスファー端子用パッチ接続部１５ｐの一部を露出する開口部１８ｐ、ソース端子部形成領域にソース端子用パッチ接続部１５ｓの一部を露出する開口部１８ｓが形成される。
次に、図２６Ｄ（ｍ）に示すように、第２絶縁層１７上、および開口部１８ｓ、１８ｓｇ、１８ｐ内に透明導電膜１９’を形成する。次いで、透明導電膜１９’をパターニングすることにより、図２３Ｄ（ｎ）に示すように、開口部１８ｐ内でトランスファー端子用パッチ接続部１５ｐと接するトランスファー端子用上部接続部１９ｐ、および、開口部１８ｓ内でソース端子用パッチ接続部１５ｓと接するソース端子用上部接続部１９ｓを形成する。これにより、トランスファー端子部ＰＴおよびソース端子部ＳＴが得られる。なお、図示していないが、この例では、ＣＳ端子部ＣＴおよびゲート端子部ＧＴは、ＴＦＴ基板１０７のソース端子部ＳＴと同様の方法で形成され得る。このようにして、ＴＦＴ基板１０８が製造される。
・変形例２
以下、図面を参照しながら、変形例２のＴＦＴ基板を説明する。
変形例２のＴＦＴ基板は、端子用の上部接続部１９ｓ、１９ｇなどを含む透明導電層（以下、上部透明導電層）の他に、第１絶縁層１１とパッチメタル層との間にさらなる透明導電層（以下、下部透明導電層）を有する点で、ＴＦＴ基板１０７と異なる。
以下の説明では、ＴＦＴ基板１０７と異なる点を主に説明する。
図２７は、変形例２のＴＦＴ基板１０９を示す模式的な平面図である。図２８Ａ（ａ）〜（ｅ）は、それぞれ、ＴＦＴ基板１０９の模式的な断面図である。図２８Ａ（ａ）は、図２７に示すＡ−Ａ’線に沿ったアンテナ単位領域Ｕの断面、図２８Ａ（ｂ）は、図２７に示すＢ−Ｂ’線に沿ったトランスファー端子部ＰＴの断面、図２８Ａ（ｃ）は、図２７に示すＣ−Ｃ’線に沿ったソース−ゲート接続部ＳＧの断面、図２８Ａ（ｄ）は、図２７に示すＤ−Ｄ’線に沿ったソース端子部ＳＴの断面、図２８Ａ（ｅ）は、図２７に示すＥ−Ｅ’線およびＦ−Ｆ’線に沿ったトランスファー端子部ＰＴの断面を示している。また、図２８Ｂは、ソース−ゲート接続部ＳＧおよびソース端子部ＳＴの模式的な断面図である。図２８Ｂは、図２７に示すＧ−Ｇ’線に沿った断面を示している。
この例では、下部透明導電層は、ソース−ゲート接続部ＳＧに配置されたＳＧ用透明接続部２０ｓｇ、トランスファー端子部ＰＴに配置されたトランスファー端子用透明接続部２０ｐ、およびアンテナ単位領域ＵにおいてＴＦＴ１０とパッチ電極１５とを接続するパッチ電極用透明接続部２０ａを含んでいる。
ＳＧ用透明接続部２０ｓｇは、図２７、図２８Ａ（ｃ）および図２８Ｂに示すように、ソース−ゲート接続部ＳＧにおいて、ソースバスラインＳＬとゲート接続配線３ｓｇとを電気的に接続する導電体部である。ＳＧ用透明接続部２０ｓｇは、第１絶縁層１１上、開口部１２ｓｇ（１）内および開口部１２ｓｇ（２）内に配置されており、開口部１２ｓｇ（１）内でソースバスラインＳＬと接し、開口部１２ｓｇ（２）内でゲート接続配線３ｓｇと接している。ＳＧ用透明接続部２０ｓｇ上にはＳＧ用パッチ接続部１５ｓｇが配置されている。その他の構成は、ＴＦＴ基板１０７におけるソース−ゲート接続部ＳＧと同様である。
パッチ電極用透明接続部２０ａは、図２７および図２８Ａ（ａ）に示すように、パッチ電極１５とドレイン電極７Ｄとの間に形成されている。パッチ電極用透明接続部２０ａは、第１絶縁層１１上および開口部１２ａ内に配置され、開口部１２ａ内でドレイン電極７Ｄと接している。パッチ電極用透明接続部２０ａ上にはパッチ電極１５が配置されている。パッチ電極１５はパッチ電極用透明接続部２０ａを介してドレイン電極７Ｄと電気的に接続されている。なお、パッチ電極用透明接続部２０ａが設けられていなくてもよい。その場合、図２２Ａ（ａ）に示す構成と同様に、パッチ電極１５とドレイン電極７Ｄとが開口部１２ａ内で直接接していてもよい。
トランスファー端子用透明接続部２０ｐは、図２７および図２８Ａ（ｂ）に示すように、トランスファー端子部ＰＴにおいて、ゲート接続部３ｐとトランスファー端子用パッチ接続部１５ｐとの間に形成されている。トランスファー端子用透明接続部２０ｐは、第１絶縁層１１上および開口部１２ｐ内に配置され、開口部１２ｐ内でゲート接続部３ｐと接している。トランスファー端子用透明接続部２０ｐ上にはトランスファー端子用パッチ接続部１５ｐが配置されている。トランスファー端子用パッチ接続部１５ｐはトランスファー端子用透明接続部２０ｐを介してゲート接続部３ｐと電気的に接続されている。この例では、隣接するゲートバスラインＧＬの間において、複数のトランスファー端子用透明接続部２０ｐが離散的に設けられ、これらのトランスファー端子用透明接続部２０ｐの上面と接するように１つのトランスファー端子用パッチ接続部１５ｐが配置されている。なお、トランスファー端子用透明接続部２０ｐが設けられていなくてもよい。その場合、図２２Ａ（ｂ）に示す構成と同様に、トランスファー端子用パッチ接続部１５ｐとゲート接続部３ｐとが開口部１２ｐ内で直接接していてもよい。
各端子部ＳＴ、ＧＴ、ＣＴは、ＴＦＴ基板１０７における各端子部と同様の構成を有する。
図２９Ａ（ａ）〜図２９Ｄ（ｐ）は、ＴＦＴ基板１０９の製造方法の一例を示す工程断面図である。これらの図は、それぞれ、図２８Ａ（ａ）〜（ｅ）に対応する断面を示している。以下では、ＴＦＴ基板１０７の製造方法と異なる点のみを説明する。
図２９Ａ（ａ）〜図２９Ｂ（ｈ）に示すように、ゲートメタル層、ゲート絶縁層４、ＴＦＴ１０、ソースメタル層および第１絶縁層１１を形成する。次いで、第１絶縁層１１に開口部１２ａ、１２ｓｇを設け、第１絶縁層１１およびゲート絶縁層４に開口部１２ｐを設ける。これらの工程は、図２３Ａ（ａ）〜図２３Ｂ（ｈ）に示す工程と同様である。
次いで、図２９Ｂ（ｉ）に示すように、第１絶縁層１１上および開口部１２ａ、１２ｓｇ、１２ｐ内に、例えばスパッタ法により透明導電膜（厚さ：５０ｎｍ以上２００ｎｍ以下）２０’を形成する。透明導電膜２０’として、例えばＩＴＯ（インジウム・錫酸化物）膜、ＩＺＯ膜、ＺｎＯ膜（酸化亜鉛膜）などを用いることができる。ここでは、透明導電膜として、厚さが例えば７０ｎｍのＩＴＯ膜を用いる。
この後、透明導電膜２０’をパターニングすることにより、図２９Ｂ（ｊ）に示すように、パッチ電極用透明接続部２０ａ、トランスファー端子用透明接続部２０ｐ、ＳＧ用透明接続部２０ｓｇを形成する。パッチ電極用透明接続部２０ａは、開口部１２ａ内でドレイン電極７Ｄと接する。トランスファー端子用透明接続部２０ｐは、開口部１２ｐ内でゲート接続部３ｐと接する。ＳＧ用透明接続部２０ｓｇは、開口部１２ｓｇ（１）内でソースバスラインＳＬと接するとともに、不図示の開口部１２ｓｇ（２）内でゲート接続配線３ｓｇと接する。
この後、図２９Ｃ（ｋ）〜図２９Ｄ（ｐ）に示すように、パッチ用導電膜１５’の形成およびパターニング、第２絶縁層１７の形成およびパターニング、透明導電膜１９’の形成およびパターニングを行う。これらの工程は、図２３Ｂ（ｉ）〜図２３Ｄ（ｎ）に示す工程と同様である。このようにして、ＴＦＴ基板１０９が製造される。
なお、本変形例でも、図２３Ｃ（ｊ）に示すパターニング工程と同様に、ゲート用導電膜およびソース用導電膜はいずれも、無機絶縁膜（ゲート絶縁層４および第１絶縁層１１）で覆われているか、あるいは、パッチ用導電膜１５’で覆われているので、ゲート用導電膜およびソース用導電膜が受けるエッチングダメージを抑制できる。例えば、端子部形成領域におけるゲート接続配線３ｓｇは無機絶縁膜で覆われている。また、ソース接続部７ｓｇのうち無機絶縁膜から露出した部分はパッチ用導電膜１５’で覆われている。
変形例２では、下部透明導電層を利用してソースバスラインＳＬとゲート接続配線３ｓｇとの接続を行うので、ＳＧ用パッチ接続部１５ｓｇは、これらを接続するように配置されていなくてもよい。ＳＧ用パッチ接続部１５ｓｇは、開口部１２ｓｇ（１）または開口部１２ｓｇ（２）と重なるように配置されていればよい。
例えば図３０Ａおよび図３０Ｂに示すように、ソース−ゲート接続部ＳＧは、開口部１２ｓｇ（１）内でソースバスラインＳＬと接するＳＧ用パッチ接続部１５ｓｇ（１）と、開口部１２ｓｇ（２）内でゲート接続配線３ｓｇと接するＳＧ用パッチ接続部１５ｓｇ（２）とを有し、ＳＧ用パッチ接続部１５ｓｇ（１）とＳＧ用パッチ接続部１５ｓｇ（２）とは間隔を空けて配置されていてもよい。その他の構造は、ＴＦＴ基板１０９のソース−ゲート接続部ＳＧと同様である。ＳＧ用パッチ接続部１５ｓｇ（１）、１５ｓｇ（２）は、パッチ用導電膜１５’のパターニングの際にソース接続部７ｓｇおよびゲート接続配線３ｓｇを保護するために設けられていればよく、少なくとも開口部１２ｓｇ（１）および開口部１２ｓｇ（２）内にそれぞれ配置されていればよい。
図３０に示すソース−ゲート接続部ＳＧは、図２９を参照しながら前述した方法と同様の方法で製造され得る。
・変形例３
以下、図面を参照しながら、変形例３のＴＦＴ基板を説明する。
変形例３のＴＦＴ基板は、図２７および図２８Ａを参照しながら前述したＴＦＴ基板１０９と同様に、第１絶縁層１１とパッチメタル層との間に下部透明導電層を有する。変形例３は、下部透明導電層を用いて各端子部の上部接続部を形成している点、およびソース−ゲート接続部にパッチ接続部が設けられていない点で、ＴＦＴ基板１０９と異なる。
以下の説明では、ＴＦＴ基板１０９と異なる点を主に説明する。
図３１は、変形例３のＴＦＴ基板１１０を示す模式的な平面図である。図３２Ａ（ａ）〜（ｅ）は、それぞれ、ＴＦＴ基板１１０の模式的な断面図である。図３２Ａ（ａ）は、図３１に示すＡ−Ａ’線に沿ったアンテナ単位領域Ｕの断面、図３２Ａ（ｂ）は、図３１に示すＢ−Ｂ’線に沿ったトランスファー端子部ＰＴの断面、図３２Ａ（ｃ）は、図３１に示すＣ−Ｃ’線に沿ったソース−ゲート接続部ＳＧの断面、図３２Ａ（ｄ）は、図３１に示すＤ−Ｄ’線に沿ったソース端子部ＳＴの断面、図３２Ａ（ｅ）は、図３１に示すＥ−Ｅ’線およびＦ−Ｆ’線に沿ったトランスファー端子部ＰＴの断面を示している。また、図３２Ｂは、ソース−ゲート接続部ＳＧおよびソース端子部ＳＴの模式的な断面図である。図３２Ｂは、図３１に示すＧ−Ｇ’線に沿った断面を示している。
この例では、下部透明導電層は、ＳＧ用透明接続部２０ｓｇ、トランスファー端子用透明接続部２０ｐおよびパッチ電極用透明接続部２０ａに加えて、各端子部に配置されたソース端子用上部接続部２０ｓ、ゲート端子用上部接続部２０ｇ、ＣＳ端子用上部接続部２０ｃを含む。
ＴＦＴ基板１１０のソース−ゲート接続部ＳＧでは、図３１および図３２Ａ（ｃ）に示すように、下部透明導電層内に形成されたＳＧ用透明接続部２０ｓｇによって、ソースバスラインＳＬとゲート接続配線３ｓｇとが電気的に接続されている。ＳＧ用透明接続部２０ｓｇは第２絶縁層１７で覆われている。ＴＦＴ基板１１０のソース−ゲート接続部ＳＧは、ＳＧ用透明接続部２０ｓｇと第２絶縁層１７との間にパッチ接続部が設けられていない。
ＴＦＴ基板１１０のソース端子部ＳＴは、ゲート接続配線３ｓｇと、ゲート接続配線３ｓｇを覆うゲート絶縁層４および第１絶縁層１１と、下部透明導電層内に形成されたソース端子用上部接続部２０ｓと、第２絶縁層１７とを有する。ソース端子用上部接続部２０ｓは、第１絶縁層１１上、およびゲート絶縁層４および第１絶縁層１１に設けられた開口部１２ｓ内に配置され、開口部１２ｓ内でゲート接続配線３ｓｇと接している。第２絶縁層１７は、ソース端子用上部接続部２０ｓ上に形成されており、ソース端子用上部接続部２０ｓの少なくとも一部を露出する開口部１８ｓを有する。
ゲート端子部ＧＴおよびＣＳ端子部ＣＴも、ソース端子部ＳＴと同様の構造を有している。すなわち、ゲート端子部ＧＴでは、下部透明導電層内に形成されたゲート端子用上部接続部２０ｇは、ゲート絶縁層４および第１絶縁層１１に設けられた開口部１２ｇ内で、ゲートバスラインＧＬと接している。ゲート端子用上部接続部２０ｇの少なくとも一部は第２絶縁層１７に形成された開口部１８ｇによって露出している。ＣＳ端子部ＣＴでは、下部透明導電層内に形成されたＣＳ端子用上部接続部２０ｃは、ゲート絶縁層４および第１絶縁層１１に設けられた開口部１２ｃ内で、ＣＳバスラインＣＬと接している。ＣＳ端子用上部接続部２０ｃの少なくとも一部は第２絶縁層１７に形成された開口部１８ｃによって露出している。
このように、ＴＦＴ基板１０９では、上部透明導電層を用いてソース端子用上部接続部１９ｓ、ゲート端子用上部接続部１９ｇおよびＣＳ端子用上部接続部１９ｃを形成しているのに対し、ＴＦＴ基板１１０では、下部透明導電層を用いてソース端子用上部接続部２０ｓ、ゲート端子用上部接続部２０ｇおよびＣＳ端子用上部接続部２０ｃを形成している。
図３３Ａ（ａ）〜図３３Ｄ（ｐ）は、ＴＦＴ基板１１０の製造方法の一例を示す工程断面図である。これらの図は、それぞれ、図３２Ａ（ａ）〜図３２Ａ（ｅ）に対応する断面を示している。以下では、ＴＦＴ基板１０９の製造方法と異なる点のみを説明する。
図３３Ａ（ａ）〜図３３Ｂ（ｇ）に示すように、ゲートメタル層、ゲート絶縁層４、ＴＦＴ１０、ソースメタル層および第１絶縁層１１を形成する。これらの工程は、図２９Ａ（ａ）〜図２９Ｂ（ｇ）に示す工程と同様である。
次いで、図３３Ｂ（ｈ）に示すように、第１絶縁層１１およびゲート絶縁層４のエッチングを行う。本変形例では、ソース端子部形成領域において、ゲート絶縁層４および第１絶縁層１１に、ゲート接続配線３ｓｇに達する開口部１２ｓを形成する点で、ＴＦＴ基板１０９の製造方法と異なる。
次いで、図３３Ｂ（ｉ）に示すように、第１絶縁層１１上および開口部１２ａ、１２ｐ、２ｓｇ、１２ｓ内に透明導電膜２０’を形成する。この後、透明導電膜２０’のパターニングを行う。これにより、図３３Ｂ（ｊ）に示すように、パッチ電極用透明接続部２０ａ、トランスファー端子用透明接続部２０ｐ、ＳＧ用透明接続部２０ｓｇ、ソース端子用上部接続部２０ｓを形成する。パッチ電極用透明接続部２０ａは、開口部１２ａ内でドレイン電極７Ｄと接する。トランスファー端子用透明接続部２０ｐは、開口部１２ｐ内でゲート接続部３ｐと接する。ＳＧ用透明接続部２０ｓｇは、開口部１２ｓｇ（１）内でソースバスラインＳＬと接するとともに、不図示の開口部１２ｓｇ（２）内でゲート接続配線３ｓｇと接する。ソース端子用上部接続部２０ｓは、開口部１２ｓ内でゲート接続配線３ｓｇと接する。
この後、図３３Ｃ（ｋ）に示すように、第１絶縁層１１上およびパッチ電極用透明接続部２０ａ、トランスファー端子用透明接続部２０ｐ、ＳＧ用透明接続部２０ｓｇ、ソース端子用上部接続部２０ｓ上にパッチ用導電膜１５’を形成する。次いで、図３３Ｃ（ｌ）に示すように、パッチ用導電膜１５’のパターニングを行い、パッチ電極１５、トランスファー端子用パッチ接続部１５ｐを形成する。ここでは、ソース−ゲート接続部形成領域および各端子部形成領域から、パッチ用導電膜１５’を除去する。ＳＧ用透明接続部２０ｓｇ上にパッチ用導電膜１５’を残さない点で、ＴＦＴ基板１０９と異なる。
パッチ用導電膜１５’のパターニングの際には、ソース−ゲート接続部形成領域のソース接続部７ｓｇ、端子部形成領域のゲート接続配線３ｓｇは、それぞれ、下部透明導電膜から形成されたＳＧ用透明接続部２０ｓｇ、ソース端子用上部接続部２０ｓで覆われているので、ソース接続部７ｓｇおよびゲート接続配線３ｓｇへのエッチングダメージを抑制できる。
続いて、図３３Ｃ（ｍ）に示すように、パッチメタル層上に第２絶縁層１７を形成する。この後、図３３Ｄ（ｎ）に示すように、第２絶縁層１７のパターニングを行い、トランスファー端子用パッチ接続部１５ｐの一部を露出する開口部１８ｐ、およびソース端子用上部接続部２０ｓの一部を露出する開口部１８ｓを形成する。
次いで、図３３Ｄ（ｏ）に示すように、第２絶縁層１７上および開口部１８ｐ、１８ｓ、１８ｓｇ内に透明導電膜１９’を形成する。この後、透明導電膜１９’のパターニングを行う。これにより、図３３Ｄ（ｐ）に示すように、開口部１８ｐ内でトランスファー端子用パッチ接続部１５ｐと接するトランスファー端子用上部接続部１９ｐを形成する。このようにして、ＴＦＴ基板１１０が製造される。なお、ゲート端子部ＧＴおよびＣＳ端子部ＣＴは、ソース端子部ＳＴと同様の方法で製造され得る。
上述してきたように、本実施形態によると、パッチメタル層または透明導電層を利用してソース−ゲート接続部ＳＧを形成することが可能である。ＴＦＴ基板１０７、１０８はパッチメタル層を利用するので、別個に透明導電層を設けるＴＦＴ基板１０９、１１０よりも、製造工程で使用するフォトマスクの枚数を低減できる。
また、ＴＦＴ基板１０８では、パッチ用導電膜１５’のパターニング工程において、ソース−ゲート接続部形成領域および端子部形成領域にパッチ用導電膜１５’を残存させるので、これらの領域におけるゲート用導電膜およびソース用導電膜に対するエッチングダメージを抑制できる。
一方、ＴＦＴ基板１０７およびＴＦＴ基板１０９では、パッチ用導電膜１５’のパターニング工程において、ソース−ゲート接続部形成領域にパッチ用導電膜１５’を残存させるので、開口部１２ｓｇ（１）および開口部１２ｓｇ（２）内に露出したゲート用導電膜およびソース用導電膜に対するエッチングダメージを抑制できる。また、パッチ用導電膜１５’のパターニング後に端子部の開口部を形成する。このため、各端子部領域のゲート用導電膜が無機絶縁層（ゲート絶縁層４および第１絶縁層１１）で覆われた状態で、パッチ用導電膜１５’のパターニングを行うことができる。従って、端子部形成領域におけるゲート用導電膜に対するエッチングダメージを抑制できる。
さらに、ＴＦＴ基板１１０では、パッチ用導電膜１５’のパターニング工程において、ソース−ゲート接続部形成領域および端子部形成領域に透明導電膜２０’を残存させているので、これらの領域におけるゲート用導電膜およびソース用導電膜に対するエッチングダメージを低減できる。
ただし、エッチングダメージを低減する観点からは、ＴＦＴ基板１１０よりもＴＦＴ基板１０７、１０８、１０９の構造が好ましい。ＴＦＴ基板１１０のパッチ用導電膜１５’のパターニング工程（図３３Ｃ（ｌ））では、ソース−ゲート接続部形成領域におけるソース接続部７ｓｇおよびソース端子部形成領域におけるゲート接続配線３ｓｇは、透明導電膜２０’で覆われている。しかしながら、透明導電膜（例えばＩＴＯ膜）２０’は粗い膜であるため、エッチング液が透明導電膜２０’を浸透し、その下方にある金属膜までエッチングされることがある。これに対し、ＴＦＴ基板１０７、１０８、１０９では、ソース接続部７ｓｇおよびゲート接続配線３ｓｇは、パッチ用導電膜１５’または無機絶縁膜（第１絶縁層１１およびゲート絶縁層４）で保護されているので、より確実にエッチングダメージを低減できる。
本発明の実施形態による走査アンテナは、必要に応じて、例えばプラスチック製の筺体に収容される。筺体にはマイクロ波の送受信に影響を与えない誘電率εMが小さい材料を用いることが好ましい。また、筺体の送受信領域Ｒ１に対応する部分には貫通孔を設けてもよい。さらに、液晶材料が光に曝されないように、遮光構造を設けてもよい。遮光構造は、例えば、ＴＦＴ基板１０１の誘電体基板１および／またはスロット基板２０１の誘電体基板５１の側面から誘電体基板１および／または５１内を伝播し、液晶層に入射する光を遮光するように設ける。誘電異方性ΔεMが大きな液晶材料は、光劣化しやすいものがあり、紫外線だけでなく、可視光の中でも短波長の青色光も遮光することが好ましい。遮光構造は、例えば、黒色の粘着テープなどの遮光性のテープを用いることによって、必要な個所に容易に形成できる。
本発明による実施形態は、例えば、移動体（例えば、船舶、航空機、自動車）に搭載される衛星通信や衛星放送用の走査アンテナおよびその検査に用いられる。
１ ：誘電体基板
２ ：下地絶縁膜
３ ：ゲート電極
３ｓｇ ：ゲート接続配線
３ｐ ：ゲート接続部
４ ：ゲート絶縁層
５ ：半導体層
６Ｄ ：ドレインコンタクト層
６Ｓ ：ソースコンタクト層
７Ｄ ：ドレイン電極
７Ｓ ：ソース電極
７ｐ ：ソース接続配線
７ｓｇ ：ソース接続部
１１ ：第１絶縁層
１５ ：パッチ電極
１５ｅ ：パッチ電極のエッジ
１５ｓｇ、１５ｐ、１５ｓ ：パッチ接続部
１７ ：第２絶縁層
１２ａ、１２ｓ、１２ｇ、１２ｃ、１２ｐ、１２ｓｇ（１）、１２ｓｇ（２） ：開口部１８ｇ、１８ｓ、１８ｐ、１８ｃ ：開口部
１９ｇ、２０ｇ ：ゲート端子用上部接続部
１９ｐ ：トランスファー端子用上部接続部
１９ｓ、２０ｓ ：ソース端子用上部接続部
２０ｐ ：トランスファー端子用透明接続部
２０ｓｇ ：ＳＧ用透明接続部
２１ ：アライメントマーク
２３ ：保護導電層
５４ ：誘電体層（空気層）
５５ ：スロット電極
５５Ｌ ：下層
５５Ｍ ：主層
５５Ｕ ：上層
５５ｃ ：コンタクト面
５６ ：ソリッド部
５６ｅ ：ソリッド部のエッジ
５７ ：スロット
５８ ：第４絶縁層
６０ ：上部接続部
６５ ：反射導電板
６８ ：ヒーター用抵抗膜
７０ ：給電装置
７１ ：導電性ビーズ
７２ ：給電ピン
７３ ：シール部
１０１、１０２、１０３、１０４、１０５、１０６、１０７、１０８、１０９、１１０
：ＴＦＴ基板
２０１、２０３、２０４、２０６ ：スロット基板
１０００、１０００Ａ、１０００Ｂ、１０００Ｃ、１０００Ｄ、１０００Ｅ：走査アンテナ
ＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４、ＣＨ５、ＣＨ６ ：コンタクトホール
ＣＬ ：ＣＳバスライン
ＧＤ ：ゲートドライバ
ＧＬ ：ゲートバスライン
ＧＴ ：ゲート端子部
ＳＤ ：ソースドライバ
ＳＧ ：ソース−ゲート接続部
ＳＬ ：ソースバスライン
ＳＴ ：ソース端子部
ＰＴ ：トランスファー端子部
ＩＴ ：端子部
ＬＣ ：液晶層
Ｒ１ ：送受信領域
Ｒ２ ：非送受信領域
Ｒｓ ：シール領域
Ｕ、Ｕ１、Ｕ２ ：アンテナ単位、アンテナ単位領域

Claims (16)

  1. 複数のアンテナ単位領域を含む送受信領域と、前記送受信領域以外の領域に位置する非送受信領域とを含み、
    前記複数のアンテナ単位領域のそれぞれは、ＴＦＴと、前記ＴＦＴのドレイン電極に電気的に接続されたパッチ電極とを含む、ＴＦＴ基板であって、
    誘電体基板と、
    前記誘電体基板に支持された、複数のゲートバスラインを含むゲートメタル層と、
    前記ゲートメタル層上に配置されたゲート絶縁層と、
    前記ゲート絶縁層上に配置され、かつ、複数のソースバスラインを含むソースメタル層と、
    前記ソースメタル層上に配置された第１絶縁層と、
    前記第１絶縁層上に配置され、かつ、前記パッチ電極を含むパッチメタル層と
    を有し、
    前記ＴＦＴのソース電極は前記複数のソースバスラインの１つに電気的に接続され、前記ＴＦＴのゲート電極は前記複数のゲートバスラインの１つに電気的に接続されており、
    前記ゲートメタル層は、前記非送受信領域に配置され、かつ、前記複数のゲートバスラインとは電気的に分離された複数のゲート接続配線をさらに含み、
    前記複数のソースバスラインのそれぞれは、前記複数のゲート接続配線の１つと導電体部を介して電気的に接続されており、
    前記導電体部は、前記ゲート絶縁層および前記第１絶縁層に設けられた第２開口部内で前記ゲート接続配線と接し、かつ、前記第１絶縁層に設けられた第１開口部内で前記ソースバスラインと接しており、
    前記パッチメタル層は、前記第１開口部内および／または前記第２開口部内に位置する第１パッチ接続部をさらに含み、
    前記第１パッチ接続部は前記導電体部を含むか、あるいは、前記導電体部上に配置されている、ＴＦＴ基板。
  2. 前記第１パッチ接続部は前記導電体部を含む、請求項１に記載のＴＦＴ基板。
  3. 前記第１絶縁層と前記パッチメタル層との間に配置された下部透明導電層をさらに有し、
    前記下部透明導電層は前記導電体部を含み、
    前記第１パッチ接続部は前記導電体部上に配置されている、請求項１に記載のＴＦＴ基板。
  4. 前記第１パッチ接続部は、前記第１開口部内および前記第２開口部内に配置されている、請求項３に記載のＴＦＴ基板。
  5. 前記パッチメタル層は、前記第１パッチ接続部と間隔を空けて配置された他のパッチ接続部をさらに有し、
    前記第１パッチ接続部は前記第１開口部内に配置されており、前記他のパッチ接続部は前記第２開口部内に配置されている、請求項３に記載のＴＦＴ基板。
  6. 前記パッチメタル層上に配置された第２絶縁層と、
    前記第２絶縁層上に配置され、かつ、端子用上部接続部を含む上部透明導電層と、
    前記非送受信領域に配置されたソース端子部と
    をさらに有し、
    前記ソース端子部は、
    前記ゲート接続配線と、
    前記ゲート接続配線に電気的に接続された前記端子用上部接続部と
    を有する、請求項２から５のいずれかに記載のＴＦＴ基板。
  7. 前記端子用上部接続部は、前記ゲート絶縁層、前記第１絶縁層および前記第２絶縁層に設けられた第３開口部内で前記ゲート接続配線と接する、請求項６に記載のＴＦＴ基板。
  8. 前記パッチメタル層は、前記非送受信領域に位置する第２パッチ接続部をさらに含み、
    前記ソース端子部において、
    前記第２パッチ接続部は、前記ゲート絶縁層および前記第１絶縁層に設けられた第４開口部内で前記ゲート接続配線と接し、
    前記端子用上部接続部は、前記第２絶縁層に設けられた第５開口部内で前記第２パッチ接続部と接する、請求項６に記載のＴＦＴ基板。
  9. 複数のアンテナ単位領域を含む送受信領域と、前記送受信領域以外の領域に位置する非送受信領域とを含み、
    前記複数のアンテナ単位領域のそれぞれは、ＴＦＴと、前記ＴＦＴのドレイン電極に電気的に接続されたパッチ電極とを含む、ＴＦＴ基板であって、
    誘電体基板と、
    前記誘電体基板に支持された、複数のゲートバスラインを含むゲートメタル層と、
    前記ゲートメタル層上に配置されたゲート絶縁層と、
    前記ゲート絶縁層上に配置され、かつ、複数のソースバスラインを含むソースメタル層と、
    前記ソースメタル層上に配置された第１絶縁層と、
    前記第１絶縁層上に配置され、かつ、前記パッチ電極を含むパッチメタル層と、
    前記パッチメタル層上に配置された第２絶縁層と、
    前記第２絶縁層上に配置された上部透明導電層と
    を有し、
    前記ＴＦＴのソース電極は前記複数のソースバスラインの１つに電気的に接続され、前記ＴＦＴのゲート電極は前記複数のゲートバスラインの１つに電気的に接続されており、
    前記ゲートメタル層は、前記非送受信領域に配置され、かつ、前記複数のゲートバスラインとは電気的に分離された複数のゲート接続配線をさらに含み、
    前記複数のソースバスラインのそれぞれは、前記複数のゲート接続配線の１つと導電体部を介して電気的に接続されており、
    前記第１絶縁層と前記パッチメタル層との間に配置された下部透明導電層をさらに有し、前記下部透明導電層は、前記ゲート絶縁層および前記第１絶縁層に設けられた第２開口部内で前記ゲート接続配線と接し、かつ、前記第１絶縁層に設けられた第１開口部内で前記ソースバスラインと接する前記導電体部を含む、ＴＦＴ基板。
  10. 前記パッチメタル層は、前記導電体部上であって、前記第１開口部内および／または前記第２開口部内に位置する第１パッチ接続部をさらに含む、請求項９に記載のＴＦＴ基板。
  11. 前記非送受信領域に配置されたソース端子部をさらに備え、
    前記下部透明導電層は、端子用上部接続部をさらに含み、
    前記ソース端子部は、前記ゲート接続配線と、前記端子用上部接続部とを含み、
    前記端子用上部接続部は、前記ゲート絶縁層および前記第１絶縁層に設けられた第３開口部内で前記ゲート接続配線に接している、請求項９に記載のＴＦＴ基板。
  12. 請求項１から１１のいずれかに記載のＴＦＴ基板と、
    前記ＴＦＴ基板と対向するように配置されたスロット基板と、
    前記ＴＦＴ基板と前記スロット基板との間に設けられた液晶層と、
    前記スロット基板の前記液晶層と反対側の表面に誘電体層を介して対向するように配置された反射導電板と
    を備え、
    前記スロット基板は、他の誘電体基板と、前記他の誘電体基板の前記液晶層側の表面に形成されたスロット電極とを有し、
    前記スロット電極は複数のスロットを有し、前記複数のスロットは、前記ＴＦＴ基板の前記複数のアンテナ単位領域における前記パッチ電極に対応して配置されている走査アンテナ。
  13. 請求項７に記載のＴＦＴ基板の製造方法であって、
    （ａ）前記誘電体基板上に前記ゲートメタル層、前記ゲート絶縁層および前記第１絶縁層を形成する工程と、
    （ｂ）前記ゲート絶縁層および前記第１絶縁層に前記ゲート接続配線の一部を露出する前記第２開口部を形成するとともに、前記第１絶縁層に前記ソースバスラインの一部を露出する前記第１開口部を形成する工程と、
    （ｃ）前記工程（ｂ）の後に、前記第１パッチ接続部を含む前記パッチメタル層を形成する工程であって、前記第１パッチ接続部は前記第１開口部内および前記第２開口部内に位置する、工程と、
    （ｄ）前記パッチメタル層上に前記第２絶縁層を形成する工程と、
    （ｅ）前記第２絶縁層、前記第１絶縁層および前記ゲート絶縁層に、前記ゲート接続配線の一部を露出する前記第３開口部を形成する工程と、
    （ｆ）前記第３開口部内に位置する前記端子用上部接続部を含む前記上部透明導電層を形成する工程と
    を包含するＴＦＴ基板の製造方法。
  14. 請求項３から５のいずれかに記載のＴＦＴ基板の製造方法であって、
    前記ＴＦＴ基板は、
    前記パッチメタル層上に配置された第２絶縁層と、
    前記第２絶縁層上に配置され、かつ、端子用上部接続部を含む上部透明導電層と、
    前記非送受信領域に配置されたソース端子部と
    をさらに有し、
    前記ソース端子部は、
    前記ゲート接続配線と、
    前記ゲート接続配線に電気的に接続された前記端子用上部接続部と
    を有し、
    前記端子用上部接続部は、前記ゲート絶縁層、前記第１絶縁層および前記第２絶縁層に設けられた第３開口部内で前記ゲート接続配線と接しており、
    前記製造方法は、
    （ａ）前記誘電体基板上に前記ゲートメタル層、前記ゲート絶縁層および前記第１絶縁層を形成する工程と、
    （ｂ）前記ゲート絶縁層および前記第１絶縁層に前記ゲート接続配線の一部を露出する前記第２開口部を形成するとともに、前記第１絶縁層に前記ソースバスラインの一部を露出する前記第１開口部を形成する工程と、
    （ｃ）前記工程（ｂ）の後に、前記第１パッチ接続部を含む前記パッチメタル層を形成する工程であって、前記第１パッチ接続部は前記第１開口部内および前記第２開口部内に位置する、工程と、
    （ｄ）前記パッチメタル層上に前記第２絶縁層を形成する工程と、
    （ｅ）前記第２絶縁層、前記第１絶縁層および前記ゲート絶縁層に、前記ゲート接続配線の一部を露出する前記第３開口部を形成する工程と、
    （ｆ）前記第３開口部内に位置する前記端子用上部接続部を含む前記上部透明導電層を形成する工程と
    を包含し、
    前記工程（ｂ）と前記工程（ｃ）との間に、前記導電体部を含む前記下部透明導電層を形成する工程をさらに包含する、ＴＦＴ基板の製造方法。
  15. 請求項８に記載のＴＦＴ基板の製造方法であって、
    （ａ）前記誘電体基板上に前記ゲートメタル層、前記ゲート絶縁層および前記第１絶縁層を形成する工程と、
    （ｂ）前記ゲート絶縁層および前記第１絶縁層に前記ゲート接続配線の一部を露出する前記第２開口部および前記第４開口部をそれぞれ形成するとともに、前記第１絶縁層に前記ソースバスラインの一部を露出する前記第１開口部を形成する工程と、
    （ｃ）前記工程（ｂ）の後に、前記第１パッチ接続部および前記第２パッチ接続部を含む前記パッチメタル層を形成する工程であって、前記第１パッチ接続部は前記第１開口部内および前記第２開口部内に位置し、前記第２パッチ接続部は前記第４開口部内に位置する、工程と、
    （ｄ）前記パッチメタル層上に前記第２絶縁層を形成する工程と、
    （ｅ）前記第２絶縁層に、前記第５開口部を形成する工程と、
    （ｆ）前記第５開口部内に位置する前記端子用上部接続部を含む前記上部透明導電層を形成する工程と
    を包含するＴＦＴ基板の製造方法。
  16. 請求項１１に記載のＴＦＴ基板の製造方法であって、
    （ａ）前記誘電体基板上に前記ゲートメタル層、前記ゲート絶縁層および前記第１絶縁層を形成する工程と、
    （ｂ）前記ゲート絶縁層および前記第１絶縁層に前記ゲート接続配線の一部を露出する前記第２開口部および前記第３開口部を形成するとともに、前記第１絶縁層に前記ソースバスラインの一部を露出する前記第１開口部を形成する工程と、
    （ｃ）前記導電体部および前記端子用上部接続部を含む前記下部透明導電層を形成する工程と、
    （ｄ）前記工程（ｃ）の後で前記パッチメタル層を形成する工程と
    を包含するＴＦＴ基板の製造方法。
JP2018518222A 2016-05-16 2017-05-08 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法 Active JP6618616B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016097836 2016-05-16
JP2016097836 2016-05-16
PCT/JP2017/017376 WO2017199777A1 (ja) 2016-05-16 2017-05-08 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2017199777A1 JPWO2017199777A1 (ja) 2019-03-14
JP6618616B2 true JP6618616B2 (ja) 2019-12-11

Family

ID=60325799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018518222A Active JP6618616B2 (ja) 2016-05-16 2017-05-08 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法

Country Status (4)

Country Link
US (1) US10573641B2 (ja)
JP (1) JP6618616B2 (ja)
CN (1) CN109155339B (ja)
WO (1) WO2017199777A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10707350B2 (en) * 2016-11-09 2020-07-07 Sharp Kabushiki Kaisha TFT substrate, scanning antenna provided with TFT substrate, and method for producing TFT substrate
WO2018186309A1 (ja) * 2017-04-07 2018-10-11 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
US10989946B2 (en) * 2019-02-21 2021-04-27 Innolux Corporation Electronic modulating device
US11431106B2 (en) 2019-06-04 2022-08-30 Sharp Kabushiki Kaisha TFT substrate, method for manufacturing TFT substrate, and scanned antenna
CN114008863A (zh) * 2019-06-27 2022-02-01 株式会社村田制作所 电子部件模块
CN114114973B (zh) * 2020-09-01 2024-01-23 京东方科技集团股份有限公司 显示面板双片生产控制方法及相关设备

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381157A (en) * 1991-05-02 1995-01-10 Sumitomo Electric Industries, Ltd. Monolithic microwave integrated circuit receiving device having a space between antenna element and substrate
JP2000022428A (ja) * 1998-06-29 2000-01-21 Toshiba Corp 無線通信装置
JP2002217640A (ja) 2001-01-17 2002-08-02 Radial Antenna Kenkyusho:Kk 平面アンテナ及び導波管
KR100858295B1 (ko) 2002-02-26 2008-09-11 삼성전자주식회사 반사-투과형 액정표시장치 및 이의 제조 방법
JP4764688B2 (ja) * 2004-10-22 2011-09-07 日本無線株式会社 トリプレート型平面スロットアンテナ
US8030643B2 (en) * 2005-03-28 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method the same
JP2007295044A (ja) 2006-04-20 2007-11-08 Matsushita Electric Ind Co Ltd フェーズドアレイアンテナ
JP2007116573A (ja) 2005-10-24 2007-05-10 Toyota Central Res & Dev Lab Inc アレーアンテナ
US7466269B2 (en) * 2006-05-24 2008-12-16 Wavebender, Inc. Variable dielectric constant-based antenna and array
JP2009037115A (ja) * 2007-08-03 2009-02-19 Sony Corp 半導体装置およびその製造方法、並びに表示装置
JPWO2009041119A1 (ja) * 2007-09-27 2011-01-20 シャープ株式会社 アンテナ装置、表示装置基板、液晶表示ユニット、表示システム、アンテナ装置の製造方法、ならびに表示装置基板の製造方法
CN101930134B (zh) 2009-06-19 2013-08-07 台均科技（深圳）有限公司 电磁感应式液晶面板及其制造方法和液晶显示器
JP6014041B2 (ja) 2010-10-15 2016-10-25 シーレイト リミテッド ライアビリティー カンパニーＳｅａｒｅｔｅ Ｌｌｃ 表面散乱アンテナ
KR101995082B1 (ko) 2010-12-03 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
EP2575211B1 (en) * 2011-09-27 2014-11-05 Technische Universität Darmstadt Electronically steerable planar phased array antenna
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9385435B2 (en) 2013-03-15 2016-07-05 The Invention Science Fund I, Llc Surface scattering antenna improvements
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10431899B2 (en) 2014-02-19 2019-10-01 Kymeta Corporation Dynamic polarization and coupling control from a steerable, multi-layered cylindrically fed holographic antenna
ES2935284T3 (es) 2014-02-19 2023-03-03 Kymeta Corp Antena holográfica que se alimenta de forma cilíndrica orientable
US10263331B2 (en) 2014-10-06 2019-04-16 Kymeta Corporation Device, system and method to mitigate side lobes with an antenna array
US9893435B2 (en) 2015-02-11 2018-02-13 Kymeta Corporation Combined antenna apertures allowing simultaneous multiple antenna functionality
US9887455B2 (en) 2015-03-05 2018-02-06 Kymeta Corporation Aperture segmentation of a cylindrical feed antenna
US9905921B2 (en) 2015-03-05 2018-02-27 Kymeta Corporation Antenna element placement for a cylindrical feed antenna
US10153550B2 (en) * 2015-10-15 2018-12-11 Sharp Kabushiki Kaisha Scanning antenna comprising a liquid crystal layer and method for manufacturing the same

Also Published As

Publication number Publication date
CN109155339A (zh) 2019-01-04
US20190296444A1 (en) 2019-09-26
JPWO2017199777A1 (ja) 2019-03-14
CN109155339B (zh) 2021-05-28
WO2017199777A1 (ja) 2017-11-23
US10573641B2 (en) 2020-02-25

Similar Documents

Publication Publication Date Title
JP6139043B1 (ja) Ｔｆｔ基板、それを用いた走査アンテナ、およびｔｆｔ基板の製造方法
JP6589058B2 (ja) 走査アンテナ
WO2017061526A1 (ja) 走査アンテナおよびその駆動方法
JP6618616B2 (ja) Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
WO2017115672A1 (ja) 走査アンテナおよびその製造方法
WO2018123696A1 (ja) Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
WO2017155084A1 (ja) 走査アンテナならびに走査アンテナの検査方法
JP6734934B2 (ja) Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
WO2018186281A1 (ja) Ｔｆｔ基板およびｔｆｔ基板を備えた走査アンテナ
WO2018186309A1 (ja) Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
US10749257B2 (en) TFT substrate, scanning antenna comprising TFT substrate, and TFT substrate production method
WO2017213084A1 (ja) Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
WO2017204114A1 (ja) 走査アンテナおよび走査アンテナの製造方法
WO2018186311A1 (ja) Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
WO2017130475A1 (ja) 走査アンテナ
JP6717970B2 (ja) Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
WO2018079350A1 (ja) Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
WO2018159607A1 (ja) Ｔｆｔ基板およびｔｆｔ基板を備えた走査アンテナ
WO2018021247A1 (ja) Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
WO2018038209A1 (ja) 走査アンテナおよび走査アンテナの製造方法
JP6554224B2 (ja) 走査アンテナ
WO2018030180A1 (ja) 走査アンテナ
WO2018016387A1 (ja) Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
WO2018131635A1 (ja) 走査アンテナおよび走査アンテナの製造方法
JP6598998B2 (ja) 走査アンテナ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191112

R150 Certificate of patent or registration of utility model

Ref document number: 6618616

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150