WO2017115672A1 - 走査アンテナおよびその製造方法 - Google Patents

走査アンテナおよびその製造方法 Download PDF

Info

Publication number
WO2017115672A1
WO2017115672A1 PCT/JP2016/087645 JP2016087645W WO2017115672A1 WO 2017115672 A1 WO2017115672 A1 WO 2017115672A1 JP 2016087645 W JP2016087645 W JP 2016087645W WO 2017115672 A1 WO2017115672 A1 WO 2017115672A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
layer
slot
dielectric substrate
electrode
Prior art date
Application number
PCT/JP2016/087645
Other languages
English (en)
French (fr)
Inventor
純平 高橋
真伸 水崎
箕浦 潔
坂井 彰
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US16/066,131 priority Critical patent/US10903247B2/en
Priority to CN201680076383.8A priority patent/CN108432047B/zh
Publication of WO2017115672A1 publication Critical patent/WO2017115672A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q13/00Waveguide horns or mouths; Slot antennas; Leaky-waveguide antennas; Equivalent structures causing radiation along the transmission path of a guided wave
    • H01Q13/20Non-resonant leaky-waveguide or transmission-line antennas; Equivalent structures causing radiation along the transmission path of a guided wave
    • H01Q13/22Longitudinal slot in boundary wall of waveguide or transmission line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00Antenna arrays or systems
    • H01Q21/0006Particular feeding systems
    • H01Q21/0012Radial guide fed arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00Antenna arrays or systems
    • H01Q21/0006Particular feeding systems
    • H01Q21/0037Particular feeding systems linear waveguide fed arrays
    • H01Q21/0043Slotted waveguides
    • H01Q21/005Slotted waveguides arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00Antenna arrays or systems
    • H01Q21/06Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061Two dimensional planar arrays
    • H01Q21/065Patch antenna array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/26Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
    • H01Q3/30Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array
    • H01Q3/34Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means
    • H01Q3/36Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means with variable phase-shifters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/44Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the electric or magnetic characteristics of reflecting, refracting, or diffracting devices associated with the radiating element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04Resonant antennas
    • H01Q9/0407Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/045Substantially flat resonant element parallel to ground plane, e.g. patch antenna with particular feeding means
    • H01Q9/0457Substantially flat resonant element parallel to ground plane, e.g. patch antenna with particular feeding means electromagnetically coupled to the feed line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells

Definitions

  • the present invention relates to a scanning antenna, and more particularly to a scanning antenna (also referred to as a “liquid crystal array antenna”) in which an antenna unit (sometimes referred to as an “element antenna”) has a liquid crystal capacity, and a method for manufacturing the same.
  • a scanning antenna also referred to as a “liquid crystal array antenna”
  • an antenna unit sometimes referred to as an “element antenna”
  • Antennas for mobile communications and satellite broadcasting require a function to change the beam direction (referred to as “beam scanning” or “beam steering”).
  • beam scanning As an antenna having such a function (hereinafter referred to as a “scanned antenna”), a phased array antenna having an antenna unit is known.
  • the conventional phased array antenna is expensive and has become an obstacle to popularization in consumer products. In particular, as the number of antenna units increases, the cost increases significantly.
  • Non-Patent Document 1 Since the dielectric constant of the liquid crystal material has frequency dispersion, in this specification, the dielectric constant in the microwave frequency band (also referred to as “dielectric constant for microwave”) is particularly referred to as “dielectric constant M ( ⁇ M )”. Will be written.
  • Patent Document 3 and Non-Patent Document 1 describe that a low-cost scanning antenna can be obtained by utilizing the technology of a liquid crystal display device (hereinafter referred to as “LCD”).
  • LCD liquid crystal display device
  • an object of the present invention is to provide a scanning antenna that can be mass-produced using a conventional LCD manufacturing technique and a manufacturing method thereof.
  • a scanning antenna is a scanning antenna in which a plurality of antenna units are arranged, and includes a first dielectric substrate, a plurality of TFTs supported by the first dielectric substrate, and a plurality of gate buses.
  • a substrate, a liquid crystal layer provided between the TFT substrate and the slot substrate, and a second main surface opposite to the first main surface of the second dielectric substrate are opposed to each other through a dielectric layer.
  • the slot electrode has a plurality of slots arranged corresponding to the plurality of patch electrodes, and the slot substrate includes the second dielectric substrate and the second dielectric substrate. Between the slot electrode, Further comprising an adhesive layer formed by the adhesive material curing type or light curing type.
  • the adhesive layer is formed of the thermosetting adhesive containing a polyimide resin.
  • Another scanning antenna is a scanning antenna in which a plurality of antenna units are arranged, and includes a first dielectric substrate, a plurality of TFTs supported on the first dielectric substrate, and a plurality of TFTs.
  • a TFT substrate having a gate bus line, a plurality of source bus lines, and a plurality of patch electrodes, a second dielectric substrate, and a slot electrode formed on the first main surface of the second dielectric substrate.
  • a slot substrate a liquid crystal layer provided between the TFT substrate and the slot substrate, and a second main surface opposite to the first main surface of the second dielectric substrate via a dielectric layer
  • a reflective conductive plate disposed so as to oppose the slot electrode, the slot electrode having a plurality of slots disposed corresponding to the plurality of patch electrodes, and the slot substrate being the second dielectric substrate.
  • the slot electrode Further comprising a formed adhesive layer, and arranged polymeric layer between the slot electrode and the adhesive layer.
  • the polymer layer is formed of a PET film or a PI film.
  • the polymer layer has a thickness of 5 ⁇ m or more and 200 ⁇ m or less.
  • the adhesive layer is formed of a thermosetting adhesive.
  • the thermosetting adhesive includes, for example, polyimide.
  • the slot electrode is formed of a Cu layer or an Al layer.
  • a method for manufacturing a scanning antenna according to an embodiment of the present invention is a scanning antenna in which a plurality of antenna units are arranged, and includes a first dielectric substrate, a plurality of TFTs supported on the first dielectric substrate, and a plurality of TFTs.
  • a TFT substrate having a gate bus line, a plurality of source bus lines, and a plurality of patch electrodes, a second dielectric substrate, and a slot electrode formed on the first main surface of the second dielectric substrate;
  • a reflective conductive plate disposed so as to oppose the slot electrode, the slot electrode having a plurality of slots disposed corresponding to the plurality of patch electrodes, and the slot substrate being the second dielectric substrate.
  • the slot electrode A method for manufacturing a scanning antenna further comprising an adhesive layer formed of a thermosetting adhesive between the step (a) of preparing the second dielectric substrate, and a thermosetting adhesive A step (b) of preparing a metal foil having a layer formed on one side; and a step (c) of attaching the metal foil so that the layer of the adhesive material adheres to the second dielectric substrate.
  • Another method of manufacturing a scanning antenna according to an embodiment of the present invention is a scanning antenna in which a plurality of antenna units are arranged, and includes a first dielectric substrate, a plurality of TFTs supported on the first dielectric substrate, A TFT substrate having a plurality of gate bus lines, a plurality of source bus lines, and a plurality of patch electrodes, a second dielectric substrate, and a slot formed on the first main surface of the second dielectric substrate.
  • a slot substrate having electrodes, a liquid crystal layer provided between the TFT substrate and the slot substrate, and a dielectric layer on a second main surface of the second dielectric substrate opposite to the first main surface.
  • the slot electrode has a plurality of slots arranged corresponding to the plurality of patch electrodes
  • the slot substrate has the second dielectric plate disposed opposite to each other.
  • Body board and slot power A scanning antenna, and a polymer layer disposed between the slot electrode and the adhesive layer, the method comprising: forming a scanning antenna on the second dielectric substrate; A step (a) of forming the adhesive layer, a step (b) of preparing a laminate film in which a polymer film and a metal foil are laminated, and a step (c) of attaching the laminate film on the adhesive layer. Including.
  • a method of manufacturing a scanning antenna comprising: a scanning antenna in which a plurality of antenna units are arranged; a first dielectric substrate; and a plurality of TFTs supported on the first dielectric substrate.
  • a TFT substrate having a plurality of gate bus lines, a plurality of source bus lines, and a plurality of patch electrodes, a second dielectric substrate, and a first main surface of the second dielectric substrate.
  • a method of manufacturing a scanning antenna further comprising: an adhesive layer formed between the second electrode and a polymer layer disposed between the slot electrode and the adhesive layer; (A), a step (b) of preparing a laminate film in which a polymer film having a thermosetting adhesive layer formed on one side and a metal foil are laminated, and the second dielectric And a step (c) of attaching the laminate film so that the layer of the adhesive material adheres to the substrate.
  • the metal foil is a Cu foil or an Al foil.
  • any one of the above manufacturing methods further includes a step of placing the adhesive layer in a reduced pressure environment before the step (c).
  • a TFT substrate is a TFT substrate having a dielectric substrate and a plurality of antenna unit regions arranged on the dielectric substrate, and a transmission / reception region including the plurality of antenna unit regions; A non-transmission / reception region located in a region other than the transmission / reception region, wherein each of the plurality of antenna unit regions is a thin film transistor supported by the dielectric substrate, and includes a gate electrode, a semiconductor layer, and the gate electrode And a thin film transistor including a gate insulating layer located between the semiconductor layer, a source electrode and a drain electrode electrically connected to the semiconductor layer, and covering the thin film transistor, and the drain electrode of the thin film transistor A first insulating layer having an exposed first opening; and formed on the first insulating layer and in the first opening; A patch electrode electrically connected to the drain electrode of the transistor, the patch electrode including a metal layer, and the thickness of the metal layer is greater than the thickness of the source electrode and the drain electrode of the thin film transistor .
  • the TFT substrate may further include a second insulating layer that covers the patch electrode.
  • the metal layer may have a thickness of 1 ⁇ m to 30 ⁇ m.
  • the TFT substrate may further include a resistance film formed on the dielectric substrate and a heater terminal connected to the resistance film in the transmission / reception region.
  • the TFT substrate further includes a transfer terminal portion disposed in the non-transmission / reception region, the transfer terminal portion including a patch connection portion formed of the same conductive film as the patch electrode, and the patch connection.
  • a second insulating layer having a second opening extending over the portion and exposing a part of the patch connecting portion; and the patch connecting portion formed on the second insulating layer and in the second opening. And an upper transparent electrode electrically connected to each other.
  • the TFT substrate further includes a gate terminal portion, and the gate terminal portion is formed of the same conductive film as the gate electrode, and the gate bus line extends on the gate bus line.
  • a gate terminal contact hole exposing a part of the gate bus line is formed in the layer and the second insulating layer, and the upper connection portion for the gate terminal is formed on the second insulating layer and the gate terminal contact. It is disposed in the hole and is in contact with the gate bus line in the gate terminal contact hole.
  • the TFT substrate further includes a transfer terminal portion disposed in the non-transmission / reception region, and the transfer terminal portion includes a source connection wiring formed of the same conductive film as the source electrode, and the source connection.
  • a first insulating layer extending on the wiring and having a third opening exposing a part of the source connection wiring and a fourth opening exposing another part of the source connection wiring;
  • a patch connecting portion formed on the insulating layer and in the third opening; and an upper transparent electrode formed on the first insulating layer and in the fourth opening.
  • the patch connecting portion includes the source It is electrically connected to the upper transparent electrode via a connection wiring, the patch connecting portion is formed of the same conductive film as the patch electrode, and the second insulating layer is formed of the transformer. It is extended on ⁇ over the terminal portion, covering the patch connecting portion, and has an opening to expose at least a portion of said upper transparent electrode.
  • the TFT substrate further includes a transfer terminal portion disposed in the non-transmission / reception region, and the transfer terminal portion is formed of the same conductive film as the patch electrode on the first insulating layer.
  • the second insulating layer has an opening extending on the protective conductive layer and exposing a part of the protective conductive layer.
  • the TFT substrate further includes a gate terminal portion, and the gate terminal portion is formed of the same conductive film as the gate electrode, and the gate bus line extends on the gate bus line.
  • the gate insulating layer and the first insulating layer include the gate terminal upper connection portion.
  • An exposed gate terminal contact hole is formed, and the upper connection portion for the gate terminal is disposed on the first insulating layer and in the gate terminal contact hole, and the gate bus line is formed in the gate terminal contact hole.
  • the second insulating layer is extended on the gate terminal upper connection portion, and is open to expose a part of the gate terminal upper connection portion. Having.
  • a scanning antenna is provided between any of the TFT substrates described above, a slot substrate disposed so as to face the TFT substrate, and the TFT substrate and the slot substrate.
  • a liquid crystal layer, and a reflective conductive plate disposed on the surface of the slot substrate opposite to the liquid crystal layer so as to face the dielectric layer, the slot substrate including another dielectric substrate;
  • a slot electrode formed on a surface of the other dielectric substrate on the liquid crystal layer side, the slot electrode has a plurality of slots, and the plurality of slots are the plurality of antenna units of the TFT substrate. It is arranged corresponding to the patch electrode in the region.
  • a scanning antenna is provided between any of the TFT substrates described above, a slot substrate disposed so as to face the TFT substrate, and between the TFT substrate and the slot substrate.
  • a liquid crystal layer and a reflective conductive plate disposed on the surface of the slot substrate opposite to the liquid crystal layer so as to face each other with a dielectric layer interposed therebetween, and the slot substrate is connected to another dielectric substrate.
  • the slot electrode is disposed corresponding to the patch electrode in the unit region, and the slot electrode is connected to the transfer terminal portion of the TFT substrate.
  • a manufacturing method of a TFT substrate includes a transmission / reception region including a plurality of antenna unit regions and a non-transmission / reception region other than the transmission / reception region, and each of the plurality of antenna unit regions includes a thin film transistor and a patch.
  • a method of manufacturing a TFT substrate including an electrode comprising: (a) a step of forming a thin film transistor on a dielectric substrate; and (b) forming a first insulating layer so as to cover the thin film transistor, and forming the first insulating layer on the first insulating layer.
  • said patch electrode comprises a metal layer, the thickness of the metal layer is greater than the thickness of the source electrode and the drain electrode of the thin film transistor.
  • a gate conductive film is formed on a dielectric substrate, and a plurality of gate bus lines and gate electrodes of the thin film transistors are formed by patterning the gate conductive film ( a1), a step (a2) of forming a gate insulating layer covering the plurality of gate bus lines and the gate electrode, a step (a3) of forming a semiconductor layer of the thin film transistor on the gate insulating layer, A source conductive film is formed on the semiconductor layer and the gate insulating layer, and a plurality of source bus lines and a source electrode and a drain electrode in contact with the semiconductor layer are formed by patterning the source conductive film, and a thin film transistor (A4).
  • the TFT substrate further includes a gate terminal portion and a transfer terminal portion in the non-transmission / reception region
  • the step (c) is patch connection to the non-transmission / reception region by patterning the conductive film for patch electrodes.
  • the TFT substrate further includes a gate terminal portion and a transfer terminal portion in the non-transmission / reception region
  • the step (a4) includes source connection wiring in the non-transmission / reception region by patterning of the source conductive film.
  • the step (b) includes forming a first opening in the first insulating layer, a third opening exposing a part of the source connection wiring, and the source connection wiring. Including a step of forming a fourth opening exposing the other part of the gate terminal contact hole and a gate terminal contact hole exposing a part of the gate bus line, between the step (b) and the step (c).
  • step (c) includes the step of patterning the patch electrode conductive film, Forming a transfer terminal portion by forming a patch connection portion in contact with the source connection wiring within the opening, wherein the transfer terminal portion includes the patch connection portion and the upper transparent electrode via the source connection wiring.
  • step (d) a step of forming an opening in the second insulating layer to expose a part of the upper transparent electrode and a part of the gate terminal upper connection part.
  • the TFT substrate further includes a gate terminal portion and a transfer terminal portion in the non-transmission / reception region, and the step (b) forms the first opening in the first insulating layer, and Forming a gate terminal contact hole exposing a part of the gate bus line, forming a transparent conductive film between the step (b) and the step (c), and patterning the transparent conductive film Forming a gate terminal upper connection portion in contact with the gate bus line in the gate terminal contact hole to obtain a gate terminal portion, wherein the step (c) is performed by patterning the patch electrode conductive film.
  • a step of forming a protective conductive layer, and after the step (d), the second insulating layer is provided with an opening exposing a part of the protective conductive layer and a part of the upper connection portion for the gate terminal.
  • the method further includes forming.
  • a scanning antenna is a scanning antenna in which a plurality of antenna units are arranged, and includes a first dielectric substrate, a plurality of TFTs supported on the first dielectric substrate, and a plurality of gates.
  • a TFT substrate having a bus line, a plurality of source bus lines, and a plurality of patch electrodes, a second dielectric substrate, and a slot having a slot electrode formed on the first main surface of the second dielectric substrate.
  • a substrate, a liquid crystal layer provided between the TFT substrate and the slot substrate, and a second main surface opposite to the first main surface of the second dielectric substrate are opposed to each other through a dielectric layer.
  • the slot electrode has a plurality of slots arranged corresponding to the plurality of patch electrodes, and each of the plurality of patch electrodes includes a corresponding TFT. Connect to drain The polarity of the voltage applied to each of the plurality of patch electrodes when the data signal is supplied from the corresponding source bus line during the period selected by the scanning signal supplied from the gate bus line of the corresponding TFT.
  • the frequency at which is inverted is 300 Hz or more.
  • the polarities of voltages applied to the plurality of patch electrodes are the same in an arbitrary frame.
  • polarities of voltages applied to the plurality of patch electrodes are opposite to each other between patch electrodes connected to adjacent gate bus lines.
  • the frequency at which the polarity of the voltage applied to each of the plurality of patch electrodes is inverted is 5 kHz or less.
  • the voltage applied to the slot electrode is an oscillating voltage that is 180 ° out of phase with the voltage applied to the plurality of patch electrodes.
  • a scanning antenna driving method is a scanning antenna in which a plurality of antenna units are arranged, and includes a first dielectric substrate, a plurality of TFTs supported on the first dielectric substrate, and a plurality of TFTs.
  • a TFT substrate having a gate bus line, a plurality of source bus lines, and a plurality of patch electrodes, a second dielectric substrate, and a slot electrode formed on the first main surface of the second dielectric substrate;
  • the polarity of the voltage applied to the record is inverted at frequencies above 300 Hz.
  • the polarity of the voltage applied to the slot electrode is inverted by shifting the polarity of the voltage applied to the plurality of patch electrodes by 180 °.
  • a scanning antenna that can be mass-produced using a conventional LCD manufacturing technique and a manufacturing method thereof are provided.
  • FIG. 1 It is sectional drawing which shows typically a part of scanning antenna 1000 of 1st Embodiment.
  • A) And (b) is a typical top view which shows the TFT substrate 101 and the slot substrate 201 in the scanning antenna 1000, respectively.
  • (A) And (b) is sectional drawing and the top view which show typically the antenna unit area
  • (A) to (c) are cross-sectional views schematically showing the gate terminal portion GT, the source terminal portion ST, and the transfer terminal portion PT of the TFT substrate 101, respectively.
  • 5 is a diagram illustrating an example of a manufacturing process of the TFT substrate 101.
  • FIG. 4 is a cross-sectional view schematically showing an antenna unit region U and a terminal part IT in the slot substrate 201.
  • FIG. 4 is a schematic cross-sectional view for explaining a transfer portion in the TFT substrate 101 and the slot substrate slot substrate 201.
  • FIG. (A)-(c) is sectional drawing which respectively shows the gate terminal part GT of the TFT substrate 102 in 2nd Embodiment, the source terminal part ST, and the transfer terminal part PT.
  • 5 is a diagram illustrating an example of a manufacturing process of the TFT substrate 102.
  • FIG. (A)-(c) is sectional drawing which respectively shows the gate terminal part GT of the TFT substrate 103 in 3rd Embodiment, the source terminal part ST, and the transfer terminal part PT.
  • 5 is a diagram illustrating an example of a manufacturing process of the TFT substrate 103.
  • FIG. 4 is a schematic cross-sectional view for explaining a transfer portion in the TFT substrate 103 and the slot substrate 203.
  • FIG. (A) is a schematic plan view of the TFT substrate 104 having the heater resistance film 68
  • (b) is a schematic plan view for explaining the sizes of the slot 57 and the patch electrode 15.
  • (A) And (b) is a figure which shows the typical structure of resistance heating structure 80a and 80b, and electric current distribution.
  • (A)-(c) is a figure which shows the typical structure and electric current distribution of resistance heating structure 80c-80e. It is a figure which shows the equivalent circuit of one antenna unit of the scanning antenna by embodiment of this invention.
  • (A)-(c), (e)-(g) is a figure which shows the example of the waveform of each signal used for the drive of the scanning antenna of embodiment, (d) performs dot inversion drive. It is a figure which shows the waveform of the display signal of the LCD panel.
  • (A)-(e) is a figure which shows the other example of the waveform of each signal used for the drive of the scanning antenna of embodiment.
  • (A)-(e) is a figure which shows the further another example of the waveform of each signal used for the drive of the scanning antenna of embodiment. It is sectional drawing which shows typically a part of scanning antenna 1000A by embodiment of this invention.
  • (A) to (c) are schematic views showing a method for manufacturing the slot substrate 201A included in the scanning antenna 1000A.
  • FIG. 1000B It is sectional drawing which shows typically a part of other scanning antenna 1000B by embodiment of this invention.
  • (A) to (d) are schematic views showing a method of manufacturing the slot substrate 201B included in the scanning antenna 1000B. It is an optical image which shows the state which observed the prototype slot substrate from the glass substrate 51 side. It is an optical image which shows the state which observed the prototype slot substrate from the glass substrate 51 side. The optical image which shows the state which observed the prototype slot substrate for the comparison from the glass substrate 51 side is shown.
  • (A) and (b) are laminates when nine slot substrates 201A for a scanning antenna having a transmission / reception region R1 with a diameter of 700 mm are manufactured using a 2160 mm (vertical) ⁇ 2460 (horizontal) mother substrate 51M.
  • FIG. 1 It is a schematic diagram which shows arrangement
  • (A) and (b) are laminates when six slot substrates 201A for a scanning antenna having a transmission / reception region R1 having a diameter of 800 mm are produced using a mother substrate 51M of 2160 mm (vertical) ⁇ 2460 (horizontal). It is a schematic diagram which shows arrangement
  • (A) is a schematic diagram which shows the structure of the conventional LCD900
  • (b) is typical sectional drawing of the LCD panel 900a.
  • TFT-LCD TFT type LCD
  • LCD transmissive TFT-LCD
  • a vertical electric field mode for example, a TN mode or a vertical alignment mode
  • a voltage is applied in the thickness direction of the liquid crystal layer
  • the frame frequency (typically twice the polarity reversal frequency) of the voltage applied to the liquid crystal capacitance of the LCD is 240 Hz even when driven at 4 ⁇ speed, for example, and the dielectric constant ⁇ of the liquid crystal layer as the dielectric layer of the liquid crystal capacitance of the LCD Is different from the dielectric constant M ( ⁇ M ) for microwaves (for example, satellite broadcasting, Ku band (12 to 18 GHz), K band (18 to 26 GHz), Ka band (26 to 40 GHz)).
  • the transmissive LCD 900 includes a liquid crystal display panel 900a, a control circuit CNTL, a backlight (not shown), a power supply circuit (not shown), and the like.
  • the liquid crystal display panel 900a includes a liquid crystal display cell LCC and a drive circuit including a gate driver GD and a source driver SD.
  • the drive circuit may be mounted on the TFT substrate 910 of the liquid crystal display cell LCC, or a part or all of the drive circuit may be integrated (monolithic) on the TFT substrate 910.
  • FIG. 29B schematically shows a cross-sectional view of a liquid crystal display panel (hereinafter, referred to as “LCD panel”) 900 a included in the LCD 900.
  • the LCD panel 900a includes a TFT substrate 910, a counter substrate 920, and a liquid crystal layer 930 provided therebetween.
  • Both the TFT substrate 910 and the counter substrate 920 have transparent substrates 911 and 921 such as glass substrates.
  • a plastic substrate may be used in addition to a glass substrate.
  • the plastic substrate is formed of, for example, a transparent resin (for example, polyester) and glass fiber (for example, a nonwoven fabric).
  • the display area DR of the LCD panel 900a is composed of pixels P arranged in a matrix.
  • a frame region FR that does not contribute to display is formed around the display region DR.
  • the liquid crystal material is sealed in the display region DR by a seal portion (not shown) formed so as to surround the display region DR.
  • the seal portion is formed by curing a sealing material including an ultraviolet curable resin and a spacer (for example, resin beads), and adheres and fixes the TFT substrate 910 and the counter substrate 920 to each other.
  • the spacer in the sealing material controls the gap between the TFT substrate 910 and the counter substrate 920, that is, the thickness of the liquid crystal layer 930 to be constant.
  • columnar spacers are formed using a UV curable resin in a light-shielded portion (for example, on the wiring) in the display region DR.
  • a light-shielded portion for example, on the wiring
  • a TFT 912 In the TFT substrate 910, a TFT 912, a gate bus line (scanning line) GL, a source bus line (display signal line) SL, a pixel electrode 914, an auxiliary capacitance electrode (not shown), a CS bus line (auxiliary capacitance) are formed on a transparent substrate 911. Line) (not shown) is formed.
  • the CS bus line is provided in parallel with the gate bus line.
  • the next stage gate bus line may be used as a CS bus line (CS on gate structure).
  • the pixel electrode 914 is covered with an alignment film (for example, a polyimide film) that controls the alignment of the liquid crystal.
  • the alignment film is provided in contact with the liquid crystal layer 930.
  • the TFT substrate 910 is often arranged on the backlight side (the side opposite to the observer).
  • the counter substrate 920 is often arranged on the viewer side of the liquid crystal layer 930.
  • the counter substrate 920 has a color filter layer (not shown), a counter electrode 924, and an alignment film (not shown) on the transparent substrate 921.
  • the counter electrode 924 is also referred to as a common electrode because it is provided in common to the plurality of pixels P constituting the display region DR.
  • the color filter layer includes a color filter (for example, a red filter, a green filter, and a blue filter) provided for each pixel P, and a black matrix (a light shielding layer) for shielding light unnecessary for display.
  • the black matrix is disposed so as to shield light between the pixels P in the display region DR and the frame region FR, for example.
  • the pixel electrode 914 of the TFT substrate 910, the counter electrode 924 of the counter substrate 920, and the liquid crystal layer 930 therebetween constitute a liquid crystal capacitor Clc.
  • Each liquid crystal capacitor corresponds to a pixel.
  • an auxiliary capacitor CS electrically connected in parallel with the liquid crystal capacitor Clc is formed.
  • the auxiliary capacitor CS typically includes an electrode having the same potential as the pixel electrode 914, an inorganic insulating layer (for example, a gate insulating layer (SiO 2 layer)), and an auxiliary capacitor electrode connected to the CS bus line. Composed.
  • the same common voltage as that of the counter electrode 924 is supplied from the CS bus line.
  • Factors that cause the voltage (effective voltage) applied to the liquid crystal capacitance Clc to decrease are (1) those based on the CR time constant, which is the product of the capacitance value C Clc of the liquid crystal capacitance Clc and the resistance value R, (2) There are interfacial polarization due to ionic impurities contained in the liquid crystal material and / or orientation polarization of liquid crystal molecules. Among these, the CR time constant contributes greatly to the liquid crystal capacitor Clc, and the CR time constant can be increased by providing the auxiliary capacitor CS electrically connected in parallel to the liquid crystal capacitor Clc.
  • the volume resistivity of the liquid crystal layer 930 which is a dielectric layer of the liquid crystal capacitance Clc, exceeds the order of 10 12 ⁇ ⁇ cm in the case of a widely used nematic liquid crystal material.
  • the display signal supplied to the pixel electrode 914 is the source bus line SL connected to the TFT 912 when the TFT 912 selected by the scanning signal supplied from the gate driver GD to the gate bus line GL is turned on.
  • This is a display signal supplied to.
  • the TFTs 912 connected to a certain gate bus line GL are simultaneously turned on, and at that time, a corresponding display signal is supplied from the source bus line SL connected to each TFT 912 of the pixel P in that row.
  • the first row for example, the uppermost row of the display surface
  • the mth row for example, the lowermost row of the display surface
  • An image (frame) is written and displayed. If the pixels P are arranged in a matrix of m rows and n columns, at least one source bus line SL is provided corresponding to each pixel column, and a total of at least n source bus lines SL are provided.
  • Such scanning is called line-sequential scanning, and the time until one pixel row is selected and the next row is selected is called a horizontal scanning period (1H).
  • the time until a row is selected is called the vertical scanning period (1V) or frame.
  • 1V (or one frame) is obtained by adding a blanking period to a period m ⁇ H for selecting all m pixel rows.
  • 1V 1 frame of the conventional LCD panel
  • the NTSC signal is an interlace signal
  • the frame frequency is 30 Hz
  • the field frequency is 60 Hz.
  • 1V (1/60 ) Drive in sec (60 Hz drive).
  • the LCD panel 900a is so-called AC driven.
  • frame inversion driving is performed in which the polarity of the display signal is inverted every frame (every vertical scanning period). For example, in a conventional LCD panel, polarity inversion is performed every 1/60 sec (the polarity inversion period is 30 Hz).
  • dot inversion driving or line inversion driving is performed in order to uniformly distribute pixels having different polarities of applied voltages even within one frame. This is because it is difficult to completely match the magnitude of the effective voltage applied to the liquid crystal layer between the positive polarity and the negative polarity. For example, if the volume resistivity of the liquid crystal material is on the order of 10 12 ⁇ ⁇ cm, flicker is hardly visually recognized if dot inversion or line inversion driving is performed every 1/60 sec.
  • the scanning signal and the display signal in the LCD panel 900a are supplied to the gate bus line GL and the source bus line SL from the gate driver GD and the source driver SD based on signals supplied from the control circuit CNTL to the gate driver GD and the source driver SD, respectively. Supplied.
  • the gate driver GD and the source driver SD are each connected to corresponding terminals provided on the TFT substrate 910.
  • the gate driver GD and the source driver SD may be mounted as a driver IC in the frame region FR of the TFT substrate 910, or may be formed monolithically in the frame region FR of the TFT substrate 910.
  • the counter electrode 924 of the counter substrate 920 is electrically connected to a terminal (not shown) of the TFT substrate 910 via a conductive portion (not shown) called transfer.
  • the transfer is formed, for example, so as to overlap the seal portion or by imparting conductivity to a part of the seal portion. This is to narrow the frame area FR.
  • a common voltage is directly or indirectly supplied to the counter electrode 924 from the control circuit CNTL. Typically, the common voltage is also supplied to the CS bus line as described above.
  • a scanning antenna using an antenna unit that utilizes the anisotropy (birefringence) of a large dielectric constant M ( ⁇ M ) of a liquid crystal material is a voltage applied to each liquid crystal layer of the antenna unit associated with a pixel of the LCD panel Is controlled to change the effective dielectric constant M ( ⁇ M ) of the liquid crystal layer of each antenna unit, thereby forming a two-dimensional pattern for each antenna unit having a different capacitance (for displaying images on the LCD).
  • a phase difference corresponding to the capacitance of each antenna unit is given to electromagnetic waves (for example, microwaves) emitted from or received by the antenna, and formed by antenna units having different capacitances.
  • Non-Patent Documents 1 to 4 and Non-Patent Documents 1 and 2 for the basic structure and operating principle of a scanning antenna using a liquid crystal material.
  • Non-Patent Document 2 discloses a basic structure of a scanning antenna in which spiral slots are arranged. For reference, the entire disclosures of Patent Documents 1 to 4 and Non-Patent Documents 1 and 2 are incorporated herein by reference.
  • the antenna unit in the scanning antenna according to the embodiment of the present invention is similar to the pixel of the LCD panel, the structure of the pixel of the LCD panel is different, and the arrangement of a plurality of antenna units is also different from the pixel of the LCD panel. The sequence is different.
  • a basic structure of a scanning antenna according to an embodiment of the present invention will be described with reference to FIG. 1 showing a scanning antenna 1000 of a first embodiment described in detail later.
  • the scanning antenna 1000 is a radial inline slot antenna in which slots are concentrically arranged.
  • the scanning antenna according to the embodiment of the present invention is not limited to this, and for example, the slot arrangement may be various known arrangements. Good.
  • FIG. 1 is a cross-sectional view schematically showing a part of the scanning antenna 1000 of the present embodiment, from a feeding pin 72 (see FIG. 2B) provided near the center of the concentrically arranged slots. A part of cross section along a radial direction is shown typically.
  • the scanning antenna 1000 includes a TFT substrate 101, a slot substrate 201, a liquid crystal layer LC disposed therebetween, a slot substrate 201, and a reflective conductive plate 65 disposed so as to face each other with the air layer 54 interposed therebetween. It has.
  • the scanning antenna 1000 transmits and receives microwaves from the TFT substrate 101 side.
  • the TFT substrate 101 includes a dielectric substrate 1 such as a glass substrate, a plurality of patch electrodes 15 formed on the dielectric substrate 1, and a plurality of TFTs 10. Each patch electrode 15 is connected to the corresponding TFT 10. Each TFT 10 is connected to a gate bus line and a source bus line.
  • the slot substrate 201 has a dielectric substrate 51 such as a glass substrate, and a slot electrode 55 formed on the liquid crystal layer LC side of the dielectric substrate 51.
  • the slot electrode 55 has a plurality of slots 57.
  • the reflective conductive plate 65 is disposed so as to face the slot substrate 201 with the air layer 54 interposed therebetween.
  • a layer formed of a dielectric having a low dielectric constant M with respect to microwaves for example, a fluororesin such as PTFE
  • the slot electrode 55, the reflective conductive plate 65, and the dielectric substrate 51 and the air layer 54 therebetween function as the waveguide 301.
  • the patch electrode 15, the portion of the slot electrode 55 including the slot 57, and the liquid crystal layer LC therebetween constitute an antenna unit U.
  • one patch electrode 15 is opposed to the portion of the slot electrode 55 including one slot 57 via the liquid crystal layer LC, thereby forming a liquid crystal capacitance.
  • the structure in which the patch electrode 15 and the slot electrode 55 face each other through the liquid crystal layer LC is similar to the structure in which the pixel electrode 914 and the counter electrode 924 of the LCD panel 900a shown in FIG. 29 face each other through the liquid crystal layer 930. Yes. That is, the antenna unit U of the scanning antenna 1000 and the pixel P in the LCD panel 900a have a similar configuration.
  • the antenna unit has a configuration similar to the pixel P in the LCD panel 900a in that it has an auxiliary capacitor (see FIGS. 13A and 16) electrically connected in parallel with the liquid crystal capacitor. ing. However, the scanning antenna 1000 has many differences from the LCD panel 900a.
  • the performance required for the dielectric substrates 1 and 51 of the scanning antenna 1000 is different from the performance required for the substrate of the LCD panel.
  • the dielectric substrates 1 and 51 for the antenna preferably have a small dielectric loss with respect to the microwave (the dielectric loss tangent with respect to the microwave is represented as tan ⁇ M ).
  • the tan ⁇ M of the dielectric substrates 1 and 51 is preferably approximately 0.03 or less, and more preferably 0.01 or less.
  • a glass substrate or a plastic substrate can be used.
  • a glass substrate is superior to a plastic substrate in terms of dimensional stability and heat resistance, and is suitable for forming circuit elements such as TFTs, wirings, and electrodes using LCD technology.
  • the material forming the waveguide is air and glass
  • the glass has a higher dielectric loss, so that the thinner the glass can reduce the waveguide loss, preferably 400 ⁇ m or less. And more preferably 300 ⁇ m or less.
  • the conductive material used for the electrodes is also different.
  • An ITO film is often used as a transparent conductive film for pixel electrodes and counter electrodes of LCD panels.
  • ITO has a large tan ⁇ M for microwaves and cannot be used as a conductive layer in an antenna.
  • the slot electrode 55 functions as a wall of the waveguide 301 together with the reflective conductive plate 65. Therefore, in order to suppress transmission of microwaves through the wall of the waveguide 301, it is preferable that the thickness of the wall of the waveguide 301, that is, the thickness of the metal layer (Cu layer or Al layer) is large.
  • the electromagnetic wave is attenuated to 1/20 (-26 dB), and if it is 5 times, it is attenuated to about 1/150 (-43 dB). ing. Therefore, if the thickness of the metal layer is 5 times the skin depth, the electromagnetic wave transmittance can be reduced to 1%. For example, for a microwave of 10 GHz, if a Cu layer having a thickness of 3.3 ⁇ m or more and an Al layer having a thickness of 4.0 ⁇ m or more are used, the microwave can be reduced to 1/150.
  • the slot electrode 55 is preferably formed of a relatively thick Cu layer or Al layer.
  • the thickness of the Cu layer or Al layer there is no particular upper limit to the thickness of the Cu layer or Al layer, and it can be set as appropriate in consideration of the film formation time and cost.
  • Use of the Cu layer provides the advantage that it can be made thinner than using the Al layer.
  • the relatively thick Cu layer or Al layer can be formed not only by the thin film deposition method used in the LCD manufacturing process, but also by other methods such as attaching Cu foil or Al foil to the substrate.
  • the thickness of the metal layer is, for example, 2 ⁇ m or more and 30 ⁇ m or less. When forming by using a thin film deposition method, the thickness of the metal layer is preferably 5 ⁇ m or less.
  • an aluminum plate or a copper plate having a thickness of several millimeters can be used as the reflective conductive plate 65.
  • the patch electrode 15 preferably has a low sheet resistance in order to avoid a loss that changes to heat when vibration of free electrons in the vicinity of the slot is induced to vibration of free electrons in the patch electrode. Since the waveguide 301 is not configured as described above, a Cu layer or an Al layer having a thickness smaller than that of the slot electrode 55 can be used. From the viewpoint of mass productivity, it is preferable to use an Al layer rather than a Cu layer, and the thickness of the Al layer is preferably, for example, 1 ⁇ m to 2 ⁇ m.
  • the arrangement pitch of the antenna units U is greatly different from the pixel pitch.
  • the wavelength ⁇ is 25 mm, for example.
  • the pitch of the antenna unit U is ⁇ / 4 or less and / or ⁇ / 5 or less, it is 6.25 mm or less and / or 5 mm or less. This is more than 10 times larger than the pixel pitch of the LCD panel. Therefore, the length and width of the antenna unit U are also about 10 times larger than the pixel length and width of the LCD panel.
  • the arrangement of the antenna units U may be different from the arrangement of the pixels in the LCD panel.
  • an example in which concentric circles are arranged for example, see Japanese Patent Application Laid-Open No. 2002-217640
  • the present invention is not limited to this.
  • they are arranged in a spiral shape. Also good.
  • they may be arranged in a matrix.
  • the characteristics required for the liquid crystal material of the liquid crystal layer LC of the scanning antenna 1000 are different from the characteristics required for the liquid crystal material of the LCD panel.
  • the LCD panel changes the polarization state by giving a phase difference to the polarization of visible light (wavelength 380 nm to 830 nm) by changing the refractive index of the liquid crystal layer of the pixel (for example, rotating the polarization axis direction of linearly polarized light, or , Changing the degree of circular polarization of circularly polarized light).
  • the scanning antenna 1000 changes the phase of the microwave excited (re-radiated) from each patch electrode by changing the capacitance value of the liquid crystal capacitance of the antenna unit U.
  • the liquid crystal layer preferably has a large anisotropy ( ⁇ M ) of dielectric constant M ( ⁇ M ) with respect to microwaves, and preferably has a small tan ⁇ M.
  • ⁇ M described in M. Wittek et al., SID 2015 DIGESTpp. 824-826 is 4 or more and tan ⁇ M is 0.02 or less (all values are 19 Gz).
  • a liquid crystal material having a ⁇ M of 0.4 or more and a tan ⁇ M of 0.04 or less described in Kuki, Polymer 55, Aug. pp. 599-602 (2006) can be used.
  • the dielectric constant of a liquid crystal material has frequency dispersion, but the dielectric anisotropy ⁇ M for microwaves has a positive correlation with the refractive index anisotropy ⁇ n for visible light. Therefore, it can be said that the liquid crystal material for the antenna unit for the microwave is preferably a material having a large refractive index anisotropy ⁇ n for visible light.
  • the refractive index anisotropy ⁇ n of the liquid crystal material for LCD is evaluated by the refractive index anisotropy with respect to light having a wavelength of 550 nm.
  • nematic liquid crystal having ⁇ n of 0.3 or more, preferably 0.4 or more is used for an antenna unit for microwaves.
  • ⁇ n is preferably 0.4 or less.
  • the thickness of the liquid crystal layer is, for example, 1 ⁇ m to 500 ⁇ m.
  • FIG. 1 is a schematic partial cross-sectional view near the center of the scanning antenna 1000 as described in detail.
  • FIGS. 2A and 2B show the TFT substrate 101 and the slot substrate 201 in the scanning antenna 1000, respectively. It is a typical top view.
  • the scanning antenna 1000 has a plurality of antenna units U arranged two-dimensionally.
  • a plurality of antenna units are arranged concentrically.
  • the region of the TFT substrate 101 and the region of the slot substrate 201 corresponding to the antenna unit U are referred to as “antenna unit region”, and the same reference symbol U as that of the antenna unit is given.
  • an area defined by a plurality of antenna unit areas arranged two-dimensionally in the TFT substrate 101 and the slot substrate 201 is referred to as a “transmission / reception area R1”.
  • An area other than the transmission / reception area R1 is referred to as a “non-transmission / reception area R2”.
  • the non-transmission / reception region R2 is provided with a terminal portion, a drive circuit, and the like.
  • FIG. 2A is a schematic plan view showing the TFT substrate 101 in the scanning antenna 1000.
  • the transmission / reception region R1 has a donut shape when viewed from the normal direction of the TFT substrate 101.
  • the non-transmission / reception region R2 includes a first non-transmission / reception region R2a located at the center of the transmission / reception region R1 and a second non-transmission / reception region R2b located at the periphery of the transmission / reception region R1.
  • the outer diameter of the transmission / reception region R1 is, for example, 200 mm to 1500 mm, and is set according to the amount of communication.
  • each antenna unit region U includes a TFT and a patch electrode electrically connected to the TFT.
  • the source electrode of the TFT is electrically connected to the source bus line SL
  • the gate electrode is electrically connected to the gate bus line GL.
  • the drain electrode is electrically connected to the patch electrode.
  • a seal area Rs is arranged so as to surround the transmission / reception area R1.
  • a seal material (not shown) is applied to the seal region Rs. The sealing material adheres the TFT substrate 101 and the slot substrate 201 to each other and encloses liquid crystal between the substrates 101 and 201.
  • a gate terminal portion GT, a gate driver GD, a source terminal portion ST, and a source driver SD are provided outside the seal region Rs in the non-transmission / reception region R2.
  • Each of the gate bus lines GL is connected to the gate driver GD via the gate terminal portion GT.
  • Each of the source bus lines SL is connected to the source driver SD via the source terminal portion ST.
  • the source driver SD and the gate driver GD are formed on the dielectric substrate 1, but one or both of these drivers may be provided on another dielectric substrate.
  • a plurality of transfer terminal portions PT are also provided.
  • the transfer terminal portion PT is electrically connected to the slot electrode 55 (FIG. 2B) of the slot substrate 201.
  • a connection portion between the transfer terminal portion PT and the slot electrode 55 is referred to as a “transfer portion”.
  • the transfer terminal portion PT (transfer portion) may be disposed in the seal region Rs.
  • a resin containing conductive particles may be used as the sealing material.
  • liquid crystal is sealed between the TFT substrate 101 and the slot substrate 201, and electrical connection between the transfer terminal portion PT and the slot electrode 55 of the slot substrate 201 can be secured.
  • the transfer terminal portion PT is disposed in both the first non-transmission / reception region R2a and the second non-transmission / reception region R2b, but may be disposed in only one of them.
  • the transfer terminal portion PT (transfer portion) may not be arranged in the seal region Rs.
  • the non-transmission / reception region R2 may be disposed outside the seal region Rs.
  • FIG. 2B is a schematic plan view illustrating the slot substrate 201 in the scanning antenna 1000, and shows the surface of the slot substrate 201 on the liquid crystal layer LC side.
  • a slot electrode 55 is formed on the dielectric substrate 51 over the transmission / reception region R1 and the non-transmission / reception region R2.
  • a plurality of slots 57 are arranged in the slot electrode 55.
  • the slot 57 is arranged corresponding to the antenna unit region U in the TFT substrate 101.
  • the plurality of slots 57 are arranged concentrically with a pair of slots 57 extending in directions substantially perpendicular to each other so as to constitute a radial inline slot antenna. Since the scanning antennas 1000 have slots that are substantially orthogonal to each other, the scanning antenna 1000 can transmit and receive circularly polarized waves.
  • a plurality of terminal portions IT of the slot electrodes 55 are provided in the non-transmission / reception region R2.
  • the terminal portion IT is electrically connected to the transfer terminal portion PT (FIG. 2A) of the TFT substrate 101.
  • the terminal portion IT is disposed in the seal region Rs, and is electrically connected to the corresponding transfer terminal portion PT by a seal material containing conductive particles.
  • the power supply pins 72 are arranged on the back side of the slot substrate 201.
  • a microwave is inserted into the waveguide 301 formed by the slot electrode 55, the reflective conductive plate 65, and the dielectric substrate 51 by the power supply pin 72.
  • the power feeding pin 72 is connected to the power feeding device 70. Power is supplied from the center of a concentric circle in which the slots 57 are arranged.
  • the feeding method may be either a direct coupling feeding method or an electromagnetic coupling method, and a known feeding structure can be employed.
  • FIGS. 3A and 3B are a cross-sectional view and a plan view schematically showing the antenna unit region U of the TFT substrate 101, respectively.
  • Each of the antenna unit regions U is formed on a dielectric substrate (not shown), the TFT 10 supported on the dielectric substrate, the first insulating layer 11 covering the TFT 10, and the first insulating layer 11. Connected patch electrodes 15 and a second insulating layer 17 covering the patch electrodes 15.
  • the TFT 10 is disposed in the vicinity of the intersection of the gate bus line GL and the source bus line SL.
  • the TFT 10 includes a gate electrode 3, an island-shaped semiconductor layer 5, a gate insulating layer 4 disposed between the gate electrode 3 and the semiconductor layer 5, a source electrode 7S, and a drain electrode 7D.
  • the structure of the TFT 10 is not particularly limited.
  • the TFT 10 is a channel etch type TFT having a bottom gate structure.
  • the gate electrode 3 is electrically connected to the gate bus line GL and supplied with a scanning signal from the gate bus line GL.
  • the source electrode 7S is electrically connected to the source bus line SL, and is supplied with a data signal from the source bus line SL.
  • the gate electrode 3 and the gate bus line GL may be formed from the same conductive film (gate conductive film).
  • the source electrode 7S, the drain electrode 7D, and the source bus line SL may be formed of the same conductive film (source conductive film).
  • the gate conductive film and the source conductive film are, for example, metal films. In this specification, a layer (layer) formed using the gate conductive film may be referred to as a “gate metal layer”, and a layer formed using the source conductive film may be referred to as a “source metal layer”.
  • the semiconductor layer 5 is disposed so as to overlap the gate electrode 3 with the gate insulating layer 4 interposed therebetween.
  • a source contact layer 6 ⁇ / b> S and a drain contact layer 6 ⁇ / b> D are formed on the semiconductor layer 5.
  • the source contact layer 6S and the drain contact layer 6D are respectively disposed on both sides of a region (channel region) where a channel is formed in the semiconductor layer 5.
  • the semiconductor layer 5 may be an intrinsic amorphous silicon (ia-Si) layer, and the source contact layer 6S and the drain contact layer 6D may be n + -type amorphous silicon (n + -a-Si) layers.
  • the source electrode 7S is provided in contact with the source contact layer 6S, and is connected to the semiconductor layer 5 through the source contact layer 6S.
  • the drain electrode 7D is provided so as to be in contact with the drain contact layer 6D, and is connected to the semiconductor layer 5 through the drain contact layer 6D.
  • the first insulating layer 11 has a contact hole CH1 reaching the drain electrode 7D of the TFT 10.
  • the patch electrode 15 is provided on the first insulating layer 11 and in the contact hole CH1, and is in contact with the drain electrode 7D in the contact hole CH1.
  • the patch electrode 15 includes a metal layer.
  • the patch electrode 15 may be a metal electrode formed only from a metal layer.
  • the material of the patch electrode 15 may be the same as that of the source electrode 7S and the drain electrode 7D.
  • the thickness of the metal layer in the patch electrode 15 (the thickness of the patch electrode 15 when the patch electrode 15 is a metal electrode) is set to be larger than the thickness of the source electrode 7S and the drain electrode 7D.
  • the suitable thickness of the metal layer of the patch electrode 15 is determined by the skin effect as described above, and varies depending on the frequency of the electromagnetic wave to be transmitted or received, the material of the metal layer, and the like.
  • the thickness of the metal layer in the patch electrode 15 is set to 1 ⁇ m or more, for example.
  • the CS bus line CL may be provided using the same conductive film as the gate bus line GL.
  • the CS bus line CL may be disposed so as to overlap the drain electrode (or an extended portion of the drain electrode) 7D with the gate insulating layer 4 interposed therebetween, and may constitute an auxiliary capacitor CS having the gate insulating layer 4 as a dielectric layer. .
  • An alignment mark (for example, a metal layer) 21 and a base insulating film 2 covering the alignment mark 21 may be formed closer to the dielectric substrate than the gate bus line GL.
  • the alignment mark 21 needs to be performed in a plurality of times when the number of photomasks is n (n ⁇ m). Arise.
  • the number of photomasks (n) is smaller than the number of TFT substrates 101 (m) produced from one glass substrate 1, it is used for photomask alignment.
  • the alignment mark 21 can be omitted.
  • the patch electrode 15 is formed in a layer different from the source metal layer. Thereby, the following merits are obtained.
  • the source metal layer is usually formed using a metal film, it is conceivable to form a patch electrode in the source metal layer (TFT substrate of a reference example).
  • the patch electrode is formed using a relatively thick metal film (for example, about 2 ⁇ m or more) in order to reflect electromagnetic waves.
  • the source bus line SL and the like are also formed from such a thick metal film, and there is a problem that the controllability of patterning at the time of forming the wiring is lowered.
  • the patch electrode 15 is formed separately from the source metal layer, so that the thickness of the source metal layer and the thickness of the patch electrode 15 can be controlled independently. Therefore, the patch electrode 15 having a desired thickness can be formed while ensuring controllability when forming the source metal layer.
  • the thickness of the patch electrode 15 can be set with a high degree of freedom separately from the thickness of the source metal layer. Since the size of the patch electrode 15 does not need to be controlled as strictly as the source bus line SL or the like, the line width shift (deviation from the design value) may be increased by increasing the thickness of the patch electrode 15. .
  • the patch electrode 15 may include a Cu layer or an Al layer as a main layer.
  • the thickness of the main layer is set so as to obtain a desired electromagnetic wave collection efficiency.
  • the electromagnetic wave collection efficiency depends on the electric resistance value, and the Cu layer may be able to make the thickness of the patch electrode 15 smaller than the Al layer.
  • -Gate terminal part GT, source terminal part ST and transfer terminal part PT 4A to 4C are cross-sectional views schematically showing the gate terminal portion GT, the source terminal portion ST, and the transfer terminal portion PT, respectively.
  • the gate terminal portion GT includes a gate bus line GL formed on the dielectric substrate, an insulating layer covering the gate bus line GL, and an upper connection portion 19g for the gate terminal.
  • the gate terminal upper connection portion 19g is in contact with the gate bus line GL in the contact hole CH2 formed in the insulating layer.
  • the insulating layer covering the gate bus line GL includes the gate insulating layer 4, the first insulating layer 11, and the second insulating layer 17 from the dielectric substrate side.
  • the gate terminal upper connection portion 19g is, for example, a transparent electrode formed from a transparent conductive film provided on the second insulating layer 17.
  • the source terminal portion ST includes a source bus line SL formed on a dielectric substrate (here, on the gate insulating layer 4), an insulating layer covering the source bus line SL, and a source terminal upper connection portion 19s.
  • the source terminal upper connection portion 19s is in contact with the source bus line SL in the contact hole CH3 formed in the insulating layer.
  • the insulating layer covering the source bus line SL includes the first insulating layer 11 and the second insulating layer 17.
  • the source terminal upper connection portion 19 s is, for example, a transparent electrode formed from a transparent conductive film provided on the second insulating layer 17.
  • the transfer terminal portion PT has a patch connection portion 15p formed on the first insulating layer 11, a second insulating layer 17 covering the patch connection portion 15p, and an upper connection portion 19p for transfer terminals.
  • the transfer terminal upper connection portion 19p is in contact with the patch connection portion 15p in the contact hole CH4 formed in the second insulating layer 17.
  • the patch connection portion 15p is formed of the same conductive film as the patch electrode 15.
  • the transfer terminal upper connecting portion (also referred to as an upper transparent electrode) 19p is a transparent electrode formed from, for example, a transparent conductive film provided on the second insulating layer 17.
  • the upper connection portions 19g, 19s, and 19p of each terminal portion are formed from the same transparent conductive film.
  • the contact holes CH2, CH3, and CH4 of each terminal portion can be formed simultaneously by an etching process after the second insulating layer 17 is formed. A detailed manufacturing process will be described later.
  • the TFT substrate 101 can be manufactured, for example, by the following method.
  • FIG. 5 is a diagram illustrating a manufacturing process of the TFT substrate 101.
  • a metal film for example, Ti film
  • a dielectric substrate for example, a glass substrate, a heat-resistant plastic substrate (resin substrate), or the like can be used.
  • the base insulating film 2 is formed so as to cover the alignment mark 21.
  • a SiO 2 film is used as the base insulating film 2.
  • a gate metal layer including the gate electrode 3 and the gate bus line GL is formed on the base insulating film 2.
  • the gate electrode 3 can be formed integrally with the gate bus line GL.
  • a gate conductive film (thickness: for example, not less than 50 nm and not more than 500 nm) is formed on the dielectric substrate by sputtering or the like.
  • the gate electrode 3 and the gate bus line GL are obtained by patterning the gate conductive film.
  • the material of the conductive film for gate is not particularly limited. A film containing a metal such as aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), copper (Cu), or an alloy thereof, or a metal nitride thereof It can be used as appropriate.
  • a laminated film in which MoN (thickness: for example, 50 nm), Al (thickness: for example, 200 nm) and MoN (thickness: for example, 50 nm) are laminated in this order is formed as the gate conductive film.
  • the gate insulating layer 4 is formed so as to cover the gate metal layer.
  • the gate insulating layer 4 can be formed by a CVD method or the like.
  • a silicon oxide (SiO 2 ) layer, a silicon nitride (SiNx) layer, a silicon oxynitride (SiOxNy; x> y) layer, a silicon nitride oxide (SiNxOy; x> y) layer, or the like is appropriately used.
  • the gate insulating layer 4 may have a stacked structure.
  • a SiNx layer (thickness: 410 nm, for example) is formed as the gate insulating layer 4.
  • the semiconductor layer 5 and the contact layer are formed on the gate insulating layer 4.
  • an intrinsic amorphous silicon film thickness: for example, 125 nm
  • an n + type amorphous silicon film thickness: for example, 65 nm
  • the semiconductor film used for the semiconductor layer 5 is not limited to an amorphous silicon film.
  • an oxide semiconductor layer may be formed as the semiconductor layer 5.
  • a contact layer may not be provided between the semiconductor layer 5 and the source / drain electrodes.
  • a conductive film for source (thickness: for example, 50 nm or more and 500 nm or less) is formed on the gate insulating layer 4 and the contact layer, and is patterned to form the source electrode 7S, the drain electrode 7D, and the source bus line SL.
  • a source metal layer is formed.
  • the contact layer is also etched to form the source contact layer 6S and the drain contact layer 6D which are separated from each other.
  • the material of the source conductive film is not particularly limited.
  • a film containing a metal such as aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), copper (Cu), or an alloy thereof, or a metal nitride thereof It can be used as appropriate.
  • a stacked film in which MoN (thickness: for example, 30 nm), Al (thickness: for example, 200 nm), and MoN (thickness: for example, 50 nm) are stacked in this order is formed as the source conductive film.
  • the source conductive film is formed by sputtering, and the source conductive film is patterned (source / drain separation) by wet etching. Thereafter, by dry etching, for example, a portion of the contact layer located on the region to be the channel region of the semiconductor layer 5 is removed to form a gap portion, which is separated into the source contact layer 6S and the drain contact layer 6D. . At this time, the vicinity of the surface of the semiconductor layer 5 is also etched in the gap portion (overetching).
  • the Al film is patterned by wet etching using, for example, an aqueous solution of phosphoric acid, acetic acid and nitric acid, and then dried.
  • the Ti film and the contact layer (n + type amorphous silicon layer) 6 may be patterned simultaneously by etching.
  • the source conductive film and the contact layer can be etched together.
  • the etching amount of the gap portion can be controlled more easily.
  • the first insulating layer 11 is formed so as to cover the TFT 10.
  • the first insulating layer 11 is disposed in contact with the channel region of the semiconductor layer 5. Further, a contact hole CH1 reaching the drain electrode 7D is formed in the first insulating layer 11 by known photolithography.
  • the first insulating layer 11 is an inorganic material such as a silicon oxide (SiO 2 ) film, a silicon nitride (SiNx) film, a silicon oxynitride (SiOxNy; x> y) film, or a silicon nitride oxide (SiNxOy; x> y) film.
  • An insulating layer may be used.
  • a SiNx layer having a thickness of, for example, 330 nm is formed by, eg, CVD.
  • a patch conductive film is formed on the first insulating layer 11 and in the contact hole CH1, and this is patterned.
  • the patch electrode 15 is formed in the transmission / reception region R1, and the patch connection portion 15p is formed in the non-transmission / reception region R2.
  • the patch electrode 15 is in contact with the drain electrode 7D in the contact hole CH1.
  • a layer including the patch electrode 15 and the patch connection portion 15p formed from the conductive film for patch may be referred to as a “patch metal layer”.
  • the material for the conductive film for patch the same material as the conductive film for gate or the conductive film for source can be used.
  • the patch conductive film is set to be thicker than the gate conductive film and the source conductive film. Thereby, it is possible to reduce the loss that the vibration of free electrons in the patch electrode changes into heat by suppressing the electromagnetic wave transmittance low and reducing the sheet resistance of the patch electrode.
  • a suitable thickness of the patch conductive film is, for example, not less than 1 ⁇ m and not more than 30 ⁇ m.
  • the electromagnetic wave transmittance will be about 30%, the sheet resistance will be 0.03 ⁇ / sq or more, and there is a possibility that the loss will increase, and if it is thick, the patterning property of the slot will deteriorate. Problems can arise.
  • a laminated film MoN / Al / MoN in which MoN (thickness: for example, 50 nm), Al (thickness: for example, 1000 nm) and MoN (thickness: for example, 50 nm) are laminated in this order as the conductive film for patch.
  • a laminated film Ti / Cu / Ti in which Ti film, Cu film and Ti film are laminated in this order, or a laminated film (Cu / Ti) in which Ti film and Cu film are laminated in this order. It may be used.
  • a second insulating layer (thickness: 100 nm or more and 300 nm or less) 17 is formed on the patch electrode 15 and the first insulating layer 11.
  • the second insulating layer 17 is not particularly limited, and for example, a silicon oxide (SiO 2 ) film, a silicon nitride (SiNx) film, a silicon oxynitride (SiOxNy; x> y) film, a silicon nitride oxide (SiNxOy; x> y).
  • a film or the like can be used as appropriate.
  • the second insulating layer 17 for example, a SiNx layer having a thickness of 200 nm is formed.
  • the inorganic insulating film (the second insulating layer 17, the first insulating layer 11, and the gate insulating layer 4) is collectively etched by, for example, dry etching using a fluorine-based gas.
  • the patch electrode 15, the source bus line SL, and the gate bus line GL function as an etch stop.
  • a contact hole CH2 reaching the gate bus line GL is formed in the second insulating layer 17, the first insulating layer 11, and the gate insulating layer 4, and the source bus line is formed in the second insulating layer 17 and the first insulating layer 11.
  • a contact hole CH3 reaching SL is formed.
  • a contact hole CH4 reaching the patch connection portion 15p is formed in the second insulating layer 17.
  • the side surfaces of the second insulating layer 17, the first insulating layer 11, and the gate insulating layer 4 are aligned on the side wall of the obtained contact hole CH2, and the contact hole CH3
  • the side walls of the second insulating layer 17 and the first insulating layer 11 are aligned with each other.
  • “side surfaces of two or more different layers in a contact hole” means that the side surfaces exposed in the contact hole in these layers are flush with each other in the vertical direction. It also includes a case where an inclined surface such as a tapered shape is continuously formed. Such a configuration can be obtained, for example, by etching these layers using the same mask, or by etching the other layer using one layer as a mask.
  • a transparent conductive film (thickness: 50 nm or more and 200 nm or less) is formed on the second insulating layer 17 and in the contact holes CH2, CH3, and CH4 by, for example, sputtering.
  • the transparent conductive film for example, an ITO (indium tin oxide) film, an IZO film, a ZnO film (zinc oxide film), or the like can be used.
  • an ITO film having a thickness of, for example, 100 nm is used as the transparent conductive film.
  • a gate terminal upper connection portion 19g, a source terminal upper connection portion 19s and a transfer terminal upper connection portion 19p are formed.
  • the gate terminal upper connection portion 19g, the source terminal upper connection portion 19s, and the transfer terminal upper connection portion 19p are used to protect the electrodes or wiring exposed at each terminal portion.
  • the gate terminal part GT, the source terminal part ST, and the transfer terminal part PT are obtained.
  • FIG. 6 is a cross-sectional view schematically showing the antenna unit region U and the terminal part IT in the slot substrate 201.
  • the slot substrate 201 includes a dielectric substrate 51 having a front surface and a back surface, a third insulating layer 52 formed on the surface of the dielectric substrate 51, a slot electrode 55 formed on the third insulating layer 52, and a slot electrode. And a fourth insulating layer 58 covering 55.
  • the reflective conductive plate 65 is disposed so as to face the back surface of the dielectric substrate 51 through a dielectric layer (air layer) 54.
  • the slot electrode 55 and the reflective conductive plate 65 function as walls of the waveguide 301.
  • a plurality of slots 57 are formed in the slot electrode 55 in the transmission / reception region R1.
  • the slot 57 is an opening that penetrates the slot electrode 55.
  • one slot 57 is arranged in each antenna unit region U.
  • the fourth insulating layer 58 is formed on the slot electrode 55 and in the slot 57.
  • the material of the fourth insulating layer 58 may be the same as the material of the third insulating layer 52.
  • the slot electrode 55 and the liquid crystal layer LC are not in direct contact, so that the reliability can be improved.
  • the slot electrode 55 is formed of a Cu layer, Cu may be eluted into the liquid crystal layer LC.
  • a void may be included in the Al layer.
  • the fourth insulating layer 58 can prevent the liquid crystal material from entering the voids of the Al layer. If the slot electrode 55 is produced by attaching an Al layer to the dielectric substrate 51 with an aluminum foil and bonding it, and then patterning it, the void problem can be avoided.
  • the slot electrode 55 includes a main layer 55M such as a Cu layer or an Al layer.
  • the slot electrode 55 may have a stacked structure including a main layer 55M and an upper layer 55U and a lower layer 55L arranged so as to sandwich the main layer 55M.
  • the thickness of the main layer 55M is set in consideration of the skin effect depending on the material, and may be, for example, 2 ⁇ m or more and 30 ⁇ m or less.
  • the thickness of the main layer 55M is typically larger than the thickness of the upper layer 55U and the lower layer 55L.
  • the main layer 55M is a Cu layer
  • the upper layer 55U and the lower layer 55L are Ti layers.
  • the adhesion between the slot electrode 55 and the third insulating layer 52 can be improved.
  • the upper layer 55U corrosion of the main layer 55M (for example, Cu layer) can be suppressed.
  • the reflective conductive plate 65 constitutes the wall of the waveguide 301, the reflective conductive plate 65 preferably has a thickness of 3 times or more, preferably 5 times or more of the skin depth.
  • the reflective conductive plate 65 for example, an aluminum plate or a copper plate having a thickness of several millimeters produced by cutting can be used.
  • a terminal section IT is provided in the non-transmission / reception area R2.
  • the terminal portion IT includes a slot electrode 55, a fourth insulating layer 58 that covers the slot electrode 55, and an upper connection portion 60.
  • the fourth insulating layer 58 has an opening reaching the slot electrode 55.
  • the upper connection portion 60 is in contact with the slot electrode 55 in the opening.
  • the terminal portion IT is disposed in the seal region Rs and is connected to the transfer terminal portion in the TFT substrate by a seal resin containing conductive particles (transfer portion).
  • FIG. 7 is a schematic cross-sectional view for explaining a transfer part that connects the transfer terminal part PT of the TFT substrate 101 and the terminal part IT of the slot substrate 201.
  • the same components as those in FIGS. 1 to 4 are denoted by the same reference numerals.
  • the upper connection part 60 of the terminal part IT is electrically connected to the transfer terminal upper connection part 19p of the transfer terminal part PT in the TFT substrate 101.
  • the upper connection portion 60 and the transfer terminal upper connection portion 19p are connected via a resin (seal resin) 73 (also referred to as “seal portion 73”) including conductive beads 71.
  • the upper connection portions 60 and 19p are both transparent conductive layers such as an ITO film and an IZO film, and an oxide film may be formed on the surface thereof.
  • these transparent conductive layers are bonded via a resin containing conductive beads (for example, Au beads) 71, so even if a surface oxide film is formed, the conductive beads are on the surface.
  • the conductive beads 71 may penetrate not only the surface oxide film but also the upper connection portions 60 and 19p, which are transparent conductive layers, and may be in direct contact with the patch connection portion 15p and the slot electrode 55.
  • the transfer part may be disposed both at the center part and the peripheral part of the scanning antenna 1000 (that is, inside and outside the donut-shaped transmission / reception region R1 when viewed from the normal direction of the scanning antenna 1000), You may arrange
  • the transfer part may be disposed in the seal region Rs that encloses the liquid crystal, or may be disposed outside the seal region Rs (on the side opposite to the liquid crystal layer).
  • the slot substrate 201 can be manufactured, for example, by the following method.
  • a third insulating layer (thickness: for example, 200 nm) 52 is formed on a dielectric substrate.
  • a substrate such as a glass substrate or a resin substrate that has a high transmittance with respect to electromagnetic waves (small dielectric constant ⁇ M and dielectric loss tan ⁇ M ) can be used.
  • the dielectric substrate is preferably thin in order to suppress attenuation of electromagnetic waves.
  • the glass substrate may be thinned from the back side. Thereby, the thickness of a glass substrate can be reduced to 500 micrometers or less, for example.
  • components such as TFTs may be formed directly on the resin substrate, or may be formed on the resin substrate using a transfer method.
  • a resin film for example, a polyimide film
  • a constituent element is formed on the resin film by a process described later, and then the resin film on which the constituent element is formed and the glass substrate are combined.
  • a resin has a smaller dielectric constant ⁇ M and dielectric loss tan ⁇ M than glass.
  • the thickness of the resin substrate is, for example, 3 ⁇ m to 300 ⁇ m.
  • the resin material for example, liquid crystal polymer can be used in addition to polyimide.
  • the third insulating layer 52 is not particularly limited, for example, silicon oxide (SiO 2) film, a silicon nitride (SiNx) film, silicon oxynitride (SiOxNy; x> y) film, a silicon nitride oxide (SiNxOy; x> y ) A film or the like can be used as appropriate.
  • a metal film is formed on the third insulating layer 52 and patterned to obtain a slot electrode 55 having a plurality of slots 57.
  • a Cu film (or Al film) having a thickness of 2 ⁇ m to 5 ⁇ m may be used as the metal film.
  • a laminated film in which a Ti film, a Cu film, and a Ti film are laminated in this order is used.
  • a fourth insulating layer (thickness: 100 nm, for example) 58 is formed on the slot electrode 55 and in the slot 57.
  • the material of the fourth insulating layer 58 may be the same as the material of the third insulating layer.
  • an opening reaching the slot electrode 55 is formed in the fourth insulating layer 58 in the non-transmission / reception region R2.
  • a transparent conductive film is formed on the fourth insulating layer 58 and in the opening of the fourth insulating layer 58, and this is patterned to form the upper connection portion 60 in contact with the slot electrode 55 in the opening. Thereby, the terminal part IT is obtained.
  • a TFT having the semiconductor layer 5 as an active layer is used as a switching element disposed in each pixel.
  • the semiconductor layer 5 is not limited to an amorphous silicon layer, and may be a polysilicon layer or an oxide semiconductor layer.
  • the oxide semiconductor included in the oxide semiconductor layer may be an amorphous oxide semiconductor or a crystalline oxide semiconductor having a crystalline portion.
  • the crystalline oxide semiconductor include a polycrystalline oxide semiconductor, a microcrystalline oxide semiconductor, and a crystalline oxide semiconductor in which the c-axis is oriented substantially perpendicular to the layer surface.
  • the oxide semiconductor layer may have a stacked structure of two or more layers.
  • the oxide semiconductor layer may include an amorphous oxide semiconductor layer and a crystalline oxide semiconductor layer.
  • a plurality of crystalline oxide semiconductor layers having different crystal structures may be included.
  • a plurality of amorphous oxide semiconductor layers may be included.
  • the energy gap of the oxide semiconductor included in the upper layer is preferably larger than the energy gap of the oxide semiconductor included in the lower layer.
  • the energy gap of the lower oxide semiconductor may be larger than the energy gap of the upper oxide semiconductor.
  • the oxide semiconductor layer may contain at least one metal element of In, Ga, and Zn, for example.
  • the oxide semiconductor layer includes, for example, an In—Ga—Zn—O-based semiconductor (eg, indium gallium zinc oxide).
  • Such an oxide semiconductor layer can be formed using an oxide semiconductor film containing an In—Ga—Zn—O-based semiconductor.
  • a channel-etch TFT having an active layer containing an oxide semiconductor such as an In—Ga—Zn—O-based semiconductor may be referred to as a “CE-OS-TFT”.
  • the In—Ga—Zn—O-based semiconductor may be amorphous or crystalline.
  • a crystalline In—Ga—Zn—O-based semiconductor in which the c-axis is oriented substantially perpendicular to the layer surface is preferable.
  • a TFT having an In—Ga—Zn—O-based semiconductor layer has high mobility (more than 20 times that of an a-Si TFT) and low leakage current (less than one hundredth of that of an a-Si TFT).
  • the TFT is suitably used as a driving TFT (for example, a TFT included in a driving circuit provided in a non-transmission / reception area) and a TFT provided in each antenna unit area.
  • the oxide semiconductor layer may include another oxide semiconductor instead of the In—Ga—Zn—O-based semiconductor.
  • an In—Sn—Zn—O-based semiconductor eg, In 2 O 3 —SnO 2 —ZnO; InSnZnO
  • the In—Sn—Zn—O-based semiconductor is a ternary oxide of In (indium), Sn (tin), and Zn (zinc).
  • the oxide semiconductor layer includes an In—Al—Zn—O based semiconductor, an In—Al—Sn—Zn—O based semiconductor, a Zn—O based semiconductor, an In—Zn—O based semiconductor, and a Zn—Ti—O based semiconductor.
  • Cd—Ge—O based semiconductor Cd—Pb—O based semiconductor, CdO (cadmium oxide), Mg—Zn—O based semiconductor, In—Ga—Sn—O based semiconductor, In—Ga—O based semiconductor, A Zr—In—Zn—O based semiconductor, an Hf—In—Zn—O based semiconductor, an Al—Ga—Zn—O based semiconductor, a Ga—Zn—O based semiconductor, or the like may be included.
  • the TFT 10 is a channel etch type TFT having a bottom gate structure.
  • the etch stop layer is not formed on the channel region, and the lower surfaces of the end portions on the channel side of the source and drain electrodes are arranged in contact with the upper surface of the semiconductor layer.
  • the channel etch type TFT is formed, for example, by forming a conductive film for a source / drain electrode on a semiconductor layer and performing source / drain separation. In the source / drain separation step, the surface portion of the channel region may be etched.
  • the TFT 10 may be an etch stop type TFT in which an etch stop layer is formed on the channel region.
  • the etch stop type TFT the lower surfaces of the end portions on the channel side of the source and drain electrodes are located, for example, on the etch stop layer.
  • an etch stop type TFT is formed by forming an etch stop layer that covers a portion of a semiconductor layer that becomes a channel region, and then forming a conductive film for a source / drain electrode on the semiconductor layer and the etch stop layer. Formed by performing separation.
  • the TFT 10 has a top contact structure in which the source and drain electrodes are in contact with the upper surface of the semiconductor layer, but the source and drain electrodes may be disposed in contact with the lower surface of the semiconductor layer (bottom contact structure). Further, the TFT 10 may have a bottom gate structure having a gate electrode on the dielectric substrate side of the semiconductor layer, or may have a top gate structure having a gate electrode above the semiconductor layer.
  • the TFT substrate in the scanning antenna according to the present embodiment is different from the TFT substrate shown in FIG. 2 in that a transparent conductive layer serving as an upper connection portion of each terminal portion is provided between the first insulating layer and the second insulating layer in the TFT substrate. Different from the TFT substrate 101 shown in FIG.
  • FIG. 8A to 8C are cross-sectional views showing the gate terminal portion GT, the source terminal portion ST, and the transfer terminal portion PT of the TFT substrate 102 in this embodiment, respectively.
  • the gate terminal portion GT in the present embodiment includes a gate bus line GL formed on a dielectric substrate, an insulating layer covering the gate bus line GL, and an upper connection portion 19g for gate terminals.
  • the gate terminal upper connection portion 19g is in contact with the gate bus line GL in the contact hole CH2 formed in the insulating layer.
  • the insulating layer covering the gate bus line GL includes the gate insulating layer 4 and the first insulating layer 11.
  • a second insulating layer 17 is formed on the gate terminal upper connecting portion 19 g and the first insulating layer 11.
  • the second insulating layer 17 has an opening 18g exposing a part of the gate terminal upper connection portion 19g.
  • the opening 18g of the second insulating layer 17 may be arranged so as to expose the entire contact hole CH2.
  • the source terminal portion ST includes a source bus line SL formed on a dielectric substrate (here, on the gate insulating layer 4), an insulating layer covering the source bus line SL, and a source terminal upper connection portion 19s.
  • the source terminal upper connection portion 19s is in contact with the source bus line SL in the contact hole CH3 formed in the insulating layer.
  • the insulating layer covering the source bus line SL includes only the first insulating layer 11.
  • the second insulating layer 17 extends on the source terminal upper connecting portion 19 s and the first insulating layer 11.
  • the second insulating layer 17 has an opening 18s that exposes a part of the source terminal upper connection portion 19s.
  • the opening 18s of the second insulating layer 17 may be arranged so as to expose the entire contact hole CH3.
  • the transfer terminal portion PT includes a source connection wiring 7p formed of the same conductive film (source conductive film) as the source bus line SL, a first insulating layer 11 extending on the source connection wiring 7p, and a first insulation.
  • the transfer terminal upper connection portion 19p and the patch connection portion 15p are formed on the layer 11.
  • the first insulating layer 11 is provided with contact holes CH5 and CH6 exposing the source connection wiring 7p.
  • the transfer terminal upper connection portion 19p is disposed on the first insulating layer 11 and in the contact hole CH5, and is in contact with the source connection wiring 7p in the contact hole CH5.
  • the patch connection portion 15p is disposed on the first insulating layer 11 and in the contact hole CH6, and is in contact with the source connection wiring 7p in the contact hole CH6.
  • the transfer terminal upper connection portion 19p is a transparent electrode formed of a transparent conductive film.
  • the patch connection portion 15p is formed of the same conductive film as the patch electrode 15.
  • the upper connection portions 19g, 19s, and 19p of each terminal portion may be formed of the same transparent conductive film.
  • the second insulating layer 17 extends on the transfer terminal upper connecting portion 19p, the patch connecting portion 15p, and the first insulating layer 11.
  • the second insulating layer 17 has an opening 18p that exposes a part of the transfer terminal upper connecting portion 19p.
  • the opening 18p of the second insulating layer 17 is disposed so as to expose the entire contact hole CH5.
  • the patch connection portion 15 p is covered with the second insulating layer 17.
  • the transfer terminal upper connection portion 19p of the transfer terminal portion PT and the patch connection portion 15p are electrically connected by the source connection wiring 7p formed in the source metal layer.
  • the transfer terminal upper connecting portion 19p is connected to the slot electrode in the slot substrate 201 by a sealing resin containing conductive particles, as in the above-described embodiment.
  • the contact holes CH1 to CH4 having different depths are collectively formed after the second insulating layer 17 is formed.
  • a relatively thick insulating layer (the gate insulating layer 4, the first insulating layer 11, and the second insulating layer 17) is etched on the gate terminal portion GT, whereas only the second insulating layer 17 is etched in the transfer terminal portion PT. Etch.
  • a conductive film for example, a conductive film for a patch electrode serving as a base of a shallow contact hole may be greatly damaged during etching.
  • the contact holes CH1 to CH3, CH5, and CH6 are formed before the second insulating layer 17 is formed. Since these contact holes are formed only in the first insulating layer 11 or in the laminated film of the first insulating layer 11 and the gate insulating layer 4, the difference in the depth of the contact holes formed at a time is larger than that in the above embodiment. Can be reduced. Therefore, damage to the conductive film which is the base of the contact hole can be reduced.
  • a cap layer such as a MoN layer is formed on the Al film. There are things to do. In such a case, there is no need to increase the thickness of the cap layer in consideration of damage during etching, which is advantageous.
  • the TFT substrate 102 is manufactured by the following method, for example.
  • FIG. 9 is a diagram illustrating a manufacturing process of the TFT substrate 102. In the following description, description of the material, thickness, formation method, and the like of each layer is omitted when the TFT substrate 101 is the same as that described above.
  • an alignment mark, a base insulating layer, a gate metal layer, a gate insulating layer, a semiconductor layer, a contact layer, and a source metal layer are formed on a dielectric substrate by a method similar to that for the TFT substrate 102 to obtain a TFT.
  • the source connection wiring 7p is also formed from the source conductive film.
  • the first insulating layer 11 is formed so as to cover the source metal layer. Thereafter, the first insulating layer 11 and the gate insulating layer 4 are collectively etched to form contact holes CH1 to 3, CH5, and CH6. In the etching, the source bus line SL and the gate bus line GL function as an etch stop. Thus, a contact hole CH1 reaching the drain electrode of the TFT is formed in the first insulating layer 11 in the transmission / reception region R1. In the non-transmission / reception region R2, the contact hole CH2 reaching the gate bus line GL is formed in the first insulating layer 11 and the gate insulating layer 4, and the contact hole CH3 reaching the source bus line SL and the source connection wiring are formed in the first insulating layer 11. Contact holes CH5 and CH6 reaching 7p are formed. The contact hole CH5 may be disposed in the seal region Rs, and the contact hole CH6 may be disposed outside the seal region Rs. Or you may arrange
  • a transparent conductive film is formed on the first insulating layer 11 and in the contact holes CH1 to 3, CH5, and CH6 and patterned. Accordingly, the gate terminal upper connection portion 19g in contact with the gate bus line GL in the contact hole CH2, the source terminal upper connection portion 19s in contact with the source bus line SL in the contact hole CH3, and the source connection wiring in the contact hole CH5. An upper connection portion 19p for transfer terminal in contact with 7p is formed.
  • a conductive film for a patch electrode is formed on the first insulating layer 11, on the gate terminal upper connection portion 19g, the source terminal upper connection portion 19s, the transfer terminal upper connection portion 19p, and in the contact holes CH1 and CH6. Form and pattern.
  • the patch electrode 15 in contact with the drain electrode 7D in the contact hole CH1 is formed in the transmission / reception region R1
  • the patch connection portion 15p in contact with the source connection wiring 7p in the contact hole CH6 is formed in the non-transmission / reception region R2.
  • the patch electrode conductive film may be patterned by wet etching.
  • the transparent conductive film can function as an etch stop when patterning the patch electrode conductive film.
  • the portions exposed by the contact holes CH2, CH3, and CH5 are covered with the etch stop (transparent conductive film) and thus are not etched.
  • the second insulating layer 17 is formed. Thereafter, the second insulating layer 17 is patterned by, for example, dry etching using a fluorine-based gas. Thereby, the opening 18g exposing the gate terminal upper connection portion 19g, the opening 18s exposing the source terminal upper connection portion 19s, and the opening exposing the transfer terminal upper connection portion 19p are formed in the second insulating layer 17. 18p is provided. In this way, the TFT substrate 102 is obtained.
  • a scanning antenna according to a third embodiment will be described with reference to the drawings.
  • the TFT substrate in the scanning antenna of this embodiment is different from the TFT substrate 102 shown in FIG. 8 in that an upper connection portion made of a transparent conductive film is not provided in the transfer terminal portion.
  • 10A to 10C are cross-sectional views showing the gate terminal portion GT, the source terminal portion ST, and the transfer terminal portion PT of the TFT substrate 103 in the present embodiment, respectively.
  • the structure of the gate terminal portion GT and the source terminal portion ST is the same as the structure of the gate terminal portion and the source terminal portion of the TFT substrate 102 shown in FIG.
  • the transfer terminal portion PT has a patch connection portion 15p formed on the first insulating layer 11, and a protective conductive layer 23 stacked on the patch connection portion 15p.
  • the second insulating layer 17 extends on the protective conductive layer 23 and has an opening 18 p that exposes a part of the protective conductive layer 23.
  • the patch electrode 15 is covered with a second insulating layer 17.
  • the TFT substrate 103 is manufactured by the following method, for example.
  • FIG. 11 is a diagram illustrating a manufacturing process of the TFT substrate 103. In the following description, description of the material, thickness, formation method, and the like of each layer is omitted when the TFT substrate 101 is the same as that described above.
  • an alignment mark, a base insulating layer, a gate metal layer, a gate insulating layer, a semiconductor layer, a contact layer, and a source metal layer are formed on a dielectric substrate by a method similar to that for the TFT substrate 101 to obtain a TFT.
  • the first insulating layer 11 is formed so as to cover the source metal layer. Thereafter, the first insulating layer 11 and the gate insulating layer 4 are etched together to form contact holes CH1 to CH3.
  • the source bus line SL and the gate bus line GL function as an etch stop.
  • a contact hole CH1 reaching the drain electrode of the TFT is formed in the first insulating layer 11, and a contact hole CH2 reaching the gate bus line GL is formed in the first insulating layer 11 and the gate insulating layer 4.
  • a contact hole CH3 reaching the source bus line SL is formed in the first insulating layer 11. No contact hole is formed in the region where the transfer terminal portion is formed.
  • a transparent conductive film is formed on the first insulating layer 11 and in the contact holes CH1, CH2, and CH3, and this is patterned.
  • the gate terminal upper connection portion 19g in contact with the gate bus line GL in the contact hole CH2 and the source terminal upper connection portion 19s in contact with the source bus line SL in the contact hole CH3 are formed.
  • the transparent conductive film is removed.
  • a conductive film for patch electrode is formed on the first insulating layer 11, on the upper connection portion 19g for the gate terminal and the upper connection portion 19s for the source terminal, and in the contact hole CH1, and patterned.
  • the patch electrode 15 in contact with the drain electrode 7D in the contact hole CH1 is formed in the transmission / reception region R1
  • the patch connection portion 15p is formed in the non-transmission / reception region R2.
  • an etchant that can ensure an etching selectivity between the transparent conductive film (ITO or the like) and the patch electrode conductive film is used.
  • the protective conductive layer 23 is formed on the patch connection portion 15p.
  • a Ti layer, an ITO layer, an IZO (indium zinc oxide) layer, or the like can be used as the protective conductive layer 23.
  • a Ti layer thickness: for example, 50 nm
  • a protective conductive layer may be formed on the patch electrode 15.
  • the second insulating layer 17 is formed. Thereafter, the second insulating layer 17 is patterned by, for example, dry etching using a fluorine-based gas.
  • the opening 18g exposing the gate terminal upper connection portion 19g, the opening 18s exposing the source terminal upper connection portion 19s, and the opening 18p exposing the protective conductive layer 23 are formed in the second insulating layer 17.
  • the TFT substrate 103 is obtained.
  • FIG. 12 is a schematic cross-sectional view for explaining a transfer portion for connecting the transfer terminal portion PT of the TFT substrate 103 and the terminal portion IT of the slot substrate 203 in the present embodiment.
  • the same reference numerals are assigned to the same components as those in the above-described embodiment.
  • the slot substrate 203 includes a dielectric substrate 51, a third insulating layer 52 formed on the surface of the dielectric substrate 51, a slot electrode 55 formed on the third insulating layer 52, and a fourth covering the slot electrode 55. And an insulating layer 58.
  • the reflective conductive plate 65 is disposed so as to face the back surface of the dielectric substrate 51 through a dielectric layer (air layer) 54.
  • the slot electrode 55 and the reflective conductive plate 65 function as walls of the waveguide 301.
  • the slot electrode 55 has a laminated structure in which a Cu layer or an Al layer is a main layer 55M. In the transmission / reception region R1, the slot electrode 55 is formed with a plurality of slots 57.
  • the structure of the slot electrode 55 in the transmission / reception region R1 is the same as the structure of the slot substrate 201 described above with reference to FIG.
  • a terminal section IT is provided in the non-transmission / reception area R2.
  • an opening exposing the surface of the slot electrode 55 is provided in the fourth insulating layer 58.
  • the exposed region of the slot electrode 55 becomes the contact surface 55c.
  • the contact surface 55 c of the slot electrode 55 is not covered with the fourth insulating layer 58.
  • the protective conductive layer 23 covering the patch connection portion 15p in the TFT substrate 103 and the contact surface 55c of the slot electrode 55 in the slot substrate 203 are connected via a resin (seal resin) including the conductive beads 71. .
  • the transfer unit in the present embodiment may be disposed at both the central portion and the peripheral portion of the scanning antenna, or may be disposed in only one of them, as in the above-described embodiment. Moreover, it may be arrange
  • a transparent conductive film is not provided on the contact surfaces of the transfer terminal portion PT and the terminal portion IT. Therefore, the protective conductive layer 23 and the slot electrode 55 of the slot substrate 203 can be connected via the sealing resin containing conductive particles.
  • the difference in the depth of contact holes formed in a lump is small compared to the first embodiment (FIGS. 3 and 4), so that damage to the conductive film that forms the base of the contact hole is reduced. Can be reduced.
  • the slot substrate 203 is manufactured as follows. Since the material, thickness, and formation method of each layer are the same as those of the slot substrate 201, description thereof is omitted.
  • the third insulating layer 52 and the slot electrode 55 are formed on the dielectric substrate in the same manner as the slot substrate 201, and the plurality of slots 57 are formed in the slot electrode 55.
  • a fourth insulating layer 58 is formed on the slot electrode 55 and in the slot. Thereafter, an opening 18p is provided in the fourth insulating layer 58 so as to expose a region to be a contact surface of the slot electrode 55. In this way, the slot substrate 203 is manufactured.
  • the dielectric anisotropy ⁇ M of the liquid crystal material used for the antenna unit of the antenna is large.
  • a liquid crystal material (nematic liquid crystal) having a large dielectric anisotropy ⁇ M has a large viscosity and a slow response speed.
  • the viscosity increases as the temperature decreases.
  • the environmental temperature of the scanning antenna mounted on a moving body for example, a ship, an aircraft, an automobile
  • the temperature of the liquid crystal material can be adjusted to a certain level or higher, for example, 30 ° C. or higher, or 45 ° C. or higher.
  • the set temperature is preferably set so that the viscosity of the nematic liquid crystal material is approximately 10 cP (centipoise) or less.
  • the scanning antenna according to the embodiment of the present invention preferably has an internal heater structure in addition to the above structure.
  • the internal heater is preferably a resistance heating type heater using Joule heat.
  • the material of the resistance film for the heater is not particularly limited.
  • a conductive material having a relatively high specific resistance such as ITO or IZO can be used.
  • the resistance value of the resistance film is set to 139 ⁇ and the current is set to 0.
  • the power density may be 800 W / m 2 .
  • the resistance value of the resistance film is 82 ⁇ , the current is 1.2 A, and the power density is 1350 W / m 2. .
  • the resistance film for the heater may be provided anywhere as long as it does not affect the operation of the scanning antenna, but is preferably provided near the liquid crystal layer in order to efficiently heat the liquid crystal material.
  • a resistance film 68 may be formed on almost the entire surface of the dielectric substrate 1 as shown in the TFT substrate 104 shown in FIG.
  • FIG. 13A is a schematic plan view of the TFT substrate 104 having the heater resistance film 68.
  • the resistance film 68 is covered with, for example, the base insulating film 2 shown in FIG.
  • the base insulating film 2 is formed to have a sufficient withstand voltage.
  • the resistance film 68 preferably has openings 68a, 68b and 68c.
  • the slot 57 is positioned so as to face the patch electrode 15.
  • the opening 68 a is arranged so that the resistive film 68 does not exist around the distance d from the edge of the slot 57.
  • d is 0.5 mm.
  • the opening 68b is also disposed below the auxiliary capacitor CS, and the opening 68c is also disposed below the TFT.
  • the size of the antenna unit U is, for example, 4 mm ⁇ 4 mm. 13B, for example, the width s2 of the slot 57 is 0.5 mm, the length s1 of the slot 57 is 3.3 mm, and the width p2 of the patch electrode 15 in the width direction of the slot 57 is 0.
  • the width p1 of the patch electrode 15 in the length direction of the slot is 7 mm and 0.5 mm. Note that the size, shape, arrangement relationship, and the like of the antenna unit U, the slot 57, and the patch electrode 15 are not limited to the examples shown in FIGS.
  • a shield conductive layer may be formed.
  • the shield conductive layer is formed on the entire surface of the dielectric substrate 1 on the base insulating film 2. It is not necessary to provide the openings 68a and 68b in the shield conductive layer unlike the resistance film 68, but it is preferable to provide the openings 68c.
  • the shield conductive layer is formed of, for example, an aluminum layer and is set to the ground potential.
  • the resistance value of the resistance film has a distribution so that the liquid crystal layer can be heated uniformly.
  • the maximum temperature ⁇ the minimum temperature (temperature unevenness) is, for example, 15 ° C. or less. If the temperature unevenness exceeds 15 ° C., the phase difference modulation may vary in the surface, and a problem that a good beam formation cannot be performed may occur. Further, when the temperature of the liquid crystal layer approaches the Tni point (for example, 125 ° C.), ⁇ M becomes small, which is not preferable.
  • FIGS. 14A and 14B and FIGS. 15A to 15C show schematic structures and current distributions of the resistance heating structures 80a to 80e.
  • the resistance heating structure includes a resistance film and a heater terminal.
  • the 14A has a first terminal 82a, a second terminal 84a, and a resistance film 86a connected to these.
  • the first terminal 82a is disposed at the center of the circle, and the second terminal 84a is disposed along the entire circumference.
  • the circle corresponds to the transmission / reception region R1.
  • a current IA radially flows from the first terminal 82a to the second terminal 84a. Therefore, the resistance film 86a can generate heat uniformly even if the in-plane resistance value is constant.
  • the direction of current flow may be the direction from the second terminal 84a toward the first terminal 82a.
  • the resistance heating structure 80b has a first terminal 82b, a second terminal 84b, and a resistance film 86b connected thereto.
  • the first terminal 82b and the second terminal 84b are disposed adjacent to each other along the circumference.
  • the resistance value of the resistance film 86b has an in-plane distribution so that the amount of heat generated per unit area generated by the current IA flowing between the first terminal 82b and the second terminal 84b in the resistance film 86b is constant. Yes.
  • the in-plane distribution of the resistance value of the resistance film 86b may be adjusted by, for example, the thickness of the fine line or the density of the fine line when the resistance film 86 is constituted by a fine line.
  • the resistance heating structure 80c shown in FIG. 15A has a first terminal 82c, a second terminal 84c, and a resistance film 86c connected thereto.
  • the first terminal 82c is arranged along the circumference of the upper half of the circle
  • the second terminal 84c is arranged along the circumference of the lower half of the circle.
  • the resistance film 86c is configured by a thin line extending vertically between the first terminal 82c and the second terminal 84c, for example, in the center, the amount of heat generated per unit surface by the current IA is constant. It has been adjusted so that the thickness and density of nearby fine lines are increased.
  • the resistance heating structure 80d shown in FIG. 15 (b) has a first terminal 82d, a second terminal 84d, and a resistance film 86d connected thereto.
  • the first terminal 82d and the second terminal 84d are provided so as to extend in the vertical direction and the horizontal direction, respectively, along the diameter of the circle.
  • the first terminal 82d and the second terminal 84d are insulated from each other.
  • the resistance heating structure 80e shown in FIG. 15C includes a first terminal 82e, a second terminal 84e, and a resistance film 86e connected thereto. Unlike the resistance heating structure 80d, the resistance heating structure 80e has four portions extending in four directions, up, down, left, and right, from the center of the circle, both of the first terminal 82e and the second terminal 84e. The portion of the first terminal 82e and the portion of the second terminal 84e that form 90 degrees with each other are arranged such that the current IA flows clockwise.
  • the resistance heating structure 80d and the resistance heating structure 80e for example, the side closer to the circumference so that the current IA increases as the circumference is closer, so that the heat generation amount per unit area is uniform in the plane.
  • the fine wires are thicker and the density is adjusted to be higher.
  • Such an internal heater structure may be operated automatically when, for example, the temperature of the scanning antenna is detected and the temperature falls below a preset temperature. Of course, you may make it operate
  • an auxiliary capacitor CS is provided in parallel with the liquid crystal capacitor Clc, and the capacitance value C-Ccs of the auxiliary capacitor CS is sufficiently increased.
  • the capacitance value C-Ccs of the auxiliary capacitor CS is preferably set as appropriate so that the voltage holding ratio of the liquid crystal capacitor Clc is 90% or more.
  • the polarity inversion period of the voltage applied to the liquid crystal layer may be sufficiently shortened.
  • the threshold voltage at which the DS effect occurs increases when the polarity inversion period of the applied voltage is shortened. Therefore, the polarity inversion frequency may be determined so that the maximum value of the voltage (absolute value) applied to the liquid crystal layer is less than the threshold voltage at which the DS effect occurs.
  • the polarity reversal frequency is 300 Hz or more, for example, a voltage having an absolute value of 10 V is applied to a liquid crystal layer having a specific resistance of 1 ⁇ 10 10 ⁇ ⁇ cm and a dielectric anisotropy ⁇ (@ 1 kHz) of about ⁇ 0.6.
  • the polarity inversion frequency typically the same as twice the frame frequency
  • the upper limit of the polarity inversion period is preferably about 5 kHz or less from the viewpoint of power consumption and the like.
  • the temperature of the liquid crystal layer is preferably controlled as appropriate.
  • the physical properties and driving conditions of the liquid crystal material described here are values at the operating temperature of the liquid crystal layer. In other words, it is preferable to control the temperature of the liquid crystal layer so that it can be driven under the above conditions.
  • FIG. 17D shows the waveform of the display signal Vs (LCD) supplied to the source bus line of the LCD panel for comparison.
  • FIG. 17A shows the waveform of the scanning signal Vg supplied to the gate bus line GL1
  • FIG. 17B shows the waveform of the scanning signal Vg supplied to the gate bus line GL2
  • FIG. 17E shows the waveform of the scanning signal Vg supplied to the gate bus line GL3
  • FIG. 17E shows the waveform of the data signal Vda supplied to the source bus line
  • FIG. 17F shows the slot electrode of the slot substrate.
  • the waveform of the slot voltage Vidc supplied to the (slot electrode) is shown
  • FIG. 17G shows the waveform of the voltage applied to the liquid crystal layer of the antenna unit.
  • a period from the time when the voltage of the scanning signal Vg of a certain gate bus line is switched from the low level (VgL) to the high level (VgH) until the time when the voltage of the next gate bus line is switched from VgL to VgH is one horizontal. The scanning period (1H) is assumed.
  • a period during which the voltage of each gate bus line is at a high level (VgH) is referred to as a selection period PS.
  • the selection period PS the TFT connected to each gate bus line is turned on, and the current voltage of the data signal Vda supplied to the source bus line is supplied to the corresponding patch electrode.
  • the data signal Vda is, for example, ⁇ 15 V to +15 V (absolute value is 15 V).
  • the data signal Vda having different absolute values corresponding to 12 gradations, preferably 16 gradations is used.
  • the case where the intermediate voltage in all antenna units is applied is illustrated. That is, the voltage of the data signal Vda is assumed to be constant for all antenna units (suppose that they are connected to m gate bus lines). This corresponds to the case where the halftone which is the entire surface is displayed on the LCD panel. At this time, dot inversion driving is performed on the LCD panel. That is, in each frame, the display signal voltage is supplied so that the polarities of adjacent pixels (dots) are opposite to each other.
  • FIG. 17 (d) shows the waveform of the display signal of the LCD panel performing dot inversion driving.
  • the polarity of Vs (LCD) is reversed every 1H.
  • the polarity of Vs (LCD) supplied to the source bus line adjacent to the source bus line to which Vs (LCD) having this waveform is supplied is opposite to the polarity of Vs (LCD) shown in FIG. It has become.
  • the polarity of the display signal supplied to all the pixels is inverted every frame.
  • pixels (dots) to which voltages having different polarities are applied are spatially dispersed in each frame.
  • pixels (dots) having different polarities are arranged in a checkered pattern.
  • the flicker itself is not a problem. That is, it is only necessary that the capacitance value of the liquid crystal capacitance is a desired value, and the spatial distribution of polarity in each frame does not matter. Therefore, from the viewpoint of low power consumption and the like, it is preferable to reduce the number of times of polarity inversion of the data signal Vda supplied from the source bus line, that is, to increase the period of polarity inversion.
  • the polarity inversion period may be set to 10H (polarity inversion every 5H).
  • the polarity inversion period of the data signal Vda is 2 m ⁇ H (m -Polarity inversion every H).
  • the cycle of polarity inversion of the data signal Vda may be equal to 2 frames (polarity inversion every frame).
  • the polarity of the data signal Vda supplied from all the source bus lines may be the same. Therefore, for example, in one frame, the positive data signal Vda may be supplied from all source bus lines, and in the next frame, the negative data signal Vda may be supplied from all source bus lines.
  • the polarities of the data signals Vda supplied from the adjacent source bus lines may be opposite to each other.
  • a positive data signal Vda is supplied from an odd-numbered source bus line
  • a negative data signal Vda is supplied from an even-numbered source bus line.
  • the negative data signal Vda is supplied from the odd-numbered source bus lines
  • the positive data signal Vda is supplied from the even-numbered source bus lines.
  • Such a driving method is called source line inversion driving in the LCD panel.
  • the liquid crystal is connected by connecting (short-circuiting) the adjacent source bus lines before reversing the polarity of the data signal Vda supplied between frames.
  • the charge charged in the capacitor can be canceled between adjacent columns. Therefore, there is an advantage that the amount of charge supplied from the source bus line in each frame can be reduced.
  • the slot electrode voltage Vidc is, for example, a DC voltage, typically a ground potential. Since the capacitance value of the capacitance (liquid crystal capacitance and auxiliary capacitance) for each antenna is larger than the capacitance value of the pixel capacitance of the LCD panel (for example, about 30 times that of a 20-inch LCD panel), the parasitic capacitance of the TFT The voltage supplied to the patch electrode is a positive / negative symmetric voltage even if the slot electrode voltage Vidc is a ground potential and the data signal Vda is a positive / negative symmetric voltage with respect to the ground potential. .
  • the voltage of the counter electrode (common voltage) is adjusted in consideration of the pull-in voltage of the TFT, so that a positive / negative symmetrical voltage is applied to the pixel electrode. This is not necessary, and may be a ground potential. Although not shown in FIG. 17, the same voltage as the slot voltage Vidc is supplied to the CS bus line.
  • the patch electrode voltage that is, the voltage of the data signal Vda shown in FIG. 17E
  • the slot electrode voltage Vidc (FIG. 17F)
  • the slot voltage When Vidc is the ground potential, as shown in FIG. 17G, the waveform coincides with the waveform of the data signal Vda shown in FIG.
  • the waveform of the signal used for driving the scanning antenna is not limited to the above example.
  • a Viac having a vibration waveform may be used as the voltage of the slot electrode.
  • signals as illustrated in FIGS. 18A to 18E can be used.
  • the waveform of the scanning signal Vg supplied to the gate bus line is omitted in FIG. 18, the scanning signal Vg described with reference to FIGS. 17A to 17C is also used here.
  • the case where the polarity of the waveform of the data signal Vda is inverted every 10H cycles (every 5H) is illustrated as in the case shown in FIG.
  • is shown.
  • the polarity of the waveform of the data signal Vda may be inverted every two frames (one frame).
  • the voltage Viac of the slot electrode is an oscillating voltage having a polarity opposite to that of the data signal Vda (ON) and the same period as shown in FIG. 18C.
  • the amplitude of the voltage Viac of the slot electrode is equal to the maximum amplitude
  • the voltage Vlc applied to the liquid crystal capacitance of the antenna unit is the voltage of the patch electrode with respect to the voltage Viac (FIG. 18C) of the slot electrode (that is, the voltage of the data signal Vda (ON) shown in FIG. 18A). Therefore, when the amplitude of the data signal Vda is oscillating at ⁇ Vda max , the voltage applied to the liquid crystal capacitor has a waveform oscillating at twice the amplitude of Vda max as shown in FIG. . Therefore, the maximum amplitude of the data signal Vda necessary for setting the maximum amplitude of the voltage Vlc applied to the liquid crystal capacitance to ⁇ Vda max is ⁇ Vda max / 2.
  • the maximum amplitude of the data signal Vda can be halved.
  • a general-purpose driver IC having a withstand voltage of 20 V or less can be used as the driver circuit that outputs the data signal Vda. Benefits are gained.
  • the data signal Vda (OFF) is changed as shown in FIG. 18 (b).
  • the waveform may be the same as that of the slot voltage Viac.
  • the maximum amplitude of the voltage Vlc applied to the liquid crystal capacitor is ⁇ 15V.
  • the maximum amplitude of Vda shown in FIG. 17 (e) is ⁇ 15V.
  • the Vac shown in FIG. 18C is used as the slot voltage and the maximum amplitude of Vac is ⁇ 7.5 V, the maximum amplitude of Vda (ON) shown in FIG. ⁇ 7.5V.
  • Vda shown in FIG. 17 (e) may be 0V, and the maximum amplitude of Vda (OFF) shown in FIG. 18 (b) is ⁇ 7.5V. And it is sufficient.
  • the amplitude of the voltage Vlc applied to the liquid crystal capacitor is different from the amplitude of Vda, and thus needs to be appropriately converted.
  • FIGS. 19A to 19E Signals as exemplified in FIGS. 19A to 19E can also be used.
  • the signals shown in FIGS. 19 (a) to 19 (e) are similar to the signals shown in FIGS. 18 (a) to 18 (e), and the voltage Viac of the slot electrode is changed as shown in FIG. 19 (c).
  • the voltage Viac is an oscillating voltage whose phase of oscillation is shifted by 180 ° from the data signal Vda (ON).
  • the data signals Vda (ON), Vda (OFF), and the slot voltage Viac are all voltages that oscillate between 0 V and a positive voltage.
  • the amplitude of the voltage Viac of the slot electrode is equal to the maximum amplitude
  • the drive circuit When such a signal is used, the drive circuit only needs to output a positive voltage, which contributes to cost reduction. Even when a voltage that oscillates between 0 V and a positive voltage is used as described above, the voltage Vlc (ON) applied to the liquid crystal capacitor is inverted in polarity as shown in FIG. In the voltage waveform shown in FIG. 19D, + (positive) indicates that the voltage of the patch electrode is higher than the slot voltage, and ⁇ (negative) indicates that the voltage of the patch electrode is lower than the slot voltage. ing. That is, the direction (polarity) of the electric field applied to the liquid crystal layer is reversed as in the other examples. The amplitude of the voltage Vlc (ON) applied to the liquid crystal capacitor is Vda max .
  • the data signal Vda (OFF) is changed as shown in FIG. 19 (b).
  • the waveform may be the same as that of the slot voltage Viac.
  • the driving method for oscillating (reversing) the voltage Viac of the slot electrode described with reference to FIGS. 18 and 19 corresponds to the driving method for inverting the counter voltage in terms of the driving method of the LCD panel (“common inversion”). Sometimes called "drive.") In the LCD panel, since the flicker cannot be sufficiently suppressed, the common inversion driving is not adopted. On the other hand, since the flicker is not a problem in the scanning antenna, the slot voltage can be reversed.
  • the vibration (inversion) is performed, for example, for each frame (5H in FIGS. 18 and 19 is set to 1 V (vertical scanning period or frame)).
  • a row refers to a set of patch electrodes connected to one gate bus line via a TFT. If the slot electrode is divided into a plurality of row portions in this manner, the polarity of the voltage of each portion of the slot electrode can be made independent of each other. For example, in any frame, the polarity of the voltage applied to the patch electrode can be reversed between the patch electrodes connected to the adjacent gate bus lines.
  • the polarity of the voltage applied to the patch electrode is the same in any frame, and the polarity is reversed every frame.
  • antenna unit arrangement ⁇ Example of antenna unit arrangement, gate bus line, source bus line connection>
  • the antenna units are arranged concentrically, for example.
  • n for example, 30
  • nx for example, 620
  • the number of antenna units connected to each gate bus line is different. Also, m antenna units are connected to nx source bus lines connected to nx antenna units constituting the outermost circle, but connected to antenna units constituting the inner circle. The number of antenna units connected to the source bus line is smaller than m.
  • the arrangement of antenna units in the scanning antenna is different from the arrangement of pixels (dots) in the LCD panel, and the number of connected antenna units differs depending on the gate bus line and / or source bus line. Therefore, if the capacitance of all antenna units (liquid crystal capacitance + auxiliary capacitance) is made the same, the connected electrical load differs depending on the gate bus line and / or source bus line. Then, there is a problem that variation occurs in voltage writing to the antenna unit.
  • each gate bus line is adjusted by adjusting the capacitance value of the auxiliary capacitor or by adjusting the number of antenna units connected to the gate bus line and / or the source bus line. It is preferable that the electrical loads connected to the source bus lines are substantially the same.
  • the scanning antenna according to the embodiment of the present invention is accommodated in, for example, a plastic housing as necessary. It is preferable to use a material having a small dielectric constant ⁇ M that does not affect microwave transmission and reception for the housing. Moreover, you may provide a through-hole in the part corresponding to transmission / reception area
  • the light shielding structure propagates through the dielectric substrate 1 and / or 51 from the side surface of the dielectric substrate 1 of the TFT substrate 101 and / or the dielectric substrate 51 of the slot substrate 201 and shields light incident on the liquid crystal layer. Provide as follows.
  • Some liquid crystal materials having a large dielectric anisotropy ⁇ M are prone to light degradation, and it is preferable to shield not only ultraviolet rays but also short-wavelength blue light in visible light.
  • the light shielding structure can be easily formed at a necessary location by using a light shielding tape such as a black adhesive tape.
  • the scanning antenna according to the embodiment exemplified below is manufactured by using a Cu layer or an Al layer that is a relatively thick Cu layer or Al layer (thickness is, for example, 2 ⁇ m or more and 30 ⁇ m or less) forming a slot electrode.
  • Cu foil and Al foil may be collectively called metal foil.
  • FIG. 20 shows a schematic sectional view of a part of a scanning antenna 1000A according to an embodiment of the present invention.
  • FIG. 20 schematically shows a part of a cross section along the radial direction from the feed pin 72 (see FIG. 2B) provided near the center of the concentrically arranged slots, as in FIG. . 20 to 23, components having the same functions as those shown above are denoted by common reference numerals, and description thereof may be omitted.
  • the slot electrode 55 is formed using Cu foil or Al foil, and the slot substrate 201A has an adhesive layer 92 between the dielectric substrate 51 and the slot electrode 55. This is different from the scanning antenna 1000 shown in FIG. Since scanning antenna 1000A has slot electrode 55 formed using Cu foil or Al foil, it is superior in mass productivity to scanning antenna 1000.
  • a manufacturing method of the slot substrate 201A included in the scanning antenna 1000A will be described with reference to FIGS. Except for the manufacturing process of the slot substrate 201A, for example, the slot substrate 201A can be manufactured by the same manufacturing method as the slot substrate 201 described above. Hereinafter, an example in which the glass substrate 51 is used as the dielectric substrate 51 will be described.
  • an adhesive layer 92 is formed on the surface of the glass substrate 51.
  • An inorganic insulating layer (for example, the third insulating layer 52 in FIG. 6) may be formed on the surface of the glass substrate 51 in advance.
  • the adhesive layer 92 can be formed by various known methods. For example, a liquid adhesive may be applied or an adhesive film may be applied. From the viewpoint of mass productivity, it is preferable to use an adhesive film.
  • the adhesive film is sold with a protective film pasted on both sides of the adhesive layer. Adhesive films using various adhesives are available.
  • the protective film examples include polyester films such as polyethylene terephthalate and polyethylene naphthalate, polyphenylsulfone, and super engineering plastic films such as polyimide and polyamide. Further, these are subjected to a release treatment or the like as necessary, and can be easily peeled off from the adhesive layer.
  • the exposed adhesive layer 92 is directed to the glass substrate 51, and the roller is heated (for example, 50 ° C. to 150 ° C.) from the other protective film. Press in order. At this time, the glass substrate 51 may be heated.
  • the heating temperature is appropriately set according to the material of the adhesive layer 92 and the like.
  • a Cu foil (or Al foil) 55 f is pasted on the adhesive layer 92.
  • the Cu foil 55f (or Al foil) is directed to the adhesive layer 92 and sequentially pressed by a heated roller.
  • a resist layer 93 having an opening 93a at a position corresponding to the slot 57 is formed on the Cu foil 55f (or Al foil) by a photolithography process.
  • the slot electrode 55 having the slot 57 is obtained.
  • the slot 57 may be mechanically formed by punching or the like.
  • the present invention is not limited to this, and the adhesive layer 92 is placed on the metal foil 55f.
  • a metal foil 55 f having a thermosetting adhesive layer formed on one side is prepared, and the metal foil 55 f is attached to the glass substrate 51 so that the adhesive layer adheres.
  • the metal foil 55f with the adhesive layer formed on one side can be obtained from various film manufacturers, and can improve mass productivity.
  • the adhesive used in such a form is preferably a thermosetting adhesive described later.
  • the adhesive layer 92 is close to the liquid crystal layer LC in the slot 57.
  • the adhesive layer 92 is covered with an insulating layer (for example, the fourth insulating layer 58 in FIG. 6), and further covered with an alignment film, but the liquid crystal layer LC is covered. Proximity. Therefore, the adhesive layer 92 is preferably formed of a material that hardly elutes impurities and has excellent heat resistance and chemical stability. For example, it is preferable to have sufficient strength so as not to be broken by handling in the process of attaching the Cu foil (or Al foil) 55f.
  • the material (adhesive) that forms the adhesive layer 92 is preferably an adhesive (not including an adhesive) that is cured or solidified by heating.
  • an adhesive not including an adhesive
  • a thermal crosslinking type, a thermal polymerization type, or a hot melt type is used. it can.
  • the thermal crosslinking type and the thermal polymerization type are collectively referred to as a thermosetting type.
  • Examples of the heat-crosslinking type adhesive include a combination of an epoxy compound (for example, an epoxy resin) and an amine compound, a combination of an epoxy compound and a hydrazide compound, an epoxy compound and an alcohol compound (for example, a phenol resin).
  • Combinations including urethane resins, for example) and combinations of isocyanate and carboxylic acid compounds are mentioned.
  • Examples of the cationic polymerization type adhesive include a combination of an epoxy compound and a cationic polymerization initiator (representative cationic polymerization initiator, aromatic sulfonium salt).
  • Examples of the radical polymerization type adhesive include various acrylic, methacrylic, urethane-modified acrylic (methacrylic) resin-containing monomers and / or oligomers and combinations of radical polymerization initiators (representative radical polymerization initiator: azo
  • system compounds eg, AIBN (azobisisobutyronitrile)
  • ring-opening polymerization type adhesives include ethylene oxide compounds, ethyleneimine compounds, and siloxane compounds, as well as maleimide resins and maleimides.
  • a combination of a resin and an amine, a combination of a maleimide and a methallyl compound, a bismaleimide-triazine resin and a polyphenylene ether resin can be used, and a polyimide can also be preferably used. That is Polyimide is used in combination with, for example, an epoxy compound or an isocyanate compound.
  • thermosetting type adhesive From the viewpoint of heat resistance, chemical stability, and mechanical properties, it is preferable to use a thermosetting type adhesive.
  • an adhesive including an epoxy resin or a polyimide resin is preferable, and an adhesive including a polyimide resin is preferable from the viewpoint of mechanical properties (particularly mechanical strength) and hygroscopicity.
  • a mixture of polyimide resin and epoxy resin can also be used.
  • rubber-modified ones may be mixed as polyimide resins and / or epoxy resins. By mixing a thermoplastic resin or elastomer, flexibility and toughness can be improved. The same effect can be obtained even if rubber-modified one is used.
  • the thermosetting adhesive may further contain an inorganic filler (inorganic filler).
  • an inorganic filler By mixing the inorganic filler, mechanical properties (particularly mechanical strength) can be improved.
  • an inorganic filler a well-known thing can be utilized widely and what uses a natural mineral as a raw material and what was synthesize
  • main components of the inorganic filler include inorganic oxides, inorganic hydroxides, inorganic nitrides, and carbonates. Examples thereof include silica (amorphous or crystalline), magnesium oxide, alumina, zinc oxide, aluminum hydroxide, magnesium hydroxide, aluminum nitride, and silicon nitride.
  • magnesium carbonate, aluminum borate whisker, silicon carbide, boron nitride, and the like can also be used.
  • grains which comprise an inorganic filler It can adjust suitably in consideration of the viscosity etc. of an adhesive material.
  • fibrous (short fibers or whiskers) particles tend to increase the viscosity, and spherical or irregularly shaped particles (pulverized products) have a relatively small increase in viscosity.
  • the adhesive layer 92 also constitutes part of the waveguide 301, it is preferable to use a material having a low dielectric constant and dielectric loss with respect to microwaves.
  • the inorganic filler magnesium oxide (MgO) is preferable.
  • thermosetting type adhesive is in a semi-cured state (so-called B stage) before being attached to the glass substrate 51 or before being attached to the glass substrate 51 and before the Cu foil (or Al foil) 55f is attached. Also good. An adhesive film in which the adhesive is semi-cured is also sold.
  • thermosetting type adhesive is placed in a reduced pressure environment before being attached to the glass substrate 51 and / or after being attached to the glass substrate 51 and before being attached with the Cu foil (or Al foil) 55f. It is preferable to remove the low molecular weight component and / or the solvent.
  • the reduced pressure environment is preferably 0.5 Torr (about 66.5 Pa) or less, and more preferably 0.1 Torr (about 13.3 Pa) or less.
  • the time for placing in the reduced pressure environment is, for example, 5 minutes to 1 hour. At this time, heating may be performed. The heating temperature depends on the adhesive, but is, for example, 100 ° C. to 150 ° C., and the heating time is, for example, 5 minutes to 1 hour.
  • ⁇ Hot-melt type adhesives are mainly composed of thermoplastic resin, melted by heating, and solidified by cooling.
  • the hot melt type is characterized by not containing a solvent. Examples include polyolefin (for example, polyethylene, polypropylene), polyamide, and ethylene vinyl acetate.
  • a reactive urethane-based hot melt adhesive is also available. From the viewpoint of adhesion and durability, a reactive urethane system is preferred.
  • the reactive urethane hot melt adhesive may contain some solvent and / or a low molecular component.
  • a photo-curing type can be used.
  • An adhesive having both photocuring properties and thermosetting properties can also be used.
  • the photocuring type cures by causing a crosslinking reaction and / or a polymerization reaction by ultraviolet light or visible light.
  • the photocuring type include a radical polymerization type and a cationic polymerization type.
  • the radical polymerization type is typically a combination of an acrylic resin (epoxy-modified acrylic resin, urethane-modified acrylic resin, silicone-modified acrylic resin) and a photopolymerization initiator.
  • examples of the radical polymerization initiator for ultraviolet light include acetophenone type and benzophenone type.
  • Examples of the visible light radical polymerization initiator include a benzyl type and a thioxanthone type.
  • a typical cationic polymerization type is a combination of an epoxy compound and a photocationic polymerization initiator.
  • the photocationic polymerization initiator include iodonium salt compounds.
  • FIG. 22 shows a schematic sectional view of a part of another scanning antenna 1000B according to the embodiment of the present invention.
  • FIG. 22 schematically shows a part of a cross section along the radial direction from the feed pin 72 (see FIG. 2B) provided near the center of the concentrically arranged slots, as in FIG. .
  • the slot electrode 55 is formed using Cu foil or Al foil, and the slot substrate 201B has an adhesive layer 92 between the dielectric substrate 51 and the slot electrode 55. have.
  • the scanning antenna 1000B is different from the scanning antenna 1000A in that the slot substrate 201B has a polymer layer 94 between the slot electrode 55 and the adhesive layer 92. Since scanning antenna 1000B has slot electrode 55 formed using Cu foil or Al foil, similarly to scanning antenna 1000A, it is superior in mass productivity to scanning antenna 1000 shown in FIG. Furthermore, since the slot substrate 201B has the polymer layer 94 between the slot electrode 55 and the adhesive layer 92, damage to the Cu foil or Al foil during the manufacturing process of the slot substrate 201B can be reduced.
  • a manufacturing method of the slot substrate 201B included in the scanning antenna 1000B will be described with reference to FIGS. Except for the manufacturing process of the slot substrate 201B, for example, the slot substrate 201B can be manufactured by the same manufacturing method as the slot substrate 201 described above. Hereinafter, an example in which the glass substrate 51 is used as the dielectric substrate 51 will be described.
  • an adhesive layer 92 is formed on the surface of the glass substrate 51.
  • This step may be the same as the step described with reference to FIG.
  • An inorganic insulating layer (for example, the third insulating layer 52 in FIG. 6) may be formed on the surface of the glass substrate 51 in advance.
  • the exposed adhesive layer 92 is directed to the glass substrate 51 and heated from above the other protective film (eg, 50 ° C. to 150 ° C.). Press with a roller. At this time, the glass substrate 51 may be heated.
  • the heating temperature is appropriately set according to the material of the adhesive layer 92 and the like.
  • a laminate film 55LM in which a polymer film 94 and a Cu foil (or Al foil) 55f are laminated is prepared.
  • the laminated film 55LM in which the polymer film 94 and the Cu foil (or Al foil) 55f are directly bonded is illustrated, but the laminated film in which the polymer film 94 and the Cu foil 55f are bonded with an adhesive.
  • Such a laminate film 55LM is sold by various manufacturers, and can be variously set such as the type and thickness of the polymer film 94 and the thickness of the Cu foil (or Al foil) 55f.
  • a laminate film 55LM is pasted on the adhesive layer 92.
  • the polymer film 94 of the laminate film 55LM is directed to the adhesive layer 92 and sequentially pressed with a heated roller.
  • the polymer film 94 that is a part of the slot substrate 201B is referred to as a polymer layer 94.
  • a resist layer 93 having an opening 93a at a position corresponding to the slot 57 is formed on the Cu foil (or Al foil) 55f of the laminate film 55LM by a photolithography process.
  • the slot electrode 55 having the slot 57 is obtained.
  • the slot 57 may be mechanically formed by punching or the like.
  • the laminate film 55LM is pasted after the adhesive layer 92 is pasted on the glass substrate 51 .
  • a laminate film 55LM in which a polymer film having an adhesive layer formed on one side and a metal foil are prepared is prepared, and the laminate film 55LM is attached to the glass substrate 51 so that the adhesive layer is adhered.
  • a laminate film 55LM in which a polymer film having an adhesive layer formed on one surface and a metal foil are laminated can be obtained from various film manufacturers and can improve mass productivity.
  • the adhesive used in such a form is preferably a thermosetting adhesive.
  • the polymer layer 94 is close to the liquid crystal layer LC in the slot 57. Therefore, like the adhesive layer 92 of the slot substrate 201A, the polymer layer 94 is preferably formed of a material that hardly elutes impurities and has excellent heat resistance and chemical stability. Since the polymer layer 94 uses what is already formed as the polymer film 94 as described above, it does not contain a solvent. There are also few low molecular components. Therefore, if an appropriate material for the polymer film 94 is selected, the slot substrate 201B is more reliable than the slot substrate 201A.
  • the polymer film 94 if a material having excellent flexibility and toughness is selected as the polymer film 94, it is possible to effectively prevent the Cu foil (or Al foil) 55f from being destroyed in the process of attaching the laminate film 55LM. it can. Further, when the slot 57 is mechanically formed by punching or the like, it is possible to effectively prevent the Cu foil (or Al foil) 55f from being destroyed.
  • polymer film 94 having such properties include polyester films such as polyethylene terephthalate and polyethylene naphthalate, polyphenylsulfone, super engineering plastics such as polyimide and polyamide, and polymers obtained by blending and / or modifying these. A film is used.
  • the thickness of the polymer film 94 is, for example, 5 ⁇ m or more and 200 ⁇ m or less. Since the polymer film 94 also constitutes a part of the waveguide 301, it is preferable to use a material having a low dielectric constant and dielectric loss with respect to microwaves.
  • a slot substrate 201B was prototyped according to the above manufacturing method.
  • the materials used are as follows.
  • Laminate film 55LM Al foil 55f / PET film 94
  • Adhesive film Thermosetting type (epoxy resin and polyimide resin contain inorganic filler), thickness 20 ⁇ m
  • thermosetting type epoxy resin and polyimide resin containing inorganic filler
  • SJ41 manufactured by Yodogawa Paper Co., Ltd.
  • the adhesive film which peeled off one protective film was affixed on the glass substrate 51 using the roller maintained at 110 degreeC, applying a pressure.
  • the laminate film 55LM was attached to the adhesive film from which the remaining protective film had been peeled off while applying pressure using a roller maintained at 110 ° C.
  • FIG. 24 shows an optical image showing a state in which the slot substrate heated at 130 ° C. for 10 minutes under atmospheric pressure is observed from the glass substrate 51 side before the slot is formed.
  • the Al foil 55f is uniformly and flatly attached.
  • the roller was affixed without heating, it was observed that the Al foil 55f was undulated by entraining the bubbles and expanding the entrained bubbles at a high temperature.
  • the adhesive film becomes soft and easily adheres to the glass substrate, and the entrapment of bubbles during bonding is suppressed.
  • this adhesive film had a very low content of solvent or low molecular component, and as shown in FIG. 24, an Al layer having high flatness could be formed.
  • Example 2 As the adhesive film, a reactive urethane hot melt adhesive having a thickness of 20 ⁇ m (HM30 manufactured by Panac Corporation) was used. When this adhesive film was used, the flatness of the obtained Al layer was inferior compared with the case where the adhesive film of Experiment 1 was used. Therefore, considering that the adhesive film used in Experiment 2 may have a higher solvent or low molecular component content than the adhesive film used in Experiment 1, the following two samples were prepared.
  • HM30 manufactured by Panac Corporation
  • the adhesive film Before affixing the adhesive film on the glass substrate 51, it was placed for 30 minutes in a reduced pressure environment (room temperature) of 0.1 Torr with one protective film peeled off. Then, the adhesive film was affixed on the glass substrate 51, applying a pressure using the roller maintained at 110 degreeC. Thereafter, the remaining protective film was peeled off, and again placed under a reduced pressure environment (room temperature) of 0.1 Torr for 30 minutes. Subsequently, a laminate film 55LM was attached to the adhesive film while applying pressure using a roller maintained at 110 ° C.
  • room temperature room temperature
  • FIG. 25 shows an optical image showing a state in which the slot substrate heated at 130 ° C. for 10 minutes under atmospheric pressure is observed from the glass substrate 51 side before the slot is formed.
  • FIG. 26 shows an optical image showing a state in which the slot substrate heated at 130 ° C. under atmospheric pressure for 10 minutes is observed from the glass substrate 51 side before the slot is formed.
  • the flatness of the Al layer is slightly improved in the sample that has undergone the decompression step (FIG. 25) compared to the sample that has not undergone the decompression step (FIG. 26). .
  • This is considered because the solvent or the low molecular component contained in the adhesive film was removed by the decompression step. Therefore, when using an adhesive containing a solvent or a low molecular component, it is preferable to remove these by placing in a reduced pressure environment.
  • the Al layer of FIG. 24 is superior in flatness. This is considered to be largely due to the heat resistance and hygroscopicity of the material of the adhesive layer. That is, it is considered that the material of the adhesive layer is superior in the thermosetting type than in the hot melt type. Note that the white shining portion in the lower left of FIG. 25 is the reflected illumination light.
  • 27A and 27B show a scanning antenna slot substrate 201A having a transmission / reception region R1 (see FIG. 2) having a diameter of 700 mm using a mother substrate 51M of 2160 mm (vertical) ⁇ 2460 (horizontal). The arrangement of the laminate film 55LM when nine sheets are produced is shown.
  • the longitudinal direction of the mother substrate 51M is divided into three, and three laminate films 55LM are attached so as to correspond to each.
  • the terminal region may be designed to be arranged between the transmission / reception region R1.
  • the cut 94C is preferably formed in at least the polymer film 94.
  • 28A and 28B show a scanning antenna slot substrate 201A having a transmission / reception region R1 (see FIG. 2) having a diameter of 800 mm using a mother substrate 51M of 2160 mm (vertical) ⁇ 2460 (horizontal). The arrangement of the laminate film 55LM when six sheets are produced is shown.
  • the transverse direction of the mother substrate 51M is divided into two, and two laminate films 55LM are attached so as to correspond to each.
  • the terminal region may be designed so as to be arranged at a position with a margin.
  • the cut 94C is preferably formed in at least the polymer film 94.
  • the slot substrate 201A can be manufactured using the mother substrate 51M in the same manner as described above. .
  • Embodiments according to the present invention are used in, for example, a scanning antenna for satellite communication and satellite broadcasting mounted on a mobile body (for example, a ship, an aircraft, an automobile) and a manufacturing method thereof.
  • a scanning antenna for satellite communication and satellite broadcasting mounted on a mobile body (for example, a ship, an aircraft, an automobile) and a manufacturing method thereof.
  • Dielectric substrate 2 Base insulating film 3: Gate electrode 4: Gate insulating layer 5: Semiconductor layer 6D: Drain contact layer 6S: Source contact layer 7D: Drain electrode 7S: Source electrode 7p: Source connection wiring 11: First Insulating layer 15: Patch electrode 15p: Patch connecting part 17: Second insulating layers 18g, 18s, 18p: Opening 19g: Upper connecting part for gate terminal 19p: Upper connecting part for transfer terminal 19s: Upper connecting part for source terminal 21 : Alignment mark 23: Protective conductive layer 51: Dielectric substrate 51M: Mother substrate 52: Third insulating layer 54: Dielectric layer (air layer) 55: Slot electrode 55L: Lower layer 55M: Main layer 55U: Upper layer 55c: Contact surface 55LM: Laminate film 57: Slot 58: Fourth insulating layer 60: Upper connection portion 65: Reflective conductive plate 68: Heater resistance film 70: Power supply Device 71: Conductive beads 72: Power supply pin 73: Sealing portion 92: Adhesive layer 93: Resist layer 93

Abstract

走査アンテナ(1000)は、アンテナ単位Uが配列された走査アンテナであって、第1誘電体基板(1)と、TFTと、ゲートバスラインと、ソースバスラインと、パッチ電極(15)とを有するTFT基板(101)と、第2誘電体基板(51)と、第2誘電体基板の第1主面上に形成されたスロット電極(55)と有するスロット基板(201)と、TFT基板とスロット基板との間に設けられた液晶層LCと、第2誘電体基板(51)の第1主面と反対側の第2主面に誘電体層(54)を介して対向するように配置された反射導電板(65)とを有し、スロット電極は、パッチ電極にそれぞれ対応して配置されたスロットを有し、第2誘電体基板(51)とスロット電極(55)との間に、熱硬化タイプまたは光硬化タイプの接着材で形成された接着層(92)をさらに有する。

Description

走査アンテナおよびその製造方法
 本発明は、走査アンテナに関し、特に、アンテナ単位(「素子アンテナ」ということもある。)が液晶容量を有する走査アンテナ(「液晶アレイアンテナ」ということもある。)およびその製造方法に関する。
 移動体通信や衛星放送用のアンテナは、ビームの方向を変えられる(「ビーム走査」または「ビームステアリング」と言われる。)機能を必要とする。このような機能を有するアンテナ(以下、「走査アンテナ(scanned antenna)」という。)として、アンテナ単位を備えるフェイズドアレイアンテナが知られている。しかしながら、従来のフェイズドアレイアンテナは高価であり、民生品への普及の障害となっている。特に、アンテナ単位の数が増えると、コストが著しく上昇する。
 そこで、液晶材料(ネマチック液晶、高分子分散液晶を含む)の大きな誘電異方性(複屈折率)を利用した走査アンテナが提案されている(特許文献1~4および非特許文献1)。液晶材料の誘電率は周波数分散を有するので、本明細書において、マイクロ波の周波数帯における誘電率(「マイクロ波に対する誘電率」ということもある。)を特に「誘電率M(εM)」と表記することにする。
 特許文献3および非特許文献1には、液晶表示装置(以下、「LCD」という。)の技術を利用することによって低価格な走査アンテナが得られると記載されている。
特開2007-116573号公報 特開2007-295044号公報 特表2009-538565号公報 特表2013-539949号公報
R. A. Stevenson et al., "Rethinking Wireless Communications:Advanced Antenna Design using LCD Technology", SID 2015 DIGEST, pp.827-830. M. ANDO et al., "A Radial Line Slot Antenna for 12GHz Satellite TV Reception", IEEE Transactions of Antennas and Propagation, Vol. AP-33, No.12, pp. 1347-1353 (1985).
 上述したように、LCD技術を適用することによって低価格な走査アンテナを実現すると言うアイデアは知られてはいるものの、LCD技術を利用した走査アンテナの構造、その製造方法、およびその駆動方法を具体的に記載した文献はない。
 そこで、本発明は、従来のLCDの製造技術を利用して量産することが可能な走査アンテナおよびその製造方法を提供することを目的とする。
 本発明の実施形態による走査アンテナは、複数のアンテナ単位が配列された走査アンテナであって、第1誘電体基板と、前記第1誘電体基板に支持された複数のTFTと、複数のゲートバスラインと、複数のソースバスラインと、複数のパッチ電極とを有するTFT基板と、第2誘電体基板と、前記第2誘電体基板の第1主面上に形成されたスロット電極とを有するスロット基板と、前記TFT基板と前記スロット基板との間に設けられた液晶層と、前記第2誘電体基板の前記第1主面と反対側の第2主面に誘電体層を介して対向するように配置された反射導電板とを有し、前記スロット電極は、前記複数のパッチ電極に対応して配置された複数のスロットを有し、前記スロット基板は、前記第2誘電体基板と前記スロット電極との間に、熱硬化タイプまたは光硬化タイプの接着材で形成された接着層をさらに有する。
 ある実施形態において、前記接着層は、ポリイミド樹脂を含む前記熱硬化タイプの接着材で形成されている。
 本発明の実施形態による他の走査アンテナは、複数のアンテナ単位が配列された走査アンテナであって、第1誘電体基板と、前記第1誘電体基板に支持された複数のTFTと、複数のゲートバスラインと、複数のソースバスラインと、複数のパッチ電極とを有するTFT基板と、第2誘電体基板と、前記第2誘電体基板の第1主面上に形成されたスロット電極とを有するスロット基板と、前記TFT基板と前記スロット基板との間に設けられた液晶層と、前記第2誘電体基板の前記第1主面と反対側の第2主面に誘電体層を介して対向するように配置された反射導電板とを有し、前記スロット電極は、前記複数のパッチ電極に対応して配置された複数のスロットを有し、前記スロット基板は、前記第2誘電体基板と前記スロット電極との間に形成された接着層と、前記スロット電極と前記接着層との間に配置された高分子層とをさらに有する。
 ある実施形態において、前記高分子層は、PETフィルムまたはPIフィルムで形成されている。
 ある実施形態において、前記高分子層の厚さは、5μm以上200μm以下である。
 ある実施形態において、前記接着層は、熱硬化タイプの接着材で形成されている。前記熱硬化タイプの接着材は例えばポリイミドを含む。
 ある実施形態において、前記スロット電極は、Cu層またはAl層で形成されている。
 本発明の実施形態による走査アンテナの製造方法は、複数のアンテナ単位が配列された走査アンテナであって、第1誘電体基板と、前記第1誘電体基板に支持された複数のTFTと、複数のゲートバスラインと、複数のソースバスラインと、複数のパッチ電極とを有するTFT基板と、第2誘電体基板と、前記第2誘電体基板の第1主面上に形成されたスロット電極と有するスロット基板と、前記TFT基板と前記スロット基板との間に設けられた液晶層と、前記第2誘電体基板の前記第1主面と反対側の第2主面に誘電体層を介して対向するように配置された反射導電板とを有し、前記スロット電極は、前記複数のパッチ電極に対応して配置された複数のスロットを有し、前記スロット基板は、前記第2誘電体基板と前記スロット電極との間に、熱硬化タイプの接着材で形成された接着層をさらに有する、走査アンテナの製造方法であって、前記第2誘電体基板を用意する工程(a)と、 熱硬化タイプの接着材の層が片面に形成された金属箔を用意する工程(b)と、前記第2誘電体基板に前記接着材の層が接着するように前記金属箔を貼りつける工程(c)とを包含する。
 本発明の実施形態による他の走査アンテナの製造方法は、複数のアンテナ単位が配列された走査アンテナであって、第1誘電体基板と、前記第1誘電体基板に支持された複数のTFTと、複数のゲートバスラインと、複数のソースバスラインと、複数のパッチ電極とを有するTFT基板と、第2誘電体基板と、前記第2誘電体基板の第1主面上に形成されたスロット電極と有するスロット基板と、前記TFT基板と前記スロット基板との間に設けられた液晶層と、前記第2誘電体基板の前記第1主面と反対側の第2主面に誘電体層を介して対向するように配置された反射導電板とを有し、前記スロット電極は、前記複数のパッチ電極に対応して配置された複数のスロットを有し、前記スロット基板は、前記第2誘電体基板と前記スロット電極との間に形成された接着層と、前記スロット電極と前記接着層との間に配置された高分子層とをさらに有する、走査アンテナの製造方法であって、前記第2誘電体基板上に前記接着層を形成する工程(a)と、高分子フィルムと金属箔とが積層されたラミネートフィルムを用意する工程(b)と、前記接着層の上に前記ラミネートフィルムを貼りつける工程(c)とを包含する。
 本発明の実施形態によるさらに他の走査アンテナの製造方法は、複数のアンテナ単位が配列された走査アンテナであって、第1誘電体基板と、前記第1誘電体基板に支持された複数のTFTと、複数のゲートバスラインと、複数のソースバスラインと、複数のパッチ電極とを有するTFT基板と、第2誘電体基板と、前記第2誘電体基板の第1主面上に形成されたスロット電極と有するスロット基板と、前記TFT基板と前記スロット基板との間に設けられた液晶層と、前記第2誘電体基板の前記第1主面と反対側の第2主面に誘電体層を介して対向するように配置された反射導電板とを有し、前記スロット電極は、前記複数のパッチ電極に対応して配置された複数のスロットを有し、前記スロット基板は、前記第2誘電体基板と前記スロット電極との間に形成された接着層と、前記スロット電極と前記接着層との間に配置された高分子層とをさらに有する、走査アンテナの製造方法であって、前記第2誘電体基板を用意する工程(a)と、熱硬化タイプの接着材の層が片面に形成された高分子フィルムと金属箔とが積層されたラミネートフィルムを用意する工程(b)と、前記第2誘電体基板に前記接着材の層が接着するように前記ラミネートフィルムを貼りつける工程(c)とを包含する。
 ある実施形態において、前記金属箔は、Cu箔またはAl箔である。
 ある実施形態において、上記いずれかの製造方法は、前記工程(c)の前に、前記接着層を減圧環境下に置く工程をさらに包含する。
 本発明の一実施形態のTFT基板は、誘電体基板と、前記誘電体基板上に配列された複数のアンテナ単位領域を有するTFT基板であって、前記複数のアンテナ単位領域を含む送受信領域と、前記送受信領域以外の領域に位置する非送受信領域とを含み、前記複数のアンテナ単位領域のそれぞれは、前記誘電体基板に支持された薄膜トランジスタであって、ゲート電極と、半導体層と、前記ゲート電極と前記半導体層との間に位置するゲート絶縁層と、前記半導体層に電気的に接続されたソース電極およびドレイン電極とを含む薄膜トランジスタと、前記薄膜トランジスタを覆い、かつ、前記薄膜トランジスタの前記ドレイン電極を露出する第1開口部を有する第1絶縁層と、前記第1絶縁層上および前記第1開口部内に形成され、前記薄膜トランジスタの前記ドレイン電極に電気的に接続されたパッチ電極とを備え、前記パッチ電極は金属層を含み、前記金属層の厚さは、前記薄膜トランジスタの前記ソース電極および前記ドレイン電極の厚さよりも大きい。
 ある実施形態において、上記TFT基板は、前記パッチ電極を覆う第2絶縁層をさらに備えてもよい。前記金属層の厚さは、1μm以上30μm以下であってもよい。
 ある実施形態において、上記TFT基板は、前記送受信領域において、前記誘電体基板上に形成された抵抗膜と、前記抵抗膜に接続されたヒータ用端子とをさらに有してもよい。
 ある実施形態において、上記TFT基板は、前記非送受信領域に配置されたトランスファー端子部をさらに備え、前記トランスファー端子部は、前記パッチ電極と同じ導電膜から形成されたパッチ接続部と、前記パッチ接続部上に延設され、前記パッチ接続部の一部を露出する第2開口部を有する前記第2絶縁層と、前記第2絶縁層上および前記第2開口部内に形成され、前記パッチ接続部と電気的に接続された上部透明電極とを有する。
 ある実施形態において、上記TFT基板は、ゲート端子部をさらに備え、前記ゲート端子部は、前記ゲート電極と同じ導電膜から形成されたゲートバスラインと、前記ゲートバスライン上に延設された前記ゲート絶縁層、前記第1絶縁層および前記第2絶縁層と、前記上部透明電極と同じ透明導電膜から形成されたゲート端子用上部接続部とを有し、前記ゲート絶縁層、前記第1絶縁層および前記第2絶縁層には、前記ゲートバスラインの一部を露出するゲート端子コンタクトホールが形成されており、前記ゲート端子用上部接続部は、前記第2絶縁層上および前記ゲート端子コンタクトホール内に配置され、前記ゲート端子コンタクトホール内で前記ゲートバスラインと接している。
 ある実施形態において、上記TFT基板は、前記非送受信領域に配置されたトランスファー端子部をさらに備え、前記トランスファー端子部は、前記ソース電極と同じ導電膜から形成されたソース接続配線と、前記ソース接続配線上に延設され、前記ソース接続配線の一部を露出する第3開口部および前記ソース接続配線の他の一部を露出する第4開口部を有する前記第1絶縁層と、前記第1絶縁層上および前記第3開口部内に形成されたパッチ接続部と、前記第1絶縁層上および前記第4開口部内に形成された上部透明電極とを有し、前記パッチ接続部は、前記ソース接続配線を介して前記上部透明電極と電気的に接続されており、前記パッチ接続部は前記パッチ電極と同じ導電膜から形成されており、前記第2絶縁層は、前記トランスファー端子部上に延設されており、前記パッチ接続部を覆い、かつ、前記上部透明電極の少なくとも一部を露出する開口を有する。
 ある実施形態において、上記TFT基板は、前記非送受信領域に配置されたトランスファー端子部をさらに備え、前記トランスファー端子部は、前記第1絶縁層上に、前記パッチ電極と同じ導電膜から形成されたパッチ接続部と、前記パッチ接続部を覆う保護導電層とを有し、前記第2絶縁層は、前記保護導電層上に延設され、前記保護導電層の一部を露出する開口を有する。
 ある実施形態において、上記TFT基板は、ゲート端子部をさらに備え、前記ゲート端子部は、前記ゲート電極と同じ導電膜から形成されたゲートバスラインと、前記ゲートバスライン上に延設された前記ゲート絶縁層および前記第1絶縁層と、透明導電膜から形成されたゲート端子用上部接続部とを有し、前記ゲート絶縁層および前記第1絶縁層には、前記ゲート端子用上部接続部を露出するゲート端子コンタクトホールが形成されており、前記ゲート端子用上部接続部は、前記第1絶縁層上および前記ゲート端子コンタクトホール内に配置され、前記ゲート端子コンタクトホール内で前記ゲートバスラインと接しており、前記第2絶縁層は、前記ゲート端子用上部接続部上に延設され、前記ゲート端子用上部接続部の一部を露出する開口を有する。
 本発明の一実施形態の走査アンテナは、上記のいずれかに記載のTFT基板と、前記TFT基板と対向するように配置されたスロット基板と、前記TFT基板と前記スロット基板との間に設けられた液晶層と、前記スロット基板の前記液晶層と反対側の表面に誘電体層を介して対向するように配置された反射導電板とを備え、前記スロット基板は、他の誘電体基板と、前記他の誘電体基板の前記液晶層側の表面に形成されたスロット電極とを有し、前記スロット電極は複数のスロットを有し、前記複数のスロットは、前記TFT基板の前記複数のアンテナ単位領域における前記パッチ電極に対応して配置されている。
 本発明の他の実施形態の走査アンテナは、上記のいずれかに記載のTFT基板と、前記TFT基板と対向するように配置されたスロット基板と、前記TFT基板と前記スロット基板との間に設けられた液晶層と、前記スロット基板の前記液晶層と反対側の表面に誘電体層を介して対向するように配置された反射導電板とを備え、前記スロット基板は、他の誘電体基板と、前記他の誘電体基板の前記液晶層側の表面に形成されたスロット電極とを有し、前記スロット電極は複数のスロットを有し、前記複数のスロットは、前記TFT基板の前記複数のアンテナ単位領域における前記パッチ電極に対応して配置されており、前記スロット電極は、前記TFT基板の前記トランスファー端子部に接続されている。
 本発明の一実施形態のTFT基板の製造方法は、複数のアンテナ単位領域を含む送受信領域と、前記送受信領域以外の非送受信領域とを有し、前記複数のアンテナ単位領域のそれぞれは薄膜トランジスタおよびパッチ電極を備えるTFT基板の製造方法であって、(a)誘電体基板上に薄膜トランジスタを形成する工程と、(b)前記薄膜トランジスタを覆うように第1絶縁層を形成し、前記第1絶縁層に前記薄膜トランジスタのドレイン電極の一部を露出する第1開口部を形成する工程と、(c)前記第1絶縁層上および前記第1開口部内にパッチ電極用導電膜を形成し、前記パッチ電極用導電膜のパターニングにより、前記第1開口部内で前記ドレイン電極と接するパッチ電極を形成する工程と、(d)前記パッチ電極を覆う第2絶縁層を形成する工程とを包含し、前記パッチ電極は金属層を含み、前記金属層の厚さは、前記薄膜トランジスタのソース電極およびドレイン電極の厚さよりも大きい。
 ある実施形態において、前記工程(a)は、誘電体基板上にゲート用導電膜を形成し、前記ゲート用導電膜のパターニングにより、複数のゲートバスラインおよび前記薄膜トランジスタのゲート電極を形成する工程(a1)と、前記複数のゲートバスラインおよび前記ゲート電極を覆うゲート絶縁層を形成する工程(a2)と、前記ゲート絶縁層上に、前記薄膜トランジスタの半導体層を形成する工程(a3)と、前記半導体層上および前記ゲート絶縁層上にソース用導電膜を形成し、前記ソース用導電膜のパターニングにより、複数のソースバスラインと、前記半導体層に接するソース電極およびドレイン電極とを形成し、薄膜トランジスタを得る工程(a4)とを包含する。
 ある実施形態において、前記TFT基板は、前記非送受信領域にゲート端子部およびトランスファー端子部をさらに備え、前記工程(c)は、前記パッチ電極用導電膜のパターニングにより、前記非送受信領域にパッチ接続部を形成する工程を含み、前記工程(d)の後に、前記ゲート絶縁層、前記第1絶縁層および前記第2絶縁層を一括してエッチングする工程であって、これにより、前記第2絶縁層に前記パッチ接続部を露出する第2開口部を形成するとともに、前記ゲート絶縁層、前記第1絶縁層および前記第2絶縁層に前記ゲートバスラインの一部を露出するゲート端子コンタクトホールを形成する工程と、前記第2絶縁層上、前記第2開口部内、および前記ゲート端子コンタクトホール内に透明導電膜を形成し、前記透明導電膜のパターニングにより、前記第2開口部内で前記パッチ接続部に接する上部透明電極を形成してトランスファー端子部を得るとともに、前記ゲート端子コンタクトホール内で前記ゲートバスラインに接するゲート端子用上部接続部を形成してゲート端子部を得る工程とを包含する。
 ある実施形態において、前記TFT基板は、前記非送受信領域にゲート端子部およびトランスファー端子部をさらに備え、前記工程(a4)は、前記ソース用導電膜のパターニングにより、前記非送受信領域にソース接続配線を形成する工程を含み、前記工程(b)は、前記第1絶縁層に前記第1開口部を形成するとともに、前記ソース接続配線の一部を露出する第3開口部と、前記ソース接続配線の他の一部を露出する第4開口部と、前記ゲートバスラインの一部を露出するゲート端子コンタクトホールとを形成する工程を含み、前記工程(b)と前記工程(c)との間に、透明導電膜を形成し、前記透明導電膜のパターニングにより、前記第3開口部内で前記ソース接続配線に接する上部透明電極を形成するとともに、前記ゲート端子コンタクトホール内で前記ゲートバスラインに接するゲート端子用上部接続部を形成してゲート端子部を得る工程をさらに含み、前記工程(c)は、前記パッチ電極用導電膜のパターニングにより、前記第4開口部内で前記ソース接続配線と接するパッチ接続部とを形成してトランスファー端子部を得る工程をさらに含み、前記トランスファー端子部では、前記ソース接続配線を介して前記パッチ接続部と前記上部透明電極とが電気的に接続され、前記工程(d)の後に、前記第2絶縁層に、前記上部透明電極の一部および前記ゲート端子用上部接続部の一部をそれぞれ露出する開口を形成する工程をさらに含む。
 ある実施形態において、前記TFT基板は、前記非送受信領域にゲート端子部およびトランスファー端子部をさらに備え、前記工程(b)は、前記第1絶縁層に前記第1開口部を形成するとともに、前記ゲートバスラインの一部を露出するゲート端子コンタクトホールを形成する工程を含み、前記工程(b)と前記工程(c)との間に、透明導電膜を形成し、前記透明導電膜のパターニングにより、前記ゲート端子コンタクトホール内で前記ゲートバスラインに接するゲート端子用上部接続部を形成してゲート端子部を得る工程をさらに含み、前記工程(c)は、前記パッチ電極用導電膜のパターニングにより、前記非送受信領域にパッチ接続部を形成する工程を含み、前記工程(c)と前記工程(d)との間に、前記パッチ接続部を覆う保護導電層を形成する工程をさらに含み、前記工程(d)の後に、前記第2絶縁層に、前記保護導電層の一部および前記ゲート端子用上部接続部の一部をそれぞれ露出する開口を形成する工程をさらに含む。
 本発明のある実施形態による走査アンテナは、複数のアンテナ単位が配列された走査アンテナであって、第1誘電体基板と、前記第1誘電体基板に支持された複数のTFTと、複数のゲートバスラインと、複数のソースバスラインと、複数のパッチ電極とを有するTFT基板と、第2誘電体基板と、前記第2誘電体基板の第1主面上に形成されたスロット電極と有するスロット基板と、前記TFT基板と前記スロット基板との間に設けられた液晶層と、前記第2誘電体基板の前記第1主面と反対側の第2主面に誘電体層を介して対向するように配置された反射導電板とを有し、前記スロット電極は、前記複数のパッチ電極に対応して配置された複数のスロットを有し、前記複数のパッチ電極のそれぞれは、対応するTFTのドレインに接続されており、対応するTFTのゲートバスラインから供給される走査信号によって選択される期間に、対応するソースバスラインからデータ信号が供給され、前記複数のパッチ電極のそれぞれに印加される電圧の極性が反転する周波数は300Hz以上である。
 ある実施形態において、任意のフレームにおいて、前記複数のパッチ電極に印加される電圧の極性は全て同じである。
 ある実施形態において、任意のフレームにおいて、前記複数のパッチ電極に印加される電圧の極性は、隣接するゲートバスラインに接続されたパッチ電極間で互いに逆である。
 ある実施形態において、前記複数のパッチ電極のそれぞれに印加される電圧の極性が反転する周波数は5kHz以下である。
 ある実施形態において、前記スロット電極に印加される電圧は、前記複数のパッチ電極に印加される電圧と180°位相がずれた振動電圧である。
 本発明の実施形態による走査アンテナの駆動方法は、複数のアンテナ単位が配列された走査アンテナであって、第1誘電体基板と、前記第1誘電体基板に支持された複数のTFTと、複数のゲートバスラインと、複数のソースバスラインと、複数のパッチ電極とを有するTFT基板と、第2誘電体基板と、前記第2誘電体基板の第1主面上に形成されたスロット電極と有するスロット基板と、前記TFT基板と前記スロット基板との間に設けられた液晶層と、前記第2誘電体基板の前記第1主面と反対側の第2主面に誘電体層を介して対向するように配置された反射導電板とを有し、前記スロット電極は、前記複数のパッチ電極に対応して配置された複数のスロットを有する走査アンテナの駆動方法であって、前記複数のパッチ電極のそれぞれに印加される電圧の極性を300Hz以上の周波数で反転させる。
 ある実施形態において、前記スロット電極に印加される電圧の極性を前記複数のパッチ電極に印加される電圧の極性と180°位相をずらして反転させる。
 本発明のある実施形態によると、従来のLCDの製造技術を利用して量産することが可能な走査アンテナおよびその製造方法が提供される。
第1の実施形態の走査アンテナ1000の一部を模式的に示す断面図である。 (a)および(b)は、それぞれ、走査アンテナ1000におけるTFT基板101およびスロット基板201を示す模式的な平面図である。 (a)および(b)は、それぞれ、TFT基板101のアンテナ単位領域Uを模式的に示す断面図および平面図である。 (a)~(c)は、それぞれ、TFT基板101のゲート端子部GT、ソース端子部STおよびトランスファー端子部PTを模式的に示す断面図である。 TFT基板101の製造工程の一例を示す図である。 スロット基板201におけるアンテナ単位領域Uおよび端子部ITを模式的に示す断面図である。 TFT基板101およびスロット基板スロット基板201におけるトランスファー部を説明するための模式的な断面図である。 (a)~(c)は、それぞれ、第2の実施形態におけるTFT基板102のゲート端子部GT、ソース端子部STおよびトランスファー端子部PTを示す断面図である。 TFT基板102の製造工程の一例を示す図である。 (a)~(c)は、それぞれ、第3の実施形態におけるTFT基板103のゲート端子部GT、ソース端子部STおよびトランスファー端子部PTを示す断面図である。 TFT基板103の製造工程の一例を示す図である。 TFT基板103およびスロット基板203におけるトランスファー部を説明するための模式的な断面図である。 (a)は、ヒーター用抵抗膜68を有するTFT基板104の模式的な平面図であり、(b)はスロット57およびパッチ電極15のサイズを説明するための模式的な平面図である。 (a)および(b)は、抵抗加熱構造80aおよび80bの模式的な構造と電流の分布を示す図である。 (a)~(c)は、抵抗加熱構造80c~80eの模式的な構造と電流の分布を示す図である。 本発明の実施形態による走査アンテナの1つのアンテナ単位の等価回路を示す図である。 (a)~(c)、(e)~(g)は、実施形態の走査アンテナの駆動に用いられる各信号の波形の例を示す図であり、(d)は、ドット反転駆動を行っているLCDパネルの表示信号の波形を示す図である。 (a)~(e)は、実施形態の走査アンテナの駆動に用いられる各信号の波形の他の例を示す図である。 (a)~(e)は、実施形態の走査アンテナの駆動に用いられる各信号の波形のさらに他の例を示す図である。 本発明の実施形態による走査アンテナ1000Aの一部を模式的に示す断面図である。 (a)~(c)は、走査アンテナ1000Aが有するスロット基板201Aの製造方法を示す模式図である。 本発明の実施形態による他の走査アンテナ1000Bの一部を模式的に示す断面図である。 (a)~(d)は、走査アンテナ1000Bが有するスロット基板201Bの製造方法を示す模式図である。 試作したスロット基板をガラス基板51側から観察した状態を示す光学像である。 試作したスロット基板をガラス基板51側から観察した状態を示す光学像である。 比較のために試作したスロット基板をガラス基板51側から観察した状態を示す光学像を示す。 (a)および(b)は、2160mm(縦)×2460(横)のマザー基板51Mを用いて、直径が700mmの送受信領域R1を有する走査アンテナ用のスロット基板201Aを9枚作製する場合のラミネートフィルム55LMの配置を示す模式図である。 (a)および(b)は、2160mm(縦)×2460(横)のマザー基板51Mを用いて、直径が800mmの送受信領域R1を有する走査アンテナ用のスロット基板201Aを6枚作製する場合のラミネートフィルム55LMの配置を示す模式図である。 (a)は、従来のLCD900の構造を示す模式図であり、(b)はLCDパネル900aの模式的な断面図である。
 以下、図面を参照して、本発明の実施形態による走査アンテナおよびその製造方法を説明する。以下の説明においては、まず、公知のTFT型LCD(以下、「TFT-LCD」という。)の構造および製造方法を説明する。ただし、LCDの技術分野で周知の事項については説明を省略することがある。TFT-LCDの基本的な技術については、例えば、Liquid Crystals, Applications and Uses, Vol. 1-3(Editor: Birenda Bahadur, Publisher: World Scientific Pub Co Inc)などを参照されたい。参考のために、上記の文献の開示内容の全てを本明細書に援用する。
 図29(a)および(b)を参照して、典型的な透過型のTFT-LCD(以下、単に「LCD」という。)900の構造および動作を説明する。ここでは、液晶層の厚さ方向に電圧を印加する縦電界モード(例えば、TNモードや垂直配向モード)のLCD900を例示する。LCDの液晶容量に印加される電圧のフレーム周波数(典型的には極性反転周波数の2倍)は例えば4倍速駆動でも240Hzであり、LCDの液晶容量の誘電体層としての液晶層の誘電率εは、マイクロ波(例えば、衛星放送やKuバンド(12~18GHz)、Kバンド(18~26GHz)、Kaバンド(26~40GHz))に対する誘電率M(εM)と異なる。
 図29(a)に模式的に示すように、透過型のLCD900は、液晶表示パネル900aと、制御回路CNTLと、バックライト(不図示)と、電源回路(不図示)などを備えている。液晶表示パネル900aは、液晶表示セルLCCと、ゲートドライバGDおよびソースドライバSDを含む駆動回路とを含む。駆動回路は、例えば、液晶表示セルLCCのTFT基板910に実装されてもよいし、駆動回路の一部または全部は、TFT基板910に一体化(モノリシック化)されてもよい。
 図29(b)に、LCD900が有する液晶表示パネル(以下、「LCDパネル」という。)900aの模式的に断面図を示す。LCDパネル900aは、TFT基板910と、対向基板920と、これらの間に設けられた液晶層930とを有している。TFT基板910および対向基板920は、いずれもガラス基板などの透明基板911、921を有している。透明基板911、921としては、ガラス基板の他、プラスチック基板が用いられることもある。プラスチック基板は、例えば、透明な樹脂(例えばポリエステル)とガラス繊維(例えば不織布)で形成される。
 LCDパネル900aの表示領域DRは、マトリクス状に配列された画素Pによって構成されている。表示領域DRの周辺には表示に寄与しない額縁領域FRが形成されている。液晶材料は表示領域DRを包囲するように形成されたシール部(不図示)によって表示領域DR内に封止されている。シール部は、例えば、紫外線硬化性樹脂とスペーサ(例えば樹脂ビーズ)とを含むシール材を硬化させることによって形成され、TFT基板910と対向基板920とを互いに接着、固定する。シール材中のスペーサは、TFT基板910と対向基板920との間隙、すなわち液晶層930の厚さを一定に制御する。液晶層930の厚さの面内ばらつきを抑制するために、表示領域DR内の遮光される部分(例えば配線上)に、柱状スペーサが紫外線硬化性樹脂を用いて形成される。近年、液晶テレビやスマートフォン用のLCDパネルに見られるように、表示に寄与しない額縁領域FRの幅は非常に狭くなっている。
 TFT基板910では、透明基板911上に、TFT912、ゲートバスライン(走査線)GL、ソースバスライン(表示信号線)SL、画素電極914、補助容量電極(不図示)、CSバスライン(補助容量線)(不図示)が形成されている。CSバスラインはゲートバスラインと平行に設けられる。あるいは、次段のゲートバスラインをCSバスラインとして用いることもある(CSオンゲート構造)。
 画素電極914は、液晶の配向を制御する配向膜(例えばポリイミド膜)に覆われている。配向膜は、液晶層930と接するように設けられる。TFT基板910はバックライト側(観察者とは反対側)に配置されることが多い。
 対向基板920は、液晶層930の観察者側に配置されることが多い。対向基板920は、透明基板921上に、カラーフィルタ層(不図示)と、対向電極924と、配向膜(不図示)とを有している。対向電極924は、表示領域DRを構成する複数の画素Pに共通に設けられるので、共通電極とも呼ばれる。カラーフィルタ層は、画素P毎に設けられるカラーフィルタ(例えば、赤フィルタ、緑フィルタ、青フィルタ)と、表示に不要な光を遮光するためのブラックマトリクス(遮光層)とを含む。ブラックマトリクスは、例えば、表示領域DR内の画素Pの間、および額縁領域FRを遮光するように配置される。
 TFT基板910の画素電極914と、対向基板920の対向電極924と、これらの間の液晶層930が、液晶容量Clcを構成する。個々の液晶容量が画素に対応する。液晶容量Clcに印加された電圧を保持するために(いわゆる電圧保持率を高くするために)、液晶容量Clcと電気的に並列に接続された補助容量CSが形成されている。補助容量CSは、典型的には、画素電極914と同電位とされる電極と、無機絶縁層(例えばゲート絶縁層(SiO2層))と、CSバスラインに接続された補助容量電極とで構成される。CSバスラインからは、典型的には、対向電極924と同じ共通電圧が供給される。
 液晶容量Clcに印加された電圧(実効電圧)が低下する要因としては、(1)液晶容量Clcの容量値CClcと、抵抗値Rとの積であるCR時定数に基づくもの、(2)液晶材料中に含まれるイオン性不純物に起因する界面分極、および/または、液晶分子の配向分極などがある。これらのうち、液晶容量ClcのCR時定数による寄与が大きく、液晶容量Clcに電気的に並列に接続された補助容量CSを設けることによって、CR時定数を大きくすることができる。なお、液晶容量Clcの誘電体層である液晶層930の体積抵抗率は、汎用されているネマチック液晶材料の場合、1012Ω・cmのオーダを超えている。
 画素電極914に供給される表示信号は、ゲートバスラインGLにゲートドライバGDから供給される走査信号によって選択されたTFT912がオン状態となったときに、そのTFT912に接続されているソースバスラインSLに供給されている表示信号である。したがって、あるゲートバスラインGLに接続されているTFT912が同時にオン状態となり、その時に、その行の画素PのそれぞれのTFT912に接続されているソースバスラインSLから対応する表示信号が供給される。この動作を、1行目(例えば表示面の最上行)からm行目(例えば表示面の最下行)まで順次に行うことによって、m行の画素行で構成された表示領域DRに1枚の画像(フレーム)が書き込まれ、表示される。画素Pがm行n列にマトリクス状に配列されているとすると、ソースバスラインSLは各画素列に対応して少なくとも1本、合計で少なくともn本設けられる。
 このような走査は線順次走査と呼ばれ、1つの画素行が選択されて、次の行が選択されるまでの時間は水平走査期間(1H)と呼ばれ、ある行が選択され、再びその行が選択されるまでの時間は垂直走査期間(1V)またはフレームと呼ばれる。なお、一般に、1V(または1フレーム)は、m本の画素行を全て選択する期間m・Hに、ブランキング期間を加えたものとなる。
 例えば、入力映像信号がNTSC信号の場合、従来のLCDパネルの1V(=1フレーム)は、1/60sec(16.7msec)であった。NTSC信号はインターレス信号であり、フレーム周波数は30Hzで、フィールド周波数は60Hzであるが、LCDパネルにおいては各フィールドで全ての画素に表示信号を供給する必要があるので、1V=(1/60)secで駆動する(60Hz駆動)。なお、近年では、動画表示特性を改善するために、2倍速駆動(120Hz駆動、1V=(1/120)sec)で駆動されるLCDパネルや、3D表示のために4倍速(240Hz駆動、1V=(1/240)sec)で駆動されるLCDパネルもある。
 液晶層930に直流電圧が印加されると実効電圧が低下し、画素Pの輝度が低下する。この実効電圧の低下には、上記の界面分極および/または配向分極の寄与があるので、補助容量CSを設けても完全に防止することは難しい。例えば、ある中間階調に対応する表示信号を全ての画素にフレーム毎に書き込むと、フレーム毎に輝度が変動し、フリッカーとして観察される。また、液晶層930に長時間にわたって直流電圧が印加されると液晶材料の電気分解が起こることがある。また、不純物イオンが片側の電極に偏析し、液晶層に実効的な電圧が印加されなくなり、液晶分子が動かなくなることもある。これらを防止するために、LCDパネル900aはいわゆる、交流駆動される。典型的には、表示信号の極性を1フレーム毎(1垂直走査期間毎)に反転する、フレーム反転駆動が行われる。例えば、従来のLCDパネルでは、1/60sec毎に極性反転が行われている(極性反転の周期は30Hz)。
 また、1フレーム内においても印加される電圧の極性の異なる画素を均一に分布させるために、ドット反転駆動またはライン反転駆動などが行われている。これは、正極性と負極性とで、液晶層に印加される実効電圧の大きさを完全に一致させることが難しいからである。例えば、液晶材料の体積抵抗率が1012Ω・cmのオーダ超であれば、1/60sec毎に、ドット反転またはライン反転駆動を行えば、フリッカーはほとんど視認されない。
 LCDパネル900aにおける走査信号および表示信号は、制御回路CNTLからゲートドライバGDおよびソースドライバSDに供給される信号に基づいて、ゲートドライバGDおよびソースドライバSDがゲートバスラインGLおよびソースバスラインSLにそれぞれ供給される。例えば、ゲートドライバGDおよびソースドライバSDは、それぞれ、TFT基板910に設けられた対応する端子に接続されている。ゲートドライバGDおよびソースドライバSDは、例えば、ドライバICとしてTFT基板910の額縁領域FRに実装されることもあるし、TFT基板910の額縁領域FRにモノリシックに形成されることもある。
 対向基板920の対向電極924は、トランスファー(転移)と呼ばれる導電部(不図示)を介して、TFT基板910の端子(不図示)に電気的に接続される。トランスファーは、例えば、シール部と重なるように、あるいは、シール部の一部に導電性を付与することによって形成される。額縁領域FRを狭くするためである。対向電極924には、制御回路CNTLから、直接または間接的に共通電圧が供給される。典型的には、共通電圧は、上述したように、CSバスラインにも供給される。
 [走査アンテナの基本構造]
 液晶材料の大きな誘電率M(εM)の異方性(複屈折率)を利用したアンテナ単位を用いた走査アンテナは、LCDパネルの画素に対応付けられるアンテナ単位の各液晶層に印加する電圧を制御し、各アンテナ単位の液晶層の実効的な誘電率M(εM)を変化させることによって、静電容量の異なるアンテナ単位で2次元的なパターンを形成する(LCDによる画像の表示に対応する。)。アンテナから出射される、または、アンテナによって受信される電磁波(例えば、マイクロ波)には、各アンテナ単位の静電容量に応じた位相差が与えられ、静電容量の異なるアンテナ単位によって形成された2次元的なパターンに応じて、特定の方向に強い指向性を有することになる(ビーム走査)。例えば、アンテナから出射される電磁波は、入力電磁波が各アンテナ単位に入射し、各アンテナ単位で散乱された結果得られる球面波を、各アンテナ単位によって与えられる位相差を考慮して積分することによって得られる。各アンテナ単位が、「フェイズシフター:phase shifter」として機能していると考えることもできる。液晶材料を用いた走査アンテナの基本的な構造および動作原理については、特許文献1~4および非特許文献1、2を参照されたい。非特許文献2は、らせん状のスロットが配列された走査アンテナの基本的な構造を開示している。参考のために、特許文献1~4および非特許文献1、2の開示内容の全てを本明細書に援用する。
 なお、本発明の実施形態による走査アンテナにおけるアンテナ単位はLCDパネルの画素に類似してはいるものの、LCDパネルの画素の構造とは異なっているし、複数のアンテナ単位の配列もLCDパネルにおける画素の配列とは異なっている。後に詳細に説明する第1の実施形態の走査アンテナ1000を示す図1を参照して、本発明の実施形態による走査アンテナの基本構造を説明する。走査アンテナ1000は、スロットが同心円状に配列されたラジアルインラインスロットアンテナであるが、本発明の実施形態による走査アンテナはこれに限られず、例えば、スロットの配列は、公知の種々の配列であってよい。
 図1は、本実施形態の走査アンテナ1000の一部を模式的に示す断面図であり、同心円状に配列されたスロットの中心近傍に設けられた給電ピン72(図2(b)参照)から半径方向に沿った断面の一部を模式的に示す。
 走査アンテナ1000は、TFT基板101と、スロット基板201と、これらの間に配置された液晶層LCと、スロット基板201と、空気層54を介して対向するように配置された反射導電板65とを備えている。走査アンテナ1000は、TFT基板101側からマイクロ波を送受信する。
 TFT基板101は、ガラス基板などの誘電体基板1と、誘電体基板1上に形成された複数のパッチ電極15と、複数のTFT10とを有している。各パッチ電極15は、対応するTFT10に接続されている。各TFT10は、ゲートバスラインとソースバスラインとに接続されている。
 スロット基板201は、ガラス基板などの誘電体基板51と、誘電体基板51の液晶層LC側に形成されたスロット電極55とを有している。スロット電極55は複数のスロット57を有している。
 スロット基板201と、空気層54を介して対向するように反射導電板65が配置されている。空気層54に代えて、マイクロ波に対する誘電率Mが小さい誘電体(例えば、PTFEなどのフッ素樹脂)で形成された層を用いることができる。スロット電極55と反射導電板65と、これらの間の誘電体基板51および空気層54とが導波路301として機能する。
 パッチ電極15と、スロット57を含むスロット電極55の部分と、これらの間の液晶層LCとがアンテナ単位Uを構成する。各アンテナ単位Uにおいて、1つのパッチ電極15が1つのスロット57を含むスロット電極55の部分と液晶層LCとを介して対向しており、液晶容量を構成している。パッチ電極15とスロット電極55とが液晶層LCを介して対向する構造は、図29に示したLCDパネル900aの画素電極914と対向電極924とが液晶層930を介して対向する構造と似ている。すなわち、走査アンテナ1000のアンテナ単位Uと、LCDパネル900aにおける画素Pとは似た構成を有している。また、アンテナ単位は、液晶容量と電気的に並列に接続された補助容量(図13(a)、図16参照)を有している点でもLCDパネル900aにおける画素Pと似た構成を有している。しかしながら、走査アンテナ1000は、LCDパネル900aと多くの相違点を有している。
 まず、走査アンテナ1000の誘電体基板1、51に求められる性能は、LCDパネルの基板に求められる性能と異なる。
 一般にLCDパネルには、可視光に透明な基板が用いられ、例えば、ガラス基板またはプラスチック基板が用いられる。反射型のLCDパネルにおいては、背面側の基板には透明性が必要ないので、半導体基板が用いられることもある。これに対し、アンテナ用の誘電体基板1、51としては、マイクロ波に対する誘電損失(マイクロ波に対する誘電正接をtanδMと表すことにする。)が小さいことが好ましい。誘電体基板1、51のtanδMは、概ね0.03以下であることが好ましく、0.01以下がさらに好ましい。具体的には、ガラス基板またはプラスチック基板を用いることができる。ガラス基板はプラスチック基板よりも寸法安定性、耐熱性に優れ、TFT、配線、電極等の回路要素をLCD技術を用いて形成するのに適している。例えば、導波路を形成する材料が空気とガラスである場合、ガラスの方が上記誘電損失が大きいため、ガラスがより薄い方が導波ロスを減らすことができるとの観点から、好ましくは400μm以下であり、300μm以下がさらに好ましい。下限は特になく、製造プロセスにおいて、割れることなくハンドリングできればよい。
 電極に用いられる導電材料も異なる。LCDパネルの画素電極や対向電極には透明導電膜としてITO膜が用いられることが多い。しかしながら、ITOはマイクロ波に対するtanδMが大きく、アンテナにおける導電層として用いることができない。スロット電極55は、反射導電板65とともに導波路301の壁として機能する。したがって、導波路301の壁におけるマイクロ波の透過を抑制するためには、導波路301の壁の厚さ、すなわち、金属層(Cu層またはAl層)の厚さは大きいことが好ましい。金属層の厚さが表皮深さの3倍であれば、電磁波は1/20(-26dB)に減衰され、5倍であれば1/150(-43dB)程度に減衰されることが知られている。したがって、金属層の厚さが表皮深さの5倍であれば、電磁波の透過率を1%に低減することができる。例えば、10GHzのマイクロ波に対しては、厚さが3.3μm以上のCu層、および厚さが4.0μm以上のAl層を用いると、マイクロ波を1/150まで低減することができる。また、30GHzのマイクロ波に対しては、厚さが1.9μm以上のCu層、および厚さが2.3μm以上のAl層を用いると、マイクロ波を1/150まで低減することができる。このように、スロット電極55は、比較的厚いCu層またはAl層で形成することが好ましい。Cu層またはAl層の厚さに上限は特になく、成膜時間やコストを考慮して、適宜設定され得る。Cu層を用いると、Al層を用いるよりも薄くできるという利点が得られる。比較的厚いCu層またはAl層の形成は、LCDの製造プロセスで用いられる薄膜堆積法だけでなく、Cu箔またはAl箔を基板に貼り付ける等、他の方法を採用することもできる。金属層の厚さは、例えば、2μm以上30μm以下である。薄膜堆積法を用いて形成する場合、金属層の厚さは5μm以下であることが好ましい。なお、反射導電板65は、例えば、厚さが数mmのアルミニウム板、銅板などを用いることができる。
 パッチ電極15は、スロット付近の自由電子の振動がパッチ電極内の自由電子の振動へと誘起された際に熱に変わるロスを避けるために、シート抵抗が低い方が好ましいが、スロット電極55のように導波路301を構成する訳ではないので、スロット電極55よりも厚さが小さいCu層またはAl層を用いることができる。量産性の観点からはCu層よりもAl層を用いることが好ましく、Al層の厚さは例えば1μm~2μmが好ましい。
 また、アンテナ単位Uの配列ピッチは、画素ピッチと大きく異なる。例えば、12GHz(Ku band)のマイクロ波用のアンテナを考えると、波長λは、例えば25mmである。そうすると、特許文献4に記載されているように、アンテナ単位Uのピッチはλ/4以下および/またはλ/5以下であるので、6.25mm以下および/または5mm以下ということになる。これはLCDパネルの画素のピッチと比べて10倍以上大きい。したがって、アンテナ単位Uの長さおよび幅もLCDパネルの画素長さおよび幅よりも約10倍大きいことになる。
 もちろん、アンテナ単位Uの配列はLCDパネルにおける画素の配列と異なり得る。ここでは、同心円状に配列した例(例えば、特開2002-217640号公報参照)を示すが、これに限られず、例えば、非特許文献2に記載されているように、らせん状に配列されてもよい。さらに、特許文献4に記載されているようにマトリクス状に配列してもよい。
 走査アンテナ1000の液晶層LCの液晶材料に求められる特性は、LCDパネルの液晶材料に求められる特性と異なる。LCDパネルは画素の液晶層の屈折率変化によって、可視光(波長380nm~830nm)の偏光に位相差を与えることによって、偏光状態を変化させる(例えば、直線偏光の偏光軸方向を回転させる、または、円偏光の円偏光度を変化させる)ことによって、表示を行う。これに対して実施形態による走査アンテナ1000は、アンテナ単位Uが有する液晶容量の静電容量値を変化させることによって、各パッチ電極から励振(再輻射)されるマイクロ波の位相を変化させる。したがって、液晶層は、マイクロ波に対する誘電率M(εM)の異方性(ΔεM)が大きいことが好ましく、tanδMは小さいことが好ましい。例えば、M. Wittek et al., SID 2015 DIGESTpp.824-826に記載のΔεMが4以上で、tanδMが0.02以下(いずれも19Gzの値)を好適に用いることができる。この他、九鬼、高分子55巻8月号pp.599-602(2006)に記載のΔεMが0.4以上、tanδMが0.04以下の液晶材料を用いることができる。
 一般に液晶材料の誘電率は周波数分散を有するが、マイクロ波に対する誘電異方性ΔεMは、可視光に対する屈折率異方性Δnと正の相関がある。したがって、マイクロ波に対するアンテナ単位用の液晶材料は、可視光に対する屈折率異方性Δnが大きい材料が好ましいと言える。LCD用の液晶材料の屈折率異方性Δnは550nmの光に対する屈折率異方性で評価される。ここでも550nmの光に対するΔn(複屈折率)を指標に用いると、Δnが0.3以上、好ましくは0.4以上のネマチック液晶が、マイクロ波に対するアンテナ単位用に用いられる。Δnに特に上限はない。ただし、Δnが大きい液晶材料は極性が強い傾向にあるので、信頼性を低下させる恐れがある。信頼性の観点からは、Δnは0.4以下であることが好ましい。液晶層の厚さは、例えば、1μm~500μmである。
 以下、本発明の実施形態による走査アンテナの構造および製造方法をより詳細に説明する。
 (第1の実施形態)
 まず、図1および図2を参照する。図1は詳述した様に走査アンテナ1000の中心付近の模式的な部分断面図であり、図2(a)および(b)は、それぞれ、走査アンテナ1000におけるTFT基板101およびスロット基板201を示す模式的な平面図である。
 走査アンテナ1000は2次元に配列された複数のアンテナ単位Uを有しており、ここで例示する走査アンテナ1000では、複数のアンテナ単位が同心円状に配列されている。以下の説明においては、アンテナ単位Uに対応するTFT基板101の領域およびスロット基板201の領域を「アンテナ単位領域」と呼び、アンテナ単位と同じ参照符号Uを付すことにする。また、図2(a)および(b)に示す様に、TFT基板101およびスロット基板201において、2次元的に配列された複数のアンテナ単位領域によって画定される領域を「送受信領域R1」と呼び、送受信領域R1以外の領域を「非送受信領域R2」と呼ぶ。非送受信領域R2には、端子部、駆動回路などが設けられる。
 図2(a)は、走査アンテナ1000におけるTFT基板101を示す模式的な平面図である。
 図示する例では、TFT基板101の法線方向から見たとき、送受信領域R1はドーナツ状である。非送受信領域R2は、送受信領域R1の中心部に位置する第1非送受信領域R2aと、送受信領域R1の周縁部に位置する第2非送受信領域R2bとを含む。送受信領域R1の外径は、例えば200mm~1500mmで、通信量などに応じて設定される。
 TFT基板101の送受信領域R1には、誘電体基板1に支持された複数のゲートバスラインGLおよび複数のソースバスラインSLが設けられ、これらの配線によってアンテナ単位領域Uが規定されている。アンテナ単位領域Uは、送受信領域R1において、例えば同心円状に配列されている。アンテナ単位領域Uのそれぞれは、TFTと、TFTに電気的に接続されたパッチ電極とを含んでいる。TFTのソース電極はソースバスラインSLに、ゲート電極はゲートバスラインGLにそれぞれ電気的に接続されている。また、ドレイン電極は、パッチ電極と電気的に接続されている。
 非送受信領域R2(R2a、R2b)には、送受信領域R1を包囲するようにシール領域Rsが配置されている。シール領域Rsにはシール材(不図示)が付与されている。シール材は、TFT基板101およびスロット基板201を互いに接着させるとともに、これらの基板101、201の間に液晶を封入する。
 非送受信領域R2のうちシール領域Rsの外側には、ゲート端子部GT、ゲートドライバGD、ソース端子部STおよびソースドライバSDが設けられている。ゲートバスラインGLのそれぞれはゲート端子部GTを介してゲートドライバGDに接続されている。ソースバスラインSLのそれぞれはソース端子部STを介してソースドライバSDに接続されている。なお、この例では、ソースドライバSDおよびゲートドライバGDは誘電体基板1上に形成されているが、これらのドライバの一方または両方は他の誘電体基板上に設けられていてもよい。
 非送受信領域R2には、また、複数のトランスファー端子部PTが設けられている。トランスファー端子部PTは、スロット基板201のスロット電極55(図2(b))と電気的に接続される。本明細書では、トランスファー端子部PTとスロット電極55との接続部を「トランスファー部」と称する。図示するように、トランスファー端子部PT(トランスファー部)は、シール領域Rs内に配置されてもよい。この場合、シール材として導電性粒子を含有する樹脂を用いてもよい。これにより、TFT基板101とスロット基板201との間に液晶を封入させるとともに、トランスファー端子部PTとスロット基板201のスロット電極55との電気的な接続を確保できる。この例では、第1非送受信領域R2aおよび第2非送受信領域R2bの両方にトランスファー端子部PTが配置されているが、いずれか一方のみに配置されていてもよい。
 なお、トランスファー端子部PT(トランスファー部)は、シール領域Rs内に配置されていなくてもよい。例えば非送受信領域R2のうちシール領域Rsの外側に配置されていてもよい。
 図2(b)は、走査アンテナ1000におけるスロット基板201を例示する模式的な平面図であり、スロット基板201の液晶層LC側の表面を示している。
 スロット基板201では、誘電体基板51上に、送受信領域R1および非送受信領域R2に亘ってスロット電極55が形成されている。
 スロット基板201の送受信領域R1では、スロット電極55には複数のスロット57が配置されている。スロット57は、TFT基板101におけるアンテナ単位領域Uに対応して配置されている。図示する例では、複数のスロット57は、ラジアルインラインスロットアンテナを構成するように、互いに概ね直交する方向に延びる一対のスロット57が同心円状に配列されている。互いに概ね直交するスロットを有するので、走査アンテナ1000は、円偏波を送受信することができる。
 非送受信領域R2には、複数の、スロット電極55の端子部ITが設けられている。端子部ITは、TFT基板101のトランスファー端子部PT(図2(a))と電気的に接続される。この例では、端子部ITは、シール領域Rs内に配置されており、導電性粒子を含有するシール材によって対応するトランスファー端子部PTと電気的に接続される。
 また、第1非送受信領域R2aにおいて、スロット基板201の裏面側に給電ピン72が配置されている。給電ピン72によって、スロット電極55、反射導電板65および誘電体基板51で構成された導波路301にマイクロ波が挿入される。給電ピン72は給電装置70に接続されている。給電は、スロット57が配列された同心円の中心から行う。給電の方式は、直結給電方式および電磁結合方式のいずれであってもよく、公知の給電構造を採用することができる。
 以下、図面を参照して、走査アンテナ1000の各構成要素をより詳しく説明する。
 <TFT基板101の構造>
 ・アンテナ単位領域U
 図3(a)および(b)は、それぞれ、TFT基板101のアンテナ単位領域Uを模式的に示す断面図および平面図である。
 アンテナ単位領域Uのそれぞれは、誘電体基板(不図示)と、誘電体基板に支持されたTFT10と、TFT10を覆う第1絶縁層11と、第1絶縁層11上に形成され、TFT10に電気的に接続されたパッチ電極15と、パッチ電極15を覆う第2絶縁層17とを備える。TFT10は、例えば、ゲートバスラインGLおよびソースバスラインSLの交点近傍に配置されている。
 TFT10は、ゲート電極3、島状の半導体層5、ゲート電極3と半導体層5との間に配置されたゲート絶縁層4、ソース電極7Sおよびドレイン電極7Dを備える。TFT10の構造は特に限定しない。この例では、TFT10は、ボトムゲート構造を有するチャネルエッチ型のTFTである。
 ゲート電極3は、ゲートバスラインGLに電気的に接続されており、ゲートバスラインGLから走査信号を供給される。ソース電極7Sは、ソースバスラインSLに電気的に接続されており、ソースバスラインSLからデータ信号を供給される。ゲート電極3およびゲートバスラインGLは同じ導電膜(ゲート用導電膜)から形成されていてもよい。ソース電極7S、ドレイン電極7DおよびソースバスラインSLは同じ導電膜(ソース用導電膜)から形成されていてもよい。ゲート用導電膜およびソース用導電膜は、例えば金属膜である。本明細書では、ゲート用導電膜を用いて形成された層(レイヤー)を「ゲートメタル層」、ソース用導電膜を用いて形成された層を「ソースメタル層」と呼ぶことがある。
 半導体層5は、ゲート絶縁層4を介してゲート電極3と重なるように配置されている。図示する例では、半導体層5上に、ソースコンタクト層6Sおよびドレインコンタクト層6Dが形成されている。ソースコンタクト層6Sおよびドレインコンタクト層6Dは、それぞれ、半導体層5のうちチャネルが形成される領域(チャネル領域)の両側に配置されている。半導体層5は真性アモルファスシリコン(i-a-Si)層であり、ソースコンタクト層6Sおよびドレインコンタクト層6Dはn+型アモルファスシリコン(n+-a-Si)層であってもよい。
 ソース電極7Sは、ソースコンタクト層6Sに接するように設けられ、ソースコンタクト層6Sを介して半導体層5に接続されている。ドレイン電極7Dは、ドレインコンタクト層6Dに接するように設けられ、ドレインコンタクト層6Dを介して半導体層5に接続されている。
 第1絶縁層11は、TFT10のドレイン電極7Dに達するコンタクトホールCH1を有している。
 パッチ電極15は、第1絶縁層11上およびコンタクトホールCH1内に設けられており、コンタクトホールCH1内で、ドレイン電極7Dと接している。パッチ電極15は、金属層を含む。パッチ電極15は、金属層のみから形成された金属電極であってもよい。パッチ電極15の材料は、ソース電極7Sおよびドレイン電極7Dと同じであってもよい。ただし、パッチ電極15における金属層の厚さ(パッチ電極15が金属電極の場合にはパッチ電極15の厚さ)は、ソース電極7Sおよびドレイン電極7Dの厚さよりも大きくなるように設定される。パッチ電極15の金属層の好適な厚さは、前述したように表皮効果によって決まり、送信または受信しようとする電磁波の周波数、金属層の材料などによって変わる。パッチ電極15における金属層の厚さは、例えば1μm以上に設定される。
 ゲートバスラインGLと同じ導電膜を用いて、CSバスラインCLが設けられていてもよい。CSバスラインCLは、ゲート絶縁層4を介してドレイン電極(またはドレイン電極の延長部分)7Dと重なるように配置され、ゲート絶縁層4を誘電体層とする補助容量CSを構成してもよい。
 ゲートバスラインGLよりも誘電体基板側に、アライメントマーク(例えば金属層)21と、アライメントマーク21を覆う下地絶縁膜2とが形成されていてもよい。アライメントマーク21は、1枚のガラス基板から例えばm枚のTFT基板を作製する場合において、フォトマスク枚がn枚(n<m)であると、各露光工程を複数回に分けて行う必要が生じる。このようにフォトマスクの枚数(n枚)が1枚のガラス基板1から作製されるTFT基板101の枚数(m枚)よりも少ないとき、フォトマスクのアライメントに用いられる。アライメントマーク21は省略され得る。
 本実施形態では、ソースメタル層とは異なる層内にパッチ電極15を形成する。これにより、次のようなメリットが得られる。
 ソースメタル層は、通常金属膜を用いて形成されることから、ソースメタル層内にパッチ電極を形成することも考えられる(参考例のTFT基板)。しかしながら、パッチ電極は、電磁波を反射するために、比較的厚い(例えば2μm程度以上)金属膜を用いて形成される。このため、参考例のTFT基板では、そのような厚い金属膜からソースバスラインSLなども形成することになり、配線を形成する際のパターニングの制御性が低くなるという問題がある。これに対し、本実施形態では、ソースメタル層とは別個にパッチ電極15を形成するので、ソースメタル層の厚さとパッチ電極15の厚さとを独立して制御できる。したがって、ソースメタル層を形成する際の制御性を確保しつつ、所望の厚さのパッチ電極15を形成できる。
 本実施形態では、パッチ電極15の厚さを、ソースメタル層の厚さとは別個に、高い自由度で設定できる。なお、パッチ電極15のサイズは、ソースバスラインSL等ほど厳密に制御される必要がないので、パッチ電極15を厚くすることによって線幅シフト(設計値とのずれ)が大きくなっても構わない。
 パッチ電極15は、主層としてCu層またはAl層を含んでもよい。主層の厚さは、所望の電磁波捕集効率が得られるように設定される。本願発明者が検討したところ、電磁波捕集効率は電気抵抗値に依存しており、Cu層の方がAl層よりもパッチ電極15の厚さを小さくできる可能性がある。
 ・ゲート端子部GT、ソース端子部STおよびトランスファー端子部PT
 図4(a)~(c)は、それぞれ、ゲート端子部GT、ソース端子部STおよびトランスファー端子部PTを模式的に示す断面図である。
 ゲート端子部GTは、誘電体基板上に形成されたゲートバスラインGL、ゲートバスラインGLを覆う絶縁層、およびゲート端子用上部接続部19gを備えている。ゲート端子用上部接続部19gは、絶縁層に形成されたコンタクトホールCH2内で、ゲートバスラインGLと接している。この例では、ゲートバスラインGLを覆う絶縁層は、誘電体基板側からゲート絶縁層4、第1絶縁層11および第2絶縁層17を含む。ゲート端子用上部接続部19gは、例えば、第2絶縁層17上に設けられた透明導電膜から形成された透明電極である。
 ソース端子部STは、誘電体基板上(ここではゲート絶縁層4上)に形成されたソースバスラインSL、ソースバスラインSLを覆う絶縁層、およびソース端子用上部接続部19sを備えている。ソース端子用上部接続部19sは、絶縁層に形成されたコンタクトホールCH3内で、ソースバスラインSLと接している。この例では、ソースバスラインSLを覆う絶縁層は、第1絶縁層11および第2絶縁層17を含む。ソース端子用上部接続部19sは、例えば、第2絶縁層17上に設けられた透明導電膜から形成された透明電極である。
 トランスファー端子部PTは、第1絶縁層11上に形成されたパッチ接続部15pと、パッチ接続部15pを覆う第2絶縁層17と、トランスファー端子用上部接続部19pとを有している。トランスファー端子用上部接続部19pは、第2絶縁層17に形成されたコンタクトホールCH4内で、パッチ接続部15pと接している。パッチ接続部15pは、パッチ電極15と同じ導電膜から形成されている。トランスファー端子用上部接続部(上部透明電極ともいう。)19pは、例えば、第2絶縁層17上に設けられた透明導電膜から形成された透明電極である。本実施形態では、各端子部の上部接続部19g、19sおよび19pは、同じ透明導電膜から形成されている。
 本実施形態では、第2絶縁層17を形成した後のエッチング工程により、各端子部のコンタクトホールCH2、CH3、CH4を同時に形成することができるという利点がある。詳細な製造プロセスは後述する。
 <TFT基板101の製造方法>
 TFT基板101は、例えば以下の方法で製造され得る。図5は、TFT基板101の製造工程を例示する図である。
 まず、誘電体基板上に、金属膜(例えばTi膜)を形成し、これをパターニングすることにより、アライメントマーク21を形成する。誘電体基板としては、例えばガラス基板、耐熱性を有するプラスチック基板(樹脂基板)などを用いることができる。次いで、アライメントマーク21を覆うように、下地絶縁膜2を形成する。下地絶縁膜2として、例えばSiO2膜を用いる。
 続いて、下地絶縁膜2上に、ゲート電極3およびゲートバスラインGLを含むゲートメタル層を形成する。
 ゲート電極3は、ゲートバスラインGLと一体的に形成され得る。ここでは、誘電体基板上に、スパッタ法などによって、図示しないゲート用導電膜(厚さ:例えば50nm以上500nm以下)を形成する。次いで、ゲート用導電膜をパターニングすることにより、ゲート電極3およびゲートバスラインGLを得る。ゲート用導電膜の材料は特に限定しない。アルミニウム(Al)、タングステン(W)、モリブデン(Mo)、タンタル(Ta)、クロム(Cr)、チタン(Ti)、銅(Cu)等の金属又はその合金、若しくはその金属窒化物を含む膜を適宜用いることができる。ここでは、ゲート用導電膜として、MoN(厚さ:例えば50nm)、Al(厚さ:例えば200nm)およびMoN(厚さ:例えば50nm)をこの順で積層した積層膜を形成する。
 次いで、ゲートメタル層を覆うようにゲート絶縁層4を形成する。ゲート絶縁層4は、CVD法等によって形成され得る。ゲート絶縁層4としては、酸化珪素(SiO2)層、窒化珪素(SiNx)層、酸化窒化珪素(SiOxNy;x>y)層、窒化酸化珪素(SiNxOy;x>y)層等を適宜用いることができる。ゲート絶縁層4は積層構造を有していてもよい。ここでは、ゲート絶縁層4として、SiNx層(厚さ:例えば410nm)を形成する。
 次いで、ゲート絶縁層4上に半導体層5およびコンタクト層を形成する。ここでは、真性アモルファスシリコン膜(厚さ:例えば125nm)およびn+型アモルファスシリコン膜(厚さ:例えば65nm)をこの順で形成し、パターニングすることにより、島状の半導体層5およびコンタクト層を得る。半導体層5に用いる半導体膜はアモルファスシリコン膜に限定されない。例えば、半導体層5として酸化物半導体層を形成してもよい。この場合には、半導体層5とソース・ドレイン電極との間にコンタクト層を設けなくてもよい。
 次いで、ゲート絶縁層4上およびコンタクト層上にソース用導電膜(厚さ:例えば50nm以上500nm以下)を形成し、これをパターニングすることによって、ソース電極7S、ドレイン電極7DおよびソースバスラインSLを含むソースメタル層を形成する。このとき、コンタクト層もエッチングされ、互いに分離されたソースコンタクト層6Sとドレインコンタクト層6Dとが形成される。
 ソース用導電膜の材料は特に限定しない。アルミニウム(Al)、タングステン(W)、モリブデン(Mo)、タンタル(Ta)、クロム(Cr)、チタン(Ti)、銅(Cu)等の金属又はその合金、若しくはその金属窒化物を含む膜を適宜用いることができる。ここでは、ソース用導電膜として、MoN(厚さ:例えば30nm)、Al(厚さ:例えば200nm)およびMoN(厚さ:例えば50nm)をこの順で積層した積層膜を形成する。
 ここでは、例えば、スパッタ法でソース用導電膜を形成し、ウェットエッチングによりソース用導電膜のパターニング(ソース・ドレイン分離)を行う。この後、例えばドライエッチングにより、コンタクト層のうち、半導体層5のチャネル領域となる領域上に位置する部分を除去してギャップ部を形成し、ソースコンタクト層6Sおよびドレインコンタクト層6Dとに分離する。このとき、ギャップ部において、半導体層5の表面近傍もエッチングされる(オーバーエッチング)。
 なお、例えばソース用導電膜としてTi膜およびAl膜をこの順で積層した積層膜を用いる場合には、例えばリン酸酢酸硝酸水溶液を用いて、ウェットエッチングでAl膜のパターニングを行った後、ドライエッチングでTi膜およびコンタクト層(n+型アモルファスシリコン層)6を同時にパターニングしてもよい。あるいは、ソース用導電膜およびコンタクト層を一括してエッチングすることも可能である。ただし、ソース用導電膜またはその下層とコンタクト層6とを同時にエッチングする場合には、基板全体における半導体層5のエッチング量(ギャップ部の掘れ量)の分布の制御が困難となる場合がある。これに対し、上述したように、ソース・ドレイン分離とギャップ部の形成と別個のエッチング工程で行うと、ギャップ部のエッチング量をより容易に制御できる。
 次に、TFT10を覆うように第1絶縁層11を形成する。この例では、第1絶縁層11は、半導体層5のチャネル領域と接するように配置される。また、公知のフォトリソグラフィにより、第1絶縁層11に、ドレイン電極7Dに達するコンタクトホールCH1を形成する。
 第1絶縁層11は、例えば、酸化珪素(SiO2)膜、窒化珪素(SiNx)膜、酸化窒化珪素(SiOxNy;x>y)膜、窒化酸化珪素(SiNxOy;x>y)膜等の無機絶縁層であってもよい。ここでは、第1絶縁層11として、例えばCVD法により、厚さが例えば330nmのSiNx層を形成する。
 次いで、第1絶縁層11上およびコンタクトホールCH1内にパッチ用導電膜を形成し、これをパターニングする。これにより、送受信領域R1にパッチ電極15を形成し、非送受信領域R2にパッチ接続部15pを形成する。パッチ電極15は、コンタクトホールCH1内でドレイン電極7Dと接する。なお、本明細書では、パッチ用導電膜から形成された、パッチ電極15、パッチ接続部15pを含む層を「パッチメタル層」と呼ぶことがある。
 パッチ用導電膜の材料として、ゲート用導電膜またはソース用導電膜と同様の材料が用いられ得る。ただし、パッチ用導電膜は、ゲート用導電膜およびソース用導電膜よりも厚くなるように設定される。これにより、電磁波の透過率を低く抑えること、パッチ電極のシート抵抗を低減させることで、パッチ電極内の自由電子の振動が熱に変わるロスを低減させることが可能になる。パッチ用導電膜の好適な厚さは、例えば、1μm以上30μm以下である。これよりも薄いと、電磁波の透過率が30%程度となり、シート抵抗が0.03Ω/sq以上となり、ロスが大きくなるという問題が生じる可能性があり、厚いとスロットのパターニング性が悪化するという問題が生じる可能性がある。
 ここでは、パッチ用導電膜として、MoN(厚さ:例えば50nm)、Al(厚さ:例えば1000nm)およびMoN(厚さ:例えば50nm)をこの順で積層した積層膜(MoN/Al/MoN)を形成する。なお、代わりに、Ti膜、Cu膜およびTi膜をこの順で積層した積層膜(Ti/Cu/Ti)、あるいは、Ti膜およびCu膜をこの順で積層した積層膜(Cu/Ti)を用いてもよい。
 次いで、パッチ電極15および第1絶縁層11上に第2絶縁層(厚さ:例えば100nm以上300nm以下)17を形成する。第2絶縁層17としては、特に限定されず、例えば酸化珪素(SiO2)膜、窒化珪素(SiNx)膜、酸化窒化珪素(SiOxNy;x>y)膜、窒化酸化珪素(SiNxOy;x>y)膜等を適宜用いることができる。ここでは、第2絶縁層17として、例えば厚さ200nmのSiNx層を形成する。
 この後、例えばフッ素系ガスを用いたドライエッチングにより、無機絶縁膜(第2絶縁層17、第1絶縁層11およびゲート絶縁層4)を一括してエッチングする。エッチングでは、パッチ電極15、ソースバスラインSLおよびゲートバスラインGLはエッチストップとして機能する。これにより、第2絶縁層17、第1絶縁層11およびゲート絶縁層4に、ゲートバスラインGLに達するコンタクトホールCH2が形成され、第2絶縁層17および第1絶縁層11に、ソースバスラインSLに達するコンタクトホールCH3が形成される。また、第2絶縁層17に、パッチ接続部15pに達するコンタクトホールCH4が形成される。
 この例では、無機絶縁膜を一括してエッチングするため、得られたコンタクトホールCH2の側壁では、第2絶縁層17、第1絶縁層11およびゲート絶縁層4の側面が整合し、コンタクトホールCH3の側壁では、第2絶縁層17および第1絶縁層11の側壁が整合する。なお、本明細書において、コンタクトホール内において、異なる2以上の層の「側面が整合する」とは、これらの層におけるコンタクトホール内に露出した側面が、垂直方向に面一である場合のみでなく、連続してテーパー形状などの傾斜面を構成する場合をも含む。このような構成は、例えば、同一のマスクを用いてこれらの層をエッチングする、あるいは、一方の層をマスクとして他方の層のエッチングを行うこと等によって得られる。
 次に、第2絶縁層17上、およびコンタクトホールCH2、CH3、CH4内に、例えばスパッタ法により透明導電膜(厚さ:50nm以上200nm以下)を形成する。透明導電膜として、例えばITO(インジウム・錫酸化物)膜、IZO膜、ZnO膜(酸化亜鉛膜)などを用いることができる。ここでは、透明導電膜として、厚さが例えば100nmのITO膜を用いる。
 次いで、透明導電膜をパターニングすることにより、ゲート端子用上部接続部19g、ソース端子用上部接続部19sおよびトランスファー端子用上部接続部19pを形成する。ゲート端子用上部接続部19g、ソース端子用上部接続部19sおよびトランスファー端子用上部接続部19pは、各端子部で露出した電極または配線を保護するために用いられる。このようにして、ゲート端子部GT、ソース端子部STおよびトランスファー端子部PTが得られる。
 <スロット基板201の構造>
 次いで、スロット基板201の構造をより具体的に説明する。
 図6は、スロット基板201におけるアンテナ単位領域Uおよび端子部ITを模式的に示す断面図である。
 スロット基板201は、表面および裏面を有する誘電体基板51と、誘電体基板51の表面に形成された第3絶縁層52と、第3絶縁層52上に形成されたスロット電極55と、スロット電極55を覆う第4絶縁層58とを備える。反射導電板65が誘電体基板51の裏面に誘電体層(空気層)54を介して対向するように配置されている。スロット電極55および反射導電板65は導波路301の壁として機能する。
 送受信領域R1において、スロット電極55には複数のスロット57が形成されている。スロット57はスロット電極55を貫通する開口である。この例では、各アンテナ単位領域Uに1個のスロット57が配置されている。
 第4絶縁層58は、スロット電極55上およびスロット57内に形成されている。第4絶縁層58の材料は、第3絶縁層52の材料と同じであってもよい。第4絶縁層58でスロット電極55を覆うことにより、スロット電極55と液晶層LCとが直接接触しないので、信頼性を高めることができる。スロット電極55がCu層で形成されていると、Cuが液晶層LCに溶出することがある。また、スロット電極55を薄膜堆積技術を用いてAl層で形成すると、Al層にボイドが含まれることがある。第4絶縁層58は、Al層のボイドに液晶材料が侵入するのを防止することができる。なお、Al層をアルミ箔を接着材により誘電体基板51に貼り付け、これをパターニングすることによってスロット電極55を作製すれば、ボイドの問題を回避できる。
 スロット電極55は、Cu層、Al層などの主層55Mを含む。スロット電極55は、主層55Mと、それを挟むように配置された上層55Uおよび下層55Lとを含む積層構造を有していてもよい。主層55Mの厚さは、材料に応じて表皮効果を考慮して設定され、例えば2μm以上30μm以下であってもよい。主層55Mの厚さは、典型的には上層55Uおよび下層55Lの厚さよりも大きい。
 図示する例では、主層55MはCu層、上層55Uおよび下層55LはTi層である。主層55Mと第3絶縁層52との間に下層55Lを配置することにより、スロット電極55と第3絶縁層52との密着性を向上できる。また、上層55Uを設けることにより、主層55M(例えばCu層)の腐食を抑制できる。
 反射導電板65は、導波路301の壁を構成するので、表皮深さの3倍以上、好ましくは5倍以上の厚さを有することが好ましい。反射導電板65は、例えば、削り出しによって作製された厚さが数mmのアルミニウム板、銅板などを用いることができる。
 非送受信領域R2には、端子部ITが設けられている。端子部ITは、スロット電極55と、スロット電極55を覆う第4絶縁層58と、上部接続部60とを備える。第4絶縁層58は、スロット電極55に達する開口を有している。上部接続部60は、開口内でスロット電極55に接している。本実施形態では、端子部ITは、シール領域Rs内に配置され、導電性粒子を含有するシール樹脂によって、TFT基板におけるトランスファー端子部と接続される(トランスファー部)。
・トランスファー部
 図7は、TFT基板101のトランスファー端子部PTと、スロット基板201の端子部ITとを接続するトランスファー部を説明するための模式的な断面図である。図7では、図1~図4と同様の構成要素には同じ参照符号を付している。
 トランスファー部では、端子部ITの上部接続部60は、TFT基板101におけるトランスファー端子部PTのトランスファー端子用上部接続部19pと電気的に接続される。本実施形態では、上部接続部60とトランスファー端子用上部接続部19pとを、導電性ビーズ71を含む樹脂(シール樹脂)73(「シール部73」ということもある。)を介して接続する。
 上部接続部60、19pは、いずれも、ITO膜、IZO膜などの透明導電層であり、その表面に酸化膜が形成される場合がある。酸化膜が形成されると、透明導電層同士の電気的な接続が確保できず、コンタクト抵抗が高くなる可能性がある。これに対し、本実施形態では、導電性ビーズ(例えばAuビーズ)71を含む樹脂を介して、これらの透明導電層を接着させるので、表面酸化膜が形成されていても、導電性ビーズが表面酸化膜を突き破る(貫通する)ことにより、コンタクト抵抗の増大を抑えることが可能である。導電性ビーズ71は、表面酸化膜だけでなく、透明導電層である上部接続部60、19pをも貫通し、パッチ接続部15pおよびスロット電極55に直接接していてもよい。
 トランスファー部は、走査アンテナ1000の中心部および周縁部(すなわち、走査アンテナ1000の法線方向から見たとき、ドーナツ状の送受信領域R1の内側および外側)の両方に配置されていてもよいし、いずれか一方のみに配置されていてもよい。トランスファー部は、液晶を封入するシール領域Rs内に配置されていてもよいし、シール領域Rsの外側(液晶層と反対側)に配置されていてもよい。
 <スロット基板201の製造方法>
 スロット基板201は、例えば以下の方法で製造され得る。
 まず、誘電体基板上に第3絶縁層(厚さ:例えば200nm)52を形成する。誘電体基板としては、ガラス基板、樹脂基板などの、電磁波に対する透過率の高い(誘電率εMおよび誘電損失tanδMが小さい)基板を用いることができる。誘電体基板は電磁波の減衰を抑制するために薄い方が好ましい。例えば、ガラス基板の表面に後述するプロセスでスロット電極55などの構成要素を形成した後、ガラス基板を裏面側から薄板化してもよい。これにより、ガラス基板の厚さを例えば500μm以下に低減できる。
 誘電体基板として樹脂基板を用いる場合、TFT等の構成要素を直接、樹脂基板上に形成してもよいし、転写法を用いて樹脂基板上に形成してもよい。転写法によると、例えば、ガラス基板上に樹脂膜(例えばポリイミド膜)を形成し、樹脂膜上に後述するプロセスで構成要素を形成した後、構成要素が形成された樹脂膜とガラス基板とを分離させる。一般に、ガラスよりも樹脂の方が誘電率εMおよび誘電損失tanδMが小さい。樹脂基板の厚さは、例えば、3μm~300μmである。樹脂材料としては、ポリイミドの他、例えば、液晶高分子を用いることもできる。
 第3絶縁層52としては、特に限定しないが、例えば酸化珪素(SiO2)膜、窒化珪素(SiNx)膜、酸化窒化珪素(SiOxNy;x>y)膜、窒化酸化珪素(SiNxOy;x>y)膜等を適宜用いることができる。
 次いで、第3絶縁層52の上に金属膜を形成し、これをパターニングすることによって、複数のスロット57を有するスロット電極55を得る。金属膜としては、厚さが2μm~5μmのCu膜(またはAl膜)を用いてもよい。ここでは、Ti膜、Cu膜およびTi膜をこの順で積層した積層膜を用いる。
 この後、スロット電極55上およびスロット57内に第4絶縁層(厚さ:例えば100nm)58を形成する。第4絶縁層58の材料は、第3絶縁層の材料と同じであってもよい。この後、非送受信領域R2において、第4絶縁層58に、スロット電極55に達する開口部を形成する。
 次いで、第4絶縁層58上および第4絶縁層58の開口部内に透明導電膜を形成し、これをパターニングすることにより、開口部内でスロット電極55と接する上部接続部60を形成する。これにより、端子部ITを得る。
 <TFT10の材料および構造>
 本実施形態では、各画素に配置されるスイッチング素子として、半導体層5を活性層とするTFTが用いられる。半導体層5はアモルファスシリコン層に限定されず、ポリシリコン層、酸化物半導体層であってもよい。
 酸化物半導体層を用いる場合、酸化物半導体層に含まれる酸化物半導体は、アモルファス酸化物半導体であってもよいし、結晶質部分を有する結晶質酸化物半導体であってもよい。結晶質酸化物半導体としては、多結晶酸化物半導体、微結晶酸化物半導体、c軸が層面に概ね垂直に配向した結晶質酸化物半導体などが挙げられる。
 酸化物半導体層は、2層以上の積層構造を有していてもよい。酸化物半導体層が積層構造を有する場合には、酸化物半導体層は、非晶質酸化物半導体層と結晶質酸化物半導体層とを含んでいてもよい。あるいは、結晶構造の異なる複数の結晶質酸化物半導体層を含んでいてもよい。また、複数の非晶質酸化物半導体層を含んでいてもよい。酸化物半導体層が上層と下層とを含む2層構造を有する場合、上層に含まれる酸化物半導体のエネルギーギャップは、下層に含まれる酸化物半導体のエネルギーギャップよりも大きいことが好ましい。ただし、これらの層のエネルギーギャップの差が比較的小さい場合には、下層の酸化物半導体のエネルギーギャップが上層の酸化物半導体のエネルギーギャップよりも大きくてもよい。
 非晶質酸化物半導体および上記の各結晶質酸化物半導体の材料、構造、成膜方法、積層構造を有する酸化物半導体層の構成などは、例えば特開2014-007399号公報に記載されている。参考のために、特開2014-007399号公報の開示内容の全てを本明細書に援用する。
 酸化物半導体層は、例えば、In、GaおよびZnのうち少なくとも1種の金属元素を含んでもよい。本実施形態では、酸化物半導体層は、例えば、In-Ga-Zn-O系の半導体(例えば酸化インジウムガリウム亜鉛)を含む。ここで、In-Ga-Zn-O系の半導体は、In(インジウム)、Ga(ガリウム)、Zn(亜鉛)の三元系酸化物であって、In、GaおよびZnの割合(組成比)は特に限定されず、例えばIn:Ga:Zn=2:2:1、In:Ga:Zn=1:1:1、In:Ga:Zn=1:1:2等を含む。このような酸化物半導体層は、In-Ga-Zn-O系の半導体を含む酸化物半導体膜から形成され得る。なお、In-Ga-Zn-O系の半導体等、酸化物半導体を含む活性層を有するチャネルエッチ型のTFTを、「CE-OS-TFT」と呼ぶことがある。
 In-Ga-Zn-O系の半導体は、アモルファスでもよいし、結晶質でもよい。結晶質In-Ga-Zn-O系の半導体としては、c軸が層面に概ね垂直に配向した結晶質In-Ga-Zn-O系の半導体が好ましい。
 なお、結晶質In-Ga-Zn-O系の半導体の結晶構造は、例えば、上述した特開2014-007399号公報、特開2012-134475号公報、特開2014-209727号公報などに開示されている。参考のために、特開2012-134475号公報および特開2014-209727号公報の開示内容の全てを本明細書に援用する。In-Ga-Zn-O系半導体層を有するTFTは、高い移動度(a-SiTFTに比べ20倍超)および低いリーク電流(a-SiTFTに比べ100分の1未満)を有しているので、駆動TFT(例えば、非送受信領域に設けられる駆動回路に含まれるTFT)および各アンテナ単位領域に設けられるTFTとして好適に用いられる。
 酸化物半導体層は、In-Ga-Zn-O系半導体の代わりに、他の酸化物半導体を含んでいてもよい。例えばIn-Sn-Zn-O系半導体(例えばIn23-SnO2-ZnO;InSnZnO)を含んでもよい。In-Sn-Zn-O系半導体は、In(インジウム)、Sn(スズ)およびZn(亜鉛)の三元系酸化物である。あるいは、酸化物半導体層は、In-Al-Zn-O系半導体、In-Al-Sn-Zn-O系半導体、Zn-O系半導体、In-Zn-O系半導体、Zn-Ti-O系半導体、Cd-Ge-O系半導体、Cd-Pb-O系半導体、CdO(酸化カドミウム)、Mg-Zn-O系半導体、In-Ga-Sn-O系半導体、In-Ga-O系半導体、Zr-In-Zn-O系半導体、Hf-In-Zn-O系半導体、Al-Ga-Zn-O系半導体、Ga-Zn-O系半導体などを含んでいてもよい。
 図3に示す例では、TFT10は、ボトムゲート構造を有するチャネルエッチ型のTFTである。「チャネルエッチ型のTFT」では、チャネル領域上にエッチストップ層が形成されておらず、ソースおよびドレイン電極のチャネル側の端部下面は、半導体層の上面と接するように配置されている。チャネルエッチ型のTFTは、例えば半導体層上にソース・ドレイン電極用の導電膜を形成し、ソース・ドレイン分離を行うことによって形成される。ソース・ドレイン分離工程において、チャネル領域の表面部分がエッチングされる場合がある。
 なお、TFT10は、チャネル領域上にエッチストップ層が形成されたエッチストップ型TFTであってもよい。エッチストップ型TFTでは、ソースおよびドレイン電極のチャネル側の端部下面は、例えばエッチストップ層上に位置する。エッチストップ型のTFTは、例えば半導体層のうちチャネル領域となる部分を覆うエッチストップ層を形成した後、半導体層およびエッチストップ層上にソース・ドレイン電極用の導電膜を形成し、ソース・ドレイン分離を行うことによって形成される。
 また、TFT10は、ソースおよびドレイン電極が半導体層の上面と接するトップコンタクト構造を有するが、ソースおよびドレイン電極は半導体層の下面と接するように配置されていてもよい(ボトムコンタクト構造)。さらに、TFT10は、半導体層の誘電体基板側にゲート電極を有するボトムゲート構造であってもよいし、半導体層の上方にゲート電極を有するトップゲート構造であってもよい。
 (第2の実施形態)
 図面を参照しながら、第2の実施形態の走査アンテナを説明する。本実施形態の走査アンテナにおけるTFT基板は、各端子部の上部接続部となる透明導電層が、TFT基板における第1絶縁層と第2絶縁層との間に設けられている点で、図2に示すTFT基板101と異なる。
 図8(a)~(c)は、それぞれ、本実施形態におけるTFT基板102のゲート端子部GT、ソース端子部STおよびトランスファー端子部PTを示す断面図である。図4と同様の構成要素には同じ参照符号を付し、説明を省略する。なお、アンテナ単位領域Uの断面構造は前述の実施形態(図3)と同様であるので図示および説明を省略する。
 本実施形態におけるゲート端子部GTは、誘電体基板上に形成されたゲートバスラインGL、ゲートバスラインGLを覆う絶縁層、およびゲート端子用上部接続部19gを備えている。ゲート端子用上部接続部19gは、絶縁層に形成されたコンタクトホールCH2内で、ゲートバスラインGLと接している。この例では、ゲートバスラインGLを覆う絶縁層は、ゲート絶縁層4および第1絶縁層11を含む。ゲート端子用上部接続部19gおよび第1絶縁層11上には第2絶縁層17が形成されている。第2絶縁層17は、ゲート端子用上部接続部19gの一部を露出する開口部18gを有している。この例では、第2絶縁層17の開口部18gは、コンタクトホールCH2全体を露出するように配置されていてもよい。
 ソース端子部STは、誘電体基板上(ここではゲート絶縁層4上)に形成されたソースバスラインSL、ソースバスラインSLを覆う絶縁層、およびソース端子用上部接続部19sを備えている。ソース端子用上部接続部19sは、絶縁層に形成されたコンタクトホールCH3内で、ソースバスラインSLと接している。この例では、ソースバスラインSLを覆う絶縁層は、第1絶縁層11のみを含む。第2絶縁層17は、ソース端子用上部接続部19sおよび第1絶縁層11上に延設されている。第2絶縁層17は、ソース端子用上部接続部19sの一部を露出する開口部18sを有している。第2絶縁層17の開口部18sは、コンタクトホールCH3全体を露出するように配置されていてもよい。
 トランスファー端子部PTは、ソースバスラインSLと同じ導電膜(ソース用導電膜)から形成されたソース接続配線7pと、ソース接続配線7p上に延設された第1絶縁層11と、第1絶縁層11上に形成されたトランスファー端子用上部接続部19pおよびパッチ接続部15pとを有している。
 第1絶縁層11には、ソース接続配線7pを露出するコンタクトホールCH5およびCH6が設けられている。トランスファー端子用上部接続部19pは、第1絶縁層11上およびコンタクトホールCH5内に配置され、コンタクトホールCH5内で、ソース接続配線7pと接している。パッチ接続部15pは、第1絶縁層11上およびコンタクトホールCH6内に配置され、コンタクトホールCH6内でソース接続配線7pと接している。トランスファー端子用上部接続部19pは、透明導電膜から形成された透明電極である。パッチ接続部15pは、パッチ電極15と同じ導電膜から形成されている。なお、各端子部の上部接続部19g、19sおよび19pは、同じ透明導電膜から形成されていてもよい。
 第2絶縁層17は、トランスファー端子用上部接続部19p、パッチ接続部15pおよび第1絶縁層11上に延設されている。第2絶縁層17は、トランスファー端子用上部接続部19pの一部を露出する開口部18pを有している。この例では、第2絶縁層17の開口部18pは、コンタクトホールCH5全体を露出するように配置されている。一方、パッチ接続部15pは、第2絶縁層17で覆われている。
 このように、本実施形態では、ソースメタル層に形成されたソース接続配線7pによって、トランスファー端子部PTのトランスファー端子用上部接続部19pと、パッチ接続部15pとを電気的に接続している。図示していないが、前述の実施形態と同様に、トランスファー端子用上部接続部19pは、スロット基板201におけるスロット電極と、導電性粒子を含有するシール樹脂によって接続される。
 前述した実施形態では、第2絶縁層17の形成後に、深さが異なるコンタクトホールCH1~CH4を一括して形成する。例えばゲート端子部GT上では、比較的厚い絶縁層(ゲート絶縁層4、第1絶縁層11および第2絶縁層17)をエッチングするのに対し、トランスファー端子部PTでは、第2絶縁層17のみをエッチングする。このため、浅いコンタクトホールの下地となる導電膜(例えばパッチ電極用導電膜)がエッチング時に大きなダメージを受ける可能性がある。
 これに対し、本実施形態では、第2絶縁層17を形成する前にコンタクトホールCH1~3、CH5、CH6を形成する。これらのコンタクトホールは第1絶縁層11のみ、または第1絶縁層11およびゲート絶縁層4の積層膜に形成されるので、前述の実施形態よりも、一括形成されるコンタクトホールの深さの差を低減できる。したがって、コンタクトホールの下地となる導電膜へのダメージを低減できる。特に、パッチ電極用導電膜にAl膜を用いる場合には、ITO膜とAl膜とを直接接触させると良好なコンタクトが得られないことから、Al膜の上層にMoN層などのキャップ層を形成することがある。このような場合に、エッチングの際のダメージを考慮してキャップ層の厚さを大きくする必要がないので有利である。
 <TFT基板102の製造方法>
 TFT基板102は、例えば次のような方法で製造される。図9は、TFT基板102の製造工程を例示する図である。なお、以下では、各層の材料、厚さ、形成方法などが、前述したTFT基板101と同様である場合には説明を省略する。
 まず、TFT基板102と同様の方法で、誘電体基板上に、アライメントマーク、下地絶縁層、ゲートメタル層、ゲート絶縁層、半導体層、コンタクト層およびソースメタル層を形成し、TFTを得る。ソースメタル層を形成する工程では、ソース用導電膜から、ソースおよびドレイン電極、ソースバスラインに加えて、ソース接続配線7pも形成する。
 次に、ソースメタル層を覆うように第1絶縁層11を形成する。この後、第1絶縁層11およびゲート絶縁層4を一括してエッチングし、コンタクトホールCH1~3、CH5、CH6を形成する。エッチングでは、ソースバスラインSLおよびゲートバスラインGLはエッチストップとして機能する。これにより、送受信領域R1において、第1絶縁層11に、TFTのドレイン電極に達するコンタクトホールCH1が形成される。また、非送受信領域R2において、第1絶縁層11およびゲート絶縁層4に、ゲートバスラインGLに達するコンタクトホールCH2、第1絶縁層11に、ソースバスラインSLに達するコンタクトホールCH3およびソース接続配線7pに達するコンタクトホールCH5、CH6が形成される。コンタクトホールCH5をシール領域Rsに配置し、コンタクトホールCH6をシール領域Rsの外側に配置してもよい。あるいは、両方ともシール領域Rsの外部に配置してもよい。
 次いで、第1絶縁層11上およびコンタクトホールCH1~3、CH5、CH6に透明導電膜を形成し、これをパターニングする。これにより、コンタクトホールCH2内でゲートバスラインGLと接するゲート端子用上部接続部19g、コンタクトホールCH3内でソースバスラインSLと接するソース端子用上部接続部19s、およびコンタクトホールCH5内でソース接続配線7pと接するトランスファー端子用上部接続部19pを形成する。
 次に、第1絶縁層11上、ゲート端子用上部接続部19g、ソース端子用上部接続部19s、トランスファー端子用上部接続部19p上、およびコンタクトホールCH1、CH6内に、パッチ電極用導電膜を形成し、パターニングを行う。これにより、送受信領域R1に、コンタクトホールCH1内でドレイン電極7Dと接するパッチ電極15、非送受信領域R2に、コンタクトホールCH6内でソース接続配線7pと接するパッチ接続部15pを形成する。パッチ電極用導電膜のパターニングは、ウェットエッチングによって行ってもよい。ここでは、透明導電膜(ITOなど)とパッチ電極用導電膜(例えばAl膜)とのエッチング選択比を大きくできるエッチャントを用いる。これにより、パッチ電極用導電膜のパターニングの際に、透明導電膜をエッチストップとして機能させることができる。ソースバスラインSL、ゲートバスラインGLおよびソース接続配線7pのうちコンタクトホールCH2、CH3、CH5で露出された部分は、エッチストップ(透明導電膜)で覆われているため、エッチングされない。
 続いて、第2絶縁層17を形成する。この後、例えばフッ素系ガスを用いたドライエッチングにより、第2絶縁層17のパターニングを行う。これにより、第2絶縁層17に、ゲート端子用上部接続部19gを露出する開口部18g、ソース端子用上部接続部19sを露出する開口部18sおよびトランスファー端子用上部接続部19pを露出する開口部18pを設ける。このようにして、TFT基板102を得る。
 (第3の実施形態)
 図面を参照しながら、第3の実施形態の走査アンテナを説明する。本実施形態の走査アンテナにおけるTFT基板は、透明導電膜からなる上部接続部をトランスファー端子部に設けない点で、図8に示すTFT基板102と異なる。
 図10(a)~(c)は、それぞれ、本実施形態におけるTFT基板103のゲート端子部GT、ソース端子部STおよびトランスファー端子部PTを示す断面図である。図8と同様の構成要素には同じ参照符号を付し、説明を省略する。なお、アンテナ単位領域Uの構造は前述の実施形態(図3)と同様であるので図示および説明を省略する。
 ゲート端子部GTおよびソース端子部STの構造は、図8に示すTFT基板102のゲート端子部およびソース端子部の構造と同様である。
 トランスファー端子部PTは、第1絶縁層11上に形成されたパッチ接続部15pと、パッチ接続部15p上に積み重ねられた保護導電層23とを有している。第2絶縁層17は、保護導電層23上に延設され、保護導電層23の一部を露出する開口部18pを有している。一方、パッチ電極15は、第2絶縁層17で覆われている。
 <TFT基板103の製造方法>
 TFT基板103は、例えば次のような方法で製造される。図11は、TFT基板103の製造工程を例示する図である。なお、以下では、各層の材料、厚さ、形成方法などが、前述したTFT基板101と同様である場合には説明を省略する。
 まず、TFT基板101と同様の方法で、誘電体基板上に、アライメントマーク、下地絶縁層、ゲートメタル層、ゲート絶縁層、半導体層、コンタクト層およびソースメタル層を形成し、TFTを得る。
 次に、ソースメタル層を覆うように第1絶縁層11を形成する。この後、第1絶縁層11およびゲート絶縁層4を一括してエッチングし、コンタクトホールCH1~3を形成する。エッチングでは、ソースバスラインSLおよびゲートバスラインGLはエッチストップとして機能する。これにより、第1絶縁層11に、TFTのドレイン電極に達するコンタクトホールCH1が形成されるとともに、第1絶縁層11およびゲート絶縁層4に、ゲートバスラインGLに達するコンタクトホールCH2が形成され、第1絶縁層11に、ソースバスラインSLに達するコンタクトホールCH3が形成される。トランスファー端子部が形成される領域にはコンタクトホールを形成しない。
 次いで、第1絶縁層11上およびコンタクトホールCH1、CH2、CH3内に透明導電膜を形成し、これをパターニングする。これにより、コンタクトホールCH2内でゲートバスラインGLと接するゲート端子用上部接続部19g、およびコンタクトホールCH3内でソースバスラインSLと接するソース端子用上部接続部19sを形成する。トランスファー端子部が形成される領域では、透明導電膜は除去される。
 次に、第1絶縁層11上、ゲート端子用上部接続部19gおよびソース端子用上部接続部19s上、およびコンタクトホールCH1内にパッチ電極用導電膜を形成し、パターニングを行う。これにより、送受信領域R1に、コンタクトホールCH1内でドレイン電極7Dと接するパッチ電極15を形成し、非送受信領域R2に、パッチ接続部15pを形成する。前述の実施形態と同様に、パッチ電極用導電膜のパターニングには、透明導電膜(ITOなど)とパッチ電極用導電膜とのエッチング選択比を確保できるエッチャントを用いる。
 続いて、パッチ接続部15p上に保護導電層23を形成する。保護導電層23として、Ti層、ITO層およびIZO(インジウム亜鉛酸化物)層など(厚さ:例えば50nm以上100nm以下)を用いることができる。ここでは、保護導電層23として、Ti層(厚さ:例えば50nm)を用いる。なお、保護導電層をパッチ電極15の上に形成してもよい。
 次いで、第2絶縁層17を形成する。この後、例えばフッ素系ガスを用いたドライエッチングにより、第2絶縁層17のパターニングを行う。これにより、第2絶縁層17に、ゲート端子用上部接続部19gを露出する開口部18g、ソース端子用上部接続部19sを露出する開口部18s、および保護導電層23を露出する開口部18pを設ける。このようにして、TFT基板103を得る。
 <スロット基板203の構造>
 図12は、本実施形態における、TFT基板103のトランスファー端子部PTと、スロット基板203の端子部ITとを接続するトランスファー部を説明するための模式的な断面図である。図12では、前述の実施形態と同様の構成要素には同じ参照符号を付している。
 まず、本実施形態におけるスロット基板203を説明する。スロット基板203は、誘電体基板51と、誘電体基板51の表面に形成された第3絶縁層52と、第3絶縁層52上に形成されたスロット電極55と、スロット電極55を覆う第4絶縁層58とを備える。反射導電板65が誘電体基板51の裏面に誘電体層(空気層)54を介して対向するように配置されている。スロット電極55および反射導電板65は導波路301の壁として機能する。
 スロット電極55は、Cu層またはAl層を主層55Mとする積層構造を有している。送受信領域R1において、スロット電極55には複数のスロット57が形成されている。送受信領域R1におけるスロット電極55の構造は、図6を参照しながら前述したスロット基板201の構造と同じである。
 非送受信領域R2には、端子部ITが設けられている。端子部ITでは、第4絶縁層58に、スロット電極55の表面を露出する開口が設けられている。スロット電極55の露出した領域がコンタクト面55cとなる。このように、本実施形態では、スロット電極55のコンタクト面55cは、第4絶縁層58で覆われていない。
 トランスファー部では、TFT基板103におけるパッチ接続部15pを覆う保護導電層23と、スロット基板203におけるスロット電極55のコンタクト面55cとを、導電性ビーズ71を含む樹脂(シール樹脂)を介して接続する。
 本実施形態におけるトランスファー部は、前述の実施形態と同様に、走査アンテナの中心部および周縁部の両方に配置されていてもよいし、いずれか一方のみに配置されていてもよい。また、シール領域Rs内に配置されていてもよいし、シール領域Rsの外側(液晶層と反対側)に配置されていてもよい。
 本実施形態では、トランスファー端子部PTおよび端子部ITのコンタクト面に透明導電膜を設けない。このため、保護導電層23と、スロット基板203のスロット電極55とを、導電性粒子を含有するシール樹脂を介して接続させることができる。
 また、本実施形態では、第1の実施形態(図3及び図4)と比べて、一括形成されるコンタクトホールの深さの差が小さいので、コンタクトホールの下地となる導電膜へのダメージを低減できる。
 <スロット基板203の製造方法>
 スロット基板203は、次のようにして製造される。各層の材料、厚さおよび形成方法は、スロット基板201と同様であるので、説明を省略する。
 まず、スロット基板201と同様の方法で、誘電体基板上に、第3絶縁層52およびスロット電極55を形成し、スロット電極55に複数のスロット57を形成する。次いで、スロット電極55上およびスロット内に第4絶縁層58を形成する。この後、スロット電極55のコンタクト面となる領域を露出するように、第4絶縁層58に開口部18pを設ける。このようにして、スロット基板203が製造される。
 <内部ヒーター構造>
 上述したように、アンテナのアンテナ単位に用いられる液晶材料の誘電異方性ΔεMは大きいことが好ましい。しかしながら、誘電異方性ΔεMが大きい液晶材料(ネマチック液晶)の粘度は大きく、応答速度が遅いという問題がある。特に、温度が低下すると、粘度は上昇する。移動体(例えば、船舶、航空機、自動車)に搭載された走査アンテナの環境温度は変動する。したがって、液晶材料の温度をある程度以上、例えば30℃以上、あるいは45℃以上に調整できることが好ましい。設定温度は、ネマチック液晶材料の粘度が概ね10cP(センチポアズ)以下となるように設定することが好ましい。
 本発明の実施形態の走査アンテナは、上記の構造に加えて、内部ヒーター構造を有することが好ましい。内部ヒーターとしては、ジュール熱を利用する抵抗加熱方式のヒーターが好ましい。ヒーター用の抵抗膜の材料としては、特に限定されないが、例えば、ITOやIZOなど比較的比抵抗の高い導電材料を用いることができる。また、抵抗値の調整のために、細線やメッシュで抵抗膜を形成してもよい。求められる発熱量に応じて、抵抗値を設定すればよい。
 例えば、直径が340mmの円の面積(約90、000mm2)を100V交流(60Hz)で、抵抗膜の発熱温度を30℃にするためには、抵抗膜の抵抗値を139Ω、電流を0.7Aで、電力密度を800W/m2とすればよい。同じ面積を100V交流(60Hz)で、抵抗膜の発熱温度を45℃にするためには、抵抗膜の抵抗値を82Ω、電流を1.2Aで、電力密度を1350W/m2とすればよい。
 ヒーター用の抵抗膜は、走査アンテナの動作に影響を及ぼさない限りどこに設けてもよいが、液晶材料を効率的に加熱するためには、液晶層の近くに設けることが好ましい。例えば、図13(a)に示すTFT基板104に示す様に、誘電体基板1のほぼ全面に抵抗膜68を形成してもよい。図13(a)は、ヒーター用抵抗膜68を有するTFT基板104の模式的な平面図である。抵抗膜68は、例えば、図3に示した下地絶縁膜2で覆われる。下地絶縁膜2は、十分な絶縁耐圧を有するように形成される。
 抵抗膜68は、開口部68a、68bおよび68cを有することが好ましい。TFT基板104とスロット基板とが貼り合せられたとき、パッチ電極15と対向するようにスロット57が位置する。このときに、スロット57のエッジから距離dの周囲には抵抗膜68が存在しないよう開口部68aを配置する。dは例えば0.5mmである。また、補助容量CSの下部にも開口部68bを配置し、TFTの下部にも開口部68cを配置することが好ましい。
 なお、アンテナ単位Uのサイズは、例えば4mm×4mmである。また、図13(b)に示すように、例えば、スロット57の幅s2は0.5mm、スロット57の長さs1は3.3mm、スロット57の幅方向のパッチ電極15の幅p2は0.7mm、スロットの長さ方向のパッチ電極15の幅p1は0.5mmである。なお、アンテナ単位U、スロット57およびパッチ電極15のサイズ、形状、配置関係などは図13(a)および(b)に示す例に限定されない。
 ヒーター用抵抗膜68からの電界の影響をさらに低減するために、シールド導電層を形成してもよい。シールド導電層は、例えば、下地絶縁膜2の上に誘電体基板1のほぼ全面に形成される。シールド導電層には、抵抗膜68のように開口部68a、68bを設ける必要はないが、開口部68cを設けることが好ましい。シールド導電層は、例えば、アルミニウム層で形成され、接地電位とされる。
 また、液晶層を均一に加熱できるように、抵抗膜の抵抗値に分布を持たせることが好ましい。液晶層の温度分布は、最高温度-最低温度(温度むら)が、例えば15℃以下となることが好ましい。温度むらが15℃を超えると、位相差変調が面内でばらつき、良好なビーム形成ができなくなるという不具合が発生することがある。また、液晶層の温度がTni点(例えば125℃)に近づくと、ΔεMが小さくなるので好ましくない。
 図14(a)、(b)および図15(a)~(c)を参照して、抵抗膜における抵抗値の分布を説明する。図14(a)、(b)および図15(a)~(c)に、抵抗加熱構造80a~80eの模式的な構造と電流の分布を示す。抵抗加熱構造は、抵抗膜と、ヒーター用端子とを備えている。
 図14(a)に示す抵抗加熱構造80aは、第1端子82aと第2端子84aとこれらに接続された抵抗膜86aとを有している。第1端子82aは、円の中心に配置され、第2端子84aは円周の全体に沿って配置されている。ここで円は、送受信領域R1に対応する。第1端子82aと第2端子84aとの間に直流電圧を供給すると、例えば、第1端子82aから第2端子84aに放射状に電流IAが流れる。したがって、抵抗膜86aは面内の抵抗値は一定であっても、均一に発熱することができる。もちろん、電流の流れる向きは、第2端子84aから第1端子82aに向かう方向でもよい。
 図14(b)に抵抗加熱構造80bは、第1端子82bと第2端子84bとこれらに接続された抵抗膜86bとを有している。第1端子82bおよび第2端子84bは円周に沿って互いに隣接して配置されている。抵抗膜86bにおける第1端子82bと第2端子84bとの間を流れる電流IAによって発生する単位面積当たりの発熱量が一定になるように、抵抗膜86bの抵抗値は面内分布を有している。抵抗膜86bの抵抗値の面内分布は、例えば、抵抗膜86を細線で構成する場合、細線の太さや、細線の密度で調整すればよい。
 図15(a)に示す抵抗加熱構造80cは、第1端子82cと第2端子84cとこれらに接続された抵抗膜86cとを有している。第1端子82cは、円の上側半分の円周に沿って配置されており、第2端子84cは円の下側半分の円周に沿って配置されている。抵抗膜86cを例えば第1端子82cと第2端子84cとの間を上下に延びる細線で構成する場合、電流IAによる単位面請あたりの発熱量が面内で一定になるように、例えば、中央付近の細線の太さや密度が高くなるように調整されている。
 図15(b)に示す抵抗加熱構造80dは、第1端子82dと第2端子84dとこれらに接続された抵抗膜86dとを有している。第1端子82dと第2端子84dとは、それぞれ円の直径に沿って上下方向、左右方向に延びるように設けられている。図では簡略化しているが、第1端子82dと第2端子84dとは互いに絶縁されている。
 また、図15(c)に示す抵抗加熱構造80eは、第1端子82eと第2端子84eとこれらに接続された抵抗膜86eとを有している。抵抗加熱構造80eは、抵抗加熱構造80dと異なり、第1端子82eおよび第2端子84eのいずれも円の中心から上下左右の4つの方向に延びる4つの部分を有している。互いに90度を成す第1端子82eの部分と第2端子84eの部分とは、電流IAが、時計回りに流れるように配置されている。
 抵抗加熱構造80dおよび抵抗加熱構造80eのいずれにおいても、単位面積当たりの発熱量が面内で均一になるように、円周に近いほど電流IAが多くなるように、例えば、円周に近い側の細線を太く、密度が高くなるように調整されている。
 このような内部ヒーター構造は、例えば、走査アンテナの温度を検出して、予め設定された温度を下回ったときに自動的に動作するようにしてもよい。もちろん、使用者の操作に呼応して動作するようにしてもよい。
 <駆動方法>
 本発明の実施形態による走査アンテナが有するアンテナ単位のアレイは、LCDパネルと類似した構造を有しているので、LCDパネルと同様に線順次駆動を行う。しかしながら、従来のLCDパネルの駆動方法を適用すると、以下の問題が発生する恐れがある。図16に示す、走査アンテナの1つのアンテナ単位の等価回路図を参照しつつ、走査アンテナに発生し得る問題点を説明する。
 まず、上述したように、マイクロ波領域の誘電異方性ΔεM(可視光に対する複屈折Δn)が大きい液晶材料の比抵抗は低いので、LCDパネルの駆動方法をそのまま適用すると、液晶層に印加される電圧を十分に保持できない。そうすると、液晶層に印加される実効電圧が低下し、液晶容量の静電容量値が目標値に到達しない。
 このように液晶層に印加された電圧が所定の値からずれると、アンテナのゲインが最大となる方向が所望する方向からずれることになる。そうすると、例えば、通信衛星を正確に追尾できないことになる。これを防止するために、液晶容量Clcと電気的に並列に補助容量CSを設け、補助容量CSの容量値C-Ccsを十分に大きくする。補助容量CSの容量値C-Ccsは、液晶容量Clcの電圧保持率が90%以上となるように適宜設定することが好ましい。
 また、比抵抗が低い液晶材料を用いると、界面分極および/または配向分極による電圧低下も起こる。これらの分極による電圧低下を防止するために、電圧降下分を見込んだ十分に高い電圧を印加することが考えられる。しかしながら、比抵抗が低い液晶層に高い電圧を印加すると、動的散乱効果(DS効果)が起こる恐れがある。DS効果は、液晶層中のイオン性不純物の対流に起因し、液晶層の誘電率εMは平均値((εM∥+2εM⊥)/3)に近づく。また、液晶層の誘電率εMを多段階(多階調)で制御するためには、常に十分に高い電圧を印加することもできない。
 上記のDS効果および/または分極による電圧降下を抑制するためには、液晶層に印加する電圧の極性反転周期を十分に短くすればよい。よく知られているように、印加電圧の極性反転周期を短くするとDS効果が起こるしきい値電圧が高くなる。したがって、液晶層に印加する電圧(絶対値)の最大値が、DS効果が起こるしきい値電圧未満となるように、極性反転周波数を決めればよい。極性反転周波数が300Hz以上であれば、例えば比抵抗が1×1010Ω・cm、誘電異方性Δε(@1kHz)が-0.6程度の液晶層に絶対値が10Vの電圧を印加しても、良好な動作を確保することができる。また、極性反転周波数(典型的にはフレーム周波数の2倍と同じ)が300Hz以上であれば、上記の分極に起因する電圧降下も抑制される。極性反転周期の上限は、消費電力などの観点から約5kHz以下であることが好ましい。
 上述したように液晶材料の粘度は温度に依存するので、液晶層の温度は適宜制御されることが好ましい。ここで述べた液晶材料の物性および駆動条件は、液晶層の動作温度における値である。逆に言うと、上記の条件で駆動できるように、液晶層の温度を制御することが好ましい。
 図17(a)~(g)を参照して、走査アンテナの駆動に用いられる信号の波形の例を説明する。なお、図17(d)に、比較のために、LCDパネルのソースバスラインに供給される表示信号Vs(LCD)の波形を示している。
 図17(a)はゲートバスラインG-L1に供給される走査信号Vgの波形、図17(b)はゲートバスラインG-L2に供給される走査信号Vgの波形、図17(c)はゲートバスラインG-L3に供給される走査信号Vgの波形を示し、図17(e)はソースバスラインに供給されるデータ信号Vdaの波形を示し、図17(f)はスロット基板のスロット電極(スロット電極)に供給されるスロット電圧Vidcの波形を示し、図17(g)はアンテナ単位の液晶層に印加される電圧の波形を示す。
 図17(a)~(c)に示す様に、ゲートバスラインに供給される走査信号Vgの電圧が、順次、ローレベル(VgL)からハイレベル(VgH)に切替わる。VgLおよびVgHは、TFTの特性に応じて適宜設定され得る。例えば、VgL=-5V~0V、Vgh=+20Vである。また、VgL=-20V、Vgh=+20Vとしてもよい。あるゲートバスラインの走査信号Vgの電圧がローレベル(VgL)からハイレベル(VgH)に切替わる時刻から、その次のゲートバスラインの電圧がVgLからVgHに切替わる時刻までの期間を1水平走査期間(1H)ということにする。また、各ゲートバスラインの電圧がハイレベル(VgH)になっている期間を選択期間PSという。この選択期間PSにおいて、各ゲートバスラインに接続されたTFTがオン状態となり、ソースバスラインに供給されているデータ信号Vdaのその時の電圧が、対応するパッチ電極に供給される。データ信号Vdaは例えば-15V~+15V(絶対値が15V)であり、例えば、12階調、好ましくは16階調に対応する絶対値の異なるデータ信号Vdaを用いる。
 ここでは、全てのアンテナ単位にある中間電圧を印加している場合を例示する。すなわち、データ信号Vdaの電圧は、全てのアンテナ単位(m本のゲートバスラインに接続されているとする。)に対して一定であるとする。これはLCDパネルにおいて全面である中間調を表示している場合に対応する。このとき、LCDパネルでは、ドット反転駆動が行われる。すなわち、各フレームにおいて、互いに隣接する画素(ドット)の極性が互いに逆になるように、表示信号電圧が供給される。
 図17(d)はドット反転駆動を行っているLCDパネルの表示信号の波形を示している。図17(d)に示したように、1H毎にVs(LCD)の極性が反転している。この波形を有するVs(LCD)が供給されているソースバスラインに隣接するソースバスラインに供給されるVs(LCD)の極性は、図17(d)に示すVs(LCD)の極性と逆になっている。また、全ての画素に供給される表示信号の極性は、フレーム毎に反転する。LCDパネルでは、正極性と負極性とで、液晶層に印加される実効電圧の大きさを完全に一致させることが難しく、かつ、実効電圧の差が輝度の差となり、フリッカーとして観察される。このフリッカーを観察され難くするために、各フレームにおいて極性の異なる電圧が印加される画素(ドット)を空間的に分散させている。典型的には、ドット反転駆動を行うことによって、極性が異なる画素(ドット)を市松模様に配列させる。
 これに対して、走査アンテナにおいては、フリッカー自体は問題とならない。すなわち、液晶容量の静電容量値が所望の値でありさえすればよく、各フレームにおける極性の空間的な分布は問題とならない。したがって、低消費電力等の観点から、ソースバスラインから供給されるデータ信号Vdaの極性反転の回数を少なくする、すなわち、極性反転の周期を長くすることが好ましい。例えば、図17(e)に示す様に、極性反転の周期を10H(5H毎に極性反転)にすればよい。もちろん、各ソースバスラインに接続されているアンテナ単位の数(典型的には、ゲートバスラインの本数に等しい。)をm個とすると、データ信号Vdaの極性反転の周期を2m・H(m・H毎に極性反転)としてもよい。データ信号Vdaの極性反転の周期は、2フレーム(1フレーム毎に極性反転)と等しくてもよい。
 また、全てのソースバスラインから供給するデータ信号Vdaの極性を同じにしてもよい。したがって、例えば、あるフレームでは、全てのソースバスラインから正極性のデータ信号Vdaを供給し、次にフレームでは、全てのソースバスラインから負極性のデータ信号Vdaを供給してもよい。
 あるいは、互いに隣接するソースバスラインから供給するデータ信号Vdaの極性を互いに逆極性にしてもよい。例えば、あるフレームでは、奇数列のソースバスラインからは正極性のデータ信号Vdaを供給し、偶数列のソースバスラインからは負極性のデータ信号Vdaを供給する。そして、次のフレームでは、奇数列のソースバスラインからは負極性のデータ信号Vdaを供給し、偶数列のソースバスラインからは正極性のデータ信号Vdaを供給する。このような駆動方法は、LCDパネルでは、ソースライン反転駆動と呼ばれる。隣接するソースバスラインから供給するデータ信号Vdaを逆極性にすると、フレーム間で供給するデータ信号Vdaの極性を反転させる前に、隣接するソースバスラインを互いに接続する(ショートさせる)ことによって、液晶容量に充電された電荷を隣接する列間でキャンセルさせることができる。したがって、各フレームにおいてソースバスラインから供給する電荷の量を少なくできるという利点が得られる。
 スロット電極の電圧Vidcは図17(f)に示す様に、例えば、DC電圧であり、典型的にはグランド電位である。アンテナ単位の容量(液晶容量および補助容量)の容量値は、LCDパネルの画素容量の容量値よりも大きい(例えば、20型程度のLCDパネルと比較して約30倍)ので、TFTの寄生容量に起因する引込電圧の影響がなく、スロット電極の電圧Vidcをグランド電位として、データ信号Vdaをグランド電位を基準に正負対称な電圧としても、パッチ電極に供給される電圧は正負対称な電圧となる。LCDパネルにおいては、TFTの引込電圧を考慮して、対向電極の電圧(共通電圧)を調整することによって、画素電極に正負対称な電圧が印加されるようにしているが、走査アンテナのスロット電圧についてはその必要がなく、グランド電位であってよい。また、図17に図示しないが、CSバスラインには、スロット電圧Vidcと同じ電圧が供給される。
 アンテナ単位の液晶容量に印加される電圧は、スロット電極の電圧Vidc(図17(f))に対するパッチ電極の電圧(すなわち、図17(e)に示したデータ信号Vdaの電圧)なので、スロット電圧Vidcがグランド電位のとき、図17(g)に示す様に、図17(e)に示したデータ信号Vdaの波形と一致する。
 走査アンテナの駆動に用いられる信号の波形は、上記の例に限られない。例えば、図18および図19を参照して以下に説明するように、スロット電極の電圧として振動波形を有するViacを用いてもよい。
 例えば、図18(a)~(e)に例示する様な信号を用いることができる。図18では、ゲートバスラインに供給される走査信号Vgの波形を省略しているが、ここでも、図17(a)~(c)を参照して説明した走査信号Vgを用いる。
 図18(a)に示す様に、図17(e)に示したのと同様に、データ信号Vdaの波形が10H周期(5H毎)で極性反転している場合を例示する。ここでは、データ信号Vdaとして、振幅が最大値|Vdamax|の場合を示す。上述したように、データ信号Vdaの波形は、2フレーム周期(1フレーム毎)で極性反転させてもよい。
 ここで、スロット電極の電圧Viacは、図18(c)に示す様に、データ信号Vda(ON)と極性が逆で、振動の周期は同じ、振動電圧とする。スロット電極の電圧Viacの振幅は、データ信号Vdaの振幅の最大値|Vdamax|と等しい。すなわち、スロット電圧Viacは、データ信号Vda(ON)と極性反転の周期は同じで、極性が逆(位相が180°異なる)で、-Vdamaxと+Vdamaxとの間を振動する電圧とする。
 アンテナ単位の液晶容量に印加される電圧Vlcは、スロット電極の電圧Viac(図18(c))に対するパッチ電極の電圧(すなわち、図18(a)に示したデータ信号Vda(ON)の電圧)なので、データ信号Vdaの振幅が±Vdamaxで振動しているとき、液晶容量に印加される電圧は、図18(d)に示す様に、Vdamaxの2倍の振幅で振動する波形となる。したがって、液晶容量に印加される電圧Vlcの最大振幅を±Vdamaxとするために必要なデータ信号Vdaの最大振幅は、±Vdamax/2となる。
 このようなスロット電圧Viacを用いることによって、データ信号Vdaの最大振幅を半分にできるので、データ信号Vdaを出力するドライバ回路として、例えば、耐圧が20V以下の汎用のドライバICを用いることができるという利点が得られる。
 なお、図18(e)に示す様に、アンテナ単位の液晶容量に印加される電圧Vlc(OFF)をゼロとするとために、図18(b)に示す様に、データ信号Vda(OFF)をスロット電圧Viacと同じ波形にすればよい。
 例えば、液晶容量に印加される電圧Vlcの最大振幅を±15Vとする場合を考える。スロット電圧として、図17(f)に示したVidcを用い、Vidc=0Vとすると、図17(e)に示したVdaの最大振幅は、±15Vとなる。これに対して、スロット電圧として、図18(c)に示したViacを用い、Viacの最大振幅を±7.5Vとすると、図18(a)に示したVda(ON)の最大振幅は、±7.5Vとなる。
 液晶容量に印加される電圧Vlcを0Vとする場合、図17(e)に示したVdaを0Vとすればよく、図18(b)に示したVda(OFF)の最大振幅は±7.5Vとすればよい。
 図18(c)に示したViacを用いる場合は、液晶容量に印加される電圧Vlcの振幅は、Vdaの振幅とは異なるので、適宜変換する必要がある。
 図19(a)~(e)に例示する様な信号を用いることもできる。図19(a)~(e)に示す信号は、図18(a)~(e)に示した信号と同様に、スロット電極の電圧Viacを図19(c)に示す様に、スロット電極の電圧Viacを図19(c)に示す様に、データ信号Vda(ON)と振動の位相が180°ずれた振動電圧とする。ただし、図19(a)~(c)にそれぞれ示す様に、データ信号Vda(ON)、Vda(OFF)およびスロット電圧Viacをいずれも0Vと正の電圧との間で振動する電圧としている。スロット電極の電圧Viacの振幅は、データ信号Vdaの振幅の最大値|Vdamax|と等しい。
 このような信号を用いると、駆動回路は正の電圧だけを出力すればよく、低コスト化に寄与する。このように0Vと正の電圧との間で振動する電圧を用いても、図19(d)に示すように、液晶容量に印加される電圧Vlc(ON)は、極性反転する。図19(d)に示す電圧波形において、+(正)は、パッチ電極の電圧がスロット電圧よりも高いことを示し、-(負)は、パッチ電極の電圧がスロット電圧よりも低いことを示している。すなわち、液晶層に印加される電界の向き(極性)は、他の例と同様に反転している。液晶容量に印加される電圧Vlc(ON)の振幅はVdamaxである。
 なお、図19(e)に示す様に、アンテナ単位の液晶容量に印加される電圧Vlc(OFF)をゼロとするとために、図19(b)に示す様に、データ信号Vda(OFF)をスロット電圧Viacと同じ波形にすればよい。
 図18および図19を参照して説明したスロット電極の電圧Viacを振動させる(反転させる)駆動方法は、LCDパネルの駆動方法でいうと、対向電圧を反転させる駆動方法に対応する(「コモン反転駆動」といわれることがある。)。LCDパネルでは、フリッカーを十分に抑制できないことから、コモン反転駆動は採用されていない。これに対し、走査アンテナでは、フリッカーは問題とならないので、スロット電圧を反転させることができる。振動(反転)は、例えば、フレーム毎に行われる(図18および図19における5Hを1V(垂直走査期間またはフレーム)とする)。
 上記の説明では、スロット電極の電圧Viacは1つの電圧が印加される例、すなわち、全てのパッチ電極に対して共通のスロット電極が設けられている例を説明したが、スロット電極を、パッチ電極の1行、または、2以上の行に対応して分割してもよい。ここで、行とは、1つのゲートバスラインにTFTを介して接続されたパッチ電極の集合を指す。このようにスロット電極を複数の行部分に分割すれば、スロット電極の各部分の電圧の極性を互いに独立にできる。例えば、任意のフレームにおいて、パッチ電極に印加される電圧の極性を、隣接するゲートバスラインに接続されたパッチ電極間で互いに逆にできる。このように、パッチ電極の1行毎に極性を反転させる行反転(1H反転)だけでなく、2以上の行毎に極性を反転させるm行反転(mH反転)を行うことができる。もちろん、行反転とフレーム反転とは組合せられる。
 駆動の単純さの観点からは、任意のフレームにおいて、パッチ電極に印加される電圧の極性を全て同じにし、フレーム毎に極性が反転する駆動が好ましい。
 <アンテナ単位の配列、ゲートバスライン、ソースバスラインの接続の例>
 本発明の実施形態の走査アンテナにおいて、アンテナ単位は例えば、同心円状に配列される。
 例えば、m個の同心円に配列されている場合、ゲートバスラインは例えば、各円に対して1本ずつ設けられ、合計m本のゲートバスラインが設けられる。送受信領域R1の外径を、例えば800mmとすると、mは例えば、200である。最も内側のゲートバスラインを1番目とすると、1番目のゲートバスラインには、n個(例えば30個)のアンテナ単位が接続され、m番目のゲートバスラインにはnx個(例えば620個)のアンテナ単位が接続されている。
 このような配列では、各ゲートバスラインに接続されているアンテナ単位の数が異なる。また、最も外側の円を構成するnx個のアンテナ単位に接続されているnx本のソースバスラインには、m個のアンテナ単位が接続されているが、内側の円を構成するアンテナ単位に接続されているソースバスラインに接続されているアンテナ単位の数はmよりも小さくなる。
 このように、走査アンテナにおけるアンテナ単位の配列は、LCDパネルにおける画素(ドット)の配列とは異なり、ゲートバスラインおよび/またはソースバスラインによって、接続されているアンテナ単位の数が異なる。したがって、全てのアンテナ単位の容量(液晶容量+補助容量)を同じにすると、ゲートバスラインおよび/またはソースバスラインによって、接続されている電気的な負荷が異なることになる。そうすると、アンテナ単位への電圧の書き込みにばらつきが生じるという問題がある。
 そこで、これを防止するために、例えば、補助容量の容量値を調整することによって、あるいは、ゲートバスラインおよび/またはソースバスラインに接続するアンテナ単位の数を調整することによって、各ゲートバスラインおよび各ソースバスラインに接続されている電気的な負荷を略同一にすることが好ましい。
 本発明の実施形態による走査アンテナは、必要に応じて、例えばプラスチック製の筺体に収容される。筺体にはマイクロ波の送受信に影響を与えない誘電率εMが小さい材料を用いることが好ましい。また、筺体の送受信領域R1に対応する部分には貫通孔を設けてもよい。さらに、液晶材料が光に曝されないように、遮光構造を設けてもよい。遮光構造は、例えば、TFT基板101の誘電体基板1および/またはスロット基板201の誘電体基板51の側面から誘電体基板1および/または51内を伝播し、液晶層に入射する光を遮光するように設ける。誘電異方性ΔεMが大きな液晶材料は、光劣化しやすいものがあり、紫外線だけでなく、可視光の中でも短波長の青色光も遮光することが好ましい。遮光構造は、例えば、黒色の粘着テープなどの遮光性のテープを用いることによって、必要な個所に容易に形成できる。
 次に、図20~図26を参照して、本発明の他の実施形態による走査アンテナの製造方法の例を説明する。以下で例示する実施形態による走査アンテナは、スロット電極を形成する比較的厚い(厚さは、例えば、2μm以上30μm以下)Cu層またはAl層をCu箔またはAl箔を用いて作製される。Cu箔およびAl箔をまとめて金属箔ということがある。
 図20に、本発明の実施形態による走査アンテナ1000Aの一部の模式的な断面図を示す。図20は、図1と同様に、同心円状に配列されたスロットの中心近傍に設けられた給電ピン72(図2(b)参照)から半径方向に沿った断面の一部を模式的に示す。図20~図23において、先に示した構成要素と同じ機能を有する構成要素は共通の参照符号で示し、説明を省略することがある。
 走査アンテナ1000Aは、スロット電極55がCu箔またはAl箔を用いて形成されており、スロット基板201Aが誘電体基板51とスロット電極55との間に接着層92を有している点において、図1に示した走査アンテナ1000と異なっている。走査アンテナ1000Aは、Cu箔またはAl箔を用いて形成されたスロット電極55を有しているので、走査アンテナ1000よりも量産性に優れている。
 走査アンテナ1000Aが有するスロット基板201Aの製造方法を図21(a)~(c)を参照して説明する。スロット基板201Aの製造工程を除けば、例えば、上述したスロット基板201と同様の製造方法でスロット基板201Aを製造することができる。以下では、誘電体基板51としてガラス基板51を用いる例を説明する。
 まず、図21(a)に示す様に、ガラス基板51の表面に接着層92を形成する。ガラス基板51の表面に予め無機絶縁層(例えば、図6の第3絶縁層52)を形成してもよい。接着層92は、公知の種々の方法で形成され得る。例えば、液状の接着材を塗布してもよいし、接着フィルムを貼ってもよい。量産性の観点からは、接着フィルムを用いることが好ましい。接着フィルムは、接着層の両側に保護フィルムが貼られた状態で販売されている。種々の接着材を用いた接着フィルムが入手できる。保護フィルムとしては、例えば、ポリエチレンテレフタレート、ポリエチレンナフタレート等のポリエステルフィルム、ポリフェニルスルホン、および、ポリイミド、ポリアミド等のスーパーエンジニアリングプラスチックのフィルムが用いられる。また、これらは必要に応じて離型処理等が施されており、容易に接着層から剥離できる。
 接着フィルムを用いる場合、例えば、一方の保護フィルムを剥がした後、露出された接着層92をガラス基板51に向け、他方の保護フィルムの上から加熱(例えば、50℃~150℃)されたローラで順次押し当てる。このとき、ガラス基板51を加熱していてもよい。加熱温度は、接着層92の材料等に応じて適宜設定される。
 次に、図21(b)に示すように、接着層92の上にCu箔(またはAl箔)55fを貼り付ける。例えば、接着フィルムを用いる場合には、上記の工程に続いて、他方の保護フィルムを剥がした後、Cu箔55f(またはAl箔)を接着層92に向け、加熱されたローラで順次押し当てる。
 この後、図21(c)に示す様に、Cu箔55f(またはAl箔)上に、フォトリソグラフィプロセスで、スロット57に対応する位置に開口部93aを有するレジスト層93を形成する。レジスト層93をエッチングマスクとして、Cu箔55f(またはAl箔)をエッチングすることによって、スロット57を有するスロット電極55が得られる。フォトリソグラフィプロセスに代えて、打ち抜き等によって機械的にスロット57を形成してもよい。
 この後、スロット電極55の全面を覆うように配向膜が形成され、スロット基板201Aが得られる。
 ここでは、接着層92をガラス基板51に貼り付けた後で、金属箔(Cu箔またはAl箔)55fを貼り付ける例を説明したが、これに限れられず、接着層92を金属箔55fに貼り付けた後、ガラス基板51に貼り付けてもよい。例えば、熱硬化タイプの接着材の層が片面に形成された金属箔55fを用意し、ガラス基板51に接着材の層が接着するように金属箔55fを貼りつける。接着材の層が片面に形成された金属箔55fは、種々のフィルムメーカから入手することが可能で、量産性を向上させることができる。このような形態で用いられる接着材は、後述する熱硬化タイプの接着材が好ましい。
 図20から理解されるように、接着層92はスロット57内で液晶層LCに近接する。図20では図示を省略しているが、接着層92は、絶縁層(例えば、図6の第4絶縁層58)で覆われ、さらに、配向膜で覆われてはいるものの、液晶層LCに近接する。したがって、接着層92は、不純物を溶出し難く、耐熱性、化学的安定性に優れた材料で形成されることが好ましい。また、例えば、Cu箔(またはAl箔)55fを貼り付ける工程などにおけるハンドリングで破壊しない、十分な強度を有することが好ましい。
 接着層92を形成する材料(接着材)は、加熱することによって硬化または固化する接着材(粘着材は含まない)が好ましく、例えば、熱架橋タイプ、熱重合タイプおよびホットメルトタイプを用いることができる。熱架橋タイプと熱重合タイプとを併せて熱硬化タイプということにする。
 熱架橋タイプの接着材としては、例えば、エポキシ系化合物(例えばエポキシ樹脂)とアミン系化合物の組合せ、エポキシ系化合物とヒドラジド系化合物の組み合わせ、エポキシ系化合物とアルコール系化合物(例えばフェノール樹脂を含む)の組み合わせ、エポキシ系化合物とカルボン酸系化合物(例えば酸無水物を含む)の組み合わせ、イソシアネート系化合物とアミン系化合物の組み合わせ、イソシアネート系化合物とヒドラジド系化合物の組み合わせ、イソシアネート系化合物とアルコール系化合物の組み合わせ(例えばウレタン樹脂を含む)、イソシアネートとカルボン酸系化合物の組み合わせが挙げられる。また、カチオン重合タイプ接着材としては、例えば、エポキシ系化合物とカチオン重合開始剤の組み合わせ(代表的なカチオン重合開始剤、芳香族スルホニウム塩)を挙げられる。ラジカル重合タイプ接着材としては、例えば、各種アクリル、メタクリル、ウレタン変性アクリル(メタクリル)樹脂等のビニル基を含むモノマーおよび/またはオリゴマーとラジカル重合開始剤の組み合わせ(代表的なラジカル重合開始剤:アゾ系化合物(例えば、AIBN(アゾビスイソブチロニトリル))、開環重合タイプ接着材としては、例えば、エチレンオキシド系化合物、エチレンイミン系化合物、シロキサン系化合物を挙げられる。この他、マレイミド樹脂、マレイミド樹脂とアミンの組合せ、マレイミドとメタリル化合物の組合せ、ビスマレイミド-トリアジン樹脂およびポリフェニレンエーテル樹脂を用いることができる。また、ポリイミドも好適に用いることができる。なお、「ポリイミド」は、ポリイミドの前駆体であるポリアミック酸を含む意味で用いる。ポリイミドは、例えば、エポキシ系化合物またはイソシアネート系化合物と組み合わせて用いられる。
 耐熱性、化学的安定性、機械特性の観点から、熱硬化性タイプの接着材を用いることが好ましい。特に、エポキシ樹脂またはポリイミド樹脂を含む接着材が好ましく、機械特性(特に機械強度)および吸湿性の観点から、ポリイミド樹脂を含む接着材が好ましい。ポリイミド樹脂とエポキシ樹脂とを混合して用いることもできる。また、ポリイミド樹脂および/またはエポキシ樹脂に熱可塑性樹脂および/またはエラストマを混合してもよい。さらに、ポリイミド樹脂および/またはエポキシ樹脂として、ゴム変性したものを混合してもよい。熱可塑性樹脂またはエラストマを混合することによって、柔軟性や靱性(タフネス)を向上させることができる。ゴム変性したものを用いても同様の効果を得ることができる。
 熱硬化タイプの接着材は、さらに、無機充填材(無機フィラ)を含有してもよい。無機充填材を混合することによって、機械特性(特に機械強度)を向上させることができる。無機充填材としては、公知のものを広く利用することができ、天然鉱物を原料とするものや合成されたものを利用することができる。無機充填材の主な成分は、無機酸化物、無機水酸化物、無機窒化物、炭酸塩を例示することができる。例えば、シリカ(非晶質または結晶質)、酸化マグネシウム、アルミナ、酸化亜鉛、水酸化アルミニウム、水酸化マグネシウム、窒化アルミニウム、窒化けい素を挙げることができる。この他、炭酸マグネシウム、ほう酸アルミウイスカ、炭化ケイ素、窒化ホウ素なども用いることができる。無機充填材を構成する個々の粒子の形状に特に制限はなく、接着材の粘度等を考慮して適宜調整され得る。例えば、繊維状(短繊維やウィスカ)の粒子は粘度を上昇させやすく、球状や球状に近い不定形(粉砕品)の粒子は粘度の上昇が比較的小さい。
 なお、接着層92も導波路301の一部を構成するので、マイクロ波に対する誘電率および誘電損失が小さい材料を用いることが好ましい。無機充填材としては酸化マグネシウム(MgO)が好ましい。
 熱硬化タイプの接着材は、ガラス基板51に貼り付ける前に、またはガラス基板51に貼り付けた後、Cu箔(またはAl箔)55fを貼り付ける前に、半硬化状態(いわゆるBステージ)としてもよい。接着材を半硬化状態した接着フィルムも販売されている。
 また、熱硬化タイプの接着材は、ガラス基板51に貼り付ける前に、および/またはガラス基板51に貼り付けた後、Cu箔(またはAl箔)55fを貼り付ける前に、減圧環境下におくことによって、低分子成分および/または溶剤を除去することが好ましい。減圧環境は、例えば、0.5Torr(約66.5Pa)以下が好ましく、0.1Torr(約13.3Pa)以下がより好ましい。減圧環境に置く時間は、例えば、5分~1時間である。このとき、加熱してもよい。加熱温度は、接着材にも依存するが、例えば、100℃~150℃であり、加熱時間は、例えば、5分~1時間である。
 ホットメルトタイプの接着材は、熱可塑性樹脂を主成分とし、加熱により溶融し、冷却により固化する。ホットメルトタイプは、溶剤を含まないという特徴がある。ポリオレフィン系(例えば、ポリエチレン、ポリプロピレン)、ポリアミド系、エチレン酢酸ビニル系が例示される。また、反応性を有するウレタン系のホットメルト接着材も販売されている。接着性および耐久性の観点からは、反応性のウレタン系が好ましい。なお、反応性のウレタン系ホットメルト接着材は若干の溶剤および/または低分子成分を含むことがある。
 また、光硬化タイプを用いることができる。光硬化性と熱硬化性とを併せ持つ接着材を用いることもできる。
 光硬化タイプは、紫外線または可視光によって、架橋反応および/または重合反応を起こし、硬化する。光硬化タイプには、例えば、ラジカル重合タイプとカチオン重合タイプがある。ラジカル重合タイプとしては、アクリル樹脂(エポキシ変性アクリル樹脂、ウレタン変性アクリル樹脂、シリコーン変性アクリル樹脂)と光重合開始剤との組み合わせが代表的である。紫外光用ラジカル重合開始剤としては、例えば、アセトフェノン型およびベンゾフェノン型が挙げられる。可視光用ラジカル重合開始剤としては、例えば、ベンジル型およびチオキサントン型を挙げることができる。カチオン重合タイプとしては、エポキシ系化合物と光カチオン重合開始剤との組合せが代表的である。光カチオン重合開始剤は、例えば、ヨードニウム塩系化合物を挙げることができる。
 図22に、本発明の実施形態による他の走査アンテナ1000Bの一部の模式的な断面図を示す。図22は、図1と同様に、同心円状に配列されたスロットの中心近傍に設けられた給電ピン72(図2(b)参照)から半径方向に沿った断面の一部を模式的に示す。
 走査アンテナ1000Bは、先の走査アンテナ1000Aと同様に、スロット電極55がCu箔またはAl箔を用いて形成されており、スロット基板201Bが誘電体基板51とスロット電極55との間に接着層92を有している。走査アンテナ1000Bは、スロット基板201Bがスロット電極55と接着層92との間に高分子層94を有する点において、走査アンテナ1000Aと異なっている。走査アンテナ1000Bは、走査アンテナ1000Aと同様に、Cu箔またはAl箔を用いて形成されたスロット電極55を有しているので、図1に示した走査アンテナ1000よりも量産性に優れている。さらに、スロット基板201Bは、スロット電極55と接着層92との間に高分子層94を有するので、スロット基板201Bの製造過程におけるCu箔またはAl箔の破損を低減することができる。
 走査アンテナ1000Bが有するスロット基板201Bの製造方法を図23(a)~(e)を参照して説明する。スロット基板201Bの製造工程を除けば、例えば、上述したスロット基板201と同様の製造方法でスロット基板201Bを製造することができる。以下では、誘電体基板51としてガラス基板51を用いる例を説明する。
 まず、図23(a)に示す様に、ガラス基板51の表面に接着層92を形成する。この工程は、図21(a)を参照して説明した工程と同じであってよい。ガラス基板51の表面に予め無機絶縁層(例えば、図6の第3絶縁層52)を形成してもよい。
 例えば、接着フィルムを用いる場合、例えば、一方の保護フィルムを剥がした後、露出された接着層92をガラス基板51に向け、他方の保護フィルムの上から加熱(例えば、50℃~150℃)されたローラで順次押し当てる。このとき、ガラス基板51を加熱していてもよい。加熱温度は、接着層92の材料等に応じて適宜設定される。
 図23(b)に示す様に、高分子フィルム94とCu箔(またはAl箔)55fとが積層されたラミネートフィルム55LMを用意する。ここでは、高分子フィルム94とCu箔(またはAl箔)55fとが直接接合されたラミネートフィルム55LMを例示しているが、高分子フィルム94とCu箔55fとを接着材で貼り合せたラミネートフィルムを使用することができる。このようなラミネートフィルム55LMは、種々のメーカから販売されており、高分子フィルム94の種類、厚さ、および、Cu箔(またはAl箔)55fの厚さ等、種々に設定できる。
 次に、図23(c)に示すように、接着層92の上にラミネートフィルム55LMを貼り付ける。例えば、接着フィルムを用いる場合には、上記の工程に続いて、他方の保護フィルムを剥がした後、ラミネートフィルム55LMの高分子フィルム94を接着層92に向け、加熱されたローラで順次押し当てる。スロット基板201Bの一部となった高分子フィルム94は高分子層94と呼ぶことにする。
 この後、図23(d)に示す様に、ラミネートフィルム55LMのCu箔(またはAl箔)55f上に、フォトリソグラフィプロセスで、スロット57に対応する位置に開口部93aを有するレジスト層93を形成する。レジスト層93をエッチングマスクとして、Cu箔55f(またはAl箔)をエッチングすることによって、スロット57を有するスロット電極55が得られる。フォトリソグラフィプロセスに代えて、打ち抜き等によって機械的にスロット57を形成してもよい。
 この後、スロット電極55の全面を覆うように配向膜が形成され、スロット基板201Bが得られる。
 ここでは、接着層92をガラス基板51に貼り付けた後で、ラミネートフィルム55LMを貼り付ける例を説明したが、これに限れられず、接着層92をラミネートフィルム55LMに貼り付けた後、ガラス基板51に貼り付けてもよい。例えば、接着材の層が片面に形成された高分子フィルムと金属箔とが積層されたラミネートフィルム55LMを用意し、ガラス基板51に接着材の層が接着するようにラミネートフィルム55LMを貼りつける。接着材の層が片面に形成された高分子フィルムと金属箔とが積層されたラミネートフィルム55LMは、種々のフィルムメーカから入手することが可能で、量産性を向上させることができる。このような形態で用いられる接着材は、熱硬化タイプの接着材が好ましい。
 図22から理解されるように、高分子層94がスロット57内で液晶層LCに近接する。したがって、高分子層94には、スロット基板201Aの接着層92と同様に、不純物を溶出し難く、耐熱性、化学的安定性に優れた材料で形成されることが好ましい。高分子層94は、上述したように高分子フィルム94として既に形成されたものを利用するので、溶剤は含んでいない。また低分子成分も少ない。したがって、適切な高分子フィルム94の材料を選択すれば、スロット基板201Bはスロット基板201Aよりも信頼性に優れる。また、高分子フィルム94として、可撓性や靱性に優れた材料を選択すれば、ラミネートフィルム55LMを貼り付ける工程などにおいて、Cu箔(またはAl箔)55fが破壊されることを効果的に防止できる。さらに、スロット57を打ち抜き等によって機械的に形成する際に、Cu箔(またはAl箔)55fが破壊されることを効果的に防止できる。
 このような特性を有する高分子フィルム94として、ポリエチレンテレフタレート、ポリエチレンナフタレート等のポリエステルフィルム、ポリフェニルスルホン、および、ポリイミド、ポリアミド等のスーパーエンジニアリングプラスチック、さらにはこれらをブレンドおよび/または変性したポリマーのフィルムが用いられる。高分子フィルム94の厚さは、例えば、5μm以上200μm以下である。高分子フィルム94も導波路301の一部を構成するので、マイクロ波に対する誘電率および誘電損失が小さい材料を用いることが好ましい。
 以下に、実験例の一部を説明する。上記の製造方法に従って、スロット基板201Bを試作した。用いた材料は以下のとおりである。
 ガラス基板51:旭硝子社製AN100、厚さ0.7mm、大きさ127mm×127mm
 ラミネートフィルム55LM(Al箔55f/PETフィルム94):Al箔55fの厚さ9μm、PETフィルム94の厚さ100μm
 接着フィルム:熱硬化タイプ(エポキシ樹脂およびポリイミド樹脂に無機フィラー含有)で厚さ20μm
 (実験1)
 接着フィルムとして、熱硬化タイプ(エポキシ樹脂およびポリイミド樹脂に無機フィラー含有)で厚さが20μmのもの(株式会社巴川製紙所製のSJ41)を用いた。
 まず、ガラス基板51に、110℃に保ったローラを用いて、圧力をかけながら、片方の保護フィルムを剥がした接着フィルムを貼り付けた。
 その後、残りの保護フィルムを剥がした接着フィルムに、110℃に保ったローラを用いて、圧力をかけながら、ラミネートフィルム55LMを貼り付けた。
 図24に、スロットを形成する前の状態で、大気圧下130℃で10分間加熱したスロット基板を、ガラス基板51側から観察した状態を示す光学像を示す。図24からわかるように、ガラス基板51と接着層92との間、および接着層92とPETフィルム94との間に気泡の噛み込みがなく、Al箔55fが均一に平坦に貼り付けられている。ローラを加熱せずに貼り付けると、気泡を噛み込み、噛み込んだ気泡が高温下で膨張することによりAl箔55fが波打つ状態が観察された。このように、加熱したローラを用いて貼り付けることによって、接着フィルムが柔らかくなり、ガラス基板と密着しやすくなり、貼り合わせ時の気泡の噛み込みが抑えられる。
 また、この接着フィルムは、溶剤または低分子成分の含有量が非常に少なく、図24に示す様に、平坦性の高いAl層を形成することができた。
 (実験2)
 接着フィルムとして、反応性のウレタン系ホットメルト接着材で厚さが20μmのもの(パナック株式会社製のHM30)を用いた。この接着フィルムを用いると、実験1の接着フィルムを用いた場合よりも、得られたAl層の平坦性が劣っていた。そこで、実験2で用いた接着フィルムが、実験1で用いた接着フィルムよりも溶剤または低分子成分の含有量が多いのではないかと考え、下記の2つの試料を作製した。
 ガラス基板51に接着フィルムを貼り付ける前に、片方の保護フィルムを剥がした状態で0.1Torrの減圧環境下(室温)に30分間置いた。その後、110℃に保ったローラを用いて、圧力をかけながら、ガラス基板51に接着フィルムを貼り付けた。その後、残りの保護フィルムを剥がした状態で、再び、0.1Torrの減圧環境下(室温)に30分間置いた。続いて、接着フィルムに、110℃に保ったローラを用いて、圧力をかけながら、ラミネートフィルム55LMを貼り付けた。
 図25に、スロットを形成する前の状態で、大気圧下130℃で10分間加熱したスロット基板を、ガラス基板51側から観察した状態を示す光学像を示す。
 比較のために、上記の工程の内、減圧環境に置く工程を省略した試料を作製した。図26に、スロットを形成する前の状態で、大気圧下130℃で10分間加熱したスロット基板を、ガラス基板51側から観察した状態を示す光学像を示す。
 図25と図26を比較するとわかるように、減圧工程を経た試料(図25)の方が、減圧工程を経ていない試料(図26)に比べて、Al層の平坦性が若干改善している。これは、接着フィルムに含まれている溶剤または低分子成分が減圧工程によって除去されたためと考えられる。したがって、溶剤や低分子成分を含む接着材を用いる場合には、減圧環境に置くなどして、これらを除去することが好ましい。
 しかしながら、図25と図24とを比較すると、図24のAl層の方が平坦性に優れている。これは、接着層の材料の耐熱性や吸湿性によるところが大きいと考えられる。すなわち、接着層の材料は、熱硬化タイプの方がホットメルトタイプよりも優れていると考えられる。なお、図25の左下の白く光っている部分は映り込んだ照明光である。
 ここでは、スロット基板201Bの製造方法について実験例を説明したが、ラミネートフィルム55LMに代えて、Al箔55fを用いてスロット基板201Aを試作した結果も、上記と同様であった。
 次に、図27および図28を参照して、マザー基板51Mを用いてスロット基板201Bを製造する場合の好ましい形態を説明する。
 図27(a)および(b)は、2160mm(縦)×2460(横)のマザー基板51Mを用いて、直径が700mmの送受信領域R1(図2参照)を有する走査アンテナ用のスロット基板201Aを9枚作製する場合のラミネートフィルム55LMの配置を示す。
 この場合、マザー基板51Mの長手方向を3分割し、それぞれに対応するように、3枚のラミネートフィルム55LMを貼り付ける。端子領域は、送受信領域R1間に配置するように設計すればよい。なお、3枚のラミネートフィルム55LMをマザー基板51Mに貼り付ける前に、図27(b)に示す様に、ラミネートフィルム55LMに切れ目94Cを入れておくことが好ましい。切れ目94Cは、少なくとも高分子フィルム94に形成しておくことが好ましい。
 図28(a)および(b)は、2160mm(縦)×2460(横)のマザー基板51Mを用いて、直径が800mmの送受信領域R1(図2参照)を有する走査アンテナ用のスロット基板201Aを6枚作製する場合のラミネートフィルム55LMの配置を示す。
 この場合、マザー基板51Mの短手方向を2分割し、それぞれに対応するように、2枚のラミネートフィルム55LMを貼り付ける。端子領域は、余裕のある位置に配置するように設計すればよい。なお、2枚のラミネートフィルム55LMをマザー基板51Mに貼り付ける前に、図28(b)に示す様に、ラミネートフィルム55LMに切れ目94Cを入れておくことが好ましい。切れ目94Cは、少なくとも高分子フィルム94に形成しておくことが好ましい。
 ラミネートフィルム55LMを用いるとハンドリング性が向上する等の利点が得られるが、Cu箔(またはAl箔)55fを用いる場合も上記同様に、マザー基板51Mを用いてスロット基板201Aを製造することができる。
 本発明による実施形態は、例えば、移動体(例えば、船舶、航空機、自動車)に搭載される衛星通信や衛星放送用の走査アンテナおよびその製造方法に用いられる。
1    :誘電体基板
2    :下地絶縁膜
3    :ゲート電極
4    :ゲート絶縁層
5    :半導体層
6D   :ドレインコンタクト層
6S   :ソースコンタクト層
7D   :ドレイン電極
7S   :ソース電極
7p   :ソース接続配線
11   :第1絶縁層
15   :パッチ電極
15p  :パッチ接続部
17   :第2絶縁層
18g、18s、18p  :開口部
19g  :ゲート端子用上部接続部
19p  :トランスファー端子用上部接続部
19s  :ソース端子用上部接続部
21   :アライメントマーク
23   :保護導電層
51   :誘電体基板
51M  :マザー基板
52   :第3絶縁層
54   :誘電体層(空気層)
55   :スロット電極
55L  :下層
55M  :主層
55U  :上層
55c  :コンタクト面
55LM :ラミネートフィルム
57   :スロット
58   :第4絶縁層
60   :上部接続部
65   :反射導電板
68   :ヒーター用抵抗膜
70   :給電装置
71   :導電性ビーズ
72   :給電ピン
73   :シール部
92   :接着層
93   :レジスト層
93a  :開口部
94   :高分子フィルム(高分子層)
94C  :切れ目
101、102、103  :TFT基板
201、203  :スロット基板
1000 :走査アンテナ
CH1、CH2、CH3、CH4、CH5、CH6  :コンタクトホール
GD   :ゲートドライバ
GL   :ゲートバスライン
GT   :ゲート端子部
SD   :ソースドライバ
SL   :ソースバスライン
ST   :ソース端子部
PT   :トランスファー端子部
IT   :端子部
LC   :液晶層
R1   :送受信領域
R2   :非送受信領域
Rs   :シール領域
U    :アンテナ単位、アンテナ単位領域

Claims (12)

  1.  複数のアンテナ単位が配列された走査アンテナであって、
     第1誘電体基板と、
     前記第1誘電体基板に支持された複数のTFTと、複数のゲートバスラインと、複数のソースバスラインと、複数のパッチ電極とを有するTFT基板と、
     第2誘電体基板と、前記第2誘電体基板の第1主面上に形成されたスロット電極と有するスロット基板と、
     前記TFT基板と前記スロット基板との間に設けられた液晶層と、
     前記第2誘電体基板の前記第1主面と反対側の第2主面に誘電体層を介して対向するように配置された反射導電板とを有し、前記スロット電極は、前記複数のパッチ電極に対応して配置された複数のスロットを有し、
     前記スロット基板は、前記第2誘電体基板と前記スロット電極との間に、熱硬化タイプまたは光硬化タイプの接着材で形成された接着層をさらに有する、走査アンテナ。
  2.  前記接着層は、ポリイミド樹脂を含む前記熱硬化タイプの接着材で形成されている、請求項1に記載の走査アンテナ。
  3.  複数のアンテナ単位が配列された走査アンテナであって、
     第1誘電体基板と、
     前記第1誘電体基板に支持された複数のTFTと、複数のゲートバスラインと、複数のソースバスラインと、複数のパッチ電極とを有するTFT基板と、
     第2誘電体基板と、前記第2誘電体基板の第1主面上に形成されたスロット電極と有するスロット基板と、
     前記TFT基板と前記スロット基板との間に設けられた液晶層と、
     前記第2誘電体基板の前記第1主面と反対側の第2主面に誘電体層を介して対向するように配置された反射導電板とを有し、前記スロット電極は、前記複数のパッチ電極に対応して配置された複数のスロットを有し、
     前記スロット基板は、前記第2誘電体基板と前記スロット電極との間に形成された接着層と、前記スロット電極と前記接着層との間に配置された高分子層とをさらに有する、走査アンテナ。
  4.  前記高分子層は、PETフィルムまたはPIフィルムで形成されている、請求項3に記載の走査アンテナ。
  5.  前記高分子層の厚さは、5μm以上200μm以下である、請求項3または4に記載の走査アンテナ。
  6.  前記接着層は、熱硬化タイプの接着材で形成されている、請求項3から5のいずれかに記載の走査アンテナ。
  7.  前記スロット電極は、Cu層またはAl層で形成されている、請求項1から6のいずれかに記載の走査アンテナ。
  8.  複数のアンテナ単位が配列された走査アンテナであって、第1誘電体基板と、前記第1誘電体基板に支持された複数のTFTと、複数のゲートバスラインと、複数のソースバスラインと、複数のパッチ電極とを有するTFT基板と、第2誘電体基板と、前記第2誘電体基板の第1主面上に形成されたスロット電極と有するスロット基板と、前記TFT基板と前記スロット基板との間に設けられた液晶層と、前記第2誘電体基板の前記第1主面と反対側の第2主面に誘電体層を介して対向するように配置された反射導電板とを有し、前記スロット電極は、前記複数のパッチ電極に対応して配置された複数のスロットを有し、前記スロット基板は、前記第2誘電体基板と前記スロット電極との間に、熱硬化タイプの接着材で形成された接着層をさらに有する、走査アンテナの製造方法であって、
     前記第2誘電体基板を用意する工程(a)と、
     熱硬化タイプの接着材の層が片面に形成された金属箔を用意する工程(b)と、
     前記第2誘電体基板に前記接着材の層が接着するように前記金属箔を貼りつける工程(c)と
    を包含する、走査アンテナの製造方法。
  9.  複数のアンテナ単位が配列された走査アンテナであって、第1誘電体基板と、前記第1誘電体基板に支持された複数のTFTと、複数のゲートバスラインと、複数のソースバスラインと、複数のパッチ電極とを有するTFT基板と、第2誘電体基板と、前記第2誘電体基板の第1主面上に形成されたスロット電極と有するスロット基板と、前記TFT基板と前記スロット基板との間に設けられた液晶層と、前記第2誘電体基板の前記第1主面と反対側の第2主面に誘電体層を介して対向するように配置された反射導電板とを有し、前記スロット電極は、前記複数のパッチ電極に対応して配置された複数のスロットを有し、
     前記スロット基板は、前記第2誘電体基板と前記スロット電極との間に形成された接着層と、前記スロット電極と前記接着層との間に配置された高分子層とをさらに有する、走査アンテナの製造方法であって、
     前記第2誘電体基板上に前記接着層を形成する工程(a)と、
     高分子フィルムと金属箔とが積層されたラミネートフィルムを用意する工程(b)と、
     前記接着層の上に前記ラミネートフィルムを貼りつける工程(c)と
    を包含する、走査アンテナの製造方法。
  10.  複数のアンテナ単位が配列された走査アンテナであって、第1誘電体基板と、前記第1誘電体基板に支持された複数のTFTと、複数のゲートバスラインと、複数のソースバスラインと、複数のパッチ電極とを有するTFT基板と、第2誘電体基板と、前記第2誘電体基板の第1主面上に形成されたスロット電極と有するスロット基板と、前記TFT基板と前記スロット基板との間に設けられた液晶層と、前記第2誘電体基板の前記第1主面と反対側の第2主面に誘電体層を介して対向するように配置された反射導電板とを有し、前記スロット電極は、前記複数のパッチ電極に対応して配置された複数のスロットを有し、
     前記スロット基板は、前記第2誘電体基板と前記スロット電極との間に形成された接着層と、前記スロット電極と前記接着層との間に配置された高分子層とをさらに有する、走査アンテナの製造方法であって、
     前記第2誘電体基板を用意する工程(a)と、
     熱硬化タイプの接着材の層が片面に形成された高分子フィルムと金属箔とが積層されたラミネートフィルムを用意する工程(b)と、
     前記第2誘電体基板に前記接着材の層が接着するように前記ラミネートフィルムを貼りつける工程(c)と
    を包含する、走査アンテナの製造方法。
  11.  前記金属箔は、Cu箔またはAl箔である、請求項8から10のいずれかに記載の走査アンテナの製造方法。
  12.  前記工程(c)の前に、前記接着層を減圧環境下に置く工程をさらに包含する、請求項8から11のいずれかに記載の走査アンテナの製造方法。
PCT/JP2016/087645 2015-12-28 2016-12-16 走査アンテナおよびその製造方法 WO2017115672A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/066,131 US10903247B2 (en) 2015-12-28 2016-12-16 Scanning antenna and method for manufacturing same
CN201680076383.8A CN108432047B (zh) 2015-12-28 2016-12-16 扫描天线及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015256645 2015-12-28
JP2015-256645 2015-12-28

Publications (1)

Publication Number Publication Date
WO2017115672A1 true WO2017115672A1 (ja) 2017-07-06

Family

ID=59227359

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/087645 WO2017115672A1 (ja) 2015-12-28 2016-12-16 走査アンテナおよびその製造方法

Country Status (3)

Country Link
US (1) US10903247B2 (ja)
CN (1) CN108432047B (ja)
WO (1) WO2017115672A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019013117A1 (ja) * 2017-07-14 2019-01-17 シャープ株式会社 シール材組成物、液晶セル及び走査アンテナ
WO2019013175A1 (ja) * 2017-07-12 2019-01-17 シャープ株式会社 Tft基板、tft基板を備えた走査アンテナ、およびtft基板の製造方法
WO2019031401A1 (ja) * 2017-08-10 2019-02-14 シャープ株式会社 シール材組成物、液晶セル及び走査アンテナ
WO2019130839A1 (ja) * 2017-12-27 2019-07-04 Jsr株式会社 アレイアンテナ及びその製造方法、並びにアレイアンテナ用液晶配向剤
CN110011054A (zh) * 2017-11-16 2019-07-12 夏普株式会社 Tft基板、具备tft基板的扫描天线、及tft基板的制造方法
CN110998965A (zh) * 2017-08-09 2020-04-10 夏普株式会社 扫描天线和扫描天线的制造方法
CN111247693A (zh) * 2017-10-19 2020-06-05 韦弗有限责任公司 聚合物分散/剪切取向的相位调制器设备
US20220029289A1 (en) * 2018-12-12 2022-01-27 Sharp Kabushiki Kaisha Scanning antenna and method for manufacturing scanning antenna
EP4000126A4 (en) * 2019-07-15 2023-07-26 Kymeta Corporation EARTH PLANE HEATER

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10957990B2 (en) * 2016-05-30 2021-03-23 Sharp Kabushiki Kaisha Scanning antenna
US11041891B2 (en) * 2016-11-29 2021-06-22 Sharp Kabushiki Kaisha Liquid crystal device, method for measuring residual DC voltage in liquid crystal device, method for driving liquid crystal device, and method for manufacturing liquid crystal device
WO2018186309A1 (ja) * 2017-04-07 2018-10-11 シャープ株式会社 Tft基板、tft基板を備えた走査アンテナ、およびtft基板の製造方法
WO2018230448A1 (ja) * 2017-06-15 2018-12-20 シャープ株式会社 Tft基板およびtft基板を備えた走査アンテナ
JP2020053759A (ja) 2018-09-25 2020-04-02 シャープ株式会社 走査アンテナおよびtft基板
CN113196569A (zh) * 2018-12-12 2021-07-30 夏普株式会社 扫描天线和扫描天线的制造方法
CN111416213A (zh) * 2019-01-08 2020-07-14 泰科电子(上海)有限公司 天线装置
TWI699929B (zh) * 2019-01-30 2020-07-21 友達光電股份有限公司 天線單元以及天線裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04234202A (ja) * 1990-08-24 1992-08-21 Hughes Aircraft Co 液晶によるマイクロ波位相変調
JP2000022428A (ja) * 1998-06-29 2000-01-21 Toshiba Corp 無線通信装置
JP2009538565A (ja) * 2006-05-24 2009-11-05 ウェーブベンダー インコーポレーテッド 可変誘電率ベースアンテナ及びアレイ

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985740A (en) * 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP4298131B2 (ja) * 1999-05-14 2009-07-15 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP2002217640A (ja) 2001-01-17 2002-08-02 Radial Antenna Kenkyusho:Kk 平面アンテナ及び導波管
KR100858295B1 (ko) 2002-02-26 2008-09-11 삼성전자주식회사 반사-투과형 액정표시장치 및 이의 제조 방법
JP2006024087A (ja) * 2004-07-09 2006-01-26 Nec Corp 無線デバイス、その製造方法、その検査方法及び検査装置並びに無線装置及びその製造方法
JP5110785B2 (ja) * 2004-10-08 2012-12-26 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2007295044A (ja) 2006-04-20 2007-11-08 Matsushita Electric Ind Co Ltd フェーズドアレイアンテナ
JP2007116573A (ja) 2005-10-24 2007-05-10 Toyota Central Res & Dev Lab Inc アレーアンテナ
US8796125B2 (en) * 2006-06-12 2014-08-05 Kovio, Inc. Printed, self-aligned, top gate thin film transistor
US7750852B2 (en) * 2007-04-13 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN101930134B (zh) 2009-06-19 2013-08-07 台均科技(深圳)有限公司 电磁感应式液晶面板及其制造方法和液晶显示器
MX345668B (es) 2010-10-15 2016-03-30 The Invent Science Fund I Llc Antenas de dispersión por superficie.
KR102110496B1 (ko) 2010-12-03 2020-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2013180040A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014080826A1 (ja) * 2012-11-21 2014-05-30 シャープ株式会社 表示装置
US9385435B2 (en) 2013-03-15 2016-07-05 The Invention Science Fund I, Llc Surface scattering antenna improvements
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
ES2935284T3 (es) 2014-02-19 2023-03-03 Kymeta Corp Antena holográfica que se alimenta de forma cilíndrica orientable
US10431899B2 (en) 2014-02-19 2019-10-01 Kymeta Corporation Dynamic polarization and coupling control from a steerable, multi-layered cylindrically fed holographic antenna
US10263331B2 (en) 2014-10-06 2019-04-16 Kymeta Corporation Device, system and method to mitigate side lobes with an antenna array
US9893435B2 (en) 2015-02-11 2018-02-13 Kymeta Corporation Combined antenna apertures allowing simultaneous multiple antenna functionality
US9887455B2 (en) 2015-03-05 2018-02-06 Kymeta Corporation Aperture segmentation of a cylindrical feed antenna
US9905921B2 (en) 2015-03-05 2018-02-27 Kymeta Corporation Antenna element placement for a cylindrical feed antenna
WO2017061526A1 (ja) * 2015-10-09 2017-04-13 シャープ株式会社 走査アンテナおよびその駆動方法
WO2018079427A1 (ja) * 2016-10-28 2018-05-03 シャープ株式会社 シール材組成物、液晶セル及び走査アンテナ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04234202A (ja) * 1990-08-24 1992-08-21 Hughes Aircraft Co 液晶によるマイクロ波位相変調
JP2000022428A (ja) * 1998-06-29 2000-01-21 Toshiba Corp 無線通信装置
JP2009538565A (ja) * 2006-05-24 2009-11-05 ウェーブベンダー インコーポレーテッド 可変誘電率ベースアンテナ及びアレイ

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019013175A1 (ja) * 2017-07-12 2019-01-17 シャープ株式会社 Tft基板、tft基板を備えた走査アンテナ、およびtft基板の製造方法
WO2019013117A1 (ja) * 2017-07-14 2019-01-17 シャープ株式会社 シール材組成物、液晶セル及び走査アンテナ
CN110998965A (zh) * 2017-08-09 2020-04-10 夏普株式会社 扫描天线和扫描天线的制造方法
CN110998426B (zh) * 2017-08-10 2022-11-15 夏普株式会社 液晶天线
WO2019031401A1 (ja) * 2017-08-10 2019-02-14 シャープ株式会社 シール材組成物、液晶セル及び走査アンテナ
US11581642B2 (en) 2017-08-10 2023-02-14 Sharp Kabushiki Kaisha Sealing material composition, liquid crystal cell and scanning antenna
CN110998426A (zh) * 2017-08-10 2020-04-10 夏普株式会社 密封材料组成物、液晶单元及扫描天线
CN111247693A (zh) * 2017-10-19 2020-06-05 韦弗有限责任公司 聚合物分散/剪切取向的相位调制器设备
CN111247693B (zh) * 2017-10-19 2022-11-22 韦弗有限责任公司 天线
CN110011054A (zh) * 2017-11-16 2019-07-12 夏普株式会社 Tft基板、具备tft基板的扫描天线、及tft基板的制造方法
JPWO2019130839A1 (ja) * 2017-12-27 2020-10-22 Jsr株式会社 アレイアンテナ及びその製造方法、並びにアレイアンテナ用液晶配向剤
CN111279550A (zh) * 2017-12-27 2020-06-12 Jsr株式会社 阵列天线及其制造方法、以及阵列天线用液晶取向剂
WO2019130839A1 (ja) * 2017-12-27 2019-07-04 Jsr株式会社 アレイアンテナ及びその製造方法、並びにアレイアンテナ用液晶配向剤
US20220029289A1 (en) * 2018-12-12 2022-01-27 Sharp Kabushiki Kaisha Scanning antenna and method for manufacturing scanning antenna
US11637370B2 (en) * 2018-12-12 2023-04-25 Sharp Kabushiki Kaisha Scanning antenna and method for manufacturing scanning antenna
EP4000126A4 (en) * 2019-07-15 2023-07-26 Kymeta Corporation EARTH PLANE HEATER

Also Published As

Publication number Publication date
CN108432047A (zh) 2018-08-21
US10903247B2 (en) 2021-01-26
US20200286931A1 (en) 2020-09-10
CN108432047B (zh) 2020-11-10

Similar Documents

Publication Publication Date Title
WO2017115672A1 (ja) 走査アンテナおよびその製造方法
JP6139043B1 (ja) Tft基板、それを用いた走査アンテナ、およびtft基板の製造方法
WO2017061526A1 (ja) 走査アンテナおよびその駆動方法
JP6589058B2 (ja) 走査アンテナ
WO2017155084A1 (ja) 走査アンテナならびに走査アンテナの検査方法
WO2018123696A1 (ja) Tft基板、tft基板を備えた走査アンテナ、およびtft基板の製造方法
WO2018186281A1 (ja) Tft基板およびtft基板を備えた走査アンテナ
CN110462841B (zh) Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
CN110462842B (zh) Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
WO2018105520A1 (ja) Tft基板、tft基板を備えた走査アンテナ、およびtft基板の製造方法
JP6618616B2 (ja) Tft基板、tft基板を備えた走査アンテナ、およびtft基板の製造方法
WO2017204114A1 (ja) 走査アンテナおよび走査アンテナの製造方法
WO2018105589A1 (ja) Tft基板、tft基板を備えた走査アンテナ、およびtft基板の製造方法
WO2017130475A1 (ja) 走査アンテナ
WO2017213084A1 (ja) Tft基板、tft基板を備えた走査アンテナ、およびtft基板の製造方法
JP6554224B2 (ja) 走査アンテナ
WO2018159607A1 (ja) Tft基板およびtft基板を備えた走査アンテナ
CN109478515B (zh) Tft基板、具备tft基板的扫描天线、及tft基板的制造方法
WO2018088278A1 (ja) Tft基板、tft基板を備えた走査アンテナ、およびtft基板の製造方法
WO2018079350A1 (ja) Tft基板、tft基板を備えた走査アンテナ、およびtft基板の製造方法
WO2018038209A1 (ja) 走査アンテナおよび走査アンテナの製造方法
WO2018030180A1 (ja) 走査アンテナ
WO2018131635A1 (ja) 走査アンテナおよび走査アンテナの製造方法
CN109564944B (zh) Tft基板、具备tft基板的扫描天线、以及tft基板的制造方法
JP6598998B2 (ja) 走査アンテナ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16881648

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16881648

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP