CN110998965A - 扫描天线和扫描天线的制造方法 - Google Patents

扫描天线和扫描天线的制造方法 Download PDF

Info

Publication number
CN110998965A
CN110998965A CN201880050784.5A CN201880050784A CN110998965A CN 110998965 A CN110998965 A CN 110998965A CN 201880050784 A CN201880050784 A CN 201880050784A CN 110998965 A CN110998965 A CN 110998965A
Authority
CN
China
Prior art keywords
layer
substrate
film
conductive
dielectric substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880050784.5A
Other languages
English (en)
Other versions
CN110998965B (zh
Inventor
美崎克纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN110998965A publication Critical patent/CN110998965A/zh
Application granted granted Critical
Publication of CN110998965B publication Critical patent/CN110998965B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/44—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the electric or magnetic characteristics of reflecting, refracting, or diffracting devices associated with the radiating element
    • H01Q3/46—Active lenses or reflecting arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q13/00—Waveguide horns or mouths; Slot antennas; Leaky-waveguide antennas; Equivalent structures causing radiation along the transmission path of a guided wave
    • H01Q13/10—Resonant slot antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/0006—Particular feeding systems
    • H01Q21/0012—Radial guide fed arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/44—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the electric or magnetic characteristics of reflecting, refracting, or diffracting devices associated with the radiating element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Waveguide Aerials (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

一种扫描天线的制造方法，扫描天线中排列有多个天线单位，扫描天线具有：TFT基板，其具有第1电介质基板、TFT、栅极总线、源极总线、以及多个贴片电极；缝隙基板，其具有：第2电介质基板(51)和具有与多个贴片电极对应地配置的多个缝隙(57)的缝隙电极(55)；液晶层；以及反射导电板，扫描天线的制造方法包含：工序(a)，在第2电介质基板的第1主面上沉积包含铜的第1导电膜(55a’)；工序(b)，在工序(a)之后，使第1导电膜与大气接触，从而在第1导电膜的表面形成氧化膜(55o’)；以及工序(c)，在工序(b)之后，在氧化膜上沉积包含铜的第2导电膜(55b’)。

Description

扫描天线和扫描天线的制造方法
技术领域
本发明涉及扫描天线，特别是涉及天线单位(有时也称为“元件天线”。)具有液晶电容的扫描天线(有时也称为“液晶阵列天线”。)以及这种扫描天线的制造方法。
背景技术
移动体通信或卫星广播用天线需要能改变波束的方向(被称为“波束扫描”或者“波束定向(beam steering)”。)的功能。作为具有这种功能的天线(以下称为“扫描天线(scanned antenna)”。)，已知具备天线单位的相控阵列天线。但是，现有的相控阵列天线的价格高，这成为向消费品普及的障碍。特别是，当天线单位的数量增加时，成本会显著上升。
因此，已提出利用了液晶材料(包括向列液晶、高分子分散液晶)的大的介电各向异性(双折射率)的扫描天线(专利文献1～5和非专利文献1)。液晶材料的介电常数具有频率分散性，因此在本说明书中将微波的频带中的介电常数(有时也称为“相对于微波的介电常数”。)特别标记为“介电常数M(εM)”。
在专利文献3和非专利文献1中，记载了通过利用液晶显示装置(以下称为“LCD”。)的技术能得到价格低的扫描天线。
本申请的申请人开发出了能利用现有的LCD的制造技术批量生产的扫描天线。本申请的申请人的专利文献6公开了能利用现有的LCD的制造技术批量生产的扫描天线、这种扫描天线所使用的TFT基板以及这种扫描天线的制造方法及驱动方法。为了参考，将专利文献6的全部公开内容引用到本说明书中。
现有技术文献
专利文献
专利文献1：特开2007-116573号公报
专利文献2：特开2007-295044号公报
专利文献3：特表2009-538565号公报
专利文献4：特表2013-539949号公报
专利文献5：国际公开第2015/126550号
专利文献6：国际公开第2017/061527号
专利文献7：特开2010-252246号公报
非专利文献
非专利文献1：R.A.Stevenson et al.,“Rethinking Wireless Communications:Advanced Antenna Design using LCD Technology”,SID 2015DIGEST,pp.827-830.
非专利文献2：M.ANDO et al.,“A Radial Line Slot Antenna for 12GHzSatellite TV Reception”,IEEE Transactions of Antennas and Propagation,Vol.AP-33,No.12,pp.1347-1353(1985).
发明内容
发明要解决的问题
在研究专利文献6所记载的扫描天线的批量生产方法的过程中，有时在所试制的扫描天线的缝隙基板产生了翘曲。当基板的翘曲大时，在批量生产过程中，有时会发生搬运事故、基板的缺损或基板的破裂等问题。本发明的目的在于提供能提高扫描天线的批量生产性的扫描天线的制造方法和批量生产性优异的扫描天线。
用于解决问题的方案
本发明的实施方式的扫描天线的制造方法中，上述扫描天线中排列有多个天线单位，上述扫描天线具有：TFT基板，其具有：第1电介质基板；多个TFT，其支撑于上述第1电介质基板；多个栅极总线；多个源极总线；以及多个贴片电极，其各自电连接到上述多个TFT中的对应的TFT的漏极电极；缝隙基板，其具有：第2电介质基板；以及缝隙电极，其形成在上述第2电介质基板的第1主面上，具有与上述多个贴片电极对应地配置的多个缝隙；液晶层，其设置在上述TFT基板与上述缝隙基板之间；以及反射导电板，其以隔着电介质层与上述第2电介质基板的与上述第1主面相反的一侧的第2主面相对的方式配置，上述扫描天线的制造方法包含：工序(a)，在上述第2电介质基板的上述第1主面上沉积包含铜的第1导电膜；工序(b)，在上述工序(a)之后，使上述第1导电膜与大气接触，从而在上述第1导电膜的表面形成氧化膜；以及工序(c)，在上述工序(b)之后，在上述氧化膜上沉积包含铜的第2导电膜。
在某实施方式中，上述工序(b)以使上述第2电介质基板的温度成为60℃以下的方式进行。上述工序(b)也可以是以使上述第2电介质基板的温度成为40℃以下的方式进行。
在某实施方式中，上述工序(b)包含从在上述工序(a)中进行了上述第1导电膜的沉积的腔室取出上述第2电介质基板和上述第1导电膜的工序。
在某实施方式中，上述工序(a)以上述第2电介质基板的温度不超过130℃的方式进行。
在某实施方式中，在上述工序(a)中沉积的上述第1导电膜的厚度为2μm以下。
在某实施方式中，上述工序(b)包含在上述工序(a)中进行了上述第1导电膜的沉积的腔室的外部将上述第2电介质基板和上述第1导电膜放置1分钟以上的工序。
在某实施方式中，在上述工序(a)中沉积的上述第1导电膜的铜的含有率为95质量％以上。
在某实施方式中，上述制造方法还包含在上述工序(a)之前在上述第2电介质基板的上述第1主面上沉积包含钛的下侧导电膜的工序。
在某实施方式中，上述制造方法还包含：工序(d)，在上述工序(c)之后，使上述第2导电膜与大气接触，从而在上述第2导电膜的表面形成另外的氧化膜；以及工序(e)，在上述工序(d)之后，在上述另外的氧化膜上沉积包含铜的第3导电膜。
本发明的实施方式的扫描天线中排列有多个天线单位，上述扫描天线具有：TFT基板，其具有：第1电介质基板；多个TFT，其支撑于上述第1电介质基板；多个栅极总线；多个源极总线；以及多个贴片电极，其各自电连接到上述多个TFT中的对应的TFT的漏极电极；缝隙基板，其具有：第2电介质基板；以及缝隙电极，其形成在上述第2电介质基板的第1主面上，具有与上述多个贴片电极对应地配置的多个缝隙；液晶层，其设置在上述TFT基板与上述缝隙基板之间；以及反射导电板，其以隔着电介质层与上述第2电介质基板的与上述第1主面相反的一侧的第2主面相对的方式配置，上述缝隙电极具有：第1导电层，其包含铜；氧化物层，其形成在上述第1导电层上，包含氧化铜，具有5nm以下的厚度；以及第2导电层，其形成在上述氧化物层上，包含铜。
在某实施方式中，上述缝隙电极在上述第1导电层之下还具有包含钛的下侧导电层。
在某实施方式中，上述第1导电层的厚度为2μm以下。
在某实施方式中，上述第1导电层的铜的含有率为95质量％以上。
在某实施方式中，上述缝隙电极还具有：另外的氧化物层，其形成在上述第2导电层上，包含氧化铜，具有5nm以下的厚度；以及第3导电层，其形成在上述另外的氧化物层上，包含铜。
发明效果
根据本发明的实施方式，可提供能提高扫描天线的批量生产性的扫描天线的制造方法和批量生产性优异的扫描天线。
附图说明
图1是示意性地示出本发明的实施方式的扫描天线1000的一部分的截面图。
图2的(a)和(b)分别是示出扫描天线1000所具备的TFT基板101和缝隙基板201的示意性俯视图。
图3是缝隙基板201的示意性俯视图。
图4的(a)～(c)是缝隙基板201的示意性截面图。
图5是用于说明扫描天线1000的传输部的示意性截面图。
图6的(a)～(f)是用于说明缝隙基板的参考例的制造方法的示意性截面图。
图7的(a)～(d)是用于说明缝隙基板的第1制造方法的示意性截面图。
图8的(a)～(d)是用于说明缝隙基板的第1制造方法的示意性截面图。
图9的(a)～(f)是用于说明缝隙基板的第2制造方法的示意性截面图。
图10的(a)～(d)是用于说明缝隙基板的第2制造方法的示意性截面图。
图11的(a)～(f)是用于说明缝隙基板的第3制造方法的示意性截面图。
图12的(a)～(d)是用于说明缝隙基板的第3制造方法的示意性截面图。
图13的(a)是TFT基板101的发送接收区域的天线单位区域的示意性俯视图，图13的(b)和(c)是TFT基板101的非发送接收区域的示意性俯视图。
图14的(a)～(c)是TFT基板101的示意性截面图。
图15的(a)～(d)是TFT基板101的示意性截面图。
图16是TFT基板101的示意性截面图。
具体实施方式
以下，参照附图说明本发明的实施方式的扫描天线和扫描天线的制造方法。此外，本发明不限于以下例示的实施方式。另外，本发明的实施方式不限于附图。例如，截面图中的层的厚度、俯视图中的导电部和开口部的尺寸等是例示。
(扫描天线的基本结构)
使用了利用液晶材料的大的介电常数M(εM)的各向异性(双折射率)的天线单位的扫描天线对施加于与LCD面板的像素对应的天线单位的各液晶层的电压进行控制，使各天线单位的液晶层的有效的介电常数M(εM)变化，从而由静电电容不同的天线单位形成二维图案(与由LCD进行的图像的显示对应。)。从天线出射或者由天线接收的电磁波(例如微波)被赋予与各天线单位的静电电容相应的相位差，根据由静电电容不同的天线单位形成的二维图案而在特定的方向上具有强指向性(波束扫描)。例如，从天线出射的电磁波是通过考虑由各天线单位赋予的相位差而对输入电磁波入射到各天线单位并在各天线单位散射后得到的球面波进行积分而得到的。也能够认为各天线单位作为“移相器：phase shifter”发挥功能。关于使用液晶材料的扫描天线的基本结构和动作原理，请参照专利文献1～4和非专利文献1、2。非专利文献2公开了排列有螺旋状缝隙的扫描天线的基本结构。为了参考，在本说明书中引用专利文献1～4和非专利文献1、2的全部公开内容。
此外，本发明的实施方式的扫描天线的天线单位虽然与LCD面板的像素类似，但是与LCD面板的像素的结构不同，且多个天线单位的排列也与LCD面板中的像素的排列不同。参照示出后面详细说明的第1实施方式的扫描天线1000的图1来说明本发明的实施方式的扫描天线的基本结构。扫描天线1000是缝隙排列成同心圆状的径向线缝隙天线，但本发明的实施方式的扫描天线不限于此，例如缝隙的排列也可以是公知的各种排列。特别是关于缝隙和/或天线单位的排列，为了参考而将专利文献5的全部公开内容引用到本说明书中。
图1是示意性地示出本实施方式的扫描天线1000的一部分的截面图，示意性地示出从设置于排列成同心圆状的缝隙的中心近旁的供电销72(参照图2的(b))起沿着半径方向的截面的一部分。
扫描天线1000具备TFT基板101、缝隙基板201、配置在它们之间的液晶层LC、以及以隔着空气层54与缝隙基板201相对的方式配置的反射导电板65。扫描天线1000从TFT基板101侧发送、接收微波。
TFT基板101具有玻璃基板等电介质基板1、形成于电介质基板1上的多个贴片电极15、以及多个TFT10。各贴片电极15连接到对应的TFT10。各TFT10连接到栅极总线和源极总线。
缝隙基板201具有玻璃基板等电介质基板51和形成于电介质基板51的液晶层LC侧的缝隙电极55。缝隙电极55具有多个缝隙57。
反射导电板65配置成隔着空气层54与缝隙基板201相对。能够使用由相对于微波的介电常数M小的电介质(例如PTFE等氟树脂)形成的层来代替空气层54。缝隙电极55和反射导电板65以及它们之间的电介质基板51及空气层54作为波导301发挥功能。
贴片电极15、包含缝隙57的缝隙电极55的部分以及它们之间的液晶层LC构成天线单位U。在各天线单位U中，1个贴片电极15隔着液晶层LC与包含1个缝隙57的缝隙电极55的部分相对，构成液晶电容。另外，各天线单位U具有与液晶电容电并联连接的辅助电容(参照图13)。扫描天线1000的天线单位U与LCD面板中的像素具有类似的构成。然而，扫描天线1000与LCD面板具有许多不同之处。
首先，扫描天线1000的电介质基板1、51所要求的性能不同于LCD面板的基板所要求的性能。
LCD面板一般使用在可见光中透明的基板，例如使用玻璃基板或塑料基板。在反射型的LCD面板中，背面侧的基板不需要有透明性，因此有时也使用半导体基板。而作为天线用的电介质基板1、51，优选相对于微波的介电损耗(将相对于微波的介电损耗角正切表示为tanδM。)小。电介质基板1、51的tanδM优选为大致0.03以下，进一步优选为0.01以下。具体地，能使用玻璃基板或者塑料基板。玻璃基板与塑料基板相比尺寸稳定性、耐热性优异，适于使用LCD技术形成TFT、配线、电极等电路要素。例如在形成波导的材料是空气和玻璃的情况下，玻璃的上述介电损耗较大，因此从较薄的玻璃更能减小波导损耗这一观点来看，优选是400μm以下，更优选是300μm以下。没有特别的下限，只要在制造工艺中能无破损地进行处理即可。
电极所使用的导电材料也是不同的。在LCD面板的像素电极、相对电极中多使用ITO膜作为透明导电膜。但是，ITO相对于微波的tanδM大，无法作为天线中的导电层使用。缝隙电极55与反射导电板65一起作为波导301的壁发挥功能。因而，为了抑制微波透射过波导301的壁，优选波导301的壁的厚度、即金属层(Cu层或者Al层)的厚度大。已知金属层的厚度若是表皮深度的3倍，则电磁波衰减为1/20(-26dB)，若是5倍，则衰减为1/150(-43dB)左右。因而，若金属层的厚度是表皮深度的5倍，则能将电磁波的透射率降低为1％。例如，针对10GHz的微波，当使用厚度为3.3μm以上的Cu层和厚度为4.0μm以上的Al层时，能将微波降低到1/150。另外，当针对30GHz的微波使用厚度为1.9μm以上的Cu层和厚度为2.3μm以上的Al层时，能将微波降低到1/150。这样，优选缝隙电极55由比较厚的Cu层或者Al层形成。Cu层或者Al层的厚度没有特别的上限，可考虑成膜时间、成本而适当地设定。当使用Cu层时，能得到与使用Al层相比形成为较薄的优点。不仅能采用在LCD的制造工艺中使用的薄膜沉积法，还能采用将Cu箔或者Al箔贴附于基板等其它方法来形成比较厚的Cu层或者Al层。金属层的厚度例如是2μm以上30μm以下。在使用薄膜沉积法形成的情况下，优选金属层的厚度是5μm以下。
反射导电板65构成波导301的壁，因此优选具有表皮深度的3倍以上的厚度，更优选具有表皮深度的5倍以上的厚度。反射导电板65例如能够使用通过切削而制作出的厚度为几mm的铝板、铜板等。
贴片电极15并不是如缝隙电极55那样构成波导301，因此能使用与缝隙电极55相比厚度较小的Cu层或者Al层。但是，为了避免缝隙电极55的缝隙57附近的自由电子的振动诱发贴片电极15内的自由电子的振动时转化为热的损耗，而优选电阻低的贴片电极15。从批量生产性的观点来看，与Cu层相比优选使用Al层，优选Al层的厚度例如是0.3μm以上2μm以下。
另外，天线单位U的排列间距与像素间距大为不同。例如，当考虑12GHz(Ku频带)的微波用的天线时，波长λ例如是25mm。这样，如专利文献4所记载的，天线单位U的间距是λ/4以下和/或λ/5以下，因此成为6.25mm以下和/或5mm以下。这比LCD面板的像素的间距大10倍以上。因而，天线单位U的长度和宽度也会比LCD面板的像素长度和宽度大约10倍。
当然，天线单位U的排列可与LCD面板中的像素的排列不同。在此，示出排列成同心圆状的例子(例如参照特开2002-217640号公报)，但不限于此，例如也可以如非专利文献2所记载的那样排列成螺旋状。而且，也可以如专利文献4所记载的那样排列成矩阵状。
扫描天线1000的液晶层LC的液晶材料所要求的特性与LCD面板的液晶材料所要求的特性不同。LCD面板通过像素的液晶层的折射率变化而对可见光(波长为380nm～830nm)的偏振光赋予相位差，从而使偏振状态变化(例如使直线偏振光的偏振轴方向旋转或者使圆偏振光的圆偏振度变化)，由此进行显示。而实施方式的扫描天线1000通过使天线单位U所具有的液晶电容的静电电容值变化而使从各贴片电极激振(再辐射)的微波的相位变化。因而，优选液晶层的相对于微波的介电常数M(εM)的各向异性(ΔεM)大，优选tanδM小。例如能适合使用在M.Wittek et al.，SID 2015DIGESTpp.824-826中记载的ΔεM为4以上且tanδM为0.02以下(均为19Gz的值)。除此之外，能使用在九鬼、高分子55卷8月号pp.599-602(2006)中记载的ΔεM为0.4以上、tanδM为0.04以下的液晶材料。
液晶材料的介电常数一般具有频率分散性，但相对于微波的介电各向异性ΔεM与相对于可见光的折射率各向异性Δn存在正相关关系。因而可以说，就相对于微波的天线单位用的液晶材料而言，优选是相对于可见光的折射率各向异性Δn大的材料。LCD用的液晶材料的折射率各向异性Δn是用相对于550nm的光的折射率各向异性来评价的。当在此也将相对于550nm的光的Δn(双折射率)用作指标时，在针对微波的天线单位中使用Δn为0.3以上、优选为0.4以上的向列液晶。Δn没有特别的上限。不过，Δn大的液晶材料存在极性强的倾向，因此有可能使可靠性降低。液晶层的厚度例如是1μm～500μm。
以下，更详细地说明本发明的实施方式的扫描天线的结构和制造方法。
首先，参照图1和图2。图1如详述的那样是扫描天线1000的中心附近的示意性局部截面图，图2的(a)和(b)分别是示出扫描天线1000所具备的TFT基板101和缝隙基板201的示意性俯视图。
扫描天线1000具有按二维排列的多个天线单位U，在此例示的扫描天线1000中，多个天线单位排列成同心圆状。在以下的说明中，将与天线单位U对应的TFT基板101的区域和缝隙基板201的区域称为“天线单位区域”，标注与天线单位相同的附图标记U。另外，如图2的(a)和图2的(b)所示，在TFT基板101和缝隙基板201中，将由按二维排列的多个天线单位区域划定的区域称为“发送接收区域R1”，将发送接收区域R1以外的区域称为“非发送接收区域R2”。在非发送接收区域R2中设置端子部、驱动电路等。
图2的(a)是示出扫描天线1000所具备的TFT基板101的示意性俯视图。
在图示的例子中，从TFT基板101的法线方向观看时，发送接收区域R1是环状。非发送接收区域R2包含位于发送接收区域R1的中心部的第1非发送接收区域R2a和位于发送接收区域R1的周缘部的第2非发送接收区域R2b。发送接收区域R1的外径例如是200mm～1500mm，是根据通信量等设定的。
在TFT基板101的发送接收区域R1中设置有由电介质基板1支撑的多根栅极总线GL和多根源极总线SL，利用这些配线来规定天线单位区域U。天线单位区域U在发送接收区域R1中排列成例如同心圆状。天线单位区域U各自包含TFT和电连接到TFT的贴片电极。TFT的源极电极电连接到源极总线SL，TFT的栅极电极电连接到栅极总线GL。另外，TFT的漏极电极与贴片电极电连接。
在非发送接收区域R2(R2a、R2b)中以包围发送接收区域R1的方式配置有密封区域Rs。对密封区域Rs赋予密封材料(未图示)。密封材料使TFT基板101和缝隙基板201相互粘接，并且在这些基板101、201之间封入液晶。
在非发送接收区域R2中的密封区域Rs的外侧设置有栅极端子部GT、栅极驱动器GD、源极端子部ST以及源极驱动器SD。栅极总线GL各自经由栅极端子部GT连接到栅极驱动器GD。源极总线SL各自经由源极端子部ST连接到源极驱动器SD。此外，在该例子中，源极驱动器SD和栅极驱动器GD形成于电介质基板1上，但这些驱动器中的一方或者双方也可以设置于另一电介质基板上。
在非发送接收区域R2中还设置有多个传输端子部PT。传输端子部PT与缝隙基板201的缝隙电极55(图2的(b))电连接。在本说明书中，将传输端子部PT与缝隙电极55的连接部称为“传输部”。如图所示，传输端子部PT(传输部)可以配置于密封区域Rs内。在该情况下，可以使用含有导电性粒子的树脂作为密封材料。由此，能使液晶封入TFT基板101与缝隙基板201之间，并且能确保传输端子部PT与缝隙基板201的缝隙电极55的电连接。在该例子中，在第1非发送接收区域R2a和第2非发送接收区域R2b两者中均配置有传输端子部PT，但也可以仅配置于任意一者。
此外，传输端子部PT(传输部)也可以不配置于密封区域Rs内。例如也可以配置于非发送接收区域R2中的密封区域Rs的外侧(与液晶层相反的一侧)。例如，也可以配置在密封区域Rs内和密封区域Rs的外侧(与液晶层相反的一侧)的非发送接收区域R2这两者(参照图3)。
图2的(b)是例示扫描天线1000中的缝隙基板201的示意性俯视图，示出缝隙基板201的液晶层LC侧的表面。
在缝隙基板201中，在电介质基板51上，跨发送接收区域R1和非发送接收区域R2形成有缝隙电极55。
在缝隙基板201的发送接收区域R1中，多个缝隙57配置于缝隙电极55。缝隙57与TFT基板101中的天线单位区域U对应配置。在图示的例子中，多个缝隙57为了构成径向线缝隙天线，而使在相互大致正交的方向上延伸的一对缝隙57排列成同心圆状。由于具有相互大致正交的缝隙，因此扫描天线1000能发送、接收圆偏振波。
缝隙电极55的端子部IT在非发送接收区域R2中设置有多个。端子部IT与TFT基板101的传输端子部PT(图2的(a))电连接。在该例子中，端子部IT配置于密封区域Rs内，通过含有导电性粒子的密封材料与对应的传输端子部PT电连接。
另外，在第1非发送接收区域R2a中，供电销72配置于缝隙基板201的背面侧。微波通过供电销72进入由缝隙电极55、反射导电板65以及电介质基板51构成的波导301。供电销72连接到供电装置70。从排列有缝隙57的同心圆的中心进行供电。供电的方式可以是直接连结供电方式和电磁耦合方式中的任意一种，能采用公知的供电结构。
在图2的(a)和(b)中，示出了密封区域Rs以将包含发送接收区域R1的比较窄的区域包围的方式设置的例子，但不限于此。特别是，设置于发送接收区域R1的外侧的密封区域Rs也可以是以与发送接收区域R1之间具有一定距离以上的方式设置于例如电介质基板1和/或电介质基板51的边的近旁。当然，设置于非发送接收区域R2的、例如端子部或驱动电路也可以形成于密封区域Rs的外侧(即，不存在液晶层的一侧)。通过在与发送接收区域R1相隔一定距离以上的位置形成密封区域Rs，由此，能够抑制受到密封材料(特别是固化性树脂)中包含的杂质(特别是离子性杂质)的影响而致使天线特性下降。
(缝隙基板的结构)
参照图3和图4更具体地说明缝隙基板201的结构。
图3是缝隙基板201的示意性俯视图，示出缝隙基板201的发送接收区域R1的天线单位区域U的示意性俯视图和缝隙基板201的非发送接收区域R2的示意性俯视图。图4的(a)是沿着图3中的I-I’线的示意性截面图，图4的(b)是沿着图3中的J-J’线的示意性截面图，图4的(c)是沿着图3中的K-K’线的示意性截面图。
如图3和图4所示，缝隙基板201具备：电介质基板(例如玻璃基板)51，其具有表面和背面；缝隙电极55，其形成在电介质基板51上；以及绝缘层58，其覆盖缝隙电极55。缝隙基板201还具有形成在绝缘层58上的透明导电层60。
缝隙电极55在发送接收区域R1具有多个缝隙57。缝隙57是贯通缝隙电极55的开口。在该例子中，在各天线单位区域U配置有1个缝隙57。
缝隙电极55包含Cu层、Al层等主层55M。缝隙电极55例如具有包含主层55M以及以夹着主层55M的方式配置的上层和/或下层的层叠结构。主层55M是低电阻金属层55M，典型地是Cu层或Al层。主层55M的厚度根据材料并考虑表皮效应而进行设定，例如为2μm以上6μm以下。主层55M的厚度典型地大于上层和下层的厚度。上层和下层是含高熔点金属的层。上层和下层的厚度例如为10nm以上300nm以下。
例如，在图4所示的例子中，缝隙电极55具有主层55M和配置在主层55M之下的下层55L。在该例子中，缝隙电极55具有作为主层55M的Cu层55M(厚度：例如3μm)和作为下层55L的Ti层55L(厚度：例如20nm)。
当缝隙电极55包含配置在主层55M之下的下层时，能提高缝隙电极55和玻璃基板51的紧贴性。另外，当缝隙电极55包含配置在主层55M之上的上层时，能抑制主层55M(例如Cu层)的腐蚀。
“低电阻金属层”是包含从包括铜(Cu)、铝(Al)、银(Ag)以及金(Au)的组中选择的至少1种元素的层。“低电阻金属层”也可以是层叠结构。“含高熔点金属的层”是包含从包括钛(Ti)、钨(W)、钼(Mo)、钽(Ta)以及铌(Nb)的组中选择的至少1种元素的层。“含高熔点金属的层”也可以是层叠结构。例如，含高熔点金属的层是指由Ti、W、Mo、Ta、Nb、包含它们的合金及它们的氮化物、以及上述金属或者合金与上述氮化物的固溶体中的任意一者形成的层。
绝缘层58形成在缝隙电极55上和缝隙57内。绝缘层58的材料没有特别限定，但是例如能适当使用氧化硅(SiO2)、氮化硅(SiNx)、氧氮化硅(SiOxNy；x＞y)、氮氧化硅(SiNxOy；x＞y)等。若缝隙电极55由Cu层形成，则Cu有时会熔出到液晶层LC。通过用绝缘层58覆盖缝隙电极55，缝隙电极55与液晶层LC不会直接接触，因此能够提高可靠性。另外，若使用薄膜沉积技术由Al层形成缝隙电极55，则有时Al层会含有孔隙。绝缘层58能够防止液晶材料侵入到Al层的孔隙中。此外，若通过将铝箔利用粘接材料贴附于电介质基板51而形成Al层并对该Al层进行图案化来制作缝隙电极55，则能够避免孔隙的问题。
如图3和图4的(a)所示，在该例子中，绝缘层58在天线单位区域U的缝隙57内具有开口部58s。绝缘层58以覆盖除了开口部58s以外的发送接收区域R1的大致整个面的方式形成。为了抑制金属(例如Cu)从缝隙电极55熔出到液晶层LC，优选绝缘层58以覆盖缝隙电极55的上表面和侧面的方式形成。此外，开口部58s可省略。即，绝缘层58也可以形成于发送接收区域R1的整体。
如图3所示，在缝隙基板201的非发送接收区域R2设置有端子部IT。如图5所示，端子部IT与TFT基板101的传输端子部PT电连接。缝隙基板201的端子部IT和TFT基板101的传输端子部PT构成传输部。图5是用于说明具有TFT基板101的第1传输端子部PT1和缝隙基板201的端子部IT1的传输部的示意性截面图。
在图3所示的例子中，端子部IT包含：第1端子部IT1，其位于密封区域Rs；以及第2端子部IT2，其设置于密封区域Rs的外侧(没有液晶层的一侧)。在图示的例子中，第1端子部IT1沿着密封区域Rs以包围发送接收区域R1的方式延伸。
如图3、图4的(b)和(c)所示，绝缘层58在非发送接收区域R2内的第1端子部IT1和第2端子部IT2分别具有开口部58a和58b。绝缘层58以覆盖除了开口部58a和58b以外的非发送接收区域R2的大致整个面的方式形成。第1端子部IT1具有形成在绝缘层58上和开口部58a内的上部连接部60a，第2端子部IT2具有形成在绝缘层58上和开口部58b内的上部连接部60b。在绝缘层58的开口部58a和58b内露出缝隙电极55，上部连接部60a和60b分别在开口部58a和58b内与缝隙电极55接触。上部连接部60a和60b包含于透明导电层60。作为透明导电层60，例如能使用ITO(铟锡氧化物)层或IZO(铟锌氧化物)层、ZnO(锌氧化物)层。透明导电层60的厚度设定为使得例如片电阻小于100Ω/sq。透明导电层60的厚度例如为20nm以上250nm以下。
如图5所示，在传输部中，第1端子部IT1的上部连接部60a与TFT基板101中的第1传输端子部PT1的第1传输端子用上部连接部19p1电连接。在该例子中，将上部连接部60a和上部连接部19p1经由包含导电性珠71的树脂(密封树脂)73(有时也称为“密封部73”。)连接。此外，后面参照图14的(b)详细描述TFT基板101的第1传输端子部PT1的结构。
在第2端子部IT2中，上部连接部60b例如也可以通过包含导电性粒子的密封材料与TFT基板101的第2传输端子部PT2的第2传输端子用上部连接部19p2(参照图15的(b))连接。
上部连接部60a、60b、19p1以及19p2均由ITO膜、IZO膜等透明导电层形成，有时会在其表面形成氧化膜。当形成氧化膜时，有时接触电阻会变高，有可能无法确保经由透明导电层的电连接。相对于此，在本实施方式中，经由包含导电性珠(例如Au珠)71的树脂，例如将上部连接部60a和上部连接部19p1粘接(或者将上部连接部60b和上部连接部19p2粘接)，因此即使在透明导电层的表面形成有氧化膜，导电性珠也会将表面氧化膜刺破(贯通)，从而能够抑制接触电阻的增大。导电性珠71也可以不仅贯通表面氧化膜，还贯通作为透明导电层的上部连接部60a、60b、19p1以及19p2，与第2导电部15p1(或下部连接部15p2)和缝隙电极55直接接触。
(缝隙基板的参考例的制造方法)
参照图6的(a)～(f)说明缝隙基板201的参考例的制造方法。
图6的(a)～(f)是用于说明缝隙基板201的参考例的制造方法的示意性截面图。这些图分别示出缝隙基板201的天线单位区域U(沿着图3中的I-I’线的截面)和第1端子部IT1(沿着图3中的J-J’线的截面)。此外，第2端子部IT2虽然省略图示和说明，但是以与第1端子部IT1同样的方法形成。
首先，如图6的(a)所示，在电介质基板51的表面上，例如通过溅射法或真空蒸镀等物理蒸镀法(physical vapor deposition：PVD，物理气相沉积)按顺序沉积高熔点金属膜55L’和低电阻金属膜55M’。
能够使用玻璃基板、树脂基板等相对于电磁波的透射率高的(介电常数εM和介电损耗tanδM小的)基板作为电介质基板51。为了抑制电磁波的衰减，优选电介质基板51较薄。例如，也可以在玻璃基板51的表面通过后述的工艺形成缝隙电极55等构成要素之后，从背面侧使玻璃基板51薄板化。由此，能够将玻璃基板51的厚度降低到例如500μm以下。
在此，例如使用尺寸为550mm×650mm、厚度为700μm的玻璃基板作为电介质基板51。在此，在玻璃基板51上形成Ti膜(厚度：例如20nm)作为高熔点金属膜55L’，在高熔点金属膜55L’之上形成Cu膜(厚度：例如3000nm)作为低电阻金属膜55M’。此外，也可以在低电阻金属膜55M’之上还形成高熔点金属膜。例如，也可以在电介质基板51上形成将Ti膜、Cu膜以及Ti膜按该顺序层叠而成的层叠膜。
接着，将高熔点金属膜55L’和低电阻金属膜55M’图案化，从而如图6的(b)所示，形成具有多个缝隙57的缝隙电极55。
之后，如图6的(c)所示，在缝隙电极55上和缝隙57内形成绝缘膜58’(厚度：例如100nm或200nm)。作为绝缘膜58’，例如能适当地使用氧化硅(SiO2)膜、氮化硅(SiNx)膜、氧氮化硅(SiOxNy；x＞y)膜、氮氧化硅((SiNxOy；x＞y)膜等。在此，形成例如厚度为100nm的氮化硅(SixNy)膜作为绝缘膜58’。
之后，将绝缘膜58’图案化，从而如图6的(d)所示，形成具有开口部58s和58a的绝缘层58。开口部58s以在从电介质基板51的法线方向观看时位于缝隙57的内侧的方式形成。开口部58a以在端子部形成区域中到达缝隙电极55的方式形成。
接着，如图6的(e)所示，在绝缘层58上、开口部58s内以及58a内形成透明导电膜60’。在此，形成例如厚度为70nm的ITO膜作为透明导电膜60’。
之后，将透明导电膜60’图案化，从而如图6的(f)所示，形成具有在开口部58a内与缝隙电极55接触的上部连接部60a的透明导电层60。
这样，制造缝隙基板201。
本申请的发明人以上述的参考例的制造方法制造缝隙基板201，并试制了具有缝隙基板201的扫描天线，结果是有时在缝隙基板201的电介质基板51产生了翘曲。若在电介质基板51产生翘曲，则在生产线中有时会产生搬运事故、基板的缺损或基板的破裂等问题。这种情况下，扫描天线的批量生产性降低。
在缝隙基板201的参考例的制造方法中，如上所述，将比较厚的低电阻金属膜(例如厚度3μm的Cu膜)55M’沉积在电介质基板(例如玻璃基板)51上作为缝隙电极55的主层55M。形成这种Cu膜55M’所需的时间往往较长，因此这期间内电介质基板51的温度会上升。伴随于此，低电阻金属膜55M’的温度也上升。在使低电阻金属膜55M’成膜后，将电介质基板51和低电阻金属膜55’降温至室温。此时，例如由于电介质基板51与低电阻金属膜55’的热膨胀率之差，在低电阻金属膜55M’产生拉伸应力，由此，电介质基板51翘曲。成膜中的温度越高，则产生的热应力越大，因此电介质基板51的翘曲的程度越大。例如，在使低电阻金属膜55M’成膜的工序中，若电介质基板51的温度(有时也称为“基板温度”。)超过130℃，则由电介质基板51的翘曲引起的扫描天线的批量生产性的降低是显著的。
上述问题在使用溅射法沉积低电阻金属膜55M’的情况下有特别容易发生的趋势。一般地，通过溅射而从靶上蒸发的原子的运动能量比真空蒸发的原子的运动能量大。由此，在溅射法中，与真空蒸镀法相比有时基板温度变高。通过溅射法形成在基板上的膜与通过真空蒸镀法形成的情况相比，具有与基板的紧贴性高的优点。
(缝隙基板的第1制造方法)
参照图7和图8说明缝隙基板的第1制造方法和通过第1制造方法制造的缝隙基板201A的结构。
根据第1缝隙基板的制造方法，能解决上述问题。在第1缝隙基板的制造方法中，包含在沉积了用于形成缝隙电极的主层的低电阻金属膜后使所沉积的低电阻金属膜与大气接触从而在低电阻金属膜的表面形成自然氧化膜的工序、以及之后在自然氧化膜上进一步沉积低电阻金属膜的工序，这一点与参考例的制造方法不同。
图7的(a)～(d)和图8的(a)～(d)是用于说明缝隙基板201A的第1制造方法的示意性截面图。这些图分别示出缝隙基板201A的天线单位区域U(沿着图3中的I-I’线的截面)和第1端子部IT1(沿着图3中的J-J’线的截面)。此外，在此，以缝隙基板201A的俯视图与图3所示的缝隙基板201的俯视图相同的情况为例进行说明，因此在缝隙基板201A的说明中有时也参照图3。另外，在以下的说明中，对于与参考例的缝隙基板201的制造方法共同的工序，有时省略说明。
首先，如图7的(a)所示，在电介质基板51上沉积高熔点金属膜55L’和低电阻金属膜55a’(有时称为“第1导电膜55a’”。)。在此，低电阻金属膜55a’是包含铜的导电膜55a’。高熔点金属膜55L’例如包含钛。在此，沉积例如厚度为20nm的Ti膜作为高熔点金属膜55L’，在高熔点金属膜55L’之上沉积例如厚度为1500nm的Cu膜作为低电阻金属膜55a’。
在参考例的制造方法中，沉积的是与要形成的缝隙电极55的主层55M的厚度(2μm以上6μm以下；例如3μm)为相同厚度的低电阻金属膜55M’。相对于此，在此沉积的导电膜55a’的厚度比要形成的缝隙电极55的主层55M的厚度小。在此，例如沉积要形成的缝隙电极55的主层55M的厚度的大约一半的厚度的导电膜55a’。因此，在本制造方法中，与参考例的制造方法相比，基板温度的上升也得到抑制。
低电阻金属膜55a’也可以由包含铜的合金形成。低电阻金属膜55a’的铜的含有率例如为95质量％以上。
之后，使低电阻金属膜55a’与大气接触。由此，使电介质基板51和低电阻金属膜55a’的温度降低。例如，将进行了低电阻金属膜55a’的沉积的腔室对大气开放(例如将真空度设为90000Pa以上)，从而使低电阻金属膜55a’与大气接触。也可以将低电阻金属膜55a’和电介质基板51从进行了低电阻金属膜55a’的沉积的腔室取出。当按每个电介质基板51将低电阻金属膜55a’从腔室取出时，能用更短的时间将基板温度降温。在使低电阻金属膜55a’与大气接触的状态下，将基板温度降温至例如60℃以下。也可以是，在使低电阻金属膜55a’与大气接触的状态下，将基板温度降温至40℃以下。例如，在进行了低电阻金属膜55a’的沉积的腔室的外部，将低电阻金属膜55a’和电介质基板51放置1分钟以上。
此外，即使不使低电阻金属膜55a’与大气接触，也就是说，即使在真空状态的腔室内将电介质基板51和低电阻金属膜55a’放置一定时间，也能降低电介质基板51和低电阻金属膜55a’的温度(其它参考例的制造方法)。然而，在真空状态的腔室内没有将电介质基板51和低电阻金属膜55a’的温度夺去的介质，因此与使低电阻金属膜55a’与大气接触的情况相比，降温花费时间，批量生产性差。
通过使低电阻金属膜55a’与大气接触，从而如图7的(b)所示，在低电阻金属膜55a’的表面形成自然氧化膜55o’。自然氧化膜55o’包含氧化铜(Cu2O和/或CuO)。自然氧化膜55o’的厚度为5nm以下。在此，形成例如厚度为大约2nm的自然氧化膜55o’。
自然氧化膜55o’非常薄，因此配置在自然氧化膜55o’的上下的低电阻金属膜55a’和55b’不会由于自然氧化膜55o’而电绝缘。即使形成自然氧化膜55o’，对缝隙电极55的作为波导301的壁的功能几乎不会有影响。自然氧化膜55o’的厚度随着从低电阻金属膜55a’与大气接触起的经过时间而增加，但是在经过一定时间(例如室温的情况下为2～3小时)后，相对于经过时间几乎不再变化。形成自然氧化膜55o’的氧化反应具有在低电阻金属膜55a’的温度高时会得到促进的趋势。
接着，如图7的(c)所示，在低电阻金属膜55a’上沉积低电阻金属膜55b’(有时也称为“第2导电膜55b’”。)。在此，低电阻金属膜55b’是包含铜的导电膜55b’。低电阻金属膜55b’沉积于形成在低电阻金属膜55a’的表面的自然氧化膜55o’之上。在此，沉积例如厚度为1500nm的Cu膜作为低电阻金属膜55b’。
在此沉积的导电膜55b’的厚度也比要形成的缝隙电极55的主层55M的厚度小。在此，沉积例如要形成的缝隙电极55的主层55M的厚度的大约一半的厚度的导电膜55b’。
低电阻金属膜55b’的组成例如与低电阻金属膜55a’的组成大致相同。低电阻金属膜55b’的铜的含有率例如为95质量％以上。
低电阻金属膜55b’的沉积可以使用与进行了低电阻金属膜55a’的沉积的腔室相同的腔室进行，也可以使用与进行了低电阻金属膜55a’的沉积的腔室不同的腔室进行。
接着，将高熔点金属膜55L’、低电阻金属膜55a’和55b’、自然氧化膜55o’图案化，从而如图7的(d)所示，形成具有多个缝隙57的缝隙电极55。缝隙电极55具有如下层作为主层55M：第1导电层55a，其包含铜；氧化物层55o，其形成在第1导电层55a上，包含氧化铜，具有5nm以下的厚度；以及第2导电层55b，其形成在氧化物层55o上，包含铜。缝隙电极55还具有配置在主层55M之下的下层55L。
之后，如图8的(a)所示，在缝隙电极55上和缝隙57内形成绝缘膜58’。在此，形成例如厚度为100nm的氮化硅(SixNy)膜作为绝缘膜58’。
之后，将绝缘膜58’图案化，从而如图8的(b)所示，形成具有开口部58s和58a的绝缘层58。
接着，如图8的(c)所示，在绝缘层58上、开口部58s内以及58a内形成透明导电膜60’。在此，形成例如厚度为70nm的ITO膜作为透明导电膜60’。
之后，将透明导电膜60’图案化，从而如图8的(d)所示，形成具有在开口部58a内与缝隙电极55接触的上部连接部60a的透明导电层60。
这样，制造缝隙基板201A。
如图8的(d)所示，缝隙基板201A所具有的缝隙电极55具有如下层作为主层55M：第1导电层55a，其包含铜；氧化物层55o，其形成在第1导电层55a上，包含氧化铜，具有5nm以下的厚度；以及第2导电层55b，其形成在氧化物层55o上，包含铜。缝隙基板201A所具有的缝隙电极55还具有配置在主层55M之下的下层55L。下层55L例如包含钛。
缝隙基板的第1制造方法包含：在沉积包含用于形成缝隙电极的主层的铜的导电膜后，使所沉积的导电膜与大气接触，从而在导电膜的表面形成自然氧化膜的工序；以及之后在自然氧化膜上进一步沉积包含铜的导电膜的工序，因此基板温度的上升得到抑制。根据本制造方法，能抑制电介质基板的翘曲。根据本制造方法，能提高扫描天线的批量生产性。
专利文献7公开了包含以下工序的平面天线的制造方法：通过溅射法在电介质基板上形成第1导电膜(例如Cu膜)的工序；通过溅射法在第1导电膜上形成中间膜(例如Cr系薄膜)的工序；以及通过溅射法在中间膜上形成第2导电膜(例如Cu膜)的工序。其记载了根据专利文献7的制造方法，通过形成中间膜而能抑制基板的翘曲、裂缝的发生。
专利文献7的制造方法包含通过溅射法形成中间膜(例如Cr系薄膜)的工序。相对于此，本发明的实施方式的制造方法包含使包含铜的导电膜与大气接触的工序。由此，在导电膜的表面形成自然氧化膜。因此，本发明的实施方式的制造方法与专利文献7的制造方法相比能降低制造成本。
本发明的实施方式不限于例示的实施方式，能进行各种改变。电介质基板的翘曲和基板温度的上升例如可能受到包含铜的导电膜的成膜条件、包含铜的导电膜的组成、包含铜的导电膜的厚度、电介质基板的大小等的影响。
例如，从抑制电介质基板的翘曲的观点来说，优选在各个成膜工序中沉积的包含铜的导电膜的厚度为2μm以下，更优选为1μm以下。另外，优选各个成膜工序以基板温度不超过130℃的方式进行。在此，“各个成膜工序”是指从在沉积导电膜前将配置有电介质基板的腔室内设为真空状态起至沉积在电介质基板上的导电膜接触大气为止的期间在同一腔室内进行的成膜工序。
(缝隙基板的第2制造方法)
参照图9和图10说明缝隙基板的第2制造方法和通过第2制造方法制造的缝隙基板201B的结构。
缝隙基板的第2制造方法在多次进行使包含铜的导电膜与大气接触的工序这一点上与第1制造方法不同。
图9的(a)～(f)和图10的(a)～(d)是用于说明缝隙基板201B的制造方法的示意性截面图。这些图分别示出缝隙基板201B的天线单位区域U(沿着图3中的I-I’线的截面)和第1端子部IT1(沿着图3中的J-J’线的截面)。此外，在以下的说明中，主要说明与缝隙基板201A的第1制造方法的不同点。
首先，如图9的(a)所示，在电介质基板51上沉积高熔点金属膜55L’和低电阻金属膜55a’(有时也称为“第1导电膜55a’”。)。在此，低电阻金属膜55a’是包含铜的导电膜55a’。在此，沉积例如厚度为20nm的Ti膜作为高熔点金属膜55L’，在高熔点金属膜55L’之上沉积例如厚度为1000nm的Cu膜作为低电阻金属膜55a’。
之后，使低电阻金属膜55a’与大气接触。通过使低电阻金属膜55a’与大气接触，如图9的(b)所示，在低电阻金属膜55a’的表面形成自然氧化膜55o1’。
接着，如图9的(c)所示，在低电阻金属膜55a’上沉积低电阻金属膜55b’(有时称为“第2导电膜55b’”。)。在此，低电阻金属膜55b’是包含铜的导电膜55b’。低电阻金属膜55b’沉积于形成在低电阻金属膜55a’的表面的自然氧化膜55o1’之上。在此，沉积例如厚度为1000nm的Cu膜作为低电阻金属膜55b’。
之后，使低电阻金属膜55b’与大气接触。通过使低电阻金属膜55b’与大气接触，如图9的(d)所示，在低电阻金属膜55b’的表面形成自然氧化膜55o2’。
接着，如图9的(e)所示，在低电阻金属膜55b’上沉积低电阻金属膜55c’(有时称为“第3导电膜55c’”。)。在此，低电阻金属膜55c’是包含铜的导电膜55c’。低电阻金属膜55c’沉积于形成在低电阻金属膜55b’的表面的自然氧化膜55o2’之上。在此，沉积例如厚度为1000nm的Cu膜作为低电阻金属膜55c’。
接着，将高熔点金属膜55L’、低电阻金属膜55a’、55b’、55c’以及自然氧化膜55o1’、55o2’图案化，从而如图9的(f)所示，形成具有多个缝隙57的缝隙电极55。缝隙电极55具有如下层作为主层55M：第1导电层55a，其包含铜；氧化物层55o1，其形成在第1导电层55a上，包含氧化铜，具有5nm以下的厚度；第2导电层55b，其形成在氧化物层55o1上，包含铜；氧化物层55o2，其形成在第2导电层55b上，包含氧化铜，具有5nm以下的厚度；以及第3导电层55c，其形成在氧化物层55o2上，包含铜。缝隙电极55还具有配置在主层55M之下的下层55L。
之后，如图10的(a)所示，在缝隙电极55上和缝隙57内形成绝缘膜58’。
之后，将绝缘膜58’图案化，从而如图10的(b)所示，形成具有开口部58s和58a的绝缘层58。
接着，如图10的(c)所示，在绝缘层58上、开口部58s内以及58a内形成透明导电膜60’。
之后，将透明导电膜60’图案化，从而如图10的(d)所示，形成具有在开口部58a内与缝隙电极55接触的上部连接部60a的透明导电层60。
这样，制造缝隙基板201B。
如图10的(d)所示，缝隙基板201B所具有的缝隙电极55具有如下层作为主层55M：第1导电层55a，其包含铜；氧化物层55o1，其形成在第1导电层55a上，包含氧化铜，具有5nm以下的厚度；第2导电层55b，其形成在氧化物层55o1上，包含铜；氧化物层55o2，其形成在第2导电层55b上，包含氧化铜，具有5nm以下的厚度；以及第3导电层55c，其形成在氧化物层55o2上，包含铜。缝隙基板201B所具有的缝隙电极55还具有配置在主层55M之下的下层55L。下层55L例如包含钛。
在本制造方法中也包含：在沉积包含用于形成缝隙电极的主层的铜的导电膜后，使沉积的导电膜与大气接触，从而在导电膜的表面形成自然氧化膜的工序；以及之后在自然氧化膜上进一步沉积包含铜的导电膜的工序，因此基板温度的上升得到抑制。根据本制造方法，能抑制电介质基板的翘曲，能提高扫描天线的批量生产性。
本制造方法包含多次如下工序：在沉积包含铜的导电膜后使沉积的导电膜与大气接触的工序，因此与第1制造方法相比，抑制基板温度的上升的效果大。
(缝隙基板的第3制造方法)
参照图11和图12说明缝隙基板的第3制造方法和通过第3制造方法制造的缝隙基板201C的结构。
图11的(a)～(f)和图12的(a)～(d)是用于说明缝隙基板201C的制造方法的示意性截面图。这些图分别示出缝隙基板201C的天线单位区域U(沿着图3中的I-I’线的截面)和第1端子部IT1(沿着图3中的J-J’线的截面)。此外，在以下的说明中，主要说明与缝隙基板201A的第1制造方法的不同点。
首先，如图11的(a)所示，在电介质基板51上沉积高熔点金属膜55L’和低电阻金属膜55a’(有时称为“第1导电膜55a’”。)。在此，低电阻金属膜55a’是包含铜的导电膜55a’。在此，沉积例如厚度为20nm的Ti膜作为高熔点金属膜55L’，在高熔点金属膜55L’之上沉积例如厚度为750nm的Cu膜作为低电阻金属膜55a’。
之后，使低电阻金属膜55a’与大气接触。通过使低电阻金属膜55a’与大气接触，如图11的(b)所示，在低电阻金属膜55a’的表面形成自然氧化膜55o’。
接着，如图11的(c)所示，在低电阻金属膜55a’上沉积低电阻金属膜55b’(有时称为“第2导电膜55b’”。)。在此，低电阻金属膜55b’是包含铜的导电膜55b’。低电阻金属膜55b’沉积于形成在低电阻金属膜55a’的表面的自然氧化膜55o’之上。在此，沉积例如厚度为750nm的Cu膜作为低电阻金属膜55b’。
接着，如图11的(d)所示，在低电阻金属膜55b’上沉积低电阻金属膜55c’(有时称为“第3导电膜55c’”。)。在此，低电阻金属膜55c’是包含铜的导电膜55c’。在此，沉积厚度为750nm的Cu膜作为低电阻金属膜55c’。
在本制造方法中，低电阻金属膜55c’的沉积在与进行了低电阻金属膜55b’的沉积的腔室不同的腔室内进行。即，在沉积低电阻金属膜55b’后，将低电阻金属膜55b’按每个电介质基板51移动到别的腔室。由于是使形成在电介质基板51上的低电阻金属膜55b’不与大气接触地进行腔室间的移动，因此在低电阻金属膜55b’的表面不会形成自然氧化膜。在此，虽然使低电阻金属膜55b’不与大气接触，但是通过使电介质基板51移动到与进行了低电阻金属膜55b’的沉积的腔室不同的腔室内，能使基板温度降温。优选使电介质基板51进行了移动时，例如在腔室内导入有惰性气体。
本制造方法例如能使用具有搬运腔室和各自连结到搬运腔室的多个成膜腔室的多腔室型装置进行。当使用多腔室型装置时，沉积导电膜的基板(例如玻璃基板51)能在确保真空状态的同时经由搬运腔室在成膜腔室间移动。例如，在搬运腔室中设置有机器人手臂，通过机器人手臂进行腔室间的基板的移动。多腔室型装置也可以还具有使压力在真空状态与大气压之间变化的负载锁定腔室。负载锁定腔室例如连结到搬运腔室。在该情况下，使上述的低电阻金属膜55a’与大气接触的工序例如也可以通过使低电阻金属膜55a’按每个电介质基板51移动到负载锁定腔室内并将负载锁定腔室对大气开放来进行。
接着，如图11的(e)所示，在低电阻金属膜55c’上沉积低电阻金属膜55d’(有时称为“第4导电膜55d’”。)。在此，低电阻金属膜55d’是包含铜的导电膜55d’。在此，沉积厚度为750nm的Cu膜作为低电阻金属膜55d’。
接着，将高熔点金属膜55L’、低电阻金属膜55a’、55b’、55c’、55d’以及自然氧化膜55o’图案化，从而如图11的(f)所示，形成具有多个缝隙57的缝隙电极55。
如图11的(f)所示，缝隙电极55具有如下层作为主层55M：第1导电层55a，其包含铜；氧化物层55o，其形成在第1导电层55a上，包含氧化铜，具有5nm以下的厚度；第2导电层55b，其形成在氧化物层55o上，包含铜；第3导电层55c，其形成在第2导电层55b上，包含铜；以及第4导电层55d，其形成在第3导电层55c上，包含铜。缝隙电极55还具有配置在主层55M之下的下层55L。
之后，如图12的(a)所示，在缝隙电极55上和缝隙57内形成绝缘膜58’。
之后，将绝缘膜58’图案化，从而如图12的(b)所示，形成具有开口部58s和58a的绝缘层58。
接着，如图12的(c)所示，在绝缘层58上、开口部58s内以及58a内形成透明导电膜60’。
之后，将透明导电膜60’图案化，从而如图12的(d)所示，形成具有在开口部58a内与缝隙电极55接触的上部连接部60a的透明导电层60。
这样，制造缝隙基板201C。
如图12的(d)所示，缝隙基板201C所具有的缝隙电极55具有如下层作为主层55M：第1导电层55a，其包含铜；氧化物层55o，其形成在第1导电层55a上，包含氧化铜，具有5nm以下的厚度；第2导电层55b，其形成在氧化物层55o上，包含铜；第3导电层55c，其形成在第2导电层55b上，包含铜；以及第4导电层55d，其形成在第3导电层55c上，包含铜。缝隙基板201C所具有的缝隙电极55还具有配置在主层55M之下的下层55L。下层55L例如包含钛。
此外，在附图中，将第2导电层55b、第3导电层55c以及第4导电层55d区别开来示出，但是在通过上述的方法制造的缝隙基板中，这些层有时也形成为一体(即作为1个层形成)。
在本制造方法中也包含：在沉积包含用于形成缝隙电极的主层的铜的导电膜后，使沉积的导电膜与大气接触，从而在导电膜的表面形成自然氧化膜的工序；以及之后在自然氧化膜上进一步沉积包含铜的导电膜的工序，因此基板温度的上升得到抑制。根据本制造方法，能抑制电介质基板的翘曲，能提高扫描天线的批量生产性。
(TFT基板的结构)
参照图13～图16说明TFT基板101的详细结构。
此外，本发明的实施方式的扫描天线所具有的TFT基板的结构不限于图示的例子。
图13的(a)～(c)是TFT基板101的示意性俯视图。图13的(a)示出发送接收区域R1的天线单位区域U，图13的(b)示出设置于非发送接收区域R2的传输端子部PT、栅极端子部GT以及CS端子部CT，图13的(c)示出设置于非发送接收区域R2的源极-栅极连接部SG和源极端子部ST。
图14的(a)示出沿着图13(a)中的A-A’线的天线单位区域U的截面，图14的(b)示出沿着图13的(b)中的B-B’线的第1传输端子部PT1的截面，图14的(c)示出沿着图13的(c)中的C-C’线的源极-栅极连接部SG的截面，图15的(a)示出沿着图13的(c)中的D-D’线的源极端子部ST的截面，图15的(b)示出沿着图13的(b)中的E-E’线的第2传输端子部PT2的截面，图15的(c)示出沿着图13的(b)中的F-F’线的第1传输端子部PT1的截面，图15的(d)示出沿着图13的(c)中的G-G’线的源极-栅极连接部SG的截面，图16示出沿着图13的(c)中的H-H’线的源极-栅极连接部SG和源极端子部ST的截面。
一般而言，栅极端子部GT和源极端子部ST分别按每一栅极总线和每一源极总线设置。源极-栅极连接部SG一般与各源极总线对应地设置。在图13的(b)中，与栅极端子部GT并排地图示出了CS端子部CT和第2传输端子部PT2，但CS端子部CT和第2传输端子部PT2的个数和配置是分别独立于栅极端子部GT进行设定的。通常，CS端子部CT和第2传输端子部PT2的个数少于栅极端子部GT的个数，并考虑CS电极和缝隙电极的电压的均匀性而适当地进行设定。另外，在形成有第1传输端子部PT1的情况下，第2传输端子部PT2可省略。
各CS端子部CT例如与各CS总线对应地设置。各CS端子部CT也可以与多个CS总线对应地设置。例如，在向各CS总线供应与缝隙电压相同的电压的情况下，TFT基板101只要具有至少1个CS端子部CT即可。但是，为了降低配线电阻，优选TFT基板101具有多个CS端子部CT。此外，缝隙电压例如是接地电位。另外，在向CS总线供应与缝隙电压相同的电压的情况下，可省略CS端子部CT或第2传输端子部PT2中的任意一者。
·天线单位区域U
如图13的(a)和图14的(a)所示，TFT基板101的各天线单位区域U具有TFT10和电连接到TFT10的漏极电极7D的贴片电极15。
如图13～图16所示，TFT基板101具有：栅极金属层3，其支撑于电介质基板1；栅极绝缘层4，其形成在栅极金属层3上；源极金属层7，其形成在栅极绝缘层4上；第1绝缘层11，其形成在源极金属层7上；贴片金属层15l，其形成在第1绝缘层11上；以及第2绝缘层17，其形成在贴片金属层15l上。TFT基板101还具有形成在第1绝缘层11与贴片金属层15l之间的下部导电层13。TFT基板101还具有形成在第2绝缘层17上的上部导电层19。
各天线单位区域U所具有的TFT10具备栅极电极3G、岛状的半导体层5、接触层6S和6D、配置于栅极电极3G与半导体层5之间的栅极绝缘层4、源极电极7S以及漏极电极7D。在该例子中，TFT10是具有底栅结构的沟道蚀刻型的TFT。
栅极电极3G电连接到栅极总线GL，从栅极总线GL被供应扫描信号电压。源极电极7S电连接到源极总线SL，从源极总线SL被供应数据信号电压。在该例子中，栅极电极3G和栅极总线GL由相同导电膜(栅极用导电膜)形成。在此，源极电极7S、漏极电极7D以及源极总线SL由相同导电膜(源极用导电膜)形成。栅极用导电膜和源极用导电膜例如是金属膜。
半导体层5以隔着栅极绝缘层4与栅极电极3G重叠的方式配置。在图示的例子中，在半导体层5上形成有源极接触层6S和漏极接触层6D。源极接触层6S和漏极接触层6D分别配置于半导体层5中的形成沟道的区域(沟道区域)的两侧。可以是，半导体层5为本征非晶硅(i-a-Si)层，源极接触层6S和漏极接触层6D为n+型非晶硅(n+-a-Si)层。半导体层5也可以是氧化物半导体层。在该情况下，也可以在半导体层5与源极电极及漏极电极之间不设置接触层。
源极电极7S以与源极接触层6S接触的方式设置，并经由源极接触层6S连接到半导体层5。漏极电极7D以与漏极接触层6D接触的方式设置，并经由漏极接触层6D连接到半导体层5。
在此，各天线单位区域具有与液晶电容电并联连接的辅助电容。在该例子中，辅助电容包括：上部辅助电容电极(有时称为“辅助电容电极”。)7C，其与漏极电极7D电连接；栅极绝缘层4；以及下部辅助电容电极(有时称为“辅助电容相对电极”。)3C，其隔着栅极绝缘层4与上部辅助电容电极7C相对。下部辅助电容电极3C包含于栅极金属层3，上部辅助电容电极7C包含于源极金属层7。栅极金属层3还包含连接到下部辅助电容电极3C的CS总线(辅助电容线)CL。CS总线CL例如与栅极总线GL大致平行地延伸。在该例子中，下部辅助电容电极3C与CS总线CL一体地形成。下部辅助电容电极3C的宽度可以大于CS总线CL的宽度。另外，在该例子中，上部辅助电容电极7C从漏极电极7D延伸设置。上部辅助电容电极7C的宽度也可以大于从漏极电极7D延伸设置的部分中的上部辅助电容电极7C以外的部分的宽度。此外，辅助电容与贴片电极15的配置关系不限于图示的例子。
栅极金属层3包含TFT10的栅极电极3G、栅极总线GL、下部辅助电容电极3C以及CS总线CL。
源极金属层7包含TFT10的源极电极7S和漏极电极7D、源极总线SL、以及上部辅助电容电极7C。
第1绝缘层11以覆盖TFT10的方式形成。第1绝缘层11具有到达漏极电极7D或从漏极电极7D延伸设置的部分的开口部11a。有时将开口部11a称为接触孔CH_a。
贴片金属层15l包含贴片电极15和连接部15a。连接部15a形成在第1绝缘层11上和接触孔CH_a内，在接触孔CH_a内与漏极电极7D或从漏极电极7D延伸设置的部分连接。例如在此，连接部15a在形成于第1绝缘层11的开口部11a内与从漏极电极7D延伸设置的部分接触。在该例子中，连接部15a与从贴片电极15延伸设置的配线15w一体地形成。在该例子中，漏极电极7D与贴片电极15经由连接部15a和配线15w电连接。
贴片金属层15l包含金属层。贴片金属层15l也可以仅由金属层形成。贴片金属层15l例如具有具备低电阻金属层和位于低电阻金属层之下的含高熔点金属的层的层叠结构。贴片金属层15l也可以在低电阻金属层之上还具有含高熔点金属的层。有时将贴片金属层15l的低电阻金属层称为“主层”，有时将低电阻金属层之下和之上的含高熔点金属的层分别称为“下层”和“上层”。
贴片金属层15l例如包含Cu层或者Al层作为主层。即，贴片电极15例如包含Cu层或Al层作为主层。扫描天线的性能与贴片电极15的电阻相关，主层的厚度设定为能得到希望的电阻。从电阻的观点来看，存在Cu层与Al层相比更能减小贴片电极15的厚度的可能性。贴片金属层15l所具有的金属层的厚度(即，贴片电极15所具有的金属层的厚度)例如设定为大于源极电极7S和漏极电极7D的厚度。贴片电极15中的金属层的厚度在由Al层形成的情况下例如设定为0.3μm以上。
第2绝缘层17以覆盖贴片电极15、连接部15a以及配线15w的方式形成。
·源极-栅极连接部SG
如图13的(c)所示，TFT基板101在非发送接收区域R2具有源极-栅极连接部SG。源极-栅极连接部SG一般按每个源极总线SL设置。源极-栅极连接部SG将各源极总线SL电连接到形成在栅极金属层3内的连接配线(有时称为“源极下部连接配线”。)。
如图13的(c)、图14的(c)、图15的(d)和图16所示，源极-栅极连接部SG具有：源极下部连接配线3sg、形成于栅极绝缘层4的开口部4sg1、源极总线连接部7sg、形成于第1绝缘层11的开口部11sg1和开口部11sg2、以及源极总线上部连接部13sg。
源极下部连接配线3sg包含于栅极金属层3。源极下部连接配线3sg与栅极总线GL是电分离的。
形成于栅极绝缘层4的开口部4sg1到达源极下部连接配线3sg。
源极总线连接部7sg包含于源极金属层7，电连接到源极总线SL。在该例子中，源极总线连接部7sg从源极总线SL延伸设置，与源极总线SL一体地形成。源极总线连接部7sg的宽度可以大于源极总线SL的宽度。
形成于第1绝缘层11的开口部11sg1在从电介质基板1的法线方向观看时与形成于栅极绝缘层4的开口部4sg1重叠。形成于栅极绝缘层4的开口部4sg1和形成于第1绝缘层11的开口部11sg1构成接触孔CH_sg1。
形成于第1绝缘层11的开口部11sg2到达源极总线连接部7sg。有时将开口部11sg2称为接触孔CH_sg2。
源极总线上部连接部13sg(有时简称为“上部连接部13sg”。)包含于下部导电层13。上部连接部13sg形成在第1绝缘层11上、接触孔CH_sg1内以及接触孔CH_sg2内，在接触孔CH_sg1内与源极下部连接配线3sg连接，在接触孔CH_sg2内与源极总线连接部7sg连接。例如在此，上部连接部13sg在形成于栅极绝缘层4的开口部4sg1内与源极下部连接配线3sg接触，在形成于第1绝缘层11的开口部11sg2内与源极总线连接部7sg接触。
优选源极下部连接配线3sg中的通过开口部4sg1露出的部分被上部连接部13sg覆盖。优选源极总线连接部7sg中的通过开口部11sg2露出的部分被上部连接部13sg覆盖。
下部导电层13例如包含透明导电层(例如ITO层)。
在该例子中，源极-栅极连接部SG不具有包含于贴片金属层15l的导电部和包含于上部导电层19的导电部。
TFT基板101在源极-栅极连接部SG具有上部连接部13sg，从而具有优异的动作稳定性。通过使源极-栅极连接部SG具有上部连接部13sg，从而对用于形成贴片金属层15l的贴片用导电膜进行蚀刻的工序中的、对栅极金属层3和/或源极金属层7的损伤得以减轻。说明其效果。
如上所述，在TFT基板101中，源极-栅极连接部SG不具有包含于贴片金属层15l的导电部。即，在贴片用导电膜的图案化工序中，源极-栅极连接部形成区域的贴片用导电膜被除去。在源极-栅极连接部SG不具有上部连接部13sg的情况下，在接触孔CH_sg1内，栅极金属层3(源极下部连接配线3sg)露出，因此应被除去的贴片用导电膜沉积在接触孔CH_sg1内，形成为与源极下部连接配线3sg接触。同样地，在源极-栅极连接部SG不具有上部连接部13sg的情况下，在接触孔CH_sg2内，源极金属层7(源极总线连接部7sg)露出，因此应被除去的贴片用导电膜沉积在接触孔CH_sg2内，形成为与源极总线连接部7sg接触。在这种情况下，栅极金属层3和/或源极金属层7有可能受到蚀刻损伤。在将贴片用导电膜图案化的工序中，例如使用包含磷酸、硝酸以及醋酸的蚀刻液。当源极下部连接配线3sg和/或源极总线连接部7sg受到了蚀刻损伤时，有可能会在源极-栅极连接部SG发生接触不良。
TFT基板101的源极-栅极连接部SG具有形成在接触孔CH_sg1内和接触孔CH_sg2内的上部连接部13sg。因此，贴片用导电膜的图案化工序中的、由蚀刻对源极下部连接配线3sg和/或源极总线连接部7sg造成的损伤得以减轻。因此，TFT基板101的动作稳定性优异。
从有效地减轻对栅极金属层3和/或源极金属层7的蚀刻损伤的观点来说，优选源极下部连接配线3sg中的通过接触孔CH_sg1露出的部分被上部连接部13sg覆盖，源极总线连接部7sg中的通过开口部11sg2露出的部分被上部连接部13sg覆盖。
在扫描天线所使用的TFT基板中，有时使用比较厚的导电膜(贴片用导电膜)来形成贴片电极。在该情况下，贴片用导电膜的蚀刻时间和过蚀刻时间可能比其它层的蚀刻工序长。此时，若在接触孔CH_sg1内和接触孔CH_sg2内，栅极金属层3(源极下部连接配线3sg)和源极金属层7(源极总线连接部7sg)是露出的，则这些金属层受到的蚀刻损伤会变大。这样，在具有比较厚的贴片金属层的TFT基板中，通过使源极-栅极连接部SG具有上部连接部13sg，从而减轻对栅极金属层3和/或源极金属层7的蚀刻损伤的效果特别大。
在图示的例子中，接触孔CH_sg2形成在与接触孔CH_sg1空开间隔的位置。本实施方式并不限于此，接触孔CH_sg1和接触孔CH_sg2也可以是连续的(即，也可以作为单个接触孔形成)。接触孔CH_sg1和接触孔CH_sg2也可以作为单个接触孔而以相同工序形成。具体地说，也可以将到达源极下部连接配线3sg和源极总线连接部7sg的单个接触孔形成于栅极绝缘层4和第1绝缘层11，在该接触孔内和第1绝缘层11上形成上部连接部13sg。此时，优选上部连接部13sg以覆盖源极下部连接配线3sg和源极总线连接部7sg中的、通过接触孔露出的部分的方式形成。
另外，通过如后述的那样设置源极-栅极连接部SG，能由栅极金属层3形成源极端子部ST的下部连接部。具有由栅极金属层3形成的下部连接部的源极端子部ST的可靠性优异。
·源极端子部ST
如图13的(c)所示，TFT基板101在非发送接收区域R2具有源极端子部ST。源极端子部ST一般与各源极总线SL对应地设置。在此，与各源极总线SL对应地设置有源极端子部ST和源极-栅极连接部SG。
如图13的(c)、图15的(a)和图16所示，源极端子部ST具有：源极端子用下部连接部3s(有时也简称为“下部连接部3s”。)，其连接到形成于源极-栅极连接部SG的源极下部连接配线3sg；开口部4s，其形成于栅极绝缘层4；开口部11s，其形成于第1绝缘层11；源极端子用上部连接部13s(有时也简称为“上部连接部13s”。)；以及开口部17s，其形成于第2绝缘层17。
下部连接部3s包含于栅极金属层3。下部连接部3s与形成于源极-栅极连接部SG的源极下部连接配线3sg电连接。在该例子中，下部连接部3s从源极下部连接配线3sg延伸设置，与源极下部连接配线3sg一体地形成。
形成于栅极绝缘层4的开口部4s到达下部连接部3s。
形成于第1绝缘层11的开口部11s在从电介质基板1的法线方向观看时与形成于栅极绝缘层4的开口部4s重叠。形成于栅极绝缘层4的开口部4s和形成于第1绝缘层11的开口部11s构成接触孔CH_s。
上部连接部13s包含于下部导电层13。上部连接部13s形成在第1绝缘层11上和接触孔CH_s内，在接触孔CH_s内与下部连接部3s连接。在此，上部连接部13s在形成于栅极绝缘层4的开口部4s内与下部连接部3s接触。
形成于第2绝缘层17的开口部17s到达上部连接部13s。
也可以是，在从电介质基板1的法线方向观看时，上部连接部13s的整个范围与下部连接部3s重叠。
在该例子中，源极端子部ST不包含：包含于源极金属层7的导电部、包含于贴片金属层15l的导电部、以及包含于上部导电层19的导电部。
源极端子部ST具有包含于栅极金属层3的下部连接部3s，因此具有优异的可靠性。
在端子部、特别是在设置于比密封区域Rs靠外侧(与液晶层相反的一侧)的端子部，有时会由于大气中的水分(可能包含杂质。)而发生腐蚀。大气中的水分可能从到达下部连接部的接触孔侵入，到达下部连接部并在下部连接部引发腐蚀。从抑制腐蚀的发生的观点来说，优选到达下部连接部的接触孔是深的。即，优选形成有构成接触孔的开口部的绝缘层的厚度大。
另外，在制作具有玻璃基板作为电介质基板的TFT基板的工序中，有时会由于玻璃基板的碎片或切屑(cullet：碎玻璃)，而在端子部的下部连接部产生伤痕或断线。例如，能由1个母基板制作多个TFT基板。碎玻璃例如在截断母基板时、在母基板形成划线时等产生。从防止端子部的下部连接部的伤痕或断线的观点来说，优选到达下部连接部的接触孔是深的。即，优选形成有构成接触孔的开口部的绝缘层的厚度大。
在TFT基板101的源极端子部ST中，下部连接部3s包含于栅极金属层3，因此，到达下部连接部3s的接触孔CH_s具有形成于栅极绝缘层4的开口部4s和形成于第1绝缘层11的开口部11s。接触孔CH_s的深度是栅极绝缘层4的厚度和第1绝缘层11的厚度之和。相对于此，例如在下部连接部包含于源极金属层7的情况下，到达下部连接部的接触孔仅具有形成于第1绝缘层11的开口部，其深度是第1绝缘层11的厚度，比接触孔CH_s的深度小。在此，接触孔的深度和绝缘层的厚度分别是指在电介质基板1的法线方向上的深度和厚度。关于其它接触孔和绝缘层，只要没有另外指明则也是同样的。这样，TFT基板101的源极端子部ST由于下部连接部3s包含于栅极金属层3，因此，例如与下部连接部包含于源极金属层7的情况相比，具有更优异的可靠性。
形成于栅极绝缘层4的开口部4s以仅将下部连接部3s的一部分露出的方式形成。从电介质基板1的法线方向观看时，形成于栅极绝缘层4的开口部4s位于下部连接部3s的内侧。因此，开口部4s内的所有区域具有：在电介质基板1上具有下部连接部3s和上部连接部13s的层叠结构。在源极端子部ST中，下部连接部3s的外侧具有：具有栅极绝缘层4和第1绝缘层11的层叠结构。由此，TFT基板101的源极端子部ST具有优异的可靠性。从得到优异的可靠性的观点来说，优选栅极绝缘层4的厚度和第1绝缘层11的厚度之和大。
下部连接部3s中的通过开口部4s露出的部分被上部连接部13s覆盖。
·栅极端子部GT
如图13的(b)所示，TFT基板101在非发送接收区域R2具有栅极端子部GT。如图13的(b)所示，栅极端子部GT例如具有与源极端子部ST同样的构成。栅极端子部GT一般按每个栅极总线GL设置。
如图13的(b)所示，在该例子中，栅极端子部GT具有：栅极端子用下部连接部3g(有时也简称为“下部连接部3g”。)；开口部4g，其形成于栅极绝缘层4；开口部11g，其形成于第1绝缘层11；栅极端子用上部连接部13g(有时也简称为“上部连接部13g”。)；以及开口部17g，其形成于第2绝缘层17。
下部连接部3g包含于栅极金属层3，与栅极总线GL电连接。在该例子中，下部连接部3g从栅极总线GL延伸设置，与栅极总线GL一体地形成。
形成于栅极绝缘层4的开口部4g到达下部连接部3g。
形成于第1绝缘层11的开口部11g在从电介质基板1的法线方向观看时与形成于栅极绝缘层4的开口部4g重叠。形成于栅极绝缘层4的开口部4g和形成于第1绝缘层11的开口部11g构成接触孔CH_g。
上部连接部13g包含于下部导电层13。上部连接部13g形成在第1绝缘层11上和接触孔CH_g内，在接触孔CH_g内与下部连接部3g连接。在此，上部连接部13g在形成于栅极绝缘层4的开口部4g内与下部连接部3g接触。
形成于第2绝缘层17的开口部17g到达上部连接部13g。
也可以是，在从电介质基板1的法线方向观看时，上部连接部13g的整个范围与下部连接部3g重叠。
在该例子中，栅极端子部GT不具有：包含于源极金属层7的导电部；包含于贴片金属层15l的导电部；以及包含于上部导电层19的导电部。
栅极端子部GT具有包含于栅极金属层3的下部连接部3g，因此与源极端子部ST同样具有优异的可靠性。
·CS端子部CT
如图13的(b)所示，TFT基板101在非发送接收区域R2具有CS端子部CT。在此，如图13的(b)所示，CS端子部CT具有与源极端子部ST和栅极端子部GT同样的构成。CS端子部CT例如可以与各CS总线CL对应地设置。
如图13的(b)所示，CS端子部CT具有：CS端子用下部连接部3c(有时也简称为“下部连接部3c”。)；开口部4c，其形成于栅极绝缘层4；开口部11c，其形成于第1绝缘层11；CS端子用上部连接部13c(有时也简称为“上部连接部13c”。)；以及开口部17c，其形成于第2绝缘层17。
下部连接部3c包含于栅极金属层3。下部连接部3c是与CS总线CL电连接的。在该例子中，下部连接部3c从CS总线CL延伸设置，与CS总线CL一体地形成。
形成于栅极绝缘层4的开口部4c到达下部连接部3c。
形成于第1绝缘层11的开口部11c在从电介质基板1的法线方向观看时与形成于栅极绝缘层4的开口部4c重叠。形成于栅极绝缘层4的开口部4c和形成于第1绝缘层11的开口部11c构成接触孔CH_c。
上部连接部13c包含于下部导电层13。上部连接部13c形成在第1绝缘层11上和接触孔CH_c内，在接触孔CH_c内与下部连接部3c连接。在此，上部连接部13c在形成于栅极绝缘层4的开口部4c内与下部连接部3c接触。
形成于第2绝缘层17的开口部17c到达上部连接部13c。
也可以是，在从电介质基板1的法线方向观看时，上部连接部13c的整个范围与下部连接部3c重叠。
在该例子中，CS端子部CT不具有：包含于源极金属层7的导电部；包含于贴片金属层15l的导电部；以及包含于上部导电层19的导电部。
CS端子部CT具有包含于栅极金属层3的下部连接部3c，因此与源极端子部ST同样具有优异的可靠性。
·传输端子部PT
如图13的(b)所示，TFT基板101在非发送接收区域R2具有第1传输端子部PT1。在此，第1传输端子部PT1设置在密封区域Rs内(即，第1传输端子部PT1设置在包围液晶层的密封部)。
如图13的(b)和图14的(b)所示，第1传输端子部PT1具有：第1传输端子用下部连接部3p1(有时也简称为“下部连接部3p1”。)；开口部4p1，其形成于栅极绝缘层4；开口部11p1，其形成于第1绝缘层11；第1传输端子用第1导电部13p1(有时也简称为“第1导电部13p1”。)；第1传输端子用第2导电部15p1(有时也简称为“第2导电部15p1”。)；开口部17p1，其形成于第2绝缘层17；以及第1传输端子用上部连接部19p1(有时也简称为“上部连接部19p1”。)。
下部连接部3p1包含于栅极金属层3。即，下部连接部3p1与栅极总线GL由相同导电膜形成。下部连接部3p1与栅极总线GL是电分离的。例如，在向CS总线CL供应有与缝隙电压相同的电压的情况下，下部连接部3p1例如是与CS总线CL电连接的。如图所示，下部连接部3p1可以从CS总线延伸设置。但是不限于该例子，下部连接部3p1也可以是与CS总线电分离的。
形成于栅极绝缘层4的开口部4p1到达下部连接部3p1。
形成于第1绝缘层11的开口部11p1在从电介质基板1的法线方向观看时与形成于栅极绝缘层4的开口部4p1重叠。形成于栅极绝缘层4的开口部4p1和形成于第1绝缘层11的开口部11p1构成接触孔CH_p1。
第1导电部13p1包含于下部导电层13。第1导电部13p1形成在第1绝缘层11上和接触孔CH_p1内，在接触孔CH_p1内与下部连接部3p1连接。在此，第1导电部13p1在开口部4p1内与下部连接部3p1接触。
第2导电部15p1包含于贴片金属层15l。第2导电部15p1以与第1导电部13p1接触的方式形成在第1绝缘层11上和第1导电部13p1上。在此，第2导电部15p1与第1导电部13p1接触。
形成于第2绝缘层17的开口部(接触孔)17p1到达第2导电部15p1。
上部连接部19p1包含于上部导电层19。上部连接部19p1形成在第2绝缘层17上和开口部17p1内，在开口部17p1内与第2导电部15p1连接。在此，上部连接部19p1在开口部17p1内与第2导电部15p1接触。
在该例子中，第1传输端子部PT1不具有包含于源极金属层7的导电部。
上部导电层19例如包含透明导电层(例如ITO层)。上部导电层19例如也可以仅由透明导电层形成。或者，上部导电层19也可以包含：第1上部导电层，其包含透明导电层；以及第2上部导电层，其形成在第1上部导电层之下。第2上部导电层例如由从包括Ti层、MoNbNi层、MoNb层、MoW层、W层以及Ta层的组中选择的1个层或2个以上的层的叠层形成。
第1传输端子部PT1在下部连接部3p1与上部连接部19p1之间具有第1导电部13p1和第2导电部15p1。由此，第1传输端子部PT1具有下部连接部3p1与上部连接部19p1之间的电阻低的优点。
也可以是，在从电介质基板1的法线方向观看时，上部连接部19p1的整个范围与第2导电部15p1重叠。
在该例子中，下部连接部3p1配置在相互相邻的2个栅极总线GL之间。夹着栅极总线GL配置的2个下部连接部3p1也可以经由导电连接部(未图示)电连接。将2个下部连接部3p1电连接的导电连接部例如可以包含于源极金属层7。
在此，通过设置多个接触孔CH_p1，从而下部连接部3p1经由第2导电部15p1与上部连接部19p1连接，但是只要对于1个下部连接部3p1设置有1个以上的接触孔CH_p1即可。也可以对于1个下部连接部3p1设置有1个接触孔。接触孔的个数、形状不限于图示的例子。
第2传输端子部PT2设置在密封区域Rs的外侧(与发送接收区域R1相反的一侧)。如图13的(b)和图15的(b)所示，第2传输端子部PT2具有：第2传输端子用下部连接部15p2(有时也简称为“下部连接部15p2”。)；形成于第2绝缘层17的开口部17p2；以及第2传输端子用上部连接部19p2(有时也简称为“上部连接部19p2”。)。
第2传输端子部PT2具有与第1传输端子部PT1中的不具有下部连接部3p1、第1导电部13p1以及接触孔CH_p1的部分(参照图15的(c))同样的截面结构。
下部连接部15p2包含于贴片金属层15l。在此，下部连接部15p2从第1传输端子用第2导电部15p1延伸设置，与第1传输端子用第2导电部15p1一体地形成。
形成于第2绝缘层17的开口部(接触孔)17p2到达下部连接部15p2。
上部连接部19p2包含于上部导电层19。上部连接部19p2形成在第2绝缘层17上和开口部17p2内，在开口部17p2内与下部连接部15p2连接。在此，上部连接部19p2在开口部17p2内与下部连接部15p2接触。
在该例子中，第2传输端子部PT2不具有：包含于栅极金属层3的导电部；包含于源极金属层7的导电部；以及包含于下部导电层13的导电部。
(TFT的材料和结构)
在本实施方式中，使用将半导体层5设为活性层的TFT作为配置于各像素的开关元件。半导体层5并不限于非晶硅层，也可以是多晶硅层、氧化物半导体层。
在使用氧化物半导体层的情况下，氧化物半导体层所包含的氧化物半导体可以是非晶质氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，可举出多晶氧化物半导体、微晶氧化物半导体、c轴与层面大致垂直取向的结晶质氧化物半导体等。
氧化物半导体层也可以具有两层以上的层叠结构。在氧化物半导体层具有层叠结构的情况下，氧化物半导体层可以包含非晶质氧化物半导体层和结晶质氧化物半导体层。或者，也可以包含结晶结构不同的多个结晶质氧化物半导体层。另外，也可以包含多个非晶质氧化物半导体层。在氧化物半导体层具有包含上层和下层的双层结构的情况下，优选上层所包含的氧化物半导体的能隙大于下层所包含的氧化物半导体的能隙。但是，在上述层的能隙之差比较小的情况下，下层的氧化物半导体的能隙也可以大于上层的氧化物半导体的能隙。
非晶质氧化物半导体和上述各结晶质氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体层的构成等例如记载于特开2014-007399号公报。为了参考，在本说明书中引用特开2014-007399号公报的全部公开内容。
氧化物半导体层可以包含例如In、Ga以及Zn中的至少一种金属元素。在本实施方式中，氧化物半导体层包含例如In-Ga-Zn-O系的半导体(例如氧化铟镓锌)。在此，In-Ga-Zn-O系的半导体为In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，In、Ga以及Zn的比例(组成比)并无特别限定，例如能够包括In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。这种氧化物半导体层可由包含In-Ga-Zn-O系的半导体的氧化物半导体膜形成。
In-Ga-Zn-O系的半导体既可以是非晶质，也可以是结晶质。作为结晶质In-Ga-Zn-O系的半导体，优选c轴与层面大致垂直取向的结晶质In-Ga-Zn-O系的半导体。
此外，结晶质In-Ga-Zn-O系的半导体的结晶结构例如公开于上述的特开2014-007399号公报、特开2012-134475号公报、特开2014-209727号公报等。为了进行参考，在本说明书中引用特开2012-134475号公报和特开2014-209727号公报的全部公开内容。具有In-Ga-Zn-O系半导体层的TFT具有高迁移率(与a-SiTFT相比超过20倍)和低漏电流(与a-SiTFT相比不到百分之一)，因此适合用作驱动TFT(例如设置于非发送接收区域的驱动电路所包含的TFT)和设置于各天线单位区域的TFT。
氧化物半导体层也可以包含其它氧化物半导体来代替In-Ga-Zn-O系半导体。例如可以包含In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体为In(铟)、Sn(锡)以及Zn(锌)的三元系氧化物。或者，氧化物半导体层也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体、Al-Ga-Zn-O系半导体、Ga-Zn-O系半导体等。
在图13的(a)和图14的(a)所示的例子中，TFT10是具有底栅结构的沟道蚀刻型TFT。在“沟道蚀刻型TFT”中，在沟道区域上没有形成蚀刻阻挡层，源极和漏极电极的沟道侧的端部下表面以与半导体层的上表面接触的方式配置。沟道蚀刻型TFT例如通过在半导体层上形成源极/漏极电极用导电膜，并进行源极/漏极分离而形成。在源极/漏极分离工序中，有时沟道区域的表面部分会被蚀刻。
此外，TFT10也可以是在沟道区域上形成有蚀刻阻挡层的蚀刻阻挡型TFT。在蚀刻阻挡型TFT中，源极和漏极电极的沟道侧的端部下表面例如位于蚀刻阻挡层上。蚀刻阻挡型TFT例如通过在形成将半导体层中的成为沟道区域的部分覆盖的蚀刻阻挡层之后，在半导体层和蚀刻阻挡层上形成源极/漏极电极用的导电膜，进行源极/漏极分离而形成。
另外，TFT10具有源极和漏极电极与半导体层的上表面接触的顶部接触结构，但源极和漏极电极也可以是以与半导体层的下表面接触的方式配置(底部接触结构)。而且，TFT10既可以是在半导体层的电介质基板侧具有栅极电极的底栅结构，也可以是在半导体层的上方具有栅极电极的顶栅结构。
本发明的实施方式的扫描天线根据需要例如收纳于塑料制的箱体。优选箱体使用不会对微波的发送接收带来影响的介电常数εM小的材料。另外，也可以在箱体的与发送接收区域R1对应的部分设置贯通孔。而且，为了不使液晶材料暴露于光中，也可以设置遮光结构。遮光结构设置成对例如从TFT基板101的电介质基板1和/或缝隙基板201的电介质基板51的侧面在电介质基板1和/或51内传播并入射到液晶层的光进行遮光。介电各向异性ΔεM大的液晶材料有的易于发生光劣化，优选不仅对紫外线而且对可见光中短波长的蓝色光进行遮光。例如通过使用黑色的粘合胶带等遮光性胶带，能在需要的部位容易地形成遮光结构。
工业上的可利用性
本发明的实施方式例如在移动体(例如船舶、飞机、汽车)所搭载的卫星通信或卫星广播用扫描天线及其制造中使用。
附图标记说明
1：电介质基板
3：栅极金属层
3C：辅助电容相对电极
3G：栅极电极
3c、3g、3p1、3s：下部连接部
3sg：源极下部连接配线
4：栅极绝缘层
4c、4g、4p1、4s、4sg1：开口部
5：半导体层
6D：漏极接触层
6S：源极接触层
7：源极金属层
7C：辅助电容电极
7D：漏极电极
7S：源极电极
7sg：源极总线连接部
11：第1绝缘层
11a、11c、11g、11p1：开口部
11s、11sg1、11sg2：开口部
13：下部导电层
13c、13g、13s：上部连接部
13sg：源极总线上部连接部
15：贴片电极
15a：连接部
15l：贴片金属层
15p1：上部连接部
15p2：连接部
17：第2绝缘层
17c、17g、17p1、17p2、17s：开口部
51：电介质基板
54：介电层(空气层)
55：缝隙电极
55L：下层
55M：主层
55a、55b、55c、55d：导电层
55o、55o1、55o2：氧化层
57：缝隙
58：绝缘层
58a、58b、58s：开口部
60：透明导电层
60a、60b：上部连接部
65：反射导电板
70：供电装置
71：导电性珠
72：供电销
73：密封部
101：TFT基板
201：缝隙基板
301：波导
1000：扫描天线
CH_a、CH_c、CH_g：接触孔
CH_p1、CH_s、CH_sg1、CH_sg2：接触孔
CL：CS总线
CT：CS端子部
GD：栅极驱动器
GL：栅极总线
GT：栅极端子部
IT：端子部
IT1：第1端子部
IT2：第2端子部
LC：液晶层
PT：传输端子部
PT1：第1传输端子部
PT2：第2传输端子部
R1：发送接收区域
R2：非发送接收区域
R2a：第1非发送接收区域
R2b：第2非发送接收区域
Rs：密封区域
SD：源极驱动器
SG：源极-栅极连接部
SL：源极总线
ST：源极端子部
U：天线单位、天线单位区域。

Claims (14)

1.一种扫描天线的制造方法，上述扫描天线中排列有多个天线单位，上述扫描天线具有：
TFT基板，其具有：第1电介质基板；多个TFT，其支撑于上述第1电介质基板；多个栅极总线；多个源极总线；以及多个贴片电极，其各自电连接到上述多个TFT中的对应的TFT的漏极电极；
缝隙基板，其具有：第2电介质基板；以及缝隙电极，其形成在上述第2电介质基板的第1主面上，具有与上述多个贴片电极对应地配置的多个缝隙；
液晶层，其设置在上述TFT基板与上述缝隙基板之间；以及
反射导电板，其以隔着电介质层与上述第2电介质基板的与上述第1主面相反的一侧的第2主面相对的方式配置，
上述扫描天线的制造方法的特征在于，包含：
工序(a)，在上述第2电介质基板的上述第1主面上沉积包含铜的第1导电膜；
工序(b)，在上述工序(a)之后，使上述第1导电膜与大气接触，从而在上述第1导电膜的表面形成氧化膜；以及
工序(c)，在上述工序(b)之后，在上述氧化膜上沉积包含铜的第2导电膜。
2.根据权利要求1所述的扫描天线的制造方法，
上述工序(b)以使上述第2电介质基板的温度成为60℃以下的方式进行。
3.根据权利要求1或2所述的扫描天线的制造方法，
上述工序(b)包含从在上述工序(a)中进行了上述第1导电膜的沉积的腔室取出上述第2电介质基板和上述第1导电膜的工序。
4.根据权利要求1至3中的任意一项所述的扫描天线的制造方法，
上述工序(a)以上述第2电介质基板的温度不超过130℃的方式进行。
5.根据权利要求1至4中的任意一项所述的扫描天线的制造方法，
在上述工序(a)中沉积的上述第1导电膜的厚度为2μm以下。
6.根据权利要求1至5中的任意一项所述的扫描天线的制造方法，
上述工序(b)包含在上述工序(a)中进行了上述第1导电膜的沉积的腔室的外部将上述第2电介质基板和上述第1导电膜放置1分钟以上的工序。
7.根据权利要求1至6中的任意一项所述的扫描天线的制造方法，
在上述工序(a)中沉积的上述第1导电膜的铜的含有率为95质量％以上。
8.根据权利要求1至7中的任意一项所述的扫描天线的制造方法，
还包含在上述工序(a)之前在上述第2电介质基板的上述第1主面上沉积包含钛的下侧导电膜的工序。
9.根据权利要求1至8中的任意一项所述的扫描天线的制造方法，还包含：
工序(d)，在上述工序(c)之后，使上述第2导电膜与大气接触，从而在上述第2导电膜的表面形成另外的氧化膜；以及
工序(e)，在上述工序(d)之后，在上述另外的氧化膜上沉积包含铜的第3导电膜。
10.一种扫描天线，排列有多个天线单位，其特征在于，具有：
TFT基板，其具有：第1电介质基板；多个TFT，其支撑于上述第1电介质基板；多个栅极总线；多个源极总线；以及多个贴片电极，其各自电连接到上述多个TFT中的对应的TFT的漏极电极；
缝隙基板，其具有：第2电介质基板；以及缝隙电极，其形成在上述第2电介质基板的第1主面上，具有与上述多个贴片电极对应地配置的多个缝隙；
液晶层，其设置在上述TFT基板与上述缝隙基板之间；以及
反射导电板，其以隔着电介质层与上述第2电介质基板的与上述第1主面相反的一侧的第2主面相对的方式配置，
上述缝隙电极具有：第1导电层，其包含铜；氧化物层，其形成在上述第1导电层上，包含氧化铜，具有5nm以下的厚度；以及第2导电层，其形成在上述氧化物层上，包含铜。
11.根据权利要求10所述的扫描天线，
上述缝隙电极在上述第1导电层之下还具有包含钛的下侧导电层。
12.根据权利要求10或11所述的扫描天线，
上述第1导电层的厚度为2μm以下。
13.根据权利要求10至12中的任意一项所述的扫描天线，
上述第1导电层的铜的含有率为95质量％以上。
14.根据权利要求10至13中的任意一项所述的扫描天线，
上述缝隙电极还具有：另外的氧化物层，其形成在上述第2导电层上，包含氧化铜，具有5nm以下的厚度；以及第3导电层，其形成在上述另外的氧化物层上，包含铜。
CN201880050784.5A 2017-08-09 2018-08-02 扫描天线和扫描天线的制造方法 Active CN110998965B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017154271 2017-08-09
JP2017-154271 2017-08-09
PCT/JP2018/029107 WO2019031392A1 (ja) 2017-08-09 2018-08-02 走査アンテナおよび走査アンテナの製造方法

Publications (2)

Publication Number Publication Date
CN110998965A true CN110998965A (zh) 2020-04-10
CN110998965B CN110998965B (zh) 2021-09-07

Family

ID=65271487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880050784.5A Active CN110998965B (zh) 2017-08-09 2018-08-02 扫描天线和扫描天线的制造方法

Country Status (3)

Country Link
US (1) US11349209B2 (zh)
CN (1) CN110998965B (zh)
WO (1) WO2019031392A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691409A (zh) * 2004-04-28 2005-11-02 夏普株式会社 天线装置、天线系统及广播接收装置
US8018375B1 (en) * 2010-04-11 2011-09-13 Broadcom Corporation Radar system using a projected artificial magnetic mirror
CN104409856A (zh) * 2014-12-25 2015-03-11 哈尔滨工业大学 基于单一调控方式的液晶定频扫描漏波天线
US20150318621A1 (en) * 2014-05-02 2015-11-05 AMI Research & Development, LLC Quasi tem dielectric travelling wave scanning array
CN105337033A (zh) * 2015-12-07 2016-02-17 电子科技大学 一种太赫兹波段基于人工微结构结合晶体管的反射天线
WO2017061526A1 (ja) * 2015-10-09 2017-04-13 シャープ株式会社 走査アンテナおよびその駆動方法
WO2017115672A1 (ja) * 2015-12-28 2017-07-06 シャープ株式会社 走査アンテナおよびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007295044A (ja) 2006-04-20 2007-11-08 Matsushita Electric Ind Co Ltd フェーズドアレイアンテナ
JP2007116573A (ja) 2005-10-24 2007-05-10 Toyota Central Res & Dev Lab Inc アレーアンテナ
US7466269B2 (en) 2006-05-24 2008-12-16 Wavebender, Inc. Variable dielectric constant-based antenna and array
JP2010252246A (ja) 2009-04-20 2010-11-04 Hitachi Maxell Ltd 平面アンテナ及び製造方法
AU2011314378A1 (en) 2010-10-15 2013-05-02 Searete Llc Surface scattering antennas
BR112016018882B1 (pt) 2014-02-19 2022-02-22 Kymeta Corporation Antena
CA2992093C (en) * 2015-07-13 2023-02-21 Weatherford Technology Holdings, Llc Expandable liner
JP6139043B1 (ja) 2015-10-09 2017-05-31 シャープ株式会社 Ｔｆｔ基板、それを用いた走査アンテナ、およびｔｆｔ基板の製造方法
US10811784B2 (en) * 2016-03-01 2020-10-20 Kymeta Corporation Broadband RF radial waveguide feed with integrated glass transition
US10374324B2 (en) * 2016-04-15 2019-08-06 Kymeta Corporation Antenna having MEMS-tuned RF resonators
CN110462841B (zh) * 2017-04-07 2023-06-02 夏普株式会社 Tft基板、具备tft基板的扫描天线以及tft基板的制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691409A (zh) * 2004-04-28 2005-11-02 夏普株式会社 天线装置、天线系统及广播接收装置
US8018375B1 (en) * 2010-04-11 2011-09-13 Broadcom Corporation Radar system using a projected artificial magnetic mirror
US20150318621A1 (en) * 2014-05-02 2015-11-05 AMI Research & Development, LLC Quasi tem dielectric travelling wave scanning array
CN104409856A (zh) * 2014-12-25 2015-03-11 哈尔滨工业大学 基于单一调控方式的液晶定频扫描漏波天线
WO2017061526A1 (ja) * 2015-10-09 2017-04-13 シャープ株式会社 走査アンテナおよびその駆動方法
CN105337033A (zh) * 2015-12-07 2016-02-17 电子科技大学 一种太赫兹波段基于人工微结构结合晶体管的反射天线
WO2017115672A1 (ja) * 2015-12-28 2017-07-06 シャープ株式会社 走査アンテナおよびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王志云等: ""虚拟仪器在雷达天线性能方向图测试中的应用"", 《仪器仪表学报》 *

Also Published As

Publication number Publication date
WO2019031392A1 (ja) 2019-02-14
US20210151883A1 (en) 2021-05-20
CN110998965B (zh) 2021-09-07
US11349209B2 (en) 2022-05-31

Similar Documents

Publication Publication Date Title
CN110011054B (zh) Tft基板、具备tft基板的扫描天线、及tft基板的制造方法
CN110098197B (zh) Tft基板、具备tft基板的扫描天线、以及tft基板的制造方法
US11239370B2 (en) TFT substrate and scanning antenna provided with TFT substrate
CN110943300B (zh) 扫描天线及tft基板
US11217611B2 (en) Scanned antenna and method for manufacturing same
US11431106B2 (en) TFT substrate, method for manufacturing TFT substrate, and scanned antenna
CN110914960B (zh) Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
CN110770882B (zh) Tft基板和具备tft基板的扫描天线
CN109616769B (zh) Tft基板、具有tft基板的扫描天线及tft基板的制造方法
CN110998965B (zh) 扫描天线和扫描天线的制造方法
TWI769421B (zh) 掃描天線及掃描天線的製造方法
CN109687144B (zh) Tft基板及具备tft基板的扫描天线
TWI769422B (zh) 掃描天線及掃描天線的製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant