CN110176202B - 信号处理电路及其驱动方法、显示面板及显示装置 - Google Patents

信号处理电路及其驱动方法、显示面板及显示装置 Download PDF

Info

Publication number
CN110176202B
CN110176202B CN201810338993.1A CN201810338993A CN110176202B CN 110176202 B CN110176202 B CN 110176202B CN 201810338993 A CN201810338993 A CN 201810338993A CN 110176202 B CN110176202 B CN 110176202B
Authority
CN
China
Prior art keywords
circuit
signal
input
reset
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810338993.1A
Other languages
English (en)
Other versions
CN110176202A (zh
Inventor
钟杰兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Mianyang BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Mianyang BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Mianyang BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810338993.1A priority Critical patent/CN110176202B/zh
Priority to PCT/CN2018/115253 priority patent/WO2019200901A1/zh
Priority to US16/470,659 priority patent/US11302260B2/en
Priority to EP18887201.4A priority patent/EP3783598A4/en
Publication of CN110176202A publication Critical patent/CN110176202A/zh
Application granted granted Critical
Publication of CN110176202B publication Critical patent/CN110176202B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Abstract

一种信号处理电路及其驱动方法、显示面板及显示装置，该信号处理电路包括分路电路和N个缓存电路。所述分路电路包括N个输出节点，所述N个缓存电路与所述N个输出节点分别连接。所述分路电路配置为响应于控制信号将输入信号在N个不同时刻分别输出到所述N个输出节点。所述缓存电路配置为将对应的输出节点接收的所述输入信号缓存并输出。N为大于等于2的整数。该信号处理电路可以延长显示面板中像素电路的补偿时间，兼容现有的像素电路和驱动芯片，可解决高更新率屏幕中像素电路补偿时间不足的问题，有助于提高显示质量。

Description

信号处理电路及其驱动方法、显示面板及显示装置
技术领域
本公开的实施例涉及一种信号处理电路及其驱动方法、显示面板及显示装置。
背景技术
随着显示技术的发展，各种显示屏得到了越来越广泛的应用。这些显示屏能为用户提供丰富多彩的画面和良好的视觉体验。显示屏主要包括液晶显示(Liquid CrystalDisplay,LCD)屏和有机发光二极管显示(Organic Light-Emitting Diode,OLED)屏，可以应用于手机、电视机、笔记本电脑、数码相机、仪器仪表、虚拟现实(Virtual Reality,VR)设备、增强现实(Augmented Reality,AR)设备等具有显示功能的电子装置中。
发明内容
本公开至少一个实施例提供一种信号处理电路，包括：分路电路，包括N个输出节点；N个缓存电路，与所述N个输出节点分别连接；其中，所述分路电路配置为响应于控制信号将输入信号在N个不同时刻分别输出到所述N个输出节点；所述缓存电路配置为将对应的输出节点接收的所述输入信号缓存并输出；N为大于等于2的整数。
例如，在本公开一实施例提供的信号处理电路中，所述缓存电路的第一端配置为和与之对应的所述输出节点连接，所述缓存电路的第二端配置为和第一电压端连接以接收第一电压。
例如，在本公开一实施例提供的信号处理电路中，所述缓存电路包括电容，所述电容的第一极作为所述缓存电路的第一端，所述电容的第二极作为所述缓存电路的第二端。
例如，在本公开一实施例提供的信号处理电路包括N个复位电路，其中，所述N个复位电路与所述N个输出节点分别连接，配置为响应于复位信号对各个缓存电路复位。
例如，在本公开一实施例提供的信号处理电路中，所述复位电路的控制端配置为和复位信号线连接以接收所述复位信号，所述复位电路的第一端配置为和对应的所述输出节点连接，所述复位电路的第二端配置为和第二电压端连接以接收第二电压。
例如，在本公开一实施例提供的信号处理电路中，所述复位电路包括复位晶体管，所述复位晶体管的栅极作为所述复位电路的控制端，所述复位晶体管的第一极作为所述复位电路的第一端，所述复位晶体管的第二极作为所述复位电路的第二端。
例如，在本公开一实施例提供的信号处理电路中，所述分路电路还包括输入端、N个输入控制端以及N个开关电路，所述N个开关电路与所述输入端连接，且分别与所述N个输出节点以及所述N个输入控制端一一对应连接，所述开关电路配置为响应于从对应的所述输入控制端接收的所述控制信号，将从所述输入端接收的所述输入信号输出到对应的所述输出节点。
例如，在本公开一实施例提供的信号处理电路中，所述开关电路包括开关晶体管，所述开关晶体管的栅极连接到对应的所述输入控制端，所述开关晶体管的第一极连接到所述输入端，所述开关晶体管的第二极连接到对应的所述输出节点。
例如，在本公开一实施例提供的信号处理电路中，N等于2，且所述N个输入控制端彼此连接以连接到相同的输入控制线。
例如，在本公开一实施例提供的信号处理电路中，所述N个开关电路包括第一开关电路和第二开关电路，所述分路电路还包括反相电路，所述第一开关电路和所述第二开关电路其中之一通过所述反相电路与所述N个输入控制端连接。
本公开至少一个实施例还提供一种显示面板，包括本公开任一实施例所述的信号处理电路和多条数据线，其中，所述多条数据线中的N条数据线分别连接到所述信号处理电路的N个缓存电路，所述输入信号为显示数据信号。
例如，在本公开一实施例提供的显示面板包括呈阵列分布的多个像素单元，其中，与所述信号处理电路连接的N条数据线连接到同一列像素单元，所述同一列像素单元包括N个像素单元组，每个像素单元组连接到同一条数据线。
例如，在本公开一实施例提供的显示面板中，N等于2，所述N个像素单元组包括第一像素单元组和第二像素单元组，所述第一像素单元组包括位于奇数行的像素单元，所述第二像素单元组包括位于偶数行的像素单元。
例如，在本公开一实施例提供的显示面板包括阵列基板，其中，所述信号处理电路设置在所述阵列基板上。
例如，在本公开一实施例提供的显示面板中，连接到同一个信号处理电路的N条数据线位于所述阵列基板的不同层。
例如，在本公开一实施例提供的显示面板包括至少一个栅极驱动电路，其中，所述栅极驱动电路配置为提供多个栅极扫描信号以对所述显示面板的像素单元进行行扫描，第M+1行的栅极扫描信号的脉冲时间与第M行的栅极扫描信号的脉冲时间部分重叠，M为大于0的整数。
本公开至少一个实施例还提供一种显示装置，包括本公开任一实施例所述的信号处理电路或本公开任一实施例所述的显示面板。
本公开至少一个实施例还提供一种信号处理电路的驱动方法，包括：提供所述控制信号和所述输入信号，使得所述分路电路响应于所述控制信号依次将所述输入信号在N个不同时刻分别输出到所述N个输出节点，并由所述缓存电路将所述输入信号缓存并输出。
本公开至少一个实施例还提供一种显示面板的驱动方法，包括：提供所述控制信号和所述显示数据信号，使得所述分路电路响应于所述控制信号依次将所述显示数据信号在N个不同时刻分别输出到所述N个输出节点，并由所述缓存电路将所述显示数据信号缓存并输出至对应的N条数据线。
例如，在本公开一实施例提供的显示面板的驱动方法包括：提供栅极扫描信号以对所述显示面板进行行扫描，相邻栅极扫描信号的脉冲时间彼此部分重叠。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为本公开一实施例提供的一种信号处理电路的示意框图；
图2为本公开一实施例提供的另一种信号处理电路的示意框图；
图3为本公开一实施例提供的另一种信号处理电路的示意框图；
图4为本公开一实施例提供的另一种信号处理电路的示意框图；
图5为本公开一实施例提供的一种信号处理电路的分路电路的示意框图；
图6为本公开一实施例提供的另一种信号处理电路的分路电路的示意框图；
图7为图2中所示的信号处理电路的一种具体实现示例的电路图；
图8为本公开一实施例提供的一种信号处理电路的缓存电路的一种具体实现示例的电路图；
图9为图4中所示的信号处理电路的一种具体实现示例的电路图；
图10A为图6中所示的信号处理电路的分路电路的一种具体实现示例的电路图；
图10B为图6中所示的信号处理电路的分路电路的另一种具体实现示例的电路图；
图11为本公开一实施例提供的一种信号处理电路的信号时序图；
图12为本公开一实施例提供的另一种信号处理电路的信号时序图；
图13为本公开一实施例提供的一种显示面板的示意框图；以及
图14为本公开一实施例提供的一种显示面板的信号时序图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
例如，显示屏的像素阵列通常包括多行栅线和与之交错的多列数据线。显示屏中的栅极驱动电路为像素阵列的多行栅线提供开关态电压信号，从而例如控制多行栅线依序打开，并且同时由数据线向像素阵列中对应行的像素单元提供数据信号(例如，像素单元中的像素电路在该数据信号的作用下进行补偿或充电)，以在各像素单元形成显示图像的各灰阶所需要的灰度电压，进而显示一帧图像。
近年来，高更新率(刷新率)的显示屏得到了越来越多的关注和应用。更新率是指显示屏在一定时间下对显示图像的重复扫描的次数。高更新率的显示屏可应用于电影播放、AR显示、VR显示、电子竞技等领域，能够改善动态画面因显示延迟的影响而造成的拖影现象，显示画面的稳定性好。
但是，高更新率会导致显示屏中的像素电路的补偿时间(充电时间)不足，造成画面品质严重下降，例如，产生显示波纹(mura)。以120Hz的有源矩阵有机发光二极管(Active-Matrix Organic Light Emitting Diode,AMOLED)显示屏为例，在该更新率下，像素电路可用的充电时间为3.3μs，仅为60Hz的AMOLED显示屏的充电时间的一半，其像素电路的补偿时间不足，会导致数据电压写入不充分，影响显示质量。
本公开至少一实施例提供一种信号处理电路及其驱动方法、显示面板及显示装置，该信号处理电路可以延长显示面板中像素电路的补偿时间，兼容现有的像素电路和驱动芯片，可解决高更新率屏幕中像素电路补偿时间不足的问题，有助于提高显示质量。
下面，将参考附图详细地说明本公开的实施例。应当注意的是，不同的附图中相同的附图标记将用于指代已描述的相同的元件。
本公开至少一实施例提供一种信号处理电路，该信号处理电路包括分路电路和N个缓存电路。所述分路电路包括N个输出节点，所述N个缓存电路与所述N个输出节点分别连接。所述分路电路配置为响应于控制信号将输入信号在N个不同时刻分别输出到所述N个输出节点。所述缓存电路配置为将对应的输出节点接收的所述输入信号缓存并输出。这里，N为大于等于2的整数。
图1为本公开一实施例提供的一种信号处理电路的示意框图。参考图1，该信号处理电路10包括分路电路(Demux电路)100和N个缓存电路200，N为大于等于2的整数。
如图1所示，分路电路100包括N个输出节点，例如Q1、Q2、…、QN。分路电路100配置为响应于接收的控制信号，将接收的输入信号在N个不同时刻分别输出到N个输出节点。例如，分路电路100与输入控制端Mx和输入端Input连接，配置为在输入控制端Mx提供的控制信号的控制下使输入端Input提供的输入信号在N个不同时刻分别输出到Q1、Q2、…、QN，在这N个不同时刻输入信号所代表的数据信息可以彼此不同。例如，输入端Input可以和设置在该信号处理电路10之外的数据驱动电路400连接，以接收数据驱动电路400提供的显示数据信号并作为输入信号。例如，数据驱动电路400可以是设置在显示装置中的数据驱动器或驱动芯片，配置为向多个像素单元提供显示数据信号，该显示数据信号即为上述输入信号。
需要说明的是，本公开的各实施例中，输出节点的数量不受限制，例如，可以为2个、3个、4个或任意个数，只需保证输出节点的数量大于等于2即可。例如，控制信号的数量不受限制，根据需要，可以为任意个数。相应地，输入控制端Mx的数量也不受限制，与控制信号的数量相等即可。
N个缓存电路200与N个输出节点分别连接，配置为将对应的输出节点接收的输入信号缓存并输出。例如，缓存电路200_1与第一输出节点Q1和第一输出端Out1连接，配置为将第一输出节点Q1接收的输入信号缓存并输出到第一输出端Out1，且在预定时间内维持该输出；缓存电路200_2与第二输出节点Q2和第二输出端Out2连接，配置为将第二输出节点Q2接收的输入信号缓存并输出到第二输出端Out2，且在预定时间内维持该输出，以此类推。例如，N个输出端Out1、Out2、…、OutN可以分别连接到N条数据线，以向像素单元提供输入的数据信号。例如，缓存电路200的数量等于输出节点的数量，从而保证两者一一对应连接。
图2为本公开一实施例提供的另一种信号处理电路的示意框图。参考图2，该信号处理电路10包括分路电路100、第一缓存电路210和第二缓存电路220。分路电路100包括第一输出节点Q1和第二输出节点Q2。
第一缓存电路210的第一端211配置为和与之对应的输出节点(即第一输出节点Q1)连接，第一缓存电路210的第二端212配置为和第一电压端VDC连接以接收第一电压。第二缓存电路220的第一端221配置为和与之对应的输出节点(即第二输出节点Q2)连接，第二缓存电路220的第二端222配置为和第一电压端VDC连接以接收第一电压。例如，第一电压端VDC为直流电压端，可以提供直流高电平信号(例如，VDD)，也可以提供直流低电平信号(例如，VSS)，本公开的实施例对此不作限制。分路电路100与图1中描述的分路电路100相类似，此处不再赘述。
当输入控制端Mx提供的控制信号为有效电平时，分路电路100在不同的时刻将输入端Input提供的输入信号分别输出到第一输出节点Q1和第二输出节点Q2。例如，在第一时刻，分路电路100响应于控制信号将输入信号输出到第一输出节点Q1，且在预定时间内维持该输出；之后，在第二时刻，分路电路100响应于控制信号将输入信号输出到第二输出节点Q2，且在预定时间内维持该输出；之后，在第三时刻，分路电路100响应于控制信号将输入信号又输出到第一输出节点Q1，且在预定时间内维持该输出。以此类推，在后续各个时刻，分路电路100采用这种方式将输入信号循环输出到第一输出节点Q1和第二输出节点Q2。第一缓存电路210将第一输出节点Q1接收的输入信号缓存并输出到第一输出端Out1，第二缓存电路220将第二输出节点Q2接收的输入信号缓存并输出到第二输出端Out2。
通过这种方式，输入信号被分解为2路子信号，且子信号的频率是输入信号的频率的一半，即子信号的周期是输入信号的周期的2倍。例如，将子信号提供给显示面板的像素单元以作为显示数据信号，像素单元中的像素电路响应于栅极扫描信号并在显示数据信号的作用下进行补偿或充电，从而可以使像素电路的补偿时间延长为原补偿时间的2倍，使数据电压写入更加充分，进而提高显示质量。需要说明的是，本公开的各实施例中，补偿时间的延长量与输入信号的频率以及输出节点和缓存电路的数量有关。在输入信号频率一定的情况下，可以根据实际需求设置输出节点和缓存电路的数量，从而使补偿时间的延长量满足需求。
图3为本公开一实施例提供的另一种信号处理电路的示意框图。参考图3，除了还进一步包括N个复位电路300外，该信号处理电路10和图1中描述的信号处理电路10基本上相同。在该实施例中，N个复位电路300与N个输出节点分别连接，配置为响应于复位信号线(复位信号端RST)提供的复位信号对各个缓存电路200复位。例如，复位电路300_1与复位信号端RST和第一输出节点Q1连接，复位电路300_2与复位信号端RST和第二输出节点Q2连接，以此类推。
需要说明的是，本公开的各实施例中，复位电路300的数量不受限制，可以根据输出节点和缓存电路200的数量而定。例如，复位电路300的数量等于输出节点和缓存电路200的数量，每一个复位电路300对与其对应连接的缓存电路200进行复位。
例如，显示面板工作时，每一帧图像的扫描时序包括空白时间和有效时间。在有效时间，像素单元的像素电路逐行扫描以显示图像；在空白时间，像素电路不进行扫描操作。例如，复位电路300在空白时间对各个缓存电路200进行复位，以使下一帧图像的显示数据信号更加准确地且更快地缓存到各个缓存电路200中，从而提高显示质量。例如，复位电路300可以在每一帧图像扫描开始前或者扫描结束后对各个缓存电路200进行复位，复位电路300也可以在特定时刻(例如，每一行像素单元的数据写入前)对对应的缓存电路200进行复位。
图4为本公开一实施例提供的另一种信号处理电路的示意框图。参考图4，除了还进一步包括第一复位电路310和第二复位电路320外，该实施例的信号处理电路10和图2中描述的信号处理电路10基本上相同。在该实施例中，第一复位电路310与第一输出节点Q1连接，配置为响应于复位信号线(复位信号端RST)提供的复位信号对第一缓存电路210复位。第二复位电路320与第二输出节点Q2连接，配置为响应于复位信号线(复位信号端RST)提供的复位信号对第二缓存电路220复位。
例如，第一复位电路310的第一端311配置为和第一输出节点Q1连接，第一复位电路310的第二端312配置为和第二电压端VSS连接以接收第二电压，第一复位电路310的控制端313配置为和复位信号线(复位信号端RST)连接以接收复位信号。第二复位电路320的第一端321配置为和第二输出节点Q2连接，第二复位电路320的第二端322配置为和第二电压端VSS连接以接收第二电压，第二复位电路320的控制端323配置为和复位信号线(复位信号端RST)连接以接收复位信号。例如，第二电压端VSS提供直流低电平信号(例如，接地)，将该直流低电平信号称作第二电压并作为复位电压；或者第二电压端VSS也可以提供直流高电平信号，例如，在第一电压端VDC提供直流高电平信号的情形下，第二电压端VSS等于第一电压端VDC。
当复位信号为有效电平时，第一复位电路310将第二电压端VSS和第一输出节点Q1电连接，第二复位电路320将第二电压端VSS和第二输出节点Q2电连接，从而可以对第一输出节点Q1、第一缓存电路210、第二输出节点Q2和第二缓存电路220复位。例如，可以在每一帧图像扫描开始前或者扫描结束后进行复位。当然，本公开的实施例不限于此，也可以根据实际需求在特定的时刻进行复位，例如，在对应的缓存电路缓存数据之前进行复位。通过复位，可以使输入信号(例如，显示数据信号)更加准确地、更快地缓存到第一缓存电路210和第二缓存电路220中，从而提高显示质量。
图5为本公开一实施例提供的一种信号处理电路的分路电路的示意框图。参考图5，分路电路100包括输入端Input、第一输入控制端MxO、第二输入控制端MxE、第一开关电路110和第二开关电路120。第一开关电路110与输入端Input、第一输出节点Q1和第一输入控制端MxO连接，配置为响应于从第一输入控制端MxO接收的第一控制信号，将从输入端Input接收的输入信号输出到第一输出节点Q1。第二开关电路120与输入端Input、第二输出节点Q2和第二输入控制端MxE连接，配置为响应于从第二输入控制端MxE接收的第二控制信号，将从输入端Input接收的输入信号输出到第二输出节点Q2。
当第一控制信号为有效电平(即可以使第一开关电路110导通的电平)时，第一开关电路110将第一输出节点Q1和输入端Input电连接，从而使输入信号输出到第一输出节点Q1。当第二控制信号为有效电平(即可以使第二开关电路120导通的电平)时，第二开关电路120将第二输出节点Q2和输入端Input电连接，从而使输入信号输出到第二输出节点Q2。例如，第一控制信号和第二控制信号交替为有效电平，从而使输入信号交替输出到第一输出节点Q1和第二输出节点Q2。
需要说明的是，本公开的各实施例中，开关电路的数量不受限制，可以根据实际需求而定。在本实施例的一个示例中，以2个开关电路(第一开关电路110和第二开关电路120)为例进行说明。例如，在其他示例中，分路电路100包括N个开关电路，相应地，输入控制端和输出节点也分别为N个，N个开关电路与输入端Input连接，且分别与N个输出节点以及N个输入控制端一一对应连接。N为大于等于2的整数。
图6为本公开一实施例提供的另一种信号处理电路的分路电路的示意框图。参考图6，除了输入控制端的连接方式不同以及还进一步包括反相电路130外，该实施例的分路电路100和图5中描述的分路电路100基本上相同。在该实施例中，第一输入控制端MxO和第二输入控制端MxE彼此连接，并且连接到相同的输入控制线(输入控制端Mx)，以接收相同的控制信号。第二开关电路120通过反相电路130与第二输入控制端MxE连接。也即是，第二开关电路120接收到的控制信号与第一开关电路110接收到的控制信号彼此反相，从而实现对第一开关电路110和第二开关电路120的交替控制。
例如，当第一输入控制端MxO和第二输入控制端MxE的控制信号为有效电平(即使第一开关电路110导通的电平)时，第一开关电路110将第一输出节点Q1和输入端Input电连接，而此时通过反相电路130的作用，第二开关电路120接收到的控制信号为无效电平(即使第二开关电路120截止的电平)，从而使第二输出节点Q2和输入端Input断开。当第一输入控制端MxO和第二输入控制端MxE的控制信号为无效电平时，第一开关电路110使第一输出节点Q1和输入端Input断开，而此时通过反相电路130的作用，第二开关电路120接收到的控制信号为有效电平，从而使第二输出节点Q2和输入端Input电连接。
通过这种方式，采用1个控制信号就实现了对第一开关电路110和第二开关电路120的交替控制，可以简化电路的控制方式，减少信号数量，避免信号之间的相互干扰，从而增强第一输出节点Q1和第二输出节点Q2的信号隔离度。需要说明的是，本公开的各实施例中，反相电路130的设置方式不受限制，反相电路130可以与第一开关电路110和第二开关电路120之中的任意一个连接，这可以根据实际需求而定，例如，根据控制信号和开关电路之间的匹配关系而定。
图7为图2中所示的信号处理电路的一种具体实现示例的电路图。在下面的描述中，除非特殊说明，均以各晶体管为P型晶体管为例进行说明，但这并不构成对本公开实施例的限制。参考图7，该信号处理电路10包括第一晶体管T1、第二晶体管T2、第一电容C1和第二电容C2。
例如，分路电路100包括第一开关电路110和第二开关电路120。如图7所示，第一开关电路110可以实现为第一晶体管T1，第一晶体管T1作为开关晶体管。第一晶体管T1的栅极连接到第一输入控制端MxO，第一晶体管T1的第一极连接到输入端Input，第一晶体管T1的第二极连接到第一输出节点Q1。第二开关电路120可以实现为第二晶体管T2，第二晶体管T2作为开关晶体管。第二晶体管T2的栅极连接到第二输入控制端MxE，第二晶体管T2的第一极连接到输入端Input，第二晶体管T2的第二极连接到第二输出节点Q2。当第一输入控制端MxO提供的第一控制信号和第二输入控制端MxE提供的第二控制信号交替为有效电平时，第一晶体管T1和第二晶体管T2交替导通，从而使输入端Input的输入信号交替输出至第一输出节点Q1和第二输出节点Q2。
第一缓存电路210可以实现为第一电容C1。第一电容C1的第一极作为第一缓存电路210的第一端211连接到第一输出节点Q1，第一电容C1的第二极作为第一缓存电路210的第二端212连接到第一电压端VDC。第一电容C1可以缓存第一输出节点Q1接收的输入信号，并将该输入信号输出到第一输出端Out1。
第二缓存电路220可以实现为第二电容C2。第二电容C2的第一极作为第二缓存电路220的第一端221连接到第二输出节点Q2，第二电容C2的第二极作为第二缓存电路220的第二端222连接到第一电压端VDC。第二电容C2可以缓存第二输出节点Q2接收的输入信号，并将该输入信号输出到第二输出端Out2。
例如，在显示面板中，由于布线的影响，缓存电路200可以实现为如图8所示的电路结构，在该实施例中，以第一缓存电路210为例进行说明。参考图8，第一缓存电路210包括第一子电容C11、第二子电容C12和电阻R。第一子电容C11的第一极连接到第一子节点Q11，第一子电容C11的第二极连接到第一电压端VDC。第二子电容C12的第一极连接到第二子节点Q12，第二子电容C12的第二极连接到第一电压端VDC。电阻R的第一极连接到第一子节点Q11，电阻R的第二极连接到第二子节点Q12。分路电路100响应于控制信号将输入信号输出到第一子节点Q11，第一缓存电路210将该输入信号缓存并通过第二子节点Q12输出到第一输出端Out1。
例如，第一子电容C11为通过工艺制程制作在显示面板上的电容器件，例如通过制作专门的电容电极来实现电容器件，该电容电极可以通过金属层、半导体层(例如掺杂多晶硅)等实现。例如，第二子电容C12为显示面板中数据线之间的寄生电容，可以通过数据线本身与其他器件、线路来实现。例如，电阻R为显示面板中数据线自身的电阻，而并非实际存在的电阻器件。
需要说明的是，本公开的各实施例中，各个缓存电路200中的寄生电容(第二子电容C12)的电容值可能相同，也可能不同，这与显示面板中数据线的布线方式有关。因此，为了保证各个缓存电路200的输出信号的基准一致，各个缓存电路200中的第一子电容C11的电容值会根据相应的寄生电容的电容值而调整，即各个缓存电路200中的第一子电容C11的电容值可能相同，也可能不同。例如，在其他示例中，通过调整数据线的布线方式，使缓存电路200中的寄生电容满足电容值的需求，因此可以省略第一子电容C11，仅靠寄生电容就可以实现对输入信号的缓存。在这种情形下，缓存电路200中无特别制作的电容器件，无需通过工艺制程制作，因此可以降低成本，提高生产效率。
图9为图4中所示的信号处理电路的一种具体实现示例的电路图。参考图9，除了还进一步包括第三晶体管T3和第四晶体管T4外，该实施例的信号处理电路10和图7中描述的信号处理电路10基本上相同。在该实施例中，第一复位电路310可以实现为第三晶体管T3，第三晶体管T3作为复位晶体管。第三晶体管T3的第一极作为第一复位电路310的第一端311连接到第一输出节点Q1，第三晶体管T3的第二极作为第一复位电路310的第二端312连接到第二电压端VSS，第三晶体管T3的栅极作为第一复位电路310的控制端313连接到复位信号线(复位信号端RST)。第三晶体管T3在复位信号为有效电平时导通，将第一输出节点Q1和第二电压端VSS电连接，从而可以对第一缓存电路210(第一电容C1)进行复位。
第二复位电路320可以实现为第四晶体管T4，第四晶体管T4作为复位晶体管。第四晶体管T4的第一极作为第二复位电路320的第一端321连接到第二输出节点Q2，第四晶体管T4的第二极作为第二复位电路320的第二端322连接到第二电压端VSS，第四晶体管T4的栅极作为第二复位电路320的控制端323连接到复位信号线(复位信号端RST)。第四晶体管T4在复位信号为有效电平时导通，将第二输出节点Q2和第二电压端VSS电连接，从而可以对第二缓存电路220(第二电容C2)进行复位。
图10A为图6中所示的信号处理电路的分路电路的一种具体实现示例的电路图。在该实施例中，分路电路100中的第一分路电路110和第二分路电路120和图7中描述的电路基本上相同，此处不再赘述。参考图10A，反相电路130可以实现为第五晶体管T5和第六晶体管T6。第五晶体管T5的栅极和第六晶体管T6的栅极相连并连接到第二输入控制端MxE，第五晶体管T5的第一极连接到第三电压端VDD以接收第三电压，第五晶体管T5的第二极和第六晶体管T6的第一极相连并连接到第二晶体管T2的栅极，第六晶体管T6的第二极连接到第二电压端VSS。第一输入控制端MxO和第二输入控制端MxE彼此相连，并连接到相同的输入控制线(输入控制端Mx)，以接收相同的控制信号。例如，第三电压端VDD提供直流高电平信号，将该直流高电平信号称为第三电压。
例如，当第一输入控制端MxO和第二输入控制端MxE的控制信号为低电平时，第一晶体管T1导通。此时，第五晶体管T5也导通，使第三电压端VDD和第二晶体管T2的栅极电连接，从而使第二晶体管T2的栅极接收高电平信号，第二晶体管T2截止。需要注意的是，第六晶体管T6为N型晶体管，此时第六晶体管T6截止。
当第一输入控制端MxO和第二输入控制端MxE的控制信号为高电平时，第一晶体管T1截止。此时，第六晶体管T6导通，使第二电压端VSS和第二晶体管T2的栅极电连接，从而使第二晶体管T2的栅极接收低电平信号，第二晶体管T2导通。此时，第五晶体管T5截止。
图10B为图6中所示的信号处理电路的分路电路的另一种具体实现示例的电路图。在该实施例中，分路电路100中的第一分路电路110和第二分路电路120分别为不同类型的晶体管，例如，第一晶体管T1为P型晶体管，第二晶体管T2为N型晶体管。第一输入控制端MxO和第二输入控制端MxE彼此相连，并连接到相同的输入控制线(输入控制端Mx)，以接收相同的控制信号。例如，当控制信号为低电平时，第一晶体管T1导通，第二晶体管T2截止；当控制信号为高电平时，第一晶体管T1截止，第二晶体管T2导通。
通过上述这些方式，可以对第一输入控制端MxO和第二输入控制端MxE的控制信号进行反相变换，仅采用1个控制信号就可以实现对第一晶体管T1和第二晶体管T2的控制，从而简化电路的控制方式，减少信号数量，避免信号之间的相互干扰，进而增强第一输出节点Q1和第二输出节点Q2的信号隔离度。
需要注意的是，在本公开的各个实施例的说明中，N个输出节点(Q1、Q2、…、QN)并非表示实际存在的部件，而是表示电路图中相关电连接的汇合点。
需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管、场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。
另外，除第六晶体管T6外，在本公开的实施例中的晶体管均以P型晶体管为例进行说明，此时，晶体管的第一极是源极，第二极是漏极。需要说明的是，本公开包括但不限于此。例如，本公开的实施例提供的信号处理电路10中的一个或多个晶体管也可以采用N型晶体管，此时，晶体管第一极是漏极，第二极是源极，只需将选定类型的晶体管的各极参照本公开的实施例中的相应晶体管的各极相应连接即可。当采用N型晶体管时，可以采用氧化铟镓锌(Indium Gallium Zinc Oxide，IGZO)作为薄膜晶体管的有源层，相对于采用低温多晶硅(Low Temperature Poly Silicon，LTPS)或非晶硅(例如氢化非晶硅)作为薄膜晶体管的有源层，可以有效减小晶体管的尺寸以及防止漏电流。
图11为本公开一实施例提供的一种信号处理电路的信号时序图。下面结合图11所示的信号时序图，对图7所示的信号处理电路10的工作原理进行说明，并且这里以各个晶体管为P型晶体管为例进行说明，但是本公开的实施例不限于此。
例如，信号处理电路10工作时，提供控制信号(第一输入控制端MxO和第二输入控制端MxE提供)和输入信号(输入端Input提供)，使得分路电路100响应于控制信号依次将输入信号在2个不同时刻分别输出到2个输出节点(第一输出节点Q1和第二输出节点Q2)，并由第一缓存电路210将第一输出节点Q1接收的输入信号缓存并输出到第一输出端Out1，由第二缓存电路220将第二输出节点Q2接收的输入信号缓存并输出到第二输出端Out2。在图11所示的第一阶段1和第二阶段2中，该信号处理电路10可以分别进行如下操作。
在第一阶段1，第一输入控制端MxO提供低电平信号，第一晶体管T1导通，使该时刻的输入信号输出到第一输出节点Q1。例如，该时刻的输入信号为第一数据data1。第一电容C1将第一数据data1缓存并可在预定时间内输出该第一数据data1。第二输入控制端MxE提供高电平信号，第二晶体管T2截止，第二输出节点Q2保持上一阶段的信号或被复位后的信号。
在第二阶段2，第二输入控制端MxE提供低电平信号，第二晶体管T2导通，使该时刻的输入信号输出到第二输出节点Q2。例如，该时刻的输入信号为第二数据data2。第二电容C2将第二数据data2缓存并可在预定时间内输出该第二数据data2。第一输入控制端MxO提供高电平信号，第一晶体管T1截止，第一输出节点Q1保持上一阶段的信号(即第一数据data1)或被复位后的信号。
在后续各个阶段，在第一输入控制端MxO和第二输入控制端MxE的控制信号的控制下，第一晶体管T1和第二晶体管T2将输入信号交替输出至第一输出节点Q1和第二输出节点Q2，从而使输入信号分解为2路子信号，且第一输出节点Q1和第二输出节点Q2的信号频率为输入信号的频率的一半，即第一输出节点Q1和第二输出节点Q2的信号周期为输入信号的周期的2倍。
例如，将第一输出节点Q1和第二输出节点Q2的信号提供给显示面板的像素单元以作为显示数据信号，像素单元中的像素电路响应于栅极扫描信号并根据该显示数据信号进行补偿或充电，从而可以使像素电路的补偿时间延长为原补偿时间的2倍，使数据电压写入更加充分，进而提高显示质量。例如，当输入信号为120Hz时，第一输出节点Q1和第二输出节点Q2的信号分别为60Hz。在显示数据信号为120Hz的频率时，传统的像素电路的补偿时间为3.3μs。该信号处理电路10提供给像素单元的显示数据信号的频率为60Hz，因此补偿时间为6.5μs，补偿时间得到延长。当然，本公开的实施例不限于此，输入信号(例如，显示数据信号)可以为任意频率。例如，输入信号可以为120Hz、90Hz、60Hz或其他适用的频率，以兼容常规的高更新率屏幕、AR/VR显示等。例如，通过输入信号的频率和输出节点数量的配合，可以根据需求调节补偿时间的延长量。例如，在其他示例中，输入信号为120Hz，输出节点为3个，则各个输出节点的信号频率为40Hz，以使补偿时间进一步延长。
图12为本公开一实施例提供的另一种信号处理电路的信号时序图。下面结合图12所示的信号时序图，对图9所示的信号处理电路10在复位阶段0的工作原理进行说明。
在复位阶段0，复位信号端RST提供低电平信号，第三晶体管T3和第四晶体管T4均导通，使第一输出节点Q1和第二输出节点Q2分别和第二电压端VSS电连接，从而对第一电容C1和第二电容C2复位，使第一输出节点Q1和第二输出节点Q2的信号为低电平。例如，第一输入控制端MxO和第二输入控制端MxE均提供高电平信号，使第一晶体管T1和第二晶体管T2均截止。
例如，可以在每一帧图像扫描开始前或者扫描结束后进行复位，也可以根据实际需求在特定的时刻进行复位。通过复位，可以使输入信号(例如，显示数据信号)更加准确地缓存到第一电容C1和第二电容C2中，从而提高显示质量。
本公开至少一实施例还提供一种显示面板，包括本公开任一实施例所述的信号处理电路和多条数据线。所述多条数据线中的N条数据线分别连接到所述信号处理电路的N个缓存电路，所述输入信号为显示数据信号。该显示面板可以延长像素电路的补偿时间，兼容现有的像素电路和驱动芯片，可解决高更新率屏幕中像素电路补偿时间不足的问题，有助于提高显示质量。
图13为本公开一实施例提供的一种显示面板的示意框图。参考图13，该显示面板20包括阵列基板500、多个信号处理电路10、多条数据线510以及呈阵列分布的多个像素单元P。例如，信号处理电路10、数据线510和像素单元P均设置在阵列基板500上。信号处理电路10为本公开任一实施例所述的信号处理电路。
例如，多条数据线510中的N条数据线分别连接到信号处理电路10的N个缓存电路。与信号处理电路10连接的N条数据线510连接到同一列像素单元P。同一列像素单元P包括N个像素单元组，每个像素单元组连接到同一条数据线510。例如，N个像素单元组中的像素单元P在列方向上依序交替排列。
在该实施例中，N等于2，即连接到同一个信号处理电路10的2条数据线510包括第一数据线511和第二数据线512。第一数据线511连接到第一缓存电路210，第二数据线512连接到第二缓存电路220。第一数据线511和第二数据线512连接到同一列像素单元P。同一列像素单元P包括2个像素单元组，即第一像素单元组和第二像素单元组。第一像素单元组包括位于奇数行的像素单元P，第二像素单元组包括位于偶数行的像素单元P。
例如，信号处理电路10还通过引线D1等与设置在阵列基板500之外的数据驱动电路400和控制电路(例如时序控制器T-CON)600连接，以分别从数据驱动电路400接收输入信号以及从控制电路600接收控制信号。例如，上述输入信号为显示数据信号。数据驱动电路400配置为向各列像素单元P提供显示数据信号。例如，数据驱动电路400可以是驱动芯片或数据驱动器。数据驱动电路400将提供给各列像素单元P的显示数据信号分别提供给与各列像素单元P对应连接的信号处理电路10。控制电路600配置为向信号处理电路10提供控制信号，例如，将2个控制信号分别提供给第一输入控制端MxO和第二输入控制端MxE。例如，多个信号处理电路10的第一输入控制端MxO连接到同一条信号线以接收同一个第一控制信号，多个信号处理电路10的第二输入控制端MxE连接到同一条信号线以接收同一个第二控制信号。例如，控制电路600也可以设置在阵列基板500上，或者集成到数据驱动电路400中。
例如，连接到同一个信号处理电路10的N条数据线510位于阵列基板500的不同层。在该实施例中，N等于2，即第一数据线511和第二数据线512位于阵列基板500的不同层。这种设置方式可以减小数据线之间的信号干扰，并且不会增加阵列基板的工艺难度，有助于实现高像素密度(Pixels PerInch,PPI)。例如，在一个示例中，在传统的阵列基板的数据线层制作第一数据线511，并增加一层绝缘层和一层金属层，在该金属层制作第二数据线512。这种方式可以有效减小第一数据线511和第二数据线512之间的信号干扰，并且不影响原有的数据线层的制作工艺。
需要说明的是，本公开的各实施例中，N条数据线510的相对位置关系不受限制，可以N条数据线510均位于不同层，也可以N条数据线510中的部分数据线510位于不同层。N条数据线510的上下层叠关系不受限制，可以根据显示面板的实际布线方式而定。当然，在工艺条件允许的情形下，N条数据线510也可以设置在同一层，可以简化制作工艺，减小面板厚度。
例如，显示面板20还包括栅极驱动电路700，多个像素单元P与栅极驱动电路700连接。栅极驱动电路700配置为提供多个栅极扫描信号以对显示面板20的像素单元P进行行扫描。栅极驱动电路700的数量不受限制，可以根据实际需求而定。例如，在其他示例中，显示面板20包括2个栅极驱动电路700，分别设置在显示面板20的两侧，以实现双边驱动。例如，设置在显示面板20一侧的栅极驱动电路700配置为驱动奇数行栅线，而设置在显示面板20另一侧的栅极驱动电路700配置为驱动偶数行栅线。
需要说明的是，本公开的各实施例中，栅极驱动电路700的设置方式不受限制，可以根据实际需求而定。例如，栅极驱动电路700可以是设置在阵列基板500之外的栅极驱动器。例如，栅极驱动电路700也可以设置在阵列基板500上，以构成GOA电路(Gate-driver OnArray)，从而减少显示面板20与其他部件的引线数量。
例如，为了配合第一缓存电路210和第二缓存电路220输出的显示数据信号，相邻行的栅极扫描信号的脉冲时间部分重叠，即第M+1行的栅极扫描信号的脉冲时间与第M行的栅极扫描信号的脉冲时间部分重叠，M为大于0的整数。
图14为本公开一实施例提供的一种显示面板的信号时序图。下面结合图14所示的信号时序图，对图13所示的显示面板20的工作原理进行说明。显示面板20中的信号处理电路10的工作原理与图7中所示的信号处理电路10的工作原理类似，此处不再赘述。
在第一阶段1和第二阶段2，信号处理电路10在控制信号的控制下，将来自数据驱动电路400的显示数据信号分别输出到第一输出节点Q1和第二输出节点Q2，第一缓存电路210和第二缓存电路220分别将从引线D1接收到的显示数据信号缓存并输出到第一数据线511(DO1)和第二数据线512(DE1)。第一数据线511将第一输出节点Q1的信号提供给第一像素单元组(位于奇数行的像素单元P)，第二数据线512将第二输出节点Q2的信号提供给第二像素单元组(位于偶数行的像素单元P)。在后续各个阶段，以此方式将显示数据信号交替提供给第一像素单元组和第二像素单元组。
栅极驱动电路700提供多个栅极扫描信号(G1、G2、G3等)，以对多个像素单元P进行行扫描。在第一阶段1和第二阶段2，第一行栅极扫描信号G1为低电平，使第一行像素单元P打开，并在第一数据线511(DO1)提供的显示数据信号的作用下进行补偿或充电。在第二阶段2和第三阶段3，第二行栅极扫描信号G2为低电平，使第二行像素单元P打开，并在第二数据线512(DE1)提供的显示数据信号的作用下进行补偿或充电。在后续各个阶段，以此方式分别对位于奇数行的像素单元P和位于偶数行的像素单元P进行补偿或充电。
例如，在该示例中，栅极扫描信号的脉冲时间t1等于显示数据信号周期t2的2倍，以尽量延长补偿时间或充电时间。例如，第M+1行的栅极扫描信号的脉冲时间与第M行的栅极扫描信号的脉冲时间部分重叠，重叠时间为t3。例如，重叠时间t3等于显示数据信号周期t2，即重叠时间t3等于脉冲时间t1的1/2。在这种方式下，像素单元P中的像素电路的补偿时间延长为原补偿时间的2倍。例如，在其他示例中，同一列像素单元P包括N个像素单元组时，重叠时间t3为脉冲时间t1的(N-1)/N，从而使像素单元P中的像素电路的补偿时间延长为原补偿时间的N倍。上述方式可以使数据电压写入更加充分，进而提高显示质量。
本公开至少一实施例还提供一种显示装置，包括本公开任一实施例所述的信号处理电路10或本公开任一实施例所述的显示面板20。该显示装置可以延长像素电路的补偿时间，兼容现有的像素电路和驱动芯片，可解决高更新率屏幕中像素电路补偿时间不足的问题，有助于提高显示质量。
例如，该显示装置可以为液晶面板、液晶电视、显示器、OLED面板、OLED电视、电子纸显示装置、手机、平板电脑、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本公开的实施例对此不作限制。显示装置的技术效果可以参考上述实施例中关于信号处理电路10和显示面板20的相应描述，此处不再赘述。
本公开至少一实施例还提供一种信号处理电路的驱动方法，可以用于驱动本公开任一实施例所述的信号处理电路10。利用该驱动方法，可以延长像素电路的补偿时间，兼容现有的像素电路和驱动芯片，可解决高更新率屏幕中像素电路补偿时间不足的问题，有助于提高显示质量。
例如，在一个示例中，该信号处理电路的驱动方法包括如下操作：
提供控制信号和输入信号，使得分路电路100响应于控制信号依次将输入信号在N个不同时刻分别输出到N个输出节点，并由缓存电路200将输入信号缓存并输出，N为大于等于2的整数。
本公开至少一实施例还提供一种显示面板的驱动方法，可以用于驱动本公开任一实施例所述的显示面板20。利用该驱动方法，可以延长像素电路的补偿时间，兼容现有的像素电路和驱动芯片，可解决高更新率屏幕中像素电路补偿时间不足的问题，有助于提高显示质量。
例如，在一个示例中，该显示面板的驱动方法包括如下操作：
提供控制信号和显示数据信号，使得分路电路100响应于控制信号依次将显示数据信号在N个不同时刻分别输出到N个输出节点，并由缓存电路200将显示数据信号缓存并输出至对应的N条数据线510，N为大于等于2的整数。
例如，该显示面板的驱动方法还包括：
提供栅极扫描信号以对显示面板20进行行扫描，相邻栅极扫描信号的脉冲时间彼此部分重叠。
需要说明的是，关于信号处理电路的驱动方法和显示面板的驱动方法的详细描述以及技术效果可以参考本公开的实施例中对于信号处理电路10和显示面板20的工作原理的描述，此处不再赘述。
有以下几点需要说明：
(1)本公开实施例附图只涉及到本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (17)

1.一种信号处理电路，包括：
分路电路，包括N个输出节点；
N个缓存电路，与所述N个输出节点分别连接；
其中，所述分路电路配置为响应于控制信号将输入信号在N个不同时刻分别输出到所述N个输出节点；
所述缓存电路配置为将对应的输出节点接收的所述输入信号缓存并输出；
每个所述缓存电路输出的信号的周期为所述输入信号的周期的N倍；以及
所述分路电路还包括输入端、N个输入控制端以及N个开关电路，所述N个开关电路与所述输入端连接，且分别与所述N个输出节点以及所述N个输入控制端一一对应连接，
所述开关电路配置为响应于从对应的所述输入控制端接收的所述控制信号，将从所述输入端接收的所述输入信号输出到对应的所述输出节点，
N等于2，且所述N个输入控制端彼此连接以连接到相同的输入控制线，
所述N个开关电路包括第一开关电路和第二开关电路，所述分路电路还包括反相电路，所述第一开关电路和所述第二开关电路其中之一通过所述反相电路与所述N个输入控制端连接。
2.根据权利要求1所述的信号处理电路，其中，所述缓存电路的第一端配置为和与之对应的所述输出节点连接，所述缓存电路的第二端配置为和第一电压端连接以接收第一电压。
3.根据权利要求2所述的信号处理电路，其中，所述缓存电路包括电容，所述电容的第一极作为所述缓存电路的第一端，所述电容的第二极作为所述缓存电路的第二端。
4.根据权利要求1所述的信号处理电路，还包括N个复位电路，其中，所述N个复位电路与所述N个输出节点分别连接，配置为响应于复位信号对各个缓存电路复位。
5.根据权利要求4所述的信号处理电路，其中，所述复位电路的控制端配置为和复位信号线连接以接收所述复位信号，所述复位电路的第一端配置为和对应的所述输出节点连接，所述复位电路的第二端配置为和第二电压端连接以接收第二电压。
6.根据权利要求5所述的信号处理电路，其中，所述复位电路包括复位晶体管，所述复位晶体管的栅极作为所述复位电路的控制端，所述复位晶体管的第一极作为所述复位电路的第一端，所述复位晶体管的第二极作为所述复位电路的第二端。
7.根据权利要求1所述的信号处理电路，其中，所述开关电路包括开关晶体管，所述开关晶体管的栅极连接到对应的所述输入控制端，所述开关晶体管的第一极连接到所述输入端，所述开关晶体管的第二极连接到对应的所述输出节点。
8.一种显示面板，包括如权利要求1-7任一所述的信号处理电路和多条数据线，其中，所述多条数据线中的N条数据线分别连接到所述信号处理电路的N个缓存电路，所述输入信号为显示数据信号。
9.根据权利要求8所述的显示面板，还包括呈阵列分布的多个像素单元，其中，与所述信号处理电路连接的N条数据线连接到同一列像素单元，所述同一列像素单元包括N个像素单元组，每个像素单元组连接到同一条数据线。
10.根据权利要求9所述的显示面板，其中，所述N个像素单元组包括第一像素单元组和第二像素单元组，
所述第一像素单元组包括位于奇数行的像素单元，所述第二像素单元组包括位于偶数行的像素单元。
11.根据权利要求8所述的显示面板，还包括阵列基板，其中，所述信号处理电路设置在所述阵列基板上。
12.根据权利要求11所述的显示面板，其中，连接到同一个信号处理电路的N条数据线位于所述阵列基板的不同层。
13.根据权利要求10所述的显示面板，还包括至少一个栅极驱动电路，其中，所述栅极驱动电路配置为提供多个栅极扫描信号以对所述显示面板的像素单元进行行扫描，
第M+1行的栅极扫描信号的脉冲时间与第M行的栅极扫描信号的脉冲时间部分重叠，M为大于0的整数。
14.一种显示装置，包括如权利要求1-7任一所述的信号处理电路或如权利要求8-13任一所述的显示面板。
15.一种如权利要求1-7任一所述的信号处理电路的驱动方法，包括：
提供所述控制信号和所述输入信号，使得所述分路电路响应于所述控制信号依次将所述输入信号在N个不同时刻分别输出到所述N个输出节点，并由所述缓存电路将所述输入信号缓存并输出。
16.一种如权利要求8-13任一所述的显示面板的驱动方法，包括：
提供所述控制信号和所述显示数据信号，使得所述分路电路响应于所述控制信号依次将所述显示数据信号在N个不同时刻分别输出到所述N个输出节点，并由所述缓存电路将所述显示数据信号缓存并输出至对应的N条数据线。
17.根据权利要求16所述的驱动方法，还包括：
提供栅极扫描信号以对所述显示面板进行行扫描，相邻栅极扫描信号的脉冲时间彼此部分重叠。
CN201810338993.1A 2018-04-16 2018-04-16 信号处理电路及其驱动方法、显示面板及显示装置 Active CN110176202B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201810338993.1A CN110176202B (zh) 2018-04-16 2018-04-16 信号处理电路及其驱动方法、显示面板及显示装置
PCT/CN2018/115253 WO2019200901A1 (zh) 2018-04-16 2018-11-13 信号处理电路及其驱动方法、显示面板及其驱动方法及显示装置
US16/470,659 US11302260B2 (en) 2018-04-16 2018-11-13 Signal processing circuit and driving method thereof, display panel and driving method thereof and display device
EP18887201.4A EP3783598A4 (en) 2018-04-16 2018-11-13 SIGNAL PROCESSING CIRCUIT AND DRIVER METHOD THEREFOR, DISPLAY PANEL AND DRIVER METHOD THEREOF, AND DISPLAY DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810338993.1A CN110176202B (zh) 2018-04-16 2018-04-16 信号处理电路及其驱动方法、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN110176202A CN110176202A (zh) 2019-08-27
CN110176202B true CN110176202B (zh) 2021-04-06

Family

ID=67688914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810338993.1A Active CN110176202B (zh) 2018-04-16 2018-04-16 信号处理电路及其驱动方法、显示面板及显示装置

Country Status (4)

Country Link
US (1) US11302260B2 (zh)
EP (1) EP3783598A4 (zh)
CN (1) CN110176202B (zh)
WO (1) WO2019200901A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112837657A (zh) * 2019-11-22 2021-05-25 敦泰电子股份有限公司 提高显示设备刷新率的驱动方法以及使用其的显示设备
CN110930889B (zh) * 2019-12-27 2022-07-22 厦门天马微电子有限公司 一种显示面板及其驱动方法、显示装置
CN112965306B (zh) * 2021-03-01 2022-02-18 惠科股份有限公司 显示面板和显示装置
CN113066417B (zh) * 2021-03-25 2023-01-17 重庆惠科金渝光电科技有限公司 栅极驱动电路、驱动装置和显示装置
KR20220149859A (ko) * 2021-04-30 2022-11-09 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0275140A2 (en) * 1987-01-09 1988-07-20 Hitachi, Ltd. Method and circuit for scanning capacitive loads
CN1432989A (zh) * 2002-01-14 2003-07-30 Lg.飞利浦Lcd有限公司 用于驱动液晶显示器的装置和方法
CN1447302A (zh) * 2002-03-21 2003-10-08 三星Sdi株式会社 显示器及其驱动方法
CN1766974A (zh) * 2004-10-13 2006-05-03 三星Sdi株式会社 有机发光显示器
CN1987990A (zh) * 2005-12-22 2007-06-27 株式会社日立显示器 显示装置
CN104008721A (zh) * 2013-02-27 2014-08-27 三星显示有限公司 有机发光二极管显示器及其驱动方法
CN105469765A (zh) * 2016-01-04 2016-04-06 武汉华星光电技术有限公司 多路复用型显示驱动电路
CN106504698A (zh) * 2015-09-07 2017-03-15 三星显示有限公司 显示设备及其驱动方法
KR20180000797A (ko) * 2016-06-23 2018-01-04 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815897B1 (ko) * 2001-10-13 2008-03-21 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100815898B1 (ko) * 2001-10-13 2008-03-21 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동 장치 및 방법
CN1413737A (zh) 2002-09-26 2003-04-30 北京雅润泽科技有限公司 室内空气净化用无源(羟基)负离子发生材料及其应用
KR100529076B1 (ko) * 2003-11-10 2005-11-15 삼성에스디아이 주식회사 역다중화 장치 및 이를 이용한 디스플레이 장치
KR100578806B1 (ko) * 2004-06-30 2006-05-11 삼성에스디아이 주식회사 역다중화 장치와, 이를 이용한 표시 장치 및 그 표시 패널
KR100604900B1 (ko) * 2004-09-14 2006-07-28 삼성전자주식회사 평판 표시 장치의 시분할 구동 방법 및 소스 드라이버
TWI385633B (zh) 2008-03-06 2013-02-11 Novatek Microelectronics Corp 用於一液晶顯示器之驅動裝置及其相關輸出致能訊號轉換裝置
US8188898B2 (en) * 2009-08-07 2012-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits, liquid crystal display (LCD) drivers, and systems
KR102390958B1 (ko) * 2015-06-22 2022-04-27 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN109427292B (zh) 2018-02-02 2021-04-02 京东方科技集团股份有限公司 一种信号控制装置及方法、显示控制装置及方法、显示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0275140A2 (en) * 1987-01-09 1988-07-20 Hitachi, Ltd. Method and circuit for scanning capacitive loads
CN1432989A (zh) * 2002-01-14 2003-07-30 Lg.飞利浦Lcd有限公司 用于驱动液晶显示器的装置和方法
CN1447302A (zh) * 2002-03-21 2003-10-08 三星Sdi株式会社 显示器及其驱动方法
CN1766974A (zh) * 2004-10-13 2006-05-03 三星Sdi株式会社 有机发光显示器
CN1987990A (zh) * 2005-12-22 2007-06-27 株式会社日立显示器 显示装置
CN104008721A (zh) * 2013-02-27 2014-08-27 三星显示有限公司 有机发光二极管显示器及其驱动方法
CN106504698A (zh) * 2015-09-07 2017-03-15 三星显示有限公司 显示设备及其驱动方法
CN105469765A (zh) * 2016-01-04 2016-04-06 武汉华星光电技术有限公司 多路复用型显示驱动电路
KR20180000797A (ko) * 2016-06-23 2018-01-04 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Also Published As

Publication number Publication date
EP3783598A4 (en) 2022-01-12
EP3783598A1 (en) 2021-02-24
US11302260B2 (en) 2022-04-12
CN110176202A (zh) 2019-08-27
US20210335272A1 (en) 2021-10-28
WO2019200901A1 (zh) 2019-10-24

Similar Documents

Publication Publication Date Title
CN110176202B (zh) 信号处理电路及其驱动方法、显示面板及显示装置
CN108281124B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US11263942B2 (en) Shift register unit and driving method thereof, gate driving circuit, and display device
CN109935185B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US11328672B2 (en) Shift register unit and driving method thereof, gate driving circuit, and display device
US11688351B2 (en) Shift register unit and driving method, gate driving circuit, and display device
US11657759B2 (en) Pixel circuit and method of driving the same, display panel
US11887512B2 (en) Display substrate, display device, and manufacturing method of display substrate
US11205381B2 (en) Display panel, display device and compensation method
CN113838419B (zh) 像素电路及其驱动方法、显示面板
US11244595B2 (en) Shift register unit comprising input circuit, first control circuit, blanking control circuit, first output circuit, and second output circuit, driving method, gate driving circuit, and display device
US11094389B2 (en) Shift register unit and driving method, gate driving circuit, and display device
US11688318B2 (en) Shift register unit comprising input circuit, first control circuit, blanking control circuit, first output circuit, and second output circuit, driving method, gate driving circuit, and display device
US11087706B2 (en) Display driving circuit having source auxiliary circuit and gate auxiliary circuit and driving method thereof, display panel and display device
US20180240426A1 (en) Pixel circuit, display device, display apparatus and driving method
CN111937067B (zh) 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
US10578896B2 (en) Array substrate, method for controlling the same, display panel, and display device
CN113994416A (zh) 阵列基板、显示面板以及阵列基板的驱动方法
CN113056783B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
US11900883B2 (en) Shift register unit, method for driving shift register unit, gate driving circuit, and display device
CN115715411A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN111696490A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant