KR100529076B1 - 역다중화 장치 및 이를 이용한 디스플레이 장치 - Google Patents

역다중화 장치 및 이를 이용한 디스플레이 장치 Download PDF

Info

Publication number
KR100529076B1
KR100529076B1 KR10-2003-0079087A KR20030079087A KR100529076B1 KR 100529076 B1 KR100529076 B1 KR 100529076B1 KR 20030079087 A KR20030079087 A KR 20030079087A KR 100529076 B1 KR100529076 B1 KR 100529076B1
Authority
KR
South Korea
Prior art keywords
sample
data
switching element
terminal
hold circuits
Prior art date
Application number
KR10-2003-0079087A
Other languages
English (en)
Other versions
KR20050045129A (ko
Inventor
신동용
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2003-0079087A priority Critical patent/KR100529076B1/ko
Priority to US10/955,171 priority patent/US7518578B2/en
Priority to CNB2004100104740A priority patent/CN100423067C/zh
Priority to JP2004309336A priority patent/JP2005141212A/ja
Publication of KR20050045129A publication Critical patent/KR20050045129A/ko
Application granted granted Critical
Publication of KR100529076B1 publication Critical patent/KR100529076B1/ko
Priority to US12/200,543 priority patent/US8040300B2/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • H03K17/007—Switching arrangements with several input- or output terminals with several outputs only

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)
  • Electroluminescent Light Sources (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

본 발명은 역다중화 장치 및 이를 이용한 디스플레이 장치에 관한 것이다. 본 발명의 일실시예에 따른 역다중화 장치는 시분할되어 순차적으로 입력되는 데이터 전류를 적어도 두개의 신호선으로 기입하기 위한 역다중화 장치로서, 데이터 전류를 교대로 샘플링한 후 홀딩하는 제1 및 제2 샘플/홀드 회로, 및 제1 및 제2 샘플/홀드 회로가 홀딩하는 전류를 각각 샘플링하며, 샘플링한 데이터에 대응되는 전류를 신호선으로 각각 기입하는 제3 및 제4 샘플/홀드 회로를 포함한다.

Description

역다중화 장치 및 이를 이용한 디스플레이 장치{DEMULTIPLEXER, AND DISPLAY APPARATUS USING THE SAME}
본 발명은 디스플레이 장치에 관한 것으로서, 더욱 상세하게는 디스플레이 장치에서 데이터 전류를 역다중화(demultiplexing)하기 위한 역다중화 장치에 관한 것이다.
도 1은 전류의 역다중화가 필요한 전류 구동 디스플레이 장치의 예로서 AMOLED(Active Matrix Organic Light Emitting Diode) 디스플레이 장치를 도시한 것이다.
상기 전류 구동 디스플레이 장치는, 유기 EL 표시 패널(100), 데이터 전류를 제공하는 데이터 구동부(200), 상기 데이터 전류를 1:N 역다중화하는 역다중화부(DeMUX, 300), 복수의 주사선을 순차적으로 선택하기 위한 주사 구동부(400, 500)를 포함한다.
상기 주사 구동부(400, 500)에 의해 선택된 주사선에 속한 화소(10)에는 소정의 데이터 전류가 제공되고, 데이터 전류에 대응하는 색상을 표현하게 된다. 여기서, 데이터 구동부(200)에 포함된 IC(integrated circuit)의 개수를 줄이기 위하여 전류 역다중화기(300)가 사용된다. 즉, 데이터 구동부(200)에서 제공된 전류는 역다중화부(300)에서 1:N 역다중화되어 N 개의 데이터선에 대응하는 화소에 공급된다. 상기 역다중화부(300)를 사용함으로써, 데이터 구동부(200)의 IC의 개수가 줄어들어 구매 비용이 절감된다.
도 2는 종래 기술의 역다중화기에 사용되는 아날로그 스위치를 도시한 것이다.
도 2에 도시된 1:2 역다중화기는 스위치(S1, S2)가 교번으로 스위칭됨으로써, 데이터 전류가 2개의 데이터선으로 출력된다. 한편, 전류 구동 패널에서 고해상도를 구현하기 위해서는 화소(10)에 데이터를 기입하는데 시간이 많이 필요하다. 하지만, 상기 종래 기술에서는 교번으로 스위칭될 때마다 화소에 데이터를 기입하여야 하므로, 데이터 구동부의 IC의 개수를 줄이기 위해서는 데이터 기입의 시간을 감소시켜야 하는 단점이 있었다. 따라서 종래의 역다중화기는 고해상도의 디스플레이 장치에 사용하는 데는 부적합한 점이 있었다.
본 발명의 목적은 데이터 기입 시간을 줄이지 않고 데이터 구동부 IC의 개수를 줄일 수 있는 역다중화 장치 및 방법을 제공하기 위한 것이다.
본 발명의 다른 목적은 고해상도의 디스플레이 장치에 적합한 역다중화 장치 및 방법을 제공하기 위한 것이다.
상기 과제를 달성하기 위하여 본 발명의 하나의 특징에 따른 역다중화 장치는 시분할되어 순차적으로 입력되는 데이터 전류를 적어도 두개의 신호선으로 기입하기 위한 역다중화 장치로서, 상기 데이터 전류를 순차적으로 샘플링한 후 홀딩하는 제1 및 제2 샘플/홀드 회로; 및 상기 제1 및 제2 샘플/홀드 회로가 홀딩하는 전류를 각각 샘플링하며, 상기 샘플링한 데이터에 대응되는 전류를 상기 신호선으로 각각 기입하는 제3 및 제4 샘플/홀드 회로를 포함한다.
본 발명의 하나의 특징에 따른 역다중화 장치에 있어서, 상기 제1 및 제2 샘플/홀드 회로는 실질적으로 동일한 타이밍에서 상기 샘플링한 데이터에 대응되는 전류를 홀딩하고, 상기 제3 및 제4 샘플/홀드 회로는 실질적으로 동일한 타이밍에서 상기 샘플링한 데이터에 대응되는 전류를 상기 신호선으로 기입한다.
본 발명의 하나의 특징에 따른 역다중화 장치에 있어서, 상기 제1 및 제2 샘플/홀드 회로가 순차적으로 상기 데이터 전류를 샘플링하는 동안 상기 제3 및 제4 샘플/홀드 회로는 상기 신호선으로 각각 전류를 기입한다.
본 발명의 하나의 특징에 따른 역다중화 장치에 있어서, 상기 제1 내지 제4 샘플/홀드 회로는 각각 샘플링시에 닫히는 샘플링 스위칭 소자와, 홀딩시에 닫히는 홀딩 스위칭 소자를 포함한다.
본 발명의 하나의 특징에 따른 역다중화 장치에 있어서, 상기 제1 샘플/홀드 회로의 상기 홀딩 스위칭 소자와 상기 제3 샘플/홀드 회로의 상기 샘플링 스위칭 소자는 서로 공유된다.
본 발명의 하나의 특징에 따른 역다중화 장치에 있어서, 상기 제2 샘플/홀드 회로의 상기 홀딩 스위칭 소자와 상기 제4 샘플/홀드 회로의 상기 샘플링 스위칭 소자는 서로 공유된다.
본 발명의 하나의 특징에 따른 디스플레이 장치는 화상 신호를 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선, 및 상기 데이터선 및 상기 주사선에 전기적으로 접속되는 복수의 화소 회로를 포함하는 디스플레이 장치로서, 상기 화상 신호에 해당되는 데이터 전류를 공급하는 데이터 구동부; 상기 데이터 구동부로부터 공급된 데이터 전류를 역다중화하고, 상기 복수의 데이터선으로 출력하는 역다중화부; 및 상기 주사선에 상기 선택 신호를 공급하기 위한 주사 구동부를 포함하고, 상기 역다중화부는 샘플링 스위칭 소자, 데이터 저장 수단, 및 홀딩 스위칭 소자를 각각 포함하는 제1 내지 제4 샘플/홀드 회로를 포함하고, 상기 제1 및 제2 샘플/홀드 회로는 상기 샘플링 스위칭 소자를 통하여 상기 데이터 구동부에 접속되고, 상기 홀딩 스위칭 소자를 통하여 상기 제3 및 제4 샘플/홀드 회로에 접속되며, 상기 제3 및 제4 샘플/홀드 회로는 상기 샘플링 스위칭 소자를 통하여 상기 제1 및 제2 샘플/홀드 회로에 접속되고, 홀딩 스위칭 소자를 통하여 상기 데이터선에 각각 접속된다.
본 발명의 하나의 특징에 따른 역다중화 방법은 시분할되어 순차적으로 입력되는 제1 데이터 전류를 적어도 두개의 신호선으로 출력하기 위한 역다중화 방법으로서, 적어도 두개의 제1 샘플/홀드 회로가 상기 제1 데이터 전류를 순차적으로 샘플링하여 제1 데이터 전압으로 저장하는 단계; 상기 제1 데이터 전압에 대응되는 제2 데이터 전류를 홀딩하는 단계; 적어도 두개의 제2 샘플/홀드 회로가 상기 제2 데이터 전류를 실질적으로 동일한 타이밍에서 샘플링하여 제2 데이터 전압으로 저장하는 단계; 및 상기 샘플링된 제2 데이터 전압에 대응되는 제3 데이터 전류를 상기 신호선으로 출력하는 단계를 포함한다.
이하, 본 발명의 실시예를 도면을 참조하여 상세히 설명한다.
이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 본 발명을 명확하게 설명하기 위하여 설명과 관계 없는 부분들은 도면에서 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 3은 본 발명의 제1 실시예에 따른 역다중화기를 개념적으로 도시한 블록도이다.
도 3에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 역다중화기는 데이터 저장 수단(41, 42, 43, 44), 샘플링 스위치(S1, S2, S3, S4)와, 홀딩 스위치(H1, H2, H3, H4)를 각각 포함하는 4개의 샘플/홀드 회로를 이용한다. 데이터 저장 수단(41, 42)은 샘플링 스위치(S1, S2)를 통하여 데이터 구동부(200)에 접속되고, 홀딩 스위치(H1, H2)를 통하여 뒷단의 샘플/홀드 회로에 접속된다. 또한, 데이터 저장 수단(43, 44)은 샘플링 스위치(S3, S4)를 통하여 앞단의 샘플/홀드 회로에 접속되며, 홀딩 스위치(H3, H4)를 통하여 데이터선(D1, D2)에 각각 접속된다.
앞단에 배치되는 두개의 샘플/홀드 회로는 시분할되어 순차적으로 입력되는 데이터 전류를 교대로 샘플링하고, 샘플링 동작을 완료하면, 샘플링된 데이터에 대응되는 전류를 실질적으로 동시에 홀딩한다. 또한, 뒷단에 배치되는 두개의 샘플/홀드 회로는 앞단의 샘플/홀드 회로가 홀딩하는 전류를 실질적으로 동시에 샘플링하고, 샘플링 동작을 완료하면, 데이터선(D1, D2)으로 데이터 전류를 실질적으로 동시에 홀딩한다.
한편, 본 발명의 명세서에서 사용되는 용어인 "샘플", "홀드"에 대해서 이하와 같이 정의한다.
샘플/홀드 동작을 살펴보면, 입력단을 통하여 흐르는 전류를 샘플링하여 전압 형태로 데이터 저장 수단(41, 42, 43, 44)에 기록하는 동작과, 입력 스위치와 출력 스위치가 모두 열려 있어 기록된 데이터를 유지하면서 대기하는 상태와, 기록된 데이터에 대응하는 값으로 전류를 공급하는 동작을 포함한다. 따라서, 본 발명의 명세서에서는, 각각의 단계를 명확히 구별하기 위하여, 상기 각각의 단계를 "샘플링" 단계, "대기" 단계, "홀딩" 단계로 정의하기로 한다.
이하, 본 발명의 일실시예에 따른 샘플/홀드 회로의 내부 구성을 상세히 설명한다. 다만, 역다중화기에 사용되는 4개의 샘플/홀드 회로는 실질적으로 서로 동일하게 구현되므로 이하에서는 제1 샘플/홀드 회로에 대한 설명으로 나머지 샘플/홀드 회로의 설명을 대신한다.
도 4a는 본 발명의 일실시예에 따른 하나의 샘플/홀드 회로를 개략적으로 도시한 것이고, 도 4b는 도 4a에 도시된 회로의 등가 회로를 도시한 것이다.
본 발명의 일실시예에 따른 샘플/홀드 회로는 도 4b에 도시된 바와 같이, 트랜지스터(M1), 커패시터(Ch), 샘플링 스위치(Sa, Sb, Sc), 및 홀딩 스위치(Ha, Hb)를 포함한다.
여기서, 샘플링 스위치(Sa, Sb, Sc)는 도 4a의 스위치(S)를 의미하는 것이고, 실질적으로 동일한 제어 신호에 의하여 제어된다. 홀딩 스위치(Ha, Hb)는 도 4a의 스위치(H)를 의미하는 것이고, 실질적으로 동일한 제어 신호에 의하여 제어된다.
샘플링 스위치(Sa)는 전원(VDD)과 트랜지스터(M1)의 소스 간에 접속되고, 홀딩 스위치(Ha)는 전원(VSS)과 트랜지스터(M1)의 드레인 간에 접속된다. 샘플링 스위치(Sb)의 일단은 트랜지스터(M1)의 게이트에 접속되고, 타단은 샘플링 스위치(Sc)의 일단과 접속되며, 샘플링 스위치(Sc)의 타단은 트랜지스터(M1)의 드레인에 접속된다. 이로써, 샘플링 스위치(Sb, Sc)가 닫히는 경우 트랜지스터(M1)는 다이오드 연결을 형성하게 된다.
이하, 본 발명의 일실시예에 따른 샘플/홀드 회로의 동작을 상세히 설명한다.
샘플링 스위치(Sa, Sb, Sc)가 닫히고, 홀딩 스위치(Ha, Hb)가 열리는 경우, 트랜지스터(M1)는 드레인과 게이트가 연결되어 다이오드 연결이 형성되고, 전류는 트랜지스터(M1)를 경유하여 전원(VDD)으로부터 데이터 구동부(200)로 흐른다. 이때, 커패시터(Ch)에는 트랜지스터(M1)에 흐르는 전류에 대응하는 게이트 및 소스 간 전압이 충전된다. 이 때, 샘플/홀드 회로는 데이터의 샘플링 동작을 수행하게 된다.
여기서 샘플링 스위치(Sa, Sb, Sc) 및 홀딩 스위치(Ha, Hb)가 모두 열리면, 샘플/홀드 회로는 대기 상태가 된다. 상기 대기 상태는 역다중화 장치의 또 다른 샘플/홀드 회로가 샘플링 동작을 수행하는 동안 대기하는 상태이다.
샘플링 스위치(Sa, Sb, Sc)가 열리고, 홀딩 스위치(Ha, Hb)가 닫히면, 상기 커패시터(Ch)에 충전된 게이트 및 소스 간 전압에 대응하는 전류가 트랜지스터(M1)의 소스에서 드레인으로 일정하게 유지된다. 이때, 샘플/홀드 회로는 홀딩 동작을 수행하게 되고, 데이터를 출력하게 된다.
도 4b에서는 트랜지스터(M1)이 P 타입의 채널을 갖는 트랜지스터로 구현된 경우를 도시하였으나, 본 발명의 범위가 트랜지스터(M1)의 채널 타입에 한정되지 않으며, 트랜지스터(M1)로서 제1 단자, 제2 단자, 및 제3 단자를 구비하고, 제1 단자 및 제2 단자간에 인가된 전압에 의하여 제2 단자에서 제3 단자로 흐르는 전류를 제어하는 능동 소자를 사용할 수 있다.
이하, 도 5a 내지 도 5c, 및 도 6을 참조하여 본 발명의 제1 실시예에 따른 역다중화기의 동작을 설명한다.
도 5a 내지 도 5c는 본 발명의 제1 실시예에 따른 역다중화기의 동작을 개략적으로 도시한 것이고, 도 6은 본 발명의 제1 실시예에 따른 역다중화기에 인가되는 제어 신호의 파형을 도시한 것이다. 도 6에서, 샘플링 스위치(S1, S2, S3, S4)는 인가되는 제어 신호가 로우일 때 닫히고, 홀딩 스위치(H1, H2, H3, H4)는 인가되는 제어 신호가 하이일 때 닫히는 것으로 가정한다.
도 5a에서 홀딩 스위치(H3, H4)가 닫히게 되어, 데이터 저장 수단(43, 44)은 데이터선(D1, D2)으로 데이터 전류를 홀딩한다. 이 때, 샘플링 스위치(S1)가 닫히고, 데이터 저장 수단(41)은 샘플링 동작을 수행한다.
도 5b에서, 샘플링 스위치(S1)가 열리어, 이전에 데이터 저장 수단(41)에 샘플링된 전류는 대기 상태가 된다. 또한, 샘플링 스위치(S2)가 닫히어, 데이터 저장 수단(42)은 샘플링 동작을 수행한다. 이 때에도, 홀딩 스위치(H3, H4)는 여전히 닫혀 있으므로, 전술한 데이터 홀딩 동작은 계속 수행된다.
도 5c에서, 샘플링 스위치(S2)가 열리고, 홀딩 스위치(H1, H2)와 샘플링 스위치(S3, S4)가 닫히어, 데이터 저장 수단(41, 42)에 샘플링되었던 데이터에 따른 전류가 데이터 저장 수단(43, 44)으로 공급된다. 따라서, 데이터 저장 수단(43, 44)은 샘플링 동작을 수행하게 되고, 그 동안 홀딩 스위치(H3, H4)가 열림으로써, 데이터선(D1, D2)에는 전류가 기입되지 않는다.
이후, 본 발명의 제1 실시예에 따른 역다중화기는 도 5a의 동작을 수행하고, 도 5b 및 도 5c의 동작을 순차적으로 수행하여, 도 5a 내지 도 5c의 동작을 반복적으로 수행하게 된다.
이 경우, 데이터 저장 수단(41)과 데이터 저장 수단(43)은 바로 앞뒤로 연결되어 있으므로, 데이터 저장 수단(41)과 데이터 저장 수단(43) 사이에 존재하는 기생 커패시턴스는 무시할 수 있을 정도로 작고, 마찬가지로, 데이터 저장 수단(42)과 데이터 저장 수단(44) 간의 기생 커패시턴스도 매우 작다. 따라서, 도 5c의 동작에 소요되는 시간은 데이터 전류를 공급하는 시간에 비하여 매우 작으므로, 도 5c의 동작을 수행하는 동안 데이터선(D1, D2)에 데이터 전류가 공급되지 않더라도 디스플레이 장치에는 큰 영향을 미치지 않게 된다.
이하에서는 도 7 및 도 8을 참조하여 본 발명의 제2 실시예에 따른 역다중화기를 상세히 설명한다.
도 7은 본 발명의 제2 실시예에 따른 1:2 역다중화기를 개략적으로 도시한 것이고, 도 8은 본 발명의 제2 실시예에 따른 역다중화기에 인가되는 제어 신호의 파형을 도시한 것이다. 도 8에서, 샘플링 스위치(S1, S2)는 인가되는 제어 신호가 로우일 때 닫히고, 홀딩 스위치(H1, H2, H3, H4)는 제어 신호가 하이일 때 닫히는 것으로 가정한다.
본 발명의 제2 실시예에 따른 역다중화기는 데이터 저장 수단(81, 82)과 데이터 저장 수단(83, 84) 사이에 하나의 홀딩 스위치(H1, H2) 만을 사용한다는 점에서 도 3에 도시된 역다중화기와 차이점을 갖는다.
구체적으로는, 도 6에서 샘플링 스위치(S3, S4)는 제어 신호가 로우일 때 닫히고, 홀딩 스위치(H1, H2)는 제어 신호가 하이일 때 닫히므로, 샘플링 스위치(S3, S4)와 홀딩 스위치(H1, H2)는 실질적으로 동시에 온/오프 동작을 수행한다. 따라서, 샘플링 스위치(S3, S4)와 홀딩 스위치(H1, H2)는 서로 공유하는 하나의 스위치로 형성하는 것이 바람직하다.
이하, 본 발명의 제2 실시예에 다른 역다중화기의 내부 구성을 설명한다.
도 9는 도 7에 도시된 역다중화기의 데이터 저장 수단(81, 83), 샘플링 스위치(S1), 및 홀딩 스위치(H1, H3)의 등가 회로도이며, 이하에서는 이를 샘플/홀드 회로라 칭한다.
본 발명의 일실시예에 따른 샘플/홀드 회로는 트랜지스터(M1, M2), 커패시터(C1, C2), 샘플링 스위치(S1a, S1b, S1c), 및 홀딩 스위치(H1a, H1b, H1c, H1d, H3a, H3b)를 포함한다.
도 9에서, 샘플링 스위치(S1a, S1b, S1c)는 스위치(S1)를 의미하는 것이고, 실질적으로 동일한 신호에 의하여 제어된다. 또한, 홀딩 스위치(H1a, H1b, H1c, H1d)는 스위치(H1)를 의미하는 것이고, 홀딩 스위치(H3a, H3b)는 스위치(H3)를 의미하며, 각각 실질적으로 동일한 제어 신호가 인가된다.
샘플링 스위치(S1a)는 전원(VDD)과 트랜지스터(M1)의 소스 간에 접속되고, 홀딩 스위치(H1a)는 전원(VSS)과 트랜지스터(M1)의 드레인 간에 접속된다.
샘플링 스위치(S1b)는 트랜지스터(M1)의 게이트와 데이터 구동부(200) 간에 접속되고, 샘플링 스위치(S1c)는 트랜지스터(M1)의 드레인과 데이터 구동부(200) 간에 접속된다. 또한, 트랜지스터(M1)의 게이트 및 소스 간에는 커패시터(C1)가 접속된다.
마찬가지로, 홀딩 스위치(H1b)는 전원(VDD)과 트랜지스터(M2)의 소스 간에 접속되고, 홀딩 스위치(H3a)는 전원(VSS)과 트랜지스터(M1)의 드레인 간에 접속된다. 홀딩 스위치(H1c)는 트랜지스터(M2)의 게이트와 트랜지스터(M1)의 소스 간에 접속되고, 홀딩 스위치(H1d)는 트랜지스터(M2)의 드레인과 트랜지스터(M1)의 소스 간에 접속된다. 또한, 트랜지스터(M2)의 게이트 및 소스 간에는 커패시터(C2)가 접속된다.
본 실시예에서는 트랜지스터(M1, M2)가 P 타입의 채널을 갖는 트랜지스터로 구현된 것으로 설명하였으나, 본 발명의 범위가 트랜지스터(M1, M2)의 특정 타입에 한정되는 것은 아니며, 제1 단자, 제2 단자, 및 제3 단자를 구비하고, 제1 단자 및 제2 단자 간에 인가되는 전압에 의하여 제2 단자에서 제3 단자로 흐르는 전류를 제어할 수 있는 모든 능동 소자로 구현도리 수 있음은 당업자에게 자명하다.
또한, 본 발명의 일실시예에 따르면, 샘플링 스위치(S1a, S1b, S1c) 및 홀딩 스위치(H1a, H1b, H1c, H1d)는 트랜지스터로 구현될 수 있으며, 이 때, 샘플링 스위치(S1a, S1b, S1c) 및 홀딩 스위치(H1a, H1b, H1c, H1d)는 N 타입 또는 P 타입의 채널을 갖는 트랜지스터로 형성될 수 있다.
나아가, 본 발명의 다른 실시예에 따르면, 홀딩 스위치(H1a)를 트랜지스터(M1)와 다른 타입의 채널을 갖는 트랜지스터로 구현할 수 있고, 홀딩 스위치(H1b)를 트랜지스터(M1)와 같은 타입의 채널을 갖는 트랜지스터로 구현될 수 있다. 이 경우에는 스위치(H1)을 구성하는 홀딩 스위치(H1a)와 홀딩 스위치(H1b)를 동시에 온/오프하기 위해서는 서로 다른 제어 신호를 사용하여야 한다. 이때 홀딩 스위치(H1b)를 온/오프하기 위한 제어 신호로 홀딩 스위치(H3a, H3b)를 온/오프하기 위한 제어 신호와 동일한 신호를 사용할 수 있다.
구체적으로는, 트랜지스터(M1)를 P 타입의 채널을 갖는 트랜지스터로 구현하는 경우, 홀딩 스위치(H1a)를 N 타입의 채널을 갖는 트랜지스터로 구현하게 되면, 홀딩 스위치(H1a)의 소스가 전원(VSS)에 연결되고, 홀딩 스위치(H1a)를 닫기 위한 게이트 전압으로 전원(VDD) 전압 레벨을 사용할 수 있다. 이 때, 홀딩 스위치(H1a)는 선형 영역(linear region)에서 동작하게 되고, 드레인 및 소스 간 전압이 작아 사용 가능한 동작점의 전압 범위가 넓어진다.
마찬가지로, 홀딩 스위치(H1b)를 P 타입의 채널을 갖는 트랜지스터로 구현하게 되면, 홀딩 스위치(H1b)의 소스가 전원(VDD)에 연결되고, 홀딩 스위치(H1b)를 닫기 위한 게이트 전압으로 전원(VSS) 전압을 사용할 수 있다. 이 때, 홀딩 스위치(H1b)는 선형 영역에서 동작하게 되고, 드레인 및 소스 간 전압이 작아 사용 가능한 동작점의 전압 범위가 넓어진다.
따라서, 트랜지스터(M1)가 P 타입의 채널을 갖는 트랜지스터로 구현되는 경우, 홀딩 스위치(H1a)와 홀딩 스위치(H1b)를 각각 N 타입 및 P 타입의 채널을 갖는 트랜지스터로 구현하고, 각각의 스위치(H1a, H1b)에 다른 제어 신호를 사용하여 온/오프를 제어함으로써, 스위치를 동시에 온/오프 할 수 있다.
마찬가지로, 스위치(H3a)를 N 타입의 트랜지스터로 구현할 수 있고, 스위치(H1a) 및 스위치(H3a)는 서로 반대되는 제어 신호 레벨에서 온되고 온/오프 상태도 서로 반대이므로 동일한 제어 신호로 구동할 수 있다.
이상에서는 설명의 편의를 위하여 1:2 역다중화 장치를 중심으로 설명하였으나, 본 발명의 개념이 이에 한정되는 것이 아니며, 본 발명의 개념을 그대로 이용하여 여러가지 변형된 1:N 역다중화 장치를 구현할 수 있다.
또한, 도 5a 내지 도 5c에서는 데이터 저장 수단(43, 44)이 데이터선(D1, D2)을 통하여 데이터 전류를 홀딩하는 동안, 데이터 저장 수단(41)이 먼저 샘플링 동작을 수행하고, 데이터 저장 수단(42)이 샘플링 동작을 수행하는 것으로 설명하였으나, 실시예에 따라서는 상기 샘플링 동작의 순서를 변경할 수 있다. 구체적으로는, 샘플링 순서에 따라 홀딩하는 데이터 전류가 달라지고, 이로 인하여 디스플레이 패널에 세로 줄무늬가 나타나게 되는데, 샘플링 순서를 프레임별 또는 서브프레임별로 나누어 다르게 함으로써, 평균적으로 모든 데이터선에 실질적으로 동일한 데이터 전류가 흐를 수 있도록 할 수 있다.
본 발명에 따르면, 데이터 기입 시간을 줄이지 않고 데이터 구동부 IC의 개수를 줄일 수 있는 역다중화기를 제공할 수 있다.
또한, 디스플레이 장치의 모든 데이터선에 실질적으로 동일한 전류가 흐를 수 있도록 할 수 있으며, 디스플레이 패널에 나타나는 세로 줄무늬를 제거할 수 있다.
도 1은 전류의 역다중화가 필요한 전류 구동 디스플레이 장치의 예로서 AMOLED 디스플레이 장치를 도시한 것이다.
도 2는 종래 기술의 역다중화기에 사용되는 아날로그 스위치를 도시한 것이다.
도 3은 본 발명의 제1 실시예에 따른 역다중화기를 개념적으로 도시한 블록도이다.
도 4a는 샘플/홀드 회로와 샘플/홀드 회로의 양단에 접속되는 스위치를 도시한 것이다.
도 4b는 도 4a에 도시된 회로의 등가 회로를 도시한 것이다.
도 5a 내지 도 5c는 본 발명의 제1 실시예에 따른 역다중화기의 동작을 개략적으로 도시한 것이다.
도 6은 본 발명의 제1 실시예에 따른 역다중화기에 인가되는 제어 신호의 파형을 도시한 것이다.
도 7은 본 발명의 제2 실시예에 따른 1:2 역다중화기를 개략적으로 도시한 것이다.
도 8은 본 발명의 제2 실시예에 따른 역다중화기에 인가되는 제어 신호의 파형을 도시한 것이다.
도 9는 본 발명의 일실시예에 따른 샘플/홀드 회로를 도시한 것이다.

Claims (24)

  1. 시분할되어 순차적으로 입력되는 데이터 전류를 적어도 두개의 신호선으로 기입하기 위한 역다중화 장치에 있어서,
    상기 데이터 전류를 순차적으로 샘플링한 후 홀딩하는 제1 및 제2 샘플/홀드 회로; 및
    상기 제1 및 제2 샘플/홀드 회로가 홀딩하는 전류를 각각 샘플링하며, 상기 샘플링한 데이터에 대응되는 전류를 상기 신호선으로 각각 기입하는 제3 및 제4 샘플/홀드 회로
    를 포함하는 역다중화 장치.
  2. 제1항에 있어서,
    상기 제1 및 제2 샘플/홀드 회로는 실질적으로 동일한 타이밍에서 상기 샘플링한 데이터에 대응되는 전류를 홀딩하고,
    상기 제3 및 제4 샘플/홀드 회로는 실질적으로 동일한 타이밍에서 상기 샘플링한 데이터에 대응되는 전류를 상기 신호선으로 기입하는 역다중화 장치.
  3. 제1항에 있어서,
    상기 제1 및 제2 샘플/홀드 회로가 순차적으로 상기 데이터 전류를 샘플링하는 동안 상기 제3 및 제4 샘플/홀드 회로는 상기 신호선으로 각각 전류를 기입하는 역다중화 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 내지 제4 샘플/홀드 회로는 각각 샘플링시에 닫히는 샘플링 스위칭 소자와, 홀딩시에 닫히는 홀딩 스위칭 소자를 포함하는 역다중화 장치.
  5. 제4항에 있어서,
    상기 제1 샘플/홀드 회로의 상기 홀딩 스위칭 소자와 상기 제3 샘플/홀드 회로의 상기 샘플링 스위칭 소자는 서로 공유되어 있는 역다중화 장치.
  6. 제5항에 있어서,
    상기 제2 샘플/홀드 회로의 상기 홀딩 스위칭 소자와 상기 제4 샘플/홀드 회로의 상기 샘플링 스위칭 소자는 서로 공유되어 있는 역다중화 장치.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 내지 제4 샘플/홀드 회로 중 적어도 하나는
    제1 단자, 제2 단자, 및 제3 단자를 구비하고, 상기 제1 단자와 상기 제2 단자의 전압차에 따라 상기 제2 단자에서 상기 제3 단자로 흐르는 전류를 제어하는 트랜지스터,
    제1 제어 신호에 응답하여 제1 전원을 상기 트랜지스터의 상기 제2 단자와 연결하는 제1 스위칭 소자,
    제2 제어 신호에 응답하여 샘플링할 전류를 상기 트랜지스터의 상기 제1 단자로 전달하는 제2 스위칭 소자,
    제3 제어 신호에 응답하여 상기 트랜지스터를 다이오드 형태로 연결하는 제3 스위칭 소자,
    상기 트랜지스터의 상기 제1 단자 및 상기 제2 단자 간에 접속되어 상기 샘플링할 전류에 대응하는 전압을 저장하는 커패시터,
    제4 제어 신호에 응답하여 제2 전원을 상기 트랜지스터의 상기 제3 단자와 연결하는 제4 스위칭 소자, 및
    제5 제어 신호에 응답하여 상기 커패시터에 저장된 전압에 대응하는 전류를 상기 트랜지스터의 상기 제2 단자로 홀딩하는 제5 스위칭 소자
    을 포함하는 역다중화 장치.
  8. 제7항에 있어서,
    상기 제1 내지 제3 스위칭 소자는 샘플링시에 응답하며, 상기 제4 및 제5 스위칭 소자는 홀딩시에 응답하는 역다중화 장치.
  9. 제7항에 있어서,
    상기 제1 내지 제3 스위칭 소자는 동일한 타입의 채널을 갖는 트랜지스터로 구현되고, 상기 제1 내지 제3 제어 신호는 실질적으로 동일한 제어 신호인 역다중화 장치.
  10. 제7항에 있어서,
    상기 제4 및 제5 스위칭 소자는 동일한 타입의 채널을 갖는 트랜지스터로 구현되고, 상기 제4 및 제5 제어 신호는 실질적으로 동일한 제어 신호인 역다중화 장치.
  11. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 및 제2 샘플/홀드 회로는 각각 샘플링 스위칭 소자, 홀딩 스위칭 소자, 및 상기 샘플링 스위칭 소자와 상기 홀딩 스위칭 소자 간에 접속되는 데이터 저장 수단을 포함하며,
    상기 제3 및 제4 샘플/홀드 회로 중 적어도 하나는
    제1 단자, 제2 단자, 및 제3 단자를 구비하고, 상기 제1 단자와 상기 제2 단자의 전압차에 따라 상기 제2 단자에서 상기 제3 단자로 흐르는 전류를 제어하는 트랜지스터,
    제1 제어 신호에 응답하여 제1 전원을 상기 트랜지스터의 상기 제2 단자에 연결하기 위한 제1 스위칭 소자,
    제2 제어 신호에 응답하여 샘플링할 전류를 상기 홀딩 스위칭 소자로부터 상기 제1 단자로 전달하는 제2 스위칭 소자,
    제3 제어 신호에 응답하여 상기 트랜지스터를 다이오드 형태로 연결하는 제3 스위칭 소자,
    상기 트랜지스터의 상기 제1 단자 및 상기 제2 단자 간에 접속되어 상기 샘플링할 전류에 대응하는 전압을 저장하는 커패시터,
    제4 제어 신호에 응답하여 제2 전원을 상기 제2 트랜지스터의 상기 제3 단자에 연결하기 위한 제4 스위칭 소자, 및
    제5 제어 신호에 응답하여 상기 커패시터에 저장된 전압에 대응하는 전류를 상기 트랜지스터의 상기 제2 단자로 홀딩하는 제5 스위칭 소자
    를 포함하는 역다중화 장치.
  12. 제11항에 있어서,
    상기 홀딩 스위칭 소자는, 상기 제1 내지 제3 스위칭 소자 중 적어도 하나와 공유하는 역다중화 장치.
  13. 제11항에 있어서,
    상기 제4 스위칭 소자와 상기 제5 스위칭 소자는 동일한 타입의 채널을 갖는 트랜지스터로 구현되고, 상기 제4 및 제5 제어 신호는 실질적으로 동일한 제어 신호인 역다중화 장치.
  14. 제11항에 있어서,
    상기 홀딩 스위칭 소자는 상기 트랜지스터의 채널 타입과 다른 채널을 갖는 트랜지스터로 구현된 역다중화 장치.
  15. 제11항에 있어서,
    상기 제1 스위칭 소자는 상기 트랜지스터의 채널 타입과 동일한 채널을 갖는 트랜지스터로 구현된 역다중화 장치.
  16. 제11항에 있어서,
    상기 제4 스위칭 소자는 상기 트랜지스터의 채널 타입과 상이한 채널을 갖는 트랜지스터로 구현된 역다중화 장치.
  17. 화상 신호를 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선, 및 상기 데이터선 및 상기 주사선에 전기적으로 접속되는 복수의 화소 회로를 포함하는 디스플레이 장치에 있어서,
    상기 화상 신호에 해당되는 데이터 전류를 공급하는 데이터 구동부;
    상기 데이터 구동부로부터 공급된 데이터 전류를 역다중화하고, 상기 복수의 데이터선으로 출력하는 역다중화부; 및
    상기 주사선에 상기 선택 신호를 공급하기 위한 주사 구동부
    를 포함하고,
    상기 역다중화부는 샘플링 스위칭 소자, 데이터 저장 수단, 및 홀딩 스위칭 소자를 각각 포함하는 제1 내지 제4 샘플/홀드 회로를 포함하고,
    상기 제1 및 제2 샘플/홀드 회로는 상기 샘플링 스위칭 소자를 통하여 상기 데이터 구동부에 접속되고, 상기 홀딩 스위칭 소자를 통하여 상기 제3 및 제4 샘플/홀드 회로에 접속되며,
    상기 제3 및 제4 샘플/홀드 회로는 상기 샘플링 스위칭 소자를 통하여 상기 제1 및 제2 샘플/홀드 회로에 접속되고, 홀딩 스위칭 소자를 통하여 상기 데이터선에 각각 접속되는 디스플레이 장치.
  18. 제17항에 있어서,
    상기 제1 및 제2 샘플/홀드 회로는 실질적으로 동일한 타이밍에서 상기 샘플링한 데이터에 대응되는 전류를 홀딩하고,
    상기 제3 및 제4 샘플/홀드 회로는 실질적으로 동일한 타이밍에서 상기 샘플링한 데이터에 대응되는 전류를 상기 신호선으로 홀딩하는 디스플레이 장치.
  19. 제17항에 있어서,
    제1 및 제2 샘플/홀드 회로는 상기 데이터 전류를 순차적으로 샘플링하는 디스플레이 장치.
  20. 제19항에 있어서,
    상기 제1 및 제2 샘플/홀드 회로가 순차적으로 상기 데이터 전류를 샘플링하는 동안 상기 제3 및 제4 샘플/홀드 회로는 상기 신호선으로 각각 전류를 홀딩하는 디스플레이 장치.
  21. 제19항에 있어서,
    상기 제1 및 제2 샘플/홀드 회로의 샘플링 순서는 어느 하나의 프레임과 다른 하나의 프레임에서 서로 다른 디스플레이 장치.
  22. 제19항에 있어서,
    상기 제1 및 제2 샘플/홀드 회로의 샘플링 순서는 어느 하나의 서브 프레임과 다른 하나의 서브 프레임에서 서로 다른 디스플레이 장치.
  23. 제17항에 있어서,
    상기 제1 및 제2 샘플/홀드 회로와 상기 제3 및 제4 샘플/홀드 회로를 각각 접속하는 상기 제1 및 제2 샘플/홀드 회로의 홀딩 스위칭 소자가 각각 상기 제3 및 제4 샘플/홀드 회로의 샘플링 스위칭 소자와 공유되어 있는 디스플레이 장치.
  24. 시분할되어 순차적으로 입력되는 제1 데이터 전류를 적어도 두개의 신호선으로 출력하기 위한 역다중화 방법에 있어서,
    적어도 두개의 제1 샘플/홀드 회로가 상기 제1 데이터 전류를 순차적으로 샘플링하여 제1 데이터 전압으로 저장하는 단계;
    상기 제1 데이터 전압에 대응되는 제2 데이터 전류를 홀딩하는 단계;
    적어도 두개의 제2 샘플/홀드 회로가 상기 제2 데이터 전류를 실질적으로 동일한 타이밍에서 샘플링하여 제2 데이터 전압으로 저장하는 단계; 및
    상기 샘플링된 제2 데이터 전압에 대응되는 제3 데이터 전류를 상기 신호선으로 출력하는 단계
    를 포함하는 역다중화 방법.
KR10-2003-0079087A 2003-11-10 2003-11-10 역다중화 장치 및 이를 이용한 디스플레이 장치 KR100529076B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2003-0079087A KR100529076B1 (ko) 2003-11-10 2003-11-10 역다중화 장치 및 이를 이용한 디스플레이 장치
US10/955,171 US7518578B2 (en) 2003-11-10 2004-09-29 Demultiplexer and display device using the same
CNB2004100104740A CN100423067C (zh) 2003-11-10 2004-10-20 多路分用器以及使用该多路分用器的显示装置
JP2004309336A JP2005141212A (ja) 2003-11-10 2004-10-25 逆多重化装置及びこれを利用したディスプレイ装置
US12/200,543 US8040300B2 (en) 2003-11-10 2008-08-28 Demultiplexer and display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0079087A KR100529076B1 (ko) 2003-11-10 2003-11-10 역다중화 장치 및 이를 이용한 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20050045129A KR20050045129A (ko) 2005-05-17
KR100529076B1 true KR100529076B1 (ko) 2005-11-15

Family

ID=34545814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0079087A KR100529076B1 (ko) 2003-11-10 2003-11-10 역다중화 장치 및 이를 이용한 디스플레이 장치

Country Status (4)

Country Link
US (2) US7518578B2 (ko)
JP (1) JP2005141212A (ko)
KR (1) KR100529076B1 (ko)
CN (1) CN100423067C (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100589381B1 (ko) * 2003-11-27 2006-06-14 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치 및 그 구동 방법
KR100600350B1 (ko) 2004-05-15 2006-07-14 삼성에스디아이 주식회사 역다중화 및 이를 구비한 유기 전계발광 표시 장치
TWI275056B (en) * 2005-04-18 2007-03-01 Wintek Corp Data multiplex circuit and its control method
KR100902237B1 (ko) 2008-02-20 2009-06-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치
CN102376275B (zh) * 2010-08-06 2013-09-04 北京京东方光电科技有限公司 Tft-lcd驱动电路及液晶显示装置
US11741904B2 (en) 2017-09-21 2023-08-29 Apple Inc. High frame rate display
WO2019060105A1 (en) * 2017-09-21 2019-03-28 Apple Inc. HIGH FRAME FREQUENCY DISPLAY
CN110176202B (zh) 2018-04-16 2021-04-06 京东方科技集团股份有限公司 信号处理电路及其驱动方法、显示面板及显示装置
US11778874B2 (en) 2020-03-30 2023-10-03 Apple Inc. Reducing border width around a hole in display active area
KR20220161903A (ko) * 2021-05-31 2022-12-07 엘지디스플레이 주식회사 표시패널, 표시패널을 포함한 표시장치, 및 이를 이용한 개인 몰입형 시스템

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2852042B2 (ja) * 1987-10-05 1999-01-27 株式会社日立製作所 表示装置
US5061920A (en) * 1988-12-20 1991-10-29 Honeywell Inc. Saturating column driver for grey scale LCD
GB9207527D0 (en) * 1992-04-07 1992-05-20 Philips Electronics Uk Ltd Multi-standard video matrix display apparatus and its method of operation
JPH08286642A (ja) * 1995-04-11 1996-11-01 Sony Corp 表示装置
TW317354U (en) * 1996-09-10 1997-10-01 Ind Tech Res Inst Thin film transistor liquid crystal driving device
US5903250A (en) * 1996-10-17 1999-05-11 Prime View International Co. Sample and hold circuit for drivers of an active matrix display
JP3441320B2 (ja) * 1996-11-28 2003-09-02 株式会社東芝 電流増幅装置およびこれを用いた電流モードのアナログ−ディジタル変換器
JPH10307564A (ja) 1997-05-07 1998-11-17 Sony Corp 液晶表示装置のデータ線駆動回路
US5896158A (en) * 1997-06-30 1999-04-20 Imation Corp. System for registration of a photoconductor belt in an electrophotographic imaging system
JP2000039926A (ja) 1998-07-24 2000-02-08 Canon Inc 電流出力回路
JP2003195815A (ja) * 2000-11-07 2003-07-09 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
TW569536B (en) * 2001-09-05 2004-01-01 Elantec Semiconductor Inc Analog demultiplexer
US7193619B2 (en) * 2001-10-31 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit and light emitting device
JP2003150112A (ja) 2001-11-14 2003-05-23 Matsushita Electric Ind Co Ltd Ｏｌｅｄ表示装置およびその駆動方法
KR100840675B1 (ko) * 2002-01-14 2008-06-24 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
JP3970110B2 (ja) 2002-06-27 2007-09-05 カシオ計算機株式会社 電流駆動装置及びその駆動方法並びに電流駆動装置を用いた表示装置
KR100905330B1 (ko) * 2002-12-03 2009-07-02 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
US8487859B2 (en) * 2002-12-30 2013-07-16 Lg Display Co., Ltd. Data driving apparatus and method for liquid crystal display device
CN1323306C (zh) * 2004-06-16 2007-06-27 清华大学 微型摄像镜头系统

Also Published As

Publication number Publication date
CN1627351A (zh) 2005-06-15
CN100423067C (zh) 2008-10-01
JP2005141212A (ja) 2005-06-02
US20050100057A1 (en) 2005-05-12
US7518578B2 (en) 2009-04-14
KR20050045129A (ko) 2005-05-17
US20080316193A1 (en) 2008-12-25
US8040300B2 (en) 2011-10-18

Similar Documents

Publication Publication Date Title
KR100649244B1 (ko) 역다중화 장치 및 이를 이용한 디스플레이 장치
EP3451321B1 (en) Electroluminescent display device and driving method thereof
KR100578911B1 (ko) 전류 역다중화 장치 및 이를 이용한 전류 기입형 표시 장치
US20100053128A1 (en) Current sample and hold circuit and method and demultiplexer and display device using the same
TWI261213B (en) Optoelectronic apparatus and electronic machine
CN101140731B (zh) 图像显示器
CN101251978B (zh) 显示装置和其驱动方法
US8040300B2 (en) Demultiplexer and display device using the same
CN100545895C (zh) 显示设备及用于驱动显示设备的方法
KR100649245B1 (ko) 역다중화 장치 및 이를 이용한 디스플레이 장치
CN113053289A (zh) 栅极驱动电路及使用该栅极驱动电路的显示装置
KR100529075B1 (ko) 전류 샘플/홀드 회로를 이용한 역다중화 장치와, 이를이용한 디스플레이 장치
KR20050051310A (ko) 역다중화기를 이용한 표시 장치 및 그 구동 방법
JP2006208498A (ja) 駆動回路および表示装置
KR101519437B1 (ko) 전류원 장치
KR100740101B1 (ko) 유기 발광 표시 장치 및 그 구동 방법
KR100749487B1 (ko) 전류 샘플/홀드 회로 및 이를 이용한 표시 장치
KR100739638B1 (ko) 전류 샘플/홀드 회로 및 이를 이용한 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee