CN106504698A - 显示设备及其驱动方法 - Google Patents

Abstract

本发明涉及一种显示设备及其驱动方法。所述显示设备包括：被联接到扫描线和第一数据输出线的第一像素；被联接到扫描线和第二数据输出线的第二像素；被配置为将扫描信号供给到扫描线的扫描驱动器；被配置为将第一数据信号、第二数据信号和第一初始化电压供给到数据输入线的数据驱动器；以及被配置为接收第一数据信号和第二数据信号、将第一数据信号传输到第一数据输出线、并将第二数据信号和第一初始化电压传输到第二数据输出线的多路分离器。

Description

显示设备及其驱动方法

相关申请的交叉引用

此申请要求2015年9月7日提交到韩国知识产权局的韩国专利申请第10-2015-0126430号的优先权和权益，其全部内容通过引用被整体合并于此。

技术领域

本发明的方面涉及显示设备及其驱动方法。

背景技术

随着信息技术的进步，越来越认识到作为用户与信息之间的介质的显示设备的重要性。这已经反映在液晶显示设备、有机发光显示设备和/或类似设备的使用的增加上。

通常，显示设备包括用于将数据信号供给到数据线的数据驱动器、用于将扫描信号供给到扫描线的扫描驱动器、以及被联接到扫描线和数据线的多个像素。

传统上，已经提出了多路分离器被添加到数据驱动器的输出线以降低制造成本的结构。

换句话说，多路分离器可以通过数据驱动器的输出线被输入数据信号，并且可以以时间共享方式将数据信号输出到数据线，数据线的数量超过输出线的数量。

发明内容

本发明的实施例的方面针对一种适于高分辨率的显示设备和驱动该显示设备的方法。

根据本发明的一些实施例，提供了一种显示设备，包括：被联接到扫描线和第一数据输出线的第一像素；被联接到扫描线和第二数据输出线的第二像素；被配置为将扫描信号供给到扫描线的扫描驱动器；被配置为将第一数据信号、第二数据信号和第一初始化电压供给到数据输入线的数据驱动器；以及被配置为接收第一数据信号和第二数据信号、将第一数据信号传输到第一数据输出线、并将第二数据信号和第一初始化电压传输到第二数据输出线的多路分离器。

在一个实施例中，多路分离器包括：被联接在数据输入线与第一数据输出线之间并被配置为响应于第一数据控制信号而导通的第一晶体管；以及被联接在数据输入线与第二数据输出线之间并被配置为响应于第二数据控制信号而导通的第二晶体管。

在一个实施例中，扫描信号的第一部分与第一数据控制信号的一部分重叠，扫描信号的第二部分与第二数据控制信号的一部分重叠。

在一个实施例中，第一数据控制信号和第二数据控制信号彼此不重叠。

在一个实施例中，第一数据控制信号在第二数据控制信号之前被供给。

在一个实施例中，数据驱动器被配置为在第一数据控制信号被供给时将第一数据信号供给到数据输入线，并在第二数据控制信号被供给时将第二数据信号和第一初始化电压依次供给到数据输入线。

在一个实施例中，第一初始化电压是低于第二数据信号的电压的电压或者在第二数据信号的电压范围内的最低电压。

在一个实施例中，第一数据控制信号在第一时段和第二时段期间被供给，扫描信号在第二时段、第三时段和第四时段期间被供给，第二数据控制信号在第四时段和第五时段期间被供给。

在一个实施例中，显示设备进一步包括被联接到扫描线和第三数据输出线的第三像素，多路分离器进一步包括被联接在数据输入线与第三数据输出线之间的第三晶体管，第三晶体管被配置为响应于第三数据控制信号而导通。

在一个实施例中，扫描信号的第一部分与第一数据控制信号的一部分重叠，扫描信号的第二部分与第二数据控制信号的一部分重叠，扫描信号的第三部分与第三数据控制信号完全重叠。

在一个实施例中，第一数据控制信号、第二数据控制信号和第三数据控制信号彼此不重叠。

在一个实施例中，第一数据控制信号在第二数据控制信号和第三数据控制信号之前被供给，第三数据控制信号在第二数据信号之前被供给。

在一个实施例中，数据驱动器被配置为在第一数据控制信号被供给时将第一数据信号供给到数据输入线，在第二数据控制信号被供给时将第二数据信号和第一初始化电压依次供给到数据输入线，在第三数据控制信号被供给时将第三数据信号和第二初始化电压依次供给到数据输入线。

在一个实施例中，第一初始化电压是低于第二数据信号的电压的电压或者在第二数据信号的电压范围内的最低电压，第二初始化电压是低于第三数据信号的电压的电压或在者第三数据信号的电压范围内的最低电压。

在一个实施例中，第一数据控制信号在第一时段和第二时段期间被供给，扫描信号在第二时段、第三时段和第四时段期间被供给，第二数据控制信号在第四时段和第五时段期间被供给，第三数据控制信号在第三时段期间被供给。

在一个实施例中，第一初始化电压与第二初始化电压相同。

根据本发明的一些实施例，提供了一种用于驱动显示设备的方法，该方法包括：在多路分离器中的第一晶体管的导通时段期间将第一数据信号供给到被联接到第一像素的第一数据输出线；将扫描信号供给到被联接到第一像素和第二像素的扫描线；以及在多路分离器中的第二晶体管的导通时段期间将第二数据信号和第一初始化电压依次供给到被联接到第二像素的第二数据输出线。

在一个实施例中，扫描信号的供给时段的第一部分与第一晶体管的导通时段的一部分重叠，扫描信号的供给时段的第二部分与第二晶体管的导通时段的一部分重叠，第一晶体管的导通时段在第二晶体管的导通时段之前。

在一个实施例中，扫描线被进一步联接到第三像素，该方法进一步包括在多路分离器中的第三晶体管的导通时段期间将第三数据信号和第二初始化电压依次供给到被联接到第三像素的第三数据输出线。

在一个实施例中，扫描信号的供给时段的第一部分与第一晶体管的导通时段的一部分重叠，扫描信号的供给时段的第二部分与第二晶体管的导通时段的一部分重叠，扫描信号的供给时段的第三部分与第三晶体管的导通时段完全重叠，第一晶体管的导通时段在第二晶体管的导通时段和第三晶体管的导通时段之前，第三晶体管的导通时段在第二晶体管的导通时段之前。

因此，可以提供一种能够表达高分辨率并充分确保扫描信号的供给时段的显示设备和驱动该显示设备的方法。

附图说明

在下文中将参考附图更充分地描述示例实施例；然而，示例实施例可以以不同的形式体现，不应当被解释为限于本文所提出的实施例。相反，提供这些实施例是为了使得公开将是充分和完整的，并且将会向本领域技术人员充分地传达示例实施例的范围。

在图中，为了例示清楚，尺寸可能被夸大。在全文中，相同的附图标记指代相同的元件。

图1示出了根据本发明的一个实施例的显示设备。

图2示出了根据本发明的一个实施例的多路分离器。

图3是示出了根据本发明的一个实施例的多路分离器的操作的波形图。

图4示出了根据本发明的另一实施例的多路分离器。

图5是示出了根据本发明的另一实施例的多路分离器的操作的波形图。

图6示出了根据本发明的一个实施例的在图1中所示的像素。

图7是示出了图6中所示的像素的操作的波形图。

图8A和图8B是用于与本发明的实施例进行比较的比较例。

具体实施例

在下面的详细描述中，只简单地通过例示的方式示出和描述了本发明的某些示例性实施例。如本领域技术人员将认识到的那样，所描述的实施例可以以各种不同的方式修改，所有这些都不脱离本发明的精神或范围。因此，图和描述将被视为在本质上是例示性的，而非限制性的。

除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属的技术领域的普通技术人员所通常理解的含义相同含义。将进一步理解，诸如那些在常用字典中定义的术语应该被解释为具有与它们在相关领域的上下文中的含义一致的含义，将不以理想化或过于正式的意义来解释，除非在本文中明确地如此定义。

图1示出了根据本发明的一个实施例的显示设备。

参考图1，根据一个实施例的显示设备可以包括多个像素PXL、扫描驱动器10、发射驱动器20、数据驱动器30、多路分离器50、多路分离器控制器60和时序控制器70。

像素PXL可以被联接到多条扫描线S1至Sn和数据输出线D1至Dm。像素PXL可另外被联接到发射控制线E1至En。

像素PXL、扫描线S1至Sn、数据输出线D1至Dm和发射控制线E1至En之间的互连关系可以以各种合适的方式变化。

例如，每个像素PXL可被联接到扫描线和数据输出线。

在另一实施例中，每个像素PXL可被联接到扫描线、数据输出线和发射控制线。

在又一实施例中，每个像素PXL可以被联接到多条扫描线。

像素PXL可以被联接到第一电源ELVDD和第二电源ELVSS并从它们接收源电压。

每个像素PXL可以根据从第一电源ELVDD经由有机发光二极管流到第二电源ELVSS的电流产生(与数据信号对应的)光。

扫描驱动器10可以由时序控制器70的控制产生扫描信号，并将所产生的信号供给到扫描线S1至Sn。

因此，每个像素PXL可通过扫描线S1至Sn接收扫描信号。

发射驱动器20可以由时序控制器70的控制产生发射控制信号，并将所产生的发射控制信号供给到发射控制线E1至En。因此，每个像素PXL可通过发射控制线E1至En接收发射控制信号。

在图1中发射驱动器20被示出为与扫描驱动器10分离；然而，发射驱动器20和扫描驱动器10可以根据需要被实现为一体(例如被实现为一个集成芯片或单元)。

在另一实施例中，发射驱动器20和发射控制线E1至En可以被省略。

数据驱动器30可以由时序控制器70的控制产生数据信号，并将所产生的数据信号供给到数据输入线O1至Oi。换句话说，数据驱动器30可以通过数据输入线O1至Oi将数据信号供给到多路分离器50。数据驱动器30可以由时序控制器70的控制将初始化电压供给到数据输入线O1至Oi。

例如，初始化电压可以被设置为低于数据信号或与在数据信号的电压范围内的最低电压相同。

虽然图1示出了数据输入线O1至Oi的数量是数据输出线D1至Dm的数量的一半的示例，但是数据输入线O1至Oi和数据输出线D1至Dm的比例可以取决于多路分离器50的结构而适当变化。

多路分离器50可以从数据驱动器30接收数据信号，并将数据信号供给到数据输出线D1至Dm。

例如，多路分离器50可以通过数据输入线O1至Oi接收数据信号，并可以以时间共享方式将数据信号输出到数据输出线D1至Dm，数据输出线D1至Dm的数量超过数据输入线O1至Oi的数量。

因此每个像素PXL可以通过数据输出线D1至Dm接收数据信号。

多路分离器50可以从数据驱动器30接收初始化电压，并将初始化电压传送到数据输出线D1至Dm。例如，多路分离器50可从数据输入线O1至Oi接收初始化电压，并将初始化电压输出到数据输出线D1至Dm，数据输出线D1至Dm的数量超过数据输入线O1至Oi的数量。

为了保存被施加到数据输出线D1至Dm的信号和电压，电容器90可以存在于每个数据输出线D1至Dm中(例如被联接到每个数据输出线D1至Dm)。这里，存在于数据输出线D1至Dm中的电容器90可以作为在导线中存在的寄生电容的结果而存在。可替代地，电容器90可以是被物理地安装在数据输出线D1至Dm中的电容器。

多路分离器控制器60可以通过数据控制信号Cd控制多路分离器50的操作。

例如，数据控制信号Cd可以控制被包括在每个多路分离器50中的晶体管的操作。

多路分离器控制器60可以被输入从时序控制器70供给的多路分离器控制信号MCS，并产生与多路分离器控制信号MCS对应的数据控制信号Cd。

虽然图1将多路分离器控制器60示出为与时序控制器70分离，但是多路分离器控制器60可以被实现为与时序控制器70一体(例如被实现为一个集成芯片或单元)。

时序控制器70可控制扫描驱动器10、发射驱动器20、数据驱动器30和多路分离器控制器60。

对此，时序控制器70可以将扫描驱动器控制信号SCS和发射驱动器控制信号ECS分别供给到扫描驱动器10和发射驱动器20。时序控制器70可以将数据驱动器控制信号DCS和多路分离器控制信号MCS分别供给到数据驱动器30和多路分离器控制器60。

虽然图1为了便于例示而将扫描驱动器10、发射驱动器20、数据驱动器30、多路分离器控制器60和时序控制器70示出为是分离的，但是它们中的至少一部分可以被组合为一体(例如被实现为一个集成芯片或单元)。

第一电源ELVDD和第二电源ELVSS可以将源电压供给到位于像素部分80中的像素PXL。例如，第一电源ELVDD可以为高电位，第二电源ELVSS可以为低电位。

例如，第一电源ELVDD可以被设置为正电压，第二电源ELVSS可以被设置为负电压或接地电压。

图2示出了根据本发明的一个实施例的多路分离器。在图2中，为了便于例示，只示出了被联接到第k扫描线Sk的那些像素PXL，将围绕被联接到第一数据输入线O1、第一数据输出线D1和第二数据输出线D2的多路分离器50进行说明。

被联接到第一数据输出线D1的像素可以被称为第一像素PXL1，被联接到第二数据输出线D2的像素可以被称为第二像素PXL2。

多路分离器50可以被应用到蜂窝状(pentile)像素结构。

例如，被联接到第一数据输出线D1的第一像素PXL1可以由表达第一颜色的像素组成，被联接到第二数据输出线D2的第二像素PXL2可以由表达第二颜色和第三颜色的像素组成。这里，第一颜色、第二颜色和第三颜色可以分别是绿色、红色和蓝色。

在另一实施例中，被联接到第一数据输出线D1的第一像素PXL1可以由表达第二颜色和第三颜色的像素组成，被联接到第二数据输出线D2的第二像素PXL2可以由表达第一颜色的像素组成。

参考图2，根据一个实施例的多路分离器50可以包括第一晶体管T1和第二晶体管T2。

第一晶体管T1可以被连接在第一数据输入线O1与第一数据输出线D1之间。第一晶体管T1可以响应于第一数据控制信号Cd1被导通。例如，第一晶体管T1可以包括被联接到第一数据输入线O1的第一电极、被联接到第一数据输出线D1的第二电极、以及被联接到第一数据控制线221的栅电极。

第一数据控制线221可以从多路分离器控制器60接收第一数据控制信号Cd1并将第一数据控制信号Cd1传送到第一晶体管T1。

第二晶体管T2可以被联接在第一数据输入线O1与第二数据输出线D2之间。第二晶体管T2可以响应于第二数据控制信号Cd2被导通。

例如，第二晶体管T2可以包括被联接到第一数据输入线O1的第一电极、被联接到第二数据输出线D2的第二电极、以及被联接到第二数据控制线222的栅电极。

第二数据控制线222可从多路分离器控制器60接收第二数据控制信号Cd2并将第二数据控制信号Cd2传送到第二晶体管T2。

如图2所示，第一晶体管T1和第二晶体管T2可以被实现为p型(例如p沟道)晶体管。然而，它们不限于此。第一晶体管T1和第二晶体管T2也可以被实现为n型(例如n沟道)晶体管。

图3是示出了根据本发明的一个实施例的多路分离器的操作的波形图。在图3中，在第一水平时段1H期间，示出了被供给到第k扫描线Sk的扫描信号Ssk、第一数据控制信号Cd1、第二数据控制信号Cd2以及被供给到第一数据输入线O1的信号SO1。

尽管图3示出了被设置为低电平电压的扫描信号Ssk、第一数据控制信号Cd1和第二数据控制信号Cd2，但假设了接收相应信号Ssk、Cd1或Cd2的晶体管是p型(例如p沟道)晶体管。然而，当接收相应信号Ssk、Cd1和Cd2的晶体管是n型(例如n沟道)晶体管时，信号Ssk、Cd1和Cd2可被设置为高电平电压。

扫描信号Ssk可以与第一数据控制信号Cd1和第二数据控制信号Cd2重叠。例如，扫描信号Ssk的一部分可与第一数据控制信号Cd1的一部分重叠，扫描信号Ssk的其他部分可以与第二数据控制信号Cd2的一部分重叠。换句话说，在其间扫描信号Ssk被供给的时段的一部分可以与第一晶体管T1的导通时段的一部分重叠，在其间扫描信号Ssk被供给的时段的另一部分可以与第二晶体管T2的导通时段的一部分重叠。

第一数据控制信号Cd1和第二数据控制信号Cd2可以彼此不重叠，第一数据控制信号Cd1可在第二数据控制信号Cd2之前被供给。换句话说，第一晶体管T1的导通时段和第二晶体管T2的导通时段可以彼此不重叠，第一晶体管T1的导通时段可以在第二晶体管T2的导通时段之前发生。例如，扫描信号Ssk和第一数据控制信号Cd1可以在第二时段P2的部分彼此重叠，扫描信号Ssk和第二数据控制信号Cd2可以在第四时段P4的部分重叠。例如，第一数据控制信号Cd1可以在第一时段P1和第二时段P2期间被供给，扫描信号Ssk可以在第二时段P2、第三时段P3和第四时段P4期间被供给，第二数据控制信号Cd2可以在第四时段P4和第五时段P5期间被供给。

参考图2和图3，将进一步描述根据一个实施例的多路分离器50的详细操作。

首先，在第一时段P1期间，第一数据控制信号Cd1可以被供给。因此，第一晶体管T1可以被导通。

由于第二数据控制信号Cd2没有被供给，因此第二晶体管T2可以在第一时段P1期间保持截止。

数据驱动器30可以在第一数据控制信号Cd1被供给时将第一数据信号Dt1供给到第一数据输入线O1。

换句话说，由于第一晶体管T1在第一数据控制信号Cd1被供给时保持导通，因此数据驱动器30可以在第一晶体管T1的导通时段(例如第一时段P1和第二时段P2)期间将第一数据信号Dt1供给到第一数据输入线O1。

因此，由于在第一时段P1期间，第一数据信号Dt1被供给到第一数据输入线O1，并且由于第一晶体管T1保持导通，因此第一数据信号Dt1可以通过第一数据输入线O1和第一晶体管T1被传送到第一数据输出线D1。

在第一时段P1期间，第一数据输出线D1可以通过第一数据信号Dt1被充电。在第二时段P2期间，第一数据控制信号Cd1和扫描信号Ssk可以被供给。在第二时段P2期间，由于第一数据控制信号Cd1和第一数据信号Dt1的供给被维持，因此第一数据输出线D1的电位可以保持与在第一时段P1期间相同或者基本上相同。

随着扫描信号Ssk被供给到第k扫描线Sk，第一数据输出线D1的第一数据信号Dt1可以被施加到(例如进入)第一像素PXL1。

在第三时段P3期间，扫描信号Ssk可以被供给。由于第一数据控制信号Cd1和第二数据控制信号Cd2没有被供给，因此第一晶体管T1和第二晶体管T2可以在第三时段P3期间保持截止。

第三时段P3可以是防止第一数据控制信号Cd1和第二数据控制信号Cd2重叠的时段，并且可以被设置为少量时间或可被省略。

在第四时段P4期间，扫描信号Ssk和第二数据控制信号Cd2可以被供给。由于第二数据控制信号Cd2被供给，因此第二晶体管T2可被导通。由于第一数据控制信号Cd1没有被供给，因此第一晶体管T1可以在第四时段P4期间保持截止。

数据驱动器30可以在第二数据控制信号Cd2被供给时将第二数据信号Dt2和第一初始化电压Vt1依次供给到第一数据输入线O1。

换句话说，由于第二晶体管T2在第二数据控制信号Cd2被供给时保持导通，因此数据驱动器30可以在第二晶体管T2的导通时段(例如第四时段P4和第五时段P5)期间将第二数据信号Dt2和第一初始化电压Vt1依次供给到第一数据输入线O1。

例如，数据驱动器30可以在被包括在第四时段P4中的第一子时段B1期间将第二数据信号Dt2供给到第一数据输入线O1，并且可以在被包括在第四时段P4中的第二子时段B2期间和第五时段P5期间将第一初始化电压Vt1供给到第一数据输入线O1。

在这种情况下，在第一子时段B1(被包括在第四时段P4中)期间，第二数据信号Dt2可以被供给到第一数据输入线O1，由于第二晶体管T2保持导通，因此第二数据信号Dt2可以通过第一数据输入线O1和第二晶体管T2被传送到第二数据输出线D2。

这里，由于扫描信号Ssk被供给，因此第二数据输出线D2的第二数据信号Dt2可以被同时施加到(例如进入)第二像素PXL2。

由于第一初始化电压Vt1在第二子时段B2(被包括在第四时段P4中)期间被供给到第一数据输入线O1，并且由于第二晶体管T2保持导通，因此第一初始化电压Vt1可以通过第一数据输入线O1和第二晶体管T2被传送到第二数据输出线D2。

因此，在第二子时段B2(被包括在第四时段P4中)期间，第二数据输出线D2可以由第一初始化电压Vt1初始化。

可替代地，数据驱动器30可以在第四时段P4期间将第二数据信号Dt2供给到第一数据输入线O1。

在这种情况下，由于第二数据信号Dt2在第四时段P4期间被供给到第一数据输入线O1，并且由于第二晶体管T2保持导通，因此第二数据信号Dt2可以通过第一数据输入线O1和第二晶体管T2被传送到第二数据输出线D2。

这里，由于扫描信号Ssk被供给，因此第二数据输出线D2的第二数据信号Dt2可以被同时施加到(例如进入)第二像素PXL2。

在第五时段P5期间，第二数据控制信号Cd2可以被供给。由于第一数据控制信号Cd1没有被供给，因此第一晶体管T1可以在第五时段P5期间保持截止。

由于第一初始化电压Vt1在第五时段P5期间被供给到第一数据输入线O1，并且由于第二晶体管T2保持导通，因此第一初始化电压Vt1可通过第一数据输入线O1和第二晶体管T2被传送到第二数据输出线D2。

因此，第二数据输出线D2可以由第一初始化电压Vt1初始化。

由于第二数据输出线D2在第五时段P5期间被初始化为低电压(例如第一初始化电压Vt1)，因此在下一水平时段期间第二数据输出线D2的电压电平可以被容易地(例如快速地)改变为新的第二数据信号Dt2的电压。

在第六时段P6期间，扫描信号Ssk、第一数据控制信号Cd1和第二数据控制信号Cd2的供给可全部被停止。

因此，第一晶体管T1和第二晶体管T2可以保持截止。

例如，第一初始化电压Vt1可以是低于第二数据信号Dt2的电压或与第二数据信号Dt2的电压范围内的最低电压相同。

随着分辨率变高，水平时段1H的长度越来越短。然而，随着水平时段1H的长度变短，如果没有充分确保扫描信号的供给时间，则可能存在显示设备的图像质量的问题，诸如污点。

在图8A中所示的第一比较例中，示出了第一数据控制信号Cd1和第二数据控制信号Cd2在扫描信号Ssk之前被供给使得第一数据控制信号Cd1和第二数据控制信号Cd2可以不与扫描信号Ssk重叠的情况。

然而，在第一比较例的情况下，由于对水平时段1H的长度有限制，因此存在无法确保扫描信号Ssk的足够供给时间的缺点。

在一个实施例中，通过使第一数据控制信号Cd1和第二数据控制信号Cd2与扫描信号Ssk部分重叠，与第一比较例相比较，可以确保扫描信号Ssk的足够供给时间。

图8B中所示的第二比较例示出了第一数据控制信号Cd1和第二数据控制信号Cd2以第一数据控制信号Cd1和第二数据控制信号Cd2与扫描信号Ssk完全重叠的方式被供给的情况。

然而，在第二比较例中，当高电压被提前充电到第二数据输出线D2中时，可能存在当具有低电压的数据信号在水平时段1H期间被供给到第二数据输出线D2时第二数据输出线D2的电位不改变的缺点。

因此，预期的数据信号可能没有被施加到被联接到第二数据输出线D2的像素，因此可能出现图像质量的问题。

相比之下，在一个实施例中，通过提前初始化第二数据输出线D2，在下一水平时段期间供给的数据信号可以被正常充电到第二数据输出线D2。

图4示出了根据本发明的另一实施例的多路分离器。为了便于例示，图4只示出了被联接到第k扫描线Sk的那些像素PXL，将围绕被联接到第一数据输入线O1、第一数据输出线D1、第二数据输出线D2和第三数据输出线D3的多路分离器50’进行说明。

被联接到第一数据输出线D1的像素可以被称为第一像素PXL1，被联接到第二数据输出线D2的像素可以被称为第二像素PXL2，被连接到第三数据输出线D3的像素可以被称为第三像素PXL3。

本文描述的多路分离器50'可被应用于RGB像素结构。

例如，被联接到第一数据输出线D1的第一像素PXL1可以由表达第一颜色的像素组成，被联接到第二数据输出线D2的第二像素PXL2可以由表达第二颜色的像素组成，被联接到第三数据输出线D3的第三像素PXL3可以由表达第三颜色的像素组成。

这里，第一颜色、第二颜色和第三颜色可以是彼此不同的颜色，并且可以从由绿色、红色和蓝色组成的组中选择。

参考图4，根据一个实施例的多路分离器50'可以包括第一晶体管T1、第二晶体管T2和第三晶体管T3。

第一晶体管T1可以被联接在第一数据输入线O1与第一数据输出线D1之间。

第一晶体管T1可以响应于第一数据控制信号Cd1被导通。

例如，第一晶体管T1可以包括被联接到第一数据输入线O1的第一电极、被联接到第一数据输出线D1的第二电极、以及被联接到第一数据控制线221的栅电极。

第一数据控制线221可以从多路分离器控制器60接收第一数据控制信号Cd1并将第一数据控制信号Cd1传送到第一晶体管T1。

第二晶体管T2可以被连接在第一数据输入线O1与第二数据输出线D2之间。

第二晶体管T2可以响应于第二数据控制信号Cd2被导通。

例如，第二晶体管T2可以包括被联接到第一数据输入线O1的第一电极、被联接到第二数据输出线D2的第二电极、以及被联接到第二数据控制线222的栅电极。

第二数据控制线222可以从多路分离器控制器60接收第二数据控制信号Cd2并将第二数据控制信号Cd2传送到第二晶体管T2。

第三晶体管T3可以被联接在第一数据输入线O1与第三数据输出线D3之间。

第三晶体管T3可以响应于第三数据控制信号Cd3被导通。

例如，第三晶体管T3可以包括被联接到第一数据输入线O1的第一电极、被联接到第三数据输出线D3的第二电极、以及被联接到第三数据控制线223的栅电极。

第三数据控制线223可以从多路分离器控制器60接收第三数据控制信号Cd3并将第三数据控制信号Cd3传送到第三晶体管T3。

如图4所示，第一晶体管T1、第二晶体管T2和第三晶体管T3可以被实现为p型(例如p沟道)晶体管。然而，它们不限于此，晶体管T1、T2和T3可以被实现为n型(例如n沟道)晶体管。

图5是示出了根据本发明另一实施例的多路分离器的操作的波形图。图5示出了被供给到第k扫描线Sk的扫描信号Ssk、第一数据控制信号Cd1、第二数据控制信号Cd2、第三数据控制信号Cd3以及被供给到第一数据输入线O1的信号SO1。

在图5中，基于接收扫描信号Ssk、第一数据控制信号Cd1、第二数据控制信号Cd2和第三数据控制信号Cd3的晶体管是p型(例如p沟道)晶体管的假设，信号Ssk、Cd1、Cd2和Cd3是低电平电压。

因此，当接收信号Ssk、Cd1、Cd2和Cd3的晶体管是n型(例如n沟道)晶体管时，信号Ssk、Cd1、Cd2和Cd3可以是高电平电压。

扫描信号Ssk可以与第一数据控制信号Cd1、第二数据控制信号Cd2和第三数据控制信号Cd3重叠。

例如，扫描信号Ssk的一部分可与第一数据控制信号Cd1的一部分重叠，扫描信号Ssk的另一部分可与第二数据控制信号Cd2的一部分重叠，扫描信号Ssk的又一部分可以与整个第三数据控制信号Cd3重叠。

换句话说，扫描信号Ssk的供给时段的一部分可与第一晶体管T1的导通时段的一部分重叠，扫描信号Ssk的供给时段的另一部分可以与第二晶体管T2的导通时段的一部分重叠，扫描信号Ssk的供给时段的又一部分可以与第三晶体管T3的导通时段完全重叠。

第一数据控制信号Cd1、第二数据控制信号Cd2和第三数据控制信号Cd3可以彼此不重叠。

换句话说，第一晶体管T1的导通时段、第二晶体管T2的导通时段和第三晶体管T3的导通时段可以彼此不重叠。

第一数据控制信号Cd1可以在第二数据控制信号Cd2和第三数据控制信号Cd3之前被供给，第三数据控制信号Cd3可以在第二数据控制信号Cd2之前被供给。

换句话说，第一晶体管T1的导通时段可以在第二晶体管T2的导通时段和第三晶体管T3的导通时段之前进行，第三晶体管T3的导通时段可以在第二晶体管T2的导通时段之前进行。

例如，扫描信号Ssk和第一数据控制信号Cd1可以在第二时段P2期间彼此重叠，扫描信号Ssk和第二数据控制信号Cd2可在第四时段P4期间彼此重叠，扫描信号Ssk和第三晶体管T3可以在第三时段P3期间彼此重叠。

例如，第一数据控制信号Cd1可以在第一时段P1和第二时段P2期间被供给，扫描信号Ssk可以在第二时段P2、第三时段P3和第四时段P4期间被供给，第二数据控制信号Cd2可在第四时段P4和第五时段P5期间被供给，第三数据控制信号Cd3可以在第三时段P3期间被供给。

参考图4和图5，下面将进一步研究根据一个实施例的多路分离器50'的详细操作。

首先，第一数据控制信号Cd1可以在第一时段P1期间被供给。因此，第一晶体管T1可以被导通。

由于第二数据控制信号Cd2和第三数据控制信号Cd3没有被供给，因此第二晶体管T2和第三晶体管T3可以在第一时段P1期间保持截止。

数据驱动器30可以在第一数据控制信号Cd1被供给时将第一数据信号Dt1供给到第一数据输入线O1。

也就是说，由于第一晶体管T1在第一数据控制信号Cd1被供给时保持导通，因此数据驱动器30可以在第一晶体管T1的导通时段(例如第一时段P1和第二时段P2)期间将第一数据信号Dt1供给到第一数据输入线O1。

因此，由于第一数据信号Dt1在第一时段P1期间被供给到第一数据输入线O1，并由于第一晶体管T1保持导通，因此第一数据信号Dt1可以通过第一数据输入线O1和第一晶体管T1被传送到第一数据输出线D1。

在第一时段P1期间，第一数据输出线D1可以通过第一数据信号Dt1被充电。

在第二时段P2期间，第一数据控制信号Cd1和扫描信号Ssk可以被供给。

由于第一数据控制信号Cd1和第一数据信号Dt1的供给可以在第二时段P2期间被维持，因此第一数据输出线D1的电位可以保持与在第一时段P1期间相同或者基本上相同。

由于扫描信号Ssk被供给到第k扫描线Sk，因此第一数据输出线D1的第一数据信号Dt1可以被施加到(例如进入)第一像素PXL1。

在第三时段P3期间，扫描信号Ssk和第三数据控制信号Cd3可以被供给。由于第一数据控制信号Cd1和第二数据控制信号Cd2没有被供给，因此第一晶体管T1和第二晶体管T2可以在第三时段P3期间保持截止。

数据驱动器30可以在第三数据控制信号Cd3被供给时将第三数据信号Dt3和第二初始化电压Vt2依次供给到第一数据输入线O1。

换句话说，由于第三晶体管T3在第三数据控制信号Cd3被供给时保持导通，因此数据驱动器30可以在第三晶体管T3的导通时段(例如第三时段P3)期间将第三数据信号Dt3和第二初始化电压Vt2依次供给到第一数据输入线O1。

例如，数据驱动器30可以在被包括在第三时段P3中的第一子时段B3期间将第三数据信号Dt3供给到第一数据输入线O1，并且可以在被包括在第三时段P3中的第二子时段B4期间将第二初始化电压Vt2供给到第一数据输入线O1。

在这种情况下，由于第三数据信号Dt3在被包括在第三时段P3中的第一子时段B3期间被供给到第一数据输入线O1，并且由于第三晶体管T3保持导通，因此第三数据信号Dt3可以通过第一数据输入线O1和第三晶体管T3被传送到第三数据输出线D3。

这里，由于扫描信号Ssk被供给，因此第三数据输出线D3的第三数据信号Dt3可以被同时施加到(例如进入)第三像素PXL3。

由于第二初始化电压Vt2在被包括在第三时段P3中的第二子时段B4期间被供给到第一数据输入线O1，并且由于第三晶体管T3保持导通，因此第二初始化电压Vt2可以通过第一数据输入线O1和第三晶体管T3被传送到第三数据输出线D3。

因此，在被包括在第三时段P3中的第二子时段B4期间，第三数据输出线D3可以由第二初始化电压Vt2初始化。

在第三时段P3期间，由于第三数据输出线D3被初始化为低电压(例如第二初始化电压Vt2)，因此第三数据输出线D3的电压电平可以被容易地(例如快速地)改变为新的第三数据信号Dt3的电压。

在第四时段P4期间，扫描信号Ssk和第二数据控制信号Cd2可以被供给。

由于第二数据控制信号Cd2被供给，因此第二晶体管T2可被导通。

由于第一数据控制信号Cd1和第三数据控制信号Cd3没有被供给，因此第一晶体管T1和第三晶体管T3可以在第四时段P4期间保持截止。

数据驱动器30可以在当第二数据控制信号Cd2被供给的时段期间将第二数据信号Dt2和第一初始化电压Vt1依次供给到第一数据输入线O1。

换句话说，由于第二晶体管T2在第二数据控制信号Cd2被供给时保持导通，因此数据驱动器30可以在第二晶体管T2的导通时段(例如第四时段P4和第五时段P5)期间将第二数据信号Dt2和第一初始化电压Vt1依次供给到第一数据输入线O1。

例如，数据驱动器30可以在第一子时段B1(被包括在第四时段P4中)期间将第二数据信号Dt2供给到第一数据输入线O1，并且可以在第二子时段B2(被包括在第四时段P4中)和第五时段P5期间将第一初始化电压Vt1供给到第一数据输入线O1。

在这种情况下，由于第二数据信号Dt2在第一子时段B1(被包括在第四时段P4中)期间被供给到第一数据输入线O1，并且由于第二晶体管T2保持导通，因此第二数据信号Dt2可以通过第一数据输入线O1和第二晶体管T2被传送到第二数据输出线D2。

这里，由于扫描信号Ssk被供给，因此第二数据输出线D2的第二数据信号Dt2可以被同时施加到(例如进入)第二像素PXL2。

由于第一初始化电压Vt1可以在第二子时段B2(被包括在第四时段中)期间被供给到第一数据输入线O1，并且由于第二晶体管T2保持导通，因此第一初始化电压Vt1可以通过第一数据输入线O1和第二晶体管T2被传送到第二数据输出线D2。

因此，在第二子时段B2(被包括在第四时段P4中)期间，第二数据输出线D2可以由第一初始化电压Vt1初始化。

通常，数据驱动器30可以在第四时段P4期间将第二数据信号Dt2供给到第一数据输入线O1。在这种情况下，由于第二数据信号Dt2在第四时段P4期间被供给到第一数据输入线O1，并且由于第二晶体管T2保持导通，因此第二数据信号Dt2可以通过第一数据输入线O1和第二晶体管T2被传送到第二数据输出线D2。

这里，由于扫描信号Ssk被供给，因此第二数据输出线D2的第二数据信号Dt2可以被施加到(例如进入)第二像素PXL2。

在第五时段P5期间，第二数据控制信号Cd2可以被供给。由于第一数据控制信号Cd1和第三数据控制信号Cd3没有被供给，因此第一晶体管T1和第三晶体管T3可以在第五时段P5期间保持截止。

由于第一初始化电压Vt1在第五时段P5期间被供给到第一数据输入线O1，并且由于第二晶体管T2保持导通，因此第一初始化电压Vt1可通过第一数据输入线O1和第二晶体管T2被传送到第二数据输出线D2。

因此，第二数据输出线D2可以由第一初始化电压Vt1初始化。

在第五时段P5期间，由于第二数据输出线D2被初始化为低电压(例如第一初始化电压Vt1)，因此第二数据输出线D2的电压电平可以被容易地(例如快速地)改变为新的第二数据信号Dt2的电压。

在第六时段P6期间，扫描信号Ssk、第一数据控制信号Cd1、第二数据控制信号Cd2和第三数据控制信号Cd3的供给可以被全部停止。因此，第一晶体管T1、第二晶体管T2和第三晶体管T3可以保持截止。

例如，第一初始化电压Vt1可以是低于第二数据信号Dt2的电压或在第二数据信号Dt2的电压范围内的最低电压。

第二初始化电压Vt2可以是低于第三数据信号Dt3的电压或在第三数据信号Dt3的电压范围内的最低电压。

这里，第一初始化电压Vt1可以与第二初始化电压Vt2相同。

图6示出了根据本发明的一个实施例的在图1中所示的像素。为了便于例示，图6示出了被连接到第k扫描线Sk和第j数据线Dj的像素PXL。这里，k是等于或小于n的自然数，j为等于或小于m的自然数。

参考图6，根据一个实施例的像素PXL可以包括有机发光二极管OLED和像素电路600。

OLED的阳极可以被联接到像素电路600，阴极可以被联接到第二电源ELVSS。

OLED可以响应于从像素电路600供给的电流产生具有指定亮度的光。

像素电路600可以位于第j数据线Dj、第k扫描线Sk和OLED的阳极之间，并且可以控制被供给到OLED的电流。

例如，当扫描信号被供给到第k扫描线Sk时，像素电路600可以响应于被供给到第j数据线Dj的数据信号控制被供给到OLED的电流的量。

像素电路600可包括多个晶体管M1至M7和存储电容器Cst。

第一晶体管M1可以被联接在OLED的阳极与固定电压源VINT之间。这里，固定电压源VINT可以供给低于数据信号的电压。

固定电压源VINT可以具有与第一初始化电压Vt1和/或第二初始化电压Vt2相同的电压。

第一晶体管M1可以在扫描信号被供给到第(k+1)扫描线Sk+1时被导通，并将固定电压源VINT的电压供给到OLED的阳极。

当固定电压源VINT的电压被供给到OLED的阳极时，存在于OLED中的寄生电容器Cp可以被初始化。

当寄生电容器Cp被初始化时，可以防止当执行黑亮度时OLED由于从像素电路600供给的泄漏电流而发射光。

换句话说，从像素电路600供给的泄漏电流可以预先给寄生电容器Cp充电，当寄生电容器Cp被充电时，OLED可以被设置为非发射状态。

第二晶体管M2(例如驱动晶体管)的第一电极可被联接到第一节点N1，第二电极可以被联接到第七晶体管M7的第一电极。

并且，第二晶体管M2的栅电极可以被联接到第二节点N2。第二晶体管M2可以响应于在存储电容器Cst中充电的电压控制从第一电源ELVDD经由OLED流到第二电源ELVSS的电流的量。

第三晶体管M3的第一电极可以被联接到第二节点N2，第二电极可以被联接到固定电压源VINT。第三晶体管M3的栅电极可以被联接到第(k-1)扫描线Sk-1。第三晶体管M3可以当扫描信号被供给到第(k-1)扫描线Sk-1时被导通，并且可以将固定电压源VINT的电压供给到第二节点N2。

第四晶体管M4的第一电极可以被联接到第二晶体管M2的第二电极，因此第二电极可以被联接到第二节点N2。第四晶体管M4的栅电极可以被联接到第k扫描线Sk。

第四晶体管M4可以当扫描信号被供给到第k扫描线Sk时被导通，因此可以以二极管形式联接第二晶体管M2。

第五晶体管M5的第一电极可以被联接到第j数据线Dj，第二电极可以被联接到第一节点N1。

并且，第五晶体管M5的栅电极可以被联接到第k扫描线Sk。

第五晶体管M5可以当扫描信号被供给到第k扫描线Sk时被导通，并将来自第j数据线Dj的数据信号传送到第一节点N1。

第六晶体管M6的第一电极可以被联接到第一电源ELVDD，第二电极可以被联接到第一节点N1。

并且，第六晶体管M6的栅电极可以被联接到发射控制线Ek。

第六晶体管M6可以当发射控制信号被供给到第k发射控制线Ek时被截止，并且当发射控制信号没有被供给时被导通。

第七晶体管M7的第一电极可以被联接到第二晶体管M2的第二电极，第二电极可以被联接到OLED的阳极。

并且，第七晶体管M7的栅电极可以被联接到第k发射控制线Ek。第七晶体管M7可以当发射控制信号被供给到第k发射控制线Ek时被截止，并且当发射控制信号没有被供给时被导通。

存储电容器Cst可以被联接在第一电源ELVDD与第二节点N2之间。

图6的上述像素结构不限于此。实际上，像素电路600可以具有电流可被供给到OLED的电路结构，并且可以被选择为具有所公开的各种结构中的一个。

图7是示出了图6中所示的像素的操作的波形图。参考图7，当发射控制信号被供给到第k发射控制线Ek时，第六晶体管M6和第七晶体管M7可被截止。

当第六晶体管M6被截止时，在第一电源ELVDD与第一节点N1之间的电连接可以被阻止(或断开)。

当第七晶体管M7被截止时，在第二晶体管M2与OLED之间的电连接可以被阻止(或断开)。

因此，OLED可以在发射控制信号被供给到第k发射控制线Ek时被设置为非发射状态。

此后，扫描信号可被供给到第k-1扫描线Sk-1，第三晶体管M3可以被导通。

当第三晶体管M3被导通时，固定电压源VINT的电压可以被供给到第二节点N2，因此，第二节点N2的电压可被初始化为固定电压源VINT的电压。

在第二节点N2的电压被初始化为固定电压源VINT的电压之后，扫描信号可被供给到第k扫描线Sk。

当扫描信号被供给到第k扫描线Sk时，第四晶体管M4和第五晶体管M5可被导通。

当第四晶体管M4被导通时，第二晶体管M2可以以二极管的形式被联接。

当第五晶体管M5被导通时，来自第j数据线Dj的数据信号可被供给到第一节点N1。

这里，由于第二节点N2由固定电压源VINT的电压初始化，因此第二晶体管M2可以被导通。当第二晶体管M2被导通时，其值是从被施加到第一节点N1的数据信号的电压的值减去第二晶体管M2的阈值电压的电压被供给到第二节点N2。这里，存储电容器Cst可以存储被施加到第二节点N2的电压。

在与数据信号对应的电压被存储在存储电容器Cst中之后，扫描信号可被供给到第(k+1)扫描线Sk+1。当扫描信号被供给到第(k+1)扫描线Sk+1时，第一晶体管M1可以被导通。

当第一晶体管M1被导通时，固定电压源VINT的电压可以被供给到OLED的阳极。然后存在于OLED中的寄生电容器Cp可以被初始化。

此后，由于到第k发射控制线Ek的发射控制信号的供给被停止，因此第六晶体管M6和第七晶体管M7可被导通。

当第六晶体管M6和第七晶体管M7被导通时，可以形成从第一电源ELVDD经由OLED到第二电源ELVSS的电流路径。

这里，第二晶体管M2可以将与在存储电容器Cst中充电的电压对应的驱动电流供给到OLED。

因此，OLED可以发射具有与驱动电流对应的亮度的光。

将理解的是，虽然术语“第一”、“第二”、“第三”等可在本文中用来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语的限制。这些术语仅用来区分一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分。因此，下面讨论的第一元件、第一组件、第一区域、第一层或第一部分可以被称为第二元件、第二组件、第二区域、第二层或第二部分，而不脱离发明构思的精神和范围。

另外，还将理解的是，当一个元件或组件被称为在两个元件或两个组件“之间”时，它可以是这两个元件或两个组件之间的唯一元件或唯一组件，或者还可以存在一个或多个中间元件或中间组件。

本文使用的术语是为了描述特定的实施例的目的，并不旨在限制发明构思。如本文所用，单数形式的“一”旨在也包括复数形式，除非上下文另有明确说明。将进一步理解的是，当在说明书中使用时，术语“包括”和/或“包含”表明存在所陈述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。如本文所用，术语“和/或”包括相关联的所列项目的一个或多个的任意和所有组合。当放在一列元件之前时，诸如“至少一个”的表述修饰的是整列元件，而不是修饰该列中的单独元件。此外，当描述发明构思的实施例时，使用“可以”指的是“发明构思的一个或多个实施例”。此外，术语“示例性”意指示例或例示。

将理解的是，当一个元件或层被称为在另一元件或层“上”、“被连接到”、“被联接到”或“邻近于”另一元件或层时，它可以直接在另一元件或层上，被直接连接到、联接到或邻近于另一元件或层，或者可以存在一个或多个中间元件或中间层。当一个元件或层被称为“直接在”另一元件或层“上”、“被直接连接到”、“被直接联接到”或“紧邻”另一元件或层时，不存在中间元件或中间层。

如本文所用，术语“基本上”、“大约”和类似术语被用作近似的术语，而不是作为程度的术语，并且旨在对将由本领域普通技术人员公认的在测量值或计算值中的固有公差做出解释。

根据在本文中描述的本发明的实施例的诸如多路分离器和像素的显示设备和/或任何其它相关设备或组件可以利用任何合适的硬件、固件(例如专用集成电路)、软件、或软件、固件和硬件的适当组合来实现。例如，显示设备的各种组件可以被形成在一个集成电路(IC)芯片上或单独的IC芯片上。此外，显示设备的各种组件可以在柔性印刷电路膜、带载封装(TCP)、印刷电路板(PCB)上实现，或者被形成在同一基底上。此外，显示设备的各种组件可以是用于执行计算机程序指令并与用于执行本文中描述的各种功能的其它系统组件交互的一个或多个计算设备中的在一个或多个处理器上运行的进程或线程。计算机程序指令被存储在可使用标准存储设备在计算设备中实现的存储器中，诸如例如随机存取存储器(RAM)。计算机程序指令还可以被存储在其它的非暂时性计算机可读介质中，诸如例如CD-ROM、闪存驱动器等。此外，本领域技术人员应认识到各种计算设备的功能可以被组合或集成到单个计算设备中，或特定计算设备的功能可以跨过一个或多个其它计算设备分布，而不脱离本发明的示例性实施例的范围。

在本文中已经公开了示例实施例，尽管使用了特定的术语，但它们仅以一般和描述性的意思被使用和解释，而不是为了限制的目的。在某些情况下，如对递交本申请的领域内的普通技术人员来说将是显而易见的那样，结合特定实施例描述的特征、特性和/或元件可以单独使用，也可以与结合其它实施例描述的特征、特性和/或元件组合使用，除非另有明确说明。因此，本领域技术人员将理解，可以在不脱离如所附权利要求及其等同方案所限定的本发明的精神和范围的情况下进行形式上和细节上的各种改变。

Claims (10)

1.一种显示设备，包括：

被联接到扫描线和第一数据输出线的第一像素；

被联接到所述扫描线和第二数据输出线的第二像素；

被配置为将扫描信号供给到所述扫描线的扫描驱动器；

被配置为将第一数据信号、第二数据信号和第一初始化电压供给到数据输入线的数据驱动器；和

被配置为接收所述第一数据信号和所述第二数据信号、将所述第一数据信号传输到所述第一数据输出线、并将所述第二数据信号和所述第一初始化电压传输到所述第二数据输出线的多路分离器。

2.根据权利要求1所述的显示设备，其中所述多路分离器包括：

被联接在所述数据输入线与所述第一数据输出线之间并被配置为响应于第一数据控制信号而导通的第一晶体管；和

被联接在所述数据输入线与所述第二数据输出线之间并被配置为响应于第二数据控制信号而导通的第二晶体管。

3.根据权利要求2所述的显示设备，

其中所述扫描信号的第一部分与所述第一数据控制信号的一部分重叠，并且

其中所述扫描信号的第二部分与所述第二数据控制信号的一部分重叠。

4.根据权利要求3所述的显示设备，其中所述第一数据控制信号和所述第二数据控制信号彼此不重叠。

5.根据权利要求2所述的显示设备，其中所述数据驱动器被配置为在所述第一数据控制信号被供给时将所述第一数据信号供给到所述数据输入线，并在所述第二数据控制信号被供给时将所述第二数据信号和所述第一初始化电压依次供给到所述数据输入线。

6.根据权利要求2所述的显示设备，

其中所述第一数据控制信号在第一时段和第二时段期间被供给，

其中所述扫描信号在所述第二时段、第三时段和第四时段期间被供给，并且

其中所述第二数据控制信号在第四时段和第五时段期间被供给。

7.根据权利要求2所述的显示设备，

其中所述显示设备进一步包括被联接到所述扫描线和第三数据输出线的第三像素，并且

其中所述多路分离器进一步包括被联接在所述数据输入线与所述第三数据输出线之间的第三晶体管，所述第三晶体管被配置为响应于第三数据控制信号而导通。

8.根据权利要求7所述的显示设备，

其中所述第一数据控制信号在第一时段和第二时段期间被供给，

其中所述扫描信号在所述第二时段、第三时段和第四时段期间被供给，

其中所述第二数据控制信号在所述第四时段和第五时段期间被供给，并且

其中所述第三数据控制信号在所述第三时段期间被供给。

9.一种用于驱动显示设备的方法，所述方法包括：

在多路分离器中的第一晶体管的导通时段期间将第一数据信号供给到被联接到第一像素的第一数据输出线；

将扫描信号供给到被联接到所述第一像素和第二像素的扫描线；以及

在所述多路分离器中的第二晶体管的导通时段期间将第二数据信号和第一初始化电压依次供给到被联接到所述第二像素的第二数据输出线。

10.根据权利要求9所述的方法，

其中所述扫描信号的供给时段的第一部分与所述第一晶体管的所述导通时段的一部分重叠，

其中所述扫描信号的所述供给时段的第二部分与所述第二晶体管的所述导通时段的一部分重叠，并且

其中所述第一晶体管的所述导通时段在所述第二晶体管的所述导通时段之前。