CN100583296C - 半导体电路，显示器及其电子应用设备 - Google Patents

半导体电路，显示器及其电子应用设备 Download PDF

Info

Publication number
CN100583296C
CN100583296C CN200610084405A CN200610084405A CN100583296C CN 100583296 C CN100583296 C CN 100583296C CN 200610084405 A CN200610084405 A CN 200610084405A CN 200610084405 A CN200610084405 A CN 200610084405A CN 100583296 C CN100583296 C CN 100583296C
Authority
CN
China
Prior art keywords
channel transistor
circuit
terminal
semiconductor circuit
electromotive force
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200610084405A
Other languages
English (en)
Other versions
CN1866403A (zh
Inventor
纳光明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1866403A publication Critical patent/CN1866403A/zh
Application granted granted Critical
Publication of CN100583296C publication Critical patent/CN100583296C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

本发明的一个目的是提供一种需要更少数量的晶体管的半导体电路，该晶体管包括在所述半导体电路中并且精确地用作无需电平移动器的移位寄存器。该半导体电路具有m(m是任意正整数，m≥3)级的电路组和反相器电路。所述电路组包括具有连接到高电势电源的第一端子的p沟道晶体管，和具有连接到低电势电源的第一端子的n沟道晶体管。时钟信号被输入到在第(2n-1)(n是任意整数，m≥2n≥2)级中的n沟道晶体管的栅极。反相时钟信号被输入到在第2n(n是任意整数，m≥2n≥2)级中的n沟道晶体管的栅极。

Description

半导体电路，显示器及其电子应用设备
技术领域
本发明涉及半导体电路，特别是涉及包括晶体管的移位寄存器。而且，本发明涉及包括半导体电路的显示器，和包括该显示器的电子应用设备。
背景技术
注意到在本说明书中提及的半导体电路指通过使用半导体的特征来工作的全部电路。
近些年来，随着对便携式设备的需求增加，例如液晶显示器和发光器件的显示器的发展已经积极展开。特别是，形成像素电路和包括由晶体管形成的移位寄存器等的驱动电路(下文中，称为内部电路)的技术对小型化和功耗减少有着很大的贡献，该晶体管使用在绝缘体上的多晶半导体形成，因此这种技术已经被积极研发。在绝缘体上形成的内部电路通过FPC等连接控制器IC等(下文中，称为外部电路)，以便控制内部电路的操作。
作为构成常规内部电路的一部分的移位寄存器电路，包括使用时钟反相器的移位寄存器的移位寄存器电路在图25和26中被示出。在图25中所示的移位寄存器电路包括n(n是等于或大于3的整数)级的移位寄存器。这里示出了在n级的移位寄存器中的4级的移位寄存器。在图25中，单一移位寄存器包括时钟信号CK，反相时钟信号CKb，第一时钟反相器CKINV1，第二时钟反相器CKINV2，反相器INV和输入信号SP。另外，在图25中，在第i(i是等于或小于n的自然数)级中的移位寄存器是由SRi表示。
在图26中，在图25中所示的移位寄存器中的仅2级的移位寄存器(SR1和SR2)由晶体管表示。在第一级的移位寄存器SR1中，第一时钟反相器CKINV1包括p沟道晶体管2501a和2501b，和n沟道晶体管2501c和2501d。第二时钟反相器CKINV2包括p沟道晶体管2502a和2502b，和n沟道晶体管2502c和2502d。反相器INV包括p沟道晶体管2503a和n沟道2503b。在本说明书中省略了关于第二级中的移位寄存器SR2的具体描述。如图26所示，在移位寄存器SR2中，输入的信号(CK、CKb等)被反相。
图27示出了解释驱动具有图25和26中所示结构的移位寄存器的方法的时序图。
为了提供简单的解释，移位寄存器(内部电路)的电源电压被设置成10V(高电势电源Vdd被设置成10V，低电势电源Vss被设置成0V)，脉冲信号的振幅电压被设置成3V(高电势电平(其也被称为H电平，H电势或者H)，和低电势电平(其也被称为L电平，L电势或者L))，脉冲信号例如是从外部电路输入的时钟信号CK，反相时钟信号CKb或者输入信号。构成外部电路的一部分的IC在低于内部电路的电源电势下工作。
第一时钟反相器CKINV1将被具体描述。在p沟道晶体管2501a中，将描述这样一种情况：用10V的高电势电源Vdd对p沟道晶体管2501a的源极进行输入，p沟道晶体管2501a的栅极被输入3V，其是时钟脉冲CK或者反相时钟脉冲CKB的H电势，即H电势被输入到p沟道晶体管的栅极以便关断p沟道晶体管。在这种情况中，在p沟道晶体管2501a的栅极和源极之间的电势差是7V。如果p沟道晶体管2501a的阈值电压的绝对值小于7V，则p沟道晶体管2501a仍然导通，使得在源极和漏极之间保持导通状态。因此，因为通常要求保持关断的p沟道晶体管仍然导通，所以在移位寄存器中的输出不正常执行(见图27中的虚线2701)，因此存在引起故障的高风险(见专利文献1)。
进一步，为了防止由于上述原因引起的故障，在常规的移位寄存器中，在例如时钟脉冲CK或者启动脉冲SP的脉冲信号的振幅电压通过电平移动器增长到几乎等于移位寄存器的电源电压之后，输入脉冲信号。例如，为了通过使用具有外部电路的约3V振幅的信号来精确地操作内部电路，存在具有这样结构的移位寄存器电路：该结构中在每一级中布置电平移动部件(例如，见专利文献2)。
[专利文献1]：日本专利申请公开号2003-141893
[专利文献2]：日本专利申请公开号2003-339985
存在由于栅极的长度和宽度的变化和栅绝缘膜等的厚度变化引起晶体管的阈值变化的情况，上述变化是由于制造工艺中的不同和使用的衬底不同引起的，使得阈值不同于期望值。在这种情况中，在使用两个逻辑电平“1”和“0”的数字电路中使用具有小振幅的信号时，由于阈值变化的不利影响，该数字电路有时不会准确工作。
在有源矩阵显示器中，晶体管的数量在上述的移位寄存器电路中随着像素部分在行和列中的增加而增加。因此，存在产生随着晶体管的数量增加而对晶体管的变化的贡献退化的问题。
发明内容
本发明的目的就是提供一种半导体电路，其作为移位寄存器精确工作，同时减少了晶体管的特性变化的不利影响。根据上述提到的问题，本发明提供了使用小振幅信号的半导体电路，其优选地作为移位寄存器工作，而没有增加晶体管的数量。
而且，当电平移动器布置在内部电路中时，由于驱动电路的占据面积和延迟或者迟钝波形的增加，引起减小了频率特征等的问题。
因此，根据上述情况，本发明的另一个目的是实现外壳的小型化，制造成本的降低和功耗减小。而且，本发明的另一个目的是提供半导体电路，其作为移位寄存器良好地工作，而没有在内部电路中提供电平移动器，由此解决了时钟信号的延迟或者迟钝波形的问题和在内部电路中提供的电源线的电压下降问题，由此实现了内部电路的驱动电路的占据面积的减小，功耗的减小和高频工作。
在本发明的一个方面，半导体电路具有m(m是任意正整数，m≥3)级的电路组和反相器电路。该电路组包括具有连接到高电势电源的第一端子的p沟道晶体管；具有连接到p沟道晶体管的栅极的栅极和连接到p沟道晶体管的第二端子的第一端子的第一n沟道晶体管；和具有连接到第一n沟道晶体管的第二端子的第一端子和连接到低电势电源的第二端子的第二n沟道晶体管。反相器电路的输入端连接p沟道晶体管的第二端子和第一n沟道晶体管的第一端子。时钟信号被输入到在第(2n-1)(n是任意整数，m≥2n≥2)级中的第二n沟道晶体管的栅极。反相时钟信号被输入到在第2n级中的第二n沟道晶体管的栅极。
在本发明的另一个方面，半导体电路具有m(m是任意正整数，m≥3)级的电路组和反相器电路。该电路组包括具有连接到高电势电源的第一端子的p沟道晶体管；具有连接到p沟道晶体管的栅极的栅极和连接到p沟道晶体管的第二端子的第一端子的第一n沟道晶体管；和具有连接到第一n沟道晶体管的第二端子的第一端子和连接到低电势电源的第二端子的第二n沟道晶体管。反相器电路的输入端连接p沟道晶体管的第二端子和第一n沟道晶体管的第一端子。时钟信号被输入到在第(2n-1)(n是任意整数，m≥2n≥2)级中的第二n沟道晶体管的栅极。反相时钟信号被输入到在第2n级中的第二n沟道晶体管的栅极。时钟信号和反相时钟信号的每一个的高电势电平等于高电势电源的电势，低电势电平大于低电势电源的电势。
另外，本发明的半导体电路可以具有保持在电路组和反相器电路之间的电势的装置。
而且，本发明的半导体电路可以具有NAND电路，其中p沟道晶体管的栅极和第一n沟道晶体管的栅极连接，p沟道晶体管的第二端子和第一n沟道晶体管的第一端子连接。
在本发明的另一方面，半导体电路具有m(m是任意正整数，m≥3)级的第一电路组和第二电路组。该第一电路组包括具有连接到高电势电源的第一端子的第一p沟道晶体管；具有连接到第一p沟道晶体管的栅极的栅极和连接到第一p沟道晶体管的第二端子的第一端子的第一n沟道晶体管；和具有连接到第一n沟道晶体管的第二端子的第一端子和连接到低电势电源的第二端子的第二n沟道晶体管。第二电路组包括具有连接到高电势电源的第一端子的第二p沟道晶体管；具有连接到第一p沟道晶体管的第二端子、第一n沟道晶体管的第一端子和第二p沟道晶体管的栅极的栅极和连接到第二p沟道晶体管的第二端子的第一端子的第三n沟道晶体管；和具有连接到第三n沟道晶体管的第二端子的第一端子和连接到低电势电源的第二端子的第四n沟道晶体管。时钟信号被输入到第二n沟道晶体管的栅极和在第(2n-1)(n是任意整数，m≥2n≥2)级中的第四n沟道晶体管的栅极。反相时钟信号被输入到第二n沟道晶体管的栅极和在第2n级中的第四n沟道晶体管的栅极。
在本发明的另一方面，半导体电路具有m(m是任意正整数，m≥3)级的第一电路组和第二电路组。该第一电路组包括具有连接到高电势电源的第一端子的第一p沟道晶体管；具有连接到第一p沟道晶体管的栅极的栅极和连接到第一p沟道晶体管的第二端子的第一端子的第一n沟道晶体管；和具有连接到第一n沟道晶体管的第二端子的第一端子和连接到低电势电源的第二端子的第二n沟道晶体管。第二电路组包括具有连接到高电势电源的第一端子的第二p沟道晶体管；具有连接到第一p沟道晶体管的第二端子、第一n沟道晶体管的第一端子和第二p沟道晶体管的栅极的栅极和连接到第二p沟道晶体管的第二端子的第一端子的第三n沟道晶体管；和具有连接到第三n沟道晶体管的第二端子的第一端子和连接到低电势电源的第二端子的第四n沟道晶体管。时钟信号被输入到第二n沟道晶体管的栅极和在第(2n-1)(n是任意整数，m≥2n≥2)级中的第四n沟道晶体管的栅极。反相时钟信号被输入到第二n沟道晶体管的栅极和在第2n级中的第四n沟道晶体管的栅极。时钟信号和反相时钟信号的每一个的高电势电平等于高电势电源的电势，时钟信号和反相时钟信号的每一个低电势电平大于低电势电源的电势。
本发明的半导体电路可以具有保持在第一电路组和第二电路组之间的电势的装置。
而且，本发明的半导体电路可以具有NOR电路，其中p沟道晶体管的栅极和第一n沟道晶体管的栅极连接，第二p沟道晶体管的第二端子和第三n沟道晶体管的第一端子连接。
在本发明的半导体电路中，可以使用在玻璃衬底上形成的薄膜晶体管来形成n沟道晶体管和p沟道晶体管。
在本发明的半导体电路中，可以在单晶衬底上形成n沟道晶体管和p沟道晶体管。
包括本发明的半导体电路的显示器可以使用液晶元件或者EL元件。
而且，使用包括本发明的半导体电路的显示器的电子应用设备可以是电视接收机、例如摄像机或数字照相机的照相机，护目式显示器、导航系统、音频再现设备、计算机、游戏机、便携式计算机、移动电话、便携式游戏机、电子书和图像再现设备。
根据本发明，包括本发明的半导体电路的移位寄存器电路被精确操作，即便是使用具有振幅小于驱动该移位寄存器的高电势电源和低电势电源之间的电势差的时钟信号，由此可以实现高频操作。
根据本发明，包括本发明的半导体电路的移位寄存器电路的功耗降低，同时防止了直通电流在高电势电源和低电势电源之间流动。
根据本发明，和常规移位寄存器电路相比，包括本发明的半导体电路的移位寄存器电路所需要的晶体管的数量减少，由此提高了生产量。
根据本发明，包括本发明的半导体电路的移位寄存器电路可以在没有电平移动部件的情况下操作，使得移位寄存器电路在衬底上的占据面积减小。
而且，在使用本发明的半导体电路的显示器中，该半导体电路用作移位寄存器电路，即便是使用具有振幅小于驱动该移位寄存器的高电势电源和低电势电源之间的电势差的时钟信号，该半导体电路也可以适合地用作该移位寄存器。因此，可以提供实现高频操作的包括本发明的半导体电路的显示器。
而且，在使用本发明的半导体电路的显示器中，该半导体电路用作移位寄存器电路，可以减小功耗，同时防止了直通电流在高电势电源和低电势电源之间流动。
而且，可以提供使用本发明的半导体电路的显示器，该半导体电路用作移位寄存器电路，其中因为半导体电路相比于常规移位寄存器电路需要更少的晶体管，所以可以得到高的生产量。
而且，可以提供使用本发明的半导体电路的进一步小型化的显示器，该半导体电路用作移位寄存器电路，其中半导体电路可以在没有电平移动部件的情况下操作，使得用作移位寄存器的半导体电路在衬底上的占据面积减小。
而且，可以提供包括本发明的半导体电路的电子应用设备给消费者，该半导体电路用作移位寄存器电路，其中即便是使用具有振幅小于高电势电源和低电势电源之间的电势差的时钟信号，半导体电路也适合地用作该移位寄存器电路，由此可以实现高频操作。
可以提供包括本发明的半导体电路的电子应用设备给消费者，该半导体电路用作移位寄存器电路，其中可以减小功耗，同时防止了直通电流在高电势电源和低电势电源之间流动。
在包括本发明的半导体电路的电子应用设备中，该半导体电路用作移位寄存器电路，半导体电路相比于常规移位寄存器电路需要更少的晶体管，由此提供高的生产量、廉价的产品给消费者。
而且，包括本发明的半导体电路的电子应用设备中，该半导体电路用作移位寄存器电路，该半导体电路可以在没有电平移动部件的情况下操作，使得用作移位寄存器的半导体电路在衬底上的占据面积减小。由此，实现了显示部件的布局面积的减小，实现了电子应用设备的小型化和重量轻。
附图说明
图1是示出实施方式1的结构的框图；
图2A和2B是示出实施方式1的结构的电路图；
图3是实施方式1的时序图；
图4A和4B是解释实施方式1的结构的操作的图；
图5A和5B是解释实施方式1的结构的操作的图；
图6是示出实施方式2的结构的框图；
图7A和7B是示出实施方式2的结构的电路图；
图8是实施方式2的时序图；
图9A和9B是解释实施方式2的结构的操作的图；
图10A和10B是解释实施方式2的结构的操作的图；
图11A至11C是示出实施方式1的结构的框图；
图12A至12C是示出制造实施方式2的晶体管的步骤的截面图；
图13A至13C是示出制造实施方式2的晶体管的步骤的截面图；
图14A和14B是示出制造实施方式2的晶体管的步骤的截面图；
图15是示出实施方式3的液晶模块的截面图；
图16是实施方式3的液晶模块的透视图；
图17A是透视图和图17B是实施方式4的EL模块的截面图；
图18是实施方式5的晶体管的截面图；
图19是示出使用本发明的电子应用设备的例子的图；
图20是示出使用本发明的电子应用设备的例子的图；
图21A和21B是示出使用本发明的电子应用设备的例子的图；
图22A和22B是示出使用本发明的电子应用设备的例子的图；
图23是示出使用本发明的电子应用设备的例子的图；
图24A至24E是示出使用本发明的电子应用设备的例子的图；
图25是示出常规例子的结构的电路图；
图26是示出常规例子的结构的电路图；和
图27是常规例子的结构的时序图。
具体实施方式
本发明的实施方式将在下面结合附图进行描述。本发明可以用多种不同方式实现。本领域的技术人员可以容易理解，这里公开的实施方式和细节可以以各种方式改变而不会脱离本发明的目的和范围。本发明不应该被解释为限制于在下面给出的实施方式的描述。而且，具有相同功能的相同部件由相同参考符号表示，其解释被省略。
实施方式1
图1示出了半导体电路的一个实施方式，其用作本发明的移位寄存器。在图1中，示出了在第(2n-1)(n是任意整数，m≥2n≥2，其中m是在移位寄存器中提供的级的总数)级中的寄存器(第一寄存器)101，和在第2n级中的寄存器(第二寄存器)102。寄存器101包括第一电路组103和第二电路组104。寄存器102包括第一电路组105和第二电路组106。在第(2n-1)级中的寄存器101中，时钟信号被输入给第一电路组103。而且，在第2n级中的寄存器102中，反相时钟信号CKb被输入给第一电路组105。而且，在节点A处输入信号给在第(2n-1)级中的寄存器101，节点B被提供在第(2n-1)级中的寄存器101的第一电路组和第二电路组之间，在节点C处输入信号给在第2n级中的寄存器102，节点D被提供在第2n级中的寄存器102的第一电路组和第二电路组之间，提供连接节点A和节点B的NAND电路1(NAND1)以得到节点A和节点B的反相AND，反之提供连接节点C和节点D的NAND电路2(NAND2)以得到节点C和节点D的反相AND。当然，可以根据期望要输出的信号任意布置其它逻辑元件以连接其它节点。
而且，在图2A中示出了半导体电路的具体电路结构，其用作本实施方式的本发明的移位寄存器。在图2A中，作为构成第一寄存器101的一部分的第一电路组103，提供p沟道晶体管201、第一n沟道晶体管202、第二n沟道晶体管203。作为构成第一寄存器101的一部分的第二电路组104，提供反相器电路，其中提供p沟道晶体管204和n沟道晶体管205。在第二寄存器中，提供多个具有相同结构的晶体管。
在图2A中，p沟道晶体管201的第一端子连接高电势电源Vdd，p沟道晶体管201的第二端子连接第一n沟道晶体管202的第一端子，第一n沟道晶体管202的第二端子连接第二n沟道晶体管203的第一端子，和第二n沟道晶体管203的第二端子连接低电势电源(Vss或者GND)。而且，p沟道晶体管201的第二端子和第一n沟道晶体管202的第一端子连接到反相器电路的输入端。而且，输入信号SP被输入到p沟道晶体管201的栅极和第一n沟道晶体管202的栅极，输出信号从反相器电路的输出端输出。
而且，图2A示出了其中在第一电路组和第二电路组之间提供保持电容器211的结构；然而，该保持电容器不是必须被提供的。在没有提供保持电容器的情况中，可以使用每一个晶体管的寄生电容。而且，可连接保持电势的电路，而不限制于电容器。
而且，在本发明中，根据在这些电极之间产生的电势差来确定包括在单一晶体管中的作为源极和漏极的两个电极中的哪个是用作源极，哪个是用作漏极。因此，很难定义哪个电极用作源极或者漏极。因此，在本说明书中，用作源极和漏极的两个电极用第一端子和第二端子表示。
在图2A中，时钟信号CK被输入给在第(2n-1)(n是任意整数，m≥2n≥2)级中提供的第一寄存器101的第二n沟道晶体管203的栅极。而且，反相时钟信号CKb被输入给在第2n(n是任意整数，m≥2n≥2)级中提供的第二寄存器102的第二n沟道晶体管203的栅极。
在本实施方式中，即便是当被输入的时钟信号(或者反相时钟信号)的高电势电平(也被称为H电平、H电势或者H)被设置成低于高电势电源的电势，和其低电势电平(也被称为L电平、L电势或者L)被设置成等于低电势电源的电势时，该半导体电路也可以用作移位寄存器，而不会发生问题。因此，可以减小时钟信号的振幅，使得可以减小功耗。
接着，在该实施方式中将描述在图2B中所示的每一个节点以便解释本发明的半导体电路中的时序图，该半导体电路用作移位寄存器。在图2B中，在第一寄存器101中，用S0表示对应于p沟道晶体管201的栅极和第一n沟道晶体管202的栅极的节点。而且，在第一寄存器101中，用S0b表示对应于p沟道晶体管201的第二端子和第一n沟道晶体管202的第一端子或者反相器电路的输入端子的节点。而且，用S1表示对应于第一寄存器101的反相器电路的输出端子或者第二寄存器102的p沟道晶体管201的栅极和第一n沟道晶体管202的栅极的节点。而且，在第二寄存器102中，用S1b表示对应于p沟道晶体管201的第二端子和第一n沟道晶体管202的第一端子或者反相器电路的输入端子的节点。用S2表示对应于第二寄存器102的反相器电路的输出端子的节点。而且，用NA1表示NAND1的输出端子的节点，用NA2表示NAND2的输出端子的节点。
接着，图3示出了图2A中的实施方式的半导体电路的时序图。图2B中所示的时钟信号、反相时钟信号、每一个节点S0、S0b、S1、S1b和S2的电势都在这里被示出。如图3所示，输入一段脉冲的输入信号SP的期间之前和之后的时钟信号的被2分频的部分分别由T0、T1、T2和T3表示。
在图4A和4B以及图5A和5B中更加详细描述图3中所示时序图中的时间段T0、T1、T2和T3期间在第一寄存器101中的每一个晶体管的导通和关断。
为了给出简单的解释，作为移位寄存器的半导体电路(内部电路)的电源电压被设置成10V(高电势电源Vdd被设置为10V和低电势电源Vss被设置成0V)，从例如控制器IC的外部电路中输入的例如时钟信号CK、反相时钟信号CKb或者输入信号的脉冲信号的振幅电压的H电平被设置成3V，振幅电压的L电平被设置成0V。构成外部电路的一部分的IC是在低于内部电路的电源电势下操作的。
首先，在图4A中，在时间段T0期间，因为时钟信号CK是H电平，节点S0也是在H电平，所以p沟道晶体管201开始变成不导通状态(下文中，被称作关断)。第一n沟道晶体管202和第二n沟道晶体管203开始变成导通状态(在下文中，被称作导通)，因此节点S0b开始为L电平。在这种状态中，在反相器电路中，p沟道晶体管204导通，而n沟道晶体管205关断，使得节点S1输出H电平。
接着，在图4B中，在时间段T1期间，时钟信号CK开始变成L电平，节点S0开始变成L电平。在这种情况中，p沟道晶体管201导通。因为第一n沟道晶体管202和第二n沟道晶体管203关断，所以节点S0b开始变成H电平。在这情况中，在反相器电路中，p沟道晶体管204关断，而n沟道晶体管205导通，使得节点S1输出H电平。
接着，在图5A中，在时间段T2期间，时钟信号CK开始变成H电平，节点S0开始变成L电平。在这种情况中，p沟道晶体管201导通。因为第一n沟道晶体管202关断，而第二n沟道晶体管203导通，所以节点S0b开始变成H电平。在这情况中，在反相器电路中，因为p沟道晶体管204关断，而n沟道晶体管205导通，使得节点S1输出H电平。
接着，在图5B中，在时间段T3期间，时钟信号CK开始变成L电平，节点S0开始变成H电平，并且p沟道晶体管201关断。因为第一n沟道晶体管202导通，而第二n沟道晶体管203关断，所以节点S0b处于电浮动状态。在这种情况中，在H电平的电势被保持在节点S0b中，该电势是在时间段T3之前的时间段T2中的节点S0b的电势。在这情况中，在反相器电路中，p沟道晶体管204关断，而n沟道晶体管205导通，使得节点S1输出H电平。
注意，在第二寄存器102中，由反相时钟信号CKb和在上述第一寄存器101中的节点S1的电势确定操作。相对于在第二寄存器102的每一个晶体管的操作，时钟信号和反相时钟信号是反相的，也就是说H电平和L电平是反相的。因此，第二寄存器102的每一个晶体管的操作在时间段T0-T3的任一时间段中与第一寄存器101的每一个晶体管的操作是相同的，因此不在这里做详细描述了。
进一步，每一个晶体管可以具有任何极性，只要它具有执行和本发明相同操作的电路结构即可。例如，为了使得每一个晶体管的极性反相，输入到每一个晶体管的信号可以被反相。因此，本发明不特别受限于每一个晶体管的极性、时钟信号等。
进一步，作为本发明的移位寄存器的半导体电路顺序输出多个信号，每一个信号被NAND电路延迟了每一个时钟信号(或者反相时钟信号)的半个周期，以获得节点S0和S1的反相AND。从半导体电路顺序输出的多个信号的每一个信号中提取一个信号，节点S0b通过这个信号根据CK信号的上升沿从高电势状态变成低电势状态(在本说明书中，将一个信号从L电平变化到H电平的操作被称为上升沿)。因此，一个没有受到对晶体管的栅极进行放电和充电所要求信号的延迟或者迟钝波形的不利影响的信号被输出给像素部分。
注意，当一个信号在时钟信号(或者反相时钟信号)的下降沿(在本说明书中，将一个信号从H电平变化到L电平的操作被称为下降沿)被提取时，节点S0b根据该信号从低电势状态变成高电势状态，栅极被输入了时钟信号(或者反相时钟信号)的第二n沟道晶体管的第一端子可以连接高电势电源侧，该第二n沟道晶体管的第二端子连接p沟道晶体管的第一端子。而且，在这种情况中，将被输入的时钟信号的H电平被设置成等于高电势电源的电势，L电平被设置成高于低电势电源的电势。
如上所述，通过使用作为本发明的移位寄存器的半导体电路，产生相对于输入信号SP被延迟CK信号的半个周期的信号。而且，通过将多个作为本发明的移位寄存器的半导体电路彼此连接，形成移位寄存器电路。特别是，在本实施方式的第一电路组中，使得相对于输入到第一电路组的信号将从第一电路组输出的信号从高电势状态变成低电势状态的控制可以和时钟信号或者反相时钟信号同步执行，输入信号的脉冲被反相，使得提取被延长该时钟信号的半个波长的脉冲。
在作为本发明的移位寄存器的半导体电路中，时钟信号CK的振幅大于第二n沟道晶体管203的阈值。这使得可以减小功耗。
上述移位寄存器可以在没有电平移动部件的情况下良好地操作。因此，在衬底上的驱动器电路的占据面积减小，使得衬底的表面被有效利用。而且，甚至当时钟信号的振幅小于电源电压的电势时，上述作为本发明的移位寄存器的半导体电路很难受到阈值变化等的不利影响，使得半导体电路良好地操作。
注意，本实施方式可以通过自由组合本说明书的任意描述的实施方式来实施。
实施方式2
图6示出了作为本发明的移位寄存器的半导体电路的一个实施方式。在图6中，示出了在第(2n-1)(n是任意整数，m≥2n≥2，其中m是在移位寄存器中提供的级的总数)级中的寄存器(第一寄存器)601，和在第2n级中的寄存器(第二寄存器)602。寄存器601包括第一电路组603和第二电路组604。寄存器602包括第一电路组605和第二电路组606。在第(2n-1)级中的寄存器601中，时钟信号被输入给第一电路组603和第二电路组604。而且，在第2n级中的寄存器602中，反相时钟信号CKb被输入给第一电路组605和第二电路组606。而且，在节点A处输入信号给在第(2n-1)级中的寄存器601，从第(2n-1)级中的寄存器601输入信号给节点B或者该节点B输入信号给在第2n级中的寄存器602，和从第2n级中的寄存器602输入信号给节点C，提供连接节点A和节点B的NOR电路1(NOR1)以得到节点A和节点B的反相和，反之提供连接节点B和节点C的NOR电路2(NOR2)以得到节点B和节点C的反相和。当然，可以根据要输出的信号任意布置其它逻辑元件以连接其它节点。
而且，在图7A中示出了半导体电路的具体电路结构，其用作本实施方式的本发明的移位寄存器。在图7A中，作为构成第一寄存器601的一部分的第一电路组603，提供第一p沟道晶体管701、第一n沟道晶体管702、第二n沟道晶体管703。作为构成第一寄存器601的一部分的第二电路组604，提供第二p沟道晶体管704、第三n沟道晶体管705、第四n沟道晶体管706。在第二寄存器中，提供多个具有相同结构的晶体管。
在图7A中，第一p沟道晶体管701的第一端子连接高电势电源Vdd，第一p沟道晶体管701的第二端子连接第一n沟道晶体管702的第一端子，第一n沟道晶体管702的第二端子连接第二n沟道晶体管703的第一端子，和第二n沟道晶体管703的第二端子连接低电势电源(Vss或者GND)。而且第二p沟道晶体管704的第一端子连接高电势电源Vdd，第二p沟道晶体管704的第二端子连接第三n沟道晶体管705的第一端子，第三n沟道晶体管705的第二端子连接第四n沟道晶体管706的第一端子，和第四n沟道晶体管706的第二端子连接低电势电源(Vss或者GND)。而且，第一p沟道晶体管701的第二端子和第一n沟道晶体管702的第一端子连接第二p沟道晶体管704的栅极和第三n沟道晶体管705的栅极。而且，输入信号SP被输入到第一p沟道晶体管701的栅极和第一n沟道晶体管702的栅极。输出信号从第二p沟道晶体管704的第二端子和第三n沟道晶体管705的第一端子输出。
而且，图7A示出了其中在第一电路组和第二电路组之间提供保持电容器711的结构；然而，该保持电容器不是必须被提供的。在没有提供保持电容器的情况中，可以使用每一个晶体管的寄生电容。而且，可以连接用于保持电势的电路来代替该电容器。
而且，在本发明中，根据在这些电极之间产生的电势差来确定包括在单一晶体管中的作为源极和漏极的两个电极中的哪个是用作源极，哪个是用作漏极。因此，很难定义哪个电极用作源极或者漏极。因此，在本说明书中，用作源极和漏极的两个电极用第一端子和第二端子表示。
在图7A中，时钟信号CK被输入给在第(2n-1)(n是任意整数，m≥2n≥2)级中提供的第一寄存器601的第二n沟道晶体管703的栅极和第一寄存器601的第四n沟道晶体管706的栅极。而且，反相时钟信号CKb被输入给在第2n(n是任意整数，m≥2n≥2)级中提供的第二寄存器602的第二n沟道晶体管703的栅极和第一寄存器601的第四n沟道晶体管706的栅极。
接着，将描述在图7B中所示的每一个节点以便解释作为本实施方式的移位寄存器的半导体电路中的时序图。在图7B中，在第一寄存器601中，用S0表示对应于第一p沟道晶体管701的栅极和第一n沟道晶体管702的栅极的节点。在第一寄存器601中，用S0b表示对应于第一p沟道晶体管701的第二端子和第一n沟道晶体管702的第一端子或者第二p沟道晶体管704的栅极和第三n沟道晶体管705的栅极的节点。而且，用S1表示对应于第一寄存器601的第二p沟道晶体管704的第二端子和第三n沟道晶体管705的第一端子或者第二寄存器602的第一p沟道晶体管701的栅极和第一n沟道晶体管702的栅极的节点。在第二寄存器602中，用S1b表示对应于第一p沟道晶体管701的第二端子和第一n沟道晶体管702的第一端子或者第二p沟道晶体管704的栅极和第三n沟道晶体管705的栅极的节点。用S2表示对应于第二寄存器602的第二p沟道晶体管704的第二端子的节点。而且，用NO1表示NOR1的输出端子的节点，用NO2表示NOR2的输出端子的节点。
接着，图8示出了图7A中的实施方式的半导体电路的时序图。图7B中所示的时钟信号、反相时钟信号、每一个节点S0、S0b、S1、S1b和S2的电势都在这里被示出。输入一段脉冲的输入信号SP的期间之前和之后的时钟信号的被2分频的部分分别由T0、T1、T2和T3表示。
将更加详细描述在时序图中的时间段T0、T1、T2和T3期间在第一寄存器601中的每一个晶体管的导通和关断。
为了提供简单的解释，作为移位寄存器的半导体电路(内部电路)的电源电压被设置成10V(高电势电源Vdd被设置10V和低电势电源Vss被设置成0V)，从例如控制器IC的外部电路中输入的例如时钟信号CK、反相时钟信号CKb或者输入信号的脉冲信号的振幅电压被设置成3V(高电势电平(被称为H电平，H电势或者H))，低电势电平(被称为L电平，L电势或者L)被设置成0V。构成外部电路的一部分的IC是在低于内部电路的电源电势下操作的。
首先，在图9A中，在时间段T0期间，因为在第一电路组603中时钟信号CK是H电平，节点S0也是在H电平，所以第一p沟道晶体管701开始变成不导通状态(关断)。第一n沟道晶体管702和第二n沟道晶体管703导通，因此节点S0b开始变为L电平。在这种情况中，在第二电路组604中，第二p沟道晶体管704关断，而第三n沟道晶体管705关断。因为第四n沟道晶体管706导通，所以节点S1输出H电平。
接着，在图9B中，在时间段T1期间，在第一电路组603中时钟信号CK开始变成L电平，节点S0开始变成L电平。在这种情况中，第一p沟道晶体管701导通。因为第一n沟道晶体管702和第二n沟道晶体管703关断，所以节点S0b开始变成H电平。在这情况中，在第二电路组604中，第二p沟道晶体管704关断，第三n沟道晶体管705导通，和第四n沟道晶体管706关断。在这种情况中，因为节点S1开始变成保持在节点S1中的H电平的电浮动状态的电势，其是在时间段T1之前的时间段T0的节点S1的电势，所以节点S1输出H电平。
接着，在图10A中，在时间段T2期间，在第一电路组603中，时钟信号CK开始变成H电平，节点S0开始变成L电平。在这种情况中，第一p沟道晶体管701导通。因为第一n沟道晶体管702关断，而第二n沟道晶体管703导通，所以节点S0b开始变成H电平。在这情况中，在第二电路组604中，第二p沟道晶体管704关断，而第三n沟道晶体管705导通。因为第四n沟道晶体管706导通，所以节点S1输出L电平。
接着，在图10B中，在时间段T 3期间，在第一电路组603中，时钟信号CK开始变成L电平，节点S0开始变成H电平，第一p沟道晶体管701关断。因为第一n沟道晶体管702导通，而第二n沟道晶体管关断，所以节点S0b处于电浮动状态。在这种情况中，H电平的电势被保持在节点S0b中，该电势是在时间段T3之前的时间段T2中的节点S0b的电势。此时，在第二电路组604中，第二p沟道晶体管704关断，第三n沟道晶体管705导通，第四n沟道晶体管706关断。在这情况中，节点S1变为电浮动状态。因为H电平的电势被保持在节点S1中，所以节点S1输出H电平，该电势是在时间段T1之前的时间段T0中的节点S1的电势。
注意，在第二寄存器602中，由反相时钟信号CKb和在上述第一寄存器601中的节点S1的电势确定操作。在第二寄存器602的每一个晶体管中，时钟信号和反相时钟信号是反相的，也就是说H电平和L电平是反相的。因此，第二寄存器602的每一个晶体管的操作在时间段T0-T3的任一时间段中和第一寄存器601的每一个晶体管的操作是相同的，因此不在这里做更加详细描述了。
进一步，每一个晶体管可以具有任何极性，只要它具有执行和本发明相同操作的电路结构即可。例如，为了使得每一个晶体管的极性反相，输入到每一个晶体管的信号可以被反相。因此，本发明不特别受限于每一个晶体管的极性、时钟信号等。
进一步，作为本发明的移位寄存器的半导体电路顺序输出多个信号，每一个信号被NOR电路延迟了每一个时钟信号CK的半个周期，以获得节点S0和S1的反相AND。从半导体电路顺序输出的多个信号的每一个信号在CK信号的上升沿提取一个信号(在本说明书中，将一个信号从L电平变化到H电平的操作被称为上升沿)。因此，一个没有受到对晶体管的栅极进行放电和充电所要求信号的延迟或者迟钝波形的不利影响的信号被输出给像素部分。
如上所述，通过使用作为本发明的移位寄存器的半导体电路，产生相对于输入信号SP被延迟CK信号的半个周期的信号。而且，通过将多个作为本发明的移位寄存器的半导体电路彼此连接，形成移位寄存器电路。
在作为本发明的移位寄存器的半导体电路中，时钟信号CK的振幅大于第二n沟道晶体管703的阈值。和作为移位寄存器的常规半导体电路相比，这可以减小功耗。
上述移位寄存器可以在没有电平移动部件的情况下良好操作。因此，在衬底上的驱动器电路的占据面积减小，使得衬底表面被有效利用。而且，甚至当时钟信号的振幅小于电源电压的电势时，上述作为移位寄存器的半导体电路很难受到阈值变化等的不利影响，使得半导体电路良好地操作。
注意，本实施方式可以通过自由组合本说明书的任意描述的实施方式来实施。
实施例1
在图11A中，包括以矩阵形式布置的多个像素1101的像素部分1102被提供在衬底1107上面。在像素部分1102的外围，提供信号线驱动电路1103、第一扫描线驱动电路1104和第二扫描线驱动电路1105。通过FPC1106将信号提供给这些驱动电路。
图11B示出了第一扫描线驱动电路1104和第二扫描线驱动电路1105的每一个的结构。第一扫描线驱动电路1104和第二扫描线驱动电路1105的每一个都具有移位寄存器1114和缓冲器1115。而且，图11C示出了信号线驱动电路1103的结构。信号线驱动电路1103具有移位寄存器1111、第一锁存电路1112、第二锁存电路1113和缓冲器1117。
作为本发明的移位寄存器的半导体电路被应用于移位寄存器1111和1114。通过使用作为本发明的移位寄存器的半导体电路，即使在时钟信号的振福小于在驱动移位寄存器的高电势电源和低电势电源之间的电势差，半导体电路也适合地用作移位寄存器。而且，通过使用作为本发明的移位寄存器的半导体电路，直通电流没有在高电势电源和低电势电源之间流动，使得减小了功耗。而且，通过使用作为本发明的移位寄存器的半导体电路，和常规移位寄存器电路相比，形成半导体电路所需要的晶体管的数量减少了，使得获得了高的生产量。而且，通过使用作为本发明的移位寄存器的半导体电路，半导体电路可以在没有电平移动部件的情况下工作，因此减少半导体电路在衬底上的占据面积。
注意，扫描线驱动电路和信号线驱动电路的结构不限于上述结构，例如每一个驱动电路都可以具有采样电路、电平移动器等。而且，除了上述的驱动电路之外，还可以在衬底1107上整体形成例如CPU和控制器的电路。在这种情况下，减少了与衬底连接的外部电路(IC)的数量，由此进一步减小了重量和厚度。其特别适合于便携式终端。
而且，本实施例可以自由组合任一描述的实施方式来实施。
实施例2
将描述一个例子，其中通过使用薄膜晶体管(TFT)，在具有绝缘表面的衬底上形成包括在本发明的半导体电路中的n沟道晶体管和p沟道晶体管。在图12A-12C、图13A-13C和图14A和14B中简明示出了制造步骤。具有在图12A-12C、图13A-13C和图14A和14B中所描述结构的有源矩阵显示器能够实现液晶显示器或者使用EL(电致发光)元件的显示器。
首先，如图12A所示，在玻璃衬底401上形成由绝缘膜形成的阻挡层402，该绝缘膜例如是氧化硅膜、氮化硅膜或者氮氧化硅膜，玻璃衬底是由典型为Corning公司的#7059玻璃或者#1737玻璃的硼硅酸钡玻璃或者硼硅酸铝玻璃形成。例如，通过等离子体CVD方法形成由SiH4、NH3和N2O形成的氮氧化硅膜具有10-200nm(优选是50-100nm)的厚度，类似地，由SiH4和N2O形成的氢化的氮氧化硅膜层叠在其上，具有50-200nm(优选是100-150nm)的厚度。尽管在本实施例中示出了两层结构的阻挡层402，然而该阻挡层402可以具有单层或者使用上述绝缘膜的两层或者多层的叠层。
通过使用具有晶体结构的半导体膜(下文中被称为晶体半导体膜)来形成被分成岛形状的半导体层403-406，该晶体结构是通过利用激光退火方法或者使用退火炉的热处理来结晶具有非晶结构的半导体膜所得到的。通过加热炉、激光照射或者用从取代激光束的灯发射的光来照射(下文称为灯退火)或者其组合来执行热处理。形成岛形状的半导体层403-406的厚度是25-80nm(优选30-60nm)。尽管对于晶体半导体膜的材料不受限制，但是其优选是使用硅或者硅锗(SiGe)合金形成。
为了通过激光退火方法制造晶体半导体膜，可以使用连续波激光束(CW激光束)或者脉冲波激光束(脉冲激光束)。作为激光束，可以使用从下列所述的一种或者多种激光器发射的光束：例如是Ar激光器、Kr激光器或者准分子激光器的气体激光器；使用作为介质的单晶YAG，YVO4，镁橄榄石(Mg2SiO4)，YAlO3，或GdVO4或者掺杂有一个或者多个Nd，Yb，Cr，Ti，Ho，Er，Tm和Ta作为掺杂剂的多晶(陶瓷)YAG，Y2O3，YVO4，YAlO3，或GdVO4的激光器；玻璃激光器；红宝石激光器，变石激光器；Ti:蓝宝石激光器；铜蒸气激光器和金蒸气激光器。具有这些激光器的基波或者该基波的二次到四次谐波的激光束被照射以获得大颗粒尺寸的晶体。典型地，可以使用例如Nd:YVO4激光器(基波为1064nm)的二次谐波(532nnm)或者三次谐波(355nm)。在这种情况下，对于激光器需要大约0.01-100MW/cm2(优选地0.1-10MW/cm2)的功率密度。扫描率近似被设置成大约10-2000cm/sec以便照射半导体膜。
注意，可以连续振荡使用作为介质的单晶YAG，YVO4，镁橄榄石(Mg2SiO4)，YAlO3，或GdVO4或者掺杂有一个或者多个Nd，Yb，Cr，Ti，Ho，Er，Tm和Ta作为掺杂剂的多晶(陶瓷)YAG，Y2O3，YVO4，YAlO3，或GdVO4的激光器；Ar离子激光器或者Ti:蓝宝石激光器。而且，通过执行Q开关操作或者模式同步，执行具有10MHz或者更大的振荡频率的脉冲振荡。当用10MHz或者更大的振荡频率来振荡激光束时，在用激光束熔化半导体膜且然后将其固化期间，用下一脉冲照射半导体膜。因此，不同于使用低振荡频率的脉冲激光器的情况，固-液态界面在半导体膜中连续移动，以便得到朝着扫描方向连续生长的晶体颗粒。
当使用陶瓷(多晶体)作为介质时，以低成本短时间形成具有自由形状的该介质。当使用单晶体时，通常使用具有直径为几毫米和高度为几十毫米的柱形介质。在使用陶瓷的情况中，形成的介质大于使用单晶的情况。
直接对光发射起作用的在介质中的例如Nd或者Yb的掺杂剂浓度在单晶和多晶的情况中不能发生大的变化，因此限制了通过提高浓度到一定程度来改善激光器的输出。然而，在陶瓷的情况中，和单晶的情况相比，介质的尺寸显著地增加了，因此期望激光器的输出有着大幅度改善。
而且，在陶瓷的情况中，可以容易地形成具有平行六边形或者立方形的介质。在使用具有这样形状的介质的情况中，当振荡的光通过介质内部时，得到该振荡光的长路程。因此，提高了振福且以高输出振荡激光束。而且，从具有这样形状的介质发射的激光束的横截面形状是四边形，因此和具有圆形的激光束相比，具有横截面为四边形的激光束的优点是被成形为线性束。通过使用光学系统使以上述方式发射的激光束成形，容易得到在短侧的长度具有1mm或者更小且在长侧的长度具有几毫米至几米的线性束。另外，当用激发的光均匀照射介质时，发射具有在长侧方向的均匀能量分布的线性束。
当用这样的线性束照射半导体膜时，均匀退火半导体膜的整个表面。在要求从线性光束的一端到另一端进行均匀退火的情况中，需要一种灵活性等等，其中在线性束的两端上布置裂缝以便保护能量的衰减部分不受光的影响。
然而，形成栅绝缘膜407以覆盖岛形状的半导体层403-406。使用包括硅的绝缘膜，用等离子体CVD方法或者溅射方法形成具有40-150nm厚度的栅绝缘膜407。在该实施例中，形成具有120nm厚度的氮氧化硅膜。不用说，栅绝缘膜407不限于这样的氮氧化硅膜，也可以在单层或者叠层中使用包含硅的其它绝缘膜。
然而，形成第一导电膜408a和第二导电膜408b以便在栅绝缘膜407上形成栅电极。在该实施例中，用氮化钽或者钛形成具有50-100nm厚度的第一导电膜408a，用钨形成具有100-300nm厚度的第二导电膜408b。这些材料即便在氮气氛中在400-600℃的热处理中也是稳定的，因此不用关心大幅度提高电阻率。
然后，如图12B所示，通过使用抗蚀剂形成掩模409，执行第一蚀刻处理以形成栅电极。尽管蚀刻方法不被具体限制，然而优选使用ICP(电感耦合等离子体)蚀刻方法。通过混和CF4和Cl2作为蚀刻气体执行蚀刻，通过提供500W的RF(13.56MHz)功率给线圈电极，在0.5-2Pa，优选是1Pa的压力下产生等离子体。然后提供100W的RF(13.56MHz)功率给衬底侧(样品台)，对其施加基本负自偏置电压。在混和CF4和Cl2的情况中，可以在使用钨膜、氮化钽膜和钛膜的任一情况中以大约相同的速度执行蚀刻。
通过使用上述的蚀刻条件，由于使用抗蚀剂形成掩模的形状和施加给衬底侧的偏置电压的影响，端部分具有锥形形状。控制该锥形形状以具有25-45°的角度。为了执行蚀刻而不在栅绝缘膜上留下残留物，优选增加大约10-20％的蚀刻时间。氮氧化硅膜相对于钨的选择率是2-4(典型是3)；因此，通过过蚀刻处理，蚀刻氮氧化硅膜的暴露表面大约20-50nm。这样，通过第一蚀刻处理形成包括第一导电膜和第二导电膜的第一形状的导电层410-415(第一导电膜410a-415a，第二导电膜410b-415b)。参考符号416是栅绝缘膜，其中没有覆盖第一形状的导电层的区域被蚀刻大约20-50nm，因此很薄。
如图12C所示，执行第一掺杂处理以掺杂n型杂质(施主)。通过离子掺杂方法或者离子注入方法执行该掺杂。作为离子掺杂方法的条件，剂量被设置成1×1013-5×1014/cm2。作为给予n型导电率的杂质元素，使用属于周期表的15族的元素，典型是磷(P)或者砷(As)。在这种情况中，使用第一形状的导电层作为掩模，同时控制加速电压(例如20-60keV)。这样，形成第一杂质区417-420。例如，形成的第一杂质区417-420具有范围在1×1020-1×1021/cm3的n型杂质浓度。
类似地执行如图13A所示的第二蚀刻处理，使用ICP蚀刻装置，混和CF4、Cl2和O2作为蚀刻气体，通过提供500W的RF(13.56MHz)功率给线圈电极，在1Pa的压力下产生等离子体。然后提供50W的RF(13.56MHz)功率给衬底侧(样品台)，对其施加小于第一蚀刻处理的自偏置电压的自偏置电压。根据这些条件，各向异性地蚀刻钨膜，使得保持氮化钽膜或者钛膜作为第一导电层。这样，形成第二形状的导电层421-426(第一导电膜421a-426a，第二导电膜421b-426b)。没有被第二形状的导电层421-426覆盖的栅绝缘膜的区域被蚀刻大约20-50nm，由此变薄。
然后，执行第二掺杂处理。该剂量小于在第一掺杂处理中的剂量，在高的加速电压的条件下加入n型杂质(施主)。例如，以70-120keV的加速电压、1×1013/cm2的剂量执行掺杂，使得在形成在图12C的岛形状半导体层中的第一杂质区的内部形成第二杂质区427-430。以这样的方式执行掺杂，即通过使用第二形状的导电膜423b-426b作为掩模在第一导电膜423a-426a下面的区域中加入杂质元素。杂质区在沿着第二形状的导电层的方向上的浓度分布上略微不同，因为第一导电膜423a-426a保持大约相同的厚度，特别是，形成杂质区以包含具有1×1017-1×1019/cm3的浓度的n型杂质(施主)。
然后，如图13B所示，执行第三蚀刻处理以蚀刻栅绝缘膜。结果，也蚀刻第一导电膜421a-426a以具有更小的端部，由此形成第三形状的导电层431-436(第一导电膜431a-436a，第二导电膜431b-436b)。参考符号437表示剩余的栅绝缘膜。执行蚀刻至进一步的程度，以便暴露半导体层的表面。
关于p沟道TFT，形成抗蚀剂掩模438和439，如图13C所示，形成p沟道TFT的岛形状半导体层被掺杂有p型杂质(受主)。p型杂质(受主)是从属于13族的元素中选择出来的，典型的是使用硼(B)。控制第三杂质区440a-440c以具有2×1020-2×1021/cm3的杂质浓度。尽管第三杂质区被掺杂磷，但是进一步以相等或者更高的浓度对其掺杂硼，以反相导电类型。
通过上述步骤，在半导体层中形成杂质区。在图13C中，第三形状的导电层433-435作为栅电极，第三形状的导电层436作为电容性布线。此外，第三形状的导电层431-432形成例如源极线的布线。
然后，在图14A中，通过等离子体CVD方法形成第一绝缘膜441，其是由氮化硅膜(SiN:H)或者氮氧化硅膜(SiNxOy:H)形成。然后，激活加入到相应岛形状半导体层中的杂质元素的步骤被执行以便控制导电类型。通过使用退火炉的热退火方法优选执行该激活。优选地，可以使用激光退火方法或者快速热退火方法(RTA方法)。在400-700℃，或者典型是500-600℃下，在1ppm或者更少的氧浓度下，或者优选在0.1ppm或者更少的氮气氛中执行热退火方法。在该实施例中，在550℃下执行热处理4个小时。
之后，在第一绝缘膜441上形成第二绝缘膜442，其是由氮化硅膜(SiN:H)或者氮氧化硅膜(SiNxOy:H)形成。然后，在350-500℃下执行热处理。利用从第二绝缘膜442放出的氢，氢化该半导体膜。
而且，形成厚度为大约1000nm的第三绝缘膜443，其由有机抗蚀剂形成，如图14B所示。作为有机抗蚀剂膜，使用聚酰亚胺、丙烯酸、聚酰亚胺酰胺等。有机抗蚀剂膜的优点在于它很容易的形成；由于低的介电常数，减小了寄生电容；确保了高平面性等等。注意，可以使用除了上述有机抗蚀剂膜之外的有机抗蚀剂膜。这里，将热聚合作用类型的聚酰亚胺施加在衬底上，然后在300℃下烘烤。
接着，在第三绝缘膜443、第二绝缘膜442和第一绝缘膜441中形成接触孔，使得使用铝(Al)、钛(Ti)、钽(Ta)等形成连接电极451和源极或者漏极布线444-447。在像素部分中，形成第一像素电极450、栅极布线449和连接电极448。
这样，在相同衬底上形成p沟道TFT453和n沟道TFT454。尽管图14B仅仅示出了p沟道TFT453和n沟道TFT454的剖图面，但是这些TFT可以在同一衬底上整体形成栅信号线驱动电路和源信号线驱动电路，每一个电路具有本发明的半导体电路。
在该实施例中所述的薄膜晶体管的结构仅仅是示例性的，因此本发明不限于在图12A-12C、图13A-13C和图14A和14B中所示的制造步骤和结构。通过使用薄膜晶体管的公知的制作方法，本发明的半导体电路整体形成在同一衬底上。因为通过使用薄膜晶体管这样的电路以低成本形成在大的衬底上，例如玻璃衬底，所以得到了较大面积和较低成本的显示器。此外，通过使用作为本发明的移位寄存器的半导体电路用于栅信号线驱动电路和源信号线驱动电路，该半导体电路能够合适地用作移位寄存器，即便是在时钟信号的振福小于驱动移位寄存器的高电势电源和低电势电源之间的电势差。而且，通过使用作为本发明的移位寄存器的半导体电路，可以减小功耗，同时防止直通电流在高电势电源和低电势电源之间流动。而且，通过使用作为本发明的移位寄存器的半导体电路，和常规的移位寄存器电路相比，减少了构成半导体电路的晶体管的数量，因此，获得了高的生产量。而且，通过使用作为本发明的移位寄存器的半导体电路，半导体电路能够在没有电平移动部件的情况下操作，使得减小了作为移位寄存器的半导体电路的占据面积。
本实施例可以自由组合上述的任一实施方式和实施例来实施。
实施例3
在该实施例中，描述了制作使用有源矩阵衬底的有源矩阵液晶显示器的步骤。如图15所示，在图14B的条件下，在衬底上形成层间膜461和462，在其上形成第二像素电极463。然后，在其上形成对准膜551。在该实施例中，聚酰亚胺膜用作对准膜。在相对衬底552上形成透明导电膜553和对准膜554。注意，如需要，可以在相对衬底上形成滤色器或者光屏蔽膜。
然后，在形成对准膜之后，进行研磨处理，使得调整液晶分子以和预定的预倾斜角对准。然后，通过公知的单元装配步骤，使用粘合剂、衬垫(两者没有示出)等，将其上形成像素部分和驱动电路的有源矩阵衬底附着于相对衬底。
之后，在两个衬底之间注入液晶555，用密封剂(未示出)将其完全密封。可以使用已知的液晶材料用于该液晶。这样，完成了如图15所示的有源矩阵显示器。
接着，参考图16的透视图描述有源矩阵液晶显示器的结构。有源矩阵衬底包括形成在玻璃衬底1601上的像素部分1602、栅极侧驱动电路1603和源极侧驱动电路1604。在像素部分中的像素TFT1605是n沟道TFT并且连接到像素电极1606和存储电容器1607。
此外，通过使用作为单元的本发明的半导体电路来形成在外围中形成的驱动电路。栅极侧驱动电路1603和源极侧驱动电路1604分别通过栅极布线1608和源极布线1609连接到像素部分1602。连接FPC1610的外部输入/输出端子1611具有输入/输出布线(连接线)1612和1613，以便传送信号给驱动电路。此外，参考符号1614是相对衬底。
在该实施例中描述的有源矩阵液晶显示器的结构仅仅是示例性的，因此本发明不限于图15和16所示的结构。通过有源矩阵液晶显示器的公知制造方法，本发明的半导体电路安装在有源矩阵液晶显示器的驱动电路部分上。因为通过使用薄膜晶体管具有本发明的半导体电路的有源矩阵液晶显示器以低成本形成在大的衬底上，例如玻璃衬底，所以得到了较大面积和较低成本的显示器。此外，通过使用作为本发明的移位寄存器的半导体电路用于栅信号线驱动电路和源信号线驱动电路，该半导体电路能够合适地用作移位寄存器，即便是在时钟信号的振福小于驱动移位寄存器的高电势电源和低电势电源之间的电势差。而且，通过使用作为本发明的移位寄存器的半导体电路，可以减小功耗，同时防止直通电流在高电势电源和低电势电源之间流动。而且，通过使用作为本发明的移位寄存器的半导体电路，和常规的移位寄存器电路相比，减少了构成半导体电路的晶体管的数量，因此，获得了高的生产量。而且，通过使用作为本发明的移位寄存器的半导体电路，半导体电路能够在没有电平移动部件的情况下操作，使得减小了作为移位寄存器的半导体电路的占据面积。
注意，尽管图16所示的半导体器件在本说明书中被称为有源矩阵液晶显示器，但是如图16所示的附着于FPC的液晶面板通常称为液晶模块。因此，在该实施例中的有源矩阵液晶显示器可以被称为液晶模块。
本实施例可以自由组合上述的任一实施方式和实施例来实施。
实施例4
在该实施例中，参考图17A和17B来描述对应于具有本发明的半导体电路的发光器件的一个模式的面板的外观图。图17A是面板的顶视图，其中用密封剂将在第一衬底上形成的晶体管和发光元件密封在第一衬底和第二衬底之间，图17B是沿着图17A的线A-A’的横截面图。
形成密封剂4020以包围设置在第一衬底4000上的像素部分4002、信号线驱动电路4003、第一扫描线驱动电路4004和第二扫描线驱动电路4005。此外，将第二衬底4006提供在像素部分4002、信号线驱动电路4003、第一扫描线驱动电路4004和第二扫描线驱动电路4005上方。因此，通过第一衬底4001、密封剂4020和第二衬底4006，像素部分4002、信号线驱动电路4003、第一扫描线驱动电路4004和第二扫描线驱动电路4005紧紧地和填充材料4007密封在一起。
在第一衬底4001上设置的像素部分4002、信号线驱动电路4003、第一扫描线驱动电路4004和第二扫描线驱动电路4005包括多个晶体管。图17B示出了包括在信号线驱动电路4003中的晶体管4008、驱动晶体管4009和包括在像素部分4002中的开关晶体管4010。
参考符号4011对应于发光元件，布线4017连接驱动晶体管4009的漏极的部分用作发光元件4011的第一电极。此外，透明导电膜用作发光元件4011的第二电极4012。发光元件4011的结构不限于在本实施例中所示的结构。根据从发光元件4011提取的光的方向、驱动晶体管4009的极性等，可以适当地改变发光元件4011的结构。
通过导线4014和4015(尽管在图17B所示的横截面图中没有示出)从连接端子4016提供多个信号和电压给信号线驱动电路4003、第一扫描线驱动电路4004、第二扫描线驱动电路4005或者像素部分4002。
在该实施例中，由和发光元件4011的第二电极4012相同的导电膜形成连接端子4016。此外，由和布线4017相同的导电膜形成导线4014。由和驱动晶体管4009、开关晶体管4010和晶体管4008的栅极相同的导电膜形成导线4015。
通过各向异性的导电膜4019将连接端子4016电连接到FPC4018的端子。
注意，通过使用玻璃、金属(典型是不锈钢)、陶瓷或者塑料来形成第一衬底4001和第二衬底4006。作为塑料，可以使用FRC(增强玻璃纤维塑料)板、PVF(聚氟乙烯)膜、梅拉薄膜(mylar film)、聚酯薄膜或丙烯酸树脂膜。可选择的，可以使用具有这样结构的薄片：铝箔夹在PVF膜或者梅拉薄膜之间。
注意，需要将第二衬底4006定位在从发光元件4011提取光的方向上，以便发光。因此，第二衬底4006是通过使用具有光透射性质的材料形成，例如玻璃衬底、塑料衬底、聚酯薄膜或丙烯酸树脂膜。
作为填充材料4007，可是使用例如氮或者氩的惰性气体和紫外线固化树脂或热固化树脂，例如PVC(聚氯乙烯)、丙烯酸、聚酰亚胺、环氧树脂、硅树脂、PVB(聚乙烯醇缩丁醛)或者EVA(乙烯醋酸乙烯酯)。在该实施例中，使用氮作为填充材料。
通过使用作为单元的本发明的半导体电路形成在外围上提供的驱动电路。第一扫描线驱动电路4004、第二扫描线驱动电路4005和信号线驱动电路4003的每一个都通过栅极布线和源极布线连接像素部分。
本实施例能够自由组合上述实施方式和实施例的任意一个来实施。
在该实施例中描述的发光器件的结构仅仅是示例性的，因此本发明不限于图17A和17B所示的结构。通过发光器件的公知制造方法，本发明的半导体电路安装在发光器件的驱动电路部分上。因为通过使用薄膜晶体管具有本发明的半导体电路的发光器件以低成本形成在大的衬底上，例如玻璃衬底，所以得到了较大面积和较低成本的显示器。此外，通过使用作为本发明的移位寄存器的半导体电路用于栅信号线驱动电路和源信号线驱动电路，该半导体电路能够合适地用作移位寄存器，即便是在时钟信号的振福小于驱动移位寄存器的高电势电源和低电势电源之间的电势差。而且，通过使用作为本发明的移位寄存器的半导体电路，可以减小功耗，同时防止直通电流在高电势电源和低电势电源之间流动。而且，通过使用作为本发明的移位寄存器的半导体电路，和常规的移位寄存器电路相比，减少了构成半导体电路的晶体管的数量，因此，获得了高的生产量。而且，通过使用作为本发明的移位寄存器的半导体电路，半导体电路能够在没有电平移动部件的情况下操作，使得减小了作为移位寄存器的半导体电路的占据面积。
注意，尽管图17A和17B所示的半导体器件在本说明书中被称为有源矩阵发光器件，但是使用如图17A所示的附着于FPC的EL元件的面板通常在本说明书中称为EL模块。
本实施例可以自由组合上述的任一实施方式和实施例来实施。
实施例5
制造n沟道晶体管和p沟道晶体管用于在单晶衬底上构建本发明的半导体电路的例子将在下面参考图18简要说明。
首先，制备由单晶硅形成的硅衬底1901。在硅衬底的主表面上(在元件形成区上或者电路形成区上)的第一元件形成区及其第二元件形成区中，分别有选择地形成n型阱1902和p型阱1903。
然后，形成场氧化膜1904以用作元件隔离区，将第一元件形成区和第二元件形成区隔开。场氧化膜1904是厚的热氧化膜，可以通过公知的LOCOS方法形成。注意，元件隔离方法不限于LOCOS方法，例如可以通过使用沟槽隔离方法使元件隔离区具有沟槽结构，或者该元件隔离区可以具有LOCOS结构和沟槽结构的组合。
然后，通过例如热氧化硅衬底的表面来形成栅绝缘膜。栅绝缘膜可以通过CVD方法形成，并且可以通过使用氮氧化硅膜、氧化硅膜。氮化硅膜或者它们的叠层膜来形成。例如，通过叠置由热氧化得到的5nm厚度的氧化硅膜和由CVD方法得到的10-15nm厚度的氮氧化硅膜来形成叠层膜。
然后，在整个表面上形成多晶硅层1905b和1906b以及硅化物层1905a和1906a的叠层膜，以根据光刻技术和干法蚀刻技术形成叠层膜，由此形成具有在栅绝缘膜上的多晶硅/金属硅化物(polycide)结构的栅电极1905和1906。多晶硅层1905b和1906b可以被预先掺杂浓度为大约1021/cm3的磷(P)以便使得电阻率下降，或者在形成多晶硅膜之后以高浓度扩散n型杂质。该硅化物层1905a和1906a可以通过使用硅化钼(MoSix)，硅化钨(WSix)，硅化钽(TaSix)，硅化钛(TiSix)等形成，并且可以通过公知方法形成。
然后，通过栅绝缘膜对硅半导体衬底执行离子注入，以形成扩展区。在该实施例中，在源区和漏区的每一个和沟道形成区之间形成的杂质区被称为扩展区。在这种情况中，扩展区1907和1908可以具有低于、等于或者高于源区和漏区的杂质浓度的杂质浓度。也就是说，扩展区的杂质浓度是基于对半导体器件所需要的特征来决定的。
在该实施例中，形成p沟道FET的第一元件形成区被覆盖抗蚀剂材料，作为n型杂质的砷(As)或者磷(P)被注入到硅衬底中。此外，形成n沟道FET的第二元件形成区被覆盖抗蚀剂材料，作为p型杂质的硼(B)被注入到硅衬底中。
然后，执行第一激活处理来激活离子注入的杂质并且修复在硅衬底中由离子注入产生的晶体缺陷。通过加热半导体衬底直到大约Si的熔点温度来执行激活。
然后，侧壁1909和1910形成在栅电极的相对的侧壁上。例如，通过CVD方法在整个表面上层叠由氧化硅形成的绝缘材料层，然后对该绝缘材料层执行深蚀刻，形成侧壁。在执行深蚀刻中，以自对准方式有选择地去除栅绝缘膜。此外，在深蚀刻之后执行栅绝缘膜的蚀刻。这样，形成栅绝缘膜1911和1912，其每一个都具有和栅电极与在栅电极的相对侧壁上提供的侧壁的总宽度相等的宽度。
然后，对暴露的硅衬底执行离子注入以形成源区和漏区。形成p沟道FET的第一元件形成区被覆盖抗蚀剂材料，作为n型杂质的砷(As)或者磷(P)被注入到硅衬底中，由此形成源区1913和漏区1914。此外，形成n沟道FET的第二元件形成区被覆盖抗蚀剂材料，作为p型杂质的硼(B)被注入到硅衬底中，由此形成源区1915和漏区1916。
然后，执行第二激活处理来激活离子注入的杂质并且修复在硅衬底中由离子注入产生的晶体缺陷。
在激活之后，形成层间绝缘膜、插头电极、金属布线等。通过使用氧化硅膜、氮氧化硅膜等，用等离子体CVD方法或者低压CVD方法形成具有100-2000nm厚度的第一层间绝缘膜1917。然后，通过使用磷硅玻璃(PSG)、硼硅玻璃(BSG)或者磷硼硅玻璃(PBSG)，在第一层间绝缘膜上形成第二层间绝缘膜1918。通过旋涂方法或者常压CVD方法制造第二层间绝缘膜1918以便增加平面性。
在第一层间绝缘膜1917和第二层间绝缘膜1918中形成接触孔以达到相应FET的源区和漏区之后，形成源电极1919和1921以及漏电极1920和1922，并且优选通过使用通常作为低电阻材料的铝(Al)形成。可选择的，可以使用Al和钛(Ti)的叠层结构。
此外，尽管在图中没有示出，在第一层间绝缘膜1917和第二层间绝缘膜1918中形成接触孔以达到栅电极，使得形成电极以电连接在第一层间绝缘膜上提供的布线。
最后，形成钝化膜1923和第三层间绝缘膜1924。在图18中，左侧对应于p沟道晶体管1925，同时右侧对应于n沟道晶体管1926。
通过等离子体CVD方法，使用氮化硅膜、氧化硅膜或者氮氧化硅膜来形成钝化膜1923。进一步，使用有机抗蚀剂材料，形成具有1-2μm的厚度的第三层间绝缘膜1924。作为有机抗蚀剂材料，可以使用聚酰亚胺、聚酰胺、丙烯酸、苯并环丁烯(BCB)等。使用有机抗蚀剂材料的优势在于可以容易地形成有机抗蚀剂膜，减小寄生电容，这是因为相对介电常数比较低，因此适合于平面化。不用说，可以使用除了上述有机树脂膜之外的有机树脂膜。
这样，完成了p沟道晶体管1925和n沟道晶体管1926。在该实施例中描述的晶体管的结构仅仅是示例性的，因此本发明不限于图18所示的制造步骤和结构。通过在单晶衬底上形成晶体管的公知制造方法，本发明的半导体电路形成在单晶衬底上。通过在单晶衬底上形成的这样的电路高速工作，而且进一步降低驱动电压以减小功耗。此外，通过使用作为本发明的移位寄存器的半导体电路用于栅信号线驱动电路和源信号线驱动电路，该半导体电路能够合适地用作移位寄存器，即便是在时钟信号的振福小于驱动移位寄存器的高电势电源和低电势电源之间的电势差。而且，通过使用作为本发明的移位寄存器的半导体电路，可以减小功耗，同时防止直通电流在高电势电源和低电势电源之间流动。而且，通过使用作为本发明的移位寄存器的半导体电路，和常规的移位寄存器电路相比，减少了构成半导体电路的晶体管的数量，因此，获得了高的生产量。而且，通过使用作为本发明的移位寄存器的半导体电路，半导体电路能够在没有电平移动部件的情况下操作，使得减小了作为移位寄存器的半导体电路的占据面积。
实施例6
作为具有本发明的半导体器件的电子应用设备，给出了电视接收机、例如摄像机和数字照相机的照相机，护目式显示器、导航系统、音频再现设备(例如，汽车音频元件设备)、计算机、游戏机、便携式信息终端(例如，便携式计算机，便携式电话，便携式游戏机、电子书等)、具有记录介质的图像再现设备(具体的，用于再现例如数字通用盘(DVD)的记录介质和具有显示该再现图像的显示部分的设备)等。这些电子应用设备的具体例子在图19、图20、图21A和21B、图22A和22B、图23和图24A-24E中示出。
图19示出了通过组合显示面板5001和电路基板5011构成的EL模块。在电路基板5011上，形成控制电路5012、信号驱动电路5013等，它们通过连接布线5014电连接至显示面板5001。
显示面板5001具有提供了多个像素的像素部分5002、扫描线驱动电路5003和用于将视频信号提供给所选择的像素的信号线驱动电路5004。注意，在制造EL模块的情况中，通过使用上述实施例来形成包括在像素部分5002的每一个像素中的半导体器件。此外，使用根据上述实施例形成的TFT来制造控制驱动电路部分，例如扫描线驱动电路5003或者信号线驱动电路5004。这样，完成了如图19所示的EL模块电视。
图20是示出EL电视接收机的主要配置的框图。调谐器5101接收视频信号和音频信号。通过视频信号放大电路5102、视频信号处理电路5103和控制电路5012处理视频信号，该视频信号处理电路5103将从视频信号放大电路5102输出的信号转换成对应于红、绿和蓝的相应颜色的颜色信号，控制电路5012转换将要输入至驱动IC的该视频信号。控制电路5012输出信号给扫描线侧和信号线侧的每一侧。当执行数字驱动时，在信号线侧上提供信号驱动电路5013，使得将输入数字信号分成m块个将被提供的信号。
在调谐器5101处接收的信号中，可以将音频信号发送给音频信号放大电路5105，将其输出通过音频信号处理电路5106提供给扬声器5107。控制电路5108在接收站(接收频率)接收控制数据，从输入部分5109接收音量，将该信号发送给调谐器5101和音频信号处理电路5106。
如图21A所示，通过将EL模块组合到外壳5201内来完成电视接收机。由EL模块形成显示屏5202。此外，适当提供扬声器5203、操作开关5204等。
图21B示出了无线接收信号的电视接收机。仅电视接收机的显示器是移动式的。外壳5212与电池和信号接收器组合，该电池驱动显示部分5213和扬声器部分5217。电池是可被电池充电器5210重复充电的。此外，电池充电器5210能够发送和接收视频信号，并且发送视频信号给显示器的信号接收器。外壳5212被操作键5216控制。图21B中所示设备也可以通过操作该操作键5216从外壳5212发送信号给电池充电器5210。由此，它可以被称为视频/音频双向通信设备。此外，该设备可以通过操作该操作键5216以从外壳5212发送信号给电池充电器5210和进一步控制其他电子应用设备来接收由电池充电器5210发送的信号，执行通信控制其他电子应用设备；由此，该设备也被称为通用远程控制设备。
通过应用作为本发明的移位寄存器的半导体电路给在图19、图20、图21A和21B中所示的电视接收机的栅信号线驱动电路和源信号线驱动电路，半导体电路可以适当的作为移位寄存器，即便在时钟信号的振福小于在驱动移位寄存器的高电势电源和低电势电源之间的电势差。而且，通过使用作为本发明的移位寄存器的半导体电路，可以减小功耗，同时防止直通电流在高电势电源和低电势电源之间流动。而且，通过使用作为本发明的移位寄存器的半导体电路，和常规的移位寄存器电路相比，减少了构成半导体电路的晶体管的数量，因此，获得了高的生产量。而且，通过使用作为本发明的移位寄存器的半导体电路，半导体电路能够在没有电平移动部件的情况下操作，使得减小了作为移位寄存器的半导体电路的占据面积。因此，给消费者提供了显示稳定工作的产品，具有更少缺陷的产品，需要更少功率的产品。
不用说，本发明不限于电视接收机，其可以应用到各个对像，例如个人计算机的监视器，在火车站或者飞机场的信息显示板，或者大面积的广告显示媒介，例如在大街上的广告显示板。
图22A示出了通过组合显示面板5301和印刷电路板5302而构成的模块。该显示面板5301具有提供了多个像素的像素部分5303，第一扫描线驱动电路5304，第二扫描线驱动电路5305和用于提供视频信号给所选择的像素的信号线驱动电路5306。
印刷电路板5302具有控制器5307、中央处理单元(CPU)5308、存储器5309、电源电路5310、音频处理电路5311、发送/接收电路5312等。印刷电路板5302和显示面板5301通过柔性线路板(FPC)5313被连接。该柔性线路板5313具有电容器元件、缓冲器电路等，以便防止在电源电压或信号上的噪声干扰，还防止迟钝信号上升。此外，使用COG(玻璃上的芯片)方法，可以在显示面板5301上面安装控制器5307、音频处理电路5311、存储器5309、CPU5308、电源电路5310等。通过COG方法，减小了印刷电路板5302的尺寸。
各种控制信号可以通过在印刷电路板5302上提供的接口(I/F)部分5314被输入/输出。此外，在印刷电路板5302上提供用于发送信号给天线/从天线接收信号的天线端口5315。
图22B是在图22A中所示的模块的框图。该模块包括VRAM5316、DRAM5317、快闪存储器5318等作为存储器5309。VRAM5316存储在面板上显示的图像数据，DRAM5317存储图像数据或者音频数据，快闪存储器存储各种程序。
电源电路5310提供功率以便操作显示面板5301、控制器5307、CPU5308、音频处理电路5311、存储器5309和发送/接收电路5312。根据面板的规范，电源电路5310可以被提供有电流源。
CPU5308包括控制信号产生电路5320、解码器5321、寄存器5322、运算电路5323、RAM5324、用于CPU5308的接口5319等。通过接口5319输入到CPU5308的各种信号在输入到运算电路5323、解码器5321等之前被一次性保存在寄存器5322中。运算电路5323根据输入信号执行操作，并且指定发送各种指令的地址。另一方面，输入到解码器5321的信号被解码并且输入到控制信号产生电路5320。控制信号产生电路5320根据输入信号产生包括各种指令的信号，并且将其发送给在运算电路5323中指定的地址，具体的，例如存储器5309、发送/接收电路5312、音频处理电路5311、控制器5307等。
根据所接收的各种指令来操作存储器5309、发送/接收电路5312、音频处理电路5311、控制器5307。在下面将简要说明该操作。
从输入装置5325输入的信号通过I/F部分5314被发送给安装在印刷电路板5302上的CPU5308。控制信号产生电路5320根据从例如指针设备和键盘的输入装置5325发送的信号将保存在VRAM5316中的图像数据转换成预定格式，然后将该数据发送给控制器5307。
控制器5307根据面板的规范对从CPU5308发送的包含图像数据的信号执行数据处理，然后将该数据提供给显示面板5301。此外，控制器5307根据从电源电路5310输入的电源电压和从CPU5308输入的各种信号产生水平同步信号、垂直同步信号、时钟信号CLK、AC电压(AC内容)和开关信号L/R，然后将它们提供给显示面板5301。
发送/接收电路5312处理在天线5328处以电磁波发送/接收的信号，特别包括高频电路，例如隔离器、带通滤波器、VCO(电压受控振荡器)、LPF(低通滤波器)、耦合器和不平衡变压器。在向发送/接收电路5312发送/接收的信号中，根据来自CPU5308的指令，包含音频数据的信号被发送给音频处理电路5311。
根据来自CPU5308的指令被发送的包含音频数据的信号在音频处理电路5311中被解调成音频信号，然后被发送给扬声器5327。从麦克风5326发送的音频信号在音频处理电路5311中被调制，然后根据根据来自CPU5308的指令被发送给发送/接收电路5312。
将控制器5307、CPU5308、电源电路5310、音频处理电路5311和存储器5309集成为本实施例的一个组件。该实施例被应用到除了高频电路(例如隔离器、带通滤波器、VCO(电压受控振荡器)、LPF(低通滤波器)、耦合器和不平衡变压器)之外的任何电路。
图23示出了包括在图22A和22B中所示的模块的便携式电话的一个模式。显示面板5301以可连接/可分开的方式被组合到外壳5330中。外壳5330的形状和尺寸根据显示面板5301的尺寸做适当的变化。固定显示面板5301的外壳5330被安装到印刷电路板5331中以便被装配成模块。
显示面板5301通过FPC5313被连接到印刷电路板5331。在该印刷电路板5331上，形成扬声器5332、麦克风5333、发送/接收电路5334和包括CPU、控制器等的信号处理电路5335。这种模块与输入装置5336、电池5337和天线5340组合，然后被结合到外壳5339中。布置显示面板5301的像素部分，使得从在外壳5339中的开放窗口能看到它。
根据该实施例的便携式电话能够根据功能或者应用被改变成各种模式。例如，以这样的方式构建便携式电话：使用多个显示面板，将外壳适当地分成多个单元，以便用铰链折叠/伸展。
在图23中所示的便携式电话中，显示面板5301的信号线驱动电路和扫描线驱动电路具有和在实施方式中描述的半导体电路相同的半导体电路。通过使用半导体电路，该半导体电路能够合适地用作移位寄存器，即便是在时钟信号的振福小于驱动移位寄存器的高电势电源和低电势电源之间的电势差，可以减小功耗，同时防止直通电流在高电势电源和低电势电源之间流动，和常规的移位寄存器电路相比，减少了构成半导体电路的晶体管的数量；半导体电路能够在没有电平移动部件的情况下操作，使得减小了作为移位寄存器的半导体电路的占据面积。因此，给消费者提供了显示稳定工作的产品，具有更少缺陷的产品，需要更少功率的产品，和小型化的产品。具有这些半导体电路的显示面板5301也具有相同特性，使得该便携式电话需要更少功率并且显示稳定的操作。通过使用这些特征，给消费者提供了显示稳定工作的产品(便携式电话)，具有更少缺陷的产品(便携式电话)，需要更少功率的产品(便携式电话)。因此，可以减小功耗、外壳5339的尺寸和重量。根据本发明的便携式电话需要更少功率，并且体积小、重量轻，因此提供了具有改善的轻便性的产品。
图24A是包括外壳6001、支持底座6002、显示部分6003等的电视设备。在该电视设备中，显示部分6003的信号线驱动电路和扫描线驱动电路具有和在实施方式中描述的半导体电路相同的半导体电路。通过使用半导体电路，该半导体电路能够合适地用作移位寄存器，即便是在时钟信号的振福小于驱动移位寄存器的高电势电源和低电势电源之间的电势差，可以减小功耗，同时防止直通电流在高电势电源和低电势电源之间流动，和常规的移位寄存器电路相比，减少了构成半导体电路的晶体管的数量；半导体电路能够在没有电平移动部件的情况下操作，使得减小了作为移位寄存器的半导体电路的占据面积。因此，给消费者提供了显示稳定工作的产品，具有更少缺陷的产品，需要更少功率的产品，和小型化的产品。具有这些半导体电路的显示部分6003也具有相同特性，使得该电视设备需要更少功率并且显示稳定的工作。通过使用这些特征，给消费者提供了显示稳定工作的产品(电视设备)，具有更少缺陷的产品(电视设备)，需要更少功率的产品(电视设备)。因此，可以减小功耗、外壳6001的尺寸和重量。根据本发明的电视设备需要更少功率，并且体积小、重量轻，因此提供了具有改善的轻便性的产品。
图24B是包括主体6101、外壳6102、显示部分6103、键盘6104、外部连接端口6105、指针鼠标6106等的计算机。在该计算机中，显示部分6103的信号线驱动电路和扫描线驱动电路具有和在实施方式中描述的半导体电路相同的半导体电路。通过使用半导体电路，该半导体电路能够合适地用作移位寄存器，即便是在时钟信号的振福小于驱动移位寄存器的高电势电源和低电势电源之间的电势差，可以减小功耗，同时防止直通电流在高电势电源和低电势电源之间流动，和常规的移位寄存器电路相比，减少了构成半导体电路的晶体管的数量；半导体电路能够在没有电平移动部件的情况下操作，使得减小了作为移位寄存器的半导体电路的占据面积。因此，给消费者提供了显示稳定工作的产品，具有更少缺陷的产品，需要更少功率的产品，和小型化的产品。具有这些半导体电路的显示部分6103也具有相同特性，使得该计算机需要更少功率并且显示稳定的工作。通过使用这些特征，给消费者提供了显示稳定工作的产品(计算机)，具有更少缺陷的产品(计算机)，需要更少功率的产品(计算机)。因此，可以减小功耗、主体6101或外壳6102的尺寸和重量。根据本发明的计算机需要更少功率，并且体积小、重量轻，因此提供了具有改善的轻便性的产品。
图24C是包括主体6201、显示部分6202、开关6203、操作键6204、红外端口6205等的便携式计算机。在该便携式计算机中，显示部分6202的信号线驱动电路和扫描线驱动电路具有和在实施方式中描述的半导体电路相同的半导体电路。通过使用半导体电路，该半导体电路能够合适地用作移位寄存器，即便是在时钟信号的振福小于驱动移位寄存器的高电势电源和低电势电源之间的电势差，可以减小功耗，同时防止直通电流在高电势电源和低电势电源之间流动，和常规的移位寄存器电路相比，减少了构成半导体电路的晶体管的数量；半导体电路能够在没有电平移动部件的情况下操作，使得减小了作为移位寄存器的半导体电路的占据面积。因此，给消费者提供了显示稳定工作的产品，具有更少缺陷的产品，需要更少功率的产品，和小型化的产品。具有这些半导体电路的显示部分6202也具有相同特性，使得该便携式计算机需要更少功率并且显示稳定的工作。通过使用这些特征，给消费者提供了显示稳定工作的产品，具有更少缺陷的产品，需要更少功率的产品。因此，可以减小主体6201的尺寸和重量。根据本发明的便携式计算机需要更少功率，并且体积小、重量轻，因此提供了具有改善的轻便性的产品。
图24D是包括外壳6301、显示部分6302、扬声器部分6303、操作键6304、记录介质插入槽6305等的便携式游戏机。在该便携式游戏机中，显示部分6302的信号线驱动电路和扫描线驱动电路具有和在实施方式中描述的半导体电路相同的半导体电路。通过使用半导体电路，该半导体电路能够合适地用作移位寄存器，即便是在时钟信号的振福小于驱动移位寄存器的高电势电源和低电势电源之间的电势差，可以减小功耗，同时防止直通电流在高电势电源和低电势电源之间流动，和常规的移位寄存器电路相比，减少了构成半导体电路的晶体管的数量；半导体电路能够在没有电平移动部件的情况下操作，使得减小了作为移位寄存器的半导体电路的占据面积。因此，给消费者提供了显示稳定工作的产品，具有更少缺陷的产品，需要更少功率的产品，和小型化的产品。具有这些半导体电路的显示部分6302也具有相同特性，使得该便携式游戏机需要更少功率并且显示稳定的工作。通过使用这些特征，给消费者提供了显示稳定工作的产品，具有更少缺陷的产品，需要更少功率的产品。因此，可以减少外壳6301的尺寸和重量。根据本发明的便携式游戏机需要更少功率，并且体积小、重量轻，因此提供了具有改善的轻便性的产品。
图24E是被提供有记录介质的便携式图像再现设备(例如DVD再现设备)，该设备包括主体6401、外壳6402、显示部分A6403、显示部分B6404、记录介质(例如DVD)读取部分6405、操作键6406、扬声器部分6407等。该显示部分A6403主要显示图像数据，显示部分B6404主要显示文本数据。在该便携式图像再现设备中，显示部分A6403和显示部分B6404的每一个的信号线驱动电路和扫描线驱动电路具有和在实施方式中描述的半导体电路相同的半导体电路。通过使用半导体电路，该半导体电路能够合适地用作移位寄存器，即便是在时钟信号的振福小于驱动移位寄存器的高电势电源和低电势电源之间的电势差，可以减小功耗，同时防止直通电流在高电势电源和低电势电源之间流动，和常规的移位寄存器电路相比，减少了构成半导体电路的晶体管的数量；半导体电路能够在没有电平移动部件的情况下操作，使得减小了作为移位寄存器的半导体电路的占据面积。因此，给消费者提供了显示稳定工作的产品，具有更少缺陷的产品，需要更少功率的产品，和小型化的产品。具有这些半导体电路的显示部分A6403和显示部分B6404也具有相同特性，使得该便携式图像再现设备需要更少功率并且显示稳定的工作。通过使用这些特征，给消费者提供了显示稳定工作的产品(图像再现设备)，具有更少缺陷的产品(图像再现设备)，需要更少功率的产品(图像再现设备)。因此，可以减小显示部分A6403和显示部分B6404的尺寸和重量。根据本发明的便携式图像再现设备需要更少功率，并且体积小、重量轻，因此提供了具有改善的轻便性的产品。
根据尺寸、长度或者应用，在这样的电子应用设备中使用的显示器通过使用玻璃衬底和耐热的塑料衬底形成。因此。能够获得更轻的重量。
注意，在本实施例中所示的例子仅仅是示例性的，因此，本发明不限于这样的应用设备。
该实施例可以自由组合上述任一的实施方式和实施例来实现。
本申请基于在2005年5月20日在日本专利局提交的日本专利申请序列号No.2005-148814，其全部内容作为参考在此被引入。

Claims (20)

1.一种半导体电路，包括：
m个级(m是任意正整数，m≥3)，该m个级中的每一级包括电路组和反相器电路，
其中该电路组包括：
具有连接到第一电势电源的第一端子的p沟道晶体管；
具有连接到所述p沟道晶体管的栅极的栅极和连接到所述p沟道晶体管的第二端子的第一端子的第一n沟道晶体管；和
具有连接到所述第一n沟道晶体管的第二端子的第一端子和连接到第二电势电源的第二端子的第二n沟道晶体管，
其中所述反相器电路的输入端连接到所述p沟道晶体管的第二端子和所述第一n沟道晶体管的第一端子，
其中时钟信号被输入到在第(2n-1)(n是任意整数，m≥2n≥2)级中的第二n沟道晶体管的栅极，
其中反相时钟信号被输入到在第2n级中的第二n沟道晶体管的栅极，
其中所述第一电势电源的电势高于所述第二电势电源的电势，和
其中所述时钟信号的振幅小于所述第一电势电源与所述第二电势电源之间的电势差。
2.根据权利要求1的半导体电路，其中所述时钟信号和所述反相时钟信号中的每一个的高电势电平等于所述第一电势电源的电势，和
所述时钟信号和所述反相时钟信号中的每一个的低电势电平高于所述第二电势电源的电势。
3.根据权利要求1的半导体电路，还包括用于保持所述电路组和所述反相器电路之间的电势的装置。
4.根据权利要求1的半导体电路，还包括NAND电路，其中所述NAND电路连接到所述p沟道晶体管的栅极、所述第一n沟道晶体管的栅极、所述p沟道晶体管的第二端子和所述第一n沟道晶体管的第一端子。
5.根据权利要求1的半导体电路，其中所述p沟道晶体管、所述第一n沟道晶体管和所述第二n沟道晶体管是在玻璃衬底上形成的薄膜晶体管。
6.根据权利要求1的半导体电路，其中所述p沟道晶体管、所述第一n沟道晶体管和所述第二n沟道晶体管形成在单晶衬底上。
7.根据权利要求1的半导体电路，其中该半导体电路用于移位寄存器电路。
8.一种包括根据权利要求1的半导体电路的显示器件。
9.一种包括根据权利要求1的半导体电路的显示器件，该显示器件包括液晶元件或者EL元件。
10.一种包括根据权利要求8的显示器件的电子应用设备。
11.一种半导体电路，包括：
m个级(m是任意正整数，m≥3)，该m个级中的每一级包括第一电路组和第二电路组，
其中该第一电路组包括：
具有连接到第一电势电源的第一端子的第一p沟道晶体管；
具有连接到所述第一p沟道晶体管的栅极的栅极和连接到所述第一p沟道晶体管的第二端子的第一端子的第一n沟道晶体管；和
具有连接到所述第一n沟道晶体管的第二端子的第一端子和连接到第二电势电源的第二端子的第二n沟道晶体管，
其中该第二电路组包括：
具有连接到所述第一电势电源的第一端子的第二p沟道晶体管；
具有连接到所述第一p沟道晶体管的第二端子、所述第一n沟道晶体管的第一端子和第二p沟道晶体管的栅极的栅极和连接到所述第二p沟道晶体管的第二端子的第一端子的第三n沟道晶体管；和
具有连接到所述第三n沟道晶体管的第二端子的第一端子和连接到所述第二电势电源的第二端子的第四n沟道晶体管，
其中时钟信号被输入到在第(2n-1)(n是任意整数，m≥2n≥2)级中的第二n沟道晶体管的栅极和在第(2n-1)级中的第四n沟道晶体管的栅极，
其中反相时钟信号被输入到在第2n级中的第二n沟道晶体管的栅极和在第2n级中的第四n沟道晶体管的栅极，
其中所述第一电势电源的电势高于所述第二电势电源的电势，和
其中所述时钟信号的振幅小于所述第一电势电源与所述第二电势电源之间的电势差。
12.根据权利要求11的半导体电路，其中所述时钟信号和所述反相时钟信号中的每一个的高电势电平等于所述第一电势电源的电势，和
其中所述时钟信号和所述反相时钟信号中的每一个的低电势电平高于第二电势电源的电势。
13.根据权利要求11的半导体电路，还包括用于保持所述第一电路组和所述第二电路组之间的电势的装置。
14.根据权利要求11的半导体电路，还包括NOR电路，其中所述NOR电路连接到所述第2n-1级和所述第2n级中的每个级中的第一p沟道晶体管的栅极和第一n沟道晶体管的栅极。
15.根据权利要求11的半导体电路，其中第一到第四n沟道晶体管、第一p沟道晶体管和第二p沟道晶体管是在玻璃衬底上形成的薄膜晶体管。
16.根据权利要求11的半导体电路，其中第一到第四n沟道晶体管、第一p沟道晶体管和第二p沟道晶体管形成在单晶衬底上。
17.根据权利要求11的半导体电路，其中该半导体电路用于移位寄存器电路。
18.一种包括根据权利要求11的半导体电路的显示器件。
19.一种包括根据权利要求11的半导体电路的显示器件，该显示器件包括液晶元件或者EL元件。
20.一种包括根据权利要求18的显示器件的电子应用设备。
CN200610084405A 2005-05-20 2006-05-19 半导体电路，显示器及其电子应用设备 Active CN100583296C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005148814 2005-05-20
JP2005148814 2005-05-20

Publications (2)

Publication Number Publication Date
CN1866403A CN1866403A (zh) 2006-11-22
CN100583296C true CN100583296C (zh) 2010-01-20

Family

ID=36928926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610084405A Active CN100583296C (zh) 2005-05-20 2006-05-19 半导体电路，显示器及其电子应用设备

Country Status (6)

Country Link
US (1) US7483013B2 (zh)
EP (1) EP1727154B1 (zh)
JP (3) JP2012256056A (zh)
KR (2) KR101351812B1 (zh)
CN (1) CN100583296C (zh)
DE (1) DE602006014324D1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008044666A1 (en) 2006-10-13 2008-04-17 Semiconductor Energy Laboratory Co., Ltd. Source line driver circuit and driving method
TWI415093B (zh) * 2009-04-20 2013-11-11 Nuvoton Technology Corp 場序式顯示器的驅動方法
MY164205A (en) 2009-10-29 2017-11-30 Semiconductor Energy Lab Semiconductor device
KR20190006091A (ko) 2009-10-29 2019-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
MY180559A (en) * 2009-10-30 2020-12-02 Semiconductor Energy Lab Logic circuit and semiconductor device
KR101790365B1 (ko) 2009-11-20 2017-10-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011062058A1 (en) 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2517245B1 (en) 2009-12-25 2019-07-24 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
US8780629B2 (en) 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8415731B2 (en) 2010-01-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device with integrated capacitor and having transistor overlapping sections
CN102906980B (zh) * 2010-05-21 2015-08-19 株式会社半导体能源研究所 半导体装置及显示装置
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI552150B (zh) * 2011-05-18 2016-10-01 半導體能源研究所股份有限公司 半導體儲存裝置
JP5947099B2 (ja) 2011-05-20 2016-07-06 株式会社半導体エネルギー研究所 半導体装置
JP6102066B2 (ja) * 2012-03-13 2017-03-29 セイコーエプソン株式会社 走査線駆動回路，電子光学装置および電子機器
EP2658117B1 (en) * 2012-04-27 2014-08-20 Nxp B.V. Pop-noise reducing method for adjusting switching frequency or phase in a class-D amplifier
JP2015084418A (ja) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
JP6371725B2 (ja) * 2015-03-13 2018-08-08 株式会社東芝 半導体モジュール
US9773787B2 (en) 2015-11-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, or method for driving the semiconductor device
CN107516485B (zh) * 2016-06-17 2021-02-12 群创光电股份有限公司 栅极驱动电路
CN108665930A (zh) * 2017-04-01 2018-10-16 北京兆易创新科技股份有限公司 一种nand闪存芯片

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4920282A (en) * 1987-06-23 1990-04-24 Kabushiki Kaisha Toshiba Dynamic latch circuit for preventing short-circuit current from flowing during absence of clock pulses when under test

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5826116B2 (ja) * 1978-04-14 1983-05-31 日本電気株式会社 シフトレジスタ
JPH0670879B2 (ja) * 1983-09-08 1994-09-07 セイコーエプソン株式会社 薄膜シフトレジスタ
JPS61294931A (ja) * 1985-06-21 1986-12-25 Mitsubishi Electric Corp 半導体装置およびデ−タ伝送路
JPS6267619A (ja) * 1985-09-20 1987-03-27 Hitachi Micro Comput Eng Ltd 半導体集積回路装置
JPH0192998A (ja) * 1987-10-02 1989-04-12 Seiko Epson Corp シフトレジスタ
US5192886A (en) 1990-03-15 1993-03-09 Hewlett-Packard Company Sub-nanosecond calibrated delay line structure
US5136622A (en) * 1991-02-28 1992-08-04 Thomson, S.A. Shift register, particularly for a liquid crystal display
JP2903990B2 (ja) * 1994-02-28 1999-06-14 日本電気株式会社 走査回路
JPH08101669A (ja) * 1994-09-30 1996-04-16 Semiconductor Energy Lab Co Ltd 表示装置駆動回路
JPH08172581A (ja) * 1994-12-16 1996-07-02 Nikon Corp ダイナミックシフトレジスタおよびこれを用いた固体撮像装置
JPH1155089A (ja) * 1997-07-29 1999-02-26 Mitsubishi Electric Corp 半導体ゲート回路
JP3609956B2 (ja) * 1998-04-28 2005-01-12 シャープ株式会社 ラッチ回路、シフトレジスタ回路、および画像表示装置
JP3473745B2 (ja) * 1999-05-28 2003-12-08 シャープ株式会社 シフトレジスタ、および、それを用いた画像表示装置
JP3705985B2 (ja) 1999-05-28 2005-10-12 シャープ株式会社 シフトレジスタ、および、それを用いた画像表示装置
JP2001143491A (ja) * 1999-08-31 2001-05-25 Semiconductor Energy Lab Co Ltd シフトレジスタ回路、表示装置の駆動回路および該駆動回路を用いた表示装置
JP4564146B2 (ja) * 2000-08-31 2010-10-20 シャープ株式会社 液晶駆動回路及びそれを用いた液晶表示装置
JP4366858B2 (ja) * 2000-09-18 2009-11-18 ソニー株式会社 Ｍｏｓトランジスタ回路
JP4439761B2 (ja) * 2001-05-11 2010-03-24 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
TW582005B (en) * 2001-05-29 2004-04-01 Semiconductor Energy Lab Pulse output circuit, shift register, and display device
SG153651A1 (en) * 2001-07-16 2009-07-29 Semiconductor Energy Lab Shift register and method of driving the same
US6788108B2 (en) * 2001-07-30 2004-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW586105B (en) * 2002-07-09 2004-05-01 Au Optronics Corp Continuous pulse array generator using low-voltage clock signal
TWI309831B (en) * 2002-09-25 2009-05-11 Semiconductor Energy Lab Clocked inverter, nand, nor and shift register
US6870895B2 (en) * 2002-12-19 2005-03-22 Semiconductor Energy Laboratory Co., Ltd. Shift register and driving method thereof
JP4425547B2 (ja) * 2003-01-17 2010-03-03 株式会社半導体エネルギー研究所 パルス出力回路、シフトレジスタ、および電子機器
EP2104110B1 (en) 2004-06-14 2013-08-21 Semiconductor Energy Laboratory Co, Ltd. Shift register and semiconductor display device
US7688107B2 (en) * 2005-04-19 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Shift register, display device, and electronic device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4920282A (en) * 1987-06-23 1990-04-24 Kabushiki Kaisha Toshiba Dynamic latch circuit for preventing short-circuit current from flowing during absence of clock pulses when under test

Also Published As

Publication number Publication date
JP2015062149A (ja) 2015-04-02
EP1727154A1 (en) 2006-11-29
JP2014098901A (ja) 2014-05-29
KR20130059364A (ko) 2013-06-05
US7483013B2 (en) 2009-01-27
JP5881796B2 (ja) 2016-03-09
DE602006014324D1 (de) 2010-07-01
CN1866403A (zh) 2006-11-22
EP1727154B1 (en) 2010-05-19
KR20060120491A (ko) 2006-11-27
JP2012256056A (ja) 2012-12-27
KR101351812B1 (ko) 2014-01-15
JP5777689B2 (ja) 2015-09-09
US20060262483A1 (en) 2006-11-23
KR101375557B1 (ko) 2014-03-25

Similar Documents

Publication Publication Date Title
CN100583296C (zh) 半导体电路，显示器及其电子应用设备
JP6829791B1 (ja) 液晶表示装置
JP5190283B2 (ja) 半導体装置
CN100521202C (zh) 半导体电路、显示装置及具有该显示装置的电子设备
JP2021103300A (ja) 表示装置
US7306981B2 (en) Semiconductor manufacturing method
US7649520B2 (en) Display device
US9171805B2 (en) Substrate identification circuit and semiconductor device
CN101359647A (zh) 半导体装置、其制造方法及应用该半导体装置的显示装置
KR20110113581A (ko) 액정 표시 장치 및 그 구동 방법
CN107195266A (zh) 显示装置
US20030164522A1 (en) Semiconductor device
JP5057696B2 (ja) 半導体回路及び表示装置
CN100454119C (zh) 液晶显示器件、包括其的电子器具、以及其制作方法
CN100539138C (zh) 半导体器件
JP2006133754A (ja) 表示装置及びその駆動方法
JP2009065015A (ja) 半導体装置の作製方法
CN101009322A (zh) 发光器件
JP2003233333A (ja) パッシブマトリクス型表示装置
JP2003233326A (ja) アクティブマトリクス型表示装置及びその作製方法
JP4939802B2 (ja) 半導体回路並びに表示装置及び該表示装置を具備する電子機器
Yu et al. P‐9: Distinguished Poster Paper: The Development of a 2.6 inch VGA System on Panel

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant