JPH08172581A - ダイナミックシフトレジスタおよびこれを用いた固体撮像装置 - Google Patents

Abstract

(57)【要約】 【目的】 簡単な回路構成でダイナミックシフトレジス
タを瞬時にリセット／プリセット可能とし、固体撮像装
置で迅速に撮像動作が開始できるようにする。 【構成】 各々第１および第２の縦続接続されたインバ
ータ（Ｐ２，Ｎ２；Ｐ４，Ｎ４；…）からなる複数の回
路段が順次縦続接続され、各回路段の第１のインバータ
と第２のインバータとをクロック信号（φＣＫ）によっ
て交互に活性化することにより、入力信号（φＳＴ）を
順次後続の回路段へと伝達するダイナミックシフトレジ
スタにおいて、前記第１および第２のインバータを同時
に活性化することにより複数の回路段にわたり入力信号
を直接伝達させるための同時活性化回路（ＩＮＶ２，Ｏ
Ｒ１，ＯＲ２）を設ける。このようなダイナミックシフ
トレジスタを固体撮像素子の垂直走査回路（５ａ）およ
び水平走査回路（９ａ）に使用することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ダイナミックシフトレ
ジスタおよびこれを用いた固体撮像装置に関し、より詳
細にはダイナミックシフトレジスタの全回路段を瞬時に
リセットまたはプリセット可能にし、このようなダイナ
ミックシフトレジスタを固体撮像装置の走査回路に使用
することによって迅速に全画素のリセットを行ないかつ
新たに撮像を開始できるようにする技術に関する。

【０００２】

【従来の技術】図４は、従来の固体撮像装置の概略の構
成を示すブロック図であり、２次元のイメージセンサの
例を示している。同図の装置は、複数の画素１を有する
画素部３と、垂直走査回路５と、水平読出し部７と、水
平走査回路９とを備えている。

【０００３】画素部３は、それぞれ受光用のフォトダイ
オードを備えた画素１がマトリクス状に配置されて構成
されている。垂直走査回路５は、画素部３の１水平ライ
ン分の画素を順次選択するものであり、ダイナミックシ
フトレジスタで構成される。水平読出し部７は、画素部
３から１水平走査ライン分の画素の電荷を受け入れ、こ
れを水平走査回路９からの走査パルスに基づき順次出力
するものである。水平走査回路９は前記垂直走査回路５
と同様にダイナミックシフトレジスタによって構成され
る。なお、水平走査回路９に入力されている信号φＳＴ
Ｈは水平走査回路９を構成するダイナミックシフトレジ
スタのスタート信号であり、φＣＫＨは水平シフト用の
クロック信号である。また、垂直走査回路５に入力され
ている信号φＳＴＶは該垂直走査回路５を構成するシフ
トレジスタへのスタート信号であり、φＣＫＶは垂直シ
フト用のクロック信号である。

【０００４】図４の固体撮像装置では、垂直走査回路５
において例えば高レベルのスタート信号φＳＴＶをクロ
ック信号φＣＫＶで順次シフトし、画素部３の１水平ラ
イン分の画素を順次選択する。選択された１水平ライン
分の各画素のフォトダイオードに蓄積されていた電荷は
水平読出し部７に転送される。次に、水平走査回路９に
より例えばハイレベルのスタート信号φＳＴＨをクロッ
ク信号φＣＫＨにより順次シフトすることにより、該水
平走査回路９によって水平読出し部７に転送された電荷
を１画素分ずつ順次水平方向に転送し出力端子から外部
に読出す。また、水平読出し部７への転送時に各画素の
フォトダイオードに蓄積されていた電荷はリセットされ
て、次画面の画素の蓄積動作に入る。

【０００５】上述のような固体撮像装置における垂直走
査回路５および水平走査回路９としては、所要トランジ
スタ数が少なくピッチを小さくできるため一般にダイナ
ミックシフトレジスタが好んで使用されている。

【０００６】図５は、このような走査回路に使用される
従来のダイナミックシフトレジスタの構成例を示す。図
５のダイナミックシフトレジスタは、ＣＭＯＳプロセス
を使用して作成されクロックパルスによって順次活性化
される、いわゆるクロックドインバータを使用した例を
示している。図５においては、正の電源電圧Ｖ_ＤＤと負
の電源電圧Ｖ_ＳＳとの間に直列接続された２個のＰＭＯ
ＳトランジスタＰ１およびＰ２と２個のＮＭＯＳトラン
ジスタＮ２およびＮ１によって１段のクロックドインバ
ータを構成している。ＰＭＯＳトランジスタＰ３，Ｐ４
およびＮＭＯＳトランジスタＮ４，Ｎ３が２段目のクロ
ックドインバータを構成し、ＰＭＯＳトランジスタＰ
５，Ｐ６と２個のＮＭＯＳトランジスタＮ６，Ｎ５とが
３段目のクロックドインバータを構成し、２個のＰＭＯ
ＳトランジスタＰ７，Ｐ８と２個のＮＭＯＳトランジス
タＮ８とＮ７とが４段目のクロックドインバータを構成
している。

【０００７】各回路段のクロックドインバータにおいて
中央に位置するＰＭＯＳトランジスタとＮＭＯＳトラン
ジスタ、例えば１段目ではＰ２とＮ２、２段目ではＰ４
とＮ４、３段目ではＰ６とＮ６、４段目ではＰ８とＮ８
はそれぞれＣＭＯＳインバータを構成している。各ＣＭ
ＯＳインバータと電源Ｖ_ＤＤおよびＶ_ＳＳとの間に接続
されたトランジスタはこれらのＣＭＯＳインバータを活
性化させるための制御用トランジスタである。

【０００８】これらの制御用トランジスタの内ＰＭＯＳ
トランジスタＰ１，Ｐ５，……およびＮＭＯＳトランジ
スタＮ３，Ｎ７，……のゲートにはクロックパルスφＣ
Ｋが供給されている。また、残りの制御用トランジス
タ、すなわちＰＭＯＳトランジスタＰ３，Ｐ７，……お
よびＮＭＯＳトランジスタＮ１，Ｎ５，……にはクロッ
クパルスφＣＫをインバータＩＮＶ１で反転した信号が
供給されている。またスタートパルスφＳＴは１段目の
ＣＭＯＳインバータを構成する各トランジスタＰ２およ
びＮ２のゲートに供給されている。１段目のＣＭＯＳイ
ンバータの出力は２段目のＣＭＯＳインバータの入力、
すなわちトランジスタＰ４およびトランジスタＮ４のゲ
ートに接続され、２段目のＣＭＯＳインバータの出力は
３段目のＣＭＯＳインバータの出力に接続され、３段目
のＣＭＯＳインバータの出力は４段目のＣＭＯＳインバ
ータの入力に順次接続されている。

【０００９】図５のダイナミックシフトレジスタにおい
ては、例えばＰＭＯＳトランジスタＰ１とＮＭＯＳトラ
ンジスタＮ１がともにオンであるとＰＭＯＳトランジス
タＰ２とＮＭＯＳトランジスタＮ２とで構成されるＣＭ
ＯＳインバータ回路は動作可能であり、これを活性状態
という。逆にＰＭＯＳトランジスタＰ１とＮＭＯＳトラ
ンジスタＮ１がともにオフであるとＰＭＯＳトランジス
タＰ２とＮＭＯＳトランジスタＮ２とで構成されるＣＭ
ＯＳインバータ回路は動作せず、これを不活性状態とい
う。

【００１０】次に、このようなクロックドインバータを
使用した図５のダイナミックシフトレジスタの動作を図
６のタイミング図で説明する。まず、図６のａで示す期
間では、クロックパルスφＣＫがロー（Ｌ）レベルの状
態であり、１段目のクロックドインバータは活性化され
ており、スタートパルスφＳＴをハイ（Ｈ）レベルにす
ると１段目のクロックドインバータの出力（図のＡ）は
Ｌレベルにある。この時２段目のクロックドインバータ
は不活性の状態であるので該２段目のクロックドインバ
ータの出力（Ｂ）は変化しない。

【００１１】続いて、図６のｂの期間に入り、クロック
パルスφＣＫがＨレベルとなると、１段目のクロックド
インバータは不活性となる。その後スタートパルスφＳ
ＴをＬレベルに戻しても、１段目のクロックドインバー
タの出力から２段目のクロックインバータの入力に至る
回路の図示しない寄生容量のため出力（Ａ）のレベルは
Ｌレベルに保持される。また、この期間では２段目のク
ロックドインバータは活性化されてその出力（Ｂ）はＨ
レベルとなる。この時、３段目のクロックドインバータ
は不活性状態にあり、入力レベル（Ｂ）が変化しても出
力レベル（Ｃ）は変化しない。

【００１２】続いて、期間ｃに入り、クロックパルスφ
ＣＫがＬレベルになると、初段のクロックドインバータ
は活性化されて出力（Ａ）はＨレベルになるが、２段目
のクロックドインバータは不活性状態であり出力（Ｂ）
のレベルは変化しない。この状態では３段目のクロック
ドインバータは活性状態であり、その出力（Ｃ）はＬレ
ベルにある。

【００１３】次に、期間ｄに入り、クロックパルスφＣ
ＫをＨレベルにすると、２段目のクロックドインバータ
は活性化されてその出力（Ｂ）はＬレベルになる。この
時３段目のクロックドインバータは不活性化されてお
り、出力（Ｃ）のレベルは変化せずＬレベルに保持され
る。４段目のクロックドインバータは活性化され、その
出力（Ｄ）はＨレベルにある。

【００１４】以上のように、図５のダイナミックシフト
レジスタの各回路段はクロックドインバータ２段一組で
構成されており、２段のクロックドインバータの内片方
が活性状態にある時は、他方は不活性状態になるように
する。そして、不活性状態にあるクロックドインバータ
は寄生容量でデータを保持するように動作させて、クロ
ックパルスφＣＫを加えるごとにデータがシフトレジス
タの１段分ずつ順次伝達される。したがって、このよう
なダイナミックシフトレジスタは、入力に適切なスター
トパルスφＳＴを加えることにより、固体撮像素子の垂
直および水平走査回路に使用することができる。

【００１５】

【発明が解決しようとする課題】上述のように、ダイナ
ミックシフトレジスタは、各々のクロックドインバータ
の出力から次の段の入力に至る回路部分の寄生容量に蓄
えた電荷を一時的メモリとして使用して順次信号を伝達
しているので、長期間休止状態に保持すると不活性状態
にあるクロックドインバータの出力レベルはそれを構成
する各トランジスタの漏洩電流などによって変化してし
まう。すなわちクロックパルスφＣＫを長時間同じレベ
ルに保持することは不可能であり、使用しない時でも常
時動作させておくことが必要である。このため、ダイナ
ミックシフトレジスタを使用した従来の固体撮像装置に
おいては、撮像をしない時でもシフトレジスタの動作を
確保するため擬似動作を行なわせていた。

【００１６】しかしながら、固体撮像装置の用途によっ
ては、コンピュータにおける割込み処理のように、任意
の時刻で直ちに撮像を開始したい場合がある。例えば、
スチルビデオカメラにおいては、シャッタを押した瞬間
に全画素をリセットして撮像を開始することが望まし
い。ところが、従来はダイナミックシフトレジスタを前
述のように常時動作させることが必要であるため、シャ
ッタを押す前にも該ダイナミックシフトレジスタを擬似
動作させていた。このため、シフトレジスタの擬似動作
が終了するまでは撮像を開始することが不可能であっ
た。最悪の場合は、擬似動作としてシフトレジスタがス
タートした直後にシャッタを押した場合であり、ほぼ一
画面分の擬似動作が終わるまで撮像を開始することがで
きず、シフトレジスタが一回りするまで待つ必要があっ
た。

【００１７】このような不都合を避けるためには、走査
回路にダイナミックシフトレジスタに代えてスタティッ
クシフトレジスタを使用することが考えられる。しかし
ながら、スタティックシフトレジスタは、ダイナミック
シフトレジスタに比較して約２倍程度のトランジスタ数
を要し、イメージセンサのＩＣチップ内に所望のピッチ
で配置することが困難である。

【００１８】また、ダイナミックシフトレジスタにおい
ても、強制リセット機能や強制プリセット機能を持たせ
ることも不可能ではないが、この方法でもそのような機
能を持たないダイナミックシフトレジスタに比較して
１．５倍程度のトランジスタ数が必要になり、所望のピ
ッチで配置することは困難であった。

【００１９】したがって、本発明の目的は、ダイナミッ
クシフトレジスタにおいて、簡単な回路構成により、か
つ各回路段ごとの回路ピッチを大きくすることなく瞬時
にリセットあるいはプリセット可能にすることにある。

【００２０】本発明の他の目的は、ダイナミックシフト
レジスタを使用した固体撮像装置において、簡単な回路
構成で該ダイナミックシフトレジスタを瞬時にリセット
あるいはプリセットできるようにし、以て任意の所望の
時間に直ちに撮像を開始できるようにすることにある。

【００２１】

【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の態樣によれば、各々第１および第２
の縦続接続されたインバータからなる複数の回路段が順
次縦続接続され、各回路段の第１のインバータと第２の
インバータとをクロック信号によって交互に活性化する
ことにより、入力信号を順次後続の回路段へと伝達する
ダイナミックシフトレジスタにおいて、前記第１および
第２のインバータを同時に活性化することにより複数の
回路段にわたり入力信号を直接伝達させるための同時活
性化回路を設ける。

【００２２】また、本発明の第２の態樣によれば、各
々、第１および第２の縦続接続されたインバータと、ク
ロック信号が第１のレベルにあるとき前記第１のインバ
ータを活性化する第１の活性化回路と、前記クロック信
号が前記第１のレベルと異なる第２のレベルにあるとき
前記第２のインバータを活性化する第２の活性化回路
と、を有する回路段を複数個順次縦続接続することによ
って構成し、前記クロック信号によって各回路段の第１
のインバータと第２のインバータとを交互に活性化する
ことにより入力信号を順次後続の回路段へ伝達するダイ
ナミックシフトレジスタにおいて、制御信号と前記クロ
ック信号とにもとづき前記第１および第２の活性化回路
を制御するための信号を生成するゲート回路を備え、前
記制御信号の入力時には前記クロック信号のレベルにか
かわりなく前記第１および第２のインバータを同時に活
性化することにより、複数の回路段にわたり入力信号を
直接伝達させる同時活性化回路を設ける。

【００２３】さらに、本発明の第３の態樣によれば、各
々、第１および第２の縦続接続されたインバータと、内
部クロック信号線が所定の作動レベルにあるとき前記第
１のインバータを活性化する第１の活性化回路と、内部
反転クロック信号線が所定の作動レベルにあるとき前記
第２のインバータを活性化する第２の活性化回路と、を
備えた回路段を複数個順次縦続接続することによって構
成し、前記内部クロック信号線と前記内部反転クロック
信号線に互いに相補的なクロック信号を供給して各回路
段の第１のインバータおよび第２のインバータを交互に
活性化することにより入力信号を順次後続の回路段へと
伝達するダイナミックシフトレジスタにおいて、制御信
号とクロック信号が入力され、出力が前記内部クロック
信号線に供給される第１のゲート回路と、前記制御信号
と反転クロック信号が入力され、出力が前記内部反転ク
ロック信号線に接続された第２のゲート回路とを備え、
前記制御信号の入力に応じて、前記内部クロック信号線
および前記内部反転クロック信号線のレベルを共に所定
の作動レベルに固定することにより、前記第１および第
２の活性化回路の双方を同時に作動させて前記第１およ
び第２のインバータ回路を同時に活性化し、それによっ
て複数の回路段にわたり入力信号を直接伝達させる同時
活性化回路を設ける。

【００２４】さらに、本発明の第４の態樣によれば、上
記各々のシフトレジスタにおいて、前記同時活性化回路
によって、全ての回路段の第１のおよび第２のインバー
タを同時に活性化すると共に、前記入力信号を所定のリ
セットレベルまたはプリセットレベルとすることによ
り、全ての回路段の出力をリセットまたはプリセットす
ることが可能になる。

【００２５】さらに、本発明の第５の態樣によれば、上
記各々のシフトレジスタにおいて、前記各回路段の第１
および第２のインバータはＣＭＯＳプロセスにより構成
されたクロックドインバータとすることができる。

【００２６】また、本発明の第６の態樣によれば、各々
第１および第２のインバータを有し、第１のインバータ
の出力は第１の伝達ゲートを介して第２のインバータに
入力され、第２のインバータの出力を第２の伝達ゲート
を介して出力する回路段を複数個順次縦続接続して構成
し、各回路段の前記第１の伝達ゲートおよび前記第２の
伝達ゲートをクロック信号によって交互に活性化するこ
とにより入力信号を順次後続の回路段へと伝達するダイ
ナミックシフトレジスタにおいて、制御信号の入力に応
じて前記第１の伝達ゲートおよび前記第２の伝達ゲート
を同時に活性化する事により、複数の回路段にわたり入
力信号を直接伝達させるための同時活性化回路を設け
る。

【００２７】さらに、本発明の第７の態樣によれば、各
々第１および第２のインバータと、前記第１のインバー
タと第２のインバータとの間に接続され、クロック信号
が第１のレベルにあるとき導通する第１の伝達ゲート
と、前記第２のインバータの出力に接続され、前記クロ
ック信号が前記第１のレベルと異なる第２のレベルにあ
るとき導通する第２の伝達ゲートとを有する回路段を複
数個順次縦続接続することによって構成し、各回路段の
第１の伝達ゲートおよび第２の伝達ゲートを前記クロッ
ク信号に基づき交互に導通させることにより入力信号を
順次後続の回路段へと伝達するダイナミックシフトレジ
スタにおいて、制御信号と前記クロック信号とにもとづ
き前記第１および第２の伝達ゲートを制御するための信
号を生成するゲート回路を備え、前記制御信号の入力時
にはクロック信号のレベルにかかわりなく前記第１およ
び第２の伝達ゲートを同時に導通させることにより、複
数の回路段にわたり入力信号を直接伝達させる同時活性
化回路を設ける。

【００２８】次に、本発明の第８の態樣によれば、光電
変換を行なう複数の画素と、前記複数の画素を順次切換
えて読み出すための走査回路を具備する固体撮像装置が
提供され、該固体撮像装置においては、前記走査回路
は、ダイナミックシフトレジスタによって構成され、該
ダイナミックシフトレジスタは各々第１および第２の縦
続接続されたインバータからなる複数の回路段が順次縦
続接続されて構成され、各回路段の第１のインバータと
第２のインバータとをクロック信号によって交互に活性
化することにより、入力信号を順次後続の回路段へと伝
達するとともに、前記第１および第２のインバータを同
時に活性化することにより複数の回路段にわたり入力信
号を直接伝達させる同時活性化回路を備えている。

【００２９】また、本発明の第９の態樣によれば、光電
変換を行なう複数の画素と、前記複数の画素を順次切換
えて読み出すための走査回路を具備する固体撮像装置が
提供され、該固体撮像装置においては、前記走査回路
は、ダイナミックシフトレジスタによって構成され、該
ダイナミックシフトレジスタは、各々第１および第２の
インバータを有し、第１のインバータの出力は第１の伝
達ゲートを介して第２のインバータに入力され、第２の
インバータの出力は第２の伝達ゲートを介して出力する
回路段を複数個順次縦続接続して構成し、各回路段の前
記第１の伝達ゲートおよび前記第２の伝達ゲートをクロ
ック信号によって交互に活性化することにより入力信号
を順次後続の回路段へと伝達するとともに、前記第１の
伝達ゲートおよび前記第２の伝達ゲートを同時に活性化
する事により、複数の回路段にわたり入力信号を直接伝
達させるための同時活性化回路を備えている。

【００３０】

【作用】上記第１の態樣に係わるダイナミックシフトレ
ジスタにおいては、各回路段の第１のインバータと第２
のインバータとがクロック信号によって交互に活性化さ
れる。したがって、例えば、始めに第１のインバータが
活性化されると、該第１のインバータの入力信号が該第
１のインバータの出力に反転されて伝達されるが、第２
のインバータは活性化されていないので高い入力インピ
ーダンスを有している。したがって、第１のインバータ
の出力から第２のインバータの入力に至る回路の寄生容
量によって第１のインバータの出力信号が保持される。
次に、第１のインバータが不活性にされ、第２のインバ
ータが活性化されると、前述のようにて保持された第１
のインバータの出力信号は第２のインバータの出力に反
転されて伝達される。このとき次の回路段の第１のイン
バータは不活性状態であるから、該第２のインバータの
出力は寄生容量で保持される。このようにして順次入力
信号が後段の回路段へと伝達される。

【００３１】このようなダイナミックシフトレジスタに
おいて、前記同時活性化回路によって複数の回路段の前
記第１および第２のインバータを同時に活性化すると、
入力信号は各インバータによって反転されながら高速度
で後段に伝達される。これによって、入力信号が各回路
段の出力にほぼ瞬時に伝達され、各回路段の出力を高速
度で所望の値に設定することが可能になる。この場合、
各回路段に余分の回路を設ける必要がないので、各回路
段ごとのトランジスタの数を増大させることはなく、小
さなピッチでシフトレジスタの各回路段を配置すること
が可能になる。

【００３２】上記第２の態樣に係わるダイナミックシフ
トレジスタにおいては、クロック信号によって前記第１
の活性化回路と前記第２の活性化回路とが順次それぞれ
前記第１のインバータと前記第２のインバータとを交互
に活性化し、前述のようにして入力信号を順次後続の回
路段へ伝達する。

【００３３】このようなダイナミックシフトレジスタに
おいて、同時活性化回路に設けられたゲート回路は、制
御信号が入力されない場合、例えば制御信号入力端子が
低レベルである場合、には該ゲート回路の出力は入力さ
れたクロック信号をそのまま出力し、前述のように入力
信号を順次後続の回路段へ伝達するダイナミックシフト
レジスタ動作が行なわれる。これに対し、前記ゲート回
路に制御信号が入力されると、すなわち例えば制御信号
入力端子のレベルが高レベルになると、該ゲート回路の
出力は入力されるクロック信号のレベルにかかわりなく
一定のレベルとなり、前記第１および第２のインバータ
を同時に活性化する。これによって、複数の回路段にわ
たり入力信号を直接高速度で伝達することが可能にな
る。

【００３４】さらに、上記第３の態樣に係わるダイナミ
ックシフトレジスタにおいては、同時活性化回路におけ
る第１のゲート回路および第２のゲート回路に制御信号
が入力されない場合、例えば制御信号のレベルが低レベ
ルである場合、は第１のゲート回路および第２のゲート
回路はそれぞれ入力されたクロック信号および反転クロ
ック信号をそのまま通過させ、それぞれ内部クロック信
号線および内部反転クロック信号線に供給する。これに
よって第１の活性化回路および第２の活性化回路が前記
第１のインバータおよび第２のインバータを交互に活性
化し、入力信号を順次後続の回路段へ伝達するダイナミ
ックシフト動作が行なわれる。

【００３５】これに対し、前記第１のゲート回路および
第２のゲート回路に制御信号が入力されると、例えばこ
れらのゲート回路の制御信号入力端子が高レベルになる
と、第１および第２のゲート回路は共に入力されるクロ
ック信号にかかわりなく所定のレベルの信号を出力す
る。これによって、前記第１および第２の活性化回路の
双方が同時に作動し第１および第２のインバータ回路を
同時に活性化する。これによって複数の回路段にわたり
入力信号を高速度で直接伝達させることができる。この
場合も、各回路段に共通の同時活性化回路によって、か
つ各回路段に余分のトランジスタを必要とすることな
く、入力信号を複数の回路段にわたり直接伝達させるこ
とができる。したがって、各回路段の構成は従来のもの
と同じで良く、各回路段を小さなピッチで配置すること
が可能になる。

【００３６】また、上記第４の態樣によれば、各々のシ
フトレジスタにおいて、同時活性化回路によって全ての
回路段の第１および第２のインバータを同時に活性化す
ると共に、入力信号を所定のリセットレベルまたはプリ
セットレベルとすることにより、全ての回路段の出力を
ほぼ瞬時的にリセットまたはプリセットすることができ
る。したがって、簡単な回路構成で各回路段の配置ピッ
チを増大させることなく、ダイナミックシフトレジスタ
を瞬時にリセットまたはプリセット可能なものとするこ
とができる。

【００３７】また、上記第５の態樣では、各々のシフト
レジスタにおいて、各回路段の第１および第２のインバ
ータはＣＭＯＳプロセスにより構成したクロックドイン
バータとすることにより、高速度でかつ信頼性の高いダ
イナミックシフトレジスタが実現できる。

【００３８】また、上記第６の態樣に係わるダイナミッ
クシフトレジスタでは、第１の伝達ゲートと第２の伝達
ゲートとをクロック信号によって交互に活性化すること
により入力信号を順次後続の回路段へと伝達する。例え
ば、始めに第１の伝達ゲートが活性化すなわち導通し、
第２の伝達ゲートが不活性化、すなわち非導通とされれ
ば、第１のインバータに入力された入力信号は該第１の
インバータ、第１の伝達ゲートおよび第２のインバータ
を通り該第２のインバータの出力に伝達される。そし
て、第２のインバータの出力における寄生容量によりこ
の出力信号が保持される。次に、第１の伝達ゲートが不
活性となり第２の伝達ゲートが活性化されると、前記第
２のインバータの出力に保持されていた信号は次の回路
段の第１のインバータの出力まで伝達され、該出力の寄
生容量によって保持される。以下同様にして順次後続の
回路段へと入力信号が伝達されダイナミックシフト動作
が行なわれる。

【００３９】そして、このダイナミックシフトレジスタ
においても、前記同時活性化回路が作動すると第１の伝
達ゲートおよび第２の伝達ゲートが同時に活性化され
る。これによって、全てのインバータが縦続接続された
ことになり、入力信号が高速度で直接各インバータを通
り伝達される。これによって、各回路段の回路構成を複
雑化することなく、したがって各回路段の配置ピッチを
大きくすることなく、ダイナミックシフトレジスタを瞬
時にリセットあるいはプリセットすることが可能にな
る。

【００４０】上記第７の態樣に係わるダイナミックシフ
トレジスタにおいては、同時活性化回路の前記ゲート回
路に制御信号が入力されない場合、例えば該ゲート回路
の制御入力端子が低レベルの場合は、該ゲート回路に入
力されたクロック信号はそのまま出力され前記第１およ
び第２の伝達ゲートを交互に導通させる。これによっ
て、前記第４の態樣に係わるシフトレジスタと同様に入
力信号が順次後続の回路段へと伝達されダイナミックシ
フト動作が行なわれる。

【００４１】これに対し、同時活性化回路のゲート回路
に制御信号が入力されると、例えば該ゲート回路の制御
入力端子が高レベルになると、該ゲート回路の出力はク
ロック信号のレベルに係わりなく一定のレベルとなる。
これによって、第１および第２の伝達ゲートが同時に導
通状態になる。したがって、各回路段の第１および第２
のインバータが直接接続されることになり、入力信号が
高速度で後続の回路段にほぼ瞬時に伝達される。これに
よって、各回路段の回路構成を複雑化させることなく、
したがって各回路段の配置ピッチを大きくすることな
く、瞬時にリセットあるいはプリセット可能なダイナミ
ックシフトレジスタを実現することが可能になる。

【００４２】次に、前記本発明の第８の態樣によれば、
上述の第１の態樣に係わるものと同様のダイナミックシ
フトレジスタが固体撮像装置の走査回路に使用されてい
る。したがって、前述のように同時活性化回路により走
査回路のダイナミックシフトレジスタを瞬時にリセット
あるいはプリセットすることが可能になる。このため、
ダイナミックシフトレジスタにおいて行なわれる擬似動
作の途中であっても、任意の所望の時間にダイナミック
シフトレジスタをリセットあるいはプリセットすること
ができ、任意の所望の時間に瞬時に撮像動作に入ること
が可能になる。また、このような固体撮像装置に使用さ
れているダイナミックシフトレジスタでは、各回路段の
回路構成は複雑化せず、したがって配置ピッチが大きく
ならないから、画素ピッチが極めて小さな固体撮像装置
においても、瞬時にリセットが可能になる。

【００４３】また、本発明の第９の態樣によれば、前記
第４の態樣に係わるものと同様のダイナミックシフトレ
ジスタを走査回路に使用した固体撮像装置が実現され
る。このようなダイナミックシフトレジスタも、前述の
ように、同時活性化回路の動作によって瞬時に複数の回
路段をリセットあるいはプリセットでき、任意の所望の
時間に速やかに撮像可能な固体撮像装置が実現できる。
また、このような固体撮像装置においても、各回路段の
回路構成は従来のものと同様であり、したがって各回路
段の配置ピッチを大きくする必要がなく、画素ピッチの
小さな固体撮像装置にも適用できる。

【００４４】

【実施例】以下、図面を参照して本発明の実施例につき
説明する。図１は、本発明の一実施例に係わるダイナミ
ックシフトレジスタの構成を示す。図１のダイナミック
シフトレジスタは、前記図５のダイナミックシフトレジ
スタと同様に、ＣＭＯＳプロセスを使用して作成され、
クロックパルスによって順次活性化されるいわゆるクロ
ックドインバータを使用した例を示している。

【００４５】図１のダイナミックシフトレジスタの各回
路段は前記図５のダイナミックシフトレジスタの各回路
段と同じ構成を有している。すなわち、正の電源電圧Ｖ
_ＤＤと負の電源電圧Ｖ_ＳＳとの間に直列接続された２個
のＰＭＯＳトランジスタＰ１およびＰ２と２個のＮＭＯ
ＳトランジスタＮ２およびＮ１とによって１段のクロッ
クドインバータを構成している。ＰＭＯＳトランジスタ
Ｐ３，Ｐ４およびＮＭＯＳトランジスタＮ４，Ｎ３が２
段目のクロックドインバータを構成し、ＰＭＯＳトラン
ジスタＰ５，Ｐ６と２個のＮＭＯＳトランジスタＮ６，
Ｎ５とが３段目のクロックドインバータを構成し、２個
のＰＭＯＳトランジスタＰ７，Ｐ８と２個のＮＭＯＳト
ランジスタＮ８とＮ７とが４段目のクロックドインバー
タを構成し、以下同様である。

【００４６】各回路段のクロックドインバータにおいて
中央に位置するＰＭＯＳトランジスタとＮＭＯＳトラン
ジスタ、例えば１段目ではＰ２とＮ２、２段目ではＰ４
とＮ４、３段目ではＰ６とＮ６、４段目ではＰ８とＮ
８、はそれぞれＣＭＯＳインバータを構成している。各
ＣＭＯＳインバータと電源Ｖ_ＤＤおよびＶ_ＳＳとの間に
接続されたトランジスタはこれらのＣＭＯＳインバータ
を活性化させるための制御用トランジスタである。

【００４７】これらの制御用トランジスタのうちＰＭＯ
ＳトランジスタＰ１，Ｐ５，…のゲートは内部クロック
信号線ＣＰ１に接続され、ＰＭＯＳトランジスタＰ３，
Ｐ７，…のゲートは内部クロック信号線ＣＰ２に接続さ
れている。また、他の導電形の制御用トランジスタ、す
なわちＮＭＯＳトランジスタＮ１，Ｎ５，…のゲートは
内部クロック信号線ＣＮ１に接続され、ＮＭＯＳトラン
ジスタＮ３，Ｎ７，…のゲートは他の内部クロック信号
線ＣＮ２に接続されている。

【００４８】また、１段目のＣＭＯＳインバータを構成
する各トランジスタＰ２およびＮ２のゲートにはスター
トパルスφＳＴが供給される。１段目のＣＭＯＳインバ
ータの出力は２段目のＣＭＯＳインバータの入力、すな
わちトランジスタＰ４およびトランジスタＮ４のゲート
に接続され、２段目のＣＭＯＳインバータの出力は３段
目のＣＭＯＳインバータの出力に接続され、３段目のＣ
ＭＯＳインバータの出力は４段目のＣＭＯＳインバータ
の入力に順次接続されている。

【００４９】図１のダイナミックシフトレジスタはさら
に、同時活性化回路を構成するインバータＩＮＶ２、Ｏ
ＲゲートＯＲ１，ＯＲ２を備え、さらに２個のインバー
タＩＮＶ３，ＩＮＶ４を備えている。ＯＲゲートＯＲ１
およびＯＲ２のそれぞれの一方の入力には初期化パルス
φＩＮＴが供給される。ＯＲゲートＯＲ１の他方の入力
はクロックパルスφＣＫが供給され、他のＯＲゲートＯ
Ｒ２の他方の入力はクロックパルスφＣＫをインバータ
ＩＮＶ２で反転した信号が供給される。ＯＲゲートＯＲ
１の出力は前記内部クロック信号線ＣＮ２に接続され、
かつインバータＩＮＶ４を介して内部クロック信号線Ｃ
Ｐ２に接続されている。ＯＲゲートＯＲ２の出力は内部
クロック信号線ＣＮ１に接続され、かつインバータＩＮ
Ｖ３を介して内部クロック信号線ＣＰ１に接続されてい
る。

【００５０】以上のような構成を有するダイナミックシ
フトレジスタにおいては、初期化パルスφＩＮＴがロー
（Ｌ）レベルの場合はＯＲゲートＯＲ１の出力にはクロ
ックパルスφＣＫが発生し、ＯＲゲートＯＲ２の出力に
はクロックパルスφＣＫを反転したクロックパルスが供
給される。したがって、クロックパルスφＣＫがハイ
（Ｈ）レベルのときは、内部クロック信号線ＣＮ２がＨ
レベル、内部クロック信号線ＣＰ２がＬレベルとなり、
トランジスタＰ３，Ｐ７，…およびＮ３，Ｎ７，…がオ
ンとなる。これに対し、クロック信号φＣＫがＬレベル
の場合は、ＯＲゲートＯＲ２の出力がＨレベルとなりト
ランジスタＰ１，Ｐ５，…およびＮ１，Ｎ５，…がオン
となる。したがって、クロック信号φＣＫによって各回
路段の第１のインバータと第２のインバータとが交互に
活性化され、前記図５の回路と同様の動作が行なわれ、
スタートパルスφＳＴが順次後続の回路段へとシフトさ
れる。

【００５１】これに対し、初期化パルスφＩＮＴをＨレ
ベルにすると、クロックパルスφＣＫのレベル如何にか
かわらず、ＯＲゲートＯＲ１およびＯＲ２の出力は共に
Ｈレベルとなる。したがって、内部クロック信号線ＣＮ
１，ＣＮ２は共にＨレベルとなり、内部クロック信号線
ＣＰ１，ＣＰ２は共にＬレベルとなる。このため、全て
のクロックドインバータの制御用トランジスタＰ１，Ｐ
３，Ｐ５，Ｐ７，…およびＮ１，Ｎ３，Ｎ５，Ｎ７，…
が同時にオンとなる。すなわち、全てのクロックドイン
バータが同時に活性化される。

【００５２】これによって、クロックパルスφＣＫとは
無関係に入力信号φＳＴが各インバータで反転されて後
速度で後段の回路に伝達される。したがってスタートパ
ルスφＳＴをＬレベルにすれば、全ての回路段の出力Ｓ
１，Ｓ２，…も全てＬレベルとなり、スタートパルスφ
ＳＴをＨレベルとすれば全ての回路段の出力Ｓ１，Ｓ
２，…はＨレベルとなる。すなわち、ほぼ瞬時的に全回
路段あるいは所望の回路段までの出力をセットあるいは
プリセットすることができる。また、回路は全て活性状
態にあるから、リセットまたはプリセット状態を安定し
て長時間継続することも可能である。なお、通常の固体
撮像装置に使用されるクロックドインバータの遅延時間
は、通常数ナノ秒以下であり、仮にクロックドインバー
タが１０００段あったとしても入力段から最終段まで数
マイクロ秒以下でデータの伝達が可能であり、ほぼ瞬時
に各回路段のリセットあるいはプリセットを行なうこと
ができる。

【００５３】図２は、図１のダイナミックシフトレジス
タを使用した固体撮像装置の構成例を示す。図２の固体
撮像装置において、画素部３および水平読出し部７は前
記図４のものと同じでよい。図２の固体撮像装置におい
ては、垂直走査回路５ａおよび水平走査回路９ａとして
それぞれ図１に示されるダイナミックシフトレジスタが
使用されている。図１のダイナミックシフトレジスタが
垂直走査回路５ａに使用された場合には、図１のスター
トパルスφＳＴとしては垂直スタートパルスφＳＴＶが
使用され、クロックパルスφＣＫとしては垂直クロック
パルスφＣＫＶが使用され、初期化パルスφＩＮＴとし
ては垂直初期化パルスφＩＮＴＶが使用されている。水
平走査回路９ａにおいては、図１のスタートパルスφＳ
Ｔの代わりに水平スタートパルスφＳＴＨが、初期化パ
ルスφＩＮＴの代わりに水平初期化パルスφＩＮＴＨ
が、そしてクロックパルスφＣＫの代わりに水平クロッ
クパルスφＣＫＨがそれぞれ使用されている。

【００５４】図２の固体撮像装置では、例えばスチルビ
デオカメラなどに使用された場合、シャッタを押す前に
は固体撮像装置は擬似動作をさせておく、すなわち走査
はするが出力信号は使用しない状態としておく。そし
て、シャッタが押されたら、垂直走査回路５ａに１０マ
イクロ秒程度の一定期間初期化パルスφＩＮＴＶを加
え、同時にスタートパルスφＳＴＶをＨレベルにする
と、擬似動作中の垂直走査回路５ａのシフトレジスタの
全段が強制的にプリセット状態になって全画素が選択状
態になり全画素の電荷がリセットできる。

【００５５】次に、垂直スタートパルスφＳＴＶをＬレ
ベルにして垂直走査回路５ａをリセット状態とし、かつ
水平操作回路９ａにも初期化パルスφＩＮＴＨを加えか
つ水平スタートパルスφＳＴＨをＬレベルにして水平走
査回路９ａをリセット状態にした後に、正常動作に戻っ
て各シフトレジスタのシフト動作を開始する。このとき
各画素は画像情報の蓄積を開始しており、所定の露光時
間の経過後再度初期化パルスφＩＮＴＶ，φＩＮＴＨを
Ｈレベル、垂直スタートパルスφＳＴＶと水平スタート
パルスφＳＴＨをＬレベルにして各シフトレジスタを強
制リセットした後に通常の動作に戻って読出し動作を開
始すると、所定の時間露光された映像信号を得ることが
できる。

【００５６】図３は、本発明の他の実施例に係わるダイ
ナミックシフトレジスタの概略の構成を示す。図３のダ
イナミックシフトレジスタは、各回路段ごとに２個のＣ
ＭＯＳインバータを備えている。すなわち、第１の回路
段はＰＭＯＳトランジスタＰ１１とＮＭＯＳトランジス
タＮ１１からなる第１のＣＭＯＳインバータと、ＰＭＯ
ＳトランジスタＰ１２およびＮＭＯＳトランジスタＮ１
２からなる第２のＣＭＯＳインバータとを有している。
第２の回路段は、ＰＭＯＳトランジスタＰ１３およびＮ
ＭＯＳトランジスタＮ１３からなる第１のＣＭＯＳイン
バータと、ＰＭＯＳトランジスタＰ１４およびＮＭＯＳ
トランジスタＮ１４からなる第２のＣＭＯＳインバータ
とを備えており、以下同様である。各インバータは伝達
ゲートを介して順次縦続接続されている。すなわち、ト
ランジスタＰ１１およびＮ１１からなるインバータの出
力は第１の伝達ゲートＴ１を介してトランジスタＰ１２
およびＮ１２からなるインバータの入力に接続されてお
り、トランジスタＰ１２，Ｎ１２からなるインバータの
出力は第２の伝達ゲートＴ２を介してトランジスタＰ１
３，Ｎ１３からなるインバータの入力に接続されてお
り、トランジスタＰ１３，Ｎ１３からなるインバータの
出力は第３の伝達ゲートＴ３を介してトランジスタＰ１
４，Ｎ１４からなるインバータの入力に接続され、以下
同様である。

【００５７】伝達ゲートＴ１，Ｔ３，…のＰＭＯＳトラ
ンジスタ側のゲートは内部クロック信号線ＣＰ１に接続
され、ＮＭＯＳトランジスタのゲートは内部クロック信
号線ＣＮ１に接続されている。また、伝達ゲートＴ２，
Ｔ４，…のＰＭＯＳトランジスタのゲートは内部クロッ
ク線ＣＰ２に接続され、ＮＭＯＳトランジスタのゲート
は内部クロック信号線ＣＮ２に接続されている。

【００５８】図３のダイナミックシフトレジスタは、図
１のものと同様に、インバータＩＮＶ２、ＯＲゲートＯ
Ｒ１，ＯＲ２からなる同時活性化回路を備えており、ま
たＯＲゲートＯＲ１，ＯＲ２の出力をそれぞれ反転して
内部クロック信号線ＣＰ２，ＣＰ１に供給するインバー
タＩＮＶ４，ＩＮＶ３を備えている。ＯＲゲートＯＲ
１，ＯＲ２の出力はまた内部クロック信号線ＣＮ２，Ｃ
Ｎ１に接続されている。

【００５９】図３のダイナミックシフトレジスタにおい
ては、初期化パルスφＩＮＴがＬレベルの場合には、Ｏ
ＲゲートＯＲ１およびＯＲ２の出力はそれぞれクロック
パルスφＣＫおよび該クロックパルスφＣＫを反転した
反転クロックパルスが出力される。これらのクロックパ
ルスφＣＫおよびその反転クロックパルスがそれぞれ内
部クロック信号線ＣＮ２およびＣＮ１に供給される。ま
た、ＯＲゲートＯＲ１，ＯＲ２からそれぞれ出力される
クロックパルスφＣＫおよびその反転クロックパルスが
それぞれさらにインバータＩＮＶ４，ＩＮＶ３によって
反転されてそれぞれ内部クロック信号線ＣＰ２，ＣＰ１
に供給される。すなわち内部クロック信号線ＣＰ２には
クロック信号φＣＫを反転したクロックパルスが、内部
クロック信号線ＣＰ１にはクロックパルスφＣＫが供給
される。

【００６０】したがって、クロックパルスφＣＫがＨレ
ベルの場合は、伝達ゲートＴ２，Ｔ４，…が導通し、ク
ロックパルスφＣＫがＬレベルの場合は伝達ゲートＴ
１，Ｔ３，…が導通する。すなわちクロック信号φＣＫ
によって伝達ゲートＴ１，Ｔ２，Ｔ３，Ｔ４，…が交互
に導通、非導通とされる。これによって、スタートパル
スφＳＴが、周知のごとく、順次後続の回路段へと伝達
されシフト動作が行なわれる。

【００６１】これに対し、初期化パルスφＩＮＴがＨレ
ベルの場合は、ＯＲゲートＯＲ１，ＯＲ２の出力は共
に、クロックパルスφＣＫのレベルにかかわらず、Ｈレ
ベルとなる。このため、内部クロック信号線ＣＮ１，Ｃ
Ｎ２は共にＨレベル、内部クロック信号線ＣＰ１，ＣＰ
２は共にＬレベルとなり、全ての伝達ゲートＴ１，Ｔ
２，Ｔ３，Ｔ４，…が導通する。すなわち、全ての回路
段のインバータが直接縦続接続されることになる。した
がって、スタートパルスφＳＴが順次反転されながら各
インバータによって直接伝達される。したがって、図３
の回路においても各回路段を瞬時にリセットあるいはプ
リセットすることが可能になる。

【００６２】なお、上述の説明においては、ダイナミッ
クシフトレジスタとして２種類のものにつき説明した
が、本発明は種々の形式のダイナミックシフトレジスタ
に使用できることは明らかである。すなわち、各回路段
が２段１組のダイナミック形インバータ回路で構成され
ており、片方が実質的に活性状態のとき、他方は実質的
に不活性状態として入力信号を順次後続の回路段に伝達
する形式のダイナミックシフトレジスタであれば本発明
は適用できる。これらの場合、本発明によれば、２段１
組のダイナミック形インバータを同時に活性化し、複数
回路段にわたり入力信号を直接後続の回路段に伝達し、
リセットやプリセットを強制的に瞬時に行なわせること
ができる。

【００６３】また、上記実施例では、入力されたクロッ
クパルスφＣＫから回路内部でその反転パルスをも生成
しているが、外部からクロックパルスφＣＫとその反転
パルスを共に供給するシフトレジスタあるいは撮像装置
にも本発明は適用できる。この場合は、外部から入力さ
れるクロックパルスφＣＫとその反転パルスのラインを
共に所定の同レベルとして第１および第２のインバータ
を同時に活性化すれば良い。したがって、この場合は前
記各実施例における同時活性化回路などは外部に設けら
れ、シフトレジスタあるいは固体撮像装置内の回路には
いっさい手を加えなくても同一機能を持たせることがで
きる。

【００６４】さらに、ダイナミックシフトレジスタの動
作を安定に保つことだけであれば、映像信号の読出し時
以外には擬似動作をさせず初期化パルスφＩＮＴとスタ
ートパルスφＳＴによりシフトレジスタを強制リセット
状態にしておけば良い。信号処理上は、カメラの周辺回
路の動作を安定に保つために擬似動作をさせて、固体撮
像装置から擬似的な映像信号を発生させておく方が望ま
しく、一方、消費電力を低減するためには、読出し時以
外はシフトレジスタをリセット状態にしておくことが望
ましい。したがって、固体撮像装置の用途や目的により
いずれかを選択すればよい。

【００６５】

【発明の効果】以上のように、本発明によれば、簡単な
回路構成によりダイナミックシフトレジスタを瞬時にリ
セットあるいはプリセットすることができる。また、ダ
イナミックシフトレジスタを構成する各回路段は従来の
ものと同じで良く、したがって各回路段ごとのトランジ
スタの数が増大することはない。このため、各回路段の
配置ピッチの増大を防止することができる。

【００６６】さらに、上記ダイナミックシフトレジスタ
を固体撮像装置に応用した場合には、任意の所望の時間
に強制的に瞬時に画素のリセットを行なうことが可能に
なる。したがって、たとえシフトレジスタが擬似動作を
行なっている場合であっても、必要な時に直ちに撮影状
態に入ることができる。しかも、従来の固体撮像装置の
走査回路のクロック入力部にごく簡単なゲート回路を付
加するだけで良く、走査回路の面積の大部分を占める多
段のシフトレジスタの各回路段には手を加える必要がな
いから、チップサイズに与える影響はほとんど無視でき
る。

【図面の簡単な説明】

【図１】本発明の一実施例に係わるダイナミックシフト
レジスタの概略の構成を示す電気回路図である。

【図２】図１のダイナミックシフトレジスタを使用した
固体撮像装置の概略の構成を示すブロック図である。

【図３】本発明の別の実施例に係わるダイナミックシフ
トレジスタの概略の構成を示す電気回路図である。

【図４】従来の固体撮像素子の概略の構成を示すブロッ
ク図である。

【図５】従来のダイナミックシフトレジスタの概略の構
成を示す電気回路図である。

【図６】図５のダイナミックシフトレジスタの動作を説
明するための信号波形図である。

【符号の説明】

Ｐ１，Ｐ２，Ｐ３，Ｐ４，…，Ｐ８，Ｐ１１，Ｐ１２，
Ｐ１３，Ｐ１４ ＰＭＯＳトランジスタ Ｎ１，Ｎ２，Ｎ３，…，Ｎ８，Ｎ１１，Ｎ１２，Ｎ１
３，Ｎ１４ ＮＭＯＳトランジスタ ＩＮＶ１，ＩＮＶ２，ＩＮＶ３，ＩＮＶ４ インバータ ＯＲ１，ＯＲ２ ＯＲゲート １ 画素 ３ 画素部 ５，５ａ 垂直走査回路 ７ 水平読出し部 ９，９ａ 水平走査回路

Claims (9)

【特許請求の範囲】
1. 【請求項１】 各々第１および第２の縦続接続されたイ
   ンバータからなる複数の回路段が順次縦続接続され、各
   回路段の第１のインバータと第２のインバータとをクロ
   ック信号によって交互に活性化することにより、入力信
   号を順次後続の回路段へと伝達するダイナミックシフト
   レジスタにおいて、 前記第１および第２のインバータを同時に活性化するこ
   とにより複数の回路段にわたり入力信号を直接伝達させ
   るための同時活性化回路を設けたことを特徴とするダイ
   ナミックシフトレジスタ。
2. 【請求項２】 各々、第１および第２の縦続接続された
   インバータと、クロック信号が第１のレベルにあるとき
   前記第１のインバータを活性化する第１の活性化回路
   と、前記クロック信号が前記第１のレベルと異なる第２
   のレベルにあるとき前記第２のインバータを活性化する
   第２の活性化回路と、を有する回路段を複数個順次縦続
   接続することによって構成し、前記クロック信号によっ
   て各回路段の第１のインバータと第２のインバータとを
   交互に活性化することにより入力信号を順次後続の回路
   段へ伝達するダイナミックシフトレジスタにおいて、 制御信号と前記クロック信号とにもとづき前記第１およ
   び第２の活性化回路を制御するための信号を生成するゲ
   ート回路を備え、前記制御信号の入力時には前記クロッ
   ク信号のレベルにかかわりなく前記第１および第２のイ
   ンバータを同時に活性化することにより、複数の回路段
   にわたり入力信号を直接伝達させる同時活性化回路を設
   けたことを特徴とするダイナミックシフトレジスタ。
3. 【請求項３】 各々、第１および第２の縦続接続された
   インバータと、内部クロック信号線が所定の作動レベル
   にあるとき前記第１のインバータを活性化する第１の活
   性化回路と、内部反転クロック信号線が所定の作動レベ
   ルにあるとき前記第２のインバータを活性化する第２の
   活性化回路と、を備えた回路段を複数個順次縦続接続す
   ることによって構成し、前記内部クロック信号線と前記
   内部反転クロック信号線に互いに相補的なクロック信号
   を供給して各回路段の第１のインバータおよび第２のイ
   ンバータを交互に活性化することにより入力信号を順次
   後続の回路段へと伝達するダイナミックシフトレジスタ
   において、 制御信号とクロック信号が入力され、出力が前記内部ク
   ロック信号線に供給される第１のゲート回路と、前記制
   御信号と反転クロック信号が入力され、出力が前記内部
   反転クロック信号線に接続された第２のゲート回路とを
   備え、前記制御信号の入力に応じて、前記内部クロック
   信号線および前記内部反転クロック信号線のレベルを共
   に所定の作動レベルに固定することにより、前記第１お
   よび第２の活性化回路の双方を同時に作動させて前記第
   １および第２のインバータ回路を同時に活性化し、それ
   によって複数の回路段にわたり入力信号を直接伝達させ
   る同時活性化回路を設けたことを特徴とするダイナミッ
   クシフトレジスタ。
4. 【請求項４】 前記同時活性化回路によって、全ての回
   路段の第１のおよび第２のインバータを同時に活性化す
   ると共に、前記入力信号を所定のリセットまたはプリセ
   ットレベルとすることにより、全ての回路段の出力をリ
   セットまたはプリセット可能としたことを特徴とする請
   求項１〜３のいずれか１項に記載のダイナミックシフト
   レジスタ。
5. 【請求項５】 前記各回路段の第１および第２のインバ
   ータはＣＭＯＳプロセスにより構成されたクロックドイ
   ンバータであることを特徴とする請求項１〜３のいずれ
   か１項に記載のダイナミックシフトレジスタ。
6. 【請求項６】 各々第１および第２のインバータを有
   し、第１のインバータの出力は第１の伝達ゲートを介し
   て第２のインバータに入力され、第２のインバータの出
   力を第２の伝達ゲートを介して出力する回路段を複数個
   順次縦続接続して構成し、各回路段の前記第１の伝達ゲ
   ートおよび前記第２の伝達ゲートをクロック信号によっ
   て交互に活性化することにより入力信号を順次後続の回
   路段へと伝達するダイナミックシフトレジスタにおい
   て、 制御信号の入力に応じて前記第１の伝達ゲートおよび前
   記第２の伝達ゲートを同時に活性化する事により、複数
   の回路段にわたり入力信号を直接伝達させるための同時
   活性化回路を設けたことを特徴とするダイナミックシフ
   トレジスタ。
7. 【請求項７】 各々第１および第２のインバータと、前
   記第１のインバータと第２のインバータとの間に接続さ
   れ、クロック信号が第１のレベルにあるとき導通する第
   １の伝達ゲートと、前記第２のインバータの出力に接続
   され、前記クロック信号が前記第１のレベルと異なる第
   ２のレベルにあるとき導通する第２の伝達ゲートとを有
   する回路段を複数個順次縦続接続することによって構成
   し、各回路段の第１の伝達ゲートおよび第２の伝達ゲー
   トを前記クロック信号に基づき交互に導通させることに
   より入力信号を順次後続の回路段へと伝達するダイナミ
   ックシフトレジスタにおいて、 制御信号と前記クロック信号とにもとづき前記第１およ
   び第２の伝達ゲートを制御するための信号を生成するゲ
   ート回路を備え、前記制御信号の入力時にはクロック信
   号のレベルにかかわりなく前記第１および第２の伝達ゲ
   ートを同時に導通させることにより、複数の回路段にわ
   たり入力信号を直接伝達させる同時活性化回路を設けた
   ことを特徴とするダイナミックシフトレジスタ。
8. 【請求項８】 光電変換を行なう複数の画素と、前記複
   数の画素を順次切換えて読み出すための走査回路を具備
   する固体撮像装置であって、 前記走査回路は、ダイナミックシフトレジスタによって
   構成され、該ダイナミックシフトレジスタは各々第１お
   よび第２の縦続接続されたインバータからなる複数の回
   路段が順次縦続接続されて構成され、各回路段の第１の
   インバータと第２のインバータとをクロック信号によっ
   て交互に活性化することにより、入力信号を順次後続の
   回路段へと伝達するとともに、前記第１および第２のイ
   ンバータを同時に活性化することにより複数の回路段に
   わたり入力信号を直接伝達させる同時活性化回路を備え
   たことを特徴とする固体撮像装置。
9. 【請求項９】 光電変換を行なう複数の画素と、前記複
   数の画素を順次切換えて読み出すための走査回路を具備
   する固体撮像装置であって、 前記走査回路は、ダイナミックシフトレジスタによって
   構成され、該ダイナミックシフトレジスタは、各々第１
   および第２のインバータを有し、第１のインバータの出
   力は第１の伝達ゲートを介して第２のインバータに入力
   され、第２のインバータの出力は第２の伝達ゲートを介
   して出力する回路段を複数個順次縦続接続して構成し、
   各回路段の前記第１の伝達ゲートおよび前記第２の伝達
   ゲートをクロック信号によって交互に活性化することに
   より入力信号を順次後続の回路段へと伝達するととも
   に、前記第１の伝達ゲートおよび前記第２の伝達ゲート
   を同時に活性化する事により、複数の回路段にわたり入
   力信号を直接伝達させるための同時活性化回路を備えた
   ことを特徴とする固体撮像装置。