WO2006090633A1

WO2006090633A1 - Ｍｏｓ型固体撮像装置およびその駆動方法、カメラ

Info

Publication number: WO2006090633A1
Application number: PCT/JP2006/302721
Authority: WO
Inventors: Takahiro Muroshima; Masashi Murakami
Original assignee: Matsushita Electric Industrial Co., Ltd.
Priority date: 2005-02-23
Filing date: 2006-02-16
Publication date: 2006-08-31
Also published as: JPWO2006090633A1; US20090009643A1; EP1853059A1; JP4818916B2

Abstract

　本発明のＭＯＳ型固体撮像装置は、二次元に配列された撮像素子を有する画素部（１１０）と、読み出しシフトレジスタ（１１１）と、電子シャッターシフトレジスタ（１１２）と、選択された画素から画素信号を取り出す信号処理部（１１３）と、列選択信号を出力する水平シフトレジスタ（１１４）、取り出された画素出力信号を増幅するアンプ回路（１１５）を備える。シフトレジスタ（１１１）および（１１２）は、ブランキング期間にダミーパルスを生成する機能を有し、最終行まで走査が完了されブランキング期間に入ると、シフトレジスタの最終行（ｍ）とその前行（ｍ－１）から交互に選択信号が出力される構成となっている。

Description

明細書

MOS型固体撮像装置およびその駆動方法、カメラ

技術分野

[0001] 本発明は、 MOSダイナミック型シフトレジスタを含む MOS型固体撮像装置および、その駆動方法に関する。

背景技術

[0002] 近年、 MOS型固体撮像装置では電子絞りとして電子シャッター方式が採用されている。

[0003] 通常、各撮像素子のフォトダイオードで光電変換によって生成され蓄積された信号電荷は、読み出しの際にフローティングディフュージョンに転送されリセットされた後に再び蓄積が開始されるが、フレームレートに応じた一定の時間し力信号電荷を蓄積できない。

[0004] 一方、電子シャッター方式では、フォトダイオードに蓄積された信号電荷を読み出す前にフローティングディフュージョンに転送してリセットを行うことで、フォトダイォードの信号電荷の蓄積時間を可変できるものである。

[0005] 電子シャッター動作によるフォトダイオードの信号電荷のリセット及び、信号電荷の読み出しは複数のシフトレジスタによって行毎に行われる。また、前記複数のシフトレジスタの段数は撮像素子の行数と等しぐシフト動作のためのクロック信号は同期するように設定されている。結果として、全撮像素子に同じ強度の光が入射した場合は、理論的には同じ量の信号電荷をフォトダイオードに蓄積できることになる。

[0006] 図 15Aは、従来の一般的な MOS型固体撮像装置の全体の構成を、図 15Bは撮像素子である画素セルの構成を示して、る。（特許文献 1参照)。

[0007] この固体撮像装置は、二次元に配列された撮像素子を有する画素部 100と、読み出し動作のために画素部 100の一行を選択するための行選択信号を出力するシフトレジスタ 101と、電子シャッター動作のために画素部 100の一行を選択するための行選択信号を出力するシフトレジスタ 102と、選択された画素から画素信号を取り出す信号処理部 103と、列選択信号を出力する水平選択シフトレジスタ 104、取り出された画素出力信号を増幅するアンプ回路 105を備える。

[0008] また、各画素は、入射した光を信号電荷に変換するフォトダイオード 201と、フォトダィオード 201で発生した信号電荷を読み出すリードトランジスタ 202と、読み出された信号電荷を保持するフローティングディフュージョン部（FD部） 203と、 FD部 203を電源信号線 209の電位にリセットするためのリセットトランジスタ 204と、 FD部 203の電位変化を増幅して出力する増幅トランジスタ 205と、増幅トランジスタ 205からの出力信号を信号処理部 103に送るための垂直出力信号線 206と、読み出し動作のための行選択信号をリードトランジスタ 202に入力する読み出し信号線 207と、リセットトランジスタ 204に選択信号を送るためのリセット信号線 208と、増幅トランジスタ 205 の電源である電源信号線 209と、を備えている。

[0009] また、画素領域外には、垂直出力信号線 206を一定電圧にするための負荷トランジスタ 210を備えている。また、画素出力信号の読み出し時には、選択された行の増幅トランジスタ 205とソースフォロワ一回路を構成する。

[0010] 垂直出力信号線 206は列毎に設けられ、対応する各行の増幅トランジスタ 205の出力が接続されている。

[0011] 読み出し信号線 207は、行毎に設けられ、対応する各行のリードトランジスタ 202の入力が接続されており、またシフトレジスタ 101、 102から信号が供給される。

[0012] リセット信号線 208は、行毎に設けられ、対応する各行のリセットトランジスタ 204の入力が接続されており、またシフトレジスタ 101、 102から信号が供給される。

[0013] 電源信号線 209は、行毎に設けられ、対応する各行のリセットトランジスタ 204および増幅トランジスタ 205のドレインに接続されている。

[0014] 図 16に一般的な MOS型固体撮像装置のタイミングチャートを示している。

[0015] 電子シャッター動作は、まず電子シャッターのシフトレジスタ 102にスタート信号 SH Tが入力され、シフト動作のためのクロック信号 CLK1、 CLK2に同期してシフト動作が始まり、選択信号 SHT (1)行〜 SHT (m)行を用いて撮像素子内のフォトダイォードに蓄積された信号電荷のリセットを行毎に行う。次に読み出しのシフトレジスタ 101 にスタート信号 VSTが入力されクロック信号 CLK1、CLK2に同期してシフト動作が始まり、読み出し選択信号 READ (1)行〜 READ (m)行を用いてフォトダイオードに蓄積された信号電荷の読み出し行毎に行う。ここで信号電荷の蓄積時間は、前記 2 つのシフトレジスタのスタート信号 SHT、 VSTの入力時間の差となる。そして、読み出しシフトレジスタからの選択信号を用、て行毎に読み出しを行つた後、信号処理部 103で読み出した信号を保持し、水平選択シフトレジスタ 104からの選択信号によつて列を選択して、アンプ回路 105を通って増幅された信号が出力される。

[0016] また、図 17は、従来の他の MOS型固体撮像装置の全体の構成示す図である（特許文献 2参照)。

[0017] 同図の固体撮像装置は、図 15Aに示した固体撮像装置と比べて、 m個の単位選択回路力なるマルチプレクサ回路 107が追加された構成となっている。図 15Aに示した固体撮像装置では電子シャツタ用のシフトレジスタ 102は、クロック信号 CLK1 、 2のパルスと同じタイミングで選択信号 SHT(l)〜SHT(m)を出力することに対して、図 17に示した固体撮像装置ではマルチプレクサ回路 107が選択信号 SHT(l) 〜SHT(m)の出力タイミングを任意のタイミングに変更可能になっている。そのため、マルチプレクサ回路 107の各単位選択回路は、選択信号 SHT(i)を 1水平走査期間保持し、その間に外部カゝら与えられる駆動パルスのタイミングに合わせて保持している選択信号を出力する。これにより、信号蓄積時間つまり、 SHT(i)パルスから REA D (i)パルスまでの時間をより柔軟に設定できるようになって!/、る。

特許文献 1 :特開 2000— 125203号公報

特許文献 2：特開 2004 - 312311号公報

発明の開示

発明が解決しょうとする課題

[0018] 上記従来技術おいて、画素部の走査をすベて完了した後、次のフレームのスタート信号が入力されるまでそれぞれのシフトレジスタが動作しない期間であるブランキング期間が発生する。

[0019] しかし、このブランキング期間が存在することにより、電子シャッターと読み出しの両方のシフトレジスタが撮像部を走査しているときと、電子シャッターと読み出しのどちらか一方のシフトレジスタがブランキング期間であるときで、垂直出力信号線 206の電位状態が異なってしまう。これは読み出し信号線 207およびリセット信号線 208等が垂直出力信号線 206に交差しており、各々寄生容量をもっているためである。垂直出力信号線 206の電位状態が異なると、同じ強度の光が入射しても出力電圧が異なつてしまい、画像に水平方向の帯状のノイズが発生し画質の低下につながる。

[0020] 本発明は、上記課題に鑑み、電子シャッター方式に起因するノイズの発生を抑制する MOS型固体撮像装置およびその駆動方法を提供することを目的とする。

課題を解決するための手段

[0021] 上記課題を解決するため、本発明の MOS型固体撮像装置は、行列状に撮像素子が配列された画素部と、前記画素部の行または列を選択する複数のシフトレジスタと、を有し、前記複数のシフトレジスタのうち行を選択する少なくとも 1つのシフトレジスタは、選択信号を保持する複数の単位レジスタと、前記画素部の行走査動作におけるブランキング期間に、前記画素部の最終行と少なくともその 1つ以上前の行とに対してダミーの選択信号を出力するダミー信号生成回路とを備えることを特徴とする。この構成によれば、ブランキング期間に最終行を選択する単位レジスタと少なくともその 1 つ以上前段の単位レジスタ力ダミーの選択信号を交互に繰り返し出力させることにより、有効画素期間とブランキング期間とでの垂直信号線の電位状態の差を無くし、電子シャッター動作に起因する画像に水平方向の帯状のノイズの発生を抑制でき、高画質の画像を得ることができる。

前記ダミー信号生成回路は、最終行の前段の単位レジスタの値を用いて最終段およびその前段の単位レジスタをリセットするリセット回路を有することが好ましい。

[0022] 前記ダミーの選択信号は、前記最終行と、少なくともその一つ以上前の行に対して一定の周期で交互に出力されることが好ましい。

[0023] 前記ダミー信号生成回路は、最終段の単位レジスタと少なくともその 1つ以上前段の単位レジスタとを含み、前記最終段の単位レジスタの出力信号を少なくともその 1 つ以上前段の単位レジスタへ入力することで単位レジスタのループを構成することが好ましい。

[0024] 前記最終段の単位レジスタは、前記画素部の最終行を選択する単位レジスタの後段に設けられており、前記最終段の単位レジスタの出力信号は、前記最終行を選択する単位レジスタおよびその前段の単位レジスタに入力されることが好ましい。 [0025] 前記最終段の単位レジスタは、前記画素部の最終行を選択する単位レジスタであり、前記最終段の単位レジスタの出力信号は、その前段の単位レジスタに入力されてちょい。

[0026] 前記最終段の単位レジスタの出力信号は、電流流入防止手段を介して、少なくともその 1つ以上前段の単位レジスタに入力されることが好ましい。

[0027] 前記最終段の前段の単位レジスタに保持された値が、行を選択する前記シフトレジスタのシフト動作のための第 1の信号に同期して、前記最終段の単位レジスタに入力されて保持され、前記最終段の単位レジスタに保持された値が、行を選択する前記シフトレジスタのシフト動作のための第 2の信号に同期して、前記最終段の前段の単位レジスタに入力されて保持されることが好ましい。

[0028] 前記最終段の単位レジスタに保持された値を、前記シフトレジスタのスタート信号を用いてリセットするリセット手段をさらに有することが好まし、。

[0029] 前記リセット手段力の出力の反転信号を用いて、前記最終段の単位レジスタの出力をリセットする手段をさらに有することが好ましい。

[0030] 前記最終段の単位レジスタに保持された値および前記最終段の単位レジスタの出力を、前記シフトレジスタのスタート信号を用いてリセットするリセット手段をさらに有していてもよい。

[0031] 行を選択する前記シフトレジスタは、前記画素部の出力信号を読み出す動作のために前記画素部の一の行を選択する行選択信号を出力する読み出しシフトレジスタおよび電子シャッター動作のために前記画素部の一の行を選択する行選択信号を出力する電子シャッターシフトレジスタであることが好ましい。

[0032] 前記読み出しシフトレジスタと前記電子シャッターシフトレジスタのいずれも力前記ブランキング期間に前記ダミーの選択信号を出力することが好ましい。

[0033] 前記固体撮像装置は、さらに、前記読み出しシフトレジスタから出力される行選択信号と、前記電子シャツタシフトレジスタから出力される行選択信号とを行毎に多重化し、前記画素部に出力するマルチプレタス手段を備え、前記マルチプレタス手段は、前記読み出しシフトレジスタから出力されるダミーの行選択信号である第 1ダミー信号と、前記電子シャツタシフトレジスタから出力されるダミーの行選択信号である第 2ダミー信号とが同じ行に対して同時に出力された場合に、それらのダミーの選択信号の一方の入力を遮断することが好まし、。

[0034] 前記マルチプレタス手段は、同じ行内で同時に出力された第 1ダミー信号と第 2ダミ一信号の一方を用いて、他方のダミーの選択信号の入力を電気的に分離する遮断スィッチを有することが好ま、。

[0035] 前記遮断スィッチは、前記第 1ダミー信号に基づいてオンまたはオフすることが好ましい。

[0036] 前記マルチプレタス手段は、前記第 1ダミー信号を第 1駆動信号のタイミングで行選択信号線に出力する第 1出力回路と、前記第 2ダミー信号を第 2駆動信号のタイミングで前記行選択信号線に出力する第 2出力回路とを有し、前記遮断スィッチは、前記第 2出力回路に第 2ダミー信号を伝達する入力信号線に挿入されることが好ましい

[0037] 前記マルチプレタス手段は、さらに、第 1ダミー信号と第 2ダミー信号とが同じ行内で同時に出力された場合に、前記第 2出力回路の動作を停止させる停止回路を有することが好ましい。

[0038] 前記停止回路は、さらに、第 1ダミー信号が出力された場合に前記第 2出力回路を停止させることが好ましい。

[0039] 前記停止回路は、第 1のダミー信号を反転させるインバータを有し、反転した信号に基づ!/、て前記遮断スィッチをオフにすることが好ま、。

[0040] 前記インバータは、電源ラインとグラウンドラインの間に直列接続される負荷抵抗とドライブトランジスタとを有し、前記負荷抵抗の抵抗値はドライブトランジスタの抵抗値よりも大きいことが好ましい。

[0041] 前記遮断スィッチおよび停止回路は、第 1ダミー信号および第 2ダミー信号が出力される行に対応して備えられることが好ま、。

[0042] 本発明のカメラは、上記本発明の MOS型固体撮像装置を備えることを特徴とする

[0043] また、本発明の MOS型固体撮像装置の駆動方法は、行列状に撮像素子が配列された画素部と、前記画素部の行または列を選択する複数のシフトレジスタと、を有する MOS型固体撮像装置の駆動方法であって、前記画素部の行走査動作におけるブランキング期間に、前記複数のシフトレジスタのうち行を選択するシフトレジスタから、前記画素部の少なくとも最終行に対してダミーの選択信号を出力するステップを有することを特徴とする。

[0044] 行を選択する前記シフトレジスタから前記画素部の最終行と、少なくともその 1っ以上前の行に対して前記ダミーの選択信号を出力することが好ましい。

[0045] 前記ダミーの選択信号は、前記最終行と、少なくともその一つ以上前の行に対して一定の周期で交互に出力されることが好ましい。

[0046] 少なくとも行を選択する前記シフトレジスタを駆動するための信号が外部力供給されることが好ましい。

[0047] 本発明の別の MOS型固体撮像装置の駆動方法は、行列状に撮像素子が配列された画素部と、前記画素部の出力信号を読み出す動作のために前記画素部の一の行を選択する行選択信号を出力する読み出しシフトレジスタおよび電子シャッター動作のために前記画素部の一の行を選択する行選択信号を出力する電子シャッターシフトレジスタと、を有する MOS型固体撮像装置の駆動方法であって、前記画素部の行走査動作におけるブランキング期間に、前記読み出しシフトレジスタと前記電子シャッターシフトレジスタの、ずれもが、前記画素部の少なくとも最終行に対してダミ一の選択信号を出力するステップを有することを特徴とする。

[0048] 前記読み出しシフトレジスタと前記電子シャッターシフトレジスタから、前記画素部の最終行と、少なくともその 1つ以上前の行に対して前記ダミーの選択信号を出力することが好ましい。

[0049] 前記ダミーの選択信号は、前記最終行と、少なくともその一つ以上前の行に対して一定の周期で交互に出力されることが好ましい。

[0050] 少なくとも前記読み出しシフトレジスタと前記電子シャッターシフトレジスタを駆動するための信号が外部力も供給されることが好ましい。

[0051] 前記 MOS型固体撮像装置は、さらに、読み出しシフトレジスタから出力される行選択信号と、電子シャツタシフトレジスタ力出力される行選択信号とを行毎に多重化し

、前記画素部に出力するマルチプレクサを備え、前記駆動方法は、さらに、読み出しシフトレジスタから出力されるダミーの行選択信号である第 1ダミー信号と、電子シャツタシフトレジスタから出力されるダミーの行選択信号である第 2ダミー信号とが同じ行に対して同時に出力された場合に、前記マルチプレクサに対するダミーの選択信号の一方の入力を遮断するステップを有することが好ましい。

[0052] 前記遮断するステップにおいて、同じ行内で同時に出力された第 1ダミー信号と第

2ダミー信号の一方を用いて、他方のダミーの選択信号の前記マルチプレクサへの入力を電気的に分離することが好ましい。

[0053] 前記遮断するステップにお、て、前記第 1ダミー信号に基づ、て第 2ダミー信号の前記マルチプレクサへの入力を遮断することが好ましい。

発明の効果

[0054] 本発明の MOS型固体撮像装置によれば、行走査動作時におけるブランキング期間に最終行を選択する単位レジスタと少なくともその 1つ以上前段の単位レジスタからダミーの選択信号を交互に繰り返し出力させることにより、有効画素期間とブランキング期間とでの垂直信号線の電位状態の差を無くし、電子シャッター動作に起因する画像に水平方向の帯状のノイズの発生を抑制でき、高画質の画像を得ることができる。

[0055] また、電子シャッターのタイミングを 1水平走査期間内の任意のタイミングに設定可能し、かつ、画質劣化を防止することができる。

図面の簡単な説明

[0056] [図 1]図 1は、本発明の実施の形態 1における固体撮像装置の構成図である。

[図 2]図 2は、固体撮像装置の駆動タイミングを示すタイミングチャートである。

[図 3]図 3は、シフトレジスタの構成を示すブロック図である。

[図 4]図 4は、シフトレジスタの駆動タイミングを示すタイミングチャートである。

[図 5A]図 5Aは、シフトレジスタの別の構成を示すブロック図である。

[図 5B]図 5Bは、シフトレジスタのさらに別の構成を示すブロック図である。

[図 6A]図 6Aは、図 5Aのシフトレジスタの駆動タイミングを示すタイミングチャートである。

[図 6B]図 6Bは、図 5Bのシフトレジスタの駆動タイミングを示すタイミングチャートである。

[図 7]図 7は、固体撮像装置を用いたカメラ構成を示す図である。

[図 8]図 8は、本発明の実施の形態 2における固体撮像装置の構成図である。

[図 9A]図 9Aは、単位選択回路の構成を示す回路図である。

[図 9B]図 9Bは、単位選択回路の動作説明図である。

[図 9C]図 9Cは、比較のための単位選択回路の誤動作を示す説明図である。

[図 10]図 10は、比較のための単位選択回路の動作タイミングを示すタイミングチヤ一トである。

[図 11]図 11は、比較のためのシフトレジスタの駆動タイミングを示すタイミングチャートである。

[図 12A]図 12Aは、単位選択回路の構成を示す回路図である。

[図 12B]図 12Bは、単位選択回路の動作説明図である。

[図 12C]図 12Cは、単位選択回路の動作説明図である。

[図 13]図 13は、インバータの構成を示す回路図である。

[図 14]図 14は、シフトレジスタの駆動タイミングを示すタイミングチャートである。

[図 15A]図 15Aは、従来の MOS型固体撮像装置の全体の構成を示す図である。

[図 15B]図 15Bは、従来の MOS型固体撮像装置の画素セルの構成を示す図である

[図 16]図 16は、従来の固体撮像装置の駆動タイミングを示すタイミングチャートである。

[図 17]図 17は、従来の他の MOS型固体撮像装置の全体の構成を示す図である。符号の説明

100、 110 画素部

101、 111 出力シフトレジスタ

102、 112 電子シャッターシフトレジスタ

103、 113 信号処理部

104、 114 水平選択シフトレジスタ

105、 115 アンプ 201 フォトダイオード

202 リードトランジスタ

203 FO

204 リセットトランジスタ

205 増幅トランジスタ

206 垂直出力信号線

207 読み出し信号線

208 リセット信号線

209 電源信号線

210 負荷トランジスタ

REG1〜4、 11〜14 単位レジスタ

TR1— 1、 1 2、 2、 3 レジスタ値のリセットトランジスタ

INV1 インバータ回路

TR4— 1〜4 4 ダイオード接続された一方向性トランジスタ

REG11〜14 単位レジスタ

TR11、 12、 14、 15 レジスタ値のリセットトランジスタ

TR13 最終段レジスタ出力のトランジスタスィッチ

TR16— 1〜16— 4 ダイオード接続された一方向性トランジスタ

INV11 インバータ回路

発明を実施するための最良の形態

[0058] (実施の形態 1)

図 1は、本発明の実施の形態における MOS型固体撮像装置の全体構成を示している。

[0059] この固体撮像装置は、二次元に配列された撮像素子を有する画素部 110と、読み出し動作のために撮像部の一行を選択するための行選択信号を出力するシフトレジスタ 111と、電子シャッター動作のために撮像部の一行を選択するための行選択信号を出力するシフトレジスタ 112と、選択された画素から画素信号を取り出す信号処理部 113と、列選択信号を出力する水平シフトレジスタ 114、取り出された画素出力信号を増幅するアンプ回路 115を備える。また、画素部 110における画素セルの構成は、図 15Bに示したのと同様である。

[0060] また、シフトレジスタ 111および 112中の破線枠で示したダミーパルス生成回路 11 6は、ブランキング期間にダミーパルスを生成する機能を有し、最終行まで走査が完了されブランキング期間に入ると、シフトレジスタの最終行 (m)とその前行 (m— 1)から交互に選択信号が出力される構成となっている。

[0061] この選択信号は、画素出力信号の読み出し動作や電子シャッター動作に直接寄与するものではなぐ垂直出力信号線の電位状態を一定にするために出力される、いわゆるダミー信号である。

[0062] また、図 2は本実施の形態におけるタイミングチャートを示している。電子シャッターシフトレジスタのスタート信号 SHTが入力されると、シフト動作のための CLK1、 CLK 2に同期して行選択信号 SHT(l)行〜 SHT(m)行が順次出力され、撮像素子のリセットが行毎に行われる。そして、読み出しシフトレジスタのスタート信号 VSTが入力されると、 CLK1、 CLK2に同期して行選択信号 READ (1)行〜 READ (m)行が順次出力され、撮像素子の読み出しが行毎に行われる。また、最終行の選択信号 SH T(m)行、 READ (m)行が出力されると、次に最終行の前行の単位レジスタから選択信号 SHT(m— 1)行、 READ (m—1)行が出力され、交互に選択信号が出力される

[0063] 図 3は、本実施の形態におけるシフトレジスタの構成を示すブロック図であり、シフトレジスタ 111、 112として利用される。同図では 3段しか示していないが、実際には数百〜数千段で構成される。

[0064] 図 3に示すように、シフトレジスタは、選択信号を出力する単位レジスタ REG 1〜3、最終行を選択する単位レジスタ REG3およびその前段の単位レジスタ REG2の入力に接続されたレジスタ REG4、最終段の前段と前々段の単位レジスタに保持した値をシフトレジスタのスタート信号を用いてリセットするトランジスタ TR1— 1、 TR1— 2と、レジスタ REG3の入力信号の反転信号を生成するインバータ回路 INV1、前記インバータ回路 INV1の出力信号を用いて最終行の単位レジスタ REG3の出力をリセットするトランジスタ TR2で構成されている。また、最終段の単位レジスタ REG4の出力はその前段の単位レジスタ REG2、 3の入力と接続されておりレジスタのループを構成している。図中の破線枠で示した回路は、前記画素部の最終行と少なくともその 1 つ以上前の行に対してダミーの選択信号を出力する、少なくとも 2つ以上の単位レジスタで構成されたダミー信号生成回路として機能する。

[0065] また、前記シフトレジスタはインバータ回路 INV1の出力信号を用いて、最終段のレジスタ REG4に保持した値をリセットするトランジスタ TR3を備える。これは、レジスタのループが誤動作しな、ように最終段の単位レジスタ REG4の値をリセットするためである。

[0066] 各単位レジスタ REG1〜3は、端子 INに入力された値をクロック信号 CLAが HIGH の期間にレジスタ内部に書き込み、 LOWの期間に値の保持をする。そして、クロック信号 CLBが HIGHの期間に端子 OUTから保持した信号を出力する構成となっている。

[0067] 各単位レジスタ REG1〜3の出力端子 OUTはそれぞれ後段の単位レジスタの入力端子 INにダイオード接続された一方向性トランジスタ TR4—1〜4— 4を介して接続されている。このようなゲートとドレインとを短絡させたトランジスタを設けることにより、一の単位レジスタの出力力次段の単位レジスタの入力への電流流入を防止し、レジスタ内に保持した値がその前段の単位レジスタの出力によって失われるのを防ぐためである。

[0068] 最終段の単位レジスタ REG4の出力 OUTは、その前段の単位レジスタ REG3と前々段の単位レジスタ REG2の入力端子 INに 1方向性トランジスタ TR4— 4を介して接続されている。最終行を選択する単位レジスタ REG3から CLK1に同期して出力された信号は、 CLK1に同期してレジスタ REG4に保持される。次にレジスタ REG4に保持された値は CLK2に同期して出力され、また CLK2に同期してレジスタ REG3に保持される。このよう〖こレジスタ REG4とその前段の単位レジスタ REG2、 REG3とで、ループを構成することで、クロック信号 CLK1、 CLK2に同期して交互に繰り返し出力させることが可會である。

[0069] 図 4は、本発明の実施の形態におけるシフトレジスタの駆動タイミングを示すタイミングチャートである。 [0070] シフトレジスタのスタート信号である STARTが入力され、 CLK1、 CLK2に同期してシフト動作が始まり、順次選択信号 OUTl〜OUT3が出力される。そして、最終行の単位レジスタ REG3から選択信号 OUT3が出力され有効画素期間の走査が完了すると、次のフレームのスタート信号 STARTが入力されるまで、最終行およびその前行の単位レジスタ REG2、 REG3からダミーの選択信号 OUT2、 OUT3を出力する。

[0071] 図 5Aは、本実施の形態におけるシフトレジスタの別の構成を示すブロック図である

[0072] 図中の破線枠で示した回路は、前記画素部の最終行と少なくともその 1つ以上前の行に対してダミーの選択信号を出力する、少なくとも 2つ以上の単位レジスタで構成されたダミー信号生成回路として機能する。つまり同図のシフトレジスタは、最終段の単位レジスタ REG14の出力をその前段の単位レジスタ REG13の入力と接続することで図 3と同様にレジスタのループを構成している。また、図 3で示したシフトレジスタは、次のフレームのスタート信号を用いて最終段の単位レジスタ REG4に保持した値をリセットして、またリセットした値をインバータ回路 INV1で反転し、その信号を用いて最終段の単位レジスタ REG4の出力信号をリセットしているのに対し、図 5Aに示すシフトレジスタは次のフレームのスタート信号を用いて最終段の単位レジスタ REG 14とその前段の単位レジスタ REG13に保持している値と出力とをリセットする構成となっている。つまり、図中のインバータ回路 INV11、トランジスタ TR13、 TR14、 TR1 5、 TR16— 4、は、シフトレジスタのスタート信号を用いてレジスタ REG13と REG14 とをリセットするリセット手段に相当する。

[0073] 図 5Bは、本実施の形態におけるシフトレジスタの別の構成を示すブロック図である

[0074] 同図のシフトレジスタ中の破線枠で示した回路は、前記画素部の最終行と少なくともその 1つ以上前の行に対してダミーの選択信号を出力する、少なくとも 2つ以上の単位レジスタで構成されたダミー信号生成回路として機能する。図 5Aと同様に最終段の単位レジスタの出力をトランジスタ TR21— 4を介してその前段の単位レジスタの入力と接続することで図 3と同様にレジスタ REG13と REG14とのループを構成している。

[0075] ダミー信号生成回路中のインバータ回路 INV12、トランジスタ TR20、 TR22、 TR2 3— 3は、シフトレジスタのスタート信号を用いてレジスタ REG13と REG14とをリセットする回路を構成する。この回路は、次のフレームのスタート信号を用いて、最終段およびその前段の単位レジスタ REG 13、 14に保持している値をリセットする。

[0076] また、ダミー信号生成回路中のインバータ回路 INV13、トランジスタ TR21、 TR19 、 TR20、 TR23— 4、 TR23— 5、 INV14は、最終段の前段の単位レジスタ REG 13 に保持された値の反転信号を用いて、最終段の単位レジスタ REG14に保持してヽる値をリセットするリセット回路を構成する。トランジスタ TR21は、最終段の前段の単位レジスタ REG 13に保持された値の反転信号 (インバータ回路 INV13の出力）を用 V、て最終段の単位レジスタ REG14に保持された値をリセットする。トランジスタ TR19 は、上記反転信号を用いて、最終段の前段の単位レジスタ REG13に保持された値をリセットする（このときトランジスタ 23— 5はオンである）。

[0077] また、インバータ回路 INV14は、単位レジスタ REG11の出力 OUT11がハイのときに、トランジスタ TR23— 5をオフにする (これにより、単位レジスタ REG 12から REG 1 3へのシフト時に、インバータ回路 INV13、トランジスタ TR19、 TR23— 5のループを切断する。 )o

[0078] この構成にすることで、図 5Aと同様にレジスタを追加することなく回路構成を簡略化することができる。また、リセット回路によりレジスタのループをプルダウンすることにより、発振等の誤動作を抑制できる。

[0079] この構成にすることにより、最終行を選択する単位レジスタの後段にさらに単位レジスタを設ける必要がなくなり、回路構成の簡略化に繋がる。

[0080] 図 6A、 6Bは、それぞれ図 5A、 5Bに示したシフトレジスタを用いたときの駆動タイミングを示すタイミングチャートである。

[0081] 図 4に示したのと同様にシフトレジスタのスタート信号 STARTが入力され、 CLK1、 CLK2に同期してシフト動作が始まり、順次選択信号 OUTl〜4が出力される。そして、最終行の単位レジスタ REG4〜選択信号 OUT4が出力され有効画素の走查が完了すると次のフレームのスタート信号 STARTが入力されるまで、最終段およびその前段の単位レジスタ力ダミーの選択信号を出力する。

[0082] 以上のように、本実施の形態によれば、画素の読み出し期間が終了した後も、常に読み出しと電子シャッターの両方のシフトレジスタ力画素部に選択信号を送ることにより、撮像部の走査期間内での垂直出力信号線の電位状態の差を無くし、電子シャッター動作に起因するノイズの発生を抑制できる。特に、画像に発生する水平方向の帯状のノイズを抑制できるため、高画質の画像が得られる。

[0083] 図 7は本発明の実施の形態における固体撮像装置を用いたカメラ構成を示す図である。カメラ 70は、固体撮像装置 70に各種駆動パルスを印加する DSP71により主に構成される。

[0084] 上記したシフトレジスタ 111、 112は、固体撮像装置 70内に組み込まれ、クロック信号 CLK1、 CLK2やスタート信号 STARTは、 DSP71から供給される。

[0085] このような構成によれば、電子シャッター動作に起因するノイズの発生を抑制し、画像に発生する水平方向の帯状のノイズを抑制でき、高画質の画像が得られるため、携帯電話等に搭載されるモノくィルカメラやデジタルスチルカメラに好適である。

[0086] (実施の形態 2)

実施の形態 1における固体撮像装置は、選択信号311丁（1)〜31^ (111)が、クロック信号 CLK1、 2のノルスと同じタイミングで出力される。これに対して、実施の形態 2 では、選択信号311丁（1)〜311丁(111)の出カタィミングを、クロック信号 CLK1、 2と同じタイミングだけでなく任意のタイミングに設定可能にし、これにより信号蓄積時間をより柔軟に設定可能な固体撮像装置について説明する。別言すれば、本実施の形態では、図 17に示したマルチプレクサ回路を実施の形態 1の固体撮像装置に単純に適用した場合に、画像の下側に水平方向の明るい帯（白帯）が生じる可能性があると、う問題を解消するためのマルチプレクサ回路の改良に関する発明につヽて説明する。

[0087] 図 8は、発明の実施の形態 2における固体撮像装置の構成図である。この固体撮像装置は、図 1の固体撮像装置と比べて、マルチプレクサ回路 117およびマルチプレクサ回路 118を追加した点が異なっている。図 1と同じ符号の構成要素は同じ機能を有するので説明を省略し、以下異なる点を中心に説明する。 [0088] マルチプレクサ回路 117は、複数の（図 8では (m— 2)個）単位選択回路 117aを備える。

[0089] 各単位選択回路 117aは、シフトレジスタ 11中の単位レジスタ REGiからの選択信号 READ (i)と、シフトレジスタ 112中の単位レジスタ REG の選択信号 SHT(i) と、選択信号 READ (i)の出力タイミングを指定する駆動信号 Tmnsと、選択信号 SH T(i)の出力タイミングを指定する駆動信号 Etmnsとが入力され、選択信号 READ (i )を駆動信号 Tmnsのパルスタイミングに合わせて出力し、選択信号 SHT(i)を駆動信号 ETransのパルスタイミングに合わせて出力する。 iは 1から（m— 2)の何れかである。この単位選択回路 117aは特許文献 2に開示された回路と同じでよいが、選択信号 SHT(i)と選択信号 READ (i)とが同時にハイレベルになったときに、駆動信号 Transと ETransとをショートさせ、駆動信号 Transと ETransとがミドルレベルになつてしまうという問題がある（図 9C参照)。

[0090] 各単位選択回路 118aは、単位選択回路 117aの機能に加えて、選択信号 SHT(i )と選択信号 READ (i)とが同時にハイレベルになったときに、一方の選択信号を電気的に分離するスィッチと、分離した選択信号の代わりにローレベルを入力する接地回路とが追加されている。この機能の追カ卩は、上記の白帯の問題を解消するためである。

[0091] 図 9Aは、単位選択回路 117aの構成を示す回路図である。同図のように単位選択回路 117aは、シフトレジスタ 111からの選択信号 READ (i)とシフトレジスタ 112からの選択信号 SHT(i)とを保持して、保持した信号を駆動信号のタイミングで出力するための 2つのブートストラップ回路からなる。

[0092] 選択信号 READ (i)に対応するブートストラップ回路は、選択信号 READ (i)の入力制御用のトランジスタ TrlE— Uと、入力された選択信号のレベルを保持するトランジスタ Tr2E—Uと、ブート容量としてのエンハンスメント型のトランジスタ Tr3E—Uと力もなる。一方、選択信号 SHT(i)に対応するブートストラップ回路も同様に、トランジスタ TrlE— L、 Tr2E— L、 Tr3E— Lとからなる。この構成により、トランジスタ Tr2E —Lおよびトランジスタ Tr3E—Lは、選択信号 SHT(i)を駆動信号 ETransのタイミングで Transoutの信号線に出力する出力回路として機能する。トランジスタ Tr2E—U およびトランジスタ Tr3E—Uは、選択信号 READ (i)を駆動信号 Transのタイミングで Transoutの信号線に出力する出力回路として機能する。

[0093] 図 9Bは、選択信号 READ (i)と選択信号 SHT(i)が同時にハイレベルにならない場合の単位選択回路 117aの動作例を示す説明図である。図 10は、図 9Bの下半分 (SHT(i)側）のタイムチャートを示す。図中の VI、 V2はシフトレジスタ 111および 11 2の動作クロックを示している。 Inは、トランジスタ Tr2E— Lのゲート容量の保持レべルを示す。図 9B、図 10において、選択信号 SHT(i)のパルスは、トランジスタ TrlE — Lを通過し、トランジスタ Tr2E— Lのゲート容量 Inに保持される（図中（A) )。ゲート容量 Inは次のクロック信号 CLKのパルス入力まで約 1水平走査期間保持することになる。駆動信号 ETransのパルス位置は、電子シャッターとして所望のタイミングを示し、 1水平走査期間の間で任意に設定される。駆動信号 ETransのパルスが印加されると、ブート容量（トランジスタ Tr3E—L)によってトランジスタ Tr2E—Lのゲートが昇圧され、トランジスタ Tr2E— Lが完全なオン状態になる（図中（B) )。その結果、駆動信号 ETransのパルスは選択信号 Transoutとして出力される（図中（C) )。なお図 10では、選択信号 READ (i)の出力タイミングを指定する駆動信号 Transは図示していないが、クロック信号 V2と同じパルス位置であるものとしている。この場合、選択信号 READ (i)は、同図のように選択信号 transoutとして出力される（図中（E) )。また、図中の選択信号 transoutの 2つのパルスの間隔、つまり SHT(i)のパルスから R EAD (i)までの間隔は電子シャッターによる露光時間（信号蓄積時間）となる。

[0094] 単位選択回路 117aにはダミーパルスが入力されないので、図 9B、図 10のように S HT(i)および READ (i)の一方がハイレベル、他方がローレベルとなり、両方が同時にハイレベルになることがない。ところが、単位選択回路 118aにはダミーパルスが入力されるので、両方がハイレベルとなる場合がある。

[0095] 次に、単位選択回路 118aの構成を説明する前に、 SHT(i)および READ (i)両方がハイレベルになることに起因する上記の白帯の問題につ、て図 9C、図 11を用いて詳しく説明する。

[0096] 図 9Cは、単位選択回路 117aに選択信号 SHT(m)、 READ (m)が同時にハイレベルが入力されると仮定した場合の誤動作を説明するための説明図である。言い換えれば、図 8の固体撮像装置において、マルチプレクサ回路 118中の単位選択回路 118aの代わりに単位選択回路 117aを備えると仮定した場合に生じる可能性のある誤動作を示す。図 9Cにおいて、選択信号 SHT(m)、 READ (m)が同時にハイレべルになっている。この状態はダミーパルスを発生している期間に生じる可能性がある。このとき、クロック信号 Clkがハイレベルになると、選択信号 SHT(m)、 READ (m) のハイレベルが 2つのトランジスタ Tr2E—U、 Tr2E—Lのゲートに入力される。これにより、 2つのトランジスタ Tr2E— U、Tr2E— Lは、同時にオン状態となる。このとき、駆動信号 Transと ETransのうち、一方がハイレベル（同図では駆動信号 Transが口一レベルで、駆動信号 ETransがハイレベル）になると、オン状態の 2つのトランジスタ Tr2E—U、Tr2E—Lを介して駆動信号 Transと ETransとがショートしてしまう。

[0097] このショートによって、図 9Cの単位選択回路から出力される選択信号 Transoutだけでなく、入力信号である駆動信号 Transと ETransまでも力ハイレベルでもなく口一レベルでもな、中間的なレベル（以降ミドルレベルと呼ぶ）となる。駆動信号 Trans と ETransは、図 9Cの単位選択回路だけでなぐ全ての単位選択回路に供給されて V、るので、ミドルレベルの駆動信号 Transまたは ETransに駆動されることによって、パルスをシフト動作中の単位選択回路からミドルレベルの選択信号 Transoutが出力されること〖こなる。

[0098] ミドルレベルの選択信号 Transoutは、電子シャッター動作を完全に行うことができない。すなわち、図 15Bに示した読み出し信号線 207にミドルレベルの選択信号 Tra nsoutが供給されると、リードトランジスタ 202は完全なオン状態とならずに、不完全なオン状態になる。リードトランジスタ 202は、完全なオン状態ではフォトダイオード 2 01から FD部 203に全ての電荷を読み出す (完全読み出しする）力不完全なオン状態ではフォトダイオード 201に電荷を残留させることになる。その結果、ミドルレベルの選択信号 Transoutが供給された行に属する画素は残留電荷によって白くなる (もしくは明るくなる)。この行が複数連続することにより撮像された画像には白帯となって現れ、画質が劣化する。

[0099] 図 11は、単位選択回路 118aの代わりに単位選択回路 117aを備えると仮定した場合に、白帯問題が生じる固体撮像装置の駆動タイミングを示すタイミングチャートである。

[0100] 図中の READ ( 1 )〜READ (m)はシフトレジスタ 111力ら出力される読み出し用の m個の選択信号、 SHT(l)〜SHT(m)はシフトレジスタ 112から出力される電子シャッター用の m個の選択信号、 Transout (l)〜Transout (m)は m個の単位レジスタ 1 17aから出力される選択信号である。図中の時刻 t (l— a)から t (2— a)までを第 1フレーム期間、時刻 t (2— a)から t (3— a)までを第 2フレーム期間、 ' "とする。また、 S HT(1)から READ (1)までの時間は電子シャッターによる露光時間（解放時間）である。

[0101] 同図の露光時間は、第 1フレーム期間までは時間 T1である力第 2フレーム期間で時間 T1から時間 T2に変更した場合を示している。

[0102] 電子シャッター動作に注目すると、第 1フレーム期間の直前（時刻 t (l a)よりおよそ間 T1前）にシフトレジスタ 112は、スタート信号 SHT (図 3ではスタート信号 STAR Tと表記）の印加により、 SHT(l)から SHT(m)を順次シフトアウトする。第 1フレーム期間においてシフトレジスタ 112は、 SHT(m)のパルス出力後も単位レジスタ（m— 1 )および単位レジスタ（m)力もダミーパルスを交互に出力する。

[0103] このダミーパノレスの出力は、第 2フレーム期間の直前（時刻 t (2— a)よりおよそ間 T1 前）にシフトレジスタ 112にスタート信号 SHTが印加されることにより停止する。つまり、スタート信号 SHTによりシフトレジスタ 112内の単位レジスタ REG (m—1)および R EG (m)はリセットされる。

[0104] 第 2フレーム期間では、露光時間が T1から T2に変更されたので、第 2フレーム期間の直前（時刻 t (3— a)よりおよそ間 T2前、つまり時刻 t (2—b) )にシフトレジスタ 11 2にスタート信号 SHTが印加される。このスタート信号 SHTにより単位レジスタ REG ( m— 1)および REG (m)はリセットされる力この時点で、パルスが単位レジスタ REG (m—l)まで到達していない。さらに、パルスが単位レジスタ REG (m)まで到達した直後から、単位レジスタ REG (m— 1)および REG (m)はダミーパルスを発生する。このダミーパルスは、第 2フレーム期間内のブランキング期間（時刻 t (2— c)から t (3— a)まで)を過ぎて、次の第 3フレーム期間でスタート信号 SHTが印加されるまで出力され続けること〖こなる。 [0105] 第 2フレーム期間内のブランキング期間において、 READ (m)のダミーパノレスと、 S HT(m)のダミーパルスとが同時にハイレベルになる可能性がある。 READ (m- l) のダミーパルスと SHT(m— 1)のダミーパルスも同時にハイレベルになる可能性がある。

[0106] 図 11では、 READ (m)のダミーパルスと SHT(m)のダミーパルスとが同時にハイレベルになっている（図中の破線丸印）。これにより、 m段目の単位選択回路 117aから出力される選択信号 Transout (m)力 Sミドルレベル〖こなり、駆動信号 Transおよび ET ransが、図 9Cに示したようにミドルレベルになってしまう。

[0107] このミドルレベルの駆動信号 Etransは全ての単位選択回路 117aに入力されるので、ブランキング期間においてパルスをシフト動作している 7、 8、 9番目の単位選択回路 117aから出力される選択信号 SHT(7)、 SHT(8)、 SHT(9)がミドルレベルの駆動信号 ETransによって駆動されるため、選択信号 Transout (7)から Transout ( 9)がミドルレベルとなってしまう。その結果、 7、 8、 9行に属する画素の電子シャツタ一動作が不完全になり、画像中に白帯となって現れる。

[0108] このように、図 8の固体撮像装置において、マルチプレクサ回路 118において単位選択回路 118aの代わりに単位選択回路 117aを備えると仮定した場合、画像に白帯が発生するという問題がある。

[0109] 続いて、白帯を発生させないようにした単位選択回路 118aの構成について説明する。

[0110] 図 12Aは、図 8に示したマルチプレクサ回路 118に含まれる単位選択回路 118aの構成を示す回路図である。この単位選択回路 118aは、図 9Aに示した単位選択回路 117aと比較して、インバータ Invl、 Inv2、トランジスタ Tr4、 Tr5が追加されている点が異なる。以下同じ点は説明を省略して異なる点を中心に説明する。

[0111] インバータ Invlは、例えば図 13に示すように、グラウンドラインと電源ライン間に直列接続されたドライブトランジスタ Tr 11と、負荷抵抗としての負荷トランジスタ Tr 12から構成される。インバータ Inv2も同様である。負荷トランジスタ Tr 12の抵抗値は、ドライブトランジスタ Trl lの抵抗値に対して大きくすることが望ましい。こうすれば、立ち上がり時間と立下り時間に差をつけ、つまり、立ち上がりが遅くなり、トランジスタ Tr5 のプルダウン動作をトランジスタ Tr4の入力遮断動作に対して遅くすることができる。

[0112] インバータ Invlおよびトランジスタ Tr4は、選択信号 READ (m)がハイレベルのときに、トランジスタ Tr4がオフ状態になることによって、選択信号 SHT(m)の入力信号線を単位選択回路 118aから電気的に分離する。この場合、トランジスタ Tr4は、遮断スィッチとして機能する。また、選択信号 READ (m)がローレベルのときに、トランジスタ Tr4はオン状態である。

[0113] インバータ Inv2およびトランジスタ Tr5は、選択信号 READ (m)がハイレベルのときに、トランジスタ Tr5がオン状態になることによって、トランジスタ Tr2E—Lのゲートをローレベルにプルダウンし、トランジスタ Tr2E—Lを強制的にオフ状態にする。このように、インバータ Invl、 Inv2およびトランジスタ Tr5は、トランジスタ Tr2E—Lおよびトランジスタ T 3E—Lの動作を強制的に停止させる停止回路として機能する。これによって、トランジスタ Tr2E— Lを介して接続された Transout信号線と ETrans信号線とを電気的に分離している。また、選択信号 READ (m)がローレベルのときに、トランジスタ Tr5はトランジスタ Tr2E - Lを強制的にオフ状態にはしな!/、。

[0114] 図 12Bは、選択信号 READ (m)がローレベル、かつ選択信号 SHT(m)カ、ィレベルの場合の単位選択回路 118aの動作説明図である。この場合、トランジスタ Tr4 のゲートにはインバータ Invlからハイレベルが印加されるので、トランジスタ Tr4はォン状態である。また、トランジスタ Tr5のゲートにはインバータ Inv2からローレベルが印加されるので、トランジスタ Tr5はオフ状態である。選択信号 SHT(m)のハイレべルは、トランジスタ Tr3E—Lのゲート容量に保持されると共に、トランジスタ Tr2E—L のゲートに印加されトランジスタ Tr2E—Lをオンにする。一方、選択信号 READ (m) のローレベルは、トランジスタ Tr2E— Uのゲートに印加されトランジスタ Tr2E— Uをオフのままとする。

[0115] この状態で、駆動信号 ETransのパルスが入力されると、図 9B、図 10と同様に、駆動信号 ETransのパルスと同じタイミングで選択信号 Transoutにパルスを出力する。

[0116] また、選択信号 READ (m)がローレベル、かつ選択信号 SHT (m)がローレベルの場合には、トランジスタ Tr2E—U、 Tr2E— Lがそれぞれオフなので、選択信号 Tran soutはローレべノレとなる。 [0117] 図 12Cは、選択信号 READ (m)がハイレベルである場合の単位選択回路 118a の動作説明図である。この場合、トランジスタ Tr4のゲートにはインバータ Invlから口一レベルが印加されるので、トランジスタ Tr4はオフ状態である。また、トランジスタ Tr 5のゲートにはインバータ Inv2からハイレベルが印加されるので、トランジスタ Tr4はオン状態である。その結果、選択信号 SHT(m)の入力信号線は、トランジスタ Tr4によって電気的に分離される。トランジスタ Tr2E— Lのゲートは、トランジスタ Tr5によつて強制的にローレベルになるので、トランジスタ Tr2E— Lはオフ状態となる。一方、選択信号 READ (m)のハイレベルは、トランジスタ Tr2E—Uのゲート容量に保持されると共に、トランジスタ Tr2E—Uのゲートに印加されトランジスタ Tr2E—Uをオンにする。

[0118] この状態で、駆動信号 ETransのパルスが入力されると、トランジスタ 2E—Lがオフなので、選択信号 Transoutには影響しない。選択信号 Transoutは、駆動信号 Tra nsがローレベルであればローレベルを出力し、もし駆動信号 Transがパルスとして入力さればパルスを出力する。

[0119] 以上のように、単位選択回路 118aは、選択信号 READ (m)がローレベルの場合には、図 9Aの単位選択回路を同様の動作を行い、選択信号 READ (m)がハイレべルの場合には、 SHT(m)の入力信号線を電気的に分離するとともにトランジスタ Tr2 E Lを強制的にオフにする。

[0120] 図 14は、シフトレジスタの動作タイミングを示すタイミングチャートである。同図は、図 11と同様に、第 2フレーム期間において露光時間を T1から T2に変更した場合を示している。図 14のように、第 2フレーム期間内のブランキング期間において READ (m)と SHT(m)とが同時にハイレベルになっている。 READ (m)がハイレベルのとき、 SHT(m)は、単位選択回路 118aにおいて回路電気的に分離するので、 SHT(m )信号を無視し、 READ (m)のパルスに対応する選択信号 Transout (m)を出力する。

[0121] 以上説明してきたように本実施の形態における固体撮像装置は、選択信号 READ

(m)および SHT(m)の両方がハイレベルの場合に、駆動信号 Transと ETransとがショートすることを回避するので、駆動信号 Transと ETransがミドルレベルになる誤動作を解消することにより、画像内の下側に水平方向の白帯が発生するという画質劣化の問題を解決している。これにより、電子シャッターのタイミングを 1水平走査期間内の任意のタイミングに設定可能し、かつ、画質劣化を防止することができる。また

、単位選択回路 118aは、ダミーパルスを発生する単位レジスタに対応する個数のみ備えればよいので、回路面積ひいてはチップ面積の増大が少ない。特にチップ内の上下の空きスペースを利用して単位選択回路 _118aを設けることができるので従来と比べてチップ内の回路レイアウトが大きくならない。

[0122] なお、図 12Aの単位選択回路 118aにおいて、 READ (m)と SHT(m)とを入れ換え、かつ駆動信号 Transと ETransと入れ換えてもよ!/ヽ。

産業上の利用可能性

[0123] 本発明に係る固体撮像装置は、電子シャッター動作に起因するノイズの発生を抑制し、高画質の画像が得られる固体撮像装置として、デジタルスチルカメラゃモバイルカメラ等に適用でき、特に有用である。

Claims

請求の範囲

[1] 行列状に撮像素子が配列された画素部と、前記画素部の行または列を選択する複数のシフトレジスタとを有する MOS型固体撮像装置であって、

前記複数のシフトレジスタのうち行を選択する少なくとも 1つのシフトレジスタは、選択信号を保持する複数の単位レジスタと、

前記画素部の行走査動作におけるブランキング期間に、前記画素部の最終行と少なくともその 1つ以上前の行とに対してダミーの選択信号を出力するダミー信号生成回路と

を備えることを特徴とする MOS型固体撮像装置。

[2] 前記ダミー信号生成回路は、最終行の前段の単位レジスタの値を用いて最終段およびその前段の単位レジスタをリセットするリセット回路を有する

ことを特徴とする請求項 1記載の MOS型固体撮像装置。

[3] 前記ダミーの選択信号は、前記最終行と、少なくともその一つ以上前の行に対して一定の周期で交互に出力されることを特徴とする請求項 2記載の MOS型固体撮像装置。

[4] 前記ダミー信号生成回路は、最終段の単位レジスタと少なくともその 1つ以上前段の単位レジスタとを含み、

前記最終段の単位レジスタの出力信号を少なくともその 1つ以上前段の単位レジスタへ入力することでレジスタのループを構成することを特徴とする請求項 1ないし 3のいずれかに記載の MOS型固体撮像装置。

[5] 前記最終段の単位レジスタは、前記画素部の最終行を選択する単位レジスタの後段に設けられており、

前記最終段の単位レジスタの出力信号は、前記最終行を選択する単位レジスタおよびその前段の単位レジスタに入力されることを特徴とする請求項 4記載の MOS型固体撮像装置。

[6] 前記最終段の単位レジスタは、前記画素部の最終行を選択する単位レジスタであり、

前記最終段の単位レジスタの出力信号は、その前段の単位レジスタに入力されることを特徴とする請求項 4記載の MOS型固体撮像装置。

[7] 前記最終段の単位レジスタの出力信号は、電流流入防止手段を介して、少なくともその 1つ以上前段の単位レジスタに入力されることを特徴とする請求項 4ないし 6のいずれかに記載の MOS型固体撮像装置。

[8] 前記最終段の前段の単位レジスタに保持された値が、行を選択する前記シフトレジスタのシフト動作のための第 1の信号に同期して、前記最終段の単位レジスタに入力されて保持され、

前記最終段の単位レジスタに保持された値が、行を選択する前記シフトレジスタのシフト動作のための第 2の信号に同期して、前記最終段の前段の単位レジスタに入力されて保持されることを特徴とする請求項 4な、し 7の、ずれかに記載の MOS型固体撮像装置。

[9] 前記ダミー信号生成回路は、前記最終段の単位レジスタに保持された値を、前記シフトレジスタのスタート信号を用いてリセットするリセット手段をさらに有することを特徴とする請求項 8記載の MOS型固体撮像装置。

[10] 前記リセット手段は、さらに、前記スタート信号の反転信号を用いて、前記最終段の単位レジスタの出力をリセットすることを特徴とする請求項 9記載の MOS型固体撮像装置。

[11] 前記最終段の単位レジスタに保持された値および前記最終段の単位レジスタの出力を、前記シフトレジスタのスタート信号を用いてリセットするリセット手段をさらに有することを特徴とする請求項 8記載の MOS型固体撮像装置。

[12] 行を選択する前記シフトレジスタは、前記画素部の出力信号を読み出す動作のために前記画素部の一の行を選択する行選択信号を出力する読み出しシフトレジスタおよび電子シャッター動作のために前記画素部の一の行を選択する行選択信号を出力する電子シャッターシフトレジスタであることを特徴とする請求項 1な、し 11のヽずれかに記載の MOS型固体撮像装置。

[13] 前記読み出しシフトレジスタと前記電子シャッターシフトレジスタのいずれも力前記ブランキング期間に前記ダミーの選択信号を出力することを特徴とする請求項 1ないし 12のいずれかに記載の MOS型固体撮像装置。

[14] 前記 MOS型固体撮像装置は、さらに、前記読み出しシフトレジスタから出力される行選択信号と、前記電子シャツタシフトレジスタカゝら出力される行選択信号とを行毎に多重化し、前記画素部に出力するマルチプレタス手段を備え、

前記マルチプレタス手段は、前記読み出しシフトレジスタから出力されるダミーの行選択信号である第 1ダミー信号と、前記電子シャツタシフトレジスタから出力されるダミ一の行選択信号である第 2ダミー信号とが同じ行に対して同時に出力された場合に、それらのダミーの選択信号の一方の入力を遮断する

ことを特徴とする請求項 12記載の MOS型固体撮像装置。

[15] 前記マルチプレタス手段は、同じ行内で同時に出力された第 1ダミー信号と第 2ダミ一信号の一方を用いて、他方のダミーの選択信号の入力を電気的に分離する遮断スィッチを有する

ことを特徴とする請求項 14記載の MOS型固体撮像装置。

[16] 前記遮断スィッチは、前記第 1ダミー信号に基づいてオンまたはオフする

ことを特徴とする請求項 14または 15記載の MOS型固体撮像装置。

[17] 前記マルチプレタス手段は、前記第 1ダミー信号を第 1駆動信号のタイミングで行選択信号線に出力する第 1出力回路と、前記第 2ダミー信号を第 2駆動信号のタイミングで前記行選択信号線に出力する第 2出力回路とを有し、

前記遮断スィッチは、前記第 2出力回路に第 2ダミー信号を伝達する入力信号線に挿入される

ことを特徴とする請求項 16記載の MOS型固体撮像装置。

[18] 前記マルチプレタス手段は、さらに、第 1ダミー信号と第 2ダミー信号とが同じ行内で同時に出力された場合に、前記第 2出力回路の動作を停止させる停止回路を有する

ことを特徴とする請求項 17記載の MOS型固体撮像装置。

[19] 前記停止回路は、さらに、第 1ダミー信号が出力された場合に前記第 2出力回路を停止させる

ことを特徴とする請求項 18記載の MOS型固体撮像装置。

[20] 前記停止回路は、第 1のダミー信号を反転させるインバータを有し、反転した信号に基づ!/、て前記遮断スィッチをオフにする

ことを特徴とする請求項 18または 19に記載の MOS型固体撮像装置。

[21] 前記インバータは、電源ラインとグラウンドラインの間に直列接続される負荷抵抗とドライブトランジスタとを有し、

前記負荷抵抗の抵抗値はドライブトランジスタの抵抗値よりも大きい

ことを特徴とする請求項 20に記載の MOS型固体撮像装置。

[22] 前記遮断スィッチおよび停止回路は、第 1ダミー信号および第 2ダミー信号が出力される行に対応して備えられる

ことを特徴とする請求項 19に記載の MOS型固体撮像装置。

[23] 請求項 1ないし 22のいずれかに記載の MOS型固体撮像装置を備えることを特徴とするカメラ。

[24] 行列状に撮像素子が配列された画素部と、前記画素部の行または列を選択する複数のシフトレジスタと、を有する MOS型固体撮像装置の駆動方法であって、前記画素部の行走査動作におけるブランキング期間に、前記複数のシフトレジスタのうち行を選択するシフトレジスタから、前記画素部の少なくとも最終行に対してダミ一の選択信号を出力するステップを有することを特徴とする MOS型固体撮像装置の駆動方法。

[25] 行を選択する前記シフトレジスタ力前記画素部の最終行と、少なくともその 1っ以上前の行に対して前記ダミーの選択信号を出力することを特徴とする請求項 24記載の MOS型固体撮像装置の駆動方法。

[26] 前記ダミーの選択信号は、前記最終行と、少なくともその一つ以上前の行に対して一定の周期で交互に出力されることを特徴とする請求項 25記載の MOS型固体撮像装置の駆動方法。

[27] 少なくとも行を選択する前記シフトレジスタを駆動するための信号が外部力供給されることを特徴とする請求項 24ないし 26のいずれかに記載の MOS型固体撮像装置の駆動方法。

[28] 行列状に撮像素子が配列された画素部と、前記画素部の出力信号を読み出す動作のために前記画素部の一の行を選択する行選択信号を出力する読み出しシフトレジスタおよび電子シャッター動作のために前記画素部の一の行を選択する行選択信号を出力する電子シャッターシフトレジスタと、を有する MOS型固体撮像装置の駆動方法であって、

前記画素部の行走査動作におけるブランキング期間に、前記読み出しシフトレジスタと前記電子シャッターシフトレジスタのヽずれもが、前記画素部の少なくとも最終行に対してダミーの選択信号を出力するステップを有することを特徴とする MOS型固体撮像装置の駆動方法。

[29] 前記読み出しシフトレジスタと前記電子シャッターシフトレジスタから、前記画素部の最終行と、少なくともその 1つ以上前の行に対して前記ダミーの選択信号を出力することを特徴とする請求項 28記載の MOS型固体撮像装置の駆動方法。

[30] 前記ダミーの選択信号は、前記最終行と、少なくともその一つ以上前の行に対して一定の周期で交互に出力されることを特徴とする請求項 29記載の MOS型固体撮像装置の駆動方法。

[31] 少なくとも前記読み出しシフトレジスタと前記電子シャッターシフトレジスタを駆動するための信号が外部力も供給されることを特徴とする請求項 28ないし 30のいずれかに記載の MOS型固体撮像装置の駆動方法。

[32] 前記 MOS型固体撮像装置は、さらに、読み出しシフトレジスタから出力される行選択信号と、電子シャツタシフトレジスタ力出力される行選択信号とを行毎に多重化し

、前記画素部に出力するマルチプレクサを備え、

前記駆動方法は、さらに、

読み出しシフトレジスタから出力されるダミーの行選択信号である第 1ダミー信号と、電子シャツタシフトレジスタから出力されるダミーの行選択信号である第 2ダミー信号と

が同じ行に対して同時に出力された場合に、前記マルチプレクサに対するダミーの選択信号の一方の入力を遮断するステップを有する

ことを特徴とする請求項 28に記載の MOS型固体撮像装置の駆動方法。

[33] 前記遮断するステップにおいて、同じ行内で同時に出力された第 1ダミー信号と第 2ダミー信号の一方を用いて、他方のダミーの選択信号の前記マルチプレクサへの入力を電気的に分離する

ことを特徴とする請求項 32記載の MOS型固体撮像装置の駆動方法。前記遮断するステップにお!、て、前記第 1ダミー信号に基づ!ヽて第 2ダ前記マルチプレクサへの入力を遮断する

ことを特徴とする請求項 33記載の MOS型固体撮像装置の駆動方法。