JP2023000029A - 撮像素子、及び、撮像装置 - Google Patents

Abstract

【課題】チップ面積の増大を抑制可能な撮像素子を提供する。【解決手段】撮像素子は、光を電荷に変換する光電変換部と、前記光電変換部で変換された電荷に基づく信号を基準信号と比較する比較部と、カウント結果に基づくデジタル信号を出力するカウント部と、前記比較部による比較結果に基づいて、前記カウント部から入力されるデジタル信号を出力する第１スイッチ部と、前記第１スイッチ部から出力されたデジタル信号を保持する容量と、前記容量に保持されたデジタル信号に基づく信号を読み出す読み出し部と、を備える。【選択図】図４

Description

本発明は、撮像素子、及び、撮像装置に関する。

Ａ／Ｄ変換部を備える撮像素子が知られている（例えば、特許文献１）。従来より、撮像素子の回路規模が大きくなるという問題があった。

特開２０１３－３４１７９号公報

第１の態様によると、撮像素子は、光を電荷に変換する光電変換部と、前記光電変換部で変換された電荷に基づく信号を基準信号と比較する比較部と、カウント結果に基づくデジタル信号を出力するカウント部と、前記比較部による比較結果に基づいて、前記カウント部から入力されるデジタル信号を出力する第１スイッチ部と、前記第１スイッチ部から出力されたデジタル信号を保持する容量と、前記容量に保持されたデジタル信号に基づく信号を読み出す読み出し部と、を備える。
第２の態様によると、撮像装置は、第１の態様による撮像素子を備える。

実施の形態に係る撮像装置の構成例を示す図である。 実施の形態に係る撮像素子の構成例を示すブロック図である。 実施の形態に係る撮像素子の画素の構成例を示す図である。 実施の形態に係る撮像素子の一部の構成例を示す図である。 実施の形態に係る撮像素子の一部の別の構成例を示す図である。 実施の形態に係る撮像素子の一部の別の構成例を示す図である。 実施の形態に係る撮像素子の動作例を示すタイミングチャートである。 変形例１に係る撮像素子の一部の構成例を示す図である。 変形例２に係る撮像素子の一部の構成例を示す図である。 変形例３に係る撮像素子の一部の構成例を示す図である。 変形例４に係る撮像素子の一部の構成例を示す図である。

（実施の形態）
図１は、実施の形態に係る撮像装置の一例であるカメラ１の構成例を示す図である。カメラ１は、撮影光学系（結像光学系）２、撮像素子３、制御部４、メモリ５、表示部６、及び操作部７を備える。撮影光学系２は、フォーカスレンズ（焦点調節レンズ）を含む複数のレンズと絞り（開口絞り）を有し、撮像素子３に被写体像を結像する。なお、撮影光学系２は、カメラ１から着脱可能にしてもよい。

撮像素子３は、ＣＭＯＳイメージセンサ、ＣＣＤイメージセンサ等の撮像素子である。撮像素子３は、撮影光学系２を通過した光束を受光し、撮影光学系２により形成される被写体像を撮像する。撮像素子３には、光電変換部を有する複数の画素が二次元状（行方向及び列方向）に設けられる。光電変換部は、フォトダイオード（ＰＤ）によって構成され、入射した光を電荷に変換する。撮像素子３は、受光した光を光電変換して信号を生成し、生成した信号を制御部４に出力する。

メモリ５は、不揮発性の記憶媒体等により構成される。メモリ５には、画像データ、カメラ１の各部の制御に用いるプログラム及びデータ等が記憶される。制御部４は、メモリ５へのデータの書き込み、及びメモリ５からのデータの読み出しを行う。

表示部６は、液晶ディスプレイ、有機ＥＬディスプレイ等である。表示部６は、被写体のスルー画像（ライブビュー画像）、メモリ５に記憶された画像データに基づく画像、ＡＦ枠などの焦点検出領域（ＡＦエリア）を示す画像、シャッター速度、絞り値等の撮影に関する情報、及びメニュー画面等を表示する。表示部６は、タッチパネルを含んでもよく、入出力部としても機能し得る。表示部（入出力部）６は、ユーザによる操作に基づく信号を生成し、制御部４に出力してもよい。

操作部７は、レリーズボタン、電源ボタン（スイッチ）、操作ボタン、各種モードを切り替えるためのスイッチ等の部材を含み、カメラ１に対する操作を受け付ける。操作部７は、ユーザによる操作を検出し、操作に基づく信号を制御部４へ出力する。なお、操作部７は、表示部６のタッチパネルを含み得る。

制御部４は、プロセッサ及びメモリを有し、カメラ１の各部の制御を行う。制御部４は、ＣＰＵ、ＧＰＵ、ＦＰＧＡ、ＡＳＩＣ等のデバイス、及びＲＯＭ、ＲＡＭ等のメモリを有する。制御部４は、メモリに格納されたプログラムを読み込んで実行する。制御部４は、プログラムに基づいて情報処理を行う処理部（情報処理部）ともいえる。

制御部４は、撮像素子３を制御する信号を撮像素子３に供給し、撮像素子３の動作を制御する。制御部４は、静止画撮影を行う場合、動画撮影を行う場合、表示部６に被写体のスルー画像を表示する場合等に、撮像素子３に被写体像を撮像させて、画素の信号を出力させる。制御部４は、撮像素子３から出力される各画素の信号に各種の画像処理を行って、各画素の信号を含む画像データを生成する。制御部４は、画像データを生成する生成部４でもあり、撮像素子３から出力される信号に基づいて静止画像データ、動画像データを生成する。制御部４は、色補間処理、階調変換処理などの画像処理を行う。

図２は、実施の形態に係る撮像素子の構成例を示すブロック図である。撮像素子３は、複数の画素１０が形成された第１基板１１１と、複数のアナログ／デジタル変換部（ＡＤ変換部）４０が形成された第２基板１１２とを積層して構成される。第１基板１１１及び第２基板１１２は、それぞれ半導体基板を用いて構成される。第１基板１１１に設けられた回路、及び第２基板１１２に設けられた回路は、電極、バンプ等の接続部により電気的に接続される。

第１基板１１１は、二次元状に配置される複数の画素１０を有する。画素１０は、後述する光電変換信号及びダーク信号を、第２基板１１２へ出力する。信号線２０は、画素１０とＡＤ変換部４０とを結ぶ信号線であり、画素１０から信号が出力される。信号線２０は、電極、バンプ等の接続部を用いた信号線である。複数の信号線２０の各々に対して、ＡＤ変換部４０が設けられる。

第２基板１１２は、複数のＡＤ変換部４０と、カウント部７０と、信号生成部８０と、読出制御部９０と、信号処理部１００とを有する。読出制御部９０は、タイミングジェネレータ、論理回路（ＡＮＤ回路、ＯＲ回路等）、ラッチ回路、バッファ等の複数の回路により構成される。読出制御部９０は、カメラ１の制御部４によって制御され、後述する信号ＴＸ、信号ＦＤＲＳＴなどの信号を各画素に供給して、各画素の動作を制御する。読出制御部９０は、画素の各トランジスタのゲートに信号を供給して、トランジスタをオン状態（接続状態、導通状態、短絡状態）又はオフ状態（切断状態、非導通状態、開放状態、遮断状態）とする。各画素の信号は、その画素に接続された信号線２０に出力される。

信号生成部８０は、読出制御部９０のタイミングジェネレータからのパルス信号に基づき、時間経過とともに変化する基準信号であるランプ信号を生成する。信号生成部８０は、基準信号を生成する回路（信号生成回路）であり、画素１０毎に設けられる各ＡＤ変換部４０に共通に接続され、基準信号を各ＡＤ変換部４０に出力する。

カウント部７０は、カウンタ回路であり、読出制御部９０のタイミングジェネレータからのパルス信号に基づいて、カウント結果に基づくデジタル信号を生成する。カウント部（カウンタ）７０は、画素１０毎に設けられる各ＡＤ変換部４０に共通に接続され、カウント結果に基づくデジタル信号を各ＡＤ変換部４０に出力する。カウント部７０は、カウント値を示す信号を生成して出力するともいえる。

ＡＤ変換部４０は、画素１０毎に設けられる。ＡＤ変換部４０は、後述する比較部と記憶部を含んで構成される。ＡＤ変換部４０は、各画素１０から信号線２０を介して入力されるアナログ信号である画素の信号（光電変換信号、ダーク信号）を、所定のビット数のデジタル信号に変換する。デジタル信号に変換された画素の信号は、信号処理部１００に出力される。

本実施の形態に係る撮像素子３では、画素１０毎に設けられた信号線２０を用いて、複数の画素１０からの画素の信号の読み出しが並列に行われる。読出制御部９０は、画素の信号を画素１０毎に設けられるＡＤ変換部４０に同時に（並列に）出力させて、各ＡＤ変換部４０において画素の信号を同時に信号処理することができる。

信号処理部１００は、論理回路、メモリ回路、高速インタフェースに対応した出力回路等の複数の回路により構成される。信号処理部１００は、入力された画素の信号に対して、相関二重サンプリング（CDS；Correlated Double Sampling）、信号量を補正する処理等の信号処理を行う。信号処理部１００は、処理後の信号をカメラ１の制御部４に出力する。

図３は、実施の形態に係る撮像素子の画素の構成例を示す図である。画素１０は、光電変換部１１と、転送部１２と、フローティングディフュージョン（ＦＤ）１４と、リセット部１５と、増幅部１６と、電流源１７とを有する。光電変換部１１は、フォトダイオードＰＤであり、入射した光を電荷に変換し、光電変換された電荷を蓄積する。

転送部１２は、信号ＴＸにより制御されるトランジスタＭ１から構成され、光電変換部１１とＦＤ１４とを電気的に接続又は切断する。転送部１２は、光電変換部１１で光電変換された電荷をＦＤ１４に転送する。トランジスタＭ１は、転送トランジスタである。
ＦＤ１４の容量Ｃは、ＦＤ１４に転送された電荷を蓄積（保持）する容量である。ＦＤ１４は、光電変換部１１で生成された電荷を蓄積する。
電流源１７は、画素１０から信号を読み出すための電流を生成し、生成した電流を信号線２０及び増幅部１６に供給する。

増幅部１６は、ゲート（端子）がＦＤ１４に接続されるトランジスタＭ３から構成される。増幅部１６は、ＦＤ１４の容量Ｃに蓄積された電荷による信号を増幅して出力する。トランジスタＭ３のドレイン（端子）は、電源線（電源電圧ＶＤＤ１）に接続される。トランジスタＭ３のソース（端子）は、電流源１７および信号線２０に接続される。トランジスタＭ３は、増幅トランジスタである。増幅部１６は、光電変換部１１により生成された電荷に基づく信号を生成し出力する出力部ともいえる。

リセット部１５は、信号ＦＤＲＳＴにより制御されるトランジスタＭ２から構成される。リセット部（排出部）１５は、ＦＤ１４に蓄積された電荷を排出し、ＦＤ１４の電圧をリセット電圧（電圧ＶＤＤ１に応じた電圧）にリセットする。リセット部（排出部）１５は、転送部１２を介して、光電変換部１１に蓄積された電荷を排出し、光電変換部１１の電圧をリセットし得る。トランジスタＭ２は、リセットトランジスタである。

画素１０は、ＦＤ１４の電圧をリセットしたときの信号（ダーク信号）と、転送部１２により光電変換部１１からＦＤ１４に転送された電荷に応じた信号（光電変換信号）とを、信号線２０に順次出力する。光電変換信号は、光電変換部１１によって光電変換された電荷に基づいて生成されるアナログ信号である。ダーク信号は、光電変換信号に対する基準レベルを示すアナログ信号となり、光電変換信号の補正に用いられる。ダーク信号は、光電変換信号に含まれるノイズの除去に用いる信号ともいえる。

読出制御部９０（図２参照）は、各画素１０に入力される信号ＴＸ、信号ＦＤＲＳＴ等を制御することにより、ダーク信号の読み出しと、光電変換信号の読み出しとを行う。画素１０から順次出力されるダーク信号及び光電変換信号は、信号線２０を介してＡＤ変換部４０に入力され、デジタル信号に変換される。

図４は、実施の形態に係る撮像素子の一部の構成例を示す図である。撮像素子３は、画素１０毎に設けられるＡＤ変換部４０及び読出部５０を有する。ＡＤ変換部４０は、比較部４１及び記憶部４２を有し、信号線２０を介して入力される画素からの信号をデジタル信号に変換する。記憶部４２は、第１スイッチ部４３及び容量Ｃ１を有し、デジタル信号に変換された画素の信号（ダーク信号に基づくデジタル信号、光電変換信号に基づくデジタル信号）を記憶する。なお、記憶されるデジタル信号のビット数に対応して、複数の記憶部４２及び複数の読出部５０が設けられる。

比較部４１は、コンパレータ回路を含んで構成される。比較部４１の一方の入力端子には、画素１０から信号線２０に出力される信号（光電変換信号、ダーク信号）が入力される。比較部４１の他方の入力端子には、信号生成部８０（図２参照）から、時間経過とともに信号レベルが変化する基準信号であるランプ信号Ｒａｍｐが入力される。比較部４１は、画素１０から入力される信号と基準信号Ｒａｍｐとを比較し、比較結果である出力信号ＣＭＰを出力端子から出力する。比較部４１の出力端子は、各記憶部４２の第１スイッチ部４３に電気的に接続される。

第１スイッチ部４３は、比較部４１の出力信号ＣＭＰにより制御されるトランジスタＭ５により構成され、カウント部７０と容量Ｃ１とを電気的に接続又は切断する。第１スイッチ部４３は、接続および切断を切り替える切替部（接続部）ともいえる。第１スイッチ部４３には、比較部４１から比較結果を示す出力信号ＣＭＰが入力され、カウント部７０からカウント結果に基づくデジタル信号が入力される。図４に示す例では、複数の第１スイッチ部４３には、カウント値を示すカウンタ信号ｃｎｔ＜０＞～ｃｎｔ＜ｎ＞が入力される。第１スイッチ部４３は、オン状態の場合に、カウンタ信号ｃｎｔを容量Ｃ１に出力する。

容量Ｃ１は、拡散容量、ＭＯＳ容量、ＭＩＭ容量、又はこれらを積層した容量である。容量Ｃ１は、第１スイッチ部４３から出力されるデジタル信号であるカウンタ信号ｃｎｔを保持し得る。本実施の形態では、容量Ｃ１は、第１スイッチ部４３と読出部５０の第２スイッチ部５１のＭＯＳトランジスタのドレイン（又はソース）により付加される容量（拡散容量）によって構成される。容量Ｃ１は、ＭＯＳトランジスタのドレイン（又はソース）におけるＰＮ接合の空乏層に起因して生じる容量、即ちＭＯＳトランジスタの電極に形成される寄生容量により構成されるともいえる。なお、記憶部４２は、第２スイッチ部５１も含むように構成されてもよい。

第１スイッチ部４３及び容量Ｃ１は、比較部４１の出力信号とカウント部７０の出力信号とに基づいて、比較部４１による比較開始から比較結果が反転するまでの経過時間に応じたカウント値を示すデジタル信号を、変換後の画素の信号として保持する。図４に示す例では、第１スイッチ部４３及び容量Ｃ１は、比較部４１から出力される信号ＣＭＰに基づき、画素１０から出力された信号のレベルと基準信号Ｒａｍｐのレベルとの大小関係が変化する（反転する）までの時間に応じたカウンタ信号ｃｎｔのカウント値を保持する。

画素１０のダーク信号が比較部４１に入力されると、比較部４１は、ダーク信号と基準信号とを比較して、比較結果を第１スイッチ部４３に出力する。ダーク信号と基準信号との比較結果に応じて第１スイッチ部４３がオン状態となっている間、容量Ｃ１には、カウント部７０からカウンタ信号ｃｎｔが入力される。ダーク信号と基準信号との比較結果に応じて第１スイッチ部４３がオフ状態になると、容量Ｃ１は、比較部４１による比較開始時から比較結果の反転時までの経過時間に応じたカウンタ信号ｃｎｔの値のデジタル信号を、ダーク信号に基づくデジタル信号として保持する。

画素１０の光電変換信号が比較部４１に入力されると、比較部４１は、光電変換信号と基準信号とを比較して、比較結果を第１スイッチ部４３に出力する。光電変換信号と基準信号との比較結果に応じて第１スイッチ部４３がオン状態となっている間、容量Ｃ１には、カウント部７０からカウンタ信号ｃｎｔが入力される。光電変換信号と基準信号との比較結果に応じて第１スイッチ部４３がオフ状態になると、容量Ｃ１は、比較部４１による比較開始時から比較結果の反転時までの経過時間に応じたカウンタ信号ｃｎｔの値のデジタル信号を、光電変換信号に基づくデジタル信号として記憶する。

ＡＤ変換部４０は、上述したように、デジタル信号のビット数に対応して複数の第１スイッチ部４３及び容量Ｃ１を有する。複数の容量Ｃ１には、それぞれ第１のスイッチ部４３を介して、カウント値を示すカウンタ信号が入力される。図４に示す例では、複数の容量Ｃ１には、それぞれ、カウンタ信号ｃｎｔ＜０＞～カウンタ信号ｃｎｔ＜ｎ＞が入力される。ＡＤ変換部４０は、複数の第１スイッチ部４３及び容量Ｃ１により、アナログ信号であるダーク信号を所定のビット数のデジタル信号に変換し、アナログ信号である光電変換信号を所定のビット数のデジタル信号に変換し得る。

読出部５０は、ＡＤ変換して得られるデジタル信号のビット数に対応して複数の第２スイッチ部５１を有する。第２スイッチ部５１は、容量Ｃ１毎に設けられる。また、読出部５０は、保持部５２と、リセット部５３（信号リセット部５３と称する）と、出力部５５とを有する。読出部５０は、容量Ｃ１に保持されたデジタル信号に基づく信号を信号線６０（読出信号線６０と称する）に読み出す。読出信号線６０は、複数の読出部５０毎に設けられる。読出信号線６０は、読出部５０毎に設けられてもよい。

第２スイッチ部５１は、信号ＢＳＥＬにより制御されるトランジスタＭ６により構成され、容量Ｃ１と保持部５２とを電気的に接続又は切断する。第２スイッチ部５１は、容量Ｃ１と保持部５２とを電気的に接続することによって、容量Ｃ１に保持されたデジタル信号を保持部５２に出力する。なお、第２スイッチ部５１は、容量Ｃ１と保持部５２との接続および切断を切り替える切替部（接続部）ともいえる。第２スイッチ部５１は、オン状態の場合に、容量Ｃ１に保持されたデジタル信号を保持部５２に出力する。

保持部５２は、容量Ｃ２により構成され、第２スイッチ部５１から入力されるデジタル信号を保持（蓄積）する。容量Ｃ２は、例えば保持部５２に付加される容量（浮遊容量）により構成される。容量Ｃ２には、第２スイッチ部５１の拡散容量、及び出力部５５の増幅部５６（信号増幅部５６と称する）のゲート容量等が含まれる。容量Ｃ２は、拡散容量、ＭＯＳ容量、ＭＩＭ容量、又はこれらを積層した容量であってもよい。

出力部５５は、信号増幅部５６および選択部５７を有し、保持部５２に保持されたデジタル信号に基づく信号を読出信号線６０に出力する。信号増幅部５６は、ゲートが保持部５２に接続されるトランジスタＭ８から構成される。信号増幅部５６は、保持部５２の容量Ｃ２に保持されたデジタル信号を増幅して出力する。トランジスタＭ８のドレイン及びソースは、それぞれ、電源線（電源電圧ＶＤＤ２）、選択部５７に接続される。信号増幅部５６のソースは、選択部５７を介して読出信号線６０に接続される。

選択部５７は、信号ＧＳＥＬにより制御されるトランジスタＭ９から構成され、信号増幅部５６と読出信号線６０とを電気的に接続又は切断する。選択部５７のトランジスタＭ９は、オン状態の場合に、信号増幅部５６からの信号を読出信号線６０に出力する。

信号リセット部５３は、信号ＲＳＴにより制御されるトランジスタＭ７から構成され、保持部５２に保持されたデジタル信号をリセットする。信号リセット部（排出部）５３は、保持部５２に保持されたデジタル信号を排出し、保持部５２の電圧をリセット電圧（電圧Ｖｒｓｔに応じた電圧）にリセットする。電圧Ｖｒｓｔの値を信号増幅部５６が弱反転領域での動作とならないように定め、ソースフォロワ回路を正常に動作させることが可能となる。

読出制御部９０（図２参照）は、上述した信号ＢＳＥＬ、信号ＧＳＥＬ、信号ＲＳＴなどの信号を各読出部５０に供給して、各読出部５０の動作を制御する。読出部５０は、容量Ｃ１に保持されたデジタル信号に基づく信号を、デジタル信号に変換された画素の信号（光電変換信号、ダーク信号）として読出信号線６０に読み出す。読出制御部９０は、複数の読出部５０を順次選択して、選択した読出部５０からデジタル信号に変換された画素の信号を読み出す。図４に示す例では、複数の第２スイッチ部５１と出力部５５により、デジタル信号に変換された複数ビットの画素の信号が、読出信号線６０に順次出力される。

図４に示すように、撮像素子３では、読出信号線６０に対して、電流源６１とセンスアンプ６２が設けられる。電流源６１は、読出信号線６０を介して各読出部５０に接続される。電流源６１は、読出部５０からデジタル信号に変換された光電変換信号及びダーク信号を読み出すための電流を生成し、生成した電流を読出信号線６０と各読出部５０の出力部５５とに供給する。

読出信号線６０は、各読出部５０から入力される信号をセンスアンプ６２に転送（伝送）する。センスアンプ６２は、読出信号線６０に入力された信号を増幅して読み出す。こうして、ＡＤ変換部４０によりデジタル信号に変換された画素の信号は、読出部５０及び読出信号線６０及びセンスアンプ６２を介して、信号処理部１００に順次出力される。信号処理部１００は、センスアンプ６２から入力された画素の信号に対して、相関二重サンプリング等の信号処理を行う。信号処理部１００は、信号処理後の信号を制御部４に出力する。なお、信号処理部１００は、センスアンプ６２も含むように構成されてもよい。

このように、本実施の形態に係る撮像素子３では、記憶部４２は、第１スイッチ部４３及び容量Ｃ１を用いて構成される。このため、ＳＲＡＭのように多数のトランジスタを用いた記憶部を設ける場合と比較して、ＡＤ変換部を小型化することができる。画素１０毎の回路の面積を低減することが可能となる。これにより、撮像素子３のチップ面積の増大、製造コストの増大を抑制することができる。また、多ビットのＡＤ変換部４０を小さな回路面積で実現することが可能となる。

また、ＰＭＯＳトランジスタを用いずＮＭＯＳトランジスタのみで記憶部４２を構成可能であり、記憶部４２において寄生サイリスタが構成されることを防ぎ、ラッチアップが生じることを防ぐことができる。なお、本実施の形態に係る記憶部４２の形成には一般的な半導体プロセスを用いることができ、製造コストの増大を防ぐことができる。

なお、信号処理部１００は、図５に示す例のように、光電変換信号用の記憶部１０１と、ダーク信号用の記憶部１０２とを有していてもよい。信号処理部１００は、スイッチＳＷ１をオンオフ制御して、デジタル信号に変換された光電変換信号を記憶部１０１に記憶させ、デジタル信号に変換されたダーク信号を記憶部１０２に記憶させる。信号処理部１００は、記憶部１０１に記憶された光電変換信号と、記憶部１０２に記憶されたダーク信号との差分処理を行うＣＤＳ処理を行う。信号処理部１００は、ＣＤＳ処理等の信号処理を行った後に、処理後の信号を制御部４に出力する。

撮像素子３は、上述したように、１つのＡＤ変換部４０毎に、複数の記憶部４２と複数の読出部５０を有していてもよい。図６に示す例では、１つのＡＤ変換部４０あたり、６つの記憶部４２（記憶部４２ａ１～４２ａ６）と、２つの読出部５０（読出部５０ａ１、５０ａ２）が設けられる。

図７は、実施の形態に係る撮像素子の動作例を示すタイミングチャートである。このフローチャートを参照して、図６に示す撮像素子３の動作例について説明する。図７において、縦軸は信号の電圧レベルを示し、横軸は時刻を示している。また、図７において、ハイレベル（例えば電源電圧）の制御信号（信号ＦＤＲＳＴ、信号ＴＸ、信号ＲＳＴ、信号ＢＳＥＬ、信号ＧＳＥＬ）が入力されるトランジスタはオン状態となり、ローレベル（例えば接地電圧）の制御信号が入力されるトランジスタはオフ状態となる。

図７に示す時刻ｔ１において、信号ＦＤＲＳＴがハイレベルになる。信号ＦＤＲＳＴがハイレベルになることで、画素１０において、リセット部１５のトランジスタＭ２がオン状態になる。また、時刻ｔ１では、信号ＴＸがハイレベルになることで、転送部１２のトランジスタＭ１がオン状態になり、光電変換部１１とＦＤ１４とが電気的に接続される。リセット部１５のトランジスタＭ２と転送部１２のトランジスタＭ１とが共にオン状態となることで、ＦＤ１４及び光電変換部１１の電荷が排出され、ＦＤ１４及び光電変換部１１の電圧がリセットされる。時刻ｔ２では、信号ＴＸがローレベルになり、転送部１２のトランジスタＭ１がオフ状態になる。また、信号ＦＤＲＳＴがローレベルになり、リセット部１５のトランジスタＭ２がオフ状態になる。

時刻ｔ３において、信号ＦＤＲＳＴがハイレベルになる。信号ＦＤＲＳＴがハイレベルになることで、リセット部１５のトランジスタＭ２がオン状態になり、ＦＤ１４の電荷がリセットされ、ＦＤ１４の電圧がリセット電圧になる。画素１０のリセット電圧に基づく信号、即ち画素１０のＦＤ１４の電荷をリセットした後の信号が、増幅部１６により信号線２０に出力される。リセット電圧に基づく信号は、ダーク信号（リセット信号）として、信号線２０を介してＡＤ変換部４０に入力される。また、時刻ｔ３では、ＡＤ変換部４０の比較部４１は、信号生成部８０からダーク信号の電圧よりも低い電圧の信号Ｒａｍｐが入力され、ハイレベルの信号ＣＭＰを出力する。

時刻ｔ４では、信号ＦＤＲＳＴがローレベルになり、リセット部１５がオフ状態になる。また、時刻ｔ４では、信号ＲＳＴがハイレベルになる。信号ＲＳＴがハイレベルになることで、読出部５０において、信号リセット部５３のトランジスタＭ７がオン状態になり、保持部５２の電荷がリセットされ、保持部５２がリセットされた状態となる。

時刻ｔ４から時刻ｔ５までの期間ΔＴ１では、信号Ｒａｍｐの電位（レベル）が時間の経過と共に増加する。比較部４１は、ダーク信号の電位と信号Ｒａｍｐの電位との比較を行う。比較部４１は、ダーク信号及び信号Ｒａｍｐの各々の電位の大小関係が変化するときに、信号ＣＭＰの信号レベルを反転させる。この場合、記憶部４２ａ１～４２ａ６において第１スイッチ部４３のトランジスタＭ５がオン状態からオフ状態となり、記憶部４２ａ１～４２ａ６の各々の容量Ｃ１は、カウンタ信号ｃｎｔ＜０＞～ｃｎｔ＜５＞によるカウント値をそれぞれ保持する。こうして、記憶部４２ａ１～４２ａ６では、画素のダーク信号に基づくデジタル信号が保持される。

時刻ｔ５において、信号ＲＳＴがローレベルになり、信号ＢＳＥＬ１がハイレベルになる。信号ＢＳＥＬ１がハイレベルになることで、読出部５０ａ１、５０ａ２の各々において、第２スイッチ部５１ａのトランジスタＭ６ａがオン状態となる。記憶部４２ａ１の容量Ｃ１と、読出部５０ａ１の保持部５２とが電気的に接続される。読出部５０ａ１の容量Ｃ２の電圧は、記憶部４２ａ１の容量Ｃ１から入力されるダーク信号のデジタル信号の電圧に応じた電圧となる。また、記憶部４２ａ４の容量Ｃ１と、読出部５０ａ２の保持部５２とが電気的に接続される。読出部５０ａ２の容量Ｃ２の電圧は、記憶部４２ａ４の容量Ｃ１から入力されるダーク信号のデジタル信号の電圧に応じた電圧となる。

また、時刻ｔ５では、信号ＧＳＥＬ１がハイレベルになる。信号ＧＳＥＬ１がハイレベルになることで、読出部５０ａ１において、出力部５５の選択部５７のトランジスタＭ９がオン状態になる。これにより、読出部５０ａ１の保持部５２に保持されたデジタル信号に基づく信号、即ち記憶部４２ａ１からのダーク信号のデジタル信号に基づく信号が、出力部５５により読出信号線６０に出力される。

次に、信号ＧＳＥＬ２がハイレベルになり、読出部５０ａ２において、出力部５５の選択部５７のトランジスタＭ９がオン状態になる。これにより、読出部５０ａ２の保持部５２に保持されたデジタル信号に基づく信号、即ち記憶部４２ａ４からのダーク信号のデジタル信号に基づく信号が、出力部５５により読出信号線６０に出力される。その後、信号ＲＳＴがハイレベルになることで、読出部５０ａ１、５０ａ２において、信号リセット部５３がオン状態になり、保持部５２の電圧がリセットされる。

時刻ｔ６において、信号ＢＳＥＬ２がハイレベルになる。信号ＢＳＥＬ２がハイレベルになることで、読出部５０ａ１、５０ａ２において、第２スイッチ部５１ｂがオン状態となる。また、時刻ｔ６では、信号ＧＳＥＬ１がハイレベルになり、読出部５０ａ１の選択部５７がオン状態になる。これにより、記憶部４２ａ２により保持されたダーク信号のデジタル信号に基づく信号が、出力部５５により読出信号線６０に出力される。次に、信号ＧＳＥＬ２がハイレベルになり、読出部５０ａ２の選択部５７がオン状態になる。これにより、記憶部４２ａ５により保持されたダーク信号のデジタル信号に基づく信号が、出力部５５により読出信号線６０に出力される。その後、信号ＲＳＴがハイレベルになり、保持部５２の電圧がリセットされる。

時刻ｔ７では、信号ＢＳＥＬ３がハイレベルになる。信号ＢＳＥＬ３がハイレベルになることで、読出部５０ａ１、５０ａ２において、第２スイッチ部５１ｃがオン状態となる。また、時刻ｔ７では、信号ＧＳＥＬ１がハイレベルになり、読出部５０ａ１の選択部５７がオン状態になる。これにより、記憶部４２ａ３により保持されたダーク信号のデジタル信号に基づく信号が、出力部５５により読出信号線６０に出力される。次に、信号ＧＳＥＬ２がハイレベルになり、読出部５０ａ２の選択部５７がオン状態になる。これにより、記憶部４２ａ６により保持されたダーク信号のデジタル信号に基づく信号が、出力部５５により読出信号線６０に出力される。その後、信号ＲＳＴがハイレベルになり、保持部５２の電圧がリセットされる。このように、図７に示す時刻ｔ５から時刻ｔ８までの期間では、複数ビットのデジタル信号に変換されたダーク信号の読み出しが行われる。

時刻ｔ９において、信号ＴＸがハイレベルになる。信号ＴＸがハイレベルになることで、画素１０において、転送部１２がオン状態になり、光電変換部１１で光電変換された電荷がＦＤ１４に転送される。画素１０の光電変換部１１で生成された電荷に基づく信号（光電変換信号）が、増幅部１６により信号線２０に出力される。光電変換信号は、信号線２０を介してＡＤ変換部４０に入力される。時刻ｔ１０では、信号ＴＸがローレベルになり、転送部１２がオフ状態になる。また、時刻ｔ１０では、信号ＲＳＴがハイレベルになり、読出部５０の保持部５２がリセットされた状態となる。

時刻ｔ１０から時刻ｔ１１までの期間ΔＴ２では、信号Ｒａｍｐの電位が時間の経過と共に増加する。比較部４１は、光電変換信号の電位と信号Ｒａｍｐの電位との比較を行う。比較部４１は、光電変換信号及び信号Ｒａｍｐの各々の電位の大小関係が変化するときに、信号ＣＭＰの信号レベルを反転させる。この場合、記憶部４２ａ１～４２ａ６において第１スイッチ部４３がオン状態からオフ状態となり、記憶部４２ａ１～４２ａ６の各々の容量Ｃ１は、カウンタ信号ｃｎｔ＜０＞～ｃｎｔ＜５＞によるカウント値をそれぞれ保持する。こうして、記憶部４２ａ１～４２ａ６では、画素の光電変換信号に基づくデジタル信号が保持される。

時刻ｔ１１において、信号ＲＳＴがローレベルになり、信号ＢＳＥＬ１がハイレベルになる。信号ＢＳＥＬ１がハイレベルになることで、読出部５０ａ１、５０ａ２において、第２スイッチ部５１ａがオン状態となる。この場合、読出部５０ａ１の容量Ｃ２の電圧は、記憶部４２ａ１の容量Ｃ１から入力される光電変換信号のデジタル信号の電圧に応じた電圧となる。読出部５０ａ２の容量Ｃ２の電圧は、記憶部４２ａ４の容量Ｃ１から入力される光電変換信号のデジタル信号の電圧に応じた電圧となる。

また、時刻ｔ１１では、信号ＧＳＥＬ１がハイレベルになり、読出部５０ａ１の選択部５７がオン状態になる。これにより、読出部５０ａ１の保持部５２に保持されたデジタル信号に基づく信号、即ち記憶部４２ａ１からの光電変換信号のデジタル信号に基づく信号が、出力部５５により読出信号線６０に出力される。次に、信号ＧＳＥＬ２がハイレベルになり、読出部５０ａ２の選択部５７がオン状態になる。これにより、読出部５０ａ２の保持部５２に保持されたデジタル信号に基づく信号、即ち記憶部４２ａ４からの光電変換信号のデジタル信号に基づく信号が、出力部５５により読出信号線６０に出力される。その後、信号ＲＳＴがハイレベルになることで、読出部５０ａ１、５０ａ２において、信号リセット部５３がオン状態になり、保持部５２の電圧がリセットされる。

時刻ｔ１２において、信号ＢＳＥＬ２がハイレベルになる。信号ＢＳＥＬ２がハイレベルになることで、読出部５０ａ１、５０ａ２において、第２スイッチ部５１ｂがオン状態となる。また、時刻ｔ１２では、信号ＧＳＥＬ１がハイレベルになり、読出部５０ａ１の選択部５７がオン状態になる。これにより、記憶部４２ａ２により保持された光電変換信号のデジタル信号に基づく信号が、出力部５５により読出信号線６０に出力される。次に、信号ＧＳＥＬ２がハイレベルになり、読出部５０ａ２の選択部５７がオン状態になる。これにより、記憶部４２ａ５により保持された光電変換信号のデジタル信号に基づく信号が、出力部５５により読出信号線６０に出力される。その後、信号ＲＳＴがハイレベルになり、保持部５２の電圧がリセットされる。

時刻ｔ１３では、信号ＢＳＥＬ３がハイレベルになる。信号ＢＳＥＬ３がハイレベルになることで、読出部５０ａ１、５０ａ２において、第２スイッチ部５１ｃがオン状態となる。また、時刻ｔ１３では、信号ＧＳＥＬ１がハイレベルになり、読出部５０ａ１の選択部５７がオン状態になる。これにより、記憶部４２ａ３により保持された光電変換信号のデジタル信号に基づく信号が、出力部５５により読出信号線６０に出力される。次に、信号ＧＳＥＬ２がハイレベルになり、読出部５０ａ２の選択部５７がオン状態になる。これにより、記憶部４２ａ６により保持された光電変換信号のデジタル信号に基づく信号が、出力部５５により読出信号線６０に出力される。その後、信号ＲＳＴがハイレベルになり、保持部５２の電圧がリセットされる。このように、図７に示す時刻ｔ１１から時刻ｔ１４までの期間では、複数ビットのデジタル信号に変換された光電変換信号の読み出しが行われる。

デジタル信号に変換されたダーク信号と光電変換信号は、読出信号線６０及びセンスアンプ６２を介して、信号処理部１００に順次出力される。信号処理部１００は、入力される画素の信号に対してＣＤＳ処理等の信号処理を行った後に、処理後の信号を制御部４に出力する。

上述した実施の形態によれば、次の作用効果が得られる。
（１）撮像素子３は、光を電荷に変換する光電変換部１１と、光電変換部１１で変換された電荷に基づく信号を基準信号と比較する比較部４１と、カウント結果に基づくデジタル信号を出力するカウント部７０と、比較部４１による比較結果に基づいて、カウント部７０から入力されるデジタル信号を出力する第１スイッチ部４３と、第１スイッチ部４３から出力されたデジタル信号を保持する容量Ｃ１と、容量Ｃ１に保持されたデジタル信号に基づく信号を読み出す読み出し部（読出部５０）と、を備える。このようにしたので、本実施の形態に係る撮像素子３は、第１スイッチ部４３を制御することにより、デジタル信号に変換された画素の信号を容量Ｃ１に保持させることができる。また、撮像素子３は、読み出し部５０を制御して、デジタル信号に変換された画素の信号を出力させることができる。

（２）本実施の形態では、容量Ｃ１によって、デジタル信号に変換された画素の信号の保持を行う。このため、ＳＲＡＭのように多数のトランジスタを用いた記憶部を設ける場合と比較して、ＡＤ変換部を小型化することができる。撮像素子３のチップ面積の増大を抑制することができる。

次のような変形も本発明の範囲内であり、変形例の一つ、もしくは複数を上述の実施形態と組み合わせることも可能である。

（変形例１）
撮像素子３は、光電変換信号用の記憶部４２及び読出部５０と、ダーク信号用の記憶部４２及び読出部５０とを有していてもよい。図８は、変形例１に係る撮像素子の一部の構成例を示す図である。図８に示す例では、１つのＡＤ変換部４０毎に、光電変換信号用の３つの記憶部４２ａ（４２ａ１～４２ａ３）及び読出部５０ａと、ダーク信号用の３つの記憶部４２ｂ（４２ｂ１～４２ｂ３）及び読出部５０ｂとが設けられる。

図８において、第３スイッチ部４５ａ（４５ａ１～４５ａ３）は、信号ＳＷ＿ＳＩＧにより制御されるトランジスタＭ１０ａにより構成される。第３スイッチ部４５ａは、カウント部７０と、光電変換信号用の記憶部４２ａの第１スイッチ部４３とを電気的に接続又は切断する。第３スイッチ部４５ｂ（４５ｂ１～４５ｂ３）は、信号ＳＷ＿ＤＡＲＫにより制御されるトランジスタＭ１０ｂにより構成される。第３スイッチ部４５ｂは、カウント部７０と、ダーク信号用の記憶部４２ｂの第１スイッチ部４３とを電気的に接続又は切断する。

読出制御部９０は、信号ＳＷ＿ＳＩＧ及び信号ＳＷ＿ＤＡＲＫにより、第３スイッチ部４５ａ及び第３スイッチ部４５ｂをオンオフ制御する。読出制御部９０は、第３スイッチ部４５ａ１～４５ａ３をオン状態とすることで、カウンタ信号ｃｎｔを光電変換信号用の記憶部４２ａ１～４２ａ３に出力させ、光電変換信号のＡＤ変換を行うことができる。また、読出制御部９０は、第３スイッチ部４５ｂ１～４５ｂ３をオン状態とすることで、カウンタ信号ｃｎｔをダーク信号用の記憶部４２ｂ１～４２ｂ３に出力させ、ダーク信号のＡＤ変換を行うことができる。

（変形例２）
上述した実施の形態および変形例では、信号増幅部５６が、ソースフォロワ回路の一部として機能するトランジスタＭ８により構成される例について説明した。しかし、信号増幅部５６は、バッファ回路であってもよい。例えば、信号増幅部５６は、図９に示すように、ＰＭＯＳトランジスタＭ８ａおよびＮＭＯＳトランジスタＭ８ｂにより構成されるＮＯＴ（ＩＮＶ）回路であってもよい。

（変形例３）
複数ビットのデジタル信号に変換された画素の信号を、複数の読出信号線６０に分けて読み出すようにしてもよい。例えば、図１０に示す例のように、読出部５０に対して、２つの読出信号線６０ａ、６０ｂを設けるようにしてもよい。図１０に示す電流源６１ａ及びセンスアンプ６２ａは、読出信号線６０ａに対して設けられる。電流源６１ｂ及びセンスアンプ６２ｂは、読出信号線６０ｂに対して設けられる。読出部５０ａ１から読出信号線６０ａへの信号読み出しと、読出部５０ａ２から読出信号線６０ｂへの信号読み出しとを同時に（並列に）行うことができる。本変形例に係る撮像素子３は、デジタル信号に変換された各画素の信号を高速に読み出すことが可能となる。

（変形例４）
図１１は、変形例４に係る撮像素子の一部の構成例を示す図である。撮像素子３では、読出部５０から画素の信号が出力される読出信号線６０ａに加えて、出力部６５及び読出信号線６０ｂが設けられる。電流源６１及びセンスアンプ６２は、読出信号線６０ｂに対して設けられる。出力部６５は、増幅部６６および選択部６７を有する。増幅部６６は、ゲートが読出信号線６０ａに接続されるトランジスタＭ１０から構成され、読出信号線６０ａに入力された画素の信号を増幅して出力する。

選択部６７は、信号Ｇ２ＳＥＬにより制御されるトランジスタＭ１１から構成され、増幅部６６と読出信号線６０ｂとを電気的に接続又は切断する。選択部６７のトランジスタＭ１１は、オン状態の場合に、増幅部６６からの信号を読出信号線６０ｂに出力する。本変形例では、読出部５０から出力される画素の信号は出力部６５を介してセンスアンプ６２に伝送されるため、画素の信号の遅延および信号レベルの低下が抑制される。これにより、撮像素子３は、各画素の信号を高速に読み出すことができる。

（変形例５）
上述した実施の形態では、撮像素子３が第１基板１１１と第２基板１１２とを積層して構成される例について説明した。しかし、第１基板１１１と第２基板１１２とは積層されていなくてもよい。なお、撮像素子３は、３つ以上の基板によって構成してもよいし、１つの基板によって構成してもよい。

（変形例６）
上述した実施の形態および変形例では、光電変換部としてフォトダイオードを用いる例について説明した。しかし、光電変換部として光電変換膜（有機光電膜）を用いるようにしてもよい。

（変形例７）
上述の実施の形態及び変形例で説明した撮像素子及び撮像装置は、カメラ、スマートフォン、タブレット、ＰＣに内蔵のカメラ、車載カメラ、無人航空機（ドローン、ラジコン機等）に搭載されるカメラ等に適用されてもよい。

上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。

１…撮像装置、３…撮像素子、１０…画素、１１…光電変換部、４０…ＡＤ変換部、４１…比較部、４２…記憶部、４３…第１スイッチ部、５０…読出部、５１…第２スイッチ部、５２…保持部、５３…リセット部、５５…出力部、７０…カウント部、８０…信号生成部、９０…読出制御部、１００…信号処理部

Claims (9)

1. 光を電荷に変換する光電変換部と、
   前記光電変換部で変換された電荷に基づく信号を基準信号と比較する比較部と、
   カウント結果に基づくデジタル信号を出力するカウント部と、
   前記比較部による比較結果に基づいて、前記カウント部から入力されるデジタル信号を出力する第１スイッチ部と、
   前記第１スイッチ部から出力されたデジタル信号を保持する容量と、
   前記容量に保持されたデジタル信号に基づく信号を読み出す読み出し部と、
   を備える撮像素子。
2. 請求項１に記載の撮像素子において、
   前記第１スイッチ部は、前記比較部による比較結果に基づいて、前記カウント部と前記容量との接続および切断を切り替える撮像素子。
3. 請求項１または請求項２に記載の撮像素子において、
   前記光電変換部は、複数設けられ、
   前記比較部と前記第１スイッチ部と前記容量とは、前記光電変換部毎に設けられる撮像素子。
4. 請求項１から請求項３までのいずれか一項に記載の撮像素子において、
   前記読み出し部は、前記デジタル信号を保持する保持部と、前記容量と前記保持部との接続および切断を切り替える第２スイッチ部と、前記保持部に保持された前記デジタル信号に基づく信号を出力する出力部とを有する撮像素子。
5. 請求項４に記載の撮像素子において、
   前記第１スイッチ部と前記第２スイッチ部とは、それぞれトランジスタである撮像素子。
6. 請求項５に記載の撮像素子において、
   前記容量は、前記第１スイッチ部および前記第２スイッチ部の少なくとも一方のトランジスタの電極に付加的に形成されている容量である撮像素子。
7. 請求項４から請求項６までのいずれか一項に記載の撮像素子において、
   前記読み出し部は、前記保持部に保持された前記デジタル信号をリセットするリセット部を有する撮像素子。
8. 請求項１から請求項７までのいずれか一項に記載の撮像素子において、
   前記光電変換部が設けられる第１基板と、
   前記比較部と前記第１スイッチ部と前記容量とが設けられる第２基板と、を有する撮像素子。
9. 請求項１から請求項８までのいずれか一項に記載の撮像素子を備える撮像装置。

Images