JP3107212B2 - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JP3107212B2 JP3107212B2 JP01264989A JP26498989A JP3107212B2 JP 3107212 B2 JP3107212 B2 JP 3107212B2 JP 01264989 A JP01264989 A JP 01264989A JP 26498989 A JP26498989 A JP 26498989A JP 3107212 B2 JP3107212 B2 JP 3107212B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- read
- shift
- signal
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、簡単な構成のシャッター機能をもつ固体
撮像素子に関する。
撮像素子に関する。
固体撮像素子は、従来の撮像管では不可能だったシャ
ッター機能を素子自体にもたせることが可能なため、幅
広い用途で用いられている。例えばMOS型撮像素子に代
表されるＸ−Ｙアドレス・タイプの固体撮像素子では、
リセット操作と読み出し操作のタイミングをずらして行
うことにより、35mmカメラの縦走りフォーカル・プレー
ン・シャッターと同様なシャッター機能を付加してい
る。
ッター機能を素子自体にもたせることが可能なため、幅
広い用途で用いられている。例えばMOS型撮像素子に代
表されるＸ−Ｙアドレス・タイプの固体撮像素子では、
リセット操作と読み出し操作のタイミングをずらして行
うことにより、35mmカメラの縦走りフォーカル・プレー
ン・シャッターと同様なシャッター機能を付加してい
る。
かかるシャッター機能動作の実現のために、従来は例
えば1987年テレビジョン学会全国大会予稿集４−７（75
〜76頁）に開示されているように、リセット操作用及び
読み出し操作用の垂直走査回路を２個別々に設ける方法
が用いられている。次に、この方法を第５図に基づいて
説明する。101は垂直走査回路、102は水平走査回路、10
3は副垂直走査回路、104は垂直ゲート線、105は水平ゲ
ート線、106−11,106−12,……106−32はフォトダイオ
ード、107は水平MOSトランジスタ、108は垂直MOSトラン
ジスタ、109は垂直スイッチMOSトランジスタ、110はセ
ンサリセットトランジスタ、111は水平信号線、112は出
力信号線、113はセンサリセット用ドレイン、OX−1,OX
−2,……は各垂直ゲート線104に付した符号、OY−1,OY
−2,……は各水平ゲート線105に対応する各読み出し水
平ラインに付した符号、OY−１′,OY−２′，……は各
水平ゲート線105に対応する各リセット水平ラインに付
した符号である。
えば1987年テレビジョン学会全国大会予稿集４−７（75
〜76頁）に開示されているように、リセット操作用及び
読み出し操作用の垂直走査回路を２個別々に設ける方法
が用いられている。次に、この方法を第５図に基づいて
説明する。101は垂直走査回路、102は水平走査回路、10
3は副垂直走査回路、104は垂直ゲート線、105は水平ゲ
ート線、106−11,106−12,……106−32はフォトダイオ
ード、107は水平MOSトランジスタ、108は垂直MOSトラン
ジスタ、109は垂直スイッチMOSトランジスタ、110はセ
ンサリセットトランジスタ、111は水平信号線、112は出
力信号線、113はセンサリセット用ドレイン、OX−1,OX
−2,……は各垂直ゲート線104に付した符号、OY−1,OY
−2,……は各水平ゲート線105に対応する各読み出し水
平ラインに付した符号、OY−１′,OY−２′，……は各
水平ゲート線105に対応する各リセット水平ラインに付
した符号である。
このように構成された固体撮像素子において、副垂直
走査回路103,センサリセットトランジスタ110を除いた
回路は、1986年テレビジョン学会全国大会予稿集３−８
（59〜60頁）で述べられているものとほぼ同じで、その
読み出し動作も同様であり、簡単に説明すると次のとお
りである。すなわち通常は、例えば1/60秒毎の垂直走査
回路101及び水平走査回路102からの各走査信号の走査に
より、垂直MOSトランジスタ108,水平MOSトランジスタ10
7,垂直スイッチMOSトランジスタ109を介して、各画素フ
ォトダイオード106−11,106−12,……106−32の画素信
号が、順次水平信号線111及び出力信号線112を経由して
読み出されるようになっている。
走査回路103,センサリセットトランジスタ110を除いた
回路は、1986年テレビジョン学会全国大会予稿集３−８
（59〜60頁）で述べられているものとほぼ同じで、その
読み出し動作も同様であり、簡単に説明すると次のとお
りである。すなわち通常は、例えば1/60秒毎の垂直走査
回路101及び水平走査回路102からの各走査信号の走査に
より、垂直MOSトランジスタ108,水平MOSトランジスタ10
7,垂直スイッチMOSトランジスタ109を介して、各画素フ
ォトダイオード106−11,106−12,……106−32の画素信
号が、順次水平信号線111及び出力信号線112を経由して
読み出されるようになっている。
次にセンサリセットトランジスタ110と副垂直走査回
路103との組み合わせ動作による固体撮像素子のシャッ
ター動作について説明する。副垂直走査回路103の垂直
走査用ゲート信号の位相が、垂直走査回路101の垂直走
査用ゲート信号よりｎライン分進んだ状態で動作してい
るとする。まず副垂直走査回路103により１番目のリセ
ット水平ラインOY−１′が選択され、垂直走査用ゲート
信号が送出されたとすると、水平走査回路102が各垂直
ゲート線OX−1,OX−2,……を順次走査するに従い、フォ
トダイオード106−11,106−12が順次読み出され、その
画素信号はセンサリセットトランジスタ110がONとなっ
ているのでセンサリセット用ドレイン113を通じてセン
サ外部へ吐き出され、第１ラインのフォトダイオード10
6−11,106−12がリセットされる。
路103との組み合わせ動作による固体撮像素子のシャッ
ター動作について説明する。副垂直走査回路103の垂直
走査用ゲート信号の位相が、垂直走査回路101の垂直走
査用ゲート信号よりｎライン分進んだ状態で動作してい
るとする。まず副垂直走査回路103により１番目のリセ
ット水平ラインOY−１′が選択され、垂直走査用ゲート
信号が送出されたとすると、水平走査回路102が各垂直
ゲート線OX−1,OX−2,……を順次走査するに従い、フォ
トダイオード106−11,106−12が順次読み出され、その
画素信号はセンサリセットトランジスタ110がONとなっ
ているのでセンサリセット用ドレイン113を通じてセン
サ外部へ吐き出され、第１ラインのフォトダイオード10
6−11,106−12がリセットされる。
次いでｎラインの周期分だけの時間が経過した後、今
度は垂直走査回路101により読み出し水平ラインOY−１
が選択されるので、フォトダイオード106−11,106−12
からの各画素信号が垂直スイッチMOSトランジスタ109,
出力信号線112を通じてセンサ外へ撮像信号として読み
出される。以上のような動作により、第１ラインのフォ
トダイオードはｎライン分の露光時間の後、言い換えれ
ばｎライン周期分のシャッター時間でシャッターが切ら
れた状態の撮像信号が読み出されることになる。
度は垂直走査回路101により読み出し水平ラインOY−１
が選択されるので、フォトダイオード106−11,106−12
からの各画素信号が垂直スイッチMOSトランジスタ109,
出力信号線112を通じてセンサ外へ撮像信号として読み
出される。以上のような動作により、第１ラインのフォ
トダイオードはｎライン分の露光時間の後、言い換えれ
ばｎライン周期分のシャッター時間でシャッターが切ら
れた状態の撮像信号が読み出されることになる。
この時の垂直走査回路101及び副垂直走査回路103の各
段から出力される走査パルスのタイミングを第６図に示
す。ここでφＶは垂直走査回路101,103を動作させるた
めに外部から供給される1H周期のクロックであり、OY−
1,OY−2,OY−３及びOY−１′,OY−２′,OY−３′は第５
図に示した垂直走査回路101及び副垂直走査回路103の各
段から各水平ラインに出力される垂直走査パルスを示し
ている。
段から出力される走査パルスのタイミングを第６図に示
す。ここでφＶは垂直走査回路101,103を動作させるた
めに外部から供給される1H周期のクロックであり、OY−
1,OY−2,OY−３及びOY−１′,OY−２′,OY−３′は第５
図に示した垂直走査回路101及び副垂直走査回路103の各
段から各水平ラインに出力される垂直走査パルスを示し
ている。
以上説明したように、MOS型をはじめとするいわゆる
Ｘ−Ｙアドレス型の固体撮像素子においては、外部より
設定した時間だけ位相のずれた垂直走査パルス列を実現
することにより、シャッター動作が可能となることにな
る。したがってシャッター動作のために、どのようにし
て位相のずれた垂直走査パルス列を実現するかが問題と
なる。
Ｘ−Ｙアドレス型の固体撮像素子においては、外部より
設定した時間だけ位相のずれた垂直走査パルス列を実現
することにより、シャッター動作が可能となることにな
る。したがってシャッター動作のために、どのようにし
て位相のずれた垂直走査パルス列を実現するかが問題と
なる。
また上記シャッター動作を可能とするための位相のず
れた垂直走査パルス列を実現する他の方法としては、特
開昭63−78679号に開示されるように、シフト・レジス
タの各ステージ毎にシフト・パルスのカウンタを設け、
シフト・パルスの通過をラッチしておく構成が知られて
いる。この構成の場合は、カウンタ又はラッチ部を走査
に先立ち全て初期状態に設定するための制御機構が必要
となる。
れた垂直走査パルス列を実現する他の方法としては、特
開昭63−78679号に開示されるように、シフト・レジス
タの各ステージ毎にシフト・パルスのカウンタを設け、
シフト・パルスの通過をラッチしておく構成が知られて
いる。この構成の場合は、カウンタ又はラッチ部を走査
に先立ち全て初期状態に設定するための制御機構が必要
となる。
しかしながら、従来の方式を用いてＸ−Ｙアドレス型
固体撮像素子に対して素子シャッター機能を実現しよう
とすると、次に述べる問題点が生じる。
固体撮像素子に対して素子シャッター機能を実現しよう
とすると、次に述べる問題点が生じる。
まず第５図に示したリセット操作用の垂直走査回路と
読み出し操作用の垂直走査回路の２つの垂直走査回路を
設けて、シャッター機能をもたせた場合の問題点につい
て説明する。この方式を用いた場合は、２つの垂直走査
回路とそれに係わる配線等は、第５図に示すように受光
部を挟んで対向する位置に配置せざるを得なくなる。こ
のためチップ面積が増大し、固体撮像素子のコストの低
廉化が困難となる。一方、特開昭63−78679号に示すよ
うに、必要な垂直走査回路の数は１つであるが、その各
ステージ毎にシフト・パルスのカウンタを設けシフト・
パルスの通過をラッチしておく構成を用いると、ラッチ
部もしくはカウンタ部を実現するためには複雑な回路構
成が必要となるので、やはりチップ面積が増大しセンサ
のコストの低廉化が困難となる。
読み出し操作用の垂直走査回路の２つの垂直走査回路を
設けて、シャッター機能をもたせた場合の問題点につい
て説明する。この方式を用いた場合は、２つの垂直走査
回路とそれに係わる配線等は、第５図に示すように受光
部を挟んで対向する位置に配置せざるを得なくなる。こ
のためチップ面積が増大し、固体撮像素子のコストの低
廉化が困難となる。一方、特開昭63−78679号に示すよ
うに、必要な垂直走査回路の数は１つであるが、その各
ステージ毎にシフト・パルスのカウンタを設けシフト・
パルスの通過をラッチしておく構成を用いると、ラッチ
部もしくはカウンタ部を実現するためには複雑な回路構
成が必要となるので、やはりチップ面積が増大しセンサ
のコストの低廉化が困難となる。
本発明は、従来のシャッター機能を備えたＸ−Ｙアド
レス型固体撮像素子における上記問題点を解決するため
になされたもので、チップ面積の増大する割合を著しく
少なくしコストの低廉化が容易なシャッター機能を有す
る固体撮像素子を提供することを目的とする。
レス型固体撮像素子における上記問題点を解決するため
になされたもので、チップ面積の増大する割合を著しく
少なくしコストの低廉化が容易なシャッター機能を有す
る固体撮像素子を提供することを目的とする。
上記問題点を解決するために、本発明は、光電変換素
子を２次元に配列してなる画素アレーと、該画素アレー
の各画素の蓄積信号を順次アドレスして読み出すための
水平及び垂直走査回路と、信号読み出し部を備えた固体
撮像素子において、前記垂直走査回路を、１水平走査期
間の複数倍のパルス幅を有し、該パルス幅を露光時間と
するパルスを入力とし、該パルスを順次シフトしてシフ
トパルスを出力させるシフトレジスタ手段と、前記シフ
トパルスの立ち上がり及び立ち下がりに同期して対応す
る画素行を選択し、各選択時点においてそれぞれ信号の
読み出し並びに蓄積された信号の排出動作を行う読み出
し排出制御手段とから構成すること、又は１水平走査期
間のパルス幅をもつ第１のパルスと、１水平走査期間の
複数倍のパルス幅をもつ第２のパルスとを位相差を有し
て複合し、該位相差を露光時間とする複合パルスを入力
とし、該パルスを順次シフトしてシフトパルスを出力さ
せるシフトレジスタ手段と、前記第１及び第２のパルス
に同期して対応する画素行を選択し、各選択時点におい
てそれぞれ信号の読み出し並びに蓄積された信号の排出
動作を行う読み出し排出制御手段とから構成することを
特徴とするものである。
子を２次元に配列してなる画素アレーと、該画素アレー
の各画素の蓄積信号を順次アドレスして読み出すための
水平及び垂直走査回路と、信号読み出し部を備えた固体
撮像素子において、前記垂直走査回路を、１水平走査期
間の複数倍のパルス幅を有し、該パルス幅を露光時間と
するパルスを入力とし、該パルスを順次シフトしてシフ
トパルスを出力させるシフトレジスタ手段と、前記シフ
トパルスの立ち上がり及び立ち下がりに同期して対応す
る画素行を選択し、各選択時点においてそれぞれ信号の
読み出し並びに蓄積された信号の排出動作を行う読み出
し排出制御手段とから構成すること、又は１水平走査期
間のパルス幅をもつ第１のパルスと、１水平走査期間の
複数倍のパルス幅をもつ第２のパルスとを位相差を有し
て複合し、該位相差を露光時間とする複合パルスを入力
とし、該パルスを順次シフトしてシフトパルスを出力さ
せるシフトレジスタ手段と、前記第１及び第２のパルス
に同期して対応する画素行を選択し、各選択時点におい
てそれぞれ信号の読み出し並びに蓄積された信号の排出
動作を行う読み出し排出制御手段とから構成することを
特徴とするものである。
このように構成することにより、シフトレジスタ手段
内をシフトする１水平走査期間の複数倍のパルス幅を有
するシフトパルスの立ち上がり及び立ち下がりに同期し
て、あるいはシフトレジスタ手段内をシフトする複合パ
ルスを構成する１水平走査期間のパルス幅をもつ第１の
パルスと１水平走査期間の複数倍のパルス幅をもつ第２
のパルスに同期して対応する画素行が選択され、各選択
時点においてそれぞれ蓄積された信号の排出動作並びに
信号の読み出し動作が行われる。これにより複数の垂直
走査回路や複雑な回路構成を必要とせず、チップ面積の
増大する割合を低減し、コストの低廉化を計ったシャッ
ター機能を有する固体撮像素子を容易に実現することが
可能となる。
内をシフトする１水平走査期間の複数倍のパルス幅を有
するシフトパルスの立ち上がり及び立ち下がりに同期し
て、あるいはシフトレジスタ手段内をシフトする複合パ
ルスを構成する１水平走査期間のパルス幅をもつ第１の
パルスと１水平走査期間の複数倍のパルス幅をもつ第２
のパルスに同期して対応する画素行が選択され、各選択
時点においてそれぞれ蓄積された信号の排出動作並びに
信号の読み出し動作が行われる。これにより複数の垂直
走査回路や複雑な回路構成を必要とせず、チップ面積の
増大する割合を低減し、コストの低廉化を計ったシャッ
ター機能を有する固体撮像素子を容易に実現することが
可能となる。
以下、実施例について説明する。第１図は、本発明に
係るシャッター機能を有するＸ−Ｙアドレス型固体撮像
素子の第１実施例の主要部である垂直走査回路の構成を
示す回路構成図である。また第２図は、第１図の垂直走
査回路の動作を説明するためのパルスタイミングを示し
ている。第１図において、１は垂直走査回路内の垂直シ
フトレジスタで、該垂直シフトレジスタ１は水平走査期
間を１周期とし外部より供給される駆動パルスφＶによ
り、パルス列をシフトする機能を有している。この垂直
走査回路において、駆動パルスφＶの複数周期分の高レ
ベル期間をもつシフトパルスを垂直シフトレジスタ１中
でシフト動作させると、該垂直シフトレジスタ１の各段
１−（ｎ−１）,1−（ｎ）,1−（ｎ＋１），……の出力
２−（ｎ−１）,2−（ｎ）,2−（ｎ＋１），……には、
第２図において、それぞれφn-1,φn,φn+1,……で示さ
れる走査パルスが出力される。
係るシャッター機能を有するＸ−Ｙアドレス型固体撮像
素子の第１実施例の主要部である垂直走査回路の構成を
示す回路構成図である。また第２図は、第１図の垂直走
査回路の動作を説明するためのパルスタイミングを示し
ている。第１図において、１は垂直走査回路内の垂直シ
フトレジスタで、該垂直シフトレジスタ１は水平走査期
間を１周期とし外部より供給される駆動パルスφＶによ
り、パルス列をシフトする機能を有している。この垂直
走査回路において、駆動パルスφＶの複数周期分の高レ
ベル期間をもつシフトパルスを垂直シフトレジスタ１中
でシフト動作させると、該垂直シフトレジスタ１の各段
１−（ｎ−１）,1−（ｎ）,1−（ｎ＋１），……の出力
２−（ｎ−１）,2−（ｎ）,2−（ｎ＋１），……には、
第２図において、それぞれφn-1,φn,φn+1,……で示さ
れる走査パルスが出力される。
そして垂直シフトレジスタ１の第ｎ段目の出力２−
（ｎ）は、第ｎ段目のシャッターリセット信号発生用の
Ｎ−チャネルトランジスタ３−（ｎ）のソースと、第ｎ
＋１段目のシャッターリセット信号発生用のＮ−チャネ
ルトランジスタ３−（ｎ＋１）のゲートと、及び第ｎ段
目の読み出し信号発生用のＰ−チャネルトランジスタ４
−（ｎ）のソースに接続され、一方、第ｎ段目のシャッ
ターリセット信号発生用のＮ−チャネルトランジスタ３
−（ｎ）のゲートは、垂直シフトレジスタ１の第ｎ−１
段目の出力２−（ｎ−１）に接続されている。
（ｎ）は、第ｎ段目のシャッターリセット信号発生用の
Ｎ−チャネルトランジスタ３−（ｎ）のソースと、第ｎ
＋１段目のシャッターリセット信号発生用のＮ−チャネ
ルトランジスタ３−（ｎ＋１）のゲートと、及び第ｎ段
目の読み出し信号発生用のＰ−チャネルトランジスタ４
−（ｎ）のソースに接続され、一方、第ｎ段目のシャッ
ターリセット信号発生用のＮ−チャネルトランジスタ３
−（ｎ）のゲートは、垂直シフトレジスタ１の第ｎ−１
段目の出力２−（ｎ−１）に接続されている。
第ｎ段目のシャッターリセット信号発生用のＮ−チャ
ネルトランジスタ３−（ｎ）のドレインは負荷容量５−
（ｎ）に接続されている。ここで負荷容量５−（ｎ）
は、第５図に示したように、垂直走査回路の各出力が接
続される受光部のゲート選択線等の負荷をまとめて表し
たものである。第ｎ段目の読み出し信号発生用のＰ−チ
ャネルトランジスタ４−（ｎ）のドレインは負荷容量６
−（ｎ）に接続されている。ここで負荷容量６−（ｎ）
は負荷容量５−（ｎ）と同様、第５図に示したように、
垂直走査回路の各出力が接続される受光部のゲート選択
線等の負荷をまとめて表したものである。
ネルトランジスタ３−（ｎ）のドレインは負荷容量５−
（ｎ）に接続されている。ここで負荷容量５−（ｎ）
は、第５図に示したように、垂直走査回路の各出力が接
続される受光部のゲート選択線等の負荷をまとめて表し
たものである。第ｎ段目の読み出し信号発生用のＰ−チ
ャネルトランジスタ４−（ｎ）のドレインは負荷容量６
−（ｎ）に接続されている。ここで負荷容量６−（ｎ）
は負荷容量５−（ｎ）と同様、第５図に示したように、
垂直走査回路の各出力が接続される受光部のゲート選択
線等の負荷をまとめて表したものである。
次に、このように構成した垂直走査回路の動作につい
て説明する。まず垂直走査回路の第ｎ段目の出力に注目
して説明する。第２図に示すように、第ｎ−１段目の垂
直シフトレジスタ１の出力２−（ｎ−１）のパルスφ
n-1が、時刻t1において高レベルとなると、第ｎ段目の
シャッターリセット信号発生用のＮ−チャネルトランジ
スタ３−（ｎ）はON状態となり、このときの第ｎ段目の
垂直シフトレジスタ１の出力２−（ｎ）であるパルスφ
ｎの低レベルを、ドレイン出力線７−（ｎ）に出力す
る。次に時刻t2になると、第ｎ段目の垂直シフトレジス
タ１の出力２−（ｎ）であるパルスφｎが高レベルとな
り、一方、第ｎ−１段目の垂直シフトレジスタ１の出力
２−（ｎ−１）であるパルスφn-1は高レベルであり、
第ｎ段目のシャッターリセット信号発生用のＮ−チャネ
ルトランジスタ３−（ｎ）はON状態のままなので、ドレ
イン出力線７−（ｎ）には高レベルが出力される。
て説明する。まず垂直走査回路の第ｎ段目の出力に注目
して説明する。第２図に示すように、第ｎ−１段目の垂
直シフトレジスタ１の出力２−（ｎ−１）のパルスφ
n-1が、時刻t1において高レベルとなると、第ｎ段目の
シャッターリセット信号発生用のＮ−チャネルトランジ
スタ３−（ｎ）はON状態となり、このときの第ｎ段目の
垂直シフトレジスタ１の出力２−（ｎ）であるパルスφ
ｎの低レベルを、ドレイン出力線７−（ｎ）に出力す
る。次に時刻t2になると、第ｎ段目の垂直シフトレジス
タ１の出力２−（ｎ）であるパルスφｎが高レベルとな
り、一方、第ｎ−１段目の垂直シフトレジスタ１の出力
２−（ｎ−１）であるパルスφn-1は高レベルであり、
第ｎ段目のシャッターリセット信号発生用のＮ−チャネ
ルトランジスタ３−（ｎ）はON状態のままなので、ドレ
イン出力線７−（ｎ）には高レベルが出力される。
時刻t4で第ｎ−１段目の垂直シフトレジスタ１の出力
２−（ｎ−１）であるパルスφn-1が高レベルから低レ
ベルに遷移するため、第ｎ段目のシャッターリセット信
号発生用のＮ−チャネルトランジスタ３−（ｎ）はOFF
状態となるので、以後、第ｎ−１段目の垂直シフトレジ
スタ１の出力２−（ｎ−１）であるパルスφn-1が低レ
ベルから高レベルに遷移するまで、ドレイン出力線７−
（ｎ）は高レベルに保持される。このようにしてドレイ
ン出力線７−（ｎ）からは、第２図に示すシャッターリ
セットパルスφｎ・RSTが出力される。また同様にし
て、ドレイン出力線７−（ｎ＋１）からは駆動パルスφ
ｎの１周期分遅れてシャッターリセットパルスφ
ｎ＋１・RSTが出力される。
２−（ｎ−１）であるパルスφn-1が高レベルから低レ
ベルに遷移するため、第ｎ段目のシャッターリセット信
号発生用のＮ−チャネルトランジスタ３−（ｎ）はOFF
状態となるので、以後、第ｎ−１段目の垂直シフトレジ
スタ１の出力２−（ｎ−１）であるパルスφn-1が低レ
ベルから高レベルに遷移するまで、ドレイン出力線７−
（ｎ）は高レベルに保持される。このようにしてドレイ
ン出力線７−（ｎ）からは、第２図に示すシャッターリ
セットパルスφｎ・RSTが出力される。また同様にし
て、ドレイン出力線７−（ｎ＋１）からは駆動パルスφ
ｎの１周期分遅れてシャッターリセットパルスφ
ｎ＋１・RSTが出力される。
次に第ｎ−１段目の垂直シフトレジスタ１の出力２−
（ｎ−１）であるパルスφn-1が時刻t4に低レベルとな
ると、第ｎ段目の読み出し信号発生用のＰ−チャネルト
ランジスタ４−（ｎ）はON状態となり、このときの第ｎ
段目の垂直シフトレジスタ１の出力２−（ｎ）であるパ
ルスφｎの高レベルをドレイン出力線８−（ｎ）に出力
する。時刻t5になると第ｎ段目の垂直シフトレジスタ１
の出力２−（ｎ）であるパルスφｎが低レベルとなり、
一方、第ｎ−１段目の垂直シフトレジスタ１の出力２−
（ｎ−１）であるパルスφn-1は低レベルであり、第ｎ
段目の読み出し信号発生用のＰ−チャネルトランジスタ
４−（ｎ）はON状態のままなので、ドレイン出力線８−
（ｎ）には低レベルが出力される。次のサイクルの時刻
t1で第ｎ−１段目の垂直シフトレジスタ１の出力２−
（ｎ−１）であるパルスφn-1が低レベルから高レベル
に遷移するため、第ｎ段目の読み出し信号発生用のＰ−
チャネルトランジスタ４−（ｎ）はOFF状態となるの
で、以後、次の垂直走査において、第ｎ−１段目の垂直
シフトレジスタ１の出力２−（ｎ−１）であるパルスφ
n-1が、高レベルから低レベルに遷移する時刻t4まで、
ドレイン出力線８−（ｎ）は低レベルに保持される。こ
れによりドレイン出力線８−（ｎ）からは、第２図に示
す読み出しパルスφｎ・SENSが出力される。また同様に
して、ドレイン出力線８−（ｎ＋１）からは駆動パルス
φＶの１周期分遅れて読み出しパルスφｎ＋１・SENSが
出力される。
（ｎ−１）であるパルスφn-1が時刻t4に低レベルとな
ると、第ｎ段目の読み出し信号発生用のＰ−チャネルト
ランジスタ４−（ｎ）はON状態となり、このときの第ｎ
段目の垂直シフトレジスタ１の出力２−（ｎ）であるパ
ルスφｎの高レベルをドレイン出力線８−（ｎ）に出力
する。時刻t5になると第ｎ段目の垂直シフトレジスタ１
の出力２−（ｎ）であるパルスφｎが低レベルとなり、
一方、第ｎ−１段目の垂直シフトレジスタ１の出力２−
（ｎ−１）であるパルスφn-1は低レベルであり、第ｎ
段目の読み出し信号発生用のＰ−チャネルトランジスタ
４−（ｎ）はON状態のままなので、ドレイン出力線８−
（ｎ）には低レベルが出力される。次のサイクルの時刻
t1で第ｎ−１段目の垂直シフトレジスタ１の出力２−
（ｎ−１）であるパルスφn-1が低レベルから高レベル
に遷移するため、第ｎ段目の読み出し信号発生用のＰ−
チャネルトランジスタ４−（ｎ）はOFF状態となるの
で、以後、次の垂直走査において、第ｎ−１段目の垂直
シフトレジスタ１の出力２−（ｎ−１）であるパルスφ
n-1が、高レベルから低レベルに遷移する時刻t4まで、
ドレイン出力線８−（ｎ）は低レベルに保持される。こ
れによりドレイン出力線８−（ｎ）からは、第２図に示
す読み出しパルスφｎ・SENSが出力される。また同様に
して、ドレイン出力線８−（ｎ＋１）からは駆動パルス
φＶの１周期分遅れて読み出しパルスφｎ＋１・SENSが
出力される。
以上説明したように、第１図に示した構成によれば、
複数の水平走査期間にわたり高レベルであり、その他の
期間低レベルであるパルスを、垂直走査回路内の垂直シ
フトレジスタでシフトさせることにより、垂直走査回路
の各段毎に低レベル時に、対応するラインをリセットさ
せるシャッターリセットパルスと、該パルスよりもシフ
トパルスの高レベル期間に相当する位相差を有し、各段
毎に高レベル時に、対応するラインに対して読み出し動
作を行う読み出しパルスが順次発生されることになる。
ここでシャッターによる露光時間は、シフトパルスの高
レベル期間に相当する時間となる。
複数の水平走査期間にわたり高レベルであり、その他の
期間低レベルであるパルスを、垂直走査回路内の垂直シ
フトレジスタでシフトさせることにより、垂直走査回路
の各段毎に低レベル時に、対応するラインをリセットさ
せるシャッターリセットパルスと、該パルスよりもシフ
トパルスの高レベル期間に相当する位相差を有し、各段
毎に高レベル時に、対応するラインに対して読み出し動
作を行う読み出しパルスが順次発生されることになる。
ここでシャッターによる露光時間は、シフトパルスの高
レベル期間に相当する時間となる。
上記第１の実施例の説明においては、シフトパルスが
低レベルから高レベルに遷移するタイミングをシャッタ
ーリセットタイミングとし、またシフトパルスが高レベ
ルから低レベルに遷移するタイミングが読み出しタイミ
ングとし、シフトパルスが高レベルの期間を露光時間と
して説明したが、勿論シフトパルスの低レベルの期間を
露光時間とし、シフトパルスが高レベルから低レベルに
遷移するタイミングをシャッターリセットタイミングと
して、またシフトパルスが低レベルから高レベルに遷移
するタイミングを読み出しタイミングとして用いるよう
に構成することも可能なことは明らかである。
低レベルから高レベルに遷移するタイミングをシャッタ
ーリセットタイミングとし、またシフトパルスが高レベ
ルから低レベルに遷移するタイミングが読み出しタイミ
ングとし、シフトパルスが高レベルの期間を露光時間と
して説明したが、勿論シフトパルスの低レベルの期間を
露光時間とし、シフトパルスが高レベルから低レベルに
遷移するタイミングをシャッターリセットタイミングと
して、またシフトパルスが低レベルから高レベルに遷移
するタイミングを読み出しタイミングとして用いるよう
に構成することも可能なことは明らかである。
第３図は、本発明の第２実施例の回路構成図であり、
第４図は、第２実施例の回路動作を説明するためのパル
スタイミング図である。第３図において、10は垂直走査
回路内に設けられた垂直シフトレジスタで、該垂直シフ
トレジスタ10は水平走査期間を１周期とし外部より供給
されるパルスφＶによりパルス列をシフトする機能を有
している。垂直走査回路において、駆動パルスφＶの１
周期分の高レベル期間と、この高レベル期間とはある位
相差を有し駆動パルスφＶの２周期分の高レベル期間を
もつシフトパルスを、シフトレジスタ10中をシフト動作
させると、該シフトレジスタ10の各段10−（ｎ−１）,1
0−（ｎ）,10−（ｎ＋１），……の出力11−（ｎ−
１）,11−（ｎ）,11−（ｎ＋１），……には、それぞれ
第４図においてφn-1,φn,φn+1,……で示される走査パ
ルスが出力されるようになっている。
第４図は、第２実施例の回路動作を説明するためのパル
スタイミング図である。第３図において、10は垂直走査
回路内に設けられた垂直シフトレジスタで、該垂直シフ
トレジスタ10は水平走査期間を１周期とし外部より供給
されるパルスφＶによりパルス列をシフトする機能を有
している。垂直走査回路において、駆動パルスφＶの１
周期分の高レベル期間と、この高レベル期間とはある位
相差を有し駆動パルスφＶの２周期分の高レベル期間を
もつシフトパルスを、シフトレジスタ10中をシフト動作
させると、該シフトレジスタ10の各段10−（ｎ−１）,1
0−（ｎ）,10−（ｎ＋１），……の出力11−（ｎ−
１）,11−（ｎ）,11−（ｎ＋１），……には、それぞれ
第４図においてφn-1,φn,φn+1,……で示される走査パ
ルスが出力されるようになっている。
そしてシフトレジスタ10の第ｎ段目の出力11−（ｎ）
であるパルスφｎは、第ｎ段目のインバータ12−（ｎ）
の入力端子、第ｎ−１段目の読み出し信号を発生する３
入力NOR13−（ｎ−１）の第３の入力端子、第ｎ＋１段
目の読み出し信号を発生する３入力NOR13−（ｎ＋１）
の第１の入力端子に入力されるようになっている。また
シフトレジスタ10の第ｎ段目の出力11−（ｎ）を反転し
た信号出力となる第ｎ段目のインバータ12−（ｎ）の出
力端子は、第ｎ段目のシャッターリセット信号を発生す
る２入力NOR14−（ｎ）の第２の入力端子、第ｎ＋１段
目のシャッターリセット信号を発生する２入力NOR14−
（ｎ＋１）の第１の入力端子、及び第ｎ段目の読み出し
信号を発生する３入力NOR13−（ｎ）の第２の入力端子
に接続されている。また第ｎ−１段目の出力11−（ｎ−
１）、第ｎ−１段目のインバータ12−（ｎ−１）の出
力、及び第ｎ＋１段目の出力11−（ｎ＋１）、第ｎ＋１
段目のインバータ12−（ｎ＋１）の出力等は、第ｎ段目
の出力11−（ｎ）、第ｎ段目のインバータ12−（ｎ）の
出力と同様に接続されている。
であるパルスφｎは、第ｎ段目のインバータ12−（ｎ）
の入力端子、第ｎ−１段目の読み出し信号を発生する３
入力NOR13−（ｎ−１）の第３の入力端子、第ｎ＋１段
目の読み出し信号を発生する３入力NOR13−（ｎ＋１）
の第１の入力端子に入力されるようになっている。また
シフトレジスタ10の第ｎ段目の出力11−（ｎ）を反転し
た信号出力となる第ｎ段目のインバータ12−（ｎ）の出
力端子は、第ｎ段目のシャッターリセット信号を発生す
る２入力NOR14−（ｎ）の第２の入力端子、第ｎ＋１段
目のシャッターリセット信号を発生する２入力NOR14−
（ｎ＋１）の第１の入力端子、及び第ｎ段目の読み出し
信号を発生する３入力NOR13−（ｎ）の第２の入力端子
に接続されている。また第ｎ−１段目の出力11−（ｎ−
１）、第ｎ−１段目のインバータ12−（ｎ−１）の出
力、及び第ｎ＋１段目の出力11−（ｎ＋１）、第ｎ＋１
段目のインバータ12−（ｎ＋１）の出力等は、第ｎ段目
の出力11−（ｎ）、第ｎ段目のインバータ12−（ｎ）の
出力と同様に接続されている。
次にこのように構成された第２実施例の垂直走査回路
の動作を、垂直走査回路の第ｎ段目の出力に注目して説
明する。まず垂直シフトレジスタ10中をクロックφＶの
２周期分の高レベルを有するシフトパルスがシフトして
きた場合を説明する。垂直シフトレジスタ10の第ｎ段目
の出力11−（ｎ）が、時刻t2において低レベルから高レ
ベルに遷移すると、２入力NOR14−（ｎ）の２入力端子
は全て低レベルとなるので、２入力NOR14−（ｎ）は第
４図に示すように、高レベルのシャッターリセットパル
スφｎ・RSTを発生する。時刻t3においては第ｎ−１段
目の出力11−（ｎ−１）が高レベルから低レベルに遷移
するので、シャッターリセット信号を発生する２入力NO
R14−（ｎ）の出力は低レベルとなる。
の動作を、垂直走査回路の第ｎ段目の出力に注目して説
明する。まず垂直シフトレジスタ10中をクロックφＶの
２周期分の高レベルを有するシフトパルスがシフトして
きた場合を説明する。垂直シフトレジスタ10の第ｎ段目
の出力11−（ｎ）が、時刻t2において低レベルから高レ
ベルに遷移すると、２入力NOR14−（ｎ）の２入力端子
は全て低レベルとなるので、２入力NOR14−（ｎ）は第
４図に示すように、高レベルのシャッターリセットパル
スφｎ・RSTを発生する。時刻t3においては第ｎ−１段
目の出力11−（ｎ−１）が高レベルから低レベルに遷移
するので、シャッターリセット信号を発生する２入力NO
R14−（ｎ）の出力は低レベルとなる。
次に垂直シフトレジスタ10中をクロックφＶの１周期
分の高レベルを有するシフトパルスがシフトしてきた場
合を説明する。時刻t8において第ｎ段目の読み出し信号
を発生する３入力NOR13−（ｎ）の３入力端子は全て低
レベルとなるので、３入力NOR13−（ｎ）は第４図に示
すように、高レベルの読み出し信号φｎ・SENSを発生す
る。また時刻t9においては、シフトパルスがシフトし、
３入力NOR13−（ｎ）の３入力端子のうち２つの入力端
子が高レベルとなるので、第ｎ段目の読み出し信号を発
生する３入力NOR13−（ｎ）の出力は低レベルとなる。
以下同様にして、第ｎ＋１段目のシャッターリセット信
号を発生する２入力NOR14−（ｎ＋１）の出力側から
は、シャッターリセット信号φｎ＋１・RSTが出力さ
れ、また第ｎ＋１段目の読み出し信号を発生する３入力
NOR13−（ｎ＋１）の出力側からは、読み出し信号φ
ｎ＋１・SENSが出力される。
分の高レベルを有するシフトパルスがシフトしてきた場
合を説明する。時刻t8において第ｎ段目の読み出し信号
を発生する３入力NOR13−（ｎ）の３入力端子は全て低
レベルとなるので、３入力NOR13−（ｎ）は第４図に示
すように、高レベルの読み出し信号φｎ・SENSを発生す
る。また時刻t9においては、シフトパルスがシフトし、
３入力NOR13−（ｎ）の３入力端子のうち２つの入力端
子が高レベルとなるので、第ｎ段目の読み出し信号を発
生する３入力NOR13−（ｎ）の出力は低レベルとなる。
以下同様にして、第ｎ＋１段目のシャッターリセット信
号を発生する２入力NOR14−（ｎ＋１）の出力側から
は、シャッターリセット信号φｎ＋１・RSTが出力さ
れ、また第ｎ＋１段目の読み出し信号を発生する３入力
NOR13−（ｎ＋１）の出力側からは、読み出し信号φ
ｎ＋１・SENSが出力される。
以上説明したように、第３図に示した第２実施例によ
れば、高レベルである期間の異なる複数のパルスを合成
したパルスを、シフトパルスとして垂直走査回路内のシ
フトレジスタでシフトさせることにより、垂直走査回路
の各段毎に高レベル時に、対応するラインをリセットさ
せるシャッターリセットパルスと、該パルスから一定の
位相差を有し高レベル時に、対応するラインを読み出す
読み出しパルスとが順次発生されることになる。ここで
シャッターによる露光時間は、シフトパルス中の高レベ
ルの長さの異なるパルス間の位相差に相当する時間とな
る。
れば、高レベルである期間の異なる複数のパルスを合成
したパルスを、シフトパルスとして垂直走査回路内のシ
フトレジスタでシフトさせることにより、垂直走査回路
の各段毎に高レベル時に、対応するラインをリセットさ
せるシャッターリセットパルスと、該パルスから一定の
位相差を有し高レベル時に、対応するラインを読み出す
読み出しパルスとが順次発生されることになる。ここで
シャッターによる露光時間は、シフトパルス中の高レベ
ルの長さの異なるパルス間の位相差に相当する時間とな
る。
なお上記第２の実施例の説明においては、シフトパル
スのうち水平走査期間の２周期分高レベルである期間を
シャッターリセットタイミングとして、また水平走査期
間の１周期分高レベルである期間を読み出しタイミング
として説明したが、勿論低レベルの部分を各情報の伝達
に使うことも可能であるし、またパルスの期間も２周期
分と１周期分に限定されず、他の組み合わせも可能なこ
とは明らかである。
スのうち水平走査期間の２周期分高レベルである期間を
シャッターリセットタイミングとして、また水平走査期
間の１周期分高レベルである期間を読み出しタイミング
として説明したが、勿論低レベルの部分を各情報の伝達
に使うことも可能であるし、またパルスの期間も２周期
分と１周期分に限定されず、他の組み合わせも可能なこ
とは明らかである。
以上実施例に基づいて説明したように、本発明によれ
ば、垂直走査回路を構成するシフトレジスタ手段内をシ
フトする１水平走査期間の複数倍のパルス幅を有するシ
フトパルスの立ち上がり及び立ち下がりに同期して、あ
るいはシフトレジスタ手段内をシフトする複合パルスを
構成する１水平走査期間のパルス幅をもつ第１のパルス
と１水平走査期間の複数倍のパルス幅をもつ第２のパル
スに同期して対応する画素行を選択し、各選択時点にお
いて、信号の読み出し並びに蓄積された信号の排出動作
を行うように構成したので、簡単な構成でチップ面積を
低減しコストを低廉化したシャッター機能を備えた固体
撮像素子を提供することができる。
ば、垂直走査回路を構成するシフトレジスタ手段内をシ
フトする１水平走査期間の複数倍のパルス幅を有するシ
フトパルスの立ち上がり及び立ち下がりに同期して、あ
るいはシフトレジスタ手段内をシフトする複合パルスを
構成する１水平走査期間のパルス幅をもつ第１のパルス
と１水平走査期間の複数倍のパルス幅をもつ第２のパル
スに同期して対応する画素行を選択し、各選択時点にお
いて、信号の読み出し並びに蓄積された信号の排出動作
を行うように構成したので、簡単な構成でチップ面積を
低減しコストを低廉化したシャッター機能を備えた固体
撮像素子を提供することができる。
第１図は、本発明に係る固体撮像素子の第１実施例の主
要部を示す回路構成図、第２図は、第１実施例の動作を
説明するためのパルスタイミングを示す図、第３図は、
本発明の第２実施例の主要部を示す回路構成図、第４図
は、第２実施例の動作を説明するためのパルスタイミン
グを示す図、第５図は、従来のシャッター機能を有する
固体撮像素子の構成例を示す回路構成図、第６図は、そ
の動作を説明するためのパルスタイミングを示す図であ
る。 図において、１は垂直シフトレジスタ、３−（ｎ−
１）,3−（ｎ）,3−（ｎ＋１），……はシャッターリセ
ット信号発生用Ｎ−チャネルトランジスタ、４−（ｎ−
１）,4−（ｎ）,4−（ｎ＋１），……は読み出し信号発
生用Ｐ−チャネルトランジスタ、５−（ｎ−１）,5−
（ｎ）,5−（ｎ＋１），……,6−（ｎ−１）,6−
（ｎ）,6−（ｎ＋１），……は負荷容量、７−（ｎ−
１）,7−（ｎ）,7−（ｎ＋１），……,8−（ｎ−１）,8
−（ｎ）,8−（ｎ＋１），……はドレイン出力線、10は
垂直シフトレジスタ、12−（ｎ−１）,12−（ｎ）,12−
（ｎ＋１），……はインバータ、13−（ｎ−１）,13−
（ｎ）,13−（ｎ＋１），……は信号読み出し信号発生
用３入力NOR、14−（ｎ−１）,14−（ｎ）,14−（ｎ＋
１），……はシャッターリセット信号発生用２入力NOR
を示す。
要部を示す回路構成図、第２図は、第１実施例の動作を
説明するためのパルスタイミングを示す図、第３図は、
本発明の第２実施例の主要部を示す回路構成図、第４図
は、第２実施例の動作を説明するためのパルスタイミン
グを示す図、第５図は、従来のシャッター機能を有する
固体撮像素子の構成例を示す回路構成図、第６図は、そ
の動作を説明するためのパルスタイミングを示す図であ
る。 図において、１は垂直シフトレジスタ、３−（ｎ−
１）,3−（ｎ）,3−（ｎ＋１），……はシャッターリセ
ット信号発生用Ｎ−チャネルトランジスタ、４−（ｎ−
１）,4−（ｎ）,4−（ｎ＋１），……は読み出し信号発
生用Ｐ−チャネルトランジスタ、５−（ｎ−１）,5−
（ｎ）,5−（ｎ＋１），……,6−（ｎ−１）,6−
（ｎ）,6−（ｎ＋１），……は負荷容量、７−（ｎ−
１）,7−（ｎ）,7−（ｎ＋１），……,8−（ｎ−１）,8
−（ｎ）,8−（ｎ＋１），……はドレイン出力線、10は
垂直シフトレジスタ、12−（ｎ−１）,12−（ｎ）,12−
（ｎ＋１），……はインバータ、13−（ｎ−１）,13−
（ｎ）,13−（ｎ＋１），……は信号読み出し信号発生
用３入力NOR、14−（ｎ−１）,14−（ｎ）,14−（ｎ＋
１），……はシャッターリセット信号発生用２入力NOR
を示す。
Claims (4)
- 【請求項１】光電変換素子を２次元に配列してなる画素
アレーと、該画素アレーの各画素の蓄積信号を順次アド
レスして読み出すための水平及び垂直走査回路と、信号
読み出し部を備えた固体撮像素子において、前記垂直走
査回路を、１水平走査期間の複数倍のパルス幅を有し、
該パルス幅を露光時間とするパルスを入力とし、該パル
スを順次シフトしてシフトパルスを出力させるシフトレ
ジスタ手段と、前記シフトパルスの立ち上がり及び立ち
下がりに同期して対応する画素行を選択し、各選択時点
においてそれぞれ信号の読み出し並びに蓄積された信号
の排出動作を行う読み出し排出制御手段とから構成する
ことを特徴とする固体撮像素子。 - 【請求項２】前記読み出し排出制御手段は、前記画素行
を選択したシフトパルスと隣接するシフトパルスとの位
相差により、読み出し選択パルス及び排出選択パルスを
生成するように構成することを特徴とする請求項１記載
の固体撮像素子。 - 【請求項３】光電変換素子を２次元に配列してなる画素
アレーと、該画素アレーの各画素の蓄積信号を順次アド
レスして読み出すための水平及び垂直走査回路と、信号
読み出し部を備えた固体撮像素子において、前記垂直走
査回路を、１水平走査期間のパルス幅をもつ第１のパル
スと、１水平走査期間の複数倍のパルス幅をもつ第２の
パルスとを位相差を有して複合し、該位相差を露光時間
とする複合パルスを入力とし、該パルスを順次シフトし
てシフトパルスを出力させるシフトレジスタ手段と、前
記第１及び第２のパルスに同期して対応する画素行を選
択し、各選択時点においてそれぞれ信号の読み出し並び
に蓄積された信号の排出動作を行う読み出し排出制御手
段とから構成することを特徴とする固体撮像素子。 - 【請求項４】前記読み出し排出制御手段は、前記画素行
を選択したシフトパルスと隣接するシフトパルスとの位
相差により、及び前記画素行を選択したシフトパルス自
体により、読み出し選択パルス及び排出選択パルスを生
成するように構成することを特徴とする請求項３記載の
固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01264989A JP3107212B2 (ja) | 1989-10-13 | 1989-10-13 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01264989A JP3107212B2 (ja) | 1989-10-13 | 1989-10-13 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03127567A JPH03127567A (ja) | 1991-05-30 |
| JP3107212B2 true JP3107212B2 (ja) | 2000-11-06 |
Family
ID=17411021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01264989A Expired - Fee Related JP3107212B2 (ja) | 1989-10-13 | 1989-10-13 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3107212B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11220663A (ja) | 1998-02-03 | 1999-08-10 | Matsushita Electron Corp | 固体撮像装置およびその駆動方法 |
| JP2001272718A (ja) * | 2000-03-27 | 2001-10-05 | Olympus Optical Co Ltd | 銀塩撮影及び電子撮像兼用カメラ、並びに電子撮像カメラ |
-
1989
- 1989-10-13 JP JP01264989A patent/JP3107212B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03127567A (ja) | 1991-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8735796B2 (en) | Solid-state imaging device comprising an analog to digital converter with column comparison circuits, column counter circuits, first and second inverters, and buffers | |
| JP2010147684A (ja) | 固体撮像装置及び固体撮像装置を用いた撮像システム | |
| US20120324714A1 (en) | Solid-state imaging device and camera system | |
| JP3687124B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JPH0417509B2 (ja) | ||
| US5909247A (en) | Solid-state image pickup apparatus | |
| JP3353921B2 (ja) | 固体撮像装置 | |
| JP2004312472A (ja) | 固体撮像装置及び撮像方法 | |
| US20090033780A1 (en) | Solid state imaging device | |
| JPH09163244A (ja) | 固体撮像装置 | |
| JP2001008109A (ja) | 固体撮像素子およびその駆動方法並びにカメラシステム | |
| JP3107212B2 (ja) | 固体撮像素子 | |
| JP3457977B2 (ja) | シフトレジスタ | |
| JPH0738815A (ja) | 固体撮像素子 | |
| JPH09163245A (ja) | 固体撮像装置 | |
| JPH09224196A (ja) | 固体撮像装置 | |
| JP4283014B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法およびカメラ | |
| JP4391107B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法およびカメラ | |
| JP3396041B2 (ja) | 固体撮像素子 | |
| JPH09252436A (ja) | 固体撮像装置 | |
| JPH09233393A (ja) | １チップ固体撮像装置 | |
| JPH09163232A (ja) | 固体撮像装置 | |
| US11528436B2 (en) | Imaging apparatus and method for controlling imaging apparatus | |
| JP4209367B2 (ja) | 固体撮像装置、電荷転送装置、及び電荷転送装置の駆動方法 | |
| JPH10243293A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |