JPH09224196A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH09224196A JPH09224196A JP8049598A JP4959896A JPH09224196A JP H09224196 A JPH09224196 A JP H09224196A JP 8049598 A JP8049598 A JP 8049598A JP 4959896 A JP4959896 A JP 4959896A JP H09224196 A JPH09224196 A JP H09224196A
- Authority
- JP
- Japan
- Prior art keywords
- scanning
- shift register
- light
- light shielding
- picture element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 受光画素の走査範囲によらず、常に遮光画素
の信号を読み出すことができる、任意範囲の画素選択が
可能な固体撮像装置を提供する。 【解決手段】 マトリックス状に配列された画素１と、
走査開始位置を記憶する記憶部に記憶した信号を転送す
るための転送スイッチを有する任意範囲の走査が可能な
シフトレジスタを備え、列方向に配列された画素に共通
接続された垂直選択線２を選択する水平走査回路４と、
任意範囲の走査が可能なシフトレジスタを備え、行方向
に配列された画素に共通接続された水平選択線３を選択
する垂直走査回路５とからなる固体撮像装置において、
前記マトリックス状に配列された画素の周辺に遮光画素
を配置し、該遮光画素を走査するための遮光画素選択用
シフトレジスタ10と、該遮光画素選択用シフトレジスタ
10の走査終了信号のタイミングで前記走査回路の転送ス
イッチを駆動する転送スイッチ駆動部とを設ける。
の信号を読み出すことができる、任意範囲の画素選択が
可能な固体撮像装置を提供する。 【解決手段】 マトリックス状に配列された画素１と、
走査開始位置を記憶する記憶部に記憶した信号を転送す
るための転送スイッチを有する任意範囲の走査が可能な
シフトレジスタを備え、列方向に配列された画素に共通
接続された垂直選択線２を選択する水平走査回路４と、
任意範囲の走査が可能なシフトレジスタを備え、行方向
に配列された画素に共通接続された水平選択線３を選択
する垂直走査回路５とからなる固体撮像装置において、
前記マトリックス状に配列された画素の周辺に遮光画素
を配置し、該遮光画素を走査するための遮光画素選択用
シフトレジスタ10と、該遮光画素選択用シフトレジスタ
10の走査終了信号のタイミングで前記走査回路の転送ス
イッチを駆動する転送スイッチ駆動部とを設ける。
Description
【０００１】
【発明の属する技術分野】この発明は、固体撮像装置に
関し、特に遮光画素信号と任意の範囲の画素信号を読み
出すことができるようにした固体撮像装置に関する。
関し、特に遮光画素信号と任意の範囲の画素信号を読み
出すことができるようにした固体撮像装置に関する。
【０００２】
【従来の技術】従来、任意の範囲の画素信号を読み出す
ことができる固体撮像装置として、本願出願人が先に特
開平５−１５８１３１号において開示した走査開始位置
を記憶する記憶部をもつシフトレジスタを備えた固体撮
像装置がある。次に、かかる固体撮像装置を図６に基づ
いて説明する。図６は、８×８画素をもつ固体撮像装置
を示している。図６において、101 は画素、102 は列方
向に配列された画素に共通に接続された垂直選択線、10
3 は行方向に配列された画素に共通に接続された水平選
択線である。104 は、任意範囲の走査が可能なシフトレ
ジスタを備えていて垂直選択線102 を選択し、選択画素
の信号を信号出力端子106 に出力する選択スイッチを有
する水平走査回路で、105 は前記任意範囲の走査が可能
なシフトレジスタを備え、水平選択線103 を選択する垂
直走査回路である。
ことができる固体撮像装置として、本願出願人が先に特
開平５−１５８１３１号において開示した走査開始位置
を記憶する記憶部をもつシフトレジスタを備えた固体撮
像装置がある。次に、かかる固体撮像装置を図６に基づ
いて説明する。図６は、８×８画素をもつ固体撮像装置
を示している。図６において、101 は画素、102 は列方
向に配列された画素に共通に接続された垂直選択線、10
3 は行方向に配列された画素に共通に接続された水平選
択線である。104 は、任意範囲の走査が可能なシフトレ
ジスタを備えていて垂直選択線102 を選択し、選択画素
の信号を信号出力端子106 に出力する選択スイッチを有
する水平走査回路で、105 は前記任意範囲の走査が可能
なシフトレジスタを備え、水平選択線103 を選択する垂
直走査回路である。
【０００３】次に、前記任意範囲の走査が可能なシフト
レジスタを図７に基づいて説明する。図７にはシフトレ
ジスタが４段の場合を示している。図７において、110
はシフトレジスタの単位ブロックで、該単位ブロック11
0 は、直列接続された第１のクロック型インバータ111-
１と第２のクロック型インバータ111-２とで構成された
シフトレジスタユニット111 と、直列接続された記憶用
インバータ112 と記憶用ＮＡＮＤ113 とからなる記憶部
114 と、シフトレジスタユニット111 の第１のクロック
型インバータ111-１の出力端子と記憶部114 の入力端子
の間に接続された記憶用スイッチ115 と、記憶部114 の
出力端子と第１のクロック型インバータ111-１の出力端
子の間に接続された転送用スイッチ116 とで構成されて
いる。
レジスタを図７に基づいて説明する。図７にはシフトレ
ジスタが４段の場合を示している。図７において、110
はシフトレジスタの単位ブロックで、該単位ブロック11
0 は、直列接続された第１のクロック型インバータ111-
１と第２のクロック型インバータ111-２とで構成された
シフトレジスタユニット111 と、直列接続された記憶用
インバータ112 と記憶用ＮＡＮＤ113 とからなる記憶部
114 と、シフトレジスタユニット111 の第１のクロック
型インバータ111-１の出力端子と記憶部114 の入力端子
の間に接続された記憶用スイッチ115 と、記憶部114 の
出力端子と第１のクロック型インバータ111-１の出力端
子の間に接続された転送用スイッチ116 とで構成されて
いる。
【０００４】そして、シフトレジスタユニット111 を構
成する第１のクロック型インバータ111-１と第２のクロ
ック型インバータ111-２は、図８に示すようにＰチャネ
ルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジス
タで構成されている。また、記憶用スイッチ115 及び転
送用スイッチ116 はそれぞれＰチャネルＭＯＳトランジ
スタ及びＮチャネルＭＯＳトランジスタからなるアナロ
グスイッチで構成されており、記憶用スイッチ115 はメ
モリパルスΦM により開閉され、転送用スイッチ116 は
転送パルスΦT により開閉されるようになっている。ま
た、記憶部114を構成する記憶用ＮＡＮＤ113 の一方の
入力端子は、／ＣＬＲ端子に接続され、／ＣＬＲ信号を
印加するようになっている。
成する第１のクロック型インバータ111-１と第２のクロ
ック型インバータ111-２は、図８に示すようにＰチャネ
ルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジス
タで構成されている。また、記憶用スイッチ115 及び転
送用スイッチ116 はそれぞれＰチャネルＭＯＳトランジ
スタ及びＮチャネルＭＯＳトランジスタからなるアナロ
グスイッチで構成されており、記憶用スイッチ115 はメ
モリパルスΦM により開閉され、転送用スイッチ116 は
転送パルスΦT により開閉されるようになっている。ま
た、記憶部114を構成する記憶用ＮＡＮＤ113 の一方の
入力端子は、／ＣＬＲ端子に接続され、／ＣＬＲ信号を
印加するようになっている。
【０００５】次に、このように構成されたシフトレジス
タの動作を、図９に示したタイミングチャートを用いて
説明する。時刻ｔ0 において、／ＣＬＲ端子をハイレベ
ルとし、スタートパルスΦSTにハイレベルを入力し、ク
ロックΦ1 ，Φ2 にしたがって、シフトさせる。時刻ｔ
1 でメモリパルスΦM をハイレベルとして、時刻ｔ1で
のシフトレジスタの情報を記憶部114 に記憶させる。時
刻ｔ2 で転送パルスΦT をハイレベルとすることによ
り、記憶部114 に記憶させていた情報をシフトレジスタ
のノードＮ0.5 ，Ｎ1.5 ，Ｎ2.5 ・・・に転送する。
タの動作を、図９に示したタイミングチャートを用いて
説明する。時刻ｔ0 において、／ＣＬＲ端子をハイレベ
ルとし、スタートパルスΦSTにハイレベルを入力し、ク
ロックΦ1 ，Φ2 にしたがって、シフトさせる。時刻ｔ
1 でメモリパルスΦM をハイレベルとして、時刻ｔ1で
のシフトレジスタの情報を記憶部114 に記憶させる。時
刻ｔ2 で転送パルスΦT をハイレベルとすることによ
り、記憶部114 に記憶させていた情報をシフトレジスタ
のノードＮ0.5 ，Ｎ1.5 ，Ｎ2.5 ・・・に転送する。
【０００６】ここでは、時刻ｔ0 からｔ2 までが走査開
始位置を設定するための先行走査で、時刻ｔ2 以降が本
走査となり、ここでは、２段目のシフトレジスタから走
査が始まったのと同様の出力を得ることができる。本走
査開始後、時刻ｔ3 でΦT をハイレベル、／ＣＬＲをロ
ーレベルとすることで、シフトレジスタのノードＮ0.5
，Ｎ1.5 ，Ｎ2.5 ・・・がハイレベルにリセットさ
れ、走査を途中で止めることができる。本走査の走査開
始位置が変更されなければ、記憶部114 に記憶されてい
る情報が記憶用スイッチ115 のリーク電流などにより変
わらない限り、記憶動作のための先行走査を行う必要は
ない。
始位置を設定するための先行走査で、時刻ｔ2 以降が本
走査となり、ここでは、２段目のシフトレジスタから走
査が始まったのと同様の出力を得ることができる。本走
査開始後、時刻ｔ3 でΦT をハイレベル、／ＣＬＲをロ
ーレベルとすることで、シフトレジスタのノードＮ0.5
，Ｎ1.5 ，Ｎ2.5 ・・・がハイレベルにリセットさ
れ、走査を途中で止めることができる。本走査の走査開
始位置が変更されなければ、記憶部114 に記憶されてい
る情報が記憶用スイッチ115 のリーク電流などにより変
わらない限り、記憶動作のための先行走査を行う必要は
ない。
【０００７】このように任意範囲の走査が可能なシフト
レジスタを有する水平及び垂直走査回路を備えたＸＹア
ドレス型固体撮像装置においては、通常の走査では、図
10の（Ａ）で太線で囲んだ部分、すなわち全画素の情報
が信号出力端子106 に現れる。また、例えば水平走査回
路104 を構成している前記シフトレジスタにより、水平
方向の４番目から７番目の画素信号を読み出し、また垂
直走査回路105 を構成している前記シフトレジスタによ
り、垂直方向３番目から６番目の画素信号を読み出すこ
とにより、図10の（Ｂ）で太線で囲んだ部分の画素の出
力だけを得ることができる。
レジスタを有する水平及び垂直走査回路を備えたＸＹア
ドレス型固体撮像装置においては、通常の走査では、図
10の（Ａ）で太線で囲んだ部分、すなわち全画素の情報
が信号出力端子106 に現れる。また、例えば水平走査回
路104 を構成している前記シフトレジスタにより、水平
方向の４番目から７番目の画素信号を読み出し、また垂
直走査回路105 を構成している前記シフトレジスタによ
り、垂直方向３番目から６番目の画素信号を読み出すこ
とにより、図10の（Ｂ）で太線で囲んだ部分の画素の出
力だけを得ることができる。
【０００８】
【発明が解決しようとする課題】ところで、通常固体撮
像装置は、映像信号の基準となる黒レベル信号を得るた
めに、受光画素の周辺に遮光画素を配置し、この遮光画
素信号を受光画素信号と連続して読み出すようになって
いる。しかし、図６に示した従来の固体撮像装置におい
ては、遮光画素の読み出しについては考慮がなされてい
ないので、選択範囲によっては遮光画素の信号が読み出
されないことが生ずる。
像装置は、映像信号の基準となる黒レベル信号を得るた
めに、受光画素の周辺に遮光画素を配置し、この遮光画
素信号を受光画素信号と連続して読み出すようになって
いる。しかし、図６に示した従来の固体撮像装置におい
ては、遮光画素の読み出しについては考慮がなされてい
ないので、選択範囲によっては遮光画素の信号が読み出
されないことが生ずる。
【０００９】本発明は、従来の固体撮像装置における上
記問題点を解決するためになされたもので、常に遮光画
素の信号を読み出すことができる、任意範囲の画素選択
が可能な固体撮像装置を提供することを目的とする。
記問題点を解決するためになされたもので、常に遮光画
素の信号を読み出すことができる、任意範囲の画素選択
が可能な固体撮像装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記問題点を解決するた
め、本発明は、マトリックス状に配列された受光画素
と、走査開始位置を記憶する記憶部と記憶した信号を転
送するための転送スイッチを備えた走査回路とからなる
固体撮像装置において、前記マトリックス状に配列され
た受光画素の周辺に配置した遮光画素と、該遮光画素を
走査するため遮光画素選択用走査回路と、該遮光画素選
択用走査回路の走査終了信号のタイミングで前記走査回
路の転送スイッチを駆動する手段を設けるものである。
め、本発明は、マトリックス状に配列された受光画素
と、走査開始位置を記憶する記憶部と記憶した信号を転
送するための転送スイッチを備えた走査回路とからなる
固体撮像装置において、前記マトリックス状に配列され
た受光画素の周辺に配置した遮光画素と、該遮光画素を
走査するため遮光画素選択用走査回路と、該遮光画素選
択用走査回路の走査終了信号のタイミングで前記走査回
路の転送スイッチを駆動する手段を設けるものである。
【００１１】このような構成の固体撮像装置において
は、遮光画素選択用走査回路により遮光画素を走査し、
遮光画素選択用走査回路の走査終了信号のタイミング
で、走査開始位置を記憶する記憶部に記憶した信号を転
送するための転送スイッチを駆動するようになっている
ので、受光画素の走査範囲によらず必ず遮光画素の信号
出力を得ることができる。
は、遮光画素選択用走査回路により遮光画素を走査し、
遮光画素選択用走査回路の走査終了信号のタイミング
で、走査開始位置を記憶する記憶部に記憶した信号を転
送するための転送スイッチを駆動するようになっている
ので、受光画素の走査範囲によらず必ず遮光画素の信号
出力を得ることができる。
【００１２】
【発明の実施の形態】次に、実施の形態について説明す
る。図１は本発明に係る固体撮像装置の実施の形態を示
す概略図である。説明を簡単にするため画素数を８×８
とした場合を示している。図１において、１は画素、２
は列方向に配列された画素に共通に接続された垂直選択
線、３は行方向に配列された画素に共通に接続された水
平選択線である。なお、画素１のうち左側２列の画素１
ａは遮光されている。４は、遮光画素選択用シフトレジ
スタと図７に示したものと同様の構成の任意範囲の走査
が可能なシフトレジスタを備えていて、垂直選択線２を
選択し選択画素の信号を信号出力端子６に出力する選択
スイッチを有する水平走査回路で、５は前記任意範囲の
走査が可能なシフトレジスタを備え、水平選択線３を選
択する垂直走査回路である。
る。図１は本発明に係る固体撮像装置の実施の形態を示
す概略図である。説明を簡単にするため画素数を８×８
とした場合を示している。図１において、１は画素、２
は列方向に配列された画素に共通に接続された垂直選択
線、３は行方向に配列された画素に共通に接続された水
平選択線である。なお、画素１のうち左側２列の画素１
ａは遮光されている。４は、遮光画素選択用シフトレジ
スタと図７に示したものと同様の構成の任意範囲の走査
が可能なシフトレジスタを備えていて、垂直選択線２を
選択し選択画素の信号を信号出力端子６に出力する選択
スイッチを有する水平走査回路で、５は前記任意範囲の
走査が可能なシフトレジスタを備え、水平選択線３を選
択する垂直走査回路である。
【００１３】次に、前記水平走査回路４を構成するシフ
トレジスタについて説明する。図２は、水平走査回路４
を構成するシフトレジスタの回路構成図で、遮光画素選
択用シフトレジスタ10と、図７に示した任意範囲の走査
が可能なシフトレジスタと同一構成の受光画素選択用シ
フトレジスタ11と、該受光画素選択用シフトレジスタ11
の転送スイッチを駆動するための転送スイッチ駆動部12
とで構成されている。前記遮光画素選択用シフトレジス
タ10は、直列接続された第１のクロック型インバータ21
-1と第２のクロック型インバータ21-2とで構成されたシ
フトレジスタユニット21が２段と、その２段のユニット
21の出力を入力した前記第１のクロック型インバータ21
-1が１段とで構成されている。前記受光画素選択用シフ
トレジスタ11は６段の単位ブロック20で構成され、各単
位ブロックの構成は図７に示したものと全く同じである
ので、説明は省略する。
トレジスタについて説明する。図２は、水平走査回路４
を構成するシフトレジスタの回路構成図で、遮光画素選
択用シフトレジスタ10と、図７に示した任意範囲の走査
が可能なシフトレジスタと同一構成の受光画素選択用シ
フトレジスタ11と、該受光画素選択用シフトレジスタ11
の転送スイッチを駆動するための転送スイッチ駆動部12
とで構成されている。前記遮光画素選択用シフトレジス
タ10は、直列接続された第１のクロック型インバータ21
-1と第２のクロック型インバータ21-2とで構成されたシ
フトレジスタユニット21が２段と、その２段のユニット
21の出力を入力した前記第１のクロック型インバータ21
-1が１段とで構成されている。前記受光画素選択用シフ
トレジスタ11は６段の単位ブロック20で構成され、各単
位ブロックの構成は図７に示したものと全く同じである
ので、説明は省略する。
【００１４】前記転送スイッチ駆動部12は、ＮＡＮＤ31
とＮＯＲ32の直列回路で構成され、前記ＮＡＮＤ31は、
／ＣＬＲ及び遮光画素選択用シフトレジスタ10の出力を
入力し、前記ＮＯＲ32は前記ＮＡＮＤ31の出力とシフト
レジスタのクロックパルスΦ2 を入力し、該ＮＯＲ32の
出力及びインバータ33の出力が前記受光画素選択用シフ
トレジスタ11の転送スイッチを駆動するように構成され
ている。
とＮＯＲ32の直列回路で構成され、前記ＮＡＮＤ31は、
／ＣＬＲ及び遮光画素選択用シフトレジスタ10の出力を
入力し、前記ＮＯＲ32は前記ＮＡＮＤ31の出力とシフト
レジスタのクロックパルスΦ2 を入力し、該ＮＯＲ32の
出力及びインバータ33の出力が前記受光画素選択用シフ
トレジスタ11の転送スイッチを駆動するように構成され
ている。
【００１５】次に、このように構成されたシフトレジス
タの動作を、図３に示したタイミングチャートを用いて
説明する。時刻ｔ0 において、／ＣＬＲ端子ハイレベル
とし、受光画素選択用シフトレジスタ11のスタートパル
スΦPST にハイレベルを入力し、クロックΦ1 ，Φ2 に
したがってシフトさせる。時刻ｔ1 でメモリパルスΦM
をハイレベルとして、時刻ｔ1 での受光画素選択用シフ
トレジスタ11の情報を記憶部に記憶させる。このとき、
各シフトレジスタユニット21の記憶スイッチに接続され
たノードのうち、ノードＮ4.5 のみローレベルである
（先行走査）。
タの動作を、図３に示したタイミングチャートを用いて
説明する。時刻ｔ0 において、／ＣＬＲ端子ハイレベル
とし、受光画素選択用シフトレジスタ11のスタートパル
スΦPST にハイレベルを入力し、クロックΦ1 ，Φ2 に
したがってシフトさせる。時刻ｔ1 でメモリパルスΦM
をハイレベルとして、時刻ｔ1 での受光画素選択用シフ
トレジスタ11の情報を記憶部に記憶させる。このとき、
各シフトレジスタユニット21の記憶スイッチに接続され
たノードのうち、ノードＮ4.5 のみローレベルである
（先行走査）。
【００１６】時刻ｔ2 で、遮光画素選択用シフトレジス
タ10のスタートパルスΦSTにハイレベルを入力すると、
クロックΦ1 ，Φ2 にしたがってノードＮ１，Ｎ２に選
択パルスΦS1，ΦS2が出力される。そして、時刻ｔ3 で
ノードＮ2.5 より遮光画素走査終了信号ΦEOS が出力さ
れ、前記転送スイッチ駆動部12の出力ノードＮ３から、
転送パルスΦT が出力される。ここで、この転送パルス
ΦT は、前記遮光画素走査終了信号ΦEOS のうち、前記
受光画素選択用シフトレジスタの出力ノードＮ3.5 ，Ｎ
4.5 ，Ｎ5.5 ，・・・Ｎ8.5 がハイインピーダンス状態
のタイミングを与える。時刻ｔ4 で転送パルスΦT がハ
イレベルとなると、記憶部に記憶させていた情報がシフ
トレジスタのノードＮ3.5 ，Ｎ4.5 ，Ｎ5.5 ，・・・Ｎ
8.5 に転送される。この状態は、ノードＮ4.5 に前段よ
りローレベルが転送されてきた状態と同じであるから、
クロックΦ1 ，Φ2 にしたがって、前記受光画素選択用
シフトレジスタ11の２段目のシフトレジスタから走査が
始まる。そして、時刻ｔ5で／ＣＬＲをローレベルとす
ると、転送パルスΦT はハイレベルとなり、シフトレジ
スタのノードＮ3.5 ，Ｎ4.5 ，Ｎ5.5 ，・・・Ｎ8.5 が
ハイレベルにリセットされ、選択パルスΦS7の出力を最
後に走査は終了する。
タ10のスタートパルスΦSTにハイレベルを入力すると、
クロックΦ1 ，Φ2 にしたがってノードＮ１，Ｎ２に選
択パルスΦS1，ΦS2が出力される。そして、時刻ｔ3 で
ノードＮ2.5 より遮光画素走査終了信号ΦEOS が出力さ
れ、前記転送スイッチ駆動部12の出力ノードＮ３から、
転送パルスΦT が出力される。ここで、この転送パルス
ΦT は、前記遮光画素走査終了信号ΦEOS のうち、前記
受光画素選択用シフトレジスタの出力ノードＮ3.5 ，Ｎ
4.5 ，Ｎ5.5 ，・・・Ｎ8.5 がハイインピーダンス状態
のタイミングを与える。時刻ｔ4 で転送パルスΦT がハ
イレベルとなると、記憶部に記憶させていた情報がシフ
トレジスタのノードＮ3.5 ，Ｎ4.5 ，Ｎ5.5 ，・・・Ｎ
8.5 に転送される。この状態は、ノードＮ4.5 に前段よ
りローレベルが転送されてきた状態と同じであるから、
クロックΦ1 ，Φ2 にしたがって、前記受光画素選択用
シフトレジスタ11の２段目のシフトレジスタから走査が
始まる。そして、時刻ｔ5で／ＣＬＲをローレベルとす
ると、転送パルスΦT はハイレベルとなり、シフトレジ
スタのノードＮ3.5 ，Ｎ4.5 ，Ｎ5.5 ，・・・Ｎ8.5 が
ハイレベルにリセットされ、選択パルスΦS7の出力を最
後に走査は終了する。
【００１７】すなわち、時刻ｔ2 以降の本走査におい
て、選択パルスΦS1，ΦS2に引き続いて選択パルス
ΦS4，ΦS5・・・ΦS7が出力されることになる。選択パ
ルスΦS1，ΦS2は水平走査回路４において１列目及び２
列目を選択し、選択パルスΦS4，ΦS5・・・ΦS7は、４
列目から７列目までを選択する。また、垂直走査回路５
を構成する図７で示した任意範囲を走査可能なシフトレ
ジスタによって、選択行を指定できることは従来例で説
明した通りである。
て、選択パルスΦS1，ΦS2に引き続いて選択パルス
ΦS4，ΦS5・・・ΦS7が出力されることになる。選択パ
ルスΦS1，ΦS2は水平走査回路４において１列目及び２
列目を選択し、選択パルスΦS4，ΦS5・・・ΦS7は、４
列目から７列目までを選択する。また、垂直走査回路５
を構成する図７で示した任意範囲を走査可能なシフトレ
ジスタによって、選択行を指定できることは従来例で説
明した通りである。
【００１８】以上の動作により、上記構成のＸＹアドレ
ス型固体撮像装置においては、水平走査回路４を構成し
ている前記シフトレジスタにより、１列目及び２列目の
走査に引き続いて、先行走査で設定した４〜７列目の受
光画素が選択され、また垂直走査回路５を構成している
任意範囲を走査可能なシフトレジスタにより、例えば垂
直方向３番目から６番目の画素信号の出力だけを得るこ
とができ、これにより図４の太線で囲まれた部分の走査
が可能となる。
ス型固体撮像装置においては、水平走査回路４を構成し
ている前記シフトレジスタにより、１列目及び２列目の
走査に引き続いて、先行走査で設定した４〜７列目の受
光画素が選択され、また垂直走査回路５を構成している
任意範囲を走査可能なシフトレジスタにより、例えば垂
直方向３番目から６番目の画素信号の出力だけを得るこ
とができ、これにより図４の太線で囲まれた部分の走査
が可能となる。
【００１９】本実施の形態では、遮光画素を列方向に配
置したものを示したが、行方向に配置した場合は、垂直
走査回路を構成するシフトレジスタに、本実施の形態に
おいて水平走査回路を構成したシフトレジスタを用いれ
ばよいことは言うまでもない。また、本実施の形態では
遮光画素を左側に配置したものを示したが、水平走査回
路を構成するシフトレジスタの回路構成が変わらない限
り、どこに配置しても対応することができる。また、本
実施の形態では受光画素選択用シフトレジスタの転送ス
イッチ駆動部にクロックΦ2 を入力するようにしたもの
を示したが、前記各シフトレジスタユニットの転送スイ
ッチが接続されている出力がハイインピーダンス状態と
なるタイミングを与えるものであれば、これに限られる
ものではない。
置したものを示したが、行方向に配置した場合は、垂直
走査回路を構成するシフトレジスタに、本実施の形態に
おいて水平走査回路を構成したシフトレジスタを用いれ
ばよいことは言うまでもない。また、本実施の形態では
遮光画素を左側に配置したものを示したが、水平走査回
路を構成するシフトレジスタの回路構成が変わらない限
り、どこに配置しても対応することができる。また、本
実施の形態では受光画素選択用シフトレジスタの転送ス
イッチ駆動部にクロックΦ2 を入力するようにしたもの
を示したが、前記各シフトレジスタユニットの転送スイ
ッチが接続されている出力がハイインピーダンス状態と
なるタイミングを与えるものであれば、これに限られる
ものではない。
【００２０】また、本実施の形態では、受光画素選択用
シフトレジスタの転送スイッチ駆動部に／ＣＬＲ信号と
遮光画素走査終了信号ΦEOS を入力とするＮＡＮＤ31を
用いたものを示したが、走査開始信号を転送する以外に
前記各シフトレジスタユニットの転送スイッチを閉じる
必要がない場合は、前記ＮＡＮＤ31は必要なく、図５に
示すようにＮＯＲ32に直接遮光画素走査終了信号ΦEOS
を入力する構成としてもよい。
シフトレジスタの転送スイッチ駆動部に／ＣＬＲ信号と
遮光画素走査終了信号ΦEOS を入力とするＮＡＮＤ31を
用いたものを示したが、走査開始信号を転送する以外に
前記各シフトレジスタユニットの転送スイッチを閉じる
必要がない場合は、前記ＮＡＮＤ31は必要なく、図５に
示すようにＮＯＲ32に直接遮光画素走査終了信号ΦEOS
を入力する構成としてもよい。
【００２１】
【発明の効果】以上実施の形態に基づいて説明したよう
に、本発明によれば、受光画素の走査範囲によらず、常
に遮光画素の信号を読み出すことができる、任意範囲の
画素選択が可能な固体撮像装置を実現することができ
る。
に、本発明によれば、受光画素の走査範囲によらず、常
に遮光画素の信号を読み出すことができる、任意範囲の
画素選択が可能な固体撮像装置を実現することができ
る。
【図面の簡単な説明】
【図１】本発明に係る固体撮像装置の実施の形態を示す
概略構成図である。
概略構成図である。
【図２】図１に示した実施の形態における水平走査回路
を構成するシフトレジスタの構成を示す回路構成図であ
る。
を構成するシフトレジスタの構成を示す回路構成図であ
る。
【図３】図２に示したシフトレジスタの動作を説明する
ためのタイミングチャートである。
ためのタイミングチャートである。
【図４】図１に示した実施の形態における画素の走査範
囲例を示す図である。
囲例を示す図である。
【図５】図２に示したシフトレジスタにおける転送スイ
ッチ駆動部の変形例を示す図である。
ッチ駆動部の変形例を示す図である。
【図６】従来の固体撮像装置の構成を示す概略構成図で
ある。
ある。
【図７】図６に示した水平及び垂直走査回路を構成する
任意範囲の走査が可能なシフトレジスタを示す回路構成
図である。
任意範囲の走査が可能なシフトレジスタを示す回路構成
図である。
【図８】図７に示したシフトレジスタユニットを構成す
るクロック型インバータの構成を示す図である。
るクロック型インバータの構成を示す図である。
【図９】図７に示したシフトレジスタの動作を説明する
ためのタイミングチャートである。
ためのタイミングチャートである。
【図10】図６に示した従来の固体撮像装置における画素
の走査範囲を示す図である。
の走査範囲を示す図である。
１ 画素 １ａ 遮光画素 ２ 垂直選択線 ３ 水平選択線 ４ 水平走査回路 ５ 垂直走査回路 ６ 信号出力端子 10 遮光画素選択用シフトレジスタ 11 受光画素選択用シフトレジスタ 12 転送スイッチ駆動部 20 単位ブロック 21 シフトレジスタユニット 21-1 第１のクロック型インバータ 21-2 第２のクロック型インバータ 31 ＮＡＮＤ 32 ＮＯＲ 33 インバータ
Claims (1)
- 【請求項１】 マトリックス状に配列された受光画素
と、走査開始位置を記憶する記憶部と記憶した信号を転
送するための転送スイッチを備えた走査回路とからなる
固体撮像装置において、前記マトリックス状に配列され
た受光画素の周辺に配置した遮光画素と、該遮光画素を
走査するため遮光画素選択用走査回路と、該遮光画素選
択用走査回路の走査終了信号のタイミングで前記走査回
路の転送スイッチを駆動する手段を備えていることを特
徴とする固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04959896A JP3808928B2 (ja) | 1996-02-14 | 1996-02-14 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04959896A JP3808928B2 (ja) | 1996-02-14 | 1996-02-14 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09224196A true JPH09224196A (ja) | 1997-08-26 |
| JP3808928B2 JP3808928B2 (ja) | 2006-08-16 |
Family
ID=12835676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04959896A Expired - Fee Related JP3808928B2 (ja) | 1996-02-14 | 1996-02-14 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3808928B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6900837B2 (en) | 1999-12-24 | 2005-05-31 | Nec Electronics Corporation | Image sensor and pixel reading method used this image sensor |
| US6947082B2 (en) | 2001-04-27 | 2005-09-20 | Olympus Corporation | Image-taking apparatus and image-taking method |
| US7030920B1 (en) | 1999-08-04 | 2006-04-18 | Canon Kabushiki Kaisha | Image pickup apparatus using a selector circuit |
| JP2008011179A (ja) * | 2006-06-29 | 2008-01-17 | Nikon Corp | 固体撮像素子及びこれを用いた撮像装置 |
| JP2010147765A (ja) * | 2008-12-18 | 2010-07-01 | Victor Co Of Japan Ltd | 固体撮像素子及びその駆動方法 |
| US7893979B2 (en) | 2003-08-04 | 2011-02-22 | Olympus Corporation | Solid-state imager apparatus which carries out both progressive scanning and interlace scanning in one frame by an arbitrary combination, and a camera using the solid-state imager apparatus |
| US8218052B2 (en) | 2003-03-07 | 2012-07-10 | Iconix Video, Inc. | High frame rate high definition imaging system and method |
-
1996
- 1996-02-14 JP JP04959896A patent/JP3808928B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7030920B1 (en) | 1999-08-04 | 2006-04-18 | Canon Kabushiki Kaisha | Image pickup apparatus using a selector circuit |
| US6900837B2 (en) | 1999-12-24 | 2005-05-31 | Nec Electronics Corporation | Image sensor and pixel reading method used this image sensor |
| US6947082B2 (en) | 2001-04-27 | 2005-09-20 | Olympus Corporation | Image-taking apparatus and image-taking method |
| US8218052B2 (en) | 2003-03-07 | 2012-07-10 | Iconix Video, Inc. | High frame rate high definition imaging system and method |
| US7893979B2 (en) | 2003-08-04 | 2011-02-22 | Olympus Corporation | Solid-state imager apparatus which carries out both progressive scanning and interlace scanning in one frame by an arbitrary combination, and a camera using the solid-state imager apparatus |
| JP2008011179A (ja) * | 2006-06-29 | 2008-01-17 | Nikon Corp | 固体撮像素子及びこれを用いた撮像装置 |
| JP2010147765A (ja) * | 2008-12-18 | 2010-07-01 | Victor Co Of Japan Ltd | 固体撮像素子及びその駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3808928B2 (ja) | 2006-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0403248B1 (en) | Photoelectric converting apparatus | |
| US5909247A (en) | Solid-state image pickup apparatus | |
| US4589028A (en) | Defect concealing image sensing device | |
| JP3353921B2 (ja) | 固体撮像装置 | |
| US5883668A (en) | Solid-state image pickup apparatus | |
| JP4665276B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JP3808928B2 (ja) | 固体撮像装置 | |
| JP2001008109A (ja) | 固体撮像素子およびその駆動方法並びにカメラシステム | |
| US5379068A (en) | Solid state imaging devices for producing normal and mirror image signals with the use of a reversible shift register | |
| JP3457977B2 (ja) | シフトレジスタ | |
| US20050094012A1 (en) | Solid-state image sensing apparatus | |
| JP3668305B2 (ja) | 固体撮像装置 | |
| JP3513996B2 (ja) | 固体撮像装置 | |
| JP2006074367A (ja) | 固体撮像素子 | |
| US20040201762A1 (en) | Solid-state imaging apparatus | |
| JP2977051B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JPH10145681A (ja) | 固体撮像装置およびその駆動方法 | |
| JP3791708B2 (ja) | 固体撮像装置 | |
| JPH0888808A (ja) | 固体撮像装置及びその駆動方法 | |
| JP4312358B2 (ja) | 撮像素子 | |
| JP3859294B2 (ja) | 固体撮像装置 | |
| US7466354B2 (en) | Solid-state imaging apparatus | |
| JP2004289251A (ja) | 固体撮像装置、固体撮像装置の駆動方法およびカメラ | |
| US7249299B1 (en) | Bidirectional horizontal scan circuit with sub-sampling and horizontal adding functions | |
| JP2003309768A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050224 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050712 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050914 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051020 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060519 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |