JP3859294B2 - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP3859294B2 JP3859294B2 JP06561197A JP6561197A JP3859294B2 JP 3859294 B2 JP3859294 B2 JP 3859294B2 JP 06561197 A JP06561197 A JP 06561197A JP 6561197 A JP6561197 A JP 6561197A JP 3859294 B2 JP3859294 B2 JP 3859294B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- signal
- output
- state imaging
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の属する技術分野】
この発明は、固体撮像装置に関し、特に受光面の任意領域の画素の出力を読み出すことの可能な固体撮像装置に関する。
【0002】
【従来の技術】
従来、受光面の任意領域の受光画素の読み出し可能な固体撮像装置の走査回路を構成するシフトレジスタとしては、例えば、特開平6−350933号に開示されているようなものが知られている。このシフトレジスタの構成を図13に基づいて説明する。図13において、51は第1のクロック型インバータ51−1と第2のクロック型インバータ51−2を直列に接続してなるシフトレジスタユニット、52は記憶用スイッチ、53は転送用スイッチ、54は第1のインバータ54−1と第2のインバータ54−2を直列に接続してなる記憶部である。第1のクロック型インバータ51−1の出力ノードと記憶用スイッチ52及び転送用スイッチ53の一端が接続され、記憶用スイッチ52の他端と第1のインバータ54−1の入力端が接続され、第2のインバータ54−2の出力端と転送用スイッチ53の他端が接続されており、これらの素子からなる56で示すブロックがシフトレジスタの単位段を構成している。
【0003】
図13では7段の単位段からなるシフトレジスタを図示しているが、固体撮像装置の走査回路に用いる実際のシフトレジスタにおいては、更に多段の構成となっている。そして、第1のクロック型インバータ51−1はクロックφ2がHレベルのときにアクティブとなり、第2のクロック型インバータ51−2はクロックφ1がHレベルのときにアクティブとなるようになっており、第1段目のシフトレジスタユニット51の入力端にはパルスφSTが入力され、また、記憶用スイッチ52はクロックφTBAがHレベルのときに導通し、転送用スイッチ53はクロックφLDがHレベルのときに導通するようになっている。
【0004】
次に、このように構成されているシフトレジスタの動作を図14に示すタイミングチャートに基づいて説明する。クロックφTBA,φLDをLレベルに保った状態で、クロックφ1,φ2及びパルスφSTを入力すると、クロックφ1及びφ2に同期して、パルスφSTが各シフトレジスタユニットの出力ノードSR1.0,SR2.0,・・・SR7.0 に伝達される。また、図15に示すタイミングチャートのように、時刻tTBでクロックφ2と同じタイミングでクロックφTBAをHレベルとすることで、この時のノードSR0.5,SR1.5,・・・SR6.5 のレベルが記憶部54に記憶される。その後、時刻tLDでクロックφLDをHレベルとすることで、SR0.5,SR1.5,・・・SR6.5 の各ノードには、時刻tTBで記憶したレベルが転送される。この時、クロックφ1はHレベルであるため、SR1.0 にはSR0.5 の反転レベルが、SR2.0 にはSR1.5 の反転レベルが・・・SR7.0 にはSR6.5 の反転レベルが出力される。時刻tTBにおいては、ノードSR2.5 のみがLレベル、SR1.5,SR3.5,SR4.5,SR5.5,SR6.5 の各ノードはHレベルであるため、時刻tSTでパルスφSTとして入力されたHレベルは、時刻tLD以降、SR3.0 以後のノードに順次現れるようになる。このことは、本シフトレジスタのSR1.0,SR2.0,・・・SR7.0 の各ノードからのHレベルのパルスを、水平走査における水平選択パルスとして用い、SR1.0 を画素部の1列目、SR2.0 を画素部の2列目・・・SR7.0 を画素部の7列目に対応させた場合においては、画素部の3列目以降を順次選択したことに相当する。
【0005】
【発明が解決しようとする課題】
次に、図16に示す従来の固体撮像装置における問題点について説明する。図16は、図13に示したシフトレジスタと特開平4−21281号などに示されているいわゆる横スミア抑圧回路を用いて構成した固体撮像装置の回路構成図である。横スミア抑圧回路は、光電変換素子として電流読み出し増幅型のCMDを用いた固体撮像装置においては必須の回路であり、任意画素領域読み出しを行う際もその例外ではない。横スミア抑圧回路については、特開平4−21281号に更に詳細に説明されている。図16において、1は本従来例における固体撮像装置の全体構成を示しており、画素部2は光電変換素子18を画素として用い、該画素をマトリクス状に配置したものであり、ここでは説明を簡単にするためn行×4列の画素で構成したものを示している。光電変換素子18としては、ここではCMDを用いている。3は垂直走査回路で、読み出し行を選択する走査信号を送出するものである。4は図13で示したシフトレジスタを用いた任意画素領域読み出しが可能な水平走査回路で、図13において符号56で示したシフトレジスタ単位段と同じ構成の5段のシフトレジスタ単位段4−1〜4−5で構成されている。
【0006】
そして、初段のシフトレジスタ単位段4−1のノードSR1.0 は、2入力のNOR回路6−1の一方の入力端と、水平リセットスイッチ7−1の制御端子に接続されている。2段目のシフトレジスタ単位段4−2のノードSR2.0 は、2入力NOR回路6−2の一方の入力端と、水平リセットスイッチ7−2の制御端子と、インバータ5−1の入力端に接続されている。同様にノードSR3.0 は、2入力NOR回路6−3の一方の入力端と、水平リセットスイッチ7−3の制御端子と、インバータ5−2の入力端に接続され、ノードSR4.0 は、2入力NOR回路6−4の一方の入力端と、水平リセットスイッチ7−4の制御端子と、インバータ5−3の入力端に接続されている。そしてノードSR5.0 は、インバータ5−4の入力端に接続されており、2入力NOR回路6−1〜6−4の他方の入力端は、それぞれインバータ5−1〜5−4の各出力端に接続されている。シフトレジスタ単位段4−1〜4−5の内部の構成は、図13に示したものと同じであるので、ここでは説明を省略する。
【0007】
2入力NOR回路6−1〜6−4の出力端からは、選択パルスφn1〜φn4が出力され、水平選択スイッチ8−1〜8−4の制御端子に入力されるように構成されている。水平選択スイッチ8−1〜8−4は、それぞれ垂直信号線9−1〜9−4と出力信号線10の間に設けられており、各水平選択スイッチの制御端子にクロックのHレベルが入力されると、各垂直信号線9−1〜9−4と出力信号線10が接続されるようになっている。出力信号線10は画素信号の出力端子(以下信号出力端子という)15に接続されている。水平リセットスイッチ7−1〜7−4は、それぞれ垂直信号線9−1〜9−4とリファレンスライン11の間に設けられており、各水平リセットスイッチの制御端子にHレベルが入力されると、各垂直信号線9−1〜9−4とリファレンスライン11が接続されるようになっている。リファレンスライン11は、基準電源17に接続されている。水平走査回路4は、クロック端子14−1〜14−4から入力されるクロックφ1,φ2,φLD,φTBA,及び前記各クロックがインバータ20−1〜20−4によって反転されたクロック/φ1,/φ2,/φLD,/φTBAと、クロック端子14−5から入力されるパルスφSTで駆動されるようになっている。19は電流・電圧変換型のプリアンプで、信号出力端子15に接続されており、信号出力端子15及びそれに接続されている出力信号線10を仮想接地し、信号出力端子15から出力される画素信号に相当する電流信号を、電圧信号に変換するものである。
【0008】
次に、このように構成されている固体撮像装置の動作を、図17に示すタイミングチャートに基づいて説明する。本従来例においては、画素部2において垂直走査回路3から出力される図17のm行選択信号(1≦m≦n)が選択レベルになると、m行目の画素行が選択され、水平選択スイッチ8−1〜8−4のいずれかがオンすると、オンしているスイッチに対応する画素列のm行目の画素信号が出力信号線10に出力される。期間t0 〜t8 では、クロックφLDがLレベルであるため、パルスφSTを入力すると、クロックφ1及びφ2に同期して、パルスφSTがSR1.0,SR2.0,SR3.0,SR4.0,SR5.0 の各ノードに伝達される。この期間内においては、m行選択信号は非選択レベルであるため、信号出力端子15より画素信号は出力されない。ここで、図17に示すように、期間t3 〜t4 内の時刻tTBでクロックφTBAが、クロックφ2と同じタイミングでHレベルになっている。この時、シフトレジスタのノードSR0.5,SR1.5,・・・SR4.5 のなかで、ノードSR2.5 のみがLレベルで、他のノードはHレベルになっている。このため、シフトレジスタ単位段4−3の記憶部にはLレベル、他のシフトレジスタ単位段の記憶部にはHレベルが記憶される。これにより、この後クロックφLDがクロックφ1と同じタイミングでHレベルになると、シフトレジスタの走査がSR3.0 のノードから開始されることになる。
【0009】
図17において、クロックφLDは時刻t9 でクロックφ1と同じタイミングでHレベルになっているから、この時よりシフトレジスタの走査がノードSR3.0 から開始される。このため、SR3.0,SR4.0,SR5.0 の各ノードは、それぞれ期間t9 〜t10,t10〜t11,t11〜t12にHレベルになる。この結果、水平リセットスイッチ7−3,7−4がそれぞれ期間t9 〜t10,t10〜t11にオンし、このため各期間において、それぞれ垂直信号線9−3,9−4がリファレンスライン11に接続され、基準電位にリセットされる。ところで、各選択パルスφn1〜φn4は、ある段のシフトレジスタ単位段の出力がLレベルで、次の段のシフトレジスタ単位段の出力がHレベルの時に、Hレベルになる。例えば選択パルスφn1は、SR1.0 がLレベルで且つSR2.0 がHレベルの時に、Hレベルになる。図17において、t9 以降にこの条件を満たすのは、期間t9 〜t10における選択パルスφn2,期間t10〜t11における選択パルスφn3,t11〜t12における選択パルスφn4である。このため、水平選択スイッチ8−2,8−3,8−4が、それぞれ期間t9 〜t10,t10〜t11,t11〜t12にオンする。ここで、m行選択信号は時刻t8 以降は選択レベルになっているため、出力信号線10にはそれぞれの期間において2列目、3列目、4列目の画素信号が出力される。この画素信号の出力態様は、図17のAに示される。
【0010】
ここで、3列目、4列目の画素信号が読み出される直前に、垂直信号線9−3,9−4はそれぞれ期間t9 〜t10,t10〜t11に基準電位にリセットされるが、2列目の画素信号が読み出される前には、垂直信号線9−2はリセットされない。通常、垂直信号線には寄生容量があり、垂直信号線が電気的にフローティングであるときは、その寄生容量がCMD画素のインピーダンスを介して充電されている。このため、画素信号を読み出す直前に垂直信号線を基準電位にリセットしないと、水平選択スイッチをオンした時に、画素信号に相当する信号電流のほかに充電された電荷による放電電流が流れる。例えば 100万画素のCMD撮像素子においては、垂直信号線の容量は3〜4pFであり、CMDのドレイン部の電位は約3Vである。CMD撮像素子の水平駆動周波数を20MHz とし、1ck期間内に垂直信号線に蓄積されていた電荷がすべて放電されたと仮定すると、この期間内の平均電流は約 200μAになる。実際は平均的には流れないから、瞬間的にはより大きな電流が流れることになる。これは、CMDの画素の飽和信号電流より一桁近く大きな数値である。この結果、水平選択スイッチがオンする直前に垂直信号線をリセットしないと、水平選択スイッチがオンした瞬間に、画素の飽和信号をはるかに上回るスパイク電流が流れることになる。この現象は、図17において、2列目の画素信号の読み出しが開始されるタイミングである時刻t9 に起きる。この様子を、図17のBに示す。
【0011】
したがって、図17の時刻t9 のタイミングにおいて、画素信号電流をはるかに上回るスパイク電流がプリアンプ19に流れ込んだ結果プリアンプが飽和し、その後の画素の信号が歪むという不具合が生じる可能性がある。
【0012】
本発明は、従来の固体撮像装置において、前記の任意読み出しを行うときに生じる問題点を解消するためになされたもので、請求項1〜7記載の発明は、プリアンプによる信号の読み出しに不都合が生じる画素信号を出力しないように、水平走査回路による任意画素領域を走査した状態で、任意画素領域のうち画素信号を読み出す画素領域を限定することが可能な固体撮像装置を提供することを目的とする。また、請求項3,5記載の発明は、画素信号を出力しない期間はオフセット信号を出力することが可能な固体撮像装置を提供することを目的とする。
【0013】
【課題を解決するための手段】
上記問題点を解決するため、請求項1記載の発明は、光電変換素子を単位画素とし該単位画素をマトリスク状に配列すると共に、垂直方向に配列した単位画素に共通に接続した垂直信号線を有する画素部と、該画素部の各単位画素をXYアドレス方式で順次選択して画素信号を出力信号線に読み出す水平及び垂直走査回路と、前記垂直信号線毎に前記画素部と前記出力信号線との間に配置される水平選択スイッチと、前記水平走査回路から出力される走査パルスを入力とし、前記水平選択スイッチを制御するための水平選択スイッチ制御部と、基準電位を供給するリファレンスラインと、該リファレンスラインと前記画素部の垂直信号線を接続するスイッチと、該スイッチを制御して前記垂直信号線を読み出し期間より1ビット又は水平画素数より少ない期間先行して前記リファレンスラインに接続する手段と、前記水平走査回路内に設けられ、前記画素部の全画素又は1部分の任意領域の画素を走査する任意画素領域走査手段と、該任意画素領域走査手段により前記画素部の全画素又は一部分の任意領域の画素を走査した状態で、同一領域あるいは更に小さい領域からの画素信号を読み出す画素領域限定読み出し手段とで固体撮像装置を構成するものである。
請求項2記載の発明は、請求項1記載の固体撮像装置において、前記画素領域限定読み出し手段は、前記出力信号線と信号出力端子間に選択制御信号で制御される選択制御スイッチを配置し、該選択制御スイッチの導通又は非導通により画素信号を読み出す画素領域を限定するように構成するものである。
請求項3記載の発明は、請求項2記載の固体撮像装置において、前記選択制御スイッチは、前記信号出力端子が出力信号線又はオフセット信号源のいずれかに接続されるように構成し、画素信号が出力されない期間はオフセット信号が出力されるように構成するものである。
請求項4記載の発明は、請求項1記載の固体撮像装置において、前記画素領域限定読み出し手段は、前記水平選択スイッチと前記出力信号線との間に前記水平選択スイッチと直列に接続され、選択制御信号で制御される選択制御スイッチを配置し、該選択制御スイッチの導通又は非導通により画素信号を読み出す画素領域を限定するように構成するものである。
請求項5記載の発明は、請求項4記載の固体撮像装置において、前記選択制御スイッチは、前記出力信号線が前記水平選択スイッチ又はオフセット信号源のいずれかに接続されるように構成し、画素信号が読み出されない期間はオフセット信号が出力されるように構成するものである。
請求項6記載の発明は、請求項1記載の固体撮像装置において、前記画素領域限定読み出し手段は、前記水平選択スイッチ制御部を構成するロジック回路に選択制御信号を入力し、該選択制御信号により画素信号を読み出す画素領域を限定するように構成するものである。
請求項7記載の発明は、請求項2〜6のいずれか1項に記載の固体撮像装置において、前記選択制御信号として、前記水平走査回路を駆動する駆動パルス又は前記水平走査回路から出力される走査パルスを用いるものである。
【0014】
以上のように構成することによって、全画素又は任意の1部の画素領域の画素信号を出力するように走査した状態で、同一領域あるいは更に小さい領域の画素信号のみを出力することが可能となり、スパイク電流等のプリアンプによる信号の読み出しに不都合が生じる画素信号が出力されないようにした固体撮像装置を実現することができる。
【0015】
【発明の実施の形態】
(第1の実施の形態)
次に、実施の形態について説明する。図1は、本発明に係る固体撮像装置の第1の実施の形態を示す回路構成図である。本実施の形態は、請求項1,2記載の発明に対応するものである。図1において、1は本実施の形態に係る固体撮像装置の全体構成を示し、画素部2は光電変換素子18を画素として用い、該画素をマトリクス状に配置したものであり、ここでは説明を簡単にするためn行×4列の画素で構成したものを示している。光電変換素子としては、ここでは電流読み出し増幅型のCMDを用いている。3は垂直走査回路で、読み出し行を選択する走査信号を送出するものである。4は図13で示したシフトレジスタを用いた任意画素領域読み出しが可能な水平走査回路で、図13において符号56で示したシフトレジスタ単位段と同じ構成の5段のシフトレジスタ単位段4−1〜4−5により構成されている。初段のシフトレジスタ単位段4−1のノードSR1.0 は、2入力NOR回路6−1の一方の入力端と、水平リセットスイッチ7−1の制御端子に接続されている。2段目のシフトレジスタ単位段4−2のノードSR2.0 は、2入力NOR回路6−2の一方の入力端と、水平リセットスイッチ7−2の制御端子と、インバータ5−1の入力端に接続されている。同様にノードSR3.0 は、2入力NOR回路6−3の一方の入力端と、水平リセットスイッチ7−3の制御端子と、インバータ5−2の入力端に接続され、ノードSR4.0 は、2入力NOR回路6−4の一方の入力端と、水平リセットスイッチ7−4の制御端子と、インバータ5−3の入力端に接続されている。そしてノードSR5.0 は、インバータ5−4の入力端に接続されており、2入力NOR回路6−1〜6−4の他方の入力端は、それぞれインバータ5−1〜5−4の各出力端に接続されている。シフトレジスタ単位段4−1〜4−5の内部の構成は、図13に示した従来例と同じであるので、ここでは説明を省略する。
【0016】
2入力NOR回路6−1〜6−4の出力端からは選択パルスφn1〜φn4が出力され、水平選択スイッチ8−1〜8−4の制御端子に入力されるように構成されている。水平選択スイッチ8−1〜8−4は、それぞれ垂直信号線9−1〜9−4と出力信号線10の間に設けられており、各水平選択スイッチの制御端子にHレベルが入力されると、各垂直信号線9−1〜9−4と出力信号線10が接続されるようになっている。選択制御スイッチ12は、出力信号線10と信号出力端子15の間に、信号線リセットスイッチ13は出力信号線10とリファレンスライン11の間にそれぞれ配置されている。選択制御スイッチ12の制御端子には、制御信号発生器16から出力されるクロックφMSKが入力され、クロックφMSKがHレベルになると選択制御スイッチ12がオンし、出力信号線10と信号出力端子15が接続されるようになっている。信号線リセットスイッチ13の制御端子には、クロック端子14−6から入力されるクロックφRSTが入力され、クロックφRSTがHレベルになると信号線リセットスイッチ13がオンし、出力信号線10とリファレンスライン11が接続されるようになっている。
【0017】
水平リセットスイッチ7−1〜7−4は、それぞれ垂直信号線9−1〜9−4とリファレンスライン11の間に設けられており、各水平リセットスイッチの制御端子にクロックのHレベルが入力されると、各垂直信号線9−1〜9−4とリファレンスライン11が接続されるようになっている。リファレンスライン11は基準電源17に接続されている。水平走査回路4は、クロック端子14−1〜14−4から入力されるクロックφ1,φ2,φLD,φTBA,及び前記各クロックがインバータ20−1〜20−4によって反転されたクロック/φ1,/φ2,/φLD,/φTBAと、クロック端子14−5から入力されるパルスφSTで駆動されるようになっている。19は電流・電圧変換型のプリアンプで、信号出力端子15に接続されており、信号出力端子15及びそれに接続されている出力信号線10を仮想接地し、信号出力端子15から出力される画素信号に相当する電流信号を、電圧信号に変換するものである。
【0018】
次に、このように構成されている固体撮像装置の動作を、図2に示すタイミングチャートに基づいて説明する。本実施の形態においては、画素部2において、垂直走査回路3から出力される図2のm行選択信号(1≦m≦n)が選択レベルになると、m行目の画素行が選択され、水平選択スイッチ8−1〜8−4のいずれかがオンすると、オンしている水平選択スイッチに対応する画素列のm行目の画素信号が、出力信号線10に出力される。期間t0 〜t8 ではクロックφLDがLレベルであるため、パルスφSTを入力すると、クロックφ1及びφ2に同期して、パルスφSTがSR1.0,SR2.0,SR3.0,SR4.0,SR5.0 の各ノードに伝達される。この期間内においては、m行選択信号は非選択レベルであるため、信号出力端子15より画素信号は出力されない。ここで、図2に示すように、期間t3 〜t4 内の時刻tTBでクロックφTBAが、クロックφ2と同じタイミングでHレベルになっている。この時、シフトレジスタのノードSR0.5,SR1.5,・・・SR4.5 のなかで、ノードSR2.5 のみがLレベルで、他のノードはHレベルになっている。このため、シフトレジスタ単位段4−3の記憶部にはLレベル、他のシフトレジスタ単位段の記憶部にはHレベルが記憶される。この結果、この後クロックφLDがクロックφ1と同じタイミングでHレベルになると、シフトレジスタの走査がノードSR3.0 から開始されることになる。
【0019】
図2において、クロックφLDは時刻t9 でクロックφ1と同じタイミングでHレベルになっているため、この時よりシフトレジスタの走査がノードSR3.0 から開始される。このため、SR3.0,SR4.0,SR5.0 の各ノードは、それぞれ期間t9 〜t10,t10〜t11,t11〜t12にHレベルになる。この結果、リセットスイッチ7−3,7−4がそれぞれ期間t9 〜t10,t10〜t11にオンし、各期間において、それぞれ垂直信号線9−3,9−4がリファレンスライン11に接続され、基準電位にリセットされる。ところで、各選択パルスφn1〜φn4は、ある段のシフトレジスタ単位段の出力がLレベルで、次の段のシフトレジスタ単位段の出力がHレベルの時に、Hレベルになる。例えば、選択パルスφn1は、SR1.0 がLレベルで且つSR2.0 がHレベルの時に、Hレベルになる。図2において、t9 以降に、この条件を満たすのは、期間t9 〜t10における選択パルスφn2,期間t10〜t11における選択パルスφn3,t11〜t12における選択パルスφn4である。このため、水平選択スイッチ8−2,8−3,8−4が、それぞれ期間t9 〜t10,t10〜t11,t11〜t12にオンする。ここでm行選択信号は、時刻t8 以降は選択レベルになるので、出力信号線10にはそれぞれの期間において2列目、3列目、4列目の画素信号が出力される。この様子は、図2のAに示される。
【0020】
ここで、3列目、4列目の画素信号が読み出される直前に、垂直信号線9−3,9−4はそれぞれ期間t9 〜t10,t10〜t11に基準電位にリセットされるが、2列目の画素信号が読み出される前には、垂直信号線9−2はリセットされない。そこで、本実施の形態においては、2列目の画素信号が読み出される期間は選択制御スイッチ12をオフし、2列目の画素信号を読み出さないように構成するものである。図2に示すように、制御信号発生器16から出力されるクロックφMSKを、期間t9 〜t10の間のみLレベルにすることにより、選択制御スイッチ12をオフし、発明が解決しようとする課題の項目で説明したスパイク電流を含む画素信号を、信号出力端子15に出力しないようにする。この期間、選択パルスφn2がHレベルのため水平選択スイッチ8−2がオンしており、出力信号線10は垂直信号線9−2と接続されている。出力信号線10を電気的にフローティングしておくと、垂直信号線9−2の放電電流が流れ込むため、出力信号線10の電位が上昇してしまう。このため、クロックφRSTをHレベルにして、信号線リセットスイッチ13をオンすることにより、出力信号線10を基準電位に保つ。時刻t10以降はクロックφRSTをLレベルに、クロックφMSKをHレベルにすることにより、信号線リセットスイッチ13をオフ、選択制御スイッチ12をオンし、従来どおり画素信号を読み出す。この結果、従来のようにスパイク電流を出力せずに、任意の領域の画素信号を読み出すことができる。この読み出し態様を、図2のBに示す。
【0021】
本実施の形態の動作説明においては、クロックφRSTがHレベルの期間を、クロックφMSKがLレベルになる期間と同じにした場合を示したが、クロックφMSKがLレベルになる期間内で、且つ出力信号線10をリセットするのに十分な時間であれば、より短い時間でもかまわない。クロックφMSKはスパイク電流を含まない画素信号の読み出しの開始と同時にHレベルになればよいので、上記動作説明のように、Lレベルの期間を1クロック期間に限定しなければならないものではない。画素部の構成は、ここではn行×4列としたものを示したが、任意の画素行列にも対応可能である。また、本実施の形態においては、制御信号発生器を固体撮像装置内に配置したものを示したが、これを固体撮像装置外に配置してもかまわない。
【0022】
以上のように構成することによって、任意画素領域読み出しを横スミア抑圧回路を内蔵した水平走査回路で行った際に生じるスパイク電流が、信号出力端子から出力するのを避けることができる。また、この実施の形態は、この他に、例えば画素部に他の画素より信号量が異常に大きい画素欠陥がある時、それのみを出力しないようにする場合にも適用することができる。その結果、プリアンプが飽和し、その後画素信号を歪むという不具合を避けることができる。
【0023】
(第2の実施の形態)
図3は、本発明に係る固体撮像装置の第2の実施の形態を示す回路構成図で、図1に示した第1の実施の形態と同一の構成要素には同一の符号を付して示し、その説明を省略する。本実施の形態は、請求項1〜3記載の発明に対応するものである。第1の実施の形態との差異は、信号出力端子15が選択制御スイッチ12を介して出力信号線10と接続されない期間は、該選択制御スイッチ12を介してオフセット信号源30と接続されるように構成した点である。オフセット信号源30は、画素信号の暗時オフセットレベルに相当する信号を出力するものである。
【0024】
次に、第2の実施の形態に係る固体撮像装置の動作を、図4に示すタイミングチャートに基づいて説明する。図2に示した第1の実施の形態のタイミングチャートと異なる点は、クロックφMSKが期間t0 〜t10,t12〜t15にLレベルになっている点である。クロックφMSKをこのように設定した場合、図1に示した第1の実施の形態において信号出力端子15から出力される画素信号の態様は、図4のCに示すようになる。すなわち画素信号が出力されない期間は0レベルになっており、画素信号が出力される期間においては、光が画素部に照射されている時は明時レベルに、照射されていない時は暗時オフセットレベルになっている。その結果、プリアンプ19には0レベルから明時信号までのダイナミックレンジが必要とされる。しかしながら、ビデオ信号として必要とされる信号領域は、暗時オフセットレベルから明時レベルの間であるため、暗時オフセット分の信号は不要である。
【0025】
そこで、本実施の形態においては、画素信号が出力されない期間は信号出力端子15をオフセット信号源30に接続し、画素信号が出力されない期間には暗時オフセットレベルの信号が出力されるように構成したものである。前記したように、クロックφMSKは期間t0 〜t10,t12〜t15にLレベルになっている。したがって、この期間内においては、信号出力端子15は選択制御スイッチ12を介してオフセット信号源30に接続され、暗時オフセットレベルの信号を出力する。期間t10〜t12においては、クロックφMSKはHレベルであるので、信号出力端子15は選択制御スイッチ12を介して出力信号線10に接続され、画素信号を出力する。この態様を図4のDに示す。その結果、プリアンプ19のダイナミックレンジは、暗時オフセットレベルから明時レベルまでの範囲で済むことになる。
【0026】
本実施の形態の動作説明においては、クロックφRSTがHレベルの期間を1クロック期間として示しているが、クロックφMSKがLレベルになる期間内で、且つ出力信号線10をリセットするのに十分な時間であれば、より短い時間に設定してもかまわない。また、本実施の形態においては、制御信号発生器を固体撮像装置内に配置しているものを示したが、これは固体撮像装置外に配置してもかまわない。
【0027】
以上のように構成することによって、第2の実施の形態に係る固体撮像装置は第1の実施の形態と同一の機能を有し、更にプリアンプに必要とされるダイナミックレンジを必要最小限にすることができる。
【0028】
(第3の実施の形態)
図5は、本発明に係る固体撮像装置の第3の実施の形態を示す回路構成図で、図1に示した第1の実施の形態と同一の構成要素には同一の符号を付し、その説明を省略する。本実施の形態は、請求項1,4記載の発明に対応するものである。第1の実施の形態との差異は、出力信号線10と信号出力端子15の間に配置された選択制御スイッチ12及びリセットスイッチ13がなくなり、信号出力端子15と出力信号線10が直接接続され、垂直信号線9−1〜9−4が、水平選択スイッチ8−1〜8−4と水平選択スイッチ8−1〜8−4に直列に接続された選択制御スイッチ40−1〜40−4の両者を介して、出力信号線10と接続されている点である。画素信号は水平選択スイッチ8−1〜8−4の制御端子に入力する信号がHレベルになり、且つ選択制御スイッチの制御端子に入力する信号がHレベルになった時に、出力信号線10に出力される。選択制御スイッチ40−1〜40−4は、それぞれ出力信号線10と水平選択スイッチ8−1〜8−4の間に配置され、それらの各制御端子は制御信号線41を介して制御信号発生器16と接続されている。
【0029】
次に、このように構成されている第3の実施の形態の動作を、図6に示すタイミングチャートに基づいて説明する。この図6に示すタイミングチャートには、図2に示した第1の実施の形態のタイミングチャートと異なりクロックφRSTがないが、その他の同一の符号を用いているクロックや信号のタイミングは同じである。従来例として示した図16の回路構成の場合は、図17のタイミングチャートに示したように、期間t9 〜t10にスパイク電流が含まれる画素信号を出力する。本実施の形態においては、期間t9 〜t10ではクロックφMSKをLレベルにすることにより、選択制御スイッチ40−1〜40−4がオフになり、各垂直信号線9−1〜9−4は出力信号線10とは接続されず、画素信号が信号出力端子15より出力されない。期間t10以降は、クロックφMSKがHレベルになることにより、画素信号が出力可能になる。この結果、図6のAに示されるように、出力信号線10に2列目の画素の信号が出力されず、スパイク電流のない画素信号のみが信号出力端子15より出力される。この態様を、図6のBに示す。第1の実施の形態と異なり、クロックφMSKがLレベルの時は、出力信号線10には画素信号が出力されない。このため、画素信号を読み出される直前に出力信号線10を基準電位にリセットする動作は必要はないので、第1の実施の形態における信号線リセットスイッチ13に該当するものは不要である。
【0030】
クロックφMSKは、スパイク電流を含まない画素信号の読み出しと同時にHレベルになればよいので、本実施の形態の上記動作説明のようにLレベルの期間を、必ずしも1クロック期間に限定する必要はない。本実施の形態における画素部の構成もn行×4列としたものを示したが、任意の画素行列に対応可能であることは勿論である。また、本実施の形態においては、制御信号発生器を固体撮像装置内に配置したものを示したが、これを固体撮像装置外に配置してもよい。
【0031】
以上のように構成することによって、第3の実施の形態に係る固体撮像装置は第1の実施の形態の固体撮像装置と同一の機能を有し、更に第1の実施の形態とは異なり信号線リセットスイッチが不要であるため、固体撮像装置内の回路規模が小さくなる利点がある。同時に、信号線リセットスイッチのスイッチング動作のフィードスルーに起因する、画素信号へのノイズを防ぐことができるという利点も得られる。
【0032】
(第4の実施の形態)
図7は、本発明に係る固体撮像装置の第4の実施の形態を示す回路構成図で、図5に示した第3の実施の形態と同一の構成要素には同一の符号を付して示している。本実施の形態は、請求項1,4,5記載の発明に対応するものである。第3の実施の形態との差異は、出力信号線10に画素信号が出力されない期間は、出力信号線10が選択制御スイッチ40−1〜40−4を介して、常時オフセット信号源30に接続されているオフセット信号線31に、接続されるように構成している点である。オフセット信号源30は、画素信号の暗時オフセットレベルに相当する信号を出力するものである。
【0033】
次に、このように構成されている第4の実施の形態の動作を、図8に示すタイミングチャートに基づいて説明する。図8に示すタイミングチャートが、図6に示した第3の実施の形態のタイミングチャートと異なる点は、クロックφMSKが期間t0 〜t10,t12〜t15にLレベルになっている点である。第3の実施の形態における信号出力端子15から出力される画素信号の態様を、図8のCに示す。画素信号が出力されない期間は0レベルになっており、信号が出力される期間は、光が画素部に照射されている時は明時レベルに、照射されていない時は暗時オフセットレベルになっている。この結果、プリアンプ19には0レベルから明時信号までのダイナミックレンジが必要とされる。しかしながら、ビデオ信号として必要とされる信号領域は、暗時オフセットレベルから明時レベルの間であるため、暗時オフセット分の信号は不要である。そこで、本実施の形態においては、画素信号が出力されない期間は、出力信号線10をオフセット信号線31に接続し、画素信号が出力されない期間には、暗時オフセットレベルの信号が出力されるように構成している。
【0034】
前述のように、クロックφMSKは期間t0 〜t10,t12〜t15にLレベルになっている。したがって、この期間内においては、出力信号線10は選択制御スイッチ40−1〜40−4を介してオフセット信号線31に接続され、暗時オフセットレベルの信号を出力する。期間t10〜t12においては、クロックφMSKはHレベルであるので、出力信号線10は選択制御スイッチ40−1〜40−4を介して、それぞれ水平選択スイッチ8−1〜8−4に接続されるため、画素信号の読み出しが可能になる。この状態で、選択パルスφn1〜φn4のいずれかがHレベルになると、画素信号が出力信号線10を介して信号出力端子15から出力される。この出力態様を図8のDに示す。この結果、プリアンプ19のダイナミックレンジは、暗時オフセットレベルから明時レベルまでの範囲で済むことになる。
【0035】
本実施の形態においては、制御信号発生器を固体撮像装置内に配置したものを示したが、これを固体撮像装置外に配置してもかまわない。
【0036】
以上のように構成することによって、第4の実施の形態に係る固体撮像装置は第3の実施の形態の固体撮像装置と同一の機能を有し、更にプリアンプに必要とされるダイナミックレンジを必要最小限にすることができるという利点が得られる。
【0037】
(第5の実施の形態)
図9は、本発明に係る固体撮像装置の第5の実施の形態を示す回路構成図で、図5に示した第3の実施の形態と同一の構成要素には同一の符号を付して示している。本実施の形態は、請求項1,6記載の発明に対応するものである。第3の実施の形態との差異は、選択制御スイッチ40−1〜40−4がなくなり、2入力NOR回路6−1〜6−4が3入力のNOR回路45−1〜45−4に変更され、該3入力NOR回路の3つの入力端のうちの一つが、制御信号線41を介して制御信号発生器16に接続されている点である。この実施の形態は、前記第1〜第4の各実施の形態と異なり、クロックφMSKがLレベルの時に画素信号が出力可能となり、クロックφMSKがHレベルの時は画素信号は出力されない。3入力NOR回路の3つの入力端のうち、制御信号線41に接続されていない2つの入力端の接続は、前記第3の実施の形態の2入力NOR回路の2つの入力端の接続と同一である。
【0038】
次に、このように構成されている第5の実施の形態の動作を、図10のタイミングチャートに基づいて説明する。従来例として示した図16の回路構成の場合は、図17のタイミングチャートに示したように、期間t9 〜t10にスパイク電流が含まれる画素信号を出力する。このため、本実施の形態においては期間t9 〜t10にはクロックφMSKをHレベルにすることにより、3入力NOR回路45−1〜45−4の出力である選択パルスφn1〜φn4がLレベルになり、水平選択スイッチ8−1〜8−4がオフすることにより、画素信号が信号出力端子15より出力されないよう構成するものである。期間t10以降は、クロックφMSKがLレベルになることにより、画素信号が出力可能になる。この結果、図10のA及びBに示されるようにスパイク電流が含まれる画素信号は出力されない。また第3の実施の形態と同じ理由で、第1の実施の形態における信号線リセットスイッチ13に該当するものは不要である。
【0039】
クロックφMSKは、スパイク電流を含まない画素信号の読み出しと同時にLレベルになればよいので、本実施の形態の上記動作説明のようにHレベルの期間を、必ずしも1クロック期間に限定する必要はない。本実施の形態における画素部の構成もn行×4列としたものを示したが、任意の画素行列に対応可能である。また、本実施の形態においては、制御信号発生器を固体撮像装置内に配置したものを示したが、これは固体撮像装置外に配置してもよい。
【0040】
以上のように構成することによって、第5の実施の形態に係る固体撮像装置は第1,3の実施の形態の固体撮像装置と同一の機能を有する。また本実施の形態においては、第1の実施の形態と異なり信号線リセットスイッチが不要であるため、固体撮像装置内の回路規模が小さくなる利点がある。同時に、信号線リセットスイッチのスイッチング動作のフィードスルーに起因する、画素信号へのノイズを防ぐことができる。
【0041】
前記第1〜第4の実施の形態においては、画素信号が垂直信号線9−1〜9−4から信号出力端子15に出力されるまでに2つのスイッチを介している。これは、画素信号電流に対するスイッチの抵抗が、図16に示す従来例の倍になっていることを意味する。このため、前記第1〜第4の実施の形態においては、スイッチのトランジスタのサイズを従来例のそれより大きくする等の対策を必要とする。これに対し、本実施の形態においては、画素信号は1つのスイッチのみを介して信号出力端子15に出力されるため、前記の対策をとる必要がなくなる。
【0042】
(第6の実施の形態)
図11は、本発明に係る固体撮像装置の第6の実施の形態を示す回路構成図で、図9に示した第5の実施の形態と同一の構成要素には同一の符号を付して示している。本実施の形態は、請求項1,6,7記載の発明に対応するものである。本実施の形態は、図9に示した第5の実施の形態と異なり、制御信号発生器16がなく、クロック端子14−3からはクロックφMSKLDが入力され、該クロックφMSKLDはAND回路46の一方の入力端に入力される一方、制御信号線41を介して3入力NOR回路45−1〜45−4の一つの入力端に入力されるように構成されている。AND回路46のもう一方の入力端にはクロックφ1が入力され、AND回路46の出力端からはクロックφLDが出力されるようになっている。
【0043】
次に、このように構成されている第6の実施の形態の動作を、図12のタイミングチャートに基づいて説明する。図12のタイミングチャートに示すように、φMSKLDは期間t9 〜t10の間、常にHレベルになっている。φLDは、クロックφMSKLDとクロックφ1の両方がHレベルの時Hレベルになるから、時刻t9 でHレベルになる。これは、第1〜第5の実施の形態におけるφLDと同一であり、その機能も変わらないので以後の説明は省略する。
【0044】
スパイク電流が含まれる画素信号が出力される期間は、任意領域読み出し時にシフトレジスタから最初の選択パルスが出力されるときであり、例えば図16に示した従来例の回路構成の場合は、期間t9 〜t10がそれにあたる。このことは、駆動用パルス又は水平走査回路内に発生するパルスのうち、Hレベル(又はLレベル)になる期間が前記の期間と一致するものがあれば、そのパルスを第1〜第5の実施の形態のクロックφMSKにあたる画素選択の制御信号として使用することができることを意味する。本実施の形態においては、クロックφMSKLDがそれにあたる。よって、このクロックφMSKLDに第5の実施の形態のクロックφMSKと同じ役割をもたせ、第1〜第5の実施の形態の制御信号発生器を省略したものが本実施の形態である。第5の実施の形態のタイミングチャートである図10のクロックφMSKと図12のクロックφMSKLDが、同じタイミングになっていることを確認されたい。本実施の形態においては、クロックφMSKLDがLレベルの時に画素信号が出力可能となり、クロックφMSKLDがHレベルの時は画素信号は出力されない。この結果、期間t9 〜t10の間は画素信号が出力不可能となり、図12のA及びBに示されるようにスパイク電流を含む画素信号は出力されない。
【0045】
本実施の形態においては、第5の実施の形態から制御信号発生器を省略する例を示したが、同様な考えで第1〜第4の実施の形態に、これを適用することも可能であることは言うまでもない。例えば第1の実施の形態においては、図1に示す回路構成を、クロックφLDを図11のクロックφMSKLDとクロックφ1から作るように変更し、クロックφMSKLD又はその反転信号をクロックφMSK,φRSTとしても用いるように変更すれば、制御信号発生器とクロック端子14−6を省略できる。
【0046】
本実施の形態は、第1〜第5の実施の形態と異なり、出力を禁止する範囲を変えることはできない。しかしながら、前記のスパイク電流を出力せずに任意領域読み出しを行うように構成されたものとしては、制御信号発生器を必要としないため、最も簡単な構成をとることができる。前述のように、任意領域読み出しを行う際に発生するスパイク電流のタイミングは、その読み出し方法によって一意的に決まるため、本実施の形態は全ての任意領域読み出し方法に適用することが可能である。
【0047】
本実施の形態においては、画素部の構成はn行×4列としたものを示したが、任意の画素行列に対応可能である。
【0048】
上記第1〜第6の各実施の形態においては、画素に用いる光電変換素子としてCMDを用いたものを示したが、XYアドレス型の固体撮像装置を構成可能で、且つ電流読み出し型のAMI,SIT,MOS型の増幅型素子等の他の光電変換素子を用いてもよい。
【0049】
【発明の効果】
以上の実施の形態に基づいて説明したように、請求項1〜7記載の発明によれば、全画素又は任意の1部の画素領域の画素信号を出力するように走査した状態で、同一領域あるいは更に小さい領域の画素信号のみを出力することが可能となり、スパイク電流等のプリアンプによる信号の読み出しに不都合が生じる画素信号を出力しないようにすることが可能な固体撮像装置を実現することができる。また、請求項3,5記載の発明によれば、画素信号を出力しない期間はオフセット信号を出力するように構成されているので、プリアンプのダイナミックレンジを小さくすることができるなどの効果が得られる。
【図面の簡単な説明】
【図1】本発明に係る固体撮像装置の第1の実施の形態を示す回路構成図である。
【図2】図1に示した第1の実施の形態の動作を説明するためのタイミングチャートである。
【図3】第2の実施の形態を示す回路構成図である。
【図4】図3に示した第2の実施の形態の動作を説明するためのタイミングチャートである。
【図5】第3の実施の形態を示す回路構成図である。
【図6】図5に示した第3の実施の形態の動作を説明するためのタイミングチャートである。
【図7】第4の実施の形態を示す回路構成図である。
【図8】図7に示した第4の実施の形態の動作を説明するためのタイミングチャートである。
【図9】第5の実施の形態を示す回路構成図である。
【図10】図9に示した第5の実施の形態の動作を説明するためのタイミングチャートである。
【図11】第6の実施の形態を示す回路構成図である。
【図12】図11に示した第6の実施の形態の動作を説明するためのタイミングチャートである。
【図13】従来の受光面の任意領域の受光画素の読み出し可能な固体撮像装置の走査回路を構成するシフトレジスタの構成例を示す回路構成図である。
【図14】図13に示したシフトレジスタの動作を説明するためのタイミングチャートである。
【図15】図13に示したシフトレジスタの他の動作態様を説明するためのタイミングチャートである。
【図16】図13に示したシフトレジスタを用いた固体撮像装置の構成例を示す回路構成図である。
【図17】図16に示した固体撮像装置の動作を説明するためのタイミングチャートである。
【符号の説明】
1 固体撮像装置
2 画素部
3 垂直走査回路
4 水平走査回路
4−1〜4−5 シフトレジスタ単位段
5−1〜5−4 インバータ
6−1〜6−4 2入力NOR回路
7−1〜7−4 水平リセットスイッチ
8−1〜8−4 水平選択スイッチ
9−1〜9−4 垂直信号線
10 出力信号線
11 リファレンスライン
12 選択制御スイッチ
13 信号線リセットスイッチ
14−1〜14−5 クロック端子
15 信号出力端子
16 制御信号発生器
17 基準電源
18 光電変換素子
19 プリアンプ
20−1〜20−4 インバータ
30 オフセット信号源
40−1〜40−4 選択制御スイッチ
41 制御信号線
45−1〜45−4 3入力NOR回路
46 AND回路
Claims (7)
- 光電変換素子を単位画素とし該単位画素をマトリスク状に配列すると共に、垂直方向に配列した単位画素に共通に接続した垂直信号線を有する画素部と、該画素部の各単位画素をXYアドレス方式で順次選択して画素信号を出力信号線に読み出す水平及び垂直走査回路と、前記垂直信号線毎に前記画素部と前記出力信号線との間に配置される水平選択スイッチと、前記水平走査回路から出力される走査パルスを入力とし、前記水平選択スイッチを制御するための水平選択スイッチ制御部と、基準電位を供給するリファレンスラインと、該リファレンスラインと前記画素部の垂直信号線を接続するスイッチと、該スイッチを制御して前記垂直信号線を読み出し期間より1ビット又は水平画素数より少ない期間先行して前記リファレンスラインに接続する手段と、前記水平走査回路内に設けられ、前記画素部の全画素又は1部分の任意領域の画素を走査する任意画素領域走査手段と、該任意画素領域走査手段により前記画素部の全画素又は一部分の任意領域の画素を走査した状態で、同一領域あるいは更に小さい領域からの画素信号を読み出す画素領域限定読み出し手段とを備えていることを特徴とするXYアドレス型の固体撮像装置。
- 前記画素領域限定読み出し手段は、前記出力信号線と信号出力端子間に選択制御信号で制御される選択制御スイッチを配置し、該選択制御スイッチの導通又は非導通により画素信号を読み出す画素領域を限定するように構成したことを特徴とする請求項1記載の固体撮像装置。
- 前記選択制御スイッチは、前記信号出力端子が出力信号線又はオフセット信号源のいずれかに接続されるように構成し、画素信号が出力されない期間はオフセット信号が出力されるように構成したことを特徴とする請求項2記載の固体撮像装置。
- 前記画素領域限定読み出し手段は、前記水平選択スイッチと前記出力信号線との間に前記水平選択スイッチと直列に接続され、選択制御信号で制御される選択制御スイッチを配置し、該選択制御スイッチの導通又は非導通により画素信号を読み出す画素領域を限定するように構成したことを特徴とする請求項1記載の固体撮像装置。
- 前記選択制御スイッチは、前記出力信号線が前記水平選択スイッチ又はオフセット信号源のいずれかに接続されるように構成し、画素信号が読み出されない期間はオフセット信号が出力されるように構成したことを特徴とする請求項4記載の固体撮像装置。
- 前記画素領域限定読み出し手段は、前記水平選択スイッチ制御部を構成するロジック回路に選択制御信号を入力し、該選択制御信号により画素信号を読み出す画素領域を限定するように構成したことを特徴とする請求項1記載の固体撮像装置。
- 前記選択制御信号として、前記水平走査回路を駆動する駆動パルス又は前記水平走査回路から出力される走査パルスを用いていることを特徴とする請求項2〜6のいずれか1項に記載の固体撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06561197A JP3859294B2 (ja) | 1997-03-05 | 1997-03-05 | 固体撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06561197A JP3859294B2 (ja) | 1997-03-05 | 1997-03-05 | 固体撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10248033A JPH10248033A (ja) | 1998-09-14 |
JP3859294B2 true JP3859294B2 (ja) | 2006-12-20 |
Family
ID=13291996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06561197A Expired - Fee Related JP3859294B2 (ja) | 1997-03-05 | 1997-03-05 | 固体撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3859294B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4207659B2 (ja) | 2003-05-16 | 2009-01-14 | ソニー株式会社 | 固体撮像装置およびその駆動方法、ならびにカメラ装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04293371A (ja) * | 1991-03-22 | 1992-10-16 | Hitachi Ltd | 固体撮像装置 |
JP3121033B2 (ja) * | 1991-04-01 | 2000-12-25 | オリンパス光学工業株式会社 | 撮像装置 |
JPH0746483A (ja) * | 1993-07-29 | 1995-02-14 | Olympus Optical Co Ltd | 固体撮像装置 |
JP4059533B2 (ja) * | 1995-12-05 | 2008-03-12 | オリンパス株式会社 | 撮像装置 |
JP3408045B2 (ja) * | 1996-01-19 | 2003-05-19 | キヤノン株式会社 | 光電変換装置 |
JP3897389B2 (ja) * | 1996-02-22 | 2007-03-22 | キヤノン株式会社 | 光電変換装置の駆動方法及び光電変換装置 |
-
1997
- 1997-03-05 JP JP06561197A patent/JP3859294B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10248033A (ja) | 1998-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7499091B2 (en) | Solid-state imaging device and method for driving same | |
US7106915B2 (en) | Methods and devices for reading out an image sensor with reduced delay time between lines | |
US5420631A (en) | Solid state image pickup device and method | |
US20060208158A1 (en) | Solid-state image device, driving method thereof, and camera | |
US5909247A (en) | Solid-state image pickup apparatus | |
US4589028A (en) | Defect concealing image sensing device | |
JP3353921B2 (ja) | 固体撮像装置 | |
JP3529190B2 (ja) | 固体撮像装置 | |
US20060158540A1 (en) | Solid-state image pickup device and image pickup method | |
JPH09163244A (ja) | 固体撮像装置 | |
JP2001008109A (ja) | 固体撮像素子およびその駆動方法並びにカメラシステム | |
JP3859294B2 (ja) | 固体撮像装置 | |
JP3808928B2 (ja) | 固体撮像装置 | |
JP3668305B2 (ja) | 固体撮像装置 | |
JP3513996B2 (ja) | 固体撮像装置 | |
US7379108B2 (en) | Image sensor, driving method and camera | |
JP4102098B2 (ja) | 固体撮像装置 | |
JP3396041B2 (ja) | 固体撮像素子 | |
EP1353500B9 (en) | Image sensor | |
JPH0715673A (ja) | 固体撮像装置 | |
JP3886597B2 (ja) | 固体撮像装置の走査方法 | |
JP2749051B2 (ja) | イメージ・センサ・アレイの水平スキャナ | |
US6285016B1 (en) | Scanning circuit for solid-state imaging device | |
JPH09172578A (ja) | 増幅型固体撮像素子の駆動方法およびその装置 | |
JPH0723303A (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040218 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060912 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060919 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130929 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |