JP3859294B2 - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP3859294B2 JP3859294B2 JP06561197A JP6561197A JP3859294B2 JP 3859294 B2 JP3859294 B2 JP 3859294B2 JP 06561197 A JP06561197 A JP 06561197A JP 6561197 A JP6561197 A JP 6561197A JP 3859294 B2 JP3859294 B2 JP 3859294B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- signal
- output
- state imaging
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、固体撮像装置に関し、特に受光面の任意領域の画素の出力を読み出すことの可能な固体撮像装置に関する。
【０００２】
【従来の技術】
従来、受光面の任意領域の受光画素の読み出し可能な固体撮像装置の走査回路を構成するシフトレジスタとしては、例えば、特開平６−３５０９３３号に開示されているようなものが知られている。このシフトレジスタの構成を図13に基づいて説明する。図13において、51は第１のクロック型インバータ51−１と第２のクロック型インバータ51−２を直列に接続してなるシフトレジスタユニット、52は記憶用スイッチ、53は転送用スイッチ、54は第１のインバータ54−１と第２のインバータ54−２を直列に接続してなる記憶部である。第１のクロック型インバータ51−１の出力ノードと記憶用スイッチ52及び転送用スイッチ53の一端が接続され、記憶用スイッチ52の他端と第１のインバータ54−１の入力端が接続され、第２のインバータ54−２の出力端と転送用スイッチ53の他端が接続されており、これらの素子からなる56で示すブロックがシフトレジスタの単位段を構成している。
【０００３】
図13では７段の単位段からなるシフトレジスタを図示しているが、固体撮像装置の走査回路に用いる実際のシフトレジスタにおいては、更に多段の構成となっている。そして、第１のクロック型インバータ51−１はクロックφ２がＨレベルのときにアクティブとなり、第２のクロック型インバータ51−２はクロックφ１がＨレベルのときにアクティブとなるようになっており、第１段目のシフトレジスタユニット51の入力端にはパルスφＳＴが入力され、また、記憶用スイッチ52はクロックφＴＢＡがＨレベルのときに導通し、転送用スイッチ53はクロックφＬＤがＨレベルのときに導通するようになっている。
【０００４】
次に、このように構成されているシフトレジスタの動作を図14に示すタイミングチャートに基づいて説明する。クロックφＴＢＡ，φＬＤをＬレベルに保った状態で、クロックφ１，φ２及びパルスφＳＴを入力すると、クロックφ１及びφ２に同期して、パルスφＳＴが各シフトレジスタユニットの出力ノードＳＲ1.0,ＳＲ2.0,・・・ＳＲ7.0 に伝達される。また、図15に示すタイミングチャートのように、時刻ｔTBでクロックφ２と同じタイミングでクロックφＴＢＡをＨレベルとすることで、この時のノードＳＲ0.5,ＳＲ1.5,・・・ＳＲ6.5 のレベルが記憶部54に記憶される。その後、時刻ｔLDでクロックφＬＤをＨレベルとすることで、ＳＲ0.5,ＳＲ1.5,・・・ＳＲ6.5 の各ノードには、時刻ｔTBで記憶したレベルが転送される。この時、クロックφ１はＨレベルであるため、ＳＲ1.0 にはＳＲ0.5 の反転レベルが、ＳＲ2.0 にはＳＲ1.5 の反転レベルが・・・ＳＲ7.0 にはＳＲ6.5 の反転レベルが出力される。時刻ｔTBにおいては、ノードＳＲ2.5 のみがＬレベル、ＳＲ1.5,ＳＲ3.5,ＳＲ4.5,ＳＲ5.5,ＳＲ6.5 の各ノードはＨレベルであるため、時刻ｔSTでパルスφＳＴとして入力されたＨレベルは、時刻ｔLD以降、ＳＲ3.0 以後のノードに順次現れるようになる。このことは、本シフトレジスタのＳＲ1.0,ＳＲ2.0,・・・ＳＲ7.0 の各ノードからのＨレベルのパルスを、水平走査における水平選択パルスとして用い、ＳＲ1.0 を画素部の１列目、ＳＲ2.0 を画素部の２列目・・・ＳＲ7.0 を画素部の７列目に対応させた場合においては、画素部の３列目以降を順次選択したことに相当する。
【０００５】
【発明が解決しようとする課題】
次に、図16に示す従来の固体撮像装置における問題点について説明する。図16は、図13に示したシフトレジスタと特開平４−２１２８１号などに示されているいわゆる横スミア抑圧回路を用いて構成した固体撮像装置の回路構成図である。横スミア抑圧回路は、光電変換素子として電流読み出し増幅型のＣＭＤを用いた固体撮像装置においては必須の回路であり、任意画素領域読み出しを行う際もその例外ではない。横スミア抑圧回路については、特開平４−２１２８１号に更に詳細に説明されている。図16において、１は本従来例における固体撮像装置の全体構成を示しており、画素部２は光電変換素子18を画素として用い、該画素をマトリクス状に配置したものであり、ここでは説明を簡単にするためｎ行×４列の画素で構成したものを示している。光電変換素子18としては、ここではＣＭＤを用いている。３は垂直走査回路で、読み出し行を選択する走査信号を送出するものである。４は図13で示したシフトレジスタを用いた任意画素領域読み出しが可能な水平走査回路で、図13において符号56で示したシフトレジスタ単位段と同じ構成の５段のシフトレジスタ単位段４−１〜４−５で構成されている。
【０００６】
そして、初段のシフトレジスタ単位段４−１のノードＳＲ1.0 は、２入力のＮＯＲ回路６−１の一方の入力端と、水平リセットスイッチ７−１の制御端子に接続されている。２段目のシフトレジスタ単位段４−２のノードＳＲ2.0 は、２入力ＮＯＲ回路６−２の一方の入力端と、水平リセットスイッチ７−２の制御端子と、インバータ５−１の入力端に接続されている。同様にノードＳＲ3.0 は、２入力ＮＯＲ回路６−３の一方の入力端と、水平リセットスイッチ７−３の制御端子と、インバータ５−２の入力端に接続され、ノードＳＲ4.0 は、２入力ＮＯＲ回路６−４の一方の入力端と、水平リセットスイッチ７−４の制御端子と、インバータ５−３の入力端に接続されている。そしてノードＳＲ5.0 は、インバータ５−４の入力端に接続されており、２入力ＮＯＲ回路６−１〜６−４の他方の入力端は、それぞれインバータ５−１〜５−４の各出力端に接続されている。シフトレジスタ単位段４−１〜４−５の内部の構成は、図13に示したものと同じであるので、ここでは説明を省略する。
【０００７】
２入力ＮＯＲ回路６−１〜６−４の出力端からは、選択パルスφｎ１〜φｎ４が出力され、水平選択スイッチ８−１〜８−４の制御端子に入力されるように構成されている。水平選択スイッチ８−１〜８−４は、それぞれ垂直信号線９−１〜９−４と出力信号線10の間に設けられており、各水平選択スイッチの制御端子にクロックのＨレベルが入力されると、各垂直信号線９−１〜９−４と出力信号線10が接続されるようになっている。出力信号線10は画素信号の出力端子（以下信号出力端子という）15に接続されている。水平リセットスイッチ７−１〜７−４は、それぞれ垂直信号線９−１〜９−４とリファレンスライン11の間に設けられており、各水平リセットスイッチの制御端子にＨレベルが入力されると、各垂直信号線９−１〜９−４とリファレンスライン11が接続されるようになっている。リファレンスライン11は、基準電源17に接続されている。水平走査回路４は、クロック端子14−１〜14−４から入力されるクロックφ１，φ２，φＬＤ，φＴＢＡ，及び前記各クロックがインバータ20−１〜20−４によって反転されたクロック／φ１，／φ２，／φＬＤ，／φＴＢＡと、クロック端子14−５から入力されるパルスφＳＴで駆動されるようになっている。19は電流・電圧変換型のプリアンプで、信号出力端子15に接続されており、信号出力端子15及びそれに接続されている出力信号線10を仮想接地し、信号出力端子15から出力される画素信号に相当する電流信号を、電圧信号に変換するものである。
【０００８】
次に、このように構成されている固体撮像装置の動作を、図17に示すタイミングチャートに基づいて説明する。本従来例においては、画素部２において垂直走査回路３から出力される図17のｍ行選択信号（１≦ｍ≦ｎ）が選択レベルになると、ｍ行目の画素行が選択され、水平選択スイッチ８−１〜８−４のいずれかがオンすると、オンしているスイッチに対応する画素列のｍ行目の画素信号が出力信号線10に出力される。期間ｔ0 〜ｔ8 では、クロックφＬＤがＬレベルであるため、パルスφＳＴを入力すると、クロックφ１及びφ２に同期して、パルスφＳＴがＳＲ1.0,ＳＲ2.0,ＳＲ3.0,ＳＲ4.0,ＳＲ5.0 の各ノードに伝達される。この期間内においては、ｍ行選択信号は非選択レベルであるため、信号出力端子15より画素信号は出力されない。ここで、図17に示すように、期間ｔ3 〜ｔ4 内の時刻ｔTBでクロックφＴＢＡが、クロックφ２と同じタイミングでＨレベルになっている。この時、シフトレジスタのノードＳＲ0.5,ＳＲ1.5,・・・ＳＲ4.5 のなかで、ノードＳＲ2.5 のみがＬレベルで、他のノードはＨレベルになっている。このため、シフトレジスタ単位段４−３の記憶部にはＬレベル、他のシフトレジスタ単位段の記憶部にはＨレベルが記憶される。これにより、この後クロックφＬＤがクロックφ１と同じタイミングでＨレベルになると、シフトレジスタの走査がＳＲ3.0 のノードから開始されることになる。
【０００９】
図17において、クロックφＬＤは時刻ｔ9 でクロックφ１と同じタイミングでＨレベルになっているから、この時よりシフトレジスタの走査がノードＳＲ3.0 から開始される。このため、ＳＲ3.0,ＳＲ4.0,ＳＲ5.0 の各ノードは、それぞれ期間ｔ9 〜ｔ10，ｔ10〜ｔ11，ｔ11〜ｔ12にＨレベルになる。この結果、水平リセットスイッチ７−３，７−４がそれぞれ期間ｔ9 〜ｔ10，ｔ10〜ｔ11にオンし、このため各期間において、それぞれ垂直信号線９−３，９−４がリファレンスライン11に接続され、基準電位にリセットされる。ところで、各選択パルスφｎ１〜φｎ４は、ある段のシフトレジスタ単位段の出力がＬレベルで、次の段のシフトレジスタ単位段の出力がＨレベルの時に、Ｈレベルになる。例えば選択パルスφｎ１は、ＳＲ1.0 がＬレベルで且つＳＲ2.0 がＨレベルの時に、Ｈレベルになる。図17において、ｔ9 以降にこの条件を満たすのは、期間ｔ9 〜ｔ10における選択パルスφｎ２，期間ｔ10〜ｔ11における選択パルスφｎ３，ｔ11〜ｔ12における選択パルスφｎ４である。このため、水平選択スイッチ８−２，８−３，８−４が、それぞれ期間ｔ9 〜ｔ10，ｔ10〜ｔ11，ｔ11〜ｔ12にオンする。ここで、ｍ行選択信号は時刻ｔ8 以降は選択レベルになっているため、出力信号線10にはそれぞれの期間において２列目、３列目、４列目の画素信号が出力される。この画素信号の出力態様は、図17のＡに示される。
【００１０】
ここで、３列目、４列目の画素信号が読み出される直前に、垂直信号線９−３，９−４はそれぞれ期間ｔ9 〜ｔ10，ｔ10〜ｔ11に基準電位にリセットされるが、２列目の画素信号が読み出される前には、垂直信号線９−２はリセットされない。通常、垂直信号線には寄生容量があり、垂直信号線が電気的にフローティングであるときは、その寄生容量がＣＭＤ画素のインピーダンスを介して充電されている。このため、画素信号を読み出す直前に垂直信号線を基準電位にリセットしないと、水平選択スイッチをオンした時に、画素信号に相当する信号電流のほかに充電された電荷による放電電流が流れる。例えば 100万画素のＣＭＤ撮像素子においては、垂直信号線の容量は３〜４pFであり、ＣＭＤのドレイン部の電位は約３Ｖである。ＣＭＤ撮像素子の水平駆動周波数を20ＭＨz とし、１ck期間内に垂直信号線に蓄積されていた電荷がすべて放電されたと仮定すると、この期間内の平均電流は約 200μＡになる。実際は平均的には流れないから、瞬間的にはより大きな電流が流れることになる。これは、ＣＭＤの画素の飽和信号電流より一桁近く大きな数値である。この結果、水平選択スイッチがオンする直前に垂直信号線をリセットしないと、水平選択スイッチがオンした瞬間に、画素の飽和信号をはるかに上回るスパイク電流が流れることになる。この現象は、図17において、２列目の画素信号の読み出しが開始されるタイミングである時刻ｔ9 に起きる。この様子を、図17のＢに示す。
【００１１】
したがって、図17の時刻ｔ9 のタイミングにおいて、画素信号電流をはるかに上回るスパイク電流がプリアンプ19に流れ込んだ結果プリアンプが飽和し、その後の画素の信号が歪むという不具合が生じる可能性がある。
【００１２】
本発明は、従来の固体撮像装置において、前記の任意読み出しを行うときに生じる問題点を解消するためになされたもので、請求項１〜７記載の発明は、プリアンプによる信号の読み出しに不都合が生じる画素信号を出力しないように、水平走査回路による任意画素領域を走査した状態で、任意画素領域のうち画素信号を読み出す画素領域を限定することが可能な固体撮像装置を提供することを目的とする。また、請求項３，５記載の発明は、画素信号を出力しない期間はオフセット信号を出力することが可能な固体撮像装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記問題点を解決するため、請求項１記載の発明は、光電変換素子を単位画素とし該単位画素をマトリスク状に配列すると共に、垂直方向に配列した単位画素に共通に接続した垂直信号線を有する画素部と、該画素部の各単位画素をＸＹアドレス方式で順次選択して画素信号を出力信号線に読み出す水平及び垂直走査回路と、前記垂直信号線毎に前記画素部と前記出力信号線との間に配置される水平選択スイッチと、前記水平走査回路から出力される走査パルスを入力とし、前記水平選択スイッチを制御するための水平選択スイッチ制御部と、基準電位を供給するリファレンスラインと、該リファレンスラインと前記画素部の垂直信号線を接続するスイッチと、該スイッチを制御して前記垂直信号線を読み出し期間より１ビット又は水平画素数より少ない期間先行して前記リファレンスラインに接続する手段と、前記水平走査回路内に設けられ、前記画素部の全画素又は１部分の任意領域の画素を走査する任意画素領域走査手段と、該任意画素領域走査手段により前記画素部の全画素又は一部分の任意領域の画素を走査した状態で、同一領域あるいは更に小さい領域からの画素信号を読み出す画素領域限定読み出し手段とで固体撮像装置を構成するものである。
請求項２記載の発明は、請求項１記載の固体撮像装置において、前記画素領域限定読み出し手段は、前記出力信号線と信号出力端子間に選択制御信号で制御される選択制御スイッチを配置し、該選択制御スイッチの導通又は非導通により画素信号を読み出す画素領域を限定するように構成するものである。
請求項３記載の発明は、請求項２記載の固体撮像装置において、前記選択制御スイッチは、前記信号出力端子が出力信号線又はオフセット信号源のいずれかに接続されるように構成し、画素信号が出力されない期間はオフセット信号が出力されるように構成するものである。
請求項４記載の発明は、請求項１記載の固体撮像装置において、前記画素領域限定読み出し手段は、前記水平選択スイッチと前記出力信号線との間に前記水平選択スイッチと直列に接続され、選択制御信号で制御される選択制御スイッチを配置し、該選択制御スイッチの導通又は非導通により画素信号を読み出す画素領域を限定するように構成するものである。
請求項５記載の発明は、請求項４記載の固体撮像装置において、前記選択制御スイッチは、前記出力信号線が前記水平選択スイッチ又はオフセット信号源のいずれかに接続されるように構成し、画素信号が読み出されない期間はオフセット信号が出力されるように構成するものである。
請求項６記載の発明は、請求項１記載の固体撮像装置において、前記画素領域限定読み出し手段は、前記水平選択スイッチ制御部を構成するロジック回路に選択制御信号を入力し、該選択制御信号により画素信号を読み出す画素領域を限定するように構成するものである。
請求項７記載の発明は、請求項２〜６のいずれか１項に記載の固体撮像装置において、前記選択制御信号として、前記水平走査回路を駆動する駆動パルス又は前記水平走査回路から出力される走査パルスを用いるものである。
【００１４】
以上のように構成することによって、全画素又は任意の１部の画素領域の画素信号を出力するように走査した状態で、同一領域あるいは更に小さい領域の画素信号のみを出力することが可能となり、スパイク電流等のプリアンプによる信号の読み出しに不都合が生じる画素信号が出力されないようにした固体撮像装置を実現することができる。
【００１５】
【発明の実施の形態】
（第１の実施の形態）
次に、実施の形態について説明する。図１は、本発明に係る固体撮像装置の第１の実施の形態を示す回路構成図である。本実施の形態は、請求項１，２記載の発明に対応するものである。図１において、１は本実施の形態に係る固体撮像装置の全体構成を示し、画素部２は光電変換素子18を画素として用い、該画素をマトリクス状に配置したものであり、ここでは説明を簡単にするためｎ行×４列の画素で構成したものを示している。光電変換素子としては、ここでは電流読み出し増幅型のＣＭＤを用いている。３は垂直走査回路で、読み出し行を選択する走査信号を送出するものである。４は図13で示したシフトレジスタを用いた任意画素領域読み出しが可能な水平走査回路で、図13において符号56で示したシフトレジスタ単位段と同じ構成の５段のシフトレジスタ単位段４−１〜４−５により構成されている。初段のシフトレジスタ単位段４−１のノードＳＲ1.0 は、２入力ＮＯＲ回路６−１の一方の入力端と、水平リセットスイッチ７−１の制御端子に接続されている。２段目のシフトレジスタ単位段４−２のノードＳＲ2.0 は、２入力ＮＯＲ回路６−２の一方の入力端と、水平リセットスイッチ７−２の制御端子と、インバータ５−１の入力端に接続されている。同様にノードＳＲ3.0 は、２入力ＮＯＲ回路６−３の一方の入力端と、水平リセットスイッチ７−３の制御端子と、インバータ５−２の入力端に接続され、ノードＳＲ4.0 は、２入力ＮＯＲ回路６−４の一方の入力端と、水平リセットスイッチ７−４の制御端子と、インバータ５−３の入力端に接続されている。そしてノードＳＲ5.0 は、インバータ５−４の入力端に接続されており、２入力ＮＯＲ回路６−１〜６−４の他方の入力端は、それぞれインバータ５−１〜５−４の各出力端に接続されている。シフトレジスタ単位段４−１〜４−５の内部の構成は、図13に示した従来例と同じであるので、ここでは説明を省略する。
【００１６】
２入力ＮＯＲ回路６−１〜６−４の出力端からは選択パルスφｎ１〜φｎ４が出力され、水平選択スイッチ８−１〜８−４の制御端子に入力されるように構成されている。水平選択スイッチ８−１〜８−４は、それぞれ垂直信号線９−１〜９−４と出力信号線10の間に設けられており、各水平選択スイッチの制御端子にＨレベルが入力されると、各垂直信号線９−１〜９−４と出力信号線10が接続されるようになっている。選択制御スイッチ12は、出力信号線10と信号出力端子15の間に、信号線リセットスイッチ13は出力信号線10とリファレンスライン11の間にそれぞれ配置されている。選択制御スイッチ12の制御端子には、制御信号発生器16から出力されるクロックφＭＳＫが入力され、クロックφＭＳＫがＨレベルになると選択制御スイッチ12がオンし、出力信号線10と信号出力端子15が接続されるようになっている。信号線リセットスイッチ13の制御端子には、クロック端子14−６から入力されるクロックφＲＳＴが入力され、クロックφＲＳＴがＨレベルになると信号線リセットスイッチ13がオンし、出力信号線10とリファレンスライン11が接続されるようになっている。
【００１７】
水平リセットスイッチ７−１〜７−４は、それぞれ垂直信号線９−１〜９−４とリファレンスライン11の間に設けられており、各水平リセットスイッチの制御端子にクロックのＨレベルが入力されると、各垂直信号線９−１〜９−４とリファレンスライン11が接続されるようになっている。リファレンスライン11は基準電源17に接続されている。水平走査回路４は、クロック端子14−１〜14−４から入力されるクロックφ１，φ２，φＬＤ，φＴＢＡ，及び前記各クロックがインバータ20−１〜20−４によって反転されたクロック／φ１，／φ２，／φＬＤ，／φＴＢＡと、クロック端子14−５から入力されるパルスφＳＴで駆動されるようになっている。19は電流・電圧変換型のプリアンプで、信号出力端子15に接続されており、信号出力端子15及びそれに接続されている出力信号線10を仮想接地し、信号出力端子15から出力される画素信号に相当する電流信号を、電圧信号に変換するものである。
【００１８】
次に、このように構成されている固体撮像装置の動作を、図２に示すタイミングチャートに基づいて説明する。本実施の形態においては、画素部２において、垂直走査回路３から出力される図２のｍ行選択信号（１≦ｍ≦ｎ）が選択レベルになると、ｍ行目の画素行が選択され、水平選択スイッチ８−１〜８−４のいずれかがオンすると、オンしている水平選択スイッチに対応する画素列のｍ行目の画素信号が、出力信号線10に出力される。期間ｔ0 〜ｔ8 ではクロックφＬＤがＬレベルであるため、パルスφＳＴを入力すると、クロックφ１及びφ２に同期して、パルスφＳＴがＳＲ1.0,ＳＲ2.0,ＳＲ3.0,ＳＲ4.0,ＳＲ5.0 の各ノードに伝達される。この期間内においては、ｍ行選択信号は非選択レベルであるため、信号出力端子15より画素信号は出力されない。ここで、図２に示すように、期間ｔ3 〜ｔ4 内の時刻ｔTBでクロックφＴＢＡが、クロックφ２と同じタイミングでＨレベルになっている。この時、シフトレジスタのノードＳＲ0.5,ＳＲ1.5,・・・ＳＲ4.5 のなかで、ノードＳＲ2.5 のみがＬレベルで、他のノードはＨレベルになっている。このため、シフトレジスタ単位段４−３の記憶部にはＬレベル、他のシフトレジスタ単位段の記憶部にはＨレベルが記憶される。この結果、この後クロックφＬＤがクロックφ１と同じタイミングでＨレベルになると、シフトレジスタの走査がノードＳＲ3.0 から開始されることになる。
【００１９】
図２において、クロックφＬＤは時刻ｔ9 でクロックφ１と同じタイミングでＨレベルになっているため、この時よりシフトレジスタの走査がノードＳＲ3.0 から開始される。このため、ＳＲ3.0,ＳＲ4.0,ＳＲ5.0 の各ノードは、それぞれ期間ｔ9 〜ｔ10，ｔ10〜ｔ11，ｔ11〜ｔ12にＨレベルになる。この結果、リセットスイッチ７−３，７−４がそれぞれ期間ｔ9 〜ｔ10，ｔ10〜ｔ11にオンし、各期間において、それぞれ垂直信号線９−３，９−４がリファレンスライン11に接続され、基準電位にリセットされる。ところで、各選択パルスφｎ１〜φｎ４は、ある段のシフトレジスタ単位段の出力がＬレベルで、次の段のシフトレジスタ単位段の出力がＨレベルの時に、Ｈレベルになる。例えば、選択パルスφｎ１は、ＳＲ1.0 がＬレベルで且つＳＲ2.0 がＨレベルの時に、Ｈレベルになる。図２において、ｔ9 以降に、この条件を満たすのは、期間ｔ9 〜ｔ10における選択パルスφｎ２，期間ｔ10〜ｔ11における選択パルスφｎ３，ｔ11〜ｔ12における選択パルスφｎ４である。このため、水平選択スイッチ８−２，８−３，８−４が、それぞれ期間ｔ9 〜ｔ10，ｔ10〜ｔ11，ｔ11〜ｔ12にオンする。ここでｍ行選択信号は、時刻ｔ8 以降は選択レベルになるので、出力信号線10にはそれぞれの期間において２列目、３列目、４列目の画素信号が出力される。この様子は、図２のＡに示される。
【００２０】
ここで、３列目、４列目の画素信号が読み出される直前に、垂直信号線９−３，９−４はそれぞれ期間ｔ9 〜ｔ10，ｔ10〜ｔ11に基準電位にリセットされるが、２列目の画素信号が読み出される前には、垂直信号線９−２はリセットされない。そこで、本実施の形態においては、２列目の画素信号が読み出される期間は選択制御スイッチ12をオフし、２列目の画素信号を読み出さないように構成するものである。図２に示すように、制御信号発生器16から出力されるクロックφＭＳＫを、期間ｔ9 〜ｔ10の間のみＬレベルにすることにより、選択制御スイッチ12をオフし、発明が解決しようとする課題の項目で説明したスパイク電流を含む画素信号を、信号出力端子15に出力しないようにする。この期間、選択パルスφｎ２がＨレベルのため水平選択スイッチ８−２がオンしており、出力信号線10は垂直信号線９−２と接続されている。出力信号線10を電気的にフローティングしておくと、垂直信号線９−２の放電電流が流れ込むため、出力信号線10の電位が上昇してしまう。このため、クロックφＲＳＴをＨレベルにして、信号線リセットスイッチ13をオンすることにより、出力信号線10を基準電位に保つ。時刻ｔ10以降はクロックφＲＳＴをＬレベルに、クロックφＭＳＫをＨレベルにすることにより、信号線リセットスイッチ13をオフ、選択制御スイッチ12をオンし、従来どおり画素信号を読み出す。この結果、従来のようにスパイク電流を出力せずに、任意の領域の画素信号を読み出すことができる。この読み出し態様を、図２のＢに示す。
【００２１】
本実施の形態の動作説明においては、クロックφＲＳＴがＨレベルの期間を、クロックφＭＳＫがＬレベルになる期間と同じにした場合を示したが、クロックφＭＳＫがＬレベルになる期間内で、且つ出力信号線10をリセットするのに十分な時間であれば、より短い時間でもかまわない。クロックφＭＳＫはスパイク電流を含まない画素信号の読み出しの開始と同時にＨレベルになればよいので、上記動作説明のように、Ｌレベルの期間を１クロック期間に限定しなければならないものではない。画素部の構成は、ここではｎ行×４列としたものを示したが、任意の画素行列にも対応可能である。また、本実施の形態においては、制御信号発生器を固体撮像装置内に配置したものを示したが、これを固体撮像装置外に配置してもかまわない。
【００２２】
以上のように構成することによって、任意画素領域読み出しを横スミア抑圧回路を内蔵した水平走査回路で行った際に生じるスパイク電流が、信号出力端子から出力するのを避けることができる。また、この実施の形態は、この他に、例えば画素部に他の画素より信号量が異常に大きい画素欠陥がある時、それのみを出力しないようにする場合にも適用することができる。その結果、プリアンプが飽和し、その後画素信号を歪むという不具合を避けることができる。
【００２３】
（第２の実施の形態）
図３は、本発明に係る固体撮像装置の第２の実施の形態を示す回路構成図で、図１に示した第１の実施の形態と同一の構成要素には同一の符号を付して示し、その説明を省略する。本実施の形態は、請求項１〜３記載の発明に対応するものである。第１の実施の形態との差異は、信号出力端子15が選択制御スイッチ12を介して出力信号線10と接続されない期間は、該選択制御スイッチ12を介してオフセット信号源30と接続されるように構成した点である。オフセット信号源30は、画素信号の暗時オフセットレベルに相当する信号を出力するものである。
【００２４】
次に、第２の実施の形態に係る固体撮像装置の動作を、図４に示すタイミングチャートに基づいて説明する。図２に示した第１の実施の形態のタイミングチャートと異なる点は、クロックφＭＳＫが期間ｔ0 〜ｔ10，ｔ12〜ｔ15にＬレベルになっている点である。クロックφＭＳＫをこのように設定した場合、図１に示した第１の実施の形態において信号出力端子15から出力される画素信号の態様は、図４のＣに示すようになる。すなわち画素信号が出力されない期間は０レベルになっており、画素信号が出力される期間においては、光が画素部に照射されている時は明時レベルに、照射されていない時は暗時オフセットレベルになっている。その結果、プリアンプ19には０レベルから明時信号までのダイナミックレンジが必要とされる。しかしながら、ビデオ信号として必要とされる信号領域は、暗時オフセットレベルから明時レベルの間であるため、暗時オフセット分の信号は不要である。
【００２５】
そこで、本実施の形態においては、画素信号が出力されない期間は信号出力端子15をオフセット信号源30に接続し、画素信号が出力されない期間には暗時オフセットレベルの信号が出力されるように構成したものである。前記したように、クロックφＭＳＫは期間ｔ0 〜ｔ10，ｔ12〜ｔ15にＬレベルになっている。したがって、この期間内においては、信号出力端子15は選択制御スイッチ12を介してオフセット信号源30に接続され、暗時オフセットレベルの信号を出力する。期間ｔ10〜ｔ12においては、クロックφＭＳＫはＨレベルであるので、信号出力端子15は選択制御スイッチ12を介して出力信号線10に接続され、画素信号を出力する。この態様を図４のＤに示す。その結果、プリアンプ19のダイナミックレンジは、暗時オフセットレベルから明時レベルまでの範囲で済むことになる。
【００２６】
本実施の形態の動作説明においては、クロックφＲＳＴがＨレベルの期間を１クロック期間として示しているが、クロックφＭＳＫがＬレベルになる期間内で、且つ出力信号線10をリセットするのに十分な時間であれば、より短い時間に設定してもかまわない。また、本実施の形態においては、制御信号発生器を固体撮像装置内に配置しているものを示したが、これは固体撮像装置外に配置してもかまわない。
【００２７】
以上のように構成することによって、第２の実施の形態に係る固体撮像装置は第１の実施の形態と同一の機能を有し、更にプリアンプに必要とされるダイナミックレンジを必要最小限にすることができる。
【００２８】
（第３の実施の形態）
図５は、本発明に係る固体撮像装置の第３の実施の形態を示す回路構成図で、図１に示した第１の実施の形態と同一の構成要素には同一の符号を付し、その説明を省略する。本実施の形態は、請求項１，４記載の発明に対応するものである。第１の実施の形態との差異は、出力信号線10と信号出力端子15の間に配置された選択制御スイッチ12及びリセットスイッチ13がなくなり、信号出力端子15と出力信号線10が直接接続され、垂直信号線９−１〜９−４が、水平選択スイッチ８−１〜８−４と水平選択スイッチ８−１〜８−４に直列に接続された選択制御スイッチ40−１〜40−４の両者を介して、出力信号線10と接続されている点である。画素信号は水平選択スイッチ８−１〜８−４の制御端子に入力する信号がＨレベルになり、且つ選択制御スイッチの制御端子に入力する信号がＨレベルになった時に、出力信号線10に出力される。選択制御スイッチ40−１〜40−４は、それぞれ出力信号線10と水平選択スイッチ８−１〜８−４の間に配置され、それらの各制御端子は制御信号線41を介して制御信号発生器16と接続されている。
【００２９】
次に、このように構成されている第３の実施の形態の動作を、図６に示すタイミングチャートに基づいて説明する。この図６に示すタイミングチャートには、図２に示した第１の実施の形態のタイミングチャートと異なりクロックφＲＳＴがないが、その他の同一の符号を用いているクロックや信号のタイミングは同じである。従来例として示した図16の回路構成の場合は、図17のタイミングチャートに示したように、期間ｔ9 〜ｔ10にスパイク電流が含まれる画素信号を出力する。本実施の形態においては、期間ｔ9 〜ｔ10ではクロックφＭＳＫをＬレベルにすることにより、選択制御スイッチ40−１〜40−４がオフになり、各垂直信号線９−１〜９−４は出力信号線10とは接続されず、画素信号が信号出力端子15より出力されない。期間ｔ10以降は、クロックφＭＳＫがＨレベルになることにより、画素信号が出力可能になる。この結果、図６のＡに示されるように、出力信号線10に２列目の画素の信号が出力されず、スパイク電流のない画素信号のみが信号出力端子15より出力される。この態様を、図６のＢに示す。第１の実施の形態と異なり、クロックφＭＳＫがＬレベルの時は、出力信号線10には画素信号が出力されない。このため、画素信号を読み出される直前に出力信号線10を基準電位にリセットする動作は必要はないので、第１の実施の形態における信号線リセットスイッチ13に該当するものは不要である。
【００３０】
クロックφＭＳＫは、スパイク電流を含まない画素信号の読み出しと同時にＨレベルになればよいので、本実施の形態の上記動作説明のようにＬレベルの期間を、必ずしも１クロック期間に限定する必要はない。本実施の形態における画素部の構成もｎ行×４列としたものを示したが、任意の画素行列に対応可能であることは勿論である。また、本実施の形態においては、制御信号発生器を固体撮像装置内に配置したものを示したが、これを固体撮像装置外に配置してもよい。
【００３１】
以上のように構成することによって、第３の実施の形態に係る固体撮像装置は第１の実施の形態の固体撮像装置と同一の機能を有し、更に第１の実施の形態とは異なり信号線リセットスイッチが不要であるため、固体撮像装置内の回路規模が小さくなる利点がある。同時に、信号線リセットスイッチのスイッチング動作のフィードスルーに起因する、画素信号へのノイズを防ぐことができるという利点も得られる。
【００３２】
（第４の実施の形態）
図７は、本発明に係る固体撮像装置の第４の実施の形態を示す回路構成図で、図５に示した第３の実施の形態と同一の構成要素には同一の符号を付して示している。本実施の形態は、請求項１，４，５記載の発明に対応するものである。第３の実施の形態との差異は、出力信号線10に画素信号が出力されない期間は、出力信号線10が選択制御スイッチ40−１〜40−４を介して、常時オフセット信号源30に接続されているオフセット信号線31に、接続されるように構成している点である。オフセット信号源30は、画素信号の暗時オフセットレベルに相当する信号を出力するものである。
【００３３】
次に、このように構成されている第４の実施の形態の動作を、図８に示すタイミングチャートに基づいて説明する。図８に示すタイミングチャートが、図６に示した第３の実施の形態のタイミングチャートと異なる点は、クロックφＭＳＫが期間ｔ0 〜ｔ10，ｔ12〜ｔ15にＬレベルになっている点である。第３の実施の形態における信号出力端子15から出力される画素信号の態様を、図８のＣに示す。画素信号が出力されない期間は０レベルになっており、信号が出力される期間は、光が画素部に照射されている時は明時レベルに、照射されていない時は暗時オフセットレベルになっている。この結果、プリアンプ19には０レベルから明時信号までのダイナミックレンジが必要とされる。しかしながら、ビデオ信号として必要とされる信号領域は、暗時オフセットレベルから明時レベルの間であるため、暗時オフセット分の信号は不要である。そこで、本実施の形態においては、画素信号が出力されない期間は、出力信号線10をオフセット信号線31に接続し、画素信号が出力されない期間には、暗時オフセットレベルの信号が出力されるように構成している。
【００３４】
前述のように、クロックφＭＳＫは期間ｔ0 〜ｔ10，ｔ12〜ｔ15にＬレベルになっている。したがって、この期間内においては、出力信号線10は選択制御スイッチ40−１〜40−４を介してオフセット信号線31に接続され、暗時オフセットレベルの信号を出力する。期間ｔ10〜ｔ12においては、クロックφＭＳＫはＨレベルであるので、出力信号線10は選択制御スイッチ40−１〜40−４を介して、それぞれ水平選択スイッチ８−１〜８−４に接続されるため、画素信号の読み出しが可能になる。この状態で、選択パルスφｎ１〜φｎ４のいずれかがＨレベルになると、画素信号が出力信号線10を介して信号出力端子15から出力される。この出力態様を図８のＤに示す。この結果、プリアンプ19のダイナミックレンジは、暗時オフセットレベルから明時レベルまでの範囲で済むことになる。
【００３５】
本実施の形態においては、制御信号発生器を固体撮像装置内に配置したものを示したが、これを固体撮像装置外に配置してもかまわない。
【００３６】
以上のように構成することによって、第４の実施の形態に係る固体撮像装置は第３の実施の形態の固体撮像装置と同一の機能を有し、更にプリアンプに必要とされるダイナミックレンジを必要最小限にすることができるという利点が得られる。
【００３７】
（第５の実施の形態）
図９は、本発明に係る固体撮像装置の第５の実施の形態を示す回路構成図で、図５に示した第３の実施の形態と同一の構成要素には同一の符号を付して示している。本実施の形態は、請求項１，６記載の発明に対応するものである。第３の実施の形態との差異は、選択制御スイッチ40−１〜40−４がなくなり、２入力ＮＯＲ回路６−１〜６−４が３入力のＮＯＲ回路45−１〜45−４に変更され、該３入力ＮＯＲ回路の３つの入力端のうちの一つが、制御信号線41を介して制御信号発生器16に接続されている点である。この実施の形態は、前記第１〜第４の各実施の形態と異なり、クロックφＭＳＫがＬレベルの時に画素信号が出力可能となり、クロックφＭＳＫがＨレベルの時は画素信号は出力されない。３入力ＮＯＲ回路の３つの入力端のうち、制御信号線41に接続されていない２つの入力端の接続は、前記第３の実施の形態の２入力ＮＯＲ回路の２つの入力端の接続と同一である。
【００３８】
次に、このように構成されている第５の実施の形態の動作を、図10のタイミングチャートに基づいて説明する。従来例として示した図16の回路構成の場合は、図17のタイミングチャートに示したように、期間ｔ9 〜ｔ10にスパイク電流が含まれる画素信号を出力する。このため、本実施の形態においては期間ｔ9 〜ｔ10にはクロックφＭＳＫをＨレベルにすることにより、３入力ＮＯＲ回路45−１〜45−４の出力である選択パルスφｎ１〜φｎ４がＬレベルになり、水平選択スイッチ８−１〜８−４がオフすることにより、画素信号が信号出力端子15より出力されないよう構成するものである。期間ｔ10以降は、クロックφＭＳＫがＬレベルになることにより、画素信号が出力可能になる。この結果、図10のＡ及びＢに示されるようにスパイク電流が含まれる画素信号は出力されない。また第３の実施の形態と同じ理由で、第１の実施の形態における信号線リセットスイッチ13に該当するものは不要である。
【００３９】
クロックφＭＳＫは、スパイク電流を含まない画素信号の読み出しと同時にＬレベルになればよいので、本実施の形態の上記動作説明のようにＨレベルの期間を、必ずしも１クロック期間に限定する必要はない。本実施の形態における画素部の構成もｎ行×４列としたものを示したが、任意の画素行列に対応可能である。また、本実施の形態においては、制御信号発生器を固体撮像装置内に配置したものを示したが、これは固体撮像装置外に配置してもよい。
【００４０】
以上のように構成することによって、第５の実施の形態に係る固体撮像装置は第１，３の実施の形態の固体撮像装置と同一の機能を有する。また本実施の形態においては、第１の実施の形態と異なり信号線リセットスイッチが不要であるため、固体撮像装置内の回路規模が小さくなる利点がある。同時に、信号線リセットスイッチのスイッチング動作のフィードスルーに起因する、画素信号へのノイズを防ぐことができる。
【００４１】
前記第１〜第４の実施の形態においては、画素信号が垂直信号線９−１〜９−４から信号出力端子15に出力されるまでに２つのスイッチを介している。これは、画素信号電流に対するスイッチの抵抗が、図16に示す従来例の倍になっていることを意味する。このため、前記第１〜第４の実施の形態においては、スイッチのトランジスタのサイズを従来例のそれより大きくする等の対策を必要とする。これに対し、本実施の形態においては、画素信号は１つのスイッチのみを介して信号出力端子15に出力されるため、前記の対策をとる必要がなくなる。
【００４２】
（第６の実施の形態）
図11は、本発明に係る固体撮像装置の第６の実施の形態を示す回路構成図で、図９に示した第５の実施の形態と同一の構成要素には同一の符号を付して示している。本実施の形態は、請求項１，６，７記載の発明に対応するものである。本実施の形態は、図９に示した第５の実施の形態と異なり、制御信号発生器16がなく、クロック端子14−３からはクロックφＭＳＫＬＤが入力され、該クロックφＭＳＫＬＤはＡＮＤ回路46の一方の入力端に入力される一方、制御信号線41を介して３入力ＮＯＲ回路45−１〜45−４の一つの入力端に入力されるように構成されている。ＡＮＤ回路46のもう一方の入力端にはクロックφ１が入力され、ＡＮＤ回路46の出力端からはクロックφＬＤが出力されるようになっている。
【００４３】
次に、このように構成されている第６の実施の形態の動作を、図12のタイミングチャートに基づいて説明する。図12のタイミングチャートに示すように、φＭＳＫＬＤは期間ｔ9 〜ｔ10の間、常にＨレベルになっている。φＬＤは、クロックφＭＳＫＬＤとクロックφ１の両方がＨレベルの時Ｈレベルになるから、時刻ｔ9 でＨレベルになる。これは、第１〜第５の実施の形態におけるφＬＤと同一であり、その機能も変わらないので以後の説明は省略する。
【００４４】
スパイク電流が含まれる画素信号が出力される期間は、任意領域読み出し時にシフトレジスタから最初の選択パルスが出力されるときであり、例えば図16に示した従来例の回路構成の場合は、期間ｔ9 〜ｔ10がそれにあたる。このことは、駆動用パルス又は水平走査回路内に発生するパルスのうち、Ｈレベル（又はＬレベル）になる期間が前記の期間と一致するものがあれば、そのパルスを第１〜第５の実施の形態のクロックφＭＳＫにあたる画素選択の制御信号として使用することができることを意味する。本実施の形態においては、クロックφＭＳＫＬＤがそれにあたる。よって、このクロックφＭＳＫＬＤに第５の実施の形態のクロックφＭＳＫと同じ役割をもたせ、第１〜第５の実施の形態の制御信号発生器を省略したものが本実施の形態である。第５の実施の形態のタイミングチャートである図10のクロックφＭＳＫと図12のクロックφＭＳＫＬＤが、同じタイミングになっていることを確認されたい。本実施の形態においては、クロックφＭＳＫＬＤがＬレベルの時に画素信号が出力可能となり、クロックφＭＳＫＬＤがＨレベルの時は画素信号は出力されない。この結果、期間ｔ9 〜ｔ10の間は画素信号が出力不可能となり、図12のＡ及びＢに示されるようにスパイク電流を含む画素信号は出力されない。
【００４５】
本実施の形態においては、第５の実施の形態から制御信号発生器を省略する例を示したが、同様な考えで第１〜第４の実施の形態に、これを適用することも可能であることは言うまでもない。例えば第１の実施の形態においては、図１に示す回路構成を、クロックφＬＤを図11のクロックφＭＳＫＬＤとクロックφ１から作るように変更し、クロックφＭＳＫＬＤ又はその反転信号をクロックφＭＳＫ，φＲＳＴとしても用いるように変更すれば、制御信号発生器とクロック端子14−６を省略できる。
【００４６】
本実施の形態は、第１〜第５の実施の形態と異なり、出力を禁止する範囲を変えることはできない。しかしながら、前記のスパイク電流を出力せずに任意領域読み出しを行うように構成されたものとしては、制御信号発生器を必要としないため、最も簡単な構成をとることができる。前述のように、任意領域読み出しを行う際に発生するスパイク電流のタイミングは、その読み出し方法によって一意的に決まるため、本実施の形態は全ての任意領域読み出し方法に適用することが可能である。
【００４７】
本実施の形態においては、画素部の構成はｎ行×４列としたものを示したが、任意の画素行列に対応可能である。
【００４８】
上記第１〜第６の各実施の形態においては、画素に用いる光電変換素子としてＣＭＤを用いたものを示したが、ＸＹアドレス型の固体撮像装置を構成可能で、且つ電流読み出し型のＡＭＩ，ＳＩＴ，ＭＯＳ型の増幅型素子等の他の光電変換素子を用いてもよい。
【００４９】
【発明の効果】
以上の実施の形態に基づいて説明したように、請求項１〜７記載の発明によれば、全画素又は任意の１部の画素領域の画素信号を出力するように走査した状態で、同一領域あるいは更に小さい領域の画素信号のみを出力することが可能となり、スパイク電流等のプリアンプによる信号の読み出しに不都合が生じる画素信号を出力しないようにすることが可能な固体撮像装置を実現することができる。また、請求項３，５記載の発明によれば、画素信号を出力しない期間はオフセット信号を出力するように構成されているので、プリアンプのダイナミックレンジを小さくすることができるなどの効果が得られる。
【図面の簡単な説明】
【図１】本発明に係る固体撮像装置の第１の実施の形態を示す回路構成図である。
【図２】図１に示した第１の実施の形態の動作を説明するためのタイミングチャートである。
【図３】第２の実施の形態を示す回路構成図である。
【図４】図３に示した第２の実施の形態の動作を説明するためのタイミングチャートである。
【図５】第３の実施の形態を示す回路構成図である。
【図６】図５に示した第３の実施の形態の動作を説明するためのタイミングチャートである。
【図７】第４の実施の形態を示す回路構成図である。
【図８】図７に示した第４の実施の形態の動作を説明するためのタイミングチャートである。
【図９】第５の実施の形態を示す回路構成図である。
【図１０】図９に示した第５の実施の形態の動作を説明するためのタイミングチャートである。
【図１１】第６の実施の形態を示す回路構成図である。
【図１２】図11に示した第６の実施の形態の動作を説明するためのタイミングチャートである。
【図１３】従来の受光面の任意領域の受光画素の読み出し可能な固体撮像装置の走査回路を構成するシフトレジスタの構成例を示す回路構成図である。
【図１４】図13に示したシフトレジスタの動作を説明するためのタイミングチャートである。
【図１５】図13に示したシフトレジスタの他の動作態様を説明するためのタイミングチャートである。
【図１６】図13に示したシフトレジスタを用いた固体撮像装置の構成例を示す回路構成図である。
【図１７】図16に示した固体撮像装置の動作を説明するためのタイミングチャートである。
【符号の説明】
１ 固体撮像装置
２ 画素部
３ 垂直走査回路
４ 水平走査回路
４−１〜４−５ シフトレジスタ単位段
５−１〜５−４ インバータ
６−１〜６−４ ２入力ＮＯＲ回路
７−１〜７−４ 水平リセットスイッチ
８−１〜８−４ 水平選択スイッチ
９−１〜９−４ 垂直信号線
10 出力信号線
11 リファレンスライン
12 選択制御スイッチ
13 信号線リセットスイッチ
14−１〜14−５ クロック端子
15 信号出力端子
16 制御信号発生器
17 基準電源
18 光電変換素子
19 プリアンプ
20−１〜20−４ インバータ
30 オフセット信号源
40−１〜40−４ 選択制御スイッチ
41 制御信号線
45−１〜45−４ ３入力ＮＯＲ回路
46 ＡＮＤ回路
【発明の属する技術分野】
この発明は、固体撮像装置に関し、特に受光面の任意領域の画素の出力を読み出すことの可能な固体撮像装置に関する。
【０００２】
【従来の技術】
従来、受光面の任意領域の受光画素の読み出し可能な固体撮像装置の走査回路を構成するシフトレジスタとしては、例えば、特開平６−３５０９３３号に開示されているようなものが知られている。このシフトレジスタの構成を図13に基づいて説明する。図13において、51は第１のクロック型インバータ51−１と第２のクロック型インバータ51−２を直列に接続してなるシフトレジスタユニット、52は記憶用スイッチ、53は転送用スイッチ、54は第１のインバータ54−１と第２のインバータ54−２を直列に接続してなる記憶部である。第１のクロック型インバータ51−１の出力ノードと記憶用スイッチ52及び転送用スイッチ53の一端が接続され、記憶用スイッチ52の他端と第１のインバータ54−１の入力端が接続され、第２のインバータ54−２の出力端と転送用スイッチ53の他端が接続されており、これらの素子からなる56で示すブロックがシフトレジスタの単位段を構成している。
【０００３】
図13では７段の単位段からなるシフトレジスタを図示しているが、固体撮像装置の走査回路に用いる実際のシフトレジスタにおいては、更に多段の構成となっている。そして、第１のクロック型インバータ51−１はクロックφ２がＨレベルのときにアクティブとなり、第２のクロック型インバータ51−２はクロックφ１がＨレベルのときにアクティブとなるようになっており、第１段目のシフトレジスタユニット51の入力端にはパルスφＳＴが入力され、また、記憶用スイッチ52はクロックφＴＢＡがＨレベルのときに導通し、転送用スイッチ53はクロックφＬＤがＨレベルのときに導通するようになっている。
【０００４】
次に、このように構成されているシフトレジスタの動作を図14に示すタイミングチャートに基づいて説明する。クロックφＴＢＡ，φＬＤをＬレベルに保った状態で、クロックφ１，φ２及びパルスφＳＴを入力すると、クロックφ１及びφ２に同期して、パルスφＳＴが各シフトレジスタユニットの出力ノードＳＲ1.0,ＳＲ2.0,・・・ＳＲ7.0 に伝達される。また、図15に示すタイミングチャートのように、時刻ｔTBでクロックφ２と同じタイミングでクロックφＴＢＡをＨレベルとすることで、この時のノードＳＲ0.5,ＳＲ1.5,・・・ＳＲ6.5 のレベルが記憶部54に記憶される。その後、時刻ｔLDでクロックφＬＤをＨレベルとすることで、ＳＲ0.5,ＳＲ1.5,・・・ＳＲ6.5 の各ノードには、時刻ｔTBで記憶したレベルが転送される。この時、クロックφ１はＨレベルであるため、ＳＲ1.0 にはＳＲ0.5 の反転レベルが、ＳＲ2.0 にはＳＲ1.5 の反転レベルが・・・ＳＲ7.0 にはＳＲ6.5 の反転レベルが出力される。時刻ｔTBにおいては、ノードＳＲ2.5 のみがＬレベル、ＳＲ1.5,ＳＲ3.5,ＳＲ4.5,ＳＲ5.5,ＳＲ6.5 の各ノードはＨレベルであるため、時刻ｔSTでパルスφＳＴとして入力されたＨレベルは、時刻ｔLD以降、ＳＲ3.0 以後のノードに順次現れるようになる。このことは、本シフトレジスタのＳＲ1.0,ＳＲ2.0,・・・ＳＲ7.0 の各ノードからのＨレベルのパルスを、水平走査における水平選択パルスとして用い、ＳＲ1.0 を画素部の１列目、ＳＲ2.0 を画素部の２列目・・・ＳＲ7.0 を画素部の７列目に対応させた場合においては、画素部の３列目以降を順次選択したことに相当する。
【０００５】
【発明が解決しようとする課題】
次に、図16に示す従来の固体撮像装置における問題点について説明する。図16は、図13に示したシフトレジスタと特開平４−２１２８１号などに示されているいわゆる横スミア抑圧回路を用いて構成した固体撮像装置の回路構成図である。横スミア抑圧回路は、光電変換素子として電流読み出し増幅型のＣＭＤを用いた固体撮像装置においては必須の回路であり、任意画素領域読み出しを行う際もその例外ではない。横スミア抑圧回路については、特開平４−２１２８１号に更に詳細に説明されている。図16において、１は本従来例における固体撮像装置の全体構成を示しており、画素部２は光電変換素子18を画素として用い、該画素をマトリクス状に配置したものであり、ここでは説明を簡単にするためｎ行×４列の画素で構成したものを示している。光電変換素子18としては、ここではＣＭＤを用いている。３は垂直走査回路で、読み出し行を選択する走査信号を送出するものである。４は図13で示したシフトレジスタを用いた任意画素領域読み出しが可能な水平走査回路で、図13において符号56で示したシフトレジスタ単位段と同じ構成の５段のシフトレジスタ単位段４−１〜４−５で構成されている。
【０００６】
そして、初段のシフトレジスタ単位段４−１のノードＳＲ1.0 は、２入力のＮＯＲ回路６−１の一方の入力端と、水平リセットスイッチ７−１の制御端子に接続されている。２段目のシフトレジスタ単位段４−２のノードＳＲ2.0 は、２入力ＮＯＲ回路６−２の一方の入力端と、水平リセットスイッチ７−２の制御端子と、インバータ５−１の入力端に接続されている。同様にノードＳＲ3.0 は、２入力ＮＯＲ回路６−３の一方の入力端と、水平リセットスイッチ７−３の制御端子と、インバータ５−２の入力端に接続され、ノードＳＲ4.0 は、２入力ＮＯＲ回路６−４の一方の入力端と、水平リセットスイッチ７−４の制御端子と、インバータ５−３の入力端に接続されている。そしてノードＳＲ5.0 は、インバータ５−４の入力端に接続されており、２入力ＮＯＲ回路６−１〜６−４の他方の入力端は、それぞれインバータ５−１〜５−４の各出力端に接続されている。シフトレジスタ単位段４−１〜４−５の内部の構成は、図13に示したものと同じであるので、ここでは説明を省略する。
【０００７】
２入力ＮＯＲ回路６−１〜６−４の出力端からは、選択パルスφｎ１〜φｎ４が出力され、水平選択スイッチ８−１〜８−４の制御端子に入力されるように構成されている。水平選択スイッチ８−１〜８−４は、それぞれ垂直信号線９−１〜９−４と出力信号線10の間に設けられており、各水平選択スイッチの制御端子にクロックのＨレベルが入力されると、各垂直信号線９−１〜９−４と出力信号線10が接続されるようになっている。出力信号線10は画素信号の出力端子（以下信号出力端子という）15に接続されている。水平リセットスイッチ７−１〜７−４は、それぞれ垂直信号線９−１〜９−４とリファレンスライン11の間に設けられており、各水平リセットスイッチの制御端子にＨレベルが入力されると、各垂直信号線９−１〜９−４とリファレンスライン11が接続されるようになっている。リファレンスライン11は、基準電源17に接続されている。水平走査回路４は、クロック端子14−１〜14−４から入力されるクロックφ１，φ２，φＬＤ，φＴＢＡ，及び前記各クロックがインバータ20−１〜20−４によって反転されたクロック／φ１，／φ２，／φＬＤ，／φＴＢＡと、クロック端子14−５から入力されるパルスφＳＴで駆動されるようになっている。19は電流・電圧変換型のプリアンプで、信号出力端子15に接続されており、信号出力端子15及びそれに接続されている出力信号線10を仮想接地し、信号出力端子15から出力される画素信号に相当する電流信号を、電圧信号に変換するものである。
【０００８】
次に、このように構成されている固体撮像装置の動作を、図17に示すタイミングチャートに基づいて説明する。本従来例においては、画素部２において垂直走査回路３から出力される図17のｍ行選択信号（１≦ｍ≦ｎ）が選択レベルになると、ｍ行目の画素行が選択され、水平選択スイッチ８−１〜８−４のいずれかがオンすると、オンしているスイッチに対応する画素列のｍ行目の画素信号が出力信号線10に出力される。期間ｔ0 〜ｔ8 では、クロックφＬＤがＬレベルであるため、パルスφＳＴを入力すると、クロックφ１及びφ２に同期して、パルスφＳＴがＳＲ1.0,ＳＲ2.0,ＳＲ3.0,ＳＲ4.0,ＳＲ5.0 の各ノードに伝達される。この期間内においては、ｍ行選択信号は非選択レベルであるため、信号出力端子15より画素信号は出力されない。ここで、図17に示すように、期間ｔ3 〜ｔ4 内の時刻ｔTBでクロックφＴＢＡが、クロックφ２と同じタイミングでＨレベルになっている。この時、シフトレジスタのノードＳＲ0.5,ＳＲ1.5,・・・ＳＲ4.5 のなかで、ノードＳＲ2.5 のみがＬレベルで、他のノードはＨレベルになっている。このため、シフトレジスタ単位段４−３の記憶部にはＬレベル、他のシフトレジスタ単位段の記憶部にはＨレベルが記憶される。これにより、この後クロックφＬＤがクロックφ１と同じタイミングでＨレベルになると、シフトレジスタの走査がＳＲ3.0 のノードから開始されることになる。
【０００９】
図17において、クロックφＬＤは時刻ｔ9 でクロックφ１と同じタイミングでＨレベルになっているから、この時よりシフトレジスタの走査がノードＳＲ3.0 から開始される。このため、ＳＲ3.0,ＳＲ4.0,ＳＲ5.0 の各ノードは、それぞれ期間ｔ9 〜ｔ10，ｔ10〜ｔ11，ｔ11〜ｔ12にＨレベルになる。この結果、水平リセットスイッチ７−３，７−４がそれぞれ期間ｔ9 〜ｔ10，ｔ10〜ｔ11にオンし、このため各期間において、それぞれ垂直信号線９−３，９−４がリファレンスライン11に接続され、基準電位にリセットされる。ところで、各選択パルスφｎ１〜φｎ４は、ある段のシフトレジスタ単位段の出力がＬレベルで、次の段のシフトレジスタ単位段の出力がＨレベルの時に、Ｈレベルになる。例えば選択パルスφｎ１は、ＳＲ1.0 がＬレベルで且つＳＲ2.0 がＨレベルの時に、Ｈレベルになる。図17において、ｔ9 以降にこの条件を満たすのは、期間ｔ9 〜ｔ10における選択パルスφｎ２，期間ｔ10〜ｔ11における選択パルスφｎ３，ｔ11〜ｔ12における選択パルスφｎ４である。このため、水平選択スイッチ８−２，８−３，８−４が、それぞれ期間ｔ9 〜ｔ10，ｔ10〜ｔ11，ｔ11〜ｔ12にオンする。ここで、ｍ行選択信号は時刻ｔ8 以降は選択レベルになっているため、出力信号線10にはそれぞれの期間において２列目、３列目、４列目の画素信号が出力される。この画素信号の出力態様は、図17のＡに示される。
【００１０】
ここで、３列目、４列目の画素信号が読み出される直前に、垂直信号線９−３，９−４はそれぞれ期間ｔ9 〜ｔ10，ｔ10〜ｔ11に基準電位にリセットされるが、２列目の画素信号が読み出される前には、垂直信号線９−２はリセットされない。通常、垂直信号線には寄生容量があり、垂直信号線が電気的にフローティングであるときは、その寄生容量がＣＭＤ画素のインピーダンスを介して充電されている。このため、画素信号を読み出す直前に垂直信号線を基準電位にリセットしないと、水平選択スイッチをオンした時に、画素信号に相当する信号電流のほかに充電された電荷による放電電流が流れる。例えば 100万画素のＣＭＤ撮像素子においては、垂直信号線の容量は３〜４pFであり、ＣＭＤのドレイン部の電位は約３Ｖである。ＣＭＤ撮像素子の水平駆動周波数を20ＭＨz とし、１ck期間内に垂直信号線に蓄積されていた電荷がすべて放電されたと仮定すると、この期間内の平均電流は約 200μＡになる。実際は平均的には流れないから、瞬間的にはより大きな電流が流れることになる。これは、ＣＭＤの画素の飽和信号電流より一桁近く大きな数値である。この結果、水平選択スイッチがオンする直前に垂直信号線をリセットしないと、水平選択スイッチがオンした瞬間に、画素の飽和信号をはるかに上回るスパイク電流が流れることになる。この現象は、図17において、２列目の画素信号の読み出しが開始されるタイミングである時刻ｔ9 に起きる。この様子を、図17のＢに示す。
【００１１】
したがって、図17の時刻ｔ9 のタイミングにおいて、画素信号電流をはるかに上回るスパイク電流がプリアンプ19に流れ込んだ結果プリアンプが飽和し、その後の画素の信号が歪むという不具合が生じる可能性がある。
【００１２】
本発明は、従来の固体撮像装置において、前記の任意読み出しを行うときに生じる問題点を解消するためになされたもので、請求項１〜７記載の発明は、プリアンプによる信号の読み出しに不都合が生じる画素信号を出力しないように、水平走査回路による任意画素領域を走査した状態で、任意画素領域のうち画素信号を読み出す画素領域を限定することが可能な固体撮像装置を提供することを目的とする。また、請求項３，５記載の発明は、画素信号を出力しない期間はオフセット信号を出力することが可能な固体撮像装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記問題点を解決するため、請求項１記載の発明は、光電変換素子を単位画素とし該単位画素をマトリスク状に配列すると共に、垂直方向に配列した単位画素に共通に接続した垂直信号線を有する画素部と、該画素部の各単位画素をＸＹアドレス方式で順次選択して画素信号を出力信号線に読み出す水平及び垂直走査回路と、前記垂直信号線毎に前記画素部と前記出力信号線との間に配置される水平選択スイッチと、前記水平走査回路から出力される走査パルスを入力とし、前記水平選択スイッチを制御するための水平選択スイッチ制御部と、基準電位を供給するリファレンスラインと、該リファレンスラインと前記画素部の垂直信号線を接続するスイッチと、該スイッチを制御して前記垂直信号線を読み出し期間より１ビット又は水平画素数より少ない期間先行して前記リファレンスラインに接続する手段と、前記水平走査回路内に設けられ、前記画素部の全画素又は１部分の任意領域の画素を走査する任意画素領域走査手段と、該任意画素領域走査手段により前記画素部の全画素又は一部分の任意領域の画素を走査した状態で、同一領域あるいは更に小さい領域からの画素信号を読み出す画素領域限定読み出し手段とで固体撮像装置を構成するものである。
請求項２記載の発明は、請求項１記載の固体撮像装置において、前記画素領域限定読み出し手段は、前記出力信号線と信号出力端子間に選択制御信号で制御される選択制御スイッチを配置し、該選択制御スイッチの導通又は非導通により画素信号を読み出す画素領域を限定するように構成するものである。
請求項３記載の発明は、請求項２記載の固体撮像装置において、前記選択制御スイッチは、前記信号出力端子が出力信号線又はオフセット信号源のいずれかに接続されるように構成し、画素信号が出力されない期間はオフセット信号が出力されるように構成するものである。
請求項４記載の発明は、請求項１記載の固体撮像装置において、前記画素領域限定読み出し手段は、前記水平選択スイッチと前記出力信号線との間に前記水平選択スイッチと直列に接続され、選択制御信号で制御される選択制御スイッチを配置し、該選択制御スイッチの導通又は非導通により画素信号を読み出す画素領域を限定するように構成するものである。
請求項５記載の発明は、請求項４記載の固体撮像装置において、前記選択制御スイッチは、前記出力信号線が前記水平選択スイッチ又はオフセット信号源のいずれかに接続されるように構成し、画素信号が読み出されない期間はオフセット信号が出力されるように構成するものである。
請求項６記載の発明は、請求項１記載の固体撮像装置において、前記画素領域限定読み出し手段は、前記水平選択スイッチ制御部を構成するロジック回路に選択制御信号を入力し、該選択制御信号により画素信号を読み出す画素領域を限定するように構成するものである。
請求項７記載の発明は、請求項２〜６のいずれか１項に記載の固体撮像装置において、前記選択制御信号として、前記水平走査回路を駆動する駆動パルス又は前記水平走査回路から出力される走査パルスを用いるものである。
【００１４】
以上のように構成することによって、全画素又は任意の１部の画素領域の画素信号を出力するように走査した状態で、同一領域あるいは更に小さい領域の画素信号のみを出力することが可能となり、スパイク電流等のプリアンプによる信号の読み出しに不都合が生じる画素信号が出力されないようにした固体撮像装置を実現することができる。
【００１５】
【発明の実施の形態】
（第１の実施の形態）
次に、実施の形態について説明する。図１は、本発明に係る固体撮像装置の第１の実施の形態を示す回路構成図である。本実施の形態は、請求項１，２記載の発明に対応するものである。図１において、１は本実施の形態に係る固体撮像装置の全体構成を示し、画素部２は光電変換素子18を画素として用い、該画素をマトリクス状に配置したものであり、ここでは説明を簡単にするためｎ行×４列の画素で構成したものを示している。光電変換素子としては、ここでは電流読み出し増幅型のＣＭＤを用いている。３は垂直走査回路で、読み出し行を選択する走査信号を送出するものである。４は図13で示したシフトレジスタを用いた任意画素領域読み出しが可能な水平走査回路で、図13において符号56で示したシフトレジスタ単位段と同じ構成の５段のシフトレジスタ単位段４−１〜４−５により構成されている。初段のシフトレジスタ単位段４−１のノードＳＲ1.0 は、２入力ＮＯＲ回路６−１の一方の入力端と、水平リセットスイッチ７−１の制御端子に接続されている。２段目のシフトレジスタ単位段４−２のノードＳＲ2.0 は、２入力ＮＯＲ回路６−２の一方の入力端と、水平リセットスイッチ７−２の制御端子と、インバータ５−１の入力端に接続されている。同様にノードＳＲ3.0 は、２入力ＮＯＲ回路６−３の一方の入力端と、水平リセットスイッチ７−３の制御端子と、インバータ５−２の入力端に接続され、ノードＳＲ4.0 は、２入力ＮＯＲ回路６−４の一方の入力端と、水平リセットスイッチ７−４の制御端子と、インバータ５−３の入力端に接続されている。そしてノードＳＲ5.0 は、インバータ５−４の入力端に接続されており、２入力ＮＯＲ回路６−１〜６−４の他方の入力端は、それぞれインバータ５−１〜５−４の各出力端に接続されている。シフトレジスタ単位段４−１〜４−５の内部の構成は、図13に示した従来例と同じであるので、ここでは説明を省略する。
【００１６】
２入力ＮＯＲ回路６−１〜６−４の出力端からは選択パルスφｎ１〜φｎ４が出力され、水平選択スイッチ８−１〜８−４の制御端子に入力されるように構成されている。水平選択スイッチ８−１〜８−４は、それぞれ垂直信号線９−１〜９−４と出力信号線10の間に設けられており、各水平選択スイッチの制御端子にＨレベルが入力されると、各垂直信号線９−１〜９−４と出力信号線10が接続されるようになっている。選択制御スイッチ12は、出力信号線10と信号出力端子15の間に、信号線リセットスイッチ13は出力信号線10とリファレンスライン11の間にそれぞれ配置されている。選択制御スイッチ12の制御端子には、制御信号発生器16から出力されるクロックφＭＳＫが入力され、クロックφＭＳＫがＨレベルになると選択制御スイッチ12がオンし、出力信号線10と信号出力端子15が接続されるようになっている。信号線リセットスイッチ13の制御端子には、クロック端子14−６から入力されるクロックφＲＳＴが入力され、クロックφＲＳＴがＨレベルになると信号線リセットスイッチ13がオンし、出力信号線10とリファレンスライン11が接続されるようになっている。
【００１７】
水平リセットスイッチ７−１〜７−４は、それぞれ垂直信号線９−１〜９−４とリファレンスライン11の間に設けられており、各水平リセットスイッチの制御端子にクロックのＨレベルが入力されると、各垂直信号線９−１〜９−４とリファレンスライン11が接続されるようになっている。リファレンスライン11は基準電源17に接続されている。水平走査回路４は、クロック端子14−１〜14−４から入力されるクロックφ１，φ２，φＬＤ，φＴＢＡ，及び前記各クロックがインバータ20−１〜20−４によって反転されたクロック／φ１，／φ２，／φＬＤ，／φＴＢＡと、クロック端子14−５から入力されるパルスφＳＴで駆動されるようになっている。19は電流・電圧変換型のプリアンプで、信号出力端子15に接続されており、信号出力端子15及びそれに接続されている出力信号線10を仮想接地し、信号出力端子15から出力される画素信号に相当する電流信号を、電圧信号に変換するものである。
【００１８】
次に、このように構成されている固体撮像装置の動作を、図２に示すタイミングチャートに基づいて説明する。本実施の形態においては、画素部２において、垂直走査回路３から出力される図２のｍ行選択信号（１≦ｍ≦ｎ）が選択レベルになると、ｍ行目の画素行が選択され、水平選択スイッチ８−１〜８−４のいずれかがオンすると、オンしている水平選択スイッチに対応する画素列のｍ行目の画素信号が、出力信号線10に出力される。期間ｔ0 〜ｔ8 ではクロックφＬＤがＬレベルであるため、パルスφＳＴを入力すると、クロックφ１及びφ２に同期して、パルスφＳＴがＳＲ1.0,ＳＲ2.0,ＳＲ3.0,ＳＲ4.0,ＳＲ5.0 の各ノードに伝達される。この期間内においては、ｍ行選択信号は非選択レベルであるため、信号出力端子15より画素信号は出力されない。ここで、図２に示すように、期間ｔ3 〜ｔ4 内の時刻ｔTBでクロックφＴＢＡが、クロックφ２と同じタイミングでＨレベルになっている。この時、シフトレジスタのノードＳＲ0.5,ＳＲ1.5,・・・ＳＲ4.5 のなかで、ノードＳＲ2.5 のみがＬレベルで、他のノードはＨレベルになっている。このため、シフトレジスタ単位段４−３の記憶部にはＬレベル、他のシフトレジスタ単位段の記憶部にはＨレベルが記憶される。この結果、この後クロックφＬＤがクロックφ１と同じタイミングでＨレベルになると、シフトレジスタの走査がノードＳＲ3.0 から開始されることになる。
【００１９】
図２において、クロックφＬＤは時刻ｔ9 でクロックφ１と同じタイミングでＨレベルになっているため、この時よりシフトレジスタの走査がノードＳＲ3.0 から開始される。このため、ＳＲ3.0,ＳＲ4.0,ＳＲ5.0 の各ノードは、それぞれ期間ｔ9 〜ｔ10，ｔ10〜ｔ11，ｔ11〜ｔ12にＨレベルになる。この結果、リセットスイッチ７−３，７−４がそれぞれ期間ｔ9 〜ｔ10，ｔ10〜ｔ11にオンし、各期間において、それぞれ垂直信号線９−３，９−４がリファレンスライン11に接続され、基準電位にリセットされる。ところで、各選択パルスφｎ１〜φｎ４は、ある段のシフトレジスタ単位段の出力がＬレベルで、次の段のシフトレジスタ単位段の出力がＨレベルの時に、Ｈレベルになる。例えば、選択パルスφｎ１は、ＳＲ1.0 がＬレベルで且つＳＲ2.0 がＨレベルの時に、Ｈレベルになる。図２において、ｔ9 以降に、この条件を満たすのは、期間ｔ9 〜ｔ10における選択パルスφｎ２，期間ｔ10〜ｔ11における選択パルスφｎ３，ｔ11〜ｔ12における選択パルスφｎ４である。このため、水平選択スイッチ８−２，８−３，８−４が、それぞれ期間ｔ9 〜ｔ10，ｔ10〜ｔ11，ｔ11〜ｔ12にオンする。ここでｍ行選択信号は、時刻ｔ8 以降は選択レベルになるので、出力信号線10にはそれぞれの期間において２列目、３列目、４列目の画素信号が出力される。この様子は、図２のＡに示される。
【００２０】
ここで、３列目、４列目の画素信号が読み出される直前に、垂直信号線９−３，９−４はそれぞれ期間ｔ9 〜ｔ10，ｔ10〜ｔ11に基準電位にリセットされるが、２列目の画素信号が読み出される前には、垂直信号線９−２はリセットされない。そこで、本実施の形態においては、２列目の画素信号が読み出される期間は選択制御スイッチ12をオフし、２列目の画素信号を読み出さないように構成するものである。図２に示すように、制御信号発生器16から出力されるクロックφＭＳＫを、期間ｔ9 〜ｔ10の間のみＬレベルにすることにより、選択制御スイッチ12をオフし、発明が解決しようとする課題の項目で説明したスパイク電流を含む画素信号を、信号出力端子15に出力しないようにする。この期間、選択パルスφｎ２がＨレベルのため水平選択スイッチ８−２がオンしており、出力信号線10は垂直信号線９−２と接続されている。出力信号線10を電気的にフローティングしておくと、垂直信号線９−２の放電電流が流れ込むため、出力信号線10の電位が上昇してしまう。このため、クロックφＲＳＴをＨレベルにして、信号線リセットスイッチ13をオンすることにより、出力信号線10を基準電位に保つ。時刻ｔ10以降はクロックφＲＳＴをＬレベルに、クロックφＭＳＫをＨレベルにすることにより、信号線リセットスイッチ13をオフ、選択制御スイッチ12をオンし、従来どおり画素信号を読み出す。この結果、従来のようにスパイク電流を出力せずに、任意の領域の画素信号を読み出すことができる。この読み出し態様を、図２のＢに示す。
【００２１】
本実施の形態の動作説明においては、クロックφＲＳＴがＨレベルの期間を、クロックφＭＳＫがＬレベルになる期間と同じにした場合を示したが、クロックφＭＳＫがＬレベルになる期間内で、且つ出力信号線10をリセットするのに十分な時間であれば、より短い時間でもかまわない。クロックφＭＳＫはスパイク電流を含まない画素信号の読み出しの開始と同時にＨレベルになればよいので、上記動作説明のように、Ｌレベルの期間を１クロック期間に限定しなければならないものではない。画素部の構成は、ここではｎ行×４列としたものを示したが、任意の画素行列にも対応可能である。また、本実施の形態においては、制御信号発生器を固体撮像装置内に配置したものを示したが、これを固体撮像装置外に配置してもかまわない。
【００２２】
以上のように構成することによって、任意画素領域読み出しを横スミア抑圧回路を内蔵した水平走査回路で行った際に生じるスパイク電流が、信号出力端子から出力するのを避けることができる。また、この実施の形態は、この他に、例えば画素部に他の画素より信号量が異常に大きい画素欠陥がある時、それのみを出力しないようにする場合にも適用することができる。その結果、プリアンプが飽和し、その後画素信号を歪むという不具合を避けることができる。
【００２３】
（第２の実施の形態）
図３は、本発明に係る固体撮像装置の第２の実施の形態を示す回路構成図で、図１に示した第１の実施の形態と同一の構成要素には同一の符号を付して示し、その説明を省略する。本実施の形態は、請求項１〜３記載の発明に対応するものである。第１の実施の形態との差異は、信号出力端子15が選択制御スイッチ12を介して出力信号線10と接続されない期間は、該選択制御スイッチ12を介してオフセット信号源30と接続されるように構成した点である。オフセット信号源30は、画素信号の暗時オフセットレベルに相当する信号を出力するものである。
【００２４】
次に、第２の実施の形態に係る固体撮像装置の動作を、図４に示すタイミングチャートに基づいて説明する。図２に示した第１の実施の形態のタイミングチャートと異なる点は、クロックφＭＳＫが期間ｔ0 〜ｔ10，ｔ12〜ｔ15にＬレベルになっている点である。クロックφＭＳＫをこのように設定した場合、図１に示した第１の実施の形態において信号出力端子15から出力される画素信号の態様は、図４のＣに示すようになる。すなわち画素信号が出力されない期間は０レベルになっており、画素信号が出力される期間においては、光が画素部に照射されている時は明時レベルに、照射されていない時は暗時オフセットレベルになっている。その結果、プリアンプ19には０レベルから明時信号までのダイナミックレンジが必要とされる。しかしながら、ビデオ信号として必要とされる信号領域は、暗時オフセットレベルから明時レベルの間であるため、暗時オフセット分の信号は不要である。
【００２５】
そこで、本実施の形態においては、画素信号が出力されない期間は信号出力端子15をオフセット信号源30に接続し、画素信号が出力されない期間には暗時オフセットレベルの信号が出力されるように構成したものである。前記したように、クロックφＭＳＫは期間ｔ0 〜ｔ10，ｔ12〜ｔ15にＬレベルになっている。したがって、この期間内においては、信号出力端子15は選択制御スイッチ12を介してオフセット信号源30に接続され、暗時オフセットレベルの信号を出力する。期間ｔ10〜ｔ12においては、クロックφＭＳＫはＨレベルであるので、信号出力端子15は選択制御スイッチ12を介して出力信号線10に接続され、画素信号を出力する。この態様を図４のＤに示す。その結果、プリアンプ19のダイナミックレンジは、暗時オフセットレベルから明時レベルまでの範囲で済むことになる。
【００２６】
本実施の形態の動作説明においては、クロックφＲＳＴがＨレベルの期間を１クロック期間として示しているが、クロックφＭＳＫがＬレベルになる期間内で、且つ出力信号線10をリセットするのに十分な時間であれば、より短い時間に設定してもかまわない。また、本実施の形態においては、制御信号発生器を固体撮像装置内に配置しているものを示したが、これは固体撮像装置外に配置してもかまわない。
【００２７】
以上のように構成することによって、第２の実施の形態に係る固体撮像装置は第１の実施の形態と同一の機能を有し、更にプリアンプに必要とされるダイナミックレンジを必要最小限にすることができる。
【００２８】
（第３の実施の形態）
図５は、本発明に係る固体撮像装置の第３の実施の形態を示す回路構成図で、図１に示した第１の実施の形態と同一の構成要素には同一の符号を付し、その説明を省略する。本実施の形態は、請求項１，４記載の発明に対応するものである。第１の実施の形態との差異は、出力信号線10と信号出力端子15の間に配置された選択制御スイッチ12及びリセットスイッチ13がなくなり、信号出力端子15と出力信号線10が直接接続され、垂直信号線９−１〜９−４が、水平選択スイッチ８−１〜８−４と水平選択スイッチ８−１〜８−４に直列に接続された選択制御スイッチ40−１〜40−４の両者を介して、出力信号線10と接続されている点である。画素信号は水平選択スイッチ８−１〜８−４の制御端子に入力する信号がＨレベルになり、且つ選択制御スイッチの制御端子に入力する信号がＨレベルになった時に、出力信号線10に出力される。選択制御スイッチ40−１〜40−４は、それぞれ出力信号線10と水平選択スイッチ８−１〜８−４の間に配置され、それらの各制御端子は制御信号線41を介して制御信号発生器16と接続されている。
【００２９】
次に、このように構成されている第３の実施の形態の動作を、図６に示すタイミングチャートに基づいて説明する。この図６に示すタイミングチャートには、図２に示した第１の実施の形態のタイミングチャートと異なりクロックφＲＳＴがないが、その他の同一の符号を用いているクロックや信号のタイミングは同じである。従来例として示した図16の回路構成の場合は、図17のタイミングチャートに示したように、期間ｔ9 〜ｔ10にスパイク電流が含まれる画素信号を出力する。本実施の形態においては、期間ｔ9 〜ｔ10ではクロックφＭＳＫをＬレベルにすることにより、選択制御スイッチ40−１〜40−４がオフになり、各垂直信号線９−１〜９−４は出力信号線10とは接続されず、画素信号が信号出力端子15より出力されない。期間ｔ10以降は、クロックφＭＳＫがＨレベルになることにより、画素信号が出力可能になる。この結果、図６のＡに示されるように、出力信号線10に２列目の画素の信号が出力されず、スパイク電流のない画素信号のみが信号出力端子15より出力される。この態様を、図６のＢに示す。第１の実施の形態と異なり、クロックφＭＳＫがＬレベルの時は、出力信号線10には画素信号が出力されない。このため、画素信号を読み出される直前に出力信号線10を基準電位にリセットする動作は必要はないので、第１の実施の形態における信号線リセットスイッチ13に該当するものは不要である。
【００３０】
クロックφＭＳＫは、スパイク電流を含まない画素信号の読み出しと同時にＨレベルになればよいので、本実施の形態の上記動作説明のようにＬレベルの期間を、必ずしも１クロック期間に限定する必要はない。本実施の形態における画素部の構成もｎ行×４列としたものを示したが、任意の画素行列に対応可能であることは勿論である。また、本実施の形態においては、制御信号発生器を固体撮像装置内に配置したものを示したが、これを固体撮像装置外に配置してもよい。
【００３１】
以上のように構成することによって、第３の実施の形態に係る固体撮像装置は第１の実施の形態の固体撮像装置と同一の機能を有し、更に第１の実施の形態とは異なり信号線リセットスイッチが不要であるため、固体撮像装置内の回路規模が小さくなる利点がある。同時に、信号線リセットスイッチのスイッチング動作のフィードスルーに起因する、画素信号へのノイズを防ぐことができるという利点も得られる。
【００３２】
（第４の実施の形態）
図７は、本発明に係る固体撮像装置の第４の実施の形態を示す回路構成図で、図５に示した第３の実施の形態と同一の構成要素には同一の符号を付して示している。本実施の形態は、請求項１，４，５記載の発明に対応するものである。第３の実施の形態との差異は、出力信号線10に画素信号が出力されない期間は、出力信号線10が選択制御スイッチ40−１〜40−４を介して、常時オフセット信号源30に接続されているオフセット信号線31に、接続されるように構成している点である。オフセット信号源30は、画素信号の暗時オフセットレベルに相当する信号を出力するものである。
【００３３】
次に、このように構成されている第４の実施の形態の動作を、図８に示すタイミングチャートに基づいて説明する。図８に示すタイミングチャートが、図６に示した第３の実施の形態のタイミングチャートと異なる点は、クロックφＭＳＫが期間ｔ0 〜ｔ10，ｔ12〜ｔ15にＬレベルになっている点である。第３の実施の形態における信号出力端子15から出力される画素信号の態様を、図８のＣに示す。画素信号が出力されない期間は０レベルになっており、信号が出力される期間は、光が画素部に照射されている時は明時レベルに、照射されていない時は暗時オフセットレベルになっている。この結果、プリアンプ19には０レベルから明時信号までのダイナミックレンジが必要とされる。しかしながら、ビデオ信号として必要とされる信号領域は、暗時オフセットレベルから明時レベルの間であるため、暗時オフセット分の信号は不要である。そこで、本実施の形態においては、画素信号が出力されない期間は、出力信号線10をオフセット信号線31に接続し、画素信号が出力されない期間には、暗時オフセットレベルの信号が出力されるように構成している。
【００３４】
前述のように、クロックφＭＳＫは期間ｔ0 〜ｔ10，ｔ12〜ｔ15にＬレベルになっている。したがって、この期間内においては、出力信号線10は選択制御スイッチ40−１〜40−４を介してオフセット信号線31に接続され、暗時オフセットレベルの信号を出力する。期間ｔ10〜ｔ12においては、クロックφＭＳＫはＨレベルであるので、出力信号線10は選択制御スイッチ40−１〜40−４を介して、それぞれ水平選択スイッチ８−１〜８−４に接続されるため、画素信号の読み出しが可能になる。この状態で、選択パルスφｎ１〜φｎ４のいずれかがＨレベルになると、画素信号が出力信号線10を介して信号出力端子15から出力される。この出力態様を図８のＤに示す。この結果、プリアンプ19のダイナミックレンジは、暗時オフセットレベルから明時レベルまでの範囲で済むことになる。
【００３５】
本実施の形態においては、制御信号発生器を固体撮像装置内に配置したものを示したが、これを固体撮像装置外に配置してもかまわない。
【００３６】
以上のように構成することによって、第４の実施の形態に係る固体撮像装置は第３の実施の形態の固体撮像装置と同一の機能を有し、更にプリアンプに必要とされるダイナミックレンジを必要最小限にすることができるという利点が得られる。
【００３７】
（第５の実施の形態）
図９は、本発明に係る固体撮像装置の第５の実施の形態を示す回路構成図で、図５に示した第３の実施の形態と同一の構成要素には同一の符号を付して示している。本実施の形態は、請求項１，６記載の発明に対応するものである。第３の実施の形態との差異は、選択制御スイッチ40−１〜40−４がなくなり、２入力ＮＯＲ回路６−１〜６−４が３入力のＮＯＲ回路45−１〜45−４に変更され、該３入力ＮＯＲ回路の３つの入力端のうちの一つが、制御信号線41を介して制御信号発生器16に接続されている点である。この実施の形態は、前記第１〜第４の各実施の形態と異なり、クロックφＭＳＫがＬレベルの時に画素信号が出力可能となり、クロックφＭＳＫがＨレベルの時は画素信号は出力されない。３入力ＮＯＲ回路の３つの入力端のうち、制御信号線41に接続されていない２つの入力端の接続は、前記第３の実施の形態の２入力ＮＯＲ回路の２つの入力端の接続と同一である。
【００３８】
次に、このように構成されている第５の実施の形態の動作を、図10のタイミングチャートに基づいて説明する。従来例として示した図16の回路構成の場合は、図17のタイミングチャートに示したように、期間ｔ9 〜ｔ10にスパイク電流が含まれる画素信号を出力する。このため、本実施の形態においては期間ｔ9 〜ｔ10にはクロックφＭＳＫをＨレベルにすることにより、３入力ＮＯＲ回路45−１〜45−４の出力である選択パルスφｎ１〜φｎ４がＬレベルになり、水平選択スイッチ８−１〜８−４がオフすることにより、画素信号が信号出力端子15より出力されないよう構成するものである。期間ｔ10以降は、クロックφＭＳＫがＬレベルになることにより、画素信号が出力可能になる。この結果、図10のＡ及びＢに示されるようにスパイク電流が含まれる画素信号は出力されない。また第３の実施の形態と同じ理由で、第１の実施の形態における信号線リセットスイッチ13に該当するものは不要である。
【００３９】
クロックφＭＳＫは、スパイク電流を含まない画素信号の読み出しと同時にＬレベルになればよいので、本実施の形態の上記動作説明のようにＨレベルの期間を、必ずしも１クロック期間に限定する必要はない。本実施の形態における画素部の構成もｎ行×４列としたものを示したが、任意の画素行列に対応可能である。また、本実施の形態においては、制御信号発生器を固体撮像装置内に配置したものを示したが、これは固体撮像装置外に配置してもよい。
【００４０】
以上のように構成することによって、第５の実施の形態に係る固体撮像装置は第１，３の実施の形態の固体撮像装置と同一の機能を有する。また本実施の形態においては、第１の実施の形態と異なり信号線リセットスイッチが不要であるため、固体撮像装置内の回路規模が小さくなる利点がある。同時に、信号線リセットスイッチのスイッチング動作のフィードスルーに起因する、画素信号へのノイズを防ぐことができる。
【００４１】
前記第１〜第４の実施の形態においては、画素信号が垂直信号線９−１〜９−４から信号出力端子15に出力されるまでに２つのスイッチを介している。これは、画素信号電流に対するスイッチの抵抗が、図16に示す従来例の倍になっていることを意味する。このため、前記第１〜第４の実施の形態においては、スイッチのトランジスタのサイズを従来例のそれより大きくする等の対策を必要とする。これに対し、本実施の形態においては、画素信号は１つのスイッチのみを介して信号出力端子15に出力されるため、前記の対策をとる必要がなくなる。
【００４２】
（第６の実施の形態）
図11は、本発明に係る固体撮像装置の第６の実施の形態を示す回路構成図で、図９に示した第５の実施の形態と同一の構成要素には同一の符号を付して示している。本実施の形態は、請求項１，６，７記載の発明に対応するものである。本実施の形態は、図９に示した第５の実施の形態と異なり、制御信号発生器16がなく、クロック端子14−３からはクロックφＭＳＫＬＤが入力され、該クロックφＭＳＫＬＤはＡＮＤ回路46の一方の入力端に入力される一方、制御信号線41を介して３入力ＮＯＲ回路45−１〜45−４の一つの入力端に入力されるように構成されている。ＡＮＤ回路46のもう一方の入力端にはクロックφ１が入力され、ＡＮＤ回路46の出力端からはクロックφＬＤが出力されるようになっている。
【００４３】
次に、このように構成されている第６の実施の形態の動作を、図12のタイミングチャートに基づいて説明する。図12のタイミングチャートに示すように、φＭＳＫＬＤは期間ｔ9 〜ｔ10の間、常にＨレベルになっている。φＬＤは、クロックφＭＳＫＬＤとクロックφ１の両方がＨレベルの時Ｈレベルになるから、時刻ｔ9 でＨレベルになる。これは、第１〜第５の実施の形態におけるφＬＤと同一であり、その機能も変わらないので以後の説明は省略する。
【００４４】
スパイク電流が含まれる画素信号が出力される期間は、任意領域読み出し時にシフトレジスタから最初の選択パルスが出力されるときであり、例えば図16に示した従来例の回路構成の場合は、期間ｔ9 〜ｔ10がそれにあたる。このことは、駆動用パルス又は水平走査回路内に発生するパルスのうち、Ｈレベル（又はＬレベル）になる期間が前記の期間と一致するものがあれば、そのパルスを第１〜第５の実施の形態のクロックφＭＳＫにあたる画素選択の制御信号として使用することができることを意味する。本実施の形態においては、クロックφＭＳＫＬＤがそれにあたる。よって、このクロックφＭＳＫＬＤに第５の実施の形態のクロックφＭＳＫと同じ役割をもたせ、第１〜第５の実施の形態の制御信号発生器を省略したものが本実施の形態である。第５の実施の形態のタイミングチャートである図10のクロックφＭＳＫと図12のクロックφＭＳＫＬＤが、同じタイミングになっていることを確認されたい。本実施の形態においては、クロックφＭＳＫＬＤがＬレベルの時に画素信号が出力可能となり、クロックφＭＳＫＬＤがＨレベルの時は画素信号は出力されない。この結果、期間ｔ9 〜ｔ10の間は画素信号が出力不可能となり、図12のＡ及びＢに示されるようにスパイク電流を含む画素信号は出力されない。
【００４５】
本実施の形態においては、第５の実施の形態から制御信号発生器を省略する例を示したが、同様な考えで第１〜第４の実施の形態に、これを適用することも可能であることは言うまでもない。例えば第１の実施の形態においては、図１に示す回路構成を、クロックφＬＤを図11のクロックφＭＳＫＬＤとクロックφ１から作るように変更し、クロックφＭＳＫＬＤ又はその反転信号をクロックφＭＳＫ，φＲＳＴとしても用いるように変更すれば、制御信号発生器とクロック端子14−６を省略できる。
【００４６】
本実施の形態は、第１〜第５の実施の形態と異なり、出力を禁止する範囲を変えることはできない。しかしながら、前記のスパイク電流を出力せずに任意領域読み出しを行うように構成されたものとしては、制御信号発生器を必要としないため、最も簡単な構成をとることができる。前述のように、任意領域読み出しを行う際に発生するスパイク電流のタイミングは、その読み出し方法によって一意的に決まるため、本実施の形態は全ての任意領域読み出し方法に適用することが可能である。
【００４７】
本実施の形態においては、画素部の構成はｎ行×４列としたものを示したが、任意の画素行列に対応可能である。
【００４８】
上記第１〜第６の各実施の形態においては、画素に用いる光電変換素子としてＣＭＤを用いたものを示したが、ＸＹアドレス型の固体撮像装置を構成可能で、且つ電流読み出し型のＡＭＩ，ＳＩＴ，ＭＯＳ型の増幅型素子等の他の光電変換素子を用いてもよい。
【００４９】
【発明の効果】
以上の実施の形態に基づいて説明したように、請求項１〜７記載の発明によれば、全画素又は任意の１部の画素領域の画素信号を出力するように走査した状態で、同一領域あるいは更に小さい領域の画素信号のみを出力することが可能となり、スパイク電流等のプリアンプによる信号の読み出しに不都合が生じる画素信号を出力しないようにすることが可能な固体撮像装置を実現することができる。また、請求項３，５記載の発明によれば、画素信号を出力しない期間はオフセット信号を出力するように構成されているので、プリアンプのダイナミックレンジを小さくすることができるなどの効果が得られる。
【図面の簡単な説明】
【図１】本発明に係る固体撮像装置の第１の実施の形態を示す回路構成図である。
【図２】図１に示した第１の実施の形態の動作を説明するためのタイミングチャートである。
【図３】第２の実施の形態を示す回路構成図である。
【図４】図３に示した第２の実施の形態の動作を説明するためのタイミングチャートである。
【図５】第３の実施の形態を示す回路構成図である。
【図６】図５に示した第３の実施の形態の動作を説明するためのタイミングチャートである。
【図７】第４の実施の形態を示す回路構成図である。
【図８】図７に示した第４の実施の形態の動作を説明するためのタイミングチャートである。
【図９】第５の実施の形態を示す回路構成図である。
【図１０】図９に示した第５の実施の形態の動作を説明するためのタイミングチャートである。
【図１１】第６の実施の形態を示す回路構成図である。
【図１２】図11に示した第６の実施の形態の動作を説明するためのタイミングチャートである。
【図１３】従来の受光面の任意領域の受光画素の読み出し可能な固体撮像装置の走査回路を構成するシフトレジスタの構成例を示す回路構成図である。
【図１４】図13に示したシフトレジスタの動作を説明するためのタイミングチャートである。
【図１５】図13に示したシフトレジスタの他の動作態様を説明するためのタイミングチャートである。
【図１６】図13に示したシフトレジスタを用いた固体撮像装置の構成例を示す回路構成図である。
【図１７】図16に示した固体撮像装置の動作を説明するためのタイミングチャートである。
【符号の説明】
１ 固体撮像装置
２ 画素部
３ 垂直走査回路
４ 水平走査回路
４−１〜４−５ シフトレジスタ単位段
５−１〜５−４ インバータ
６−１〜６−４ ２入力ＮＯＲ回路
７−１〜７−４ 水平リセットスイッチ
８−１〜８−４ 水平選択スイッチ
９−１〜９−４ 垂直信号線
10 出力信号線
11 リファレンスライン
12 選択制御スイッチ
13 信号線リセットスイッチ
14−１〜14−５ クロック端子
15 信号出力端子
16 制御信号発生器
17 基準電源
18 光電変換素子
19 プリアンプ
20−１〜20−４ インバータ
30 オフセット信号源
40−１〜40−４ 選択制御スイッチ
41 制御信号線
45−１〜45−４ ３入力ＮＯＲ回路
46 ＡＮＤ回路
Claims (7)
- 光電変換素子を単位画素とし該単位画素をマトリスク状に配列すると共に、垂直方向に配列した単位画素に共通に接続した垂直信号線を有する画素部と、該画素部の各単位画素をＸＹアドレス方式で順次選択して画素信号を出力信号線に読み出す水平及び垂直走査回路と、前記垂直信号線毎に前記画素部と前記出力信号線との間に配置される水平選択スイッチと、前記水平走査回路から出力される走査パルスを入力とし、前記水平選択スイッチを制御するための水平選択スイッチ制御部と、基準電位を供給するリファレンスラインと、該リファレンスラインと前記画素部の垂直信号線を接続するスイッチと、該スイッチを制御して前記垂直信号線を読み出し期間より１ビット又は水平画素数より少ない期間先行して前記リファレンスラインに接続する手段と、前記水平走査回路内に設けられ、前記画素部の全画素又は１部分の任意領域の画素を走査する任意画素領域走査手段と、該任意画素領域走査手段により前記画素部の全画素又は一部分の任意領域の画素を走査した状態で、同一領域あるいは更に小さい領域からの画素信号を読み出す画素領域限定読み出し手段とを備えていることを特徴とするＸＹアドレス型の固体撮像装置。
- 前記画素領域限定読み出し手段は、前記出力信号線と信号出力端子間に選択制御信号で制御される選択制御スイッチを配置し、該選択制御スイッチの導通又は非導通により画素信号を読み出す画素領域を限定するように構成したことを特徴とする請求項１記載の固体撮像装置。
- 前記選択制御スイッチは、前記信号出力端子が出力信号線又はオフセット信号源のいずれかに接続されるように構成し、画素信号が出力されない期間はオフセット信号が出力されるように構成したことを特徴とする請求項２記載の固体撮像装置。
- 前記画素領域限定読み出し手段は、前記水平選択スイッチと前記出力信号線との間に前記水平選択スイッチと直列に接続され、選択制御信号で制御される選択制御スイッチを配置し、該選択制御スイッチの導通又は非導通により画素信号を読み出す画素領域を限定するように構成したことを特徴とする請求項１記載の固体撮像装置。
- 前記選択制御スイッチは、前記出力信号線が前記水平選択スイッチ又はオフセット信号源のいずれかに接続されるように構成し、画素信号が読み出されない期間はオフセット信号が出力されるように構成したことを特徴とする請求項４記載の固体撮像装置。
- 前記画素領域限定読み出し手段は、前記水平選択スイッチ制御部を構成するロジック回路に選択制御信号を入力し、該選択制御信号により画素信号を読み出す画素領域を限定するように構成したことを特徴とする請求項１記載の固体撮像装置。
- 前記選択制御信号として、前記水平走査回路を駆動する駆動パルス又は前記水平走査回路から出力される走査パルスを用いていることを特徴とする請求項２〜６のいずれか１項に記載の固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06561197A JP3859294B2 (ja) | 1997-03-05 | 1997-03-05 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06561197A JP3859294B2 (ja) | 1997-03-05 | 1997-03-05 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10248033A JPH10248033A (ja) | 1998-09-14 |
| JP3859294B2 true JP3859294B2 (ja) | 2006-12-20 |
Family
ID=13291996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06561197A Expired - Fee Related JP3859294B2 (ja) | 1997-03-05 | 1997-03-05 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3859294B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4207659B2 (ja) | 2003-05-16 | 2009-01-14 | ソニー株式会社 | 固体撮像装置およびその駆動方法、ならびにカメラ装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04293371A (ja) * | 1991-03-22 | 1992-10-16 | Hitachi Ltd | 固体撮像装置 |
| JP3121033B2 (ja) * | 1991-04-01 | 2000-12-25 | オリンパス光学工業株式会社 | 撮像装置 |
| JPH0746483A (ja) * | 1993-07-29 | 1995-02-14 | Olympus Optical Co Ltd | 固体撮像装置 |
| JP4059533B2 (ja) * | 1995-12-05 | 2008-03-12 | オリンパス株式会社 | 撮像装置 |
| JP3408045B2 (ja) * | 1996-01-19 | 2003-05-19 | キヤノン株式会社 | 光電変換装置 |
| JP3897389B2 (ja) * | 1996-02-22 | 2007-03-22 | キヤノン株式会社 | 光電変換装置の駆動方法及び光電変換装置 |
-
1997
- 1997-03-05 JP JP06561197A patent/JP3859294B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10248033A (ja) | 1998-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7499091B2 (en) | Solid-state imaging device and method for driving same | |
| US7106915B2 (en) | Methods and devices for reading out an image sensor with reduced delay time between lines | |
| US5420631A (en) | Solid state image pickup device and method | |
| US20060208158A1 (en) | Solid-state image device, driving method thereof, and camera | |
| US5909247A (en) | Solid-state image pickup apparatus | |
| US4589028A (en) | Defect concealing image sensing device | |
| JP3353921B2 (ja) | 固体撮像装置 | |
| JP3529190B2 (ja) | 固体撮像装置 | |
| US20060158540A1 (en) | Solid-state image pickup device and image pickup method | |
| JPH09163244A (ja) | 固体撮像装置 | |
| JP2001008109A (ja) | 固体撮像素子およびその駆動方法並びにカメラシステム | |
| JP3859294B2 (ja) | 固体撮像装置 | |
| JP3808928B2 (ja) | 固体撮像装置 | |
| JP3668305B2 (ja) | 固体撮像装置 | |
| JP3513996B2 (ja) | 固体撮像装置 | |
| US7379108B2 (en) | Image sensor, driving method and camera | |
| JP4102098B2 (ja) | 固体撮像装置 | |
| JP3396041B2 (ja) | 固体撮像素子 | |
| EP1353500B9 (en) | Image sensor | |
| JPH0715673A (ja) | 固体撮像装置 | |
| JP3886597B2 (ja) | 固体撮像装置の走査方法 | |
| JP2749051B2 (ja) | イメージ・センサ・アレイの水平スキャナ | |
| US6285016B1 (en) | Scanning circuit for solid-state imaging device | |
| JPH09172578A (ja) | 増幅型固体撮像素子の駆動方法およびその装置 | |
| JPH0723303A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040218 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060818 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060919 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130929 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |