JPH04293371A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、固体撮像装置に関す
るもので、例えば、固体撮像素子の走査エリア内の任意
のエリアの映像信号のみを出力させるようにしたものに
利用して有効な技術に関するものである。

【０００２】

【従来の技術】ＴＳＬ方式のＭＯＳ形固体撮像素子が公
知である。この固体撮像素子では、走査エリアの周辺端
部に形成されたフォトダイオード部を遮光したオプチカ
ルブラックが設けられる。このオプチカルブラック部の
走査により得られる読み出し信号を基準電位として直流
再生を行う。このようなＴＳＬ方式のＭＯＳ型固体撮像
素子に関しては、特開昭昭６３−３７７８１号公報があ
る。

【０００３】

【発明が解決しようとする課題】本願発明者においては
、固体撮像素子の用途の拡大等を図るために、走査エリ
ア中の任意のエリアのみの映像信号を出力させることを
考えた。この場合には、映像信号出力の直前では上記の
ようなオプチカルブラック部の走査ができないため良好
な直流再生を行えないという問題が生じる。この発明の
目的は、走査エリア中の任意のエリアのみの映像信号を
出力させるとともに、良好な直流再生を実現した固体撮
像装置を提供することにある。この発明の前記ならびに
そのほかの目的と新規な特徴は、本明細書の記述および
添付図面から明らかになるであろう。

【０００４】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、二次元状に配列された複数
個の画素セルの信号を時系列的に出力させる走査回路を
備えた固体撮像素子と、上記固体撮像素子の任意のエリ
アに対応した画素セルの信号を時系列的に出力させるに
必要な駆動パルスを形成するとともに、撮影エリア以外
のタイミングでは固体撮像素子から画素セルをリセット
させる直流電位を出力させるように駆動する。

【０００５】

【作用】上記した手段によれば、オプチカルブラック部
の遮光された画素から読み出される信号と等価なリセッ
ト電圧が撮影エリア以外の走査エリア中に出力されるか
ら、任意のエリアの読み出しと良好な直流再生が可能に
なる。

【０００６】

【実施例】図３には、この発明に用いられるＴＳＬ（Ｔ
ｒａｎｓｖｅｒｓａｌ　　Ｓｉｇｎａｌ　Ｌｉｎｅ）方
式の固体撮像素子の一実施例の要部回路図が示されてい
る。同図の各回路素子は、公知の半導体集積回路の製造
技術によって、特に制限されないが、単結晶シリンコン
のような１個の半導体基板上において形成される。同図
の主要なブロックは、実際の半導体集積回路装置におけ
る幾何学的な配置に合わせて描かれている。

【０００７】画素アレイＰＤは、４行、２列分が代表と
して例示的に示されている。但し、図面が複雑化されて
しまうのを防ぐために、上記４行分のうち、２行分の画
素セルに対してのみ回路記号が付加されている。１つの
画素セルは、フォトダイオードＤ１と垂直走査線ＶＬ１
にそのゲートが結合されたスイッチＭＯＳＦＥＴＱ１と
、水平走査線ＨＬ１にそのゲートが結合されたスイッチ
ＭＯＳＦＥＴＱ２の直列回路から構成される。上記フォ
トダイオードＤ１及びスイッチＭＯＳＦＥＴＱ１，Ｑ２
からなる画素セルと同じ行（水平方向）に配置される他
の同様な画素セル（Ｄ２，Ｑ３，Ｑ４）等の出力ノード
は、同図において横方向に延長される水平信号線ＨＳ１
に結合される。他の行についても上記同様な画素セルが
同様に結合される。例示的に示されている水平走査線Ｈ
Ｌ１は、同図において縦方向に延長され、同じ列に配置
される画素セルのスイッチＭＯＳＦＥＴＱ２，Ｑ６等の
ゲートに共通に結合される。他の列に配置される画素セ
ルも上記同様に対応する水平走査線ＨＬ２等に結合され
る。

【０００８】スイッチＭＯＳＦＥＴＱ８〜Ｑ９等は、水
平信号線ＨＳ１，ＨＳ２をそれぞれ縦方向に延長される
出力線ＶＳに結合させる。この出力線ＶＳは、端子Ｓに
結合され、この端子Ｓを介して外部に設けられるプリア
ンプの入力に読み出し信号が伝えられる。上記各行の水
平信号線ＨＳ１ないしＨＳ４には、端子ＲＰから水平帰
線期間において供給されるリセット信号によってオン状
態にされるスイッチＭＯＳＦＥＴＱ２７、Ｑ２９等が設
けられる。これらのＭＯＳＦＥＴＱ２７、Ｑ２９等のオ
ン状態によって、外部端子ＲＶから上記ダミー出力線Ｄ
ＶＳを介して一定のバイアス電圧（リセット電圧）が各
水平信号線ＨＳ１ないしＨＳ４に与えられる。上記のよ
うなリセット用ＭＯＳＦＥＴＱ２７、Ｑ２９等が設けら
れる理由は、次の通りである。上記水平信号線ＨＳ１な
いしＨＳ４に結合されるスイッチＭＯＳＦＥＴのドレイ
ン等の半導体領域も感光性を持つことがあり、このよう
な寄生フォトダイオードにより形成される偽信号（スメ
ア，ブルーミング）が、非選択時にフローティング状態
にされる水平信号線に蓄積される。

【０００９】この実施例では、上述のように水平帰線期
間を利用して、全ての水平信号線ＨＳ１ないしＨＳ４を
上記所定のバイアス電圧にリセットするものである。こ
れにより、選択される水平信号線に関しては、常に上記
偽信号をリセットした状態から画素信号を取り出すもの
であるため、出力される画像信号に含まれる偽信号を大
幅に低減できる。上記水平走査線ＨＬ１ないしＨＬ２等
には、水平シフトレジスタＨＳＲにより形成された水平
走査信号が供給される。

【００１０】上記画素アレイＰＤにおける垂直選択動作
（水平走査動作）を行う走査回路は、次の各回路により
構成される。この実施例では、上記画素アレイＰＤの水
平信号線ＨＳ１ないしＨＳ４等の両端に、一対のスイッ
チＭＯＳＦＥＴＱ８、Ｑ９等及びスイッチＭＯＳＦＥＴ
Ｑ２６、Ｑ２８等が設けられることに対応して一対の走
査回路が設けられる。この実施例では、産業用途にも適
用可能とするため、インタレースモードの他に選択的な
２行同時走査、ノンインタレースモードでの走査を可能
にしている。画素アレイＰＤの右側には、次のような走
査回路が設けられる。垂直シフトレジスタＶＳＲは、読
み出し用に用いられる出力信号ＳＶ１，ＳＶ２等を形成
する。これらの出力信号ＳＶ１，ＳＶ２等は、インタレ
ースゲート回路ＩＴＧ及び駆動回路ＶＤを介して上記垂
直走査線ＶＬ１ないしＶＬ４及びスイッチＭＯＳＦＥＴ
Ｑ８，Ｑ９等のゲートに供給される。

【００１１】上記インタレースゲート回路ＩＴＧは、イ
ンタレースモードでの垂直選択動作（水平走査動作）を
行うため、第１（奇数）フィールドでは、垂直走査線Ｖ
Ｌ１ないしＶＬ４には、隣接する垂直走査線ＶＬ１、Ｖ
Ｌ２とＶＬ３の組み合わせで同時選択される。すなわち
、奇数フィールド信号ＦＡによって制御されるスイッチ
ＭＯＳＦＥＴＱ１８により、垂直シフトレジスタＶＳＲ
の出力信号ＳＶ１は、水平信号線ＨＳ１を選択する垂直
走査線ＶＬ１に出力される。同様に、信号ＦＡによって
制御されるスイッチＭＯＳＦＥＴＱ２０とＱ２２によっ
て、垂直シフトレジスタＶＳＲの出力信号ＳＶ２は、水
平信号線ＨＳ２とＨＳ３を同時選択するよう垂直走査線
ＶＬ２とＶＬ３に出力される。以下同様な順序の組み合
わせからなる一対の水平信号線の選択信号が形成される
。

【００１２】第２（偶数）フィールドでは、垂直走査線
ＶＬ１ないしＶＬ４には、隣接する垂直走査線ＶＬ１と
ＶＬ２及びＶＬ３とＶＬ４の組み合わせで同時選択され
る。すなわち、偶数フィールド信号ＦＢによって制御さ
れるスイッチＭＯＳＦＥＴＱ１９とＱ２１により、垂直
シフトレジスタＶＳＲの出力信号ＳＶ１は、水平信号線
ＨＳ１とＨＳ２を選択する垂直走査線ＶＬ１とＶＬ２に
出力される。同様に、信号ＦＢによって制御されるスイ
ッチＭＯＳＦＥＴＱ２３とＱ２５によって、垂直シフト
レジスタＶＳＲの出力信号ＳＶ２は、水平信号線ＨＳ３
とＨＳ４を同時選択するよう垂直走査線ＶＬ３とＶＬ４
に出力される。以下同様な順序の組み合わせからなる一
対の水平信号線の選択信号が形成される。

【００１３】上記のようなインタレースゲート回路ＩＴ
Ｇと、次の駆動回路ＤＶとによって、以下に説明するよ
うな複数種類の水平走査動作が実現される。上記１つの
垂直走査線ＶＬ１に対応されたインタレースゲート回路
ＩＴＧからの出力信号は、スイッチＭＯＳＦＥＴＱ１４
とＱ１５のゲートに供給される。これらのスイッチＭＯ
ＳＦＥＴＱ１４とＱ１５の共通化されたドレイン電極は
、端子Ｖ３に結合される。上記スイッチＭＯＳＦＥＴＱ
１４は、端子Ｖ３から供給される信号を上記垂直走査線
ＶＬ１に供給する。スイッチＭＯＳＦＥＴＱ１５は、上
記端子Ｖ３から供給される信号を水平信号線ＨＳ１を出
力線ＶＳに結合させるスイッチＭＯＳＦＥＴＱ８のゲー
トに供給される。出力信号のハイレベルがスイッチＭＯ
ＳＦＥＴＱ１４、Ｑ１５によるしきい値電圧分だけ低下
してしまうのを防止するため、特に制限されないが、Ｍ
ＯＳＦＥＴＱ１４のゲートと、ＭＯＳＦＥＴＱ１５の出
力側（ソース側）との間にキャパシタＣ１が設けられる
。これによって、インタレースゲート回路ＩＴＧからの
出力信号がハイレベルにされるとき、端子Ｖ３の電位を
ロウレベルにしておいてキャパシタＣ１にプリチャージ
を行う。この後、端子Ｖ３の電位をハイレベルにすると
、キャパシタＣ１によるブートストラップ作用によって
上記ＭＯＳＦＥＴＱ１４及びＱ１５のゲート電圧を昇圧
させることができる。

【００１４】上記垂直走査線ＶＬ１に隣接する垂直走査
線ＶＬ２に対応されたインタレースゲート回路ＩＴＧか
らの出力信号は、スイッチＭＯＳＦＥＴＱ１６とＱ１７
のゲートに供給される。これらのスイッチＭＯＳＦＥＴ
Ｑ１６とＱ１７の共通化されたドレイン電極は、端子Ｖ
４に結合される。上記スイッチＭＯＳＦＥＴＱ１６は、
端子Ｖ４から供給される信号を上記垂直走査線ＶＬ２に
供給する。スイッチＭＯＳＦＥＴＱ１７は、上記端子Ｖ
４から供給される信号を水平信号線ＨＳ２を出力線ＶＳ
に結合させるスイッチＭＯＳＦＥＴＱ９のゲートに供給
される。出力信号のハイレベルがスイッチＭＯＳＦＥＴ
Ｑ１６、Ｑ１７によるしきい値電圧分だけ低下してしま
うのを防止するため、特に制限されないが、ＭＯＳＦＥ
ＴＱ１６のゲートとＭＯＳＦＥＴＱ１７の出力側（ソー
ス側）との間にキャパシタＣ２が設けられる。これによ
って、上記同様なタイミングで端子Ｖ４の電位を変化さ
せることによりキャパシタＣ２によるブートストラップ
作用によって上記ＭＯＳＦＥＴＱ１６及びＱ１６のゲー
ト電圧を昇圧させることができる。

【００１５】上記端子Ｖ３は、奇数番目の垂直走査線（
水平信号線）に対応した駆動用のスイッチＭＯＳＦＥＴ
に対して共通に設けられ、端子Ｖ４は偶数番目の垂直走
査線（水平信号線）に対して共通に設けられる。以上の
ことから理解されるように、端子Ｖ３とＶ４に択一的に
タイミング信号を供給すること及び上記インタレースゲ
ート回路ＩＴＧによる２行同時選択動作との組み合わせ
によって、インタレースモードによる読み出し動作が可
能になる。例えば、端子ＦＡがハイレベルにされる奇数
フィールドのとき、端子Ｖ４をロウレベルにしておいて
、端子Ｖ３に上記垂直シフトレジスタＶＳＲの動作と同
期したタイミング信号を供給することによって、垂直走
査線（水平信号線）をＶＬ１（ＨＳ１）、ＶＬ３（ＨＳ
３）の順に選択することができる。また、端子ＦＢがハ
イレベルにされる偶数フィールドのとき、端子Ｖ３をロ
ウレベルにしておいて、端子Ｖ４に上記垂直シフトレジ
スタＶＳＲの動作と同期したタイミング信号を供給する
ことによって、垂直走査線（水平信号線）をＶＬ２（Ｈ
Ｓ２）、ＶＬ４（ＨＳ４）の順に選択することができる
。

【００１６】上記端子Ｖ３とＶ４を同時に上記同様にハ
イレベルにすれば、上記インタレースゲート回路ＩＴＧ
からの出力信号に応じて、２行同時走査を行うことがで
きる。この場合、上記のように２つのフィールド信号Ｆ
ＡとＦＢによる２つの画面毎に出力される２つの行の組
み合わせが１行分上下にシフトされることにより、空間
的重心の上下シフト、言い換えるならば、等価的なイン
タレースモードが実現される。

【００１７】例えば端子ＦＢのみをハイレベルにして、
１つの垂直走査タイミングで水平シフトレジスタＨＳＲ
を２回動作させて、それに同期して端子Ｖ３とＶ４をハ
イレベルにさせることによって、ＶＬ１，ＶＬ２，ＶＬ
３，ＶＬ４の順のようにノンインタレースモードでの選
択動作を実現できる。この場合、より高画質とするため
に、水平シフトレジスタＨＳＲ及び垂直シフトレジスタ
ＶＳＲに供給されるクロックが２倍の周波数にされるこ
とが望ましい。すなわち、端子Ｈ１とＨ２及び端子Ｖ１
とＶ２から水平シフトレジスタＨＳＲ及び垂直シフトレ
ジスタＶＳＲに供給されるクロック信号の周波数を２倍
の高い周波数にすることによって、１秒間に６０枚の画
像をノンインタレース方式により読み出すことができる
。端子ＨＩＮ及びＶＩＮは、上記シフトレジスタＨＳＲ
，ＶＳＲによってそれぞれシフトされる入力信号を供給
するための端子であり、入力信号が供給された時点から
シフト動作が開始される。このため、上記インタレース
ゲート回路ＩＴＧ及び入力端子Ｖ３，Ｖ４に供給される
入力信号の組み合わせによって、上記２行同時読み出し
、インタレース走査、ノンインタレース走査等を行う場
合には、出力信号の垂直方向の上下関係が逆転せぬよう
、上記シフトレジスタＶＳＲの入力信号の供給の際に、
タイミング的な配慮が必要である。

【００１８】上記各垂直走査線ＶＬ１及びそれに対応し
たスイッチＭＯＳＦＥＴＱ８のゲートと回路の接地電位
点との間には、リセット用ＭＯＳＦＥＴＱ１０とＱ１１
が設けられる。これらのリセット用ＭＯＳＦＥＴＱ１０
とＱ１１は、他の垂直走査線及びスイッチＭＯＳＦＥＴ
に対応して設けられるリセット用ＭＯＳＦＥＴと共通に
端子Ｖ２から供給される信号を受けて、上記選択状態の
垂直走査線及びスイッチＭＯＳＦＥＴのゲート電位を高
速にロウレベルに引き抜くものである。

【００１９】図１には、この発明に係る固体撮像装置の
一実施例のブロック図が示されている。固体撮像素子Ｍ
ＩＤは、前記図３に示したようなＭＯＳ形固体撮像素子
とされる。この固体撮像素子ＭＩＤから出力される読み
出し信号は、プリアンプによって増幅される。この増幅
信号は、ロウパスフィルタＬＰＦによりスイッチングノ
イズが除去されて、直流再生を行うクランプ回路に入力
される。このクランプ回路を通した映像信号ＶＤは、図
外の信号処理回路により必要な信号処理が行われて、例
えばテレビジョン用の画像信号とされる。

【００２０】この実施例では、図２に示すように、固体
撮像素子の走査エリア内の任意のエリアを撮影エリアと
して用いるようにされる。そのため、駆動回路は、固体
撮像素子ＭＩＤに対して、水平走査動作や垂直走査動作
をスキップさせるような機能が付加される。具体的には
、垂直走査パルスや水平走査パルスの周波数を通常の周
波数に比べて十分高くして撮影エリア以外の走査を実質
的にスキップさせる。そして、上記のような撮影エリア
以外の走査中において不所望な信号が出力されるのを防
ぐとともに、直流再生を行うために上記撮影エリア以外
の走査中では画素セルをリセットさせる。具体的には、
図３の固体撮像素子において、端子ＲＰからリセットパ
ルスを供給して、端子ＲＶから供給されるバイアス電圧
を全ての水平信号線ＨＳに供給する。したがって、上記
のような高速走査動作中では、水平信号線ＨＳに与えら
れるバイアス電圧が垂直信号線ＶＳ及び外部端子Ｓを通
して出力される。

【００２１】このような高速走査中においては、図１の
駆動回路からクランプパルスが出力される。それ故、ク
ランプ回路のトランジスタＱ２がオン状態にされる。こ
のトランジスタＱ２のオン状態によって、キャパシタＣ
の他方の電極には、基準電圧（一定の直流電圧ＶＲ）が
与えらている。キャパシタＣの一方の電極には、上記ロ
ウパスフィルタＬＰＦを通して出力され映像信号がキャ
パシタＣの一方の電極に伝えられる。したがって、上記
撮影エリア以外の走査期間中に固体撮像素子ＭＩＤから
出力されるバイアス電圧は、キャパシタＣの充電に用い
られる。言い換えるならば、画素セルのリセット電圧と
基準電圧ＶＲの差分の直流電圧がキャパシタＣに蓄積さ
れることになる。

【００２２】この結果、撮影エリアに走査が行われると
きには、クランプパルスがロウレベルにされて上記トラ
ンジスタＱ２をオフ状態する。そして、上記水平走査及
び垂直走査が通常の周波数に従って行われ、その撮影エ
リア内に設けられたフォトダイオードの光電変換信号に
対応した映像信号が上記キャパシタＣに蓄積された直流
電圧に重畳されて、クランプ回路のエミッタフォロワ出
力トランジスタＱ１を通して出力される。遮光されたフ
ォトダイオードから読み出されるオプチカルブラックは
、上記バイアス電圧と同じである。したがって、このよ
うな遮光されたフォトダイオードからの読み出し信号を
用いることなく、それと等価なバイアス電圧を固体撮像
素子から出力させるという簡単を方法により、走査エリ
ア中の任意の撮影エリアの画像信号を取り出すとともに
、その直流再生を行うようにすることができるものとな
る。

【００２３】上記の実施例から得られる作用効果は、下
記の通りである。 （１）　　二次元状に配列された複数個の画素セルの信
号を時系列的に出力させる走査回路を備えた固体撮像素
子と、上記固体撮像素子の任意のエリアに対応した画素
セルの信号を時系列的に出力させるに必要な駆動パルス
を形成するとともに、撮影エリア以外のタイミングでは
固体撮像素子から画素セルをリセットさせる直流電位を
出力させるように駆動することにより、オプチカルブラ
ック部の遮光された画素から読み出される信号と等価な
リセット電圧が出力されるから、任意のエリアの読み出
しと良好な直流再生が可能になるという効果が得られる
。 （２）　　上記（１）により、外部で無用な信号を除去
する等の処理を行うことなく、テレビジョン用に開発さ
れた固体撮像素子を比較的小さなエリアのパターン認識
等にもそのまま利用できるから、固体撮像素子の用途の
拡大を図ることができるという効果が得られる。

【００２４】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、水
平及び垂直シフトレジスタは、全走査エリア中において
同じ周波数により走査を行うものとし、撮影エリアを除
いた走査中では上記固体撮像素子をリセット状態にして
、リセットレベルを読み出されるようにするものであっ
てもよい。この場合には、実質的に撮影エリアのみの読
み出しを行うようには出来ないが、垂直及び水平走査を
同じタイミングで行えばよいから駆動回路の回路素化が
可能になる。この発明は、前記のように信号線のリセッ
ト機能を持つＭＯＳ形固体撮像素子を用いた固体撮像装
置に広く利用できる。

【００２５】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、二次元状に配列された複数
個の画素セルの信号を時系列的に出力させる走査回路を
備えた固体撮像素子と、上記固体撮像素子の任意のエリ
アに対応した画素セルの信号を時系列的に出力させるに
必要な駆動パルスを形成するとともに、撮影エリア以外
のタイミングでは固体撮像素子から画素セルをリセット
させる直流電位を出力させるように駆動することにより
、オプチカルブラック部の遮光された画素から読み出さ
れる信号と等価なリセット電圧が出力されるから、任意
のエリアの読み出しと良好な直流再生が可能になる。

【図面の簡単な説明】

【図１】この発明に係る固体撮像装置の一実施例を示す
ブロック図である。

【図２】図１に示した固体撮像装置の読み出し動作の一
例を説明するための画面構成図である。

【図３】この発明に用いられる固体撮像素子の一実施例
を示す要図回路図である。

【符号の説明】

ＭＩＤ…固体撮像素子、ＬＰＦ…ロウパスフィルタ、Ｐ
Ｄ…画素アレイ、ＶＳＲ…垂直シフトレジスタ、ＩＴＧ
…インタレースゲート回路、ＤＶ…駆動回路、ＨＳＲ…
水平シフトレジスタ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　二次元状に配列された複数個の画素セ
   ルの信号を時系列的に出力させる走査回路を備えた固体
   撮像素子と、上記固体撮像素子の任意のエリアに対応し
   た画素セルの信号を時系列的に出力させるに必要な駆動
   パルスを形成するとともに、撮影エリア以外のタイミン
   グでは固体撮像素子から画素セルをリセットさせる直流
   電位を出力させる駆動回路とを備えてなることを特徴と
   する固体撮像装置。
2. 【請求項２】　　上記固体撮像素子の出力信号は、この
   出力信号が一方の電極に供給されたキャパシタと、この
   キャパシタの他方の電極に上記撮影エリア以外のタイミ
   ングでオン状態にされるスイッチ素子を介して与えられ
   る基準電圧を含むクランプ回路により直流分の再生が行
   われるものであることを特徴とする請求項１の固体撮像
   装置。