JP3558505B2 - 固体撮像素子の駆動方法 - Google Patents
固体撮像素子の駆動方法 Download PDFInfo
- Publication number
- JP3558505B2 JP3558505B2 JP26054997A JP26054997A JP3558505B2 JP 3558505 B2 JP3558505 B2 JP 3558505B2 JP 26054997 A JP26054997 A JP 26054997A JP 26054997 A JP26054997 A JP 26054997A JP 3558505 B2 JP3558505 B2 JP 3558505B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- horizontal
- period
- output
- switching transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003384 imaging method Methods 0.000 title claims description 106
- 238000000034 method Methods 0.000 title claims description 92
- 230000003068 static effect Effects 0.000 claims description 7
- 238000009825 accumulation Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 13
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の属する技術分野】
本発明は、2次元固体撮像素子の駆動方法に関する。
【0002】
【従来の技術】
従来の固体撮像素子について図面を用いて説明する。図11は、従来の固体撮像素子の一例である、アイイーイーイー ジャーナル オブ ソリッド ステート サーキッツ(IEEE Journal of Solid State Circuits)、Vol.SC−22、p.1124−1129(以下、「論文1」という)に示されるCSD(charge sweep device)方式のイメージセンサの構造を示すブロック図である。図11において、111〜118、211〜218および311〜318は光検出器を示し、121〜128、221〜228および321〜328は、光検出器111〜118、211〜218、311〜318に蓄積された信号電荷の垂直電荷転送素子130、230、330への転送を制御するトランスファーゲートを示し、140、240および340は、垂直電荷転送素子130、230、330を介して転送されてきた信号電荷を一時的に蓄積する蓄積ゲートを示し、150、250および350は、蓄積ゲート140、240、340に蓄積された信号電荷の、水平電荷転送素子500への転送を制御する蓄積制御ゲートを示し、600は、水平電荷転送素子500から出力されてくる信号電荷の量に応じて電圧信号を発生するプリアンプを示し、700はイメージセンサの出力部を示し、800は画素列選択回路を示し、900は、垂直電荷転送素子130、230、330の駆動回路を示す。また、光検出器はフォトダイオードまたはショットキーバリアダイオードからなり、トランスファーゲートはMOSトランジスタからなり、垂直電荷転送素子はCSDからなり、蓄積ゲートはMOSキャパシタからなり、水平電荷転送素子はCCD(charge couple device)からなり、蓄積制御ゲートはMOSトランジスタ(ソース電極およびドレイン電極は、それぞれ蓄積ゲートおよび水平電荷転送素子で構成される)からなる。
【0003】
図12は、図11に示されるイメージセンサの画素列選択回路とトランスファーゲートとを示すブロック図である。画素列選択回路800はシフトレジスタからなる。801〜808は画素列選択回路の各段を示す。画素列選択回路800の各段は、水平な方向に沿って設けられた3つのトランスファゲートにそれぞれ接続される。たとえば画素列選択回路の1段目801は、トランスファゲート121、221、321に接続され、画素列選択回路の2段目802は、トランスファゲート122、222、322に接続される。
【0004】
図13は、図11に示されるイメージセンサの駆動回路と垂直電荷転送素子とを示すブロック図である。垂直電荷転送素子130、230、330は、それぞれCSDからなる。図13において、131〜138は、垂直電荷転送素子130の各ゲート電極(以下、単に「垂直ゲート電極」という)を示し、231〜238は、垂直電荷転送素子230の各ゲート電極(以下、単に「垂直ゲート電極」という)を示し、331〜338は、垂直電荷転送素子330の各ゲート電極(以下、単に「垂直ゲート電極」という)を示す。また、駆動回路900はMOSスイッチ回路またはシフトレジスタなどからなる。901〜908は駆動回路の各ゲート電極(以下、「駆動ゲート電極」という)を示す。駆動ゲート電極901〜908は、水平な方向に沿って設けられた3つの垂直ゲート電極にそれぞれ接続される。たとえば駆動ゲート電極901は垂直ゲート電極131、231、331に接続され、駆動ゲート電極902は垂直ゲート電極132、232、332に接続される。したがって、各駆動ゲート電極は、水平な方向に沿って設けられた3つの垂直ゲート電極にそれぞれクロックを与える。前述の従来のイメージセンサは、説明を簡単にするために光検出器が水平方向に3個、垂直方向に8個設けられているが、実際には通常水平方向にも垂直方向にも数百個程度設けられる。前記光検出器の数はイメージセンサの画素の数に等しいので、従来のイメージセンサは、実際には水平方向および垂直方向にそれぞれ数百画素程度となる。
【0005】
図11〜12を参照すると、トランスファーゲート121〜128、221〜228および321〜328と、垂直ゲート電極131〜138、231〜238、331〜338とは、別々の構造体のように示されている。しかし、前記論文1にも示されているように、垂直ゲート電極と、該垂直ゲート電極に隣接するトランスファーゲートのゲート電極(以下、単に「トランスゲート電極」という)とを1つのゲート電極で形成してもよく、垂直ゲート電極およびトランスゲート電極の下部のチャネル内の不純物濃度を独立して制御することで、トランスファーゲートと垂直電荷転送素子とを別々に動作させうる。
【0006】
つぎに、イメージセンサの動作について説明する。図14は、図11に示される従来のイメージセンサの画素列選択回路が出力するクロックを示すタイミングチャートである。図14において、φ801〜φ808は画素列選択回路の各段の出力を示す。なお、画素列選択回路のn段目の出力がハイ(H)レベルになってから、n+1段目の出力がハイ(H)レベルになるまでの時間は一水平期間、すなわちイメージセンサが一つの水平ラインを走査する時間(図中、「tH」で示される)である。トランスファゲートは、該トランスファゲートが接続された画素列選択回路の段においてクロックが発生したときに、光検出器の信号電荷を垂直電荷転送素子に転送する。したがって、一水平期間毎に画素列選択回路のいずれかの段においてクロックを発生させることによって、一水平期間毎に一水平ラインの信号電荷が垂直電荷転送素子に転送されるようにイメージセンサを動作させることができる。なお、前記水平ラインとは、2次元に配列された光検出器のうち水平な方向において隣接する複数の光検出器からなる。たとえば図11においては、光検出器111、211、311が水平な方向において隣接する複数の光検出器である。
【0007】
つぎに、タイミングT1〜T7のあいだに、水平電荷転送素子500のうち前記蓄積制御ゲート150が接続されるゲート電極(以下、「水平ゲート電極」という)501の下部に転送される信号電荷QS1、QS2について、図15および図16を用いて詳しく説明する。
【0008】
図15は、図11のA−A線断面およびA−A線断面のポテンシャル状態を示す説明図である。図15(a)は、垂直ゲート電極131〜138と、蓄積ゲート140と、蓄積制御ゲート150と、水平ゲート電極501と、イメージセンサの各構成要素が形成される基板(図11には図示せず)10とを示す断面説明図である。なお、図示されていないが、垂直ゲート電極131〜138、蓄積ゲート140、蓄積制御ゲート150および水平ゲート電極501、基板10とのあいだには、絶縁性の膜が形成されている。図15(b)は、図15(a)に示される垂直ゲート電極131〜138、蓄積ゲート140、蓄積制御ゲート150および水平ゲート電極501の下部のポテンシャル状態を示す説明図である。垂直ゲート電極131〜138には、駆動ゲート電極からの信号φ901〜φ908がそれぞれ入力される。図15には、トランスファゲートに画素列選択回路からクロックが印加され、光検出器から垂直電荷転送素子に信号電荷が転送された(読みだされた)後の状態を示しており、図15において、QS1およびQS2で示したのは、一つの光検出器からの信号電荷である。
【0009】
図16は、図15(a)に示される垂直ゲート電極に接続される駆動ゲート電極の出力を示すタイミングチャートである。図15および図16において、タイミングT1〜T5は水平走査期間を示し、タイミングT6およびT7は水平帰線期間を示す。なお、水平期間は1つの水平帰線期間と1つの水平走査期間とからなる。図16において、φ901〜φ908は、駆動ゲート電極から垂直ゲート電極131〜138に印加される電気的な信号をそれぞれ示し、φST、φSCは、図15(a)に示される蓄積ゲート140および蓄積制御ゲート150にそれぞれ印加される電気的な信号を示す。なお、図示されていないが水平ゲート電極501に印加される電気的な信号をφHと示す。
【0010】
まず、タイミングT1において、信号φ901、φ902がHレベルとなってるため、信号電荷QS1は垂直ゲート電極131、132の下部に蓄積される。タイミングT1〜T2において、信号φ901はロー(L)レベルとなり、信号φ902は信号φ901よりも後にLレベルとなる。同時に、信号φ901がLレベルになる際、信号φ903がHレベルとなり、信号φ902がLレベルになる際、信号φ904がHレベルとなる。したがって、タイミングT2において、信号電荷QS1は垂直ゲート電極133、134の下部に蓄積される。図15(b)においては、信号電荷QS1が垂直ゲート電極131、132の下部から、垂直ゲート電極133、134の下部に移動する様子を矢印B1で示す。
【0011】
タイミングT2〜T3において、信号φ903はLレベルとなり、信号φ904は信号φ903よりも後にLレベルとなる。同時に、信号φ903がLレベルになる際、信号φ905がHレベルとなり、信号φ904がLレベルになる際、信号φ906がHレベルとなる。したがって、タイミングT3において、信号電荷QS1は垂直ゲート電極135、136の下部に蓄積される。図15(b)においては、信号電荷QS1が垂直ゲート電極133、134の下部から、垂直ゲート電極135、136の下部に移動する様子を矢印B4で示す。
【0012】
タイミングT3〜T4において、信号φ905はLレベルとなり、信号φ906は信号φ905よりも後にLレベルとなる。同時に、信号φ905がLレベルになる際、信号φ907がHレベルとなり、信号φ906がLレベルになる際、信号φ908がHレベルとなる。また、タイミングT3〜T4において、信号φSTは常にHレベルとなっており、信号φSCは常にLレベルとなっている。したがって、タイミングT4において、信号電荷QS1は垂直ゲート電極137、138および蓄積ゲート140の下部に蓄積される。図15(b)においては、信号電荷QS1が垂直ゲート電極135、136の下部から、垂直ゲート電極137、138および蓄積ゲート140の下部に移動する様子を矢印B5および矢印B6で示す。
【0013】
タイミングT4〜T5において、信号φ907はLレベルとなり、信号φ908は信号φ907よりも後にLレベルとなる。また、タイミングT4〜T5において、信号φSTは常にHレベルとなっており、信号φSCは常にLレベルとなっている。したがって、タイミングT5において、信号電荷QS1は蓄積ゲート140の下部に蓄積される。
【0014】
一方、タイミングT1において、信号φ905、φ906がHレベルとなってるため、信号電荷QS2は垂直ゲート電極135、136の下部に蓄積される。タイミングT1およびタイミングT2のあいだに、信号φ905はLレベルとなり、信号φ906は信号φ905よりも後にLレベルとなる。同時に、信号φ905がLレベルになる際、信号φ907がHレベルとなり、信号φ906がLレベルになる際、信号φ908がHレベルとなる。また、タイミングT1〜T2において、信号φSTは常にHレベルとなっており、信号φSCは常にLレベルとなっている。したがって、タイミングT2において、信号電荷QS2は垂直ゲート電極137、138および蓄積ゲート140の下部に蓄積される。図15(b)においては、信号電荷QS2が垂直ゲート電極135、136の下部から、垂直ゲート電極137、138および蓄積ゲート140の下部に移動する様子を矢印B2および矢印B3で示す。
【0015】
タイミングT2〜T3において、信号φ907はLレベルとなり、信号φ908は信号φ907よりも後にLレベルとなる。また、タイミングT2〜T3において、信号φSTは常にHレベルとなっており、信号φSCは常にLレベルとなっている。したがって、タイミングT3において、信号電荷QS2は蓄積ゲート140の下部に蓄積される。
【0016】
図15に示されるように、タイミングT5において、信号電荷QS1、QS2は蓄積ゲート140の下部に蓄積される。タイミングT5〜T7において、信号φSC、φHがHレベルになり、信号φSC、φHがHレベルになった後に信号φSTがLレベルになることで、水平ゲート電極501の下部に信号電荷QS1、QS2が蓄積される。
【0017】
タイミングT1〜T7のうち、タイミングT1〜T5からなる水平走査期間において蓄積ゲート140の下部に蓄積された信号電荷QS1、QS2は、図15に示されるタイミングT1〜T7を含む水平期間のつぎの水平期間に、水平電荷転送素子500およびプリアンプ600を介して、イメージセンサから出力される。なお、タイミングT1〜T5からなる水平走査期間においては、信号電荷QS1、QS2と同様に蓄積ゲート240、340(図11参照)の下部にも信号電荷がそれぞれ蓄積される。蓄積ゲート140、240、340の下部に蓄積された各信号電荷は、水平電荷転送素子500およびプリアンプ600を介してイメージセンサから順次出力される。
【0018】
なお、タイミングT1〜T5においては、水平ゲート電極501の下部のポテンシャル状態は、C1〜C5で示されるHレベルからLレベルのあいだであればよい。
【0019】
つぎに、図11に示される画素列選択回路800の動作について詳しく説明する。図17は、図11に示される画素列選択回路から出力されるクロックを示すタイミングチャートである。画素列選択回路は、一般的に2相クロックとしての電気的な信号φT1、φT2を入力して動作させるシフトレジスタで構成することができる。φTSは、画素列選択回路の動作開始を決めるスタートクロックを含む電気的な信号を示す。画素列選択回路の出力φ801〜808は、信号φT1に同期しており、信号φTSのスタートクロックにしたがって各水平期間tHにつき、1つずつ出力φ801〜808の順に出力される。
【0020】
画素列選択を、たとえばRS170と呼ばれる標準的なテレビの走査方式であるインターレース走査方式を用いて行うように、前記画素列選択回路を設計することも可能である。また、インターレースの仕方を外部から与える電気信号だけで切り替えることができるようにする方法が、特開平5−292405号公報に開示されており、固体撮像素子の使用状況にしたがって最適なインターレース方法を選択しうる技術が示されている。かかる方法では、各フィールドに固体撮像素子内に配置されたすべての画素の光検出器の信号電荷を読みだすフィールド蓄積方式と、各画素の光検出器の信号電荷を1フレームに一度だけ読みだすフレーム蓄積方式とを切り替えることができる。
【0021】
【発明が解決しようとする課題】
前述の従来のCSD方式の固体撮像素子では、フィールド蓄積方式とフレーム蓄積方式とを切り替えることができるが、この切り替えを実現するために必要な回路は複雑であり、固体撮像素子に入力する電気信号の数も増える。さらに、任意のインターレースを行ったり、画素の一部分を走査するなど多様な走査方式を実現することができないという問題がある。
【0022】
また、ランダムアクセスを可能にするように画素列選択回路を設計することも可能であるが、必要以上に多様性が増す一方、外部からのクロック入力が増え、制御が複雑になるという問題がある。
【0023】
本発明は、前述の問題を解決し、構造が簡単で、かつ、少数のクロックを入力するだけで簡単に多様な走査を行うことができる画素列選択回路を搭載したCSD方式固体撮像素子を提供するものである。
【0024】
【課題を解決するための手段】
【0029】
請求項1記載の固体撮像素子の駆動方法は、2次元に配列された光検出器と、該光検出器に蓄積された信号電荷を順次読みだす電荷転送素子と、前記光検出器および前記電荷転送素子間に接続されるトランスファーゲートと、該トランスファーゲートに接続される画素列選択回路とを含んでなり、1つの水平帰線期間内に、少なくとも1つの水平ラインに含まれる光検出器から垂直電荷転送素子に前記信号電荷が読みだされ、前記1つの水平帰線期間を含む水平期間内に、前記光検出器が2次元に配列された光検出器アレイ領域外に前記垂直電荷転送素子内の前記信号電荷が転送されるように動作する固体撮像素子であり前記画素列選択回路が、シフトレジスタと、該シフトレジスタおよび前記トランスファーゲート間に接続されるスイッチングトランジスタとからなり、前記シフトレジスタとスイッチングトランジスタとの駆動の組み合わせによって、前記水平ラインが選択され、信号電荷が読みだされる光検出器が選択される固体撮像素子の駆動方法であって、1フレームがn個(nは3以上の正の整数である)のフィールドで構成され、第1のフィールドでは、シフトレジスタにスタートクロックが入力されたときから2つ目の水平帰線期間にシフトレジスタの1段目の出力が選択レベルになり、かつ、前記2つ目の水平帰線期間以後の各水平帰線期間においては、シフトレジスタの出力がn段ずつ選択レベルになるようにシフトレジスタを駆動し、第i番目のフィールドでは、シフトレジスタにスタートクロックが入力されたときから2つ目の水平帰線期間にシフトレジスタの1段目からi段目までの出力が選択レベルになるように駆動し、かつ、前記2つ目の水平帰線期間以後の各水平帰線期間においては、シフトレジスタの出力がn段ずつ選択レベルになるようにシフトレジスタを駆動し、さらに前記シフトレジスタの少なくとも1つの段の出力が選択レベルになるときに、前記スイッチングトランジスタがオン状態となるように、同時に前記スイッチングトランジスタに制御信号を与える方法である。
【0030】
請求項2記載の固体撮像素子の駆動方法は、2次元に配列された光検出器と、該光検出器に蓄積された信号電荷を順次読みだす電荷転送素子と、前記光検出器および前記電荷転送素子間に接続されるトランスファーゲートと、該トランスファーゲートに接続される画素列選択回路とを含んでなり、1つの水平帰線期間内に、少なくとも1つの水平ラインに含まれる光検出器から垂直電荷転送素子に前記信号電荷が読みだされ、前記1つの水平帰線期間を含む水平期間内に、前記光検出器が2次元に配列された光検出器アレイ領域外に前記垂直電荷転送素子内の前記信号電荷が転送されるように動作する固体撮像素子であり前記画素列選択回路が、シフトレジスタと、該シフトレジスタおよび前記トランスファーゲート間に接続されるスイッチングトランジスタとからなり、前記シフトレジスタとスイッチングトランジスタとの駆動の組み合わせによって、前記水平ラインが選択され、信号電荷が読みだされる光検出器が選択される固体撮像素子の駆動方法であって、1フレームがn個(nは3以上の正の整数である)のフィールドで構成され、第1のフィールドでは、シフトレジスタにスタートクロックが入力されたときから2つ目の水平帰線期間にシフトレジスタの1段目の出力が選択レベルになり、かつ、前記2つ目の水平帰線期間以後の各水平帰線期間においては、1つの水平帰線期間につき、シフトレジスタの残りの各段の出力が連続するn段分ずつ順次選択レベルになるようにシフトレジスタを駆動するとともに、前記シフトレジスタの1、n+1、2n+1......段目の出力が選択レベルになるときに、前記スイッチングトランジスタがオン状態となるように、同時に前記スイッチングトランジスタに制御信号を与え、第i番目のフィールドでは、シフトレジスタにスタートクロックが入力されたときから2つ目の水平帰線期間にシフトレジスタの1段目からi段目までの出力が選択レベルになり、かつ、前記2つ目の水平帰線期間以後の各水平帰線期間においては、シフトレジスタの出力がn段ずつ選択レベルになるようにシフトレジスタを駆動するとともに、少なくとも前記シフトレジスタのi、n+i、2n+i......段目の出力が選択レベルになるときに、前記スイッチングトランジスタがオン状態となるように、同時に前記スイッチングトランジスタに制御信号を与える方法である。
【0036】
請求項13記載の固体撮像素子の駆動方法は、請求項1記載の固体撮像素子の駆動方法であって、請求項4、5、6、7、8、9、10、11および12記載の駆動方法のうち少なくとも2つの駆動方法を切り替えて固体撮像素子を駆動する方法である。
【0039】
請求項3記載の固体撮像素子の駆動方法は、2次元に配列された光検出器と、該光検出器に蓄積された信号電荷を順次読みだす電荷転送素子と、前記光検出器および前記電荷転送素子間に接続されるトランスファーゲートと、該トランスファーゲートに接続される画素列選択回路とを含んでなり、1つの水平帰線期間内に、少なくとも1つの水平ラインに含まれる光検出器から垂直電荷転送素子に前記信号電荷が読みだされ、前記1つの水平帰線期間を含む水平期間内に、前記光検出器が2次元に配列された光検出器アレイ領域外に前記垂直電荷転送素子内の前記信号電荷が転送されるように動作する固体撮像素子であり前記画素列選択回路が、シフトレジスタと、該シフトレジスタおよび前記トランスファーゲート間に接続されるスイッチングトランジスタとからなり、前記シフトレジスタとスイッチングトランジスタとの駆動の組み合わせによって、前記水平ラインが選択され、信号電荷が読みだされる光検出器が選択される固体撮像素子の駆動方法であって、1フレームがn個(nは3以上の正の整数である)のフィールドで構成され、第1のフィールドでは、シフトレジスタにスタートクロックが入力されたのち所定の水平帰線期間にシフトレジスタの1段目の出力が選択レベルになり、かつ、前記所定の水平帰線期間以後の各水平帰線期間においては、シフトレジスタの出力がn段ずつ選択レベルになるようにシフトレジスタを駆動し、第i番目のフィールドでは、シフトレジスタにスタートクロックが入力されたのち所定の水平帰線期間にシフトレジスタの1段目からi段目までの出力が選択レベルになるように駆動し、かつ、前記所定の水平帰線期間以後の各水平帰線期間においては、シフトレジスタの出力がn段ずつ選択レベルになるようにシフトレジスタを駆動し、さらに前記シフトレジスタの少なくとも1つの段の出力が選択レベルになるときに、前記スイッチングトランジスタがオン状態となるように、同時に前記スイッチングトランジスタに制御信号を与える方法である。
【0040】
請求項4記載の固体撮像素子の駆動方法は、2次元に配列された光検出器と、該光検出器に蓄積された信号電荷を順次読みだす電荷転送素子と、前記光検出器および前記電荷転送素子間に接続されるトランスファーゲートと、該トランスファーゲートに接続される画素列選択回路とを含んでなり、1つの水平帰線期間内に、少なくとも1つの水平ラインに含まれる光検出器から垂直電荷転送素子に前記信号電荷が読みだされ、前記1つの水平帰線期間を含む水平期間内に、前記光検出器が2次元に配列された光検出器アレイ領域外に前記垂直電荷転送素子内の前記信号電荷が転送されるように動作する固体撮像素子であり前記画素列選択回路が、シフトレジスタと、該シフトレジスタおよび前記トランスファーゲート間に接続されるスイッチングトランジスタとからなり、前記シフトレジスタとスイッチングトランジスタとの駆動の組み合わせによって、前記水平ラインが選択され、信号電荷が読みだされる光検出器が選択される固体撮像素子の駆動方法であって、1フレームがn個(nは3以上の正の整数である)のフィールドで構成され、第1のフィールドでは、シフトレジスタにスタートクロックが入力されたのち所定の水平帰線期間にシフトレジスタの1段目の出力が選択レベルになり、かつ、前記所定の水平帰線期間以後の各水平帰線期間においては、1つの水平帰線期間につき、シフトレジスタの残りの各段の出力が連続するn段分ずつ順次選択レベルになるようにシフトレジスタを駆動するとともに、前記シフトレジスタの1、n+1、2n+1......段目の出力が選択レベルになるときに、前記スイッチングトランジスタがオン状態となるように、同時に前記スイッチングトランジスタに制御信号を与え、第i番目のフィールドでは、シフトレジスタにスタートクロックが入力されたのち所定の水平帰線期間にシフトレジスタの1段目からi段目までの出力が選択レベルになり、かつ、前記所定の水平帰線期間以後の各水平帰線期間においては、シフトレジスタの出力がn段ずつ選択レベルになるようにシフトレジスタを駆動するとともに、少なくとも前記シフトレジスタのi、n+i、2n+i......段目の出力が選択レベルになるときに、前記スイッチングトランジスタがオン状態となるように、同時に前記スイッチングトランジスタに制御信号を与える方法である。
【0041】
【発明の実施の形態】
つぎに、本発明の固体撮像素子およびその駆動方法の実施の形態について説明する。
【0042】
実施の形態1.
以下、図面を参照しながら本発明の固体撮像素子およびその駆動方法の実施の形態1について説明する。
【0043】
図1は、本発明の固体撮像素子の実施の形態1を示すブロック図であり、従来の固体撮像素子の一例を示す図11に対応する図面である。従来の固体撮像素子と、本発明の固体撮像素子との相違点は、図11に示される画素列選択回路800の代わりに、シフトレジスタ1100とスイッチングトランジスタアレイ1000とを設け、シフトレジスタ1100とスイッチングトランジスタアレイ1000とで画素列選択回路を構成したことである。
【0044】
図2は、図1に示される固体撮像素子の画素列選択回路とトランスファーゲートとを示すブロック図であり、従来の固体撮像素子の画素列選択回路とトランスファーゲートとの一例を示す図12に対応する図面である。シフトレジスタ1100の各段の出力は、スイッチングトランジスタアレイ1000の各スイッチングトランジスタ1001〜1008を介して各トランスファーゲート121〜128、221〜228、321〜328に印加される。スイッチングトランジスタ1001〜1008のゲート電極は、配線1009によって互いに電気的に接続される。配線1009には、スイッチングトランジスタ1001〜1008のオン・オフ制御のための制御信号φTEが印加される。
【0045】
つぎに、本発明の固体撮像素子の駆動方法について図1〜図3を用いて説明する。本実施の形態では、フィールド蓄積方式にしたがって固体撮像素子を動作させるばあいについて説明する。本実施の形態では、1フレームを2つのフィールドで構成している。図3は、フィールド蓄積方式にしたがって固体撮像素子を動作させるばあいに、図1の固体撮像素子の画素列選択を行うための第1のフィールド内で用いられる電気的な信号のクロックを示すタイミングチャートである。
【0046】
図3において、φT1、φT2はシフトレジスタを駆動するためのクロックを含む電気的な信号を示し、φTSはシフトレジスタの動作開始を決めるスタートクロックを含む電気的な信号を示す。φTEは、スイッチングトランジスタ1001〜1008のゲート電極に印加される制御信号を示し、スイッチングトランジスタの動作を制御するために印加されるクロックを含む制御信号である。φ801〜φ808は、シフトレジスタおよびスイッチングトランジスタからなる画素列選択回路の各段の出力を示す。シフトレジスタの出力は、信号φT1に同期して出力される。
【0047】
信号φTSがHレベルになり、シフトレジスタにスタートクロックが入力されたときから2つ目の水平期間の水平帰線期間に信号φT1、φT2が1クロック分Hレベルになる。このとき制御信号φTEはHレベルとなっているので、スイッチングトランジスタはオン状態となる。したがって、画素列選択回路の1段目の出力φ801が選択レベルHレベルになる。このとき光検出器111、211、311に蓄積された信号電荷が垂直電荷転送素子130、230、330に読みだされる。垂直電荷転送素子130、230、330に読みだされた信号電荷は、従来の固体撮像素子と同様に、前記2つ目の水平期間の残りの時間内に、光検出器が配列された領域(光検出器アレイ領域)外に形成された蓄積ゲート140、240、340まで転送される。
【0048】
なお、前記水平期間とは、2次元に配列された画素のうち一列分の画素に関する電気信号を固体撮像素子から出力するのに必要な時間であり、水平帰線期間と水平走査期間とからなる。前記水平帰線期間(図示せず)とは、1つの画面のうちの1つの水平ラインの走査を終了し、次の水平ラインの走査を開始するまでに必要な時間である。また、前記水平走査期間(図示せず)とは、1つの水平ラインを走査するのに必要な時間である。
【0049】
前記2つ目の水平期間のつぎの水平期間の水平帰線期間に、信号φT1、φT2が2クロック分Hレベルになる。このとき制御信号φTEはHレベルとなっているので、スイッチングトランジスタはオン状態となる。したがって、画素列選択回路の2段目、3段目の出力φ802、φ803がHレベル(選択レベル)になる。このとき光検出器112、212、312、113、213、313に蓄積された信号電荷が垂直電荷転送素子130、230、330に読みだされる。光検出器112、113の信号電荷は垂直電荷転送素子130の中で混合され、光検出器212、213の信号電荷は垂直電荷転送素子230の中で混合され、光検出器312、313の信号電荷は垂直電荷転送素子330の中で混合され、それぞれ1つの信号電荷として読みだされる。その後、前の水平期間と同様に蓄積ゲート140、240、340まで転送される。
【0050】
さらに、同様に画素列選択回路の4段目、5段目の出力φ804、φ805がつぎの水平帰線期間にHレベルになり、画素列選択回路の6段目、7段目の出力φ804、φ805がさらにつぎの水平帰線期間にHレベルになり、画素列選択回路の8段目の出力φ808が最後の水平帰線期間にHレベルになり、すべての光検出器からの信号電荷の読みだしが完了する。
【0051】
つぎに第2のフィールドにおける固体撮像素子の駆動方法について、図1、図2および図4を用いて説明する。図4は、第2のフィールド内で用いられるクロックを示すタイミングチャートである。図3と比べて異なっている点は、信号φTSがHレベルになり、シフトレジスタにスタートクロックが入力されたときから2つ目の水平帰線期間に、信号φT1、φT2が2クロック分Hレベルになり、画素列選択回路の1段目の出力φ801および2段目の出力φ802がHレベルになることと、その後の各水平帰線期間には信号φT1、φT2が2クロック分Hレベルになり、2段ずつシフトレジスタの出力がHレベルになる。したがって、各水平期間においては、2つの水平ラインずつ信号電荷の読みだしが行われる。
【0052】
以上、図3および図4に示した2つのフィールドで1つのフレーム(テレビ画面で1画面に相当)がえられ、図3および図4を用いて説明した動作方法を繰り返すことで通常のテレビのインターレース走査方式に適合させて固体撮像素子を動作させることができる。
【0053】
光検出器の各水平ラインを上から順にL1、L2、L3、L4、L5、L6、L7およびL8とし、同時に信号電荷が読みだされる水平ラインを1つの()内に示すと、図3に示すフィールドでは(L1)、(L2、L3、)(L4、L5)、(L6、L7)、(L8)となり、図4に示すフィールドでは(L1、L2)、(L3、L4)、(L5、L6)、(L7、L8)となる。すなわち、フィールドごとに同時に信号電荷が読みだされる水平ラインのペアを変更することでフィールド蓄積方式でのインターレース走査を行っている。
【0054】
なお、本実施の形態では、制御信号φTEが、1つの水平帰線期間内で発生する信号φT1、φT2の2つのクロックを含む期間Hレベルを続けているようにしていたが、制御信号φTEは、シフトレジスタの各段のうち、選択したい水平ラインに関わる信号φT1がHレベルになったときにHレベルとなればよく、また、信号φT1に同期して、制御信号φTEを1つの水平帰線期間内で2クロック分Hレベルにしてもよい。さらに、信号φT1がHレベルになっている期間以外の期間の制御信号φTEのレベルは任意である。
【0055】
なお、図2に示されるスイッチングトランジスタとして、MOSトランジスタまたはバイポーラトランジスタを用いることができ、固体撮像素子の他の構成要素(たとえばCSD)と同じプロセスで製造できる点でMOSトランジスタを用いることが好ましい。
【0056】
実施の形態2.
つぎに、本発明の固体撮像素子の駆動方法の実施の形態2を図面を参照しつつ説明する。本実施の形態では、フレーム蓄積方式にしたがって固体撮像素子を動作させるばあいについて説明する。なお、固体撮像素子の構造は実施の形態1の固体撮像素子の構造と同一であり、図1および図2に示されるものである。
【0057】
図5は、フレーム蓄積方式にしたがって図1の固体撮像素子を動作させるばあいに第1のフィールド内で用いられるクロックを示すタイミングチャートである。また、図6は、第2のフィールド内で用いられるクロックを示すタイミングチャートである。図5に示される信号φTS、および信号φT1、φT2は、図3に示される信号φTS、および信号φT1、φT2と同じである。また、図6に示される信号φTS、および信号φT1、φT2は、図4に示される信号φTS、および信号φT1、φT2と同じである。実施の形態1と本実施の形態2とのあいだで異なっている点は、制御信号φTEがHレベルになるタイミング、すなわちクロックが発生するタイミングである。図5のばあい、制御信号φTEがHレベルになるタイミングは、信号φTSがHレベルになってから数えて1、3、5および7回目の、信号φT1、φT2がHレベルになっている期間のみとなっている。図6のばあい、制御信号φTEがHレベルになるタイミングは、信号φTSがHレベルになってから数えて2、4、6および8回目の、信号φT1、φT2がHレベルになっている期間のみとなっている。すなわち、第1のフィールドでは、前記シフトレジスタの奇数段目の出力が選択レベルになるときのみ、前記スイッチングトランジスタがオン状態となるように、前記スイッチングトランジスタの制御信号たる制御信号φTEがHレベルとなる。また、第2のフィールドでは、前記シフトレジスタの偶数段目の出力が選択レベルになるときのみ、前記スイッチングトランジスタがオン状態となるように、前記スイッチングトランジスタの制御信号たる制御信号φTEがHレベルとなる。
【0058】
したがって、図5に示される第1のフィールドでは、シフトレジスタにスタートクロックが入力されたときから2つ目の水平帰線期間にシフトレジスタの1段目の出力が選択レベルになり、水平ラインL1が選択されて水平ラインL1の信号電荷が読みだされ、その後は、一水平帰線期間ごとに水平ラインL3、L5またL7が順次選択される。さらに、つぎの第2のフィールドでは、シフトレジスタにスタートクロックが入力されたときから2つ目の水平帰線期間にシフトレジスタの2段目の出力が選択レベルになり、水平ラインL2が選択されて水平ラインL2の信号電荷が読みだされ、その後は、一水平帰線期間ごとに水平ラインL4、L6またL8が順次選択され、通常のテレビのインターレース走査方式に対応するように固体撮像素子を動作させることができる。
【0059】
なお、本実施の形態では、制御信号φTEが、1つの水平帰線期間内で発生する信号φT1、φT2の1つのクロックを含む期間Hレベルを続けているようにしていたが、制御信号φTEは、シフトレジスタの各段のうち、選択したい水平ラインに関わる信号φT1がHレベルになったときにHレベルとなればよい。さらに、信号φT1がHレベルになっている期間以外の期間の制御信号φTEのレベルは任意である。
【0060】
実施の形態3.
つぎに、本発明の固体撮像素子の駆動方法の実施の形態3について説明する。
【0061】
実施の形態1および実施の形態2では、通常のテレビのインターレース走査方式に対応するように固体撮像素子を動作させる例として、2つのフィールドで1画面を構成するように固体撮像素子を動作させているが、本発明の固体撮像素子におけるインターレース走査方式では、3つ以上の任意の数のフィールドで1画面を構成することもできる。本発明の固体撮像素子においても、図1および図2に示す構造のままで、信号φT1、φT2および制御信号φTEを変更するだけで容易に3つ以上の任意の数のフィールドで1フレーム(一画面)を構成することができる。
【0062】
たとえばn個のフィールドで1フレームを構成するように固体撮像素子を駆動する方法において、第1のフィールドでは、シフトレジスタにスタートクロックが入力されたときから2つ目の水平帰線期間にシフトレジスタの1段目の出力が選択レベルになり、かつ、前記2つ目の水平帰線期間後の各水平帰線期間においては、シフトレジスタの出力がn段ずつ選択レベルになるようにシフトレジスタを駆動する。また、第i番目のフィールドでは、シフトレジスタにスタートクロックが入力されたときから2つ目の水平帰線期間にシフトレジスタの1段目からi段目までの出力が選択レベルになり、かつ、前記2つ目の水平帰線期間後の各水平帰線期間においては、シフトレジスタの出力がn段ずつ選択レベルになるようにシフトレジスタを駆動する。さらに、少なくとも前記シフトレジスタの少なくとも1つの段の出力が選択レベルになるときは、前記スイッチングトランジスタがオン状態となるように、前記スイッチングトランジスタに制御信号を与える。なお、nは3以上の正の数であり、iは、初期値を2とし最大値をnとし、一フィールドごとに1加算される正の数である。
【0063】
たとえば、図1および図2に示される固体撮像素子を前述の駆動方法にしたがって駆動したばあいの一例として、3つのフィールドで1フレームを構成するばあいについて説明する。
【0064】
まず、第1のフィールドでは、シフトレジスタにスタートクロックが入力されたときから2つ目の水平帰線期間にシフトレジスタの1段目の出力が選択レベルになる。3つ目の水平帰線期間においてはシフトレジスタの2段目、3段目および4段目の出力が同時に選択レベルになる。4つ目の水平帰線期間においてはシフトレジスタの5段目、6段目および7段目の出力が同時に選択レベルになる。5つ目の水平帰線期間においてはシフトレジスタの8段目の出力が選択レベルになる。
【0065】
続いて、第2のフィールドでは、シフトレジスタにスタートクロックが入力されたときから2つ目の水平帰線期間にシフトレジスタの1段目および2段目の出力が選択レベルになる。3つ目の水平帰線期間においてはシフトレジスタの3段目、4段目および5段目の出力が同時に選択レベルになる。4つ目の水平帰線期間においてはシフトレジスタの6段目、7段目および8段目の出力が同時に選択レベルになる。
【0066】
最後に、第3のフィールドでは、シフトレジスタにスタートクロックが入力されたときから2つ目の水平帰線期間にシフトレジスタの1段目、2段目および3段目の出力が選択レベルになる。3つ目の水平帰線期間においてはシフトレジスタの4段目、5段目および6段目の出力が同時に選択レベルになる。4つ目の水平帰線期間においてはシフトレジスタの7段目および8段目の出力が同時に選択レベルになる。
【0067】
実施の形態4.
つぎに、n個のフィールドで1フレームを構成するように固体撮像素子を駆動する方法の他の実施の形態について説明する。
【0068】
本実施の形態において、第1のフィールドでは、シフトレジスタにスタートクロックが入力されたときから2つ目の水平帰線期間にシフトレジスタの1段目の出力が選択レベルになり、かつ、前記2つ目の水平帰線期間後の各水平帰線期間においては、1つの水平帰線期間につき、シフトレジスタの残りの各段の出力が連続するn段分ずつ順次選択レベルになるようにシフトレジスタを駆動するとともに、少なくとも前記シフトレジスタの1、n+1、2n+1......段目の出力が選択レベルになるときは、前記スイッチングトランジスタがオン状態となるように、前記スイッチングトランジスタに制御信号を与える。また、第iのフィールドでは、シフトレジスタにスタートクロックが入力されたときから2つ目の水平帰線期間にシフトレジスタの1段目からi段目までの出力が選択レベルになり、かつ、前記2つ目の水平帰線期間後の各水平帰線期間においては、シフトレジスタの出力がn段ずつ選択レベルになるようにシフトレジスタを駆動するとともに、少なくとも前記シフトレジスタのi、n+i、2n+i......段目の出力が選択レベルになるときは、前記スイッチングトランジスタがオン状態となるように、前記スイッチングトランジスタに制御信号を与える。なお、nは3以上の正の数であり、iは、初期値を2とし最大値をnとし、一フィールドごとに1加算される正の数である。
【0069】
たとえば、図1および図2に示される固体撮像素子を前述の駆動方法にしたがって駆動したばあいの一例として、3つのフィールドで1フレームを構成するばあいについて説明する。
【0070】
まず、第1のフィールドでは、シフトレジスタにスタートクロックが入力されたときから2つ目の水平帰線期間にシフトレジスタの1段目の出力が選択レベルになり、3つ目の水平帰線期間にシフトレジスタの2段目、3段目および4段目の出力が選択レベルになり、4つ目の水平帰線期間にシフトレジスタの5段目、6段目および7段目の出力が選択レベルになり、5つ目の水平帰線期間にシフトレジスタの8段目の出力が選択レベルになる。ただし、第1のフィールドでは、シフトレジスタの1、4、7段目の出力が選択レベルになるときのみ、スイッチングトランジスタをオン状態にする。
【0071】
さらに、第2のフィールドでは、シフトレジスタにスタートクロックが入力されたときから2つ目の水平帰線期間にシフトレジスタの1段目および2段目の出力が選択レベルになり、3つ目の水平帰線期間にシフトレジスタの3段目、4段目および5段目の出力が選択レベルになり、4つ目の水平帰線期間にシフトレジスタの6段目、7段目および8段目の出力が選択レベルになる。ただし、第2のフィールドでは、シフトレジスタの2、5、8段目の出力が選択レベルになるときのみ、スイッチングトランジスタをオン状態にする。
【0072】
最後に、第3のフィールドでは、シフトレジスタにスタートクロックが入力されたときから2つ目の水平帰線期間にシフトレジスタの1段目、2段目および3段目の出力が選択レベルになり、3つ目の水平帰線期間にシフトレジスタの4段目、5段目および6段目の出力が選択レベルになり、4つ目の水平帰線期間にシフトレジスタの7段目および8段目の出力が選択レベルになる。ただし、第3のフィールドでは、シフトレジスタの3、6段目の出力が選択レベルになるときのみ、スイッチングトランジスタをオン状態にする。
【0073】
したがって、第1のフィールドでは、上から1、4、7番目の水平ラインに対応するシフトレジスタの出力が選択レベルになるときのみスイッチングトランジスタがオン状態にされ、第2のフィールドでは、上から2、5、8番目の水平ラインがに対応するシフトレジスタの出力が選択レベルになるときのみスイッチングトランジスタがオン状態にされ、第3のフィールドでは、上から3、6番目の水平ラインがに対応するシフトレジスタの出力が選択レベルになるときのみスイッチングトランジスタがオン状態にされる。
【0074】
実施の形態5.
つぎに、本発明の固体撮像素子の駆動方法の実施の形態5について説明する。図7は、本発明の固体撮像素子の駆動方法の実施の形態5において固体撮像素子に入力されるクロックを示すタイミングチャートである。本実施の形態においても、固体撮像素子の構造は図1および図2に示される固体撮像素子の構造と同じでよい。また、本実施の形態では、信号φT1、φT2は各水平帰線期間に1クロック分ずつHレベルになっており、この点は従来の固体撮像素子の駆動方法と同じである。しかし、制御信号φTEは、信号φTSがHレベルになってから3、4および5回目の、信号φT1、φT2がHレベルになっている期間のみHレベルとなっている。
【0075】
このような制御信号φTEを入力することにより、信号φTSがHレベルになってから4つ目の水平帰線期間には画素列選択回路の3段目の出力φ803のみがHレベルとなり、5つ目の水平帰線期間には画素列選択回路の4段目の出力φ804のみがHレベルとなり、6つ目の水平帰線期間には画素列選択回路の5段目の出力φ805のみがHレベルとなる。したがって、垂直方向に連続する複数の水平ラインたる水平ラインL3、L4、L5の信号電荷のみが順次読みだされる。このばあい、画素列選択回路の1段目、2段目、6段目、7段目、8段目の出力φ801、φ802、φ806、φ807、φ808はHレベルとなることはなく、水平ラインL1、L2、L6、L7、L8の信号電荷は読みだされない。
【0076】
したがって、本実施の形態の固体撮像素子の駆動方法では、一画面のうち、信号電荷が読みだされる水平ラインに対応する中央付近のみに、有効な画像を表示することができ、画像の所望の領域に関わる部分のみを走査することができる。本実施の形態では、水平ラインL3、L4、L5の信号電荷を読みだしたが、制御信号φTEを変更することにより、容易に信号電荷を読みだす水平ラインを変更することができる。したがって、一画面のうち表示させる場所を任意に設定することができる。
【0077】
なお、本実施の形態における固体撮像素子の駆動方法は、通常のインターレース走査方式を行うばあいにも適用できる。
【0078】
実施の形態6.
つぎに、本発明の固体撮像素子の駆動方法の実施の形態6について説明する。図8は、本発明の固体撮像素子の駆動方法の実施の形態6において固体撮像素子に入力されるクロックを示すタイミングチャートである。本実施の形態においても、固体撮像素子の構造は図1および図2に示される固体撮像素子の構造と同じでよい。また、本実施の形態では、信号φT1、φT2は各水平帰線期間に1クロック分ずつHレベルになっており、この点は従来の固体撮像素子の駆動方法と同じである。しかし、制御信号φTEは、信号φTSがHレベルになってから1、2、3、7および8回目の、信号φT1、φT2がHレベルになっている期間のみHレベルとなっている。
【0079】
このような制御信号φTEを入力することにより、信号φTSがHレベルになってから2つ目の水平帰線期間には画素列選択回路の1段目の出力φ801のみがHレベルとなり、3つ目の水平帰線期間には画素列選択回路の2段目の出力φ802のみがHレベルとなり、4つ目の水平帰線期間には画素列選択回路の3段目の出力φ803のみがHレベルとなり、8つ目の水平帰線期間には画素列選択回路の7段目の出力φ807のみがHレベルとなり、9つ目の水平帰線期間には画素列選択回路の8段目の出力φ808のみがHレベルとなる。したがって、垂直方向に連続する複数の水平ラインからなる1つの水平ライン群たる水平ラインL1、L2、L3および垂直方向に連続する複数の水平ラインからなる他の水平ライン群たる水平ラインL7、L8の信号電荷のみが順次読みだされる。このばあい、画素列選択回路の4段目、5段目、6段目の出力φ804、φ805、φ806はHレベルとなることはなく、水平ラインL4、L5、L6の信号電荷は読みだされない。
【0080】
したがって、本実施の形態の固体撮像素子の駆動方法では、一画面のうち、信号電荷が読みだされる水平ラインに対応する領域のみに、有効な画像を表示することができ、画像の所望の領域に関わる部分のみを走査することができる。本実施の形態では、水平ラインL1、L2、L3、L7、L8の信号電荷を読みだしたが、制御信号φTEを変更することにより、容易に信号電荷を読みだす水平ラインを変更することができる。したがって、一画面のうちの表示させる場所を任意に設定することができる。
【0081】
なお、本実施の形態における固体撮像素子の駆動方法は、通常のインターレース走査方式を行うばあいにも適用できる。
【0082】
実施の形態7.
つぎに、本発明の固体撮像素子の駆動方法の実施の形態7について説明する。図9は、本発明の固体撮像素子の駆動方法の実施の形態7において固体撮像素子に入力されるクロックを示すタイミングチャートである。実施の形態5において示された図7と図9とを比較すると、図9においては、信号φT1、φT2のクロックのうち、信号電荷を読みださない水平ラインに関わる期間の信号φT1、φT2のクロックを高速で入力するようにし、シフトレジスタの各段の走査する速度を、所望の水平ラインに関わるときより、所望の水平ラインを除く水平ラインに関わるときの方が速くなるようにしている。本実施の形態の信号φT1、φT2は、実施の形態6に示されるような所望の領域のみ表示をするような駆動方法にも適用可能である。
【0083】
本実施の形態に示されるような駆動方法を用いることで、画像として無効な領域に関わる走査時間を減少でき、効率的な走査を行うことができる。このため、画像の部分的な表示では、光検出器の信号電荷の読みだしの際の一水平期間の長さを、全画像を表示するばあいと同じにしたとしても、一画面を取得するのに要する時間が短縮され、フレームレート(1秒間にえられるフレームの数)を増加させることができる。
【0084】
なお、図9に示されるように、信号電荷を読みださない水平ラインに関わる期間の信号φT1、φT2のクロックのうち、連続するクロックを1つの水平帰線期間φtHBに発生させるようにすれば、所望の水平ラインを除く水平ラインのうち、互いに隣接する複数の水平ラインに関わるシフトレジスタの段の走査を、1つの水平帰線期間内に行うことができ、画像として無効な領域に関わる走査時間を最短にできる。
【0085】
なお、本実施の形態における固体撮像素子の駆動方法は、通常のインターレース走査方式を行うばあいにも適用できる。
【0086】
実施の形態8.
前述の実施の形態1〜7では、個別のインターレース走査方式または走査方式を実現するための駆動方法について示した。しかし、本発明の固体撮像素子は、信号φT1、φT2および制御信号φTEのクロック発生パターンを変更するのみで走査方式を切り替えることができる。したがって、固体撮像素子を駆動するための回路に、信号φT1、φT2および制御信号φTEを変更しうる機能を追加すれば、1つの固体撮像素子のみが搭載されたカメラでも、状況に応じて最適な走査方式を選択することができる。
【0087】
実施の形態9.
前述の実施の形態1〜7においては、シフトレジスタのいずれかの段の出力が最初に選択レベルになる水平帰線期間を、シフトレジスタにスタートクロックが入力されたときから2つ目の水平帰線期間としているがこれに限定されない。
【0088】
たとえば、シフトレジスタにスタートクロックが入力される水平期間の水平帰線期間、すなわち1つ目の水平帰線期間にシフトレジスタのいずれかの段の出力が選択レベルになるようにしてもよい。1つ目の水平帰線期間にシフトレジスタのいずれかの段の出力を選択レベルにするには、シフトレジスタにスタートクロックが入力された1つ目の水平帰線期間内に信号φT1、φT2および制御信号φTEが同時にHレベルになるように、信号φT1、φT2および制御信号φTEを変更すればよい。なお、本実施の形態によれば、2つ目の水平帰線期間以後のシフトレジスタの動作は、実施の形態1〜7に記載された3つ目の水平帰線期間以後のシフトレジスタの動作がそれぞれ1水平帰線期間分だけ繰上った状態になる。
【0089】
図10は、本発明の固体撮像素子の駆動方法の実施の形態9において固体撮像素子に入力されるクロックを示すタイミングチャートである。実施の形態7において示された図9と本実施の形態にいて示される図10とを比較すると、図9においては、スタートクロックが入力されてから2つ目の水平帰線期間ではじめて信号φT1、φT2および制御信号φTEが同時にHレベルになるが、図10においては、スタートクロックが入力されてから1つ目の水平帰線期間で信号φT1、φT2および制御信号φTEが同時にHレベルになる。したがって、図9においては、前記2つ目の水平帰線期間にシフトレジスタの3段目の出力が選択レベルになるのに対し、図10においては、前記1つ目の水平帰線期間にシフトレジスタの3段目の出力が選択レベルになる。なお、2つ目の水平帰線期間以後のシフトレジスタの動作は、図9に示される3つ目の水平帰線期間以後のシフトレジスタの動作がそれぞれ1水平帰線期間分だけ繰上った状態になる。
【0090】
なお、スタートクロックが入力されてからはじめて信号φT1、φT2および制御信号φTEが同時にHレベルになる水平帰線期間は、1つ目の水平帰線期間および2つ目の水平帰線期間に限定されるものではなく、3つ目の水平帰線期間以降でも本実施の形態と同様の効果がえられる。
【0091】
【発明の効果】
請求項1記載の固体撮像素子の駆動方法は、2次元に配列された光検出器と、該光検出器に蓄積された信号電荷を順次読みだす電荷転送素子と、前記光検出器および前記電荷転送素子間に接続されるトランスファーゲートと、該トランスファーゲートに接続される画素列選択回路とを含んでなり、1つの水平帰線期間内に、少なくとも1つの水平ラインに含まれる光検出器から垂直電荷転送素子に前記信号電荷が読みだされ、前記1つの水平帰線期間を含む水平期間内に、前記光検出器が2次元に配列された光検出器アレイ領域外に前記垂直電荷転送素子内の前記信号電荷が転送されるように動作する固体撮像素子であり前記画素列選択回路が、シフトレジスタと、該シフトレジスタおよび前記トランスファーゲート間に接続されるスイッチングトランジスタとからなり、前記シフトレジスタとスイッチングトランジスタとの駆動の組み合わせによって、前記水平ラインが選択され、信号電荷が読みだされる光検出器が選択される固体撮像素子の駆動方法であって、
1フレームがn個(nは3以上の正の整数である)のフィールドで構成され、
第1のフィールドでは、シフトレジスタにスタートクロックが入力されたときから2つ目の水平帰線期間にシフトレジスタの1段目の出力が選択レベルになり、かつ、前記2つ目の水平帰線期間以後の各水平帰線期間においては、シフトレジスタの出力がn段ずつ選択レベルになるようにシフトレジスタを駆動し、
第i番目のフィールドでは、シフトレジスタにスタートクロックが入力されたときから2つ目の水平帰線期間にシフトレジスタの1段目からi段目までの出力が選択レベルになるように駆動し、かつ、前記2つ目の水平帰線期間以後の各水平帰線期間においては、シフトレジスタの出力がn段ずつ選択レベルになるようにシフトレジスタを駆動し、さらに
前記シフトレジスタの少なくとも1つの段の出力が選択レベルになるときに、前記スイッチングトランジスタがオン状態となるように、同時に前記スイッチングトランジスタに制御信号を与えるものであるので、3つ以上の任意の数のフィールドで1画面を構成することができる。
【0092】
請求項2記載の固体撮像素子の駆動方法は、2次元に配列された光検出器と、該光検出器に蓄積された信号電荷を順次読みだす電荷転送素子と、前記光検出器および前記電荷転送素子間に接続されるトランスファーゲートと、該トランスファーゲートに接続される画素列選択回路とを含んでなり、1つの水平帰線期間内に、少なくとも1つの水平ラインに含まれる光検出器から垂直電荷転送素子に前記信号電荷が読みだされ、前記1つの水平帰線期間を含む水平期間内に、前記光検出器が2次元に配列された光検出器アレイ領域外に前記垂直電荷転送素子内の前記信号電荷が転送されるように動作する固体撮像素子であり前記画素列選択回路が、シフトレジスタと、該シフトレジスタおよび前記トランスファーゲート間に接続されるスイッチングトランジスタとからなり、前記シフトレジスタとスイッチングトランジスタとの駆動の組み合わせによって、前記水平ラインが選択され、信号電荷が読みだされる光検出器が選択される固体撮像素子の駆動方法であって、
1フレームがn個(nは3以上の正の整数である)のフィールドで構成され、
第1のフィールドでは、シフトレジスタにスタートクロックが入力されたときから2つ目の水平帰線期間にシフトレジスタの1段目の出力が選択レベルになり、かつ、前記2つ目の水平帰線期間以後の各水平帰線期間においては、1つの水平帰線期間につき、シフトレジスタの残りの各段の出力が連続するn段分ずつ順次選択レベルになるようにシフトレジスタを駆動するとともに、前記シフトレジスタの1、n+1、2n+1......段目の出力が選択レベルになるときに、前記スイッチングトランジスタがオン状態となるように、同時に前記スイッチングトランジスタに制御信号を与え、
第i番目のフィールドでは、シフトレジスタにスタートクロックが入力されたときから2つ目の水平帰線期間にシフトレジスタの1段目からi段目までの出力が選択レベルになり、かつ、前記2つ目の水平帰線期間以後の各水平帰線期間においては、シフトレジスタの出力がn段ずつ選択レベルになるようにシフトレジスタを駆動するとともに、少なくとも前記シフトレジスタのi、n+i、2n+i......段目の出力が選択レベルになるときに、前記スイッチングトランジスタがオン状態となるように、同時に前記スイッチングトランジスタに制御信号を与えるものであるので、3つ以上の任意の数のフィールドで1画面を構成することができる。
【0093】
請求項3記載の固体撮像素子の駆動方法は、2次元に配列された光検出器と、該光検出器に蓄積された信号電荷を順次読みだす電荷転送素子と、前記光検出器および前記電荷転送素子間に接続されるトランスファーゲートと、該トランスファーゲートに接続される画素列選択回路とを含んでなり、1つの水平帰線期間内に、少なくとも1つの水平ラインに含まれる光検出器から垂直電荷転送素子に前記信号電荷が読みだされ、前記1つの水平帰線期間を含む水平期間内に、前記光検出器が2次元に配列された光検出器アレイ領域外に前記垂直電荷転送素子内の前記信号電荷が転送されるように動作する固体撮像素子であり前記画素列選択回路が、シフトレジスタと、該シフトレジスタおよび前記トランスファーゲート間に接続されるスイッチングトランジスタとからなり、前記シフトレジスタとスイッチングトランジスタとの駆動の組み合わせによって、前記水平ラインが選択され、信号電荷が読みだされる光検出器が選択される固体撮像素子の駆動方法であって、
1フレームがn個(nは3以上の正の整数である)のフィールドで構成され、
第1のフィールドでは、シフトレジスタにスタートクロックが入力されたのち所定の水平帰線期間にシフトレジスタの1段目の出力が選択レベルになり、かつ、前記所定の水平帰線期間以後の各水平帰線期間においては、シフトレジスタの出力がn段ずつ選択レベルになるようにシフトレジスタを駆動し、
第i番目のフィールドでは、シフトレジスタにスタートクロックが入力されたのち所定の水平帰線期間にシフトレジスタの1段目からi段目までの出力が選択レベルになるように駆動し、かつ、前記所定の水平帰線期間以後の各水平帰線期間においては、シフトレジスタの出力がn段ずつ選択レベルになるようにシフトレジスタを駆動し、さらに
前記シフトレジスタの少なくとも1つの段の出力が選択レベルになるときに、前記スイッチングトランジスタがオン状態となるように、同時に前記スイッチングトランジスタに制御信号を与えるものであるので、3つ以上の任意の数のフィールドで1画面を構成することができる。
【0094】
請求項4記載の固体撮像素子の駆動方法は、2次元に配列された光検出器と、該光検出器に蓄積された信号電荷を順次読みだす電荷転送素子と、前記光検出器および前記電荷転送素子間に接続されるトランスファーゲートと、該トランスファーゲートに接続される画素列選択回路とを含んでなり、1つの水平帰線期間内に、少なくとも1つの水平ラインに含まれる光検出器から垂直電荷転送素子に前記信号電荷が読みだされ、前記1つの水平帰線期間を含む水平期間内に、前記光検出器が2次元に配列された光検出器アレイ領域外に前記垂直電荷転送素子内の前記信号電荷が転送されるように動作する固体撮像素子であり前記画素列選択回路が、シフトレジスタと、該シフトレジスタおよび前記トランスファーゲート間に接続されるスイッチングトランジスタとからなり、前記シフトレジスタとスイッチングトランジスタとの駆動の組み合わせによって、前記水平ラインが選択され、信号電荷が読みだされる光検出器が選択される固体撮像素子の駆動方法であって、
1フレームがn個(nは3以上の正の整数である)のフィールドで構成され、
第1のフィールドでは、シフトレジスタにスタートクロックが入力されたのち所定の水平帰線期間にシフトレジスタの1段目の出力が選択レベルになり、かつ、前記所定の水平帰線期間以後の各水平帰線期間においては、1つの水平帰線期間につき、シフトレジスタの残りの各段の出力が連続するn段分ずつ順次選択レベルになるようにシフトレジスタを駆動するとともに、前記シフトレジスタの1、n+1、2n+1......段目の出力が選択レベルになるときに、前記スイッチングトランジスタがオン状態となるように、同時に前記スイッチングトランジスタに制御信号を与え、
第i番目のフィールドでは、シフトレジスタにスタートクロックが入力されたのち所定の水平帰線期間にシフトレジスタの1段目からi段目までの出力が選択レベルになり、かつ、前記所定の水平帰線期間以後の各水平帰線期間においては、シフトレジスタの出力がn段ずつ選択レベルになるようにシフトレジスタを駆動するとともに、少なくとも前記シフトレジスタのi、n+i、2n+i......段目の出力が選択レベルになるときに、前記スイッチングトランジスタがオン状態となるように、同時に前記スイッチングトランジスタに制御信号を与えるものであるので、3つ以上の任意の数のフィールドで1画面を構成することができる。
【図面の簡単な説明】
【図1】本発明の固体撮像素子の実施の形態1を示すブロック図である。
【図2】図1に示される固体撮像素子の画素列選択回路とトランスファーゲートとを示すブロック図である。
【図3】図1の固体撮像素子の画素列選択を行うための第1のフィールド内で用いられる電気的な信号のクロックを示すタイミングチャートである。
【図4】図1の固体撮像素子の画素列選択を行うための第2のフィールド内で用いられるクロックを示すタイミングチャートである。
【図5】フレーム蓄積方式にしたがって図1の固体撮像素子を動作させるばあいに第1のフィールド内で用いられるクロックを示すタイミングチャートである。
【図6】フレーム蓄積方式にしたがって図1の固体撮像素子を動作させるばあいに第2のフィールド内で用いられるクロックを示すタイミングチャートである。
【図7】本発明の固体撮像素子の駆動方法の実施の形態5において固体撮像素子に入力されるクロックを示すタイミングチャートである。
【図8】本発明の固体撮像素子の駆動方法の実施の形態6において固体撮像素子に入力されるクロックを示すタイミングチャートである。
【図9】本発明の固体撮像素子の駆動方法の実施の形態7において固体撮像素子に入力されるクロックを示すタイミングチャートである。
【図10】本発明の固体撮像素子の駆動方法の実施の形態9において固体撮像素子に入力されるクロックを示すタイミングチャートである。
【図11】従来の固体撮像素子の一例を示すブロック図である。
【図12】図11に示されるイメージセンサの画素列選択回路とトランスファーゲートとを示すブロック図である。
【図13】図11に示されるイメージセンサの駆動回路と垂直電荷転送素子とを示すブロック図である。
【図14】図11に示される従来のイメージセンサの画素列選択回路が出力するクロックを示すタイミングチャートである。
【図15】図11のA−A線断面およびA−A線断面のポテンシャル状態を示す説明図である。
【図16】図15に示される垂直ゲート電極に接続される駆動ゲート電極の出力を示すタイミングチャートである。
【図17】図11に示される画素列選択回路から出力されるクロックを示すタイミングチャートである。
【符号の説明】
111〜118,211〜218,311〜318 光検出器、121〜128,221〜228,321〜328 トランスファーゲート、130,230,330 垂直電荷転送素子、140,240,340 蓄積ゲート、150,250,350 蓄積制御ゲート、500 水平電荷転送素子、600 プリアンプ、700 出力部、900 駆動回路、1000 スイッチングトランジスタアレイ、1100 シフトレジスタ。
Claims (4)
- 2次元に配列された光検出器と、該光検出器に蓄積された信号電荷を順次読みだす電荷転送素子と、前記光検出器および前記電荷転送素子間に接続されるトランスファーゲートと、該トランスファーゲートに接続される画素列選択回路とを含んでなり、1つの水平帰線期間内に、少なくとも1つの水平ラインに含まれる光検出器から垂直電荷転送素子に前記信号電荷が読みだされ、前記1つの水平帰線期間を含む水平期間内に、前記光検出器が2次元に配列された光検出器アレイ領域外に前記垂直電荷転送素子内の前記信号電荷が転送されるように動作する固体撮像素子であり前記画素列選択回路が、シフトレジスタと、該シフトレジスタおよび前記トランスファーゲート間に接続されるスイッチングトランジスタとからなり、前記シフトレジスタとスイッチングトランジスタとの駆動の組み合わせによって、前記水平ラインが選択され、信号電荷が読みだされる光検出器が選択される固体撮像素子の駆動方法であって、
1フレームがn個(nは3以上の正の整数である)のフィールドで構成され、
第1のフィールドでは、シフトレジスタにスタートクロックが入力されたときから2つ目の水平帰線期間にシフトレジスタの1段目の出力が選択レベルになり、かつ、前記2つ目の水平帰線期間以後の各水平帰線期間においては、シフトレジスタの出力がn段ずつ選択レベルになるようにシフトレジスタを駆動し、
第i番目のフィールドでは、シフトレジスタにスタートクロックが入力されたときから2つ目の水平帰線期間にシフトレジスタの1段目からi段目までの出力が選択レベルになるように駆動し、かつ、前記2つ目の水平帰線期間以後の各水平帰線期間においては、シフトレジスタの出力がn段ずつ選択レベルになるようにシフトレジスタを駆動し、さらに
前記シフトレジスタの少なくとも1つの段の出力が選択レベルになるときに、前記スイッチングトランジスタがオン状態となるように、同時に前記スイッチングトランジスタに制御信号を与えることを特徴とする駆動方法。 - 2次元に配列された光検出器と、該光検出器に蓄積された信号電荷を順次読みだす電荷転送素子と、前記光検出器および前記電荷転送素子間に接続されるトランスファーゲートと、該トランスファーゲートに接続される画素列選択回路とを含んでなり、1つの水平帰線期間内に、少なくとも1つの水平ラインに含まれる光検出器から垂直電荷転送素子に前記信号電荷が読みだされ、前記1つの水平帰線期間を含む水平期間内に、前記光検出器が2次元に配列された光検出器アレイ領域外に前記垂直電荷転送素子内の前記信号電荷が転送されるように動作する固体撮像素子であり前記画素列選択回路が、シフトレジスタと、該シフトレジスタおよび前記トランスファーゲート間に接続されるスイッチングトランジスタとからなり、前記シフトレジスタとスイッチングトランジスタとの駆動の組み合わせによって、前記水平ラインが選択され、信号電荷が読みだされる光検出器が選択される固体撮像素子の駆動方法であって、
1フレームがn個(nは3以上の正の整数である)のフィールドで構成され、
第1のフィールドでは、シフトレジスタにスタートクロックが入力されたときから2つ目の水平帰線期間にシフトレジスタの1段目の出力が選択レベルになり、かつ、前記2つ目の水平帰線期間以後の各水平帰線期間においては、1つの水平帰線期間につき、シフトレジスタの残りの各段の出力が連続するn段分ずつ順次選択レベルになるようにシフトレジスタを駆動するとともに、前記シフトレジスタの1、n+1、2n+1......段目の出力が選択レベルになるときに、前記スイッチングトランジスタがオン状態となるように、同時に前記スイッチングトランジスタに制御信号を与え、
第i番目のフィールドでは、シフトレジスタにスタートクロックが入力されたときから2つ目の水平帰線期間にシフトレジスタの1段目からi段目までの出力が選択レベルになり、かつ、前記2つ目の水平帰線期間以後の各水平帰線期間においては、シフトレジスタの出力がn段ずつ選択レベルになるようにシフトレジスタを駆動するとともに、少なくとも前記シフトレジスタのi、n+i、2n+i......段目の出力が選択レベルになるときに、前記スイッチングトランジスタがオン状態となるように、同時に前記スイッチングトランジスタに制御信号を与えることを特徴とする駆動方法。 - 2次元に配列された光検出器と、該光検出器に蓄積された信号電荷を順次読みだす電荷転送素子と、前記光検出器および前記電荷転送素子間に接続されるトランスファーゲートと、該トランスファーゲートに接続される画素列選択回路とを含んでなり、1つの水平帰線期間内に、少なくとも1つの水平ラインに含まれる光検出器から垂直電荷転送素子に前記信号電荷が読みだされ、前記1つの水平帰線期間を含む水平期間内に、前記光検出器が2次元に配列された光検出器アレイ領域外に前記垂直電荷転送素子内の前記信号電荷が転送されるように動作する固体撮像素子であり前記画素列選択回路が、シフトレジスタと、該シフトレジスタおよび前記トランスファーゲート間に接続されるスイッチングトランジスタとからなり、前記シフトレジスタとスイッチングトランジスタとの駆動の組み合わせによって、前記水平ラインが選択され、信号電荷が読みだされる光検出器が選択される固体撮像素子の駆動方法であって、
1フレームがn個(nは3以上の正の整数である)のフィールドで構成され、
第1のフィールドでは、シフトレジスタにスタートクロックが入力されたのち所定の水平帰線期間にシフトレジスタの1段目の出力が選択レベルになり、かつ、前記所定の水平帰線期間以後の各水平帰線期間においては、シフトレジスタの出力がn段ずつ選択レベルになるようにシフトレジスタを駆動し、
第i番目のフィールドでは、シフトレジスタにスタートクロックが入力されたのち所定の水平帰線期間にシフトレジスタの1段目からi段目までの出力が選択レベルになるように駆動し、かつ、前記所定の水平帰線期間以後の各水平帰線期間においては、シフトレジスタの出力がn段ずつ選択レベルになるようにシフトレジスタを駆動し、さらに
前記シフトレジスタの少なくとも1つの段の出力が選択レベルになるときに、前記スイッチングトランジスタがオン状態となるように、同時に前記スイッチングトランジスタに制御信号を与えることを特徴とする駆動方法。 - 2次元に配列された光検出器と、該光検出器に蓄積された信号電荷を順次読みだす電荷転送素子と、前記光検出器および前記電荷転送素子間に接続されるトランスファーゲートと、該トランスファーゲートに接続される画素列選択回路とを含んでなり、1つの水平帰線期間内に、少なくとも1つの水平ラインに含まれる光検出器から垂直電荷転送素子に前記信号電荷が読みだされ、前記1つの水平帰線期間を含む水平期間内に、前記光検出器が2次元に配列された光検出器アレイ領域外に前記垂直電荷転送素子内の前記信号電荷が転送されるように動作する固体撮像素子であり前記画素列選択回路が、シフトレジスタと、該シフトレジスタおよび前記トランスファーゲート間に接続されるスイッチングトランジスタとからなり、前記シフトレジスタとスイッチングトランジスタとの駆動の組み合わせによって、前記水平ラインが選択され、信号電荷が読みだされる光検出器が選択される固体撮像素子の駆動方法であって、
1フレームがn個(nは3以上の正の整数である)のフィールドで構成され、
第1のフィールドでは、シフトレジスタにスタートクロックが入力されたのち所定の水平帰線期間にシフトレジスタの1段目の出力が選択レベルになり、かつ、前記所定の水平帰線期間以後の各水平帰線期間においては、1つの水平帰線期間につき、シフトレジスタの残りの各段の出力が連続するn段分ずつ順次選択レベルになるようにシフトレジスタを駆動するとともに、前記シフトレジスタの1、n+1、2n+1......段目の出力が選択レベルになるときに、前記スイッチングトランジスタがオン状態となるように、同時に前記スイッチングトランジスタに制御信号を与え、
第i番目のフィールドでは、シフトレジスタにスタートクロックが入力されたのち所定の水平帰線期間にシフトレジスタの1段目からi段目までの出力が選択レベルになり、かつ、前記所定の水平帰線期間以後の各水平帰線期間においては、シフトレジスタの出力がn段ずつ選択レベルになるようにシフトレジスタを駆動するとともに、少なくとも前記シフトレジスタのi、n+i、2n+i......段目の出力が選択レベルになるときに、前記スイッチングトランジスタがオン状態となるように、同時に前記スイッチングトランジスタに制御信号を与えることを特徴とする駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26054997A JP3558505B2 (ja) | 1996-12-24 | 1997-09-25 | 固体撮像素子の駆動方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8-343167 | 1996-12-24 | ||
JP34316796 | 1996-12-24 | ||
JP26054997A JP3558505B2 (ja) | 1996-12-24 | 1997-09-25 | 固体撮像素子の駆動方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004008431A Division JP3866243B2 (ja) | 1996-12-24 | 2004-01-15 | 固体撮像素子およびその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10243294A JPH10243294A (ja) | 1998-09-11 |
JP3558505B2 true JP3558505B2 (ja) | 2004-08-25 |
Family
ID=26544654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26054997A Expired - Lifetime JP3558505B2 (ja) | 1996-12-24 | 1997-09-25 | 固体撮像素子の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3558505B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008035279A (ja) * | 2006-07-28 | 2008-02-14 | Sanyo Electric Co Ltd | 画素情報読出方法および撮像装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60257671A (ja) * | 1984-06-04 | 1985-12-19 | Matsushita Electronics Corp | 固体撮像装置の駆動方法 |
JPS6337780A (ja) * | 1986-07-31 | 1988-02-18 | Canon Inc | 固体撮像装置の信号読出回路 |
JPH01164179A (ja) * | 1987-12-21 | 1989-06-28 | Hitachi Ltd | 固体撮像装置 |
JP3171338B2 (ja) * | 1990-05-16 | 2001-05-28 | オリンパス光学工業株式会社 | X−yアドレス型固体撮像装置 |
JPH05219441A (ja) * | 1992-02-07 | 1993-08-27 | Olympus Optical Co Ltd | 固体撮像装置 |
JP3173851B2 (ja) * | 1992-04-13 | 2001-06-04 | 三菱電機株式会社 | Csd方式の固体撮像装置 |
JPH06165041A (ja) * | 1992-11-27 | 1994-06-10 | Matsushita Electron Corp | 固体撮像装置およびその駆動方法 |
JPH0946600A (ja) * | 1995-08-02 | 1997-02-14 | Canon Inc | 撮像装置 |
-
1997
- 1997-09-25 JP JP26054997A patent/JP3558505B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10243294A (ja) | 1998-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7893979B2 (en) | Solid-state imager apparatus which carries out both progressive scanning and interlace scanning in one frame by an arbitrary combination, and a camera using the solid-state imager apparatus | |
US6496224B2 (en) | Imaging device including thinned read out mode and all pixel read out mode | |
US4876601A (en) | Imaging apparatus having zoom capability via readout variation | |
JPH06121238A (ja) | Ccd映像素子 | |
GB2244863A (en) | CCD image sensor | |
US5796432A (en) | Method of and apparatus for solid state imaging device | |
JPS63153971A (ja) | 固体撮像装置 | |
US6356305B1 (en) | Image-pickup apparatus and method for reading accumulated signal changes through transfer lines | |
GB2261113A (en) | Solid-state image sensor | |
EP0851497B1 (en) | Focal plane array and driving method therefor | |
JPH0695735B2 (ja) | 固体撮像装置 | |
JP3558505B2 (ja) | 固体撮像素子の駆動方法 | |
JP3866243B2 (ja) | 固体撮像素子およびその駆動方法 | |
JPH09135390A (ja) | 撮像装置 | |
JPH10285467A (ja) | 撮像装置 | |
US6355949B1 (en) | Solid state imaging apparatus with horizontal charge transfer register which can transfer signal charge faster | |
JPH05211325A (ja) | Ccd映像素子 | |
JP2000308075A (ja) | 撮像素子および撮像素子の駆動方法 | |
JPH0856312A (ja) | 固体撮像素子及びその駆動方法 | |
JP2666398B2 (ja) | 固体撮像素子及びその駆動方法 | |
JP2882368B2 (ja) | 固体撮像素子の駆動方法 | |
JP3601242B2 (ja) | 固体撮像装置の駆動方法 | |
JPH05268521A (ja) | 固体撮像装置 | |
JP2753895B2 (ja) | 固体撮像装置 | |
JPH11196336A (ja) | Hdtv/sdtv共用カメラの駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040115 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040301 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040518 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140528 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |