JPH10248033A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】 受光面の任意画素領域を読み出す際に発生す
るスパイク状の電流を除去できる固体撮像装置を提供す
る。 【解決手段】 ＣＭＤ画素からなる画素部２と、読み出
し行を選択する垂直走査回路３と、シフトレジスタを用
い任意画素領域読み出し可能な水平走査回路４と、シフ
トレジスタの各ノードと次段ノードに接続したインバー
タの出力端を入力端に接続した２入力ＮＯＲ回路6-1 ・
・と、制御端子をシフトレジスタの各ノードに接続し、
画素部の垂直信号線9-1 ・・とリファレンスライン11の
間に接続した水平リセットスイッチ7-1 ・・と、制御端
子を２入力ＮＯＲ回路の出力端に接続し、垂直信号線と
出力信号線10間に接続した水平選択スイッチ8-1 ・・
と、出力信号線と信号出力端子15間に接続され、選択制
御信号により制御される選択制御スイッチ12と、出力信
号線とリファレンスラインとの間に接続された信号線リ
セットスイッチ13とで固体撮像装置を構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、固体撮像装置に
関し、特に受光面の任意領域の画素の出力を読み出すこ
との可能な固体撮像装置に関する。

【０００２】

【従来の技術】従来、受光面の任意領域の受光画素の読
み出し可能な固体撮像装置の走査回路を構成するシフト
レジスタとしては、例えば、特開平６−３５０９３３号
に開示されているようなものが知られている。このシフ
トレジスタの構成を図13に基づいて説明する。図13にお
いて、51は第１のクロック型インバータ51−１と第２の
クロック型インバータ51−２を直列に接続してなるシフ
トレジスタユニット、52は記憶用スイッチ、53は転送用
スイッチ、54は第１のインバータ54−１と第２のインバ
ータ54−２を直列に接続してなる記憶部である。第１の
クロック型インバータ51−１の出力ノードと記憶用スイ
ッチ52及び転送用スイッチ53の一端が接続され、記憶用
スイッチ52の他端と第１のインバータ54−１の入力端が
接続され、第２のインバータ54−２の出力端と転送用ス
イッチ53の他端が接続されており、これらの素子からな
る56で示すブロックがシフトレジスタの単位段を構成し
ている。

【０００３】図13では７段の単位段からなるシフトレジ
スタを図示しているが、固体撮像装置の走査回路に用い
る実際のシフトレジスタにおいては、更に多段の構成と
なっている。そして、第１のクロック型インバータ51−
１はクロックφ２がＨレベルのときにアクティブとな
り、第２のクロック型インバータ51−２はクロックφ１
がＨレベルのときにアクティブとなるようになってお
り、第１段目のシフトレジスタユニット51の入力端には
パルスφＳＴが入力され、また、記憶用スイッチ52はク
ロックφＴＢＡがＨレベルのときに導通し、転送用スイ
ッチ53はクロックφＬＤがＨレベルのときに導通するよ
うになっている。

【０００４】次に、このように構成されているシフトレ
ジスタの動作を図14に示すタイミングチャートに基づい
て説明する。クロックφＴＢＡ，φＬＤをＬレベルに保
った状態で、クロックφ１，φ２及びパルスφＳＴを入
力すると、クロックφ１及びφ２に同期して、パルスφ
ＳＴが各シフトレジスタユニットの出力ノードＳＲ1.0,
ＳＲ2.0,・・・ＳＲ7.0 に伝達される。また、図15に示
すタイミングチャートのように、時刻ｔ_TBでクロックφ
２と同じタイミングでクロックφＴＢＡをＨレベルとす
ることで、この時のノードＳＲ0.5,ＳＲ1.5,・・・ＳＲ
6.5 のレベルが記憶部54に記憶される。その後、時刻ｔ
_LDでクロックφＬＤをＨレベルとすることで、ＳＲ0.5,
ＳＲ1.5,・・・ＳＲ6.5 の各ノードには、時刻ｔ_TBで記
憶したレベルが転送される。この時、クロックφ１はＨ
レベルであるため、ＳＲ1.0 にはＳＲ0.5 の反転レベル
が、ＳＲ2.0 にはＳＲ1.5 の反転レベルが・・・ＳＲ7.
0にはＳＲ6.5 の反転レベルが出力される。時刻ｔ_TBに
おいては、ノードＳＲ2.5のみがＬレベル、ＳＲ1.5,Ｓ
Ｒ3.5,ＳＲ4.5,ＳＲ5.5,ＳＲ6.5 の各ノードはＨレベル
であるため、時刻ｔ_STでパルスφＳＴとして入力された
Ｈレベルは、時刻ｔ _LD以降、ＳＲ3.0 以後のノードに順
次現れるようになる。このことは、本シフトレジスタの
ＳＲ1.0,ＳＲ2.0,・・・ＳＲ7.0 の各ノードからのＨレ
ベルのパルスを、水平走査における水平選択パルスとし
て用い、ＳＲ1.0 を画素部の１列目、ＳＲ2.0 を画素部
の２列目・・・ＳＲ7.0 を画素部の７列目に対応させた
場合においては、画素部の３列目以降を順次選択したこ
とに相当する。

【０００５】

【発明が解決しようとする課題】次に、図16に示す従来
の固体撮像装置における問題点について説明する。図16
は、図13に示したシフトレジスタと特開平４−２１２８
１号などに示されているいわゆる横スミア抑圧回路を用
いて構成した固体撮像装置の回路構成図である。横スミ
ア抑圧回路は、光電変換素子として電流読み出し増幅型
のＣＭＤを用いた固体撮像装置においては必須の回路で
あり、任意画素領域読み出しを行う際もその例外ではな
い。横スミア抑圧回路については、特開平４−２１２８
１号に更に詳細に説明されている。図16において、１は
本従来例における固体撮像装置の全体構成を示してお
り、画素部２は光電変換素子18を画素として用い、該画
素をマトリクス状に配置したものであり、ここでは説明
を簡単にするためｎ行×４列の画素で構成したものを示
している。光電変換素子18としては、ここではＣＭＤを
用いている。３は垂直走査回路で、読み出し行を選択す
る走査信号を送出するものである。４は図13で示したシ
フトレジスタを用いた任意画素領域読み出しが可能な水
平走査回路で、図13において符号56で示したシフトレジ
スタ単位段と同じ構成の５段のシフトレジスタ単位段４
−１〜４−５で構成されている。

【０００６】そして、初段のシフトレジスタ単位段４−
１のノードＳＲ1.0 は、２入力のＮＯＲ回路６−１の一
方の入力端と、水平リセットスイッチ７−１の制御端子
に接続されている。２段目のシフトレジスタ単位段４−
２のノードＳＲ2.0 は、２入力ＮＯＲ回路６−２の一方
の入力端と、水平リセットスイッチ７−２の制御端子
と、インバータ５−１の入力端に接続されている。同様
にノードＳＲ3.0 は、２入力ＮＯＲ回路６−３の一方の
入力端と、水平リセットスイッチ７−３の制御端子と、
インバータ５−２の入力端に接続され、ノードＳＲ4.0
は、２入力ＮＯＲ回路６−４の一方の入力端と、水平リ
セットスイッチ７−４の制御端子と、インバータ５−３
の入力端に接続されている。そしてノードＳＲ5.0 は、
インバータ５−４の入力端に接続されており、２入力Ｎ
ＯＲ回路６−１〜６−４の他方の入力端は、それぞれイ
ンバータ５−１〜５−４の各出力端に接続されている。
シフトレジスタ単位段４−１〜４−５の内部の構成は、
図13に示したものと同じであるので、ここでは説明を省
略する。

【０００７】２入力ＮＯＲ回路６−１〜６−４の出力端
からは、選択パルスφｎ１〜φｎ４が出力され、水平選
択スイッチ８−１〜８−４の制御端子に入力されるよう
に構成されている。水平選択スイッチ８−１〜８−４
は、それぞれ垂直信号線９−１〜９−４と出力信号線10
の間に設けられており、各水平選択スイッチの制御端子
にクロックのＨレベルが入力されると、各垂直信号線９
−１〜９−４と出力信号線10が接続されるようになって
いる。出力信号線10は画素信号の出力端子（以下信号出
力端子という）15に接続されている。水平リセットスイ
ッチ７−１〜７−４は、それぞれ垂直信号線９−１〜９
−４とリファレンスライン11の間に設けられており、各
水平リセットスイッチの制御端子にＨレベルが入力され
ると、各垂直信号線９−１〜９−４とリファレンスライ
ン11が接続されるようになっている。リファレンスライ
ン11は、基準電源17に接続されている。水平走査回路４
は、クロック端子14−１〜14−４から入力されるクロッ
クφ１，φ２，φＬＤ，φＴＢＡ，及び前記各クロック
がインバータ20−１〜20−４によって反転されたクロッ
ク／φ１，／φ２，／φＬＤ，／φＴＢＡと、クロック
端子14−５から入力されるパルスφＳＴで駆動されるよ
うになっている。19は電流・電圧変換型のプリアンプ
で、信号出力端子15に接続されており、信号出力端子15
及びそれに接続されている出力信号線10を仮想接地し、
信号出力端子15から出力される画素信号に相当する電流
信号を、電圧信号に変換するものである。

【０００８】次に、このように構成されている固体撮像
装置の動作を、図17に示すタイミングチャートに基づい
て説明する。本従来例においては、画素部２において垂
直走査回路３から出力される図17のｍ行選択信号（１≦
ｍ≦ｎ）が選択レベルになると、ｍ行目の画素行が選択
され、水平選択スイッチ８−１〜８−４のいずれかがオ
ンすると、オンしているスイッチに対応する画素列のｍ
行目の画素信号が出力信号線10に出力される。期間ｔ₀
〜ｔ₈ では、クロックφＬＤがＬレベルであるため、パ
ルスφＳＴを入力すると、クロックφ１及びφ２に同期
して、パルスφＳＴがＳＲ1.0,ＳＲ2.0,ＳＲ3.0,ＳＲ4.
0,ＳＲ5.0 の各ノードに伝達される。この期間内におい
ては、ｍ行選択信号は非選択レベルであるため、信号出
力端子15より画素信号は出力されない。ここで、図17に
示すように、期間ｔ₃ 〜ｔ₄ 内の時刻ｔ_TBでクロックφ
ＴＢＡが、クロックφ２と同じタイミングでＨレベルに
なっている。この時、シフトレジスタのノードＳＲ0.5,
ＳＲ1.5,・・・ＳＲ4.5 のなかで、ノードＳＲ2.5 のみ
がＬレベルで、他のノードはＨレベルになっている。こ
のため、シフトレジスタ単位段４−３の記憶部にはＬレ
ベル、他のシフトレジスタ単位段の記憶部にはＨレベル
が記憶される。これにより、この後クロックφＬＤがク
ロックφ１と同じタイミングでＨレベルになると、シフ
トレジスタの走査がＳＲ3.0 のノードから開始されるこ
とになる。

【０００９】図17において、クロックφＬＤは時刻ｔ₉
でクロックφ１と同じタイミングでＨレベルになってい
るから、この時よりシフトレジスタの走査がノードＳＲ
3.0から開始される。このため、ＳＲ3.0,ＳＲ4.0,ＳＲ
5.0 の各ノードは、それぞれ期間ｔ₉ 〜ｔ₁₀，ｔ₁₀〜ｔ
₁₁，ｔ₁₁〜ｔ₁₂にＨレベルになる。この結果、水平リセ
ットスイッチ７−３，７−４がそれぞれ期間ｔ₉ 〜
ｔ₁₀，ｔ₁₀〜ｔ₁₁にオンし、このため各期間において、
それぞれ垂直信号線９−３，９−４がリファレンスライ
ン11に接続され、基準電位にリセットされる。ところ
で、各選択パルスφｎ１〜φｎ４は、ある段のシフトレ
ジスタ単位段の出力がＬレベルで、次の段のシフトレジ
スタ単位段の出力がＨレベルの時に、Ｈレベルになる。
例えば選択パルスφｎ１は、ＳＲ1.0 がＬレベルで且つ
ＳＲ2.0 がＨレベルの時に、Ｈレベルになる。図17にお
いて、ｔ₉ 以降にこの条件を満たすのは、期間ｔ₉ 〜ｔ
₁₀における選択パルスφｎ２，期間ｔ₁₀〜ｔ₁₁における
選択パルスφｎ３，ｔ₁₁〜ｔ₁₂における選択パルスφｎ
４である。このため、水平選択スイッチ８−２，８−
３，８−４が、それぞれ期間ｔ₉ 〜ｔ₁₀，ｔ₁₀〜ｔ₁₁，
ｔ₁₁〜ｔ₁₂にオンする。ここで、ｍ行選択信号は時刻ｔ
₈ 以降は選択レベルになっているため、出力信号線10に
はそれぞれの期間において２列目、３列目、４列目の画
素信号が出力される。この画素信号の出力態様は、図17
のＡに示される。

【００１０】ここで、３列目、４列目の画素信号が読み
出される直前に、垂直信号線９−３，９−４はそれぞれ
期間ｔ₉ 〜ｔ₁₀，ｔ₁₀〜ｔ₁₁に基準電位にリセットされ
るが、２列目の画素信号が読み出される前には、垂直信
号線９−２はリセットされない。通常、垂直信号線には
寄生容量があり、垂直信号線が電気的にフローティング
であるときは、その寄生容量がＣＭＤ画素のインピーダ
ンスを介して充電されている。このため、画素信号を読
み出す直前に垂直信号線を基準電位にリセットしない
と、水平選択スイッチをオンした時に、画素信号に相当
する信号電流のほかに充電された電荷による放電電流が
流れる。例えば 100万画素のＣＭＤ撮像素子において
は、垂直信号線の容量は３〜４pFであり、ＣＭＤのドレ
イン部の電位は約３Ｖである。ＣＭＤ撮像素子の水平駆
動周波数を20ＭＨz とし、１ck期間内に垂直信号線に蓄
積されていた電荷がすべて放電されたと仮定すると、こ
の期間内の平均電流は約 200μＡになる。実際は平均的
には流れないから、瞬間的にはより大きな電流が流れる
ことになる。これは、ＣＭＤの画素の飽和信号電流より
一桁近く大きな数値である。この結果、水平選択スイッ
チがオンする直前に垂直信号線をリセットしないと、水
平選択スイッチがオンした瞬間に、画素の飽和信号をは
るかに上回るスパイク電流が流れることになる。この現
象は、図17において、２列目の画素信号の読み出しが開
始されるタイミングである時刻ｔ₉ に起きる。この様子
を、図17のＢに示す。

【００１１】したがって、図17の時刻ｔ₉ のタイミング
において、画素信号電流をはるかに上回るスパイク電流
がプリアンプ19に流れ込んだ結果プリアンプが飽和し、
その後の画素の信号が歪むという不具合が生じる可能性
がある。

【００１２】本発明は、従来の固体撮像装置において、
前記の任意読み出しを行うときに生じる問題点を解消す
るためになされたもので、請求項１〜８記載の発明は、
プリアンプによる信号の読み出しに不都合が生じる画素
信号を出力しないように、水平走査回路による任意画素
読み出し以外の手段で、読み出す画素領域を限定するこ
とが可能な固体撮像装置を提供することを目的とする。
また、請求項３，５記載の発明は、画素信号を出力しな
い期間はオフセット信号を出力することが可能な固体撮
像装置を提供することを目的とする。

【００１３】

【課題を解決するための手段】上記問題点を解決するた
め、請求項１記載の発明は、光電変換素子を単位画素と
し該単位画素をマトリスク状に配列すると共に、垂直方
向に配列した単位画素に共通に接続した垂直信号線を有
する画素部と、該画素部の各単位画素をＸＹアドレス方
式で順次選択して画素信号を出力信号線に読み出す水平
及び垂直走査回路と、基準電位を供給するリファレンス
ラインと、該リファレンスラインと前記画素部の垂直信
号線を接続するスイッチと、該スイッチを制御して前記
垂直信号線を読み出し期間より１ビット又は水平画素数
より少ない期間先行して前記リファレンスラインに接続
する手段と、前記水平走査回路内に設けられた、画素部
の全画素又は１部分の任意領域からの画素信号を読み出
す任意画素読み出し手段と、前記水平走査回路の任意画
素読み出し手段による任意画素読み出し以外の読み出し
画素領域を限定する手段とで固体撮像装置を構成するも
のである。請求項２記載の発明は、請求項１記載の固体
撮像装置において、前記垂直信号線と画素信号の出力信
号線間に、各垂直信号線毎に水平走査のための水平選択
スイッチを配置し、前記出力信号線と画素信号の出力端
子間に選択制御信号で制御される選択制御スイッチを配
置するものである。請求項３記載の発明は、請求項２記
載の固体撮像装置において、前記選択制御スイッチは、
前記出力端子を出力信号線又はオフセット信号源のいず
れかに接続されるように構成し、画素信号が出力されな
い期間はオフセット信号が出力されるように構成するも
のである。請求項４記載の発明は、請求項１記載の固体
撮像装置において、前記垂直信号線と前記出力信号線間
に、各垂直信号線毎に水平走査のための水平選択スイッ
チと選択制御スイッチを直列に接続して配置し、該水平
選択スイッチは前記水平走査回路から出力される選択パ
ルスによって制御され、該選択制御スイッチは選択制御
信号によって制御されるように構成するものである。請
求項５記載の発明は、請求項４記載の固体撮像装置にお
いて、前記選択制御スイッチは、前記水平選択スイッチ
と前記出力信号線の間に配置され、前記出力信号線が前
記選択制御スイッチを介して水平選択スイッチ又はオフ
セット信号源のいずれかに接続されるように構成し、画
素信号が出力されない期間はオフセット信号が出力され
るように構成するものである。請求項６記載の発明は、
請求項１記載の固体撮像装置において、前記垂直信号線
と前記出力信号線間に各垂直信号線毎に配置した水平走
査のための水平選択スイッチと、該水平選択スイッチを
制御するためのロジック回路とを有し、該ロジック回路
は選択制御信号と前記水平走査回路から出力される選択
パルスで制御されるように構成するものである。請求項
７記載の発明は、請求項２〜６のいずれか１項に記載の
固体撮像装置において、前記選択制御信号として、前記
走査回路を駆動する駆動パルス又は該走査回路から出力
される選択パルスを用いるものである。請求項８記載の
発明は、請求項１〜７のいずれか１項に記載の固体撮像
装置において、前記単位画素を構成する光電変換素子と
して、電流読み出し型のＣＭＤ，ＡＭＩ，ＳＩＴ，ＭＯ
Ｓ型の増幅型素子のいずれかを用いるものである。

【００１４】以上のように構成することによって、全画
素又は任意の１部の画素領域の画素信号を出力するよう
に走査した状態で、更に小さい領域の画素信号のみを出
力することが可能となり、スパイク電流等のプリアンプ
による信号の読み出しに不都合が生じる画素信号が出力
されないようにした固体撮像装置を実現することができ
る。

【００１５】

【発明の実施の形態】

（第１の実施の形態）次に、実施の形態について説明す
る。図１は、本発明に係る固体撮像装置の第１の実施の
形態を示す回路構成図である。本実施の形態は、請求項
１，２，８記載の発明に対応するものである。図１にお
いて、１は本実施の形態に係る固体撮像装置の全体構成
を示し、画素部２は光電変換素子18を画素として用い、
該画素をマトリクス状に配置したものであり、ここでは
説明を簡単にするためｎ行×４列の画素で構成したもの
を示している。光電変換素子としては、ここでは電流読
み出し増幅型のＣＭＤを用いている。３は垂直走査回路
で、読み出し行を選択する走査信号を送出するものであ
る。４は図13で示したシフトレジスタを用いた任意画素
領域読み出しが可能な水平走査回路で、図13において符
号56で示したシフトレジスタ単位段と同じ構成の５段の
シフトレジスタ単位段４−１〜４−５により構成されて
いる。初段のシフトレジスタ単位段４−１のノードＳＲ
1.0 は、２入力ＮＯＲ回路６−１の一方の入力端と、水
平リセットスイッチ７−１の制御端子に接続されてい
る。２段目のシフトレジスタ単位段４−２のノードＳＲ
2.0 は、２入力ＮＯＲ回路６−２の一方の入力端と、水
平リセットスイッチ７−２の制御端子と、インバータ５
−１の入力端に接続されている。同様にノードＳＲ3.0
は、２入力ＮＯＲ回路６−３の一方の入力端と、水平リ
セットスイッチ７−３の制御端子と、インバータ５−２
の入力端に接続され、ノードＳＲ4.0 は、２入力ＮＯＲ
回路６−４の一方の入力端と、水平リセットスイッチ７
−４の制御端子と、インバータ５−３の入力端に接続さ
れている。そしてノードＳＲ5.0 は、インバータ５−４
の入力端に接続されており、２入力ＮＯＲ回路６−１〜
６−４の他方の入力端は、それぞれインバータ５−１〜
５−４の各出力端に接続されている。シフトレジスタ単
位段４−１〜４−５の内部の構成は、図13に示した従来
例と同じであるので、ここでは説明を省略する。

【００１６】２入力ＮＯＲ回路６−１〜６−４の出力端
からは選択パルスφｎ１〜φｎ４が出力され、水平選択
スイッチ８−１〜８−４の制御端子に入力されるように
構成されている。水平選択スイッチ８−１〜８−４は、
それぞれ垂直信号線９−１〜９−４と出力信号線10の間
に設けられており、各水平選択スイッチの制御端子にＨ
レベルが入力されると、各垂直信号線９−１〜９−４と
出力信号線10が接続されるようになっている。選択制御
スイッチ12は、出力信号線10と信号出力端子15の間に、
信号線リセットスイッチ13は出力信号線10とリファレン
スライン11の間にそれぞれ配置されている。選択制御ス
イッチ12の制御端子には、制御信号発生器16から出力さ
れるクロックφＭＳＫが入力され、クロックφＭＳＫが
Ｈレベルになると選択制御スイッチ12がオンし、出力信
号線10と信号出力端子15が接続されるようになってい
る。信号線リセットスイッチ13の制御端子には、クロッ
ク端子14−６から入力されるクロックφＲＳＴが入力さ
れ、クロックφＲＳＴがＨレベルになると信号線リセッ
トスイッチ13がオンし、出力信号線10とリファレンスラ
イン11が接続されるようになっている。

【００１７】水平リセットスイッチ７−１〜７−４は、
それぞれ垂直信号線９−１〜９−４とリファレンスライ
ン11の間に設けられており、各水平リセットスイッチの
制御端子にクロックのＨレベルが入力されると、各垂直
信号線９−１〜９−４とリファレンスライン11が接続さ
れるようになっている。リファレンスライン11は基準電
源17に接続されている。水平走査回路４は、クロック端
子14−１〜14−４から入力されるクロックφ１，φ２，
φＬＤ，φＴＢＡ，及び前記各クロックがインバータ20
−１〜20−４によって反転されたクロック／φ１，／φ
２，／φＬＤ，／φＴＢＡと、クロック端子14−５から
入力されるパルスφＳＴで駆動されるようになってい
る。19は電流・電圧変換型のプリアンプで、信号出力端
子15に接続されており、信号出力端子15及びそれに接続
されている出力信号線10を仮想接地し、信号出力端子15
から出力される画素信号に相当する電流信号を、電圧信
号に変換するものである。

【００１８】次に、このように構成されている固体撮像
装置の動作を、図２に示すタイミングチャートに基づい
て説明する。本実施の形態においては、画素部２におい
て、垂直走査回路３から出力される図２のｍ行選択信号
（１≦ｍ≦ｎ）が選択レベルになると、ｍ行目の画素行
が選択され、水平選択スイッチ８−１〜８−４のいずれ
かがオンすると、オンしている水平選択スイッチに対応
する画素列のｍ行目の画素信号が、出力信号線10に出力
される。期間ｔ₀ 〜ｔ₈ ではクロックφＬＤがＬレベル
であるため、パルスφＳＴを入力すると、クロックφ１
及びφ２に同期して、パルスφＳＴがＳＲ1.0,ＳＲ2.0,
ＳＲ3.0,ＳＲ4.0,ＳＲ5.0 の各ノードに伝達される。こ
の期間内においては、ｍ行選択信号は非選択レベルであ
るため、信号出力端子15より画素信号は出力されない。
ここで、図２に示すように、期間ｔ₃ 〜ｔ₄ 内の時刻ｔ
_TBでクロックφＴＢＡが、クロックφ２と同じタイミン
グでＨレベルになっている。この時、シフトレジスタの
ノードＳＲ0.5,ＳＲ1.5,・・・ＳＲ4.5 のなかで、ノー
ドＳＲ2.5 のみがＬレベルで、他のノードはＨレベルに
なっている。このため、シフトレジスタ単位段４−３の
記憶部にはＬレベル、他のシフトレジスタ単位段の記憶
部にはＨレベルが記憶される。この結果、この後クロッ
クφＬＤがクロックφ１と同じタイミングでＨレベルに
なると、シフトレジスタの走査がノードＳＲ3.0 から開
始されることになる。

【００１９】図２において、クロックφＬＤは時刻ｔ₉
でクロックφ１と同じタイミングでＨレベルになってい
るため、この時よりシフトレジスタの走査がノードＳＲ
3.0から開始される。このため、ＳＲ3.0,ＳＲ4.0,ＳＲ
5.0 の各ノードは、それぞれ期間ｔ₉ 〜ｔ₁₀，ｔ₁₀〜ｔ
₁₁，ｔ₁₁〜ｔ₁₂にＨレベルになる。この結果、リセット
スイッチ７−３，７−４がそれぞれ期間ｔ₉ 〜ｔ₁₀，ｔ
₁₀〜ｔ₁₁にオンし、各期間において、それぞれ垂直信号
線９−３，９−４がリファレンスライン11に接続され、
基準電位にリセットされる。ところで、各選択パルスφ
ｎ１〜φｎ４は、ある段のシフトレジスタ単位段の出力
がＬレベルで、次の段のシフトレジスタ単位段の出力が
Ｈレベルの時に、Ｈレベルになる。例えば、選択パルス
φｎ１は、ＳＲ1.0 がＬレベルで且つＳＲ2.0 がＨレベ
ルの時に、Ｈレベルになる。図２において、ｔ₉ 以降
に、この条件を満たすのは、期間ｔ₉ 〜ｔ₁₀における選
択パルスφｎ２，期間ｔ₁₀〜ｔ₁₁における選択パルスφ
ｎ３，ｔ₁₁〜ｔ₁₂における選択パルスφｎ４である。こ
のため、水平選択スイッチ８−２，８−３，８−４が、
それぞれ期間ｔ₉ 〜ｔ₁₀，ｔ₁₀〜ｔ₁₁，ｔ₁₁〜ｔ₁₂にオ
ンする。ここでｍ行選択信号は、時刻ｔ₈ 以降は選択レ
ベルになるので、出力信号線10にはそれぞれの期間にお
いて２列目、３列目、４列目の画素信号が出力される。
この様子は、図２のＡに示される。

【００２０】ここで、３列目、４列目の画素信号が読み
出される直前に、垂直信号線９−３，９−４はそれぞれ
期間ｔ₉ 〜ｔ₁₀，ｔ₁₀〜ｔ₁₁に基準電位にリセットされ
るが、２列目の画素信号が読み出される前には、垂直信
号線９−２はリセットされない。そこで、本実施の形態
においては、２列目の画素信号が読み出される期間は選
択制御スイッチ12をオフし、２列目の画素信号を読み出
さないように構成するものである。図２に示すように、
制御信号発生器16から出力されるクロックφＭＳＫを、
期間ｔ₉ 〜ｔ₁₀の間のみＬレベルにすることにより、選
択制御スイッチ12をオフし、発明が解決しようとする課
題の項目で説明したスパイク電流を含む画素信号を、信
号出力端子15に出力しないようにする。この期間、選択
パルスφｎ２がＨレベルのため水平選択スイッチ８−２
がオンしており、出力信号線10は垂直信号線９−２と接
続されている。出力信号線10を電気的にフローティング
しておくと、垂直信号線９−２の放電電流が流れ込むた
め、出力信号線10の電位が上昇してしまう。このため、
クロックφＲＳＴをＨレベルにして、信号線リセットス
イッチ13をオンすることにより、出力信号線10を基準電
位に保つ。時刻ｔ₁₀以降はクロックφＲＳＴをＬレベル
に、クロックφＭＳＫをＨレベルにすることにより、信
号線リセットスイッチ13をオフ、選択制御スイッチ12を
オンし、従来どおり画素信号を読み出す。この結果、従
来のようにスパイク電流を出力せずに、任意の領域の画
素信号を読み出すことができる。この読み出し態様を、
図２のＢに示す。

【００２１】本実施の形態の動作説明においては、クロ
ックφＲＳＴがＨレベルの期間を、クロックφＭＳＫが
Ｌレベルになる期間と同じにした場合を示したが、クロ
ックφＭＳＫがＬレベルになる期間内で、且つ出力信号
線10をリセットするのに十分な時間であれば、より短い
時間でもかまわない。クロックφＭＳＫはスパイク電流
を含まない画素信号の読み出しの開始と同時にＨレベル
になればよいので、上記動作説明のように、Ｌレベルの
期間を１クロック期間に限定しなければならないもので
はない。画素部の構成は、ここではｎ行×４列としたも
のを示したが、任意の画素行列にも対応可能である。ま
た、本実施の形態においては、制御信号発生器を固体撮
像装置内に配置したものを示したが、これを固体撮像装
置外に配置してもかまわない。

【００２２】以上のように構成することによって、任意
画素領域読み出しを横スミア抑圧回路を内蔵した水平走
査回路で行った際に生じるスパイク電流が、信号出力端
子から出力するのを避けることができる。また、この実
施の形態は、この他に、例えば画素部に他の画素より信
号量が異常に大きい画素欠陥がある時、それのみを出力
しないようにする場合にも適用することができる。その
結果、プリアンプが飽和し、その後画素信号を歪むとい
う不具合を避けることができる。

【００２３】（第２の実施の形態）図３は、本発明に係
る固体撮像装置の第２の実施の形態を示す回路構成図
で、図１に示した第１の実施の形態と同一の構成要素に
は同一の符号を付して示し、その説明を省略する。本実
施の形態は、請求項１〜３，８記載の発明に対応するも
のである。第１の実施の形態との差異は、信号出力端子
15が選択制御スイッチ12を介して出力信号線10と接続さ
れない期間は、該選択制御スイッチ12を介してオフセッ
ト信号源30と接続されるように構成した点である。オフ
セット信号源30は、画素信号の暗時オフセットレベルに
相当する信号を出力するものである。

【００２４】次に、第２の実施の形態に係る固体撮像装
置の動作を、図４に示すタイミングチャートに基づいて
説明する。図２に示した第１の実施の形態のタイミング
チャートと異なる点は、クロックφＭＳＫが期間ｔ₀ 〜
ｔ₁₀，ｔ₁₂〜ｔ₁₅にＬレベルになっている点である。ク
ロックφＭＳＫをこのように設定した場合、図１に示し
た第１の実施の形態において信号出力端子15から出力さ
れる画素信号の態様は、図４のＣに示すようになる。す
なわち画素信号が出力されない期間は０レベルになって
おり、画素信号が出力される期間においては、光が画素
部に照射されている時は明時レベルに、照射されていな
い時は暗時オフセットレベルになっている。その結果、
プリアンプ19には０レベルから明時信号までのダイナミ
ックレンジが必要とされる。しかしながら、ビデオ信号
として必要とされる信号領域は、暗時オフセットレベル
から明時レベルの間であるため、暗時オフセット分の信
号は不要である。

【００２５】そこで、本実施の形態においては、画素信
号が出力されない期間は信号出力端子15をオフセット信
号源30に接続し、画素信号が出力されない期間には暗時
オフセットレベルの信号が出力されるように構成したも
のである。前記したように、クロックφＭＳＫは期間ｔ
₀ 〜ｔ₁₀，ｔ₁₂〜ｔ₁₅にＬレベルになっている。したが
って、この期間内においては、信号出力端子15は選択制
御スイッチ12を介してオフセット信号源30に接続され、
暗時オフセットレベルの信号を出力する。期間ｔ₁₀〜ｔ
₁₂においては、クロックφＭＳＫはＨレベルであるの
で、信号出力端子15は選択制御スイッチ12を介して出力
信号線10に接続され、画素信号を出力する。この態様を
図４のＤに示す。その結果、プリアンプ19のダイナミッ
クレンジは、暗時オフセットレベルから明時レベルまで
の範囲で済むことになる。

【００２６】本実施の形態の動作説明においては、クロ
ックφＲＳＴがＨレベルの期間を１クロック期間として
示しているが、クロックφＭＳＫがＬレベルになる期間
内で、且つ出力信号線10をリセットするのに十分な時間
であれば、より短い時間に設定してもかまわない。ま
た、本実施の形態においては、制御信号発生器を固体撮
像装置内に配置しているものを示したが、これは固体撮
像装置外に配置してもかまわない。

【００２７】以上のように構成することによって、第２
の実施の形態に係る固体撮像装置は第１の実施の形態と
同一の機能を有し、更にプリアンプに必要とされるダイ
ナミックレンジを必要最小限にすることができる。

【００２８】（第３の実施の形態）図５は、本発明に係
る固体撮像装置の第３の実施の形態を示す回路構成図
で、図１に示した第１の実施の形態と同一の構成要素に
は同一の符号を付し、その説明を省略する。本実施の形
態は、請求項１，４，８記載の発明に対応するものであ
る。第１の実施の形態との差異は、出力信号線10と信号
出力端子15の間に配置された選択制御スイッチ12及びリ
セットスイッチ13がなくなり、信号出力端子15と出力信
号線10が直接接続され、垂直信号線９−１〜９−４が、
水平選択スイッチ８−１〜８−４と水平選択スイッチ８
−１〜８−４に直列に接続された選択制御スイッチ40−
１〜40−４の両者を介して、出力信号線10と接続されて
いる点である。画素信号は水平選択スイッチ８−１〜８
−４の制御端子に入力する信号がＨレベルになり、且つ
選択制御スイッチの制御端子に入力する信号がＨレベル
になった時に、出力信号線10に出力される。選択制御ス
イッチ40−１〜40−４は、それぞれ出力信号線10と水平
選択スイッチ８−１〜８−４の間に配置され、それらの
各制御端子は制御信号線41を介して制御信号発生器16と
接続されている。

【００２９】次に、このように構成されている第３の実
施の形態の動作を、図６に示すタイミングチャートに基
づいて説明する。この図６に示すタイミングチャートに
は、図２に示した第１の実施の形態のタイミングチャー
トと異なりクロックφＲＳＴがないが、その他の同一の
符号を用いているクロックや信号のタイミングは同じで
ある。従来例として示した図16の回路構成の場合は、図
17のタイミングチャートに示したように、期間ｔ₉ 〜ｔ
₁₀にスパイク電流が含まれる画素信号を出力する。本実
施の形態においては、期間ｔ₉ 〜ｔ₁₀ではクロックφＭ
ＳＫをＬレベルにすることにより、選択制御スイッチ40
−１〜40−４がオフになり、各垂直信号線９−１〜９−
４は出力信号線10とは接続されず、画素信号が信号出力
端子15より出力されない。期間ｔ₁₀以降は、クロックφ
ＭＳＫがＨレベルになることにより、画素信号が出力可
能になる。この結果、図６のＡに示されるように、出力
信号線10に２列目の画素の信号が出力されず、スパイク
電流のない画素信号のみが信号出力端子15より出力され
る。この態様を、図６のＢに示す。第１の実施の形態と
異なり、クロックφＭＳＫがＬレベルの時は、出力信号
線10には画素信号が出力されない。このため、画素信号
を読み出される直前に出力信号線10を基準電位にリセッ
トする動作は必要はないので、第１の実施の形態におけ
る信号線リセットスイッチ13に該当するものは不要であ
る。

【００３０】クロックφＭＳＫは、スパイク電流を含ま
ない画素信号の読み出しと同時にＨレベルになればよい
ので、本実施の形態の上記動作説明のようにＬレベルの
期間を、必ずしも１クロック期間に限定する必要はな
い。本実施の形態における画素部の構成もｎ行×４列と
したものを示したが、任意の画素行列に対応可能である
ことは勿論である。また、本実施の形態においては、制
御信号発生器を固体撮像装置内に配置したものを示した
が、これを固体撮像装置外に配置してもよい。

【００３１】以上のように構成することによって、第３
の実施の形態に係る固体撮像装置は第１の実施の形態の
固体撮像装置と同一の機能を有し、更に第１の実施の形
態とは異なり信号線リセットスイッチが不要であるた
め、固体撮像装置内の回路規模が小さくなる利点があ
る。同時に、信号線リセットスイッチのスイッチング動
作のフィードスルーに起因する、画素信号へのノイズを
防ぐことができるという利点も得られる。

【００３２】（第４の実施の形態）図７は、本発明に係
る固体撮像装置の第４の実施の形態を示す回路構成図
で、図５に示した第３の実施の形態と同一の構成要素に
は同一の符号を付して示している。本実施の形態は、請
求項１，４，５，８記載の発明に対応するものである。
第３の実施の形態との差異は、出力信号線10に画素信号
が出力されない期間は、出力信号線10が選択制御スイッ
チ40−１〜40−４を介して、常時オフセット信号源30に
接続されているオフセット信号線31に、接続されるよう
に構成している点である。オフセット信号源30は、画素
信号の暗時オフセットレベルに相当する信号を出力する
ものである。

【００３３】次に、このように構成されている第４の実
施の形態の動作を、図８に示すタイミングチャートに基
づいて説明する。図８に示すタイミングチャートが、図
６に示した第３の実施の形態のタイミングチャートと異
なる点は、クロックφＭＳＫが期間ｔ₀ 〜ｔ₁₀，ｔ₁₂〜
ｔ₁₅にＬレベルになっている点である。第３の実施の形
態における信号出力端子15から出力される画素信号の態
様を、図８のＣに示す。画素信号が出力されない期間は
０レベルになっており、信号が出力される期間は、光が
画素部に照射されている時は明時レベルに、照射されて
いない時は暗時オフセットレベルになっている。この結
果、プリアンプ19には０レベルから明時信号までのダイ
ナミックレンジが必要とされる。しかしながら、ビデオ
信号として必要とされる信号領域は、暗時オフセットレ
ベルから明時レベルの間であるため、暗時オフセット分
の信号は不要である。そこで、本実施の形態において
は、画素信号が出力されない期間は、出力信号線10をオ
フセット信号線31に接続し、画素信号が出力されない期
間には、暗時オフセットレベルの信号が出力されるよう
に構成している。

【００３４】前述のように、クロックφＭＳＫは期間ｔ
₀ 〜ｔ₁₀，ｔ₁₂〜ｔ₁₅にＬレベルになっている。したが
って、この期間内においては、出力信号線10は選択制御
スイッチ40−１〜40−４を介してオフセット信号線31に
接続され、暗時オフセットレベルの信号を出力する。期
間ｔ₁₀〜ｔ₁₂においては、クロックφＭＳＫはＨレベル
であるので、出力信号線10は選択制御スイッチ40−１〜
40−４を介して、それぞれ水平選択スイッチ８−１〜８
−４に接続されるため、画素信号の読み出しが可能にな
る。この状態で、選択パルスφｎ１〜φｎ４のいずれか
がＨレベルになると、画素信号が出力信号線10を介して
信号出力端子15から出力される。この出力態様を図８の
Ｄに示す。この結果、プリアンプ19のダイナミックレン
ジは、暗時オフセットレベルから明時レベルまでの範囲
で済むことになる。

【００３５】本実施の形態においては、制御信号発生器
を固体撮像装置内に配置したものを示したが、これを固
体撮像装置外に配置してもかまわない。

【００３６】以上のように構成することによって、第４
の実施の形態に係る固体撮像装置は第３の実施の形態の
固体撮像装置と同一の機能を有し、更にプリアンプに必
要とされるダイナミックレンジを必要最小限にすること
ができるという利点が得られる。

【００３７】（第５の実施の形態）図９は、本発明に係
る固体撮像装置の第５の実施の形態を示す回路構成図
で、図５に示した第３の実施の形態と同一の構成要素に
は同一の符号を付して示している。本実施の形態は、請
求項１，６，８記載の発明に対応するものである。第３
の実施の形態との差異は、選択制御スイッチ40−１〜40
−４がなくなり、２入力ＮＯＲ回路６−１〜６−４が３
入力のＮＯＲ回路45−１〜45−４に変更され、該３入力
ＮＯＲ回路の３つの入力端のうちの一つが、制御信号線
41を介して制御信号発生器16に接続されている点であ
る。この実施の形態は、前記第１〜第４の各実施の形態
と異なり、クロックφＭＳＫがＬレベルの時に画素信号
が出力可能となり、クロックφＭＳＫがＨレベルの時は
画素信号は出力されない。３入力ＮＯＲ回路の３つの入
力端のうち、制御信号線41に接続されていない２つの入
力端の接続は、前記第３の実施の形態の２入力ＮＯＲ回
路の２つの入力端の接続と同一である。

【００３８】次に、このように構成されている第５の実
施の形態の動作を、図10のタイミングチャートに基づい
て説明する。従来例として示した図16の回路構成の場合
は、図17のタイミングチャートに示したように、期間ｔ
₉ 〜ｔ₁₀にスパイク電流が含まれる画素信号を出力す
る。このため、本実施の形態においては期間ｔ₉ 〜ｔ₁₀
にはクロックφＭＳＫをＨレベルにすることにより、３
入力ＮＯＲ回路45−１〜45−４の出力である選択パルス
φｎ１〜φｎ４がＬレベルになり、水平選択スイッチ８
−１〜８−４がオフすることにより、画素信号が信号出
力端子15より出力されないよう構成するものである。期
間ｔ₁₀以降は、クロックφＭＳＫがＬレベルになること
により、画素信号が出力可能になる。この結果、図10の
Ａ及びＢに示されるようにスパイク電流が含まれる画素
信号は出力されない。また第３の実施の形態と同じ理由
で、第１の実施の形態における信号線リセットスイッチ
13に該当するものは不要である。

【００３９】クロックφＭＳＫは、スパイク電流を含ま
ない画素信号の読み出しと同時にＬレベルになればよい
ので、本実施の形態の上記動作説明のようにＨレベルの
期間を、必ずしも１クロック期間に限定する必要はな
い。本実施の形態における画素部の構成もｎ行×４列と
したものを示したが、任意の画素行列に対応可能であ
る。また、本実施の形態においては、制御信号発生器を
固体撮像装置内に配置したものを示したが、これは固体
撮像装置外に配置してもよい。

【００４０】以上のように構成することによって、第５
の実施の形態に係る固体撮像装置は第１，３の実施の形
態の固体撮像装置と同一の機能を有する。また本実施の
形態においては、第１の実施の形態と異なり信号線リセ
ットスイッチが不要であるため、固体撮像装置内の回路
規模が小さくなる利点がある。同時に、信号線リセット
スイッチのスイッチング動作のフィードスルーに起因す
る、画素信号へのノイズを防ぐことができる。

【００４１】前記第１〜第４の実施の形態においては、
画素信号が垂直信号線９−１〜９−４から信号出力端子
15に出力されるまでに２つのスイッチを介している。こ
れは、画素信号電流に対するスイッチの抵抗が、図16に
示す従来例の倍になっていることを意味する。このた
め、前記第１〜第４の実施の形態においては、スイッチ
のトランジスタのサイズを従来例のそれより大きくする
等の対策を必要とする。これに対し、本実施の形態にお
いては、画素信号は１つのスイッチのみを介して信号出
力端子15に出力されるため、前記の対策をとる必要がな
くなる。

【００４２】（第６の実施の形態）図11は、本発明に係
る固体撮像装置の第６の実施の形態を示す回路構成図
で、図９に示した第５の実施の形態と同一の構成要素に
は同一の符号を付して示している。本実施の形態は、請
求項１，６〜８記載の発明に対応するものである。本実
施の形態は、図９に示した第５の実施の形態と異なり、
制御信号発生器16がなく、クロック端子14−３からはク
ロックφＭＳＫＬＤが入力され、該クロックφＭＳＫＬ
ＤはＡＮＤ回路46の一方の入力端に入力される一方、制
御信号線41を介して３入力ＮＯＲ回路45−１〜45−４の
一つの入力端に入力されるように構成されている。ＡＮ
Ｄ回路46のもう一方の入力端にはクロックφ１が入力さ
れ、ＡＮＤ回路46の出力端からはクロックφＬＤが出力
されるようになっている。

【００４３】次に、このように構成されている第６の実
施の形態の動作を、図12のタイミングチャートに基づい
て説明する。図12のタイミングチャートに示すように、
φＭＳＫＬＤは期間ｔ₉ 〜ｔ₁₀の間、常にＨレベルにな
っている。φＬＤは、クロックφＭＳＫＬＤとクロック
φ１の両方がＨレベルの時Ｈレベルになるから、時刻ｔ
₉ でＨレベルになる。これは、第１〜第５の実施の形態
におけるφＬＤと同一であり、その機能も変わらないの
で以後の説明は省略する。

【００４４】スパイク電流が含まれる画素信号が出力さ
れる期間は、任意領域読み出し時にシフトレジスタから
最初の選択パルスが出力されるときであり、例えば図16
に示した従来例の回路構成の場合は、期間ｔ₉ 〜ｔ₁₀が
それにあたる。このことは、駆動用パルス又は水平走査
回路内に発生するパルスのうち、Ｈレベル（又はＬレベ
ル）になる期間が前記の期間と一致するものがあれば、
そのパルスを第１〜第５の実施の形態のクロックφＭＳ
Ｋにあたる画素選択の制御信号として使用することがで
きることを意味する。本実施の形態においては、クロッ
クφＭＳＫＬＤがそれにあたる。よって、このクロック
φＭＳＫＬＤに第５の実施の形態のクロックφＭＳＫと
同じ役割をもたせ、第１〜第５の実施の形態の制御信号
発生器を省略したものが本実施の形態である。第５の実
施の形態のタイミングチャートである図10のクロックφ
ＭＳＫと図12のクロックφＭＳＫＬＤが、同じタイミン
グになっていることを確認されたい。本実施の形態にお
いては、クロックφＭＳＫＬＤがＬレベルの時に画素信
号が出力可能となり、クロックφＭＳＫＬＤがＨレベル
の時は画素信号は出力されない。この結果、期間ｔ₉ 〜
ｔ₁₀の間は画素信号が出力不可能となり、図12のＡ及び
Ｂに示されるようにスパイク電流を含む画素信号は出力
されない。

【００４５】本実施の形態においては、第５の実施の形
態から制御信号発生器を省略する例を示したが、同様な
考えで第１〜第４の実施の形態に、これを適用すること
も可能であることは言うまでもない。例えば第１の実施
の形態においては、図１に示す回路構成を、クロックφ
ＬＤを図11のクロックφＭＳＫＬＤとクロックφ１から
作るように変更し、クロックφＭＳＫＬＤ又はその反転
信号をクロックφＭＳＫ，φＲＳＴとしても用いるよう
に変更すれば、制御信号発生器とクロック端子14−６を
省略できる。

【００４６】本実施の形態は、第１〜第５の実施の形態
と異なり、出力を禁止する範囲を変えることはできな
い。しかしながら、前記のスパイク電流を出力せずに任
意領域読み出しを行うように構成されたものとしては、
制御信号発生器を必要としないため、最も簡単な構成を
とることができる。前述のように、任意領域読み出しを
行う際に発生するスパイク電流のタイミングは、その読
み出し方法によって一意的に決まるため、本実施の形態
は全ての任意領域読み出し方法に適用することが可能で
ある。

【００４７】本実施の形態においては、画素部の構成は
ｎ行×４列としたものを示したが、任意の画素行列に対
応可能である。

【００４８】上記第１〜第６の各実施の形態において
は、画素に用いる光電変換素子としてＣＭＤを用いたも
のを示したが、ＸＹアドレス型の固体撮像装置を構成可
能で、且つ電流読み出し型のＡＭＩ，ＳＩＴ，ＭＯＳ型
の増幅型素子等の他の光電変換素子を用いてもよい。

【００４９】

【発明の効果】以上の実施の形態に基づいて説明したよ
うに、請求項１〜８記載の発明によれば、全画素又は任
意の１部の画素領域の画素信号を出力するように走査し
た状態で、更に小さい領域の画素信号のみを出力するこ
とが可能となり、スパイク電流等のプリアンプによる信
号の読み出しに不都合が生じる画素信号を出力しないよ
うにすることが可能な固体撮像装置を実現することがで
きる。また、請求項３，５記載の発明によれば、画素信
号を出力しない期間はオフセット信号を出力するように
構成されているので、プリアンプのダイナミックレンジ
を小さくすることができるなどの効果が得られる。

【図面の簡単な説明】

【図１】本発明に係る固体撮像装置の第１の実施の形態
を示す回路構成図である。

【図２】図１に示した第１の実施の形態の動作を説明す
るためのタイミングチャートである。

【図３】第２の実施の形態を示す回路構成図である。

【図４】図３に示した第２の実施の形態の動作を説明す
るためのタイミングチャートである。

【図５】第３の実施の形態を示す回路構成図である。

【図６】図５に示した第３の実施の形態の動作を説明す
るためのタイミングチャートである。

【図７】第４の実施の形態を示す回路構成図である。

【図８】図７に示した第４の実施の形態の動作を説明す
るためのタイミングチャートである。

【図９】第５の実施の形態を示す回路構成図である。

【図10】図９に示した第５の実施の形態の動作を説明す
るためのタイミングチャートである。

【図11】第６の実施の形態を示す回路構成図である。

【図12】図11に示した第６の実施の形態の動作を説明す
るためのタイミングチャートである。

【図13】従来の受光面の任意領域の受光画素の読み出し
可能な固体撮像装置の走査回路を構成するシフトレジス
タの構成例を示す回路構成図である。

【図14】図13に示したシフトレジスタの動作を説明する
ためのタイミングチャートである。

【図15】図13に示したシフトレジスタの他の動作態様を
説明するためのタイミングチャートである。

【図16】図13に示したシフトレジスタを用いた固体撮像
装置の構成例を示す回路構成図である。

【図17】図16に示した固体撮像装置の動作を説明するた
めのタイミングチャートである。

【符号の説明】

１ 固体撮像装置 ２ 画素部 ３ 垂直走査回路 ４ 水平走査回路 ４−１〜４−５ シフトレジスタ単位段 ５−１〜５−４ インバータ ６−１〜６−４ ２入力ＮＯＲ回路 ７−１〜７−４ 水平リセットスイッチ ８−１〜８−４ 水平選択スイッチ ９−１〜９−４ 垂直信号線 10 出力信号線 11 リファレンスライン 12 選択制御スイッチ 13 信号線リセットスイッチ 14−１〜14−５ クロック端子 15 信号出力端子 16 制御信号発生器 17 基準電源 18 光電変換素子 19 プリアンプ 20−１〜20−４ インバータ 30 オフセット信号源 40−１〜40−４ 選択制御スイッチ 41 制御信号線 45−１〜45−４ ３入力ＮＯＲ回路 46 ＡＮＤ回路

Claims (8)

【特許請求の範囲】
1. 【請求項１】 光電変換素子を単位画素とし該単位画素
   をマトリスク状に配列すると共に、垂直方向に配列した
   単位画素に共通に接続した垂直信号線を有する画素部
   と、該画素部の各単位画素をＸＹアドレス方式で順次選
   択して画素信号を出力信号線に読み出す水平及び垂直走
   査回路と、基準電位を供給するリファレンスラインと、
   該リファレンスラインと前記画素部の垂直信号線を接続
   するスイッチと、該スイッチを制御して前記垂直信号線
   を読み出し期間より１ビット又は水平画素数より少ない
   期間先行して前記リファレンスラインに接続する手段
   と、前記水平走査回路内に設けられた、画素部の全画素
   又は１部分の任意領域からの画素信号を読み出す任意画
   素読み出し手段と、前記水平走査回路の任意画素読み出
   し手段による任意画素読み出し以外の読み出し画素領域
   を限定する手段とを備えていることを特徴とするＸＹア
   ドレス型の固体撮像装置。
2. 【請求項２】 前記垂直信号線と画素信号の出力信号線
   間に、各垂直信号線毎に水平走査のための水平選択スイ
   ッチを配置し、前記出力信号線と画素信号の出力端子間
   に選択制御信号で制御される選択制御スイッチを配置し
   たことを特徴とする請求項１記載の固体撮像装置。
3. 【請求項３】 前記選択制御スイッチは、前記出力端子
   を出力信号線又はオフセット信号源のいずれかに接続さ
   れるように構成し、画素信号が出力されない期間はオフ
   セット信号が出力されるように構成したことを特徴とす
   る請求項２記載の固体撮像装置。
4. 【請求項４】 前記垂直信号線と前記出力信号線間に、
   各垂直信号線毎に水平走査のための水平選択スイッチと
   選択制御スイッチを直列に接続して配置し、該水平選択
   スイッチは前記水平走査回路から出力される選択パルス
   によって制御され、該選択制御スイッチは選択制御信号
   によって制御されるように構成したことを特徴とする請
   求項１記載の固体撮像装置。
5. 【請求項５】 前記選択制御スイッチは、前記水平選択
   スイッチと前記出力信号線の間に配置され、前記出力信
   号線が前記選択制御スイッチを介して水平選択スイッチ
   又はオフセット信号源のいずれかに接続されるように構
   成し、画素信号が出力されない期間はオフセット信号が
   出力されるように構成したことを特徴とする請求項４記
   載の固体撮像装置。
6. 【請求項６】 前記垂直信号線と前記出力信号線間に各
   垂直信号線毎に配置した水平走査のための水平選択スイ
   ッチと、該水平選択スイッチを制御するためのロジック
   回路とを有し、該ロジック回路は選択制御信号と前記水
   平走査回路から出力される選択パルスで制御されるよう
   に構成したことを特徴とする請求項１記載の固体撮像装
   置。
7. 【請求項７】 前記選択制御信号として、前記走査回路
   を駆動する駆動パルス又は該走査回路から出力される選
   択パルスを用いていることを特徴とする請求項２〜６の
   いずれか１項に記載の固体撮像装置。
8. 【請求項８】 前記単位画素を構成する光電変換素子と
   して、電流読み出し型のＣＭＤ，ＡＭＩ，ＳＩＴ，ＭＯ
   Ｓ型の増幅型素子のいずれかを用いていることを特徴と
   する請求項１〜７のいずれか１項に記載の固体撮像装
   置。