JPH06338198A - リセット機能付きシフトレジスタ - Google Patents
リセット機能付きシフトレジスタInfo
- Publication number
- JPH06338198A JPH06338198A JP5145474A JP14547493A JPH06338198A JP H06338198 A JPH06338198 A JP H06338198A JP 5145474 A JP5145474 A JP 5145474A JP 14547493 A JP14547493 A JP 14547493A JP H06338198 A JPH06338198 A JP H06338198A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- reset
- clock
- terminal
- clock type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shift Register Type Memory (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
能付きシフトレジスタを提供する。 【構成】 情報を蓄積する容量1と、該容量1に蓄積し
た情報を伝達するクロックに従って開閉する伝達スイッ
チ2とからなるシフトレジスタユニット3を多段に縦続
接続してなるシフトレジスタにおいて、前記各シフトレ
ジスタユニット3にリセットスイッチ4を設け、前記容
量1に蓄積された情報をリセットするようにしてリセッ
ト機能付きシフトレジスタを構成する。
Description
し、特に走査パルス発生回路等に用いられるリセット機
能付きシフトレジスタに関する。
走査回路の一つとして、クロック型インバータを直列に
接続したクロック型CMOSシフトレジスタを利用した
ものが知られている。かかるシフトレジスタの構成例を
図11に示す。図11において、101 は第1のクロック型イ
ンバータ、102 は第2のクロック型インバータであり、
第1及び第2のクロック型インバータ101 ,102 を直列
に接続してシフトレジスタユニット103 を構成し、多数
のシフトレジスタユニット103 を縦続接続してシフトレ
ジスタを構成している。そして各シフトレジスタユニッ
ト103 では、入力信号φSTをクロックパルスφ1 ,φ2
のタイミングに従って反転し、多段に構成することによ
りシフトレジスタの機能をもたせている。
て、走査の途中でリセットするためには、クロック型イ
ンバータのクロックが入力される端子に、クロック型イ
ンバータが通常のインバータと同様の機能をもつインバ
ータとなるような電位を加えることにより実現すること
ができる。
な方法で、上記構成のシフトレジスタのリセットを行う
場合、シフトレジスタが多段のシフトレジスタユニット
で構成されていると、シフトレジスタユニット全段をリ
セットするには、シフトレジスタユニットの伝播遅延時
間の段数倍の時間が必要となる。例えば、シフトレジス
タユニット1段の伝播遅延時間が5nsであり、シフト
レジスタユニット1000段でシフトレジスタを構成してい
る場合、全段のシフトレジスタユニットをリセットする
には5μs必要とする。したがって、走査回路に多段の
シフトレジスタユニットで構成したシフトレジスタを用
いている場合には、伝播遅延時間が大きくなり、情報の
伝播を高速に行うことは難しく、走査回路を短時間のう
ちにリセットすることは困難である。
上記問題点を解消するためになされたもので、瞬時にリ
セットすることの可能なリセット機能付きシフトレジス
タを提供することを目的とする。
決するために、本発明は、図1の概念図に示すように、
情報を蓄積する容量1と、該容量1に蓄積した情報を伝
達するクロックに従って開閉する伝達スイッチ2とから
なるシフトレジスタユニット3を多段に縦続接続してな
るシフトレジスタにおいて、前記各シフトレジスタユニ
ット3にリセットスイッチ4を設け、前記容量1に蓄積
された情報をリセットするようにしてリセット機能付き
シフトレジスタを構成するものである。なお図1におい
て、φCKはシフトクロック、φR はリセット信号、VRS
はリセット電源を示している。
トレジスタにおいては、シフトレジスタを構成する各シ
フトレジスタユニット3にそれぞれリセットスイッチ4
を設けているので、このリセットスイッチ4を一斉に動
作させることにより、瞬時に全段のシフトレジスタユニ
ット3内の容量1に蓄積された情報をリセットすること
が可能となる。
明に係るリセット機能付きシフトレジスタの第1実施例
を示す回路構成図である。図2において、11はシフトレ
ジスタユニットで、直列に接続した第1のクロック型イ
ンバータ12及び第2のクロック型インバータ13と、前記
第1のクロック型インバータ12の出力ノードと電源電位
VDDの間に接続したPチャネルMOSトランジスタから
なるリセットトランジスタ14とで構成され、リセットト
ランジスタ14のゲートにはリセット信号φRが印加され
るようになっている。そして、このように構成されたシ
フトレジスタユニット11は多段に縦続接続され、リセッ
ト機能付きシフトレジスタを構成している。なお図2に
おいて、N0.5 ,N1.5 ,N2.5 ,N3.5 ,・・・ は縦続
接続された各シフトレジスタユニットにおける第1のク
ロック型インバータ12の出力ノードで、N1 ,N2 ,N
3 ,・・・ は同じく各シフトレジスタユニットにおける第
2のクロック型インバータ13の出力ノードを示してい
る。
きシフトレジスタの動作を、図3に示したタイミングチ
ャートを参照しながら説明する。リセット信号φR がハ
イレベルであると、リセットトランジスタ14は常にオフ
となるので、リセットトランジスタを設けていないシフ
トレジスタと同等の動作をする。スタートパルスφ
STが、クロックφ1 ,φ2 に従って、シフトレジスタ内
をシフトしている最中に、タイミングt1 においてリセ
ット信号φR をローレベルにすると、ノードN0.5,N
1.5 ,N2.5 ,N3.5 ,・・・ は強制的にハイレベルに固
定される。したがって、それまでシフトレジスタ内をシ
フトしていた情報は、リセットされることになる。
スタ14としてPチャネルMOSトランジスタを用いたも
のを示したが、NチャネルMOSトランジスタをノード
N0.5 ,N1.5 ,N2.5 ,N3.5 ,・・・ と接地電位VSS
との間に接続し、リセット信号φR の論理を逆転するこ
とにより、各ノードの電位が逆になるようにリセット動
作させることができるのは明らかである。またリセット
トランジスタとして、NチャネルMOSトランジスタと
PチャネルMOSトランジスタの両方を準備し、いずれ
かを選択できるように構成すれば、ハイレベルかローレ
ベルかのいずれかに選択的にノードをリセットすること
ができる。
ンジスタをオンさせるためのリセット信号φR が印加さ
れるタイミングによっては、シフトレジスタ内の情報を
リセットするのに、クロックφ1 の1周期以下の時間の
遅れが生じることがある。その状態を図4のタイミング
チャートを用いて説明する。図4において、リセット信
号φR はクロックφ1 のハイレベルとクロックφ2 のハ
イレベルの間のタイミングt2 で、ローレベルとなって
いる。リセット信号φR がローレベルになるのと同時
に、ノードN0.5 ,N1.5 ,N2.5 ,N3.5 ,・・・ はハ
イレベルに固定され、それまでの情報はリセットされる
が、ノードN1 ,N2 ,N3 ,・・・ はクロックφ1 がハ
イレベルになるタイミングt3 まで、情報が保存された
状態にある。
遅れを防ぐようにした第2実施例について説明する。図
5は、第2実施例を示す回路構成図で、図2に示した第
1実施例と同一又は同一の機能を有する構成要素には同
一符号を付して示している。この実施例においては、図
5に示すように、第1のリセットトランジスタ20を各シ
フトレジスタユニット11を構成する第1のクロック型イ
ンバータ12の出力と電源電位VDDの間に接続し、ゲート
にはリセット信号φR を印加するようにし、第2のリセ
ットトランジスタ21を各シフトレジスタユニット11を構
成する第2のクロック型インバータ13の出力と接地電位
VSSとの間に接続し、ゲートにはリセット信号/φ
R (リセット信号φR の反転信号)を印加するように構
成している。なお、第1のリセットトランジスタ20はP
チャネルMOSトランジスタで、第2のリセットトラン
ジスタ21はNチャネルMOSトランジスタで構成されて
いる。
フトレジスタにおいて、図6のタイミングチャートに示
すように、シフトレジスタに貫通電流が流れないような
タイミングで、各リセットトランジスタ20,21をオンさ
せるようなリセット信号φR,/φR を、各リセットト
ランジスタ20,21に印加することにより、シフトレジス
タユニット全段を時間的な遅れなしでリセットすること
ができる。第1のクロック型インバータ12はクロックφ
2 がハイレベルの時、第2のクロック型インバータ13は
クロックφ1 がハイレベルの時に、アクティブとなるの
で、リセット信号φR はクロックφ1 及びφ2 が共にロ
ーレベルである時に、ローレベルとする。
2のクロック型インバータ12,13に付加される第1及び
第2のリセットトランジスタ20,21として、Pチャネル
MOSトランジスタ又はNチャネルMOSトランジスタ
をそれぞれ用いたものを示したが、第1及び第2のクロ
ック型インバータ12,13に、それぞれPチャネルMOS
トランジスタ及びNチャネルMOSトランジスタを設
け、選択的にオンさせることができるように構成するこ
とにより、シフトレジスタをリセットする際に、ハイレ
ベルにリセットするかローレベルにリセットするかを選
択することができる。
ット信号φR をローレベルとすることにより、シフトレ
ジスタの中の情報をリセットする構成のものを示した。
しかし、この第1実施例においては、リセット信号φR
にローレベル、クロックφ2にハイレベルが同時に入力
されると、クロックφ2 が入力されている第1のクロッ
ク型インバータとリセットトランジスタとの間で、貫通
電流が流れることがあるため、リセット信号φR とクロ
ックφ2 の位相管理を厳密に行う必要がある。
しないようにした、本発明の第3実施例について説明す
る。図7は、第3実施例を示す回路構成図で、図2に示
した第1実施例と同一又は同一の機能を有する構成要素
には同一符号を付して示している。この実施例において
は、図7に示すように、シフトレジスタユニット11は、
クロック型NAND30とクロック型インバータ31を直列
に接続し、クロック型NAND30の2入力のうちの1つ
にリセット信号φR を印加するようにして構成されてい
る。
のクロック型インバータを直列に接続して構成したシフ
トレジスタユニットのうち、一方の第1のクロック型イ
ンバータをクロック型NANDに置き換えたものである
が、図8のタイミングチャートに示すように、リセット
信号φR をローレベルとすることにより、クロックφ2
のハイレベルと重なることによる貫通電流の発生の考慮
を要さずに、クロック型NANDの出力をハイレベルに
固定することができる。
タユニットをクロック型NANDとクロック型インバー
タの直列接続で構成したものを示したが、クロック型N
ANDをクロック型NORとすることにより、リセット
時の出力をローレベルとすることができる。また、リセ
ット信号φR がローレベルとなるタイミングとクロック
φ2 がハイレベルとなるタイミングが重ならない場合に
は、図7に示した第3実施例におけるシフトレジスタユ
ニットのクロック型NANDを構成しているトランジス
タQ1〜Q6の中、トランジスタQ6を省くこともでき
る。
ク型NANDとクロック型インバータの直列接続でシフ
トレジスタユニットを構成したものを示したが、シフト
レジスタユニットを2つの直列接続したクロック型NA
ND、あるいは2つの直列接続したクロック型NORで
構成し、第1のクロック型NAND及び第2のクロック
型NANDの入力端子の一つをそれぞれ独立に取り出
し、あるいは第1のクロック型NOR及び第2のクロッ
ク型NORの入力端子の一つをそれぞれ独立に取り出
し、シフトレジスタをリセットするときに、前記入力端
子のいずれかを選択してローレベルあるいはハイレベル
を印加することにより、リセット後のシフトレジスタ全
体の情報をハイレベルとするかローレベルとするかの選
択をすることができる。
アドレス型固体撮像装置に応用した場合の構成例を、図
9に基づいて説明する。この構成例は4×4画素をもつ
固体撮像装置を示しており、図9において、51は画素、
52は列方向に配列された画素に共通に接続された垂直選
択線、53は行方向に配列された画素に共通に接続された
水平選択線である。54は、本発明によるシフトレジスタ
を備えていて垂直選択線52を選択し、選択画素の信号を
信号出力端子56に出力する選択スイッチを有する水平走
査回路で、55は本発明によるシフトレジスタを備え水平
選択線53を選択する垂直走査回路である。
像装置においては、通常の走査では、図10の(A)にお
いて斜線を施した部分、すなわち全画素の情報が信号出
力端子56に現れる。水平走査回路54を構成しているシフ
トレジスタを水平方向2画素分の出力を得た後にリセッ
トし、垂直走査回路55を構成しているシフトレジスタを
垂直方向2画素分の出力を得た後にリセットすることに
より、図10の(B)に示すように、4×4の全画素の
中、2×2画素のみの出力を得ることができる。
を用いたXYアドレス型固体撮像装置においては、水平
方向又は垂直方向の走査を途中で止めることができ、読
み出し範囲を限定することが可能となり、フレームレー
トを高めることができる。なお上記構成例においては、
本発明によるシフトレジスタを、水平及び垂直の両方の
走査回路に用いたものを示したが、いずれか一方の走査
回路に用いることにより、水平もしくは垂直方向にの
み、走査範囲を限定することができるように構成するこ
とも可能である。
本発明によれば、リセット信号を入力することにより多
段構成のシフトレジスタを瞬時にリセットすることが可
能となる。
を説明するための概念図である。
のタイミングチャートである。
号が図3と異なるタイミングでローレベルとなる場合の
動作を説明するためのタイミングチャートである。
のタイミングチャートである。
のタイミングチャートである。
を用いたXYアドレス型固体撮像装置の構成例を示す図
である。
めの図である。
図である。
Claims (8)
- 【請求項1】 情報を蓄積する容量と、該容量に蓄積し
た情報を伝達するクロックに従って開閉する伝達スイッ
チとからなるシフトレジスタユニットを多段に縦続接続
してなるシフトレジスタにおいて、前記各シフトレジス
タユニットにリセットスイッチを設け、前記容量に蓄積
された情報をリセットするように構成したことを特徴と
するリセット機能付きシフトレジスタ。 - 【請求項2】 前記シフトレジスタユニットを、伝達ス
イッチ機能をもつ第1のクロック型インバータと情報蓄
積容量機能をもつ第2のクロック型インバータとの直列
接続で構成し、前記第1のクロック型インバータの出力
端子にドレイン端子を接続し、第1の電源端子にソース
端子を接続したリセットトランジスタを設け、該リセッ
トトランジスタのゲート端子には、シフトレジスタユニ
ットをリセットしようとするタイミングでリセットトラ
ンジスタをオンさせるパルスを加えるように構成したこ
とを特徴とする請求項1記載のリセット機能付きシフト
レジスタ。 - 【請求項3】 前記シフトレジスタユニットを、伝達ス
イッチ機能をもつ第1のクロック型インバータと情報蓄
積容量機能をもつ第2のクロック型インバータとの直列
接続で構成し、前記第1のクロック型インバータの出力
端子にドレイン端子を接続し、第1の電源端子にソース
端子を接続した第1のリセットトランジスタを設けると
共に、第2のクロック型インバータの出力端子にドレイ
ン端子を接続し、第2の電源端子にソース端子を接続し
た第2のリセットトランジスタを設け、第1及び第2の
リセットトランジスタの各ゲート端子にはシフトレジス
タユニットをリセットしようとするタイミングで各リセ
ットトランジスタをオンさせるパルスを加え、第1のク
ロック型インバータと第2のクロック型インバータの出
力端子を、それぞれ逆の電位にリセットするように構成
したことを特徴とする請求項1記載のリセット機能付き
シフトレジスタ。 - 【請求項4】 クロック型NANDとクロック型インバ
ータの直列接続で構成したシフトレジスタユニットを多
段に縦続接続してなるシフトレジスタにおいて、クロッ
ク型NANDの一方の入力端子は前段のシフトレジスタ
ユニットのクロック型インバータの出力に、他方の入力
端子はリセット信号端子にそれぞれ接続し、リセット信
号にローレベルを入力したときに、シフトレジスタユニ
ットをリセットするように構成したことを特徴とするリ
セット機能付きシフトレジスタ。 - 【請求項5】 クロック型NORとクロック型インバー
タの直列接続で構成したシフトレジスタユニットを多段
に縦続接続してなるシフトレジスタにおいて、クロック
型NORの一方の入力端子は前段のシフトレジスタユニ
ットのクロック型インバータの出力に、他方の入力端子
はリセット信号端子にそれぞれ接続し、リセット信号に
ハイレベルを入力したときに、シフトレジスタユニット
をリセットするように構成したことを特徴とするリセッ
ト機能付きシフトレジスタ。 - 【請求項6】 第1のクロック型NANDと、該第1の
クロック型NANDの出力端子を一方の入力端子に接続
した第2のクロック型NANDとで構成したシフトレジ
スタユニットを多段に縦続接続してなるシフトレジスタ
において、第1のクロック型NANDの一方の入力端子
を前段のシフトレジスタユニットの第2のクロック型N
ANDの出力端子に接続し、第1及び第2のクロック型
NANDの他方の各入力端子には独立した各リセット信
号端子を接続し、前記各リセット信号に選択的にローレ
ベルを加えることにより、リセット後の各シフトレジス
タユニット内の情報の論理を選択できるように構成した
ことを特徴とするリセット機能付きシフトレジスタ。 - 【請求項7】 第1のクロック型NORと、該第1のク
ロック型NORの出力端子を一方の入力端子に接続した
第2のクロック型NORとで構成したシフトレジスタユ
ニットを多段に縦続接続してなるシフトレジスタにおい
て、第1のクロック型NORの一方の入力端子を前段の
シフトレジスタユニットの第2のクロック型NORの出
力端子に接続し、第1及び第2のクロック型NORの他
方の各入力端子には独立した各リセット信号端子を接続
し、前記各リセット信号に選択的にハイレベルを加える
ことにより、リセット後の各シフトレジスタユニット内
の情報の論理を選択できるように構成したことを特徴と
するリセット機能付きシフトレジスタ。 - 【請求項8】 前記請求項1〜7のいずれか1項に記載
のリセット機能付きシフトレジスタを用いて、読み出し
画素を選択するための水平及び垂直走査回路の少なくと
も一方を構成し、前記リセット機能付きシフトレジスタ
をリセットすることにより、受光画素の読み出しを途中
で終了させることができるように構成したXYアドレス
型固体撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5145474A JPH06338198A (ja) | 1993-05-26 | 1993-05-26 | リセット機能付きシフトレジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5145474A JPH06338198A (ja) | 1993-05-26 | 1993-05-26 | リセット機能付きシフトレジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06338198A true JPH06338198A (ja) | 1994-12-06 |
Family
ID=15386090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5145474A Pending JPH06338198A (ja) | 1993-05-26 | 1993-05-26 | リセット機能付きシフトレジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06338198A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7030920B1 (en) | 1999-08-04 | 2006-04-18 | Canon Kabushiki Kaisha | Image pickup apparatus using a selector circuit |
US7564442B2 (en) | 2004-09-02 | 2009-07-21 | Canon Kabushiki Kaisha | Shift register, and solid state image sensor and camera using shift register |
-
1993
- 1993-05-26 JP JP5145474A patent/JPH06338198A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7030920B1 (en) | 1999-08-04 | 2006-04-18 | Canon Kabushiki Kaisha | Image pickup apparatus using a selector circuit |
US7564442B2 (en) | 2004-09-02 | 2009-07-21 | Canon Kabushiki Kaisha | Shift register, and solid state image sensor and camera using shift register |
US8120567B2 (en) | 2004-09-02 | 2012-02-21 | Canon Kabushiki Kaisha | Shift register, and solid state image sensor and camera using shift register |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6339631B1 (en) | Shift register | |
US5909247A (en) | Solid-state image pickup apparatus | |
JPS63228494A (ja) | ダイナミツク型デコ−ダ回路 | |
US6788757B1 (en) | Bi-directional shift-register circuit | |
JPH0378718B2 (ja) | ||
JPH09163244A (ja) | 固体撮像装置 | |
JP3457977B2 (ja) | シフトレジスタ | |
JP2980042B2 (ja) | 走査回路 | |
JP4739451B2 (ja) | 多相パルス発生器 | |
JP3808928B2 (ja) | 固体撮像装置 | |
JPH06338198A (ja) | リセット機能付きシフトレジスタ | |
JP3668305B2 (ja) | 固体撮像装置 | |
JPH07322150A (ja) | 固体撮像装置 | |
JP3479045B2 (ja) | 局所的な出力クロック信号を生成する回路 | |
JPS603714B2 (ja) | 可変長シフトレジスタ | |
JP3791708B2 (ja) | 固体撮像装置 | |
WO1999017296A1 (en) | Analog memory and image processing system | |
JP4707858B2 (ja) | シフトレジスタおよびこれを用いた表示装置、ならびにカメラシステムおよび携帯端末装置 | |
EP0403836B1 (en) | Shiftregister for producing pulses in sequence | |
US4734888A (en) | Circuit arrangement comprising a matrix shaped memory arrangement for variably adjustable time delay of digital signals | |
JP3107212B2 (ja) | 固体撮像素子 | |
JPH09163232A (ja) | 固体撮像装置 | |
JPH08172581A (ja) | ダイナミックシフトレジスタおよびこれを用いた固体撮像装置 | |
JP3463301B2 (ja) | 固体撮像装置及びその駆動方法 | |
JP3723993B2 (ja) | 低速動作保証リードオンリメモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050810 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051018 |