JP3457977B2 - シフトレジスタ - Google Patents
シフトレジスタInfo
- Publication number
- JP3457977B2 JP3457977B2 JP15813193A JP15813193A JP3457977B2 JP 3457977 B2 JP3457977 B2 JP 3457977B2 JP 15813193 A JP15813193 A JP 15813193A JP 15813193 A JP15813193 A JP 15813193A JP 3457977 B2 JP3457977 B2 JP 3457977B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- unit
- storage unit
- scanning
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Shift Register Type Memory (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、シフトレジスタに関
し、特に走査パルス発生回路等に用いられる任意の位置
から走査をさせることの可能なシフトレジスタに関す
る。
し、特に走査パルス発生回路等に用いられる任意の位置
から走査をさせることの可能なシフトレジスタに関す
る。
【０００２】
【従来の技術】従来、固体撮像装置等を駆動するための
走査回路の一つとして、クロック型インバータを直列に
接続したクロック型ＣＭＯＳシフトレジスタを利用した
ものが知られている。かかるシフトレジスタの構成例を
図10に示す。図10において、101 は第１のクロック型イ
ンバータ、102 は第２のクロック型インバータであり、
第１及び第２のクロック型インバータ101 ，102 を直列
に接続してシフトレジスタユニット103 を構成し、多数
のシフトレジスタユニット103 を縦続接続してシフトレ
ジスタを構成している。そして各シフトレジスタユニッ
ト103 では、入力信号φSTをクロックパルスφ1 ，φ2
のタイミングに従って反転し、多段に構成することによ
りシフトレジスタの機能をもたせている。
走査回路の一つとして、クロック型インバータを直列に
接続したクロック型ＣＭＯＳシフトレジスタを利用した
ものが知られている。かかるシフトレジスタの構成例を
図10に示す。図10において、101 は第１のクロック型イ
ンバータ、102 は第２のクロック型インバータであり、
第１及び第２のクロック型インバータ101 ，102 を直列
に接続してシフトレジスタユニット103 を構成し、多数
のシフトレジスタユニット103 を縦続接続してシフトレ
ジスタを構成している。そして各シフトレジスタユニッ
ト103 では、入力信号φSTをクロックパルスφ1 ，φ2
のタイミングに従って反転し、多段に構成することによ
りシフトレジスタの機能をもたせている。
【０００３】このように構成したシフトレジスタにおい
て、任意の位置から走査を開始するには、毎走査毎にシ
フトレジスタにスタートパルスを入力した後、シフトレ
ジスタを高速のクロックで駆動し、所望の位置までシフ
トパルスを転送した後、シフトレジスタを通常のクロッ
クで駆動することにより、実現することができる。
て、任意の位置から走査を開始するには、毎走査毎にシ
フトレジスタにスタートパルスを入力した後、シフトレ
ジスタを高速のクロックで駆動し、所望の位置までシフ
トパルスを転送した後、シフトレジスタを通常のクロッ
クで駆動することにより、実現することができる。
【０００４】
【発明が解決しようとする課題】しかしながら、上記手
段により任意の位置から走査を開始させるには、シフト
レジスタを駆動するためのクロックの制御が繁雑にな
る。またシフトレジスタの段数が多くなると、所望の高
速転送に要する時間も長くなる。更に、段数が増えた分
クロックが駆動すべき負荷も増大するので、消費電力が
大きくなり、発熱するという問題も生じる。
段により任意の位置から走査を開始させるには、シフト
レジスタを駆動するためのクロックの制御が繁雑にな
る。またシフトレジスタの段数が多くなると、所望の高
速転送に要する時間も長くなる。更に、段数が増えた分
クロックが駆動すべき負荷も増大するので、消費電力が
大きくなり、発熱するという問題も生じる。
【０００５】本発明は、従来の任意の位置から走査を開
始させるシフトレジスタにおける上記問題点を解消する
ためになされたもので、高速クロックで駆動することな
く任意の位置から走査を開始させることの可能なシフト
レジスタを提供することを目的とする。
始させるシフトレジスタにおける上記問題点を解消する
ためになされたもので、高速クロックで駆動することな
く任意の位置から走査を開始させることの可能なシフト
レジスタを提供することを目的とする。
【０００６】
【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、固体撮像装置を走査するための
走査回路に用いられる、シフトレジスタユニットを多段
に縦続接続し、クロックにより情報を伝達していくよう
に構成したシフトレジスタにおいて、各シフトレジスタ
ユニットに、各シフトレジスタユニットの出力を記憶す
る記憶部と、シフトレジスタユニットと記憶部の間に配
設した双方向スイッチとを設け、更に、固体撮像装置の
本走査に先立つ先行走査においてシフトレジスタに入力
されるシフトパルスを所望の位置のシフトレジスタユニ
ットまでシフトした後、各シフトレジスタユニットの情
報を記憶部に記憶させるため前記双方向スイッチを駆動
し、且つ固体撮像装置の本走査時に前記記憶部より情報
を各シフトレジスタユニットに転送して所望の位置から
走査を開始させるため前記双方向スイッチを駆動する駆
動手段を備えて構成するものである。
決するため、本発明は、固体撮像装置を走査するための
走査回路に用いられる、シフトレジスタユニットを多段
に縦続接続し、クロックにより情報を伝達していくよう
に構成したシフトレジスタにおいて、各シフトレジスタ
ユニットに、各シフトレジスタユニットの出力を記憶す
る記憶部と、シフトレジスタユニットと記憶部の間に配
設した双方向スイッチとを設け、更に、固体撮像装置の
本走査に先立つ先行走査においてシフトレジスタに入力
されるシフトパルスを所望の位置のシフトレジスタユニ
ットまでシフトした後、各シフトレジスタユニットの情
報を記憶部に記憶させるため前記双方向スイッチを駆動
し、且つ固体撮像装置の本走査時に前記記憶部より情報
を各シフトレジスタユニットに転送して所望の位置から
走査を開始させるため前記双方向スイッチを駆動する駆
動手段を備えて構成するものである。
【０００７】このように構成したシフトレジスタにおい
ては、固体撮像装置の本走査に先立つ先行走査におい
て、走査を開始する所望位置まで入力シフトパルスをシ
フトさせた時点で、駆動手段で双方向スイッチを駆動し
て各シフトレジスタユニットの情報を記憶部に記憶さ
せ、固体撮像装置の本走査時には、同じく駆動手段で双
方向スイッチを駆動して記憶部より情報をシフトレジス
タユニットに転送し、シフトレジスタを駆動して所望位
置より走査を開始することができる。そして、記憶部に
記憶する情報を保持させておくことにより、固体撮像装
置の本走査時における走査範囲が変化しなければ、１回
の先行走査のみで所望位置からの複数回の本走査を行う
ことができる。
ては、固体撮像装置の本走査に先立つ先行走査におい
て、走査を開始する所望位置まで入力シフトパルスをシ
フトさせた時点で、駆動手段で双方向スイッチを駆動し
て各シフトレジスタユニットの情報を記憶部に記憶さ
せ、固体撮像装置の本走査時には、同じく駆動手段で双
方向スイッチを駆動して記憶部より情報をシフトレジス
タユニットに転送し、シフトレジスタを駆動して所望位
置より走査を開始することができる。そして、記憶部に
記憶する情報を保持させておくことにより、固体撮像装
置の本走査時における走査範囲が変化しなければ、１回
の先行走査のみで所望位置からの複数回の本走査を行う
ことができる。
【０００８】
【実施例】次に実施例について説明する。まず本発明の
基本的な実施例を図１に示した概念図に基づいて説明す
る。図１において、１は２個のクロック型インバータを
直列接続してなるシフトレジスタユニット、２は制御信
号ＣＯＮＴにより制御される双方向スイッチ、３は記憶
部、４は前記シフトレジスタユニット１，双方向スイッ
チ２及び記憶部３よりなるシフトレジスタの単位ブロッ
クである。そして、このように構成して単位ブロック４
を複数個縦続接続してシフトレジスタを構成している。
基本的な実施例を図１に示した概念図に基づいて説明す
る。図１において、１は２個のクロック型インバータを
直列接続してなるシフトレジスタユニット、２は制御信
号ＣＯＮＴにより制御される双方向スイッチ、３は記憶
部、４は前記シフトレジスタユニット１，双方向スイッ
チ２及び記憶部３よりなるシフトレジスタの単位ブロッ
クである。そして、このように構成して単位ブロック４
を複数個縦続接続してシフトレジスタを構成している。
【０００９】次に、このように構成したシフトレジスタ
の動作について説明する。このシフトレジスタにおいて
は、実際の本走査に先立って、先行走査において、スタ
ートパルスφSTを入力しクロックφ1 ，φ2 によりシフ
トさせる。そして、本走査で走査を開始する所望位置ま
でスタートパルスφSTがシフトされた時点で、制御信号
ＣＯＮＴにより双方向スイッチ２を閉じ、各シフトレジ
スタユニット１の情報を記憶部３に記憶する。そして、
本走査開始前に、再び制御信号ＣＯＮＴにより双方向ス
イッチ２を閉じ、記憶部３に記憶された情報をシフトレ
ジスタユニット１に転送し、次いでシフトレジスタを駆
動し本走査を行うことにより、所望位置から走査を開始
させることができる。
の動作について説明する。このシフトレジスタにおいて
は、実際の本走査に先立って、先行走査において、スタ
ートパルスφSTを入力しクロックφ1 ，φ2 によりシフ
トさせる。そして、本走査で走査を開始する所望位置ま
でスタートパルスφSTがシフトされた時点で、制御信号
ＣＯＮＴにより双方向スイッチ２を閉じ、各シフトレジ
スタユニット１の情報を記憶部３に記憶する。そして、
本走査開始前に、再び制御信号ＣＯＮＴにより双方向ス
イッチ２を閉じ、記憶部３に記憶された情報をシフトレ
ジスタユニット１に転送し、次いでシフトレジスタを駆
動し本走査を行うことにより、所望位置から走査を開始
させることができる。
【００１０】次に、本発明の具体的な実施例について説
明する。図２は、シフトレジスタユニットとしてクロッ
ク型インバータを直列に接続したものを用いた本発明の
具体的な第１実施例を示す回路構成図である。この実施
例は、シフトレジスタを４段の単位ブロックで構成して
いる場合を示している。図２において、10はシフトレジ
スタの単位ブロックで、該単位ブロック10は、直列接続
された第１のクロック型インバータ12-1と第２のクロッ
ク型インバータ12-2とで構成されたシフトレジスタユニ
ット11と、直列接続された第１の記憶用インバータ16と
第２の記憶用インバータ17とからなる記憶部15と、シフ
トレジスタユニット11の第１のクロック型インバータ12
-1の出力端子と記憶部15の入力端子の間に接続された記
憶用スイッチ13と、記憶部15の出力端子と第１のクロッ
ク型インバータ12-1の出力端子の間に接続された転送用
スイッチ14とで構成されている。
明する。図２は、シフトレジスタユニットとしてクロッ
ク型インバータを直列に接続したものを用いた本発明の
具体的な第１実施例を示す回路構成図である。この実施
例は、シフトレジスタを４段の単位ブロックで構成して
いる場合を示している。図２において、10はシフトレジ
スタの単位ブロックで、該単位ブロック10は、直列接続
された第１のクロック型インバータ12-1と第２のクロッ
ク型インバータ12-2とで構成されたシフトレジスタユニ
ット11と、直列接続された第１の記憶用インバータ16と
第２の記憶用インバータ17とからなる記憶部15と、シフ
トレジスタユニット11の第１のクロック型インバータ12
-1の出力端子と記憶部15の入力端子の間に接続された記
憶用スイッチ13と、記憶部15の出力端子と第１のクロッ
ク型インバータ12-1の出力端子の間に接続された転送用
スイッチ14とで構成されている。
【００１１】そして、記憶用スイッチ13及び転送用スイ
ッチ14は、それぞれＰチャネルＭＯＳトランジスタ及び
ＮチャネルＭＯＳトランジスタからなるアナログスイッ
チで構成されており、記憶用スイッチ13はメモリパルス
φM により開閉され、転送用スイッチ14は転送パルスφ
T により開閉されるようになっている。
ッチ14は、それぞれＰチャネルＭＯＳトランジスタ及び
ＮチャネルＭＯＳトランジスタからなるアナログスイッ
チで構成されており、記憶用スイッチ13はメモリパルス
φM により開閉され、転送用スイッチ14は転送パルスφ
T により開閉されるようになっている。
【００１２】次に、このように構成されたシフトレジス
タの動作を、図３に示したタイミングチャートに基づい
て説明する。まず、本走査に先立つ先行走査において
は、時刻ｔ0 でスタートパルスφSTにハイレベルを入力
し、シフトレジスタ内をクロックφ1 ，φ2 に従ってシ
フトさせる。時刻ｔ1 でメモリパルスφM をハイレベル
として、各シフトレジスタユニット11内の状態を記憶部
15に記憶する。この時、第１，第３及び第４の単位ブロ
ックの記憶部15の入力端のノードＭ1 ，Ｍ3 ，Ｍ4 はハ
イ、第２の単位ブロックの記憶部15の入力端のノードＭ
2 はローを記憶する。その後、時刻ｔ2 において、転送
パルスφT をハイレベルとして記憶部15の情報を各シフ
トレジスタユニット11に転送する。
タの動作を、図３に示したタイミングチャートに基づい
て説明する。まず、本走査に先立つ先行走査において
は、時刻ｔ0 でスタートパルスφSTにハイレベルを入力
し、シフトレジスタ内をクロックφ1 ，φ2 に従ってシ
フトさせる。時刻ｔ1 でメモリパルスφM をハイレベル
として、各シフトレジスタユニット11内の状態を記憶部
15に記憶する。この時、第１，第３及び第４の単位ブロ
ックの記憶部15の入力端のノードＭ1 ，Ｍ3 ，Ｍ4 はハ
イ、第２の単位ブロックの記憶部15の入力端のノードＭ
2 はローを記憶する。その後、時刻ｔ2 において、転送
パルスφT をハイレベルとして記憶部15の情報を各シフ
トレジスタユニット11に転送する。
【００１３】ここで、各シフトレジスタユニットは記憶
部15の情報でリセットされ、時刻ｔ2 以降のシフトレジ
スタの各ノードの出力は、２段目のシフトレジスタユニ
ットから走査を始めたようになる。したがって、時刻ｔ
2 以降が本走査となる。
部15の情報でリセットされ、時刻ｔ2 以降のシフトレジ
スタの各ノードの出力は、２段目のシフトレジスタユニ
ットから走査を始めたようになる。したがって、時刻ｔ
2 以降が本走査となる。
【００１４】この際、メモリパルスφM は、各シフトレ
ジスタユニットの第１のクロック型インバータ12-1の出
力端子であるノードＮ0.5 ，Ｎ1.5 ，Ｎ2.5 ，・・・ の情
報を各記憶部15に記憶させるため、ノードＮ0.5 ，Ｎ
1.5 ，Ｎ2.5 ，・・・ が記憶部15に記憶させたい情報を保
っている間、すなわちクロックφ2 が立ち上がる前に、
立ち下げればよい。また転送パルスφT をハイレベルに
して、各記憶部15の情報を各シフトレジスタユニットに
転送する際には、記憶部15の出力インバータ17と各シフ
トレジスタユニットの第１のクロック型インバータ12-1
の出力ノードが接続されているため、両インバータが同
時にアクティブになり貫通電流が流れることのないよう
に、クロック型インバータがアクティブにならない期
間、すなわち、クロックφ2 の立ち下がりから立ち上が
りの間にハイレベルとする必要がある。
ジスタユニットの第１のクロック型インバータ12-1の出
力端子であるノードＮ0.5 ，Ｎ1.5 ，Ｎ2.5 ，・・・ の情
報を各記憶部15に記憶させるため、ノードＮ0.5 ，Ｎ
1.5 ，Ｎ2.5 ，・・・ が記憶部15に記憶させたい情報を保
っている間、すなわちクロックφ2 が立ち上がる前に、
立ち下げればよい。また転送パルスφT をハイレベルに
して、各記憶部15の情報を各シフトレジスタユニットに
転送する際には、記憶部15の出力インバータ17と各シフ
トレジスタユニットの第１のクロック型インバータ12-1
の出力ノードが接続されているため、両インバータが同
時にアクティブになり貫通電流が流れることのないよう
に、クロック型インバータがアクティブにならない期
間、すなわち、クロックφ2 の立ち下がりから立ち上が
りの間にハイレベルとする必要がある。
【００１５】この実施例においては、記憶部の記憶機能
部分は記憶部を構成しているインバータのゲート等に寄
生する寄生容量である。したがって、この寄生容量に情
報が十分記憶されている間は、本走査の範囲が変わらな
ければ記憶動作のための先行走査を行う必要はない。ま
た、この記憶保持期間を長くするためには、図４の
（Ａ）に示すように記憶用の容量素子20を別個に設ける
ことができる。
部分は記憶部を構成しているインバータのゲート等に寄
生する寄生容量である。したがって、この寄生容量に情
報が十分記憶されている間は、本走査の範囲が変わらな
ければ記憶動作のための先行走査を行う必要はない。ま
た、この記憶保持期間を長くするためには、図４の
（Ａ）に示すように記憶用の容量素子20を別個に設ける
ことができる。
【００１６】また本実施例においては、記憶部をインバ
ータ２段で構成したものを示したが、シフトレジスタユ
ニットの各ノードの情報を保持できるものであれば特に
構成に制限はなく、例えば、図４の（Ｂ）に示すよう
に、通常の容量素子21のみで構成しても構わない。また
図４の（Ｃ）に示すように、記憶部をインバータ１段で
構成することによって、シフトレジスタユニットの情報
を記憶した時と反転した情報を、記憶部からシフトレジ
スタユニットに転送することができる。このように構成
することによって、記憶部の回路を縮小することができ
る。
ータ２段で構成したものを示したが、シフトレジスタユ
ニットの各ノードの情報を保持できるものであれば特に
構成に制限はなく、例えば、図４の（Ｂ）に示すよう
に、通常の容量素子21のみで構成しても構わない。また
図４の（Ｃ）に示すように、記憶部をインバータ１段で
構成することによって、シフトレジスタユニットの情報
を記憶した時と反転した情報を、記憶部からシフトレジ
スタユニットに転送することができる。このように構成
することによって、記憶部の回路を縮小することができ
る。
【００１７】また、本実施例では、シフトレジスタユニ
ットとして、クロック型インバータを直列に接続したも
のを示したが、他の構成のシフトレジスタユニットで構
成したシフトレジスタにも本実施例を適用することがで
き、同様の効果が得られる。
ットとして、クロック型インバータを直列に接続したも
のを示したが、他の構成のシフトレジスタユニットで構
成したシフトレジスタにも本実施例を適用することがで
き、同様の効果が得られる。
【００１８】また、本実施例では、各シフトレジスタユ
ニットに対して記憶部及び記憶用スイッチ並びに転送用
スイッチを設けて構成したものを示したが、数段毎のシ
フトレジスタユニットに記憶部及び記憶用スイッチ並び
に転送用スイッチを設け構成することもでき、この場合
は走査開始位置は記憶部及び記憶用スイッチ並びに転送
用スイッチを設けたシフトレジスタユニット位置に限定
されるが、シフトレジスタ全体の回路規模を小さくする
ことができる。
ニットに対して記憶部及び記憶用スイッチ並びに転送用
スイッチを設けて構成したものを示したが、数段毎のシ
フトレジスタユニットに記憶部及び記憶用スイッチ並び
に転送用スイッチを設け構成することもでき、この場合
は走査開始位置は記憶部及び記憶用スイッチ並びに転送
用スイッチを設けたシフトレジスタユニット位置に限定
されるが、シフトレジスタ全体の回路規模を小さくする
ことができる。
【００１９】上記第１実施例においては、シフトレジス
タの途中から走査を開始できるようにした構成のものを
示したが、走査を途中で止めるためには、シフトレジス
タに入力されるクロックφ1 ，φ2 をハイレベルに固定
して、クロック型インバータ列を通常のインバータ列と
同様にして実現する手段がある。しかし、この手段で
は、シフトレジスタが多段構成の場合、伝搬遅延によ
り、シフトレジスタユニット全段のクリアには相当の時
間が必要となる。例えば、シフトレジスタユニット１段
の伝搬遅延が５ｎｓの場合、1000段のシフトレジスタユ
ニットをクリアするには５μｓ必要となる。
タの途中から走査を開始できるようにした構成のものを
示したが、走査を途中で止めるためには、シフトレジス
タに入力されるクロックφ1 ，φ2 をハイレベルに固定
して、クロック型インバータ列を通常のインバータ列と
同様にして実現する手段がある。しかし、この手段で
は、シフトレジスタが多段構成の場合、伝搬遅延によ
り、シフトレジスタユニット全段のクリアには相当の時
間が必要となる。例えば、シフトレジスタユニット１段
の伝搬遅延が５ｎｓの場合、1000段のシフトレジスタユ
ニットをクリアするには５μｓ必要となる。
【００２０】次に、走査の途中においてシフトレジスタ
の情報のクリアを高速で行うことができるようにした第
２実施例について説明する。第２実施例の具体的な回路
構成を図５に示す。図５において、図２に示した第１実
施例と同一又は対応する構成要素には同一符号を付して
示している。この実施例においては、記憶部15を記憶用
インバータ16と記憶用ＮＡＮＤ30を直列に接続したもの
で構成している。そして、記憶用ＮＡＮＤ30の２つの入
力の中、一方を／ＣＬＲ（ＣＬＲ信号の反転信号）端子
に接続し、／ＣＬＲ信号をハイレベルとすることによっ
て、第１実施例と同様の動作をさせることができる。ま
た、／ＣＬＲ信号をローレベルとして、転送パルスφT
をハイレベルとすると、ノードＮ0.5 ，Ｎ1.5 ，
Ｎ2.5 ，・・・ がハイレベルにリセットされるようになっ
ている。
の情報のクリアを高速で行うことができるようにした第
２実施例について説明する。第２実施例の具体的な回路
構成を図５に示す。図５において、図２に示した第１実
施例と同一又は対応する構成要素には同一符号を付して
示している。この実施例においては、記憶部15を記憶用
インバータ16と記憶用ＮＡＮＤ30を直列に接続したもの
で構成している。そして、記憶用ＮＡＮＤ30の２つの入
力の中、一方を／ＣＬＲ（ＣＬＲ信号の反転信号）端子
に接続し、／ＣＬＲ信号をハイレベルとすることによっ
て、第１実施例と同様の動作をさせることができる。ま
た、／ＣＬＲ信号をローレベルとして、転送パルスφT
をハイレベルとすると、ノードＮ0.5 ，Ｎ1.5 ，
Ｎ2.5 ，・・・ がハイレベルにリセットされるようになっ
ている。
【００２１】次に、このように構成されたシフトレジス
タの動作を、図６に示したタイミングチャートを用いて
説明する。時刻ｔ0 において、スタートパルスφSTにハ
イレベルを入力し、クロックφ1 ，φ2 に従ってシフト
させる。時刻ｔ1 で、メモリパルスφM をハイレベルと
して、時刻ｔ1 での各シフトレジスタユニットの情報を
記憶部15に記憶させる。時刻ｔ2 で、転送パルスφT を
ハイレベルとすることによって、記憶部15に記憶させて
いた情報を各シフトレジスタユニットのノードＮ0.5 ，
Ｎ1.5 ，Ｎ2.5 ，・・・ に転送する。
タの動作を、図６に示したタイミングチャートを用いて
説明する。時刻ｔ0 において、スタートパルスφSTにハ
イレベルを入力し、クロックφ1 ，φ2 に従ってシフト
させる。時刻ｔ1 で、メモリパルスφM をハイレベルと
して、時刻ｔ1 での各シフトレジスタユニットの情報を
記憶部15に記憶させる。時刻ｔ2 で、転送パルスφT を
ハイレベルとすることによって、記憶部15に記憶させて
いた情報を各シフトレジスタユニットのノードＮ0.5 ，
Ｎ1.5 ，Ｎ2.5 ，・・・ に転送する。
【００２２】この場合、時刻ｔ0 からｔ2 までが先行走
査となり、時刻ｔ2 以降が本走査となり、ここでは、２
段目のシフトレジスタユニットから走査が始まったのと
同様の出力を得ることができる。
査となり、時刻ｔ2 以降が本走査となり、ここでは、２
段目のシフトレジスタユニットから走査が始まったのと
同様の出力を得ることができる。
【００２３】本走査開始後、時刻ｔ3 で転送パルスφT
をハイレベル、／ＣＬＲ信号をローレベルとすることに
より、各シフトレジスタユニットのノードＮ0.5 ，Ｎ
1.5 ，Ｎ2.5 ，・・・ がハイレベルにセットされ、走査を
途中で止めることができる。ここで、／ＣＬＲ信号は、
転送パルスφT が立ち下がる瞬間には、ローレベルであ
る必要がある。
をハイレベル、／ＣＬＲ信号をローレベルとすることに
より、各シフトレジスタユニットのノードＮ0.5 ，Ｎ
1.5 ，Ｎ2.5 ，・・・ がハイレベルにセットされ、走査を
途中で止めることができる。ここで、／ＣＬＲ信号は、
転送パルスφT が立ち下がる瞬間には、ローレベルであ
る必要がある。
【００２４】本実施例においては、ノードＮ0.5 ，Ｎ
1.5 ，Ｎ2.5 ，・・・ をハイレベルにリセットする例を示
したが、記憶部15を構成している記憶用ＮＡＮＤをＮＯ
Ｒに変えることにより、ノードＮ0.5 ，Ｎ1.5 ，
Ｎ2.5 ，・・・ をローレベルにリセットすることもでき
る。この場合は、記憶用ＮＯＲの２つの入力の中、一方
をＣＬＲ信号入力端子に接続するように構成する。ま
た、記憶部15を構成している記憶用インバータを省略
し、記憶部15を単一のＮＡＮＤ又はＮＯＲのみで構成す
ることによって、シフトレジスタユニットの情報を記憶
した時と反転した情報を、記憶部からシフトレジスタユ
ニットに転送することができる。なお、この場合も、Ｎ
ＡＮＤ又はＮＯＲの２つの入力の中、一方に／ＣＬＲ又
はＣＬＲ信号を入力する。また、記憶用インバータと記
憶用ＮＡＮＤもしくはＮＯＲの接続の態様は逆になって
も、リセットした後のシフトレジスタユニット内の情報
の論理が反転するだけで、本質的な動作には影響を与え
ない。
1.5 ，Ｎ2.5 ，・・・ をハイレベルにリセットする例を示
したが、記憶部15を構成している記憶用ＮＡＮＤをＮＯ
Ｒに変えることにより、ノードＮ0.5 ，Ｎ1.5 ，
Ｎ2.5 ，・・・ をローレベルにリセットすることもでき
る。この場合は、記憶用ＮＯＲの２つの入力の中、一方
をＣＬＲ信号入力端子に接続するように構成する。ま
た、記憶部15を構成している記憶用インバータを省略
し、記憶部15を単一のＮＡＮＤ又はＮＯＲのみで構成す
ることによって、シフトレジスタユニットの情報を記憶
した時と反転した情報を、記憶部からシフトレジスタユ
ニットに転送することができる。なお、この場合も、Ｎ
ＡＮＤ又はＮＯＲの２つの入力の中、一方に／ＣＬＲ又
はＣＬＲ信号を入力する。また、記憶用インバータと記
憶用ＮＡＮＤもしくはＮＯＲの接続の態様は逆になって
も、リセットした後のシフトレジスタユニット内の情報
の論理が反転するだけで、本質的な動作には影響を与え
ない。
【００２５】次に、本発明に係るシフトレジスタをＸＹ
アドレス型固体撮像装置に応用した場合の構成例を、図
７に基づいて説明する。この構成例は４×４画素をもつ
固体撮像装置を示しており、図７において、41は画素、
42は列方向に配列された画素に共通に接続された垂直選
択線、43は行方向に配列された画素に共通に接続された
水平選択線である。44は、本発明によるシフトレジスタ
を備えていて垂直選択線42を選択し、選択画素の信号を
信号出力端子46に出力する選択スイッチを有する水平走
査回路で、45は本発明によるシフトレジスタを備え水平
選択線43を選択する垂直走査回路である。
アドレス型固体撮像装置に応用した場合の構成例を、図
７に基づいて説明する。この構成例は４×４画素をもつ
固体撮像装置を示しており、図７において、41は画素、
42は列方向に配列された画素に共通に接続された垂直選
択線、43は行方向に配列された画素に共通に接続された
水平選択線である。44は、本発明によるシフトレジスタ
を備えていて垂直選択線42を選択し、選択画素の信号を
信号出力端子46に出力する選択スイッチを有する水平走
査回路で、45は本発明によるシフトレジスタを備え水平
選択線43を選択する垂直走査回路である。
【００２６】このように構成したＸＹアドレス型固体撮
像装置においては、通常の走査では、図８の（Ａ）で斜
線を施した部分、すなわち全画素の情報が信号出力端子
46に現れる。水平走査回路44を構成しているシフトレジ
スタにより、水平方向の２番目の画素から３番目の画素
の信号を読み出し、また垂直走査回路45を構成している
シフトレジスタにより、垂直方向の２番目の画素から３
番目の画素の信号を読み出すことにより、図８の（Ｂ）
に示すように、４×４画素の中、中心の２×２画素の出
力だけを得ることができる。
像装置においては、通常の走査では、図８の（Ａ）で斜
線を施した部分、すなわち全画素の情報が信号出力端子
46に現れる。水平走査回路44を構成しているシフトレジ
スタにより、水平方向の２番目の画素から３番目の画素
の信号を読み出し、また垂直走査回路45を構成している
シフトレジスタにより、垂直方向の２番目の画素から３
番目の画素の信号を読み出すことにより、図８の（Ｂ）
に示すように、４×４画素の中、中心の２×２画素の出
力だけを得ることができる。
【００２７】図７に示した固体撮像装置に用いられる４
段のシフトレジスタユニットからなるシフトレジスタを
用いた水平走査回路の構成例を図９の（Ａ）に示す。図
９の（Ａ）において、50はシフトレジスタ、51は各シフ
トレジスタユニットの出力線、52は各シフトレジスタユ
ニットの出力により開閉される選択スイッチ、53は信号
出力端子、54は列方向に配列された受光画素に共通に接
続された垂直選択線である。
段のシフトレジスタユニットからなるシフトレジスタを
用いた水平走査回路の構成例を図９の（Ａ）に示す。図
９の（Ａ）において、50はシフトレジスタ、51は各シフ
トレジスタユニットの出力線、52は各シフトレジスタユ
ニットの出力により開閉される選択スイッチ、53は信号
出力端子、54は列方向に配列された受光画素に共通に接
続された垂直選択線である。
【００２８】ところで、このように構成された水平走査
回路においては、本走査を開始する位置を決めるための
先行走査においても、出力線51には選択信号が出力され
る。したがって、図９の（Ａ）に示した構成では、この
先行走査においても受光画素からの信号が信号出力端子
53に出力される。本来、映像信号として必要となるの
は、本走査時に出力される信号であるので、この先行走
査時の信号は不必要なものとなる。また、受光画素とし
て破壊読み出しの画素を用いていると、先行走査時に信
号出力端子53に信号を読み出した時点で、映像信号を失
ってしまう。
回路においては、本走査を開始する位置を決めるための
先行走査においても、出力線51には選択信号が出力され
る。したがって、図９の（Ａ）に示した構成では、この
先行走査においても受光画素からの信号が信号出力端子
53に出力される。本来、映像信号として必要となるの
は、本走査時に出力される信号であるので、この先行走
査時の信号は不必要なものとなる。また、受光画素とし
て破壊読み出しの画素を用いていると、先行走査時に信
号出力端子53に信号を読み出した時点で、映像信号を失
ってしまう。
【００２９】図９の（Ｂ）は、上記問題点を解消できる
ようにした構成の水平走査回路の構成例である。この水
平走査回路は、シフトレジスタユニットの出力線51の出
力と制御信号φcontをＡＮＤ55に入力し、ＡＮＤ55の出
力により選択スイッチ52を開閉するように構成するもの
である。このように構成した水平走査回路においては、
先行走査期間は制御信号φcontをローレベルとし、本走
査期間は制御信号φcontをハイレベルとすることによっ
て、本走査時に選択された画素の出力のみ、信号出力端
子53に映像信号として取り出される。
ようにした構成の水平走査回路の構成例である。この水
平走査回路は、シフトレジスタユニットの出力線51の出
力と制御信号φcontをＡＮＤ55に入力し、ＡＮＤ55の出
力により選択スイッチ52を開閉するように構成するもの
である。このように構成した水平走査回路においては、
先行走査期間は制御信号φcontをローレベルとし、本走
査期間は制御信号φcontをハイレベルとすることによっ
て、本走査時に選択された画素の出力のみ、信号出力端
子53に映像信号として取り出される。
【００３０】図９の（Ａ），（Ｂ）においては、水平走
査回路の構成例について説明を行ったが、垂直走査回路
も同様に構成できることはいうまでもない。
査回路の構成例について説明を行ったが、垂直走査回路
も同様に構成できることはいうまでもない。
【００３１】以上のように、本発明に係るシフトレジス
タを用いたＸＹアドレス型固体撮像装置においては、任
意の範囲の画素の信号を読み出すことが可能となる。ま
た上記構成例では、本発明によるシフトレジスタを、水
平及び垂直の両方の走査回路に用いたものを示したが、
いずれか一方の走査回路に用いることにより、水平もし
くは垂直方向にのみ、任意の範囲を読み出すように構成
することも可能である。
タを用いたＸＹアドレス型固体撮像装置においては、任
意の範囲の画素の信号を読み出すことが可能となる。ま
た上記構成例では、本発明によるシフトレジスタを、水
平及び垂直の両方の走査回路に用いたものを示したが、
いずれか一方の走査回路に用いることにより、水平もし
くは垂直方向にのみ、任意の範囲を読み出すように構成
することも可能である。
【００３２】
【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、シフトレジスタを高速クロックで駆動
することなく、任意の位置から走査を開始させることが
できる。また高速でクリアする手段を付加することによ
り、任意の位置で走査を途中で停止させることができ、
これにより、任意の範囲の走査を行わせることが可能と
なる。また、本発明によるシフトレジスタをＸＹアドレ
ス型固体撮像装置の水平及び垂直走査回路に応用するこ
とにより、水平方向，垂直方向とも任意の範囲の映像信
号を取り出すことができ、走査のためのクロックの周波
数を高めることなくフレームレートを高めることができ
る。
本発明によれば、シフトレジスタを高速クロックで駆動
することなく、任意の位置から走査を開始させることが
できる。また高速でクリアする手段を付加することによ
り、任意の位置で走査を途中で停止させることができ、
これにより、任意の範囲の走査を行わせることが可能と
なる。また、本発明によるシフトレジスタをＸＹアドレ
ス型固体撮像装置の水平及び垂直走査回路に応用するこ
とにより、水平方向，垂直方向とも任意の範囲の映像信
号を取り出すことができ、走査のためのクロックの周波
数を高めることなくフレームレートを高めることができ
る。
【図１】本発明に係るシフトレジスタの基本的な実施例
を示す概念図である。
を示す概念図である。
【図２】本発明の第１の具体的な実施例を示す回路構成
図である。
図である。
【図３】図２に示した実施例の動作を説明するためのタ
イミングチャートである。
イミングチャートである。
【図４】図２に示した実施例における記憶部の他の構成
例を示す図である。
例を示す図である。
【図５】本発明の第２の具体的な実施例を示す回路構成
図である。
図である。
【図６】図５に示した実施例の動作を説明するためのタ
イミングチャートである。
イミングチャートである。
【図７】本発明に係るシフトレジスタを用いたＸＹアド
レス型固体撮像装置の構成例を示す図である。
レス型固体撮像装置の構成例を示す図である。
【図８】図７に示した固体撮像装置の動作を説明するた
めの図である。
めの図である。
【図９】図８に示した固体撮像装置の水平走査回路の構
成例を示す図である。
成例を示す図である。
【図10】従来のシフトレジスタの構成例を示す回路構成
図である。
図である。
１ シフトレジスタユニット
２ 双方向スイッチ
３ 記憶部
４ シフトレジスタ単位ブロック
10 シフトレジスタ単位ブロック
11 シフトレジスタユニット
12-1 第１のクロック型インバータ
12-2 第２のクロック型インバータ
13 記憶用スイッチ
14 転送用スイッチ
15 記憶部
16 第１の記憶用インバータ
17 第２の記憶用インバータ
Claims (13)
- 【請求項１】 固体撮像装置を走査するための走査回路
に用いられる、シフトレジスタユニットを多段に縦続接
続し、クロックにより情報を伝達していくように構成し
たシフトレジスタにおいて、各シフトレジスタユニット
に、各シフトレジスタユニットの出力を記憶する記憶部
と、シフトレジスタユニットと記憶部の間に配設した双
方向スイッチとを設け、更に、固体撮像装置の本走査に
先立つ先行走査においてシフトレジスタに入力されるシ
フトパルスを所望の位置のシフトレジスタユニットまで
シフトした後、各シフトレジスタユニットの情報を記憶
部に記憶させるため前記双方向スイッチを駆動し、且つ
固体撮像装置の本走査時に前記記憶部より情報を各シフ
トレジスタユニットに転送して所望の位置から走査を開
始させるため前記双方向スイッチを駆動する駆動手段を
備えていることを特徴とするシフトレジスタ。 - 【請求項２】 固体撮像装置を走査するための走査回路
に用いられる、シフトレジスタユニットを多段に縦続接
続し、クロックにより情報を伝達していくように構成し
たシフトレジスタにおいて、１段以上の間隔をおいたシ
フトレジスタユニット毎に、該シフトレジスタユニット
の出力を記憶する記憶部と、該シフトレジスタユニット
と記憶部の間に配設した双方向スイッチとを設け、更
に、固体撮像装置の本走査に先立つ先行走査においてシ
フトレジスタに入力されるシフトパルスを、前記記憶部
と双方向スイッチとを設けた所望の位置のシフトレジス
タユニットまでシフトした後、前記記憶部と双方向スイ
ッチとを設けた各シフトレジスタユニットの情報を記憶
部に記憶させるため前記双方向スイッチを駆動し、且つ
固体撮像装置の本走査時に前記記憶部より情報を各シフ
トレジスタユニットに転送して走査を開始させるため前
記双方向スイッチを駆動する駆動手段を備えていること
を特徴とするシフトレジスタ。 - 【請求項３】 前記記憶部は、直列接続されたインバー
タ２段で構成されていることを特徴とする請求項１又は
２記載のシフトレジスタ。 - 【請求項４】 前記記憶部は、インバータ１段で構成さ
れていることを特徴とする請求項１又は２記載のシフト
レジスタ。 - 【請求項５】 前記記憶部は、容量素子で構成されてい
ることを特徴とする請求項１又は２記載のシフトレジス
タ。 - 【請求項６】 前記記憶部は、インバータとＮＡＮＤの
直列回路で構成され、該ＮＡＮＤの１つの入力には前記
シフトレジスタユニットの情報をクリアするための信号
が入力されることを特徴する請求項１又は２記載のシフ
トレジスタ。 - 【請求項７】 前記記憶部は、インバータとＮＯＲの直
列回路で構成され、該ＮＯＲの１つの入力には前記シフ
トレジスタユニットの情報をクリアするための信号が入
力されることを特徴する請求項１又は２記載のシフトレ
ジスタ。 - 【請求項８】 前記記憶部は、ＮＡＮＤで構成され、該
ＮＡＮＤの１つの入力には前記シフトレジスタユニット
の情報をクリアするための信号が入力されることを特徴
する請求項１又は２記載のシフトレジスタ。 - 【請求項９】 前記記憶部は、ＮＯＲで構成され、該Ｎ
ＯＲの１つの入力には前記シフトレジスタユニットの情
報をクリアするための信号が入力されることを特徴する
請求項１又は２記載のシフトレジスタ。 - 【請求項１０】 前記双方向スイッチは、アナログスイ
ッチで構成されていることを特徴とする請求項１〜９の
いずれか１項に記載のシフトレジスタ。 - 【請求項１１】 前記双方向スイッチは、シフトレジス
タユニットの情報を記憶部に転送するための記憶用スイ
ッチと、記憶部の情報をシフトレジスタユニットに転送
するための転送用スイッチとで構成されていることを特
徴とする請求項１〜10のいずれか１項に記載のシフトレ
ジスタ。 - 【請求項１２】 ２次元状に光電変換素子を配列した画
素部と、該画素部を選択及び読み出すための水平及び垂
直走査回路とを備えたＸＹアドレス型固体撮像装置にお
いて、前記水平及び垂直走査回路の少なくとも一方を請
求項１〜11のいずれか１項に記載のシフトレジスタを用
いて構成したことを特徴とするＸＹアドレス型固体撮像
装置。 - 【請求項１３】 前記シフトレジスタを用いた走査回路
に、先行走査時に前記シフトレジスタ出力の画素部への
伝達を阻止する制御回路を備えたことを特徴とする請求
項12記載のＸＹアドレス型固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15813193A JP3457977B2 (ja) | 1993-06-04 | 1993-06-04 | シフトレジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15813193A JP3457977B2 (ja) | 1993-06-04 | 1993-06-04 | シフトレジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06350933A JPH06350933A (ja) | 1994-12-22 |
| JP3457977B2 true JP3457977B2 (ja) | 2003-10-20 |
Family
ID=15664962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15813193A Expired - Fee Related JP3457977B2 (ja) | 1993-06-04 | 1993-06-04 | シフトレジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3457977B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3710334B2 (ja) | 1999-08-04 | 2005-10-26 | キヤノン株式会社 | 撮像装置 |
| JP3744285B2 (ja) | 1999-10-29 | 2006-02-08 | 日本電気株式会社 | シフトレジスタ及びその制御方法 |
| JP4503878B2 (ja) | 2001-04-27 | 2010-07-14 | オリンパス株式会社 | 撮像装置及び撮像方法 |
| JP3830474B2 (ja) | 2003-07-16 | 2006-10-04 | オリンパス株式会社 | 固体撮像装置 |
| US7528872B2 (en) | 2003-08-04 | 2009-05-05 | Olympus Corporation | Image apparatus, driving method, and camera |
| US7091967B2 (en) * | 2003-09-01 | 2006-08-15 | Realtek Semiconductor Corp. | Apparatus and method for image frame synchronization |
| JP4504069B2 (ja) | 2004-04-06 | 2010-07-14 | オリンパス株式会社 | 固体撮像装置および読出し領域制御方法 |
| JP2007158741A (ja) | 2005-12-06 | 2007-06-21 | Olympus Corp | 固体撮像装置 |
-
1993
- 1993-06-04 JP JP15813193A patent/JP3457977B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06350933A (ja) | 1994-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2862592B2 (ja) | ディスプレイ装置 | |
| US5909247A (en) | Solid-state image pickup apparatus | |
| JP3353921B2 (ja) | 固体撮像装置 | |
| JP3457977B2 (ja) | シフトレジスタ | |
| US5818526A (en) | Solid state image pickup device having a number of vertical scanning circuit units which is half the number of pixels in the vertical direction | |
| JPH09163244A (ja) | 固体撮像装置 | |
| US6512545B1 (en) | Solid-state image pickup apparatus for reading pixel signals out at a high frame rate | |
| JP4286091B2 (ja) | 固体撮像装置 | |
| JP3808928B2 (ja) | 固体撮像装置 | |
| US7053943B2 (en) | Scanning circuit, and imaging apparatus having the same | |
| JP3668305B2 (ja) | 固体撮像装置 | |
| WO2002102061A1 (fr) | Detecteur d'images | |
| US20040201762A1 (en) | Solid-state imaging apparatus | |
| JP3107212B2 (ja) | 固体撮像素子 | |
| JP3791708B2 (ja) | 固体撮像装置 | |
| JP2007208685A (ja) | シフトレジスタ回路及びこれを用いた固体撮像装置 | |
| JP3830222B2 (ja) | 固体撮像装置及びその駆動方法 | |
| US7466354B2 (en) | Solid-state imaging apparatus | |
| JPH06338198A (ja) | リセット機能付きシフトレジスタ | |
| JP3607730B2 (ja) | 固体撮像装置及びその駆動方法 | |
| US6285016B1 (en) | Scanning circuit for solid-state imaging device | |
| JP3672130B2 (ja) | シフトレジスタ | |
| JP3889825B2 (ja) | 固体撮像装置 | |
| JPH0715673A (ja) | 固体撮像装置 | |
| JP3877349B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030722 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |