JP3457977B2 - シフトレジスタ - Google Patents

シフトレジスタ

Info

Publication number
JP3457977B2
JP3457977B2 JP15813193A JP15813193A JP3457977B2 JP 3457977 B2 JP3457977 B2 JP 3457977B2 JP 15813193 A JP15813193 A JP 15813193A JP 15813193 A JP15813193 A JP 15813193A JP 3457977 B2 JP3457977 B2 JP 3457977B2
Authority
JP
Japan
Prior art keywords
shift register
unit
storage unit
scanning
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15813193A
Other languages
English (en)
Other versions
JPH06350933A (ja
Inventor
哲夫 野本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optic Co Ltd filed Critical Olympus Optic Co Ltd
Priority to JP15813193A priority Critical patent/JP3457977B2/ja
Publication of JPH06350933A publication Critical patent/JPH06350933A/ja
Application granted granted Critical
Publication of JP3457977B2 publication Critical patent/JP3457977B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Shift Register Type Memory (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、シフトレジスタに関
し、特に走査パルス発生回路等に用いられる任意の位置
から走査をさせることの可能なシフトレジスタに関す
る。
【0002】
【従来の技術】従来、固体撮像装置等を駆動するための
走査回路の一つとして、クロック型インバータを直列に
接続したクロック型CMOSシフトレジスタを利用した
ものが知られている。かかるシフトレジスタの構成例を
図10に示す。図10において、101 は第1のクロック型イ
ンバータ、102 は第2のクロック型インバータであり、
第1及び第2のクロック型インバータ101 ,102 を直列
に接続してシフトレジスタユニット103 を構成し、多数
のシフトレジスタユニット103 を縦続接続してシフトレ
ジスタを構成している。そして各シフトレジスタユニッ
ト103 では、入力信号φSTをクロックパルスφ1 ,φ2
のタイミングに従って反転し、多段に構成することによ
りシフトレジスタの機能をもたせている。
【0003】このように構成したシフトレジスタにおい
て、任意の位置から走査を開始するには、毎走査毎にシ
フトレジスタにスタートパルスを入力した後、シフトレ
ジスタを高速のクロックで駆動し、所望の位置までシフ
トパルスを転送した後、シフトレジスタを通常のクロッ
クで駆動することにより、実現することができる。
【0004】
【発明が解決しようとする課題】しかしながら、上記手
段により任意の位置から走査を開始させるには、シフト
レジスタを駆動するためのクロックの制御が繁雑にな
る。またシフトレジスタの段数が多くなると、所望の高
速転送に要する時間も長くなる。更に、段数が増えた分
クロックが駆動すべき負荷も増大するので、消費電力が
大きくなり、発熱するという問題も生じる。
【0005】本発明は、従来の任意の位置から走査を開
始させるシフトレジスタにおける上記問題点を解消する
ためになされたもので、高速クロックで駆動することな
く任意の位置から走査を開始させることの可能なシフト
レジスタを提供することを目的とする。
【0006】
【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、固体撮像装置を走査するための
走査回路に用いられる、シフトレジスタユニットを多段
に縦続接続し、クロックにより情報を伝達していくよう
に構成したシフトレジスタにおいて、各シフトレジスタ
ユニットに、各シフトレジスタユニットの出力を記憶す
る記憶部と、シフトレジスタユニットと記憶部の間に配
設した双方向スイッチとを設け、更に、固体撮像装置の
本走査に先立つ先行走査においてシフトレジスタに入力
されるシフトパルスを所望の位置のシフトレジスタユニ
ットまでシフトした後、各シフトレジスタユニットの情
報を記憶部に記憶させるため前記双方向スイッチを駆動
し、且つ固体撮像装置の本走査時に前記記憶部より情報
を各シフトレジスタユニットに転送して所望の位置から
走査を開始させるため前記双方向スイッチを駆動する駆
動手段を備えて構成するものである。
【0007】このように構成したシフトレジスタにおい
ては、固体撮像装置の本走査に先立つ先行走査におい
て、走査を開始する所望位置まで入力シフトパルスをシ
フトさせた時点で、駆動手段で双方向スイッチを駆動し
て各シフトレジスタユニットの情報を記憶部に記憶さ
せ、固体撮像装置の本走査時には、同じく駆動手段で双
方向スイッチを駆動して記憶部より情報をシフトレジス
タユニットに転送し、シフトレジスタを駆動して所望位
置より走査を開始することができる。そして、記憶部に
記憶する情報を保持させておくことにより、固体撮像装
置の本走査時における走査範囲が変化しなければ、1回
の先行走査のみで所望位置からの複数回の本走査を行う
ことができる。
【0008】
【実施例】次に実施例について説明する。まず本発明の
基本的な実施例を図1に示した概念図に基づいて説明す
る。図1において、1は2個のクロック型インバータを
直列接続してなるシフトレジスタユニット、2は制御信
号CONTにより制御される双方向スイッチ、3は記憶
部、4は前記シフトレジスタユニット1,双方向スイッ
チ2及び記憶部3よりなるシフトレジスタの単位ブロッ
クである。そして、このように構成して単位ブロック4
を複数個縦続接続してシフトレジスタを構成している。
【0009】次に、このように構成したシフトレジスタ
の動作について説明する。このシフトレジスタにおいて
は、実際の本走査に先立って、先行走査において、スタ
ートパルスφSTを入力しクロックφ1 ,φ2 によりシフ
トさせる。そして、本走査で走査を開始する所望位置ま
でスタートパルスφSTがシフトされた時点で、制御信号
CONTにより双方向スイッチ2を閉じ、各シフトレジ
スタユニット1の情報を記憶部3に記憶する。そして、
本走査開始前に、再び制御信号CONTにより双方向ス
イッチ2を閉じ、記憶部3に記憶された情報をシフトレ
ジスタユニット1に転送し、次いでシフトレジスタを駆
動し本走査を行うことにより、所望位置から走査を開始
させることができる。
【0010】次に、本発明の具体的な実施例について説
明する。図2は、シフトレジスタユニットとしてクロッ
ク型インバータを直列に接続したものを用いた本発明の
具体的な第1実施例を示す回路構成図である。この実施
例は、シフトレジスタを4段の単位ブロックで構成して
いる場合を示している。図2において、10はシフトレジ
スタの単位ブロックで、該単位ブロック10は、直列接続
された第1のクロック型インバータ12-1と第2のクロッ
ク型インバータ12-2とで構成されたシフトレジスタユニ
ット11と、直列接続された第1の記憶用インバータ16と
第2の記憶用インバータ17とからなる記憶部15と、シフ
トレジスタユニット11の第1のクロック型インバータ12
-1の出力端子と記憶部15の入力端子の間に接続された記
憶用スイッチ13と、記憶部15の出力端子と第1のクロッ
ク型インバータ12-1の出力端子の間に接続された転送用
スイッチ14とで構成されている。
【0011】そして、記憶用スイッチ13及び転送用スイ
ッチ14は、それぞれPチャネルMOSトランジスタ及び
NチャネルMOSトランジスタからなるアナログスイッ
チで構成されており、記憶用スイッチ13はメモリパルス
φM により開閉され、転送用スイッチ14は転送パルスφ
T により開閉されるようになっている。
【0012】次に、このように構成されたシフトレジス
タの動作を、図3に示したタイミングチャートに基づい
て説明する。まず、本走査に先立つ先行走査において
は、時刻t0 でスタートパルスφSTにハイレベルを入力
し、シフトレジスタ内をクロックφ1 ,φ2 に従ってシ
フトさせる。時刻t1 でメモリパルスφM をハイレベル
として、各シフトレジスタユニット11内の状態を記憶部
15に記憶する。この時、第1,第3及び第4の単位ブロ
ックの記憶部15の入力端のノードM1 ,M3 ,M4 はハ
イ、第2の単位ブロックの記憶部15の入力端のノードM
2 はローを記憶する。その後、時刻t2 において、転送
パルスφT をハイレベルとして記憶部15の情報を各シフ
トレジスタユニット11に転送する。
【0013】ここで、各シフトレジスタユニットは記憶
部15の情報でリセットされ、時刻t2 以降のシフトレジ
スタの各ノードの出力は、2段目のシフトレジスタユニ
ットから走査を始めたようになる。したがって、時刻t
2 以降が本走査となる。
【0014】この際、メモリパルスφM は、各シフトレ
ジスタユニットの第1のクロック型インバータ12-1の出
力端子であるノードN0.5 ,N1.5 ,N2.5 ,・・・ の情
報を各記憶部15に記憶させるため、ノードN0.5 ,N
1.5 ,N2.5 ,・・・ が記憶部15に記憶させたい情報を保
っている間、すなわちクロックφ2 が立ち上がる前に、
立ち下げればよい。また転送パルスφT をハイレベルに
して、各記憶部15の情報を各シフトレジスタユニットに
転送する際には、記憶部15の出力インバータ17と各シフ
トレジスタユニットの第1のクロック型インバータ12-1
の出力ノードが接続されているため、両インバータが同
時にアクティブになり貫通電流が流れることのないよう
に、クロック型インバータがアクティブにならない期
間、すなわち、クロックφ2 の立ち下がりから立ち上が
りの間にハイレベルとする必要がある。
【0015】この実施例においては、記憶部の記憶機能
部分は記憶部を構成しているインバータのゲート等に寄
生する寄生容量である。したがって、この寄生容量に情
報が十分記憶されている間は、本走査の範囲が変わらな
ければ記憶動作のための先行走査を行う必要はない。ま
た、この記憶保持期間を長くするためには、図4の
(A)に示すように記憶用の容量素子20を別個に設ける
ことができる。
【0016】また本実施例においては、記憶部をインバ
ータ2段で構成したものを示したが、シフトレジスタユ
ニットの各ノードの情報を保持できるものであれば特に
構成に制限はなく、例えば、図4の(B)に示すよう
に、通常の容量素子21のみで構成しても構わない。また
図4の(C)に示すように、記憶部をインバータ1段で
構成することによって、シフトレジスタユニットの情報
を記憶した時と反転した情報を、記憶部からシフトレジ
スタユニットに転送することができる。このように構成
することによって、記憶部の回路を縮小することができ
る。
【0017】また、本実施例では、シフトレジスタユニ
ットとして、クロック型インバータを直列に接続したも
のを示したが、他の構成のシフトレジスタユニットで構
成したシフトレジスタにも本実施例を適用することがで
き、同様の効果が得られる。
【0018】また、本実施例では、各シフトレジスタユ
ニットに対して記憶部及び記憶用スイッチ並びに転送用
スイッチを設けて構成したものを示したが、数段毎のシ
フトレジスタユニットに記憶部及び記憶用スイッチ並び
に転送用スイッチを設け構成することもでき、この場合
走査開始位置は記憶部及び記憶用スイッチ並びに転送
用スイッチを設けたシフトレジスタユニット位置に限定
されるが、シフトレジスタ全体の回路規模を小さくする
ことができる。
【0019】上記第1実施例においては、シフトレジス
タの途中から走査を開始できるようにした構成のものを
示したが、走査を途中で止めるためには、シフトレジス
タに入力されるクロックφ1 ,φ2 をハイレベルに固定
して、クロック型インバータ列を通常のインバータ列と
同様にして実現する手段がある。しかし、この手段で
は、シフトレジスタが多段構成の場合、伝搬遅延によ
り、シフトレジスタユニット全段のクリアには相当の時
間が必要となる。例えば、シフトレジスタユニット1段
の伝搬遅延が5nsの場合、1000段のシフトレジスタユ
ニットをクリアするには5μs必要となる。
【0020】次に、走査の途中においてシフトレジスタ
の情報のクリアを高速で行うことができるようにした第
2実施例について説明する。第2実施例の具体的な回路
構成を図5に示す。図5において、図2に示した第1実
施例と同一又は対応する構成要素には同一符号を付して
示している。この実施例においては、記憶部15を記憶用
インバータ16と記憶用NAND30を直列に接続したもの
で構成している。そして、記憶用NAND30の2つの入
力の中、一方を/CLR(CLR信号の反転信号)端子
に接続し、/CLR信号をハイレベルとすることによっ
て、第1実施例と同様の動作をさせることができる。ま
た、/CLR信号をローレベルとして、転送パルスφT
をハイレベルとすると、ノードN0.5 ,N1.5
2.5 ,・・・ がハイレベルにリセットされるようになっ
ている。
【0021】次に、このように構成されたシフトレジス
タの動作を、図6に示したタイミングチャートを用いて
説明する。時刻t0 において、スタートパルスφSTにハ
イレベルを入力し、クロックφ1 ,φ2 に従ってシフト
させる。時刻t1 で、メモリパルスφM をハイレベルと
して、時刻t1 での各シフトレジスタユニットの情報を
記憶部15に記憶させる。時刻t2 で、転送パルスφT
ハイレベルとすることによって、記憶部15に記憶させて
いた情報を各シフトレジスタユニットのノードN0.5
1.5 ,N2.5 ,・・・ に転送する。
【0022】この場合、時刻t0 からt2 までが先行走
査となり、時刻t2 以降が本走査となり、ここでは、2
段目のシフトレジスタユニットから走査が始まったのと
同様の出力を得ることができる。
【0023】本走査開始後、時刻t3 で転送パルスφT
をハイレベル、/CLR信号をローレベルとすることに
より、各シフトレジスタユニットのノードN0.5 ,N
1.5 ,N2.5 ,・・・ がハイレベルにセットされ、走査を
途中で止めることができる。ここで、/CLR信号は、
転送パルスφT が立ち下がる瞬間には、ローレベルであ
る必要がある。
【0024】本実施例においては、ノードN0.5 ,N
1.5 ,N2.5 ,・・・ をハイレベルにリセットする例を示
したが、記憶部15を構成している記憶用NANDをNO
Rに変えることにより、ノードN0.5 ,N1.5
2.5 ,・・・ をローレベルにリセットすることもでき
る。この場合は、記憶用NORの2つの入力の中、一方
をCLR信号入力端子に接続するように構成する。ま
た、記憶部15を構成している記憶用インバータを省略
し、記憶部15を単一のNAND又はNORのみで構成す
ることによって、シフトレジスタユニットの情報を記憶
した時と反転した情報を、記憶部からシフトレジスタユ
ニットに転送することができる。なお、この場合も、N
AND又はNORの2つの入力の中、一方に/CLR又
はCLR信号を入力する。また、記憶用インバータと記
憶用NANDもしくはNORの接続の態様は逆になって
も、リセットした後のシフトレジスタユニット内の情報
の論理が反転するだけで、本質的な動作には影響を与え
ない。
【0025】次に、本発明に係るシフトレジスタをXY
アドレス型固体撮像装置に応用した場合の構成例を、図
7に基づいて説明する。この構成例は4×4画素をもつ
固体撮像装置を示しており、図7において、41は画素、
42は列方向に配列された画素に共通に接続された垂直選
択線、43は行方向に配列された画素に共通に接続された
水平選択線である。44は、本発明によるシフトレジスタ
を備えていて垂直選択線42を選択し、選択画素の信号を
信号出力端子46に出力する選択スイッチを有する水平走
査回路で、45は本発明によるシフトレジスタを備え水平
選択線43を選択する垂直走査回路である。
【0026】このように構成したXYアドレス型固体撮
像装置においては、通常の走査では、図8の(A)で斜
線を施した部分、すなわち全画素の情報が信号出力端子
46に現れる。水平走査回路44を構成しているシフトレジ
スタにより、水平方向の2番目の画素から3番目の画素
の信号を読み出し、また垂直走査回路45を構成している
シフトレジスタにより、垂直方向の2番目の画素から3
番目の画素の信号を読み出すことにより、図8の(B)
に示すように、4×4画素の中、中心の2×2画素の出
力だけを得ることができる。
【0027】図7に示した固体撮像装置に用いられる4
段のシフトレジスタユニットからなるシフトレジスタを
用いた水平走査回路の構成例を図9の(A)に示す。図
9の(A)において、50はシフトレジスタ、51は各シフ
トレジスタユニットの出力線、52は各シフトレジスタユ
ニットの出力により開閉される選択スイッチ、53は信号
出力端子、54は列方向に配列された受光画素に共通に接
続された垂直選択線である。
【0028】ところで、このように構成された水平走査
回路においては、本走査を開始する位置を決めるための
先行走査においても、出力線51には選択信号が出力され
る。したがって、図9の(A)に示した構成では、この
先行走査においても受光画素からの信号が信号出力端子
53に出力される。本来、映像信号として必要となるの
は、本走査時に出力される信号であるので、この先行走
査時の信号は不必要なものとなる。また、受光画素とし
て破壊読み出しの画素を用いていると、先行走査時に信
号出力端子53に信号を読み出した時点で、映像信号を失
ってしまう。
【0029】図9の(B)は、上記問題点を解消できる
ようにした構成の水平走査回路の構成例である。この水
平走査回路は、シフトレジスタユニットの出力線51の出
力と制御信号φcontをAND55に入力し、AND55の出
力により選択スイッチ52を開閉するように構成するもの
である。このように構成した水平走査回路においては、
先行走査期間は制御信号φcontをローレベルとし、本走
査期間は制御信号φcontをハイレベルとすることによっ
て、本走査時に選択された画素の出力のみ、信号出力端
子53に映像信号として取り出される。
【0030】図9の(A),(B)においては、水平走
査回路の構成例について説明を行ったが、垂直走査回路
も同様に構成できることはいうまでもない。
【0031】以上のように、本発明に係るシフトレジス
タを用いたXYアドレス型固体撮像装置においては、任
意の範囲の画素の信号を読み出すことが可能となる。ま
た上記構成例では、本発明によるシフトレジスタを、水
平及び垂直の両方の走査回路に用いたものを示したが、
いずれか一方の走査回路に用いることにより、水平もし
くは垂直方向にのみ、任意の範囲を読み出すように構成
することも可能である。
【0032】
【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、シフトレジスタを高速クロックで駆動
することなく、任意の位置から走査を開始させることが
できる。また高速でクリアする手段を付加することによ
り、任意の位置で走査を途中で停止させることができ、
これにより、任意の範囲の走査を行わせることが可能と
なる。また、本発明によるシフトレジスタをXYアドレ
ス型固体撮像装置の水平及び垂直走査回路に応用するこ
とにより、水平方向,垂直方向とも任意の範囲の映像信
号を取り出すことができ、走査のためのクロックの周波
数を高めることなくフレームレートを高めることができ
る。
【図面の簡単な説明】
【図1】本発明に係るシフトレジスタの基本的な実施例
を示す概念図である。
【図2】本発明の第1の具体的な実施例を示す回路構成
図である。
【図3】図2に示した実施例の動作を説明するためのタ
イミングチャートである。
【図4】図2に示した実施例における記憶部の他の構成
例を示す図である。
【図5】本発明の第2の具体的な実施例を示す回路構成
図である。
【図6】図5に示した実施例の動作を説明するためのタ
イミングチャートである。
【図7】本発明に係るシフトレジスタを用いたXYアド
レス型固体撮像装置の構成例を示す図である。
【図8】図7に示した固体撮像装置の動作を説明するた
めの図である。
【図9】図8に示した固体撮像装置の水平走査回路の構
成例を示す図である。
【図10】従来のシフトレジスタの構成例を示す回路構成
図である。
【符号の説明】
1 シフトレジスタユニット 2 双方向スイッチ 3 記憶部 4 シフトレジスタ単位ブロック 10 シフトレジスタ単位ブロック 11 シフトレジスタユニット 12-1 第1のクロック型インバータ 12-2 第2のクロック型インバータ 13 記憶用スイッチ 14 転送用スイッチ 15 記憶部 16 第1の記憶用インバータ 17 第2の記憶用インバータ

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項1】 固体撮像装置を走査するための走査回路
    に用いられる、シフトレジスタユニットを多段に縦続接
    続し、クロックにより情報を伝達していくように構成し
    たシフトレジスタにおいて、各シフトレジスタユニット
    に、各シフトレジスタユニットの出力を記憶する記憶部
    と、シフトレジスタユニットと記憶部の間に配設した双
    方向スイッチとを設け、更に、固体撮像装置の本走査に
    先立つ先行走査においてシフトレジスタに入力されるシ
    フトパルスを所望の位置のシフトレジスタユニットまで
    シフトした後、各シフトレジスタユニットの情報を記憶
    部に記憶させるため前記双方向スイッチを駆動し、且つ
    固体撮像装置の本走査時に前記記憶部より情報を各シフ
    トレジスタユニットに転送して所望の位置から走査を開
    始させるため前記双方向スイッチを駆動する駆動手段を
    備えていることを特徴とするシフトレジスタ。
  2. 【請求項2】 固体撮像装置を走査するための走査回路
    に用いられる、シフトレジスタユニットを多段に縦続接
    続し、クロックにより情報を伝達していくように構成し
    たシフトレジスタにおいて、1段以上の間隔をおいたシ
    フトレジスタユニットに、該シフトレジスタユニット
    の出力を記憶する記憶部と、シフトレジスタユニット
    と記憶部の間に配設した双方向スイッチとを設け、更
    に、固体撮像装置の本走査に先立つ先行走査においてシ
    フトレジスタに入力されるシフトパルスを、前記記憶部
    と双方向スイッチとを設けた所望の位置のシフトレジス
    タユニットまでシフトした後、前記記憶部と双方向スイ
    ッチとを設けた各シフトレジスタユニットの情報を記憶
    部に記憶させるため前記双方向スイッチを駆動し、且つ
    固体撮像装置の本走査時に前記記憶部より情報を各シフ
    トレジスタユニットに転送して走査を開始させるため前
    記双方向スイッチを駆動する駆動手段を備えていること
    を特徴とするシフトレジスタ。
  3. 【請求項3】 前記記憶部は、直列接続されたインバー
    タ2段で構成されていることを特徴とする請求項1又は
    2記載のシフトレジスタ。
  4. 【請求項4】 前記記憶部は、インバータ1段で構成さ
    れていることを特徴とする請求項1又は2記載のシフト
    レジスタ。
  5. 【請求項5】 前記記憶部は、容量素子で構成されてい
    ることを特徴とする請求項1又は2記載のシフトレジス
    タ。
  6. 【請求項6】 前記記憶部は、インバータとNANDの
    直列回路で構成され、該NANDの1つの入力には前記
    シフトレジスタユニットの情報をクリアするための信号
    が入力されことを特徴する請求項1又は2記載のシフ
    トレジスタ。
  7. 【請求項7】 前記記憶部は、インバータとNORの直
    列回路で構成され、該NORの1つの入力には前記シフ
    トレジスタユニットの情報をクリアするための信号が入
    力されことを特徴する請求項1又は2記載のシフトレ
    ジスタ。
  8. 【請求項8】 前記記憶部は、NANDで構成され、該
    NANDの1つの入力には前記シフトレジスタユニット
    の情報をクリアするための信号が入力されことを特徴
    する請求項1又は2記載のシフトレジスタ。
  9. 【請求項9】 前記記憶部は、NORで構成され、該N
    ORの1つの入力には前記シフトレジスタユニットの情
    報をクリアするための信号が入力されことを特徴する
    請求項1又は2記載のシフトレジスタ。
  10. 【請求項10】 前記双方向スイッチは、アナログスイ
    ッチで構成されていることを特徴とする請求項1〜9の
    いずれか1項に記載のシフトレジスタ。
  11. 【請求項11】 前記双方向スイッチは、シフトレジス
    タユニットの情報を記憶部に転送するための記憶用スイ
    ッチと、記憶部の情報をシフトレジスタユニットに転送
    するための転送用スイッチとで構成されていることを特
    徴とする請求項1〜10のいずれか1項に記載のシフトレ
    ジスタ。
  12. 【請求項12】 2次元状に光電変換素子を配列した画
    素部と、該画素部を選択及び読み出すための水平及び垂
    直走査回路とを備えたXYアドレス型固体撮像装置にお
    いて、前記水平及び垂直走査回路の少なくとも一方を請
    求項1〜11のいずれか1項に記載のシフトレジスタを用
    いて構成したことを特徴とするXYアドレス型固体撮像
    装置。
  13. 【請求項13】 前記シフトレジスタを用いた走査回路
    に、先行走査時に前記シフトレジスタ出力の画素部への
    伝達を阻止する制御回路を備えたことを特徴とする請求
    項12記載のXYアドレス型固体撮像装置。
JP15813193A 1993-06-04 1993-06-04 シフトレジスタ Expired - Fee Related JP3457977B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15813193A JP3457977B2 (ja) 1993-06-04 1993-06-04 シフトレジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15813193A JP3457977B2 (ja) 1993-06-04 1993-06-04 シフトレジスタ

Publications (2)

Publication Number Publication Date
JPH06350933A JPH06350933A (ja) 1994-12-22
JP3457977B2 true JP3457977B2 (ja) 2003-10-20

Family

ID=15664962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15813193A Expired - Fee Related JP3457977B2 (ja) 1993-06-04 1993-06-04 シフトレジスタ

Country Status (1)

Country Link
JP (1) JP3457977B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3710334B2 (ja) 1999-08-04 2005-10-26 キヤノン株式会社 撮像装置
JP3744285B2 (ja) 1999-10-29 2006-02-08 日本電気株式会社 シフトレジスタ及びその制御方法
JP4503878B2 (ja) 2001-04-27 2010-07-14 オリンパス株式会社 撮像装置及び撮像方法
JP3830474B2 (ja) 2003-07-16 2006-10-04 オリンパス株式会社 固体撮像装置
US7528872B2 (en) 2003-08-04 2009-05-05 Olympus Corporation Image apparatus, driving method, and camera
US7091967B2 (en) * 2003-09-01 2006-08-15 Realtek Semiconductor Corp. Apparatus and method for image frame synchronization
JP4504069B2 (ja) 2004-04-06 2010-07-14 オリンパス株式会社 固体撮像装置および読出し領域制御方法
JP2007158741A (ja) 2005-12-06 2007-06-21 Olympus Corp 固体撮像装置

Also Published As

Publication number Publication date
JPH06350933A (ja) 1994-12-22

Similar Documents

Publication Publication Date Title
JP2862592B2 (ja) ディスプレイ装置
US5909247A (en) Solid-state image pickup apparatus
JP3353921B2 (ja) 固体撮像装置
JP3457977B2 (ja) シフトレジスタ
US5818526A (en) Solid state image pickup device having a number of vertical scanning circuit units which is half the number of pixels in the vertical direction
JPH09163244A (ja) 固体撮像装置
US6512545B1 (en) Solid-state image pickup apparatus for reading pixel signals out at a high frame rate
JP4286091B2 (ja) 固体撮像装置
JP3808928B2 (ja) 固体撮像装置
US7053943B2 (en) Scanning circuit, and imaging apparatus having the same
JP3668305B2 (ja) 固体撮像装置
WO2002102061A1 (fr) Detecteur d'images
US20040201762A1 (en) Solid-state imaging apparatus
JP3107212B2 (ja) 固体撮像素子
JP3791708B2 (ja) 固体撮像装置
JP2007208685A (ja) シフトレジスタ回路及びこれを用いた固体撮像装置
JP3830222B2 (ja) 固体撮像装置及びその駆動方法
US7466354B2 (en) Solid-state imaging apparatus
JPH06338198A (ja) リセット機能付きシフトレジスタ
JP3607730B2 (ja) 固体撮像装置及びその駆動方法
US6285016B1 (en) Scanning circuit for solid-state imaging device
JP3672130B2 (ja) シフトレジスタ
JP3889825B2 (ja) 固体撮像装置
JPH0715673A (ja) 固体撮像装置
JP3877349B2 (ja) 固体撮像装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030722

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100801

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees