JP3830222B2 - 固体撮像装置及びその駆動方法 - Google Patents
固体撮像装置及びその駆動方法 Download PDFInfo
- Publication number
- JP3830222B2 JP3830222B2 JP05541997A JP5541997A JP3830222B2 JP 3830222 B2 JP3830222 B2 JP 3830222B2 JP 05541997 A JP05541997 A JP 05541997A JP 5541997 A JP5541997 A JP 5541997A JP 3830222 B2 JP3830222 B2 JP 3830222B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- scan
- scanning
- clock
- position storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 46
- 238000000034 method Methods 0.000 title claims description 20
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000004904 shortening Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 2
- 101710114762 50S ribosomal protein L11, chloroplastic Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、任意領域の受光画素の出力を読み出すことの可能な固体撮像装置に関する。
【０００２】
【従来の技術】
従来、２次元状に配列された複数の画素からなる画素アレイの任意領域の受光画素の読み出し可能なＸＹアドレス型の固体撮像装置としては、例えば、特開平７−４６４８３号に開示されているように、受光画素の出力を時系列的に読み出すための走査手段を構成するシフトレジスタを複数のブロックに分割し、各分割したブロックに対応した領域を読み出す方法が知られている。しかし、この方法は、シフトレジスタの繰り返しの単位は分割したブロックとなり、ブロックとブロックの境界で信号の質が変化する可能性がある。また、固体撮像装置の製造時にあらかじめ設定されたブロック単位での読み出しのため、任意の領域からの信号の読み出しはできない。
【０００３】
上記問題点を解消するための走査回路の構成を、本件出願人が先に特願平７−３３９９３５号において提案した。上記出願において提案した走査回路の構成を図８に示す。図８において、101 は第１のクロック型インバータ101-１と第２のクロック型インバータ101-２を直列に接続したシフトレジスタユニットで、該シフトレジスタユニット101 を多段に縦続接続してシフトレジスタを構成している。102 はアナログスイッチで構成され、クロックφＴＢＡがＨレベルの時に導通する記憶用スイッチ、103 はアナログスイッチで構成され、クロックφＬＤがＨレベルの時に導通する転送用スイッチであり、両スイッチ102 ，103 の一端は第１のクロック型インバータ101-１の出力端に接続されている。104 は第１，第２及び第３のインバータ104-１，104-２及び104-３と、アナログスイッチからなるラッチ用スイッチ104-４とで構成される記憶部で、第１のインバータ104-１の出力端と第２のインバータ104-２及び第３のインバータ104-３の入力端を接続し、第３のインバータ104-３の出力端と第１のインバータ104-１の入力端の間に、ラッチ用スイッチ104-４を設け、第１のインバータ104-１の入力端は記憶用スイッチ102 の他端に、第２のインバータ104-２の出力端は転送用スイッチ103 の他端にそれぞれ接続されている。そして、ラッチ用スイッチ104-４は、クロックφＴＢＢがＬレベルの時に導通するようになっている。
【０００４】
更に、第１のインバータ104-１の入力端と電源ＶＤＤの間には、リセットスイッチ105 が接続されており、クロック／φＲ（φＲの反転クロック）がＬレベルの時に導通するようになっている。また、第２のクロック型インバータ101-２の出力端と電源ＶＳＳの間には、クロックφＣＬで駆動されるクリアスイッチ107 が設けられている。なお、このクリアスイッチについては、特開平６−３３８１９８号公報において更に詳述されている。このように構成された走査回路の単位段は106 で示されており、図８には８段の単位段で構成された走査回路を示しているが、実際の固体撮像装置の走査回路においては、更に多段構成となっている。なお、各スイッチを駆動する各クロックは、制御用クロック発生部より出力されるようになっている。
【０００５】
次に、８段の走査回路単位段のうち、第３，４，５の単位段を選択範囲とする動作について、図９のタイミングチャートをもとに説明する。時刻ｔST1 に、スタートパルスφＳＴを第１単位段のシフトレジスタユニット101 の入力端に入力する。その後、時刻ｔTB1 において、φＴＢＡ，φＴＢＢをクロックφ２のＨレベルに同期してＨレベルとする。これによりラッチ用スイッチ104-４が非導通となり、記憶用スイッチ102 が導通し、各単位段のシフトレジスタユニットの第１のクロック型インバータの出力端であるノードＳＲ0.5 ，ＳＲ1.5 ，ＳＲ2.5 ，ＳＲ3.5 ，ＳＲ4.5 ，ＳＲ5.5 ，ＳＲ6.5 ，ＳＲ7.5 の各情報が、記憶部104 の入力端に伝達される。したがって、第１から第８の単位段の各シフトレジスタユニット101 に対応した各記憶部には、それぞれＨ，Ｈ，Ｌ，Ｈ，Ｈ，Ｈ，Ｈ，Ｈレベルが伝達される。
【０００６】
その後、φＴＢＡ，φＴＢＢがＬレベルとなると、記憶用スイッチ102 が非導通となり、ラッチ用スイッチ104-４が導通し、記憶部104 の入力端と各ノードＳＲ0.5 ，ＳＲ1.5 ，ＳＲ2.5 ，ＳＲ3.5 ，ＳＲ4.5 ，ＳＲ5.5 ，ＳＲ6.5 ，ＳＲ7.5 が切り離され、記憶部104 に入力された情報がラッチされ、新たにノードＳＲ0.5 ，ＳＲ1.5 ，ＳＲ2.5 ，ＳＲ3.5 ，ＳＲ4.5 ，ＳＲ5.5 ，ＳＲ6.5 ，ＳＲ7.5 から記憶部104 の入力端に情報が伝達されない限り、この情報を維持する。これで、走査開始位置の設定動作（先行走査）が完了する。
【０００７】
その後、時刻ｔLD1 において、クロックφ１のＨレベルに同期してクロックφＬＤをＨレベルとすることで、任意の領域に選択信号を出力する本走査が開始する。これにより転送用スイッチ103 が導通し、各シフトレジスタユニット101 に対応した記憶部104 に記憶された情報Ｈ，Ｈ，Ｌ，Ｈ，Ｈ，Ｈ，Ｈ，Ｈレベルが、各単位段の各ノードＳＲ0.5 ，ＳＲ1.5 ，ＳＲ2.5 ，ＳＲ3.5 ，ＳＲ4.5 ，ＳＲ5.5 ，ＳＲ6.5 ，ＳＲ7.5 に伝達される。また、クロックφ１がＨレベルであるので、第１のクロック型インバータ101-１がアクティブとなり、ＳＲ1.0 ，ＳＲ2.0 ，ＳＲ3.0 ，ＳＲ4.0 ，ＳＲ5.0 ，ＳＲ6.0 ，ＳＲ7.0 ，ＳＲ8.0 の各ノードには、それぞれＳＲ0.5 ，ＳＲ1.5 ，ＳＲ2.5 ，ＳＲ3.5 ，ＳＲ4.5 ，ＳＲ5.5 ，ＳＲ6.5 ，ＳＲ7.5 の各ノードの反転信号が伝達される。したがって、時刻ｔLD1 にはノードＳＲ3.0 に選択信号が出力され、以降ノードＳＲ4.0 ，ＳＲ5.0 に伝達される。時刻ｔCL1 で、クロックφ２のＨレベルに同期してクロックφＣＬをＨレベルとする。これにより、クリアスイッチ107 が導通し、各ノードＳＲ1.0 ，ＳＲ2.0 ，ＳＲ3.0 ，ＳＲ4.0 ，ＳＲ5.0 ，ＳＲ6.0 ，ＳＲ7.0 ，ＳＲ8.0 がＬレベルとなり、以降の選択信号の伝達は行われない。以上の動作により、時刻ｔLD1 以降のノードＳＲ3.0 ，ＳＲ4.0 ，ＳＲ5.0 にのみ選択信号が出力される。
【０００８】
そして、時刻ｔTB1 とｔCL1 を適当なタイミングに調整することにより、任意の範囲に選択信号を出力することができる。また、同一範囲の走査を繰り返して行うためには、時刻ｔLD2 において、クロックφ１のＨレベルに同期してクロックφＬＤをＨレベルとする。これにより再び転送用スイッチ103 が導通し、各シフトレジスタユニット101 に対応した記憶部104 に記憶された情報Ｈ，Ｈ，Ｌ，Ｈ，Ｈ，Ｈ，Ｈ，Ｈレベルが、各単位段の各ノードＳＲ0.5 ，ＳＲ1.5 ，ＳＲ2.5 ，ＳＲ3.5 ，ＳＲ4.5 ，ＳＲ5.5 ，ＳＲ6.5 ，ＳＲ7.5 に伝達され、走査を行うことができる。ここで、クロックφＬＤをＨレベルとする時刻は、クロックφＣＬをＨレベルとした後である必要がある。ここで、時刻ｔLD1 と時刻ｔLD2 の最小の間隔は、クロックφ１の４周期分となる。
【０００９】
【発明が解決しようとする課題】
次に、図８に示した先に提案した走査回路の問題点について説明する。図８に示した走査回路においては、クロックφ１の２周期分以上の幅をもった選択信号を、シフトレジスタから出力する場合が生じる。図８に示した構成のシフトレジスタにおいて、クロックφ１の２周期分の幅のシフトパルスを選択信号としてシフト動作をさせる場合の動作を、図10に示すタイミングチャートをもとに説明する。ここでは、各シフトレジスタユニットから出力されるクロックφ１の２周期分の信号を選択信号とする。時刻ｔST11において、クロックφ１の２周期分Ｈレベルを保つスタートパルスφＳＴを、第１の単位段のシフトレジスタユニット101 の入力端に入力する。その後、時刻ｔTB11において、φＴＢＡ，φＴＢＢをクロックφ２のＨレベルに同期してＨレベルとする。これにより、ラッチ用スイッチ104-４が非導通となり、記憶用スイッチ102 が導通し、ノードＳＲ0.5 ，ＳＲ1.5 ，ＳＲ2.5 ，ＳＲ3.5 ，ＳＲ4.5 ，ＳＲ5.5 ，ＳＲ6.5 ，ＳＲ7.5 の各情報が、記憶部104 の入力端に伝達される。したがって、第１の単位段から第８の単位段の各シフトレジスタユニット101 に対応した各記憶部104 には、それぞれＨ，Ｌ，Ｌ，Ｈ，Ｈ，Ｈ，Ｈ，Ｈレベルが伝達される。
【００１０】
その後、φＴＢＡ，φＴＢＢがＬレベルとなると、記憶用スイッチ102 が非導通となり、ラッチ用スイッチ104-４が導通し、記憶部104 の入力端と各ノードＳＲ0.5 ，ＳＲ1.5 ，ＳＲ2.5 ，ＳＲ3.5 ，ＳＲ4.5 ，ＳＲ5.5 ，ＳＲ6.5 ，ＳＲ7.5 が切り離され、記憶部104 に入力された情報がラッチされ、新たにノードＳＲ0.5 ，ＳＲ1.5 ，ＳＲ2.5 ，ＳＲ3.5 ，ＳＲ4.5 ，ＳＲ5.5 ，ＳＲ6.5 ，ＳＲ7.5 から記憶部104 の入力端に情報が伝達されない限り、この情報を維持する。
【００１１】
その後、時刻ｔLD11において、クロックφ１のＨレベルに同期してクロックφＬＤをＨレベルとする。これにより転送用スイッチ103 が導通し、各シフトレジスタユニット101 に対応した記憶部104 に記憶されている情報Ｈ，Ｌ，Ｌ，Ｈ，Ｈ，Ｈ，Ｈ，Ｈレベルが、各単位段の各ノードＳＲ0.5 ，ＳＲ1.5 ，ＳＲ2.5 ，ＳＲ3.5 ，ＳＲ4.5 ，ＳＲ5.5 ，ＳＲ6.5 ，ＳＲ7.5 に伝達される。また、クロックφ１がＨレベルであるので、第１のクロック型インバータ101-１がアクティブとなり、ＳＲ1.0 ，ＳＲ2.0 ，ＳＲ3.0 ，ＳＲ4.0 ，ＳＲ5.0 ，ＳＲ6.0 ，ＳＲ7.0 ，ＳＲ8.0 の各ノードには、それぞれＳＲ0.5 ，ＳＲ1.5 ，ＳＲ2.5 ，ＳＲ3.5 ，ＳＲ4.5 ，ＳＲ5.5 ，ＳＲ6.5 ，ＳＲ7.5 の各ノードの反転信号が伝達される。したがって、時刻ｔLD11よりノードＳＲ3.0 に選択信号が出力され、以降ノードＳＲ4.0 ，ＳＲ5.0 に伝達される。時刻ｔCL11で、クロックφ２のＨレベルに同期してクロックφＣＬをＨレベルとする。これにより、クリアスイッチ107 が導通し、各ノードＳＲ1.0 ，ＳＲ2.0 ，ＳＲ3.0 ，ＳＲ4.0 ，ＳＲ5.0 ，ＳＲ6.0 ，ＳＲ7.0 ，ＳＲ8.0 がＬレベルとなり、以降の選択信号の伝達は行われない。以上の動作により、時刻ｔLD11以降のノードＳＲ3.0 ，ＳＲ4.0 ，ＳＲ5.0 にのみ選択信号が出力される。なお、ノードＳＲ2.0 ，ＳＲ6.0 にもＨレベルが出力されるが、クロックφ１の２周期分の幅をもたないので選択信号とはならない。
【００１２】
ノードＳＲ3.0 ，ＳＲ4.0 ，ＳＲ5.0 に対して選択信号を出力させる走査を繰り返して行うためには、時刻ｔLD12において、クロックφ１のＨレベルに同期してクロックφＬＤをＨレベルとする。これにより再び転送用スイッチ103 が導通し、各シフトレジスタユニット101 に対応した記憶部104 に記憶された情報Ｈ，Ｌ，Ｌ，Ｈ，Ｈ，Ｈ，Ｈ，Ｈレベルが、各単位段の各ノードＳＲ0.5 ，ＳＲ1.5 ，ＳＲ2.5 ，ＳＲ3.5 ，ＳＲ4.5 ，ＳＲ5.5 ，ＳＲ6.5 ，ＳＲ7.5 に伝達され、走査を行うことができる。ここで、ノードＳＲ5.0 にクロックφ１の２周期分の選択信号が出力される前にφＣＬ又はφＬＤをＨレベルとすると、シフトレジスタ全段の出力が変化してしまうため、所望の段数に選択信号を出力することができなくなる。したがって、クロックφＬＤをＨレベルとする時刻は、ノードＳＲ5.0 にクロックφ１の２周期分の選択信号が出力された後に、クロックφＣＬをＨレベルとした後である必要がある。ここでは、時刻ｔLD11と時刻ｔLD12の最小の間隔はクロックφ１の５周期分となる。したがって、図10を用いて説明した動作を垂直走査に適用した場合には、クロックφ１の５周期分が１垂直走査期間に相当し、３単位段のシフトレジスタユニットに選択信号が出力されるので、クロックφ１の３周期が有効垂直走査期間に相当する。したがって、残りのクロックφ１の２周期分が垂直ブランキング期間となる。
【００１３】
ここでは、３単位段のシフトレジスタユニットからクロックφ１の２周期分の幅をもった選択信号を出力する例を示したが、より多段で幅の広い選択信号を出力させるためには、クロックφＬＤをＨレベルとする間隔は、選択信号を出力する段数と選択信号の幅の和に相当するクロックφ１の周期分、離す必要がある。例えば、200 段のシフトレジスタに、クロックφ１の 100周期分の幅をもった選択信号を出力するには、クロックφＬＤのＨレベルの間隔は、クロックφ１の約 300周期分となる。垂直走査に当てはめると、１垂直走査期間はクロックφ１の 300周期分に、有効垂直走査期間はクロックφ１の 200周期分に、垂直ブランキング期間はシフトパルスの幅であるクロックφ１の 100周期分に相当する。ブランキング期間すなわち走査と走査の間の無効期間は、シフトパルスの幅により変化することになる。なお、幅をもった選択信号は、特開平３−１２７５６７号で開示されているような、電子シャッタ動作等において利用される。
【００１４】
本発明は、従来の画素アレイの有効画素領域の一部分の任意の領域から画素信号を読み出すことが可能な固体撮像装置における上記問題点を解消するためになされたもので、シフトレジスタ内を転送されるパルスに幅をもたせた場合においても、連続撮像において無効期間を短縮することが可能な固体撮像装置を提供することを目的とする。請求項毎の目的を述べると、請求項１及び２記載の発明は、画素アレイの有効画素領域の一部分の任意の領域から画素信号を読み出すことが可能なＸＹアドレス型の固体撮像装置において、走査回路を構成するシフトレジスタ内を転送されるパルスに幅をもたせた場合においても、連続撮像において無効期間を短縮することが可能な固体撮像装置及びその駆動方法を提供することを目的とする。請求項３記載の発明は、連続撮像を途切らせることなく読み出し領域の変更が可能な固体撮像装置の駆動方法を提供することを目的とする。請求項４記載の発明は、先行走査期間を短期間に完了させることが可能な固体撮像装置の駆動方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記問題点を解決するため、請求項１記載の発明は、２次元状に配列された複数の画素からなる画素アレイと、該画素アレイの画素信号の読み出しを行うための水平及び垂直走査回路とからなり、前記水平及び垂直走査回路の走査範囲を設定して、前記画素アレイの有効画素領域の一部分の任意領域からの画素信号を読み出す任意画素読み出しを行うようにしたＸＹアドレス型の固体撮像装置において、前記各走査回路を、シフトレジスタユニットを多段に直列に接続しクロックにより情報を伝達していくように構成したシフトレジスタと、任意段のシフトレジスタユニットの情報を記憶する走査開始位置記憶部と、前記シフトレジスタユニットの情報を前記走査開始位置記憶部に記憶させるための走査開始位置記憶用スイッチと、前記走査開始位置記憶部に記憶させた情報を前記シフトレジスタユニットに転送するための走査開始位置転送用スイッチと、任意段のシフトレジスタユニットの情報を記憶する走査停止位置記憶部と、前記シフトレジスタユニットの情報を前記走査停止位置記憶部に記憶させるための走査停止位置記憶用スイッチと、前記走査停止位置記憶部に記憶させた情報を前記シフトレジスタユニットに転送するための走査停止位置転送用スイッチとで構成するものである。
【００１６】
このように構成することにより、画素アレイの有効画素領域の一部分の任意の領域から画素信号を読み出すことが可能な固体撮像装置において、電子シャッタ動作等を行わせるために幅をもつ選択信号を出力させるため、走査回路を構成するシフトレジスタ内を転送されるパルスに幅をもたせた場合においても、連続撮像において無効期間を短縮することが可能となる。
【００１７】
請求項２記載の発明は、請求項１記載の固体撮像装置を駆動するための駆動方法において、前記各走査回路の駆動ステップとして、前記画素アレイの任意領域の走査の開始位置までシフトさせたシフトレジスタの情報を、対応する走査開始位置記憶部に走査開始位置記憶用スイッチを介して記憶させ、続いて任意領域の走査の停止位置までシフトさせたシフトレジスタの情報を、対応する走査停止位置記憶部に走査停止位置記憶用スイッチを介して記憶させる、本走査に先立つ走査範囲設定のための先行走査ステップと、前記先行走査ステップにおいて前記走査開始位置記憶部に記憶させた情報を、走査開始位置転送用スイッチを介してシフトレジスタに転送して前記画素アレイの任意領域の走査を開始し、前記先行走査ステップにおいて前記走査停止位置記憶部に記憶させた情報を、走査停止位置転送用スイッチを介してシフトレジスタに転送して前記画素アレイの任意領域の走査を停止させる本走査ステップとを有することを特徴とするものである。
【００１８】
このように構成することにより、画素アレイの有効画素領域の一部分の任意の領域から画素信号を読み出すことが可能な固体撮像装置において、電子シャッタ動作等を行わせるために幅をもつ選択信号を出力させるため、走査回路を構成するシフトレジスタ内を転送されるパルスに幅をもたせた場合においても、連続撮像において無効期間を短縮することが可能な駆動方法を実現することができる。
【００１９】
請求項３記載の発明は、請求項２記載の固体撮像装置の駆動方法において、前記先行走査を垂直ブランキング期間内に行うことを特徴とするものである。このように駆動することにより、連続撮像を途切らせることなく読み出し領域の変更が可能となる。
【００２０】
請求項４記載の発明は、請求項２又は３記載の固体撮像装置の駆動方法において、前記先行走査におけるシフトレジスタの駆動周波数を、本走査におけるシフトレジスタの駆動周波数より高くすることを特徴とするものである。このように駆動することにより、先行走査期間を短縮することが可能となる。
【００２１】
【発明の実施の形態】
（第１の実施の形態）
本発明においては、２次元状に配列された複数の画素を有している固体撮像素子と該固体撮像素子の画素信号の読み出しを行うための水平及び垂直走査回路とからなり、有効画素領域の一部分の任意領域からの画素信号を読み出す任意画素読み出しを行うようにしたＸＹアドレス型の固体撮像装置において、走査回路を構成する部分が問題となる。したがって、本実施の形態では走査回路部分の構成に着目して説明を行う。
【００２２】
まず、本発明に係る固体撮像装置の第１の実施の形態を、図１に示した走査回路の概念図をもとに説明する。図１において、１−１は奇数段目のシフトレジスタユニットを構成する第１のシフトレジスタユニット、１−２は偶数段目のシフトレジスタユニットを構成する第２のシフトレジスタユニットで、第１のシフトレジスタユニット１−１及び第２のシフトレジスタユニット１−２を多段に交互に直列に接続してシフトレジスタ１を構成している。第１のシフトレジスタユニット１−１は、走査開始位置記憶用スイッチ３を介して走査開始位置記憶部２−１の入力に接続され、走査開始位置記憶部２−１の出力は、走査開始位置転送用スイッチ４を介して第１のシフトレジスタユニット１−１に接続されている。また、第２のシフトレジスタユニット１−２は、走査停止位置記憶用スイッチ５を介して走査停止位置記憶部２−２の入力に接続され、走査停止位置記憶部２−２の出力は、走査停止位置転送用スイッチ６を介して第２のシフトレジスタユニット１−２に接続されている。７はパルス入力端子で、シフトレジスタユニットをシフトさせるパルスを入力する端子である。８は走査回路の構成単位を示していて、ここではシフトレジスタユニット２段分に相当する。なお、図１ではクロック、制御信号並びにそれらの発生回路の図示は省略している。
【００２３】
シフトレジスタユニット１−１，１−２は、外部もしくは内部から供給されるクロックにしたがって、入力パルスを順次次段にシフトさせるものである。走査開始位置記憶部２−１及び走査停止位置記憶部２−２は、それぞれ任意領域走査の開始位置及び停止位置の情報を制御信号にしたがって記憶するもので、走査開始位置記憶用スイッチ３及び走査停止位置記憶用スイッチ５は、シフトレジスタユニット１−１，１−２の情報を制御信号にしたがって、走査開始位置記憶部２−１及び走査停止位置記憶部２−２に伝達するもので、走査開始位置転送用スイッチ４は制御信号及び走査開始位置記憶部２−１に記憶された情報にしたがって、対応するシフトレジスタユニットに選択レベルを転送するものであり、また走査停止位置転送用スイッチ６は制御信号及び走査停止位置記憶部２−２に記憶された情報にしたがって、対応するシフトレジスタユニットの出力を非選択レベルにするものである。ここでは、説明を簡単にするため、シフトレジスタ１を構成するシフトレジスタユニットの段数が８段の場合を示している。
【００２４】
次に、このように構成されている走査回路の基本的な動作について説明する。本発明による走査回路においては、任意の位置からの走査、及び任意の位置での走査の停止を行う任意範囲走査（本走査）を行う前に、走査を開始する位置、及び走査を停止する位置を設定する先行走査が必要になる。本走査に先立つ先行走査において、パルス入力端子７よりシフトレジスタ１に入力されたパルスを、本走査において走査を開始しようとする位置までシフトした後、走査開始位置記憶用スイッチ３を導通させ、シフトレジスタ１の情報を走査開始位置記憶部２−１に記憶する。また、本走査において走査を停止しようとする位置までシフトした後、走査停止位置記憶用スイッチ５を導通させ、シフトレジスタ１の情報を走査停止位置記憶部２−２に記憶する。この操作によって先行走査は完了する。
【００２５】
本走査ににおける走査開始は、先行走査において走査開始位置を記憶している走査開始位置記憶部２−１の出力及び制御信号により走査開始位置転送用スイッチ４が導通し、シフトレジスタ１の所望の位置のシフトレジスタユニット１−１からパルスが供給されることにより行われる。ここで、シフトレジスタ１の出力が変化するシフトレジスタユニットは、先行走査において走査開始位置を記憶した段のみである。また、本走査における走査停止は、先行走査において走査停止位置を記憶している走査停止位置記憶部２−２の出力及び制御信号により走査停止位置転送用スイッチ６が導通し、シフトレジスタ１の所望の位置のシフトレジスタユニット１−２でパルスが消滅することにより行われる。ここでもシフトレジスタ１の出力の変化するシフトレジスタユニットは、先行走査において走査停止位置を記憶した段のみである。したがって、出力が変化させられるシフトレジスタユニット以外のシフトレジスタユニットの情報は、各転送用スイッチの動作においても保存される。
【００２６】
（第２の実施の形態）
次に、第２の実施の形態を、図２に示した走査回路の具体的な構成例に基づいて説明する。図２において、11−３及び11−４はそれぞれ第１及び第２のクロック型インバータであり、直列に接続されて第１のシフトレジスタユニット11−１及び第２のシフトレジスタユニット11−２を構成する。そして第１及び第２のシフトレジスタユニット11−１，11−２を交互に直列に多段（この実施の形態では８段）接続してシフトレジスタ11を構成している。12−１及び12−２は、それぞれ走査開始位置記憶部及び走査停止位置記憶部であり、いずれもラッチ回路により構成されている。そして、走査開始位置記憶部12−１及び走査停止位置記憶部12−２は、それぞれクロックφＴＢ１Ａ及びφＴＢ１ＢがＨレベルの時に、入力される情報を記憶するようになっている。13及び15は、それぞれ走査開始位置記憶用スイッチ及び走査停止位置記憶用スイッチであり、いずれもアナログスイッチにより構成されており、それぞれクロックφＴＢ１Ａ及びφＴＢ１ＢがＨレベルの時に導通するようになっている。14及び16は、走査開始位置転送用スイッチ及び走査停止位置転送用スイッチである。また17はパルス入力端子、18は走査回路の構成単位を示している。
【００２７】
次に、本実施の形態の動作を、図３及び図４に示すタイミングチャートをもとに説明する。本走査における読み出し範囲を指定する先行走査では、図３のタイミングチャートに従って動作が行われる。時刻ｔ0 において、シフトレジスタ11の第１段のシフトレジスタユニット11−１のパルス入力端子17に、入力パルスφＳＴとしてφ１の１周期（１Ｔ）分Ｈレベルを入力する。その後、クロックφ１，φ２に従い順次入力パルスは次段に伝達され、ＳＲ1.0 〜ＳＲ8.0 に示すように各シフトレジスタユニットの各ノードから出力される。ここで、時刻ｔ1 においてクロックφ２のＨレベルの期間に合わせて、クロックφＴＢ１ＡにＨレベルを入力すると、走査開始位置記憶用スイッチ13が導通し、各奇数段のシフトレジスタユニット11−１内の第１のクロック型インバータ11−３の出力ＳＲn.5 （ｎ＝０，２，４，６）が走査開始位置記憶部12−１に記憶される。ここで、３段目のシフトレジスタユニット内の第１のクロック型インバータの出力ＳＲ2.5 はＬレベルで、その他の段のシフトレジスタユニット内の第１のクロック型インバータの出力ＳＲn.5 （ｎ＝０，４，６）はＨレベルであるので、３段目のシフトレジスタユニットに接続される走査開始位置記憶部12−１に記憶される情報はＬレベルとなり、その他の段の走査開始位置記憶部12−１に記憶される情報はＨレベルとなる。
【００２８】
その後、時刻ｔ2 において、クロックφＴＢ１Ｂをクロックφ２のＨレベルの期間に合わせてＨレベルとすると、走査停止位置記憶用スイッチ15が導通し、各偶数段のシフトレジスタユニット11−２内の第１のクロック型インバータ11−３の出力ＳＲn.5 （ｎ＝１，３，５，７）が走査停止位置記憶部12−２に記憶される。ここでは、６段目のシフトレジスタユニット11−２内の第１のクロック型インバータ11−３の出力ＳＲ5.5 はＬレベルで、その他の段のシフトレジスタユニット11−２の第１のクロック型インバータ11−３の出力ＳＲn.5 （ｎ＝１，３，７）はＨレベルであるので、６段目のシフトレジスタユニット11−２に接続される走査停止位置記憶部12−２に記憶される情報はＬレベルとなり、その他の段の走査停止位置記憶部12−２に記憶される情報はＨレベルとなる。これにより、走査開始位置、及び走査停止位置が設定され、先行走査の動作は完了する。しかし、時刻ｔ2 では第５段のシフトレジスタユニットの出力ＳＲ5.0 にＨレベルの情報が残っている。このように、シフトレジスタユニットの出力にＨレベルの情報が残った状態で本走査を行うと、走査開始位置記憶部12−１より入力される情報と先行走査完了時に残った情報の双方がシフトレジスタユニットより出力され、同時に２箇所から選択信号が出力されてしまう。この問題を避けるために、先行走査完了後、時刻ｔ2bまでシフト動作を継続させて、各シフトレジスタユニットの出力ＳＲ1.0 ，ＳＲ2.0 ，・・・・・ＳＲ8.0 をＬとして、初期状態に設定する必要がある。
【００２９】
次に、本走査の動作を図４のタイミングチャートをもとに説明する。先行走査の後に、時刻ｔ3 においてクロックφＩＮにクロックφ１の１周期分Ｈレベルを入力する。また、クロックφＴＢ２にはクロックφ１と同様のクロックを供給する。先行走査において、３段目のシフトレジスタユニット11−１に接続された走査開始位置転送用スイッチ14は導通し、３段目のシフトレジスタユニット11−１の第１のクロック型インバータ11−３の出力ＳＲ2.5 はＶＳＳレベルになる。第１のクロック型インバータ11−３の出力は、クロックφ２がＬレベルの時にはハイインピーダンスであるので、３段目のシフトレジスタユニット11−１の第１のクロック型インバータ11−３の出力ＳＲ2.5 は、時刻ｔ3 のタイミングでＬレベルとなる。更に時刻ｔ3 では、クロックφ１がＨレベルであるので、第２のクロック型インバータ11−４はアクティブとなり、３段目のシフトレジスタユニット11−１の出力ＳＲ3.0 はＨレベル、その他の段のシフトレジスタユニットの出力ＳＲn.0 （ｎ＝１，２，４，５，６，７，８）はＬレベルとなる。
【００３０】
時刻ｔ3 以降はｔ4 まで、クロックφＩＮがＨレベルとなることはないので、走査開始位置記憶部12−１にどのような情報が記憶されていても、走査開始位置転送用スイッチ14が導通することはない。したがって、クロックφＩＮがＨレベルで、クロックφＴＢ２がＨレベルのタイミングで、３段目のシフトレジスタユニット11−１の第１のクロック型インバータ11−３の出力ＳＲ2.5 がＬレベルに操作される以外は、奇数段目のシフトレジスタユニット11−１の第１のクロック型インバータ11−３の出力ＳＲn.5 （ｎ＝０，４，６）のレベルが操作されることはない。その結果、時刻ｔ3 以降はノードＳＲ3.0 ，ＳＲ4.0 ，・・・・・にＨレベルが順次出力される。図３に示した先行走査の結果、６段目のシフトレジスタユニット11−２の走査停止位置記憶部12−２に記憶されている情報はＬレベルで、その他の段の走査停止位置記憶部12−２に記憶されている情報はＨレベルであるので、６段目のシフトレジスタユニット11−２に接続された走査停止位置転送用スイッチ16内の、走査停止位置記憶部12−２に接続されているＰＭＯＳトランジスタが導通する。更にφＴＢ２がＨレベルのタイミングでは、６段目のシフトレジスタユニット11−２に接続された走査停止位置転送用スイッチ16が導通し、６段目のシフトレジスタユニット11−２の第１のクロック型インバータ11−３の出力ＳＲ5.5 がＶＤＤレベルになる。
【００３１】
第１のクロック型インバータ11−３の出力は、クロックφ２がＬレベルの時にはハイインピーダンスであるので、６段目のシフトレジスタユニット11−２の第１のクロック型インバータ11−３の出力ＳＲ5.5 は、φＴＢ２がＨレベルのタイミングで常にＨレベルになる。ここで、時刻ｔ4 以前ではＳＲ5.5 は、φＴＢ２がＨレベルの時にもともとＨレベルであるので、出力が変化することはない。時刻ｔ4 の直前では、ＳＲ5.5 はＬレベルであるので、時刻ｔ4 においてＨレベルに変化する。更に時刻ｔ4 では、クロックφ１がＨレベルであるので、第２のクロック型インバータ11−４はアクティブとなり、６段目のシフトレジスタユニット11−２の出力ＳＲ6.0 はＬレベルとなる。したがって、６段目以降のシフトレジスタユニットにＨレベルが伝達されることはない。
【００３２】
したがって、本走査では第３，４，５段目のシフトレジスタユニットの出力、すなわちノードＳＲ3.0 ，ＳＲ4.0 ，ＳＲ5.0 に選択信号としてのＨレベルが出力される。また、同一範囲の走査を繰り返して行うためには、時刻ｔ4 において、クロックφ１のＨレベルに同期してクロックφＩＮをＨレベルとする。これにより、３段目のシフトレジスタユニット11−１に接続された走査開始位置転送用スイッチ14が導通し、時刻ｔ3 以降と同様の走査を行うことができる。ここでは、ＳＲ3.0 ，ＳＲ4.0 ，ＳＲ5.0 の３段のシフトレジスタユニットから連続して順次選択信号を出力させるために、φＩＮの周期はクロックφ１の３周期としてある。したがって、ブランキング期間に相当する無効期間は零である。φＩＮの周期をクロックφ１の３周期以上とすることも可能である。
【００３３】
以上の本走査の説明では、シフトレジスタ内をシフトされるパルス幅がクロックφ１の１周期分の例を示したが、次に、シフトされるパルスの幅をクロックφ１の２周期分とした場合の動作を、図５に示したタイミングチャートをもとに説明する。この場合の先行走査は、図３に示したものと同一である。３段目のシフトレジスタユニットの走査開始位置記憶部12−１に記憶されている情報はＨレベルであるので、時刻ｔ5 にてクロックφＩＮをＨレベルとすると、図４に示したタイミングチャートと同様に、ノードＳＲ3.0 にＨレベルが出力される。クロックφＩＮはクロックφ１の２周期分Ｈレベルであるので、時刻ｔ6 においてもノードＳＲ3.0 はＨレベルとなる。ノードＳＲ3.0 以降は図４に示した動作と同様に、ＨレベルがノードＳＲ4.0 ，ＳＲ5.0 に伝達されるが、６段目のシフトレジスタユニットの走査停止位置記憶部12−２に記憶されている情報がＬレベルであるので、クロックφＴＢ２がＨレベルのタイミングで、６段目のシフトレジスタユニットの走査停止位置転送用スイッチ16が導通し、ノードＳＲ5.5 がＨレベルとなり、ノードＳＲ6.0 以降Ｈレベルの伝達は行われない。
【００３４】
また、時刻ｔ7 において再びクロックφＩＮはクロックφ１の２周期分Ｈレベルとすると、ノードＳＲ3.0 にＨレベルが現れる。ここで、クロックφＩＮをＨレベルとすることにより、シフトレジスタユニット内の第１のクロック型インバータの出力が変化するのは、３段目のシフトレジスタユニットに対してのみであるので、その他の段のクロック型インバータの出力は、どの様な状態であっても変化することはない。したがって、図５に示すように時刻ｔ7 では、ノードＳＲ5.0 にＨレベルが出力されていても、それを変化させることはなく、３段目以外の段のシフトレジスタユニットは、φＩＮをＨレベルとしたことによる影響を受けることなく、シフトレジスタ動作を継続する。また、走査の停止に伴う動作も６段目のシフトレジスタユニットに対してのみ行われるので、その他の段のシフトレジスタ動作に影響を与えない。
【００３５】
よって、走査の開始及び走査の停止が全く独立に制御できるので、読み出し範囲に指定されたノードに対して、任意の幅の選択信号としてのＨレベルが順次出力され、更に、読み出し範囲内のシフトレジスタユニットの出力にＨレベルが出力されている期間内においても、新たに読み出し開始位置よりＨレベルを出力させることができる。連続する走査においては、φＩＮの周期をクロックφ１の３周期分とすることにより、ＳＲ3.0 ，ＳＲ4.0 ，ＳＲ5.0 の３段に順次クロックφ１の２周期分の選択信号を出力することができる。したがって、φＩＮに幅のあるクロックを入力した場合においても、図４のタイミングチャートに示したφＩＮがクロックφ１の１周期分Ｈレベルとなる場合と同様に、ブランキング期間に相当する無効期間を零とすることができる。
【００３６】
このように構成した走査回路を垂直走査回路に適用することにより、クロックφ１の複数周期分の幅をもつ選択信号を連続して出力することが可能となり、特開平３−１２７５６７号に開示されているような、選択信号の立ち上がりで信号読み出しを、立ち下がりで蓄積電荷のリセットを行わせるような電子シャッタを、任意の範囲を読み出す固体撮像装置においても実現可能となる。
【００３７】
本実施の形態では、シフトレジスタユニット８段で走査回路を構成した例を示したが、シフトレジスタユニットの段数に制限はない。また、第３，４，５段のシフトレジスタユニットから選択信号を出力する例を示したが、先行走査においてφＴＢ１Ａ及びφＴＢ１Ｂを入力するタイミングを調整することにより、任意の範囲のシフトレジスタユニットから選択信号を出力するようにできる。
【００３８】
以上説明したように、シフトレジスタユニットの出力がＨレベルとなる状態を選択状態とすることにより、先行走査において設定した範囲に選択信号を出力することが可能となる。シフトレジスタを構成するシフトレジスタユニットの全ての段の情報を一斉に変化させるのではなく、シフトレジスタの特定のシフトレジスタユニット段からシフトパルスを入力し、特定のシフトレジスタユニット段以降にはシフトパルスを伝達しない構成であるので、シフトパルスに幅をもったものを利用することができる。
【００３９】
また、本実施の形態では、クロック型インバータを２段直列に接続したものをシフトレジスタユニットとして用いる例を示したが、シフトレジスタユニットの構成には制限はなく、この他の構成のダイナミックシフトレジスタやスタティックシフトレジスタを用いても、同様の効果を得ることが可能である。ラッチ回路及びアナログスイッチにおいても、本実施の形態で示した構成のものに限るものではない。また、走査開始位置転送用スイッチ、走査停止位置転送用スイッチの構成は、同様の効果をもつものであれば、本実施の形態に示した構成のものに限らない。
【００４０】
また、本実施の形態では、全ての奇数段のシフトレジスタユニットに走査開始位置記憶用スイッチ、走査開始位置記憶部、走査開始位置転送用スイッチを設け、全ての偶数段のシフトレジスタユニットに走査停止位置記憶用スイッチ、走査停止位置記憶部、走査停止位置転送用スイッチを設けているが、任意の複数の奇数段のシフトレジスタユニット毎に走査開始位置記憶用スイッチ、走査開始位置記憶部、走査開始位置転送用スイッチを設けること、及び任意の複数の偶数段のシフトレジスタユニット毎に走査停止位置記憶用スイッチ、走査停止位置記憶部、走査停止位置転送用スイッチを設けることも可能である。このように構成することにより、走査範囲の設定の任意性が低下するが、走査回路の構成要素を減らすことができるので、チップ面積の縮小が可能となり、歩留まりを向上させることが可能となる。
【００４１】
更に、本実施の形態では、走査開始位置記憶部を奇数段のシフトレジスタユニットに、走査停止位置記憶部を偶数段のシフトレジスタユニットに対応させて設けているが、走査開始位置記憶部を偶数段のシフトレジスタユニットに、走査停止位置記憶部を奇数段のシフトレジスタユニットに対応させることもできる。
【００４２】
（第３の実施の形態）
次に、第３の実施の形態として、第２の実施の形態で示した走査回路を水平及び垂直走査回路に用いた２次元固体撮像装置の例を、図６に示した構成図をもとに説明する。図６において、21は第２の実施の形態で示した走査回路で構成された水平走査回路、22は第２の実施の形態で示した走査回路で構成された垂直走査回路、23は水平走査回路21から出力される選択信号に応じて画素からの信号を信号線に出力するための信号選択回路、24は画素、25は信号出力端子である。本実施の形態では、説明を簡単にするため８×８画素の画素アレイ構成を示し、左上の画素を（１，１）、右上の画素を（８，１）、右下の画素を（８，８）で示している。
【００４３】
次に、このように構成されている２次元固体撮像装置の動作について説明する。第２の実施の形態における図３に示した先行走査を、水平及び垂直走査回路21，22に対して行い、次いで図４に示した本走査を行うことにより、図７のタイミングチャートに示すように、（３，３）、（４，３）、（５，３）、（３，４）、（４，４）、（５，４）、（３，５）、（４，５）、（５，５）の画素からの信号を読み出すことができる。ここでは、水平及び垂直走査回路21，22による走査の範囲を同一にして説明したが、それぞれ別個の範囲の走査をすることが可能であることは明白である。
【００４４】
また、上記実施の形態では、画素アレイを構成する画素数を８×８のものを例として示したが、画素数はこの限りではない。また、ＮＴＳＣ方式等連続画像撮像に必要な画素数よりも多い画素数をもつ固体撮像装置のうち、ＮＴＳＣ方式等に必要な画素数に相当する部分を、任意範囲読み出し方式で読み出そうとする場合、先行走査をブランキング期間に行うことにより、連続する画像信号を途切らせることなく、信号読み出しの範囲の変更を行うことが可能となる。また、撮像領域を狭めてフレームレートをあげる場合にも有効である。この場合、蓄積された入射光情報を垂直ブランキング期間等１フレームのあるタイミングで一括転送して読み出す方式の固体撮像装置においては、全画素領域で１フレームを単位とした同一の蓄積時間となるが、いわゆる線順次リセット方式の固体撮像装置では、読み出し状態にある行を単位にリセット動作を行うため、読み出し範囲を垂直方向に変更した場合に、それまで読み出し範囲外にあった画素行にはリセット動作が行なわれていない場合がある。このような場合には、読み出し範囲変更後の１画面内の蓄積時間が統一されなくなるので、正常な画像が得られなくなる。この場合には、正常な画像を連続して出力するためには、垂直方向に読み出し範囲を変更した場合には、読み出し範囲を変更する直前のフレーム画像をメモリに記憶し、読み出し範囲を変更した直後のフレーム画像として、記憶された情報をメモリから読み出すようにすることにより、連続画像を途切らせることなく読み出し範囲を変更することができる。
【００４５】
また、先行走査におけるシフトレジスタの駆動を、本走査時に比べて高い周波数で行うことにより、先行走査を短時間で終了することが可能となる。特に、垂直走査回路は本走査では低い周波数で駆動されるため、垂直走査回路の先行走査を本走査時より高い周波数で行うことにより、ＮＴＳＣ方式等の垂直ブランキング期間内に先行走査を完了することが可能となり、全く画像をとぎらせることなく、読み出し範囲の変更が可能となる。
【００４６】
【発明の効果】
以上実施の形態に基づいて説明したように、請求項１及び２記載の発明によれば、有効画素領域の一部分の任意の領域から画素信号を読み出すことが可能な固体撮像装置において、電子シャッタ動作等を行わせるために幅をもつ選択信号を出力させるため、走査回路を構成するシフトレジスタ内を転送されるパルスに幅をもたせた場合においても、連続撮像において無効期間を短縮することが可能となる固体撮像装置及びその駆動方法を実現することができる。また請求項３記載の発明によれば、請求項２記載の発明の駆動方法において、連続撮像をとぎらせることなく読み出し領域の変更が可能となり、また請求項４記載の発明によれば、請求項２又は３記載の発明の駆動方法において、先行走査期間を短縮することが可能となる等の効果が得られる。
【図面の簡単な説明】
【図１】本発明に係る固体撮像装置の第１の実施の形態における走査回路部分の構成を示す概念図である。
【図２】本発明の第２の実施の形態における走査回路の具体的な構成を示す回路構成図である。
【図３】図２に示した第２の実施の形態における先行走査動作を説明するためのタイミングチャートである。
【図４】図２に示した第２の実施の形態における本走査動作を説明するためのタイミングチャートである。
【図５】図２に示した第２の実施の形態における本走査動作の他の態様を説明するためのタイミングチャートである。
【図６】本発明の第３の実施の形態を示すブロック構成図である。
【図７】図６に示した第３の実施の形態の動作を説明するためのタイミングチャートである。
【図８】先に提案した固体撮像装置の走査回路部分の構成を示す回路構成図である。
【図９】図８に示した走査回路の動作を説明するためのタイミングチャートである。
【図１０】図８に示した走査回路の問題点を説明するためのタイミングチャートである。
【符号の説明】
１ シフトレジスタ
１−１ 第１のシフトレジスタユニット
１−２ 第２のシフトレジスタユニット
２−１ 走査開始位置記憶部
２−２ 走査停止位置記憶部
３ 走査開始位置記憶用スイッチ
４ 走査開始位置転送用スイッチ
５ 走査停止位置記憶用スイッチ
６ 走査停止位置転送用スイッチ
７ パルス入力端子
８ 走査回路構成単位
11 シフトレジスタ
11−１ 第１のシフトレジスタユニット
11−２ 第２のシフトレジスタユニット
11−３ 第１のクロック型インバータ
11−４ 第２のクロック型インバータ
12−１ 走査開始位置記憶部
12−２ 走査停止位置記憶部
13 走査開始位置記憶用スイッチ
14 走査開始位置転送用スイッチ
15 走査停止位置記憶用スイッチ
16 走査停止位置転送用スイッチ
21 水平走査回路
22 垂直走査回路
23 信号選択回路
24 画素
25 信号出力端子
【発明の属する技術分野】
この発明は、任意領域の受光画素の出力を読み出すことの可能な固体撮像装置に関する。
【０００２】
【従来の技術】
従来、２次元状に配列された複数の画素からなる画素アレイの任意領域の受光画素の読み出し可能なＸＹアドレス型の固体撮像装置としては、例えば、特開平７−４６４８３号に開示されているように、受光画素の出力を時系列的に読み出すための走査手段を構成するシフトレジスタを複数のブロックに分割し、各分割したブロックに対応した領域を読み出す方法が知られている。しかし、この方法は、シフトレジスタの繰り返しの単位は分割したブロックとなり、ブロックとブロックの境界で信号の質が変化する可能性がある。また、固体撮像装置の製造時にあらかじめ設定されたブロック単位での読み出しのため、任意の領域からの信号の読み出しはできない。
【０００３】
上記問題点を解消するための走査回路の構成を、本件出願人が先に特願平７−３３９９３５号において提案した。上記出願において提案した走査回路の構成を図８に示す。図８において、101 は第１のクロック型インバータ101-１と第２のクロック型インバータ101-２を直列に接続したシフトレジスタユニットで、該シフトレジスタユニット101 を多段に縦続接続してシフトレジスタを構成している。102 はアナログスイッチで構成され、クロックφＴＢＡがＨレベルの時に導通する記憶用スイッチ、103 はアナログスイッチで構成され、クロックφＬＤがＨレベルの時に導通する転送用スイッチであり、両スイッチ102 ，103 の一端は第１のクロック型インバータ101-１の出力端に接続されている。104 は第１，第２及び第３のインバータ104-１，104-２及び104-３と、アナログスイッチからなるラッチ用スイッチ104-４とで構成される記憶部で、第１のインバータ104-１の出力端と第２のインバータ104-２及び第３のインバータ104-３の入力端を接続し、第３のインバータ104-３の出力端と第１のインバータ104-１の入力端の間に、ラッチ用スイッチ104-４を設け、第１のインバータ104-１の入力端は記憶用スイッチ102 の他端に、第２のインバータ104-２の出力端は転送用スイッチ103 の他端にそれぞれ接続されている。そして、ラッチ用スイッチ104-４は、クロックφＴＢＢがＬレベルの時に導通するようになっている。
【０００４】
更に、第１のインバータ104-１の入力端と電源ＶＤＤの間には、リセットスイッチ105 が接続されており、クロック／φＲ（φＲの反転クロック）がＬレベルの時に導通するようになっている。また、第２のクロック型インバータ101-２の出力端と電源ＶＳＳの間には、クロックφＣＬで駆動されるクリアスイッチ107 が設けられている。なお、このクリアスイッチについては、特開平６−３３８１９８号公報において更に詳述されている。このように構成された走査回路の単位段は106 で示されており、図８には８段の単位段で構成された走査回路を示しているが、実際の固体撮像装置の走査回路においては、更に多段構成となっている。なお、各スイッチを駆動する各クロックは、制御用クロック発生部より出力されるようになっている。
【０００５】
次に、８段の走査回路単位段のうち、第３，４，５の単位段を選択範囲とする動作について、図９のタイミングチャートをもとに説明する。時刻ｔST1 に、スタートパルスφＳＴを第１単位段のシフトレジスタユニット101 の入力端に入力する。その後、時刻ｔTB1 において、φＴＢＡ，φＴＢＢをクロックφ２のＨレベルに同期してＨレベルとする。これによりラッチ用スイッチ104-４が非導通となり、記憶用スイッチ102 が導通し、各単位段のシフトレジスタユニットの第１のクロック型インバータの出力端であるノードＳＲ0.5 ，ＳＲ1.5 ，ＳＲ2.5 ，ＳＲ3.5 ，ＳＲ4.5 ，ＳＲ5.5 ，ＳＲ6.5 ，ＳＲ7.5 の各情報が、記憶部104 の入力端に伝達される。したがって、第１から第８の単位段の各シフトレジスタユニット101 に対応した各記憶部には、それぞれＨ，Ｈ，Ｌ，Ｈ，Ｈ，Ｈ，Ｈ，Ｈレベルが伝達される。
【０００６】
その後、φＴＢＡ，φＴＢＢがＬレベルとなると、記憶用スイッチ102 が非導通となり、ラッチ用スイッチ104-４が導通し、記憶部104 の入力端と各ノードＳＲ0.5 ，ＳＲ1.5 ，ＳＲ2.5 ，ＳＲ3.5 ，ＳＲ4.5 ，ＳＲ5.5 ，ＳＲ6.5 ，ＳＲ7.5 が切り離され、記憶部104 に入力された情報がラッチされ、新たにノードＳＲ0.5 ，ＳＲ1.5 ，ＳＲ2.5 ，ＳＲ3.5 ，ＳＲ4.5 ，ＳＲ5.5 ，ＳＲ6.5 ，ＳＲ7.5 から記憶部104 の入力端に情報が伝達されない限り、この情報を維持する。これで、走査開始位置の設定動作（先行走査）が完了する。
【０００７】
その後、時刻ｔLD1 において、クロックφ１のＨレベルに同期してクロックφＬＤをＨレベルとすることで、任意の領域に選択信号を出力する本走査が開始する。これにより転送用スイッチ103 が導通し、各シフトレジスタユニット101 に対応した記憶部104 に記憶された情報Ｈ，Ｈ，Ｌ，Ｈ，Ｈ，Ｈ，Ｈ，Ｈレベルが、各単位段の各ノードＳＲ0.5 ，ＳＲ1.5 ，ＳＲ2.5 ，ＳＲ3.5 ，ＳＲ4.5 ，ＳＲ5.5 ，ＳＲ6.5 ，ＳＲ7.5 に伝達される。また、クロックφ１がＨレベルであるので、第１のクロック型インバータ101-１がアクティブとなり、ＳＲ1.0 ，ＳＲ2.0 ，ＳＲ3.0 ，ＳＲ4.0 ，ＳＲ5.0 ，ＳＲ6.0 ，ＳＲ7.0 ，ＳＲ8.0 の各ノードには、それぞれＳＲ0.5 ，ＳＲ1.5 ，ＳＲ2.5 ，ＳＲ3.5 ，ＳＲ4.5 ，ＳＲ5.5 ，ＳＲ6.5 ，ＳＲ7.5 の各ノードの反転信号が伝達される。したがって、時刻ｔLD1 にはノードＳＲ3.0 に選択信号が出力され、以降ノードＳＲ4.0 ，ＳＲ5.0 に伝達される。時刻ｔCL1 で、クロックφ２のＨレベルに同期してクロックφＣＬをＨレベルとする。これにより、クリアスイッチ107 が導通し、各ノードＳＲ1.0 ，ＳＲ2.0 ，ＳＲ3.0 ，ＳＲ4.0 ，ＳＲ5.0 ，ＳＲ6.0 ，ＳＲ7.0 ，ＳＲ8.0 がＬレベルとなり、以降の選択信号の伝達は行われない。以上の動作により、時刻ｔLD1 以降のノードＳＲ3.0 ，ＳＲ4.0 ，ＳＲ5.0 にのみ選択信号が出力される。
【０００８】
そして、時刻ｔTB1 とｔCL1 を適当なタイミングに調整することにより、任意の範囲に選択信号を出力することができる。また、同一範囲の走査を繰り返して行うためには、時刻ｔLD2 において、クロックφ１のＨレベルに同期してクロックφＬＤをＨレベルとする。これにより再び転送用スイッチ103 が導通し、各シフトレジスタユニット101 に対応した記憶部104 に記憶された情報Ｈ，Ｈ，Ｌ，Ｈ，Ｈ，Ｈ，Ｈ，Ｈレベルが、各単位段の各ノードＳＲ0.5 ，ＳＲ1.5 ，ＳＲ2.5 ，ＳＲ3.5 ，ＳＲ4.5 ，ＳＲ5.5 ，ＳＲ6.5 ，ＳＲ7.5 に伝達され、走査を行うことができる。ここで、クロックφＬＤをＨレベルとする時刻は、クロックφＣＬをＨレベルとした後である必要がある。ここで、時刻ｔLD1 と時刻ｔLD2 の最小の間隔は、クロックφ１の４周期分となる。
【０００９】
【発明が解決しようとする課題】
次に、図８に示した先に提案した走査回路の問題点について説明する。図８に示した走査回路においては、クロックφ１の２周期分以上の幅をもった選択信号を、シフトレジスタから出力する場合が生じる。図８に示した構成のシフトレジスタにおいて、クロックφ１の２周期分の幅のシフトパルスを選択信号としてシフト動作をさせる場合の動作を、図10に示すタイミングチャートをもとに説明する。ここでは、各シフトレジスタユニットから出力されるクロックφ１の２周期分の信号を選択信号とする。時刻ｔST11において、クロックφ１の２周期分Ｈレベルを保つスタートパルスφＳＴを、第１の単位段のシフトレジスタユニット101 の入力端に入力する。その後、時刻ｔTB11において、φＴＢＡ，φＴＢＢをクロックφ２のＨレベルに同期してＨレベルとする。これにより、ラッチ用スイッチ104-４が非導通となり、記憶用スイッチ102 が導通し、ノードＳＲ0.5 ，ＳＲ1.5 ，ＳＲ2.5 ，ＳＲ3.5 ，ＳＲ4.5 ，ＳＲ5.5 ，ＳＲ6.5 ，ＳＲ7.5 の各情報が、記憶部104 の入力端に伝達される。したがって、第１の単位段から第８の単位段の各シフトレジスタユニット101 に対応した各記憶部104 には、それぞれＨ，Ｌ，Ｌ，Ｈ，Ｈ，Ｈ，Ｈ，Ｈレベルが伝達される。
【００１０】
その後、φＴＢＡ，φＴＢＢがＬレベルとなると、記憶用スイッチ102 が非導通となり、ラッチ用スイッチ104-４が導通し、記憶部104 の入力端と各ノードＳＲ0.5 ，ＳＲ1.5 ，ＳＲ2.5 ，ＳＲ3.5 ，ＳＲ4.5 ，ＳＲ5.5 ，ＳＲ6.5 ，ＳＲ7.5 が切り離され、記憶部104 に入力された情報がラッチされ、新たにノードＳＲ0.5 ，ＳＲ1.5 ，ＳＲ2.5 ，ＳＲ3.5 ，ＳＲ4.5 ，ＳＲ5.5 ，ＳＲ6.5 ，ＳＲ7.5 から記憶部104 の入力端に情報が伝達されない限り、この情報を維持する。
【００１１】
その後、時刻ｔLD11において、クロックφ１のＨレベルに同期してクロックφＬＤをＨレベルとする。これにより転送用スイッチ103 が導通し、各シフトレジスタユニット101 に対応した記憶部104 に記憶されている情報Ｈ，Ｌ，Ｌ，Ｈ，Ｈ，Ｈ，Ｈ，Ｈレベルが、各単位段の各ノードＳＲ0.5 ，ＳＲ1.5 ，ＳＲ2.5 ，ＳＲ3.5 ，ＳＲ4.5 ，ＳＲ5.5 ，ＳＲ6.5 ，ＳＲ7.5 に伝達される。また、クロックφ１がＨレベルであるので、第１のクロック型インバータ101-１がアクティブとなり、ＳＲ1.0 ，ＳＲ2.0 ，ＳＲ3.0 ，ＳＲ4.0 ，ＳＲ5.0 ，ＳＲ6.0 ，ＳＲ7.0 ，ＳＲ8.0 の各ノードには、それぞれＳＲ0.5 ，ＳＲ1.5 ，ＳＲ2.5 ，ＳＲ3.5 ，ＳＲ4.5 ，ＳＲ5.5 ，ＳＲ6.5 ，ＳＲ7.5 の各ノードの反転信号が伝達される。したがって、時刻ｔLD11よりノードＳＲ3.0 に選択信号が出力され、以降ノードＳＲ4.0 ，ＳＲ5.0 に伝達される。時刻ｔCL11で、クロックφ２のＨレベルに同期してクロックφＣＬをＨレベルとする。これにより、クリアスイッチ107 が導通し、各ノードＳＲ1.0 ，ＳＲ2.0 ，ＳＲ3.0 ，ＳＲ4.0 ，ＳＲ5.0 ，ＳＲ6.0 ，ＳＲ7.0 ，ＳＲ8.0 がＬレベルとなり、以降の選択信号の伝達は行われない。以上の動作により、時刻ｔLD11以降のノードＳＲ3.0 ，ＳＲ4.0 ，ＳＲ5.0 にのみ選択信号が出力される。なお、ノードＳＲ2.0 ，ＳＲ6.0 にもＨレベルが出力されるが、クロックφ１の２周期分の幅をもたないので選択信号とはならない。
【００１２】
ノードＳＲ3.0 ，ＳＲ4.0 ，ＳＲ5.0 に対して選択信号を出力させる走査を繰り返して行うためには、時刻ｔLD12において、クロックφ１のＨレベルに同期してクロックφＬＤをＨレベルとする。これにより再び転送用スイッチ103 が導通し、各シフトレジスタユニット101 に対応した記憶部104 に記憶された情報Ｈ，Ｌ，Ｌ，Ｈ，Ｈ，Ｈ，Ｈ，Ｈレベルが、各単位段の各ノードＳＲ0.5 ，ＳＲ1.5 ，ＳＲ2.5 ，ＳＲ3.5 ，ＳＲ4.5 ，ＳＲ5.5 ，ＳＲ6.5 ，ＳＲ7.5 に伝達され、走査を行うことができる。ここで、ノードＳＲ5.0 にクロックφ１の２周期分の選択信号が出力される前にφＣＬ又はφＬＤをＨレベルとすると、シフトレジスタ全段の出力が変化してしまうため、所望の段数に選択信号を出力することができなくなる。したがって、クロックφＬＤをＨレベルとする時刻は、ノードＳＲ5.0 にクロックφ１の２周期分の選択信号が出力された後に、クロックφＣＬをＨレベルとした後である必要がある。ここでは、時刻ｔLD11と時刻ｔLD12の最小の間隔はクロックφ１の５周期分となる。したがって、図10を用いて説明した動作を垂直走査に適用した場合には、クロックφ１の５周期分が１垂直走査期間に相当し、３単位段のシフトレジスタユニットに選択信号が出力されるので、クロックφ１の３周期が有効垂直走査期間に相当する。したがって、残りのクロックφ１の２周期分が垂直ブランキング期間となる。
【００１３】
ここでは、３単位段のシフトレジスタユニットからクロックφ１の２周期分の幅をもった選択信号を出力する例を示したが、より多段で幅の広い選択信号を出力させるためには、クロックφＬＤをＨレベルとする間隔は、選択信号を出力する段数と選択信号の幅の和に相当するクロックφ１の周期分、離す必要がある。例えば、200 段のシフトレジスタに、クロックφ１の 100周期分の幅をもった選択信号を出力するには、クロックφＬＤのＨレベルの間隔は、クロックφ１の約 300周期分となる。垂直走査に当てはめると、１垂直走査期間はクロックφ１の 300周期分に、有効垂直走査期間はクロックφ１の 200周期分に、垂直ブランキング期間はシフトパルスの幅であるクロックφ１の 100周期分に相当する。ブランキング期間すなわち走査と走査の間の無効期間は、シフトパルスの幅により変化することになる。なお、幅をもった選択信号は、特開平３−１２７５６７号で開示されているような、電子シャッタ動作等において利用される。
【００１４】
本発明は、従来の画素アレイの有効画素領域の一部分の任意の領域から画素信号を読み出すことが可能な固体撮像装置における上記問題点を解消するためになされたもので、シフトレジスタ内を転送されるパルスに幅をもたせた場合においても、連続撮像において無効期間を短縮することが可能な固体撮像装置を提供することを目的とする。請求項毎の目的を述べると、請求項１及び２記載の発明は、画素アレイの有効画素領域の一部分の任意の領域から画素信号を読み出すことが可能なＸＹアドレス型の固体撮像装置において、走査回路を構成するシフトレジスタ内を転送されるパルスに幅をもたせた場合においても、連続撮像において無効期間を短縮することが可能な固体撮像装置及びその駆動方法を提供することを目的とする。請求項３記載の発明は、連続撮像を途切らせることなく読み出し領域の変更が可能な固体撮像装置の駆動方法を提供することを目的とする。請求項４記載の発明は、先行走査期間を短期間に完了させることが可能な固体撮像装置の駆動方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記問題点を解決するため、請求項１記載の発明は、２次元状に配列された複数の画素からなる画素アレイと、該画素アレイの画素信号の読み出しを行うための水平及び垂直走査回路とからなり、前記水平及び垂直走査回路の走査範囲を設定して、前記画素アレイの有効画素領域の一部分の任意領域からの画素信号を読み出す任意画素読み出しを行うようにしたＸＹアドレス型の固体撮像装置において、前記各走査回路を、シフトレジスタユニットを多段に直列に接続しクロックにより情報を伝達していくように構成したシフトレジスタと、任意段のシフトレジスタユニットの情報を記憶する走査開始位置記憶部と、前記シフトレジスタユニットの情報を前記走査開始位置記憶部に記憶させるための走査開始位置記憶用スイッチと、前記走査開始位置記憶部に記憶させた情報を前記シフトレジスタユニットに転送するための走査開始位置転送用スイッチと、任意段のシフトレジスタユニットの情報を記憶する走査停止位置記憶部と、前記シフトレジスタユニットの情報を前記走査停止位置記憶部に記憶させるための走査停止位置記憶用スイッチと、前記走査停止位置記憶部に記憶させた情報を前記シフトレジスタユニットに転送するための走査停止位置転送用スイッチとで構成するものである。
【００１６】
このように構成することにより、画素アレイの有効画素領域の一部分の任意の領域から画素信号を読み出すことが可能な固体撮像装置において、電子シャッタ動作等を行わせるために幅をもつ選択信号を出力させるため、走査回路を構成するシフトレジスタ内を転送されるパルスに幅をもたせた場合においても、連続撮像において無効期間を短縮することが可能となる。
【００１７】
請求項２記載の発明は、請求項１記載の固体撮像装置を駆動するための駆動方法において、前記各走査回路の駆動ステップとして、前記画素アレイの任意領域の走査の開始位置までシフトさせたシフトレジスタの情報を、対応する走査開始位置記憶部に走査開始位置記憶用スイッチを介して記憶させ、続いて任意領域の走査の停止位置までシフトさせたシフトレジスタの情報を、対応する走査停止位置記憶部に走査停止位置記憶用スイッチを介して記憶させる、本走査に先立つ走査範囲設定のための先行走査ステップと、前記先行走査ステップにおいて前記走査開始位置記憶部に記憶させた情報を、走査開始位置転送用スイッチを介してシフトレジスタに転送して前記画素アレイの任意領域の走査を開始し、前記先行走査ステップにおいて前記走査停止位置記憶部に記憶させた情報を、走査停止位置転送用スイッチを介してシフトレジスタに転送して前記画素アレイの任意領域の走査を停止させる本走査ステップとを有することを特徴とするものである。
【００１８】
このように構成することにより、画素アレイの有効画素領域の一部分の任意の領域から画素信号を読み出すことが可能な固体撮像装置において、電子シャッタ動作等を行わせるために幅をもつ選択信号を出力させるため、走査回路を構成するシフトレジスタ内を転送されるパルスに幅をもたせた場合においても、連続撮像において無効期間を短縮することが可能な駆動方法を実現することができる。
【００１９】
請求項３記載の発明は、請求項２記載の固体撮像装置の駆動方法において、前記先行走査を垂直ブランキング期間内に行うことを特徴とするものである。このように駆動することにより、連続撮像を途切らせることなく読み出し領域の変更が可能となる。
【００２０】
請求項４記載の発明は、請求項２又は３記載の固体撮像装置の駆動方法において、前記先行走査におけるシフトレジスタの駆動周波数を、本走査におけるシフトレジスタの駆動周波数より高くすることを特徴とするものである。このように駆動することにより、先行走査期間を短縮することが可能となる。
【００２１】
【発明の実施の形態】
（第１の実施の形態）
本発明においては、２次元状に配列された複数の画素を有している固体撮像素子と該固体撮像素子の画素信号の読み出しを行うための水平及び垂直走査回路とからなり、有効画素領域の一部分の任意領域からの画素信号を読み出す任意画素読み出しを行うようにしたＸＹアドレス型の固体撮像装置において、走査回路を構成する部分が問題となる。したがって、本実施の形態では走査回路部分の構成に着目して説明を行う。
【００２２】
まず、本発明に係る固体撮像装置の第１の実施の形態を、図１に示した走査回路の概念図をもとに説明する。図１において、１−１は奇数段目のシフトレジスタユニットを構成する第１のシフトレジスタユニット、１−２は偶数段目のシフトレジスタユニットを構成する第２のシフトレジスタユニットで、第１のシフトレジスタユニット１−１及び第２のシフトレジスタユニット１−２を多段に交互に直列に接続してシフトレジスタ１を構成している。第１のシフトレジスタユニット１−１は、走査開始位置記憶用スイッチ３を介して走査開始位置記憶部２−１の入力に接続され、走査開始位置記憶部２−１の出力は、走査開始位置転送用スイッチ４を介して第１のシフトレジスタユニット１−１に接続されている。また、第２のシフトレジスタユニット１−２は、走査停止位置記憶用スイッチ５を介して走査停止位置記憶部２−２の入力に接続され、走査停止位置記憶部２−２の出力は、走査停止位置転送用スイッチ６を介して第２のシフトレジスタユニット１−２に接続されている。７はパルス入力端子で、シフトレジスタユニットをシフトさせるパルスを入力する端子である。８は走査回路の構成単位を示していて、ここではシフトレジスタユニット２段分に相当する。なお、図１ではクロック、制御信号並びにそれらの発生回路の図示は省略している。
【００２３】
シフトレジスタユニット１−１，１−２は、外部もしくは内部から供給されるクロックにしたがって、入力パルスを順次次段にシフトさせるものである。走査開始位置記憶部２−１及び走査停止位置記憶部２−２は、それぞれ任意領域走査の開始位置及び停止位置の情報を制御信号にしたがって記憶するもので、走査開始位置記憶用スイッチ３及び走査停止位置記憶用スイッチ５は、シフトレジスタユニット１−１，１−２の情報を制御信号にしたがって、走査開始位置記憶部２−１及び走査停止位置記憶部２−２に伝達するもので、走査開始位置転送用スイッチ４は制御信号及び走査開始位置記憶部２−１に記憶された情報にしたがって、対応するシフトレジスタユニットに選択レベルを転送するものであり、また走査停止位置転送用スイッチ６は制御信号及び走査停止位置記憶部２−２に記憶された情報にしたがって、対応するシフトレジスタユニットの出力を非選択レベルにするものである。ここでは、説明を簡単にするため、シフトレジスタ１を構成するシフトレジスタユニットの段数が８段の場合を示している。
【００２４】
次に、このように構成されている走査回路の基本的な動作について説明する。本発明による走査回路においては、任意の位置からの走査、及び任意の位置での走査の停止を行う任意範囲走査（本走査）を行う前に、走査を開始する位置、及び走査を停止する位置を設定する先行走査が必要になる。本走査に先立つ先行走査において、パルス入力端子７よりシフトレジスタ１に入力されたパルスを、本走査において走査を開始しようとする位置までシフトした後、走査開始位置記憶用スイッチ３を導通させ、シフトレジスタ１の情報を走査開始位置記憶部２−１に記憶する。また、本走査において走査を停止しようとする位置までシフトした後、走査停止位置記憶用スイッチ５を導通させ、シフトレジスタ１の情報を走査停止位置記憶部２−２に記憶する。この操作によって先行走査は完了する。
【００２５】
本走査ににおける走査開始は、先行走査において走査開始位置を記憶している走査開始位置記憶部２−１の出力及び制御信号により走査開始位置転送用スイッチ４が導通し、シフトレジスタ１の所望の位置のシフトレジスタユニット１−１からパルスが供給されることにより行われる。ここで、シフトレジスタ１の出力が変化するシフトレジスタユニットは、先行走査において走査開始位置を記憶した段のみである。また、本走査における走査停止は、先行走査において走査停止位置を記憶している走査停止位置記憶部２−２の出力及び制御信号により走査停止位置転送用スイッチ６が導通し、シフトレジスタ１の所望の位置のシフトレジスタユニット１−２でパルスが消滅することにより行われる。ここでもシフトレジスタ１の出力の変化するシフトレジスタユニットは、先行走査において走査停止位置を記憶した段のみである。したがって、出力が変化させられるシフトレジスタユニット以外のシフトレジスタユニットの情報は、各転送用スイッチの動作においても保存される。
【００２６】
（第２の実施の形態）
次に、第２の実施の形態を、図２に示した走査回路の具体的な構成例に基づいて説明する。図２において、11−３及び11−４はそれぞれ第１及び第２のクロック型インバータであり、直列に接続されて第１のシフトレジスタユニット11−１及び第２のシフトレジスタユニット11−２を構成する。そして第１及び第２のシフトレジスタユニット11−１，11−２を交互に直列に多段（この実施の形態では８段）接続してシフトレジスタ11を構成している。12−１及び12−２は、それぞれ走査開始位置記憶部及び走査停止位置記憶部であり、いずれもラッチ回路により構成されている。そして、走査開始位置記憶部12−１及び走査停止位置記憶部12−２は、それぞれクロックφＴＢ１Ａ及びφＴＢ１ＢがＨレベルの時に、入力される情報を記憶するようになっている。13及び15は、それぞれ走査開始位置記憶用スイッチ及び走査停止位置記憶用スイッチであり、いずれもアナログスイッチにより構成されており、それぞれクロックφＴＢ１Ａ及びφＴＢ１ＢがＨレベルの時に導通するようになっている。14及び16は、走査開始位置転送用スイッチ及び走査停止位置転送用スイッチである。また17はパルス入力端子、18は走査回路の構成単位を示している。
【００２７】
次に、本実施の形態の動作を、図３及び図４に示すタイミングチャートをもとに説明する。本走査における読み出し範囲を指定する先行走査では、図３のタイミングチャートに従って動作が行われる。時刻ｔ0 において、シフトレジスタ11の第１段のシフトレジスタユニット11−１のパルス入力端子17に、入力パルスφＳＴとしてφ１の１周期（１Ｔ）分Ｈレベルを入力する。その後、クロックφ１，φ２に従い順次入力パルスは次段に伝達され、ＳＲ1.0 〜ＳＲ8.0 に示すように各シフトレジスタユニットの各ノードから出力される。ここで、時刻ｔ1 においてクロックφ２のＨレベルの期間に合わせて、クロックφＴＢ１ＡにＨレベルを入力すると、走査開始位置記憶用スイッチ13が導通し、各奇数段のシフトレジスタユニット11−１内の第１のクロック型インバータ11−３の出力ＳＲn.5 （ｎ＝０，２，４，６）が走査開始位置記憶部12−１に記憶される。ここで、３段目のシフトレジスタユニット内の第１のクロック型インバータの出力ＳＲ2.5 はＬレベルで、その他の段のシフトレジスタユニット内の第１のクロック型インバータの出力ＳＲn.5 （ｎ＝０，４，６）はＨレベルであるので、３段目のシフトレジスタユニットに接続される走査開始位置記憶部12−１に記憶される情報はＬレベルとなり、その他の段の走査開始位置記憶部12−１に記憶される情報はＨレベルとなる。
【００２８】
その後、時刻ｔ2 において、クロックφＴＢ１Ｂをクロックφ２のＨレベルの期間に合わせてＨレベルとすると、走査停止位置記憶用スイッチ15が導通し、各偶数段のシフトレジスタユニット11−２内の第１のクロック型インバータ11−３の出力ＳＲn.5 （ｎ＝１，３，５，７）が走査停止位置記憶部12−２に記憶される。ここでは、６段目のシフトレジスタユニット11−２内の第１のクロック型インバータ11−３の出力ＳＲ5.5 はＬレベルで、その他の段のシフトレジスタユニット11−２の第１のクロック型インバータ11−３の出力ＳＲn.5 （ｎ＝１，３，７）はＨレベルであるので、６段目のシフトレジスタユニット11−２に接続される走査停止位置記憶部12−２に記憶される情報はＬレベルとなり、その他の段の走査停止位置記憶部12−２に記憶される情報はＨレベルとなる。これにより、走査開始位置、及び走査停止位置が設定され、先行走査の動作は完了する。しかし、時刻ｔ2 では第５段のシフトレジスタユニットの出力ＳＲ5.0 にＨレベルの情報が残っている。このように、シフトレジスタユニットの出力にＨレベルの情報が残った状態で本走査を行うと、走査開始位置記憶部12−１より入力される情報と先行走査完了時に残った情報の双方がシフトレジスタユニットより出力され、同時に２箇所から選択信号が出力されてしまう。この問題を避けるために、先行走査完了後、時刻ｔ2bまでシフト動作を継続させて、各シフトレジスタユニットの出力ＳＲ1.0 ，ＳＲ2.0 ，・・・・・ＳＲ8.0 をＬとして、初期状態に設定する必要がある。
【００２９】
次に、本走査の動作を図４のタイミングチャートをもとに説明する。先行走査の後に、時刻ｔ3 においてクロックφＩＮにクロックφ１の１周期分Ｈレベルを入力する。また、クロックφＴＢ２にはクロックφ１と同様のクロックを供給する。先行走査において、３段目のシフトレジスタユニット11−１に接続された走査開始位置転送用スイッチ14は導通し、３段目のシフトレジスタユニット11−１の第１のクロック型インバータ11−３の出力ＳＲ2.5 はＶＳＳレベルになる。第１のクロック型インバータ11−３の出力は、クロックφ２がＬレベルの時にはハイインピーダンスであるので、３段目のシフトレジスタユニット11−１の第１のクロック型インバータ11−３の出力ＳＲ2.5 は、時刻ｔ3 のタイミングでＬレベルとなる。更に時刻ｔ3 では、クロックφ１がＨレベルであるので、第２のクロック型インバータ11−４はアクティブとなり、３段目のシフトレジスタユニット11−１の出力ＳＲ3.0 はＨレベル、その他の段のシフトレジスタユニットの出力ＳＲn.0 （ｎ＝１，２，４，５，６，７，８）はＬレベルとなる。
【００３０】
時刻ｔ3 以降はｔ4 まで、クロックφＩＮがＨレベルとなることはないので、走査開始位置記憶部12−１にどのような情報が記憶されていても、走査開始位置転送用スイッチ14が導通することはない。したがって、クロックφＩＮがＨレベルで、クロックφＴＢ２がＨレベルのタイミングで、３段目のシフトレジスタユニット11−１の第１のクロック型インバータ11−３の出力ＳＲ2.5 がＬレベルに操作される以外は、奇数段目のシフトレジスタユニット11−１の第１のクロック型インバータ11−３の出力ＳＲn.5 （ｎ＝０，４，６）のレベルが操作されることはない。その結果、時刻ｔ3 以降はノードＳＲ3.0 ，ＳＲ4.0 ，・・・・・にＨレベルが順次出力される。図３に示した先行走査の結果、６段目のシフトレジスタユニット11−２の走査停止位置記憶部12−２に記憶されている情報はＬレベルで、その他の段の走査停止位置記憶部12−２に記憶されている情報はＨレベルであるので、６段目のシフトレジスタユニット11−２に接続された走査停止位置転送用スイッチ16内の、走査停止位置記憶部12−２に接続されているＰＭＯＳトランジスタが導通する。更にφＴＢ２がＨレベルのタイミングでは、６段目のシフトレジスタユニット11−２に接続された走査停止位置転送用スイッチ16が導通し、６段目のシフトレジスタユニット11−２の第１のクロック型インバータ11−３の出力ＳＲ5.5 がＶＤＤレベルになる。
【００３１】
第１のクロック型インバータ11−３の出力は、クロックφ２がＬレベルの時にはハイインピーダンスであるので、６段目のシフトレジスタユニット11−２の第１のクロック型インバータ11−３の出力ＳＲ5.5 は、φＴＢ２がＨレベルのタイミングで常にＨレベルになる。ここで、時刻ｔ4 以前ではＳＲ5.5 は、φＴＢ２がＨレベルの時にもともとＨレベルであるので、出力が変化することはない。時刻ｔ4 の直前では、ＳＲ5.5 はＬレベルであるので、時刻ｔ4 においてＨレベルに変化する。更に時刻ｔ4 では、クロックφ１がＨレベルであるので、第２のクロック型インバータ11−４はアクティブとなり、６段目のシフトレジスタユニット11−２の出力ＳＲ6.0 はＬレベルとなる。したがって、６段目以降のシフトレジスタユニットにＨレベルが伝達されることはない。
【００３２】
したがって、本走査では第３，４，５段目のシフトレジスタユニットの出力、すなわちノードＳＲ3.0 ，ＳＲ4.0 ，ＳＲ5.0 に選択信号としてのＨレベルが出力される。また、同一範囲の走査を繰り返して行うためには、時刻ｔ4 において、クロックφ１のＨレベルに同期してクロックφＩＮをＨレベルとする。これにより、３段目のシフトレジスタユニット11−１に接続された走査開始位置転送用スイッチ14が導通し、時刻ｔ3 以降と同様の走査を行うことができる。ここでは、ＳＲ3.0 ，ＳＲ4.0 ，ＳＲ5.0 の３段のシフトレジスタユニットから連続して順次選択信号を出力させるために、φＩＮの周期はクロックφ１の３周期としてある。したがって、ブランキング期間に相当する無効期間は零である。φＩＮの周期をクロックφ１の３周期以上とすることも可能である。
【００３３】
以上の本走査の説明では、シフトレジスタ内をシフトされるパルス幅がクロックφ１の１周期分の例を示したが、次に、シフトされるパルスの幅をクロックφ１の２周期分とした場合の動作を、図５に示したタイミングチャートをもとに説明する。この場合の先行走査は、図３に示したものと同一である。３段目のシフトレジスタユニットの走査開始位置記憶部12−１に記憶されている情報はＨレベルであるので、時刻ｔ5 にてクロックφＩＮをＨレベルとすると、図４に示したタイミングチャートと同様に、ノードＳＲ3.0 にＨレベルが出力される。クロックφＩＮはクロックφ１の２周期分Ｈレベルであるので、時刻ｔ6 においてもノードＳＲ3.0 はＨレベルとなる。ノードＳＲ3.0 以降は図４に示した動作と同様に、ＨレベルがノードＳＲ4.0 ，ＳＲ5.0 に伝達されるが、６段目のシフトレジスタユニットの走査停止位置記憶部12−２に記憶されている情報がＬレベルであるので、クロックφＴＢ２がＨレベルのタイミングで、６段目のシフトレジスタユニットの走査停止位置転送用スイッチ16が導通し、ノードＳＲ5.5 がＨレベルとなり、ノードＳＲ6.0 以降Ｈレベルの伝達は行われない。
【００３４】
また、時刻ｔ7 において再びクロックφＩＮはクロックφ１の２周期分Ｈレベルとすると、ノードＳＲ3.0 にＨレベルが現れる。ここで、クロックφＩＮをＨレベルとすることにより、シフトレジスタユニット内の第１のクロック型インバータの出力が変化するのは、３段目のシフトレジスタユニットに対してのみであるので、その他の段のクロック型インバータの出力は、どの様な状態であっても変化することはない。したがって、図５に示すように時刻ｔ7 では、ノードＳＲ5.0 にＨレベルが出力されていても、それを変化させることはなく、３段目以外の段のシフトレジスタユニットは、φＩＮをＨレベルとしたことによる影響を受けることなく、シフトレジスタ動作を継続する。また、走査の停止に伴う動作も６段目のシフトレジスタユニットに対してのみ行われるので、その他の段のシフトレジスタ動作に影響を与えない。
【００３５】
よって、走査の開始及び走査の停止が全く独立に制御できるので、読み出し範囲に指定されたノードに対して、任意の幅の選択信号としてのＨレベルが順次出力され、更に、読み出し範囲内のシフトレジスタユニットの出力にＨレベルが出力されている期間内においても、新たに読み出し開始位置よりＨレベルを出力させることができる。連続する走査においては、φＩＮの周期をクロックφ１の３周期分とすることにより、ＳＲ3.0 ，ＳＲ4.0 ，ＳＲ5.0 の３段に順次クロックφ１の２周期分の選択信号を出力することができる。したがって、φＩＮに幅のあるクロックを入力した場合においても、図４のタイミングチャートに示したφＩＮがクロックφ１の１周期分Ｈレベルとなる場合と同様に、ブランキング期間に相当する無効期間を零とすることができる。
【００３６】
このように構成した走査回路を垂直走査回路に適用することにより、クロックφ１の複数周期分の幅をもつ選択信号を連続して出力することが可能となり、特開平３−１２７５６７号に開示されているような、選択信号の立ち上がりで信号読み出しを、立ち下がりで蓄積電荷のリセットを行わせるような電子シャッタを、任意の範囲を読み出す固体撮像装置においても実現可能となる。
【００３７】
本実施の形態では、シフトレジスタユニット８段で走査回路を構成した例を示したが、シフトレジスタユニットの段数に制限はない。また、第３，４，５段のシフトレジスタユニットから選択信号を出力する例を示したが、先行走査においてφＴＢ１Ａ及びφＴＢ１Ｂを入力するタイミングを調整することにより、任意の範囲のシフトレジスタユニットから選択信号を出力するようにできる。
【００３８】
以上説明したように、シフトレジスタユニットの出力がＨレベルとなる状態を選択状態とすることにより、先行走査において設定した範囲に選択信号を出力することが可能となる。シフトレジスタを構成するシフトレジスタユニットの全ての段の情報を一斉に変化させるのではなく、シフトレジスタの特定のシフトレジスタユニット段からシフトパルスを入力し、特定のシフトレジスタユニット段以降にはシフトパルスを伝達しない構成であるので、シフトパルスに幅をもったものを利用することができる。
【００３９】
また、本実施の形態では、クロック型インバータを２段直列に接続したものをシフトレジスタユニットとして用いる例を示したが、シフトレジスタユニットの構成には制限はなく、この他の構成のダイナミックシフトレジスタやスタティックシフトレジスタを用いても、同様の効果を得ることが可能である。ラッチ回路及びアナログスイッチにおいても、本実施の形態で示した構成のものに限るものではない。また、走査開始位置転送用スイッチ、走査停止位置転送用スイッチの構成は、同様の効果をもつものであれば、本実施の形態に示した構成のものに限らない。
【００４０】
また、本実施の形態では、全ての奇数段のシフトレジスタユニットに走査開始位置記憶用スイッチ、走査開始位置記憶部、走査開始位置転送用スイッチを設け、全ての偶数段のシフトレジスタユニットに走査停止位置記憶用スイッチ、走査停止位置記憶部、走査停止位置転送用スイッチを設けているが、任意の複数の奇数段のシフトレジスタユニット毎に走査開始位置記憶用スイッチ、走査開始位置記憶部、走査開始位置転送用スイッチを設けること、及び任意の複数の偶数段のシフトレジスタユニット毎に走査停止位置記憶用スイッチ、走査停止位置記憶部、走査停止位置転送用スイッチを設けることも可能である。このように構成することにより、走査範囲の設定の任意性が低下するが、走査回路の構成要素を減らすことができるので、チップ面積の縮小が可能となり、歩留まりを向上させることが可能となる。
【００４１】
更に、本実施の形態では、走査開始位置記憶部を奇数段のシフトレジスタユニットに、走査停止位置記憶部を偶数段のシフトレジスタユニットに対応させて設けているが、走査開始位置記憶部を偶数段のシフトレジスタユニットに、走査停止位置記憶部を奇数段のシフトレジスタユニットに対応させることもできる。
【００４２】
（第３の実施の形態）
次に、第３の実施の形態として、第２の実施の形態で示した走査回路を水平及び垂直走査回路に用いた２次元固体撮像装置の例を、図６に示した構成図をもとに説明する。図６において、21は第２の実施の形態で示した走査回路で構成された水平走査回路、22は第２の実施の形態で示した走査回路で構成された垂直走査回路、23は水平走査回路21から出力される選択信号に応じて画素からの信号を信号線に出力するための信号選択回路、24は画素、25は信号出力端子である。本実施の形態では、説明を簡単にするため８×８画素の画素アレイ構成を示し、左上の画素を（１，１）、右上の画素を（８，１）、右下の画素を（８，８）で示している。
【００４３】
次に、このように構成されている２次元固体撮像装置の動作について説明する。第２の実施の形態における図３に示した先行走査を、水平及び垂直走査回路21，22に対して行い、次いで図４に示した本走査を行うことにより、図７のタイミングチャートに示すように、（３，３）、（４，３）、（５，３）、（３，４）、（４，４）、（５，４）、（３，５）、（４，５）、（５，５）の画素からの信号を読み出すことができる。ここでは、水平及び垂直走査回路21，22による走査の範囲を同一にして説明したが、それぞれ別個の範囲の走査をすることが可能であることは明白である。
【００４４】
また、上記実施の形態では、画素アレイを構成する画素数を８×８のものを例として示したが、画素数はこの限りではない。また、ＮＴＳＣ方式等連続画像撮像に必要な画素数よりも多い画素数をもつ固体撮像装置のうち、ＮＴＳＣ方式等に必要な画素数に相当する部分を、任意範囲読み出し方式で読み出そうとする場合、先行走査をブランキング期間に行うことにより、連続する画像信号を途切らせることなく、信号読み出しの範囲の変更を行うことが可能となる。また、撮像領域を狭めてフレームレートをあげる場合にも有効である。この場合、蓄積された入射光情報を垂直ブランキング期間等１フレームのあるタイミングで一括転送して読み出す方式の固体撮像装置においては、全画素領域で１フレームを単位とした同一の蓄積時間となるが、いわゆる線順次リセット方式の固体撮像装置では、読み出し状態にある行を単位にリセット動作を行うため、読み出し範囲を垂直方向に変更した場合に、それまで読み出し範囲外にあった画素行にはリセット動作が行なわれていない場合がある。このような場合には、読み出し範囲変更後の１画面内の蓄積時間が統一されなくなるので、正常な画像が得られなくなる。この場合には、正常な画像を連続して出力するためには、垂直方向に読み出し範囲を変更した場合には、読み出し範囲を変更する直前のフレーム画像をメモリに記憶し、読み出し範囲を変更した直後のフレーム画像として、記憶された情報をメモリから読み出すようにすることにより、連続画像を途切らせることなく読み出し範囲を変更することができる。
【００４５】
また、先行走査におけるシフトレジスタの駆動を、本走査時に比べて高い周波数で行うことにより、先行走査を短時間で終了することが可能となる。特に、垂直走査回路は本走査では低い周波数で駆動されるため、垂直走査回路の先行走査を本走査時より高い周波数で行うことにより、ＮＴＳＣ方式等の垂直ブランキング期間内に先行走査を完了することが可能となり、全く画像をとぎらせることなく、読み出し範囲の変更が可能となる。
【００４６】
【発明の効果】
以上実施の形態に基づいて説明したように、請求項１及び２記載の発明によれば、有効画素領域の一部分の任意の領域から画素信号を読み出すことが可能な固体撮像装置において、電子シャッタ動作等を行わせるために幅をもつ選択信号を出力させるため、走査回路を構成するシフトレジスタ内を転送されるパルスに幅をもたせた場合においても、連続撮像において無効期間を短縮することが可能となる固体撮像装置及びその駆動方法を実現することができる。また請求項３記載の発明によれば、請求項２記載の発明の駆動方法において、連続撮像をとぎらせることなく読み出し領域の変更が可能となり、また請求項４記載の発明によれば、請求項２又は３記載の発明の駆動方法において、先行走査期間を短縮することが可能となる等の効果が得られる。
【図面の簡単な説明】
【図１】本発明に係る固体撮像装置の第１の実施の形態における走査回路部分の構成を示す概念図である。
【図２】本発明の第２の実施の形態における走査回路の具体的な構成を示す回路構成図である。
【図３】図２に示した第２の実施の形態における先行走査動作を説明するためのタイミングチャートである。
【図４】図２に示した第２の実施の形態における本走査動作を説明するためのタイミングチャートである。
【図５】図２に示した第２の実施の形態における本走査動作の他の態様を説明するためのタイミングチャートである。
【図６】本発明の第３の実施の形態を示すブロック構成図である。
【図７】図６に示した第３の実施の形態の動作を説明するためのタイミングチャートである。
【図８】先に提案した固体撮像装置の走査回路部分の構成を示す回路構成図である。
【図９】図８に示した走査回路の動作を説明するためのタイミングチャートである。
【図１０】図８に示した走査回路の問題点を説明するためのタイミングチャートである。
【符号の説明】
１ シフトレジスタ
１−１ 第１のシフトレジスタユニット
１−２ 第２のシフトレジスタユニット
２−１ 走査開始位置記憶部
２−２ 走査停止位置記憶部
３ 走査開始位置記憶用スイッチ
４ 走査開始位置転送用スイッチ
５ 走査停止位置記憶用スイッチ
６ 走査停止位置転送用スイッチ
７ パルス入力端子
８ 走査回路構成単位
11 シフトレジスタ
11−１ 第１のシフトレジスタユニット
11−２ 第２のシフトレジスタユニット
11−３ 第１のクロック型インバータ
11−４ 第２のクロック型インバータ
12−１ 走査開始位置記憶部
12−２ 走査停止位置記憶部
13 走査開始位置記憶用スイッチ
14 走査開始位置転送用スイッチ
15 走査停止位置記憶用スイッチ
16 走査停止位置転送用スイッチ
21 水平走査回路
22 垂直走査回路
23 信号選択回路
24 画素
25 信号出力端子
Claims (4)
- ２次元状に配列された複数の画素からなる画素アレイと、該画素アレイの画素信号の読み出しを行うための水平及び垂直走査回路とからなり、前記水平及び垂直走査回路の走査範囲を設定して、前記画素アレイの有効画素領域の一部分の任意領域からの画素信号を読み出す任意画素読み出しを行うようにしたＸＹアドレス型の固体撮像装置において、前記各走査回路は、シフトレジスタユニットを多段に直列に接続しクロックにより情報を伝達していくように構成したシフトレジスタと、任意段のシフトレジスタユニットの情報を記憶する走査開始位置記憶部と、前記シフトレジスタユニットの情報を前記走査開始位置記憶部に記憶させるための走査開始位置記憶用スイッチと、前記走査開始位置記憶部に記憶させた情報を前記シフトレジスタユニットに転送するための走査開始位置転送用スイッチと、任意段のシフトレジスタユニットの情報を記憶する走査停止位置記憶部と、前記シフトレジスタユニットの情報を前記走査停止位置記憶部に記憶させるための走査停止位置記憶用スイッチと、前記走査停止位置記憶部に記憶させた情報を前記シフトレジスタユニットに転送するための走査停止位置転送用スイッチとからなることを特徴とする固体撮像装置。
- 請求項１記載の固体撮像装置を駆動するための駆動方法において、前記各走査回路の駆動ステップとして、前記画素アレイの任意領域の走査の開始位置までシフトさせたシフトレジスタの情報を、対応する走査開始位置記憶部に走査開始位置記憶用スイッチを介して記憶させ、続いて任意領域の走査の停止位置までシフトさせたシフトレジスタの情報を、対応する走査停止位置記憶部に走査停止位置記憶用スイッチを介して記憶させる、本走査に先立つ走査範囲設定のための先行走査ステップと、前記先行走査ステップにおいて前記走査開始位置記憶部に記憶させた情報を、走査開始位置転送用スイッチを介してシフトレジスタに転送して前記画素アレイの任意領域の走査を開始し、前記先行走査ステップにおいて前記走査停止位置記憶部に記憶させた情報を、走査停止位置転送用スイッチを介してシフトレジスタに転送して前記画素アレイの任意領域の走査を停止させる本走査ステップとを有することを特徴とする固体撮像装置の駆動方法。
- 前記先行走査を垂直ブランキング期間内に行うことを特徴とする請求項２記載の固体撮像装置の駆動方法。
- 前記先行走査におけるシフトレジスタの駆動周波数を、本走査におけるシフトレジスタの駆動周波数より高くすることを特徴とする請求項２又は３記載の固体撮像装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05541997A JP3830222B2 (ja) | 1997-02-25 | 1997-02-25 | 固体撮像装置及びその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05541997A JP3830222B2 (ja) | 1997-02-25 | 1997-02-25 | 固体撮像装置及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10243298A JPH10243298A (ja) | 1998-09-11 |
| JP3830222B2 true JP3830222B2 (ja) | 2006-10-04 |
Family
ID=12998066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05541997A Expired - Fee Related JP3830222B2 (ja) | 1997-02-25 | 1997-02-25 | 固体撮像装置及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3830222B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7528872B2 (en) | 2003-08-04 | 2009-05-05 | Olympus Corporation | Image apparatus, driving method, and camera |
| JP4504069B2 (ja) * | 2004-04-06 | 2010-07-14 | オリンパス株式会社 | 固体撮像装置および読出し領域制御方法 |
| JP6090980B2 (ja) * | 2012-10-25 | 2017-03-08 | 京セラ株式会社 | 撮像装置、撮像装置の光軸調整方法及び車載撮像システムの光軸調整方法 |
-
1997
- 1997-02-25 JP JP05541997A patent/JP3830222B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10243298A (ja) | 1998-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4974093A (en) | Solid state image-pickup device with expanded dynamic range | |
| EP0729268B1 (en) | Solid state image sensor and its driving method | |
| US5909247A (en) | Solid-state image pickup apparatus | |
| JPH06113215A (ja) | 固体撮像装置 | |
| JP4665276B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JP3830222B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JP4286091B2 (ja) | 固体撮像装置 | |
| JP3668305B2 (ja) | 固体撮像装置 | |
| US20050094012A1 (en) | Solid-state image sensing apparatus | |
| JP3457977B2 (ja) | シフトレジスタ | |
| JP4504069B2 (ja) | 固体撮像装置および読出し領域制御方法 | |
| CN101309350A (zh) | 固态成像装置和照相机 | |
| JPH10191184A (ja) | 固体撮像装置 | |
| JP2005086245A (ja) | 固体撮像装置 | |
| JP3581554B2 (ja) | イメージセンサ及び画像読取装置 | |
| JPH09224196A (ja) | 固体撮像装置 | |
| JP3089507B2 (ja) | 固体撮像素子および信号電荷転送方法 | |
| JP3830474B2 (ja) | 固体撮像装置 | |
| US20040201762A1 (en) | Solid-state imaging apparatus | |
| JP3866243B2 (ja) | 固体撮像素子およびその駆動方法 | |
| JPH0715673A (ja) | 固体撮像装置 | |
| JP3396041B2 (ja) | 固体撮像素子 | |
| JP3607730B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JP3558505B2 (ja) | 固体撮像素子の駆動方法 | |
| JP2000350097A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060711 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |