JP2690312B2 - 映像信号のディジタル記憶装置 - Google Patents
映像信号のディジタル記憶装置Info
- Publication number
- JP2690312B2 JP2690312B2 JP62270387A JP27038787A JP2690312B2 JP 2690312 B2 JP2690312 B2 JP 2690312B2 JP 62270387 A JP62270387 A JP 62270387A JP 27038787 A JP27038787 A JP 27038787A JP 2690312 B2 JP2690312 B2 JP 2690312B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- image sensor
- output
- analog
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Color Television Image Signal Generators (AREA)
Description
【発明の詳細な説明】
技術分野
本発明は、固体イメージセンサからの映像信号の読出
し方式、より具体的には、固体イメージセンサから映像
信号を読み出してディジタルデータとしてメモリに記憶
する映像信号のディジタル記憶装置に関するものであ
る。 背景技術 最近のCCDなどの固体イメージセンサにおける画素数
の増加は目を見張るものがある。しかし、カラー映像信
号の各分解色成分の信号を時系列的にイメージセンサか
ら読み出す方式では、画素数の増加に伴って、読出しク
ロックも高速化しなければならい。当然、その周辺回路
にも高速化が要求される。たとえば、１本の水平走査線
を768画素で形成すると、14MHzもの高速のクロックを必
要とする。 この問題を避けるため、カラー映像信号の各分解色成
分の信号をそれぞれ個別の出力線に読み出す方式をとる
固体イメージセンサがある。たとえば、織原他「２チャ
ネル読み出しCCDイメージセンサにおける固体パターン
ノイズ解析」テレビジョン学会技術報告第10巻、第52
号、第13頁〜第18頁（1987）には、CCDの撮像セルアレ
イに含まれる隣接する２本の垂直レジスタから信号電荷
を対応する２本の水平レジスタに振り分けて転送するイ
メージセンサが記載されている。実際の製品ではたとえ
ば、米国のテキサスインスツルメント社から供給される
VID−267型固体高解像度イメージセンサがある。これ
は、３分解色成分の映像信号についてそれぞれ独立に読
出しアドレスが指定され、それらの映像信号をそれぞれ
個別の出力線に読み出すように構成されている。これに
よって、イメージセンサから出力される映像信号の見か
け上の速度を低くしている。 イメージセンサから得られる映像信号をディジタルメ
モリに蓄積する場合、アナログ・ディジタル変換回路に
よってこれをディジタルデータに変換する必要がある。
上述のような３線読出しのイメージセンサでは、３本の
出力線に得られるそれぞれの分解色映像信号をディジタ
ル信号に変換しなければならない。したがって、アナロ
グ・ディジタル変換回路を３回路を設ける必要があり、
それらの出力線も３回路分になる。たとえば、１分解色
成分あたり８ビットの並列読出しでは24本の読出し線を
必要とする。このように信号線が装置内に多数存在する
ことは、装置全体の信頼性を低下させる。 また、見かけ上の動作速度が1/3になっていることに
より、各分解色成分の信号が３クロック分の期間出力さ
れ続ける。つまり、実際に必要とする、たとえばＲ色成
分の信号が１クロック分の期間あればよいにもかかわら
ず、他の２クロック分の期間のＲ信号出力によってアナ
ログ・ディジタル変換回路で余分なデータが作成され
る。したがって、映像信号データを蓄積するメモリに
は、このような余分なデータが多数存在することにな
る。 目 的 本発明はこのような従来技術の欠点を解消し、少ない
メモリ容量で信頼性の高い映像信号のディジタル記憶装
置を提供することを目的とする。 発明の開示 本発明による映像信号のディジタル記憶装置は、入射
光を受けそれぞれ入射光の分解色成分に応じた映像信号
を出力する複数の出力を有する固体イメージセンサと、
固体イメージセンサの複数の出力のそれぞれから出力さ
れる映像信号を各分解色成分が巡回的に順次に現われる
ディジタルデータに変換する信号変換手段と、ディジタ
ルデータを書換え可能に蓄積するメモリ手段と、固体イ
メージセンサを駆動してその複数の出力に映像信号を出
力させ、これに同期して、信号変換手段から出力される
ディジタルデータをメモリ手段に蓄積させる制御手段と
を有する。 このように本発明によれば、固体イメージセンサから
それぞれ分解色成分信号の形で出力される映像信号は、
各分解色成分が巡回的に順次に現われる信号に変換さ
れ、メモリに蓄積される。 実施例の説明 次に添付図面を参照して本発明による映像信号のディ
ジタル記憶装置の実施例を詳細に説明する。 第１図を参照すると、本実施例の映像信号のディジタ
ル記憶装置は、たとえばディジタル電子スチルカメラな
どに有利に適用され、CCDまたはMOSなどの固体イメージ
センサ10を有する。固体イメージセンサ10は、色分解フ
ィルタを有し、これを通してその撮像セルアレイに入射
した光に応じたカラー映像信号を形成し、カラー映像信
号が、たとえば、R,GおよびＢなどの分解色成分信号の
形でそれぞれ個別の出力線12R,12Gおよび12Bに出力され
る、いわば３線読出し方式をとるカラー固体撮像デバイ
スである。これはたとえば、米国のテキサスインスツル
メント社から供給されるVD−267型固体高解像度イメー
ジセンサが有利に適用される。 固体イメージセンサ10の３本の出力12R,12Gおよび12B
は、それぞれアナログ・ディジタル変換回路（ADC）14
R,14Gおよび14Bの入力に接続されている。アナログ・デ
ィジタル変換回路14R,14Gおよび14Bはそれぞれ、入力12
R,12Gおよび12Bに得られるアナログ映像信号を、たとえ
ば８ビットの対応するディジタルデータに変換してその
出力16R,16Gおよび16Bにビット並列に出力する信号変換
装置である。これらの出力16R,16Gおよび16Bは、スイッ
チ回路18の入力側に接続されている。 スイッチ回路18は、制御回路20の制御のもとに、３つ
の入力16R,16Gおよび16Bを選択的にその出力22に接続す
る選択回路である。その出力22は、メモリ24のデータ入
力ないしはデータバスに接続されている。 メモリ24は、イメージセンサ10で撮像された画像を表
わす映像信号データを蓄積する画像メモリであり、たと
えば１フィールドまたは１フレーム分のカラー映像信号
データを格納する容量を有するRAMなどの記憶装置が有
利に適用される。その書込みおよび読出しのためのイネ
ーブル信号、クロック、アドレスなどの制御信号は、制
御回路20から信号線26に与えられる。 制御回路20は、本装置全体の動作を制御する制御機能
部である。これは、イメージセンサ10の駆動信号出力28
を有し、出力28からイメージセンサ10にこれを駆動する
ためのクロックφ１（第３図（Ａ））または読出しセル
の位置を指定するアドレスを供給する。イメージセンサ
10は、この駆動信号に応動してその出力12R,12Gおよび1
2Bに映像信号を出力する。 制御回路20は、点線30で示すように、スイッチ回路18
のスイッチングを指示する制御信号すなわち切換えパル
ス50（第３図（Ｅ））を発生する出力を有し、これによ
ってスイッチ回路18の切換えを制御する。また、メモリ
24の制御については前述のとおりである。 イメージセンサ10への露光によってその撮像セルアレ
イに蓄積された電荷は、制御回路20からの駆動線28に与
えられる読出しクロックφ１に同期してその出力12R,12
Gおよび12Bに３原色成分信号R,GおよびＢの形でそれぞ
れ出力される。この３線読出しは、第３図（Ｂ）（Ｃ）
および（Ｄ）に示すように、互いに１クロック分位相が
ずれて３クロック期間継続して出力されるように行なわ
れる。これによって、見かけ上の読出し速度が読出しク
ロック速度の1/3になっている。 ３つのアナログ・ディジタル変換回路14R,14Gおよび1
4Bはそれぞれ３原色成分信号R,GおよびＢを対応するデ
ィジタルデータに変換してその出力16R,16Gおよび16Bに
ビット並列に出力する。１つの画素についてこのディジ
タルデータが出力されている期間は、第３図からわかる
ように３クロック期間である。 制御回路20は、イメージセンサ10の読出しクロックφ
１に所定の位相で同期してスイッチ回路18に切換えパル
ス50を供給する。スイッチ回路18は、パルス50に応動し
てその接続位置を順次シフトし、まず、最初の１クロッ
ク期間、アナログ・ディジタル変換回路14Rの出力16Rを
メモリ24の入力22に、次の１クロック期間、同14Gの出
力16Gを入力22に、さらに次の１クロック期間は、同14B
の出力16Bを入力22に接続する。この３つのデータで１
画素分のカラー映像信号データが構成される。 制御回路20は、イメージセンサ10の読出し動作に同期
してメモリ24の制御線26に書込みイネーブル、書込みク
ロックおよび記憶位置アドレスなどの制御信号を与え、
これによって映像信号データがメモリ24に蓄積される。
このような動作をイメージセンサ10の全撮像セルについ
て繰返し行なうことによって、３原色映像信号R,Gおよ
びＢを繰返し読み出し、メモリ24の順次の記憶位置へ書
き込ませる。これによって、１フレームないしは１フィ
ールド分のカラー映像信号データがメモリ24に格納され
る。 これからわかるように、アナログ・ディジタル変換回
路14R,14Gおよび14Bから出力されるディジタル映像信号
データは、スイッチ回路18によって３原色成分がクロッ
クφ１の３周期ごとに巡回的に順次に現われ、メモリ24
に入力される。したがってメモリ24には、従来方式にお
けるような不要な映像信号データが蓄積されることがな
い。 第１図に示す実施例の実際の装置例が第２図に示され
ている。以降の図において、第１図に示す構成要素と同
様の要素は同じ参照符号で示されている。この構成例で
はスイッチ回路18は、リングカウンタ60と、３つの状態
バッファ62R,62Gおよび62bとが図示のように接続されて
構成されている。リングカウンタ60は、制御回路20から
の制御線28から得られるクロックφ１を巡回的に計数し
てその３桁の計数値を３状態バッファ62R,62Gおよび62B
にそれぞれ出力する。３状態バッファ62R,62Gおよび63B
はそれぞれ、その出力がデータバス22に接続され、開放
状態、高レベルおよび低レベルの３つの出力状態をとる
バッファである。したがって、バッファ62R,62Gおよび6
2Bのうちリングカウンタ60の出力により付勢されたもの
のみがその入力側の論理状態をデータバス22に転送す
る。したがってデータバス22には、イメージセンサ10か
ら読み出された３原色成分R,GおよびＢの信号データが
巡回的に順次に現われる。 第４図には本発明の他の実施例が示され、この実施例
は、イメージセンサ10の映像信号出力12R,12Gおよび12B
にスイッチ回路18が接続され、スイッチ回路18の出力70
がアナログ・ディジタル変換回路14を介してメモリ24の
入力22に接続されている点で第１図に示す実施例と相違
する。イメージセンサ10はその機能が１つの半導体チッ
プに集積回路化され、スイッチ回路18はその集積回路の
外部にある。アナログ・ディジタル変換回路14は、第１
図の実施例におけるアナログ・ディジタル変換回路14R,
14Gまたは14Bと同じ構成でよい。 この実施例では、アナログ・ディジタル変換回路14に
３原色のアナログ映像信号を入力するに先立ってスイッ
チ回路18にてそれを点順次の形に変換している。したが
って、アナログ・ディジタル変換回路14も１回路でよ
く、ゆえにその出力22に含まれる信号線の本数も第１図
の実施例の信号線16R,16Gおよび16Bの合計の1/3でよ
い。信号線本数の少ないことは、装置内の結線や接続点
の数が少ないことを意味し、これは装置全体の信頼性を
向上させる。 効 果 このように本発明によれば、固体イメージセンサから
それぞれ分解色成分信号の形で出力される映像信号が各
分解色成分が巡回的に順次に現われる信号に変換されて
メモリに蓄積される。これによって、余分な映像信号デ
ータをメモリに蓄積しないですみ、また信号線の本数も
少なくなる。したがって装置全体の信頼性も向上する。
し方式、より具体的には、固体イメージセンサから映像
信号を読み出してディジタルデータとしてメモリに記憶
する映像信号のディジタル記憶装置に関するものであ
る。 背景技術 最近のCCDなどの固体イメージセンサにおける画素数
の増加は目を見張るものがある。しかし、カラー映像信
号の各分解色成分の信号を時系列的にイメージセンサか
ら読み出す方式では、画素数の増加に伴って、読出しク
ロックも高速化しなければならい。当然、その周辺回路
にも高速化が要求される。たとえば、１本の水平走査線
を768画素で形成すると、14MHzもの高速のクロックを必
要とする。 この問題を避けるため、カラー映像信号の各分解色成
分の信号をそれぞれ個別の出力線に読み出す方式をとる
固体イメージセンサがある。たとえば、織原他「２チャ
ネル読み出しCCDイメージセンサにおける固体パターン
ノイズ解析」テレビジョン学会技術報告第10巻、第52
号、第13頁〜第18頁（1987）には、CCDの撮像セルアレ
イに含まれる隣接する２本の垂直レジスタから信号電荷
を対応する２本の水平レジスタに振り分けて転送するイ
メージセンサが記載されている。実際の製品ではたとえ
ば、米国のテキサスインスツルメント社から供給される
VID−267型固体高解像度イメージセンサがある。これ
は、３分解色成分の映像信号についてそれぞれ独立に読
出しアドレスが指定され、それらの映像信号をそれぞれ
個別の出力線に読み出すように構成されている。これに
よって、イメージセンサから出力される映像信号の見か
け上の速度を低くしている。 イメージセンサから得られる映像信号をディジタルメ
モリに蓄積する場合、アナログ・ディジタル変換回路に
よってこれをディジタルデータに変換する必要がある。
上述のような３線読出しのイメージセンサでは、３本の
出力線に得られるそれぞれの分解色映像信号をディジタ
ル信号に変換しなければならない。したがって、アナロ
グ・ディジタル変換回路を３回路を設ける必要があり、
それらの出力線も３回路分になる。たとえば、１分解色
成分あたり８ビットの並列読出しでは24本の読出し線を
必要とする。このように信号線が装置内に多数存在する
ことは、装置全体の信頼性を低下させる。 また、見かけ上の動作速度が1/3になっていることに
より、各分解色成分の信号が３クロック分の期間出力さ
れ続ける。つまり、実際に必要とする、たとえばＲ色成
分の信号が１クロック分の期間あればよいにもかかわら
ず、他の２クロック分の期間のＲ信号出力によってアナ
ログ・ディジタル変換回路で余分なデータが作成され
る。したがって、映像信号データを蓄積するメモリに
は、このような余分なデータが多数存在することにな
る。 目 的 本発明はこのような従来技術の欠点を解消し、少ない
メモリ容量で信頼性の高い映像信号のディジタル記憶装
置を提供することを目的とする。 発明の開示 本発明による映像信号のディジタル記憶装置は、入射
光を受けそれぞれ入射光の分解色成分に応じた映像信号
を出力する複数の出力を有する固体イメージセンサと、
固体イメージセンサの複数の出力のそれぞれから出力さ
れる映像信号を各分解色成分が巡回的に順次に現われる
ディジタルデータに変換する信号変換手段と、ディジタ
ルデータを書換え可能に蓄積するメモリ手段と、固体イ
メージセンサを駆動してその複数の出力に映像信号を出
力させ、これに同期して、信号変換手段から出力される
ディジタルデータをメモリ手段に蓄積させる制御手段と
を有する。 このように本発明によれば、固体イメージセンサから
それぞれ分解色成分信号の形で出力される映像信号は、
各分解色成分が巡回的に順次に現われる信号に変換さ
れ、メモリに蓄積される。 実施例の説明 次に添付図面を参照して本発明による映像信号のディ
ジタル記憶装置の実施例を詳細に説明する。 第１図を参照すると、本実施例の映像信号のディジタ
ル記憶装置は、たとえばディジタル電子スチルカメラな
どに有利に適用され、CCDまたはMOSなどの固体イメージ
センサ10を有する。固体イメージセンサ10は、色分解フ
ィルタを有し、これを通してその撮像セルアレイに入射
した光に応じたカラー映像信号を形成し、カラー映像信
号が、たとえば、R,GおよびＢなどの分解色成分信号の
形でそれぞれ個別の出力線12R,12Gおよび12Bに出力され
る、いわば３線読出し方式をとるカラー固体撮像デバイ
スである。これはたとえば、米国のテキサスインスツル
メント社から供給されるVD−267型固体高解像度イメー
ジセンサが有利に適用される。 固体イメージセンサ10の３本の出力12R,12Gおよび12B
は、それぞれアナログ・ディジタル変換回路（ADC）14
R,14Gおよび14Bの入力に接続されている。アナログ・デ
ィジタル変換回路14R,14Gおよび14Bはそれぞれ、入力12
R,12Gおよび12Bに得られるアナログ映像信号を、たとえ
ば８ビットの対応するディジタルデータに変換してその
出力16R,16Gおよび16Bにビット並列に出力する信号変換
装置である。これらの出力16R,16Gおよび16Bは、スイッ
チ回路18の入力側に接続されている。 スイッチ回路18は、制御回路20の制御のもとに、３つ
の入力16R,16Gおよび16Bを選択的にその出力22に接続す
る選択回路である。その出力22は、メモリ24のデータ入
力ないしはデータバスに接続されている。 メモリ24は、イメージセンサ10で撮像された画像を表
わす映像信号データを蓄積する画像メモリであり、たと
えば１フィールドまたは１フレーム分のカラー映像信号
データを格納する容量を有するRAMなどの記憶装置が有
利に適用される。その書込みおよび読出しのためのイネ
ーブル信号、クロック、アドレスなどの制御信号は、制
御回路20から信号線26に与えられる。 制御回路20は、本装置全体の動作を制御する制御機能
部である。これは、イメージセンサ10の駆動信号出力28
を有し、出力28からイメージセンサ10にこれを駆動する
ためのクロックφ１（第３図（Ａ））または読出しセル
の位置を指定するアドレスを供給する。イメージセンサ
10は、この駆動信号に応動してその出力12R,12Gおよび1
2Bに映像信号を出力する。 制御回路20は、点線30で示すように、スイッチ回路18
のスイッチングを指示する制御信号すなわち切換えパル
ス50（第３図（Ｅ））を発生する出力を有し、これによ
ってスイッチ回路18の切換えを制御する。また、メモリ
24の制御については前述のとおりである。 イメージセンサ10への露光によってその撮像セルアレ
イに蓄積された電荷は、制御回路20からの駆動線28に与
えられる読出しクロックφ１に同期してその出力12R,12
Gおよび12Bに３原色成分信号R,GおよびＢの形でそれぞ
れ出力される。この３線読出しは、第３図（Ｂ）（Ｃ）
および（Ｄ）に示すように、互いに１クロック分位相が
ずれて３クロック期間継続して出力されるように行なわ
れる。これによって、見かけ上の読出し速度が読出しク
ロック速度の1/3になっている。 ３つのアナログ・ディジタル変換回路14R,14Gおよび1
4Bはそれぞれ３原色成分信号R,GおよびＢを対応するデ
ィジタルデータに変換してその出力16R,16Gおよび16Bに
ビット並列に出力する。１つの画素についてこのディジ
タルデータが出力されている期間は、第３図からわかる
ように３クロック期間である。 制御回路20は、イメージセンサ10の読出しクロックφ
１に所定の位相で同期してスイッチ回路18に切換えパル
ス50を供給する。スイッチ回路18は、パルス50に応動し
てその接続位置を順次シフトし、まず、最初の１クロッ
ク期間、アナログ・ディジタル変換回路14Rの出力16Rを
メモリ24の入力22に、次の１クロック期間、同14Gの出
力16Gを入力22に、さらに次の１クロック期間は、同14B
の出力16Bを入力22に接続する。この３つのデータで１
画素分のカラー映像信号データが構成される。 制御回路20は、イメージセンサ10の読出し動作に同期
してメモリ24の制御線26に書込みイネーブル、書込みク
ロックおよび記憶位置アドレスなどの制御信号を与え、
これによって映像信号データがメモリ24に蓄積される。
このような動作をイメージセンサ10の全撮像セルについ
て繰返し行なうことによって、３原色映像信号R,Gおよ
びＢを繰返し読み出し、メモリ24の順次の記憶位置へ書
き込ませる。これによって、１フレームないしは１フィ
ールド分のカラー映像信号データがメモリ24に格納され
る。 これからわかるように、アナログ・ディジタル変換回
路14R,14Gおよび14Bから出力されるディジタル映像信号
データは、スイッチ回路18によって３原色成分がクロッ
クφ１の３周期ごとに巡回的に順次に現われ、メモリ24
に入力される。したがってメモリ24には、従来方式にお
けるような不要な映像信号データが蓄積されることがな
い。 第１図に示す実施例の実際の装置例が第２図に示され
ている。以降の図において、第１図に示す構成要素と同
様の要素は同じ参照符号で示されている。この構成例で
はスイッチ回路18は、リングカウンタ60と、３つの状態
バッファ62R,62Gおよび62bとが図示のように接続されて
構成されている。リングカウンタ60は、制御回路20から
の制御線28から得られるクロックφ１を巡回的に計数し
てその３桁の計数値を３状態バッファ62R,62Gおよび62B
にそれぞれ出力する。３状態バッファ62R,62Gおよび63B
はそれぞれ、その出力がデータバス22に接続され、開放
状態、高レベルおよび低レベルの３つの出力状態をとる
バッファである。したがって、バッファ62R,62Gおよび6
2Bのうちリングカウンタ60の出力により付勢されたもの
のみがその入力側の論理状態をデータバス22に転送す
る。したがってデータバス22には、イメージセンサ10か
ら読み出された３原色成分R,GおよびＢの信号データが
巡回的に順次に現われる。 第４図には本発明の他の実施例が示され、この実施例
は、イメージセンサ10の映像信号出力12R,12Gおよび12B
にスイッチ回路18が接続され、スイッチ回路18の出力70
がアナログ・ディジタル変換回路14を介してメモリ24の
入力22に接続されている点で第１図に示す実施例と相違
する。イメージセンサ10はその機能が１つの半導体チッ
プに集積回路化され、スイッチ回路18はその集積回路の
外部にある。アナログ・ディジタル変換回路14は、第１
図の実施例におけるアナログ・ディジタル変換回路14R,
14Gまたは14Bと同じ構成でよい。 この実施例では、アナログ・ディジタル変換回路14に
３原色のアナログ映像信号を入力するに先立ってスイッ
チ回路18にてそれを点順次の形に変換している。したが
って、アナログ・ディジタル変換回路14も１回路でよ
く、ゆえにその出力22に含まれる信号線の本数も第１図
の実施例の信号線16R,16Gおよび16Bの合計の1/3でよ
い。信号線本数の少ないことは、装置内の結線や接続点
の数が少ないことを意味し、これは装置全体の信頼性を
向上させる。 効 果 このように本発明によれば、固体イメージセンサから
それぞれ分解色成分信号の形で出力される映像信号が各
分解色成分が巡回的に順次に現われる信号に変換されて
メモリに蓄積される。これによって、余分な映像信号デ
ータをメモリに蓄積しないですみ、また信号線の本数も
少なくなる。したがって装置全体の信頼性も向上する。
【図面の簡単な説明】
第１図は本発明による映像信号のディジタル記憶装置の
実施例を示す機能ブロック図、 第２図は、第１図に示す実施例の実際の装置例を示す機
能ブロック図、 第３図は、第１図の装置の各部に現われる信号波形を示
すタイミング図、 第４図は本発明の他の実施例を示す第１図と同様の機能
ブロック図である。 主要部分の符号の説明 10……イメージセンサ 14R,14……アナログ・ディジタル変換回路 18……スイッチ回路 20……制御回路 24……メモリ
実施例を示す機能ブロック図、 第２図は、第１図に示す実施例の実際の装置例を示す機
能ブロック図、 第３図は、第１図の装置の各部に現われる信号波形を示
すタイミング図、 第４図は本発明の他の実施例を示す第１図と同様の機能
ブロック図である。 主要部分の符号の説明 10……イメージセンサ 14R,14……アナログ・ディジタル変換回路 18……スイッチ回路 20……制御回路 24……メモリ
Claims (1)
- (57)【特許請求の範囲】 １．入射光を受け、それぞれ該入射光のＲ、Ｇ、Ｂの分
解色成分に応じた個別の映像信号を出力する３つの出力
を有する固体イメージセンサと、 該固体イメージセンサの３つの出力のそれぞれから出力
されるＲ、Ｇ、Ｂの分解色成分の映像信号を入力し、該
入力した各分解色成分が巡回的に順次に現われるディジ
タルデータに変換する信号変換手段と、 該信号変換手段からディジタルデータを入力し、該入力
したディジタルデータを書換え可能に蓄積する少なくと
も１フィールドの容量を有するメモリ手段と、 前記固体イメージセンサ、信号変換手段およびメモリ手
段を制御する制御手段とを有し、 前記信号変換手段は、前記固体イメージセンサのＲ、
Ｇ、Ｂの映像信号の３つの出力のそれぞれに接続され、
該Ｒ、Ｇ、Ｂのそれぞれの映像信号を対応するディジタ
ルデータに変換して出力する３つのアナログ・ディジタ
ル変換手段からなるアナログ・ディジタル変換手段群
と、 前記制御手段に応動し、該３つのアナログ・ディジタル
変換手段の出力を択一的に選択して前記メモリ手段に転
送する選択手段とを含み、 該選択手段は、前記３つのアナログ・ディジタル変換手
段の出力のそれぞれに接続されるとともに、選択信号を
受け、該３つのアナログ・ディジタル変換手段の出力を
該受けた選択信号により択一的に選択して前記メモリ手
段に転送する３つの３状態バッファ手段からなる３状態
バッファ手段群と、 前記制御手段に応動し、前記選択信号を生成して該３状
態バッファ手段群に転送するリングカウンタ手段とを含
み、 前記制御手段は、前記固体イメージセンサの駆動に同期
して、前記３つのアナログ・ディジタル変換手段のそれ
ぞれから出力されるＲ、Ｇ、Ｂのディジタルデータを前
記リングカウンタ手段の駆動による前記選択信号に基づ
いて各分解色成分について前記３つの３状態バッファ手
段により巡回的に順次選択させ、該３つの３状態バッフ
ァ手段で選択されたディジタルデータを前記メモリ手段
に蓄積することを特徴とする映像信号のディジタル記憶
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62270387A JP2690312B2 (ja) | 1987-10-28 | 1987-10-28 | 映像信号のディジタル記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62270387A JP2690312B2 (ja) | 1987-10-28 | 1987-10-28 | 映像信号のディジタル記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01114286A JPH01114286A (ja) | 1989-05-02 |
| JP2690312B2 true JP2690312B2 (ja) | 1997-12-10 |
Family
ID=17485552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62270387A Expired - Fee Related JP2690312B2 (ja) | 1987-10-28 | 1987-10-28 | 映像信号のディジタル記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2690312B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2854580B2 (ja) * | 1988-06-02 | 1999-02-03 | オリンパス光学工業株式会社 | 電子スチルカメラ |
| US5138459A (en) | 1990-11-20 | 1992-08-11 | Personal Computer Cameras, Inc. | Electronic still video camera with direct personal computer (pc) compatible digital format output |
| US6831690B1 (en) * | 1999-12-07 | 2004-12-14 | Symagery Microsystems, Inc. | Electrical sensing apparatus and method utilizing an array of transducer elements |
| KR20030032500A (ko) * | 2001-10-18 | 2003-04-26 | 삼성중공업 주식회사 | 동영상 캡쳐시스템 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5986987A (ja) * | 1982-11-10 | 1984-05-19 | Matsushita Electric Ind Co Ltd | カラ−カメラ装置 |
| JPS60142689A (ja) * | 1983-12-28 | 1985-07-27 | Canon Inc | 電子カメラ |
-
1987
- 1987-10-28 JP JP62270387A patent/JP2690312B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01114286A (ja) | 1989-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6721008B2 (en) | Integrated CMOS active pixel digital camera | |
| CN101010944B (zh) | 摄像装置及摄像结果的输出方法 | |
| EP0403248B1 (en) | Photoelectric converting apparatus | |
| US5534921A (en) | CCD digital camera system with selectable memories | |
| US6507011B2 (en) | Active pixel color linear sensor with line-packed pixel readout | |
| CN102714701A (zh) | 图像传感器中的暂停列读出 | |
| US5926215A (en) | Fast readout of a color image sensor | |
| JPH06217206A (ja) | 固体撮像装置 | |
| JP3239087B2 (ja) | 撮像装置 | |
| JP3392676B2 (ja) | 固体撮像素子及びこれを用いた撮像装置 | |
| KR100314801B1 (ko) | 이미지센서에서화면을패닝및스켈링하기위한장치 | |
| JP2690312B2 (ja) | 映像信号のディジタル記憶装置 | |
| KR20030036202A (ko) | 듀얼 모드 ｃｍｏｓ 집적 이미저 | |
| EP0869665B1 (en) | Solid state image sensor | |
| US6339213B2 (en) | Solid state imaging device and method for driving the same | |
| EP0441345A1 (en) | High-definition still picture camera | |
| US7053950B2 (en) | Drive unit for transferring CCD charge | |
| JPH09233394A (ja) | 撮像装置 | |
| JPS6361560A (ja) | イメ−ジセンサ−の駆動回路 | |
| JP3485745B2 (ja) | 固体撮像装置 | |
| JP2660592B2 (ja) | 高精細静止画カメラ | |
| JP3000958B2 (ja) | 固体撮像装置の駆動方法 | |
| JP2587225B2 (ja) | 固体撮像装置 | |
| JPS6268372A (ja) | 固体撮像素子 | |
| JP2000209599A (ja) | 固体撮像装置およびその駆動方法並びにカメラシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |