JPH09233393A

JPH09233393A - １チップ固体撮像装置

Info

Publication number: JPH09233393A
Application number: JP8033719A
Authority: JP
Inventors: Natsue Ishimura; 夏絵石村; Tadashi Sugiki; 忠杉木
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-02-21
Filing date: 1996-02-21
Publication date: 1997-09-05

Abstract

(57)【要約】【課題】この発明は、映像信号にタイミング発生部のカ
ウンタで生ずる雑音が重畳されないようにする１チップ
固体撮像装置を提供することを課題とする。【解決手段】撮像領域からのイメージ信号を出力する水
平走査スイッチング回路を駆動する水平走査シフトレジ
スタ13は、クロックで駆動される縦続接続したＤフリッ
プフロップ211 〜21n で構成され、水平走査スイッチン
グ回路の駆動信号が出力される。タイミング発生部のカ
ウンタ24は、水平走査シフトレジスタ13のｍ段目のフリ
ップフロップ21m の出力を受けて始動し、映像信号部分
から外れたブランキング期間においてのみ動作する。そ
して、このカウンタ部からの出力をアドレスとしてパル
ス発生ＲＯＭ25を読取り、各種位相の制御信号を発生す
る。したがって、このカウンタ部で生ずる雑音が映像信
号に重畳されることが、確実に避けられる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えば車載カメ
ラ、監視用カメラ、家庭用ムービカメラ等に使用される
半導体固体撮像素子と、この固体撮像素子を駆動する回
路要素を一体化して構成した１チップ固体撮像装置に関
する。

【０００２】

【従来の技術】小型簡易化したビデオカメラとして、固
体撮像素子が一般的に用いられている。この様な固体撮
像素子は、多数の光電変換素子を面状に配置して構成さ
れ、これら光電変換素子それぞれからの撮像イメージ信
号を走査手段を介して読み出し、映像信号として出力さ
せる。この様な映像信号を出力させるために、Ｘ−Ｙア
ドレス型の固体撮像素子では、水平方向の走査回路が設
けられ、この走査回路を起動するタイミング発生回路が
必要とされるもので、ビデオカメラには固体撮像素子と
組み合わせてタイミング発生回路が搭載されている。

【０００３】ビデオカメラを小型化するために、撮像素
子とタイミング発生回路を１チップ化することが考えら
れる。タイミング発生回路としては、通常は分周回路と
ロジック回路を組み合わせたタイミング発生回路が使わ
れているが、分周雑音が多く発生するため、撮像素子と
タイミング発生回路を分離した位置におかなければなら
なかった。

【０００４】分周雑音を減らすためには、例えばリング
カウンタが使用されるが、この場合、固体撮像素子の走
査回路とは全く別個にタイミング発生用としてのみこの
リングカウンタが設けられるため、回路規模が大きくな
る。

【０００５】

【発明が解決しようとするしようとする課題】この発明
は上記のような点に鑑みなされたもので、固体撮像素子
と同一チップ上にタイミング発生回路を搭載できるよう
にするものであり、特にこのタイミング発生回路の一部
であるカウンタ回路部分からの分周雑音信号が、映像信
号に対して重畳されることがなく、良質の映像信号出力
が得られるようにする１チップ固体撮像装置を提供する
ものである。

【０００６】

【課題を解決するための手段】この発明に係る１チップ
固体撮像装置は、半導体チップ上に多数の光電変換素子
の配列によって形成された撮像領域、およびこの撮像領
域から撮像映像信号を読み取る水平走査スイッチング手
段を形成し、さらにこの半導体チップ上に水平走査スイ
ッチング手段を制御する水平走査用シフトレジスタと、
この水平走査用シフトレジスタからの出力に対応して駆
動される帰線期間用シフトレジスタを含むタイミング発
生手段とを形成し、撮像領域の水平方向の一側部に設定
されるブラック部に対応するブランキング期間に相当す
る領域で帰線期間用シフトレジスタが起動され、帰線期
間に相当する水平ブランキング期間でのみ前記タイミン
グ発生手段が動作されるようにした。

【０００７】ここで、走査用シフトレジスタは、スイッ
チング信号が順次転送される縦続接続された多数段の記
憶手段によって構成され、その記憶手段からの出力に基
づいてタイミング発生手段が動作されるようにするもの
である。

【０００８】このように構成される１チップ固体撮像装
置によれば、撮像領域を駆動するためのタイミング信号
を発生するタイミング信号発生手段は、走査用シフトレ
ジスタを構成する、例えば多数のフリップフロップ回路
の映像信号を出力させる領域以外の、水平ブランキング
期間においてのみ、タイミング信号発生手段が動作す
る。したがって、このタイミング信号発生手段において
カウンタの駆動電流が変動しても、寄生容量等によって
映像信号期間に重畳されることがなく、信頼性に富む良
質の映像信号出力が得られる。

【０００９】

【発明の実施の形態】以下、図面を参照してこの発明の
一実施形態を説明する。図１は１チップ固体撮像装置の
概略的な構成を示すもので、半導体チップ上に撮像領域
11が設定される。この撮像領域11は、多数の光電変換素
子が平面状に配列して構成されるもので、その水平方向
に並ぶ光電変換素子の１つの例が１水平走査線とされ、
この水平走査線が垂直の方向に多数本並べて配置されて
いる。

【００１０】この１水平走査線に沿って並ぶ多数の光電
変換素子それぞれからの入力光学像の明るさに対応した
映像信号は、ノイズキャンセラを含む水平走査スイッチ
ング回路12によって順次読み出し出力され、映像信号と
して出力される。この水平走査スイッチング回路12は、
水平走査用シフトレジスタ13によって制御されるもの
で、水平方向に並ぶ光電変換素子から読み出された信号
が順次選択され、映像信号として出力される。

【００１１】水平走査用シフトレジスタ13の出力は、タ
イミング発生回路15に供給される。このタイミング発生
回路15は、帰線期間用シフトレジスタ151 を備えるもの
で、このシフトレジスタ151 は、ブランキング期間を計
数するカウンタを構成し、その計数値に対応して各種タ
イミング信号を出力し、そのタイミング信号の一つが、
水平走査用シフトレジスタ13に入力されている。

【００１２】すなわち、撮像領域11の１水平走査線に対
応する映像信号が、水平走査用シフトレジスタ13からの
出力に対応して読み出されたならば、その１水平走査線
の終了と共に、タイミング発生回路15の帰線期間用シフ
トレジスタ151 が起動される。そして、１水平走査線の
映像信号に続く水平ブランキング期間を計数するもの
で、この帰線期間用シフトレジスタ151 による計数信号
に基づいて、垂直駆動回路16が駆動され、撮像領域11内
の次の水平走査線を選択する。したがって、水平ブラン
キング期間においてのみ、タイミング発生回路15が動作
状態とされ、そのカウンタ回路を構成する帰線期間用シ
フトレジスタ151 の駆動電流に変動が生じても、これに
伴う雑音が映像信号期間内に重畳されることがない。

【００１３】図２は走査用シフトレジスタ13並びにタイ
ミング発生回路15部分のさらに詳細な実施の形態を示し
ているもので、走査用シフトレジスタ13はｍ個のＤフリ
ップフロップ211 〜21m によって構成される。このｎ個
のＤフリップフロップ211 〜21m は、それぞれ出力Ｑが
次段の入力Ｄに接続されているもので、先頭段からの入
力パルスを１クロック（ＣＬＫ）毎に１段づつ転送す
る。そして、その各Ｄフリップフロップ211 〜21m それ
ぞれからのＱ出力Ｏ1 、Ｏ2 、…、Ｏm が、水平走査ス
イッチング回路12の各スイッチ素子に単発パルスを与
え、このスイッチング回路12の走査制御が行われる。

【００１４】このｍ段のＤフリップフロップ211 〜21m
にさらに縦続接続して、Ｄフリップフロップ21m+1 〜21
n が設けられる。このＤフリップフロップ21m+1 〜21n
は、オプティカルブラック部分の走査用である。

【００１５】先頭からｍ段目のＤフリップフロップ21m
からの出力は、Ｒ／Ｓフリップフロップ22のセット入力
と、カウンタ24のクリア入力に供給され、カウンタ24が
クリアされ、フリップフロップ22をセットする。このＲ
／Ｓフリップフロップ22の非反転出力は、クロック（Ｃ
ＬＫ）と共にアンド回路23に入力されてその論理積が取
られ、バースト状のクロック波形を出力してカウンタ24
に供給する。

【００１６】このカウンタ24の計数出力は、パルス発生
用ＲＯＭ25のアドレス線に入力されるもので、カウンタ
24の計数値に対応したアドレス値に基づき、このパルス
発生用ＲＯＭ25から撮像素子の駆動タイミングパルス、
同期信号系のパルス、タイミング発生部の制御パルス等
の種々の位相のパルスが発生される。

【００１７】パルス発生用ＲＯＭ25は、同期信号系のパ
ルスの１つとして垂直カウンタ用のクロック（ＨＣＬ
Ｋ）も発生しているもので、このクロック（ＨＣＬＫ）
は垂直カウンタ26で計数される。この垂直カウンタ26の
計数値信号は、同期発生用ＲＯＭ27にアドレスとして供
給され、垂直同期関係のパルスを発生する。

【００１８】この様に構成される水平走査用シフトレジ
スタ12において、その先頭段のＤフリップフロップ211
に単発パルスが入力されると、ｍ個のクロック（ＣＬ
Ｋ）の後に、ｍ段目のＤフリップフロップ21m のＱ出力
が“１”となり、カウンタ24がリセットされると共に、
Ｒ／Ｓフリップフロップ22がセットされる。Ｒ／Ｓフリ
ップフロップ22がセットされることにより、アンド回路
23にゲート信号が与えられ、カウンタ24はクロック（Ｃ
ＬＫ）を計数する。

【００１９】Ｄフリップフロップ21m がセットされた次
のクロックで、このＤフリップフロップ21m の出力は
“０”となる。このため、カウンタ24のクリアが解除さ
れて、このカウンタ24がクロック（ＣＬＫ）を計数する
ようになって、その計数値がパルス発生ＲＯＭ25のアド
レスを指定する。したがって、このパルス発生ＲＯＭ25
の内容が、カウンタ24の計数の進行に伴って順次読み出
され、所定位相のパルス出力が各ビット線から出力され
る。

【００２０】図３はこの様な水平走査用シフトレジスタ
12を構成する各要素に対応した部分の信号波形を示して
いるもので、Ｄフリップフロップ211 、212 、…、21n
それそれのＱ出力と共に、Ｒ／Ｓフリップフロップ22か
らの出力（ＣＮＴＲＥＮ）、さらにアンド回路23からの
出力（ＣＮＴＲＣＫ）を示し、このバースト状のクロッ
ク（ＣＮＴＲＣＫ）によってカウンタ24が計数されて、
パルス発生ＲＯＭ25からＨＤ、ＳＰ1 、ＳＹＮＣ、ＢＦ
等の信号が読み出し出力される。

【００２１】このパルス発生ＲＯＭ25からの出力に、Ｄ
フリップフロップ211 、212 、…、21n で構成されたシ
フトレジスタ13への単発入力パルス（ＳＰＩＮ）も含ま
れているもので、この単発入力パルス（ＳＰＩＮ）が先
頭段のＤフリップフロップ211 のＤ端子に入力され、所
定の位相で水平走査が開始される。

【００２２】この様な水平走査用シフトレジスタ13の走
査が開始されてから、さらに所定時間が経過した後に、
パルス発生ＲＯＭ25からＲ／Ｓフリップフロップ22に対
するリセットパルスが発生され、このフリップフロップ
22をリセットさせてカウンタ24に対する入力クロックを
停止させ、タイミング発生回路15部の動作が停止され
る。そして、第ｍ段のＤフリップフロップ21m のＱ出力
が“１”となったとき、再びこのタイミング発生回路15
の動作が開始され、この様なタイミング発生動作が繰り
返される。

【００２３】すなわち、このタイミング発生回路15部分
の動作を司るカウンタ24は、各種制御パルスを発生させ
なければならないとき以外は、動作が停止する。したが
って、映像信号期間では、カウンタ24で雑音信号が発生
されないため、映像信号上には雑音が現れない。また、
タイミング発生回路15部の動作がブランキング期間のみ
に限られるため、そのと動作時間が短縮されて消費電力
を低くすることができる。

【００２４】図４は水平走査用シフトレジスタ13並びに
タイミング発生回路15の第２の実施の形態を示すもの
で、反転したクロックによって駆動されるＤフリップフ
ロップ31を備え、そのＱ出力およびその反転出力をアン
ド回路32および33を介してＴ1およびＴ2 として取り出
す。

【００２５】走査用シフトレジスタ13は、ｎ個のラッチ
回路340 、341 、…、34n を縦続接続して構成される。
その奇数段目のラッチ回路340 、342 、…のゲート
（Ｇ）には、アンド回路32からの出力Ｔ1 を入力し、偶
数段目のラッチ回路341 、343 、…のゲート（Ｇ）に
は、アンド回路33からの出力Ｔ2 を入力する。そして、
各ラッチ回路の入力と反転出力との論理積をアンド回路
351 、352 、…で取ることにより、単発パルスＯ1 、Ｏ
2 、…、Ｏn を作り、この出力は水平走査スイッチング
回路12の各スイッチを制御する。この単発パルスＯ1 、
Ｏ1 、…、Ｏn は、水平走査用パルスとされ、撮像領域
11の水平方向に並ぶ光電変換素子からの映像信号を順次
読み取る。

【００２６】この様な水平走査用シフトレジスタ13の第
ｎ段目のラッチ回路34n の出力Ｆnは、プリセット（Ｐ
Ｒ）付きＤフリップフロップ36のプリセット端子に入力
される。このＤフリップフロップ36からの出力Ａ1 は、
クロック（ＣＬＫ）と共にアンド回路37に入力され、そ
の論理積によりバースト状のクロック波形を出力し、パ
ルス発生用のシフトレジスタを構成するｍ個の縦続接続
したＤフリップフロップ381 、382 、…、38m それぞれ
のクロック入力に入力される。このｍ個のＤフリップフ
ロップは、帰線期間用シフトレジスタ151 を構成する。

【００２７】これらのＤフリップフロップ381 、382 、
…、38m それぞれからの出力Ｓ1 、Ｓ2 、…、Ｓm は、
ロジック回路によって構成されたパルス発生回路39に供
給され、図２の実施の形態の例と同様に撮像素子の駆動
タイミングパルス、同期信号系のパルス、タイミング発
生部の制御パルス、等の種々の位相のパルスを発生す
る。図６にその各部の信号波形を示している。

【００２８】第ｋ段目のＤフリップフロップ38k の出力
は、Ｄフリップフロップ31および水平走査用シフトレジ
スタ13を構成するラッチ回路340 、341 、…、34n のそ
れぞれクリア入力に対して供給される。また、パルス発
生回路39には、同期信号系のパルスの１つである垂直カ
ウンタ用クロック（ＨＣＬＫ）を発生し、このクロック
は垂直同期発生回路40に供給され、垂直同期関係のパル
スを発生させる。

【００２９】この様に構成される水平走査用シフトレジ
スタ13において、まずＤフリップフロップ31に対してク
ロックが入力されると、１クロック分位相のずれた信号
Ｔ1およびＴ2 が得られる。初段のラッチ回路340 のゲ
ートに信号Ｔ1 が入力されるとその出力Ｆ0 が“１”に
なり、これが次段のラッチ回路341 のＤ端子に入力され
て、１クロック位相のずれた信号Ｔ2 がそのゲートに入
力されると、その出力Ｆ1 が“１”となる。このラッチ
回路341 の入力であるＦ0 とＦ1 の反転出力とは、アン
ド回路351 に入力されて、水平走査スイッチング回路12
を制御する信号Ｏ1 を出力する。

【００３０】この様にして、ｎクロック後には第ｎ段の
ラッチ回路34n の出力Ｆn が“１”となり、プリセット
付きＤフリップフロップ36に入力される。このＤフリッ
プフロップ36の出力が“１”にプリセットされたことに
より、アンド回路37がバースト波形を出力する。そし
て、さらに次のクロックでパルス発生用シフトレジスタ
の初段のＤフリップフロップ381 の出力Ｓ1 が“１”と
なり、さらにｋ番目のクロックで第ｋ段のＤフリップフ
ロップ38k の反転出力が“０”となり、Ｄフリップフロ
ップ31、さらにラッチ回路351 〜35n がクリアされ、パ
ルス発生用シフトレジスタの初段のＤフリップフロップ
381 の入力が“０”になる。

【００３１】このときからｋクロック後に、、このｋ番
目のＤフリップフロップ38k の反転出力は“１”とな
り、Ｄフリップフロップ31、さらにラッチ回路351 〜35
n のクリアが解除され、このパルス発生用シフトレジタ
の走査が始まる。すなわち、タイミング発生手段の動作
が開始される。そして、第ｍ番目のクロックによってｍ
段目のＤフリップフロップ38m の反転出力が“１”とな
り、これがプリセット付きＤフリップフロップ36のクロ
ック端子に入力され、その出力Ａ1 が“０”となってア
ンド回路37からの出力クロックが停止される。

【００３２】すなわち、水平走査用シフトレジスタ13を
構成するラッチ回路341 〜34n を走査している間に、水
平走査スイッチング回路12を制御する信号Ｏ1 〜Ｏn が
出力されて、撮像領域11の光電変換素子から映像信号を
読み取り出力する。そして、このイメージ信号が出力さ
れる映像信号部分の走査が終了した後に、パルス発生用
シフトレジスタを構成するＤフリップフロップ38k 〜38
m に“０”のデータが順次転送されるもので、その間は
映像信号の存在しないブランキング期間とされて、黒の
レベルのクランプ等のＯＢ（オプチカルブラック）部に
関する処理が行われる。このため、映像信号部分の走査
線が選択されている状態では、パルス発生部は動作して
いない。

【００３３】ここで、水平走査用シフトレジスタ13を第
１の実施形態にあってはＤフリップフロップを使用して
構成し、第２の実施の形態にあってはラッチ回路を用い
て構成するようにした。そのいずれの場合にあっても、
リングカウンタを使用する場合に比較して、構成が簡易
化される。

【００３４】Ｘ−Ｙアドレス型のＭＯＳ型イメージセン
サでは、読み出しの際に水平シフトレジスタが用いられ
ている。第１および第２の実施形態に示した例にあって
は、この様な水平シフトレジスタをタイミング発生用の
カウンタの一部として利用しているものであり、このた
め同期信号を発生するために増加する回路要素は、ブラ
ンキング期間を計数するカウンタに相当する部分のみで
あり、タイミング発生専用にリングカウンタを利用する
のに比較して回路規模が小さくされ、１チップ化に効果
的である。

【００３５】

【発明の効果】以上のようにこの発明に係る１チップ固
体撮像装置によれば、固体撮像素子に対して一体的にタ
イミング発生回路を搭載するようにした場合、特にこの
タイミング発生回路を構成するようになるカウンタ回路
部分からの分周雑音信号が、映像信号に対して重畳され
ることがなく、良質の映像信号出力が得られる。

【図面の簡単な説明】

【図１】この発明の一実施の形態に係る１チップ固体撮
像装置を概略的に説明する構成図。

【図２】上記実施の形態における水平走査用シフトレジ
スタ並びにタイミング信号発生部分の構成を示す図。

【図３】上記実施の形態を説明するための信号波形図。

【図４】第２の実施の形態に係る水平走査用シフトレジ
スタ並びにタイミング信号発生部分の構成を示す図。

【図５】この実施の形態を説明する信号波形図。

【図６】図５に続く動作を説明する信号波形図。

【符号の説明】

11…撮像領域 12…水平走査スイッチング回路 13…水平走査用シフトレジスタ 15…タイミング発生回路 151 …帰線期間用シフトレジスタ 16…垂直駆動回路 211 〜21n …Ｄフリップフロップ 22…Ｒ／Ｓフリップフロップ 24…カウンタ 25…パルス発生ＲＯＭ 341 〜34n …ラッチ回路

Claims

【特許請求の範囲】

【請求項１】多数の光電変換素子の配列によって形成
された撮像領域と、この撮像領域を構成する前記多数の
光電変換素子からの信号を選択出力する複数のスイッチ
ング手段と、これらのスイッチング手段にそれぞれスイ
ッチング信号を印加することにより当該スイッチング手
段を順次選択する水平走査用シフトレジスタと、この水
平走査用シフトレジスタからの出力に対応して起動され
るタイミング発生手段とを同一半導体チップ上に具備
し、前記水平走査用シフトレジスタは、前記撮像領域に対応
する映像信号を前記スイッチング手段を介して出力さ
せ、かつ前記タイミング発生手段は、前記撮像領域の水平方
向の端部に形成されるオプティカルブラック部の走査期
間を内包する水平ブランキング期間に相当する領域で起
動されて各種タイミングパルスを発生し、前記走査用シ
フトレジスタが起動した後に前記各種タイミングパルス
の発生動作を停止することを特徴とする１チップ固体撮
像装置。
【請求項２】前記タイミング発生手段は、各種タイミ
ングパルスの基準位相発生手段として、シフトレジスタ
を含んでいることを特徴とする請求項１記載の１チップ
固体撮像装置。
【請求項３】前記タイミング発生手段は、各種タイミ
ングパルスの基準位相発生手段として、カウンタを含ん
でいることを特徴とする請求項１記載の１チップ固体撮
像装置。
【請求項４】前記水平走査用シフトレジスタは、一斉
にリセットされた後に１クロックごとに前段から順番に
セットされる縦続接続された複数のラッチと、これらの
ラッチに対応して設けられ、前段のラッチの非反転出力
と自段のラッチの反転出力との論理積を出力する複数の
論理積ゲートとを備え、これらの論理積ゲートの出力を
基に走査用パルスを順次発生することを特徴とする請求
項２又は３に記載の１チップ固体撮像装置。
【請求項５】前記水平走査用シフトレジスタは、直列
配置されたｎ個の記憶手段を含み、このｎ個の記憶手段
の各々は前記スイッチング信号を出力するとともに、最
終段の記憶手段からの出力により前記タイミング発生手
段の帰線期間用シフトレジスタを構成するカウンタを起
動し、かつこのカウンタの最終カウント出力が前記ｎ個
の記憶手段の先頭段に入力されるように構成したことを
特徴とする請求項２又は３に記載の１チップ固体撮像装
置。