JP2001169183A - イメージセンサー及びイメージセンサーの駆動方法 - Google Patents
イメージセンサー及びイメージセンサーの駆動方法Info
- Publication number
- JP2001169183A JP2001169183A JP34918099A JP34918099A JP2001169183A JP 2001169183 A JP2001169183 A JP 2001169183A JP 34918099 A JP34918099 A JP 34918099A JP 34918099 A JP34918099 A JP 34918099A JP 2001169183 A JP2001169183 A JP 2001169183A
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- image sensor
- shift register
- counter
- pixel array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 25
- 230000004913 activation Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/74—Circuitry for scanning or addressing the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/745—Circuitry for generating timing or clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 分周ノイズがなく，回路構成が簡単で，余計
な外部制御信号を必要としないＭＯＳ型イメージセンサ
を提供する。 【解決手段】 ピクセルアレイ１、水平シフトレジスタ
３、垂直シフトレジスタ２とから構成されたイメージセ
ンサー２０であって、当該イメージセンサー２０には、
更に水平ブランキングカウンター１１が設けられている
イメージセンサー２０。
な外部制御信号を必要としないＭＯＳ型イメージセンサ
を提供する。 【解決手段】 ピクセルアレイ１、水平シフトレジスタ
３、垂直シフトレジスタ２とから構成されたイメージセ
ンサー２０であって、当該イメージセンサー２０には、
更に水平ブランキングカウンター１１が設けられている
イメージセンサー２０。
Description
【０００１】
【発明の属する技術分野】本発明は、イメージセンサー
及びイメージセンサーの駆動方法に関し、特に詳しく
は、分周ノイズなく，回路構成が簡単で，余計な外部制
御信号を必要としないイメージセンサー及びイメージセ
ンサーの駆動方法に関するものである。
及びイメージセンサーの駆動方法に関し、特に詳しく
は、分周ノイズなく，回路構成が簡単で，余計な外部制
御信号を必要としないイメージセンサー及びイメージセ
ンサーの駆動方法に関するものである。
【０００２】
【従来の技術】従来より、イメージセンサーとしては、
多くの異なる構成を有するものが公開されている。
多くの異なる構成を有するものが公開されている。
【０００３】中でも、ＭＯＳ型イメージセンサー及びＣ
ＣＤイメージセンサーがその代表的なものとして知られ
ている。
ＣＤイメージセンサーがその代表的なものとして知られ
ている。
【０００４】処で、ＭＯＳ型イメージセンサは、特に専
用プロセスが必要なＣＣＤイメージセンサと違い，標準
ＭＯＳプロセスで作製可能なために，低電圧・単一電源
動作により低消費電力なこと，および周辺ロジックやマ
クロがワンチップ化できる利点があり，近年注目を浴び
ている．良く知られている従来のＭＯＳ型イメージセン
サの構成の一例を図３に示す回路ブロック図を参照しな
がら説明する。
用プロセスが必要なＣＣＤイメージセンサと違い，標準
ＭＯＳプロセスで作製可能なために，低電圧・単一電源
動作により低消費電力なこと，および周辺ロジックやマ
クロがワンチップ化できる利点があり，近年注目を浴び
ている．良く知られている従来のＭＯＳ型イメージセン
サの構成の一例を図３に示す回路ブロック図を参照しな
がら説明する。
【０００５】即ち、上記した従来のＭＯＳ型イメージセ
ンサ１０に於いては、ピクセルアレイ１は、垂直シフト
レジスタ２が、当該垂直シフトレジスタ２に接続された
垂直読み出しシフトクロックの駆動に従って、当該ピク
セルアレイ１に於ける、垂直方向に配列された複数の水
平アドレス線の内から１ラインずつ順次に選択されると
同時に、選択された当該水平アドレス線に沿って水平方
向に配列された複数本の垂直信号線が、水平読み出しシ
フトクロック５の駆動に従って、当該水平読み出しシフ
トクロック５に接続されている水平シフトレジスタ順次
に選択される殊によって、所定のアドレスにあるセル部
の電荷が順次に読み出される様に構成されている。
ンサ１０に於いては、ピクセルアレイ１は、垂直シフト
レジスタ２が、当該垂直シフトレジスタ２に接続された
垂直読み出しシフトクロックの駆動に従って、当該ピク
セルアレイ１に於ける、垂直方向に配列された複数の水
平アドレス線の内から１ラインずつ順次に選択されると
同時に、選択された当該水平アドレス線に沿って水平方
向に配列された複数本の垂直信号線が、水平読み出しシ
フトクロック５の駆動に従って、当該水平読み出しシフ
トクロック５に接続されている水平シフトレジスタ順次
に選択される殊によって、所定のアドレスにあるセル部
の電荷が順次に読み出される様に構成されている。
【０００６】然しながら、係る従来のイメージセンサー
１０に於いては、当該垂直シフトレジスタ２及び当該水
平シフトレジスタ３は、それらの動作に必要なタイミン
グ信号をそれぞれ外部に設けた制御手段６等の出力信
号、外部トリガー信号、により、当該垂直読み出しシフ
トクロック及び当該水平読み出しシフトクロック５を介
して供給される様に構成されている。
１０に於いては、当該垂直シフトレジスタ２及び当該水
平シフトレジスタ３は、それらの動作に必要なタイミン
グ信号をそれぞれ外部に設けた制御手段６等の出力信
号、外部トリガー信号、により、当該垂直読み出しシフ
トクロック及び当該水平読み出しシフトクロック５を介
して供給される様に構成されている。
【０００７】その結果、上記した従来のＭＯＳ型イメー
ジセンサに於いては、当該垂直シフトレジスタ２及び水
平シフトレジスタ３の動作タイミングを外部で生成しな
ければならず、従って、入力する外部制御信号が増える
という欠点もある他、ノイズの発生が多くなり、その対
策を別途講ずる必要性が有った。
ジセンサに於いては、当該垂直シフトレジスタ２及び水
平シフトレジスタ３の動作タイミングを外部で生成しな
ければならず、従って、入力する外部制御信号が増える
という欠点もある他、ノイズの発生が多くなり、その対
策を別途講ずる必要性が有った。
【０００８】更には、他の従来例として図４に示す様
に、読み出し用のシフトレジスタ以外にバイナリカウン
タを設けて内部で動作に必要なタイミングを生成するこ
とも良く知られている。
に、読み出し用のシフトレジスタ以外にバイナリカウン
タを設けて内部で動作に必要なタイミングを生成するこ
とも良く知られている。
【０００９】即ち、上記従来例に於いては、図３の構成
に加えて、図示の通りバイナリカウンタから構成された
垂直読み出し期間カウンタ７、バイナリカウンタから構
成された水平読み出し期間カウンタ８、及びバイナリカ
ウンタから構成された水平ブランキングカウンター９が
設けられている。
に加えて、図示の通りバイナリカウンタから構成された
垂直読み出し期間カウンタ７、バイナリカウンタから構
成された水平読み出し期間カウンタ８、及びバイナリカ
ウンタから構成された水平ブランキングカウンター９が
設けられている。
【００１０】然しながら、係る従来例に於いては、各バ
イナリカウンタによるメインクロックの分周ノイズがア
ナログ信号に乗る可能性があると同時に、また，シフト
レジスタと別にバイナリカウンタを設ける必要があるた
め，回路構成が複雑で大きくなるという問題もある．そ
の他、特開平６−７８２１８号公報には、イメージセン
サーに於いて、各ピクセルから蓄積時間の異なる複数の
ビデオ信号を出力させる手段と当該蓄積時間の異なる複
数のビデオ信号の差信号を出力する手段とを設けたイメ
ージセンサーが記載されているが、イメージセンサー自
体の回路構成が複雑となるという問題が有った。
イナリカウンタによるメインクロックの分周ノイズがア
ナログ信号に乗る可能性があると同時に、また，シフト
レジスタと別にバイナリカウンタを設ける必要があるた
め，回路構成が複雑で大きくなるという問題もある．そ
の他、特開平６−７８２１８号公報には、イメージセン
サーに於いて、各ピクセルから蓄積時間の異なる複数の
ビデオ信号を出力させる手段と当該蓄積時間の異なる複
数のビデオ信号の差信号を出力する手段とを設けたイメ
ージセンサーが記載されているが、イメージセンサー自
体の回路構成が複雑となるという問題が有った。
【００１１】又、特開平１０−９３０６９号公報には、
ＭＯＳ型イメージセンサに於いて、垂直信号線の信号を
水平信号線に順次出力するに際し、当該垂直信号線と当
該水平信号線との間に、Ｎ型トランジスタとＰ型トラン
ジスタとを並列に接続し、それぞれのトランジスタのゲ
ートを水平シフトレジスタにより制御するように構成さ
れた水平選択トランジスタを使用する技術が開示されて
いるが、トランジスタの数が倍増する為、回路構成が複
雑となる他、コストアップの要因となる。
ＭＯＳ型イメージセンサに於いて、垂直信号線の信号を
水平信号線に順次出力するに際し、当該垂直信号線と当
該水平信号線との間に、Ｎ型トランジスタとＰ型トラン
ジスタとを並列に接続し、それぞれのトランジスタのゲ
ートを水平シフトレジスタにより制御するように構成さ
れた水平選択トランジスタを使用する技術が開示されて
いるが、トランジスタの数が倍増する為、回路構成が複
雑となる他、コストアップの要因となる。
【００１２】
【発明が解決しようとする課題】従って、本発明の目的
は、上記した従来技術の欠点を改良し、ピクセルアレ
イ、読み出し用の水平および垂直シフトレジスタ，そし
て水平ブランキング期間カウント用シフトレジスタを用
いて，内部動作に必要なタイミング信号を生成し、相互
にやり取りすることによって、分周ノイズなく，回路構
成が簡単で，余計な外部制御信号を必要としないＭＯＳ
型イメージセンサを提供することにある。
は、上記した従来技術の欠点を改良し、ピクセルアレ
イ、読み出し用の水平および垂直シフトレジスタ，そし
て水平ブランキング期間カウント用シフトレジスタを用
いて，内部動作に必要なタイミング信号を生成し、相互
にやり取りすることによって、分周ノイズなく，回路構
成が簡単で，余計な外部制御信号を必要としないＭＯＳ
型イメージセンサを提供することにある。
【００１３】
【課題を解決するための手段】本発明は上記した目的を
達成するため、以下に記載されたような技術構成を採用
するものである。
達成するため、以下に記載されたような技術構成を採用
するものである。
【００１４】即ち、本発明に係る第１の態様としては、
ピクセルアレイ、水平シフトレジスタ、垂直シフトレジ
スタとから構成されたイメージセンサーであって、当該
イメージセンサーには更に水平ブランキングカウンター
が設けられているイメージセンサーであり、又、本発明
に係る第２の態様としては、ピクセルアレイ、水平シフ
トレジスタ、垂直シフトレジスタ及びシフトレジスタか
ら構成された水平ブランキングカウンターが設けられて
いるイメージセンサーに於いて、当該水平ブランキング
カウンターから当該ピクセルアレイの内部動作に必要な
タイミング信号を出力させ、当該信号に基づき、該各シ
フトレジスタ間で相互にタイミング信号をやりとりする
様に構成されたイメージセンサーの駆動方法である。
ピクセルアレイ、水平シフトレジスタ、垂直シフトレジ
スタとから構成されたイメージセンサーであって、当該
イメージセンサーには更に水平ブランキングカウンター
が設けられているイメージセンサーであり、又、本発明
に係る第２の態様としては、ピクセルアレイ、水平シフ
トレジスタ、垂直シフトレジスタ及びシフトレジスタか
ら構成された水平ブランキングカウンターが設けられて
いるイメージセンサーに於いて、当該水平ブランキング
カウンターから当該ピクセルアレイの内部動作に必要な
タイミング信号を出力させ、当該信号に基づき、該各シ
フトレジスタ間で相互にタイミング信号をやりとりする
様に構成されたイメージセンサーの駆動方法である。
【００１５】
【発明の実施の形態】本発明に係る当該イメージセンサ
ー及びイメージセンサーの駆動方法は、上記した様な技
術構成を採用しているので、水平および垂直の走査手段
およびブランキングカウント手段をシフトレジスタ構成
としたため，メインクロックに対する分周ノイズを生じ
ないというという効果が得られると共に、本来ピクセル
アレイの読み出しに用いる水平および垂直シフトレジス
タからも、内部動作に必要なタイミング信号を生成し、
相互にやり取りすることによって、回路構成が簡略化で
きる。
ー及びイメージセンサーの駆動方法は、上記した様な技
術構成を採用しているので、水平および垂直の走査手段
およびブランキングカウント手段をシフトレジスタ構成
としたため，メインクロックに対する分周ノイズを生じ
ないというという効果が得られると共に、本来ピクセル
アレイの読み出しに用いる水平および垂直シフトレジス
タからも、内部動作に必要なタイミング信号を生成し、
相互にやり取りすることによって、回路構成が簡略化で
きる。
【００１６】また、内部で水平・垂直・ブランキング間
のタイミングを生成するため、外部からの動作用制御信
号を少なくできる効果もある． なお、上記実施例で
は、水平・垂直・ブランキング間のタイミング信号とし
て、相互の終了フラグをやり取りしているが、たとえ
ば、ランダムアクセスや部分アクセスなどの特殊な動作
を行う際にも、必要な信号を、前記水平および垂直の走
査手段およびブランキングカウント手段から生成し、回
路構成を簡略化することが可能である．
のタイミングを生成するため、外部からの動作用制御信
号を少なくできる効果もある． なお、上記実施例で
は、水平・垂直・ブランキング間のタイミング信号とし
て、相互の終了フラグをやり取りしているが、たとえ
ば、ランダムアクセスや部分アクセスなどの特殊な動作
を行う際にも、必要な信号を、前記水平および垂直の走
査手段およびブランキングカウント手段から生成し、回
路構成を簡略化することが可能である．
【実施例】以下に、本発明に係るイメージセンサー及び
イメージセンサーの駆動方法の一具体例の構成を図面を
参照しながら詳細に説明する。
イメージセンサーの駆動方法の一具体例の構成を図面を
参照しながら詳細に説明する。
【００１７】即ち、図１は、本発明に係る当該イメージ
センサーの一具体例の構成を示すブロックダイアグラム
であって、図中、ピクセルアレイ１、水平シフトレジス
タ３、垂直シフトレジスタ２とから構成されたイメージ
センサー２０であって、当該イメージセンサー２０には
更に水平ブランキングカウンター１１が設けられている
イメージセンサー２０が示されている。
センサーの一具体例の構成を示すブロックダイアグラム
であって、図中、ピクセルアレイ１、水平シフトレジス
タ３、垂直シフトレジスタ２とから構成されたイメージ
センサー２０であって、当該イメージセンサー２０には
更に水平ブランキングカウンター１１が設けられている
イメージセンサー２０が示されている。
【００１８】当該水平ブランキングカウンター１１は、
シフトレジスタで構成されている事が好ましい。
シフトレジスタで構成されている事が好ましい。
【００１９】又、本発明に於ける当該イメージセンサー
２０に於いては、当該垂直シフトレジスタ２は、垂直読
み出しシフトクロック４を介して所定の信号を受ける様
に構成されていても良く、又当該水平シフトレジスタ３
も、水平読み出しシフトクロック５を介して所定の信号
を受ける様に構成されていても良い。
２０に於いては、当該垂直シフトレジスタ２は、垂直読
み出しシフトクロック４を介して所定の信号を受ける様
に構成されていても良く、又当該水平シフトレジスタ３
も、水平読み出しシフトクロック５を介して所定の信号
を受ける様に構成されていても良い。
【００２０】本発明に於いて使用される当該水平ブラン
キングカウンター１１は、適宜の外部トリガーにより活
性化される様に構成されている事が好ましい。
キングカウンター１１は、適宜の外部トリガーにより活
性化される様に構成されている事が好ましい。
【００２１】一方、本発明に於ける当該水平ブランキン
グカウンター１１は、当該イメージセンサー２０に於け
るブランキング期間をカウントするものである。
グカウンター１１は、当該イメージセンサー２０に於け
るブランキング期間をカウントするものである。
【００２２】又、本発明に於ける当該垂直シフトレジス
タ２は、当該水平ブランキングカウンター１１の活性化
と同期して活性化される様に構成されている事が好まし
く、又、当該水平ブランキングカウンター１１は、それ
自身のカウントアップに同期して、ブランキング終了フ
ラグ２２が立つ様に構成されている事も望ましい。
タ２は、当該水平ブランキングカウンター１１の活性化
と同期して活性化される様に構成されている事が好まし
く、又、当該水平ブランキングカウンター１１は、それ
自身のカウントアップに同期して、ブランキング終了フ
ラグ２２が立つ様に構成されている事も望ましい。
【００２３】更に、本発明に於いては、当該ブランキン
グ終了フラグ２２に応答して当該水平シフトレジスタ３
が、要すれば、当該水平読み出しシフトクロック５を介
して活性化される様に構成されている事も好ましい。
グ終了フラグ２２に応答して当該水平シフトレジスタ３
が、要すれば、当該水平読み出しシフトクロック５を介
して活性化される様に構成されている事も好ましい。
【００２４】一方、本発明に係る当該イメージセンサー
２０に於いては、当該水平シフトレジスタ３のカウント
アップに同期して水平走査終了フラグ２３が立つ様に構
成されている事も望ましい。
２０に於いては、当該水平シフトレジスタ３のカウント
アップに同期して水平走査終了フラグ２３が立つ様に構
成されている事も望ましい。
【００２５】本発明に於いて、当該水平走査終了フラグ
２３に応答して、当該水平ブランキングカウンター１１
が活性化される様に構成されている事が望ましく、又、
当該水平走査終了フラグ２３に応答して、当該垂直シフ
トレジスタも活性化される様に構成されている事も望ま
しい。
２３に応答して、当該水平ブランキングカウンター１１
が活性化される様に構成されている事が望ましく、又、
当該水平走査終了フラグ２３に応答して、当該垂直シフ
トレジスタも活性化される様に構成されている事も望ま
しい。
【００２６】即ち、本発明に係る当該イメージセンサー
２０に於いては、当該ピクセルアレイ１、水平シフトレ
ジスタ３、垂直シフトレジスタ２及びシフトレジスタか
ら構成された水平ブランキングカウンター１１が設けら
れていると共に、当該水平ブランキングカウンター１１
から当該ピクセルアレイ１の内部動作に必要なタイミン
グ信号２２を出力させ、当該信号２２に基づき、該各シ
フトレジスタ間で相互にタイミング信号をやりとりする
様に構成されているものである。
２０に於いては、当該ピクセルアレイ１、水平シフトレ
ジスタ３、垂直シフトレジスタ２及びシフトレジスタか
ら構成された水平ブランキングカウンター１１が設けら
れていると共に、当該水平ブランキングカウンター１１
から当該ピクセルアレイ１の内部動作に必要なタイミン
グ信号２２を出力させ、当該信号２２に基づき、該各シ
フトレジスタ間で相互にタイミング信号をやりとりする
様に構成されているものである。
【００２７】以下に本発明に係る当該イメージセンサー
２０の一具体例の構成及びその動作に付いてより詳細に
説明する。
２０の一具体例の構成及びその動作に付いてより詳細に
説明する。
【００２８】つまり、本発明は、ピクセルアレイ読み出
し用の水平および垂直の走査手段を内蔵したＭＯＳ型イ
メージセンサにおいて、前記走査手段の他に水平ブラン
キング期間のカウント手段を設け、かつそれらをすべて
シフトレジスタ構成とし、更にそれらから内部動作に必
要なタイミング信号を生成し、相互にやり取りすること
を特徴としている。
し用の水平および垂直の走査手段を内蔵したＭＯＳ型イ
メージセンサにおいて、前記走査手段の他に水平ブラン
キング期間のカウント手段を設け、かつそれらをすべて
シフトレジスタ構成とし、更にそれらから内部動作に必
要なタイミング信号を生成し、相互にやり取りすること
を特徴としている。
【００２９】図１の、本発明による回路ブロック図に示
すように、本発明に従って、ピクセル読み出し用の水平
および垂直の走査シフトレジスタ５、４、そして水平ブ
ランキング期間カウント用のシフトシフトレジスタ１１
を設けて、それらからタイミング信号を生成し、相互に
やり取りすることにより内部動作が自動的に進行するよ
うになっている．つまり、本発明に係る当該イメージセ
ンサー２０に於いては、図４に示した従来のイメージセ
ンサーの様に、垂直読み出しシフトクロック及び水平読
み出しシフトクロックの他に更にバイナリカウンタから
構成された垂直読み出し期間カウンタ７や、同様にバイ
ナリカウンタから構成された水平読み出し期間カウンタ
８を設けることなく、垂直読み出し期間カウンタ７シフ
トクロック４が付加された垂直シフトレジスタ２、及び
必要に応じて付加される水平読み出しシフトクロック５
を有する水平シフトレジスタ３そして、シフトレジスタ
構成からなるブランキングカウント手段１１とを設ける
事によって、メインクロックの分周ノイズを生じないと
いうという効果が得られる。
すように、本発明に従って、ピクセル読み出し用の水平
および垂直の走査シフトレジスタ５、４、そして水平ブ
ランキング期間カウント用のシフトシフトレジスタ１１
を設けて、それらからタイミング信号を生成し、相互に
やり取りすることにより内部動作が自動的に進行するよ
うになっている．つまり、本発明に係る当該イメージセ
ンサー２０に於いては、図４に示した従来のイメージセ
ンサーの様に、垂直読み出しシフトクロック及び水平読
み出しシフトクロックの他に更にバイナリカウンタから
構成された垂直読み出し期間カウンタ７や、同様にバイ
ナリカウンタから構成された水平読み出し期間カウンタ
８を設けることなく、垂直読み出し期間カウンタ７シフ
トクロック４が付加された垂直シフトレジスタ２、及び
必要に応じて付加される水平読み出しシフトクロック５
を有する水平シフトレジスタ３そして、シフトレジスタ
構成からなるブランキングカウント手段１１とを設ける
事によって、メインクロックの分周ノイズを生じないと
いうという効果が得られる。
【００３０】また、前記３種類のシフトレジスタから、
内部動作に必要なタイミング信号を生成し、相互にやり
取りすることによって、回路構成が簡略化できる．また
外部からの動作用制御信号を少なくできる効果もある．
図１を参照すると、本発明の一実施例としてのＣＭＯＳ
イメージセンサの回路ブロック図が示されている。
内部動作に必要なタイミング信号を生成し、相互にやり
取りすることによって、回路構成が簡略化できる．また
外部からの動作用制御信号を少なくできる効果もある．
図１を参照すると、本発明の一実施例としてのＣＭＯＳ
イメージセンサの回路ブロック図が示されている。
【００３１】当該ＣＭＯＳイメージセンサ２０は、ピク
セルアレイ１の読み出し用の水平走査手段としての水平
シフトレジスタ３および垂直走査手段としての垂直シフ
トレジスタ２、そして水平ブランキング期間のカウント
手段としての水平ブランキングカウント用シフトレジス
タ１１を有する。垂直シフトレジスタは、ピクセルアレ
イ内の水平読み出し線（ＨＬ）およびリセット線（ＲＳ
Ｔ）を行毎に活性化するシフト信号を発生する。
セルアレイ１の読み出し用の水平走査手段としての水平
シフトレジスタ３および垂直走査手段としての垂直シフ
トレジスタ２、そして水平ブランキング期間のカウント
手段としての水平ブランキングカウント用シフトレジス
タ１１を有する。垂直シフトレジスタは、ピクセルアレ
イ内の水平読み出し線（ＨＬ）およびリセット線（ＲＳ
Ｔ）を行毎に活性化するシフト信号を発生する。
【００３２】水平シフトレジスタは、ピクセルアレイ内
の垂直読み出し線（ＶＬ）をデータ線（ＤＬ）に接続す
るシフト信号（ＹＳＷ）を発生する。これら水平および
垂直シフトレジスタ２、３により、任意のピクセルが選
択され、信号が外部に読み出される。
の垂直読み出し線（ＶＬ）をデータ線（ＤＬ）に接続す
るシフト信号（ＹＳＷ）を発生する。これら水平および
垂直シフトレジスタ２、３により、任意のピクセルが選
択され、信号が外部に読み出される。
【００３３】また、各シフトレジスタは、シフト信号と
同時にそれぞれタイミング信号を出力し、それらを相互
にやりとりすることによって内部動作が進行する。
同時にそれぞれタイミング信号を出力し、それらを相互
にやりとりすることによって内部動作が進行する。
【００３４】以下、本具体例の動作につき説明する。ま
ず、本発明の一実施例のＣＭＯＳイメージセンサの動作
について図２（Ａ）乃至図２（Ｃ）のタイミング図を用
いて説明する。
ず、本発明の一実施例のＣＭＯＳイメージセンサの動作
について図２（Ａ）乃至図２（Ｃ）のタイミング図を用
いて説明する。
【００３５】即ち、適宜の制御手段６を介して入力され
る、外部からの動作開始トリガを受けて、水平ブランキ
ングカウント用シフトレジスタ１１のカウントがＣＫ０
からＣＫｊまで進む。
る、外部からの動作開始トリガを受けて、水平ブランキ
ングカウント用シフトレジスタ１１のカウントがＣＫ０
からＣＫｊまで進む。
【００３６】この水平ブランキング期間には、垂直シフ
トレジスタにより水平読み出し線ＨＬ０が活性化され、
０行目のピクセル信号が垂直読み出し線（ＶＬ）に読み
出される。
トレジスタにより水平読み出し線ＨＬ０が活性化され、
０行目のピクセル信号が垂直読み出し線（ＶＬ）に読み
出される。
【００３７】水平ブランキングカウント用シフトレジス
タのＣＫｊの出力時、同時にブランキング終了フラグ２
２が出力され、ブランキング終了フラグ２２を受けた、
必要に応じて設けられる水平読み出しシフトクロック５
を有する、水平シフトレジスタ３がＹＳＷ０からＹＳＷ
ｋまで順番に活性化される。
タのＣＫｊの出力時、同時にブランキング終了フラグ２
２が出力され、ブランキング終了フラグ２２を受けた、
必要に応じて設けられる水平読み出しシフトクロック５
を有する、水平シフトレジスタ３がＹＳＷ０からＹＳＷ
ｋまで順番に活性化される。
【００３８】これにより、垂直読み出し線（ＶＬ）に読
み出されていた信号がＹＳＷに従い、順番にデータ線
（ＤＬ）に読み出され外部に出力される。
み出されていた信号がＹＳＷに従い、順番にデータ線
（ＤＬ）に読み出され外部に出力される。
【００３９】水平シフトレジスタ３のＹＳＷ出力時に
は、同時に水平走査終了フラグ２３が出力され、水平走
査終了フラグ２３を受けた水平ブランキングカウント用
シフトレジスタ１１のカウントが再び始まる。この時、
当該水平走査終了フラグ２３の信号が、当該垂直読み出
しシフトクロック４にも供給され、その結果、同時に垂
直シフトレジスタ２は垂直シフトレジスタシフトクロッ
ク４により０から１に値がシフトし、水平読み出し線Ｈ
Ｌ１が活性化され、１行目のピクセル信号が垂直読み出
し線（ＶＬ）に読み出される。以下同様の動作が繰り返
される。
は、同時に水平走査終了フラグ２３が出力され、水平走
査終了フラグ２３を受けた水平ブランキングカウント用
シフトレジスタ１１のカウントが再び始まる。この時、
当該水平走査終了フラグ２３の信号が、当該垂直読み出
しシフトクロック４にも供給され、その結果、同時に垂
直シフトレジスタ２は垂直シフトレジスタシフトクロッ
ク４により０から１に値がシフトし、水平読み出し線Ｈ
Ｌ１が活性化され、１行目のピクセル信号が垂直読み出
し線（ＶＬ）に読み出される。以下同様の動作が繰り返
される。
【００４０】なお、上記実施例では、水平・垂直・ブラ
ンキング間のタイミング信号として、相互の終了フラグ
をやり取りしているが、たとえば、ランダムアクセスや
部分アクセスなどの特殊な動作を行う際にも、必要な信
号を、前記水平および垂直の走査手段およびブランキン
グカウント手段から生成し、回路構成を簡略化すること
が可能である。
ンキング間のタイミング信号として、相互の終了フラグ
をやり取りしているが、たとえば、ランダムアクセスや
部分アクセスなどの特殊な動作を行う際にも、必要な信
号を、前記水平および垂直の走査手段およびブランキン
グカウント手段から生成し、回路構成を簡略化すること
が可能である。
【００４１】尚、図１に於いては、特には図示されては
いないが、当該ピクセルアレイ１に於ける各アドレスを
選択する為に、必要な垂直同期信号及び水平同期信号等
は、従来公知の手段によって出力されるものであり、又
フレーム終了信号も同様に従来の手段を利用して出力さ
れる様に構成されているものである事は言うまでもな
い。
いないが、当該ピクセルアレイ１に於ける各アドレスを
選択する為に、必要な垂直同期信号及び水平同期信号等
は、従来公知の手段によって出力されるものであり、又
フレーム終了信号も同様に従来の手段を利用して出力さ
れる様に構成されているものである事は言うまでもな
い。
【００４２】次に、本発明に係る当該イメージセンサー
２０の他の具体例に付いて説明する。
２０の他の具体例に付いて説明する。
【００４３】即ち、本発明に係る当該イメージセンサー
２０の他の具体例としては、その基本的構成は上記の通
りであるが、露光期間中には、データ線（ＤＬ）の電源
を切る様に構成したものである。
２０の他の具体例としては、その基本的構成は上記の通
りであるが、露光期間中には、データ線（ＤＬ）の電源
を切る様に構成したものである。
【００４４】これは、本発明に係るイメージセンサーに
於いては、ピクセルアレイ１に対する於ける読み出し用
水平シフトレジスタ３からタイミング信号を生成するた
め、露光期間中にも、本来は、読み出し期間中にしか必
要のない水平シフトレジスタＹＳＷが動作し、データ線
（ＤＬ）の充放電により電流が流れる場合がある。
於いては、ピクセルアレイ１に対する於ける読み出し用
水平シフトレジスタ３からタイミング信号を生成するた
め、露光期間中にも、本来は、読み出し期間中にしか必
要のない水平シフトレジスタＹＳＷが動作し、データ線
（ＤＬ）の充放電により電流が流れる場合がある。
【００４５】そこで、露光期間中には、データ線（Ｄ
Ｌ）の電源を切ることによって、露光期間中の不要な電
流を減らすことが可能になる。
Ｌ）の電源を切ることによって、露光期間中の不要な電
流を減らすことが可能になる。
【００４６】即ち、本発明に於ける他の具体例の構成と
しては、ピクセルアレイ１、水平シフトレジスタ３、垂
直シフトレジスタ２及びシフトレジスタから構成された
水平ブランキングカウンター１１が設けられているイメ
ージセンサー２０に於いて、当該水平ブランキングカウ
ンター１１から当該ピクセルアレイ１の内部動作に必要
なタイミング信号を出力させ、当該信号に基づき、該各
シフトレジスタ間で相互にタイミング信号をやりとりす
る様に構成されていると共に、当該ピクセルアレイ１に
対する露光期間中に、当該ピクセルアレイ１に設けられ
たピクセルに接続されているデータ線（ＤＬ）の電源を
切断するスイッチング手段１８が更に設けられているも
のである。
しては、ピクセルアレイ１、水平シフトレジスタ３、垂
直シフトレジスタ２及びシフトレジスタから構成された
水平ブランキングカウンター１１が設けられているイメ
ージセンサー２０に於いて、当該水平ブランキングカウ
ンター１１から当該ピクセルアレイ１の内部動作に必要
なタイミング信号を出力させ、当該信号に基づき、該各
シフトレジスタ間で相互にタイミング信号をやりとりす
る様に構成されていると共に、当該ピクセルアレイ１に
対する露光期間中に、当該ピクセルアレイ１に設けられ
たピクセルに接続されているデータ線（ＤＬ）の電源を
切断するスイッチング手段１８が更に設けられているも
のである。
【００４７】当該スイッチング手段１８は、例えば当該
制御手段６からの制御信号に応答して駆動させる事が可
能である。
制御手段６からの制御信号に応答して駆動させる事が可
能である。
【００４８】上記した説明より明らかな様に、本発明に
係る当該イメージセンサーの駆動方法としては、例え
ば、ピクセルアレイ１、水平シフトレジスタ３、垂直シ
フトレジスタ２及びシフトレジスタから構成された水平
ブランキングカウンター１１が設けられているイメージ
センサー２０に於いて、当該水平ブランキングカウンタ
ー１１から当該ピクセルアレイの内部動作に必要なタイ
ミング信号を出力させ、当該信号に基づき、該各シフト
レジスタ間で相互にタイミング信号をやりとりする様に
構成されているイメージセンサーの駆動方法である事が
望ましい。
係る当該イメージセンサーの駆動方法としては、例え
ば、ピクセルアレイ１、水平シフトレジスタ３、垂直シ
フトレジスタ２及びシフトレジスタから構成された水平
ブランキングカウンター１１が設けられているイメージ
センサー２０に於いて、当該水平ブランキングカウンタ
ー１１から当該ピクセルアレイの内部動作に必要なタイ
ミング信号を出力させ、当該信号に基づき、該各シフト
レジスタ間で相互にタイミング信号をやりとりする様に
構成されているイメージセンサーの駆動方法である事が
望ましい。
【００４９】更に、本発明に係る当該イメージセンサー
の駆動方法に於いては、当該水平ブランキングカウンタ
ー１１を、適宜の外部トリガーにより活性化させる様に
構成する事も可能である。
の駆動方法に於いては、当該水平ブランキングカウンタ
ー１１を、適宜の外部トリガーにより活性化させる様に
構成する事も可能である。
【００５０】一方、本発明に係る当該イメージセンサー
の駆動方法に於いては、該水平ブランキングカウンター
１１に当該イメージセンサーに於けるブランキング期間
をカウントせしめると共に、当該当該水平ブランキング
カウンター１１の活性化と同期して当該垂直シフトレジ
スタ２を活性化させる事を特徴とする請求項１２又は１
３に記載のイメージセンサーの駆動方法。
の駆動方法に於いては、該水平ブランキングカウンター
１１に当該イメージセンサーに於けるブランキング期間
をカウントせしめると共に、当該当該水平ブランキング
カウンター１１の活性化と同期して当該垂直シフトレジ
スタ２を活性化させる事を特徴とする請求項１２又は１
３に記載のイメージセンサーの駆動方法。
【００５１】又、本発明に於いては、当該水平ブランキ
ングカウンター１１のカウントアップに同期してブラン
キング終了フラグ２２を立てると共に、当該ブランキン
グ終了フラグ２３に応答して当該水平シフトレジスタ３
を活性化される様に構成する事も望ましい。
ングカウンター１１のカウントアップに同期してブラン
キング終了フラグ２２を立てると共に、当該ブランキン
グ終了フラグ２３に応答して当該水平シフトレジスタ３
を活性化される様に構成する事も望ましい。
【００５２】更に、本発明に於いては、当該水平シフト
レジスタ３のカウントアップに同期して水平走査終了フ
ラグ２３を立てると共に、当該水平走査終了フラグ２３
に応答して当該水平ブランキングカウンター１１を活性
化される様に構成する事も望ましい。
レジスタ３のカウントアップに同期して水平走査終了フ
ラグ２３を立てると共に、当該水平走査終了フラグ２３
に応答して当該水平ブランキングカウンター１１を活性
化される様に構成する事も望ましい。
【００５３】又、本発明に於ける当該イメージセンサー
の駆動方法に於いては、上記した様な基本的な回路構成
に於て、当該ピクセルアレイ１に対する露光期間中に
は、当該ピクセルアレイ１に設けられたピクセルに接続
されているデータ線（ＤＬ）の電源を切断する様に構成
する事も可能である。
の駆動方法に於いては、上記した様な基本的な回路構成
に於て、当該ピクセルアレイ１に対する露光期間中に
は、当該ピクセルアレイ１に設けられたピクセルに接続
されているデータ線（ＤＬ）の電源を切断する様に構成
する事も可能である。
【００５４】
【発明の効果】本発明に係る当該イメージセンサー及び
イメージセンサーの駆動方法は、上記した様な技術構成
を採用しているので、特に専用プロセスが必要なＣＣＤ
イメージセンサと違い、標準ＭＯＳプロセスで作製可能
なために、低電圧・単一電源動作により低消費電力なこ
と、および周辺ロジックやマクロがワンチップ化できる
利点がある。
イメージセンサーの駆動方法は、上記した様な技術構成
を採用しているので、特に専用プロセスが必要なＣＣＤ
イメージセンサと違い、標準ＭＯＳプロセスで作製可能
なために、低電圧・単一電源動作により低消費電力なこ
と、および周辺ロジックやマクロがワンチップ化できる
利点がある。
【００５５】又、本発明に於いては、水平および垂直の
走査手段およびブランキングカウント手段をシフトレジ
スタ構成としたため、メインクロックに対する分周ノイ
ズを生じないというという効果が得られる。
走査手段およびブランキングカウント手段をシフトレジ
スタ構成としたため、メインクロックに対する分周ノイ
ズを生じないというという効果が得られる。
【００５６】また、本来ピクセルアレイの読み出しに用
いる水平および垂直シフトレジスタからも、内部動作に
必要なタイミング信号を生成し、相互にやり取りするこ
とによって、回路構成が簡略化できる。
いる水平および垂直シフトレジスタからも、内部動作に
必要なタイミング信号を生成し、相互にやり取りするこ
とによって、回路構成が簡略化できる。
【００５７】また、内部で水平・垂直・ブランキング間
のタイミングを生成するため、外部からの動作用制御信
号を少なくできる効果もある。
のタイミングを生成するため、外部からの動作用制御信
号を少なくできる効果もある。
【図１】図１は、本発明に係るイメージセンサーの１の
具体例の構成を示すブロックダイアグラムである。
具体例の構成を示すブロックダイアグラムである。
【図２】図２は、本発明に係るイメージセンサーの駆動
方法の１の具体例に於けるタイミングチャートである。
方法の１の具体例に於けるタイミングチャートである。
【図３】図３は、従来のイメージセンサーの構成の一例
を示すブロックダイアグラムである。
を示すブロックダイアグラムである。
【図４】図４は、従来のイメージセンサーの構成の他の
例を示すブロックダイアグラムである。
例を示すブロックダイアグラムである。
１…ピクセルアレイ ２…垂直シフトレジスタ ３…水平シフトレジスタ ４…垂直読み出しシフトクロック ５…水平読み出しシフトクロック ６…制御手段 ７…垂直読み出し期間カウンタ ８…水平読み出し期間カウンタ ９…水平ブランキングカウンター １０、２０…イメージセンサー １１…水平ブランキングカウンター １８…スイッチ手段 ２２…ブランキング終了フラグ ２３…水平走査終了フラグ
Claims (17)
- 【請求項１】 ピクセルアレイ、水平シフトレジスタ、
垂直シフトレジスタとから構成されたイメージセンサー
であって、当該イメージセンサーには更に水平ブランキ
ングカウンターが設けられている事を特徴とするイメー
ジセンサー。 - 【請求項２】 当該水平ブランキングカウンターは、シ
フトレジスタで構成されている事を特徴とする請求項１
記載のイメージセンサー。 - 【請求項３】 当該水平ブランキングカウンターは、適
宜の外部トリガーにより活性化される事を特徴とする請
求項１又は２に記載のイメージセンサー。 - 【請求項４】 当該水平ブランキングカウンターは、当
該イメージセンサーに於けるブランキング期間をカウン
トするものである事を特徴とする請求項１乃至３の何れ
かに記載のメージセンサー - 【請求項５】 当該垂直シフトレジスタは、当該水平ブ
ランキングカウンターの活性化と同期して活性化される
様に構成されている事を特徴とする請求項１乃至４の何
れかに記載のイメージセンサー。 - 【請求項６】 当該水平ブランキングカウンターのカウ
ントアップに同期してブランキング終了フラグが立つ様
に構成されている事を特徴とする請求項１乃至５の何れ
かに記載のイメージセンサー。 - 【請求項７】 当該ブランキング終了フラグに応答して
当該水平シフトレジスタが活性化される様に構成されて
いる事を特徴とする請求項１乃至６の何れかに記載のイ
メージセンサー。 - 【請求項８】 当該水平シフトレジスタのカウントアッ
プに同期して水平走査終了フラグが立つ様に構成されて
いる事を特徴とする請求項１乃至７の何れかに記載のイ
メージセンサー。 - 【請求項９】当該水平走査終了フラグに応答して、当該
水平ブランキングカウンターが活性化される様に構成さ
れている事を特徴とする請求項１乃至８の何れかに記載
のイメージセンサー。 - 【請求項１０】 ピクセルアレイ、水平シフトレジス
タ、垂直シフトレジスタ及びシフトレジスタから構成さ
れた水平ブランキングカウンターが設けられているイメ
ージセンサーに於いて、当該水平ブランキングカウンタ
ーから当該ピクセルアレイの内部動作に必要なタイミン
グ信号を出力させ、当該信号に基づき、該各シフトレジ
スタ間で相互にタイミング信号をやりとりする様に構成
されている事を特徴とするイメージセンサー。 - 【請求項１１】 ピクセルアレイ、水平シフトレジス
タ、垂直シフトレジスタ及びシフトレジスタから構成さ
れた水平ブランキングカウンターが設けられているイメ
ージセンサーに於いて、当該水平ブランキングカウンタ
ーから当該ピクセルアレイの内部動作に必要なタイミン
グ信号を出力させ、当該信号に基づき、該各シフトレジ
スタ間で相互にタイミング信号をやりとりする様に構成
されていると共に、当該ピクセルアレイに対する露光期
間中に、当該ピクセルアレイに設けられたピクセルに接
続されているデータ線の電源を切断するスイッチング手
段が更に設けられている事を特徴とする請求項１乃至１
０の何れかに記載のイメージセンサー。 - 【請求項１２】 ピクセルアレイ、水平シフトレジス
タ、垂直シフトレジスタ及びシフトレジスタから構成さ
れた水平ブランキングカウンターが設けられているイメ
ージセンサーに於いて、当該水平ブランキングカウンタ
ーから当該ピクセルアレイの内部動作に必要なタイミン
グ信号を出力させ、当該信号に基づき、該各シフトレジ
スタ間で相互にタイミング信号をやりとりする事を特徴
とするイメージセンサーの駆動方法。 - 【請求項１３】 当該水平ブランキングカウンターを、
適宜の外部トリガーにより活性化させる事を特徴とする
請求項１２に記載のイメージセンサーの駆動方法。 - 【請求項１４】 該水平ブランキングカウンターに当該
イメージセンサーに於けるブランキング期間をカウント
せしめると共に、当該当該水平ブランキングカウンター
の活性化と同期して当該垂直シフトレジスタを活性化さ
せる事を特徴とする請求項１２又は１３に記載のイメー
ジセンサーの駆動方法。 - 【請求項１５】 当該水平ブランキングカウンターのカ
ウントアップに同期してブランキング終了フラグを立て
ると共に、当該ブランキング終了フラグに応答して当該
水平シフトレジスタを活性化される事を特徴とする請求
項１２乃至１４の何れかに記載のイメージセンサーの駆
動方法。 - 【請求項１６】 当該水平シフトレジスタのカウントア
ップに同期して水平走査終了フラグを立てると共に、当
該水平走査終了フラグに応答して当該水平ブランキング
カウンターを活性化される事を特徴とする請求項１２乃
至１５の何れかに記載のイメージセンサーの駆動方法。 - 【請求項１７】 ピクセルアレイ、水平シフトレジス
タ、垂直シフトレジスタ及びシフトレジスタから構成さ
れた水平ブランキングカウンターが設けられているイメ
ージセンサーに於いて、当該水平ブランキングカウンタ
ーから当該ピクセルアレイの内部動作に必要なタイミン
グ信号を出力させ、当該信号に基づき、該各シフトレジ
スタ間で相互にタイミング信号をやりとりする様に構成
せしめると共に、当該ピクセルアレイに対する露光期間
中には、当該ピクセルアレイに設けられたピクセルに接
続されているデータ線の電源を切断する事を特徴とする
請求項１２乃至１６の何れかに記載のイメージセンサー
の駆動方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34918099A JP2001169183A (ja) | 1999-12-08 | 1999-12-08 | イメージセンサー及びイメージセンサーの駆動方法 |
| US09/730,313 US20020015191A1 (en) | 1999-12-08 | 2000-12-05 | Image sensor and method of driving the same |
| KR1020000073733A KR20010070269A (ko) | 1999-12-08 | 2000-12-06 | 이미지 센서와 그 구동 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34918099A JP2001169183A (ja) | 1999-12-08 | 1999-12-08 | イメージセンサー及びイメージセンサーの駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001169183A true JP2001169183A (ja) | 2001-06-22 |
Family
ID=18402022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34918099A Pending JP2001169183A (ja) | 1999-12-08 | 1999-12-08 | イメージセンサー及びイメージセンサーの駆動方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20020015191A1 (ja) |
| JP (1) | JP2001169183A (ja) |
| KR (1) | KR20010070269A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0951485A (ja) * | 1995-08-03 | 1997-02-18 | Hitachi Ltd | 固体撮像素子 |
| JPH09233393A (ja) * | 1996-02-21 | 1997-09-05 | Toshiba Corp | １チップ固体撮像装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04192624A (ja) * | 1990-11-22 | 1992-07-10 | Matsushita Electric Ind Co Ltd | アナログ信号処理装置を駆動する駆動回路に用いる計数回路 |
| JP2889104B2 (ja) * | 1993-12-28 | 1999-05-10 | 松下電器産業株式会社 | パルス発生装置 |
| KR0160359B1 (ko) * | 1994-01-27 | 1999-03-20 | 다까노 야스아끼 | 카운터 회로 및 이것에 이용되는 전압 비교 회로 |
| US5812109A (en) * | 1994-08-23 | 1998-09-22 | Canon Kabushiki Kaisha | Image input/output apparatus |
| US6721008B2 (en) * | 1998-01-22 | 2004-04-13 | Eastman Kodak Company | Integrated CMOS active pixel digital camera |
| KR19990085269A (ko) * | 1998-05-15 | 1999-12-06 | 윤종용 | 다단계 시분할 출력 방식을 이용한 시모스 이미지 센서 |
-
1999
- 1999-12-08 JP JP34918099A patent/JP2001169183A/ja active Pending
-
2000
- 2000-12-05 US US09/730,313 patent/US20020015191A1/en not_active Abandoned
- 2000-12-06 KR KR1020000073733A patent/KR20010070269A/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0951485A (ja) * | 1995-08-03 | 1997-02-18 | Hitachi Ltd | 固体撮像素子 |
| JPH09233393A (ja) * | 1996-02-21 | 1997-09-05 | Toshiba Corp | １チップ固体撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020015191A1 (en) | 2002-02-07 |
| KR20010070269A (ko) | 2001-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI263952B (en) | Display device | |
| JP2001511628A (ja) | Ｃｍｏｓ領域イメージセンサのためのフォーカルプレーン露光制御システム | |
| JP2002325202A (ja) | 高ダイナミックレンジ能動ピクセルｃｍｏｓイメージセンサと適応ピクセル・リセットを含むデータ処理システム | |
| JPH10257392A (ja) | 物理量分布検知半導体装置およびその駆動方法ならびにその製造方法 | |
| US5909247A (en) | Solid-state image pickup apparatus | |
| CN102714701A (zh) | 图像传感器中的暂停列读出 | |
| JP2008288946A (ja) | アドレス生成装置及び撮像素子 | |
| CN100391240C (zh) | 固态摄像装置和摄像方法 | |
| JP2004326999A (ja) | シフトレジスタユニットおよびこれを含んでなるシフトレジスタ回路 | |
| JPH06113215A (ja) | 固体撮像装置 | |
| JPH09163244A (ja) | 固体撮像装置 | |
| JP2004040317A (ja) | タイミング信号発生装置、システム及び撮像装置 | |
| US6680751B1 (en) | Timing pulse generating apparatus | |
| CN101309350A (zh) | 固态成像装置和照相机 | |
| JP2001169183A (ja) | イメージセンサー及びイメージセンサーの駆動方法 | |
| US20050094012A1 (en) | Solid-state image sensing apparatus | |
| JPH09224196A (ja) | 固体撮像装置 | |
| JP3791708B2 (ja) | 固体撮像装置 | |
| US20040201762A1 (en) | Solid-state imaging apparatus | |
| JPH09252436A (ja) | 固体撮像装置 | |
| JP2005198239A (ja) | 感度に優れたイメージセンサ及びその駆動方法 | |
| JP3107212B2 (ja) | 固体撮像素子 | |
| JPH08172581A (ja) | ダイナミックシフトレジスタおよびこれを用いた固体撮像装置 | |
| JP4310125B2 (ja) | 固体撮像装置、その駆動方法及びカメラ | |
| JP3049917B2 (ja) | リニアセンサ駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040330 |