JPH09252436A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH09252436A JPH09252436A JP8060967A JP6096796A JPH09252436A JP H09252436 A JPH09252436 A JP H09252436A JP 8060967 A JP8060967 A JP 8060967A JP 6096796 A JP6096796 A JP 6096796A JP H09252436 A JPH09252436 A JP H09252436A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- reset
- read
- solid
- control line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】走査回路部の構成を簡素化し、小形化すること
が可能であり撮像素子全体を１チップ化するにも好都合
とする。 【解決手段】フォトダイオード１０１、リセットスイッ
チ１０２と、読出しスイッチ１０３とからなる画素部が
２次元配列され、リセット制御ライン群と、読出し制御
ライン群との各ラインに対してアンド回路ＡＬ１、ＡＬ
２、ＢＬ１、ＢＬ２によりリセットパルス、読出しパル
スを与えるようにし、このアンド回路群には正論理及び
負論理レベルのデューティを調整可能な矩形波を１列の
シフトレジスタ４００から与えるように構成している。
が可能であり撮像素子全体を１チップ化するにも好都合
とする。 【解決手段】フォトダイオード１０１、リセットスイッ
チ１０２と、読出しスイッチ１０３とからなる画素部が
２次元配列され、リセット制御ライン群と、読出し制御
ライン群との各ラインに対してアンド回路ＡＬ１、ＡＬ
２、ＢＬ１、ＢＬ２によりリセットパルス、読出しパル
スを与えるようにし、このアンド回路群には正論理及び
負論理レベルのデューティを調整可能な矩形波を１列の
シフトレジスタ４００から与えるように構成している。
Description
【０００１】
【発明の属する技術分野】この発明は、ビデオカメラや
電子スチルカメラ等に使われる固体撮像素子に関し、特
に画素部の走査回路を改善しカメラの小型化を容易にす
る固体撮像装置に関する。
電子スチルカメラ等に使われる固体撮像素子に関し、特
に画素部の走査回路を改善しカメラの小型化を容易にす
る固体撮像装置に関する。
【０００２】
【従来の技術】図８の撮像素子において各画素部は、フ
ォトダイオード１０１に対して、リセットスイッチ１０
２の一端が接続されるとともに、読出しスイッチ１０３
の一端が接続されて構成される。リセットスイッチ１０
２の他端は電源Ｅに接続され、読出しスイッチ１０３の
他端は、垂直読み出し線を介してさらに走査スイッチ１
０４を介して出力アンプ１０５に導かれる。
ォトダイオード１０１に対して、リセットスイッチ１０
２の一端が接続されるとともに、読出しスイッチ１０３
の一端が接続されて構成される。リセットスイッチ１０
２の他端は電源Ｅに接続され、読出しスイッチ１０３の
他端は、垂直読み出し線を介してさらに走査スイッチ１
０４を介して出力アンプ１０５に導かれる。
【０００３】次に、リセットスイッチ１０２は、行方向
のものは行毎に共通のリセットパルスドライバＡＡ１、
ＡＡ２、ＡＡ３、…によりオンオフ制御される。また読
出しスイッチ１０３も、行方向のものは行毎に共通の読
出しアンプＢＡ１、ＢＡ２、ＢＡ３、…によりオンオフ
制御される。
のものは行毎に共通のリセットパルスドライバＡＡ１、
ＡＡ２、ＡＡ３、…によりオンオフ制御される。また読
出しスイッチ１０３も、行方向のものは行毎に共通の読
出しアンプＢＡ１、ＢＡ２、ＢＡ３、…によりオンオフ
制御される。
【０００４】２０１は、リセットパルスドライバＡＡ
１、ＡＡ２、ＡＡ３、…に対して、リセットパルスを順
次与えるリセット用シフトレジスタであり、２０２は読
出しアンプＢＡ１、ＢＡ２、ＢＡ３、…に対して読み出
しパルスを順次与える読みだし用シフトレジスタであ
る。
１、ＡＡ２、ＡＡ３、…に対して、リセットパルスを順
次与えるリセット用シフトレジスタであり、２０２は読
出しアンプＢＡ１、ＢＡ２、ＢＡ３、…に対して読み出
しパルスを順次与える読みだし用シフトレジスタであ
る。
【０００５】シフトレジスタ２０１、２０２のクロック
ＣＫＶはタイミング発生器３００から与えられる。また
このタイミングパルス発生器３００は、シフトレジスタ
２０１の初段のフリップフロップ回路にリセットパルス
を与え、シフトとレジスタ２０２の初段のフリップフロ
ップ回路に読み出しパルスを与える。
ＣＫＶはタイミング発生器３００から与えられる。また
このタイミングパルス発生器３００は、シフトレジスタ
２０１の初段のフリップフロップ回路にリセットパルス
を与え、シフトとレジスタ２０２の初段のフリップフロ
ップ回路に読み出しパルスを与える。
【０００６】リセットパルスドライバＡＡ１からリセッ
トパルスが出力されると、このパルスドライバＡＡ１に
対応した行の全てのリセットスイッチ１０２がオンさ
れ、この行のフォトダイオード１０１がリセットされ
る。次にリセットスイッチ１０２がオフされると、露光
が開始される。露光時間が過ぎたところで、読出しアン
プＢＡ１から読出しパルスが出力されるとスイッチ１０
３がオンする。
トパルスが出力されると、このパルスドライバＡＡ１に
対応した行の全てのリセットスイッチ１０２がオンさ
れ、この行のフォトダイオード１０１がリセットされ
る。次にリセットスイッチ１０２がオフされると、露光
が開始される。露光時間が過ぎたところで、読出しアン
プＢＡ１から読出しパルスが出力されるとスイッチ１０
３がオンする。
【０００７】このスイッチがオンしている状態で、走査
スイッチ１０４が水平方向へ順次オンされる。これによ
りアンプ１０５からはパルスドライバＡＡ１に対応する
ラインの信号が取り出される。走査スイッチ１０４を制
御するのは水平レジスタ２０３でありその初段のフリッ
プフロップ回路のデータ入力端子にはタイミング発生器
３００から水平同期パルスＨが与えられる。また水平レ
ジスタ２０３の駆動クロックもタイミング発生器３００
から与えられている。
スイッチ１０４が水平方向へ順次オンされる。これによ
りアンプ１０５からはパルスドライバＡＡ１に対応する
ラインの信号が取り出される。走査スイッチ１０４を制
御するのは水平レジスタ２０３でありその初段のフリッ
プフロップ回路のデータ入力端子にはタイミング発生器
３００から水平同期パルスＨが与えられる。また水平レ
ジスタ２０３の駆動クロックもタイミング発生器３００
から与えられている。
【０００８】図９は、上記の撮像素子の動作を示すタイ
ミングチャートであり、２行分のパルスのタイミングパ
ルスを示し、第１行からの読出し電荷の得られる様子を
示している。即ち、パルスの立ち下がりでスイッチがオ
ンするものとし、第１行のフォトダイオードに蓄積され
ている電荷がまずリセット制御パルスにより放出され、
次に、読出しパルスが与えられるまで電荷が蓄積され
る。読出しパルスが与えられたときはその蓄積電荷が読
出される。したがって、リセット制御パルスから読出し
制御パルスが得られるまでが露光時間となる。
ミングチャートであり、２行分のパルスのタイミングパ
ルスを示し、第１行からの読出し電荷の得られる様子を
示している。即ち、パルスの立ち下がりでスイッチがオ
ンするものとし、第１行のフォトダイオードに蓄積され
ている電荷がまずリセット制御パルスにより放出され、
次に、読出しパルスが与えられるまで電荷が蓄積され
る。読出しパルスが与えられたときはその蓄積電荷が読
出される。したがって、リセット制御パルスから読出し
制御パルスが得られるまでが露光時間となる。
【０００９】
【発明が解決しようとする課題】上記した固体撮像素子
によると、リセット制御パルスと、読出し制御パルスを
別々のシフトレジスタ２０１、２０２を用いて作成して
いる。このために走査回路部の小形化にとっては不都合
である。
によると、リセット制御パルスと、読出し制御パルスを
別々のシフトレジスタ２０１、２０２を用いて作成して
いる。このために走査回路部の小形化にとっては不都合
である。
【００１０】そこでこの発明は、走査回路部の構成を簡
素化し、小形化することが可能であり撮像素子全体を１
チップ化するにも好都合な固体撮像装置を提供すること
を目的とする。
素化し、小形化することが可能であり撮像素子全体を１
チップ化するにも好都合な固体撮像装置を提供すること
を目的とする。
【００１１】
【課題を解決するための手段】この発明では、フォトダ
イオードと、このフォトダイオードの信号電荷をリセッ
トするためのリセットスイッチと、前記フォトダイオー
ドの信号電荷を読み出すための読み出しスイッチとから
なる画素部が２次元配列された撮像領域と、前記２次元
配列の行方向へ複数配列され、対応する前記リセットス
イッチ群を制御するためのリセット制御ライン群と、前
記２次元配列の行方向へ複数配列され、対応する前記読
み出しスイッチ群を制御するための読み出し制御ライン
群と、前記リセット制御ライン群と前記読み出し制御ラ
イン群との少なくとも一方の群の各ラインに制御パルス
を出力する駆動パルス合成回路と、デューティを調整可
能な矩形波を前記駆動パルス合成回路に与える１列のシ
フトレジスタとを有する構成とするものである。
イオードと、このフォトダイオードの信号電荷をリセッ
トするためのリセットスイッチと、前記フォトダイオー
ドの信号電荷を読み出すための読み出しスイッチとから
なる画素部が２次元配列された撮像領域と、前記２次元
配列の行方向へ複数配列され、対応する前記リセットス
イッチ群を制御するためのリセット制御ライン群と、前
記２次元配列の行方向へ複数配列され、対応する前記読
み出しスイッチ群を制御するための読み出し制御ライン
群と、前記リセット制御ライン群と前記読み出し制御ラ
イン群との少なくとも一方の群の各ラインに制御パルス
を出力する駆動パルス合成回路と、デューティを調整可
能な矩形波を前記駆動パルス合成回路に与える１列のシ
フトレジスタとを有する構成とするものである。
【００１２】上記の手段によると、１列のシフトレジス
タから出力される矩形波の両エッジを検出してリセット
制御パルス、読み出し制御パルスを作成する構成である
ために、レジスタ数が１個ですむようになり、走査回路
部の構成を簡素化し、小形化することが可能であり撮像
素子全体を１チップ化するのに好適となる。
タから出力される矩形波の両エッジを検出してリセット
制御パルス、読み出し制御パルスを作成する構成である
ために、レジスタ数が１個ですむようになり、走査回路
部の構成を簡素化し、小形化することが可能であり撮像
素子全体を１チップ化するのに好適となる。
【００１３】
【実施の形態】以下、この発明の実施の形態を図面を参
照して説明する。図１はこの発明の撮像装置の一実施の
形態である。各画素部は、フォトダイオード１０１に対
して、リセットスイッチ１０２の一端が接続されるとと
もに、読出しスイッチ１０３の一端が接続されて構成さ
れる。図の例では４つの画素部（４×４）を示してい
る。
照して説明する。図１はこの発明の撮像装置の一実施の
形態である。各画素部は、フォトダイオード１０１に対
して、リセットスイッチ１０２の一端が接続されるとと
もに、読出しスイッチ１０３の一端が接続されて構成さ
れる。図の例では４つの画素部（４×４）を示してい
る。
【００１４】リセットスイッチ１０２の他端は電源Ｅに
接続され、読出しスイッチ１０３の他端は、垂直読み出
し線を介してさらに走査スイッチ１０４を介して出力ア
ンプ１０５に導かれる。
接続され、読出しスイッチ１０３の他端は、垂直読み出
し線を介してさらに走査スイッチ１０４を介して出力ア
ンプ１０５に導かれる。
【００１５】次に、リセットスイッチ１０２は、行方向
のものは行毎に共通のリセットアンド回路ＡＬ１、ＡＬ
２、ＡＬ３、…によりオンオフ制御される（図の例では
２行分を示している）。また読出しスイッチ１０３も、
行方向のものは行毎に共通の読出しアンド回路ＢＬ１、
ＢＬ２、ＢＬ３、…によりオンオフ制御される（図の例
では２行分を示している）。
のものは行毎に共通のリセットアンド回路ＡＬ１、ＡＬ
２、ＡＬ３、…によりオンオフ制御される（図の例では
２行分を示している）。また読出しスイッチ１０３も、
行方向のものは行毎に共通の読出しアンド回路ＢＬ１、
ＢＬ２、ＢＬ３、…によりオンオフ制御される（図の例
では２行分を示している）。
【００１６】リセットアンド回路ＡＬ１、ＡＬ２、ＡＬ
３、…の出力が供給されるラインをリセット制御ライン
群と称することにする。また、読出しアンド回路ＢＬ
１、ＢＬ２、ＢＬ３、…の出力が供給されるラインを読
み出し制御ライン群と称することにする。また上記のリ
セットアンド回路ＡＬ１、ＡＬ２、ＡＬ３、…、読出し
アンド回路ＢＬ１、ＢＬ２、ＢＬ３、…は、まとめて論
理回路と称することにする。
３、…の出力が供給されるラインをリセット制御ライン
群と称することにする。また、読出しアンド回路ＢＬ
１、ＢＬ２、ＢＬ３、…の出力が供給されるラインを読
み出し制御ライン群と称することにする。また上記のリ
セットアンド回路ＡＬ１、ＡＬ２、ＡＬ３、…、読出し
アンド回路ＢＬ１、ＢＬ２、ＢＬ３、…は、まとめて論
理回路と称することにする。
【００１７】次に４００は、上記論理回路（パルス合成
回路）が制御パルスを論理演算結果で生成するように、
正論理及び負論理レベルのデューティを調整可能な矩形
波を当該論理回路に与える１列のシフトレジスタであ
る。
回路）が制御パルスを論理演算結果で生成するように、
正論理及び負論理レベルのデューティを調整可能な矩形
波を当該論理回路に与える１列のシフトレジスタであ
る。
【００１８】このシフトレジスタ４００のクロック及び
データは、タイミング発生器５００から与えられるもの
で、データとしては垂直周期のパルスＶが与えられ、ク
ロックとしては水平同期パルスの周期と同じ周期のクロ
ックＣＫが与えられる。
データは、タイミング発生器５００から与えられるもの
で、データとしては垂直周期のパルスＶが与えられ、ク
ロックとしては水平同期パルスの周期と同じ周期のクロ
ックＣＫが与えられる。
【００１９】図２には、シフトレジスタ４００と論理回
路で得られるリセット制御パルスと読出し制御パルスの
タイミングチャートを示している。パルスＶは、その正
論理と負論理期間のデューティーを任意に調整できるも
ので、タイミング発生器４１０に調整信号（図示せず）
を与えることにより可能である。このパルスＶは、クロ
ックパルス幅分遅延されてシフトレジスタ４００の格段
のＤタイプフリップフロップ回路から異なる位相ずれを
生じて出力される。これを制御パルスということにす
る。
路で得られるリセット制御パルスと読出し制御パルスの
タイミングチャートを示している。パルスＶは、その正
論理と負論理期間のデューティーを任意に調整できるも
ので、タイミング発生器４１０に調整信号（図示せず）
を与えることにより可能である。このパルスＶは、クロ
ックパルス幅分遅延されてシフトレジスタ４００の格段
のＤタイプフリップフロップ回路から異なる位相ずれを
生じて出力される。これを制御パルスということにす
る。
【００２０】ここで、アンド回路ＡＬ１には、第１段目
のフリップフロップ回路の反転出力端子と、第２段目の
フリップフロップ回路の非反転出力端子からの制御パル
スが与えられており、アンド回路ＡＬ２には、第２段目
のフリップフロップ回路の反転出力端子と、第３段目の
フリップフロップ回路の非反転出力端子からの制御パル
スが与えられており、それぞれ第１段目、第２段目のフ
リップフロップ回路の非反転出力の立ち下がり時にリセ
ット制御パルスを出力する。これにより、第１行と第２
行のリセット制御パルスとしては、１水平期間分位相が
ずれて出力される。これはクロックＣＫが水平周期パル
スと同じ周期のためである。
のフリップフロップ回路の反転出力端子と、第２段目の
フリップフロップ回路の非反転出力端子からの制御パル
スが与えられており、アンド回路ＡＬ２には、第２段目
のフリップフロップ回路の反転出力端子と、第３段目の
フリップフロップ回路の非反転出力端子からの制御パル
スが与えられており、それぞれ第１段目、第２段目のフ
リップフロップ回路の非反転出力の立ち下がり時にリセ
ット制御パルスを出力する。これにより、第１行と第２
行のリセット制御パルスとしては、１水平期間分位相が
ずれて出力される。これはクロックＣＫが水平周期パル
スと同じ周期のためである。
【００２１】一方、アンド回路ＢＬ１には、第１段目の
フリップフロップ回路の非反転出力端子と第２段目のフ
リップフロップ回路の反転出力端子からの制御パルスが
与えられており、アンド回路ＢＬ２には、第２段目のフ
リップフロップ回路の非反転出力端子と、第３段目のフ
リップフロップ回路の反転出力端子からの制御パルスが
与えられており、アンド回路ＡＬ２には、第２段目のフ
リップフロップ回路の反転出力端子と、第３段目のフリ
ップフロップ回路の非反転出力端子からの制御パルスが
与えられており、それぞれ第１段目、第２段目のフリッ
プフロップ回路の非反転出力の立ち下がり時に読み出し
制御パルスを出力する。これにより、第１行と第２行の
読出し制御パルスとしては、１水平期間分位相がずれて
出力される。
フリップフロップ回路の非反転出力端子と第２段目のフ
リップフロップ回路の反転出力端子からの制御パルスが
与えられており、アンド回路ＢＬ２には、第２段目のフ
リップフロップ回路の非反転出力端子と、第３段目のフ
リップフロップ回路の反転出力端子からの制御パルスが
与えられており、アンド回路ＡＬ２には、第２段目のフ
リップフロップ回路の反転出力端子と、第３段目のフリ
ップフロップ回路の非反転出力端子からの制御パルスが
与えられており、それぞれ第１段目、第２段目のフリッ
プフロップ回路の非反転出力の立ち下がり時に読み出し
制御パルスを出力する。これにより、第１行と第２行の
読出し制御パルスとしては、１水平期間分位相がずれて
出力される。
【００２２】上記のように各画素部のリセットスイッチ
ングと、読出しスイッチを制御すると、パルスＶの負論
理の期間をフォトダイオードの露光時間として設定する
ことができる。
ングと、読出しスイッチを制御すると、パルスＶの負論
理の期間をフォトダイオードの露光時間として設定する
ことができる。
【００２３】読出しスイッチがオンしている状態で、走
査スイッチ１０４が水平方向へ順次オンされる。これに
よりアンプ１０５からは読出し対象となっている行のラ
イン信号が取り出される。走査スイッチ１０４を制御す
るのは水平レジスタ４０２でありその初段のフリップフ
ロップ回路のデータ入力端子にはタイミング発生器４１
０から水平同期パルスＨが与えられる。また水平レジス
タ４０２の駆動クロックもタイミング発生器４１０から
与えられている。
査スイッチ１０４が水平方向へ順次オンされる。これに
よりアンプ１０５からは読出し対象となっている行のラ
イン信号が取り出される。走査スイッチ１０４を制御す
るのは水平レジスタ４０２でありその初段のフリップフ
ロップ回路のデータ入力端子にはタイミング発生器４１
０から水平同期パルスＨが与えられる。また水平レジス
タ４０２の駆動クロックもタイミング発生器４１０から
与えられている。
【００２４】上記したように、この装置によると矩形波
を用いて論理回路によりリセット制御パルス、読出し制
御パルスを作成するようにしたので、１列のシフトレジ
スタ４００を用いればよく、走査回路の規模を小さく
し、撮像素子の周辺構成を簡素にすることができる。ま
た撮像素子を１チップ化する場合に好都合となる。
を用いて論理回路によりリセット制御パルス、読出し制
御パルスを作成するようにしたので、１列のシフトレジ
スタ４００を用いればよく、走査回路の規模を小さく
し、撮像素子の周辺構成を簡素にすることができる。ま
た撮像素子を１チップ化する場合に好都合となる。
【００２５】この発明は上記の実施の形態に限定される
ものではない。図３はこの発明の他の実施の形態を示し
ている。図１と同一機能部には同一符号を付して説明は
省略する。この実施の形態の場合は、図１に示したリセ
ットスイッチを制御するアンド回路ＡＬ１、ＡＬ２、Ａ
Ｌ３、…の代りに、バッファアンプＣＬ１、ＣＬ２、Ｃ
Ｌ３、…を用いた例である。
ものではない。図３はこの発明の他の実施の形態を示し
ている。図１と同一機能部には同一符号を付して説明は
省略する。この実施の形態の場合は、図１に示したリセ
ットスイッチを制御するアンド回路ＡＬ１、ＡＬ２、Ａ
Ｌ３、…の代りに、バッファアンプＣＬ１、ＣＬ２、Ｃ
Ｌ３、…を用いた例である。
【００２６】図４は、上記の装置のリセット制御パルス
と読み出し制御パルスを示している。結局、リセットス
イッチ１０２は、フォトダイオード１０１のリセットの
時にオンされるものであり、露光が開始される直前まで
はオンしていても動作上の問題はないからである。むし
ろ露光が開始される直前までリセット状態にしておいた
方が、リセットパルスの周波数が低くなるので、周辺に
スイッチングノイズが発生する割合を低くすることがで
きる。しかもこの実施の形態では、論理積を取る必要が
ないので、配線数が少なく、なお一層周辺を簡素化する
ことができる。
と読み出し制御パルスを示している。結局、リセットス
イッチ１０２は、フォトダイオード１０１のリセットの
時にオンされるものであり、露光が開始される直前まで
はオンしていても動作上の問題はないからである。むし
ろ露光が開始される直前までリセット状態にしておいた
方が、リセットパルスの周波数が低くなるので、周辺に
スイッチングノイズが発生する割合を低くすることがで
きる。しかもこの実施の形態では、論理積を取る必要が
ないので、配線数が少なく、なお一層周辺を簡素化する
ことができる。
【００２７】図５は、さらにまた他の実施の形態であ
る。この実施の形態は、図１の実施の形態に比べて、シ
フトレジスタ４００の内部構成が異なる。先の実施の形
態では、シフトレジスタ４００の内部構成は、Ｄタイプ
のフリップフロップ回路で構成されたが、この実施の形
態では、各段がＳＲタイプのフリップフロップ回路で構
成されている。
る。この実施の形態は、図１の実施の形態に比べて、シ
フトレジスタ４００の内部構成が異なる。先の実施の形
態では、シフトレジスタ４００の内部構成は、Ｄタイプ
のフリップフロップ回路で構成されたが、この実施の形
態では、各段がＳＲタイプのフリップフロップ回路で構
成されている。
【００２８】このシフトレジスタ４００の構成を一般的
に述べると次のようになる。ｎ（ｎは１，２，３，…の
整数）段目ＲＳフリップフロップ回路がある。このｎ段
目ＲＳフリップフロップ回路のセット、リセット出力
は、ｎ段目の第１と第２のアンド回路の各一方の入力端
子に供給される。
に述べると次のようになる。ｎ（ｎは１，２，３，…の
整数）段目ＲＳフリップフロップ回路がある。このｎ段
目ＲＳフリップフロップ回路のセット、リセット出力
は、ｎ段目の第１と第２のアンド回路の各一方の入力端
子に供給される。
【００２９】次にｎ段目の第１と第２のアンド回路の出
力は、（ｎ＋１）段目ＲＳフリップフロップ回路のセッ
ト入力端子とリセット入力端子に供給される。そして、
タイミング発生回路４１０は、１段目ＲＳフリップフロ
ップ回路のセット、リセット入力端子と、２ｎ＋１段目
のＲＳフリップフロップ回路の入力側に設けられている
前記第１と第２のアンド回路の他方の入力端子にそれぞ
れ第１のセットＳ１、リセットパルスＲ１を与えるとと
もに、２ｎ段目のＲＳフリップフロップ回路の入力側に
設けられている前記第１と第２のアンド回路の他方の入
力端子にそれぞれ第２のセットＳ２、リセットパルスＲ
２を与えるように構成されている。
力は、（ｎ＋１）段目ＲＳフリップフロップ回路のセッ
ト入力端子とリセット入力端子に供給される。そして、
タイミング発生回路４１０は、１段目ＲＳフリップフロ
ップ回路のセット、リセット入力端子と、２ｎ＋１段目
のＲＳフリップフロップ回路の入力側に設けられている
前記第１と第２のアンド回路の他方の入力端子にそれぞ
れ第１のセットＳ１、リセットパルスＲ１を与えるとと
もに、２ｎ段目のＲＳフリップフロップ回路の入力側に
設けられている前記第１と第２のアンド回路の他方の入
力端子にそれぞれ第２のセットＳ２、リセットパルスＲ
２を与えるように構成されている。
【００３０】図６には上記の固体撮像装置の動作例をタ
イミングチャートにより示している。この装置は、基本
的な動作は図１に示した装置と同じであるが、セット、
リセットパルスＳ１、Ｓ２，Ｒ１、Ｒ２の出力時点を調
整することにより、露光時間を行毎あるいはフレーム単
位毎に可変することができる。つまり、感度を行毎に調
整することができる。セット、リセットパルスＳ１、Ｓ
２，Ｒ１、Ｒ２の出力モードは、ＲＯＭ等にパルス発生
データを格納しておくことによりどのようなモードでも
設定することができる。
イミングチャートにより示している。この装置は、基本
的な動作は図１に示した装置と同じであるが、セット、
リセットパルスＳ１、Ｓ２，Ｒ１、Ｒ２の出力時点を調
整することにより、露光時間を行毎あるいはフレーム単
位毎に可変することができる。つまり、感度を行毎に調
整することができる。セット、リセットパルスＳ１、Ｓ
２，Ｒ１、Ｒ２の出力モードは、ＲＯＭ等にパルス発生
データを格納しておくことによりどのようなモードでも
設定することができる。
【００３１】このようなシフトレジスタ４００を用いた
場合、図１のシフトレジスタを用いた場合よりも構成素
子数が削減され、集積化するのに好都合となる。図７に
は、図１に示したＤタイプフリップフロップ回路の素子
構成の概略と、図５に示したＲＳフリップフロップ回路
の素子構成の概略を比較して示している。この比較から
も分かるようにＲＳフリップフロップ回路の素子構成の
方が簡素であり、集積化にも好都合である。
場合、図１のシフトレジスタを用いた場合よりも構成素
子数が削減され、集積化するのに好都合となる。図７に
は、図１に示したＤタイプフリップフロップ回路の素子
構成の概略と、図５に示したＲＳフリップフロップ回路
の素子構成の概略を比較して示している。この比較から
も分かるようにＲＳフリップフロップ回路の素子構成の
方が簡素であり、集積化にも好都合である。
【００３２】
【発明の効果】以上説明したようにこの発明の固体撮像
装置によれば、走査回路部の構成を簡素化し、小形化す
ることが可能であり撮像素子全体を１チップ化するにも
好都合となる。
装置によれば、走査回路部の構成を簡素化し、小形化す
ることが可能であり撮像素子全体を１チップ化するにも
好都合となる。
【図１】この発明の一実施の形態を示す図。
【図２】図１の装置の動作を説明するために示したタイ
ミングチャート。
ミングチャート。
【図３】この発明の他の実施の形態を示す図。
【図４】図３の装置の動作を説明するために示したタイ
ミングチャート。
ミングチャート。
【図５】この発明のまた他の実施の形態を示す図。
【図６】図５の装置の動作を説明するために示したタイ
ミングチャート。
ミングチャート。
【図７】Ｄタイプフリップフロップ回路とＲＳフリップ
フロップ回路の素子構成の概略を比較して示す図。
フロップ回路の素子構成の概略を比較して示す図。
【図８】従来の固体撮像装置の構成を示す図。
【図９】図８の装置の動作を説明するために示したタイ
ミングチャート。
ミングチャート。
１０１…フォトダイオード １０２…リセットスイッチ １０３…読出しスイッチ １０４…走査スイッチ １０５…出力アンプ ４００…シフトレジスタ ４０２…水平レジスタ ４１０…タイミング発生器 ＡＬ１、ＡＬ２、ＢＬ１、ＢＬ２…アンド回路 ＣＬ１、ＣＬ２…バッファアンプ。
Claims (8)
- 【請求項１】フォトダイオードと前記フォトダイオード
の信号電荷をリセットするためのスイッチングと信号電
荷を読出すためのスイッチとからなる画素が２次元状に
配列されあ撮像領域を少なくとも有した固体撮像素子に
おいて、１個のシフトレジスタを用い遅延された露光時
間幅の制御パルスのエッジを利用して前記２種類のスイ
ッチをそれぞれ制御することを特徴とした固体撮像装
置。 - 【請求項２】フォトダイオードと、このフォトダイオー
ドの信号電荷をリセットするためのリセットスイッチ
と、前記フォトダイオードの信号電荷を読み出すための
読み出しスイッチとからなる画素部が２次元配列された
撮像領域と、 前記２次元配列の行方向へ複数配列され、対応する前記
リセットスイッチ群を制御するためのリセット制御ライ
ン群と、 前記２次元配列の行方向へ複数配列され、対応する前記
読み出しスイッチ群を制御するための読み出し制御ライ
ン群と、 前記リセット制御ライン群と前記読み出し制御ライン群
との少なくとも一方の群の各ラインに制御パルスを出力
する駆動パルス合成回路と、 デューティを調整可能な矩形波を前記駆動パルス合成回
路に与える１列のシフトレジスタとを有することを特徴
とする固体撮像装置。 - 【請求項３】フォトダイオードを用いた画素部が２次元
配列されて撮像領域を形成し、前記フォトダイオードに
はリセットパルス、読出しパルスを与えるようにした固
体撮像装置において、 １つのシフトレジスタの各段から得られる矩形波を論理
回路で演算することにより前記読出しパルスを得るよう
にし、前記リセットパルスと前記読出しパルスの間隔で
決まる露光時間は、前記矩形波のパルスデューティーで
調整可能としていることを特徴とする固体撮像装置。 - 【請求項４】前記撮像領域は、フォトダイオードと、こ
のフォトダイオードの信号電荷をリセットするためのリ
セットスイッチと、前記フォトダイオードの信号電荷を
読み出すための読み出しスイッチとからなる画素部が２
次元配列され、 さらに前記２次元配列の行方向へ複数配列され、対応す
る前記リセットスイッチ群を制御するためのリセット制
御ライン群と、 前記２次元配列の行方向へ複数配列され、対応する前記
読み出しスイッチ群を制御するための読み出し制御ライ
ン群とで構成され、 前記論理回路は、前記リセット制御ライン群と前記読み
出し制御ライン群との少なくとも一方の群の各ラインに
制御パルスを出力し、 前記シフトレジスタは、前記論理回路が前記制御パルス
を論理演算結果で生成するように、正論理及び負論理レ
ベルのデューティを調整可能な矩形波を前記論理回路に
与えるように構成されていることを特徴とする請求項３
に記載の固体撮像装置。 - 【請求項５】前記論理回路は、前記リセット制御ライン
群と前記読み出し制御ライン群とのそれぞれに対して、
前記シフトレジスタの複数段の前記矩形波を組み合わせ
て論理演算を行いリセット制御パルス群、読み出し制御
パルス群を生成していることを特徴とする請求項３記載
の固体撮像装置。 - 【請求項６】前記論理回路は、前記読み出し制御ライン
群の各ラインに対しては、前記シフトレジスタの複数段
の前記矩形波を組み合わせて論理演算を行い読み出し制
御パルス群を生成しており、 前記リセット制御ライン群に対しては、それぞれのライ
ンに設けられたアンプが、前記シフトレジスタの任意の
前記矩形波を用いて制御パルス生成して出力するように
したことを特徴とする請求項３記載の固体撮像装置。 - 【請求項７】前記シフトレジスタは、 タイミング発生器と、 データ入力端子が直列接続され、初段のデータ入力端子
には前記タイミングパルス発生器から垂直同期パルスが
与えられ、クロック入力端子には水平走査タイミングパ
ルスが供給されるＤタイプフリップフロップ回路群とを
具備したことを特徴とする請求項３記載の固体撮像装
置。 - 【請求項８】前記シフトレジスタは、 ｎ（ｎは１，２，３，…の整数）段目ＲＳフリップフロ
ップ回路と、 このｎ段目ＲＳフリップフロップ回路のセット、リセッ
ト出力がそれぞれ一方の入力端子に供給されるｎ段目の
第１と第２の論理積回路と、 このｎ段目の第１と第２の論理積回路の出力が、セット
入力端子とリセット入力端子に供給される（ｎ＋１）段
目ＲＳフリップフロップ回路と、 １段目ＲＳフリップフロップ回路のセット、リセット入
力端子と、２ｎ＋１段目のＲＳフリップフロップ回路の
入力側に設けられている前記第１と第２の論理積回路の
他方の入力端子にそれぞれ第１のセット、リセットパル
スを与えるとともに、２ｎ段目のＲＳフリップフロップ
回路の入力側に設けられている前記第１と第２の論理積
回路の他方の入力端子にそれぞれ第２のセット、リセッ
トパルスを与えるタイミング発生器とを具備したことを
特徴とする請求項３記載の固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8060967A JPH09252436A (ja) | 1996-03-18 | 1996-03-18 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8060967A JPH09252436A (ja) | 1996-03-18 | 1996-03-18 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09252436A true JPH09252436A (ja) | 1997-09-22 |
Family
ID=13157704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8060967A Pending JPH09252436A (ja) | 1996-03-18 | 1996-03-18 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09252436A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002314882A (ja) * | 2001-04-11 | 2002-10-25 | Sony Corp | 固体撮像装置の駆動回路 |
| US6630957B1 (en) | 1998-02-03 | 2003-10-07 | Matsushita Electric Industrial Co., Ltd. | Solid state imaging apparatus and method of driving the same |
| JP2006295833A (ja) * | 2005-04-14 | 2006-10-26 | Hamamatsu Photonics Kk | 固体撮像装置 |
| JP2010172007A (ja) * | 2010-04-19 | 2010-08-05 | Sony Corp | 固体撮像装置の駆動回路 |
| WO2021145256A1 (ja) * | 2020-01-16 | 2021-07-22 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子、測距装置および電子機器 |
-
1996
- 1996-03-18 JP JP8060967A patent/JPH09252436A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6630957B1 (en) | 1998-02-03 | 2003-10-07 | Matsushita Electric Industrial Co., Ltd. | Solid state imaging apparatus and method of driving the same |
| JP2002314882A (ja) * | 2001-04-11 | 2002-10-25 | Sony Corp | 固体撮像装置の駆動回路 |
| JP2006295833A (ja) * | 2005-04-14 | 2006-10-26 | Hamamatsu Photonics Kk | 固体撮像装置 |
| JP2010172007A (ja) * | 2010-04-19 | 2010-08-05 | Sony Corp | 固体撮像装置の駆動回路 |
| WO2021145256A1 (ja) * | 2020-01-16 | 2021-07-22 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子、測距装置および電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9955089B2 (en) | Solid-state image pickup apparatus, its driving method, and camera system | |
| EP0403248B1 (en) | Photoelectric converting apparatus | |
| US8593551B2 (en) | Solid-state imaging device and camera system | |
| KR100426921B1 (ko) | 고체촬상장치및이것을이용한비디오카메라 | |
| JP2003264844A5 (ja) | ||
| JPH0417509B2 (ja) | ||
| WO2004043061A1 (ja) | エリアイメージセンサ | |
| US7298405B2 (en) | Image sensing apparatus having photoelectric conversion elements and a scanning circuit | |
| JPH09252436A (ja) | 固体撮像装置 | |
| JPH11266403A (ja) | 固体撮像素子およびその駆動方法、並びにカメラシステム | |
| KR100595801B1 (ko) | 고체 촬상 장치, 그 구동 방법 및 카메라 | |
| JP4019409B2 (ja) | 固体撮像素子 | |
| JP3379652B2 (ja) | 固体撮像素子 | |
| JP4551588B2 (ja) | 撮像装置および撮像システム | |
| JP2850902B2 (ja) | 画像入力装置 | |
| JP4391107B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法およびカメラ | |
| JP3107212B2 (ja) | 固体撮像素子 | |
| JP4499387B2 (ja) | 固体撮像装置 | |
| JP2895941B2 (ja) | 固体撮像装置 | |
| JP2003069902A (ja) | 固体撮像装置およびその信号読み出し方法 | |
| JP2000092394A (ja) | 非破壊読み出し型２次元固体撮像装置 | |
| JP2563000B2 (ja) | 高速度カラービデオカメラ | |
| JP3049917B2 (ja) | リニアセンサ駆動回路 | |
| JP2002359722A (ja) | 多数の光検出器から読み出しを行うための複数の局所クロックを備えた画像形成装置 | |
| JPH09149321A (ja) | 固体撮像装置 |