JP2003069902A - 固体撮像装置およびその信号読み出し方法 - Google Patents

Abstract

(57)【要約】 【課題】 性能を低下させることなく、画素サイズを縮
小した固体撮像装置を提供する。 【解決手段】 多数の画素（１１，２５，２６，２
７，．．．）を２次元アレイ状に配置した固体撮像装置
が、画素に対して列ごとに共通な画素信号読み出し用の
垂直信号線（１４，２１，．．．）を介して読み出され
る画素信号を、予め定めたしきい値（TH）と比較判定し
て判定信号を出力する比較手段（１５，２２，．．．）
と、前記判定信号と予め定めた周期のクロック信号（R
S）とに基づいて、画素に対して列ごとに共通なリセッ
ト用の垂直信号線（１７，２４，．．．）を介して画素
をリセットするためのリセット手段（１６，２
３，．．．）とを画素外に有するように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、各々が光電変換手
段を有し、非破壊読み出しが可能な多数の画素を２次元
アレイ状に配列した固体撮像装置、特に、トランジスタ
の個数が少ない画素構成で、画素の信号読み出し、A/D
変換およびリセット動作を行なう固体撮像装置およびそ
の信号読み出し方法に関するものである。

【０００２】

【従来の技術】２次元アレイ状に配列された多数の画素
を有する固体撮像装置において、各画素が有する光電変
換手段、例えばフォトダイオードの出力電圧を１フレー
ム期間中に複数回、予め定めたしきい値と比較判定して
A/D変換を行ない、これにて得られた数回分のディジタ
ル（パルス）出力の情報から画素値を構成するようにし
たものは、特開2001-54022号公報から既知である。この
従来の固体撮像装置では、図９に示すように、各画素７
０は、フォトダイオード７１と、読み出しトランジスタ
７２と、比較回路７３と、AND回路７４と、リセット用
トランジスタ７５とで構成されている。

【０００３】フォトダイオード７１の出力電圧は、読み
出しトランジスタ７２のゲートに端子７６を経て垂直走
査信号が供給されたときに端子７７から出力され、垂直
走査信号は、例えば１フレーム期間の終わりに一度だけ
読み出しトランジスタ７２のゲートに供給される。比較
回路７３は、フォトダイオード７１の出力電圧と、端子
７８に供給される予め定めたしきい値電圧TH（以下、単
に「しきい値」と称する）とを常時比較し、フォトダイ
オード７１の出力電圧Pvがしきい値を超えたときに、ハ
イレベルの判定信号を出力する。１フレーム期間中にA/
D変換を複数回行なうために、しきい値を超えた画素に
ついては、そのフォトダイオード７１をリセットする必
要があるが、２次元アレイ状に配置された画素の情報を
順番に読み出すためには、外部のシフトレジスタ回路
（図示せず）から端子７９に供給される信号Sによって
フォトダイオード７１のリセットのタイミングをとる必
要がある。このために、AND回路７４では、比較回路７
３の出力と、シフトレジスタ回路から端子７９に供給さ
れる信号Sが双方共にハイレベルであるときに、ハイレ
ベルのパルス出力Poを端子８０に出力し、また、このパ
ルス出力がハイレベルのときにリセット用のMOSトラン
ジスタ７５をオンさせて、フォトダイオード７１をリセ
ットさせるようにしている。

【０００４】図１０は、画素の動作タイミングチャート
を示す波形図である。時刻t1，t2,．．．においては、
シフトレジスタ回路からの信号Sがハイレベルになって
画素が選択される。時刻t2のように、画素が選択された
ときに、フォトダイオード７１の出力電圧Pvがしきい値
THを超えている場合には、上述したように、比較回路７
３の出力とシフトレジスタ回路からの信号Sが双方共に
ハイレベルになり、AND回路７４がハイレベルの信号、
すなわちパルス出力Poを端子８０に出力する。これと同
時に、リセット用トランジスタ７５がオン状態になるの
で、フォトダイオード７１はリセットされる。これに対
し、時刻t1のように、フォトダイオード７１の出力電圧
Pvがまだしきい値を超えていない場合には、AND回路７
４の出力がローレベルの状態にあり、すなわち端子８０
にはパルス出力Poが供給されず、リセット用トランジス
タ７５がオンしないために、フォトダイオード７１はリ
セットされない。このようにしてA/D変換が行われてい
る。

【０００５】上述したような動作を繰り返し、例えば１
フレーム期間中に、画素の読み出し、比較判定およびリ
セットの各動作を複数回行なう場合には、図１０のよう
に、フォトダイオードの出力電圧PvはA/D変換され、各
画素の光強度は、パルス出力の数、またはパルスの出現
パターンとして表すことができる。

【０００６】パルスの数を画素外のカウンタ回路で計数
するか、或いは、パルスの出現パターンを画素外のメモ
リに記憶しておき、１フレーム期間の終わりに１回カウ
ンタ回路の計数結果を読み出すか、或いは、１フレーム
期間中に１回メモリの出力を取り出すことによって画素
値を構成することにより、例えば撮像素子としてのダイ
ナミックレンジを広くすることができる。

【０００７】

【発明が解決しようとする課題】しかしながら、図９に
示した画素構成を有する上述したような従来の固体撮像
装置では、各画素が有するフォトダイオードの出力電圧
を予め定めたしきい値と比較してA/D変換を行ない、フォ
トダイオードの出力電圧がしきい値を超えた場合にその
フォトダイオードをリセットするという機能を画素ごと
に有しており、これを現実の撮像素子で実現する場合に
は、１画素当り、１０〜２０個ものMOSトランジスタが
必要とされる。近年、CMOSの撮像素子は、素子の微細
化、高精細化が所望されており、１画素のトランジスタ
の個数は、撮像素子の性能を損なわない限り、できるだ
け少なくするのが望ましい。また、トランジスタの個数
が多くなれば、開口率が悪くなるために、光ショットノ
イズに対するS/Nが悪くなるという問題もある。

【０００８】そこで、本発明の目的は、CMOSの撮像素子
の高精細化にも充分対応できる画素構成で、画素の信号
読み出し、A/D変換およびリセットの各動作を実現し得
る固体撮像装置およびその信号読み出し方法を提供する
ことにある。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明による固体撮像装置は、画素に対して列ごと
に共通な画素信号読み出し用の垂直信号線を介して読み
出される画素信号を予め定めたしきい値と比較判定して
判定信号を出力する比較手段と、前記判定信号と予め定
めた周期のクロック信号とに基づいて、画素に対して列
ごとに共通なリセット用の垂直信号線によって画素をリ
セットするためのリセット手段とを画素外に有する構成
とした。

【００１０】このような構成とすることにより、光電変
換手段の出力電圧をしきい値と比較してパルスを出力す
る比較判定手段を画素外に設けることができるので、画
素のトランジスタ数を少なくすることができ、画素の開
口率を高めることができる。

【００１１】本発明の好適例では、各画素が２つのリセ
ット用トランジスタを有し、シフトレジスタから供給さ
れ、各行の画素をリセットするためのリセット信号と、
前記リセット手段から前記リセット用の垂直信号線に供
給されるリセット信号との双方が入力される場合にの
み、前記リセット用トランジスタを介して画素がリセッ
トされるようにする。

【００１２】このような二重のリセット構成とすること
によって、画素に対して列ごとに共通であるリセット用
の垂直信号線を用いて、所望の1画素だけをリセットす
ることが可能になる。

【００１３】本発明の他の好適例では、比較手段のしき
い値を光電変換手段が飽和する付近の値に設定する。こ
のようにすれば、画素への入射光が強い場合でもパルス
情報として階調をもたせることができるので、撮像素子
としてのダイナミックレンジを広くすることができる。

【００１４】本発明のさらに他の好適例では、画素信号
読み出し用の各垂直信号線を列ごとに共通な比較手段
か、スイッチ手段に接続すべく２系統に切り替える出力
切り替え手段をさらに設け、前記スイッチ手段が、水平
シフトレジスタ回路により選択された列の画素信号読み
出し用垂直信号線を介して、各画素の出力信号をアナロ
グ出力値として読み出すようにする。

【００１５】このように、画素における光電変換手段の
光電変換動作による電圧そのものをアナログ値として読
み出すことができるので、パルスが１回も出力されない
ような低い照度でも検出することが可能となる。

【００１６】本発明はさらに、光電変換手段を有し、非
破壊読み出しが可能な多数の画素を２次元アレイ状に配
置した固体撮像装置にて、１フレーム期間中に各画素の
光電変換手段の出力電圧を予め定めたしきい値とｎ回比
較判定してA/D変換を行ない、ｎ回分のパルス出力情報か
ら各画素値を構成して読み出す、固体撮像装置の信号読
み出し方法において、前記ｎ回の読み出し中におけるA/
D変換による出力パルスの数を画素外のカウンタ回路に
て計数するか、あるいは、前記ｎ回の読み出し中におけ
るパルスの出現パターンを画素外のメモリに記憶させ、
1フレーム期間中に1回、前記ｎ回の読み出し中における
パルス情報から光強度を反映した画素値を構成し、読み
出すことを特徴とする。

【００１７】本発明の好適例によれば、A/D変換を行な
う比較判定のしきい値を光電変換手段が飽和する付近の
値に設定して、画素への入射光が強い場合でもパルス情
報として階調をもたせることができ、撮像素子としての
ダイナミックレンジを広くすることができる。

【００１８】

【発明の実施の形態】次ぎに、図面を参照して本発明を
実施例につき説明する。

【００１９】〔第1実施例〕図1は本発明による固体撮像
装置の第1実施例の構成を示した図である。この固体撮
像装置は、２次元アレイ状に配置された画素１１，２
５，２６，２７，．．．と、垂直シフトレジスタ回路１
８と、各行の画素を選択する画素選択線１２，１
９，．．と、各行の画素をリセットする画素リセット線
１３，２０，．．．と、各列の画素電圧を読み出す読み
出し用垂直信号線１４，２１，．．．と、各列の画素を
リセットするリセット用垂直信号線１７，２４，．．．
と、各列の画素に共通な比較回路１５，２２，．．．
と、各列の画素に共通な画素リセット用のAND回路１
６，２３，．．．等を具えている。

【００２０】図２は、図1における画素１１の一構成例
を示した図であり、各画素に接続される各信号線は、図1
に対応させるため、画素１１についてのみ示してある
が、他の画素についても周囲の信号線と同様に接続する
ものとする。２次元アレイ状に配置され、非破壊読み出
しが可能な各画素は、図２に示した画素１１のように、
光電変換手段としてのフォトダイオード３１と、このフ
ォトダイオードをリセットするための２個のMOSトラン
ジスタ３２および３３と、画素１１を選択し、そのフォ
トダイオード３１の出力電圧を読み出して出力する画素
選択兼画素出力読み出し用のMOSトランジスタ３４と、
増幅用のMOSトランジスタ３５とで構成する。

【００２１】図３および図４は、本発明による固体撮像
装置の動作タイミングチャートを示す波形図であり、図
３は１回の読み出し期間Ｔについて、また、図４は１フ
レーム期間についてのタイミングチャートの一例であ
る。以下、図１〜図４を参照して説明する。

【００２２】各画素１１，２５，２６，２７，．．．に
は、垂直シフトレジスタ回路１８から、画素選択信号se
l1，sel2，．．．および画素リセット信号rst1,rst
2，．．．が、それぞれ行ごとに共通に接続された画素
選択線１２，１９，．．および画素リセット線１３，２
０，．．．を経て入力される。垂直シフトレジスタ回路
１８からの画素選択信号sel1,sel2，．．．および画素
リセット信号rst1,rst2，．．．と、予め定められた周
期のクロック信号であって、各列の画素をリセットする
ためのリセット用制御信号RSは、それぞれ図３に示した
ような一定周期のパルス信号である。リセット用制御信
号RSは、各列の画素に共通なリセット用垂直信号線１
７,２４,．．．に画素リセット用信号を発生させるため
に、AND回路１６，２３，．．．の一方の入力端子に供
給する信号である。

【００２３】図1の画素１１に着目して説明するに、図
３の時刻t1において画素選択信号sel1がハイレベルにな
ると、MOSトランジスタ３４（図２）がオンして、この
画素の出力電圧がMOSトランジスタ３５を経て読み出し
用垂直信号線１４に読み出される。画素１１からの出力
電圧は、フォトダイオード３１の光電変換動作による電
圧変化に基づくものであり、斯かる出力電圧は光強度に
対応する。図２の画素１１はソースフォロワを構成して
おり、フォトダイオード３１の電圧変化は、ほぼ1倍で読
み出し用の垂直信号線１４に伝えることができる。この
読み出し用の垂直信号線１４は、画素に対して各列ごと
に共通に接続されている。同様に、列ごとに共通な比較
回路１５において、選択された画素の出力電圧と、予め
定めたしきい値（TH）を比較し、画素の出力電圧がしき
い値を超えている場合には、ハイレベルの信号、すなわ
ちパルスを出力信号out1として出力する。図3では、タ
イミングを示すために、どの画素からもパルスが出力さ
れる場合を示している。一方、時刻t1において、画素か
らの出力電圧がしきい値を超えていない場合には、比較
回路１５の出力、すなわち出力信号はローレベルにあ
り、比較回路１５からパルスは出力されなくなる。この
ようにしてA/D変換が行われる。

【００２４】１フレーム期間中に複数回A/D変換を行な
うために、しきい値を超えた画素については、その画素
におけるフォトダイオードをリセットする必要がある。
そこで、次ぎに、しきい値を超えた画素のリセット方法
について説明する。

【００２５】図３の時刻t2においては、リセット用制御
信号RSがハイレベルになるので、しきい値を超えた画素
については、比較回路１５の出力とリセット用制御信号
RSが双方共にハイレベルになり、AND回路１６がハイレ
ベル信号をリセット用垂直信号線１７に出力する。リセ
ット用垂直信号線１７は、画素に対して列ごとに共通に
接続されているが、同じ列の画素のうち、所望の一画素
１１のみをリセットできる構成としている。以下、この
リセット機能の構成について説明する。

【００２６】図３の時刻t2においてリセット用垂直信号
線１７における信号がハイレベルになったときには、こ
のリセット用垂直信号線１７に接続されている画素のう
ち、垂直シフトレジスタ１８から画素リセット線１３に
画素リセット信号rst1が入力されている画素、すなわち
画素１１のフォトダイオード３１のみがリセットされ
る。例えば、図２の画素１１のMOSトランジスタ３２と３
３のような構成を用いると、リセット用垂直信号線１７
におけるハイレベルの信号によってMOSトランジスタ３
２がオンし、なおかつ画素リセット信号rst1によってMO
Sトランジスタ３３がオンした場合にのみ、フォトダイ
オード３１をリセットさせることができる。このような
二重のリセット構成とすることにより、画素に対して列
ごとに共通であるリセット用垂直信号線１７を用いて、
所望の1画素だけをリセットすることが可能になる。

【００２７】図４のように、例えば１フレーム期間中に
複数回にわたって、画素の読み出し、比較判定およびリ
セット動作を行なうとすると、画素（フォトダイオー
ド）の出力電圧は複数回A/D変換され、光強度をパルス
の数または出現パターンとして表すことができる。図４
においては、出力信号out1のうち、画素１１についての
出力のみを示してあり、画素１１に入射する光が強い
ときには、出力信号out1のパルス数が多くなり、この例
では４つのパルスが出力され、光の強度が中程度のと
きには、パルス数が少なく、この例では２つのパルスが
出力され、また、光が弱いときには、パルスが出力さ
れなくなる。

【００２８】例えば、１フレーム期間中に画素の読み出
しをｎ回（図４においてはn=4）行ない、このｎ回の読
み出し中における出力パルスの数を画素外のカウンタ回
路（図示せず）にて計数するか、あるいは、n回の読み
出し中におけるパルスの出現パターンを画素外のメモリ
（図示せず）に記憶させるようにする。1フレーム期間
中に1回、ｎ回の読み出し中におけるパルス情報から画
素値を構成することによって、パルスの情報、すなわち
光強度を反映した画素値を得ることができる。この方式
で、フォトダイオードの出力電圧を画素ごとに複数回A/
D変換した出力が得られ、斯くして構成した画素値を用
いて、撮像素子としてのダイナミックレンジを広くする
ことができる。

【００２９】図5は本発明の固体撮像装置をカウンタ回
路と組み合わせた一例の構成を示す。本図中、センサ部
の構成は図１の場合と同じであり、対応する要素には同
じ参照番号を付して示してある。カウンタ回路アレイ４
５は、画素と同じ行数で、しかも同じ列数のカウンタ回
路４１を２次元アレイ状に配置したものである。垂直シ
フトレジスタ回路１８およびカウンタ用垂直シフトレジ
スタ回路４２は、同じ時刻に各画素および各カウンタ回
路をそれぞれ選択する。画素および各カウンタ回路の選
択は行ごとに行なわれるが、既述のように、センサ部の
画素読み出し、比較判定およびリセットの各動作は、列
並列で行なわれるので、垂直シフトレジスタ回路１８お
よびカウンタ用垂直シフトレジスタ回路４２で、行ごと
に順次選択を行なうことによって、全画素からのA/D変
換された出力信号、すなわちパルスを画素ごとにカウン
タ回路にて計数することができる。

【００３０】例えば、１フレーム期間中に、全画素およ
び全カウンタ回路の選択をｎ回行なうものとすると、こ
のｎ回の画素読み出し中のパルス数が、各画素に対応す
るカウンタ回路で計数されることになる。カウンタ回路
の出力（０個〜ｎ個）は、各画素が受ける光強度に対応
する。１フレーム期間中に、全画素および全カウンタ回
路の選択をｎ回行ない、パルス数を計数した後に、１フ
レーム期間中に１回、カウンタ回路の出力を、カウンタ
用垂直シフトレジスタ回路４２と、カウンタ用水平シフ
トレジスタ回路４３と、カウンタ用スイッチ回路４４を
用いて順次取り出すことで、各画素の出力信号のパルス
数、すなわち光強度を反映した画素値を得ることができ
る。

【００３１】各比較回路のしきい値（TH）をフォトダイ
オードが飽和する付近の値に設定しておけば、強い光が
入射したことにより、通常はフォトダイオードが飽和し
てしまい、階調が損なわれるような場合でも、画素の出
力をパルスの情報として階調を持たせることができるの
で、ダイナミックレンジの広い撮像素子として用いるこ
とができる。また、比較回路のしきい値は、１フレーム
期間中絶えず一定とする必要はなく、時間に応じて変化
させることもできる。さらに、比較回路のしきい値は、
外部から与える電圧とすることに限定されず、１つ前の
フレーム期間における画素の出力電圧をしきい値として
与えることもでき、このようにすることにより、動きが
あった画素のみにパルスが出力されるようになるので、
この出力を動き検出に用いることもできる。また、１フ
レーム期間中に高速に動くような対象を撮像する場合
に、より多くの像を得ることができるので、高速撮像も
可能である。

【００３２】図５では、固体撮像装置のセンサ部をカウ
ンタ回路アレイと組み合わせたが、メモリを用いる場合
も同様に、メモリを２次元アレイ状に配置したメモリア
レイを用いて、全画素からの出力信号、すなわちパルス
の出現パターンを、画素ごとにメモリに記憶しておき、
１フレーム期間中に1回、メモリの出力を取り出すこと
によって、各画素のパルス情報を反映した画素値を得る
こともできる。

【００３３】〔第２実施例〕図６は本発明による固体撮
像装置の第２実施例の構成を示した図である。読み出し
用垂直信号線１４．．．に接続されている出力切替回路
５１と、水平シフトレジスタ回路５２と、スイッチ回路
５３以外の構成要素は、第１実施例の図１のものと同じ
であるため、対応するものには同じ参照番号を付して示
してあり、これらの構成要素についての説明は省略す
る。また、図６における画素１１，２６，．．．は、図
２に示した画素１１と同じ構成とする。

【００３４】図６中の出力切替回路５１は、図７aおよ
び図７bに示したようなスイッチ構成とする。図８は本
発明による第２実施例の固体撮像装置の動作を示す、１
フレーム期間についてのタイミングチャートの一例であ
る。1回の読み出し期間Tについての波形は第1実施例の
図３の場合と全く同じである。

【００３５】図８において、画素選択信号sel1,sel2,
…、画素リセット信号rst1,rst2,…およびリセット制御
信号RS（図８には図示せず）は、それぞれ図３の例と全
く同様に各画素に与えられる一定周期のパルス信号であ
る。以後、図６の画素１１に着目して説明する。画素１
１からの出力電圧は、図３の時刻t1において画素選択信
号sel1がハイレベルになると、読み出し用垂直信号線１
４に読み出されるが、この出力電圧は、出力切替回路５
１の状態によって比較回路１５か、またはスイッチ回路
５３へと供給される。すなわち、出力切替回路５１は、
図７aに示すように、出力切替信号SWがハイレベルのと
きには、比較回路１５へ、また、図７ｂに示すように、
出力切替信号SWがローレベルのときには、スイッチ回路
５３へそれぞれ読み出し用垂直信号線１４からの出力を
切り替える。

【００３６】図8の時刻０〜５Tの期間においては、出力
切替信号SWがハイレベルであるので、読み出し用の垂直
信号線１４は出力切り替え回路５１を介して、列ごとに
共通な比較回路１５に接続される。従って、この期間中
は第1実施例の場合と全く同様の動作をする。すなわ
ち、比較回路15において、選択された画素の出力電圧と
予め定めたしきい値（TH）を比較し、画素の出力電圧が
しきい値を超えている場合にはハイレベルの信号、すな
わちパルスを出力信号out1として出力する。一方、画素
からの出力電圧がしきい値を超えていない場合には、比
較回路１５の出力はローレベルになり、すなわち、パル
スは出力されなくなる。このようにしてA/D変換が行わ
れる。

【００３７】図８に示すように、時刻０から５Tの期間
においては、第1実施例の場合における図４と同様に、
フォトダイオードの出力電圧が複数回A/D変換され、光
強度をパルスの数または出現パターンとして表すという
動作が行われる。

【００３８】一方、図８の時刻５T〜６Tにおいては、出
力切替信号SWがローレベルになるので、この期間におい
ては第１実施例の場合とは異なる動作をする。この５T
〜６Tの期間中は、読み出し用の垂直信号線１４は、図
７ｂに示すように、出力切替回路５１を介してスイッチ
回路５３に接続される。スイッチ回路５３は水平シフト
レジスタ回路５２にて選択された列の垂直信号線、この
場合には垂直信号線１４の出力電圧をアナログ出力５４
として出力する。水平シフトレジスタ回路５２は、垂直
シフトレジスタ回路１８が或る１行の画素を選択してい
る期間（画素選択信号sel1,sel2,…がハイレベル状態に
ある期間）内に、左から右へと順次各列を選択してい
く。このような動作を、時刻５T〜６Tにおいて繰り返す
ことで、全画素からの出力を１つの出力線から取り出す
ことができる。既述のように、読み出し用垂直信号線の
出力電圧は、各画素のフォトダイオードの光電変換動作
による電圧変化に基づくものであり、これは光強度に対
応する。従って、スイッチ回路５３からの出力は、各画
素からの出力電圧そのものであり、A/D変換されていな
い出力という意味で、アナログ出力５４と称することに
する。これに対して、比較回路でA/D変換された出力（o
ut1等）をパルス出力と称することにする。

【００３９】図８の時刻５T〜６Tの期間においてアナロ
グ出力５４を取り出した後に、次のフレーム期間に入る
前には、全ての画素をリセットする必要がある。このた
めに、図７ｂに示すように、比較回路１５への信号線を
リセットレベル電位Vrlに接続する。リセットレベル電
位Vrlは比較回路１５において予め設定するしきい値TH
を超えている値（例えば、Vss等）とする。この場合に
は、比較回路１５の出力が常にハイレベルとなるので、
図８の時刻５T〜６Tにおいては、全ての画素がリセット
用垂直信号線１７を通してリセットされる。

【００４０】図８においては、出力信号out1のうち、画
素１１についての出力のみを図示してあり、この出力信
号out1については、第1実施例の場合の図４と全く同様
であり、光が強いときにはパルスの数が多くなり、
光が中程度のときには、パルスの数が少なく、光が弱
いときにはパルスが出力されなくなる。しかしながら、
光が弱いときには、アナログ出力５４を用いること
で、パルスが１回も出力されないような画素の出力電圧
をアナログ値のまま読み出すことができる。

【００４１】パルス出力だけでは、パルスが1回も出力
されない場合に、すべて出力が０となってしまい、検出
できる最低の照度が大きくなってしまうが、図８のよう
にアナログ出力を併用することで、パルスが１回も出力
されないような低い照度も検出することが可能になる。

【００４２】本発明による第２実施例の固体撮像装置を
カウンタ回路か、またはメモリと組み合わせる場合に
は、パルス出力については、第1実施例の場合における
図５と同様にカウンタ回路やメモリと組み合わせて、例
えば１フレーム期間中にｎ回、画素読み出しを行い、こ
のn回の読み出し期間中におけるパルスの数を画素外の
カウンタ回路で計数するか、あるいは、ｎ回の読み出し
期間中のパルスの出現パターンを画素外でメモリに記憶
しておき、パルス出力としてのｎ回の読み出しを行った
後には、１フレーム期間中に１回だけ出力切替回路（５
１）で出力を切り替えて、アナログ出力（５４）を読み
出し、このアナログ出力値と、カウンタ回路（４１）ま
たはメモリからのパルス出力による画素値とを合成し
て、光強度を反映した高精度の画素値を得ることができ
る。この例の場合にも、各比較回路（１５）のしきい値
THをフォトダイオード（３１）が飽和する付近の値に設
定しておけば、強い光が入って、通常はフォトダイオー
ドが飽和してしまって階調が損なわれてしまうような場
合でも、パルス出力として階調を持たせることができる
ので、ダイナミックレンジの広い撮像素子として用いる
ことができ、さらに、アナログ出力を合成することで、
パルスが1回も出力されないような低い照度でも画素出
力を検出することが可能となる。

【００４３】本発明は上述した例のみに限定されるもの
でなく、請求の範囲の記載を逸脱することなく、幾多の
変更を加え得ること勿論である。

【００４４】

【発明の効果】本発明によれば、トランジスタの個数が
少ない画素構成で、CMOSの撮像素子の高精細化に十分対
応でき、画素の信号読み出し、A/D変換およびリセット
動作を行なうことができる。１フレーム期間中にフォト
ダイオードの出力電圧を複数回比較判定してA/D変換を
行ない、数回分のパルス出力情報から画素値を構成する
に当り、比較手段のしきい値をフォトダイオードが飽和
する付近の値に予め設定しておくことにより、入射する
光強度が強い場合でも、画素の出力電圧をパルス情報と
して階調を持たせることができ、画素をダイナミックレ
ンジの広い撮像素子として用いることができる。さら
に、各画素からの出力電圧をアナログ値として読み出
し、このアナログ出力値をパルス出力により構成される
画素値と合成することにより、パルスが１回も出力され
ないような低い照度も検出することができる。

【図面の簡単な説明】

【図１】 本発明による固体撮像装置の第１実施例の構
成を示す図である。

【図２】 図１に示した固体撮像装置における画素の一
構成例を示す図である。

【図３】 図１に示した固体撮像装置における１回の読
み出し期間中の動作タイミングチャートを示す波形図で
ある。

【図４】 図１に示した固体撮像装置における１フレー
ム期間中の動作タイミングチャートを示す波形図であ
る。

【図５】 図１に示した固体撮像装置をカウンタ回路ア
レイと組み合わせた一構成例を示す図である。

【図６】 本発明による固体撮像装置の第２実施例の構
成を示す図である。

【図７】 図６に示した固体撮像装置における出力切替
回路の動作を示す図である。

【図８】 図６に示した固体撮像装置における１フレー
ム期間中の動作タイミングチャートを示す波形図であ
る。

【図９】 従来の固体撮像装置の構成を示す図である。

【図１０】 図９に示した固体撮像装置における１フレ
ーム期間中の動作タイミングチャートを示す波形図であ
る。

【符号の説明】

１１，２５，２６，２７，．． 画素 １２，１９，．．． 画素選択線 １３，２０，．．． 画素リセット線 １４，２１，．．． 列ごとの画素電圧読み出し用垂直
信号線 １５，２２，．．． 比較回路 １６，２３，．．． ＡＮＤ回路 １７，２４，．．． 列ごとの画素リセット用信号線 １８ 垂直シフトレジスタ回路 ３１ フォトダイオード ３２，３３ 画素リセット用トランジスタ ３４ 画素選択読み出し用トランジスタ ３５ 増幅用トランジスタ ４１ カウンタ回路 ４２ カウンタ用垂直シフトレジスタ回路 ４３ カウンタ用水平シフトレジスタ回路 ４４ カウンタ用スイッチ回路 ４５ カウンタ回路アレイ ５１ 出力切替回路 ５２ 水平シフトレジスタ回路 ５３ スイッチ回路 ５４ アナログ出力 sel1,sel2，．．． 画素選択信号 rst1,rst2,．．． 画素リセット信号 RS リセット信号 out1，out2,．．． パルス出力 TH しきい値 Pv フォトダイオードの出力電圧

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大竹 浩 東京都世田谷区砧１丁目10番11号 日本放 送協会 放送技術研究所内 (72)発明者 丸山 裕孝 東京都世田谷区砧１丁目10番11号 日本放 送協会 放送技術研究所内 Ｆターム(参考） 4M118 AA01 AA02 AA10 AB01 BA14 CA02 DD12 FA06 FA22 FA33 FA42 FA50 5C024 AX01 CX41 CX43 GY38 HX23 HX29 HX31

Claims (9)

【特許請求の範囲】
1. 【請求項１】 光電変換手段を有し、非破壊読み出しが
   可能な多数の画素を２次元アレイ状に配置した固体撮像
   装置において、当該固体撮像装置が、画素に対して列ご
   とに共通な画素信号読み出し用の垂直信号線を介して読
   み出される画素信号を、予め定めたしきい値と比較判定
   して判定信号を出力する比較手段と、前記判定信号と予
   め定めた周期のクロック信号とに基づいて、画素に対し
   て列ごとに共通なリセット用の垂直信号線を介して画素
   をリセットするためのリセット手段とを画素外に有する
   ことを特徴とする固体撮像装置。
2. 【請求項２】 前記各画素が２つのリセット用トランジ
   スタを有し、各行の画素リセット用にシフトレジスタか
   ら供給されるリセット信号と、前記リセット手段から各
   列の画素リセット用の垂直信号線に供給されるリセット
   信号との双方が入力される場合にのみ、前記２つのリセ
   ット用トランジスタにより画素がリセットされるように
   したことを特徴とする請求項１に記載の固体撮像装置。
3. 【請求項３】 前記しきい値を前記光電変換手段が飽和
   する付近の値に設定したことを特徴とする請求項１に記
   載の固体撮像装置。
4. 【請求項４】 前記画素信号読み出し用の各垂直信号線
   を前記列ごとに共通な比較手段か、スイッチ手段に接続
   すべく２系統に切り替える出力切り替え手段をさらに有
   し、前記スイッチ手段が、水平シフトレジスタ回路によ
   り選択された列の画素信号読み出し用垂直信号線を介し
   て、各画素の出力信号をアナログ出力値として読み出す
   ようにしたことを特徴とする請求項１に記載の固体撮像
   装置。
5. 【請求項５】 請求項１〜４のいずれか一項に記載の固
   体撮像装置を、前記アレイの画素と同じ行数で、しかも
   同じ列数の２次元アレイ状に配置したカウンタ回路また
   はメモリと組み合わせて、複数回の画素読み出しに対す
   る複数個の各画素の出力から画素値を構成し、読み出す
   ようにしたことを特徴とする固体撮像装置。
6. 【請求項６】 光電変換手段を有し、非破壊読み出しが
   可能な多数の画素を２次元アレイ状に配置した固体撮像
   装置にて、１フレーム期間中に各画素の光電変換手段の
   出力電圧を予め定めたしきい値とｎ回比較判定してA/D
   変換を行ない、ｎ回分のパルス出力情報から各画素値を
   構成して読み出す、固体撮像装置の信号読み出し方法に
   おいて、前記ｎ回の読み出し中におけるA/D変換による
   出力パルスの数を画素外のカウンタ回路にて計数する
   か、あるいは、前記ｎ回の読み出し中におけるパルスの
   出現パターンを画素外のメモリに記憶させ、1フレーム
   期間中に1回、前記ｎ回の読み出し中におけるパルス情
   報から光強度を反映した画素値を構成し、読み出すこと
   を特徴とする固体撮像装置の信号読み出し方法。
7. 【請求項７】 前記ｎ回の読み出しを行った後に、選択
   された画素列の画素信号を１フレーム期間中に１回だけ
   アナログ出力値として読み出し、該アナログ出力値を前
   記カウンタ回路またはメモリからのパルス出力による画
   素値とを合成することを特徴とする請求項６に記載の固
   体撮像装置の信号読み出し方法。
8. 【請求項８】 前記カウンタ回路またはメモリを、前記
   画素と同じ行数で、しかも同じ列数の２次元アレイ状に
   配置して前記各画素に対応付け、前記ｎ回の画素読み出
   しに対する複数個の各画素の出力から画素値を構成し、
   読み出すことを特徴とする請求項６または７に記載の固
   体撮像装置の信号読み出し方法。
9. 【請求項９】 前記しきい値を前記光電変換手段が飽和
   する付近の値に設定することを特徴とする請求項６に記
   載の固体撮像装置の信号読み出し方法。