JP2001268451A

JP2001268451A - 撮像装置

Info

Publication number: JP2001268451A
Application number: JP2000082047A
Authority: JP
Inventors: Juichi Yoneyama; 寿一米山
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 2000-03-23
Filing date: 2000-03-23
Publication date: 2001-09-28
Anticipated expiration: 2020-03-23
Also published as: JP4385479B2

Abstract

(57)【要約】【課題】前処理動作と読み出し動作とを円滑実行する
ことを目的とする。また、１フレーム内の複数種類の画
素出力を生成することを目的とする。【解決手段】画素出力を画素単位に前処理する画素処
理部を設け、画素出力の読み出し動作の裏側で、前処理
を実行させる。その結果、読み出し時には、画素処理部
に前処理された画素出力が存在し、受光素子に前処理後
の露光分を含む画素出力が存在する。これら複数種類の
画素出力は、撮像タイムラグが１フレーム期間以下であ
り、その後の画像処理において撮像タイムラグに起因す
る問題が生じにくい。このような複数種類の画素出力の
差異をとることにより、高速移動体の動体画像を確実に
生成できる。また、複数種類の画素出力を並列出力して
露光ブラケッティングやスローモーション撮影が可能と
なる。さらに、複数種類の画素出力を合成して画素出力
のＤレンジを拡大できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光像を撮像する撮
像装置に関する。

【０００２】

【従来の技術】［従来例１］従来技術として、画像の
フレーム間差に基づいて動体エッジを検出して、動体画
像を生成する技術が知られている。

【０００３】［従来例２］また、特開平６−１３９３
６１号公報の式（８）〜（１３）には、受光素子の電流
出力先にリセッタブル型積分器を設け、受光素子の出力
電流極性を読み出し途中に反転する動作が記載されてい
る。このような構成により、画素出力の時間変化を電流
積分値として得ることが可能となる。

【０００４】

【発明が解決しようとする課題】ところで、上述した従
来例１は、画像のフレーム間差に基づいて動体エッジを
検出する。そのため、動体が高速移動すると、フレーム
間における動体位置が大きくずれてしまい、動体エッジ
の検出が困難になる。また、極端に高速移動する動体に
あっては、フレーム画像間で動体位置が完全に離れてし
まう。このような状態では、動体エッジに基づいて動体
の形状や数を識別することが非常に困難となる。

【０００５】一方、上述した従来例２では、リセッタブ
ル型積分器が、受光素子の出力電流変化をリアルタイム
に蓄積しなければならない。そのため、行単位の露光動
作と電流出力動作とが同時に実行されなければならな
い。したがって、画素１行当たり受光素子の露光時間
は、１行当たりの読み出し時間（いわゆる水平走査期
間）に実質限定される。そのため、通常の撮像素子に比
べても露光時間が極端に短く、暗い被写界には適さない
という問題点があった。

【０００６】また、従来例２は、行単位に上記動作を個
別に実行するため、たとえ隣接行であっても時間変化の
検出タイミングが一切重複しない。そのため、動体が高
速移動すると、動体画像は行単位にバラバラになってし
まう。したがって、動体の形状を識別する用途には不向
きとなる。以上のような問題点に鑑みて、本発明者は、
画素出力の読み出し動作に先だって、画素出力の時間変
化を検出するための前処理を先行して実行しておくこと
が、高速移動物体の動体画像を生成する上で好ましいと
考えた。

【０００７】そこで、請求項１〜５に記載の発明では、
画素出力の読み出し動作に並行して、画素出力に所定の
前処理を先行して実行することが可能な撮像装置を提供
することを目的とする。さらに、請求項２に記載の発明
では、請求項１の撮像装置を応用して、高速移動体の動
体画像の生成に適した撮像装置を提供することを目的と
する。請求項３に記載の発明では、請求項１の撮像装置
を応用して、１フレーム期間に複数コマの画像を撮像可
能な撮像装置を提供することを目的とする。請求項４に
記載の発明では、請求項１の撮像装置を応用して、画素
出力のダイナミックレンジを拡大することが可能な撮像
装置を提供することを目的とする。請求項５に記載の発
明では、上記した請求項２〜４の撮像装置において、露
光時間やシャッタチャンスなどの選択自由度を一段と高
めることが可能な撮像装置を提供することを目的とす
る。

【０００８】

【課題を解決するための手段】《請求項１》請求項１に
記載の発明は、受光面上に配列されて入射光に応じた画
素出力を生成する複数の受光素子と、受光素子に併設さ
れてその受光素子で生成された画素出力を処理する機能
を有する画素処理部と、画素出力の読み出し経路と、画
素処理部を選択的に読み出し経路に接続して画素出力を
読み出す転送回路と、転送回路の読み出し動作に同期し
て、読み出し時点にない画素処理部を前もって選択し、
選択した画素処理部に画素出力の処理動作を先行実行さ
せる制御回路とを備えたことを特徴とする。

【０００９】上記構成では、受光素子に併設して、画素
処理部が設けられる。制御回路は、これら画素処理部に
順次アクセスして、画素出力に前処理を施す。一方、転
送回路もこれら画素処理部に順次アクセスして、画素出
力の読み出しを行う。このような『転送回路の順次アク
セス』と『制御回路の順次アクセス』とは同期をとって
実行されるため、一つの画素処理部に対して両アクセス
が衝突することはない。すなわち、前処理動作と読み出
し動作とは、互いに干渉することなく、並行に実行され
る。

【００１０】《請求項２》請求項２に記載の発明は、請
求項１に記載の撮像装置において、画素処理部は、併設
される受光素子の画素出力を保持する処理機能を有し、
制御回路は、選択した画素処理部に受光素子の画素出力
を保持させる回路であり、転送回路は、画素処理部にお
いて過去保持された画素出力と、現時点における受光素
子の画素出力とを読み出し経路に順次読み出す回路であ
り、さらに、読み出し経路を介して読み出される新旧の
画素出力について差異をとって１フレーム期間よりも短
い時間間隔の画素出力変化を捉えた差異信号を生成する
差異信号生成回路を備えたことを特徴とする。

【００１１】上記構成では、画素処理部は、併設される
受光素子の画素出力を保持する機能を有する。制御回路
は、転送回路の読み出し動作の裏側で、画素処理部に画
素出力を保持させる。このように処理を完了した画素処
理部は、１フレーム期間を待たずに転送部により選択さ
れる。このとき、画素処理部には、事前に保持した画素
出力が存在する。一方、受光素子には、その保持時点以
降において蓄積された画素出力が存在する。すなわち、
１フレーム期間よりも短い時間間隔における新旧の画素
出力が存在する。転送回路は、これら新旧の画素出力を
時分割に読み出す。差異信号生成回路は、この新旧の画
素出力について差異をとることにより、１フレーム期間
よりも短い時間間隔の画素出力変化を捉えた差異信号を
生成する。

【００１２】《請求項３》請求項３に記載の発明は、請
求項１に記載の撮像装置において、画素処理部は、併設
される受光素子の画素出力を保持する処理機能を有し、
制御回路は、選択した画素処理部において受光素子の画
素出力を保持させる回路であり、転送回路は、画素処理
部において過去保持された画素出力と、現時点における
受光素子の画素出力とを読み出し経路に順次読み出す回
路であり、さらに、読み出し経路を介して読み出される
複数の画素出力を分配して１フレーム期間における複数
画像を生成し、その複数画像を選択的または並行に出力
する分配回路を備えた分配回路を備えたことを特徴とす
る。

【００１３】上記構成では、画素処理部は、併設される
受光素子の画素出力を保持する機能を有する。制御回路
は、転送回路の読み出し動作の裏側で、画素処理部に画
素出力を保持させる。このように処理を完了した画素処
理部は、１フレーム期間を待たずに転送部により選択さ
れる。このとき、画素処理部には、事前に保持した画素
出力が存在する。一方、受光素子には、その保持時点以
降において蓄積された画素出力が存在する。すなわち、
１フレーム期間内に複数時点の画素出力が生成される。
転送回路は、これら複数時点の画素出力を時分割に読み
出す。分配回路は、この複数の画素出力を分配すること
により、１フレーム期間内に複数画像を生成する。さら
に、分配回路は、この複数画像を選択的または並行に出
力する。

【００１４】《請求項４》請求項４に記載の発明は、請
求項１に記載の撮像装置において、画素処理部は、併設
される受光素子の画素出力を保持する処理機能を有し、
制御回路は、選択した画素処理部において受光素子の画
素出力を保持させる回路であり、転送回路は、画素処理
部において過去保持された画素出力と、現時点における
受光素子の画素出力とを読み出し経路に順次読み出す回
路であり、さらに、読み出し経路を介して読み出される
複数の画素出力を合成して、広ダイナミックレンジな画
素出力を生成する合成回路を備えたことを特徴とする。

【００１５】上記構成では、画素処理部は、併設される
受光素子の画素出力を保持する機能を有する。制御回路
は、転送回路の読み出し動作の裏側で、画素処理部に画
素出力を保持させる。このように処理を完了した画素処
理部は、１フレーム期間を待たずに転送部により選択さ
れる。このとき、画素処理部には、事前に保持した画素
出力が存在する。一方、受光素子には、その保持時点以
降において蓄積された画素出力が存在する。すなわち、
１フレーム期間内に複数時点の画素出力が生成される。
転送回路は、これら複数時点の画素出力を時分割に読み
出す。合成回路は、この複数時点の画素出力を合成する
ことにより、画素出力のダイナミックレンジを拡大す
る。

【００１６】《請求項５》請求項５に記載の発明は、請
求項２ないし請求項４のいずれか１項に記載の撮像装置
において、画素処理部は、画素出力をリセットする処理
機能を有し、制御回路は、転送回路の読み出し動作と同
期して、読み出し時点および保持時点のいずれでもない
画素処理部を選択し、選択した画素処理部に受光素子の
画素出力をリセットさせることを特徴とする。

【００１７】上記構成では、画素処理部は、保持機能と
併せて、画素出力をリセットする機能も有する。制御回
路は、画素出力の保持動作および読み出し動作の裏側
で、画素処理部に画素出力をリセットさせる。このよう
な動作により、読み出し時点において画素処理部および
受光素子にそれぞれ存在する画素出力について、そのシ
ャッタチャンスや露光期間を自在に調整することが可能
となる。

【００１８】

【発明の実施の形態】以下、図面に基づいて本発明にお
ける実施の形態を説明する。

【００１９】《第１の実施形態》第１の実施形態は、請
求項１、２、５に記載の発明に対応する実施形態であ
る。図１は、撮像装置１３の内部回路構成を示す図であ
る。図１において、撮像装置１３には、単位画素１が、
ｎ行ｍ列でマトリックス配列される。これらの単位画素
１は、光電変換を行うホトダイオードＰＤと、電荷転送
用のＭＯＳスイッチＱＴと、電荷リセット用のＭＯＳス
イッチＱＰと、行選択用のＭＯＳスイッチＱＸと、接合
型電界効果トランジスタからなる増幅素子ＱＡとから構
成されている。

【００２０】このような単位画素１の出力は、垂直列ご
とに共通接続され、ｍ本分の垂直読み出し線２を形成す
る。これらの垂直読み出し線２には、電流源４がそれぞ
れ接続される。また、撮像装置１３には、２つの垂直シ
フトレジスタ３ａ、３ｂが設けられる。この内、垂直シ
フトレジスタ３ａには、クロックφＣＫおよび直列入力
φＤＴａが与えられる。この垂直シフトレジスタ３ａの
シフト出力φＴａ１〜ｎは、論理積回路ＡＰ１〜ｎの第
１入力にそれぞれ与えられる。この論理積回路ＡＰ１〜
ｎの第２入力には、制御パルスφＰＸが共通に与えられ
る。この論理積回路ＡＰ１〜ｎの出力φＰＸ１〜ｎは、
各行のＭＯＳスイッチＱＸのゲートに与えられる。

【００２１】一方、垂直シフトレジスタ３ｂには、クロ
ックφＣＫおよび直列入力φＤＴｂが与えられる。この
垂直シフトレジスタ３ｂのシフト出力φＴｂ１〜ｎは、
論理積回路ＡＴ１〜ｎおよび論理積回路ＡＲ１〜ｎの第
１入力にそれぞれ与えられる。論理積回路ＡＴ１〜ｎの
第２入力には、制御パルスφＴＧが与えられる。この論
理積回路ＡＴ１〜ｎの出力φＴＧ１〜ｎは、各行のＭＯ
ＳスイッチＱＴのゲートに与えられる。また、論理積回
路ＡＲ１〜ｎの第２入力には、制御パルスφＲＧが与え
られる。この論理積回路ＡＲ１〜ｎの出力φＲＧ１〜ｎ
は、各行のＭＯＳスイッチＱＰのゲートに与えられる。
また、垂直読み出し線２には、後処理回路６がそれぞれ
接続される。この後処理回路６の出力は、水平読み出し
線９を介して順次読み出される。

【００２２】［第１の実施形態における後処理回路６の
回路構成］図２は、第１の実施形態における後処理回路
６の回路構成を示す図である。後処理回路６の内部で
は、垂直読み出し線２が、緩衝増幅器ＡＡ、ＭＯＳスイ
ッチＱＢ、コンデンサＣＣおよびＭＯＳスイッチＱＤを
直列に介して、水平読み出し線９に接続される。このＭ
ＯＳスイッチＱＢとコンデンサＣＣとの中点は、コンデ
ンサＣＢを介してグランドに接続される。また、コンデ
ンサＣＣとＭＯＳスイッチＱＤとの中点は、ＭＯＳスイ
ッチＱＣを介してグランドに接続される。

【００２３】［本発明と第１の実施形態との対応関係］
以下、各請求項の記載事項と、第１の実施形態との対応
関係について説明する。請求項１、２、５に記載の発明
と第１の実施形態との対応関係については、受光素子は
ホトダイオードＰＤに対応し、画素処理部はＭＯＳスイ
ッチＱＴ、ＱＰおよび増幅素子ＱＡに対応し、読み出し
経路は垂直読み出し線２に対応し、転送回路はＭＯＳス
イッチＱＸ、論理積回路ＡＰ１〜ｎおよび垂直シフトレ
ジスタ３ａに対応し、制御回路は垂直シフトレジスタ３
ｂ、論理積回路ＡＴ１〜ｎおよび論理積回路ＡＲ１〜ｎ
に対応し、差異信号生成回路は後処理回路６に対応す
る。

【００２４】［第１の実施形態の動作説明］図３は、第
１の実施形態の動作を説明するタイミングチャートであ
る。以下、図３を用いて、第１の実施形態の動作を説明
する。まず、図３中のＴ１時点において、垂直シフトレ
ジスタ３ｂの直列入力φＤＴｂに、単発パルスが入力さ
れる。垂直シフトレジスタ３ｂは、この単発パルスを１
段シフトし、シフト出力φＴｂ１として出力する。この
シフト出力φＴｂ１により、１行目の論理積回路ＡＲ
１、ＡＴ１が活性状態となり、制御パルスφＲＧ１、φ
ＴＧ１が続けて出力される。

【００２５】この制御パルスφＲＧ１により、１行目の
ＭＯＳスイッチＱＰがオン状態となる。その結果、１行
目の増幅素子ＱＡのゲート電圧がリセットされる。続い
て、制御パルスφＴＧ１により、１行目のＭＯＳスイッ
チＱＴがオン状態となる。すると、１行目のホトダイオ
ードＰＤの信号電荷は、増幅素子ＱＡのゲート容量に吸
収されてリセットされる。１行目のホトダイオードＰＤ
は、このリセット時点から、新たに信号電荷の蓄積を開
始する。

【００２６】このようなリセット動作は、垂直シフトレ
ジスタ３ｂのシフト動作によって、２行目以降について
も順次実行される。図４中のＬ行は、ホトダイオードＰ
Ｄのリセット処理を行単位に順次実行する様子を示した
ものである。次に、図３中のＴ２時点において、垂直シ
フトレジスタ３ｂの直列入力φＤＴｂに、単発パルスが
入力される。垂直シフトレジスタ３ｂは、この単発パル
スを１段シフトし、シフト出力φＴｂ１として出力す
る。このシフト出力φＴｂ１により、１行目の論理積回
路ＡＲ１、ＡＴ１が活性状態となり、制御パルスφＲＧ
１、φＴＧ１が続けて出力される。

【００２７】この制御パルスφＲＧ１により、１行目の
ＭＯＳスイッチＱＰがオン状態となる。その結果、１行
目の増幅素子ＱＡのゲート電圧がリセットされる。続い
て、制御パルスφＴＧ１により、１行目のＭＯＳスイッ
チＱＴがオン状態となる。すると、１行目のホトダイオ
ードＰＤの信号電荷は、増幅素子ＱＡのゲート容量に転
送されて保持される。

【００２８】このような保持動作は、垂直シフトレジス
タ３ｂのシフト動作によって、２行目以降についても順
次実行される。図４中のＫ行は、増幅素子ＱＡの保持処
理を行単位に順次実行する様子を示したものである。次
に、図３中のＴ３時点において、２つの垂直シフトレジ
スタ３ａ、３ｂの直列入力φＤＴａ、φＤＴｂに、単発
パルスが同時に入力される。

【００２９】垂直シフトレジスタ３ａは、この単発パル
スを１段シフトし、シフト出力φＴａ１として出力す
る。このシフト出力φＴａ１により、１行目の論理積回
路ＡＰ１が活性状態となり、制御パルスφＰＸ１が出力
される。この制御パルスφＰＸ１により、１行目のＭＯ
ＳスイッチＱＸがオン状態となる。このとき、１行目の
増幅素子ＱＡのゲート容量には、図３中に示す第１露光
期間に蓄積された信号電荷が保持される。１行目の増幅
素子ＱＡは、この信号電荷に応じた信号電圧を垂直読み
出し線２に出力する。

【００３０】この状態で、後処理回路６は、ＭＯＳスイ
ッチＱＢ、ＱＣをオン状態に設定する。その結果、コン
デンサＣＣを介して充電経路が形成され、垂直読み出し
線２上の信号電圧は、コンデンサＣＣに保持される。後
処理回路６は、信号電圧の保持後に、ＭＯＳスイッチＱ
Ｃをオフ状態に設定する。このような動作に続いて、制
御パルスφＲＧ１が出力される。この制御パルスφＲＧ
１により、１行目のＭＯＳスイッチＱＰがオン状態とな
る。その結果、１行目の増幅素子ＱＡのゲート電圧がリ
セットされる。

【００３１】続いて、制御パルスφＴＧ１が出力され
る。この制御パルスφＴＧ１により、１行目のＭＯＳス
イッチＱＴがオン状態となる。このとき、１行目のホト
ダイオードＰＤには、図３中に示す第２露光期間に蓄積
された信号電荷が存在する。この信号電荷は、ＭＯＳス
イッチＱＴを介して転送され、増幅素子ＱＡのゲート容
量に保持される。１行目の増幅素子ＱＡは、この信号電
荷に応じた信号電圧を垂直読み出し線２に出力する。

【００３２】この状態で、後処理回路６は、ＭＯＳスイ
ッチＱＢをオン状態に設定する。その結果、コンデンサ
ＣＢを介して充電経路が形成され、垂直読み出し線２上
の信号電圧は、コンデンサＣＢに保持される。この状態
で、１〜ｍ列のＭＯＳスイッチＱＤは、入れ替わりオン
状態に設定される。その結果、水平読み出し線９には、
コンデンサＣＢの信号電圧とコンデンサＣＣの信号電圧
との差分電圧が１行分だけ順次読み出される。この差分
電圧は、図３中に示す第１露光期間と第２露光期間とに
おける画素出力変化を示す差異信号となる。

【００３３】このような読み出し動作は、垂直シフトレ
ジスタ３ａ、３ｂのシフト動作によって、２行目以降に
ついても順次実行される。図４中のＪ行は、信号電圧の
読み出し動作を行単位に順次実行する様子を示したもの
である。上述した一連の動作が１フレーム分だけ繰り返
されることにより、１画面分の差異信号が生成される。

【００３４】［第１の実施形態の効果など］以上説明し
た動作により、第１の実施形態では、図３中に示す第１
露光期間と第２露光期間との間における画素出力変化を
捉えた差異信号が得られる。この第１露光期間と第２露
光期間との時間間隔は、１フレーム期間よりも短い。し
たがって、高速移動体についても動体エッジを確実に捉
えることが可能となる。

【００３５】また、読み出し処理に先行して、過去の画
素出力を保持する処理などを先行して実施する。したが
って、従来例２とは異なり、読み出し期間に露光時間が
限定されることがなく、暗い状況下でも動体画像を撮像
することができる。また、第１の実施形態では、リセッ
ト動作を組み合わせることにより、第１露光時間および
第２露光時間の時間間隔やシャッタチャンスなどを自在
に変更することが可能となる。次に、別の実施形態につ
いて説明する。

【００３６】《第２の実施形態》第２の実施形態は、請
求項１、３、５に記載の発明に対応した実施形態であ
る。第２の実施形態における構成上の特徴点は、第１の
実施形態（図１）の後処理回路６および水平読み出し線
９の代わりに、後処理回路１６および水平読み出し線９
ａ〜ｃが設けられている点である。以下、図５を用い
て、この分配出力用の後処理回路１６の回路構成につい
て説明する。

【００３７】［第２の実施形態における後処理回路１６
の回路構成］図５において、後処理回路１６の内部で
は、垂直読み出し線２が、緩衝増幅器ＡＡを介して２つ
の系統に分岐される。一方の第１系統側は、ＭＯＳスイ
ッチＱＢ１、コンデンサＣＣ１、可変ゲインアンプＡ１
およびＭＯＳスイッチＱＤ１を順に介して、水平読み出
し線９ａに接続される。このＭＯＳスイッチＱＢ１とコ
ンデンサＣＣ１との中点は、コンデンサＣＢ１を介して
グランドに接続される。また、コンデンサＣＣ１と可変
ゲインアンプＡ１との中点は、ＭＯＳスイッチＱＣ１を
介してグランドに接続される。

【００３８】他方の第２系統側は、ＭＯＳスイッチＱＢ
２、コンデンサＣＣ２、可変ゲインアンプＡ２およびＭ
ＯＳスイッチＱＤ２を順に介して、水平読み出し線９ｂ
に接続される。このＭＯＳスイッチＱＢ２とコンデンサ
ＣＣ２との中点は、コンデンサＣＢ２を介してグランド
に接続される。また、コンデンサＣＣ２と可変ゲインア
ンプＡ２との中点は、ＭＯＳスイッチＱＣ２を介してグ
ランドに接続される。さらに、２つの可変ゲインアンプ
Ａ１、Ａ２の出力は、スイッチＳＷを介して切り替え選
択された後、ＭＯＳスイッチＱＤ３を介して水平読み出
し線９ｃに接続される。

【００３９】［本発明と第２の実施形態との対応関係］
以下、各請求項の記載事項と、第２の実施形態との対応
関係について説明する。請求項１、３、５に記載の発明
と第２の実施形態との対応関係については、受光素子は
ホトダイオードＰＤに対応し、画素処理部はＭＯＳスイ
ッチＱＴ、ＱＰおよび増幅素子ＱＡに対応し、読み出し
経路は垂直読み出し線２に対応し、転送回路はＭＯＳス
イッチＱＸ、論理積回路ＡＰ１〜ｎおよび垂直シフトレ
ジスタ３ａに対応し、制御回路は垂直シフトレジスタ３
ｂ、論理積回路ＡＴ１〜ｎおよび論理積回路ＡＲ１〜ｎ
に対応し、分配回路は後処理回路１６に対応する。

【００４０】［第２の実施形態の動作説明］図６は、第
２の実施形態における行単位の処理動作を模式的に示し
た図である。第２の実施形態では、第１の先行処理（リ
セット処理）、第２の先行処理（保持処理）および呼び
出し動作が、不等間隔に同期実行される。その結果、１
フレーム期間に、露光期間の異なる２種類の画素出力が
得られる。これら２種類の画素出力は、読み出し処理に
際して垂直読み出し線２に時分割出力される。

【００４１】第１系統側では、１種類目の画素出力が出
力されている間に、ＭＯＳスイッチＱＢ１、ＱＣ１をオ
ン状態に設定する。その結果、コンデンサＣＣ１を介し
て充電路が形成され、１種類目の画素出力がコンデンサ
ＣＣ１に充電される。１種類目の画素出力の充電後、第
１系統側は、ＭＯＳスイッチＱＣ１をオフ状態に設定
し、１種類目の画素出力をコンデンサＣＣ１に保持す
る。

【００４２】この状態で、垂直読み出し線２に暗信号が
出力されると、コンデンサＣＢ１を介して充電路が形成
され、暗信号がコンデンサＣＢ１に充電される。暗信号
の充電後、第１系統側は、ＭＯＳスイッチＱＢ１をオフ
状態に設定し、暗信号をコンデンサＣＢ１に保持する。
このような２重サンプリング動作により、コンデンサＣ
Ｃ１の他端側には、暗信号と１種類目の画素出力との差
分電圧が発生する。この差分電圧は、暗信号分を除いた
１種類目の（真の）画素出力に相当する。この真の画素
出力は、可変ゲインアンプＡ１の入力端子に供給され
る。

【００４３】一方、第２系統側は、垂直読み出し線２に
暗信号が出力されている期間に、ＭＯＳスイッチＱＢ
２、ＱＣ２をオン状態に設定する。その結果、コンデン
サＣＣ２を介して充電路が形成され、暗信号がコンデン
サＣＣ２に充電される。暗信号の充電後、第２系統側
は、ＭＯＳスイッチＱＣ２をオフ状態に設定し、暗信号
をコンデンサＣＣ２に保持する。

【００４４】この状態で、垂直読み出し線２に２種類目
の画素出力が出力されると、コンデンサＣＢ２を介して
充電路が形成され、２種類目の画素出力がコンデンサＣ
Ｂ２に充電される。２種類目の画素出力の充電後、第２
系統側は、ＭＯＳスイッチＱＢ２をオフ状態に設定し、
２種類目の画素出力をコンデンサＣＢ２に保持する。

【００４５】このような２重サンプリング動作により、
コンデンサＣＣ２の他端側には、２種類目の画素出力と
暗信号との差分電圧が発生する。この差分電圧は、暗信
号分を除いた２種類目の（真の）画素出力に相当する。
この真の画素出力は、可変ゲインアンプＡ２の入力端子
に供給される。２つの可変ゲインアンプＡ１、Ａ２は、
２種類の画素出力における露光時間の違いに応じてゲイ
ンおよび極性を調整して、２種類の画素出力の出力レベ
ルを揃える。

【００４６】この状態で、１〜ｍ列のＭＯＳスイッチＱ
Ｄ１〜３は、入れ替わりオン状態に設定される。その結
果、水平読み出し線９ａには、１種類目の画素出力が１
行分だけ順次読み出される。水平読み出し線９ｂには、
２種類目の画素出力が１行分だけ順次読み出される。水
平読み出し線９ｃには、２種類の画素出力のどちらかが
１行分だけ順次読み出される。このような一連の動作が
１フレーム分だけ繰り返されることにより、１フレーム
期間内に露光時間の異なる複数種類の画像信号が選択的
または並行に出力される。

【００４７】［第２の実施形態の効果など］以上説明し
た動作により、第２の実施形態では、１フレーム期間内
に露出時間の異なる複数の画素出力を選択的または並行
に得ることが可能となる。したがって、１フレーム期間
内においてオートブラケッティング（露出状態を変えて
複数コマの画像を撮像すること）を行うことなどが可能
となる。この場合、１フレーム期間に複数コマを高速に
撮影できるので、オートブラケッティング動作中にシャ
ッタチャンスを逃すなどのおそれが確実に低くなる。

【００４８】なお、上述した第２の実施形態では、露光
時間の異なる画素出力を分配して出力しているが、これ
に限定されるものではない。例えば、露光時間の異なる
画素出力をゲイン調整して信号レベルを揃えた上で、両
出力の差分を取る後処理回路を設けてもよい。この場合
は、第１の実施形態と同様に、高速動体の動き検出が可
能となる。

【００４９】また、上述した第２の実施形態では、露光
時間の異なる画素出力を得ているが、これに限定される
ものではない。例えば、図４に示すように、第１の先行
処理（リセット処理）、第２の先行処理（保持処理）お
よび読み出し動作を、等間隔に同期実行してもよい。こ
の場合には、１フレーム期間内に、同一露出状態の複数
画像を得ることが可能となる。このような複数画像を順
番に外部記録することにより、スローモーション撮影や
高速連続撮影を行うことなどが可能となる。次に、別の
実施形態について説明する。

【００５０】《第３の実施形態》第３の実施形態は、請
求項１、４、５に記載の発明に対応した実施形態であ
る。第３の実施形態における構成上の特徴点は、第１の
実施形態（図１）の後処理回路６および水平読み出し線
９の代わりに、後処理回路２６および水平読み出し線９
ｄ〜ｅが設けられている点である。以下、図７を用い
て、この分配出力用の後処理回路２６の回路構成につい
て説明する。

【００５１】［第３の実施形態における後処理回路２６
の回路構成］図７において、後処理回路２６の内部で
は、垂直読み出し線２が、緩衝増幅器ＡＡを介して２つ
の系統に分岐される。そのうち、第１系統側は、ＭＯＳ
スイッチＱＢ１、コンデンサＣＣ１を順に介して、可変
ゲインアンプＡ１に入力される。このＭＯＳスイッチＱ
Ｂ１とコンデンサＣＣ１との中点は、コンデンサＣＢ１
を介してグランドに接続される。また、コンデンサＣＣ
１と可変ゲインアンプＡ１との中点は、ＭＯＳスイッチ
ＱＣ１を介してグランドに接続される。

【００５２】可変ゲインアンプＡ１の出力は、コンパレ
ータＣＭＰ、スイッチＳＷおよび差異検出回路ＤＥＦに
それぞれ供給される。このコンパレータＣＭＰの比較出
力は、スイッチＳＷの切り替え制御端子に供給される。
一方、第２系統側は、ＭＯＳスイッチＱＢ２、コンデン
サＣＣ２を順に介して、可変ゲインアンプＡ２に入力さ
れる。このＭＯＳスイッチＱＢ２とコンデンサＣＣ２と
の中点は、コンデンサＣＢ２を介してグランドに接続さ
れる。また、コンデンサＣＣ２と可変ゲインアンプＡ２
との中点は、ＭＯＳスイッチＱＣ２を介してグランドに
接続される。

【００５３】可変ゲインアンプＡ２の出力は、スイッチ
ＳＷおよび差異検出回路ＤＥＦにそれぞれ供給される。
スイッチＳＷの切り替え出力は、ＭＯＳスイッチＱＤ４
を介して、水平読み出し線９ｄに接続される。一方、差
異検出回路ＤＥＦの出力は、ＭＯＳスイッチＱＤ５を介
して、水平読み出し線９ｅに接続される。

【００５４】［本発明と第３の実施形態との対応関係］
以下、各請求項の記載事項と、第３の実施形態との対応
関係について説明する。

【００５５】請求項１、４、５に記載の発明と第３の実
施形態との対応関係については、受光素子はホトダイオ
ードＰＤに対応し、画素処理部はＭＯＳスイッチＱＴ、
ＱＰおよび増幅素子ＱＡに対応し、読み出し経路は垂直
読み出し線２に対応し、転送回路はＭＯＳスイッチＱ
Ｘ、論理積回路ＡＰ１〜ｎおよび垂直シフトレジスタ３
ａに対応し、制御回路は垂直シフトレジスタ３ｂ、論理
積回路ＡＴ１〜ｎおよび論理積回路ＡＲ１〜ｎに対応
し、合成回路は後処理回路２６に対応する。

【００５６】［第３の実施形態の動作説明］第３の実施
形態においても、第２の実施形態と同様に、可変ゲイン
アンプＡ１、Ａ２から、異なる露光時間の２種類の（真
の）画素出力が出力される。この内、長露光時間側の画
素出力の方が、画像Ｓ／Ｎが高く、かつ黒側の潰れも少
ない。そのため、通常、スイッチＳＷは、長露光時間側
の画素出力を出力する。

【００５７】しかしながら、この長露光時間側の画素出
力レベルが、図８に示す閾値電圧Ｖｔｈを上回ると、飽
和領域に入って階調特性に白側の潰れが生じる。そこ
で、コンパレータＣＭＰは、この長露光時間側の画素出
力レベルが閾値電圧Ｖｔｈを上回ると、スイッチＳＷを
短露光時間側の画素出力へ切り替える。この短露光時間
側の画素出力は、飽和領域まで十分な余裕があり、階調
特性に白側の潰れは生じない。その上、この切り替え動
作時には、信号レベルが十分なレベルにあるため、短露
光時間側の画素出力においても、画像Ｓ／Ｎとして十分
なレベルが得られる。この短露光時間側の画素出力は、
可変ゲインアンプＡ１、Ａ２により、ゲインと極性が調
整されて長露光時間側の画素出力と出力レベルが予め揃
えられているので、このような切り替え時に段差やヒゲ
波形などが生じるおそれもない。

【００５８】このような切り替え動作により、１フレー
ム期間内の２種類の画素出力から、図８中の点線特性に
示すように、広ダイナミックレンジの画素出力を合成す
ることが可能となる。この広ダイナミックレンジの画素
出力は、ＭＯＳスイッチＱＤ４を介して、水平読み出し
線９ｄに順次出力される。

【００５９】一方、差異検出回路ＤＥＦにも、可変ゲイ
ンアンプＡ１、Ａ２から、異なる露光時間の２種類の
（真の）画素出力がレベルおよび極性を揃えた上で、そ
れぞれ入力される。長露光時間側の画素出力レベルが閾
値Ｖｔｈ以下であれば、２種類の画素出力はほぼ同一レ
ベルの信号となる。このようなレベルの揃った２種類の
画素出力に基づいて、差異検出回路ＤＥＦは、１フレー
ム期間よりも短い時間間隔の画素出力変化を示す差異信
号を生成する。この差異信号は、ＭＯＳスイッチＱＤ５
を介して、水平読み出し線９ｅに順次読み出される。

【００６０】［第３の実施形態の効果など］以上説明し
たように、第３の実施形態では、図８中の点線特性に示
すような、広ダイナミックレンジの画素出力を得ること
が可能となる。特に、２種類の画素出力は、撮像タイム
ラグが明らかに短い。したがって、これら２種類の画素
出力が１画面に混在しても、画像が破綻するなどの弊害
はほとんど生じない。

【００６１】なお、上述した第３の実施形態では、画素
出力の切り替えにより画素出力のダイナミックレンジを
拡大しているが、これに限定されるものではない。例え
ば、露光時間の異なる画素出力を重み付け加算する回路
を設けることにより、ダイナミックレンジを拡大しても
よい。また、露光時間の異なる画素出力についてレベル
を揃えた上でＭＡＸ演算（またはＭＩＮ演算）を行う回
路を設けることにより、白潰れ（黒潰れ）の少ない画素
出力を合成してもよい。

【００６２】《実施形態の補足事項》なお、上述した実
施形態では、垂直読み出し線２ごとに後処理回路６、１
６、２６を設けている。このような構成により、水平読
み出し線を時分割に使用する必要がなくなり、水平走査
周波数が極端に高くなるのを防ぐことができる。しかし
ながら、これに限定されるものではない。例えば、水平
読み出し線の出力端に後処理回路を設けてもよい。この
場合には、列単位の画素処理のバラツキが発生しないと
いう利点がある。

【００６３】また、上述した実施形態では、リセット処
理→保持処理→読み出し動作の順番で説明を行ったが、
これに限定されるものではない。例えば、１フレーム期
間を二分割して露光期間を設定するような場合には、リ
セット処理を省略してもよい。また、リセット処理の挿
入タイミングや回数を適宜変更することにより、第１露
光期間と第２露光期間を自在に設定してもよい。また、
画素処理部において複数の画素出力を保持可能にするこ
とにより、１フレーム期間内に３種類以上の画素出力を
生成するようにしてもよい。

【００６４】なお、上述した実施形態では、画素処理部
の処理機能として保持処理を挙げて説明しているが、こ
れに限定されるものではない。一般的には、画素出力の
前処理として所望の処理機能を持たせることが可能であ
る。例えば、画素処理部の処理機能として、量子化処
理、画素補間処理、階調変換処理、直交変換処理、空間
周波数フィルタ処理などの機能を持たせてもよい。

【００６５】なお、請求項中の『１フレーム期間』は、
撮像面上を二次元走査して画像を読み出す期間（例え
ば、１垂直走査周期のこと）という広義の意味である。
したがって、上述した実施形態は、プログレッシブ走査
を行う撮像装置に限定されるものではない。例えば、イ
ンターレース走査を行う撮像装置に本発明を適用するこ
とも可能である。

【００６６】

【発明の効果】請求項１に記載の発明では、画素出力の
前処理動作と読み出し動作とが、互いに衝突することな
く、円滑に並行実行される。その結果、画素出力の読み
出し時点において、画素処理部には、前処理を終えた画
素出力が存在する。一方、受光素子には、前処理後の露
光分を含む画素出力が存在する。このように、本発明の
構成では、従来不可能であった、１フレーム期間内に複
数時点の画素出力を生成することが可能になる。これら
複数時点の画素出力は、一般的なフレーム間の画素出力
に比べて、撮像タイムラグが明らかに短縮されている。
したがって、その後の画像処理において撮像タイムラグ
に起因する問題（発明が解決しようとする課題で述べた
ような問題）が生じにくいという際立った利点がある。

【００６７】請求項２に記載の発明では、読み出し時点
において、画素処理部に、過去保持した画素出力が存在
する。一方、併設される受光素子には、その保持時点以
降に蓄積された画素出力が存在する。差異信号生成回路
は、これら新旧の画素出力から、１フレーム期間よりも
短い時間間隔の画素出力変化を捉えた差異信号を生成す
る。この場合、従来例１に比べて画素出力の撮像タイム
ラグが短いので、高速移動体の動体エッジを確実に捉え
ることが可能になる。また、従来例２とは異なり、露光
時間が読み出し時間に実質限定されることがないので、
暗い状況下においても確実に動体画像を生成することが
可能になる。さらに、従来例２とは異なり、画素出力変
化の検出タイミングが隣接行において大部分重複するの
で、動体画像が行単位にずれるなどの弊害が明らかに生
じにくい。

【００６８】請求項３に記載の発明では、読み出し時点
において、画素処理部に、過去保持した画素出力が存在
する。一方、併設される受光素子には、その保持時点以
降に蓄積された画素出力が存在する。分配回路は、これ
ら複数時点の画素出力を分配することにより、１フレー
ム期間内に複数画像を生成することが可能になる。この
ような動作により、短時間に複数コマの撮影を行う用途
（オートブラケッティングやスローモーション撮影や高
速連続撮影など）に好適な複数画像が得られる。

【００６９】請求項４に記載の発明では、読み出し時点
において、画素処理部に、過去保持した画素出力が存在
する。一方、併設される受光素子には、その保持時点以
降に蓄積された画素出力が存在する。これら複数時点の
画素出力は、撮像タイムラグが１フレーム期間未満であ
り、明らかに短い。合成回路は、これら複数時点の画素
出力を合成することにより、撮像タイムラグに起因する
画像の破綻を回避しつつ、画素出力のダイナミックレン
ジを拡大することが可能となる。

【００７０】請求項５に記載の発明では、画素処理部に
画素出力をリセットする機能を持たせる。このリセット
タイミングを可変することにより、読み出し時点におい
て画素処理部および受光素子にそれぞれ存在する画素出
力について、そのシャッタチャンスや露光期間を自在に
変更することが可能になる。

【図面の簡単な説明】

【図１】撮像装置１３の内部回路構成を示す図である。

【図２】動き検出用の後処理回路６の回路構成を示す図
である。

【図３】垂直読み出し動作を説明するタイミングチャー
トである。

【図４】１フレーム期間内に同一露光時間の複数画素出
力を生成する場合の動作を示す図である。

【図５】分配出力用の後処理回路１６の回路構成を示す
図である。

【図６】１フレーム期間内に異なる露光時間の複数画素
出力を生成する場合の動作を示す図である。

【図７】ダイナミックレンジ拡大用の後処理回路２６の
回路構成を示す図である。

【図８】画素出力の切り替えによる画素合成を説明する
図である。

【符号の説明】

ＰＤホトダイオードＱＴ電荷転送用のＭＯＳスイッチＱＰ電荷リセット用のＭＯＳスイッチＱＸ行選択用のＭＯＳスイッチＱＡ増幅素子１単位画素２垂直読み出し線３ａ垂直シフトレジスタ３ｂ垂直シフトレジスタ６、１６、２６後処理回路９水平読み出し線１３撮像装置

Claims

【特許請求の範囲】

【請求項１】受光面上に配列され、入射光に応じた画
素出力を生成する複数の受光素子と、前記受光素子に併設され、当該受光素子で生成された画
素出力を処理する機能を有する画素処理部と、前記画素出力の読み出し経路と、前記画素処理部を選択的に前記読み出し経路に接続し、
画素出力を読み出す転送回路と、前記転送回路の読み出し動作に同期して、読み出し時点
にない画素処理部を前もって選択し、選択した画素処理
部に画素出力の処理動作を先行実行させる制御回路とを
備えたことを特徴とする撮像装置。
【請求項２】請求項１に記載の撮像装置において、前記画素処理部は、併設される受光素子の画素出力を保
持する処理機能を有し、前記制御回路は、選択した画素処理部において受光素子
の画素出力を保持させる回路であり、前記転送回路は、前記画素処理部において過去保持され
た画素出力と、現時点における受光素子の画素出力とを
前記読み出し経路に順次読み出す回路であり、前記読み出し経路を介して読み出される新旧の画素出力
について差異をとって、１フレーム期間よりも短い時間
間隔の画素出力変化を捉えた差異信号を生成する差異信
号生成回路を備えたことを特徴とする撮像装置。
【請求項３】請求項１に記載の撮像装置において、前記画素処理部は、併設される受光素子の画素出力を保
持する処理機能を有し、前記制御回路は、選択した画素処理部において受光素子
の画素出力を保持させる回路であり、前記転送回路は、前記画素処理部において過去保持され
た画素出力と、現時点における受光素子の画素出力とを
前記読み出し経路に順次読み出す回路であり、前記読み出し経路を介して読み出される複数の画素出力
を分配して１フレーム期間における複数画像を生成し、
その複数画像を選択的または並行に出力する分配回路を
備えたことを特徴とする撮像装置。
【請求項４】請求項１に記載の撮像装置において、前記画素処理部は、併設される受光素子の画素出力を保
持する処理機能を有し、前記制御回路は、選択した画素処理部において受光素子
の画素出力を保持させる回路であり、前記転送回路は、前記画素処理部において過去保持され
た画素出力と、現時点における受光素子の画素出力とを
前記読み出し経路に順次読み出す回路であり、前記読み出し経路を介して読み出される複数の画素出力
を合成して、広ダイナミックレンジな画素出力を生成す
る合成回路を備えたことを特徴とする撮像装置。
【請求項５】請求項２ないし請求項４のいずれか１項
に記載の撮像装置において、前記画素処理部は、画素出力をリセットする処理機能を
有し、前記制御回路は、前記転送回路の読み出し動作と同期し
て、読み出し時点および保持時点のいずれでもない画素
処理部を選択し、選択した画素処理部に受光素子の画素
出力をリセットさせることを特徴とする撮像装置。