JP4589030B2 - 光検出装置 - Google Patents

光検出装置 Download PDF

Info

Publication number
JP4589030B2
JP4589030B2 JP2004140073A JP2004140073A JP4589030B2 JP 4589030 B2 JP4589030 B2 JP 4589030B2 JP 2004140073 A JP2004140073 A JP 2004140073A JP 2004140073 A JP2004140073 A JP 2004140073A JP 4589030 B2 JP4589030 B2 JP 4589030B2
Authority
JP
Japan
Prior art keywords
circuit
output
value
voltage value
integration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004140073A
Other languages
English (en)
Other versions
JP2005321313A (ja
Inventor
誠一郎 水野
保博 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004140073A priority Critical patent/JP4589030B2/ja
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to PCT/JP2005/008301 priority patent/WO2005108938A1/ja
Priority to US11/596,072 priority patent/US7501611B2/en
Priority to CNB2005800148794A priority patent/CN100570295C/zh
Priority to EP05736816A priority patent/EP1757912B1/en
Priority to TW094114737A priority patent/TW200607342A/zh
Publication of JP2005321313A publication Critical patent/JP2005321313A/ja
Priority to IL179130A priority patent/IL179130A0/en
Application granted granted Critical
Publication of JP4589030B2 publication Critical patent/JP4589030B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/10—Photometry, e.g. photographic exposure meter by comparison with reference light or electric value provisionally void
    • G01J1/16—Photometry, e.g. photographic exposure meter by comparison with reference light or electric value provisionally void using electric radiation detectors
    • G01J1/18—Photometry, e.g. photographic exposure meter by comparison with reference light or electric value provisionally void using electric radiation detectors using comparison with a reference electric value
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J1/46—Electric circuits using a capacitor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/1506—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements
    • H04N3/1512—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements for MOS image-sensors, e.g. MOS-CCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、フォトダイオードを含む光検出装置に関するものである。
光検出装置は、１または複数のフォトダイオードと、このフォトダイオードから出力された電荷の量に応じた電圧値を出力する積分回路と、を備えている。この光検出装置では、光入射に応じてフォトダイオードで発生した電荷が積分回路の積分容量部に蓄積され、その蓄積電荷量に応じた電圧値が積分回路から出力される。この積分回路から出力された電圧値に基づいて、フォトダイオードに入射した光の強度が得られる。なお、複数のフォトダイオードが１次元または２次元に配列されている場合には、この光検出装置は固体撮像装置として用いられる。
このような光検出装置は、ＣＭＯＳ技術により製造することが可能であって、積分回路において入力電荷量を出力電圧値に変換するための積分容量部の容量値を変更することで、入射光強度検出のダイナミックレンジを大きくすることができる。例えば、非特許文献１に記載された光検出装置では、積分回路は、容量値が可変である積分容量部がアンプの入出力端子間に設けられており、フォトダイオードから出力された電荷を積分容量部に電荷を蓄積して、この蓄積した電荷の量に応じた電圧値を出力する。そして、この文献に記載された光検出装置では、外部からの制御により積分容量部の容量値を適切に設定することで、入射光強度検出のダイナミックレンジの拡大を図っている。
すなわち、積分容量部の容量値を小さくすることで、入射光強度が小さい場合であっても検出感度が大きくなり、一方、積分容量部の容量値を大きくすることで、入射光強度が大きい場合であっても出力信号の飽和が回避される。この光検出装置（固体撮像装置）を用いれば、例えば真夏の昼間のように非常に明るい被写体を撮像する場合にも、出力信号が飽和することなく被写体を撮像することができる。また、例えば夜間のように非常に暗い被写体を撮像する場合にも、感度よく被写体を撮像することができる。
また、積分回路の後段にＣＤＳ（Correlated Double Sampling、相関二重サンプリング）回路が設けられる場合がある。このＣＤＳ回路は、積分回路における電荷蓄積動作の開始および終了それぞれの際に積分回路から出力される電圧値の差に応じた電圧値を出力するものである。ＣＤＳ回路が設けられることにより、積分回路におけるリセットスイッチノイズを除去することができて、Ｓ／Ｎ比が優れた光検出が可能となる。
S. L. Garverick, et al., "A 32-Channel Charge Readout IC for Programmable, Nonlinear Quantization of Multichannel Detector Data", IEEE Journal of Solid-State Circuits, Vol.30, No.5, pp.533-541 (1995)
しかしながら、本願発明者は、ＣＤＳ回路が設けられた場合であっても、積分回路の積分容量部の容量値によっては、光検出のＳ／Ｎ比が改善されない場合があることを見出した。
本発明は、上記問題点を解消する為になされたものであり、光検出のダイナミックレンジを大きくすることができるとともにＳ／Ｎ比を改善することができる光検出装置を提供することを目的とする。
本発明に係る光検出装置は、(1) 入射光強度に応じた量の電荷を発生するフォトダイオードと、(2) 容量値が可変である積分容量部を有し、フォトダイオードで発生した電荷を積分容量部に蓄積して、積分容量部に蓄積されている電荷の量に応じた第１電圧値を出力する積分回路と、(3) 積分回路から出力される第１電圧値を入力し、基準時刻における該第１電圧値を基準とする該第１電圧値の変動分に応じた第２電圧値を出力するＣＤＳ回路と、(4) 積分回路から出力される第１電圧値を入力するとともに、ＣＤＳ回路から出力される第２電圧値を入力し、これらのうちの何れか一方の電圧値を選択して出力する選択回路と、(5) フォトダイオードで発生した電荷の量と閾値とを大小比較して、その比較結果に基づいて、積分回路に対して積分容量部の容量値の設定を指示するとともに、選択回路に対して出力電圧値の選択を指示する切替回路と、を備えることを特徴とする。
さらに、切替回路が、(a) フォトダイオードで発生した電荷の量が閾値以上であるときに、積分回路に対して積分容量部を第１容量値に設定するよう指示するとともに、選択回路に対して第１電圧値を選択して出力するよう指示し、(b) フォトダイオードで発生した電荷の量が閾値より小さいときに、積分回路に対して積分容量部を第１容量値より小さい第２容量値に設定するよう指示するとともに、選択回路に対して第２電圧値を選択して出力するよう指示する、ことを特徴とする。
この光検出装置では、フォトダイオードにおいて入射光強度に応じた量の電荷が発生する。その電荷は、積分回路の容量値が可変の積分容量部に蓄積されて、その蓄積電荷量に応じた第１電圧値が積分回路から出力される。積分回路から出力された第１電圧値はＣＤＳ回路に入力し、基準時刻における該第１電圧値を基準とする該第１電圧値の変動分に応じた第２電圧値がＣＤＳ回路から出力される。また、切替回路により、フォトダイオードで発生した電荷の量と閾値とが大小比較されて、その比較結果に基づいて、積分回路の積分容量部の容量値が設定されるとともに、選択回路における出力電圧値が選択される。すなわち、フォトダイオードで発生した電荷の量が閾値以上であるときに、積分回路の積分容量部は第１容量値に設定されるとともに、選択回路により第１電圧値が選択されて出力される。一方、フォトダイオードで発生した電荷の量が閾値より小さいときに、積分回路の積分容量部は第１容量値より小さい第２容量値に設定されるとともに、選択回路により第２電圧値が選択されて出力される。
また、本発明に係る光検出装置は、選択回路から出力される電圧値を入力し、この電圧値をデジタル値に変換して、このデジタル値を出力するＡ／Ｄ変換回路を更に備えるのが好適である。また、Ａ／Ｄ変換回路から出力されるデジタル値を入力し、積分回路の積分容量部が第１容量値および第２容量値の何れに設定されたかに応じてデジタル値をビットシフトして出力するビットシフト回路を更に備えるのが好適である。
本発明によれば、光検出のＳ／Ｎ比を改善することができる。
以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
先ず、本願発明者が本発明を想到するに至った経緯について説明する。積分回路の出力電圧値に含まれるノイズ成分Ｖｎは近似的に下記(1)式で表される。ここで、Ｃｄはフォトダイオードの接合容量値であり、Ｃｆは積分回路の積分容量部の容量値であり、ｋはボルツマン定数であり、Ｔは絶対温度であり、Ｂは積分回路を中心とする読み出し回路系全体の周波数帯域であり、Ｇｍは積分回路を構成する初段トランジスタのコンダクタンスである。
Figure 0004589030
 この(1)式の右辺において平方根の中の第１項は、積分回路に含まれるアンプの熱雑音に因るノイズ成分を表し、また、第２項は、リセットスイッチノイズ成分を表す。ＣＤＳ回路は、この(1)式の右辺におけるリセットスイッチノイズ成分を除去するものである。ＣＤＳ回路の出力電圧値に含まれるノイズ成分Ｖｎは近似的に下記(2)式で表される。ここで、Ｖαは、ＣＤＳ回路に含まれるアンプに主に起因するノイズ成分である。
Figure 0004589030
 これまで、Ｖαの値は充分に小さく、ＣＤＳ回路が設けられることによりノイズが低減されてＳ／Ｎ比が改善されると、一般に考えられていた。しかし、実際には、Ｖαの値は充分に小さくはなく、積分回路の積分容量部の容量値Ｃｆが大きい場合には、Ｖαの値の影響が大きく、上記(1)式の値より上記(2)式の値が大きくなり、ＣＤＳ回路が設けられることにより却ってノイズが大きくなる。本願発明は、以上のような本願発明者の知見に基づいて為されたものである。
次に、本実施形態に係る光検出装置１の構成について説明する。図１は、本実施形態に係る光検出装置１の全体構成図である。この図に示される光検出装置１は、Ｍ×Ｎ個の画素Ｐ１,１〜ＰＭ,Ｎを含む光検出部１０、Ｍ個のスイッチＳＷ１１〜ＳＷ１Ｍ、切替回路２０１〜２０Ｍ、積分回路３０１〜３０Ｍ、ＣＤＳ回路４０１〜４０Ｍ、選択回路５０１〜５０Ｍ、保持回路６０１〜６０Ｍ、Ａ／Ｄ変換回路７０、ビットシフト回路８０およびＭ個のスイッチＳＷ９１〜ＳＷ９Ｍを備える。ここで、Ｍ，Ｎは２以上の整数である。
Ｍ×Ｎ個の画素Ｐ１,１〜ＰＭ,Ｎは共通の構成を有している。Ｍ個の切替回路２０１〜２０Ｍは共通の構成を有している。Ｍ個の積分回路３０１〜３０Ｍは共通の構成を有している。Ｍ個のＣＤＳ回路４０１〜４０Ｍは共通の構成を有している。Ｍ個の選択回路５０１〜５０Ｍは共通の構成を有している。また、Ｍ個の保持回路６０１〜６０Ｍは共通の構成を有している。
光検出部１０において第ｍ行第ｎ列に画素Ｐｍ,ｎが位置する。スイッチＳＷ１ｍ、切替回路２０ｍ、積分回路３０ｍ、ＣＤＳ回路４０ｍ、選択回路５０ｍ、保持回路６０ｍおよびスイッチＳＷ９ｍそれぞれは、光検出部１０において第ｍ行にあるＮ個の画素Ｐｍ,１〜Ｐｍ,Ｎに対応して設けられている。また、Ａ／Ｄ変換回路７０およびビットシフト回路８０それぞれは、全体で１つだけ設けられている。ここで、ｍは１以上Ｍ以下の任意の整数であり、ｎは１以上Ｎ以下の任意の整数である。
各画素Ｐｍ,ｎは、入射光強度に応じた量の電荷を発生するフォトダイオードを含む。第ｍ行にあるＮ個の画素Ｐｍ,１〜Ｐｍ,Ｎは、共通の配線により切替回路２０ｍに接続され、また、その共通の配線およびスイッチＳＷ１ｍを介して積分回路３０ｍに接続されている。
各積分回路３０ｍは、容量値が可変である積分容量部を有し、第ｍ行にあるＮ個の画素Ｐｍ,１〜Ｐｍ,Ｎそれぞれに含まれるフォトダイオードで発生した電荷を積分容量部に蓄積して、積分容量部に蓄積されている電荷の量に応じた第１電圧値Ｖ１を出力する。ＣＤＳ回路４０ｍは、積分回路３０ｍから出力される第１電圧値Ｖ１を入力し、基準時刻における該第１電圧値Ｖ１を基準とする該第１電圧値Ｖ１の変動分に応じた第２電圧値Ｖ２を出力する。
選択回路５０ｍは、積分回路３０ｍから出力される第１電圧値Ｖ１を入力するとともに、ＣＤＳ回路４０ｍから出力される第２電圧値Ｖ２を入力し、これらのうちの何れか一方の電圧値を選択して出力する切替回路２０ｍは、第ｍ行にあるＮ個の画素Ｐｍ,１〜Ｐｍ,Ｎそれぞれに含まれるフォトダイオードで発生した電荷の量と閾値とを大小比較して、その比較結果に基づいて、積分回路３０ｍに対して積分容量部の容量値の設定を指示するとともに、選択回路５０ｍに対して出力電圧値の選択を指示する
Ａ／Ｄ変換回路７０は、Ｍ個の選択回路５０１〜５０Ｍから順次に出力される電圧値を入力し、この電圧値をデジタル値に変換して、このデジタル値を出力する。ビットシフト回路８０は、Ａ／Ｄ変換回路７０から出力されるデジタル値を入力し、各積分回路３０ｍの積分容量部の容量値に応じてデジタル値をビットシフトして出力する。
図２は、本実施形態に係る光検出装置１の画素Ｐｍ,ｎ、切替回路２０ｍ、積分回路３０ｍ、ＣＤＳ回路４０ｍ、選択回路５０ｍおよび保持回路６０ｍそれぞれの回路図である。
各画素Ｐｍ,ｎは、フォトダイオードＰＤおよびスイッチＳＷ１１を含む。フォトダイオードＰＤのアノード端子は接地されている。フォトダイオードＰＤのカソード端子は、スイッチＳＷ１１を介して共通の配線に接続され、その共通の配線は、切替回路２０ｍの入力端に接続されているとともに、スイッチＳＷ１ｍを介して積分回路３０ｍの入力端に接続されている。スイッチＳＷ１１は制御信号Ｓｍ,ｎ,１のレベルに応じて開閉動作する。また、スイッチＳＷ１ｍは制御信号Ｓｍ,ｎ,２のレベルに応じて開閉動作する。
Ｒｅｓｅｔ信号および制御信号Ｓｍ,ｎ,２がハイレベルであると、スイッチＳＷ１ｍが閉じて、比較器２１の非反転入力端子に接続されている共通の配線の電荷が初期化される。
各切替回路２０ｍは、比較器２１およびＤフリップフロップ２２を含む。比較器２１の非反転入力端子は、基準電位Ｖｒｅｆ２が接続されている。比較器２１の反転入力端子は、第ｍ行にあるＮ個の画素Ｐｍ,１〜Ｐｍ,ＮそれぞれのスイッチＳＷ１１に接続された共通の配線と接続されている。Ｄフリップフロップ２２は、Ｃｌｋ信号がローレベルからハイレベルに転じる時刻にＤ入力端子に入力していた論理レベルを、それ以降においてＱ出力端子から出力し、また、このＱ出力端子の論理レベルと逆の論理レベルを反転Ｑ出力端子から出力する。
この切替回路２０ｍでは、比較器２１により、反転入力端子および非反転入力端子それぞれの入力電圧値が大小比較され、その比較結果を表す論理レベルが比較器２１の出力端子から出力されてＤフリップフロップ２２のＤ入力端子に入力する。Ｃｌｋ信号がローレベルからハイレベルに転じる時刻における比較器２１の出力レベルが、その時刻以降においてＤフリップフロップ２２のＱ出力端子から出力される。
各積分回路３０ｍは、アンプＡ３、容量素子Ｃ３１、容量素子Ｃ３２、スイッチＳＷ３１およびスイッチＳＷ３２を含む。アンプＡ３の非反転入力端子は基準電位Ｖｒｅｆ１が接続されている。アンプＡ３の反転入力端子は、第ｍ行にあるＮ個の画素Ｐｍ,１〜Ｐｍ,ＮそれぞれのスイッチＳＷ１１と接続された共通の配線およびＳＷ１ｍを介して接続されている。アンプＡ３の反転入力端子と出力端子との間には、容量素子Ｃ３１、スイッチＳＷ３１、ならびに、互いに直列的に接続された容量素子Ｃ３２およびスイッチＳＷ３２が、互いに並列的に設けられている。スイッチＳＷ３１は、Ｒｅｓｅｔ信号のレベルに応じて開閉動作する。スイッチＳＷ３２は、切替回路２０ｍのＤフリップフロップ２２のＱ出力端子から出力される論理レベルに応じて開閉動作する。
この積分回路３０ｍでは、容量素子Ｃ３１、容量素子Ｃ３２およびスイッチＳＷ３２は容量値が可変の積分容量部を構成している。すなわち、スイッチＳＷ３２が閉じているときには積分容量部は第１容量値Ｃ１（＝Ｃ３１＋Ｃ３２）に設定され、一方、スイッチＳＷ３２が開いているときには積分容量部は第２容量値Ｃ２（＝Ｃ３１）に設定される。Ｒｅｓｅｔ信号がハイレベルであると、スイッチＳＷ３１が閉じて、容量素子Ｃ３１が放電され、積分回路３０ｍからの出力電圧値が初期化される。また、同時にスイッチＳＷ３２が閉じているときには、容量素子Ｃ３２も放電される。Ｒｅｓｅｔ信号がローレベルであると、画素Ｐｍ,ｎから出力された電荷が積分容量部に蓄積され、当該蓄積電荷量に応じた第１電圧値Ｖ１が積分回路３０ｍから出力される。
各ＣＤＳ回路４０ｍは、アンプＡ４、容量素子Ｃ４およびスイッチＳＷ４を含む。アンプＡ４の入力端子は、容量素子Ｃ４を介して積分回路３０ｍのアンプＡ３の出力端子に接続され、スイッチＳＷ４を介して接地されている。スイッチＳＷ４はＣｌａｍｐ信号のレベルに応じて開閉動作する。このＣＤＳ回路４０ｍでは、スイッチＳＷ４が閉じるとアンプＡ４からの出力電圧値が初期化される。また、スイッチＳＷ４が開くと、それ以降に積分回路３０ｍから出力される第１電圧値Ｖ１の変動分に応じた第２電圧値Ｖ２が出力される。
各選択回路５０ｍは、スイッチＳＷ５１およびスイッチＳＷ５２を含む。スイッチＳＷ５１の第１端は、積分回路３０ｍのアンプＡ３の出力端子に接続されている。スイッチＳＷ５２の第１端は、ＣＤＳ回路４０ｍのアンプＡ４の出力端子に接続されている。スイッチＳＷ５１およびスイッチＳＷ５２それぞれの第２端は互いに接続されている。スイッチＳＷ５１は、切替回路２０ｍのＤフリップフロップ２２のＱ出力端子からの出力論理レベルに応じて開閉動作する。また、スイッチＳＷ５２は、切替回路２０ｍのＤフリップフロップ２２の反転Ｑ出力端子からの出力論理レベルに応じて開閉動作する。この選択回路５０ｍでは、スイッチＳＷ５１およびスイッチＳＷ５２のうちの何れか一方が閉じることにより、積分回路３０ｍから出力される第１電圧値Ｖ１と、ＣＤＳ回路４０ｍから出力される第２電圧値Ｖ２とのうち、何れか一方の電圧値が選択されて出力される。
各保持回路６０ｍは、容量素子Ｃ６、スイッチＳＷ６１、バッファ回路Ａ６およびスイッチＳＷ６２を含む。容量素子Ｃ６の一方の端子は接地されている。容量素子Ｃ６の他方の端子は、スイッチＳＷ６１を介して選択回路５０ｍの出力端と接続され、バッファ回路Ａ６およびスイッチＳＷ６２を介してＡ／Ｄ変換回路７０の入力端と接続されている。スイッチＳＷ６１は、Ｈｏｌｄ信号のレベルに応じて開閉動作する。スイッチＳＷ６２は、制御信号Ｓｍのレベルに応じて開閉動作する。この保持回路６０ｍでは、スイッチＳＷ６１が開くと、その直前における選択回路５０ｍからの出力電圧値が容量素子Ｃ６に保持される。また、スイッチＳＷ６２が閉じると、その容量素子Ｃ６に保持されている電圧値が出力される。
また、切替回路２０ｍのＤフリップフロップ２２のＱ出力端子に接続されたスイッチＳＷ９ｍは、制御信号Ｓｍのレベルに応じて、保持回路６０ｍのスイッチＳＷ６２と同一タイミングで開閉動作する。
次に、本実施形態に係る光検出装置１の動作について説明する。なお、光が当たるほど、生じたキャリアにより、フォトダイオードのカソード電位は下がることになる。すなわち、光が強く当たった場合は基準電位Ｖｒｅｆ２よりフォトダイオードのカソード電位は低く、光が弱い時は、フォトダイオードのカソード電位は基準電位Ｖｒｅｆ２より高い。図３および図４それぞれは、本実施形態に係る光検出装置１の動作を説明するタイミングチャートである。図３は、フォトダイオードＰＤへの光入射の強度が比較的大きい場合の動作を示し、図４は、フォトダイオードＰＤへの光入射の強度が比較的小さい場合の動作を示す。なお、光検出装置１は、制御部（不図示）から出力される各種制御信号に基づいて、以下のように動作する。
図３および図４それぞれにおいて、上から順に、積分回路３０ｍのスイッチＳＷ３１の開閉動作を制御するＲｅｓｅｔ信号のレベル、画素Ｐｍ,ｎのスイッチＳＷ１１の開閉動作を制御する制御信号Ｓｍ,ｎ,１のレベル、スイッチＳＷ１ｍの開閉動作を制御する制御信号Ｓｍ,ｎ,２のレベル、切替回路２０ｍのＤフリップフロップ２２に入力するＣｌｋ信号のレベル、切替回路２０ｍのＤフリップフロップ２２のＱ出力端子から出力される論理信号のレベル、積分回路３０ｍのスイッチＳＷ３２の開閉、選択回路５０ｍのスイッチＳＷ５１の開閉、選択回路５０ｍのスイッチＳＷ５２の開閉、ＣＤＳ回路４０ｍのスイッチＳＷ４の開閉動作を制御するＣｌａｍｐ信号のレベル、ならびに、保持回路６０ｍのスイッチＳＷ６１の開閉動作を制御するＨｏｌｄ信号のレベル、それぞれが示されている。
時刻ｔ１に、Ｒｅｓｅｔ信号がハイレベルとなる。これにより、積分回路３０ｍのスイッチＳＷ３１が閉じて、積分回路３０ｍから出力される電圧値Ｖ１が初期化される。また、制御信号Ｓｍ,ｎ,２がハイレベルとなり、スイッチＳＷ１ｍが閉じて、比較器２１の反転入力端子に接続されている配線の電荷が初期化される。時刻ｔ２に、制御信号Ｓｍ,ｎ,２がローレベルとなり、スイッチＳＷ１ｍが開いて、共通の配線と積分回路３０ｍとの接続が切断される。
その後の時刻ｔ３から時刻ｔ８までの期間に、制御信号Ｓｍ,ｎ,１がハイレベルとなって、画素Ｐｍ,ｎのスイッチＳＷ１１が閉じる。これにより、切替回路２０ｍの比較器２１により、画素Ｐｍ,ｎのフォトダイオードＰＤのカソード電位と基準電位Ｖｒｅｆ２とが大小比較される。そして、時刻ｔ３から時刻ｔ５までの期間の間の時刻ｔ４にＣｌｋ信号がハイレベルに転じると、その時刻ｔ４における比較器２１の出力論理レベルは、Ｄフリップフロップ２２に保持され、それ以降、Ｄフリップフロップ２２のＱ出力端子から出力される。時刻ｔ４から時刻ｔ５までの期間の一部分の期間において、Ｒｅｓｅｔ信号がローレベルとなる。
このとき、画素Ｐｍ,ｎのフォトダイオードＰＤのカソード電位が基準電位Ｖｒｅｆ２以下である場合、すなわち、画素Ｐｍ,ｎのフォトダイオードＰＤで発生した電荷の量が或る閾値以上である場合、図３に示されるように、時刻ｔ４以降において、Ｄフリップフロップ２２のＱ出力端子から出力される論理レベルがハイレベルとなり、積分回路３０ｍのスイッチＳＷ３２が閉じて、積分回路３０ｍの積分容量部は第１容量値Ｃ１（＝Ｃ３１＋Ｃ３２）に設定される。時刻ｔ４から時刻ｔ５までの期間の一部分の期間においては、Ｒｅｓｅｔ信号がハイレベルであるため、積分回路３０ｍのスイッチＳＷ３１が閉じており、容量素子Ｃ３２の電荷が初期化される。また、選択回路５０ｍにおいてスイッチＳＷ５１が閉じるとともにスイッチＳＷ５２が開いて、積分回路３０ｍからの出力電圧値Ｖ１が選択回路５０ｍから出力されるようになる。
一方、画素Ｐｍ,ｎのフォトダイオードＰＤのカソード電位が基準電位Ｖｒｅｆ２より大きい場合、すなわち、画素Ｐｍ,ｎのフォトダイオードＰＤで発生した電荷の量が閾値より小さい場合、図４に示されるように、時刻ｔ４以降において、Ｄフリップフロップ２２のＱ出力端子から出力される論理レベルがローレベルとなり、積分回路３０ｍのスイッチＳＷ３２が開いて、積分回路３０ｍの積分容量部は第２容量値Ｃ２（＝Ｃ３１）に設定される。また、選択回路５０ｍにおいてスイッチＳＷ５１が開くともにスイッチＳＷ５２が閉じて、ＣＤＳ回路４０ｍからの出力電圧値Ｖ２が選択回路５０ｍから出力されるようになる。
時刻ｔ５から時刻ｔ８までの期間に、制御信号Ｓｍ,ｎ,２がハイレベルとなって、共通の配線のスイッチＳＷ１ｍが閉じる。これにより、画素Ｐｍ,ｎのフォトダイオードＰＤで発生し接合容量に貯まっていた電荷が積分回路３０ｍの積分容量部に転送されて蓄積され、その蓄積電荷量に応じた第１電圧値Ｖ１が積分回路３０ｍから出力される。この積分回路３０ｍから出力された第１電圧値Ｖ１はＣＤＳ回路４０ｍに入力して、その第１電圧値Ｖ１の変動分に応じた第２電圧値Ｖ２がＣＤＳ回路４０ｍから出力される。
時刻ｔ５より後の時刻ｔ６に、Ｃｌａｍｐ信号がローレベルに転じて、ＣＤＳ回路４０ｍのスイッチＳＷ４が開く。これにより、この時刻ｔ５における第１電圧値Ｖ１を基準とする該第１電圧値Ｖ１の変動分に応じた第２電圧値Ｖ２が、これ以降、ＣＤＳ回路４０ｍから出力される。
時刻ｔ８より後の時刻ｔ９に、Ｈｏｌｄ信号がローレベルに転じて、保持回路６０ｍのスイッチＳＷ６１が開く。これにより、時刻ｔ９前に選択回路５０ｍから出力されていた電圧値が保持回路６０ｍの容量素子Ｃ６に保持される。
以上のように、画素Ｐｍ,ｎへの光入射強度が大きくフォトダイオードＰＤで発生した電荷の量が閾値以上である場合（図３）には、積分回路３０ｍの積分容量部は第１容量値Ｃ１（＝Ｃ３１＋Ｃ３２）に設定され、時刻ｔ９において選択回路５０ｍから出力されていて保持回路６０ｍにより保持される電圧値は、積分回路３０ｍから出力される第１電圧値Ｖ１である。一方、画素Ｐｍ,ｎへの光入射強度が小さくフォトダイオードＰＤで発生した電荷の量が閾値より小さい場合（図４）には、積分回路３０ｍの積分容量部は第１容量値Ｃ１より小さい第２容量値Ｃ２（＝Ｃ３１）に設定され、時刻ｔ９において選択回路５０ｍから出力されていて保持回路６０ｍにより保持される電圧値は、ＣＤＳ回路４０ｍから出力される第２電圧値Ｖ２である。
すなわち、画素Ｐｍ,ｎのフォトダイオードＰＤで発生した電荷の量が閾値以上である場合には、積分回路３０ｍの積分容量部の容量値が大きく設定されるので、入射光強度検出のダイナミックレンジが拡大される。また、積分回路３０ｍの積分容量部の容量値が大きく設定されると、上記(2)式中のＶαの値の影響が大きくなるが、その場合には、ＣＤＳ回路４０ｍから出力される第２電圧値Ｖ２ではなく、積分回路３０ｍから出力される第１電圧値Ｖ１が、選択回路５０ｍにより選択され保持回路６０ｍにより保持されるので、光検出のＳ／Ｎ比が改善される。
以上に説明した動作は、第１行〜第Ｍ行については並列的に行われ、また、各行においてはＮ個の画素Ｐｍ,１〜Ｐｍ,Ｎについて順次に行われる。各行の第ｎ番目の画素Ｐｍ,ｎについての上記動作が終了すると、各保持回路６０ｍのスイッチＳＷ６２および各スイッチＳＷ９ｍそれぞれに入力する制御信号Ｓｍが順次にハイレベルとなる。これにより、保持回路６０ｍに保持されていた電圧値は、Ａ／Ｄ変換回路７０に入力してデジタル値に変換される。さらに、このＡ／Ｄ変換回路７０から出力されたデジタル値は、ビットシフト回路８０により、切替回路２０ｍのＤフリップフロップ２２のＱ出力端子から出力される論理レベルに応じて所要ビット数だけシフトされる。
すなわち、積分回路３０ｍの積分容量部における第１容量値Ｃ１と第２容量値Ｃ２との比（Ｃ１／Ｃ２）が２ｐであるとすると、切替回路２０ｍのＤフリップフロップ２２のＱ出力端子から出力される論理レベルがハイレベルである場合（つまり、積分回路３０ｍの積分容量部が第１容量値Ｃ１に設定された場合）に、Ａ／Ｄ変換回路７０から出力されたデジタル値は、ビットシフト回路８０により、ｐビットだけ上位にシフトされる。
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、ＣＤＳ回路は、他の構成のものであってもよい。また、フォトダイオードは、２次元配列されていてもよいし、１次元配列されていてもよいし、また、１個のみであってもよい。
本実施形態に係る光検出装置１の全体構成図である。 本実施形態に係る光検出装置１の画素Ｐｍ,ｎ、切替回路２０ｍ、積分回路３０ｍ、ＣＤＳ回路４０ｍ、選択回路５０ｍおよび保持回路６０ｍそれぞれの回路図である。 本実施形態に係る光検出装置１の動作を説明するタイミングチャートである。 本実施形態に係る光検出装置１の動作を説明するタイミングチャートである。
符号の説明
１…光検出装置、１０…光検出部、２０…切替回路、３０…積分回路、４０…ＣＤＳ回路、５０…選択回路、６０…保持回路、７０…Ａ／Ｄ変換回路、８０…ビットシフト回路。

Claims (3)

  1. 入射光強度に応じた量の電荷を発生するフォトダイオードと、
    容量値が可変である積分容量部を有し、前記フォトダイオードで発生した電荷を前記積分容量部に蓄積して、前記積分容量部に蓄積されている電荷の量に応じた第１電圧値を出力する積分回路と、
    前記積分回路から出力される第１電圧値を入力し、基準時刻における該第１電圧値を基準とする該第１電圧値の変動分に応じた第２電圧値を出力するＣＤＳ回路と、
    前記積分回路から出力される第１電圧値を入力するとともに、前記ＣＤＳ回路から出力される第２電圧値を入力し、これらのうちの何れか一方の電圧値を選択して出力する選択回路と、
    前記フォトダイオードで発生した電荷の量と閾値とを大小比較して、その比較結果に基づいて、前記積分回路に対して前記積分容量部の容量値の設定を指示するとともに、前記選択回路に対して出力電圧値の選択を指示する切替回路と、
    を備え、
    前記切替回路が、
    前記フォトダイオードで発生した電荷の量が前記閾値以上であるときに、前記積分回路に対して前記積分容量部を第１容量値に設定するよう指示するとともに、前記選択回路に対して前記第１電圧値を選択して出力するよう指示し、
    前記フォトダイオードで発生した電荷の量が前記閾値より小さいときに、前記積分回路に対して前記積分容量部を前記第１容量値より小さい第２容量値に設定するよう指示するとともに、前記選択回路に対して前記第２電圧値を選択して出力するよう指示する、
    ことを特徴とする光検出装置。
  2. 前記選択回路から出力される電圧値を入力し、この電圧値をデジタル値に変換して、このデジタル値を出力するＡ／Ｄ変換回路を更に備えることを特徴とする請求項１記載の光検出装置。
  3. 前記Ａ／Ｄ変換回路から出力されるデジタル値を入力し、前記積分回路の前記積分容量部が前記第１容量値および前記第２容量値の何れに設定されたかに応じて前記デジタル値をビットシフトして出力するビットシフト回路を更に備えることを特徴とする請求項２記載の光検出装置。
JP2004140073A 2004-05-10 2004-05-10 光検出装置 Expired - Fee Related JP4589030B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004140073A JP4589030B2 (ja) 2004-05-10 2004-05-10 光検出装置
US11/596,072 US7501611B2 (en) 2004-05-10 2005-05-02 Photo detector apparatus
CNB2005800148794A CN100570295C (zh) 2004-05-10 2005-05-02 光检测装置
EP05736816A EP1757912B1 (en) 2004-05-10 2005-05-02 Photo detector apparatus
PCT/JP2005/008301 WO2005108938A1 (ja) 2004-05-10 2005-05-02 光検出装置
TW094114737A TW200607342A (en) 2004-05-10 2005-05-06 Photo detector apparatus
IL179130A IL179130A0 (en) 2004-05-10 2006-11-08 Photo detector apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004140073A JP4589030B2 (ja) 2004-05-10 2004-05-10 光検出装置

Publications (2)

Publication Number Publication Date
JP2005321313A JP2005321313A (ja) 2005-11-17
JP4589030B2 true JP4589030B2 (ja) 2010-12-01

Family

ID=35320317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004140073A Expired - Fee Related JP4589030B2 (ja) 2004-05-10 2004-05-10 光検出装置

Country Status (7)

Country Link
US (1) US7501611B2 (ja)
EP (1) EP1757912B1 (ja)
JP (1) JP4589030B2 (ja)
CN (1) CN100570295C (ja)
IL (1) IL179130A0 (ja)
TW (1) TW200607342A (ja)
WO (1) WO2005108938A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5177981B2 (ja) 2006-09-06 2013-04-10 浜松ホトニクス株式会社 光検出装置
TWI345910B (en) * 2006-10-02 2011-07-21 Novatek Microelectronics Corp Cmos image sensor for high-speed operation
JP5094498B2 (ja) 2008-03-27 2012-12-12 キヤノン株式会社 固体撮像装置及び撮像システム
US8026960B2 (en) * 2008-04-29 2011-09-27 Xerox Corporation Image sensor and associated readout system
US8946678B2 (en) 2012-03-15 2015-02-03 Virginia Commonwealth University Room temperature nanowire IR, visible and UV photodetectors
JP2014230212A (ja) 2013-05-24 2014-12-08 キヤノン株式会社 光電変換装置及び撮像システム
US9762824B2 (en) * 2015-12-30 2017-09-12 Raytheon Company Gain adaptable unit cell
US9699395B1 (en) * 2016-03-17 2017-07-04 Raytheon Company Imaging circuits and method
CN106791511B (zh) * 2016-11-25 2019-07-05 华东师范大学 一种光电探测双模式读出电路
CN106791512B (zh) * 2016-11-29 2019-07-26 华东师范大学 一种积分电容自动可调读出电路
JP7188382B2 (ja) 2017-04-27 2022-12-13 コニカミノルタ株式会社 光計測装置
TWI770601B (zh) * 2019-09-05 2022-07-11 昇佳電子股份有限公司 光感測器電路

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10108081A (ja) * 1996-10-02 1998-04-24 Sony Corp 固体撮像装置およびその信号処理方法並びにカメラ
WO2000045592A1 (fr) * 1999-01-29 2000-08-03 Hamamatsu Photonics K.K. Dispositif photodetecteur
JP2001145030A (ja) * 1999-11-18 2001-05-25 Hamamatsu Photonics Kk 光検出装置
JP2001268451A (ja) * 2000-03-23 2001-09-28 Nikon Corp 撮像装置
JP2001291877A (ja) * 2000-04-05 2001-10-19 Hamamatsu Photonics Kk 固体撮像装置
WO2002012845A1 (fr) * 2000-08-03 2002-02-14 Hamamatsu Photonics K.K. Detecteur optique
JP2002354195A (ja) * 2001-05-29 2002-12-06 Hamamatsu Photonics Kk 信号処理回路および固体撮像装置
JP2003232679A (ja) * 2002-02-12 2003-08-22 Hamamatsu Photonics Kk 光検出装置
JP2005311542A (ja) * 2004-04-19 2005-11-04 Hamamatsu Photonics Kk 固体撮像装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201573B1 (en) * 1995-11-13 2001-03-13 Hamamatsu Photonics K. K. Solid state imaging apparatus for imaging a two dimensional optical image having a number of integration circuits
JP4098884B2 (ja) * 1998-07-08 2008-06-11 浜松ホトニクス株式会社 固体撮像装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10108081A (ja) * 1996-10-02 1998-04-24 Sony Corp 固体撮像装置およびその信号処理方法並びにカメラ
WO2000045592A1 (fr) * 1999-01-29 2000-08-03 Hamamatsu Photonics K.K. Dispositif photodetecteur
JP2001145030A (ja) * 1999-11-18 2001-05-25 Hamamatsu Photonics Kk 光検出装置
JP2001268451A (ja) * 2000-03-23 2001-09-28 Nikon Corp 撮像装置
JP2001291877A (ja) * 2000-04-05 2001-10-19 Hamamatsu Photonics Kk 固体撮像装置
WO2002012845A1 (fr) * 2000-08-03 2002-02-14 Hamamatsu Photonics K.K. Detecteur optique
JP2002354195A (ja) * 2001-05-29 2002-12-06 Hamamatsu Photonics Kk 信号処理回路および固体撮像装置
JP2003232679A (ja) * 2002-02-12 2003-08-22 Hamamatsu Photonics Kk 光検出装置
JP2005311542A (ja) * 2004-04-19 2005-11-04 Hamamatsu Photonics Kk 固体撮像装置

Also Published As

Publication number Publication date
EP1757912A1 (en) 2007-02-28
US20080197267A1 (en) 2008-08-21
JP2005321313A (ja) 2005-11-17
EP1757912B1 (en) 2011-08-03
CN100570295C (zh) 2009-12-16
EP1757912A4 (en) 2011-02-16
TW200607342A (en) 2006-02-16
IL179130A0 (en) 2007-03-08
WO2005108938A1 (ja) 2005-11-17
US7501611B2 (en) 2009-03-10
CN1950684A (zh) 2007-04-18
TWI365664B (ja) 2012-06-01

Similar Documents

Publication Publication Date Title
EP1757912B1 (en) Photo detector apparatus
US6757018B1 (en) CMOS image sensor with pixel level gain control
US20170208273A1 (en) Image sensors having extended dynamic range
KR100660858B1 (ko) 선 블랙 현상을 방지하는 시모스 이미지 센서의 칼럼 ａｄｃ
JP4421353B2 (ja) 固体撮像装置
JP5250474B2 (ja) 固体撮像装置
JP2009543454A (ja) 高ダイナミック・レンジ読み出し用のアナログおよびデジタル混成ピクセル
US20080012974A1 (en) Light detection apparatus
KR20070004838A (ko) 광검출 장치
EP1677522B1 (en) Photo detecting apparatus
JP4485371B2 (ja) 固体撮像装置
EP1577652A1 (en) Optical sensor
KR102658560B1 (ko) 픽셀 판독 회로 및 이미징 방법
KR102691724B1 (ko) 울트라-하이 동적 범위 cmos 센서
EP1136798B1 (en) Photodetector device
US7718945B2 (en) Solid state imaging device including photodetecting section, row selecting section for changing the electric charge accumulating time of each row, and signal processing section
JP4744828B2 (ja) 光検出装置
WO2002098125A1 (en) Signal processing circuit and solid-state image pickup device
JP4429785B2 (ja) 固体撮像装置
JP2008079250A (ja) 固体撮像装置
US20060209200A1 (en) Frequency modulation technique for CMOS image sensors
JP4717786B2 (ja) 固体撮像装置
EP1758376B1 (en) Sensor apparatus
EP1575282A1 (en) Optical sensor
JP2001285718A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100909

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees