JP4098884B2 - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP4098884B2 JP4098884B2 JP19304798A JP19304798A JP4098884B2 JP 4098884 B2 JP4098884 B2 JP 4098884B2 JP 19304798 A JP19304798 A JP 19304798A JP 19304798 A JP19304798 A JP 19304798A JP 4098884 B2 JP4098884 B2 JP 4098884B2
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- switch element
- signal
- circuit
- variable capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 55
- 230000010354 integration Effects 0.000 claims description 116
- 238000006243 chemical reaction Methods 0.000 claims description 19
- 239000003990 capacitor Substances 0.000 claims description 18
- 230000003287 optical effect Effects 0.000 claims description 6
- 238000009825 accumulation Methods 0.000 claims description 3
- 230000000875 corresponding effect Effects 0.000 description 28
- 238000010586 diagram Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 230000002596 correlated effect Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
- H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
- H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の属する技術分野】
本発明は、2次元光像を撮像することができるMOS型の固体撮像装置に関するものである。
【0002】
【従来の技術】
家庭用ビデオ等の様々な分野で使用されている固体撮像装置は、高感度で低ノイズ等の優れた特性を有する電荷結合素子(CCD)方式のものが主流である。しかし、特定の分野では、受光により発生する電荷の転送効率が優れたMOS型の固体撮像装置が使用されている。
【0003】
MOS型の固体撮像装置のうち2次元光像を撮像することができるものは、半導体チップ上に2次元配列された多数の受光素子に対してディスクリートの増幅器およびA/D変換器を設け、各受光素子から出力された電流信号を増幅器により増幅して電圧信号とし、この電圧信号をA/D変換器によりデジタル信号に変換して出力する方式が従来から採用されてきた。しかし、近年、MOS型であることの長所を活かしつつ装置小型化を目指して、増幅器およびA/D変換器を受光素子アレイと同一のチップ上に搭載するとともに回路構成方式を変更する試みが提案されている。
【0004】
例えば、特開平9−51476号公報に開示された固体撮像装置は、受光素子アレイの各列毎に対応して積分回路等を受光素子アレイと同一のチップ上に搭載し、その積分回路等により、受光素子から出力された電流信号を増幅するとともにA/D変換するものである。そして、このように構成することにより、チップ上に搭載される回路規模の増加、チップ面積の増加およびチップの消費電力の増加それぞれの抑制を図っている。
【0005】
【発明が解決しようとする課題】
しかしながら、上記従来例では、積分回路等による電流信号から電圧信号への積分への変換に際して発生するノイズに対し、これを除去するための信号処理を行っていないことから、増幅の際のS/N比が良くないという問題点がある。また、積分回路の要素回路である増幅器が有するオフセットばらつきに対して対策を施していないことから、A/D変換の結果に若干のオフセット誤差が生じる可能性がある。
【0006】
本発明は、上記問題点を解消する為になされたものであり、S/N比が優れ、増幅器がオフセットばらつきを有する場合であってもオフセット誤差を生じることなく、回路規模が小さい固体撮像装置を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明に係る固体撮像装置は、(1) 入力した光信号を電流信号に変換する光電変換素子と該電流信号を出力端子に出力するスイッチ素子とを含む受光素子と、(2) 受光素子の出力端子と接続される入力端子を有する電荷増幅器と、電荷増幅器の入力端子と出力端子との間に設けられた容量素子と、電荷増幅器の入力端子と出力端子との間に設けられたリセット用スイッチ素子とを有し、受光素子の出力端子から出力された電流信号を入力して電荷を容量素子に蓄積し当該電荷蓄積量に応じた電圧信号を出力端子に出力する積分回路と、 (3) 積分回路の出力端子からから出力された電圧信号を入力する容量素子と、容量素子から出力される電圧信号を入力端子に入力する増幅器と、増幅器の入力端子と出力端子との間に設けられ容量値が可変である可変容量部と、増幅器の入力端子と出力端子との間に設けられたリセット用スイッチ素子とを有し、容量素子に入力した電圧信号の変動に応じた値の積分信号を増幅器の出力端子から出力する可変容量積分回路と、(4) 可変容量積分回路から出力された積分信号を入力し、この積分信号の値と基準値とを大小比較して比較結果信号を出力する比較回路と、(5) 比較回路から出力された比較結果信号を入力し、この比較結果信号に基づいて可変容量部の容量値を制御するとともに、この比較結果信号に基づいて積分信号の値と基準値とが所定の分解能で一致していると判断した場合に可変容量部の容量値に応じた第1のデジタル信号を出力する容量制御部と、(6) 受光素子のスイッチ素子が開いていて積分回路および可変容量積分回路それぞれのリセット用スイッチ素子が閉じた状態から、積分回路のリセット用スイッチ素子を開いた後に、可変容量積分回路のリセット用スイッチ素子を開き、更にその後に受光素子のスイッチ素子を閉じるタイミング制御部と、を備えることを特徴とする。
【0008】
この固体撮像装置によれば、先ず初期状態として、受光素子のスイッチ素子は開いており、積分回路はリセット状態とされている。また、可変容量積分回路は、リセット用スイッチ素子が閉じてリセットされ、可変容量部の容量値が初期設定される。その後、積分回路は積分可能状態とされ、その後の一定時間経過後に可変容量積分回路のリセット用スイッチ素子が開く。そして、受光素子のスイッチ素子が閉じると、光電変換素子の受光量に応じた電流信号が積分回路に入力して積分され、積分回路から電圧信号が出力される。積分回路から出力された電圧信号は可変容量積分回路の容量素子に入力し、容量素子に入力した電圧信号の変動分が増幅器に入力し、その電圧信号の変動分と可変容量部の容量値とに応じた電荷が可変容量部に流入する。これにより、可変容量積分回路からは、容量素子に入力した電圧信号の変動分に応じた値の積分信号が出力される。
【0009】
可変容量積分回路から出力された積分信号は比較回路に入力し、この積分信号の値と基準値とが比較回路により大小比較され、その比較結果である比較結果信号が比較回路から出力される。比較回路から出力された比較結果信号は容量制御部に入力し、容量制御部により、この比較結果信号に基づいて可変容量部の容量値が制御される。すなわち、可変容量積分回路、比較回路および容量制御部からなるフィードバックループにより、積分信号の値と基準値とが所定の分解能で一致していると容量制御部により判断されるまで、可変容量部の容量値の設定および積分信号の値と基準値との大小比較が繰り返される。そして、積分信号の値と基準値とが所定の分解能で一致していると容量制御部により判断された場合に、可変容量部の容量値に応じた第1のデジタル信号が容量制御部から出力される。すなわち、可変容量積分回路、比較回路および容量制御部を含む信号処理部は、オフセット誤差を除去するCDS(相関二重サンプリング、Correlated Double Sampling)機能、および、アナログ信号をデジタル信号に変換するA/D変換機能を有する。
【0010】
また、本発明に係る固体撮像装置は、容量制御部から出力された第1のデジタル信号を入力し、この第1のデジタル信号の値から可変容量積分回路のオフセット値を除去した値を示す第2のデジタル信号を出力する読み出し部を更に備えることを特徴とする。この場合には、容量制御部から出力された第1のデジタル信号は、読み出し部により、対応する第2のデジタル信号に変換されて出力される。
【0011】
また、本発明に係る固体撮像装置は、(1) 受光素子が第1の方向に配列されるとともに各々のスイッチ素子の出力端子が互いに接続され共通の信号出力端子とされて垂直受光部とされ、垂直受光部が第2の方向にM1個配列されており、(2) 積分回路がM2個(ただし、M2≦M1)設けられ、(3) 可変容量積分回路、比較回路および容量制御部を1組とする信号処理部がM3組(ただし、M3≦M2,M3<M1)設けられ、(4) M1個の垂直受光部、M2個の積分回路およびM3組の信号処理部を選択的に接続する選択的接続手段を更に備える、ことを特徴とする。この場合には、M1個の垂直受光部、M2個の積分回路およびM3組の信号処理部それぞれの何れかが、選択的接続手段により選択されて接続され、上記と同様に作用する。
【0012】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。尚、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【0013】
(第1の実施形態)
先ず、本発明に係る固体撮像装置の第1の実施形態について説明する。図1は、第1の実施形態に係る固体撮像装置の回路構成図である。なお、この図は、2次元配列された受光素子アレイの各列について、または、1次元配列された受光素子アレイについて、その構成を示すものである。以下では、2次元配列された受光素子アレイの各列についての構成を説明するものとし、受光素子アレイの各列を垂直受光部11とする。
【0014】
垂直受光部11は、受光素子12i (i=1〜L)が配列されてなる。受光素子12i (i=1〜L)それぞれは、光電変換素子13およびスイッチ素子14からなる。受光素子12i (i=1〜L)それぞれの光電変換素子13は、例えば、アノード端子が接地されたフォトダイオードであり、受光した光信号に応じて電流信号を出力する。受光素子12i (i=1〜L)それぞれのスイッチ素子14は、垂直走査信号に基づいて開閉し、光電変換素子13のカソード端子から出力される電流信号を入力し、互いに接続された共通の信号出力端子に出力する。受光素子12i (i=1〜L)それぞれのスイッチ素子14は、2以上のものが同時に開くことはない。
【0015】
スイッチ素子20は、垂直受光部11の共通の信号出力端子から出力された電流信号を入力端子に入力し、閉じているときには、その電流信号を出力端子に出力する。
【0016】
積分回路30は、スイッチ素子20の出力端子から出力された電流信号を入力し、その電流信号を積分して電圧信号を出力端子に出力する。積分回路30は、電荷増幅器31、容量素子32およびリセット用のスイッチ素子33を備える。電荷増幅器31は、+入力端子が接地され、−入力端子に電流信号を入力する。容量素子32は、電荷増幅器31の−入力端子と出力端子との間に設けられ、入力した電流信号すなわち電荷を蓄える。スイッチ素子33は、電荷増幅器31の−入力端子と出力端子との間に設けられ、開いているときには容量素子32に電荷の蓄積を行わせ、閉じているときには容量素子32における電荷蓄積をリセットする。
【0017】
スイッチ素子40は、積分回路30の出力端子から出力された電圧信号を入力端子に入力し、閉じているときには、その電圧信号を出力端子に出力する。
【0018】
可変容量積分回路50は、スイッチ素子40の出力端子から出力された電圧信号を入力する。可変容量積分回路50は、容量素子51、増幅器52、可変容量部53およびリセット用のスイッチ素子54を備える。容量素子51は、スイッチ素子40の出力端子と増幅器52の−入力端子との間に設けられている。増幅器52は、+入力端子が接地され、−入力端子に容量素子51からの電圧信号を入力する。可変容量部53は、容量が可変であって制御可能であり、増幅器52の−入力端子と出力端子との間に設けられ、入力した電圧信号に応じて電荷を蓄える。スイッチ素子54は、増幅器52の−入力端子と出力端子との間に設けられ、開いているときには可変容量部53に電荷の蓄積を行わせ、閉じているときには可変容量部53における電荷蓄積をリセットする。そして、可変容量積分回路50は、スイッチ素子40の出力端子から出力された電圧信号を入力し、可変容量部50の容量に応じて積分し、積分した結果である積分信号を出力する。
【0019】
比較回路60は、可変容量積分回路50から出力された積分信号を−入力端子に入力し、+入力端子が基準電位Vref に設定されており、積分信号の値と基準電位Vref とを大小比較して、その大小比較の結果である比較結果信号を出力する。
【0020】
容量制御部70は、比較回路60から出力された比較結果信号を入力し、この比較結果信号に基づいて可変容量部53の容量を制御する容量指示信号Cを出力するとともに、この比較結果信号に基づいて積分信号の値と基準電位Vref とが所定の分解能で一致していると判断した場合に可変容量部53の容量に応じた第1のデジタル信号を出力する。
【0021】
読み出し部80は、容量制御部70から出力された第1のデジタル信号を入力し、この第1のデジタル信号に対応する第2のデジタル信号を出力する。第2のデジタル信号は、第1のデジタル信号の値から可変容量積分回路50のオフセット値を除去した値を示すものである。読み出し部80は、例えば記憶素子であり、第1のデジタル信号をアドレスとして入力し、記憶素子のそのアドレスに記憶されているデータを第2のデジタル信号として出力する。この第2のデジタル信号は、本実施形態に係る固体撮像装置から出力される光検出信号となる。
【0022】
可変容量積分回路50、比較回路60、容量制御部70および読み出し部80を1組として信号処理部100が構成される。信号処理部100は、オフセット誤差を除去するCDS機能、および、アナログ信号をデジタル信号に変換するA/D変換機能を有する。
【0023】
また、タイミング制御部(図示せず)が更に備えられている。タイミング制御部は、受光素子12i (i=1〜L)それぞれのスイッチ素子14、スイッチ素子20、積分回路30のリセット用のスイッチ素子33、スイッチ素子40、および、可変容量積分回路50のリセット用のスイッチ素子54それぞれを所定のタイミングで開閉制御し、また、容量制御部70の動作を制御する。
【0024】
図2は、可変容量積分回路50の回路構成図である。この図2では、1/24 =1/16の分解能を有するA/D変換機能を備える回路構成を示し、以下、この回路構成で説明する。
【0025】
図2に示すように、可変容量部53は、容量素子C1〜C4、スイッチ素子SW11〜SW14およびスイッチ素子SW21〜SW24を備える。容量素子C1およびスイッチ素子SW11は、互いに縦続接続されて、増幅器52の−入力端子と出力端子との間に設けられている。スイッチ素子SW21は、容量素子C1およびスイッチ素子SW11の接続点と接地電位との間に設けられている。容量素子C2およびスイッチ素子SW12は、互いに縦続接続されて、増幅器52の−入力端子と出力端子との間に設けられている。スイッチ素子SW22は、容量素子C2およびスイッチ素子SW12の接続点と接地電位との間に設けられている。容量素子C3およびスイッチ素子SW13は、互いに縦続接続されて、増幅器52の−入力端子と出力端子との間に設けられている。スイッチ素子SW23は、容量素子C3およびスイッチ素子SW13の接続点と接地電位との間に設けられている。また、容量素子C4およびスイッチ素子SW14は、互いに縦続接続されて、増幅器52の−入力端子と出力端子との間に設けられている。スイッチ素子SW24は、容量素子C4およびスイッチ素子SW14の接続点と接地電位との間に設けられている。
【0026】
スイッチ素子SW11〜SW14それぞれは、容量制御部70から出力された容量指示信号CのC11〜C14の値に応じて開閉する。スイッチ素子SW21〜SW24それぞれは、容量制御部70から出力された容量指示信号CのC21〜C24の値に応じて開閉する。容量素子C1〜C4の容量値C1 〜C4 は、
C1=2C2=4C3=8C4
C1+C2+C3+C4=C0
なる関係を満たす。
【0027】
本実施形態に係る固体撮像装置は以下のように動作する。図3は、本実施形態に係る固体撮像装置の動作説明図である。なお、以下では、スイッチ素子20およびスイッチ素子40それぞれは常に閉じているものとする。
【0028】
本実施形態に係る固体撮像装置では、まず、受光素子12i (i=1〜L)それぞれのスイッチ素子14を開く。積分回路30のスイッチ素子33を閉じることにより、積分回路30をリセット状態とする。可変容量積分回路50のスイッチ素子54を閉じることにより可変容量積分回路50をリセット状態とする。また、可変容量積分回路50のスイッチ素子SW11〜SW14それぞれを閉じ、スイッチ素子SW21〜SW24それぞれを開くことにより、可変容量部53の容量値をC0 に設定する。そして、この状態で、積分回路30のスイッチ素子33を開くことにより、積分回路30での積分動作を可能にする。この時点で、スイッチ素子33の寄生容量の作用により、積分回路30にはスイッチングノイズとなるオフセット電圧が発生する。
【0029】
スイッチ素子33を開いた時刻から僅かな時間ΔTdだけ遅れて、スイッチ素子54を開く。これにより、積分回路50の出力端子には、積分回路30のオフセットレベルが除去された形で、この後に発生する光電荷分に応じただけの電圧レベルが相対的に変化する。すなわち、いわゆるCDS(相関二重サンプリング、Correlated Double Sampling)作用が生じる。
【0030】
次に、垂直受光部11における第1番目の受光素子121 のスイッチ素子14のみを閉じる。これにより、それまでの受光によって受光素子121 の光電変換素子13に蓄積された電荷は、電流信号となって垂直受光部11の共通の信号出力端子から出力され、スイッチ素子20を介して積分回路30に入力し、積分回路30により積分され電圧信号として出力される。
【0031】
積分回路30から出力された電圧信号は、スイッチ素子40を介して可変容量積分回路50に入力する。可変容量積分回路50の容量素子51に入力する電圧信号は、積分回路30での光電荷量に応じた出力電圧変化分だけ変動し、その電圧変動分と可変容量部53の容量値C0 とに応じた電荷Qが可変容量部53に流入する(図3(a)参照)。
【0032】
引き続き、容量制御部70は、可変容量部53のスイッチ素子SW12〜SW14を開いた後、スイッチ素子SW22〜SW24を閉じる(図3(b)参照)。この結果、可変容量部53の容量値はC1 となり、可変容量積分回路50から出力される積分信号の値Vsbは、
Vsb=Q/C1
となる。この積分信号は、比較回路60に入力し、その値が基準電位VREF と大小比較される。
【0033】
もし、Vsb>VREF であれば、この比較結果を受けて容量制御部70は、更に、可変容量部53のスイッチ素子SW22を開いた後に、スイッチ素子SW12を閉じる(図3(c)参照)。この結果、可変容量部53の容量値はC1 +C2 となり、可変容量積分回路50から出力される積分信号の値Vscは、
Vsc=Q/(C1 +C2 )
となる。この積分信号は、比較回路60に入力し、その値が基準電位VREF と大小比較される。
【0034】
また、Vsb<VREF であれば、この比較結果を受けて容量制御部70は、更に、可変容量部53のスイッチ素子SW11およびSW22を開いた後に、スイッチ素子SW12およびSW21を閉じる(図3(d)参照)。この結果、可変容量部53の容量値はC2 となり、可変容量積分回路50から出力される積分信号の値Vsdは、
Vsd=Q/C2
となる。この積分信号は、比較回路60に入力し、その値が基準電位VREF と大小比較される。
【0035】
以後、同様にして、可変容量積分回路50、比較回路60および容量制御部70からなるフィードバックループにより、積分信号の値と基準電位Vref とが所定の分解能で一致していると容量制御部70により判断されるまで、可変容量部53の容量値の設定および積分信号の値と基準電位Vref との大小比較を繰り返す。容量制御部70は、このようにして可変容量部53の容量素子C1〜C4の全てについて容量制御を終了すると、可変容量部53の最終的な容量値に応じたデジタル信号を読み出し部80へ向けて出力する。
【0036】
読み出し部80では、容量制御部70から出力されたデジタル信号をアドレスとして入力し、記憶素子のそのアドレスに記憶されているデジタルデータを、本実施形態に係る固体撮像装置の光検出信号として出力する。
【0037】
なお、垂直受光部11の第1番目の受光素子121 の光電変換素子13が蓄積した電荷を放出しきったと推定される時間を見計らって、受光素子121 のスイッチ素子14を開く。垂直受光部11の第1番目の受光素子121 に応じた光検出信号の読み出しが終了すると、積分回路30のスイッチ素子33を閉じることにより、積分回路30をリセット状態とする。可変容量積分回路50のスイッチ素子54を閉じることにより可変容量積分回路50をリセット状態とする。また、可変容量積分回路50のスイッチ素子SW11〜SW14それぞれを閉じ、スイッチ素子SW21〜SW24それぞれを開くことにより、可変容量部53の容量値をC0 に設定する。そして、この状態で、積分回路30のスイッチ素子33を開くことにより、積分回路30での積分動作を可能にする。以後、垂直受光部11の第1番目の受光素子121 と同様にして、垂直受光部11の第2番目の受光素子122 に応じた光検出信号を読み出す。垂直受光部11の第i番目の受光素子12i (i=3〜L)についても同様である。
【0038】
なお、可変容量積分回路50の可変容量部53の構成は、図2に示された回路構成に限られるものではなく、他の回路構成であってもよい。図4は、可変容量積分回路50の他の回路構成図である。可変容量積分回路50をこの図に示すような回路構成とすることにより、本実施形態に係る固体撮像装置は、光電変換素子13に蓄積された電荷が極微小であっても、良好なS/N比を確保することができる。
【0039】
この可変容量積分回路50の可変容量部53は、容量素子C1〜C4、スイッチ素子SW11〜SW14、スイッチ素子SW21〜SW24、スイッチ素子SW31〜SW33およびスイッチ素子SW41〜SW43を備える。スイッチ素子SW31、容量素子C1およびスイッチ素子SW11は、この順に縦続接続されて、増幅器52の−入力端子と出力端子との間に設けられている。スイッチ素子SW21は、容量素子C1およびスイッチ素子SW11の接続点と接地電位との間に設けられている。スイッチ素子SW41は、容量素子C1およびスイッチ素子SW31の接続点と接地電位との間に設けられている。スイッチ素子SW32、容量素子C2、スイッチ素子SW12、スイッチ素子SW22およびスイッチ素子SW42も同様である。スイッチ素子SW33、容量素子C3、スイッチ素子SW13、スイッチ素子SW23およびスイッチ素子SW43も同様である。容量素子C4およびスイッチ素子SW14は、互いに縦続接続されて、増幅器52の−入力端子と出力端子との間に設けられている。スイッチ素子SW24は、容量素子C4およびスイッチ素子SW14の接続点と接地電位との間に設けられている。
【0040】
スイッチ素子SW11〜SW14それぞれは、容量制御部70から出力された容量指示信号CのC11〜C14の値に応じて開閉する。スイッチ素子SW21〜SW24それぞれは、容量制御部70から出力された容量指示信号CのC21〜C24の値に応じて開閉する。スイッチ素子SW31〜SW33それぞれは、容量制御部70から出力された容量指示信号CのC31〜C33の値に応じて開閉する。スイッチ素子SW41〜SW43それぞれは、容量制御部70から出力された容量指示信号CのC41〜C43の値に応じて開閉する。
【0041】
この図4に示す回路構成の可変容量積分回路50を有する固体撮像装置は以下のように動作する。
【0042】
この本実施形態に係る固体撮像装置では、まず、受光素子12i (i=1〜L)それぞれのスイッチ素子14を開く。積分回路30のスイッチ素子33を閉じることにより、積分回路30をリセット状態とする。スイッチ素子40を開く。可変容量積分回路50のスイッチ素子54を閉じることにより可変容量積分回路50をリセット状態とし、その後、スイッチ素子54を開く。また、可変容量積分回路50のスイッチ素子SW11〜SW14およびスイッチ素子SW41〜SW43それぞれを閉じ、スイッチ素子SW21〜SW24およびスイッチ素子SW31〜SW33それぞれを開くことにより、可変容量部53の容量値をC4 に設定する。そして、この状態で、積分回路30のスイッチ素子33を開くことにより、積分回路30での積分動作を開始させる。
【0043】
次に、垂直受光部11における第1番目の受光素子121 のスイッチ素子14のみを閉じる。これにより、それまでの受光によって受光素子121 の光電変換素子13に蓄積された電荷は、電流信号となって垂直受光部11の共通の信号出力端子から出力され、スイッチ素子20を介して積分回路30に入力し、積分回路30により積分され電圧信号として出力される。
【0044】
そして、スイッチ素子40を閉じる。これにより、積分回路30から出力された電圧信号は、スイッチ素子40を介して可変容量積分回路50に入力する。スイッチ素子40が閉じることにより、可変容量積分回路50の容量素子51に入力する電圧信号が急激に変動し、その電圧信号の変動分が容量素子51から増幅器52に入力する。すなわち、入力した電圧信号の変動分と可変容量部53の容量値C4 とに応じた電荷Qが可変容量部53に流入する。このとき、可変容量積分回路50から出力される積分信号の値VS は、
VS =Q/C4
となる。
【0045】
次に、スイッチ素子SW41〜SW43それぞれを開いた後、スイッチ素子SW31〜SW33それぞれを閉じて、可変容量部53の容量値をC0 とする。このように変化しても容量素子C1〜C3の両端の電圧関係は変化せず、積分信号の値VS には変化がないので、容量素子C1〜C4に発生する電荷の総計は、
Q′=Q・(C0 /C4 )
となる。すなわち、図2の場合に比べて(C0 /C4 )倍の電荷が可変容量部53に蓄積されることになる。以後、図2の場合と同様にして、垂直受光部11の第i番目の受光素子12i (i=1〜L)それぞれに応じた光検出信号を順次読み出す。したがって、光電変換素子13に蓄積された電荷が極微小の場合にも良好なS/Nを確保することができる。
【0046】
以上のように本実施形態に係る固体撮像装置では、可変容量積分回路50、比較回路60、容量制御部70および読み出し部80を1組として構成される信号処理部100は、CDS機能およびA/D変換機能を有するので、S/N比の向上およびオフセット誤差の抑制を簡単な回路構成で実現することができる。
【0047】
なお、垂直受光部11、積分回路30および信号処理部100それぞれの個数を互いに同一としてもよい。しかし、以降の実施形態に示すように、垂直受光部11の個数M1、積分回路30の個数M2および信号処理部100の個数M3の間の関係を
M3≦M2≦M1,M3<M1
とし、M1個の垂直受光部11、M2個の積分回路30およびM3組の信号処理部100を選択的に接続する選択的接続手段を更に備える場合には、これらを同一チップ上に搭載したときに、チップ上に搭載される回路規模の増加、チップ面積の増加およびチップの消費電力の増加それぞれを抑制することができるので好適である。ここで、選択的接続手段として、スイッチ素子20およびスイッチ素子40が用いられる。
【0048】
(第2の実施形態)
次に、本発明に係る固体撮像装置の第2の実施形態について説明する。図5は、第2の実施形態に係る固体撮像装置の構成図である。本実施形態に係る固体撮像装置は、垂直受光部11j (j=1〜16)が配列された受光部10、スイッチ素子20j (j=1〜16)、積分回路30j (j=1〜16)、スイッチ素子40j (j=1〜16)、シフトレジスタ部91〜94および信号処理部100j (j=1〜4)を備える。なお、垂直受光部11、スイッチ素子20、積分回路30およびスイッチ素子40それぞれの個数は、ここでは16としているが、更に多くてもよい。
【0049】
受光部10は、受光素子12が2次元配列されたものである。すなわち、受光部10は、受光素子12が第1の方向に配列されて垂直受光部11j (j=1〜16)とされて、垂直受光部11j が第2の方向に配列されたものである。垂直受光部11j (j=1〜16)それぞれは、第1の実施形態の垂直受光部11と同様の構成である。積分回路30j (j=1〜16)それぞれは、第1の実施形態の積分回路30と同様の構成である。信号処理部100j (j=1〜4)それぞれは、第1の実施形態の信号処理部100と同様の構成であり、可変容量積分回路50、比較回路60、容量制御部70および読み出し部80からなる。
【0050】
スイッチ素子20j (j=1〜16)それぞれは、第1の実施形態のスイッチ素子20に相当し、スイッチ素子40j (j=1〜16)それぞれは、第1の実施形態のスイッチ素子40に相当する。また、スイッチ素子20j およびスイッチ素子40j (j=1〜16)は、垂直受光部11j (j=1〜16)、積分回路30j (j=1〜16)および信号処理部100j (j=1〜4)を選択的に接続する選択的接続手段として作用する。すなわち、スイッチ素子20j (j=1〜16)は、垂直受光部11j の共通の信号出力端子と積分回路30j の入力端子との間に設けられている。また、スイッチ素子40j (j=1,5,9,13)は、積分回路30j の出力端子と信号処理部1001 の入力端子との間に設けられている。スイッチ素子40j (j=2,6,10,14)は、積分回路30j の出力端子と信号処理部1002 の入力端子との間に設けられている。スイッチ素子40j (j=3,7,11,15)は、積分回路30j の出力端子と信号処理部1003 の入力端子との間に設けられている。スイッチ素子40j (j=4,8,12,16)は、積分回路30j の出力端子と信号処理部1004 の入力端子との間に設けられている。
【0051】
シフトレジスタ部91〜94それぞれは、選択的接続手段であるスイッチ素子20j およびスイッチ素子40j (j=1〜16)それぞれの開閉を制御する。また、タイミング制御部(図示せず)が更に備えられている。タイミング制御部は、垂直受光部11j (j=1〜16)のスイッチ素子14、積分回路30j (j=1〜16)のリセット用のスイッチ素子33、および、信号処理部100j (j=1〜4)の可変容量積分回路50のリセット用のスイッチ素子54それぞれを所定のタイミングで開閉制御し、また、信号処理部100j (j=1〜4)の容量制御部70およびシフトレジスタ部91〜94それぞれの動作を制御する。
【0052】
本実施形態に係る固体撮像装置は以下のように動作する。まず、シフトレジスタ部91〜94それぞれにより、スイッチ素子20j (j=1〜16)のうちスイッチ素子201 ,202 ,203 および204 のみを閉じる。また、スイッチ素子40j (j=1〜16)のうちスイッチ素子401 ,402 ,403 および404 のみを閉じる。これにより、垂直受光部111 、スイッチ素子201 、積分回路301 、スイッチ素子401 および信号処理回路1001 は第1の実施形態の図1の構成となる。垂直受光部112 、スイッチ素子202 、積分回路302 、スイッチ素子402 および信号処理回路1002 も第1の実施形態の図1の構成となる。垂直受光部113 、スイッチ素子203 、積分回路303 、スイッチ素子403 および信号処理回路1003 も第1の実施形態の図1の構成となる。垂直受光部114 、スイッチ素子204 、積分回路304 、スイッチ素子404 および信号処理回路1004 も第1の実施形態の図1の構成となる。そして、これら4組が第1の実施形態に係る固体撮像装置の動作と同様の手順で並列的に動作することにより、垂直受光部11j (j=1〜4)それぞれの各受光素子12の受光量に応じたデジタル信号を信号処理部100k (k=1〜4)から同時に出力する。
【0053】
続いて、シフトレジスタ部91〜94それぞれにより、スイッチ素子20j (j=1〜16)のうちスイッチ素子205 ,206 ,207 および208 のみを閉じ、また、スイッチ素子40j (j=1〜16)のうちスイッチ素子405 ,406 ,407 および408 のみを閉じて、垂直受光部11j (j=5,6,7,8)それぞれの各受光素子12の受光量に応じたデジタル信号を信号処理部100k (k=1〜4)から同時に出力する。
【0054】
さらに続いて、シフトレジスタ部91〜94それぞれにより、スイッチ素子20j (j=1〜16)のうちスイッチ素子209 ,2010,2011および2012のみを閉じ、また、スイッチ素子40j (j=1〜16)のうちスイッチ素子409 ,4010,4011および4012のみを閉じて、垂直受光部11j (j=9,10,11,12)それぞれの各受光素子12の受光量に応じたデジタル信号を信号処理部100k (k=1〜4)から同時に出力する。
【0055】
そして、シフトレジスタ部91〜94それぞれにより、スイッチ素子20j (j=1〜16)のうちスイッチ素子2013,2014,2015および2016のみを閉じ、また、スイッチ素子40j (j=1〜16)のうちスイッチ素子4013,4014,4015および4016のみを閉じて、垂直受光部11j (j=13,14,15,16)それぞれの各受光素子12の受光量に応じたデジタル信号を信号処理部100k (k=1〜4)から同時に出力する。
【0056】
以上のように、本実施形態に係る固体撮像装置は、第1の実施形態に係る固体撮像装置が奏する効果と同様の効果を奏する他、以下のような効果をも奏する。すなわち、従来の固体撮像装置では、チップ上において1つの垂直受光部毎に1つの信号処理部が備えられており、チップレイアウトの都合上、各信号処理部の幅は垂直受光部の幅と等しくならざるを得ず、各信号処理部のレイアウト形状は一方向に長いものとなる。チップサイズは大きかった。これに対して、本実施形態に係る固体撮像装置では、信号処理部の個数が削減されたので、全体の回路規模は小さく、チップサイズは小さくなる。また、各信号処理部のレイアウト設計の自由度が増すので、この点でもチップサイズは小さくなる。
【0057】
(第3の実施形態)
次に、本発明に係る固体撮像装置の第3の実施形態について説明する。図6は、第3の実施形態に係る固体撮像装置の構成図である。本実施形態に係る固体撮像装置は、垂直受光部11j (j=1〜16)が配列された受光部10、スイッチ素子20j (j=1〜16)、積分回路30j (j=1〜4)、スイッチ素子40j (j=1〜16)、シフトレジスタ部91〜94および信号処理部100j (j=1〜4)を備える。なお、ここでは、垂直受光部11、スイッチ素子20およびスイッチ素子40それぞれの個数は16とし、積分回路30の個数は4としているが、これらの個数は更に多くてもよい。
【0058】
受光部10は、受光素子12が2次元配列されたものである。すなわち、受光部10は、受光素子12が第1の方向に配列されて垂直受光部11j (j=1〜16)とされて、垂直受光部11j が第2の方向に配列されたものである。垂直受光部11j (j=1〜16)それぞれは、第1の実施形態の垂直受光部11と同様の構成である。積分回路30j (j=1〜4)それぞれは、第1の実施形態の積分回路30と同様の構成である。信号処理部100j (j=1〜4)それぞれは、第1の実施形態の信号処理部100と同様の構成であり、可変容量積分回路50、比較回路60、容量制御部70および読み出し部80からなる。
【0059】
スイッチ素子20j (j=1〜16)それぞれは、第1の実施形態のスイッチ素子20に相当し、スイッチ素子40j (j=1〜16)それぞれは、第1の実施形態のスイッチ素子40に相当する。また、スイッチ素子20j およびスイッチ素子40j (j=1〜16)は、垂直受光部11j (j=1〜16)、積分回路30j (j=1〜4)および信号処理部100j (j=1〜4)を選択的に接続する選択的接続手段として作用する。すなわち、スイッチ素子20j (j=1〜4)は、垂直受光部11j の共通の信号出力端子と積分回路301 の入力端子との間に設けられている。スイッチ素子20j (j=5〜8)は、垂直受光部11j の共通の信号出力端子と積分回路302 の入力端子との間に設けられている。スイッチ素子20j (j=9〜12)は、垂直受光部11j の共通の信号出力端子と積分回路303 の入力端子との間に設けられている。スイッチ素子20j (j=13〜16)は、垂直受光部11j の共通の信号出力端子と積分回路304 の入力端子との間に設けられている。また、スイッチ素子40j (j=1〜4)は、積分回路301 の出力端子と信号処理部1001 の入力端子との間に設けられている。スイッチ素子40j (j=5〜8)は、積分回路302 の出力端子と信号処理部1002 の入力端子との間に設けられている。スイッチ素子40j (j=9〜12)は、積分回路303 の出力端子と信号処理部1003 の入力端子との間に設けられている。スイッチ素子40j (j=13〜16)は、積分回路304 の出力端子と信号処理部1004 の入力端子との間に設けられている。
【0060】
シフトレジスタ部91〜94それぞれは、選択的接続手段であるスイッチ素子20j およびスイッチ素子40j (j=1〜16)それぞれの開閉を制御する。また、タイミング制御部(図示せず)が更に備えられている。タイミング制御部は、垂直受光部11j (j=1〜16)のスイッチ素子14、積分回路30j (j=1〜4)のリセット用のスイッチ素子33、および、信号処理部100j (j=1〜4)の可変容量積分回路50のリセット用のスイッチ素子54それぞれを所定のタイミングで開閉制御し、また、信号処理部100j (j=1〜4)の容量制御部70およびシフトレジスタ部91〜94それぞれの動作を制御する。
【0061】
本実施形態に係る固体撮像装置は以下のように動作する。まず、シフトレジスタ部91〜94それぞれにより、スイッチ素子20j (j=1〜16)のうちスイッチ素子201 ,205 ,209 および2013のみを閉じ、また、スイッチ素子40j (j=1〜16)のうちスイッチ素子401 ,405 ,409 および4013のみを閉じる。これにより、垂直受光部111 、スイッチ素子201 、積分回路301 、スイッチ素子401 および信号処理回路1001 は第1の実施形態の図1の構成となる。垂直受光部115 、スイッチ素子205 、積分回路302 、スイッチ素子405 および信号処理回路1002 も第1の実施形態の図1の構成となる。垂直受光部119 、スイッチ素子209 、積分回路303 、スイッチ素子409 および信号処理回路1003 も第1の実施形態の図1の構成となる。垂直受光部1113、スイッチ素子2013、積分回路304 、スイッチ素子4013および信号処理回路1004 も第1の実施形態の図1の構成となる。そして、これら4組が第1の実施形態に係る固体撮像装置の動作と同様の手順で並列的に動作することにより、垂直受光部11j (j=1,5,9,13)それぞれの各受光素子12の受光量に応じたデジタル信号を信号処理部100k (k=1〜4)から同時に出力する。
【0062】
続いて、シフトレジスタ部91〜94それぞれにより、スイッチ素子20j (j=1〜16)のうちスイッチ素子202 ,206 ,2010および2014のみを閉じ、また、スイッチ素子40j (j=1〜16)のうちスイッチ素子402 ,406 ,4010および4014のみを閉じて、垂直受光部11j (j=2,6,10,14)それぞれの各受光素子12の受光量に応じたデジタル信号を信号処理部100k (k=1〜4)から同時に出力する。
【0063】
さらに続いて、シフトレジスタ部91〜94それぞれにより、スイッチ素子20j (j=1〜16)のうちスイッチ素子203 ,207 ,2011および2015のみを閉じ、また、スイッチ素子40j (j=1〜16)のうちスイッチ素子403 ,407 ,4011および4015のみを閉じて、垂直受光部11j (j=3,7,11,15)それぞれの各受光素子12の受光量に応じたデジタル信号を信号処理部100k (k=1〜4)から同時に出力する。
【0064】
そして、シフトレジスタ部91〜94それぞれにより、スイッチ素子20j (j=1〜16)のうちスイッチ素子204 ,208 ,2012および2016のみを閉じ、また、スイッチ素子40j (j=1〜16)のうちスイッチ素子404 ,408 ,4012および4016のみを閉じて、垂直受光部11j (j=4,8,12,16)それぞれの各受光素子12の受光量に応じたデジタル信号を信号処理部100k (k=1〜4)から同時に出力する。
【0065】
以上のように、本実施形態に係る固体撮像装置は、第1の実施形態に係る固体撮像装置が奏する効果と同様の効果を奏する他、以下のような効果をも奏する。すなわち、本実施形態に係る固体撮像装置では、積分回路および信号処理部の個数が削減されたので、全体の回路規模は小さく、チップサイズは小さくなる。また、各信号処理部のレイアウト設計の自由度が増すので、この点でもチップサイズは小さくなる。
【0066】
(第4の実施形態)
次に、本発明に係る固体撮像装置の第4の実施形態について説明する。図7は、第4の実施形態に係る固体撮像装置の構成図である。本実施形態に係る固体撮像装置は、垂直受光部11j (j=1〜16)が配列された受光部10、スイッチ素子20j (j=1〜16)、積分回路30j (j=1〜4)、スイッチ素子40j (j=1〜4)、シフトレジスタ部91〜94および信号処理部100j (j=1〜4)を備える。なお、ここでは、垂直受光部11およびスイッチ素子20それぞれの個数は16とし、積分回路30およびスイッチ素子40の個数は4としているが、これらの個数は更に多くてもよい。
【0067】
受光部10は、受光素子12が2次元配列されたものである。すなわち、受光部10は、受光素子12が第1の方向に配列されて垂直受光部11j (j=1〜16)とされて、垂直受光部11j が第2の方向に配列されたものである。垂直受光部11j (j=1〜16)それぞれは、第1の実施形態の垂直受光部11と同様の構成である。積分回路30j (j=1〜4)それぞれは、第1の実施形態の積分回路30と同様の構成である。信号処理部100j (j=1〜4)それぞれは、第1の実施形態の信号処理部100と同様の構成であり、可変容量積分回路50、比較回路60、容量制御部70および読み出し部80からなる。
【0068】
スイッチ素子20j (j=1〜16)それぞれは、第1の実施形態のスイッチ素子20に相当し、スイッチ素子40j (j=1〜4)それぞれは、第1の実施形態のスイッチ素子40に相当する。また、スイッチ素子20j (j=1〜16)およびスイッチ素子40j (j=1〜4)は、垂直受光部11j (j=1〜16)、積分回路30j (j=1〜4)および信号処理部100j (j=1〜4)を選択的に接続する選択的接続手段として作用する。すなわち、スイッチ素子20j (j=1〜4)は、垂直受光部11j の共通の信号出力端子と積分回路301 の入力端子との間に設けられている。スイッチ素子20j (j=5〜8)は、垂直受光部11j の共通の信号出力端子と積分回路302 の入力端子との間に設けられている。スイッチ素子20j (j=9〜12)は、垂直受光部11j の共通の信号出力端子と積分回路303 の入力端子との間に設けられている。スイッチ素子20j (j=13〜16)は、垂直受光部11j の共通の信号出力端子と積分回路304 の入力端子との間に設けられている。また、スイッチ素子40j (j=1〜4)は、積分回路30j の出力端子と信号処理部100j の入力端子との間に設けられている。
【0069】
シフトレジスタ部91〜94それぞれは、選択的接続手段であるスイッチ素子20j (j=1〜16)およびスイッチ素子40j (j=1〜4)それぞれの開閉を制御する。また、タイミング制御部(図示せず)が更に備えられている。タイミング制御部は、垂直受光部11j (j=1〜16)のスイッチ素子14、積分回路30j (j=1〜4)のリセット用のスイッチ素子33、および、信号処理部100j (j=1〜4)の可変容量積分回路50のリセット用のスイッチ素子54それぞれを所定のタイミングで開閉制御し、また、信号処理部100j (j=1〜4)の容量制御部70およびシフトレジスタ部91〜94それぞれの動作を制御する。
【0070】
本実施形態に係る固体撮像装置は以下のように動作する。なお、図7に示すように垂直受光部11の数が16個であれば、スイッチ素子40j (j=1〜4)それぞれは閉じたままでよい。
【0071】
まず、シフトレジスタ部91〜94それぞれにより、スイッチ素子20j (j=1〜16)のうちスイッチ素子201 ,205 ,209 および2013のみを閉じる。これにより、垂直受光部111 、スイッチ素子201 、積分回路301 、スイッチ素子401 および信号処理回路1001 は第1の実施形態の図1の構成となる。垂直受光部115 、スイッチ素子202 、積分回路302 、スイッチ素子402 および信号処理回路1002 も第1の実施形態の図1の構成となる。垂直受光部119 、スイッチ素子203 、積分回路303 、スイッチ素子403 および信号処理回路1003 も第1の実施形態の図1の構成となる。垂直受光部1113、スイッチ素子204 、積分回路304 、スイッチ素子404 および信号処理回路1004 も第1の実施形態の図1の構成となる。そして、これら4組が第1の実施形態に係る固体撮像装置の動作と同様の手順で並列的に動作することにより、垂直受光部11j (j=1,5,9,13)それぞれの各受光素子12の受光量に応じたデジタル信号を信号処理部100k (k=1〜4)から同時に出力する。
【0072】
続いて、シフトレジスタ部91〜94それぞれにより、スイッチ素子20j (j=1〜16)のうちスイッチ素子202 ,206 ,2010および2014のみを閉じて、垂直受光部11j (j=2,6,10,14)それぞれの各受光素子12の受光量に応じたデジタル信号を信号処理部100k (k=1〜4)から同時に出力する。
【0073】
さらに続いて、シフトレジスタ部91〜94それぞれにより、スイッチ素子20j (j=1〜16)のうちスイッチ素子203 ,207 ,2011および2015のみを閉じて、垂直受光部11j (j=3,7,11,15)それぞれの各受光素子12の受光量に応じたデジタル信号を信号処理部100k (k=1〜4)から同時に出力する。
【0074】
そして、シフトレジスタ部91〜94それぞれにより、スイッチ素子20j (j=1〜16)のうちスイッチ素子204 ,208 ,2012および2016のみを閉じて、垂直受光部11j (j=4,8,12,16)それぞれの各受光素子12の受光量に応じたデジタル信号を信号処理部100k (k=1〜4)から同時に出力する。
【0075】
以上のように、本実施形態に係る固体撮像装置は、第1の実施形態に係る固体撮像装置が奏する効果と同様の効果を奏する他、以下のような効果をも奏する。すなわち、本実施形態に係る固体撮像装置では、積分回路、スイッチ素子および信号処理部の個数が削減されたので、全体の回路規模は小さく、チップサイズは小さくなる。また、各信号処理部のレイアウト設計の自由度が増すので、この点でもチップサイズは小さくなる。
【0076】
【発明の効果】
以上、詳細に説明したとおり、本発明によれば、可変容量積分回路、比較回路および容量制御部を含む信号処理部は、CDS機能およびA/D変換機能を有するので、S/N比の向上およびオフセット誤差の抑制を簡単な回路構成で実現することができる。また、M3≦M2≦M1,M3<M1として、M1個の垂直受光部、M2個の積分回路およびM3組の信号処理部それぞれの何れかが選択的接続手段により選択されて接続される場合には、全体の回路規模は小さく、チップサイズは小さくなる。さらに、各信号処理部のレイアウト設計の自由度が増すことにより、受光部の各垂直受光部の配列方向の側部に各信号処理部を配置することができるので、この点でもチップサイズは小さくなり、また、正方形に近い形状のイメージセンサを実現することができる。
【図面の簡単な説明】
【図1】第1の実施形態に係る固体撮像装置の回路構成図である。
【図2】可変容量積分回路の回路構成図である。
【図3】第1の実施形態に係る固体撮像装置の動作説明図である。
【図4】可変容量積分回路の他の回路構成図である。
【図5】第2の実施形態に係る固体撮像装置の構成図である。
【図6】第3の実施形態に係る固体撮像装置の構成図である。
【図7】第4の実施形態に係る固体撮像装置の構成図である。
【符号の説明】
10…受光部、11…垂直受光部、12…受光素子、13…光電変換素子、14…スイッチ素子、20…スイッチ素子、30…積分回路、31…電荷増幅器、32…容量素子、33…スイッチ素子、40…スイッチ素子、50…可変容量積分回路、51…容量素子、52…増幅器、53…可変容量部、54…スイッチ素子、60…比較回路、70…容量制御部、80…読み出し部、91〜94…シフトレジスタ部、100…信号処理部。
Claims (3)
- 入力した光信号を電流信号に変換する光電変換素子と該電流信号を出力端子に出力するスイッチ素子とを含む受光素子と、
前記受光素子の出力端子と接続される入力端子を有する電荷増幅器と、前記電荷増幅器の入力端子と出力端子との間に設けられた容量素子と、前記電荷増幅器の入力端子と出力端子との間に設けられたリセット用スイッチ素子とを有し、前記受光素子の出力端子から出力された電流信号を入力して電荷を前記容量素子に蓄積し当該電荷蓄積量に応じた電圧信号を出力端子に出力する積分回路と、
前記積分回路の出力端子から出力された電圧信号を入力する容量素子と、前記容量素子から出力される電圧信号を入力端子に入力する増幅器と、前記増幅器の入力端子と出力端子との間に設けられ容量値が可変である可変容量部と、前記増幅器の入力端子と出力端子との間に設けられたリセット用スイッチ素子とを有し、前記容量素子に入力した電圧信号の変動分に応じた値の積分信号を前記増幅器の出力端子から出力する可変容量積分回路と、
前記可変容量積分回路から出力された積分信号を入力し、この積分信号の値と基準値とを大小比較して比較結果信号を出力する比較回路と、
前記比較回路から出力された比較結果信号を入力し、この比較結果信号に基づいて前記可変容量部の容量値を制御するとともに、この比較結果信号に基づいて前記積分信号の値と前記基準値とが所定の分解能で一致していると判断した場合に前記可変容量部の容量値に応じた第1のデジタル信号を出力する容量制御部と、
前記受光素子のスイッチ素子が開いていて前記積分回路および前記可変容量積分回路それぞれのリセット用スイッチ素子が閉じた状態から、前記積分回路のリセット用スイッチ素子を開いた後に、前記可変容量積分回路のリセット用スイッチ素子を開き、更にその後に前記受光素子のスイッチ素子を閉じるタイミング制御部と、
を備えることを特徴とする固体撮像装置。 - 前記容量制御部から出力された第1のデジタル信号を入力し、この第1のデジタル信号の値から前記可変容量積分回路のオフセット値を除去した値を示す第2のデジタル信号を出力する読み出し部を更に備えることを特徴とする請求項1記載の固体撮像装置。
- 前記受光素子が第1の方向に配列されるとともに各々のスイッチ素子の出力端子が互いに接続され共通の信号出力端子とされて垂直受光部とされ、前記垂直受光部が第2の方向にM1個配列されており、
前記積分回路がM2個(ただし、M2≦M1)設けられ、
前記可変容量積分回路、前記比較回路および前記容量制御部を1組とする信号処理部がM3組(ただし、M3≦M2,M3<M1)設けられ、
M1個の前記垂直受光部、M2個の前記積分回路およびM3組の前記信号処理部を選択的に接続する選択的接続手段を更に備える、
ことを特徴とする請求項1記載の固体撮像装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19304798A JP4098884B2 (ja) | 1998-07-08 | 1998-07-08 | 固体撮像装置 |
PCT/JP1999/003675 WO2000002434A1 (fr) | 1998-07-08 | 1999-07-07 | Imageur transistorise |
DE69937754T DE69937754T2 (de) | 1998-07-08 | 1999-07-07 | Festkörperbildwandler |
AU46496/99A AU4649699A (en) | 1998-07-08 | 1999-07-07 | Solid-state imaging device |
EP99929740A EP1154483B1 (en) | 1998-07-08 | 1999-07-07 | Solid-state imaging device |
US09/725,251 US6977682B2 (en) | 1998-07-08 | 2000-11-29 | Solid-state imaging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19304798A JP4098884B2 (ja) | 1998-07-08 | 1998-07-08 | 固体撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000032342A JP2000032342A (ja) | 2000-01-28 |
JP4098884B2 true JP4098884B2 (ja) | 2008-06-11 |
Family
ID=16301305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19304798A Expired - Fee Related JP4098884B2 (ja) | 1998-07-08 | 1998-07-08 | 固体撮像装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6977682B2 (ja) |
EP (1) | EP1154483B1 (ja) |
JP (1) | JP4098884B2 (ja) |
AU (1) | AU4649699A (ja) |
DE (1) | DE69937754T2 (ja) |
WO (1) | WO2000002434A1 (ja) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4424796B2 (ja) * | 1999-11-18 | 2010-03-03 | 浜松ホトニクス株式会社 | 光検出装置 |
DE60139582D1 (de) * | 2000-02-29 | 2009-09-24 | Hamamatsu Photonics Kk | Signalleseschaltung |
JP2001320606A (ja) * | 2000-05-02 | 2001-11-16 | Hamamatsu Photonics Kk | 信号処理回路 |
JP4489914B2 (ja) * | 2000-07-27 | 2010-06-23 | 浜松ホトニクス株式会社 | A/d変換装置および固体撮像装置 |
EP1314969B1 (en) * | 2000-08-03 | 2006-03-22 | Hamamatsu Photonics K. K. | Optical sensor |
US6613776B2 (en) | 2000-09-15 | 2003-09-02 | Vertex Pharmaceuticals Incorporated | Pyrazole compounds useful as protein kinase inhibitors |
JP4689024B2 (ja) * | 2000-10-12 | 2011-05-25 | 浜松ホトニクス株式会社 | A/d変換装置および固体撮像装置 |
KR100399954B1 (ko) * | 2000-12-14 | 2003-09-29 | 주식회사 하이닉스반도체 | 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치 |
JP4579433B2 (ja) * | 2001-02-27 | 2010-11-10 | 浜松ホトニクス株式会社 | A/d変換回路および固体撮像装置 |
WO2003021939A1 (en) * | 2001-09-05 | 2003-03-13 | Canesta Inc. | Electromagnetic wave detection arrangement with improved performance and reproducibility |
JP4251811B2 (ja) * | 2002-02-07 | 2009-04-08 | 富士通マイクロエレクトロニクス株式会社 | 相関二重サンプリング回路とこの相関二重サンプリング回路を備えたcmosイメージセンサ |
US7382408B2 (en) * | 2002-07-18 | 2008-06-03 | Micron Technology, Inc. | Varying capacitance that receives signals from sensing elements |
KR100581296B1 (ko) * | 2002-12-05 | 2006-05-17 | 주식회사 애트랩 | 움직임 검출용 이미지 센서와 그것을 사용한 이미지신호처리 시스템 |
US20100225579A1 (en) * | 2002-12-05 | 2010-09-09 | Atlab Inc. | Image sensor and optical pointing system |
US7738014B2 (en) * | 2002-12-05 | 2010-06-15 | Atlab Inc. | Image sensor and optical pointing system |
JP4293588B2 (ja) * | 2002-12-16 | 2009-07-08 | 浜松ホトニクス株式会社 | 光検出装置 |
JP2004200794A (ja) * | 2002-12-16 | 2004-07-15 | Hamamatsu Photonics Kk | 光検出装置 |
JP4663956B2 (ja) * | 2002-12-25 | 2011-04-06 | 浜松ホトニクス株式会社 | 光検出装置 |
JP2005218052A (ja) * | 2004-02-02 | 2005-08-11 | Hamamatsu Photonics Kk | 光検出装置 |
US7095004B2 (en) * | 2004-04-01 | 2006-08-22 | Lite-On Semiconductor Corporation | Image sensing module capable of fast transferring signal and method thereof |
JP4589030B2 (ja) * | 2004-05-10 | 2010-12-01 | 浜松ホトニクス株式会社 | 光検出装置 |
US7671460B2 (en) * | 2006-01-25 | 2010-03-02 | Teledyne Licensing, Llc | Buried via technology for three dimensional integrated circuits |
TWI345910B (en) * | 2006-10-02 | 2011-07-21 | Novatek Microelectronics Corp | Cmos image sensor for high-speed operation |
US7436342B2 (en) * | 2007-01-30 | 2008-10-14 | Teledyne Licensing, Llc | Numerical full well capacity extension for photo sensors with an integration capacitor in the readout circuit using two and four phase charge subtraction |
US7923763B2 (en) * | 2007-03-08 | 2011-04-12 | Teledyne Licensing, Llc | Two-dimensional time delay integration visible CMOS image sensor |
US7498650B2 (en) * | 2007-03-08 | 2009-03-03 | Teledyne Licensing, Llc | Backside illuminated CMOS image sensor with pinned photodiode |
JP5028154B2 (ja) * | 2007-06-20 | 2012-09-19 | キヤノン株式会社 | 撮像装置及びその制御方法 |
FR2929055B1 (fr) * | 2008-03-19 | 2010-05-28 | Commissariat Energie Atomique | Systeme de conversion de charges en tension et procede de pilotage d'un tel systeme |
US7795650B2 (en) * | 2008-12-09 | 2010-09-14 | Teledyne Scientific & Imaging Llc | Method and apparatus for backside illuminated image sensors using capacitively coupled readout integrated circuits |
KR101077408B1 (ko) * | 2010-02-05 | 2011-10-26 | 서강대학교산학협력단 | Cmos 이미지 센서 |
JP5858652B2 (ja) * | 2011-06-08 | 2016-02-10 | キヤノン株式会社 | 固体撮像装置及び固体撮像装置の駆動方法 |
KR101814661B1 (ko) * | 2011-11-29 | 2018-01-05 | 삼성전자주식회사 | 연산 증폭기 회로, 이를 포함하는 이미지 센서, 및 연산 증폭기의 주파수 응답 보상 방법 |
KR102005052B1 (ko) * | 2012-12-03 | 2019-07-31 | 삼성디스플레이 주식회사 | 오차 보상부 및 이를 이용한 유기전계발광 표시장치 |
US9411056B2 (en) * | 2013-01-31 | 2016-08-09 | General Electric Company | Wide dynamic range bidirectional integrating electrometer with low leakage solid-state reset and range change operating over an extended temperature range |
EP2924979B1 (en) * | 2014-03-25 | 2023-01-18 | IMEC vzw | Improvements in or relating to imaging sensors |
JP6527035B2 (ja) | 2015-06-30 | 2019-06-05 | 浜松ホトニクス株式会社 | 固体撮像装置 |
CN107704827B (zh) * | 2017-09-30 | 2024-03-12 | 苏州迈瑞微电子有限公司 | 一种光电传感器和具有其的光电传感器阵列 |
US10827090B1 (en) * | 2019-09-16 | 2020-11-03 | Innolux Corporation | Electronic device and method for operating electronic device |
CN112954237A (zh) * | 2021-02-07 | 2021-06-11 | 电子科技大学 | 一种用于光电探测器的自适应可变增益积分电路 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2593987B1 (fr) * | 1986-01-24 | 1989-08-04 | Thomson Csf | Dispositif photosensible a l'etat solide |
JP3179078B2 (ja) * | 1989-04-10 | 2001-06-25 | キヤノン株式会社 | 光電変換装置 |
US4996413A (en) * | 1990-02-27 | 1991-02-26 | General Electric Company | Apparatus and method for reading data from an image detector |
JPH043588A (ja) * | 1990-04-20 | 1992-01-08 | Canon Inc | 固体撮像装置 |
JP3050583B2 (ja) * | 1990-10-17 | 2000-06-12 | ソニー株式会社 | 固体撮像装置 |
JP3018546B2 (ja) * | 1991-03-18 | 2000-03-13 | ソニー株式会社 | 固体撮像装置 |
US6201573B1 (en) * | 1995-11-13 | 2001-03-13 | Hamamatsu Photonics K. K. | Solid state imaging apparatus for imaging a two dimensional optical image having a number of integration circuits |
JP3308146B2 (ja) * | 1995-06-02 | 2002-07-29 | 浜松ホトニクス株式会社 | 固体撮像装置 |
JPH08331459A (ja) * | 1995-06-02 | 1996-12-13 | Hamamatsu Photonics Kk | 固体撮像装置 |
JPH0946597A (ja) * | 1995-07-31 | 1997-02-14 | Sony Corp | 固体撮像装置およびその駆動方法 |
JP3798462B2 (ja) * | 1996-04-01 | 2006-07-19 | 浜松ホトニクス株式会社 | 固体撮像装置 |
JPH1028240A (ja) * | 1996-05-10 | 1998-01-27 | Sony Corp | 増幅型固体撮像素子、その固定パターンノイズ補正方法、並びに、補正値書き込み方法 |
TW427053B (en) * | 1999-03-10 | 2001-03-21 | Nat Science Council | Low voltage switched capacitor integrator having offset voltage compensation and the filter using the same |
-
1998
- 1998-07-08 JP JP19304798A patent/JP4098884B2/ja not_active Expired - Fee Related
-
1999
- 1999-07-07 DE DE69937754T patent/DE69937754T2/de not_active Expired - Lifetime
- 1999-07-07 WO PCT/JP1999/003675 patent/WO2000002434A1/ja active IP Right Grant
- 1999-07-07 AU AU46496/99A patent/AU4649699A/en not_active Abandoned
- 1999-07-07 EP EP99929740A patent/EP1154483B1/en not_active Expired - Lifetime
-
2000
- 2000-11-29 US US09/725,251 patent/US6977682B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
AU4649699A (en) | 2000-02-01 |
DE69937754T2 (de) | 2008-11-27 |
EP1154483B1 (en) | 2007-12-12 |
EP1154483A4 (en) | 2002-07-10 |
WO2000002434A1 (fr) | 2000-01-20 |
DE69937754D1 (de) | 2008-01-24 |
JP2000032342A (ja) | 2000-01-28 |
US6977682B2 (en) | 2005-12-20 |
EP1154483A1 (en) | 2001-11-14 |
US20010008422A1 (en) | 2001-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4098884B2 (ja) | 固体撮像装置 | |
US5962844A (en) | Active pixel image cell with embedded memory and pixel level signal processing capability | |
US6801258B1 (en) | CMOS integration sensor with fully differential column readout circuit for light adaptive imaging | |
US7268338B2 (en) | Imaging array having variable conversion gain | |
EP2832090B1 (en) | Cmos image sensors implementing full frame digital correlated double sampling with global shutter | |
EP1399746B1 (en) | Image sensor utilizing a low fpn high gain capacitive transimpedance amplifier | |
US20090091648A1 (en) | Multi-resolution Image Sensor Array with High Image Quality Pixel Readout Circuitry | |
EP2123019B1 (en) | Extended dynamic range using variable sensitivity pixels | |
JP4837501B2 (ja) | Ad変換回路および光検出装置 | |
EP1271930A2 (en) | Image sensing apparatus capable of outputting image with converted resolution, its control method, and image sensing system | |
US20140197303A1 (en) | Focal plane array processing method and apparatus | |
JP4315032B2 (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
US7471324B2 (en) | Amplifier shared between two columns in CMOS sensor | |
JP2007532025A (ja) | ピクセル・レベルのアナログ/デジタル変換用の多重化入力分離型のシグマ−デルタ・アナログ/デジタル変換器の設計 | |
JP3308146B2 (ja) | 固体撮像装置 | |
KR101074551B1 (ko) | 광검출 장치 | |
JP2003051989A (ja) | 光電変換装置、固体撮像装置及びシステム | |
EP1507406B1 (en) | Image sensor with active reset and randomly addressable pixels | |
JPH08331459A (ja) | 固体撮像装置 | |
JP4489914B2 (ja) | A/d変換装置および固体撮像装置 | |
WO2005123228A2 (en) | Ccd imaging array with improved charge sensing circuit | |
US6850176B2 (en) | Method for converting an analog signal into a digital signal and electromagnetic radiation sensor using same | |
JP4928068B2 (ja) | 撮像装置及び撮像システム | |
JP4390881B2 (ja) | 光検出装置 | |
WO2019196089A1 (zh) | 图像传感电路及其控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080314 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |