JP4663956B2 - 光検出装置 - Google Patents
光検出装置 Download PDFInfo
- Publication number
- JP4663956B2 JP4663956B2 JP2002375115A JP2002375115A JP4663956B2 JP 4663956 B2 JP4663956 B2 JP 4663956B2 JP 2002375115 A JP2002375115 A JP 2002375115A JP 2002375115 A JP2002375115 A JP 2002375115A JP 4663956 B2 JP4663956 B2 JP 4663956B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switch
- substrate
- photodiode
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 91
- 230000010354 integration Effects 0.000 claims description 70
- 239000003990 capacitor Substances 0.000 claims description 39
- 238000006243 chemical reaction Methods 0.000 claims description 25
- 238000001514 detection method Methods 0.000 claims description 15
- 230000003287 optical effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000035945 sensitivity Effects 0.000 description 6
- 239000010410 layer Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
- G01J1/46—Electric circuits using a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
- H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/70—Circuitry for compensating brightness variation in the scene
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、配列された複数のフォトダイオードを含む光検出装置に関するものである。
【０００２】
【従来の技術】
光検出装置は、１次元状または２次元状に配列された複数のフォトダイオードと、アンプおよび積分容量部を含む積分回路とを備えた装置であり、また、さらに以降の信号処理回路をも備える場合がある。この光検出装置では、各フォトダイオードへの入射光の強度に応じた量の電荷が該フォトダイオードから出力され、その電荷が積分容量部に蓄積され、その蓄積された電荷の量に応じた電圧値が積分回路より出力される。複数のフォトダイオードそれぞれで発生した電荷の量に応じて積分回路より出力される電圧値に基づいて、複数のフォトダイオードが配列された光検出面へ入射する光が検出される。また、光検出装置は、積分回路から出力された電圧値（アナログ値）をデジタル値に変換するＡ／Ｄ変換回路を更に備えている場合があり、この場合には、入射光強度がデジタル値として得られ、さらにコンピュータ等により処理することが可能となる。
【０００３】
このような光検出装置は、ＣＭＯＳ技術により製造することが可能であって、積分回路に含まれる積分容量部の容量値を変更することにより、入射光強度検出のダイナミックレンジを拡大することができる。例えば、非特許文献１に記載された光検出装置では、積分回路は、容量値が可変である積分容量部がアンプの入出力端子間に設けられており、フォトダイオードから出力された電荷を積分容量部に蓄積して、この蓄積した電荷の量に応じた電圧値を出力する。そして、この非特許文献１に記載された光検出装置では、外部からの制御により積分容量部の容量値を適切に設定することで、入射光強度検出のダイナミックレンジの拡大を図っている。
【０００４】
すなわち、積分容量部の容量値を小さくすることで、入射光強度が小さい場合であっても検出感度が大きくなり、一方、積分容量部の容量値を大きくすることで、入射光強度が大きい場合であっても出力信号の飽和が回避される。この光検出装置を用いれば、例えば真夏の昼間のように非常に明るい被写体を撮像する場合にも、出力信号が飽和することなく被写体を撮像することができる。また、例えば夜間のように非常に暗い被写体を撮像する場合にも、感度よく被写体を撮像することができる。
【０００５】
しかしながら、上記非特許文献１に記載された光検出装置は、被写体上の位置によって明暗が大きく異なる場合には、被写体の暗い部分を感度よく撮像しようとすれば、被写体の明るい部分における出力信号が飽和する。一方、被写体の明るい部分を飽和しないように撮像しようとすれば、被写体の暗い部分における撮像感度が悪くなる。このように、この光検出装置は、撮像の度に積分容量部の容量値を適切に設定することで入射光強度検出のダイナミックレンジの拡大を図っているものの、１画面における画素毎の入射光強度検出のダイナミックレンジが拡大されるものではない。
【０００６】
このような問題を解決することを意図した発明が特許文献１に開示されている。この特許文献１に開示された光検出装置は、容量値が可変である積分容量部を有する積分回路と、各フォトダイオードそれぞれで発生した電荷の量のレベルを判定する電荷量レベル判定回路と、を備えている。そして、複数のフォトダイオードのうちの何れかのフォトダイオードが選択され、この選択されたフォトダイオードで発生した電荷の量のレベルが電荷量レベル判定回路により判定され、この判定された電荷量レベルに基づいて積分容量部の容量値が設定され、その後に、選択されたフォトダイオードで発生した電荷を蓄積する動作が積分回路において開始される。このように構成されることで、この光検出装置は、各々のフォトダイオード毎（すなわち、１画面における画素毎）の入射光強度検出のダイナミックレンジが拡大され得る。
【０００７】
【特許文献１】
国際公開第０２／１２８４５号パンフレット
【０００８】
【非特許文献１】
S. L. Garverick, et al., "A 32-Channel Charge Readout IC for Programmable, Nonlinear Quantization of Multichannel Detector Data", IEEE Journal of Solid-State Circuits, Vol.30, No.5, pp.533-541 (1995)
【０００９】
【発明が解決しようとする課題】
しかしながら、上記特許文献１に開示された光検出装置では、上述したように、複数のフォトダイオードのうちの何れかのフォトダイオードが選択されてから、積分回路における電荷蓄積動作が開始される迄に、多くのステップが必要である。このことから、この光検出装置は高速な光検出動作が困難である。
【００１０】
本発明は、上記問題点を解消する為になされたものであり、入射光強度検出のダイナミックレンジが広く高速に入射光強度を検出することができる光検出装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明に係る光検出装置は、(1) 入射光強度に応じた量の電荷を各々発生するＮ個（Ｎは２以上の整数）のフォトダイオードと、(2) Ｎ個のフォトダイオードそれぞれに対応して設けられ、各フォトダイオードで発生した電荷の量のレベルを複数の基準値それぞれと大小比較することで判定し、そのレベル判定結果を示すレベル信号を出力するＮ個の電荷量レベル判定回路と、(3) 容量値が可変であって該容量値がレベル信号に基づいて設定される積分容量部を有し、入力端に入力した電荷を積分容量部に蓄積して、この蓄積した電荷の量に応じた電圧値を出力端より出力する積分回路と、(4) Ｎ個のフォトダイオードそれぞれに対応して設けられ、各フォトダイオードと積分回路の入力端との間に設けられた第１スイッチと、(5) Ｎ個の電荷量レベル判定回路それぞれに対応して設けられ、各電荷量レベル判定回路と積分容量部との間に設けられた第２スイッチと、(6) 第１スイッチおよび第２スイッチそれぞれの開閉を制御する制御回路と、を備えることを特徴とする。
さらに、本発明に係る光検出装置は、(a) 制御回路が、Ｎ個のフォトダイオードそれぞれについて順次に、該フォトダイオードに対応する第２スイッチを閉じ、該フォトダイオードに対応する電荷量レベル判定回路より出力されたレベル信号に基づいて積分容量部の容量値が設定された後に、該フォトダイオードに対応する第１スイッチを閉じ、(b) 電荷量レベル判定回路が、対応する第１スイッチが開いている期間に亘って対応するフォトダイオードで発生した電荷の量のレベルを複数の基準値それぞれと大小比較することで判定し、(c) 積分回路が、Ｎ個のフォトダイオードそれぞれについて順次に、該フォトダイオードに対応する第２スイッチが閉じているときに、該フォトダイオードに対応する電荷量レベル判定回路から出力されるレベル信号に基づいて積分容量部の容量値が設定され、該フォトダイオードに対応する第１スイッチが閉じているときに、該フォトダイオードで発生した電荷を入力して積分容量部に蓄積し、この蓄積した電荷の量に応じた電圧値を出力端より出力する、ことを特徴とする。
【００１２】
本発明に係る光検出装置によれば、フォトダイオードに入射した光の強度に応じた量の電荷が発生し、この電荷のレベルが電荷量レベル判定回路により判定される。そして、この判定された電荷量レベルに基づいて積分回路の積分容量部の容量値が設定される。その後、積分回路において、フォトダイオードで発生した電荷が積分容量部に蓄積されて、この蓄積された電荷の量に応じた値の電圧信号が出力される。入射光強度が大きい場合には、積分回路の可変容量部の容量値は比較的大きな値に設定され、入射光強度が大きくても飽和することなく入射光強度が検出される。一方、入射光強度が小さい場合には、積分回路の可変容量部の容量値は比較的小さな値に設定され、入射光強度が小さくても感度よく入射光強度が検出される。また、この光検出装置では、各フォトダイオードに対して電荷量レベル判定回路が１対１に設けられていることにより、積分回路の積分容量部の容量値が迅速に設定され、高速に入射光強度が検出され得る。
【００１３】
本発明に係る光検出装置は、積分回路の出力端より出力された電圧値を入力し、この電圧値をＡ／Ｄ変換して、この電圧値に応じたデジタル値を出力するＡ／Ｄ変換回路を更に備えるのが好適である。この場合には、積分回路から出力された電圧値は、Ａ／Ｄ変換回路に入力してデジタル値に変換され、このデジタル値がＡ／Ｄ変換回路より出力される。
【００１４】
本発明に係る光検出装置は、Ａ／Ｄ変換回路から出力されたデジタル値を入力し、レベル信号に応じてデジタル値のビットをシフトして、このビットをシフトしたデジタル値を出力するシフト回路を更に備えるのが好適である。この場合には、Ａ／Ｄ変換回路から出力されたデジタル値は、シフト回路により、電荷量レベル判定回路により判定された電荷量レベルに応じてビットがシフトされて出力される。
【００１５】
本発明に係る光検出装置は、積分容量部が第１容量値または第２容量値に設定が可能であって、第１容量値が第２容量値の２p倍（ｐは１以上の整数）であり、Ａ／Ｄ変換回路がｐ以上のビット数のデジタル値を出力し、シフト回路がレベル信号に応じてデジタル値をｐビットだけシフトするのが好適である。この場合には、Ａ／Ｄ変換回路から出力されたデジタル値が必要に応じてｐビットだけシフトされることで、これにより得られるデジタル値は入射光強度に対して線形性が優れるものとなる。
【００１７】
本発明に係る光検出装置は、Ｎ個のフォトダイオード、Ｎ個の電荷量レベル判定回路および積分回路を１組として、これらをＭ組（Ｍは２以上の整数）備えるのが好適である。この場合には、Ｍ×Ｎ個のフォトダイオードが配列されるので、画素数の更なる増加が可能である。
【００１８】
本発明に係る光検出装置は、(1) 第１基板にＮ個のフォトダイオードが設けられ、(2) 第２基板にＮ個の電荷量レベル判定回路、積分回路、第１スイッチおよび第２スイッチが設けられており、(3) 第１基板と第２基板とが互いにバンプ接続されていて、互いに対応するフォトダイオードと第１スイッチとが電気的に接続されており、互いに対応するフォトダイオードと電荷量レベル判定回路とが電気的に接続されており、(4) 第１基板の一方の側にシンチレータが設けられ、(5) 第１基板の他方の側に第２基板が積層されて設けられており、(6) 第２基板において第１基板が積層される領域にＮ個の電荷量レベル判定回路、積分回路、第１スイッチおよび第２スイッチが設けられているのが好適である。この場合には、第１基板および第２基板それぞれは、最適の製造プロセスで製造することが可能であり、集積度を向上する上で好ましい。
【００１９】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００２０】
図１は、本実施形態に係る光検出装置１の全体構成図である。図２は、本実施形態に係る光検出装置１の一部構成図である。図１において点線で示された範囲Ｙ内のブロックＸ1〜ＸMそれぞれの詳細が図２に示されている。これらの図に示される光検出装置１は、Ｍ組のユニットＵ1〜ＵM、Ａ／Ｄ変換回路３０、シフト回路４０および制御回路５０を備えている。各ユニットＵmは、互いに同様の構成を有しており、Ｎ個のフォトダイオードＰＤm,1〜ＰＤm,N、Ｎ個の電荷量レベル判定回路１０m,1〜１０m,N、Ｎ個の第１スイッチＳＷ１m,1〜ＳＷ１m,N、Ｎ個の第２スイッチＳＷ２m,1〜ＳＷ２m,N、積分回路２０m、スイッチＳＷ３mおよびスイッチＳＷ４mを備えている。ここで、Ｍは１以上の整数であり、Ｎは２以上の整数であり、ｍは１以上Ｍ以下の各整数であり、また、以下に現れるｎは１以上Ｎ以下の各整数である。
【００２１】
各フォトダイオードＰＤm,nは、入射光強度に応じた量の電荷Ｑを発生するものである。スイッチＳＷ１m,nは、フォトダイオードＰＤm,nに対応して該フォトダイオードＰＤm,nと積分回路２０mの入力端との間に設けられ、電気的に開閉が可能である。
【００２２】
電荷量レベル判定回路１０m,nは、フォトダイオードＰＤm,nに対応して設けられており、該フォトダイオードＰＤm,nで発生した電荷Ｑの量のレベルを判定し、そのレベル判定結果を示すレベル信号Levelを出力する。スイッチＳＷ２m,nは、電荷量レベル判定回路１０m,nに対応して該電荷量レベル判定回路１０m,nと積分回路２０mとの間に設けられ、電気的に開閉が可能である。なお、レベル信号Levelは、１ビットまたは複数ビットのデジタル信号であり、スイッチＳＷ２m,nは、このビット数分のスイッチを含む。
【００２３】
積分回路２０mは、容量値が可変である積分容量部を有しており、フォトダイオードＰＤm,nとスイッチＳＷ１m,nを介して入力端が接続されている。そして、積分回路２０mは、これらのスイッチＳＷ１m,1〜ＳＷ１m,Nの順次の開閉に伴いＮ個のフォトダイオードＰＤm,1〜ＰＤm,Nそれぞれから順次に出力されて該入力端に入力した電荷Ｑを積分容量部に蓄積して、この蓄積した電荷Ｑの量に応じた電圧値Ｖ20を出力端より出力する。また、積分容量部は、電荷量レベル判定回路１０m,nとスイッチＳＷ２m,nを介して接続されており、これらのスイッチＳＷ２m,1〜ＳＷ２m,Nの順次の開閉に伴いＮ個の電荷量レベル判定回路１０m,1〜１０m,Nそれぞれから順次に出力されて入力したレベル信号Levelに基づいて容量値が設定される。
【００２４】
Ａ／Ｄ変換回路３０は、積分回路２０mの出力端よりスイッチＳＷ３mを経て順次に出力された電圧値Ｖ20を入力し、この電圧値Ｖ20をＡ／Ｄ変換して、この電圧値Ｖ20に応じたデジタル値を出力する。シフト回路４０は、Ａ／Ｄ変換回路３０から出力されたデジタル値を入力するとともに、電荷量レベル判定回路１０m,1〜１０m,NそれぞれよりスイッチＳＷ２m,nおよびスイッチＳＷ４mを経て出力されたレベル信号Levelを順次に入力して、このレベル信号Levelに応じてデジタル値のビットをシフトして、このビットをシフトしたデジタル値を出力する。
【００２５】
制御回路５０は、光検出装置１の全体の動作を制御するものである。特に、制御回路５０は、各スイッチＳＷ１m,nおよび各スイッチＳＷ２m,nそれぞれの開閉を制御する。具体的には、制御回路５０は、各フォトダイオードＰＤm,nについて、対応するスイッチＳＷ２m,nを閉じ、対応する電荷量レベル判定回路１０m,nより出力されたレベル信号Levelに基づいて積分回路２０mの積分容量部の容量値が設定された後に、対応するスイッチＳＷ１m,nを閉じて、積分回路２０mにおける積分動作を開始させる。また、制御回路５０は、積分回路２０m、スイッチＳＷ３m、スイッチＳＷ４m、Ａ／Ｄ変換回路３０およびシフト回路４０それぞれの動作のタイミングをも制御する。この動作タイミングについては後に詳述する。なお、図１では、制御回路５０から他の要素回路へ送られる制御信号の図示が省略されている。
【００２６】
図３は、本実施形態に係る光検出装置１に含まれる電荷量レベル判定回路１０m,nおよび積分回路２０mの回路図である。なお、この図には、第ｍユニットＵm内の第ｎフォトダイオードＰＤm,nに対応する部分のみが示されている。
【００２７】
電荷量レベル判定回路１０m,nは、３つの比較器１１〜１３および制御部１４を有している。比較器１１〜１３それぞれの非反転入力端子は、フォトダイオードＰＤm,nのカソード端子とスイッチＳＷ１m,nとの接続点に接続されている。比較器１１の反転入力端子には基準電圧値Ｖref1が入力し、比較器１２の反転入力端子には基準電圧値Ｖref2が入力し、比較器１３の反転入力端子には基準電圧値Ｖref3が入力している。そして、比較器１１〜１３それぞれは、非反転入力端子および反転入力端子それぞれに入力する電圧値を大小比較して、その比較結果を表す信号を制御部１４へ出力する。制御部１４は、比較器１１〜１３それぞれより出力された信号を入力して、積分回路２０mの積分容量部の容量値を設定する為の３ビットのレベル信号Levelを出力する。
【００２８】
ここで、基準電圧値Ｖref1〜Ｖref3は
Ｖref1＝Ｖsat／２ …(1a)
Ｖref2＝Ｖsat／４ …(1b)
Ｖref3＝Ｖsat／８ …(1c)
なる関係式を満たす。Ｖsatは一定値である。したがって、３つの比較器１１〜１３は、フォトダイオードＰＤm,nのカソード端子の電位ＶPDが、
ＶPD＜Ｖsat／８ …(2a)
Ｖsat／８≦ＶPD＜Ｖsat／４ …(2b)
Ｖsat／４≦ＶPD＜Ｖsat／２ …(2c)
Ｖsat／２≦ＶPD …(2d)
のうちの何れの範囲にあるかを判定することができる。制御部１４より出力されるレベル信号Levelは、電位ＶPDが上記(2a)式〜(2d)式の何れの範囲にあるかを示すものである。
【００２９】
積分回路２０mは、アンプＡ、容量素子Ｃ0〜Ｃ3およびスイッチＳＷ0〜ＳＷ3を有している。アンプＡの入力端子は、スイッチＳＷ１m,nを介して、フォトダイオードＰＤm,nのカソード端子に接続されている。アンプＡの出力端子は、スイッチＳＷ３mを介してＡ／Ｄ変換回路３０に接続されている。互いに直列接続されたスイッチＳＷ1および容量素子Ｃ1、互いに直列接続されたスイッチＳＷ2および容量素子Ｃ2、互いに直列接続されたスイッチＳＷ3および容量素子Ｃ3、容量素子Ｃ0、ならびに、スイッチＳＷ0は、アンプＡの入出力端子間に互いに並列に設けられている。
【００３０】
容量素子Ｃ0〜Ｃ3およびスイッチＳＷ1〜ＳＷ3は、容量値が可変の積分容量部２１を構成している。すなわち、スイッチＳＷ1〜ＳＷ3それぞれは、電荷量レベル判定回路１０m,nの制御部１４より出力されスイッチＳＷ２m,nを経て入力したレベル信号Levelに基づいて開閉し、この開閉状態に応じて積分容量部２１の容量値が定まる。ここで、容量素子Ｃ0〜Ｃ3それぞれの容量値は、
Ｃ0＝Ｃ …(3a)
Ｃ1＝Ｃ …(3b)
Ｃ2＝２Ｃ …(3c)
Ｃ3＝４Ｃ …(3d)
なる関係式を満たす。Ｃは一定値である。
【００３１】
積分容量部２１は、レベル信号Levelに基づいて、つまり、３つの比較器１１〜１３により判定されたフォトダイオードＰＤm,nのカソード端子の電位ＶPDに応じて、以下のように、スイッチＳＷ1〜ＳＷ3それぞれの開閉が設定されることで、容量値が設定される。すなわち、電位ＶPDが上記(2a)式の範囲にあると判定されたときには、スイッチＳＷ1〜ＳＷ3の全てが開いて、積分容量部２１の容量値がＣ（＝Ｃ0）に設定され、電位ＶPDが上記(2b)式の範囲にあると判定されたときには、スイッチＳＷ1のみが閉じて、積分容量部２１の容量値が２Ｃ（＝Ｃ0＋Ｃ1）に設定される。電位ＶPDが上記(2c)式の範囲にあると判定されたときには、スイッチＳＷ1およびＳＷ2が閉じて、積分容量部２１の容量値が４Ｃ（＝Ｃ0＋Ｃ1＋Ｃ2）に設定される。また、電位ＶPDが上記(2d)式の範囲にあると判定されたときには、スイッチＳＷ1〜ＳＷ3の全てが閉じて、積分容量部２１の容量値が８Ｃ（＝Ｃ0＋Ｃ1＋Ｃ2＋Ｃ3）に設定される。そして、これら何れの場合にも、積分回路２０mの出力端より出力される電圧値Ｖ20は、
Ｖsat／２≦Ｖ20＜Ｖsat …(4)
なる範囲にある。
【００３２】
そして、Ａ／Ｄ変換回路３０は、各ユニットＵmの積分回路２０mの出力端より出力されてスイッチＳＷ３mを経て順次に到達した電圧値Ｖ20を入力して、この電圧値Ｖ20をＡ／Ｄ変換し、この電圧値Ｖ20に応じたデジタル値を出力する。このとき、Ａ／Ｄ変換回路３０に入力する電圧値Ｖ20は常に上記(4)式の範囲内にあるから、Ａ／Ｄ変換回路３０は、電圧値Ｖ20をＡ／Ｄ変換する際に、出力するデジタル値の全ビットを有効に利用することができる。
【００３３】
シフト回路４０は、Ａ／Ｄ変換回路３０から出力されたデジタル値を入力するとともに、電荷量レベル判定回路１０m,1〜１０m,Nそれぞれから出力されたレベル信号Levelを順次に入力して、このレベル信号Levelに応じてデジタル値のビットをシフトして、このビットをシフトしたデジタル値を出力する。すなわち、Ａ／Ｄ変換回路３０から出力されるデジタル値がＫビット（Ｋは２以上の整数）のデジタル値（ＤK-1,ＤK-2,…Ｄ1,Ｄ0）であるとしたとき、シフト回路４０は(Ｋ＋３)ビットのデジタル値を出力する。シフト回路４０は、電位ＶPDが上記(2a)式の範囲にあることをレベル信号Levelが示している場合には、入力したデジタル値をビットシフトすることなく、(Ｋ＋３)ビットのデジタル値（０,０,０,ＤK-1,ＤK-2,…Ｄ1,Ｄ0）を出力する。電位ＶPDが上記(2b)式の範囲にあることをレベル信号Levelが示している場合には、入力したデジタル値を１ビット分だけ上位にシフトして、(Ｋ＋３)ビットのデジタル値（０,０,ＤK-1,ＤK-2,…Ｄ1,Ｄ0,０）を出力する。電位ＶPDが上記(2c)式の範囲にあることをレベル信号Levelが示している場合には、入力したデジタル値を２ビット分だけ上位にシフトして、(Ｋ＋３)ビットのデジタル値（０,ＤK-1,ＤK-2,…Ｄ1,Ｄ0,０,０）を出力する。また、電位ＶPDが上記(2d)式の範囲にあることをレベル信号Levelが示している場合には、入力したデジタル値を３ビット分だけ上位にシフトして、(Ｋ＋３)ビットのデジタル値（ＤK-1,ＤK-2,…Ｄ1,Ｄ0,０,０,０）を出力する。
【００３４】
次に、本実施形態に係る光検出装置１の動作タイミングについて説明する。図４は、本実施形態に係る光検出装置１の動作を説明するタイミングチャートである。この図には、上から順に、フォトダイオードＰＤm,n-1に対応するスイッチＳＷ２m,n-1の開閉タイミングおよびスイッチＳＷ１m,n-1の開閉タイミング、各ユニットＵmにおいてフォトダイオードＰＤm,n-1に隣接して配置されるフォトダイオードＰＤm,nに対応するスイッチＳＷ２m,nの開閉タイミングおよびスイッチＳＷ１m,nの開閉タイミング、各ユニットＵmにおいてフォトダイオードＰＤm,nに隣接して配置されるフォトダイオードＰＤm,n+1に対応するスイッチＳＷ２m,n+1の開閉タイミングおよびスイッチＳＷ１m,n+1の開閉タイミング、積分回路２０mからの出力電圧値Ｖ20、ならびに、Ａ／Ｄ変換回路３０からの出力デジタル値、が示されている。
【００３５】
時刻ｔn-1,2から時刻ｔn,1までの期間内に、各ユニットＵmにおいて、Ｎ個のスイッチＳＷ２m,1〜ＳＷ２m,Nのうちの第(ｎ−１)番目のスイッチＳＷ２m,n-1のみが閉じて、第(ｎ−１)番目の電荷量レベル判定回路１０m,n-1の制御部１４より出力されたレベル信号Levelが積分回路２０mに入力して、このレベル信号に基づいて積分回路２０mの積分容量部２１の容量値が設定される。このときのレベル信号は、時刻ｔn-1,2において電荷量レベル判定回路１０m,nの３つの比較器１１〜１３により判定されて制御部１４により保持されたフォトダイオードＰＤm,nのカソード端子の電位ＶPDのレベルを示すものである。また、積分回路２０mのスイッチＳＷ0が時刻ｔn-1,2に閉じて、積分回路２０mから出力される電圧値Ｖ20が初期化される。
【００３６】
時刻ｔn,1から時刻ｔn,2までの期間に、各ユニットＵmにおいて、Ｎ個のスイッチＳＷ１m,1〜ＳＷ１m,Nのうちの第ｎ番目のスイッチＳＷ１m,nのみが閉じ、積分回路２０mのスイッチＳＷ0が開いており、積分回路２０mの積分動作が行なわれる。このとき積分回路２０mより出力される電圧値Ｖ20は、Ｎ個のフォトダイオードＰＤm,1〜ＰＤm,Nのうち第ｎ番目のフォトダイオードＰＤm,nより出力されて積分容量部２１に蓄積された電荷の量および積分容量部２１の容量値に応じたものである。
【００３７】
また、この時刻ｔn,1から時刻ｔn,2までの期間に、Ｍ個のスイッチＳＷ３mが順次に閉じ、Ｍ個のスイッチＳＷ４mが順次に閉じる。そして、Ｍ個のユニットＵ1〜ＵMから順次に出力された電圧値Ｖ20は、Ａ／Ｄ変換回路３０によりデジタル値に変換され、このデジタル値は、Ｍ個のユニットＵ1〜ＵMから順次に出力されたレベル信号Levelに応じて、シフト回路４０によりビットシフトされて出力される。このときシフト回路４０より順次に出力されるデジタル値は、Ｍ個のユニットＵ1〜ＵMそれぞれに含まれる第ｎ番目のフォトダイオードＰＤm,nへの入射光強度に応じたものである。
【００３８】
そして、時刻ｔn,2に、各ユニットＵmにおいて、第ｎ番目のスイッチＳＷ１m,nおよびスイッチＳＷ２m,nそれぞれが開き、積分回路２０mのスイッチＳＷ0が閉じて、第ｎ番目のフォトダイオードＰＤm,nについての一連の動作が終了する。時刻ｔn,2から時刻ｔn+1,2までの期間に、各ユニットＵmの第(ｎ＋１)番目のフォトダイオードＰＤm,n+1について同様に一連の動作が行なわれる。更に以降も同様である。
【００３９】
以上のように、本実施形態に係る光検出装置１では、各フォトダイオードＰＤm,nに対して電荷量レベル判定回路１０m,nが設けられていることにより、該フォトダイオードＰＤm,nより出力される電荷の量に応じた適切な容量値が積分回路２０mの積分容量部２１に設定されるので、各々のフォトダイオード毎（すなわち、１画面における画素毎）の入射光強度検出のダイナミックレンジが拡大され得る。また、各フォトダイオードＰＤm,nに対して電荷量レベル判定回路１０m,nが１対１に設けられていることにより、積分回路２０mの積分容量部２１の容量値が迅速に設定され、高速に入射光強度が検出され得る。また、個々の電荷量レベル判定回路１０m,nは、電荷量レベルの判定に際し、高速処理を要しないから、消費電力が小さくて済む。
【００４０】
次に、本実施形態に係る光検出装置１の実装形態について、図５〜図７を用いて説明する。図５は、本実施形態に係る光検出装置１における第１基板１００および第２基板２００の配置関係を示す斜視図である。この図に示されるように、光検出装置１は、第１基板１００および第２基板２００の２つの基板上に分割されている。そして、第１基板１００上には、Ｍ×Ｎ個のフォトダイオードＰＤ1,1〜ＰＤM,NがＭ行Ｎ列に配列されている。また、第２基板２００上には、Ｍ×Ｎ個の電荷量レベル判定回路１０1,1〜１０M,N、Ｍ×Ｎ個のスイッチＳＷ１1,1〜ＳＷ１M,N、Ｍ×Ｎ個のスイッチＳＷ２1,1〜ＳＷ２M,N、Ｍ個の積分回路２０1〜２０M、Ｍ個のスイッチＳＷ３1〜ＳＷ３M、Ｍ個のスイッチＳＷ４1〜ＳＷ４M、Ａ／Ｄ変換回路３０、シフト回路４０および制御回路５０が配置されている。そして、この図に示されるように、それぞれの基板が光の入射方向に重なるように積層されて実装されている。第１基板１００上の各フォトダイオードＰＤｍ,ｎのカソード電極と、第２基板２００上のスイッチＳＷ１m,nおよび電荷量レベル判定回路１０m,nとが、バンプを介して電気的に接続されている。
【００４１】
図６は、本実施形態に係る光検出装置１における第１基板１００および第２基板２００の断面の１例を示す図である。なお、この図において、左右方向に基本パターンが繰り返されて示されているので、以下では１つの基本パターンについてのみ説明する。
【００４２】
第１基板１００は、ｎ型半導体基板の第１面（図で上側の面）上に、該ｎ型基板とともにｐｎ接合を形成してフォトダイオードＰＤを構成するｐ+領域１１１と、アイソレーション領域としてのｎ+領域１１２とが形成されている。また、第１基板１００は、ｎ型半導体基板の第２面（図で下側の面）上に、ボンディングパッド１２４とオーミック接続を形成するｎ+型不純物層１２１と、表面を保護するための絶縁性の保護層１２２と、保護層１２２を貫通してｎ+型不純物層１２１と電気的に接続されるボンディングパッド１２４とが形成されている。さらに、第１基板１００は、第１面と第２面との間を貫通する貫通孔が設けられ、その貫通孔内には、内壁に形成された絶縁物層を介して貫通電極１３１が設けられている。そして、第１基板１００の第１面側においてｐ+領域１１１と貫通電極１３１とを電気的に接続する金属配線１１３が絶縁膜１１４上に形成され、また、第２面側において貫通電極１３１と電気的に接続されたボンディングパッド１２３が形成されている。
【００４３】
第２基板２００は、半導体基板の第１面（図で上側の面）上に、スイッチＳＷ１の第１端と電気的に接続されたボンディングパッド２２３、及び、接地電位に電気的に接続されたボンディングパッド２２４が形成されている。そして、第１基板１００のボンディングパッド１２３と第２基板２００のボンディングパッド２２３とはバンプ４２３により互いに接続されており、また、第１基板１００のボンディングパッド１２４と第２基板２００のボンディングパッド２２４とはバンプ４２４により互いに接続されている。第１基板１００と第２基板２００との間の間隙は樹脂により充填されている。
【００４４】
また、第１基板１００の第１面の側には、シンチレータ５１０および遮蔽材５２０が配置されている。シンチレータ５１０は、第１基板１００のｐ+領域１１１の上方に設けられ、Ｘ線等のエネルギ線が入射することによりシンチレーション光を発生するものである。遮蔽材５２０は、第１基板１００のｎ+領域１１２の上方に設けられ、Ｘ線等のエネルギ線の透過を阻止するとともに、シンチレータ５１０を固定するものである。
【００４５】
この図６に示される構成では、Ｘ線等のエネルギ線がシンチレータ５１０に入射すると、そのシンチレータ５１０よりシンチレーション光が発生する。さらに、そのシンチレーション光が第１基板１００のｐ+領域１１１に入射すると、ｐｎ接合部において電荷が発生する。その電荷は、金属配線１１３、貫通電極１３１、ボンディングパッド１２３、バンプ４２３および第２基板２００のボンディングパッド２２３を経て、第２基板２００上に形成されているスイッチＳＷ１を経て積分回路２０の入力端に入力する。
【００４６】
図７は、本実施形態に係る光検出装置１における第１基板１００および第２基板２００の断面の他の例を示す図である。なお、この図においても、左右方向に基本パターンが繰り返されて示されているので、以下では１つの基本パターンについてのみ説明する。
【００４７】
第１基板１００は、ｎ型半導体基板の第１面（図で上側の面）上に、電荷再結合を防止するためのｎ+型アキュムレーション層１５１と、表面を保護するための絶縁性の保護層１５２とが形成されている。第１基板１００は、ｎ型半導体基板の第２面（図で下側の面）上に、該ｎ型基板とともにｐｎ接合を形成してフォトダイオードＰＤを構成するｐ+領域１６１が形成され、アイソレーション領域としてのｎ+領域１６２が形成され、これらの上に保護層１６３が形成されている。また、第１基板１００の第２面には、ｐ+領域１６１と電気的に接続されたボンディングパッド１６４と、ｎ+領域１６２と電気的に接続されたボンディングパッド１６５とが形成されている。
【００４８】
第２基板２００は、半導体基板の第１面（図で上側の面）上に、スイッチＳＷ１の第１端と電気的に接続されたボンディングパッド２６４およびボンディングパッド２６５が形成されている。そして、第１基板１００のボンディングパッド１６４と、第２基板２００のボンディングパッド２６４とは、バンプ４６４により互いに接続されている。第１基板１００のボンディングパッド１６５と、第２基板２００のボンディングパッド２６５とは、バンプ４６５により互いに接続されている。第１基板１００と第２基板２００との間の間隙は樹脂により充填されている。
【００４９】
また、第１基板１００の第１面の側には、シンチレータ５１０および遮蔽材５２０が配置されている。シンチレータ５１０は、第１基板１００のｐ+領域１６１の上方に設けられ、Ｘ線等のエネルギ線が入射することによりシンチレーション光を発生するものである。遮蔽材５２０は、第１基板１００のｎ+領域１６２の上方に設けられ、Ｘ線等のエネルギ線の透過を阻止するとともに、シンチレータ５１０を固定するものである。また、第１基板１００は、ｐ+領域１６１が形成された部分において、第１面側がエッチングされて、厚みが薄くされている。
【００５０】
この図７に示される構成では、Ｘ線等のエネルギ線がシンチレータ５１０に入射すると、そのシンチレータ５１０よりシンチレーション光が発生する。さらに、そのシンチレーション光が第１基板１００を透過してｐ+領域１６１に入射すると、ｐｎ接合部において電荷が発生する。その電荷は、ボンディングパッド１６４、バンプ４６４および第２基板２００のボンディングパッド２６４を経て、第２基板２００上に形成されているスイッチＳＷ１を経て積分回路２０の入力端に入力する。
【００５１】
以上のように構成される本実施形態に係る光検出装置１は、以下のような効果を奏することができる。すなわち、各フォトダイオードＰＤm,nから積分回路２０mの入力端へ至るまでの電荷移動経路が短くなって、その経路上の配線における寄生容量が小さくなり、それ故、積分回路２０mから出力される電圧値に含まれる雑音が小さく、正確な光検出をすることが可能となる。また、第１基板１００上には積分回路２０mなどの信号処理の為の回路が設けられていないので、画素数の増加や高密度化が可能である。また、第１基板１００より第２基板２００を小さくすることが容易となり、複数の光検出装置１を配列する際に、フォトダイオードが設けられている各々の第１基板１００を極めて接近させて又は接触させて配列することができる。また、フォトダイオードアレイが形成される第１基板１００と、積分回路１０mなどの信号処理回路が形成される第２基板２００とで、最適な製造プロセスを採用することができるので、この点でも好ましい。
【００５２】
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、例えば、第１基板１００および第２基板２００それぞれの断面構造は、図６および図７それぞれに示されたものに限定されない。また、第２基板２００上には、更に他の回路が設けられていてもよい。また、電荷量レベル判定回路１０m,nにおいて電荷量レベルを判定する為の閾値の個数は任意であり、この個数に応じて、積分回路２０mの積分容量部が有し得る容量値の場合の数が定まる。
【００５３】
【発明の効果】
以上、詳細に説明したとおり、本発明に係る光検出装置によれば、フォトダイオードに入射した光の強度に応じた量の電荷が発生し、この電荷のレベルが電荷量レベル判定回路により判定される。そして、この判定された電荷量レベルに基づいて積分回路の積分容量部の容量値が設定される。その後、積分回路において、フォトダイオードで発生した電荷が積分容量部に蓄積されて、この蓄積された電荷の量に応じた値の電圧信号が出力される。入射光強度が大きい場合には、積分回路の可変容量部の容量値は比較的大きな値に設定され、入射光強度が大きくても飽和することなく入射光強度が検出される。一方、入射光強度が小さい場合には、積分回路の可変容量部の容量値は比較的小さな値に設定され、入射光強度が小さくても感度よく入射光強度が検出される。また、この光検出装置では、各フォトダイオードに対して電荷量レベル判定回路が１対１に設けられていることにより、積分回路の積分容量部の容量値が迅速に設定され、高速に入射光強度が検出され得る。
【図面の簡単な説明】
【図１】本実施形態に係る光検出装置１の全体構成図である。
【図２】本実施形態に係る光検出装置１の一部構成図である。
【図３】本実施形態に係る光検出装置１に含まれる電荷量レベル判定回路１０m,nおよび積分回路２０mの回路図である。
【図４】本実施形態に係る光検出装置１の動作を説明するタイミングチャートである。
【図５】本実施形態に係る光検出装置１における第１基板１００および第２基板２００の配置関係を示す斜視図である。
【図６】本実施形態に係る光検出装置１における第１基板１００および第２基板２００の断面の１例を示す図である。
【図７】本実施形態に係る光検出装置１における第１基板１００および第２基板２００の断面の他の例を示す図である。
【符号の説明】
１…光検出装置、１０…電荷量レベル判定回路、２０…積分回路、３０…Ａ／Ｄ変換回路、４０…シフト回路、５０…制御回路、Ａ…アンプ、Ｃ…容量素子、ＰＤ…フォトダイオード、ＳＷ，ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４…スイッチ。
【発明の属する技術分野】
本発明は、配列された複数のフォトダイオードを含む光検出装置に関するものである。
【０００２】
【従来の技術】
光検出装置は、１次元状または２次元状に配列された複数のフォトダイオードと、アンプおよび積分容量部を含む積分回路とを備えた装置であり、また、さらに以降の信号処理回路をも備える場合がある。この光検出装置では、各フォトダイオードへの入射光の強度に応じた量の電荷が該フォトダイオードから出力され、その電荷が積分容量部に蓄積され、その蓄積された電荷の量に応じた電圧値が積分回路より出力される。複数のフォトダイオードそれぞれで発生した電荷の量に応じて積分回路より出力される電圧値に基づいて、複数のフォトダイオードが配列された光検出面へ入射する光が検出される。また、光検出装置は、積分回路から出力された電圧値（アナログ値）をデジタル値に変換するＡ／Ｄ変換回路を更に備えている場合があり、この場合には、入射光強度がデジタル値として得られ、さらにコンピュータ等により処理することが可能となる。
【０００３】
このような光検出装置は、ＣＭＯＳ技術により製造することが可能であって、積分回路に含まれる積分容量部の容量値を変更することにより、入射光強度検出のダイナミックレンジを拡大することができる。例えば、非特許文献１に記載された光検出装置では、積分回路は、容量値が可変である積分容量部がアンプの入出力端子間に設けられており、フォトダイオードから出力された電荷を積分容量部に蓄積して、この蓄積した電荷の量に応じた電圧値を出力する。そして、この非特許文献１に記載された光検出装置では、外部からの制御により積分容量部の容量値を適切に設定することで、入射光強度検出のダイナミックレンジの拡大を図っている。
【０００４】
すなわち、積分容量部の容量値を小さくすることで、入射光強度が小さい場合であっても検出感度が大きくなり、一方、積分容量部の容量値を大きくすることで、入射光強度が大きい場合であっても出力信号の飽和が回避される。この光検出装置を用いれば、例えば真夏の昼間のように非常に明るい被写体を撮像する場合にも、出力信号が飽和することなく被写体を撮像することができる。また、例えば夜間のように非常に暗い被写体を撮像する場合にも、感度よく被写体を撮像することができる。
【０００５】
しかしながら、上記非特許文献１に記載された光検出装置は、被写体上の位置によって明暗が大きく異なる場合には、被写体の暗い部分を感度よく撮像しようとすれば、被写体の明るい部分における出力信号が飽和する。一方、被写体の明るい部分を飽和しないように撮像しようとすれば、被写体の暗い部分における撮像感度が悪くなる。このように、この光検出装置は、撮像の度に積分容量部の容量値を適切に設定することで入射光強度検出のダイナミックレンジの拡大を図っているものの、１画面における画素毎の入射光強度検出のダイナミックレンジが拡大されるものではない。
【０００６】
このような問題を解決することを意図した発明が特許文献１に開示されている。この特許文献１に開示された光検出装置は、容量値が可変である積分容量部を有する積分回路と、各フォトダイオードそれぞれで発生した電荷の量のレベルを判定する電荷量レベル判定回路と、を備えている。そして、複数のフォトダイオードのうちの何れかのフォトダイオードが選択され、この選択されたフォトダイオードで発生した電荷の量のレベルが電荷量レベル判定回路により判定され、この判定された電荷量レベルに基づいて積分容量部の容量値が設定され、その後に、選択されたフォトダイオードで発生した電荷を蓄積する動作が積分回路において開始される。このように構成されることで、この光検出装置は、各々のフォトダイオード毎（すなわち、１画面における画素毎）の入射光強度検出のダイナミックレンジが拡大され得る。
【０００７】
【特許文献１】
国際公開第０２／１２８４５号パンフレット
【０００８】
【非特許文献１】
S. L. Garverick, et al., "A 32-Channel Charge Readout IC for Programmable, Nonlinear Quantization of Multichannel Detector Data", IEEE Journal of Solid-State Circuits, Vol.30, No.5, pp.533-541 (1995)
【０００９】
【発明が解決しようとする課題】
しかしながら、上記特許文献１に開示された光検出装置では、上述したように、複数のフォトダイオードのうちの何れかのフォトダイオードが選択されてから、積分回路における電荷蓄積動作が開始される迄に、多くのステップが必要である。このことから、この光検出装置は高速な光検出動作が困難である。
【００１０】
本発明は、上記問題点を解消する為になされたものであり、入射光強度検出のダイナミックレンジが広く高速に入射光強度を検出することができる光検出装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明に係る光検出装置は、(1) 入射光強度に応じた量の電荷を各々発生するＮ個（Ｎは２以上の整数）のフォトダイオードと、(2) Ｎ個のフォトダイオードそれぞれに対応して設けられ、各フォトダイオードで発生した電荷の量のレベルを複数の基準値それぞれと大小比較することで判定し、そのレベル判定結果を示すレベル信号を出力するＮ個の電荷量レベル判定回路と、(3) 容量値が可変であって該容量値がレベル信号に基づいて設定される積分容量部を有し、入力端に入力した電荷を積分容量部に蓄積して、この蓄積した電荷の量に応じた電圧値を出力端より出力する積分回路と、(4) Ｎ個のフォトダイオードそれぞれに対応して設けられ、各フォトダイオードと積分回路の入力端との間に設けられた第１スイッチと、(5) Ｎ個の電荷量レベル判定回路それぞれに対応して設けられ、各電荷量レベル判定回路と積分容量部との間に設けられた第２スイッチと、(6) 第１スイッチおよび第２スイッチそれぞれの開閉を制御する制御回路と、を備えることを特徴とする。
さらに、本発明に係る光検出装置は、(a) 制御回路が、Ｎ個のフォトダイオードそれぞれについて順次に、該フォトダイオードに対応する第２スイッチを閉じ、該フォトダイオードに対応する電荷量レベル判定回路より出力されたレベル信号に基づいて積分容量部の容量値が設定された後に、該フォトダイオードに対応する第１スイッチを閉じ、(b) 電荷量レベル判定回路が、対応する第１スイッチが開いている期間に亘って対応するフォトダイオードで発生した電荷の量のレベルを複数の基準値それぞれと大小比較することで判定し、(c) 積分回路が、Ｎ個のフォトダイオードそれぞれについて順次に、該フォトダイオードに対応する第２スイッチが閉じているときに、該フォトダイオードに対応する電荷量レベル判定回路から出力されるレベル信号に基づいて積分容量部の容量値が設定され、該フォトダイオードに対応する第１スイッチが閉じているときに、該フォトダイオードで発生した電荷を入力して積分容量部に蓄積し、この蓄積した電荷の量に応じた電圧値を出力端より出力する、ことを特徴とする。
【００１２】
本発明に係る光検出装置によれば、フォトダイオードに入射した光の強度に応じた量の電荷が発生し、この電荷のレベルが電荷量レベル判定回路により判定される。そして、この判定された電荷量レベルに基づいて積分回路の積分容量部の容量値が設定される。その後、積分回路において、フォトダイオードで発生した電荷が積分容量部に蓄積されて、この蓄積された電荷の量に応じた値の電圧信号が出力される。入射光強度が大きい場合には、積分回路の可変容量部の容量値は比較的大きな値に設定され、入射光強度が大きくても飽和することなく入射光強度が検出される。一方、入射光強度が小さい場合には、積分回路の可変容量部の容量値は比較的小さな値に設定され、入射光強度が小さくても感度よく入射光強度が検出される。また、この光検出装置では、各フォトダイオードに対して電荷量レベル判定回路が１対１に設けられていることにより、積分回路の積分容量部の容量値が迅速に設定され、高速に入射光強度が検出され得る。
【００１３】
本発明に係る光検出装置は、積分回路の出力端より出力された電圧値を入力し、この電圧値をＡ／Ｄ変換して、この電圧値に応じたデジタル値を出力するＡ／Ｄ変換回路を更に備えるのが好適である。この場合には、積分回路から出力された電圧値は、Ａ／Ｄ変換回路に入力してデジタル値に変換され、このデジタル値がＡ／Ｄ変換回路より出力される。
【００１４】
本発明に係る光検出装置は、Ａ／Ｄ変換回路から出力されたデジタル値を入力し、レベル信号に応じてデジタル値のビットをシフトして、このビットをシフトしたデジタル値を出力するシフト回路を更に備えるのが好適である。この場合には、Ａ／Ｄ変換回路から出力されたデジタル値は、シフト回路により、電荷量レベル判定回路により判定された電荷量レベルに応じてビットがシフトされて出力される。
【００１５】
本発明に係る光検出装置は、積分容量部が第１容量値または第２容量値に設定が可能であって、第１容量値が第２容量値の２p倍（ｐは１以上の整数）であり、Ａ／Ｄ変換回路がｐ以上のビット数のデジタル値を出力し、シフト回路がレベル信号に応じてデジタル値をｐビットだけシフトするのが好適である。この場合には、Ａ／Ｄ変換回路から出力されたデジタル値が必要に応じてｐビットだけシフトされることで、これにより得られるデジタル値は入射光強度に対して線形性が優れるものとなる。
【００１７】
本発明に係る光検出装置は、Ｎ個のフォトダイオード、Ｎ個の電荷量レベル判定回路および積分回路を１組として、これらをＭ組（Ｍは２以上の整数）備えるのが好適である。この場合には、Ｍ×Ｎ個のフォトダイオードが配列されるので、画素数の更なる増加が可能である。
【００１８】
本発明に係る光検出装置は、(1) 第１基板にＮ個のフォトダイオードが設けられ、(2) 第２基板にＮ個の電荷量レベル判定回路、積分回路、第１スイッチおよび第２スイッチが設けられており、(3) 第１基板と第２基板とが互いにバンプ接続されていて、互いに対応するフォトダイオードと第１スイッチとが電気的に接続されており、互いに対応するフォトダイオードと電荷量レベル判定回路とが電気的に接続されており、(4) 第１基板の一方の側にシンチレータが設けられ、(5) 第１基板の他方の側に第２基板が積層されて設けられており、(6) 第２基板において第１基板が積層される領域にＮ個の電荷量レベル判定回路、積分回路、第１スイッチおよび第２スイッチが設けられているのが好適である。この場合には、第１基板および第２基板それぞれは、最適の製造プロセスで製造することが可能であり、集積度を向上する上で好ましい。
【００１９】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００２０】
図１は、本実施形態に係る光検出装置１の全体構成図である。図２は、本実施形態に係る光検出装置１の一部構成図である。図１において点線で示された範囲Ｙ内のブロックＸ1〜ＸMそれぞれの詳細が図２に示されている。これらの図に示される光検出装置１は、Ｍ組のユニットＵ1〜ＵM、Ａ／Ｄ変換回路３０、シフト回路４０および制御回路５０を備えている。各ユニットＵmは、互いに同様の構成を有しており、Ｎ個のフォトダイオードＰＤm,1〜ＰＤm,N、Ｎ個の電荷量レベル判定回路１０m,1〜１０m,N、Ｎ個の第１スイッチＳＷ１m,1〜ＳＷ１m,N、Ｎ個の第２スイッチＳＷ２m,1〜ＳＷ２m,N、積分回路２０m、スイッチＳＷ３mおよびスイッチＳＷ４mを備えている。ここで、Ｍは１以上の整数であり、Ｎは２以上の整数であり、ｍは１以上Ｍ以下の各整数であり、また、以下に現れるｎは１以上Ｎ以下の各整数である。
【００２１】
各フォトダイオードＰＤm,nは、入射光強度に応じた量の電荷Ｑを発生するものである。スイッチＳＷ１m,nは、フォトダイオードＰＤm,nに対応して該フォトダイオードＰＤm,nと積分回路２０mの入力端との間に設けられ、電気的に開閉が可能である。
【００２２】
電荷量レベル判定回路１０m,nは、フォトダイオードＰＤm,nに対応して設けられており、該フォトダイオードＰＤm,nで発生した電荷Ｑの量のレベルを判定し、そのレベル判定結果を示すレベル信号Levelを出力する。スイッチＳＷ２m,nは、電荷量レベル判定回路１０m,nに対応して該電荷量レベル判定回路１０m,nと積分回路２０mとの間に設けられ、電気的に開閉が可能である。なお、レベル信号Levelは、１ビットまたは複数ビットのデジタル信号であり、スイッチＳＷ２m,nは、このビット数分のスイッチを含む。
【００２３】
積分回路２０mは、容量値が可変である積分容量部を有しており、フォトダイオードＰＤm,nとスイッチＳＷ１m,nを介して入力端が接続されている。そして、積分回路２０mは、これらのスイッチＳＷ１m,1〜ＳＷ１m,Nの順次の開閉に伴いＮ個のフォトダイオードＰＤm,1〜ＰＤm,Nそれぞれから順次に出力されて該入力端に入力した電荷Ｑを積分容量部に蓄積して、この蓄積した電荷Ｑの量に応じた電圧値Ｖ20を出力端より出力する。また、積分容量部は、電荷量レベル判定回路１０m,nとスイッチＳＷ２m,nを介して接続されており、これらのスイッチＳＷ２m,1〜ＳＷ２m,Nの順次の開閉に伴いＮ個の電荷量レベル判定回路１０m,1〜１０m,Nそれぞれから順次に出力されて入力したレベル信号Levelに基づいて容量値が設定される。
【００２４】
Ａ／Ｄ変換回路３０は、積分回路２０mの出力端よりスイッチＳＷ３mを経て順次に出力された電圧値Ｖ20を入力し、この電圧値Ｖ20をＡ／Ｄ変換して、この電圧値Ｖ20に応じたデジタル値を出力する。シフト回路４０は、Ａ／Ｄ変換回路３０から出力されたデジタル値を入力するとともに、電荷量レベル判定回路１０m,1〜１０m,NそれぞれよりスイッチＳＷ２m,nおよびスイッチＳＷ４mを経て出力されたレベル信号Levelを順次に入力して、このレベル信号Levelに応じてデジタル値のビットをシフトして、このビットをシフトしたデジタル値を出力する。
【００２５】
制御回路５０は、光検出装置１の全体の動作を制御するものである。特に、制御回路５０は、各スイッチＳＷ１m,nおよび各スイッチＳＷ２m,nそれぞれの開閉を制御する。具体的には、制御回路５０は、各フォトダイオードＰＤm,nについて、対応するスイッチＳＷ２m,nを閉じ、対応する電荷量レベル判定回路１０m,nより出力されたレベル信号Levelに基づいて積分回路２０mの積分容量部の容量値が設定された後に、対応するスイッチＳＷ１m,nを閉じて、積分回路２０mにおける積分動作を開始させる。また、制御回路５０は、積分回路２０m、スイッチＳＷ３m、スイッチＳＷ４m、Ａ／Ｄ変換回路３０およびシフト回路４０それぞれの動作のタイミングをも制御する。この動作タイミングについては後に詳述する。なお、図１では、制御回路５０から他の要素回路へ送られる制御信号の図示が省略されている。
【００２６】
図３は、本実施形態に係る光検出装置１に含まれる電荷量レベル判定回路１０m,nおよび積分回路２０mの回路図である。なお、この図には、第ｍユニットＵm内の第ｎフォトダイオードＰＤm,nに対応する部分のみが示されている。
【００２７】
電荷量レベル判定回路１０m,nは、３つの比較器１１〜１３および制御部１４を有している。比較器１１〜１３それぞれの非反転入力端子は、フォトダイオードＰＤm,nのカソード端子とスイッチＳＷ１m,nとの接続点に接続されている。比較器１１の反転入力端子には基準電圧値Ｖref1が入力し、比較器１２の反転入力端子には基準電圧値Ｖref2が入力し、比較器１３の反転入力端子には基準電圧値Ｖref3が入力している。そして、比較器１１〜１３それぞれは、非反転入力端子および反転入力端子それぞれに入力する電圧値を大小比較して、その比較結果を表す信号を制御部１４へ出力する。制御部１４は、比較器１１〜１３それぞれより出力された信号を入力して、積分回路２０mの積分容量部の容量値を設定する為の３ビットのレベル信号Levelを出力する。
【００２８】
ここで、基準電圧値Ｖref1〜Ｖref3は
Ｖref1＝Ｖsat／２ …(1a)
Ｖref2＝Ｖsat／４ …(1b)
Ｖref3＝Ｖsat／８ …(1c)
なる関係式を満たす。Ｖsatは一定値である。したがって、３つの比較器１１〜１３は、フォトダイオードＰＤm,nのカソード端子の電位ＶPDが、
ＶPD＜Ｖsat／８ …(2a)
Ｖsat／８≦ＶPD＜Ｖsat／４ …(2b)
Ｖsat／４≦ＶPD＜Ｖsat／２ …(2c)
Ｖsat／２≦ＶPD …(2d)
のうちの何れの範囲にあるかを判定することができる。制御部１４より出力されるレベル信号Levelは、電位ＶPDが上記(2a)式〜(2d)式の何れの範囲にあるかを示すものである。
【００２９】
積分回路２０mは、アンプＡ、容量素子Ｃ0〜Ｃ3およびスイッチＳＷ0〜ＳＷ3を有している。アンプＡの入力端子は、スイッチＳＷ１m,nを介して、フォトダイオードＰＤm,nのカソード端子に接続されている。アンプＡの出力端子は、スイッチＳＷ３mを介してＡ／Ｄ変換回路３０に接続されている。互いに直列接続されたスイッチＳＷ1および容量素子Ｃ1、互いに直列接続されたスイッチＳＷ2および容量素子Ｃ2、互いに直列接続されたスイッチＳＷ3および容量素子Ｃ3、容量素子Ｃ0、ならびに、スイッチＳＷ0は、アンプＡの入出力端子間に互いに並列に設けられている。
【００３０】
容量素子Ｃ0〜Ｃ3およびスイッチＳＷ1〜ＳＷ3は、容量値が可変の積分容量部２１を構成している。すなわち、スイッチＳＷ1〜ＳＷ3それぞれは、電荷量レベル判定回路１０m,nの制御部１４より出力されスイッチＳＷ２m,nを経て入力したレベル信号Levelに基づいて開閉し、この開閉状態に応じて積分容量部２１の容量値が定まる。ここで、容量素子Ｃ0〜Ｃ3それぞれの容量値は、
Ｃ0＝Ｃ …(3a)
Ｃ1＝Ｃ …(3b)
Ｃ2＝２Ｃ …(3c)
Ｃ3＝４Ｃ …(3d)
なる関係式を満たす。Ｃは一定値である。
【００３１】
積分容量部２１は、レベル信号Levelに基づいて、つまり、３つの比較器１１〜１３により判定されたフォトダイオードＰＤm,nのカソード端子の電位ＶPDに応じて、以下のように、スイッチＳＷ1〜ＳＷ3それぞれの開閉が設定されることで、容量値が設定される。すなわち、電位ＶPDが上記(2a)式の範囲にあると判定されたときには、スイッチＳＷ1〜ＳＷ3の全てが開いて、積分容量部２１の容量値がＣ（＝Ｃ0）に設定され、電位ＶPDが上記(2b)式の範囲にあると判定されたときには、スイッチＳＷ1のみが閉じて、積分容量部２１の容量値が２Ｃ（＝Ｃ0＋Ｃ1）に設定される。電位ＶPDが上記(2c)式の範囲にあると判定されたときには、スイッチＳＷ1およびＳＷ2が閉じて、積分容量部２１の容量値が４Ｃ（＝Ｃ0＋Ｃ1＋Ｃ2）に設定される。また、電位ＶPDが上記(2d)式の範囲にあると判定されたときには、スイッチＳＷ1〜ＳＷ3の全てが閉じて、積分容量部２１の容量値が８Ｃ（＝Ｃ0＋Ｃ1＋Ｃ2＋Ｃ3）に設定される。そして、これら何れの場合にも、積分回路２０mの出力端より出力される電圧値Ｖ20は、
Ｖsat／２≦Ｖ20＜Ｖsat …(4)
なる範囲にある。
【００３２】
そして、Ａ／Ｄ変換回路３０は、各ユニットＵmの積分回路２０mの出力端より出力されてスイッチＳＷ３mを経て順次に到達した電圧値Ｖ20を入力して、この電圧値Ｖ20をＡ／Ｄ変換し、この電圧値Ｖ20に応じたデジタル値を出力する。このとき、Ａ／Ｄ変換回路３０に入力する電圧値Ｖ20は常に上記(4)式の範囲内にあるから、Ａ／Ｄ変換回路３０は、電圧値Ｖ20をＡ／Ｄ変換する際に、出力するデジタル値の全ビットを有効に利用することができる。
【００３３】
シフト回路４０は、Ａ／Ｄ変換回路３０から出力されたデジタル値を入力するとともに、電荷量レベル判定回路１０m,1〜１０m,Nそれぞれから出力されたレベル信号Levelを順次に入力して、このレベル信号Levelに応じてデジタル値のビットをシフトして、このビットをシフトしたデジタル値を出力する。すなわち、Ａ／Ｄ変換回路３０から出力されるデジタル値がＫビット（Ｋは２以上の整数）のデジタル値（ＤK-1,ＤK-2,…Ｄ1,Ｄ0）であるとしたとき、シフト回路４０は(Ｋ＋３)ビットのデジタル値を出力する。シフト回路４０は、電位ＶPDが上記(2a)式の範囲にあることをレベル信号Levelが示している場合には、入力したデジタル値をビットシフトすることなく、(Ｋ＋３)ビットのデジタル値（０,０,０,ＤK-1,ＤK-2,…Ｄ1,Ｄ0）を出力する。電位ＶPDが上記(2b)式の範囲にあることをレベル信号Levelが示している場合には、入力したデジタル値を１ビット分だけ上位にシフトして、(Ｋ＋３)ビットのデジタル値（０,０,ＤK-1,ＤK-2,…Ｄ1,Ｄ0,０）を出力する。電位ＶPDが上記(2c)式の範囲にあることをレベル信号Levelが示している場合には、入力したデジタル値を２ビット分だけ上位にシフトして、(Ｋ＋３)ビットのデジタル値（０,ＤK-1,ＤK-2,…Ｄ1,Ｄ0,０,０）を出力する。また、電位ＶPDが上記(2d)式の範囲にあることをレベル信号Levelが示している場合には、入力したデジタル値を３ビット分だけ上位にシフトして、(Ｋ＋３)ビットのデジタル値（ＤK-1,ＤK-2,…Ｄ1,Ｄ0,０,０,０）を出力する。
【００３４】
次に、本実施形態に係る光検出装置１の動作タイミングについて説明する。図４は、本実施形態に係る光検出装置１の動作を説明するタイミングチャートである。この図には、上から順に、フォトダイオードＰＤm,n-1に対応するスイッチＳＷ２m,n-1の開閉タイミングおよびスイッチＳＷ１m,n-1の開閉タイミング、各ユニットＵmにおいてフォトダイオードＰＤm,n-1に隣接して配置されるフォトダイオードＰＤm,nに対応するスイッチＳＷ２m,nの開閉タイミングおよびスイッチＳＷ１m,nの開閉タイミング、各ユニットＵmにおいてフォトダイオードＰＤm,nに隣接して配置されるフォトダイオードＰＤm,n+1に対応するスイッチＳＷ２m,n+1の開閉タイミングおよびスイッチＳＷ１m,n+1の開閉タイミング、積分回路２０mからの出力電圧値Ｖ20、ならびに、Ａ／Ｄ変換回路３０からの出力デジタル値、が示されている。
【００３５】
時刻ｔn-1,2から時刻ｔn,1までの期間内に、各ユニットＵmにおいて、Ｎ個のスイッチＳＷ２m,1〜ＳＷ２m,Nのうちの第(ｎ−１)番目のスイッチＳＷ２m,n-1のみが閉じて、第(ｎ−１)番目の電荷量レベル判定回路１０m,n-1の制御部１４より出力されたレベル信号Levelが積分回路２０mに入力して、このレベル信号に基づいて積分回路２０mの積分容量部２１の容量値が設定される。このときのレベル信号は、時刻ｔn-1,2において電荷量レベル判定回路１０m,nの３つの比較器１１〜１３により判定されて制御部１４により保持されたフォトダイオードＰＤm,nのカソード端子の電位ＶPDのレベルを示すものである。また、積分回路２０mのスイッチＳＷ0が時刻ｔn-1,2に閉じて、積分回路２０mから出力される電圧値Ｖ20が初期化される。
【００３６】
時刻ｔn,1から時刻ｔn,2までの期間に、各ユニットＵmにおいて、Ｎ個のスイッチＳＷ１m,1〜ＳＷ１m,Nのうちの第ｎ番目のスイッチＳＷ１m,nのみが閉じ、積分回路２０mのスイッチＳＷ0が開いており、積分回路２０mの積分動作が行なわれる。このとき積分回路２０mより出力される電圧値Ｖ20は、Ｎ個のフォトダイオードＰＤm,1〜ＰＤm,Nのうち第ｎ番目のフォトダイオードＰＤm,nより出力されて積分容量部２１に蓄積された電荷の量および積分容量部２１の容量値に応じたものである。
【００３７】
また、この時刻ｔn,1から時刻ｔn,2までの期間に、Ｍ個のスイッチＳＷ３mが順次に閉じ、Ｍ個のスイッチＳＷ４mが順次に閉じる。そして、Ｍ個のユニットＵ1〜ＵMから順次に出力された電圧値Ｖ20は、Ａ／Ｄ変換回路３０によりデジタル値に変換され、このデジタル値は、Ｍ個のユニットＵ1〜ＵMから順次に出力されたレベル信号Levelに応じて、シフト回路４０によりビットシフトされて出力される。このときシフト回路４０より順次に出力されるデジタル値は、Ｍ個のユニットＵ1〜ＵMそれぞれに含まれる第ｎ番目のフォトダイオードＰＤm,nへの入射光強度に応じたものである。
【００３８】
そして、時刻ｔn,2に、各ユニットＵmにおいて、第ｎ番目のスイッチＳＷ１m,nおよびスイッチＳＷ２m,nそれぞれが開き、積分回路２０mのスイッチＳＷ0が閉じて、第ｎ番目のフォトダイオードＰＤm,nについての一連の動作が終了する。時刻ｔn,2から時刻ｔn+1,2までの期間に、各ユニットＵmの第(ｎ＋１)番目のフォトダイオードＰＤm,n+1について同様に一連の動作が行なわれる。更に以降も同様である。
【００３９】
以上のように、本実施形態に係る光検出装置１では、各フォトダイオードＰＤm,nに対して電荷量レベル判定回路１０m,nが設けられていることにより、該フォトダイオードＰＤm,nより出力される電荷の量に応じた適切な容量値が積分回路２０mの積分容量部２１に設定されるので、各々のフォトダイオード毎（すなわち、１画面における画素毎）の入射光強度検出のダイナミックレンジが拡大され得る。また、各フォトダイオードＰＤm,nに対して電荷量レベル判定回路１０m,nが１対１に設けられていることにより、積分回路２０mの積分容量部２１の容量値が迅速に設定され、高速に入射光強度が検出され得る。また、個々の電荷量レベル判定回路１０m,nは、電荷量レベルの判定に際し、高速処理を要しないから、消費電力が小さくて済む。
【００４０】
次に、本実施形態に係る光検出装置１の実装形態について、図５〜図７を用いて説明する。図５は、本実施形態に係る光検出装置１における第１基板１００および第２基板２００の配置関係を示す斜視図である。この図に示されるように、光検出装置１は、第１基板１００および第２基板２００の２つの基板上に分割されている。そして、第１基板１００上には、Ｍ×Ｎ個のフォトダイオードＰＤ1,1〜ＰＤM,NがＭ行Ｎ列に配列されている。また、第２基板２００上には、Ｍ×Ｎ個の電荷量レベル判定回路１０1,1〜１０M,N、Ｍ×Ｎ個のスイッチＳＷ１1,1〜ＳＷ１M,N、Ｍ×Ｎ個のスイッチＳＷ２1,1〜ＳＷ２M,N、Ｍ個の積分回路２０1〜２０M、Ｍ個のスイッチＳＷ３1〜ＳＷ３M、Ｍ個のスイッチＳＷ４1〜ＳＷ４M、Ａ／Ｄ変換回路３０、シフト回路４０および制御回路５０が配置されている。そして、この図に示されるように、それぞれの基板が光の入射方向に重なるように積層されて実装されている。第１基板１００上の各フォトダイオードＰＤｍ,ｎのカソード電極と、第２基板２００上のスイッチＳＷ１m,nおよび電荷量レベル判定回路１０m,nとが、バンプを介して電気的に接続されている。
【００４１】
図６は、本実施形態に係る光検出装置１における第１基板１００および第２基板２００の断面の１例を示す図である。なお、この図において、左右方向に基本パターンが繰り返されて示されているので、以下では１つの基本パターンについてのみ説明する。
【００４２】
第１基板１００は、ｎ型半導体基板の第１面（図で上側の面）上に、該ｎ型基板とともにｐｎ接合を形成してフォトダイオードＰＤを構成するｐ+領域１１１と、アイソレーション領域としてのｎ+領域１１２とが形成されている。また、第１基板１００は、ｎ型半導体基板の第２面（図で下側の面）上に、ボンディングパッド１２４とオーミック接続を形成するｎ+型不純物層１２１と、表面を保護するための絶縁性の保護層１２２と、保護層１２２を貫通してｎ+型不純物層１２１と電気的に接続されるボンディングパッド１２４とが形成されている。さらに、第１基板１００は、第１面と第２面との間を貫通する貫通孔が設けられ、その貫通孔内には、内壁に形成された絶縁物層を介して貫通電極１３１が設けられている。そして、第１基板１００の第１面側においてｐ+領域１１１と貫通電極１３１とを電気的に接続する金属配線１１３が絶縁膜１１４上に形成され、また、第２面側において貫通電極１３１と電気的に接続されたボンディングパッド１２３が形成されている。
【００４３】
第２基板２００は、半導体基板の第１面（図で上側の面）上に、スイッチＳＷ１の第１端と電気的に接続されたボンディングパッド２２３、及び、接地電位に電気的に接続されたボンディングパッド２２４が形成されている。そして、第１基板１００のボンディングパッド１２３と第２基板２００のボンディングパッド２２３とはバンプ４２３により互いに接続されており、また、第１基板１００のボンディングパッド１２４と第２基板２００のボンディングパッド２２４とはバンプ４２４により互いに接続されている。第１基板１００と第２基板２００との間の間隙は樹脂により充填されている。
【００４４】
また、第１基板１００の第１面の側には、シンチレータ５１０および遮蔽材５２０が配置されている。シンチレータ５１０は、第１基板１００のｐ+領域１１１の上方に設けられ、Ｘ線等のエネルギ線が入射することによりシンチレーション光を発生するものである。遮蔽材５２０は、第１基板１００のｎ+領域１１２の上方に設けられ、Ｘ線等のエネルギ線の透過を阻止するとともに、シンチレータ５１０を固定するものである。
【００４５】
この図６に示される構成では、Ｘ線等のエネルギ線がシンチレータ５１０に入射すると、そのシンチレータ５１０よりシンチレーション光が発生する。さらに、そのシンチレーション光が第１基板１００のｐ+領域１１１に入射すると、ｐｎ接合部において電荷が発生する。その電荷は、金属配線１１３、貫通電極１３１、ボンディングパッド１２３、バンプ４２３および第２基板２００のボンディングパッド２２３を経て、第２基板２００上に形成されているスイッチＳＷ１を経て積分回路２０の入力端に入力する。
【００４６】
図７は、本実施形態に係る光検出装置１における第１基板１００および第２基板２００の断面の他の例を示す図である。なお、この図においても、左右方向に基本パターンが繰り返されて示されているので、以下では１つの基本パターンについてのみ説明する。
【００４７】
第１基板１００は、ｎ型半導体基板の第１面（図で上側の面）上に、電荷再結合を防止するためのｎ+型アキュムレーション層１５１と、表面を保護するための絶縁性の保護層１５２とが形成されている。第１基板１００は、ｎ型半導体基板の第２面（図で下側の面）上に、該ｎ型基板とともにｐｎ接合を形成してフォトダイオードＰＤを構成するｐ+領域１６１が形成され、アイソレーション領域としてのｎ+領域１６２が形成され、これらの上に保護層１６３が形成されている。また、第１基板１００の第２面には、ｐ+領域１６１と電気的に接続されたボンディングパッド１６４と、ｎ+領域１６２と電気的に接続されたボンディングパッド１６５とが形成されている。
【００４８】
第２基板２００は、半導体基板の第１面（図で上側の面）上に、スイッチＳＷ１の第１端と電気的に接続されたボンディングパッド２６４およびボンディングパッド２６５が形成されている。そして、第１基板１００のボンディングパッド１６４と、第２基板２００のボンディングパッド２６４とは、バンプ４６４により互いに接続されている。第１基板１００のボンディングパッド１６５と、第２基板２００のボンディングパッド２６５とは、バンプ４６５により互いに接続されている。第１基板１００と第２基板２００との間の間隙は樹脂により充填されている。
【００４９】
また、第１基板１００の第１面の側には、シンチレータ５１０および遮蔽材５２０が配置されている。シンチレータ５１０は、第１基板１００のｐ+領域１６１の上方に設けられ、Ｘ線等のエネルギ線が入射することによりシンチレーション光を発生するものである。遮蔽材５２０は、第１基板１００のｎ+領域１６２の上方に設けられ、Ｘ線等のエネルギ線の透過を阻止するとともに、シンチレータ５１０を固定するものである。また、第１基板１００は、ｐ+領域１６１が形成された部分において、第１面側がエッチングされて、厚みが薄くされている。
【００５０】
この図７に示される構成では、Ｘ線等のエネルギ線がシンチレータ５１０に入射すると、そのシンチレータ５１０よりシンチレーション光が発生する。さらに、そのシンチレーション光が第１基板１００を透過してｐ+領域１６１に入射すると、ｐｎ接合部において電荷が発生する。その電荷は、ボンディングパッド１６４、バンプ４６４および第２基板２００のボンディングパッド２６４を経て、第２基板２００上に形成されているスイッチＳＷ１を経て積分回路２０の入力端に入力する。
【００５１】
以上のように構成される本実施形態に係る光検出装置１は、以下のような効果を奏することができる。すなわち、各フォトダイオードＰＤm,nから積分回路２０mの入力端へ至るまでの電荷移動経路が短くなって、その経路上の配線における寄生容量が小さくなり、それ故、積分回路２０mから出力される電圧値に含まれる雑音が小さく、正確な光検出をすることが可能となる。また、第１基板１００上には積分回路２０mなどの信号処理の為の回路が設けられていないので、画素数の増加や高密度化が可能である。また、第１基板１００より第２基板２００を小さくすることが容易となり、複数の光検出装置１を配列する際に、フォトダイオードが設けられている各々の第１基板１００を極めて接近させて又は接触させて配列することができる。また、フォトダイオードアレイが形成される第１基板１００と、積分回路１０mなどの信号処理回路が形成される第２基板２００とで、最適な製造プロセスを採用することができるので、この点でも好ましい。
【００５２】
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、例えば、第１基板１００および第２基板２００それぞれの断面構造は、図６および図７それぞれに示されたものに限定されない。また、第２基板２００上には、更に他の回路が設けられていてもよい。また、電荷量レベル判定回路１０m,nにおいて電荷量レベルを判定する為の閾値の個数は任意であり、この個数に応じて、積分回路２０mの積分容量部が有し得る容量値の場合の数が定まる。
【００５３】
【発明の効果】
以上、詳細に説明したとおり、本発明に係る光検出装置によれば、フォトダイオードに入射した光の強度に応じた量の電荷が発生し、この電荷のレベルが電荷量レベル判定回路により判定される。そして、この判定された電荷量レベルに基づいて積分回路の積分容量部の容量値が設定される。その後、積分回路において、フォトダイオードで発生した電荷が積分容量部に蓄積されて、この蓄積された電荷の量に応じた値の電圧信号が出力される。入射光強度が大きい場合には、積分回路の可変容量部の容量値は比較的大きな値に設定され、入射光強度が大きくても飽和することなく入射光強度が検出される。一方、入射光強度が小さい場合には、積分回路の可変容量部の容量値は比較的小さな値に設定され、入射光強度が小さくても感度よく入射光強度が検出される。また、この光検出装置では、各フォトダイオードに対して電荷量レベル判定回路が１対１に設けられていることにより、積分回路の積分容量部の容量値が迅速に設定され、高速に入射光強度が検出され得る。
【図面の簡単な説明】
【図１】本実施形態に係る光検出装置１の全体構成図である。
【図２】本実施形態に係る光検出装置１の一部構成図である。
【図３】本実施形態に係る光検出装置１に含まれる電荷量レベル判定回路１０m,nおよび積分回路２０mの回路図である。
【図４】本実施形態に係る光検出装置１の動作を説明するタイミングチャートである。
【図５】本実施形態に係る光検出装置１における第１基板１００および第２基板２００の配置関係を示す斜視図である。
【図６】本実施形態に係る光検出装置１における第１基板１００および第２基板２００の断面の１例を示す図である。
【図７】本実施形態に係る光検出装置１における第１基板１００および第２基板２００の断面の他の例を示す図である。
【符号の説明】
１…光検出装置、１０…電荷量レベル判定回路、２０…積分回路、３０…Ａ／Ｄ変換回路、４０…シフト回路、５０…制御回路、Ａ…アンプ、Ｃ…容量素子、ＰＤ…フォトダイオード、ＳＷ，ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４…スイッチ。
Claims (6)
- 入射光強度に応じた量の電荷を各々発生するＮ個（Ｎは２以上の整数）のフォトダイオードと、
前記Ｎ個のフォトダイオードそれぞれに対応して設けられ、各フォトダイオードで発生した電荷の量のレベルを複数の基準値それぞれと大小比較することで判定し、そのレベル判定結果を示すレベル信号を出力するＮ個の電荷量レベル判定回路と、
容量値が可変であって該容量値が前記レベル信号に基づいて設定される積分容量部を有し、入力端に入力した電荷を前記積分容量部に蓄積して、この蓄積した電荷の量に応じた電圧値を出力端より出力する積分回路と、
前記Ｎ個のフォトダイオードそれぞれに対応して設けられ、各フォトダイオードと前記積分回路の入力端との間に設けられた第１スイッチと、
前記Ｎ個の電荷量レベル判定回路それぞれに対応して設けられ、各電荷量レベル判定回路と前記積分容量部との間に設けられた第２スイッチと、
前記第１スイッチおよび前記第２スイッチそれぞれの開閉を制御する制御回路と、
を備え、
前記制御回路が、前記Ｎ個のフォトダイオードそれぞれについて順次に、該フォトダイオードに対応する前記第２スイッチを閉じ、該フォトダイオードに対応する前記電荷量レベル判定回路より出力されたレベル信号に基づいて前記積分容量部の容量値が設定された後に、該フォトダイオードに対応する前記第１スイッチを閉じ、
前記電荷量レベル判定回路が、対応する前記第１スイッチが開いている期間に亘って対応する前記フォトダイオードで発生した電荷の量のレベルを複数の基準値それぞれと大小比較することで判定し、
前記積分回路が、前記Ｎ個のフォトダイオードそれぞれについて順次に、該フォトダイオードに対応する前記第２スイッチが閉じているときに、該フォトダイオードに対応する前記電荷量レベル判定回路から出力される前記レベル信号に基づいて前記積分容量部の容量値が設定され、該フォトダイオードに対応する前記第１スイッチが閉じているときに、該フォトダイオードで発生した電荷を入力して前記積分容量部に蓄積し、この蓄積した電荷の量に応じた電圧値を出力端より出力する、
ことを特徴とする光検出装置。 - 前記積分回路の出力端より出力された電圧値を入力し、この電圧値をＡ／Ｄ変換して、この電圧値に応じたデジタル値を出力するＡ／Ｄ変換回路を更に備えることを特徴とする請求項１記載の光検出装置。
- 前記Ａ／Ｄ変換回路から出力されたデジタル値を入力し、前記レベル信号に応じて前記デジタル値のビットをシフトして、このビットをシフトしたデジタル値を出力するシフト回路を更に備えることを特徴とする請求項２記載の光検出装置。
- 前記積分容量部が第１容量値または第２容量値に設定が可能であって、前記第１容量値が前記第２容量値の２p倍（ｐは１以上の整数）であり、
前記Ａ／Ｄ変換回路がｐ以上のビット数のデジタル値を出力し、
前記シフト回路が前記レベル信号に応じてデジタル値をｐビットだけシフトする、
ことを特徴とする請求項３記載の光検出装置。 - 前記Ｎ個のフォトダイオード、前記Ｎ個の電荷量レベル判定回路および前記積分回路を１組として、これらをＭ組（Ｍは２以上の整数）備える、ことを特徴とする請求項１記載の光検出装置。
- 第１基板に前記Ｎ個のフォトダイオードが設けられ、
第２基板に前記Ｎ個の電荷量レベル判定回路、前記積分回路、前記第１スイッチおよび前記第２スイッチが設けられており、
前記第１基板と前記第２基板とが互いにバンプ接続されていて、互いに対応する前記フォトダイオードと前記第１スイッチとが電気的に接続されており、互いに対応する前記フォトダイオードと前記電荷量レベル判定回路とが電気的に接続されており、
前記第１基板の一方の側にシンチレータが設けられ、
前記第１基板の他方の側に前記第２基板が積層されて設けられており、
前記第２基板において前記第１基板が積層される領域に前記Ｎ個の電荷量レベル判定回路、前記積分回路、前記第１スイッチおよび前記第２スイッチが設けられている、
ことを特徴とする請求項１記載の光検出装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002375115A JP4663956B2 (ja) | 2002-12-25 | 2002-12-25 | 光検出装置 |
| PCT/JP2003/016802 WO2004059268A1 (ja) | 2002-12-25 | 2003-12-25 | 光検出装置 |
| DE60336077T DE60336077D1 (de) | 2002-12-25 | 2003-12-25 | Optischer sensor |
| EP03786322A EP1577652B1 (en) | 2002-12-25 | 2003-12-25 | Optical sensor |
| US10/540,476 US7642496B2 (en) | 2002-12-25 | 2003-12-25 | Photodetector including a plurality of photodiodes |
| CNB2003801077797A CN100501355C (zh) | 2002-12-25 | 2003-12-25 | 光检测装置 |
| AU2003296124A AU2003296124A1 (en) | 2002-12-25 | 2003-12-25 | Optical sensor |
| US12/382,290 US20090184237A1 (en) | 2002-12-25 | 2009-03-12 | Photodetector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002375115A JP4663956B2 (ja) | 2002-12-25 | 2002-12-25 | 光検出装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004205359A JP2004205359A (ja) | 2004-07-22 |
| JP2004205359A5 JP2004205359A5 (ja) | 2005-10-27 |
| JP4663956B2 true JP4663956B2 (ja) | 2011-04-06 |
Family
ID=32677325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002375115A Expired - Fee Related JP4663956B2 (ja) | 2002-12-25 | 2002-12-25 | 光検出装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US7642496B2 (ja) |
| EP (1) | EP1577652B1 (ja) |
| JP (1) | JP4663956B2 (ja) |
| CN (1) | CN100501355C (ja) |
| AU (1) | AU2003296124A1 (ja) |
| DE (1) | DE60336077D1 (ja) |
| WO (1) | WO2004059268A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI121724B (fi) * | 2005-04-12 | 2011-03-15 | Planmeca Oy | CCD-sensorijärjestely ja menetelmä panoraama- ja/tai kalloröntgenkuvausta varten |
| JP4931367B2 (ja) * | 2005-04-28 | 2012-05-16 | シャープ株式会社 | 検出装置及びそれを備えた表示装置 |
| JP4825116B2 (ja) * | 2006-11-22 | 2011-11-30 | 浜松ホトニクス株式会社 | 固体撮像装置及び撮像方法 |
| JP5450188B2 (ja) | 2010-03-16 | 2014-03-26 | 株式会社東芝 | 放射線検出装置、放射線検出装置の製造方法および画像撮影装置 |
| JP5475057B2 (ja) * | 2012-04-20 | 2014-04-16 | 株式会社 オフィス・カラーサイエンス | 変角分光イメージング測定方法およびその装置 |
| US9945774B2 (en) | 2012-04-24 | 2018-04-17 | Siemens Healthcare Diagnostics Inc. | Channel light measurement apparatus having reduced signal-to-noise ratio |
| JP5878444B2 (ja) * | 2012-09-04 | 2016-03-08 | 富士フイルム株式会社 | 放射線画像検出装置 |
| US9106336B1 (en) * | 2012-09-14 | 2015-08-11 | Google Inc. | Photo-sensor array to adjust alignment of optical receiver |
| FR3006500B1 (fr) * | 2013-06-04 | 2016-10-28 | Centre Nat De La Rech Scient - Cnrs - | Capteur cmos a photosites standard |
| CN106289333B (zh) * | 2015-05-29 | 2019-01-25 | 苏州坤元微电子有限公司 | 电容充放电控制模块以及电流频率转换电路 |
| EP3685131B1 (en) | 2017-09-19 | 2022-09-07 | Beckman Coulter, Inc. | Analog light measuring and photon counting in chemiluminescence measurements |
| JP2019057873A (ja) * | 2017-09-22 | 2019-04-11 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子及び電子機器 |
| CN111786659A (zh) * | 2020-06-22 | 2020-10-16 | 西安交通大学 | 一种宽范围高精度电荷脉冲生成电路及工作方法 |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62203531U (ja) * | 1986-06-18 | 1987-12-25 | ||
| JPH03262932A (ja) * | 1990-03-14 | 1991-11-22 | Fuji Electric Co Ltd | 電荷蓄積形光センサ回路 |
| JPH041421U (ja) * | 1990-04-18 | 1992-01-08 | ||
| JPH0530431A (ja) * | 1991-07-18 | 1993-02-05 | Konica Corp | 固体撮像装置の露光時間制御回路 |
| JPH07333348A (ja) * | 1994-06-03 | 1995-12-22 | Toshiba Corp | 放射線検出器およびこれを用いたｘ線ｃｔ装置 |
| JPH0933979A (ja) * | 1995-07-19 | 1997-02-07 | Olympus Optical Co Ltd | 露出測光装置 |
| JPH09288184A (ja) * | 1996-02-22 | 1997-11-04 | Canon Inc | 光電変換装置 |
| JPH10142051A (ja) * | 1996-11-13 | 1998-05-29 | Nec Corp | 撮像装置 |
| JP2000310561A (ja) * | 1999-04-27 | 2000-11-07 | Hamamatsu Photonics Kk | 光検出装置 |
| JP2001141562A (ja) * | 1999-11-15 | 2001-05-25 | Hamamatsu Photonics Kk | 光検出装置 |
| JP2001203936A (ja) * | 1999-12-09 | 2001-07-27 | Deutsche Thomson Brandt Gmbh | 画像記録装置 |
| JP2001291877A (ja) * | 2000-04-05 | 2001-10-19 | Hamamatsu Photonics Kk | 固体撮像装置 |
| WO2002012845A1 (fr) * | 2000-08-03 | 2002-02-14 | Hamamatsu Photonics K.K. | Detecteur optique |
| JP2002057314A (ja) * | 2000-08-10 | 2002-02-22 | Nippon Hoso Kyokai <Nhk> | 撮像デバイス及びその動作方法 |
| JP2004207505A (ja) * | 2002-12-25 | 2004-07-22 | Hamamatsu Photonics Kk | 光検出装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH082165B2 (ja) | 1986-02-28 | 1996-01-10 | 本田技研工業株式会社 | 携帯用エンジン発電機 |
| JPS63204131A (ja) * | 1987-02-19 | 1988-08-23 | Olympus Optical Co Ltd | 光電変換素子アレイの蓄積時間制御装置 |
| JPS63205527A (ja) * | 1987-02-20 | 1988-08-25 | Sanyo Electric Co Ltd | 測光回路 |
| JP4098884B2 (ja) * | 1998-07-08 | 2008-06-11 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| JP2001054020A (ja) * | 1999-08-10 | 2001-02-23 | Minolta Co Ltd | 固体撮像装置 |
| JP4628586B2 (ja) | 2001-05-14 | 2011-02-09 | 浜松ホトニクス株式会社 | 光検出装置 |
-
2002
- 2002-12-25 JP JP2002375115A patent/JP4663956B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-25 US US10/540,476 patent/US7642496B2/en not_active Expired - Fee Related
- 2003-12-25 AU AU2003296124A patent/AU2003296124A1/en not_active Abandoned
- 2003-12-25 CN CNB2003801077797A patent/CN100501355C/zh not_active Expired - Fee Related
- 2003-12-25 EP EP03786322A patent/EP1577652B1/en not_active Expired - Lifetime
- 2003-12-25 DE DE60336077T patent/DE60336077D1/de not_active Expired - Lifetime
- 2003-12-25 WO PCT/JP2003/016802 patent/WO2004059268A1/ja active Application Filing
-
2009
- 2009-03-12 US US12/382,290 patent/US20090184237A1/en not_active Abandoned
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62203531U (ja) * | 1986-06-18 | 1987-12-25 | ||
| JPH03262932A (ja) * | 1990-03-14 | 1991-11-22 | Fuji Electric Co Ltd | 電荷蓄積形光センサ回路 |
| JPH041421U (ja) * | 1990-04-18 | 1992-01-08 | ||
| JPH0530431A (ja) * | 1991-07-18 | 1993-02-05 | Konica Corp | 固体撮像装置の露光時間制御回路 |
| JPH07333348A (ja) * | 1994-06-03 | 1995-12-22 | Toshiba Corp | 放射線検出器およびこれを用いたｘ線ｃｔ装置 |
| JPH0933979A (ja) * | 1995-07-19 | 1997-02-07 | Olympus Optical Co Ltd | 露出測光装置 |
| JPH09288184A (ja) * | 1996-02-22 | 1997-11-04 | Canon Inc | 光電変換装置 |
| JPH10142051A (ja) * | 1996-11-13 | 1998-05-29 | Nec Corp | 撮像装置 |
| JP2000310561A (ja) * | 1999-04-27 | 2000-11-07 | Hamamatsu Photonics Kk | 光検出装置 |
| JP2001141562A (ja) * | 1999-11-15 | 2001-05-25 | Hamamatsu Photonics Kk | 光検出装置 |
| JP2001203936A (ja) * | 1999-12-09 | 2001-07-27 | Deutsche Thomson Brandt Gmbh | 画像記録装置 |
| JP2001291877A (ja) * | 2000-04-05 | 2001-10-19 | Hamamatsu Photonics Kk | 固体撮像装置 |
| WO2002012845A1 (fr) * | 2000-08-03 | 2002-02-14 | Hamamatsu Photonics K.K. | Detecteur optique |
| JP2002057314A (ja) * | 2000-08-10 | 2002-02-22 | Nippon Hoso Kyokai <Nhk> | 撮像デバイス及びその動作方法 |
| JP2004207505A (ja) * | 2002-12-25 | 2004-07-22 | Hamamatsu Photonics Kk | 光検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1577652B1 (en) | 2011-02-16 |
| JP2004205359A (ja) | 2004-07-22 |
| US20060197083A1 (en) | 2006-09-07 |
| CN100501355C (zh) | 2009-06-17 |
| WO2004059268A1 (ja) | 2004-07-15 |
| US20090184237A1 (en) | 2009-07-23 |
| AU2003296124A1 (en) | 2004-07-22 |
| CN1732377A (zh) | 2006-02-08 |
| EP1577652A4 (en) | 2009-11-18 |
| US7642496B2 (en) | 2010-01-05 |
| DE60336077D1 (de) | 2011-03-31 |
| EP1577652A1 (en) | 2005-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090184237A1 (en) | Photodetector | |
| US10070081B2 (en) | Stacked image sensor pixel cell with dynamic range enhancement and selectable shutter modes and in-pixel CDS | |
| US10567691B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
| US8097904B2 (en) | Method and apparatus for backside illuminated image sensors using capacitively coupled readout integrated circuits | |
| KR100801181B1 (ko) | 디지털 이미지 센서 및 그 설계 방법 | |
| US6665013B1 (en) | Active pixel sensor having intra-pixel charge transfer with analog-to-digital converter | |
| EP1564812B1 (en) | Photo detection device | |
| US20180227529A1 (en) | Stacked image sensor pixel cell with selectable shutter modes and in-pixel cds | |
| KR20160018506A (ko) | 분할-게이트 조건부-재설정 이미지 센서 | |
| US10070090B2 (en) | Stacked image sensor pixel cell with selectable shutter modes and in-pixel CDS | |
| US10002901B1 (en) | Stacked image sensor with embedded FPGA and pixel cell with selectable shutter modes and in-pixel CDs | |
| US20180227513A1 (en) | Stacked image sensor pixel cell with selectable shutter modes and in-pixel cds | |
| US7800667B2 (en) | Photo-detecting apparatus | |
| JP3977735B2 (ja) | 光検出装置 | |
| EP3609176A1 (en) | Pixel with variable size | |
| US10652492B1 (en) | CMOS image sensor with improved column data shift readout | |
| JP7397727B2 (ja) | イメージセンサ | |
| Karasik et al. | Large CMOS imager using Hadamard transform based multiplexing | |
| JPH0974181A (ja) | Ｃｃｄ固体撮像素子及びその信号処理方法 | |
| JPS60206168A (ja) | 赤外線電荷結合装置 | |
| JP2005064307A (ja) | 電荷結合アナログ・デジタル変換手段及びそれを用いた撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050801 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110106 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4663956 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |